WO2016074262A1 - 一种coa阵列基板及液晶显示面板 - Google Patents

一种coa阵列基板及液晶显示面板 Download PDF

Info

Publication number
WO2016074262A1
WO2016074262A1 PCT/CN2014/091585 CN2014091585W WO2016074262A1 WO 2016074262 A1 WO2016074262 A1 WO 2016074262A1 CN 2014091585 W CN2014091585 W CN 2014091585W WO 2016074262 A1 WO2016074262 A1 WO 2016074262A1
Authority
WO
WIPO (PCT)
Prior art keywords
color resist
disposed
array substrate
sub
resist layer
Prior art date
Application number
PCT/CN2014/091585
Other languages
English (en)
French (fr)
Inventor
孙博
邹晓灵
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US14/411,919 priority Critical patent/US9577104B2/en
Publication of WO2016074262A1 publication Critical patent/WO2016074262A1/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Definitions

  • the present invention relates to the field of liquid crystal display, and in particular to a COA array substrate and a liquid crystal display panel.
  • the current liquid crystal display device adds a color film on the array substrate, thereby realizing RGB three primary colors on the array substrate, thereby avoiding the alignment of the array substrate and the color film substrate. Operation, so that the liquid crystal display device can perform better full color display.
  • COA Color Filter on array
  • FIG. 1 is a schematic structural view of a conventional COA array substrate directly on a color filter 11 (Color)
  • the pixel electrode 12 is fabricated on the filter.
  • RGB three-color light is formed.
  • the pixel electrode 12 of the COA array substrate forms a plurality of regions of different extending angles to realize multi-domain display.
  • the pixel electrode region and the spacer region 13 are necessarily present on the COA array substrate, as shown in FIG.
  • the electric field intensity corresponding to the liquid crystal molecules corresponding to the spacer region 13 of the COA array substrate is small, so that the light transmittance of the display region corresponding to the spacer region 13 is lowered, thereby affecting the display quality of the liquid crystal display device. .
  • An object of the present invention is to provide a COA array substrate and a liquid crystal display panel provided with a color resist layer having a plurality of protrusions and a plurality of recesses, so as to solve the problem that the light transmittance of the display area of the conventional liquid crystal display panel is low. And display technical problems with lower quality.
  • Embodiments of the present invention provide a COA array substrate, including:
  • a first metal layer disposed on the substrate substrate for forming a scan line and a gate region of the thin film field effect transistor
  • a semiconductor layer disposed on the first insulating layer for forming a channel of the thin film field effect transistor
  • a second metal layer disposed on the semiconductor layer for forming a source region of the thin film field effect transistor, a drain region of the thin film field effect transistor, and a data line;
  • a color resist layer disposed on the second metal layer and the first insulating layer for forming a color filter
  • a pixel electrode layer disposed on the color resist layer and connected to a drain region of the thin film field effect transistor through a via hole on the color resist layer for forming a pixel electrode;
  • the color resist layer is imaged using a halftone mask to form the protrusion and the recess of the surface of the color resist layer.
  • the protruding portion and the recessed portion are sequentially disposed at intervals.
  • a second metal layer disposed on the semiconductor layer for forming a source region of the thin film field effect transistor, a drain region of the thin film field effect transistor, and a data line;
  • a pixel electrode layer disposed on the color resist layer and connected to a drain region of the thin film field effect transistor through a via hole on the color resist layer for forming a pixel electrode;
  • the recess portion includes first sub-pits and second sub-pits of different depths to be disposed in the first sub-pit and the second sub-depression
  • the upper pixel electrodes are located in different display domains.
  • the first sub-pits and the second sub-pits are spaced apart.
  • the color resist layer is imaged using a halftone mask to form the protrusion and the recess of the surface of the color resist layer.
  • the pixel electrode corresponding to each pixel is an integrated pixel electrode disposed on the corresponding color resist layer.
  • a semiconductor layer disposed on the first insulating layer for forming a channel of the thin film long-effect transistor
  • a second metal layer disposed on the semiconductor layer for forming a source region of the thin film field effect transistor, a drain region of the thin film field effect transistor, and a data line;
  • a color resist layer disposed on the second metal layer and the first insulating layer for forming a color filter
  • a pixel electrode layer disposed on the color resist layer and connected to a drain region of the thin film field effect transistor through a via hole on the color resist layer for forming a pixel electrode;
  • the surface of the color resist layer is provided with at least one protrusion and at least one recess, and the pixel electrode is simultaneously disposed on the protrusion and the recess.
  • the COA array substrate includes a plurality of display domains for preventing picture crosstalk.
  • the recess portion includes first sub-pit portions and second sub-pit portions at different depths to be disposed in the first sub-pit portion and the second sub-depression portion
  • the upper pixel electrodes are located in different display domains.
  • the color resist layer is subjected to image processing using a halftone mask to form the protruding portion and the depressed portion of the surface of the color resist layer.
  • the pixel electrode corresponding to each pixel is an integrated pixel electrode disposed on the corresponding color resist layer.
  • the first metal layer 32 is disposed on the substrate substrate 31 for forming a scan line and a gate region of the thin film field effect transistor.
  • the material of the first metal layer 32 may be chromium, molybdenum, aluminum or copper.
  • the first insulating layer 33 is disposed on the first metal layer 32, and the first insulating layer 33 may be a silicon nitride layer or the like.
  • the semiconductor layer 34 is disposed on the first insulating layer 33 for forming a channel of the thin film field effect transistor, and the semiconductor layer 34 may be an amorphous silicon layer.
  • the second metal layer 35 is disposed on the semiconductor layer 34 for forming a source region, a drain region and a data line of the thin film field effect transistor.
  • the material of the second metal layer 35 may be chromium, molybdenum, aluminum or copper.
  • the color resist layer 36 is disposed on the second metal layer 35 and the first insulating layer 33 for forming a color filter (such as a red-green-blue resist and a black matrix, etc.).
  • the pixel electrode layer 37 is disposed on the color resist layer 36, and is connected to the drain region of the thin film field effect transistor through the through hole 38 of the color resist layer 36 for forming a pixel electrode.
  • the material of the pixel electrode layer 37 may be indium tin oxide. Or indium zinc oxide and the like.
  • the present invention also provides a liquid crystal display panel comprising a COA array substrate, a glass substrate, and a liquid crystal layer disposed between the COA array substrate and the glass substrate, wherein the COA array substrate comprises a substrate substrate, a first metal layer, a first insulating layer, a semiconductor layer, a second metal layer, a color resist layer, and a pixel electrode layer.
  • a first metal layer is disposed on the substrate substrate for forming a scan line and a gate region of the thin film field effect transistor.
  • the first insulating layer is disposed on the first metal layer.
  • a semiconductor layer is disposed on the first insulating layer for forming a channel of the thin film field effect transistor.
  • the first sub-recessed portion and the second sub-recessed portion are spaced apart.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

一种COA阵列基板（20），该COA阵列基板（20）包括基板衬底（21）、第一金属层（22）、第一绝缘层（23）、半导体层（24）、第二金属层（25）、色阻层（26）以及像素电极层（27）。其中色阻层（26）的表面设置有突出部（261）以及凹陷部（262），像素电极（27）同时设置在突出部（261）和凹陷部（262）上。通过设置具有多个突出部（261）和多个凹陷部（262）的色阻层（26），提高了液晶显示装置的显示品质。

Description

一种COA阵列基板及液晶显示面板 技术领域
本发明涉及液晶显示领域，特别是涉及一种COA阵列基板及液晶显示面板。
 背景技术
随着科技的发展，液晶显示装置的应用越来越多。为了实现液晶显示装置较好的彩色显示，现在的液晶显示装置在阵列基板上增加了一层彩膜，从而在阵列基板上就实现了RGB三基色，避免了阵列基板和彩膜基板的对位操作，以便液晶显示装置更好的进行全彩显示。上述技术被称为COA(Color Filter on array)技术。
图1为一种现有的COA阵列基板的结构示意图，其直接在彩色滤光片11（Color Filter）上制作像素电极12。这样背光透过COA阵列基板后就已经形成了RGB三色光。
为了避免液晶显示装置显示时的串扰现象，COA阵列基板的像素电极12会形成多个不同延伸角度的区域，以实现多畴显示。这样就导致COA阵列基板上必然存在像素电极区域以及间隔区域13，具体如图1所示。上述液晶显示装置进行显示时，COA阵列基板的间隔区域13对应的液晶分子感受到的电场强度较小，使得间隔区域13对应的显示区域的光线穿透率降低，从而影响液晶显示装置的显示品质。
故，有必要提供一种COA阵列基板及液晶显示面板，以解决现有技术所存在的问题。
 技术问题
本发明的目的在于提供一种设置具有多个突出部和多个凹陷部的色阻层的COA阵列基板及液晶显示面板，以解决现有的液晶显示面板的显示区域的光线穿透率较低以及显示品质较低的技术问题。
 技术解决方案
本发明实施例提供一种COA阵列基板，其包括：
基板衬底；
第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
第一绝缘层，设置在所述第一金属层上；
半导体层，设置在所述第一绝缘层上，用于形成所述薄膜场效应晶体管的沟道；
第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上；每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极；
其中使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
在本发明所述的COA阵列基板中，所述突出部和所述凹陷部依次间隔设置。
在本发明所述的COA阵列基板中，所述COA阵列基板包括多个用于防止画面串扰的显示畴。
在本发明所述的COA阵列基板中，所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
在本发明所述的COA阵列基板中，所述第一子凹陷部和所述第二子凹陷部间隔设置。
本发明实施例还提供一种COA阵列基板，其包括：
基板衬底；
第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
第一绝缘层，设置在所述第一金属层上；
半导体层，设置在所述第一绝缘层上，用于形成所述薄膜长效应晶体管的沟道；
第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上。
在本发明所述的COA阵列基板中，所述突出部和所述凹陷部依次间隔设置。
在本发明所述的COA阵列基板中，所述COA阵列基板包括多个用于防止画面串扰的显示畴。
在本发明所述的COA阵列基板中，所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
在本发明所述的COA阵列基板中，所述第一子凹陷部和所述第二子凹陷部间隔设置。
在本发明所述的COA阵列基板中，使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
在本发明所述的COA阵列基板中，每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极。
本发明实施例还提供一种液晶显示面板，其包括COA阵列基板、玻璃基板以及设置在所述COA阵列基板和所述玻璃基板之间的液晶层；其中所述COA阵列基板包括：
基板衬底；
第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
第一绝缘层，设置在所述第一金属层上；
半导体层，设置在所述第一绝缘层上，用于形成所述薄膜长效应晶体管的沟道；
第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上。
在本发明所述的液晶显示面板中，所述突出部和所述凹陷部依次间隔设置。
在本发明所述的液晶显示面板中，所述COA阵列基板包括多个用于防止画面串扰的显示畴。
在本发明所述的液晶显示面板中，所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
在本发明所述的液晶显示面板中，所述第一子凹陷部和所述第二子凹陷部间隔设置。
在本发明所述的液晶显示面板中，使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
在本发明所述的液晶显示面板中，每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极。
 有益效果
相较于现有的COA阵列基板及液晶显示面板，本发明的COA阵列基板及液晶显示面板通过设置具有多个突出部和多个凹陷部的色阻层，提高了显示区域的光线穿透率，从而提高了液晶显示装置的显示品质；解决了现有的液晶显示面板的显示区域的光线穿透率较低以及显示品质较低的技术问题。
 附图说明
图1为一种现有的COA阵列基板的结构示意图；
图2为本发明的COA阵列基板的第一优选实施例的结构示意图；
图3为本发明的COA阵列基板的第二优选实施例的结构示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图2，图2为本发明的COA阵列基板的第一优选实施例的结构示意图。本优选实施例的COA阵列基板20包括基板衬底21、第一金属层22、第一绝缘层23、半导体层24、第二金属层25、色阻层26以及像素电极层27。
第一金属层22设置在基板衬底21上，用于形成扫描线以及薄膜场效应晶体管的栅极区，该第一金属层22的材料可为铬、钼、铝或铜等。第一绝缘层23设置在第一金属层22上，该第一绝缘层23可为氮化硅层等。半导体层24设置在第一绝缘层23上，用于形成薄膜场效应晶体管的沟道，该半导体层24可为非晶硅层。第二金属层25设置在半导体层24上，用于形成薄膜场效应晶体管的源极区、漏极区以及数据线，该第二金属层25的材料可为铬、钼、铝或铜等。色阻层26设置在第二金属层25和第一绝缘层23上，用于形成彩色滤光片（如红绿蓝色阻以及黑色矩阵等）。像素电极层27设置在色阻层26上，通过色阻层26上的通孔28与薄膜场效应晶体管的漏极区连接，用于形成像素电极，像素电极层27的材料可为氧化铟锡或氧化铟锌等。
本优选实施例的COA阵列基板20的色阻层26表面设置有相互连接的多个突出部261以及多个凹陷部262，像素电极一体化的设置在同一像素对应的色阻层26上，具体如图2所示。可使用半色调掩膜板对色阻层26进行图形化处理，以形成色阻层26表面的突出部261以及凹陷部262，且突出部261与凹陷部262间隔设置，从而在色阻层26的上表面形成了锯齿状的沟槽，然后在突出部261和凹陷部262表面制成一体化的像素电极，如此凹陷部262自然形成开口；且由于凹陷部262内也形成有像素电极，使得液晶的控制效率及背光利用率提高；再者，由于在色阻层26表面形成一体化的像素电极，使实际的像素电极的面积增大，液晶电容也会增大，从而使得面板整体的馈通电压（feedthrough voltage，Vft）降低。
本优选实施例的COA阵列基板20使用时，由于每个像素对应的色阻层26上均设置有一体化的像素电极，因此色阻层26的凹陷部262区域对应的液晶分子也可感应到较大的电场强度，从而大幅度提高了该区域的液晶分子的控制效率，提高了该区域的光线穿透率。同时色阻层26的突出部261区域可以根据突出部261的形状产生不同方向的电场，从而可有效的形成多畴显示，避免串扰现象的产生。
因此本优选实施例的COA阵列基板通过设置具有多个突出部和多个凹陷部的色阻层，加强了凹陷部区域对应的液晶分子的控制效率，从而提高了显示区域的光线穿透率，并提高了液晶显示装置的显示品质。
请参照图3，图3为本发明的COA阵列基板的第二优选实施例的结构示意图。本优选实施例的COA阵列基板30包括基板衬底31、第一金属层32、第一绝缘层33、半导体层34、第二金属层35、色阻层36以及像素电极层37。
第一金属层32设置在基板衬底31上，用于形成扫描线以及薄膜场效应晶体管的栅极区，该第一金属层32的材料可为铬、钼、铝或铜等。第一绝缘层33设置在第一金属层32上，该第一绝缘层33可为氮化硅层等。半导体层34设置在第一绝缘层33上，用于形成薄膜场效应晶体管的沟道，该半导体层34可为非晶硅层。第二金属层35设置在半导体层34上，用于形成薄膜场效应晶体管的源极区、漏极区以及数据线，该第二金属层35的材料可为铬、钼、铝或铜等。色阻层36设置在第二金属层35和第一绝缘层33上，用于形成彩色滤光片（如红绿蓝色阻以及黑色矩阵等）。像素电极层37设置在色阻层36上，通过色阻层36上的通孔38与薄膜场效应晶体管的漏极区连接，用于形成像素电极，像素电极层37的材料可为氧化铟锡或氧化铟锌等。
本优选实施例的COA阵列基板30的色阻层36表面设置有相互连接多个突出部361以及多个凹陷部，像素电极一体化的设置在同一像素对应的色阻层36上。本优选实施例的COA阵列基板30在第一优选实施例的基础上，该色阻层36的凹陷部包括不同深度的第一子凹陷部362以及第二子凹陷部363。第一子凹陷部362和第二子凹陷部363间隔设置，具体如图3所示。可使用半色调掩膜板对色阻层36进行图像化处理，以形成色阻层36表面的突出部361、第一子凹陷部362以及第二子凹陷部363，然后在色阻层36表面制作一体化的像素电极。
本优选实施例的COA阵列基板30使用时，由于每个像素对应的色阻层36上均设置有一体化的像素电极，因此色阻层36的凹陷部区域对应的液晶分子也可感应到较大的电场强度，从而大幅度提高了该区域的液晶分子的控制效率，提高了该区域的光线穿透率。同时凹陷部包括间隔设置的第一子凹陷部362和第二子凹陷部363，由于第一子凹陷部362和第二子凹陷部363的深度不同，使得对第一子凹陷部362区域和第二子凹陷部363区域对应的电场强度也有所不同，从而第一子凹陷部区域362和第二子凹陷部区域363对应的液晶分子在相同驱动电压下的偏转角度不同，因此本优选实施例的COA阵列基板30可不设置双子像素的基础上实现八畴显示，进一步避免了串扰现象的产生；同时使用单子像素进行显示，可以提高液晶显示装置的分辨率。
本优选实施例的COA阵列基板在第一优选实施例的基础上设置有深度不同的第一子凹陷部和第二子凹陷部，进一步避免了串扰现象的产生，提高了液晶显示装置的分辨率。
本发明还提供一种液晶显示面板，该液晶显示面板包括COA阵列基板、玻璃基板以及设置在COA阵列基板和玻璃基板之间的液晶层，其中COA阵列基板包括基板衬底、第一金属层、第一绝缘层、半导体层、第二金属层、色阻层以及像素电极层。第一金属层设置在基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区。第一绝缘层设置在第一金属层上。半导体层设置在第一绝缘层上，用于形成薄膜场效应晶体管的沟道。第二金属层设置在半导体层上，用于形成薄膜场效应晶体管的源极区、漏极区以及数据线。色阻层设置在第二金属层和第一绝缘层上，用于形成彩色滤光片。像素电极层设置在色阻层上，通过色阻层上的通孔与薄膜场效应晶体管的漏极区连接，用于形成像素电极。
优选的，该色阻层的凹陷部可包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在第一子凹陷部和第二子凹陷部上的像素电极位于不同的显示畴中。
优选的，第一子凹陷部和第二子凹陷部间隔设置。
优选的，使用半色调掩膜板对色阻层进行图像化处理，以形成色阻层表面的突出部和凹陷部。
优选的，每个像素对应的像素电极为设置在相应的色阻层上的一体化的像素电极。
本优选实施例的液晶显示面板的具体工作原理与上述的COA阵列基板的优选实施例中的描述相同或相似，具体请参见上述COA阵列基板的优选实施例中的相关描述。
本发明的COA阵列基板及液晶显示面板通过设置具有多个突出部和多个凹陷部的色阻层，提高了显示区域的光线穿透率，从而提高了液晶显示装置的显示品质；解决了现有的液晶显示面板的显示区域的光线穿透率较低以及显示品质较低的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (19)

  1. 一种COA阵列基板，其包括：
    基板衬底；
    第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
    第一绝缘层，设置在所述第一金属层上；
    半导体层，设置在所述第一绝缘层上，用于形成所述薄膜场效应晶体管的沟道；
    第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
    色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
    像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
    其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上；每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极；
    其中使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
  2. 根据权利要求1所述的COA阵列基板，其中所述突出部和所述凹陷部依次间隔设置。
  3. 根据权利要求1所述的COA阵列基板，其中所述COA阵列基板包括多个用于防止画面串扰的显示畴。
  4. 根据权利要求3所述的COA阵列基板，其中所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
  5. 根据权利要求4所述的COA阵列基板，其中所述第一子凹陷部和所述第二子凹陷部间隔设置。
  6. 一种COA阵列基板，其包括：
    基板衬底；
    第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
    第一绝缘层，设置在所述第一金属层上；
    半导体层，设置在所述第一绝缘层上，用于形成所述薄膜场效应晶体管的沟道；
    第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
    色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
    像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
    其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上。
  7. 根据权利要求6所述的COA阵列基板，其中所述突出部和所述凹陷部依次间隔设置。
  8. 根据权利要求6所述的COA阵列基板，其中所述COA阵列基板包括多个用于防止画面串扰的显示畴。
  9. 根据权利要求8所述的COA阵列基板，其中所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
  10. 根据权利要求9所述COA阵列基板，其中所述第一子凹陷部和所述第二子凹陷部间隔设置。
  11. 根据权利要求6所述的COA阵列基板，其中使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
  12. 根据权利要求6所述的COA阵列基板，其中每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极。
  13. 一种液晶显示面板，其包括COA阵列基板、玻璃基板以及设置在所述COA阵列基板和所述玻璃基板之间的液晶层；其中所述COA阵列基板包括：
    基板衬底；
    第一金属层，设置在所述基板衬底上，用于形成扫描线以及薄膜场效应晶体管的栅极区；
    第一绝缘层，设置在所述第一金属层上；
    半导体层，设置在所述第一绝缘层上，用于形成所述薄膜长效应晶体管的沟道；
    第二金属层，设置在所述半导体层上，用于形成所述薄膜场效应晶体管的源极区、所述薄膜场效应晶体管的漏极区以及数据线；
    色阻层，设置在所述第二金属层和所述第一绝缘层上，用于形成彩色滤光片；以及
    像素电极层，设置在所述色阻层上，通过色阻层上的通孔与所述薄膜场效应晶体管的漏极区连接，用于形成像素电极；
    其中所述色阻层的表面设置有至少一个突出部以及至少一个凹陷部，所述像素电极同时设置在所述突出部和所述凹陷部上。
  14. 根据权利要求13所述的液晶显示面板，其中所述突出部和所述凹陷部依次间隔设置。
  15. 根据权利要求13所述的液晶显示面板，其中所述COA阵列基板包括多个用于防止画面串扰的显示畴。
  16. 根据权利要求15所述的液晶显示面板，其中所述凹陷部包括不同深度的第一子凹陷部以及第二子凹陷部，以使得设置在所述第一子凹陷部和所述第二子凹陷部上的像素电极位于不同的显示畴中。
  17. 根据权利要求16所述的液晶显示面板，其中所述第一子凹陷部和所述第二子凹陷部间隔设置。
  18. 根据权利要求13所述的液晶显示面板，其中使用半色调掩膜板对所述色阻层进行图像化处理，以形成所述色阻层表面的所述突出部和所述凹陷部。
  19. 根据权利要求13所述的液晶显示面板，其中每个像素对应的所述像素电极为设置在相应的所述色阻层上的一体化的像素电极。
PCT/CN2014/091585 2014-11-11 2014-11-19 一种coa阵列基板及液晶显示面板 WO2016074262A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/411,919 US9577104B2 (en) 2014-11-11 2014-11-19 COA substrate and liquid crystal display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410629739.9 2014-11-11
CN201410629739.9A CN104375312B (zh) 2014-11-11 2014-11-11 一种coa阵列基板及液晶显示面板

Publications (1)

Publication Number Publication Date
WO2016074262A1 true WO2016074262A1 (zh) 2016-05-19

Family

ID=52554332

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/091585 WO2016074262A1 (zh) 2014-11-11 2014-11-19 一种coa阵列基板及液晶显示面板

Country Status (2)

Country Link
CN (1) CN104375312B (zh)
WO (1) WO2016074262A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105388660B (zh) * 2015-12-17 2018-05-01 深圳市华星光电技术有限公司 Coa型阵列基板的制备方法
CN105789223B (zh) * 2016-05-16 2021-04-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN105938840A (zh) * 2016-07-05 2016-09-14 深圳市华星光电技术有限公司 一种阵列基板及显示面板
CN106298646B (zh) * 2016-08-17 2019-07-02 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106324933B (zh) * 2016-10-12 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法及液晶显示面板
US20180102079A1 (en) * 2016-10-12 2018-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof and liquid crystal display panel using the same
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板
CN107092122A (zh) * 2017-04-21 2017-08-25 惠科股份有限公司 显示面板和显示装置
CN111077710B (zh) * 2019-12-25 2023-04-07 Tcl华星光电技术有限公司 一种阵列基板及其制备方法、显示面板及显示装置
CN115933244A (zh) * 2022-12-22 2023-04-07 惠科股份有限公司 显示母板及其制备方法、液晶显示面板、电子纸

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100001276A1 (en) * 2008-07-07 2010-01-07 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method of the same
CN101650502A (zh) * 2008-08-15 2010-02-17 胜华科技股份有限公司 液晶显示面板
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103325732A (zh) * 2013-06-28 2013-09-25 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818065B2 (ja) * 2006-02-03 2011-11-16 東芝モバイルディスプレイ株式会社 液晶表示装置
CN102436093A (zh) * 2009-03-25 2012-05-02 华映视讯（吴江）有限公司 彩色滤光阵列基板
KR101814208B1 (ko) * 2010-04-06 2018-01-02 소니 주식회사 액정 표시 장치, 액정 표시 장치의 제조 방법
CN102402042A (zh) * 2011-11-02 2012-04-04 深圳市华星光电技术有限公司 液晶显示装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100001276A1 (en) * 2008-07-07 2010-01-07 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method of the same
CN101650502A (zh) * 2008-08-15 2010-02-17 胜华科技股份有限公司 液晶显示面板
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103219283A (zh) * 2013-03-19 2013-07-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103325732A (zh) * 2013-06-28 2013-09-25 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN104375312A (zh) 2015-02-25
CN104375312B (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
WO2016074262A1 (zh) 一种coa阵列基板及液晶显示面板
WO2016074263A1 (zh) 曲面液晶显示面板及曲面液晶显示装置
WO2013139046A1 (zh) 电荷分享型像素结构
WO2015192393A1 (zh) 像素结构及液晶显示装置
WO2016008184A1 (zh) 一种显示面板及显示装置
WO2016176889A1 (zh) 阵列基板及液晶显示面板
WO2018133134A1 (zh) Coa基板及液晶显示面板
WO2016161665A1 (zh) 一种液晶显示面板及液晶显示装置
WO2017008316A1 (zh) 一种阵列基板及液晶显示面板
WO2018218711A1 (zh) Tft基板和液晶显示面板
WO2016000296A1 (zh) 低色偏液晶阵列基板及其驱动方法
WO2016165175A1 (zh) 液晶显示面板及液晶显示装置
WO2018176569A1 (zh) Coa阵列基板及液晶显示面板
WO2016187903A1 (zh) 一种液晶面板和阵列基板
WO2017054191A1 (zh) 一种tft阵列基板及其制作方法
WO2020135023A1 (zh) 显示装置、阵列基板及其工艺方法
WO2016115746A1 (zh) 一种液晶显示面板及装置
WO2016165214A1 (zh) 一种液晶显示面板
WO2019015146A1 (zh) 一种显示面板及其制程
WO2016095242A1 (zh) 阵列基板、液晶显示面板及液晶显示面板的检测方法
WO2016026167A1 (zh) 一种液晶显示面板及阵列基板
WO2019015191A1 (zh) 一种显示面板及其制程
WO2014012292A1 (zh) 液晶显示面板及其应用的显示装置
WO2016095252A1 (zh) Ffs阵列基板及液晶显示面板
WO2016123819A1 (zh) 触控显示面板的制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14411919

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14906056

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14906056

Country of ref document: EP

Kind code of ref document: A1