WO2015199051A1

WO2015199051A1 - 表示装置およびその駆動方法

Info

Publication number: WO2015199051A1
Application number: PCT/JP2015/067964
Authority: WO
Inventors: 大地西川; 宣孝岸; 将紀小原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2014-06-23
Filing date: 2015-06-23
Publication date: 2015-12-30
Anticipated expiration: 2016-12-23
Also published as: KR101748111B1; JP6109424B2; US20170140703A1; KR20170018420A; CN106415701A; CN106415701B; JPWO2015199051A1; US9792858B2

Abstract

　走査線駆動回路１３は、ｎ段のシフトレジスタ４１と、ｎ個のホールド回路４２と、ｎ個の走査信号出力回路４３とを含んでいる。ホールド回路４２は、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号ＳＳに従い、シフトレジスタ出力ＳＲｉを保持する。走査信号出力回路４３は、シフトレジスタ出力ＳＲｉと、ホールド出力ＨＬＤｉと、映像信号期間か垂直帰線期間かを示す期間指定信号ＰＳと、タイミング信号ＴＳ１、ＴＳ２とに基づき、走査線ＧＡｉ、ＧＢｉに印加する走査信号を出力する。走査信号出力回路４３は、垂直帰線期間でホールド出力ＨＬＤｉが選択レベルのときには測定用および書き込み用の走査信号を出力する。これにより、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し電流または電圧を測定する。

Description

表示装置およびその駆動方法

　本発明は、表示装置に関し、特に、有機ＥＬ素子などの電気光学素子を備えたアクティブマトリクス型の表示装置およびその駆動方法に関する。

　近年、薄型、軽量、高速応答可能な表示装置として、有機ＥＬ（Electro Luminescence）表示装置が注目されている。有機ＥＬ表示装置は、２次元状に配置された複数の画素回路を備えている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子と、有機ＥＬ素子と直列に設けられた駆動トランジスタとを含んでいる。駆動トランジスタは有機ＥＬ素子に流れる電流の量を制御し、有機ＥＬ素子は流れる電流の量に応じた輝度で発光する。

　有機ＥＬ表示装置には、使用時間と共に画素の輝度が低下するという問題がある。画素の輝度が低下する理由は、使用時間と共に、有機ＥＬ素子の発光効率が低下し、駆動トランジスタの特性（例えば、閾値電圧など）が変動するからである。この問題を解決する方法として、画素回路内を流れる電流をデータ線などを経由して画素回路の外部に読み出し、読み出した電流を測定した結果に基づき映像信号を補正する方法が知られている（例えば、特許文献１）。

　また、本願発明に関連して、特許文献２には、図２４に示すパルス出力回路を多段接続したシフトレジスタが記載されている。図２４において、出力端子Ｏ１は次段のパルス出力回路に接続され、出力端子Ｏ２は走査線に接続される。トランジスタＱ９２に接続される電源線にはローレベル電圧ＶＳＳ１が印加され、トランジスタＱ９４に接続される電源線には可変電圧ＶＳＳ２が印加される。可変電圧ＶＳＳ２は、通常モードではローレベル電圧ＶＳＳ１に制御され、一斉モードではハイレベル電圧ＶＤＤまたはローレベル電圧ＶＳＳ１に制御される。一斉モードでは、複数の走査線に対して同じタイミングで一括して表示用の走査信号を出力することができる。

日本国特開２００５－２８４１７２号公報日本国特開２０１２－９１２５号公報

　アクティブマトリクス型の表示装置では、１フレーム期間は、画素回路を１行ずつ順に選択し、選択した行の画素回路にデータ電圧を書き込む映像信号期間と、画素回路にデータ電圧を書き込まない垂直帰線期間とに分割される。画素回路内を流れる電流を測定した結果に基づき映像信号を補正する場合、電流測定処理を映像信号期間内に行う方法と、電流測定処理を垂直帰線期間内に行う方法とが考えられる。

　１映像信号期間内に複数行の画素回路について電流を測定する方法として、映像信号期間において複数のライン期間を選択し、選択したライン期間を延長してデータ電圧の書き込みと電流の測定を行う方法が考えられる。この方法では、走査線Ｇ１～Ｇｎは、図２５に示すタイミングで選択される。しかしながら、この方法では、ライン期間の長さが異なるので、表示制御回路からデータ線駆動回路へのデータ転送タイミングが不規則になる。このため、この方法には、データ転送のためにフレームメモリや数十ライン分のラインメモリが必要になるという問題がある。

　一方、１垂直帰線期間内に１行分の画素回路について電流を測定する場合には、データ転送のためのラインメモリは１または２ライン分でよい。しかし、この場合には、走査線駆動回路の構成を検討する必要がある。従来の一般的な走査線駆動回路は、垂直帰線期間で選択レベルの信号を出力する機能を有しておらず、垂直帰線期間では非選択レベルの信号を出力する。また、従来の走査線駆動回路に垂直帰線期間で選択レベルの信号を出力する機能を追加するときに特段の工夫を行わなければ、走査線駆動回路や表示制御回路の構成が複雑になる。画素回路内の節点の電圧を測定した結果に基づき映像信号を補正する表示装置でも、同様の問題が発生する。

　それ故に、本発明は、簡単な回路を用いて、垂直帰線期間で１本の走査線を選択し、１行分の画素回路について電流または電圧を測定する表示装置を提供することを目的とする。

　本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
　複数の走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部と、
　前記走査線を駆動する走査線駆動回路と、
　前記データ線を駆動する機能と前記画素回路について電流または電圧を測定する機能とを有するデータ線駆動回路と、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力する表示制御回路とを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含むことを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記走査信号出力回路は、映像信号期間で前記シフトレジスタ出力が選択レベルのときには書き込み用の走査信号を出力し、非映像信号期間で前記ホールド出力が選択レベルのときには測定用および書き込み用の走査信号を出力することを特徴とする。

　本発明の第３の局面は、本発明の第２の局面において、
　前記複数の走査線は、複数の第１走査線と複数の第２走査線とを含み、
　前記表示制御回路は、第１タイミング信号と第２タイミング信号とをさらに出力し、
　前記走査信号出力回路は、映像信号期間では、前記第１走査線に印加する第１走査信号として前記シフトレジスタ出力を出力し、前記第２走査線に印加する第２走査信号として非選択レベルの信号を出力し、非映像信号期間では、前記第１走査信号として前記ホールド出力と前記第１タイミング信号とに基づく信号を出力し、前記第２走査信号として前記ホールド出力と前記第２タイミング信号とに基づく信号を出力することを特徴とする。

　本発明の第４の局面は、本発明の第３の局面において、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記第１走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記第２走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と他方の導通端子との間に設けられたコンデンサとを含むことを特徴とする。

　本発明の第５の局面は、本発明の第４の局面において、
　前記第１タイミング信号は、非映像信号期間の一部で非選択レベルになり、それ以外では選択レベルになり、
　前記第２タイミング信号は、前記第１タイミング信号が非選択レベルである期間の一部で選択レベルになり、それ以外では非選択レベルになり、
　前記走査信号出力回路は、非映像信号期間では、前記第１走査信号として前記ホールド出力と前記第１タイミング信号が選択レベルのときに選択レベルになる信号を出力し、前記第２走査信号として前記ホールド出力と前記第２タイミング信号が選択レベルのときに選択レベルになる信号を出力することを特徴とする。

　本発明の第６の局面は、本発明の第２の局面において、
　前記走査信号出力回路は、映像信号期間では前記走査信号として前記シフトレジスタ出力を出力し、非映像信号期間では前記走査信号として前記ホールド出力を出力することを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　前記表示部は複数のモニタ線をさらに含み、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記モニタ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含むことを特徴とする。

　本発明の第８の局面は、本発明の第６の局面において、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記駆動トランジスタの制御端子と基準電圧を有する配線との間に設けられ、前記走査線に接続された制御端子を有する基準電圧印加トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含むことを特徴とする。

　本発明の第９の局面は、本発明の第２の局面において、
　前記表示制御回路は、非映像信号期間の終了時にアクティブレベルになるクリア信号をさらに出力し、
　前記ホールド回路の出力は、前記クリア信号に従い非選択レベルになることを特徴とする。

　本発明の第１０の局面は、本発明の第２の局面において、
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに切り替えることを特徴とする。

　本発明の第１１の局面は、本発明の第１０の局面において、
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに順に切り替えることを特徴とする。

　本発明の第１２の局面は、本発明の第１０の局面において、
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに所定数のライン期間を飛ばしながら順に切り替えることを特徴とする。

　本発明の第１３の局面は、本発明の第１０の局面において、
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとにランダムに切り替えることを特徴とする。

　本発明の第１４の局面は、本発明の第１０の局面において、
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに特定範囲のライン期間を優先しながら切り替えることを特徴とする。

　本発明の第１５の局面は、本発明の第２の局面において、
　前記データ線駆動回路は、前記複数の画素回路のうち非映像信号期間で選択された画素回路に電圧を書き込むときには、前記画素回路における輝度低下分を補正した電圧を前記データ線に印加することを特徴とする。

　本発明の第１６の局面は、本発明の第２の局面において、
　前記データ線駆動回路で測定された電流または電圧に基づき、映像信号を補正する補正演算部をさらに備える。

　本発明の第１７の局面は、本発明の第２の局面において、
　前記データ線駆動回路は、前記画素回路に測定用電圧を書き込んだときに前記画素回路から出力された電流を測定することを特徴とする。

　本発明の第１８の局面は、本発明の第２の局面において、
　前記データ線駆動回路は、前記画素回路に測定用電流を流したときの前記画素回路内の節点の電圧を測定することを特徴とする。

　本発明の第１９の局面は、複数の走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　走査線駆動回路を用いて前記走査線を駆動するステップと、
　前記データ線を駆動し、前記画素回路について電流または電圧を測定するステップと、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力するステップとを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含むことを特徴とする。

　本発明の第１または第１９の局面によれば、映像信号期間内のあるライン期間で複数のホールド回路がシフトレジスタ出力を保持するので、非映像信号期間内にある垂直帰線期間では１個のホールド出力が選択レベルになる。走査信号出力回路は、垂直帰線期間では映像信号期間とは異なる走査信号を出力する。したがって、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について電流または電圧を測定することができる。

　本発明の第２の局面によれば、映像信号期間では走査線を順に選択して、選択した走査線に書き込み用の走査信号を印加し、非映像信号期間内にある垂直帰線期間では１本の走査線を選択して、選択した走査線に測定用および書き込みの走査信号を印加することができる。したがって、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第３の局面によれば、２種類の走査線を備えた表示装置において、非映像信号期間内にある垂直帰線期間で１対の走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第４の局面によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路を備えた表示装置において、非映像信号期間内にある垂直帰線期間で１対の走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第５の局面によれば、走査信号出力回路に２種類のタイミング信号を供給することにより、２種類の走査線に印加される測定用および書き込み用の走査信号を求めることができる。

　本発明の第６の局面によれば、１種類の走査線を備えた表示装置において、非映像信号期間内にある垂直帰線期間で１本の走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第７の局面によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路とモニタ線とを備えた表示装置において、非映像信号期間内にある垂直帰線期間で１本の走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第８の局面によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路と基準電圧を有する配線とを備えた表示装置において、非映像信号期間内にある垂直帰線期間で１本の走査線を選択し、１行分の画素回路について電流または電圧を測定し、書き込みを行うことができる。

　本発明の第９の局面によれば、クリア信号を用いて、非映像信号期間の終了時にホールド回路の出力を非選択レベルにすることができる。

　本発明の第１０の局面によれば、非映像信号期間内にある垂直帰線期間で同じ走査線を続けて選択することにより、同じ画素回路について条件を切り替えて電流または電圧を複数回測定することができる。

　本発明の第１１の局面によれば、２次元状に配置された画素回路について行ごとに順に電流または電流を測定することができる。

　本発明の第１２の局面によれば、２次元状に配置された画素回路について複数の行を飛ばしながら行ごとに順に電流または電圧を測定することにより、測定の影響を表示画面内で分散させて表示画像の画質低下を防止することができる。

　本発明の第１３の局面によれば、２次元状に配置された画素回路の中で電流または電圧を測定する画素回路の行をランダムに切り替えることにより、測定の影響を表示画面内で分散させて表示画像の画質低下を防止することができる。

　本発明の第１４の局面によれば、２次元状に配置された画素回路の中で、特定範囲の行の画素回路を優先しながら行ごとに電流または電圧を測定することにより、表示画像の画質に与える影響が大きい画素回路について優先的に電流または電圧を測定し、表示画像の画質を向上することができる。

　本発明の第１５の局面によれば、電流または電圧を測定する画素回路に補正した電圧を書き込むことにより、電流または電流を測定する画素回路における輝度低下を防止し、表示画像の画質低下を防止することができる。

　本発明の第１６の局面によれば、電流または電圧の測定結果に基づき映像信号を補正することにより、画素の輝度の低下を補償し、表示画像の画質を向上することができる。

　本発明の第１７の局面によれば、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について、測定用電圧を書き込んだときに画素回路から出力された電流を測定することができる。

　本発明の第１８の局面によれば、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について、測定用電流を流したときの画素回路内の節点の電圧を測定することができる。

本発明の第１の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置の画素回路の回路図である。図１に示す表示装置の走査線駆動回路の回路図である。図１に示す表示装置の動作を示すタイミングチャートである。図１に示す表示装置の詳細なタイミングチャートである。図１に示す表示装置の補正データ記憶部と補正演算部の詳細を示すブロック図である。図１に示す表示装置のＣＰＵの動作を示すフローチャートである。図１に示す表示装置における垂直帰線期間で選択される走査線の選択方法を示す図である。図１に示す表示装置における垂直帰線期間で選択される走査線の選択方法を示す図である。図１に示す表示装置における垂直帰線期間で選択される走査線の選択方法を示す図である。図１に示す表示装置における垂直帰線期間で選択される走査線の選択方法を示す図である。第１の実施形態の第１変形例に係る表示装置における補正処理を説明するための図である。第１の実施形態の第２変形例に係る表示装置の走査線駆動回路の回路図である。本発明の第２の実施形態に係る表示装置の構成を示すブロック図である。図１１に示す表示装置の画素回路の回路図である。図１１に示す表示装置の走査線駆動回路の回路図である。図１１に示す表示装置の詳細なタイミングチャートである。本発明の第３の実施形態に係る表示装置の構成を示すブロック図である。図１５に示す表示装置の画素回路の回路図である。図１５に示す表示装置の詳細なタイミングチャートである。図１５に示す表示装置における補正データ記憶部と補正演算部の詳細を示すブロック図である。図１５に示す表示装置のＣＰＵの動作を示すフローチャートである。本発明の第４の実施形態に係る表示装置の構成を示すブロック図である。図２０に示す表示装置のデータ線駆動／電圧測定回路の詳細を示すブロック図である。図２０に示すデータ線駆動／電圧測定回路の電圧測定部の構成例を示す回路図である。図２０に示す表示装置の詳細なタイミングチャートである。従来のシフトレジスタに含まれるパルス出力回路の構成を示す図である。延長したライン期間を有する表示装置のタイミングチャートである。

　（第１の実施形態）
　図１は、本発明の第１の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１は、表示部１１、表示制御回路１２、走査線駆動回路１３、データ線駆動／電流測定回路１４、Ａ／Ｄ変換器１５、補正データ記憶部１６、および、補正演算部１７を備えたアクティブマトリクス型の有機ＥＬ表示装置である。以下、ｍおよびｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数であるとする。

　表示部１１は、２ｎ本の走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎ、ｍ本のデータ線Ｓ１～Ｓｍ、および、（ｍ×ｎ）個の画素回路１８を含んでいる。走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎは、互いに平行に配置される。データ線Ｓ１～Ｓｍは、互いに平行に、かつ、走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎと直交するように配置される。走査線ＧＡ１～ＧＡｎとデータ線Ｓ１～Ｓｍは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路１８は、走査線ＧＡ１～ＧＡｎとデータ線Ｓ１～Ｓｍの交差点に対応して２次元状に配置される。画素回路１８には、図示しない電極を用いてハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳが供給される。以下、走査線の延伸方向（図１では水平方向）を行方向、データ線の延伸方向（図１では垂直方向）を列方向という。

　表示制御回路１２は、表示装置１の制御回路である。表示制御回路１２は、走査線駆動回路１３に対して制御信号ＣＳ１を出力し、データ線駆動／電流測定回路１４に対して制御信号ＣＳ２を出力し、補正演算部１７に対して映像信号Ｘ１を出力する。制御信号ＣＳ２には、例えば、ソーススタートパルスやソースクロックなどが含まれる。制御信号ＣＳ１の詳細は後述する。

　表示装置１では、１フレーム期間は、映像信号期間と垂直帰線期間に分割される（後述する図４を参照）。映像信号期間は、ｎ行の画素回路１８に対応して、ｎ個のライン期間（水平期間とも呼ばれる）を含んでいる。走査線駆動回路１３は、制御信号ＣＳ１に従い、走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎを駆動する。より詳細には、走査線駆動回路１３は、ｉ番目のライン期間では走査線ＧＡｉの電圧をハイレベル（選択レベル）に、他の走査線の電圧をローレベル（非選択レベル）に制御する。走査線駆動回路１３は、垂直帰線期間では走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎの中から１対の走査線ＧＡｉ、ＧＢｉを選択し、走査線ＧＡｉ、ＧＢｉに後述する走査信号を印加し、他の走査線の電圧をローレベルに制御する。垂直帰線期間で選択される走査線ＧＡｉ、ＧＢｉは、４フレーム期間ごとに切り替えられる。

　データ線駆動／電流測定回路１４には、制御信号ＣＳ２と、補正演算部１７から出力された補正後の映像信号Ｘ２とが供給される。データ線駆動／電流測定回路１４は、データ線Ｓ１～Ｓｍを駆動する機能と、画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流を測定する機能とを有するデータ線駆動回路である。より詳細には、データ線駆動／電流測定回路１４は、映像信号期間では制御信号ＣＳ２に従い、映像信号Ｘ２に応じたｍ個の電圧（以下、データ電圧という）をデータ線Ｓ１～Ｓｍにそれぞれ印加する。データ線駆動／電流測定回路１４は、垂直帰線期間では制御信号ＣＳ２に従い、ｍ個の測定用電圧をデータ線Ｓ１～Ｓｍにそれぞれ印加し、そのときに画素回路１８からデータ線Ｓ１～Ｓｍに出力されたｍ個の電流をそれぞれ電圧に変換して出力する。

　Ａ／Ｄ変換器１５は、データ線駆動／電流測定回路１４の出力電圧をデジタルデータに変換する。補正データ記憶部１６は、補正演算部１７による補正演算に必要なデータ（以下、補正データという）を記憶する。補正演算部１７は、垂直帰線期間では、Ａ／Ｄ変換器１５から出力されたデータに基づき、補正データ記憶部１６に記憶された補正データを更新する。補正演算部１７は、映像信号期間では、補正データ記憶部１６に記憶された補正データを参照して、表示制御回路１２から出力された映像信号Ｘ１を補正し、補正後の映像信号Ｘ２を出力する。

　図２は、ｉ行ｊ列目の画素回路１８の回路図である。図２に示すように、画素回路１８は、有機ＥＬ素子Ｌ１、トランジスタＱ１～Ｑ３、および、コンデンサＣ１を含み、走査線ＧＡｉ、ＧＢｉとデータ線Ｓｊに接続される。トランジスタＱ１～Ｑ３は、Ｎチャネル型ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）である。トランジスタＱ１のドレイン端子には、ハイレベル電源電圧ＥＬＶＤＤが印加される。トランジスタＱ１のソース端子は、有機ＥＬ素子Ｌ１のアノード端子に接続される。有機ＥＬ素子Ｌ１のカソード端子には、ローレベル電源電圧ＥＬＶＳＳが印加される。トランジスタＱ２の一方の導通端子（図２では左側の端子）はデータ線Ｓｊに接続され、トランジスタＱ２の他方の導通端子はトランジスタＱ１のゲート端子に接続される。トランジスタＱ３の一方の導通端子（図２では左側の端子）はデータ線Ｓｊに接続され、トランジスタＱ３の他方の導通端子はトランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子に接続される。トランジスタＱ２、Ｑ３のゲート端子は、それぞれ、走査線ＧＡｉ、ＧＢｉに接続される。コンデンサＣ１は、トランジスタＱ１のゲート端子とドレイン端子の間に設けられる。トランジスタＱ１～Ｑ３は、それぞれ、駆動トランジスタ、書き込み制御トランジスタ、および、読み出し制御トランジスタとして機能する。

　図３は、走査線駆動回路１３の回路図である。図３に示すように、走査線駆動回路１３は、ｎ段のシフトレジスタ４１、ｎ個のホールド回路４２、および、ｎ個の走査信号出力回路４３を含んでいる。走査線駆動回路１３に供給される制御信号ＣＳ１には、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ、サンプリング信号ＳＳ、クリア信号ＣＬＲ、期間指定信号ＰＳ、および、タイミング信号ＴＳ１、ＴＳ２が含まれる。シフトレジスタ４１のｉ段目、ｉ番目のホールド回路４２、および、ｉ番目の走査信号出力回路４３は、走査線ＧＡｉ、ＧＢｉに対応する。以下、シフトレジスタ４１のｉ段目の出力をシフトレジスタ出力ＳＲｉ、ｉ番目のホールド回路４２の出力をホールド出力ＨＬＤｉという。

　ゲートスタートパルスＧＳＰは、シフトレジスタ４１の１段目に与えられる。ゲートクロックＧＣＫは、シフトレジスタ４１の各段に与えられる。ゲートスタートパルスＧＳＰは、映像信号期間の開始前に所定時間だけハイレベルになる。ゲートクロックＧＣＫの周期は、１ライン期間である。シフトレジスタ４１は、ゲートクロックＧＣＫに従い、ゲートスタートパルスＧＳＰをシフトする。したがって、シフトレジスタ出力ＳＲ１～ＳＲｎは、映像信号期間において１ライン期間ずつＳＲ１、ＳＲ２、…、ＳＲｎの順にハイレベルになる。ｉ番目のライン期間では、シフトレジスタ出力ＳＲｉはハイレベルになり、他のシフトレジスタ出力はローレベルになる。

　ｉ番目のホールド回路４２には、シフトレジスタ出力ＳＲｉ、サンプリング信号ＳＳ、および、クリア信号ＣＬＲが入力される。ｉ番目のホールド回路４２は、サンプリング信号ＳＳに従い、シフトレジスタ出力ＳＲｉを保持する。ホールド出力ＨＬＤｉは、サンプリング信号ＳＳがハイレベルである間はシフトレジスタ出力ＳＲｉに等しくなり、サンプリング信号ＳＳがローレベルである間は変化しない。ただし、クリア信号ＣＬＲがハイレベルになると、ホールド出力ＨＬＤｉはローレベルになる。

　ｉ番目の走査信号出力回路４３は、３個のＡＮＤゲート４４、４６、４７とＯＲゲート４５を含んでいる。ＡＮＤゲート４４は、ホールド出力ＨＬＤｉと期間指定信号ＰＳの論理積を出力する。ＯＲゲート４５は、シフトレジスタ出力ＳＲｉとＡＮＤゲート４４の出力の論理和を出力する。ＡＮＤゲート４６は、タイミング信号ＴＳ１とＯＲゲート４５の出力の論理積を出力する。ＡＮＤゲート４７は、タイミング信号ＴＳ２とＡＮＤゲート４４の出力の論理積を出力する。ＡＮＤゲート４６の出力は走査線ＧＡｉに印加され、ＡＮＤゲート４７の出力は走査線ＧＢｉに印加される。

　図４は、表示装置１の動作を示すタイミングチャートである。図４に示すように、１フレーム期間は、映像信号期間と垂直帰線期間に分割される。映像信号期間では、ｎ本の走査線ＧＡ１～ＧＡｎが１ライン期間ずつ順に選択される。ｉ番目のライン期間では、走査線ＧＡｉが選択され、走査線ＧＡｉに接続されたｍ個の画素回路１８にデータ電圧が書き込まれる（図４ではプログラムと記載）。垂直帰線期間では、１対の走査線ＧＡｉ、ＧＢｉが選択され、走査線ＧＡｉに接続されたｍ個の画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流が測定される。電流測定結果に基づき、補正データ記憶部１６に記憶された補正データが更新される（図４では電流測定と補正データ更新と記載）。

　図５は、表示装置１の詳細なタイミングチャートである。以下、図３に示す走査線駆動回路１３を用いて、図５に示すタイミングに従い走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎを駆動できることを説明する。ここでは、垂直帰線期間で走査線ＧＡｉ、ＧＢｉを選択する場合について説明する。

　制御信号ＣＳ１に含まれるサンプリング信号ＳＳ以外の信号は、１フレーム期間を周期として同じタイミングで変化する。クリア信号ＣＬＲは、垂直帰線期間の終了後に所定時間だけハイレベル（アクティブレベル）になり、それ以外ではローレベルになる。期間指定信号ＰＳは、映像信号期間ではローレベルになり、垂直帰線期間ではハイレベルになる。なお、垂直帰線期間は非映像信号期間に該当するので、クリア信号ＣＬＲは非映像信号期間の終了後にアクティブレベルになり、期間指定信号ＰＳは映像信号期間か非映像信号期間かを示すとも言える。タイミング信号ＴＳ１は、垂直帰線期間の一部でローレベルになり、それ以外ではハイレベルになる。タイミング信号ＴＳ２は、タイミング信号ＴＳ１がローレベルである期間の一部でハイレベルになり、それ以外ではローレベルになる。以下、タイミング信号ＴＳ２がハイレベルである期間を期間Ｔ２といい、垂直帰線期間内でタイミング信号ＴＳ１がハイレベルである期間のうち期間Ｔ２よりも前の期間を期間Ｔ１、期間Ｔ２よりも後の期間を期間Ｔ３という。垂直帰線期間で走査線ＧＡｉ、ＧＢｉを選択する場合、サンプリング信号ＳＳは、その前の映像信号期間内のｉ番目のライン期間でハイレベル（アクティブレベル）になり、それ以外ではローレベルになる。表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を４フレーム期間ごとに切り替える。

　映像信号期間では、期間指定信号ＰＳはローレベルであるので、ＡＮＤゲート４４、４７の出力はローレベルになる。したがって、映像信号期間では、走査線ＧＢ１～ＧＢｎの電圧はローレベルになる。また、映像信号期間では、タイミング信号ＴＳ１はハイレベルであるので、ＡＮＤゲート４６の出力はシフトレジスタ出力ＳＲｉに等しくなる。上述したように、ｉ番目のライン期間では、シフトレジスタ出力ＳＲｉはハイレベルになり、他のシフトレジスタ出力はローレベルになる。したがって、ｉ番目のライン期間では、走査線ＧＡｉの電圧はハイレベルになり、走査線ＧＡ１～ＧＡｎ（ＧＡｉを除く）の電圧はローレベルになる。

　垂直帰線期間の終了時にクリア信号ＣＬＲがハイレベルになるので、映像信号期間の開始時にシフトレジスタ出力ＳＲ１～ＳＲｎはローレベルである。ｉ番目のライン期間でサンプリング信号ＳＳがハイレベルになると、シフトレジスタ出力ＳＲｉはハイレベルになる。ｉ番目のホールド回路４２では、シフトレジスタ出力ＳＲｉがハイレベルのときにサンプリング信号ＳＳが入力される。このため、ｉ番目以降のライン期間では、ホールド出力ＨＬＤｉはハイレベルになる。他のホールド回路４２では、シフトレジスタ出力がローレベルのときにサンプリング信号ＳＳが入力される。このため、ホールド出力ＨＬＤ１～ＨＬＤｎ（ＨＬＤｉを除く）はローレベルのままである。ホールド出力ＨＬＤｉは、クリア信号ＣＬＲが次にハイレベルになったときにローレベルになる。

　垂直帰線期間では、期間指定信号ＰＳとホールド出力ＨＬＤｉはハイレベルで、シフトレジスタ出力ＳＲ１～ＳＲｎとホールド出力ＨＬＤ１～ＨＬＤｎ（ＨＬＤｉを除く）はローレベルである。ｉ番目以外の走査信号出力回路４３では、シフトレジスタ出力とホールド出力がローレベルであるので、ＡＮＤゲート４４の出力とＯＲゲート４５の出力はローレベルになる。このため、タイミング信号ＴＳ１、ＴＳ２のレベルにかかわらず、ＡＮＤゲート４６、４７の出力はローレベルになる。したがって、垂直帰線期間では、走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎ（ＧＡｉ、ＧＢｉを除く）の電圧はローレベルになる。

　ｉ番目の走査信号出力回路４３では、ホールド出力ＨＬＤｉと期間指定信号ＰＳはハイレベルであるので、ＡＮＤゲート４４の出力とＯＲゲート４５の出力はハイレベルになる。このため、ＡＮＤゲート４６、４７の出力は、それぞれ、タイミング信号ＴＳ１、ＴＳ２に等しくなる。したがって、垂直帰線期間では、走査線ＧＡｉの電圧は、タイミング信号ＴＳ１の電圧と同様に、期間Ｔ１、Ｔ３ではハイレベルになり、それ以外ではローレベルになる。走査線ＧＢｉの電圧は、タイミング信号ＴＳ２の電圧と同様に、期間Ｔ２ではハイレベルになり、それ以外ではローレベルになる。

　次に、図５に示すタイミングで走査線ＧＡｉ、ＧＢｉとデータ線Ｓｊを駆動したときのｉ行ｊ列目の画素回路１８の動作を説明する。以下、トランジスタＱ１の特性を「ＴＦＴ特性」といい、有機ＥＬ素子Ｌ１の特性を「ＯＬＥＤ特性」という。

　ｉ番目のライン期間では、走査線ＧＡｉの電圧はハイレベルであり、走査線ＧＢｉの電圧はローレベルである。このため、トランジスタＱ２はオンし、トランジスタＱ３はオフする。このとき、データ線駆動／電流測定回路１４は、データ線Ｓｊに対して、映像信号Ｘ２に応じたデータ電圧Ｄｉｊを印加する。したがって、トランジスタＱ１のゲート電圧はＤｉｊになる。

　ｉ番目のライン期間の終了時に、走査線ＧＡｉの電圧はローレベルに変化する。これに伴い、トランジスタＱ２はオフする。これ以降、トランジスタＱ１のゲート電圧は、コンデンサＣ１の作用によってＤｉｊに保たれる。データ電圧Ｄｉｊが所定以上の場合には、トランジスタＱ１はオンし、有機ＥＬ素子Ｌ１にはトランジスタＱ１のゲート－ソース間電圧に応じた量の電流が流れる。有機ＥＬ素子Ｌ１は、流れる電流の量に応じた輝度で発光する。したがって、有機ＥＬ素子Ｌ１は、データ電圧Ｄｉｊに応じた輝度で発光する。

　垂直帰線期間には、期間Ｔ１～Ｔ３が設定される。期間Ｔ１では、走査線ＧＡｉの電圧はハイレベルであり、走査線ＧＢｉの電圧はローレベルである。このため、トランジスタＱ２はオンし、トランジスタＱ３はオフする。このとき、データ線駆動／電流測定回路１４は、データ線Ｓｊに対して測定用電圧Ｖｍｇ（ｉ，ｊ）を印加する。したがって、トランジスタＱ１のゲート電圧はＶｍｇ（ｉ，ｊ）になる。測定用電圧Ｖｍｇ（ｉ，ｊ）は、ＴＦＴ特性測定用電圧、および、ＯＬＥＤ特性測定用電圧のいずれかである。

　期間Ｔ２では、走査線ＧＡｉの電圧はローレベルであり、走査線ＧＢｉの電圧はハイレベルである。このため、トランジスタＱ２はオフし、トランジスタＱ３はオンする。ＴＦＴ特性測定用電圧を期間Ｔ１で印加したときには、トランジスタＱ１はオンし、ハイレベル電源電圧ＥＬＶＤＤを有する電極からトランジスタＱ１、Ｑ３を通過する電流がデータ線Ｓｊに流れる。ＯＬＥＤ特性測定用電圧を期間Ｔ１で印加したときには、トランジスタＱ１はオフし、データ線ＳｊからトランジスタＱ３と有機ＥＬ素子Ｌ１を通過する電流がローレベル電源電圧ＥＬＶＳＳを有する電極に流れる。測定用電圧Ｖｍｇ（ｉ，ｊ）が印加されている間、データ線Ｓｊの電圧はＶｍ（ｉ，ｊ）になる。データ線駆動／電流測定回路１４は、期間Ｔ２においてデータ線Ｓｊに流れる電流を測定する。

　期間Ｔ３では、走査線ＧＡｉの電圧はハイレベルであり、走査線ＧＢｉの電圧はローレベルである。このとき、データ線駆動／電流測定回路１４と画素回路１８は、ｉ番目のライン期間と同様に動作する。期間Ｔ３以降、有機ＥＬ素子Ｌ１は、データ電圧Ｄｉｊに応じた輝度で発光する。

　図６は、補正データ記憶部１６と補正演算部１７の詳細を示すブロック図である。図６に示すように、補正データ記憶部１６は、ＴＦＴ用ゲイン記憶部１６ａ、ＯＬＥＤ用ゲイン記憶部１６ｂ、ＴＦＴ用オフセット記憶部１６ｃ、および、ＯＬＥＤ用オフセット記憶部１６ｄを含んでいる。４個の記憶部１６ａ～１６ｄは、それぞれ、（ｍ×ｎ）個の画素回路１８に対応して（ｍ×ｎ）個の補正データを記憶する。ＴＦＴ用ゲイン記憶部１６ａは、ＴＦＴ特性の検出結果に基づくゲイン（以下、ＴＦＴ用ゲインという）を記憶する。ＯＬＥＤ用ゲイン記憶部１６ｂは、ＯＬＥＤ特性の検出結果に基づくゲイン（以下、ＯＬＥＤ用ゲインという）を記憶する。ＴＦＴ用オフセット記憶部１６ｃは、ＴＦＴ特性の検出結果に基づくオフセット（以下、ＴＦＴ用オフセットという）を記憶する。ＯＬＥＤ用オフセット記憶部１６ｄは、ＯＬＥＤ特性の検出結果に基づくオフセット（以下、ＯＬＥＤ用オフセットという）を記憶する。

　補正演算部１７は、ＬＵＴ６１、乗算器６２、６３、６６、６７、加算器６４、６５、６８、および、ＣＰＵ６９を含んでいる。補正演算部１７には、映像信号Ｘ１に含まれる階調Ｐ、ＴＦＴ特性検出用の階調Ｐ、ＯＬＥＤ特性検出用の値ｐｒｅ＿Ｖｍｇ＿ｏｌｅｄ、および、Ａ／Ｄ変換器１５の出力が入力される。４個の記憶部１６ａ～１６ｄからは、ｉ行ｊ列目の画素回路１８の補正データが読み出される。

　ＬＵＴ６１は、階調Ｐに対してガンマ補正を施す。乗算器６２は、ＬＵＴ６１の出力に対して、ＴＦＴ用ゲイン記憶部１６ａから読み出されたＴＦＴ用ゲインを乗算する。乗算器６３は、乗算器６２の出力に対して、ＯＬＥＤ用ゲイン記憶部１６ｂから読み出されたＯＬＥＤ用ゲインを乗算する。加算器６４は、乗算器６３の出力に対して、ＴＦＴ用オフセット記憶部１６ｃから読み出されたＴＦＴ用オフセットを加算する。加算器６５は、加算器６４の出力に対して、ＯＬＥＤ用オフセット記憶部１６ｄから読み出されたＯＬＥＤ用オフセットを加算する。乗算器６６は、加算器６５の出力に対して、データ電圧の減衰を補償するための係数Ｚを乗算する。補正演算部１７は、映像信号期間では、データ線駆動／電流測定回路１４に対して乗算器６６の出力を含む映像信号Ｘ２を出力する。補正演算部１７は、ＴＦＴ特性を検出する垂直帰線期間では、データ線駆動／電流測定回路１４に対して乗算器６６の出力を測定用電圧Ｖｍｇ（ｉ，ｊ）に対応したデータとして出力する。

　乗算器６７は、値ｐｒｅ＿Ｖｍｇ＿ｏｌｅｄに対して、ＯＬＥＤ用ゲイン記憶部１６ｂから読み出されたＯＬＥＤ用ゲインを乗算する。加算器６８は、乗算器６７の出力に対して、ＯＬＥＤ用オフセット記憶部１６ｄから読み出されたＯＬＥＤ用オフセットを加算する。補正演算部１７は、ＯＬＥＤ特性を検出する垂直帰線期間では、データ線駆動／電流測定回路１４に対して加算器６８の出力を測定用電圧Ｖｍｇ（ｉ，ｊ）に対応したデータとして出力する。

　ＣＰＵ６９は、Ａ／Ｄ変換器１５の出力に基づき、４個の記憶部１６ａ～１６ｄに記憶された補正データを更新する。図７は、ＣＰＵ６９の動作を示すフローチャートである。ＣＰＵ６９は、図７に示すステップＳ１０１～Ｓ１１６を４フレーム期間ごとに実行する。ＣＰＵ６９は、第１フレーム期間の垂直帰線期間ではステップＳ１０１～Ｓ１０４を実行し、第２フレーム期間の垂直帰線期間ではステップＳ１０５～Ｓ１０８を実行し、第３フレーム期間の垂直帰線期間ではステップＳ１０９～Ｓ１１２を実行し、第４フレーム期間の垂直帰線期間ではステップＳ１１３～Ｓ１１６を実行する。

　データ線駆動／電流測定回路１４は、第１フレーム期間の垂直帰線期間の期間Ｔ１において、ＴＦＴ特性を測定するための第１測定用電圧をデータ線Ｓ１～Ｓｍに印加し、期間Ｔ２において画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流を測定する。ＣＰＵ６９は、このときに得られた第１の電流測定値をＡ／Ｄ変換器１５から受け取る（ステップＳ１０１）。次に、ＣＰＵ６９は、ステップＳ１０１で受け取った第１の電流測定値に基づき、第１のＴＦＴ特性を求める（ステップＳ１０２）。次に、ＣＰＵ６９は、第１のＴＦＴ特性を用いて、ＴＦＴ用オフセット記憶部１６ｃに記憶されたＴＦＴ用オフセットを更新し（ステップＳ１０３）、ＴＦＴ用ゲイン記憶部１６ａに記憶されたＴＦＴ用ゲインを更新する（ステップＳ１０４）。

　データ線駆動／電流測定回路１４は、第２フレーム期間の垂直帰線期間の期間Ｔ１において、ＴＦＴ特性を測定するための第２測定用電圧をデータ線Ｓ１～Ｓｍに印加し、期間Ｔ２において画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流を測定する。ＣＰＵ６９は、このときに得られた第２の電流測定値をＡ／Ｄ変換器１５から受け取る（ステップＳ１０５）。次に、ＣＰＵ６９は、ステップＳ１０５で受け取った第２の電流測定値に基づき、第２のＴＦＴ特性を求める（ステップＳ１０６）。次に、ＣＰＵ６９は、第２のＴＦＴ特性を用いて、ＴＦＴ用オフセット記憶部１６ｃに記憶されたＴＦＴ用オフセットを更新し（ステップＳ１０７）、ＴＦＴ用ゲイン記憶部１６ａに記憶されたＴＦＴ用ゲインを更新する（ステップＳ１０８）。なお、第１測定用電圧と第２測定用電圧は互いに異なる。例えば、第１測定用電圧は相対的に低い階調に対応したデータ電圧であり、第２測定用電圧は相対的に高い階調に対応したデータ電圧である。

　データ線駆動／電流測定回路１４は、第３フレーム期間の垂直帰線期間の期間Ｔ１において、ＯＬＥＤ特性を測定するための第３測定用電圧をデータ線Ｓ１～Ｓｍに印加し、期間Ｔ２において画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流を測定する。ＣＰＵ６９は、このときに得られた第３の電流測定値をＡ／Ｄ変換器１５から受け取る（ステップＳ１０９）。次に、ＣＰＵ６９は、ステップＳ１０９で受け取った第３の電流測定値に基づき、第１のＯＬＥＤ特性を求める（ステップＳ１１０）。次に、ＣＰＵ６９は、第１のＯＬＥＤ特性を用いて、ＯＬＥＤ用オフセット記憶部１６ｄに記憶されたＯＬＥＤ用オフセットを更新し（ステップＳ１１１）、ＯＬＥＤ用ゲイン記憶部１６ｂに記憶されたＯＬＥＤ用ゲインを更新する（ステップＳ１１２）。

　データ線駆動／電流測定回路１４は、第４フレーム期間の垂直帰線期間の期間Ｔ１において、ＯＬＥＤ特性を測定するための第４測定用電圧をデータ線Ｓ１～Ｓｍに印加し、期間Ｔ２において画素回路１８からデータ線Ｓ１～Ｓｍに出力された電流を測定する。ＣＰＵ６９は、このときに得られた第４の電流測定値をＡ／Ｄ変換器１５から受け取る（ステップＳ１１３）。次に、ＣＰＵ６９は、ステップＳ１１３で受け取った第４の電流測定値に基づき、第２のＯＬＥＤ特性を求める（ステップＳ１１４）。次に、ＣＰＵ６９は、第２のＯＬＥＤ特性を用いて、ＯＬＥＤ用オフセット記憶部１６ｄに記憶されたＯＬＥＤ用オフセットを更新し（ステップＳ１１５）、ＯＬＥＤ用ゲイン記憶部１６ｂに記憶されたＯＬＥＤ用ゲインを更新する（ステップＳ１１６）。なお、第３測定用電圧と第４測定用電圧は、互いに異なる。

　上述したように、表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を４フレーム期間ごとに切り替える。したがって、走査線駆動回路１３は、垂直帰線期間に選択する走査線を４フレーム期間ごとに切り替える。データ線駆動／電流測定回路１４は、第１～第４フレーム期間では、それぞれ、第１～第４測定用電圧を書き込んだ画素回路１８から出力された電流を測定する。補正演算部１７は、第１～第４フレーム期間では、それぞれ、第１～第４の電流測定値に基づき、補正データ記憶部１６に記憶された補正データを更新する。このように垂直帰線期間で同じ走査線を続けて選択することにより、同じ画素回路１８について条件を切り替えて電流を複数回測定し、複数回の電流測定結果に基づき補正データを更新することができる。

　図８Ａ～図８Ｄは、垂直帰線期間で選択される走査線の選択方法を示す図である。表示制御回路１２は、例えば、以下に示す第１～第４の方法を用いて、ハイレベルのサンプリング信号ＳＳを出力するライン期間を切り替える。第１の方法として、表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を４フレーム期間ごとに順に（昇順あるいは降順に）切り替えてもよい。この場合、垂直帰線期間で選択される走査線は、４フレーム期間ごとに順に切り替わる（図８Ａを参照）。これにより、２次元状に配置された画素回路１８について行ごとに順に電流を測定し、電流測定結果に基づき補正データを更新することができる。

　第２の方法として、表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を４フレーム期間ごとに所定数のライン期間を飛ばしながら順に切り替えてもよい。この場合、垂直帰線期間で選択される走査線は、４フレーム期間ごとに所定数の走査線を飛ばしながら順に切り替わる（図８Ｂを参照）。２次元状に配置された画素回路１８について複数の行を飛ばしながら行ごとに順に電流を測定することにより、電流測定の影響を表示画面内で分散させて表示画像の画質低下を防止することができる。

　第３の方法として、表示制御回路１２は、ハイレベルのサンプリング信号を出力するライン期間を４フレーム期間ごとにランダムに切り替えてもよい。この場合、垂直帰線期間で選択される走査線は、４フレーム期間ごとにランダムに切り替わる（図８Ｃを参照）。２次元状に配置された画素回路１８の中で電流を測定する画素回路の行をランダムに切り替えることにより、電流測定の影響を表示画面内で分散させて表示画像の画質低下を防止することができる。

　第４の方法として、表示制御回路１２は、ハイレベルのサンプリング信号を出力するライン期間を４フレーム期間ごとに特定範囲のライン期間を優先しながら切り替えてもよい。この場合、垂直帰線期間で選択される走査線は、４フレーム期間ごとに特定範囲の走査線を優先して切り替わる（図８Ｄを参照）。特定範囲には、例えば、表示画像の画質に与える影響が大きい範囲（例えば、表示画面の中央部）が選択される。２次元状に配置された画素回路１８の中で、特定範囲の行の画素回路を優先しながら行ごとに電流を測定することにより、表示画像の画質に与える影響が大きい画素回路について優先的に電流を測定し、表示画像の画質を向上することができる。

　以上に示すように、本実施形態に係る表示装置１は、２ｎ本の走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎとｍ本のデータ線Ｓ１～Ｓｍと２次元状に配置された（ｍ×ｎ）個の画素回路１８とを含む表示部１１と、走査線駆動回路１３と、データ線駆動回路（データ線駆動／電流測定回路１４）と、映像信号期間か非映像信号期間（垂直帰線期間）かを示す期間指定信号ＰＳと、映像信号期間内の１ライン期間でハイレベル（アクティブレベル）になるサンプリング信号ＳＳとを出力する表示制御回路１２とを備えている。走査線駆動回路１３は、走査線に対応するｎ個の段を有するシフトレジスタ４１と、走査線に対応して設けられ、サンプリング信号ＳＳに従い、シフトレジスタ出力ＳＲｉ（シフトレジスタ４１の対応する段の出力信号）を保持するｎ個のホールド回路４２と、走査線に対応して設けられ、期間指定信号ＰＳとシフトレジスタ出力ＳＲｉとホールド出力ＨＬＤｉ（対応するホールド回路４２の出力信号）とタイミング信号ＴＳ１、ＴＳ２とに基づき、対応する走査線に印加する走査信号を出力するｎ個の走査信号出力回路４３とを含んでいる。

　走査信号出力回路４３は、映像信号期間でシフトレジスタ出力ＳＲｉがハイレベル（選択レベル）のときには電圧書き込み用の走査信号を出力し、垂直帰線期間でホールド出力ＨＬＤｉがハイレベルのときには電流測定用および電圧書き込み用の走査信号を出力する。走査信号出力回路４３は、映像信号期間では、走査線ＧＡｉ（第１走査線）に印加する第１走査信号としてシフトレジスタ出力ＳＲｉを出力し、走査線ＧＢｉ（第２走査線）に印加する第２走査信号としてローレベル（非選択レベル）の信号を出力し、垂直帰線期間では、第１走査信号としてホールド出力ＨＬＤｉとタイミング信号ＴＳ１（第１タイミング信号）がハイレベル（選択レベル）のときにハイレベルになる信号を出力し、第２走査信号としてホールド出力ＨＬＤｉとタイミング信号ＴＳ２（第２タイミング信号）がハイレベルのときにハイレベルになる信号を出力する。タイミング信号ＴＳ１は、垂直帰線期間の一部でローレベルになり、それ以外では選択レベルになり、タイミング信号ＴＳ２は、タイミング信号ＴＳ１がローレベルである期間の一部でハイレベルになり、それ以外ではローレベルになる。

　画素回路１８は、有機ＥＬ素子Ｌ１（電気光学素子）と、有機ＥＬ素子Ｌ１と直列に設けられたトランジスタＱ１（駆動トランジスタ）と、データ線ＳｊとトランジスタＱ１のゲート端子（制御端子）との間に設けられ、走査線ＧＡｉに接続されたゲート端子を有するトランジスタＱ２（書き込み制御トランジスタ）と、データ線ＳｊとトランジスタＱ１のソース端子（一方の導通端子）との間に設けられ、走査線ＧＢｉに接続されたゲート端子を有するトランジスタＱ３（読み出し制御トランジスタ）と、トランジスタＱ１のゲート端子とドレイン端子（他方の導通端子）との間に設けられたコンデンサＣ１とを含んでいる。データ線駆動回路は、画素回路１８に測定用電圧を書き込んだときに画素回路１８から出力された電流を測定する。

　表示装置１では、映像信号期間内のあるライン期間でｎ個のホールド回路４２がそれぞれシフトレジスタ出力ＳＲ１～ＳＲｎを保持するので、非映像信号期間内にある垂直帰線期間では１個のホールド出力ＨＬＤｉがハイレベルになる。また、走査信号出力回路４３が垂直帰線期間では映像信号期間とは異なる走査信号を出力することにより、映像信号期間では走査線ＧＡ１～ＧＡｎを順に選択して、選択した走査線に電圧書き込み用の走査信号を印加し、垂直帰線期間では１対の走査線ＧＡｉ、ＧＢｉを選択して、選択した１対の走査線に電流測定用および電圧書き込み用の走査信号を印加することができる。したがって、垂直帰線期間で１行分の画素回路に対応した１対の走査線を選択し、１行分の画素回路について電流（測定用電圧を書き込んだときに画素回路から出力された電流）を測定し、電圧を書き込むことができる。

　また、走査信号出力回路４３に２種類のタイミング信号ＴＳ１、ＴＳ２を供給することにより、２種類の走査線ＧＡｉ、ＧＢｉに印加される電流測定用および電圧書き込み用の走査信号を求めることができる。したがって、本実施形態に係る表示装置１によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路と２種類の走査線とを備えた表示装置において、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した１対の走査線を選択し、１行分の画素回路について電流を測定し、電圧を書き込むことができる。特に、ガラス基板上に画素回路と共に走査線駆動回路を形成する場合（ゲートドライバモノリシック構成と呼ばれる）には、画素領域の周囲に形成される額縁の面積を削減することができる。また、表示装置１は垂直帰線期間に１行分の画素回路について電流を測定するので、表示制御回路１２からデータ線駆動／電流測定回路１４へのデータ転送に必要なラインメモリの量を削減することができる。

　また、表示制御回路１２は垂直帰線期間の終了時にハイレベル（アクティブレベル）になるクリア信号ＣＬＲをさらに出力し、ホールド出力ＨＬＤ１～ＨＬＤｎはクリア信号ＣＬＲに従いローレベルになる。したがって、クリア信号ＣＬＲを用いて、垂直帰線期間の終了時にホールド出力ＨＬＤ１～ＨＬＤｎをローレベルにすることができる。また、表示装置１は、データ線駆動／電流測定回路１４で測定された電流に基づき映像信号Ｘ１を補正する補正演算部１７をさらに備えている。したがって、電流測定結果に基づき映像信号Ｘ１を補正することにより、画素の輝度の低下を補償し、表示画像の画質を向上することができる。

　また、ゲートドライバモノリシック構成の表示装置１では、走査線駆動回路１３に含まれるホールド回路４２をオフリーク電流が小さい酸化物ＴＦＴを用いて形成することが好ましい。これにより、シフトレジスタ出力ＳＲｉを１フレーム期間に亘って安定的に保持し、電流測定を安定的に行うことができる。また、酸化物ＴＦＴを用いてホールド回路４２を形成する場合には、画素回路１８も酸化物ＴＦＴを用いて形成することが好ましい。これにより、ホールド回路４２に含まれるトランジスタと画素回路１８に含まれるトランジスタを同時に形成し、製造プロセスを短縮することができる。

　酸化物ＴＦＴとしては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および、酸素（Ｏ）を主成分とする酸化物半導体であるＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）によりチャネル層を形成した酸化インジウムガリウム亜鉛－ＴＦＴを用いることができる。あるいは、例えば、インジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および、鉛（Ｐｂ）のうち少なくとも１つを含む酸化物半導体によりチャネル層を形成した酸化物ＴＦＴを用いてもよい。このような酸化物ＴＦＴを用いても、酸化インジウムガリウム亜鉛－ＴＦＴと同様の効果が得られる。酸化インジウムガリウム亜鉛－ＴＦＴなどの酸化物ＴＦＴは、画素回路に含まれるＮチャネル型のトランジスタとして採用する場合に有効である。ただし、本発明は、Ｐチャネル型の酸化物ＴＦＴの使用を排除するものではない。

　ここで、酸化物ＴＦＴに含まれる酸化物半導体層について説明する。酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体層である。酸化物半導体層は、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、インジウム、ガリウム、亜鉛の三元系酸化物である。Ｉｎ、ＧａおよびＺｎの割合（組成比）は、特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２などでもよい。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（アモルファスシリコンＴＦＴに比べて２０倍を超える）と低いリーク電流（アモルファスシリコンＴＦＴに比べて１００分の１未満）を有するので、画素回路内のトランジスタとして好適に用いられる。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴを用いれば、表示装置の消費電力を大幅に削減することができる。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、アモルファスでもよく、結晶質部分を含み、結晶性を有していてもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば、日本国特開２０１２－１３４４７５号公報に開示されている。

　酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体に代えて、他の酸化物半導体を含んでいてもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドニウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ₂ Ｏ₃ －ＳｎＯ₂ －ＺｎＯ）、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。

　なお、本実施形態に係る表示装置１については、以下の変形例を構成することができる。図９は、第１変形例に係る表示装置における補正処理を説明するための図である。図９（ａ）には、垂直帰線期間で選択されない画素回路１８内の有機ＥＬ素子Ｌ１の輝度が記載されている。この場合、有機ＥＬ素子Ｌ１は、垂直帰線期間の一部で非発光状態になる。図９（ｂ）には、表示装置１において垂直帰線期間で選択された画素回路１８内の有機ＥＬ素子Ｌ１の輝度が記載されている。この場合、有機ＥＬ素子Ｌ１は、４フレーム期間に亘って垂直帰線期間の全体で非発光状態になる。したがって、有機ＥＬ素子Ｌ１の発光時の輝度が同じ（図９ではＬＵ１）でもは、垂直帰線期間で選択された画素回路１８内の有機ＥＬ素子Ｌ１の平均輝度は、垂直帰線期間で選択されない画素回路１８内の有機ＥＬ素子Ｌ１の平均輝度よりも４フレーム期間に亘って低くなる。

　第１変形例に係る表示装置では、データ線駆動／電流測定回路は、垂直帰線期間で選択された画素回路１８にデータ電圧を書き込むときには、画素回路１８における輝度低下分を補正した電圧をデータ線Ｓ１～Ｓｍに印加する。これにより、垂直帰線期間で選択された画素回路１８内の有機ＥＬ素子Ｌ１の発光時の輝度はＬＵ１からＬＵ２に高くなり、垂直帰線期間で選択された画素回路１８内の有機ＥＬ素子Ｌ１の平均輝度は、垂直帰線期間で選択されない画素回路１８内の有機ＥＬ素子Ｌ１の平均輝度に等しくなる。したがって、第１変形例に係る表示装置によれば、電流を測定する画素回路に補正した電圧を書き込むことにより、電流を測定する画素回路における輝度低下を防止し、表示画像の画質低下を防止することができる。

　図１０は、第２変形例に係る表示装置の走査線駆動回路の回路図である。図１０に示す走査線駆動回路１９は、走査線駆動回路１３に対して２ｎ個のレベルシフタ４８を追加したものである。走査線ＧＡｉ、ＧＢｉに対応して、２個のレベルシフタ４８が設けられる。一方のレベルシフタ４８の入力はＡＮＤゲート４６の出力に接続され、出力は走査線ＧＡｉに接続される。他方のレベルシフタ４８の入力はＡＮＤゲート４７の出力に接続され、出力は走査線ＧＢｉに接続される。第２変形例に係る表示装置によれば、走査線駆動回路１９の出力段にレベルシフタ４８を設けることにより、走査信号出力回路４３の出力信号のレベルを走査線ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎの駆動に必要なレベルに変換することができる。

　第３変形例に係る表示装置では、表示制御回路は、走査線駆動回路に対して垂直帰線期間の終了時にハイレベルになるクリア信号ＣＬＲを出力する代わりに、垂直帰線期間の終了時にサンプリング信号ＳＳをハイレベルにする。第３変形例に係る表示装置によれば、クリア信号ＣＬＲを用いた場合と同様に、垂直帰線期間の終了時にホールド回路４２の出力をローレベルにすることができる。

　（第２の実施形態）
　図１１は、本発明の第２の実施形態に係る表示装置の構成を示すブロック図である。図１１に示す表示装置２は、第１の実施形態に係る表示装置１において、表示部１１と走査線駆動回路１３を、それぞれ、表示部２１と走査線駆動回路２３に置換したものである。本実施形態の構成要素のうち、第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

　表示部２１は、ｎ本の走査線Ｇ１～Ｇｎ、ｍ本のデータ線Ｓ１～Ｓｍ、ｍ本のモニタ線Ｍ１～Ｍｍ、および、（ｍ×ｎ）個の画素回路２８を含んでいる。走査線Ｇ１～Ｇｎは、互いに平行に配置される。データ線Ｓ１～Ｓｍとモニタ線Ｍ１～Ｍｍは、互いに平行に、かつ、走査線Ｇ１～Ｇｎと直交するように配置される。（ｍ×ｎ）個の画素回路２８は、走査線Ｇ１～Ｇｎとデータ線Ｓ１～Ｓｍの交差点に対応して２次元状に配置される。

　図１２は、ｉ行ｊ列目の画素回路２８の回路図である。図１２に示すように、画素回路２８は、有機ＥＬ素子Ｌ１、トランジスタＱ１～Ｑ３、および、コンデンサＣ１を含み、走査線Ｇｉ、データ線Ｓｊ、および、モニタ線Ｍｊに接続される。画素回路２８の構成は、以下の点を除き、画素回路１８と同じである。トランジスタＱ３の一方の導通端子（図１２では左側の端子）は、モニタ線Ｍｊに接続される。トランジスタＱ２、Ｑ３のゲート端子は、走査線Ｇｉに接続される。コンデンサＣ１は、トランジスタＱ１のゲート端子とソース端子の間に設けられる。

　図１３は、走査線駆動回路２３の回路図である。図１３に示すように、走査線駆動回路２３は、ｎ段のシフトレジスタ４１、ｎ個のホールド回路４２、および、ｎ個の走査信号出力回路５３を含んでいる。走査線駆動回路２３に供給される制御信号ＣＳ１には、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ、サンプリング信号ＳＳ、クリア信号ＣＬＲ、および、期間指定信号ＰＳが含まれる。

　シフトレジスタ４１とｎ個のホールド回路４２は、第１の実施形態と同様に動作する。ｉ番目の走査信号出力回路５３は、ＡＮＤゲート５４とＯＲゲート５５を含んでいる。ＡＮＤゲート５４は、ホールド出力ＨＬＤｉと期間指定信号ＰＳの論理積を出力する。ＯＲゲート５５は、シフトレジスタ出力ＳＲｉとＡＮＤゲート５４の出力の論理和を出力する。ＯＲゲート５５の出力は、走査線Ｇｉに印加される。

　表示装置２は、表示装置１と同様に、図４に示すタイミングチャートに従い動作する。図１４は、表示装置２の詳細なタイミングチャートである。以下、図１３に示す走査線駆動回路２３を用いて、図１４に示すタイミングに従い走査線Ｇ１～Ｇｎを駆動できることを説明する。ここでは、垂直帰線期間で走査線Ｇｉを選択する場合について説明する。サンプリング信号ＳＳ、クリア信号ＣＬＲ、および、期間指定信号ＰＳは、第１の実施形態と同様に変化する。

　映像信号期間では、期間指定信号ＰＳはローレベルであるので、ＡＮＤゲート５４の出力はローレベルになり、ＯＲゲート５５の出力はシフトレジスタ出力ＳＲｉに等しくなる。したがって、ｉ番目のライン期間では、走査線Ｇｉの電圧はハイレベルになり、走査線Ｇ１～Ｇｎ（Ｇｉを除く）の電圧はローレベルになる。

　シフトレジスタ出力ＳＲ１～ＳＲｎは、映像信号期間の開始時にローレベルである。ｉ番目のライン期間でサンプリング信号ＳＳがハイレベルになると、ホールド出力ＨＬＤｉはハイレベルになる。ホールド出力ＨＬＤ１～ＨＬＤｎ（ＨＬＤｉを除く）はローレベルのままである。

　垂直帰線期間では、期間指定信号ＰＳとホールド出力ＨＬＤｉはハイレベルで、シフトレジスタ出力ＳＲ１～ＳＲｎとホールド出力ＨＬＤ１～ＨＬＤｎ（ＨＬＤｉを除く）はローレベルである。ｉ番目以外の走査信号出力回路５３では、シフトレジスタ出力とホールド出力がローレベルであるので、ＡＮＤゲート５４の出力とＯＲゲート５５の出力はローレベルになる。したがって、垂直帰線期間では、走査線Ｇ１～Ｇｎ（Ｇｉを除く）の電圧はローレベルになる。ｉ番目の走査信号出力回路５３では、ホールド出力ＨＬＤｉと期間指定信号ＰＳはハイレベルであるので、ＡＮＤゲート５４の出力とＯＲゲート５５の出力はハイレベルになる。したがって、垂直帰線期間では、走査線Ｇｉの電圧はハイレベルになる。

　次に、図１４に示すタイミングで走査線Ｇｉとデータ線Ｓｊを駆動したときのｉ行ｊ列目の画素回路２８の動作を説明する。ｉ番目のライン期間では、走査線Ｇｉの電圧はハイレベルであるので、トランジスタＱ２、Ｑ３はオンする。このとき、データ線駆動／電流測定回路１４は、データ線Ｓｊに対してデータ電圧Ｄｉｊを印加する。したがって、トランジスタＱ１のゲート電圧はＤｉｊになる。

　ｉ番目のライン期間の終了時に、走査線Ｇｉの電圧はローレベルに変化する。これに伴い、トランジスタＱ２、Ｑ３はオフする。これ以降、トランジスタＱ１のゲート電圧は、コンデンサＣ１の作用によってＤｉｊに保たれる。データ電圧Ｄｉｊが所定以上の場合には、トランジスタＱ１はオンし、有機ＥＬ素子Ｌ１にはトランジスタＱ１のゲート－ソース間電圧に応じた量の電流が流れる。有機ＥＬ素子Ｌ１は、流れる電流の量に応じた輝度で発光する。

　垂直帰線期間では、走査線Ｇｉの電圧はハイレベルに変化する。これに伴い、トランジスタＱ２、Ｑ３はオンする。垂直帰線期間の終端部を除く期間では、データ線駆動／電流測定回路１４は、データ線Ｓｊに対して測定用電圧Ｖｍｇ（ｉ，ｊ）を印加する。したがって、トランジスタＱ１のゲート電圧はＶｍｇ（ｉ，ｊ）になる。測定用電圧Ｖｍｇ（ｉ，ｊ）は、ＴＦＴ特性測定用電圧、および、ＯＬＥＤ特性測定用電圧のいずれかである。ＴＦＴ特性測定用電圧を印加したときには、トランジスタＱ１はオンし、ハイレベル電源電圧ＥＬＶＤＤを有する電極からトランジスタＱ１、Ｑ３を通過する電流がモニタ線Ｍｊに流れる。ＯＬＥＤ特性測定用電圧を印加したときには、トランジスタＱ１はオフし、モニタ線ＭｊからトランジスタＱ３と有機ＥＬ素子Ｌ１を通過する電流がローレベル電源電圧ＥＬＶＳＳを有する電極に流れる。データ線Ｓｊに測定用電圧Ｖｍｇ（ｉ，ｊ）が印加されている間、モニタ線Ｍｊの電圧はＶｍ（ｉ，ｊ）になる。データ線駆動／電流測定回路１４は、垂直帰線期間の終端部を除く期間でモニタ線Ｍｊに流れる電流を測定する。

　垂直帰線期間の終端部では、データ線駆動／電流測定回路１４は、データ線Ｓｊに対してデータ電圧Ｄｉｊを印加する。このとき画素回路２８は、ｉ番目のライン期間と同様に動作する。垂直帰線期間の終了時に、クリア信号ＣＬＲはハイレベルに変化し、期間指定信号ＰＳはローレベルに変化する。これに伴い、走査線Ｇｉの電圧はローレベルになる。これ以降、有機ＥＬ素子Ｌ１は、データ電圧Ｄｉｊに応じた輝度で発光する。

　表示装置２に含まれる補正データ記憶部１６と補正演算部１７の詳細は、第１の実施形態と同じである（図６を参照）。補正演算部１７に含まれるＣＰＵ６９の動作は、第１の実施形態と同じである（図７を参照）。

　以上に示すように、本実施形態に係る表示装置２は、ｎ本の走査線Ｇ１～Ｇｎとｍ本のデータ線Ｓ１～Ｓｍとｍ本のモニタ線Ｍ１～Ｍｍと２次元状に配置された（ｍ×ｎ）個の画素回路２８とを含む表示部２１と、走査線駆動回路２３と、データ線駆動回路（データ線駆動／電流測定回路１４）と、映像信号期間か非映像信号期間（垂直帰線期間）かを示す期間指定信号ＰＳと、映像信号期間内の１ライン期間でハイレベルになるサンプリング信号ＳＳとを出力する表示制御回路１２とを備えている。走査線駆動回路２３は、走査線に対応するｎ個の段を有するシフトレジスタ４１と、走査線に対応して設けられ、サンプリング信号ＳＳに従い、シフトレジスタ出力ＳＲｉを保持するｎ個のホールド回路４２と、走査線に対応して設けられ、期間指定信号ＰＳとシフトレジスタ出力ＳＲｉとホールド出力ＨＬＤｉとに基づき、対応する走査線に印加する走査信号を出力するｎ個の走査信号出力回路５３とを含んでいる。走査信号出力回路５３は、映像信号期間では走査信号としてシフトレジスタ出力ＳＲｉを出力し、垂直帰線期間では走査信号としてホールド出力ＨＬＤｉを出力する。

　画素回路２８は、有機ＥＬ素子Ｌ１（電気光学素子）と、有機ＥＬ素子Ｌ１と直列に設けられたトランジスタＱ１（駆動トランジスタ）と、データ線ＳｊとトランジスタＱ１のゲート端子（制御端子）との間に設けられ、走査線Ｇｉに接続されたゲート端子を有するトランジスタＱ２（書き込み制御トランジスタ）と、モニタ線ＭｊとトランジスタＱ１のソース端子（一方の導通端子）との間に設けられ、走査線Ｇｉに接続されたゲート端子を有するトランジスタＱ３（読み出し制御トランジスタ）と、トランジスタＱ１のゲート端子とソース端子との間に設けられたコンデンサＣ１とを含んでいる。

　本実施形態に係る表示装置２によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路とモニタ線とを備えた表示装置において、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した１対の走査線を選択し、１行分の画素回路について電流を測定し、電圧を書き込むことができる。本実施形態に係る表示装置２についても、第１の実施形態と同様に、第１～第３の変形例を構成することができる。

　（第３の実施形態）
　図１５は、本発明の第３の実施形態に係る表示装置の構成を示すブロック図である。図１５に示す表示装置３は、第１の実施形態に係る表示装置１において、表示部１１、走査線駆動回路１３、補正データ記憶部１６、および、補正演算部１７を、それぞれ、表示部３１、走査線駆動回路２３、補正データ記憶部３６、および、補正演算部３７に置換したものである。本実施形態の構成要素のうち、第１および第２の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

　表示部３１は、ｎ本の走査線Ｇ１～Ｇｎ、ｍ本のデータ線Ｓ１～Ｓｍ、および、（ｍ×ｎ）個の画素回路３８を含んでいる。走査線Ｇ１～Ｇｎは、互いに平行に配置される。データ線Ｓ１～Ｓｍは、互いに平行に、かつ、走査線Ｇ１～Ｇｎと直交するように配置される。（ｍ×ｎ）個の画素回路３８は、走査線Ｇ１～Ｇｎとデータ線Ｓ１～Ｓｍの交差点に対応して２次元状に配置される。画素回路３８には、ハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳに加えて、図示しない配線を用いて基準電圧Ｖｒｅｆが供給される。

　図１６は、ｉ行ｊ列目の画素回路３８の回路図である。図１６に示すように、画素回路３８は、有機ＥＬ素子Ｌ１、トランジスタＱ１～Ｑ３、および、コンデンサＣ１を含み、走査線Ｇｉとデータ線Ｓｊに接続される。トランジスタＱ１と有機ＥＬ素子Ｌ１は、画素回路１８と同じ態様に接続される。トランジスタＱ２の一方の導通端子（図１６では左側の端子）はデータ線Ｓｊに接続され、トランジスタＱ２の他方の導通端子はトランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子に接続される。トランジスタＱ３のドレイン端子は基準電圧Ｖｒｅｆを有する配線に接続され、トランジスタＱ３のソース端子はトランジスタＱ１のゲート端子に接続される。トランジスタＱ２、Ｑ３のゲート端子は、走査線Ｇｉに接続される。コンデンサＣ１は、トランジスタＱ１のゲート端子とソース端子の間に設けられる。トランジスタＱ１～Ｑ３は、それぞれ、駆動トランジスタ、書き込み制御トランジスタ、および、基準電圧印加トランジスタとして機能する。

　表示装置３は、表示装置１と同様に、図４に示すタイミングチャートに従い動作する。図１７は、表示装置３の詳細なタイミングチャートである。図１７に示すタイミングチャートは、図１４に示すタイミングチャートからモニタ線Ｍｊの電圧の変化を削除したものである。本実施形態でも第２の実施形態と同様に、図１３に示す走査線駆動回路２３を用いて、図１７に示すタイミングに従い走査線Ｇ１～Ｇｎを駆動することができる。本実施形態では、表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を２フレーム期間ごとに切り替える。

　以下、図１７に示すタイミングで走査線Ｇｉとデータ線Ｓｊを駆動したときのｉ行ｊ列目の画素回路３８の動作を説明する。ｉ番目のライン期間では、走査線Ｇｉの電圧はハイレベルであるので、トランジスタＱ２、Ｑ３はオンする。このとき、データ線駆動／電流測定回路１４は、データ線Ｓｊに対してデータ電圧Ｄｉｊを印加する。したがって、トランジスタＱ１のゲート－ソース間電圧は（Ｖｒｅｆ－Ｄｉｊ）になる。

　ｉ番目のライン期間の終了時に、走査線Ｇｉの電圧はローレベルに変化する。これに伴い、トランジスタＱ２、Ｑ３はオフする。これ以降、トランジスタＱ１のゲート－ソース間電圧は、コンデンサＣ１の作用によって（Ｖｒｅｆ－Ｄｉｊ）に保たれる。データ電圧Ｄｉｊが所定以下の場合には、トランジスタＱ１はオンし、有機ＥＬ素子Ｌ１にはトランジスタＱ１のゲート－ソース間電圧に応じた量の電流が流れる。有機ＥＬ素子Ｌ１は、流れる電流の量に応じた輝度で発光する。

　垂直帰線期間では、走査線Ｇｉの電圧はハイレベルに変化する。これに伴い、トランジスタＱ２、Ｑ３はオンする。垂直帰線期間の終端部を除く期間では、データ線駆動／電流測定回路１４は、データ線Ｓｊに対して測定用電圧Ｖｍｇ（ｉ，ｊ）を印加する。したがって、トランジスタＱ１のゲート－ソース間電圧は｛Ｖｒｅｆ－Ｖｍｇ（ｉ，ｊ）｝になる。このとき、トランジスタＱ１はオンし、ハイレベル電源電圧ＥＬＶＤＤを有する電極からトランジスタＱ１、Ｑ２を通過する電流がデータ線Ｓｊに流れる。データ線駆動／電流測定回路１４は、垂直帰線期間の終端部を除く期間でデータ線Ｓｊに出力された電流を測定する。

　垂直帰線期間の終端部では、データ線駆動／電流測定回路１４は、データ線Ｓｊに対してデータ電圧Ｄｉｊを印加する。このとき画素回路３８は、ｉ番目のライン期間と同様に動作する。垂直帰線期間の終了時に、クリア信号ＣＬＲはハイレベルに変化し、期間指定信号ＰＳはローレベルに変化する。これに伴い、走査線Ｇｉの電圧はローレベルになる。これ以降、有機ＥＬ素子Ｌ１は、データ電圧Ｄｉｊに応じた輝度で発光する。

　図１８は、補正データ記憶部３６と補正演算部３７の詳細を示すブロック図である。図１８に示すように、補正データ記憶部３６は、ＴＦＴ用ゲイン記憶部３６ａとＴＦＴ用オフセット記憶部３６ｂを含んでいる。２個の記憶部３６ａ、３６ｂは、それぞれ、（ｍ×ｎ）個の画素回路３８に対応して（ｍ×ｎ）個の補正データを記憶する。ＴＦＴ用ゲイン記憶部３６ａはＴＦＴ用ゲインを記憶し、ＴＦＴ用オフセット記憶部３６ｂはＴＦＴ用オフセットを記憶する。

　補正演算部３７は、ＬＵＴ７１、乗算器７２、７４、加算器７３、および、ＣＰＵ７５を含んでいる。補正演算部３７には、映像信号Ｘ１に含まれる階調Ｐ、ＴＦＴ特性検出用の階調Ｐ、および、Ａ／Ｄ変換器１５の出力が入力される。２個の記憶部３６ａ、３６ｂからは、ｉ行ｊ列目の画素回路３８の補正データが読み出される。

　ＬＵＴ７１は、階調Ｐに対してガンマ補正を施す。乗算器７２は、ＬＵＴ７１の出力に対して、ＴＦＴ用ゲイン記憶部３６ａから読み出されたＴＦＴ用ゲインを乗算する。加算器７３は、乗算器７２の出力に対して、ＴＦＴ用オフセット記憶部３６ｂから読み出されたＴＦＴ用オフセットを加算する。乗算器７４は、加算器７３の出力に対して、データ電圧の減衰を補償するための係数Ｚを乗算する。補正演算部３７は、映像信号期間では、データ線駆動／電流測定回路１４に対して乗算器７４の出力を含む映像信号Ｘ２を出力する。補正演算部３７は、垂直帰線期間では、データ線駆動／電流測定回路１４に対して乗算器７４の出力を測定用電圧Ｖｍｇ（ｉ，ｊ）に対応したデータとして出力する。

　ＣＰＵ７５は、Ａ／Ｄ変換器１５の出力に基づき、２個の記憶部３６ａ、３６ｂに記憶された補正データを更新する。図１９は、ＣＰＵ７５の動作を示すフローチャートである。ＣＰＵ７５は、図１９に示すステップＳ１０１～Ｓ１０８を２フレーム期間ごとに実行する。ＣＰＵ７５は、第１フレーム期間の垂直帰線期間ではステップＳ１０１～Ｓ１０４を実行し、第２フレーム期間の垂直帰線期間ではステップＳ１０５～Ｓ１０８を実行する。ステップＳ１０１～Ｓ１０８は、ステップＳ１０３、Ｓ１０７ではＴＦＴ用オフセット記憶部３６ｂに記憶されたＴＦＴ用オフセットが更新され、ステップＳ１０４、Ｓ１０８ではＴＦＴ用ゲイン記憶部３６ａに記憶されたＴＦＴ用ゲインが更新される点を除き、第１の実施形態と同じである。

　上述したように、表示制御回路１２は、ハイレベルのサンプリング信号ＳＳを出力するライン期間を２フレーム期間ごとに切り替える。したがって、走査線駆動回路２３は、垂直帰線期間に選択する走査線を２フレーム期間ごとに切り替える。データ線駆動／電流測定回路１４は、第１および第２フレーム期間では、それぞれ、第１および第２測定用電圧を書き込んだ画素回路３８から出力された電流を測定する。補正演算部３７は、第１および第２フレーム期間では、それぞれ、第１および第２の電流測定値に基づき、補正データ記憶部３６に記憶された補正データを更新する。

　以上に示すように、本実施形態に係る表示装置３は、ｎ本の走査線Ｇ１～Ｇｎとｍ本のデータ線Ｓ１～Ｓｍと２次元状に配置された（ｍ×ｎ）個の画素回路３８とを含む表示部３１と、走査線駆動回路２３と、データ線駆動回路（データ線駆動／電流測定回路１４）と、映像信号期間か非映像信号期間（垂直帰線期間）かを示す期間指定信号ＰＳと、映像信号期間内の１ライン期間でハイレベルになるサンプリング信号ＳＳとを出力する表示制御回路１２とを備えている。走査線駆動回路２３の構成は、第２の実施形態と同じである。

　画素回路３８は、有機ＥＬ素子Ｌ１（電気光学素子）と、有機ＥＬ素子Ｌ１と直列に設けられたトランジスタＱ１（駆動トランジスタ）と、データ線ＳｊとトランジスタＱ１の一方の導通端子（ソース端子）との間に設けられ、走査線Ｇｉに接続されたゲート端子（制御端子）を有するトランジスタＱ２（書き込み制御トランジスタ）と、トランジスタＱ１のゲート端子と基準電圧Ｖｒｅｆを有する配線との間に設けられ、走査線Ｇｉに接続されたゲート端子を有するトランジスタＱ３（基準電圧印加トランジスタ）と、トランジスタＱ１のゲート端子とソース端子（一方の導通端子）との間に設けられたコンデンサＣ１とを含んでいる。

　本実施形態に係る表示装置３によれば、電気光学素子と３個のトランジスタとコンデンサとを含む画素回路と基準電圧を有する配線とを備えた表示装置において、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した１対の走査線を選択し、１行分の画素回路について電流を測定し、電圧を書き込むことができる。本実施形態に係る表示装置３についても、第１および第２の実施形態と同様に、第１～第３の変形例を構成することができる。

　（第４の実施形態）
　第１～第３の実施形態では、画素回路に測定用電圧を書き込んだときに画素回路から出力された電流を測定する機能を有するデータ線駆動回路を備えた表示装置について説明した。第４の実施形態では、画素回路に測定用電流を流したときの画素回路内の節点の電圧を測定する機能を有するデータ線駆動回路を備えた表示装置について説明する。

　図２０は、本実施形態に係る表示装置の構成を示すブロック図である。図２０に示す表示装置４は、第１の実施形態に係る表示装置１において、データ線駆動／電流測定回路１４をデータ線駆動／電圧測定回路８１に置換したものである。本実施形態の構成要素のうち、第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

　データ線駆動／電圧測定回路８１は、データ線Ｓ１～Ｓｍを駆動する機能と、画素回路１８内の節点の電圧を測定する機能とを有するデータ線駆動回路である。より詳細には、データ線駆動／電圧測定回路８１は、映像信号期間では制御信号ＣＳ２に従い、映像信号Ｘ２に応じたｍ個のデータ電圧をデータ線Ｓ１～Ｓｍにそれぞれ印加する。データ線駆動／電圧測定回路８１は、垂直帰線期間では制御信号ＣＳ２に従い、データ線Ｓ１～Ｓｍに所定の電圧を印加した後に、データ線Ｓ１～Ｓｍに測定用電流（定電流）を流したときのデータ線Ｓ１～Ｓｍの電圧を測定する。これにより、データ線駆動／電圧測定回路８１は、画素回路１８内のある節点（トランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子が接続された節点）の電圧を測定する。

　図２１は、データ線駆動／電圧測定回路８１の詳細を示すブロック図である。図２１に示すように、データ線駆動／電圧測定回路８１は、データ線Ｓｊに対応して、スイッチ８２、データ線駆動部８３、および、電圧測定部８４を含んでいる。スイッチ８２は、選択信号ＳＣに従い、データ線駆動部８３および電圧測定部８４のうちいずれかをデータ線Ｓｊに接続する。

　図２２は、電圧測定部８４の構成例を示す回路図である。図２２に示す電圧測定部８４は、増幅器８５、および、定電流源８６を含んでいる。増幅器８５の一方の入力端子には、ローレベル電源電圧ＥＬＶＳＳが固定的に印加される。増幅器８５の他方の入力端子、および、定電流源８６は、スイッチ８２を介してデータ線Ｓｊに接続される。電圧測定部８４がデータ線Ｓｊに接続されたとき、定電流源８６はデータ線Ｓｊに定電流Ｉ＿ＦＩＸを流す。このとき増幅器８５は、データ線Ｓｊの電圧を増幅し、増幅後の電圧をＡ／Ｄ変換器１５に対して出力する。

　表示装置４は、表示装置１と同様に、図４に示すタイミングチャートに従い動作する。図２３は、表示装置４の詳細なタイミングチャートである。表示装置４と第１の実施形態に係る表示装置１とは、映像信号期間では同じ動作を行い、垂直帰線期間では異なる動作を行う。以下、図２３に示す垂直帰線期間におけるｉ行ｊ列目の画素回路１８の動作を説明する。

　期間Ｔ１では、走査線ＧＡｉの電圧はハイレベルであり、走査線ＧＢｉの電圧はローレベルである。このため、トランジスタＱ２はオンし、トランジスタＱ３はオフする。このとき、データ線駆動／電圧測定回路８１は、データ線Ｓｊに対して測定用電圧Ｖｍｇ（ｉ，ｊ）を印加する。したがって、トランジスタＱ１のゲート電圧はＶｍｇ（ｉ，ｊ）になる。測定用電圧Ｖｍｇ（ｉ，ｊ）は、ＴＦＴ特性測定用電圧、および、ＯＬＥＤ特性測定用電圧のいずれかである。

　期間Ｔ２では、走査線ＧＡｉの電圧はローレベルであり、走査線ＧＢｉの電圧はハイレベルである。このため、トランジスタＱ２はオフし、トランジスタＱ３はオンする。また、期間Ｔ２では、データ線Ｓｊに定電流Ｉ＿ＦＩＸが供給される。定電流Ｉ＿ＦＩＸは、ＴＦＴ特性測定時には画素回路１８からデータ線駆動／電圧測定回路８１へ流れ、ＯＬＥＤ特性測定時には逆方向に流れる。

　定電流Ｉ＿ＦＩＸとＴＦＴ特性測定用電圧Ｖｍｇ（ｉ，ｊ）は、期間Ｔ２における有機ＥＬ素子Ｌ１のアノード端子の電圧（すなわち、ＴＦＴ特性測定時に測定される電圧）が有機ＥＬ素子Ｌ１の閾値電圧以下となるように設定される。このため、期間Ｔ１においてデータ線ＳｊにＴＦＴ特性測定用電圧を印加した場合、期間Ｔ２において電流はハイレベル電源電圧ＥＬＶＤＤを有する電極からトランジスタＱ１、Ｑ３を経由してデータ線Ｓｊに流れる。このとき、電流は有機ＥＬ素子Ｌ１には流れない。したがって、ＴＦＴ特性測定用電圧を用いることにより、トランジスタＱ１の特性だけを測定することができる。

　また、定電流Ｉ＿ＦＩＸとＯＬＥＤ特性測定用電圧Ｖｍｇ（ｉ，ｊ）は、ＯＬＥＤ特性測定用電圧Ｖｍｇ（ｉ，ｊ）と期間Ｔ２におけるトランジスタＱ１のソース端子の電圧（すなわち、ＯＬＥＤ特性測定時に測定される電圧）との差がトランジスタＱ１の閾値電圧以下となるように設定される。このため、期間Ｔ１においてデータ線ＳｊにＯＬＥＤ特性測定用電圧を印加した場合、期間Ｔ２において電流はデータ線ＳｊからトランジスタＱ３と有機ＥＬ素子Ｌ１を経由してローレベル電源電圧ＥＬＶＳＳを有する電極に流れる。このとき、トランジスタＱ１はオンしない。したがって、ＯＬＥＤ特性測定用電圧を用いることにより、有機ＥＬ素子Ｌ１の特性だけを測定することができる。

　期間Ｔ２では、トランジスタＱ３はオンするので、データ線Ｓｊの電圧は、トランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子とが接続された節点の電圧に等しい。データ線駆動／電圧測定回路８１は、期間Ｔ２においてデータ線Ｓｊの電圧を測定することにより、画素回路１８内の節点（トランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子とが接続された節点）の電圧を測定する。

　期間Ｔ３では、走査線ＧＡｉの電圧はハイレベルであり、走査線ＧＢｉの電圧はローレベルである。このとき、データ線駆動／電圧測定回路８１と画素回路１８は、ｉ番目のライン期間と同様に動作する。期間Ｔ３以降、有機ＥＬ素子Ｌ１は、データ電圧Ｄｉｊに応じた輝度で発光する。

　以上に示すように、本実施形態に係る表示装置４は、表示部１１と、走査線駆動回路１３と、画素回路１８に測定用電流（定電流源８６の定電流）を流したときの画素回路１８内の節点（トランジスタＱ１のソース端子と有機ＥＬ素子Ｌ１のアノード端子とが接続された節点）の電圧を測定する機能を有するデータ線駆動回路（データ線駆動／電圧測定回路８１）と、表示制御回路１２とを備えている。表示部１１、表示制御回路１２、および、走査線駆動回路１３の構成は、第１の実施形態と同じである。このように走査線駆動回路１３を備え、画素回路１８について電圧を測定する表示装置４でも、走査線駆動回路１３を備え、画素回路１８について電流を測定する表示装置１と同様に、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について電圧（画素回路に測定用電流を流したときの画素回路内の節点の電圧）を測定することができる。

　ここでは、走査線駆動回路１３と、画素回路１８について電圧を測定する機能を有するデータ線駆動回路（データ線駆動／電圧測定回路８１）とを備え、表示装置１と同様の構成を有するた表示装置４について説明した。同様に、走査線駆動回路２３と、画素回路２８について電圧を測定する機能を有するデータ線駆動回路とを備え、表示装置２と同様の構成を有する表示装置や、走査線駆動回路２３と、画素回路３８について電圧を測定する機能を有するデータ線駆動回路とを備え、表示装置３と同様の構成を有する表示装置を構成してもよい。

　以上に示すように、本発明の表示装置によれば、簡単な回路を用いて、垂直帰線期間で１行分の画素回路に対応した走査線を選択し、１行分の画素回路について電流または電圧を測定することができる。なお、第１～第４の実施形態およびこれらの変形例に係る表示装置の特徴を、その性質に反しない限り任意に組合せて、複数の実施形態または変形例の特徴を有する表示装置を構成することができる。

　なお、第１～第３の実施形態に係る表示装置の駆動方法は、以下のようにも言える。
　＜第１の実施形態＞
　複数の第１走査線と複数の第２走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　走査線駆動回路を用いて前記走査線を駆動するステップと、
　前記データ線を駆動し、前記画素回路について電流または電圧を測定するステップと、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号と、垂直帰線期間の一部で非選択レベルになり、それ以外では選択レベルになる第１タイミング信号と、前記第１タイミング信号が非選択レベルである期間の一部で選択レベルになり、それ以外では非選択レベルになる第２タイミング信号とを出力するステップとを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含み、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記第１走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記第２走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と他方の導通端子との間に設けられたコンデンサとを含み、
　前記走査線を駆動するステップは、映像信号期間では、前記走査信号出力回路を用いて前記第１走査線に印加する第１走査信号として前記シフトレジスタ出力を出力し、前記第２走査線に印加する第２走査信号として非選択レベルの信号を出力することにより、前記シフトレジスタ出力が選択レベルのときに書き込み用の走査信号を出力し、非映像信号期間では、前記走査信号出力回路を用いて前記第１走査信号として前記ホールド出力と前記第１タイミング信号が選択レベルのときに選択レベルになる信号を出力し、前記第２走査信号として前記ホールド出力と前記第２タイミング信号が選択レベルのときに選択レベルになる信号を出力することにより、前記ホールド出力が選択レベルのときに測定用および書き込み用の走査信号を出力することを特徴とする。

　＜第２の実施形態＞
　複数の走査線と複数のデータ線と複数のモニタ線と２次元状に配置された複数の画素回路とを含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　走査線駆動回路を用いて前記走査線を駆動するステップと、
　前記データ線を駆動し、前記画素回路について電流または電圧を測定するステップと、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力するステップとを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含み、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記モニタ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含み、
　前記走査線を駆動するステップは、映像信号期間では、前記走査信号出力回路を用いて前記シフトレジスタ出力を出力することにより、前記シフトレジスタ出力が選択レベルのときに書き込み用の走査信号を出力し、非映像信号期間では、前記走査信号出力回路を用いて前記ホールド出力を出力することにより、前記ホールド出力が選択レベルのときに測定用および書き込み用の走査信号を出力することを特徴とする。

　＜第３の実施形態＞
　複数の走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　走査線駆動回路を用いて前記走査線を駆動するステップと、
　前記データ線を駆動し、前記画素回路について電流または電圧を測定するステップと、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力するステップとを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含み、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記駆動トランジスタの制御端子と基準電圧を有する配線との間に設けられ、前記走査線に接続された制御端子を有する基準電圧印加トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含み、
　前記走査線を駆動するステップは、映像信号期間では、前記走査信号出力回路を用いて前記シフトレジスタ出力を出力することにより、前記シフトレジスタ出力が選択レベルのときに書き込み用の走査信号を出力し、非映像信号期間では、前記走査信号出力回路を用いて前記ホールド出力を出力することにより、前記ホールド出力が選択レベルのときに測定用および書き込み用の走査信号を出力することを特徴とする。

　本発明の表示装置およびその駆動方法は、簡単な回路を用いて、垂直帰線期間で１本の走査線を選択し、１行分の画素回路について電流または電圧を測定できるという特徴を有するので、有機ＥＬ素子などの電気光学素子を備えた各種のアクティブマトリクス型の表示装置に利用することができる。

　１、２、３、４…表示装置
　１１、２１、３１…表示部
　１２…表示制御回路
　１３、１９、２３…走査線駆動回路
　１４…データ線駆動／電流測定回路
　１６、３６…補正データ記憶部
　１７、３７…補正演算部
　１８、２８、３８…画素回路
　４１…シフトレジスタ
　４２…ホールド回路
　４３、５３…走査信号出力回路
　８１…データ線駆動／電圧測定回路
　Ｇ１～Ｇｎ、ＧＡ１～ＧＡｎ、ＧＢ１～ＧＢｎ…走査線
　Ｓ１～Ｓｍ…データ線
　Ｍ１～Ｍｍ…モニタ線
　ＥＮ１、ＥＮ２、ＥＮＡ１、ＥＮＡ２、ＥＮＢ１、ＥＮＢ２…イネーブル信号
　Ｌ１…有機ＥＬ素子
　Ｑ１～Ｑ３…トランジスタ
　Ｃ１…コンデンサ
　ＣＬＲ…クリア信号
　ＰＳ…期間指定信号
　ＳＳ…サンプリング信号
　ＴＳ１、ＴＳ２…タイミング信号

Claims

　アクティブマトリクス型の表示装置であって、
　複数の走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部と、
　前記走査線を駆動する走査線駆動回路と、
　前記データ線を駆動する機能と前記画素回路について電流または電圧を測定する機能とを有するデータ線駆動回路と、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力する表示制御回路とを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含むことを特徴とする、表示装置。
　前記走査信号出力回路は、映像信号期間で前記シフトレジスタ出力が選択レベルのときには書き込み用の走査信号を出力し、非映像信号期間で前記ホールド出力が選択レベルのときには測定用および書き込み用の走査信号を出力することを特徴とする、請求項１に記載の表示装置。
　前記複数の走査線は、複数の第１走査線と複数の第２走査線とを含み、
　前記表示制御回路は、第１タイミング信号と第２タイミング信号とをさらに出力し、
　前記走査信号出力回路は、映像信号期間では、前記第１走査線に印加する第１走査信号として前記シフトレジスタ出力を出力し、前記第２走査線に印加する第２走査信号として非選択レベルの信号を出力し、非映像信号期間では、前記第１走査信号として前記ホールド出力と前記第１タイミング信号とに基づく信号を出力し、前記第２走査信号として前記ホールド出力と前記第２タイミング信号とに基づく信号を出力することを特徴とする、請求項２に記載の表示装置。
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記第１走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記第２走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と他方の導通端子との間に設けられたコンデンサとを含むことを特徴とする、請求項３に記載の表示装置。
　前記第１タイミング信号は、非映像信号期間の一部で非選択レベルになり、それ以外では選択レベルになり、
　前記第２タイミング信号は、前記第１タイミング信号が非選択レベルである期間の一部で選択レベルになり、それ以外では非選択レベルになり、
　前記走査信号出力回路は、非映像信号期間では、前記第１走査信号として前記ホールド出力と前記第１タイミング信号が選択レベルのときに選択レベルになる信号を出力し、前記第２走査信号として前記ホールド出力と前記第２タイミング信号が選択レベルのときに選択レベルになる信号を出力することを特徴とする、請求項４に記載の表示装置。
　前記走査信号出力回路は、映像信号期間では前記走査信号として前記シフトレジスタ出力を出力し、非映像信号期間では前記走査信号として前記ホールド出力を出力することを特徴とする、請求項２に記載の表示装置。
　前記表示部は複数のモニタ線をさらに含み、
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの制御端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記モニタ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する読み出し制御トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含むことを特徴とする、請求項６に記載の表示装置。
　前記画素回路は、
　　電気光学素子と、
　　前記電気光学素子と直列に設けられた駆動トランジスタと、
　　前記データ線と前記駆動トランジスタの一方の導通端子との間に設けられ、前記走査線に接続された制御端子を有する書き込み制御トランジスタと、
　　前記駆動トランジスタの制御端子と基準電圧を有する配線との間に設けられ、前記走査線に接続された制御端子を有する基準電圧印加トランジスタと、
　　前記駆動トランジスタの制御端子と一方の導通端子との間に設けられたコンデンサとを含むことを特徴とする、請求項６に記載の表示装置。
　前記表示制御回路は、非映像信号期間の終了時にアクティブレベルになるクリア信号をさらに出力し、
　前記ホールド回路の出力は、前記クリア信号に従い非選択レベルになることを特徴とする、請求項２に記載の表示装置。
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに切り替えることを特徴とする、請求項２に記載の表示装置。
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに順に切り替えることを特徴とする、請求項１０に記載の表示装置。
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに所定数のライン期間を飛ばしながら順に切り替えることを特徴とする、請求項１０に記載の表示装置。
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとにランダムに切り替えることを特徴とする、請求項１０に記載の表示装置。
　前記表示制御回路は、アクティブレベルのサンプリング信号を出力するライン期間を複数のフレーム期間ごとに特定範囲のライン期間を優先しながら切り替えることを特徴とする、請求項１０に記載の表示装置。
　前記データ線駆動回路は、前記複数の画素回路のうち非映像信号期間で選択された画素回路に電圧を書き込むときには、前記画素回路における輝度低下分を補正した電圧を前記データ線に印加することを特徴とする、請求項２に記載の表示装置。
　前記データ線駆動回路で測定された電流または電圧に基づき、映像信号を補正する補正演算部をさらに備えた、請求項２に記載の表示装置。
　前記データ線駆動回路は、前記画素回路に測定用電圧を書き込んだときに前記画素回路から出力された電流を測定することを特徴とする、請求項２に記載の表示装置。
　前記データ線駆動回路は、前記画素回路に測定用電流を流したときの前記画素回路内の節点の電圧を測定することを特徴とする、請求項２に記載の表示装置。
　複数の走査線と複数のデータ線と２次元状に配置された複数の画素回路とを含む表示部を有するアクティブマトリクス型の表示装置の駆動方法であって、
　走査線駆動回路を用いて前記走査線を駆動するステップと、
　前記データ線を駆動し、前記画素回路について電流または電圧を測定するステップと、
　映像信号期間か非映像信号期間かを示す期間指定信号と、映像信号期間内の１ライン期間でアクティブレベルになるサンプリング信号とを出力するステップとを備え、
　前記走査線駆動回路は、
　　前記走査線に対応する複数の段を有するシフトレジスタと、
　　前記走査線に対応して設けられ、前記サンプリング信号に従い、前記シフトレジスタの対応する段から出力されたシフトレジスタ出力を保持する複数のホールド回路と、
　　前記走査線に対応して設けられ、少なくとも前記期間指定信号と前記シフトレジスタ出力と対応するホールド回路から出力されたホールド出力とに基づき、対応する走査線に印加する走査信号を出力する走査信号出力回路とを含むことを特徴とする、表示装置の駆動方法。