KR20170018420A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20170018420A
KR20170018420A KR1020177000998A KR20177000998A KR20170018420A KR 20170018420 A KR20170018420 A KR 20170018420A KR 1020177000998 A KR1020177000998 A KR 1020177000998A KR 20177000998 A KR20177000998 A KR 20177000998A KR 20170018420 A KR20170018420 A KR 20170018420A
Authority
KR
South Korea
Prior art keywords
period
signal
circuit
output
line
Prior art date
Application number
KR1020177000998A
Other languages
English (en)
Other versions
KR101748111B1 (ko
Inventor
다이찌 니시까와
노리따까 기시
마사노리 오하라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20170018420A publication Critical patent/KR20170018420A/ko
Application granted granted Critical
Publication of KR101748111B1 publication Critical patent/KR101748111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

주사선 구동 회로(13)는, n단의 시프트 레지스터(41)와, n개의 홀드 회로(42)와, n개의 주사 신호 출력 회로(43)를 포함하고 있다. 홀드 회로(42)는, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호 SS에 따라서, 시프트 레지스터 출력 SRi를 유지한다. 주사 신호 출력 회로(43)는, 시프트 레지스터 출력 SRi와, 홀드 출력 HLDi와, 영상 신호 기간인지 수직 귀선 기간인지를 나타내는 기간 지정 신호 PS와, 타이밍 신호 TS1, TS2에 기초하여, 주사선 GAi, GBi에 인가하는 주사 신호를 출력한다. 주사 신호 출력 회로(43)는, 수직 귀선 기간에서 홀드 출력 HLDi가 선택 레벨일 때에는 측정용 및 기입용 주사 신호를 출력한다. 이에 의해, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고 전류 또는 전압을 측정한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING SAME}
본 발명은, 표시 장치에 관한 것으로, 특히 유기 EL 소자 등의 전기 광학 소자를 구비한 액티브 매트릭스형의 표시 장치 및 그 구동 방법에 관한 것이다.
최근, 박형, 경량, 고속 응답 가능한 표시 장치로서, 유기 EL(Electro Luminescence) 표시 장치가 주목받고 있다. 유기 EL 표시 장치는, 2차원 형상으로 배치된 복수의 화소 회로를 구비하고 있다. 유기 EL 표시 장치의 화소 회로는, 유기 EL 소자와, 유기 EL 소자와 직렬로 설치된 구동 트랜지스터를 포함하고 있다. 구동 트랜지스터는 유기 EL 소자에 흐르는 전류의 양을 제어하고, 유기 EL 소자는 흐르는 전류의 양에 따른 휘도로 발광한다.
유기 EL 표시 장치에는, 사용 시간과 함께 화소의 휘도가 저하된다는 문제가 있다. 화소의 휘도가 저하되는 이유는, 사용 시간과 함께, 유기 EL 소자의 발광 효율이 저하되고, 구동 트랜지스터의 특성(예를 들어, 임계값 전압 등)이 변동되기 때문이다. 이 문제를 해결하는 방법으로서, 화소 회로 내를 흐르는 전류를 데이터선 등을 경유해서 화소 회로의 외부로 판독하고, 판독한 전류를 측정한 결과에 기초하여 영상 신호를 보정하는 방법이 알려져 있다(예를 들어, 특허문헌 1).
또한, 본원 발명에 관련하여, 특허문헌 2에는, 도 24에 도시한 펄스 출력 회로를 다단 접속한 시프트 레지스터가 기재되어 있다. 도 24에 있어서, 출력 단자 O1은 다음 단의 펄스 출력 회로에 접속되고, 출력 단자 O2는 주사선에 접속된다. 트랜지스터 Q92에 접속되는 전원선에는 로우 레벨 전압 VSS1이 인가되고, 트랜지스터 Q94에 접속되는 전원선에는 가변 전압 VSS2가 인가된다. 가변 전압 VSS2는, 통상 모드에서는 로우 레벨 전압 VSS1로 제어되고, 일제 모드에서는 하이 레벨 전압 VDD 또는 로우 레벨 전압 VSS1로 제어된다. 일제 모드에서는, 복수의 주사선에 대하여 동일한 타이밍에 일괄하여 표시용 주사 신호를 출력할 수 있다.
일본 특허공개 제2005-284172호 공보 일본 특허공개 제2012-9125호 공보
액티브 매트릭스형의 표시 장치에서는, 1프레임 기간은, 화소 회로를 1행씩 순서대로 선택하고, 선택한 행의 화소 회로에 데이터 전압을 기입하는 영상 신호 기간과, 화소 회로에 데이터 전압을 기입하지 않는 수직 귀선 기간으로 분할된다. 화소 회로 내를 흐르는 전류를 측정한 결과에 기초하여 영상 신호를 보정할 경우, 전류 측정 처리를 영상 신호 기간 내에 행하는 방법과, 전류 측정 처리를 수직 귀선 기간 내에 행하는 방법이 생각된다.
1 영상 신호 기간 내에 복수 행의 화소 회로에 대하여 전류를 측정하는 방법으로서, 영상 신호 기간에 있어서 복수의 라인 기간을 선택하고, 선택한 라인 기간을 연장하여 데이터 전압의 기입과 전류의 측정을 행하는 방법이 생각된다. 이 방법에서는, 주사선 G1 내지 Gn은, 도 25에 도시한 타이밍에 선택된다. 그러나, 이 방법에서는, 라인 기간의 길이가 상이하므로, 표시 제어 회로로부터 데이터선 구동 회로에의 데이터 전송 타이밍이 불규칙해진다. 이로 인해, 이 방법에는, 데이터 전송을 위해서 프레임 메모리나 수십 라인분의 라인 메모리가 필요하게 된다는 문제가 있다.
한편, 1 수직 귀선 기간 내의 1행분의 화소 회로에 대하여 전류를 측정하는 경우에는, 데이터 전송을 위한 라인 메모리는 1 또는 2라인분이어도 된다. 그러나, 이 경우에는, 주사선 구동 회로의 구성을 검토할 필요가 있다. 종래의 일반적인 주사선 구동 회로는, 수직 귀선 기간에서 선택 레벨의 신호를 출력하는 기능을 갖지 않고, 수직 귀선 기간에서는 비선택 레벨의 신호를 출력한다. 또한, 종래의 주사선 구동 회로에 수직 귀선 기간에서 선택 레벨의 신호를 출력하는 기능을 추가할 때 특별한 고안을 행하지 않으면, 주사선 구동 회로나 표시 제어 회로의 구성이 복잡해진다. 화소 회로 내의 절점의 전압을 측정한 결과에 기초하여 영상 신호를 보정하는 표시 장치에서도, 마찬가지의 문제가 발생한다.
그 때문에, 본 발명은 간단한 회로를 사용하여, 수직 귀선 기간에서 1개의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 국면은, 액티브 매트릭스형의 표시 장치로서,
복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부와,
상기 주사선을 구동하는 주사선 구동 회로와,
상기 데이터선을 구동하는 기능과 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 기능을 갖는 데이터선 구동 회로와,
영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 표시 제어 회로를 구비하고,
상기 주사선 구동 회로는,
상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하는 것을 특징으로 한다.
본 발명의 제2 국면은, 본 발명의 제1 국면에 있어서,
상기 주사 신호 출력 회로는, 영상 신호 기간에서 상기 시프트 레지스터 출력이 선택 레벨일 때는 기입용 주사 신호를 출력하고, 비영상 신호 기간에서 상기 홀드 출력이 선택 레벨일 때는 측정용 및 기입용 주사 신호를 출력하는 것을 특징으로 한다.
본 발명의 제3 국면은, 본 발명의 제2 국면에 있어서,
상기 복수의 주사선은, 복수의 제1 주사선과 복수의 제2 주사선을 포함하고,
상기 표시 제어 회로는, 제1 타이밍 신호와 제2 타이밍 신호를 더 출력하고,
상기 주사 신호 출력 회로는, 영상 신호 기간에서는, 상기 제1 주사선에 인가하는 제1 주사 신호로서 상기 시프트 레지스터 출력을 출력하고, 상기 제2 주사선에 인가하는 제2 주사 신호로서 비선택 레벨의 신호를 출력하고, 비영상 신호 기간에서는, 상기 제1 주사 신호로서 상기 홀드 출력과 상기 제1 타이밍 신호에 기초하는 신호를 출력하고, 상기 제2 주사 신호로서 상기 홀드 출력과 상기 제2 타이밍 신호에 기초하는 신호를 출력하는 것을 특징으로 한다.
본 발명의 제4 국면은, 본 발명의 제3 국면에 있어서,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 제1 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 제2 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 한다.
본 발명의 제5 국면은, 본 발명의 제4 국면에 있어서,
상기 제1 타이밍 신호는, 비영상 신호 기간의 일부에서 비선택 레벨이 되고, 그 이외에는 선택 레벨이 되며,
상기 제2 타이밍 신호는, 상기 제1 타이밍 신호가 비선택 레벨인 기간의 일부에서 선택 레벨이 되고, 그 이외에는 비선택 레벨이 되며,
상기 주사 신호 출력 회로는, 비영상 신호 기간에서는, 상기 제1 주사 신호로서 상기 홀드 출력과 상기 제1 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력하고, 상기 제2 주사 신호로서 상기 홀드 출력과 상기 제2 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력하는 것을 특징으로 한다.
본 발명의 제6 국면은, 본 발명의 제2 국면에 있어서,
상기 주사 신호 출력 회로는, 영상 신호 기간에서는 상기 주사 신호로서 상기 시프트 레지스터 출력을 출력하고, 비영상 신호 기간에서는 상기 주사 신호로서 상기 홀드 출력을 출력하는 것을 특징으로 한다.
본 발명의 제7 국면은, 본 발명의 제6 국면에 있어서,
상기 표시부는 복수의 모니터선을 더 포함하고,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 모니터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 한다.
본 발명의 제8 국면은, 본 발명의 제6 국면에 있어서,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 기준 전압을 갖는 배선의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기준 전압 인가 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 한다.
본 발명의 제9 국면은, 본 발명의 제2 국면에 있어서,
상기 표시 제어 회로는, 비영상 신호 기간 종료 시에 액티브 레벨이 되는 클리어 신호를 더 출력하고,
상기 홀드 회로의 출력은, 상기 클리어 신호에 따라 비선택 레벨이 되는 것을 특징으로 한다.
본 발명의 제10 국면은, 본 발명의 제2 국면에 있어서,
상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 전환하는 것을 특징으로 한다.
본 발명의 제11 국면은, 본 발명의 제10 국면에 있어서,
상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 순서대로 전환하는 것을 특징으로 한다.
본 발명의 제12 국면은, 본 발명의 제10 국면에 있어서,
상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 소정수의 라인 기간을 건너뛰면서 순서대로 전환하는 것을 특징으로 한다.
본 발명의 제13 국면은, 본 발명의 제10 국면에 있어서,
상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 랜덤하게 전환하는 것을 특징으로 한다.
본 발명의 제14 국면은, 본 발명의 제10 국면에 있어서,
상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 특정 범위의 라인 기간을 우선하면서 전환하는 것을 특징으로 한다.
본 발명의 제15 국면은, 본 발명의 제2 국면에 있어서,
상기 데이터선 구동 회로는, 상기 복수의 화소 회로 중 비영상 신호 기간에서 선택된 화소 회로에 전압을 기입할 때에는, 상기 화소 회로에 있어서의 휘도 저하분을 보정한 전압을 상기 데이터선에 인가하는 것을 특징으로 한다.
본 발명의 제16 국면은, 본 발명의 제2 국면에 있어서,
상기 데이터선 구동 회로에서 측정된 전류 또는 전압에 기초하여, 영상 신호를 보정하는 보정 연산부를 더 구비한다.
본 발명의 제17 국면은, 본 발명의 제2 국면에 있어서,
상기 데이터선 구동 회로는, 상기 화소 회로에 측정용 전압을 기입했을 때 상기 화소 회로로부터 출력된 전류를 측정하는 것을 특징으로 한다.
본 발명의 제18 국면은, 본 발명의 제2 국면에 있어서,
상기 데이터선 구동 회로는, 상기 화소 회로에 측정용 전류를 흘렸을 때의 상기 화소 회로 내의 절점의 전압을 측정하는 것을 특징으로 한다.
본 발명의 제19 국면은, 복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖는 액티브 매트릭스형의 표시 장치의 구동 방법으로서,
주사선 구동 회로를 사용해서 상기 주사선을 구동하는 스텝과,
상기 데이터선을 구동하고, 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 스텝과,
영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 스텝을 구비하고,
상기 주사선 구동 회로는,
상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하는 것을 특징으로 한다.
본 발명의 제1 또는 제19 국면에 의하면, 영상 신호 기간 내의 어떤 라인 기간에서 복수의 홀드 회로가 시프트 레지스터 출력을 유지하므로, 비영상 신호 기간 내에 있는 수직 귀선 기간에서는 1개의 홀드 출력이 선택 레벨이 된다. 주사 신호 출력 회로는, 수직 귀선 기간에서는 영상 신호 기간과는 상이한 주사 신호를 출력한다. 따라서, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정할 수 있다.
본 발명의 제2 국면에 의하면, 영상 신호 기간에서는 주사선을 순서대로 선택하여, 선택한 주사선에 기입용 주사 신호를 인가하고, 비영상 신호 기간 내에 있는 수직 귀선 기간에서는 1개의 주사선을 선택하여, 선택한 주사선에 측정용 및 기입의 주사 신호를 인가할 수 있다. 따라서, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제3 국면에 의하면, 2종류의 주사선을 구비한 표시 장치에 있어서, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제4 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로를 구비한 표시 장치에 있어서, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제5 국면에 의하면, 주사 신호 출력 회로에 2종류의 타이밍 신호를 공급함으로써, 2종류의 주사선에 인가되는 측정용 및 기입용 주사 신호를 구할 수 있다.
본 발명의 제6 국면에 의하면, 1종류의 주사선을 구비한 표시 장치에 있어서, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 1개의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제7 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 모니터선을 구비한 표시 장치에 있어서, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 1개의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제8 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 기준 전압을 갖는 배선을 구비한 표시 장치에 있어서, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 1개의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정하여, 기입을 행할 수 있다.
본 발명의 제9 국면에 의하면, 클리어 신호를 사용하여, 비영상 신호 기간 종료 시에 홀드 회로의 출력을 비선택 레벨로 할 수 있다.
본 발명의 제10 국면에 의하면, 비영상 신호 기간 내에 있는 수직 귀선 기간에서 동일한 주사선을 계속해서 선택함으로써, 동일한 화소 회로에 대하여 조건을 전환하여 전류 또는 전압을 복수회 측정할 수 있다.
본 발명의 제11 국면에 의하면, 2차원 형상으로 배치된 화소 회로에 대하여서 행마다 순서대로 전류 또는 전류를 측정할 수 있다.
본 발명의 제12 국면에 의하면, 2차원 형상으로 배치된 화소 회로에 대하여 복수의 행을 건너뛰면서 행마다 순서대로 전류 또는 전압을 측정함으로써, 측정의 영향을 표시 화면 내에서 분산시켜서 표시 화상의 화질 저하를 방지할 수 있다.
본 발명의 제13 국면에 의하면, 2차원 형상으로 배치된 화소 회로 중에서 전류 또는 전압을 측정하는 화소 회로의 행을 랜덤하게 전환함으로써, 측정의 영향을 표시 화면 내에서 분산시켜서 표시 화상의 화질 저하를 방지할 수 있다.
본 발명의 제14 국면에 의하면, 2차원 형상으로 배치된 화소 회로 중에서, 특정 범위의 행의 화소 회로를 우선하면서 행마다 전류 또는 전압을 측정함으로써, 표시 화상의 화질에 미치는 영향이 큰 화소 회로에 대하여 우선적으로 전류 또는 전압을 측정하여, 표시 화상의 화질을 향상시킬 수 있다.
본 발명의 제15 국면에 의하면, 전류 또는 전압을 측정하는 화소 회로에 보정한 전압을 기입함으로써, 전류 또는 전류를 측정하는 화소 회로에 있어서의 휘도 저하를 방지하여, 표시 화상의 화질 저하를 방지할 수 있다.
본 발명의 제16 국면에 의하면, 전류 또는 전압의 측정 결과에 기초하여 영상 신호를 보정함으로써, 화소의 휘도 저하를 보상하고, 표시 화상의 화질을 향상시킬 수 있다.
본 발명의 제17 국면에 의하면, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여, 측정용 전압을 기입했을 때 화소 회로로부터 출력된 전류를 측정할 수 있다.
본 발명의 제18 국면에 의하면, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여, 측정용 전류를 흘렸을 때의 화소 회로 내의 절점의 전압을 측정할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 2는, 도 1에 도시한 표시 장치의 화소 회로의 회로도이다.
도 3은, 도 1에 도시한 표시 장치의 주사선 구동 회로의 회로도이다.
도 4는, 도 1에 도시한 표시 장치의 동작을 나타내는 타이밍 차트이다.
도 5는, 도 1에 도시한 표시 장치의 상세한 타이밍 차트이다.
도 6은, 도 1에 도시한 표시 장치의 보정 데이터 기억부와 보정 연산부의 상세를 나타내는 블록도이다.
도 7은, 도 1에 도시한 표시 장치의 CPU 동작을 나타내는 흐름도이다.
도 8a는, 도 1에 도시한 표시 장치에 있어서의 수직 귀선 기간에서 선택되는 주사선의 선택 방법을 나타내는 도면이다.
도 8b는, 도 1에 도시한 표시 장치에 있어서의 수직 귀선 기간에서 선택되는 주사선의 선택 방법을 나타내는 도면이다.
도 8c는, 도 1에 도시한 표시 장치에 있어서의 수직 귀선 기간에서 선택되는 주사선의 선택 방법을 나타내는 도면이다.
도 8d는, 도 1에 도시한 표시 장치에 있어서의 수직 귀선 기간에서 선택되는 주사선의 선택 방법을 나타내는 도면이다.
도 9는, 제1 실시 형태의 제1 변형예에 따른 표시 장치에 있어서의 보정 처리를 설명하기 위한 도면이다.
도 10은, 제1 실시 형태의 제2 변형예에 따른 표시 장치의 주사선 구동 회로의 회로도이다.
도 11은, 본 발명의 제2 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 12는, 도 11에 도시한 표시 장치의 화소 회로의 회로도이다.
도 13은, 도 11에 도시한 표시 장치의 주사선 구동 회로의 회로도이다.
도 14는, 도 11에 도시한 표시 장치의 상세한 타이밍 차트이다.
도 15는, 본 발명의 제3 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 16은, 도 15에 도시한 표시 장치의 화소 회로의 회로도이다
도 17은, 도 15에 도시한 표시 장치의 상세한 타이밍 차트이다.
도 18은, 도 15에 도시한 표시 장치에 있어서의 보정 데이터 기억부와 보정 연산부의 상세를 나타내는 블록도이다.
도 19는, 도 15에 도시한 표시 장치의 CPU 동작을 나타내는 흐름도이다.
도 20은, 본 발명의 제4 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 21은, 도 20에 도시한 표시 장치의 데이터선 구동/전압 측정 회로의 상세를 나타내는 블록도이다.
도 22는, 도 20에 도시한 데이터선 구동/전압 측정 회로의 전압 측정부의 구성예를 나타내는 회로도이다.
도 23은, 도 20에 도시한 표시 장치의 상세한 타이밍 차트이다.
도 24는, 종래의 시프트 레지스터에 포함되는 펄스 출력 회로의 구성을 나타내는 도면이다.
도 25는, 연장된 라인 기간을 갖는 표시 장치의 타이밍 차트이다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다. 도 1에 도시한 표시 장치(1)는, 표시부(11), 표시 제어 회로(12), 주사선 구동 회로(13), 데이터선 구동/전류 측정 회로(14), A/D 변환기(15), 보정 데이터 기억부(16), 및 보정 연산부(17)를 구비한 액티브 매트릭스형의 유기 EL 표시 장치이다. 이하, m 및 n은 2 이상의 정수, i는 1 이상 n 이하의 정수, j는 1 이상 m 이하의 정수인 것으로 한다.
표시부(11)는, 2n개의 주사선 GA1 내지 GAn, GB1 내지 GBn, m개의 데이터선 S1 내지 Sm, 및 (m×n)개의 화소 회로(18)를 포함하고 있다. 주사선 GA1 내지 GAn, GB1 내지 GBn은, 서로 평행하게 배치된다. 데이터선 S1 내지 Sm은, 서로 평행하게, 또한 주사선 GA1 내지 GAn, GB1 내지 GBn과 직교하도록 배치된다. 주사선 GA1 내지 GAn과 데이터선 S1 내지 Sm은, (m×n)개소에서 교차한다. (m×n)개의 화소 회로(18)는, 주사선 GA1 내지 GAn과 데이터선 S1 내지 Sm의 교차점에 대응하여 2차원 형상으로 배치된다. 화소 회로(18)에는, 도시하지 않은 전극을 사용하여 하이 레벨 전원 전압 ELVDD와 로우 레벨 전원 전압 ELVSS가 공급된다. 이하, 주사선의 연신 방향(도 1에서는 수평 방향)을 행 방향, 데이터선의 연신 방향(도 1에서는 수직 방향)을 열 방향이라 한다.
표시 제어 회로(12)는, 표시 장치(1)의 제어 회로이다. 표시 제어 회로(12)는, 주사선 구동 회로(13)에 대하여 제어 신호 CS1을 출력하고, 데이터선 구동/전류 측정 회로(14)에 대하여 제어 신호 CS2를 출력하고, 보정 연산부(17)에 대하여 영상 신호 X1을 출력한다. 제어 신호 CS2에는, 예를 들어 소스 스타트 펄스나 소스 클럭 등이 포함된다. 제어 신호 CS1의 상세는 후술한다.
표시 장치(1)에서는, 1프레임 기간은, 영상 신호 기간과 수직 귀선 기간으로 분할된다(후술하는 도 4를 참조). 영상 신호 기간은, n행의 화소 회로(18)에 대응하여, n개의 라인 기간(수평 기간이라고도 칭함)을 포함하고 있다. 주사선 구동 회로(13)는, 제어 신호 CS1에 따라서, 주사선 GA1 내지 GAn, GB1 내지 GBn을 구동한다. 보다 상세하게는, 주사선 구동 회로(13)는, i번째의 라인 기간에서는 주사선 GAi의 전압을 하이 레벨(선택 레벨)로, 다른 주사선의 전압을 로우 레벨(비선택 레벨)로 제어한다. 주사선 구동 회로(13)는, 수직 귀선 기간에서는 주사선 GA1 내지 GAn, GB1 내지 GBn 중에서 한 쌍의 주사선 GAi, GBi를 선택하고, 주사선 GAi, GBi에 후술하는 주사 신호를 인가하여, 다른 주사선의 전압을 로우 레벨로 제어한다. 수직 귀선 기간에서 선택되는 주사선 GAi, GBi는, 4프레임 기간마다 전환된다.
데이터선 구동/전류 측정 회로(14)에는, 제어 신호 CS2와, 보정 연산부(17)로부터 출력된 보정 후의 영상 신호 X2가 공급된다. 데이터선 구동/전류 측정 회로(14)는, 데이터선 S1 내지 Sm을 구동하는 기능과, 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류를 측정하는 기능을 갖는 데이터선 구동 회로이다. 보다 상세하게는, 데이터선 구동/전류 측정 회로(14)는, 영상 신호 기간에서는 제어 신호 CS2에 따라서, 영상 신호 X2에 따른 m개의 전압(이하, 데이터 전압이라고 함)을 데이터선 S1 내지 Sm에 각각 인가한다. 데이터선 구동/전류 측정 회로(14)는, 수직 귀선 기간에서는 제어 신호 CS2에 따라서, m개의 측정용 전압을 데이터선 S1 내지 Sm에 각각 인가하고, 그때 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 m개의 전류를 각각 전압으로 변환해서 출력한다.
A/D 변환기(15)는, 데이터선 구동/전류 측정 회로(14)의 출력 전압을 디지털 데이터로 변환한다. 보정 데이터 기억부(16)는, 보정 연산부(17)에 의한 보정 연산에 필요한 데이터(이하, 보정 데이터라고 함)를 기억한다. 보정 연산부(17)는, 수직 귀선 기간에서는, A/D 변환기(15)로부터 출력된 데이터에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터를 갱신한다. 보정 연산부(17)는, 영상 신호 기간에서는, 보정 데이터 기억부(16)에 기억된 보정 데이터를 참조하여, 표시 제어 회로(12)로부터 출력된 영상 신호 X1을 보정하고, 보정 후의 영상 신호 X2를 출력한다.
도 2는, i행 j열째의 화소 회로(18)의 회로도이다. 도 2에 도시한 바와 같이, 화소 회로(18)는, 유기 EL 소자 L1, 트랜지스터 Q1 내지 Q3, 및 콘덴서 C1을 포함하고, 주사선 GAi, GBi와 데이터선 Sj에 접속된다. 트랜지스터 Q1 내지 Q3은, N채널형 TFT(Thin Film Transistor: 박막 트랜지스터)이다. 트랜지스터 Q1의 드레인 단자에는, 하이 레벨 전원 전압 ELVDD가 인가된다. 트랜지스터 Q1의 소스 단자는, 유기 EL 소자 L1의 애노드 단자에 접속된다. 유기 EL 소자 L1의 캐소드 단자에는, 로우 레벨 전원 전압 ELVSS가 인가된다. 트랜지스터 Q2의 한쪽의 도통 단자(도 2에서는 좌측의 단자)는 데이터선 Sj에 접속되고, 트랜지스터 Q2의 다른 쪽 도통 단자는 트랜지스터 Q1의 게이트 단자에 접속된다. 트랜지스터 Q3의 한쪽의 도통 단자(도 2에서는 좌측의 단자)는 데이터선 Sj에 접속되고, 트랜지스터 Q3의 다른 쪽 도통 단자는 트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자에 접속된다. 트랜지스터 Q2, Q3의 게이트 단자는, 각각, 주사선 GAi, GBi에 접속된다. 콘덴서 C1은, 트랜지스터 Q1의 게이트 단자와 드레인 단자의 사이에 설치된다. 트랜지스터 Q1 내지 Q3은, 각각, 구동 트랜지스터, 기입 제어 트랜지스터, 및 판독 제어 트랜지스터로서 기능한다.
도 3은, 주사선 구동 회로(13)의 회로도이다. 도 3에 도시한 바와 같이, 주사선 구동 회로(13)는, n단의 시프트 레지스터(41), n개의 홀드 회로(42), 및 n개의 주사 신호 출력 회로(43)를 포함하고 있다. 주사선 구동 회로(13)에 공급되는 제어 신호 CS1에는, 게이트 스타트 펄스 GSP, 게이트 클럭 GCK, 샘플링 신호 SS, 클리어 신호 CLR, 기간 지정 신호 PS, 및 타이밍 신호 TS1, TS2가 포함된다. 시프트 레지스터(41)의 i단째, i번째의 홀드 회로(42), 및 i번째의 주사 신호 출력 회로(43)는, 주사선 GAi, GBi에 대응한다. 이하, 시프트 레지스터(41)의 i단째의 출력을 시프트 레지스터 출력 SRi, i번째의 홀드 회로(42)의 출력을 홀드 출력 HLDi라고 한다.
게이트 스타트 펄스 GSP는, 시프트 레지스터(41)의 1단째에 부여된다. 게이트 클럭 GCK는, 시프트 레지스터(41)의 각 단에 부여된다. 게이트 스타트 펄스 GSP는, 영상 신호 기간의 개시 전에 소정 시간만 하이 레벨이 된다. 게이트 클럭 GCK의 주기는, 1라인 기간이다. 시프트 레지스터(41)는, 게이트 클럭 GCK에 따라서, 게이트 스타트 펄스 GSP를 시프트한다. 따라서, 시프트 레지스터 출력 SR1 내지 SRn은, 영상 신호 기간에 있어서 1라인 기간씩 SR1, SR2, …, SRn의 순으로 하이 레벨이 된다. i번째의 라인 기간에서는, 시프트 레지스터 출력 SRi는 하이 레벨이 되고, 다른 시프트 레지스터 출력은 로우 레벨이 된다.
i번째의 홀드 회로(42)에는, 시프트 레지스터 출력 SRi, 샘플링 신호 SS, 및 클리어 신호 CLR이 입력된다. i번째의 홀드 회로(42)는, 샘플링 신호 SS에 따라서, 시프트 레지스터 출력 SRi를 유지한다. 홀드 출력 HLDi는, 샘플링 신호 SS가 하이 레벨인 동안에는 시프트 레지스터 출력 SRi와 동등하게 되어, 샘플링 신호 SS가 로우 레벨인 동안에는 변화되지 않는다. 단, 클리어 신호 CLR이 하이 레벨이 되면, 홀드 출력 HLDi는 로우 레벨이 된다.
i번째의 주사 신호 출력 회로(43)는, 3개의 AND 게이트(44, 46, 47)와 OR 게이트(45)를 포함하고 있다. AND 게이트(44)는, 홀드 출력 HLDi와 기간 지정 신호 PS의 논리곱을 출력한다. OR 게이트(45)는, 시프트 레지스터 출력 SRi와 AND 게이트(44)의 출력 논리합을 출력한다. AND 게이트(46)는, 타이밍 신호 TS1과 OR 게이트(45)의 출력 논리곱을 출력한다. AND 게이트(47)는, 타이밍 신호 TS2와 AND 게이트(44)의 출력 논리곱을 출력한다. AND 게이트(46)의 출력은 주사선 GAi에 인가되고, AND 게이트(47)의 출력은 주사선 GBi에 인가된다.
도 4는, 표시 장치(1)의 동작을 나타내는 타이밍 차트이다. 도 4에 도시한 바와 같이, 1프레임 기간은, 영상 신호 기간과 수직 귀선 기간으로 분할된다. 영상 신호 기간에서는, n개의 주사선 GA1 내지 GAn이 1라인 기간씩 순서대로 선택된다. i번째의 라인 기간에서는, 주사선 GAi가 선택되고, 주사선 GAi에 접속된 m개의 화소 회로(18)에 데이터 전압이 기입된다(도 4에서는 프로그램이라고 기재). 수직 귀선 기간에서는, 1쌍의 주사선 GAi, GBi가 선택되고, 주사선 GAi에 접속된 m개의 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류가 측정된다. 전류 측정 결과에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터가 갱신된다(도 4에서는 전류 측정과 보정 데이터 갱신이라고 기재).
도 5는, 표시 장치(1)의 상세한 타이밍 차트이다. 이하, 도 3에 도시한 주사선 구동 회로(13)를 사용하여, 도 5에 도시한 타이밍에 따라 주사선 GA1 내지 GAn, GB1 내지 GBn을 구동할 수 있음을 설명한다. 여기에서는, 수직 귀선 기간에서 주사선 GAi, GBi를 선택하는 경우에 대하여 설명한다.
제어 신호 CS1에 포함되는 샘플링 신호 SS 이외의 신호는, 1프레임 기간을 주기로서 동일한 타이밍에 변화한다. 클리어 신호 CLR은, 수직 귀선 기간의 종료 후에 소정 시간만 하이 레벨(액티브 레벨)이 되고, 그 이외에서는 로우 레벨이 된다. 기간 지정 신호 PS는, 영상 신호 기간에서는 로우 레벨이 되고, 수직 귀선 기간에서는 하이 레벨이 된다. 또한, 수직 귀선 기간은 비영상 신호 기간에 해당하므로, 클리어 신호 CLR은 비영상 신호 기간 종료 후에 액티브 레벨이 되고, 기간 지정 신호 PS는 영상 신호 기간인지 비영상 신호 기간인지를 나타낸다고도 할 수 있다. 타이밍 신호 TS1은, 수직 귀선 기간의 일부에서 로우 레벨이 되고, 그 이외에서는 하이 레벨이 된다. 타이밍 신호 TS2는, 타이밍 신호 TS1이 로우 레벨인 기간의 일부에서 하이 레벨이 되고, 그 이외에서는 로우 레벨이 된다. 이하, 타이밍 신호 TS2가 하이 레벨인 기간을 기간 T2라 하며, 수직 귀선 기간 내에서 타이밍 신호 TS1이 하이 레벨인 기간 중 기간 T2보다도 이전 기간을 기간 T1, 기간 T2보다도 이후 기간을 기간 T3이라고 한다. 수직 귀선 기간에서 주사선 GAi, GBi를 선택하는 경우, 샘플링 신호 SS는, 그 전의 영상 신호 기간 내의 i번째의 라인 기간에서 하이 레벨(액티브 레벨)이 되고, 그 이외에서는 로우 레벨이 된다. 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 4프레임 기간마다 전환한다.
영상 신호 기간에서는, 기간 지정 신호 PS는 로우 레벨이므로, AND 게이트(44, 47)의 출력은 로우 레벨이 된다. 따라서, 영상 신호 기간에서는, 주사선 GB1 내지 GBn의 전압은 로우 레벨이 된다. 또한, 영상 신호 기간에서는, 타이밍 신호 TS1은 하이 레벨이므로, AND 게이트(46)의 출력은 시프트 레지스터 출력 SRi와 동등하게 된다. 전술한 바와 같이, i번째의 라인 기간에서는, 시프트 레지스터 출력 SRi는 하이 레벨이 되고, 다른 시프트 레지스터 출력은 로우 레벨이 된다. 따라서, i번째의 라인 기간에서는, 주사선 GAi의 전압은 하이 레벨이 되고, 주사선 GA1 내지 GAn(GAi를 제외함)의 전압은 로우 레벨이 된다.
수직 귀선 기간의 종료 시에 클리어 신호 CLR이 하이 레벨이 되므로, 영상 신호 기간의 개시 시에 시프트 레지스터 출력 SR1 내지 SRn은 로우 레벨이다. i번째의 라인 기간에서 샘플링 신호 SS가 하이 레벨이 되면, 시프트 레지스터 출력 SRi는 하이 레벨이 된다. i번째의 홀드 회로(42)에서는, 시프트 레지스터 출력 SRi가 하이 레벨일 때 샘플링 신호 SS가 입력된다. 이로 인해, i번째 이후의 라인 기간에서는, 홀드 출력 HLDi는 하이 레벨이 된다. 다른 홀드 회로(42)에서는, 시프트 레지스터 출력이 로 레벨일 때 샘플링 신호 SS가 입력된다. 이로 인해, 홀드 출력 HLD1 내지 HLDn(HLDi를 제외함)은 로우 레벨 그대로이다. 홀드 출력 HLDi는, 클리어 신호 CLR이 다음에 하이 레벨이 되었을 때 로우 레벨이 된다.
수직 귀선 기간에서는, 기간 지정 신호 PS와 홀드 출력 HLDi는 하이 레벨이고, 시프트 레지스터 출력 SR1 내지 SRn과 홀드 출력 HLD1 내지 HLDn(HLDi를 제외함)은 로우 레벨이다. i번째 이외의 주사 신호 출력 회로(43)에서는, 시프트 레지스터 출력과 홀드 출력이 로우 레벨이므로, AND 게이트(44)의 출력과 OR 게이트(45)의 출력은 로우 레벨이 된다. 이로 인해, 타이밍 신호 TS1, TS2의 레벨에 관계없이, AND 게이트(46, 47)의 출력은 로우 레벨이 된다. 따라서, 수직 귀선 기간에서는, 주사선 GA1 내지 GAn, GB1 내지 GBn(GAi, GBi를 제외함)의 전압은 로우 레벨이 된다.
i번째의 주사 신호 출력 회로(43)에서는, 홀드 출력 HLDi와 기간 지정 신호 PS는 하이 레벨이므로, AND 게이트(44)의 출력과 OR 게이트(45)의 출력은 하이 레벨이 된다. 이로 인해, AND 게이트(46, 47)의 출력은, 각각, 타이밍 신호 TS1, TS2와 동등하게 된다. 따라서, 수직 귀선 기간에서는, 주사선 GAi의 전압은, 타이밍 신호 TS1의 전압과 마찬가지로, 기간 T1, T3에서는 하이 레벨이 되고, 그 이외에서는 로우 레벨이 된다. 주사선 GBi의 전압은, 타이밍 신호 TS2의 전압과 마찬가지로, 기간 T2에서는 하이 레벨이 되고, 그 이외에서는 로우 레벨이 된다.
다음으로, 도 5에 도시한 타이밍에 주사선 GAi, GBi와 데이터선 Sj를 구동했을 때의 i행 j열째의 화소 회로(18)의 동작을 설명한다. 이하, 트랜지스터 Q1의 특성을 「TFT 특성」이라고 하며, 유기 EL 소자 L1의 특성을 「OLED 특성」이라고 한다.
i번째의 라인 기간에서는, 주사선 GAi의 전압은 하이 레벨이며, 주사선 GBi의 전압은 로우 레벨이다. 이로 인해, 트랜지스터 Q2는 온하고, 트랜지스터 Q3은 오프한다. 이때, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여, 영상 신호 X2에 따른 데이터 전압 Dij를 인가한다. 따라서, 트랜지스터 Q1의 게이트 전압은 Dij가 된다.
i번째의 라인 기간 종료 시에, 주사선 GAi의 전압은 로우 레벨로 변화한다. 이에 수반하여, 트랜지스터 Q2는 오프한다. 이 이후, 트랜지스터 Q1의 게이트 전압은, 콘덴서 C1의 작용에 의해 Dij로 유지된다. 데이터 전압 Dij가 소정 이상인 경우에는, 트랜지스터 Q1은 온하고, 유기 EL 소자 L1에는 트랜지스터 Q1의 게이트-소스 간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자 L1은, 흐르는 전류의 양에 따른 휘도로 발광한다. 따라서, 유기 EL 소자 L1은, 데이터 전압 Dij에 따른 휘도로 발광한다.
수직 귀선 기간에는, 기간 T1 내지 T3이 설정된다. 기간 T1에서는, 주사선 GAi의 전압은 하이 레벨이며, 주사선 GBi의 전압은 로우 레벨이다. 이로 인해, 트랜지스터 Q2는 온하고, 트랜지스터 Q3은 오프한다. 이때, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여 측정용 전압 Vmg(i, j)를 인가한다. 따라서, 트랜지스터 Q1의 게이트 전압은 Vmg(i, j)로 된다. 측정용 전압 Vmg(i, j)는, TFT 특성 측정용 전압, 및 OLED 특성 측정용 전압 중 어느 하나이다.
기간 T2에서는, 주사선 GAi의 전압은 로우 레벨이며, 주사선 GBi의 전압은 하이 레벨이다. 이로 인해, 트랜지스터 Q2는 오프하고, 트랜지스터 Q3은 온한다. TFT 특성 측정용 전압을 기간 T1에서 인가했을 때에는, 트랜지스터 Q1은 온하고, 하이 레벨 전원 전압 ELVDD를 갖는 전극으로부터 트랜지스터 Q1, Q3을 통과하는 전류가 데이터선 Sj로 흐른다. OLED 특성 측정용 전압을 기간 T1에서 인가했을 때에는, 트랜지스터 Q1은 오프하고, 데이터선 Sj로부터 트랜지스터 Q3과 유기 EL 소자 L1을 통과하는 전류가 로우 레벨 전원 전압 ELVSS를 갖는 전극으로 흐른다. 측정용 전압 Vmg(i, j)가 인가되고 있는 동안, 데이터선 Sj의 전압은 Vm(i, j)가 된다. 데이터선 구동/전류 측정 회로(14)는, 기간 T2에 있어서 데이터선 Sj로 흐르는 전류를 측정한다.
기간 T3에서는, 주사선 GAi의 전압은 하이 레벨이며, 주사선 GBi의 전압은 로우 레벨이다. 이때, 데이터선 구동/전류 측정 회로(14)와 화소 회로(18)는, i번째의 라인 기간과 마찬가지로 동작한다. 기간 T3 이후, 유기 EL 소자 L1은, 데이터 전압 Dij에 따른 휘도로 발광한다.
도 6은, 보정 데이터 기억부(16)와 보정 연산부(17)의 상세를 나타내는 블록도이다. 도 6에 도시한 바와 같이, 보정 데이터 기억부(16)는, TFT용 게인 기억부(16a), OLED용 게인 기억부(16b), TFT용 오프셋 기억부(16c), 및 OLED용 오프셋 기억부(16d)를 포함하고 있다. 4개의 기억부(16a 내지 16d)는 각각, (m×n)개의 화소 회로(18)에 대응하여 (m×n)개의 보정 데이터를 기억한다. TFT용 게인 기억부(16a)는, TFT 특성의 검출 결과에 기초하는 게인(이하, TFT용 게인이라고 함)을 기억한다. OLED용 게인 기억부(16b)는 OLED 특성의 검출 결과에 기초하는 게인(이하, OLED용 게인이라고 함)을 기억한다. TFT용 오프셋 기억부(16c)는, TFT 특성의 검출 결과에 기초하는 오프셋(이하, TFT용 오프셋이라고 함)을 기억한다. OLED용 오프셋 기억부(16d)는, OLED 특성의 검출 결과에 기초하는 오프셋(이하, OLED용 오프셋이라고 함)을 기억한다.
보정 연산부(17)는, LUT(61), 승산기(62, 63, 66, 67), 가산기(64, 65, 68), 및 CPU(69)를 포함하고 있다. 보정 연산부(17)에는, 영상 신호 X1에 포함되는 계조 P, TFT 특성 검출용 계조 P, OLED 특성 검출용 값 pre_Vmg_oled, 및 A/D 변환기(15)의 출력이 입력된다. 4개의 기억부(16a 내지 16d)로부터는, i행 j열째의 화소 회로(18)의 보정 데이터가 판독된다.
LUT(61)는, 계조 P에 대하여 감마 보정을 실시한다. 승산기(62)는, LUT(61)의 출력에 대하여 TFT용 게인 기억부(16a)로부터 판독된 TFT용 게인을 승산한다. 승산기(63)는, 승산기(62)의 출력에 대하여 OLED용 게인 기억부(16b)로부터 판독된 OLED용 게인을 승산한다. 가산기(64)는, 승산기(63)의 출력에 대하여, TFT용 오프셋 기억부(16c)로부터 판독된 TFT용 오프셋을 가산한다. 가산기(65)는, 가산기(64)의 출력에 대하여, OLED용 오프셋 기억부(16d)로부터 판독된 OLED용 오프셋을 가산한다. 승산기(66)는, 가산기(65)의 출력에 대하여, 데이터 전압의 감쇠를 보상하기 위한 계수 Z를 승산한다. 보정 연산부(17)는, 영상 신호 기간에서는, 데이터선 구동/전류 측정 회로(14)에 대하여 승산기(66)의 출력을 포함하는 영상 신호 X2를 출력한다. 보정 연산부(17)는, TFT 특성을 검출하는 수직 귀선 기간에서는, 데이터선 구동/전류 측정 회로(14)에 대하여 승산기(66)의 출력을 측정용 전압 Vmg(i, j)에 대응한 데이터로서 출력한다.
승산기(67)는, 값 pre_Vmg_oled에 대하여, OLED용 게인 기억부(16b)로부터 판독된 OLED용 게인을 승산한다. 가산기(68)는, 승산기(67)의 출력에 대하여, OLED용 오프셋 기억부(16d)로부터 판독된 OLED용 오프셋을 가산한다. 보정 연산부(17)는, OLED 특성을 검출하는 수직 귀선 기간에서는, 데이터선 구동/전류 측정 회로(14)에 대하여 가산기(68)의 출력을 측정용 전압 Vmg(i, j)에 대응한 데이터로서 출력한다.
CPU(69)는, A/D 변환기(15)의 출력에 기초하여, 4개의 기억부(16a 내지 16d)에 기억된 보정 데이터를 갱신한다. 도 7은, CPU(69)의 동작을 나타내는 흐름도이다. CPU(69)는, 도 7에 도시한 스텝 S101 내지 S116을 4프레임 기간마다 실행한다. CPU(69)는, 제1 프레임 기간의 수직 귀선 기간에서는 스텝 S101 내지 S104를 실행하고, 제2 프레임 기간의 수직 귀선 기간에서는 스텝 S105 내지 S108을 실행하고, 제3 프레임 기간의 수직 귀선 기간에서는 스텝 S109 내지 S112를 실행하고, 제4 프레임 기간의 수직 귀선 기간에서는 스텝 S113 내지 S116을 실행한다.
데이터선 구동/전류 측정 회로(14)는, 제1 프레임 기간의 수직 귀선 기간의 기간 T1에 있어서, TFT 특성을 측정하기 위한 제1 측정용 전압을 데이터선 S1 내지 Sm에 인가하고, 기간 T2에 있어서 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제1 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S101). 이어서, CPU(69)는, 스텝 S101에서 수취한 제1 전류 측정값에 기초하여, 제1 TFT 특성을 구한다(스텝 S102). 이어서, CPU(69)는, 제1 TFT 특성을 사용하여, TFT용 오프셋 기억부(16c)에 기억된 TFT용 오프셋을 갱신하고(스텝 S103), TFT용 게인 기억부(16a)에 기억된 TFT용 게인을 갱신한다(스텝 S104).
데이터선 구동/전류 측정 회로(14)는, 제2 프레임 기간의 수직 귀선 기간의 기간 T1에 있어서, TFT 특성을 측정하기 위한 제2 측정용 전압을 데이터선 S1 내지 Sm에 인가하고, 기간 T2에 있어서 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제2 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S105). 이어서, CPU(69)는, 스텝 S105에서 수취한 제2 전류 측정값에 기초하여, 제2 TFT 특성을 구한다(스텝 S106). 이어서, CPU(69)는, 제2 TFT 특성을 사용하여, TFT용 오프셋 기억부(16c)에 기억된 TFT용 오프셋을 갱신하고(스텝 S107), TFT용 게인 기억부(16a)에 기억된 TFT용 게인을 갱신한다(스텝 S108). 또한, 제1 측정용 전압과 제2 측정용 전압은 서로 상이하다. 예를 들어, 제1 측정용 전압은 상대적으로 낮은 계조에 대응한 데이터 전압이며, 제2 측정용 전압은 상대적으로 높은 계조에 대응한 데이터 전압이다.
데이터선 구동/전류 측정 회로(14)는, 제3 프레임 기간의 수직 귀선 기간의 기간 T1에 있어서, OLED 특성을 측정하기 위한 제3 측정용 전압을 데이터선 S1 내지 Sm에 인가하고, 기간 T2에 있어서 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제3 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S109). 이어서, CPU(69)는, 스텝 S109에서 수취한 제3 전류 측정값에 기초하여, 제1 OLED 특성을 구한다(스텝 S110). 이어서, CPU(69)는, 제1 OLED 특성을 사용하여, OLED용 오프셋 기억부(16d)에 기억된 OLED용 오프셋을 갱신하고(스텝 S111), OLED용 게인 기억부(16b)에 기억된 OLED용 게인을 갱신한다(스텝 S112).
데이터선 구동/전류 측정 회로(14)는, 제4 프레임 기간의 수직 귀선 기간의 기간 T1에 있어서, OLED 특성을 측정하기 위한 제4 측정용 전압을 데이터선 S1 내지 Sm에 인가하고, 기간 T2에 있어서 화소 회로(18)로부터 데이터선 S1 내지 Sm으로 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제4 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S113). 이어서, CPU(69)는, 스텝 S113에서 수취한 제4 전류 측정값에 기초하여, 제2 OLED 특성을 구한다(스텝 S114). 이어서, CPU(69)는, 제2 OLED 특성을 사용하여, OLED용 오프셋 기억부(16d)에 기억된 OLED용 오프셋을 갱신하고(스텝 S115), OLED용 게인 기억부(16b)에 기억된 OLED용 게인을 갱신한다(스텝 S116). 또한, 제3 측정용 전압과 제4 측정용 전압은, 서로 상이하다.
전술한 바와 같이, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 4프레임 기간마다 전환한다. 따라서, 주사선 구동 회로(13)는, 수직 귀선 기간에 선택하는 주사선을 4프레임 기간마다 전환한다. 데이터선 구동/전류 측정 회로(14)는, 제1 내지 제4 프레임 기간에서는, 각각, 제1 내지 제4 측정용 전압을 기입한 화소 회로(18)로부터 출력된 전류를 측정한다. 보정 연산부(17)는, 제1 내지 제4 프레임 기간에서는, 각각, 제1 내지 제4 전류 측정값에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터를 갱신한다. 이와 같이 수직 귀선 기간에서 동일한 주사선을 계속해서 선택함으로써, 동일한 화소 회로(18)에 대하여 조건을 전환해서 전류를 복수회 측정하고, 복수회의 전류 측정 결과에 기초하여 보정 데이터를 갱신할 수 있다.
도 8a 내지 도 8d는, 수직 귀선 기간에서 선택되는 주사선의 선택 방법을 나타내는 도면이다. 표시 제어 회로(12)는, 예를 들어 이하에 나타내는 제1 내지 제4 방법을 이용하여, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 전환한다. 제1 방법으로서, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 4프레임 기간마다 순서대로(오름차순 혹은 내림차순으로) 전환해도 된다. 이 경우, 수직 귀선 기간에서 선택되는 주사선은, 4프레임 기간마다 순서대로 전환된다(도 8a를 참조). 이에 의해, 2차원 형상으로 배치된 화소 회로(18)에 대하여 행마다 순서대로 전류를 측정하고, 전류 측정 결과에 기초하여 보정 데이터를 갱신할 수 있다.
제2 방법으로서, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 4프레임 기간마다 소정수의 라인 기간을 건너뛰면서 순서대로 전환해도 된다. 이 경우, 수직 귀선 기간에서 선택되는 주사선은, 4프레임 기간마다 소정수의 주사선을 건너뛰면서 순서대로 전환된다(도 8b를 참조). 2차원 형상으로 배치된 화소 회로(18)에 대하여 복수의 행을 건너뛰면서 행마다 순서대로 전류를 측정함으로써, 전류 측정의 영향을 표시 화면 내에서 분산시켜서 표시 화상의 화질 저하를 방지할 수 있다.
제3 방법으로서, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호를 출력하는 라인 기간을 4프레임 기간마다 랜덤하게 전환해도 된다. 이 경우, 수직 귀선 기간에서 선택되는 주사선은, 4프레임 기간마다 랜덤하게 전환된다(도 8c를 참조). 2차원 형상으로 배치된 화소 회로(18) 중에서 전류를 측정하는 화소 회로의 행을 랜덤하게 전환함으로써, 전류 측정의 영향을 표시 화면 내에서 분산시켜서 표시 화상의 화질 저하를 방지할 수 있다.
제4 방법으로서, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호를 출력하는 라인 기간을 4프레임 기간마다 특정 범위의 라인 기간을 우선하면서 전환해도 된다. 이 경우, 수직 귀선 기간에서 선택되는 주사선은, 4프레임 기간마다 특정 범위의 주사선을 우선하여 전환된다(도 8d를 참조). 특정 범위에는, 예를 들어 표시 화상의 화질에 미치는 영향이 큰 범위(예를 들어, 표시 화면의 중앙부)가 선택된다. 2차원 형상으로 배치된 화소 회로(18) 중에서, 특정 범위의 행의 화소 회로를 우선하면서 행마다 전류를 측정함으로써, 표시 화상의 화질에 미치는 영향이 큰 화소 회로에 대하여 우선적으로 전류를 측정하여, 표시 화상의 화질을 향상시킬 수 있다.
이상으로 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(1)는, 2n개의 주사선 GA1 내지 GAn, GB1 내지 GBn과 m개의 데이터선 S1 내지 Sm과 2차원 형상으로 배치된 (m×n)개의 화소 회로(18)를 포함하는 표시부(11)와, 주사선 구동 회로(13)와, 데이터선 구동 회로(데이터선 구동/전류 측정 회로(14))와, 영상 신호 기간인지 비영상 신호 기간(수직 귀선 기간)인지를 나타내는 기간 지정 신호 PS와, 영상 신호 기간 내의 1라인 기간에서 하이 레벨(액티브 레벨)이 되는 샘플링 신호 SS를 출력하는 표시 제어 회로(12)를 구비하고 있다. 주사선 구동 회로(13)는, 주사선에 대응하는 n개의 단을 갖는 시프트 레지스터(41)와, 주사선에 대응하여 설치되고, 샘플링 신호 SS에 따라서, 시프트 레지스터 출력 SRi(시프트 레지스터(41)의 대응하는 단의 출력 신호)를 유지하는 n개의 홀드 회로(42)와, 주사선에 대응하여 설치되고, 기간 지정 신호 PS와 시프트 레지스터 출력 SRi와 홀드 출력 HLDi(대응하는 홀드 회로(42)의 출력 신호)와 타이밍 신호 TS1, TS2에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 n개의 주사 신호 출력 회로(43)를 포함하고 있다.
주사 신호 출력 회로(43)는, 영상 신호 기간에서 시프트 레지스터 출력 SRi가 하이 레벨(선택 레벨)일 때에는 전압 기입용 주사 신호를 출력하고, 수직 귀선 기간에서 홀드 출력 HLDi가 하이 레벨일 때는 전류 측정용 및 전압 기입용 주사 신호를 출력한다. 주사 신호 출력 회로(43)는, 영상 신호 기간에서는, 주사선 GAi(제1 주사선)에 인가하는 제1 주사 신호로서 시프트 레지스터 출력 SRi를 출력하고, 주사선 GBi(제2 주사선)에 인가하는 제2 주사 신호로서 로우 레벨(비선택 레벨)의 신호를 출력하고, 수직 귀선 기간에서는, 제1 주사 신호로서 홀드 출력 HLDi와 타이밍 신호 TS1(제1 타이밍 신호)이 하이 레벨(선택 레벨)일 때 하이 레벨이 되는 신호를 출력하고, 제2 주사 신호로서 홀드 출력 HLDi와 타이밍 신호 TS2(제2 타이밍 신호)가 하이 레벨일 때 하이 레벨이 되는 신호를 출력한다. 타이밍 신호 TS1은, 수직 귀선 기간의 일부에서 로우 레벨이 되고, 그 이외에서는 선택 레벨이 되고, 타이밍 신호 TS2는, 타이밍 신호 TS1이 로우 레벨인 기간의 일부에서 하이 레벨이 되고, 그 이외에서는 로우 레벨이 된다.
화소 회로(18)는, 유기 EL 소자 L1(전기 광학 소자)과, 유기 EL 소자 L1과 직렬로 설치된 트랜지스터 Q1(구동 트랜지스터)과, 데이터선 Sj와 트랜지스터 Q1의 게이트 단자(제어 단자)의 사이에 설치되고, 주사선 GAi에 접속된 게이트 단자를 갖는 트랜지스터 Q2(기입 제어 트랜지스터)와, 데이터선 Sj와 트랜지스터 Q1의 소스 단자(한쪽의 도통 단자)의 사이에 설치되고, 주사선 GBi에 접속된 게이트 단자를 갖는 트랜지스터 Q3(판독 제어 트랜지스터)과, 트랜지스터 Q1의 게이트 단자와 드레인 단자(다른 쪽의 도통 단자)의 사이에 설치된 콘덴서 C1을 포함하고 있다. 데이터선 구동 회로는, 화소 회로(18)에 측정용 전압을 기입했을 때 화소 회로(18)로부터 출력된 전류를 측정한다.
표시 장치(1)에서는, 영상 신호 기간 내의 어떤 라인 기간에서 n개의 홀드 회로(42)가 각각 시프트 레지스터 출력 SR1 내지 SRn을 유지하므로, 비영상 신호 기간 내에 있는 수직 귀선 기간에서는 1개의 홀드 출력 HLDi가 하이 레벨이 된다. 또한, 주사 신호 출력 회로(43)가 수직 귀선 기간에서는 영상 신호 기간과는 상이한 주사 신호를 출력함으로써, 영상 신호 기간에서는 주사선 GA1 내지 GAn을 순서대로 선택하여, 선택한 주사선에 전압 기입용 주사 신호를 인가하고, 수직 귀선 기간에서는 한 쌍의 주사선 GAi, GBi를 선택하여, 선택한 한 쌍의 주사선에 전류 측정용 및 전압 기입용 주사 신호를 인가할 수 있다. 따라서, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류(측정용 전압을 기입했을 때 화소 회로로부터 출력된 전류)를 측정하여, 전압을 기입할 수 있다.
또한, 주사 신호 출력 회로(43)에 2종류의 타이밍 신호 TS1, TS2를 공급함으로써, 2종류의 주사선 GAi, GBi에 인가되는 전류 측정용 및 전압 기입용 주사 신호를 구할 수 있다. 따라서, 본 실시 형태에 따른 표시 장치(1)에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 2종류의 주사선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류를 측정하여, 전압을 기입할 수 있다. 특히, 유리 기판 위에 화소 회로와 함께 주사선 구동 회로를 형성하는 경우(게이트 드라이버 모놀리식 구성이라고 칭함)에는, 화소 영역의 주위에 형성되는 프레임의 면적을 삭감할 수 있다. 또한, 표시 장치(1)는 수직 귀선 기간에 1행분의 화소 회로에 대하여 전류를 측정하므로, 표시 제어 회로(12)로부터 데이터선 구동/전류 측정 회로(14)에의 데이터 전송에 필요한 라인 메모리의 양을 삭감할 수 있다.
또한, 표시 제어 회로(12)는 수직 귀선 기간의 종료 시에 하이 레벨(액티브 레벨)이 되는 클리어 신호 CLR을 더 출력하고, 홀드 출력 HLD1 내지 HLDn은 클리어 신호 CLR에 따라 로우 레벨이 된다. 따라서, 클리어 신호 CLR을 사용하여, 수직 귀선 기간의 종료 시에 홀드 출력 HLD1 내지 HLDn을 로우 레벨로 할 수 있다. 또한, 표시 장치(1)는, 데이터선 구동/전류 측정 회로(14)에서 측정된 전류에 기초하여 영상 신호 X1을 보정하는 보정 연산부(17)를 더 구비하고 있다. 따라서, 전류 측정 결과에 기초하여 영상 신호 X1을 보정함으로써, 화소의 휘도 저하를 보상하고, 표시 화상의 화질을 향상시킬 수 있다.
또한, 게이트 드라이버 모놀리식 구성의 표시 장치(1)에서는, 주사선 구동 회로(13)에 포함되는 홀드 회로(42)를 오프 누설 전류가 작은 산화물 TFT를 사용해서 형성하는 것이 바람직하다. 이에 의해, 시프트 레지스터 출력 SRi를 1프레임 기간에 걸쳐서 안정적으로 유지하고, 전류 측정을 안정적으로 행할 수 있다. 또한, 산화물 TFT를 사용해서 홀드 회로(42)를 형성하는 경우에는, 화소 회로(18)도 산화물 TFT를 사용해서 형성하는 것이 바람직하다. 이에 의해, 홀드 회로(42)에 포함되는 트랜지스터와 화소 회로(18)에 포함되는 트랜지스터를 동시에 형성하고, 제조 프로세스를 단축할 수 있다.
산화물 TFT로서는, 예를 들어 인듐(In), 갈륨(Ga), 아연(Zn), 및 산소(O)를 주성분으로 하는 산화물 반도체인 InGaZnOx(산화인듐갈륨아연)에 의해 채널층을 형성한 산화인듐갈륨아연-TFT를 사용할 수 있다. 또는, 예를 들어 인듐, 갈륨, 아연, 구리(Cu), 실리콘(Si), 주석(Sn), 알루미늄(Al), 칼슘(Ca), 게르마늄(Ge), 및 납(Pb) 중 적어도 하나를 포함하는 산화물 반도체에 의해 채널층을 형성한 산화물 TFT를 사용해도 된다. 이와 같은 산화물 TFT를 사용하여도, 산화인듐갈륨아연- TFT와 마찬가지의 효과가 얻어진다. 산화인듐갈륨아연-TFT 등의 산화물 TFT는, 화소 회로에 포함되는 N채널형의 트랜지스터로서 채용하는 경우에 유효하다. 단, 본 발명은 P채널형의 산화물 TFT의 사용을 배제하는 것은 아니다.
여기서, 산화물 TFT에 포함되는 산화물 반도체층에 대하여 설명한다. 산화물 반도체층은, 예를 들어 In-Ga-Zn-O계의 반도체층이다. 산화물 반도체층은, 예를 들어 In-Ga-Zn-O계의 반도체를 포함한다. In-Ga-Zn-O계 반도체는, 인듐, 갈륨, 아연의 3원계 산화물이다. In, Ga 및 Zn의 비율(조성비)은, 특별히 한정되지 않고 예를 들어 In:Ga:Zn=2:2:1, In:Ga:Zn=1:1:1, In:Ga:Zn=1:1:2 등이어도 된다.
In-Ga-Zn-O계 반도체층을 갖는 TFT는, 높은 이동도(아몰퍼스 실리콘 TFT에 비하여 20배를 초과함)와 낮은 누설 전류(아몰퍼스 실리콘 TFT에 비하여 1/100 미만)를 가지므로, 화소 회로 내의 트랜지스터로서 적합하게 사용된다. In-Ga-Zn-O계 반도체층을 갖는 TFT를 사용하면, 표시 장치의 소비 전력을 대폭 삭감할 수 있다.
In-Ga-Zn-O계 반도체는, 아몰퍼스여도 되며, 결정질 부분을 포함하고, 결정성을 갖고 있어도 된다. 결정질 In-Ga-Zn-O계 반도체로서는, c축이 층면에 대략 수직으로 배향된 결정질 In-Ga-Zn-O계 반도체가 바람직하다. 이와 같은 In-Ga-Zn-O계 반도체의 결정 구조는, 예를 들어 일본 특허공개 제2012-134475호 공보에 개시되어 있다.
산화물 반도체층은, In-Ga-Zn-O계 반도체 대신에, 다른 산화물 반도체를 포함하고 있어도 된다. 예를 들어 Zn-O계 반도체(ZnO), In-Zn-O계 반도체(IZO(등록상표)), Zn-Ti-O계 반도체(ZTO), Cd-Ge-O계 반도체, Cd-Pb-O계 반도체, CdO(산화카드뮴), Mg-Zn-O계 반도체, In-Sn-Zn-O계 반도체(예를 들어 In2O3-SnO2-ZnO), In-Ga-Sn-O계 반도체 등을 포함하고 있어도 된다.
또한, 본 실시 형태에 따른 표시 장치(1)에 대해서는, 이하의 변형예를 구성할 수 있다. 도 9는, 제1 변형예에 따른 표시 장치에 있어서의 보정 처리를 설명하기 위한 도면이다. 도 9의 (a)에는, 수직 귀선 기간에서 선택되지 않는 화소 회로(18) 내의 유기 EL 소자 L1의 휘도가 기재되어 있다. 이 경우, 유기 EL 소자 L1은, 수직 귀선 기간의 일부에서 비발광 상태가 된다. 도 9의 (b)에는, 표시 장치(1)에 있어서 수직 귀선 기간에서 선택된 화소 회로(18) 내의 유기 EL 소자 L1의 휘도가 기재되어 있다. 이 경우, 유기 EL 소자 L1은, 4프레임 기간에 걸쳐서 수직 귀선 기간의 전체에서 비발광 상태가 된다. 따라서, 유기 EL 소자 L1의 발광 시의 휘도가 동일(도 9에서는 LU1)하여도, 수직 귀선 기간에서 선택된 화소 회로(18) 내의 유기 EL 소자 L1의 평균 휘도는, 수직 귀선 기간에서 선택되지 않은 화소 회로(18) 내의 유기 EL 소자 L1의 평균 휘도보다도 4프레임 기간에 걸쳐서 낮아지게 된다.
제1 변형예에 따른 표시 장치에서는, 데이터선 구동/전류 측정 회로는, 수직 귀선 기간에서 선택된 화소 회로(18)에 데이터 전압을 기입할 때에는, 화소 회로(18)에 있어서의 휘도 저하분을 보정한 전압을 데이터선 S1 내지 Sm에 인가한다. 이에 의해, 수직 귀선 기간에서 선택된 화소 회로(18) 내의 유기 EL 소자 L1의 발광 시의 휘도는 LU1로부터 LU2로 높아지게 되어, 수직 귀선 기간에서 선택된 화소 회로(18) 내의 유기 EL 소자 L1의 평균 휘도는, 수직 귀선 기간에서 선택되지 않는 화소 회로(18) 내의 유기 EL 소자 L1의 평균 휘도와 동등하게 된다. 따라서, 제1 변형예에 따른 표시 장치에 의하면, 전류를 측정하는 화소 회로에 보정한 전압을 기입함으로써, 전류를 측정하는 화소 회로에 있어서의 휘도 저하를 방지하고, 표시 화상의 화질 저하를 방지할 수 있다.
도 10은, 제2 변형예에 따른 표시 장치의 주사선 구동 회로의 회로도이다. 도 10에 도시한 주사선 구동 회로(19)는, 주사선 구동 회로(13)에 대하여 2n개의 레벨 시프터(48)를 추가한 것이다. 주사선 GAi, GBi에 대응하여, 2개의 레벨 시프터(48)가 설치된다. 한쪽의 레벨 시프터(48)의 입력은 AND 게이트(46)의 출력에 접속되고, 출력은 주사선 GAi에 접속된다. 다른 쪽의 레벨 시프터(48)의 입력은 AND 게이트(47)의 출력에 접속되고, 출력은 주사선 GBi에 접속된다. 제2 변형예에 따른 표시 장치에 의하면, 주사선 구동 회로(19)의 출력단에 레벨 시프터(48)를 설치함으로써, 주사 신호 출력 회로(43)의 출력 신호의 레벨을 주사선 GA1 내지 GAn, GB1 내지 GBn의 구동에 필요한 레벨로 변환할 수 있다.
제3 변형예에 따른 표시 장치에서는, 표시 제어 회로는, 주사선 구동 회로에 대하여 수직 귀선 기간의 종료 시에 하이 레벨이 되는 클리어 신호 CLR을 출력하는 대신에, 수직 귀선 기간의 종료 시에 샘플링 신호 SS를 하이 레벨로 한다. 제3 변형예에 따른 표시 장치에 의하면, 클리어 신호 CLR을 사용한 경우와 마찬가지로, 수직 귀선 기간의 종료 시에 홀드 회로(42)의 출력을 로우 레벨로 할 수 있다.
(제2 실시 형태)
도 11은, 본 발명의 제2 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다. 도 11에 도시한 표시 장치(2)는, 제1 실시 형태에 따른 표시 장치(1)에 있어서, 표시부(11)와 주사선 구동 회로(13)를 각각, 표시부(21)와 주사선 구동 회로(23)로 치환한 것이다. 본 실시 형태의 구성 요소 중, 제1 실시 형태와 동일한 요소에 대해서는, 동일한 참조 부호를 붙여서 설명을 생략한다.
표시부(21)는, n개의 주사선 G1 내지 Gn, m개의 데이터선 S1 내지 Sm, m개의 모니터선 M1 내지 Mm, 및 (m×n)개의 화소 회로(28)를 포함하고 있다. 주사선 G1 내지 Gn은, 서로 평행하게 배치된다. 데이터선 S1 내지 Sm과 모니터선 M1 내지 Mm은, 서로 평행하게, 또한 주사선 G1 내지 Gn과 직교하도록 배치된다. (m×n)개의 화소 회로(28)는, 주사선 G1 내지 Gn과 데이터선 S1 내지 Sm의 교차점에 대응하여 2차원 형상으로 배치된다.
도 12는, i행 j열째의 화소 회로(28)의 회로도이다. 도 12에 도시한 바와 같이, 화소 회로(28)는, 유기 EL 소자 L1, 트랜지스터 Q1 내지 Q3, 및 콘덴서 C1을 포함하고, 주사선 Gi, 데이터선 Sj, 및 모니터선 Mj에 접속된다. 화소 회로(28)의 구성은, 이하의 점을 제외하고, 화소 회로(18)와 동일하다. 트랜지스터 Q3의 한쪽의 도통 단자(도 12에서는 좌측의 단자)는, 모니터선 Mj에 접속된다. 트랜지스터 Q2, Q3의 게이트 단자는, 주사선 Gi에 접속된다. 콘덴서 C1은, 트랜지스터 Q1의 게이트 단자와 소스 단자의 사이에 설치된다.
도 13은, 주사선 구동 회로(23)의 회로도이다. 도 13에 도시한 바와 같이, 주사선 구동 회로(23)는, n단의 시프트 레지스터(41), n개의 홀드 회로(42), 및 n개의 주사 신호 출력 회로(53)를 포함하고 있다. 주사선 구동 회로(23)에 공급되는 제어 신호 CS1에는, 게이트 스타트 펄스 GSP, 게이트 클럭 GCK, 샘플링 신호 SS, 클리어 신호 CLR, 및 기간 지정 신호 PS가 포함된다.
시프트 레지스터(41)와 n개의 홀드 회로(42)는, 제1 실시 형태와 마찬가지로 동작한다. i번째의 주사 신호 출력 회로(53)는, AND 게이트(54)와 OR 게이트(55)를 포함하고 있다. AND 게이트(54)는, 홀드 출력 HLDi와 기간 지정 신호 PS의 논리곱을 출력한다. OR 게이트(55)는, 시프트 레지스터 출력 SRi와 AND 게이트(54)의 출력 논리합을 출력한다. OR 게이트(55)의 출력은, 주사선 Gi에 인가된다.
표시 장치(2)는, 표시 장치(1)와 마찬가지로, 도 4에 도시한 타이밍 차트에 따라 동작한다. 도 14는, 표시 장치(2)의 상세한 타이밍 차트이다. 이하, 도 13에 도시한 주사선 구동 회로(23)를 사용하여, 도 14에 도시한 타이밍에 따라 주사선 G1 내지 Gn을 구동할 수 있음을 설명한다. 여기에서는, 수직 귀선 기간에서 주사선 Gi를 선택하는 경우에 대하여 설명한다. 샘플링 신호 SS, 클리어 신호 CLR, 및 기간 지정 신호 PS는, 제1 실시 형태와 마찬가지로 변화한다.
영상 신호 기간에서는, 기간 지정 신호 PS는 로우 레벨이므로, AND 게이트(54)의 출력은 로우 레벨이 되고, OR 게이트(55)의 출력은 시프트 레지스터 출력 SRi와 동등하게 된다. 따라서, i번째의 라인 기간에서는, 주사선 Gi의 전압은 하이 레벨이 되고, 주사선 G1 내지 Gn(Gi를 제외함)의 전압은 로우 레벨이 된다.
시프트 레지스터 출력 SR1 내지 SRn은, 영상 신호 기간의 개시 시에 로우 레벨이다. i번째의 라인 기간에서 샘플링 신호 SS가 하이 레벨이 되면, 홀드 출력 HLDi는 하이 레벨이 된다. 홀드 출력 HLD1 내지 HLDn(HLDi를 제외함)은 로우 레벨 그대로이다.
수직 귀선 기간에서는, 기간 지정 신호 PS와 홀드 출력 HLDi는 하이 레벨이고, 시프트 레지스터 출력 SR1 내지 SRn과 홀드 출력 HLD1 내지 HLDn(HLDi를 제외함)은 로우 레벨이다. i번째 이외의 주사 신호 출력 회로(53)에서는, 시프트 레지스터 출력과 홀드 출력이 로우 레벨이므로, AND 게이트(54)의 출력과 OR 게이트(55)의 출력은 로우 레벨이 된다. 따라서, 수직 귀선 기간에서는, 주사선 G1 내지 Gn(Gi를 제외함)의 전압은 로우 레벨이 된다. i번째의 주사 신호 출력 회로(53)에서는, 홀드 출력 HLDi와 기간 지정 신호 PS는 하이 레벨이므로, AND 게이트(54)의 출력과 OR 게이트(55)의 출력은 하이 레벨이 된다. 따라서, 수직 귀선 기간에서는, 주사선 Gi의 전압은 하이 레벨이 된다.
다음으로, 도 14에 도시한 타이밍에 주사선 Gi와 데이터선 Sj를 구동했을 때의 i행 j열째의 화소 회로(28)의 동작을 설명한다. i번째의 라인 기간에서는, 주사선 Gi의 전압은 하이 레벨이므로, 트랜지스터 Q2, Q3은 온한다. 이때, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여 데이터 전압 Dij를 인가한다. 따라서, 트랜지스터 Q1의 게이트 전압은 Dij가 된다.
i번째의 라인 기간 종료 시에, 주사선 Gi의 전압은 로우 레벨로 변화한다. 이에 수반하여, 트랜지스터 Q2, Q3은 오프한다. 이 이후, 트랜지스터 Q1의 게이트 전압은, 콘덴서 C1의 작용에 의해 Dij로 유지된다. 데이터 전압 Dij가 소정 이상의 경우에는, 트랜지스터 Q1은 온하고, 유기 EL 소자 L1에는 트랜지스터 Q1의 게이트-소스 간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자 L1은, 흐르는 전류의 양에 따른 휘도로 발광한다.
수직 귀선 기간에서는, 주사선 Gi의 전압은 하이 레벨로 변화한다. 이에 수반하여, 트랜지스터 Q2, Q3은 온한다. 수직 귀선 기간의 종단부를 제외한 기간에서는, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여 측정용 전압 Vmg(i, j)를 인가한다. 따라서, 트랜지스터 Q1의 게이트 전압은 Vmg(i, j)가 된다. 측정용 전압 Vmg(i, j)는, TFT 특성 측정용 전압, 및 OLED 특성 측정용 전압 중 어느 하나이다. TFT 특성 측정용 전압을 인가했을 때에는, 트랜지스터 Q1은 온하고, 하이 레벨 전원 전압 ELVDD를 갖는 전극으로부터 트랜지스터 Q1, Q3을 통과하는 전류가 모니터선 Mj로 흐른다. OLED 특성 측정용 전압을 인가했을 때에는, 트랜지스터 Q1은 오프하고, 모니터선 Mj로부터 트랜지스터 Q3과 유기 EL 소자 L1을 통과하는 전류가 로우 레벨 전원 전압 ELVSS를 갖는 전극으로 흐른다. 데이터선 Sj에 측정용 전압 Vmg(i, j)가 인가되고 있는 동안, 모니터선 Mj의 전압은 Vm(i, j)가 된다. 데이터선 구동/전류 측정 회로(14)는, 수직 귀선 기간의 종단부를 제외한 기간에서 모니터선 Mj로 흐르는 전류를 측정한다.
수직 귀선 기간의 종단부에서는, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여 데이터 전압 Dij를 인가한다. 이때 화소 회로(28)는, i번째의 라인 기간과 마찬가지로 동작한다. 수직 귀선 기간 종료 시에, 클리어 신호 CLR은 하이 레벨로 변화하고, 기간 지정 신호 PS는 로우 레벨로 변화한다. 이에 수반하여, 주사선 Gi의 전압은 로우 레벨이 된다. 이 이후, 유기 EL 소자 L1은, 데이터 전압 Dij에 따른 휘도로 발광한다.
표시 장치(2)에 포함되는 보정 데이터 기억부(16)와 보정 연산부(17)의 상세는, 제1 실시 형태와 동일하다(도 6을 참조). 보정 연산부(17)에 포함되는 CPU(69)의 동작은, 제1 실시 형태와 동일하다(도 7을 참조).
이상으로 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(2)는, n개의 주사선 G1 내지 Gn과 m개의 데이터선 S1 내지 Sm과 m개의 모니터선 M1 내지 Mm과 2차원 형상으로 배치된 (m×n)개의 화소 회로(28)를 포함하는 표시부(21)와, 주사선 구동 회로(23)와, 데이터선 구동 회로(데이터선 구동/전류 측정 회로(14))와, 영상 신호 기간인지 비영상 신호 기간(수직 귀선 기간)인지를 나타내는 기간 지정 신호 PS와, 영상 신호 기간 내의 1라인 기간에서 하이 레벨이 되는 샘플링 신호 SS를 출력하는 표시 제어 회로(12)를 구비하고 있다. 주사선 구동 회로(23)는, 주사선에 대응하는 n개의 단을 갖는 시프트 레지스터(41)와, 주사선에 대응하여 설치되고, 샘플링 신호 SS에 따라서, 시프트 레지스터 출력 SRi를 유지하는 n개의 홀드 회로(42)와, 주사선에 대응하여 설치되고, 기간 지정 신호 PS와 시프트 레지스터 출력 SRi와 홀드 출력 HLDi에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 n개의 주사 신호 출력 회로(53)를 포함하고 있다. 주사 신호 출력 회로(53)는, 영상 신호 기간에서는 주사 신호로서 시프트 레지스터 출력 SRi를 출력하고, 수직 귀선 기간에서는 주사 신호로서 홀드 출력 HLDi를 출력한다.
화소 회로(28)는, 유기 EL 소자 L1(전기 광학 소자)과, 유기 EL 소자 L1과 직렬로 설치된 트랜지스터 Q1(구동 트랜지스터)과, 데이터선 Sj와 트랜지스터 Q1의 게이트 단자(제어 단자)의 사이에 설치되고, 주사선 Gi에 접속된 게이트 단자를 갖는 트랜지스터 Q2(기입 제어 트랜지스터)와, 모니터선 Mj와 트랜지스터 Q1의 소스 단자(한쪽의 도통 단자)의 사이에 설치되고, 주사선 Gi에 접속된 게이트 단자를 갖는 트랜지스터 Q3(판독 제어 트랜지스터)과, 트랜지스터 Q1의 게이트 단자와 소스 단자의 사이에 설치된 콘덴서 C1을 포함하고 있다.
본 실시 형태에 따른 표시 장치(2)에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 모니터선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류를 측정하여, 전압을 기입할 수 있다. 본 실시 형태에 따른 표시 장치(2)에 대해서도, 제1 실시 형태와 마찬가지로, 제1 내지 제3 변형예를 구성할 수 있다.
(제3 실시 형태)
도 15는, 본 발명의 제3 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다. 도 15에 도시한 표시 장치(3)는, 제1 실시 형태에 따른 표시 장치(1)에 있어서, 표시부(11), 주사선 구동 회로(13), 보정 데이터 기억부(16), 및 보정 연산부(17)를, 각각, 표시부(31), 주사선 구동 회로(23), 보정 데이터 기억부(36), 및 보정 연산부(37)로 치환한 것이다. 본 실시 형태의 구성 요소 중, 제1 및 제2 실시 형태와 동일한 요소에 대해서는, 동일한 참조 부호를 붙여 설명을 생략한다.
표시부(31)는, n개의 주사선 G1 내지 Gn, m개의 데이터선 S1 내지 Sm, 및 (m×n)개의 화소 회로(38)를 포함하고 있다. 주사선 G1 내지 Gn은, 서로 평행하게 배치된다. 데이터선 S1 내지 Sm은, 서로 평행하게, 또한 주사선 G1 내지 Gn과 직교하도록 배치된다. (m×n)개의 화소 회로(38)는, 주사선 G1 내지 Gn과 데이터선 S1 내지 Sm의 교차점에 대응하여 2차원 형상으로 배치된다. 화소 회로(38)에는, 하이 레벨 전원 전압 ELVDD와 로우 레벨 전원 전압 ELVSS에 추가하여, 도시하지 않은 배선을 사용해서 기준 전압 Vref가 공급된다.
도 16은, i행 j열째의 화소 회로(38)의 회로도이다. 도 16에 도시한 바와 같이, 화소 회로(38)는, 유기 EL 소자 L1, 트랜지스터 Q1 내지 Q3, 및 콘덴서 C1을 포함하고, 주사선 Gi와 데이터선 Sj에 접속된다. 트랜지스터 Q1과 유기 EL 소자 L1은, 화소 회로(18)와 동일한 형태로 접속된다. 트랜지스터 Q2의 한쪽의 도통 단자(도 16에서는 좌측의 단자)는 데이터선 Sj에 접속되고, 트랜지스터 Q2의 다른 쪽 도통 단자는 트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자에 접속된다. 트랜지스터 Q3의 드레인 단자는 기준 전압 Vref를 갖는 배선에 접속되고, 트랜지스터 Q3의 소스 단자는 트랜지스터 Q1의 게이트 단자에 접속된다. 트랜지스터 Q2, Q3의 게이트 단자는, 주사선 Gi에 접속된다. 콘덴서 C1은, 트랜지스터 Q1의 게이트 단자와 소스 단자의 사이에 설치된다. 트랜지스터 Q1 내지 Q3은, 각각, 구동 트랜지스터, 기입 제어 트랜지스터, 및 기준 전압 인가 트랜지스터로서 기능한다.
표시 장치(3)는, 표시 장치(1)와 마찬가지로, 도 4에 도시한 타이밍 차트에 따라 동작한다. 도 17은, 표시 장치(3)의 상세한 타이밍 차트이다. 도 17에 도시한 타이밍 차트는, 도 14에 도시한 타이밍 차트로부터 모니터선 Mj의 전압의 변화를 삭제한 것이다. 본 실시 형태에서도 제2 실시 형태와 마찬가지로, 도 13에 도시한 주사선 구동 회로(23)를 사용하여, 도 17에 도시한 타이밍에 따라 주사선 G1 내지 Gn을 구동할 수 있다. 본 실시 형태에서는, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 2프레임 기간마다 전환한다.
이하, 도 17에 도시한 타이밍에 주사선 Gi와 데이터선 Sj를 구동했을 때의 i행 j열째의 화소 회로(38)의 동작을 설명한다. i번째의 라인 기간에서는, 주사선 Gi의 전압은 하이 레벨이므로, 트랜지스터 Q2, Q3은 온한다. 이때, 데이터선 구동/전류 측정 회로(14)는 데이터선 Sj에 대하여 데이터 전압 Dij를 인가한다. 따라서, 트랜지스터 Q1의 게이트-소스 간 전압은 (Vref-Dij)가 된다.
i번째의 라인 기간 종료 시에, 주사선 Gi의 전압은 로우 레벨로 변화한다. 이에 수반하여, 트랜지스터 Q2, Q3은 오프한다. 이 이후, 트랜지스터 Q1의 게이트-소스 간 전압은, 콘덴서 C1의 작용에 의해 (Vref-Dij)로 유지된다. 데이터 전압 Dij가 소정 이하인 경우에는, 트랜지스터 Q1은 온하고, 유기 EL 소자 L1에는 트랜지스터 Q1의 게이트-소스 간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자 L1은, 흐르는 전류의 양에 따른 휘도로 발광한다.
수직 귀선 기간에서는, 주사선 Gi의 전압은 하이 레벨로 변화한다. 이에 수반하여, 트랜지스터 Q2, Q3은 온한다. 수직 귀선 기간의 종단부를 제외한 기간에서는, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여 측정용 전압 Vmg(i, j)를 인가한다. 따라서, 트랜지스터 Q1의 게이트-소스 간 전압은 {Vref-Vmg(i, j)}가 된다. 이때, 트랜지스터 Q1은 온하고, 하이 레벨 전원 전압 ELVDD를 갖는 전극으로부터 트랜지스터 Q1, Q2를 통과하는 전류가 데이터선 Sj로 흐른다. 데이터선 구동/전류 측정 회로(14)는, 수직 귀선 기간의 종단부를 제외한 기간에서 데이터선 Sj로 출력된 전류를 측정한다.
수직 귀선 기간의 종단부에서는, 데이터선 구동/전류 측정 회로(14)는, 데이터선 Sj에 대하여, 데이터 전압 Dij를 인가한다. 이때 화소 회로(38)는, i번째의 라인 기간과 마찬가지로 동작한다. 수직 귀선 기간 종료 시에, 클리어 신호 CLR은 하이 레벨로 변화하고, 기간 지정 신호 PS는 로우 레벨로 변화한다. 이에 수반하여, 주사선 Gi의 전압은 로우 레벨이 된다. 이 이후, 유기 EL 소자 L1은, 데이터 전압 Dij에 따른 휘도로 발광한다.
도 18은, 보정 데이터 기억부(36)와 보정 연산부(37)의 상세를 나타내는 블록도이다. 도 18에 도시한 바와 같이, 보정 데이터 기억부(36)는, TFT용 게인 기억부(36a)와 TFT용 오프셋 기억부(36b)를 포함하고 있다. 2개의 기억부(36a, 36b)는, 각각, (m×n)개의 화소 회로(38)에 대응하여 (m×n)개의 보정 데이터를 기억한다. TFT용 게인 기억부(36a)는 TFT용 게인을 기억하고, TFT용 오프셋 기억부(36b)는 TFT용 오프셋을 기억한다.
보정 연산부(37)는, LUT(71), 승산기(72, 74), 가산기(73), 및 CPU(75)를 포함하고 있다. 보정 연산부(37)에는, 영상 신호 X1에 포함되는 계조 P, TFT 특성 검출용 계조 P, 및 A/D 변환기(15)의 출력이 입력된다. 2개의 기억부(36a, 36b)로부터는, i행 j열째의 화소 회로(38)의 보정 데이터가 판독된다.
LUT(71)는, 계조 P에 대하여 감마 보정을 실시한다. 승산기(72)는, LUT(71)의 출력에 대하여 TFT용 게인 기억부(36a)로부터 판독된 TFT용 게인을 승산한다. 가산기(73)는, 승산기(72)의 출력에 대하여 TFT용 오프셋 기억부(36b)로부터 판독된 TFT용 오프셋을 가산한다. 승산기(74)는, 가산기(73)의 출력에 대하여 데이터 전압의 감쇠를 보상하기 위한 계수 Z를 승산한다. 보정 연산부(37)는, 영상 신호 기간에서는, 데이터선 구동/전류 측정 회로(14)에 대하여 승산기(74)의 출력을 포함하는 영상 신호 X2를 출력한다. 보정 연산부(37)는, 수직 귀선 기간에서는, 데이터선 구동/전류 측정 회로(14)에 대하여 승산기(74)의 출력을 측정용 전압 Vmg(i, j)에 대응한 데이터로서 출력한다.
CPU(75)는, A/D 변환기(15)의 출력에 기초하여, 2개의 기억부(36a, 36b)에 기억된 보정 데이터를 갱신한다. 도 19는, CPU(75)의 동작을 나타내는 흐름도이다. CPU(75)는, 도 19에 도시한 스텝 S101 내지 S108을 2프레임 기간마다 실행한다. CPU(75)는, 제1 프레임 기간의 수직 귀선 기간에서는 스텝 S101 내지 S104를 실행하고, 제2 프레임 기간의 수직 귀선 기간에서는 스텝 S105 내지 S108을 실행한다. 스텝 S101 내지 S108은, 스텝 S103, S107에서는 TFT용 오프셋 기억부(36b)에 기억된 TFT용 오프셋이 갱신되고, 스텝 S104, S108에서는 TFT용 게인 기억부(36a)에 기억된 TFT용 게인이 갱신되는 점을 제외하고, 제1 실시 형태와 동일하다.
전술한 바와 같이, 표시 제어 회로(12)는, 하이 레벨의 샘플링 신호 SS를 출력하는 라인 기간을 2프레임 기간마다 전환한다. 따라서, 주사선 구동 회로(23)는, 수직 귀선 기간에 선택하는 주사선을 2프레임 기간마다 전환한다. 데이터선 구동/전류 측정 회로(14)는, 제1 및 제2 프레임 기간에서는, 각각, 제1 및 제2 측정용 전압을 기입한 화소 회로(38)로부터 출력된 전류를 측정한다. 보정 연산부(37)는, 제1 및 제2 프레임 기간에서는, 각각, 제1 및 제2 전류 측정값에 기초하여, 보정 데이터 기억부(36)에 기억된 보정 데이터를 갱신한다.
이상으로 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(3)는, n개의 주사선 G1 내지 Gn과 m개의 데이터선 S1 내지 Sm과 2차원 형상으로 배치된 (m×n)개의 화소 회로(38)를 포함하는 표시부(31)와, 주사선 구동 회로(23)와, 데이터선 구동 회로(데이터선 구동/전류 측정 회로(14))와, 영상 신호 기간인지 비영상 신호 기간(수직 귀선 기간)인지를 나타내는 기간 지정 신호 PS와, 영상 신호 기간 내의 1라인 기간에서 하이 레벨이 되는 샘플링 신호 SS를 출력하는 표시 제어 회로(12)를 구비하고 있다. 주사선 구동 회로(23)의 구성은, 제2 실시 형태와 동일하다.
화소 회로(38)는, 유기 EL 소자 L1(전기 광학 소자)과, 유기 EL 소자 L1과 직렬로 설치된 트랜지스터 Q1(구동 트랜지스터)과, 데이터선 Sj와 트랜지스터 Q1의 한쪽의 도통 단자(소스 단자)의 사이에 설치되고, 주사선 Gi에 접속된 게이트 단자(제어 단자)를 갖는 트랜지스터 Q2(기입 제어 트랜지스터)와, 트랜지스터 Q1의 게이트 단자와 기준 전압 Vref를 갖는 배선의 사이에 설치되고, 주사선 Gi에 접속된 게이트 단자를 갖는 트랜지스터 Q3(기준 전압 인가 트랜지스터)과, 트랜지스터 Q1의 게이트 단자와 소스 단자(한쪽의 도통 단자)의 사이에 설치된 콘덴서 C1을 포함하고 있다.
본 실시 형태에 따른 표시 장치(3)에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 기준 전압을 갖는 배선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 한 쌍의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류를 측정하여, 전압을 기입할 수 있다. 본 실시 형태에 따른 표시 장치(3)에 대해서도, 제1 및 제2 실시 형태와 마찬가지로, 제1 내지 제3 변형예를 구성할 수 있다.
(제4 실시 형태)
제1 내지 제3 실시 형태에서는, 화소 회로에 측정용 전압을 기입했을 때 화소 회로로부터 출력된 전류를 측정하는 기능을 갖는 데이터선 구동 회로를 구비한 표시 장치에 대하여 설명하였다. 제4 실시 형태에서는, 화소 회로에 측정용 전류를 흘렸을 때의 화소 회로 내의 절점의 전압을 측정하는 기능을 갖는 데이터선 구동 회로를 구비한 표시 장치에 대하여 설명한다.
도 20은, 본 실시 형태에 따른 표시 장치의 구성을 나타내는 블록도이다. 도 20에 도시한 표시 장치(4)는, 제1 실시 형태에 따른 표시 장치(1)에 있어서, 데이터선 구동/전류 측정 회로(14)를 데이터선 구동/전압 측정 회로(81)로 치환한 것이다. 본 실시 형태의 구성 요소 중, 제1 실시 형태와 동일한 요소에 대해서는, 동일한 참조 부호를 붙여 설명을 생략한다.
데이터선 구동/전압 측정 회로(81)는, 데이터선 S1 내지 Sm을 구동하는 기능과, 화소 회로(18) 내의 절점 전압을 측정하는 기능을 갖는 데이터선 구동 회로이다. 보다 상세하게는, 데이터선 구동/전압 측정 회로(81)는, 영상 신호 기간에서는 제어 신호 CS2에 따라서, 영상 신호 X2에 따른 m개의 데이터 전압을 데이터선 S1 내지 Sm에 각각 인가한다. 데이터선 구동/전압 측정 회로(81)는, 수직 귀선 기간에서는 제어 신호 CS2에 따라서, 데이터선 S1 내지 Sm에 소정의 전압을 인가한 후에, 데이터선 S1 내지 Sm에 측정용 전류(정전류)를 흘렸을 때의 데이터선 S1 내지 Sm의 전압을 측정한다. 이에 의해, 데이터선 구동/전압 측정 회로(81)는, 화소 회로(18) 내의 어떤 절점(트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자가 접속된 절점)의 전압을 측정한다.
도 21은, 데이터선 구동/전압 측정 회로(81)의 상세를 나타내는 블록도이다. 도 21에 도시한 바와 같이, 데이터선 구동/전압 측정 회로(81)는, 데이터선 Sj에 대응하여, 스위치(82), 데이터선 구동부(83), 및 전압 측정부(84)를 포함하고 있다. 스위치(82)는 선택 신호 SC에 따라서, 데이터선 구동부(83) 및 전압 측정부(84) 중 어느 한쪽을 데이터선 Sj에 접속한다.
도 22는, 전압 측정부(84)의 구성예를 나타내는 회로도이다. 도 22에 도시한 전압 측정부(84)는, 증폭기(85), 및 정전류원(86)을 포함하고 있다. 증폭기(85)의 한쪽의 입력 단자에는, 로우 레벨 전원 전압 ELVSS가 고정적으로 인가된다. 증폭기(85)의 다른 쪽 입력 단자, 및 정전류원(86)은, 스위치(82)를 통해 데이터선 Sj에 접속된다. 전압 측정부(84)가 데이터선 Sj에 접속되었을 때, 정전류원(86)은 데이터선 Sj에 정전류 I_FIX를 흘린다. 이때 증폭기(85)는, 데이터선 Sj의 전압을 증폭하고, 증폭 후의 전압을 A/D 변환기(15)에 대하여 출력한다.
표시 장치(4)는, 표시 장치(1)와 마찬가지로, 도 4에 도시한 타이밍 차트에 따라 동작한다. 도 23은, 표시 장치(4)의 상세한 타이밍 차트이다. 표시 장치(4)와 제1 실시 형태에 따른 표시 장치(1)는, 영상 신호 기간에서는 동일한 동작을 행하고, 수직 귀선 기간에서는 서로 다른 동작을 행한다. 이하, 도 23에 도시한 수직 귀선 기간에 있어서의 i행 j열째의 화소 회로(18)의 동작을 설명한다.
기간 T1에서는, 주사선 GAi의 전압은 하이 레벨이며, 주사선 GBi의 전압은 로우 레벨이다. 이로 인해, 트랜지스터 Q2는 온하고, 트랜지스터 Q3은 오프한다. 이때, 데이터선 구동/전압 측정 회로(81)는, 데이터선 Sj에 대하여 측정용 전압 Vmg(i, j)를 인가한다. 따라서, 트랜지스터 Q1의 게이트 전압은 Vmg(i, j)가 된다. 측정용 전압 Vmg(i, j)는, TFT 특성 측정용 전압, 및 OLED 특성 측정용 전압 중 어느 하나이다.
기간 T2에서는, 주사선 GAi의 전압은 로우 레벨이며, 주사선 GBi의 전압은 하이 레벨이다. 이로 인해, 트랜지스터 Q2는 오프하고, 트랜지스터 Q3은 온한다. 또한, 기간 T2에서는, 데이터선 Sj에 정전류 I_FIX가 공급된다. 정전류 I_FIX는, TFT 특성 측정 시에는 화소 회로(18)로부터 데이터선 구동/전압 측정 회로(81)로 흐르고, OLED 특성 측정 시에는 역방향으로 흐른다.
정전류 I_FIX와 TFT 특성 측정용 전압 Vmg(i, j)는, 기간 T2에 있어서의 유기 EL 소자 L1의 애노드 단자의 전압(즉, TFT 특성 측정 시에 측정되는 전압)이 유기 EL 소자 L1의 임계값 전압 이하로 되도록 설정된다. 이로 인해, 기간 T1에 있어서 데이터선 Sj에 TFT 특성 측정용 전압을 인가한 경우, 기간 T2에 있어서 전류는 하이 레벨 전원 전압 ELVDD를 갖는 전극으로부터 트랜지스터 Q1, Q3을 경유해서 데이터선 Sj로 흐른다. 이때, 전류는 유기 EL 소자 L1에는 흐르지 않는다. 따라서, TFT 특성 측정용 전압을 사용함으로써, 트랜지스터 Q1의 특성만을 측정할 수 있다.
또한, 정전류 I_FIX와 OLED 특성 측정용 전압 Vmg(i, j)는, OLED 특성 측정용 전압 Vmg(i, j)와 기간 T2에 있어서의 트랜지스터 Q1의 소스 단자의 전압(즉, OLED 특성 측정 시에 측정되는 전압)의 차가 트랜지스터 Q1의 임계값 전압 이하로 되도록 설정된다. 이로 인해, 기간 T1에 있어서 데이터선 Sj에 OLED 특성 측정용 전압을 인가한 경우, 기간 T2에 있어서 전류는 데이터선 Sj로부터 트랜지스터 Q3과 유기 EL 소자 L1을 경유해서 로우 레벨 전원 전압 ELVSS를 갖는 전극으로 흐른다. 이때, 트랜지스터 Q1은 온하지 않는다. 따라서, OLED 특성 측정용 전압을 사용함으로써, 유기 EL 소자 L1의 특성만을 측정할 수 있다.
기간 T2에서는, 트랜지스터 Q3은 온하므로, 데이터선 Sj의 전압은, 트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자가 접속된 절점의 전압과 동등하다. 데이터선 구동/전압 측정 회로(81)는 기간 T2에 있어서 데이터선 Sj의 전압을 측정함으로써, 화소 회로(18) 내의 절점(트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자가 접속된 절점)의 전압을 측정한다.
기간 T3에서는, 주사선 GAi의 전압은 하이 레벨이며, 주사선 GBi의 전압은 로우 레벨이다. 이때, 데이터선 구동/전압 측정 회로(81)와 화소 회로(18)는 i번째의 라인 기간과 마찬가지로 동작한다. 기간 T3 이후, 유기 EL 소자 L1은, 데이터 전압 Dij에 따른 휘도로 발광한다.
이상으로 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(4)는, 표시부(11)와, 주사선 구동 회로(13)와, 화소 회로(18)에 측정용 전류(정전류원(86)의 정전류)를 흘렸을 때의 화소 회로(18) 내의 절점(트랜지스터 Q1의 소스 단자와 유기 EL 소자 L1의 애노드 단자가 접속된 절점)의 전압을 측정하는 기능을 갖는 데이터선 구동 회로(데이터선 구동/전압 측정 회로(81))와, 표시 제어 회로(12)를 구비하고 있다. 표시부(11), 표시 제어 회로(12), 및 주사선 구동 회로(13)의 구성은, 제1 실시 형태와 동일하다. 이와 같이 주사선 구동 회로(13)를 구비하고, 화소 회로(18)에 대하여 전압을 측정하는 표시 장치(4)에서도, 주사선 구동 회로(13)를 구비하고, 화소 회로(18)에 대하여 전류를 측정하는 표시 장치(1)와 마찬가지로, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여 전압(화소 회로로 측정용 전류를 흘렸을 때의 화소 회로 내의 절점의 전압)을 측정할 수 있다.
여기에서는, 주사선 구동 회로(13)와, 화소 회로(18)에 대하여 전압을 측정하는 기능을 갖는 데이터선 구동 회로(데이터선 구동/전압 측정 회로(81))를 구비하고, 표시 장치(1)와 마찬가지의 구성을 갖는 표시 장치(4)에 대하여 설명하였다. 마찬가지로, 주사선 구동 회로(23)와, 화소 회로(28)에 대하여 전압을 측정하는 기능을 갖는 데이터선 구동 회로를 구비하고, 표시 장치(2)와 마찬가지의 구성을 갖는 표시 장치나, 주사선 구동 회로(23)와, 화소 회로(38)에 대하여 전압을 측정하는 기능을 갖는 데이터선 구동 회로를 구비하고, 표시 장치(3)와 마찬가지의 구성을 갖는 표시 장치를 구성해도 된다.
이상으로 나타낸 바와 같이, 본 발명의 표시 장치에 의하면, 간단한 회로를 사용하여, 수직 귀선 기간에서 1행분의 화소 회로에 대응한 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정할 수 있다. 또한, 제1 내지 제4 실시 형태 및 이들 변형예에 따른 표시 장치의 특징을, 그 성질에 반하지 않는 한 임의로 조합하여, 복수의 실시 형태 또는 변형예의 특징을 갖는 표시 장치를 구성할 수 있다.
또한, 제1 내지 제3 실시 형태에 따른 표시 장치의 구동 방법은, 이하와 같이 말할 수도 있다.
<제1 실시 형태>
복수의 제1 주사선과 복수의 제2 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖는 액티브 매트릭스형의 표시 장치의 구동 방법으로서,
주사선 구동 회로를 사용해서 상기 주사선을 구동하는 스텝과,
상기 데이터선을 구동하고, 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 스텝과,
영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호와, 수직 귀선 기간의 일부에서 비선택 레벨이 되고, 그 이외에서는 선택 레벨이 되는 제1 타이밍 신호와, 상기 제1 타이밍 신호가 비선택 레벨인 기간의 일부에서 선택 레벨이 되며, 그 이외에서는 비선택 레벨이 되는 제2 타이밍 신호를 출력하는 스텝을 구비하고,
상기 주사선 구동 회로는,
상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하고,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 제1 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 제2 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하고,
상기 주사선을 구동하는 스텝은, 영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 제1 주사선에 인가하는 제1 주사 신호로서 상기 시프트 레지스터 출력을 출력하고, 상기 제2 주사선에 인가하는 제2 주사 신호로서 비선택 레벨의 신호를 출력함으로써, 상기 시프트 레지스터 출력이 선택 레벨일 때 기입용 주사 신호를 출력하고, 비영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 제1 주사 신호로서 상기 홀드 출력과 상기 제1 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력하고, 상기 제2 주사 신호로서 상기 홀드 출력과 상기 제2 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력함으로써, 상기 홀드 출력이 선택 레벨일 때 측정용 및 기입용 주사 신호를 출력하는 것을 특징으로 한다.
<제2 실시 형태>
복수의 주사선과 복수의 데이터선과 복수의 모니터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖는 액티브 매트릭스형의 표시 장치의 구동 방법으로서,
주사선 구동 회로를 사용해서 상기 주사선을 구동하는 스텝과,
상기 데이터선을 구동하고, 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 스텝과,
영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 스텝을 구비하고,
상기 주사선 구동 회로는,
상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하고,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 모니터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하고,
상기 주사선을 구동하는 스텝은, 영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 시프트 레지스터 출력을 출력함으로써, 상기 시프트 레지스터 출력이 선택 레벨일 때 기입용 주사 신호를 출력하고, 비영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 홀드 출력을 출력함으로써, 상기 홀드 출력이 선택 레벨일 때 측정용 및 기입용 주사 신호를 출력하는 것을 특징으로 한다.
<제3 실시 형태>
복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖는 액티브 매트릭스형의 표시 장치의 구동 방법으로서,
주사선 구동 회로를 사용해서 상기 주사선을 구동하는 스텝과,
상기 데이터선을 구동하고, 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 스텝과,
영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 스텝을 구비하고,
상기 주사선 구동 회로는,
상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하고,
상기 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
상기 데이터선과 상기 구동 트랜지스터의 한쪽 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 기준 전압을 갖는 배선의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기준 전압 인가 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하고,
상기 주사선을 구동하는 스텝은, 영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 시프트 레지스터 출력을 출력함으로써, 상기 시프트 레지스터 출력이 선택 레벨일 때 기입용 주사 신호를 출력하고, 비영상 신호 기간에서는, 상기 주사 신호 출력 회로를 사용해서 상기 홀드 출력을 출력함으로써, 상기 홀드 출력이 선택 레벨일 때 측정용 및 기입용 주사 신호를 출력하는 것을 특징으로 한다.
본 발명의 표시 장치 및 그 구동 방법은, 간단한 회로를 사용하여, 수직 귀선 기간에서 1개의 주사선을 선택하고, 1행분의 화소 회로에 대하여 전류 또는 전압을 측정할 수 있다는 특징을 가지므로, 유기 EL 소자 등의 전기 광학 소자를 구비한 각종 액티브 매트릭스형의 표시 장치에 이용할 수 있다.
1, 2, 3, 4: 표시 장치
11, 21, 31: 표시부
12: 표시 제어 회로
13, 19, 23: 주사선 구동 회로
14: 데이터선 구동/전류 측정 회로
16, 36: 보정 데이터 기억부
17, 37: 보정 연산부
18, 28, 38: 화소 회로
41: 시프트 레지스터
42: 홀드 회로
43, 53: 주사 신호 출력 회로
81: 데이터선 구동/전압 측정 회로
G1 내지 Gn, GA1 내지 GAn, GB1 내지 GBn: 주사선
S1 내지 Sm: 데이터선
M1 내지 Mm: 모니터선
EN1, EN2, ENA1, ENA2, ENB1, ENB2: 인에이블 신호
L1: 유기 EL 소자
Q1 내지 Q3: 트랜지스터
C1: 콘덴서
CLR: 클리어 신호
PS: 기간 지정 신호
SS: 샘플링 신호
TS1, TS2: 타이밍 신호

Claims (19)

  1. 액티브 매트릭스형의 표시 장치로서,
    복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부와,
    상기 주사선을 구동하는 주사선 구동 회로와,
    상기 데이터선을 구동하는 기능과 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 기능을 갖는 데이터선 구동 회로와,
    영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 표시 제어 회로를 구비하고,
    상기 주사선 구동 회로는,
    상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
    상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
    상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하는 것을 특징으로 하는, 표시 장치.
  2. 제1항에 있어서,
    상기 주사 신호 출력 회로는, 영상 신호 기간에서 상기 시프트 레지스터 출력이 선택 레벨일 때는 기입용 주사 신호를 출력하고, 비영상 신호 기간에서 상기 홀드 출력이 선택 레벨일 때는 측정용 및 기입용 주사 신호를 출력하는 것을 특징으로 하는, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 주사선은, 복수의 제1 주사선과 복수의 제2 주사선을 포함하고,
    상기 표시 제어 회로는, 제1 타이밍 신호와 제2 타이밍 신호를 더 출력하고,
    상기 주사 신호 출력 회로는, 영상 신호 기간에서는, 상기 제1 주사선에 인가하는 제1 주사 신호로서 상기 시프트 레지스터 출력을 출력하고, 상기 제2 주사선에 인가하는 제2 주사 신호로서 비선택 레벨의 신호를 출력하고, 비영상 신호 기간에서는, 상기 제1 주사 신호로서 상기 홀드 출력과 상기 제1 타이밍 신호에 기초하는 신호를 출력하고, 상기 제2 주사 신호로서 상기 홀드 출력과 상기 제2 타이밍 신호에 기초하는 신호를 출력하는 것을 특징으로 하는, 표시 장치.
  4. 제3항에 있어서,
    상기 화소 회로는,
    전기 광학 소자와,
    상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
    상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 제1 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
    상기 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 제2 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
    상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
  5. 제4항에 있어서,
    상기 제1 타이밍 신호는, 비영상 신호 기간의 일부에서 비선택 레벨이 되고, 그 이외에서는 선택 레벨이 되고,
    상기 제2 타이밍 신호는, 상기 제1 타이밍 신호가 비선택 레벨인 기간의 일부에서 선택 레벨이 되고, 그 이외에서는 비선택 레벨이 되고,
    상기 주사 신호 출력 회로는, 비영상 신호 기간에서는, 상기 제1 주사 신호로서 상기 홀드 출력과 상기 제1 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력하고, 상기 제2 주사 신호로서 상기 홀드 출력과 상기 제2 타이밍 신호가 선택 레벨일 때 선택 레벨이 되는 신호를 출력하는 것을 특징으로 하는, 표시 장치.
  6. 제2항에 있어서,
    상기 주사 신호 출력 회로는, 영상 신호 기간에서는 상기 주사 신호로서 상기 시프트 레지스터 출력을 출력하고, 비영상 신호 기간에서는 상기 주사 신호로서 상기 홀드 출력을 출력하는 것을 특징으로 하는, 표시 장치.
  7. 제6항에 있어서,
    상기 표시부는 복수의 모니터선을 더 포함하고,
    상기 화소 회로는,
    전기 광학 소자와,
    상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
    상기 데이터선과 상기 구동 트랜지스터의 제어 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
    상기 모니터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
    상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
  8. 제6항에 있어서,
    상기 화소 회로는,
    전기 광학 소자와,
    상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
    상기 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
    상기 구동 트랜지스터의 제어 단자와 기준 전압을 갖는 배선의 사이에 설치되고, 상기 주사선에 접속된 제어 단자를 갖는 기준 전압 인가 트랜지스터와,
    상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
  9. 제2항에 있어서,
    상기 표시 제어 회로는, 비영상 신호 기간 종료 시에 액티브 레벨이 되는 클리어 신호를 더 출력하고,
    상기 홀드 회로의 출력은, 상기 클리어 신호에 따라 비선택 레벨이 되는 것을 특징으로 하는, 표시 장치.
  10. 제2항에 있어서,
    상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 전환하는 것을 특징으로 하는, 표시 장치.
  11. 제10항에 있어서,
    상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 순서대로 전환하는 것을 특징으로 하는, 표시 장치.
  12. 제10항에 있어서,
    상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 소정수의 라인 기간을 건너뛰면서 순서대로 전환하는 것을 특징으로 하는, 표시 장치.
  13. 제10항에 있어서,
    상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 랜덤하게 전환하는 것을 특징으로 하는, 표시 장치.
  14. 제10항에 있어서,
    상기 표시 제어 회로는, 액티브 레벨의 샘플링 신호를 출력하는 라인 기간을 복수의 프레임 기간마다 특정 범위의 라인 기간을 우선하면서 전환하는 것을 특징으로 하는, 표시 장치.
  15. 제2항에 있어서,
    상기 데이터선 구동 회로는, 상기 복수의 화소 회로 중 비영상 신호 기간에서 선택된 화소 회로에 전압을 기입할 때에는, 상기 화소 회로에 있어서의 휘도 저하분을 보정한 전압을 상기 데이터선에 인가하는 것을 특징으로 하는, 표시 장치.
  16. 제2항에 있어서,
    상기 데이터선 구동 회로에서 측정된 전류 또는 전압에 기초하여, 영상 신호를 보정하는 보정 연산부를 더 구비한, 표시 장치.
  17. 제2항에 있어서,
    상기 데이터선 구동 회로는, 상기 화소 회로에 측정용 전압을 기입했을 때 상기 화소 회로로부터 출력된 전류를 측정하는 것을 특징으로 하는, 표시 장치.
  18. 제2항에 있어서,
    상기 데이터선 구동 회로는, 상기 화소 회로로 측정용 전류를 흘렸을 때의 상기 화소 회로 내의 절점의 전압을 측정하는 것을 특징으로 하는, 표시 장치.
  19. 복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖는 액티브 매트릭스형의 표시 장치의 구동 방법으로서,
    주사선 구동 회로를 사용해서 상기 주사선을 구동하는 스텝과,
    상기 데이터선을 구동하고, 상기 화소 회로에 대하여 전류 또는 전압을 측정하는 스텝과,
    영상 신호 기간인지 비영상 신호 기간인지를 나타내는 기간 지정 신호와, 영상 신호 기간 내의 1라인 기간에서 액티브 레벨이 되는 샘플링 신호를 출력하는 스텝을 구비하고,
    상기 주사선 구동 회로는,
    상기 주사선에 대응하는 복수의 단을 갖는 시프트 레지스터와,
    상기 주사선에 대응하여 설치되고, 상기 샘플링 신호에 따라서, 상기 시프트 레지스터의 대응하는 단으로부터 출력된 시프트 레지스터 출력을 유지하는 복수의 홀드 회로와,
    상기 주사선에 대응하여 설치되고, 적어도 상기 기간 지정 신호와 상기 시프트 레지스터 출력과 대응하는 홀드 회로로부터 출력된 홀드 출력에 기초하여, 대응하는 주사선에 인가하는 주사 신호를 출력하는 주사 신호 출력 회로를 포함하는 것을 특징으로 하는, 표시 장치의 구동 방법.
KR1020177000998A 2014-06-23 2015-06-23 표시 장치 및 그 구동 방법 KR101748111B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-128120 2014-06-23
JP2014128120 2014-06-23
PCT/JP2015/067964 WO2015199051A1 (ja) 2014-06-23 2015-06-23 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20170018420A true KR20170018420A (ko) 2017-02-17
KR101748111B1 KR101748111B1 (ko) 2017-06-15

Family

ID=54938133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000998A KR101748111B1 (ko) 2014-06-23 2015-06-23 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US9792858B2 (ko)
JP (1) JP6109424B2 (ko)
KR (1) KR101748111B1 (ko)
CN (1) CN106415701B (ko)
WO (1) WO2015199051A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445841A (zh) * 2020-05-14 2020-07-24 京东方科技集团股份有限公司 显示装置及其检测方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018054877A (ja) * 2016-09-29 2018-04-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP6781116B2 (ja) * 2017-07-28 2020-11-04 株式会社Ｊｏｌｅｄ 表示パネル、表示パネルの制御装置、および表示装置
CN109935196B (zh) 2018-02-14 2020-12-01 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935197B (zh) 2018-02-14 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
CN108648716B (zh) * 2018-07-25 2020-06-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11361710B2 (en) * 2018-09-20 2022-06-14 Boe Technology Group Co., Ltd. Pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus
CN109166529B (zh) * 2018-10-24 2020-07-24 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法
WO2020202243A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置およびその駆動方法
CN111028774B (zh) * 2019-12-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005284172A (ja) 2004-03-30 2005-10-13 Eastman Kodak Co 有機ｅｌ表示装置
JP2012009125A (ja) 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ及び表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537829B1 (ko) * 2008-07-04 2015-07-17 가부시키가이샤 제이올레드 표시 장치 및 그 제어 방법
WO2011055584A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 液晶表示装置およびその駆動方法
KR102505248B1 (ko) 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105144274B (zh) * 2013-04-23 2017-07-11 夏普株式会社 显示装置及其驱动电流检测方法
WO2014203810A1 (ja) * 2013-06-20 2014-12-24 シャープ株式会社 表示装置およびその駆動方法
WO2014208459A1 (ja) * 2013-06-27 2014-12-31 シャープ株式会社 表示装置およびその駆動方法
US9734754B2 (en) * 2013-09-10 2017-08-15 Sharp Kabushiki Kaisha Display device and method for driving same
US9824618B2 (en) * 2013-12-19 2017-11-21 Sharp Kabushiki Kaisha Display device and method for driving same
JP6232595B2 (ja) * 2014-04-23 2017-11-22 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
CN111489699B (zh) 2014-06-10 2022-07-22 夏普株式会社 显示装置及其驱动方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005284172A (ja) 2004-03-30 2005-10-13 Eastman Kodak Co 有機ｅｌ表示装置
JP2012009125A (ja) 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445841A (zh) * 2020-05-14 2020-07-24 京东方科技集团股份有限公司 显示装置及其检测方法
CN111445841B (zh) * 2020-05-14 2022-04-08 京东方科技集团股份有限公司 显示装置及其检测方法

Also Published As

Publication number Publication date
WO2015199051A1 (ja) 2015-12-30
CN106415701B (zh) 2018-01-02
US9792858B2 (en) 2017-10-17
KR101748111B1 (ko) 2017-06-15
JPWO2015199051A1 (ja) 2017-04-20
JP6109424B2 (ja) 2017-04-05
CN106415701A (zh) 2017-02-15
US20170140703A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
KR101748111B1 (ko) 표시 장치 및 그 구동 방법
US9881552B2 (en) Display device and method for driving same
JP6138254B2 (ja) 表示装置およびその駆動方法
US10192485B2 (en) Pixel compensation circuit and AMOLED display device
JP4915195B2 (ja) 表示装置
JP6129318B2 (ja) 表示装置およびその駆動方法
EP2093749B1 (en) Organic light emitting diode display and method of driving the same
WO2017104631A1 (ja) 表示装置およびその駆動方法
US20170186782A1 (en) Pixel circuit of active-matrix light-emitting diode and display panel having the same
WO2015093097A1 (ja) 表示装置およびその駆動方法
WO2014208458A1 (ja) 表示装置およびその駆動方法
US10614757B2 (en) Flexible display device and method for detecting bending state thereof
KR20100090137A (ko) 표시 장치및 그 구동 방법
US20150243218A1 (en) Oled display
US20100060176A1 (en) Display apparatus
KR101509114B1 (ko) 표시 장치 및 그 구동 방법
US9542886B2 (en) Organic light emitting display device and method for driving the same
US9001099B2 (en) Image display and image display method
WO2019186895A1 (ja) 駆動方法、及び、表示装置
US20080231566A1 (en) Minimizing dark current in oled display using modified gamma network
KR100623813B1 (ko) 유기전계발광 소자 및 그 구동방법
JP5532301B2 (ja) 駆動回路および表示装置
JP4915194B2 (ja) 表示装置
US20230162681A1 (en) Display, method, and 5t1c n-type pixel circuit
JP2011191620A (ja) 表示装置、表示駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant