WO2015174150A1 - 半導体素子の耐圧測定方法 - Google Patents

半導体素子の耐圧測定方法 Download PDF

Info

Publication number
WO2015174150A1
WO2015174150A1 PCT/JP2015/059894 JP2015059894W WO2015174150A1 WO 2015174150 A1 WO2015174150 A1 WO 2015174150A1 JP 2015059894 W JP2015059894 W JP 2015059894W WO 2015174150 A1 WO2015174150 A1 WO 2015174150A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor element
main surface
absorber
withstand voltage
Prior art date
Application number
PCT/JP2015/059894
Other languages
English (en)
French (fr)
Inventor
里美 山田
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2015174150A1 publication Critical patent/WO2015174150A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices

Definitions

  • the present invention relates to a method for measuring the breakdown voltage of a semiconductor element, and more particularly to a method for measuring the breakdown voltage of a semiconductor element using an insulating liquid.
  • silicon carbide has been increasingly adopted as a material constituting semiconductor devices in order to enable higher breakdown voltage, lower loss, and use in high-temperature environments.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, a high breakdown voltage of the semiconductor device can be achieved. Since the silicon carbide semiconductor device has a high breakdown voltage, the breakdown voltage of the silicon carbide semiconductor device may be measured using an insulating liquid.
  • an insulating liquid is first dropped onto the surface of the substrate, so that the insulating liquid The source electrode pad and the gate electrode pad are covered.
  • the withstand voltage of the MOSFET is measured by bringing the probe into contact with the source electrode pad and the gate electrode pad.
  • the measurement of the withstand voltage is performed, for example, by dropping the insulating liquid onto the surface of the substrate in a state where the substrate is adsorbed on the surface of the substrate support portion.
  • the insulating liquid may wrap around the back surface of the substrate and enter between the front surface of the substrate support portion and the back surface of the substrate. If the insulating liquid enters between the front surface of the substrate support portion and the back surface of the substrate, the result of the withstand voltage measurement may be affected. Further, when the insulating liquid enters between the surface of the substrate support portion and the back surface of the substrate, it is difficult to remove the substrate from the substrate support portion due to the surface tension of the insulating liquid.
  • An object of one embodiment of the present invention is to provide a semiconductor element withstand voltage measurement method capable of suppressing an insulating liquid from entering between a back surface of a substrate and a surface of a substrate support portion.
  • the semiconductor device withstand voltage measuring method includes the following steps.
  • a substrate having a first main surface and a second main surface opposite to the first main surface, on which a plurality of semiconductor elements are formed, a substrate support portion, and an insulating liquid can be absorbed
  • An absorber is prepared.
  • the substrate is arranged such that the center portion of the second main surface of the substrate is in contact with the surface of the substrate support portion, and at least a portion of the portion other than the center portion of the second main surface of the substrate is in contact with the absorber.
  • the breakdown voltage of the semiconductor element is measured in a state where at least a part of the first main surface of the substrate is covered with the insulating liquid and the first probe is in contact with the electrode of the semiconductor element in the insulating liquid.
  • FIG. 9 is an enlarged view of a region IX in FIG. 8. It is a cross-sectional schematic diagram which shows the 5th process of the pressure
  • a method for measuring the withstand voltage of a semiconductor device includes the following steps.
  • a substrate 1 having a first main surface 1d and a second main surface 1e opposite to the first main surface 1d and having a plurality of semiconductor elements 1a formed thereon;
  • An absorber 2 capable of absorbing the insulating liquid 3 is prepared.
  • the central portion of the second main surface 1e of the substrate 1 is in contact with the surface 4b of the substrate support portion 4, and at least a part of the portion other than the central portion of the second main surface 1e of the substrate 1 is in contact with the absorber 2.
  • the substrate 1 is disposed on the substrate.
  • the breakdown voltage of the semiconductor element 1 a is increased. Measured.
  • the insulating liquid 3 flows from the first main surface 1 d of the substrate 1 to the second main surface 1 e, so that insulation is provided between the second main surface 1 e of the substrate 1 and the surface 4 b of the substrate support 4.
  • the liquid 3 can be prevented from entering.
  • the outer peripheral end 2 d of the absorber 2 is the second of the substrate 1 in the direction parallel to the surface 4 b. It arrange
  • the absorber 2 is arranged so as to be in contact with the side end 1f of the substrate 1. . Thereby, positioning of the absorber 2 with respect to the board
  • the upper end portion 2e of the absorber 2 is in a direction perpendicular to the first main surface 1d. It arrange
  • FIG. Thereby, it can suppress effectively that the insulating liquid 3 enters between the 2nd main surface 1e of the board
  • the absorber 2 preferably includes a porous body. Thereby, since the absorber 2 can absorb and hold a large amount of the insulating liquid, it is possible to effectively prevent the insulating liquid from entering between the front surface of the substrate support portion and the back surface of the substrate. .
  • the surface 4b of the substrate support portion 4 has all of the plurality of semiconductor elements 1a.
  • the substrate 1 is disposed so as to face the chip region 1b. Thereby, the breakdown voltage of the semiconductor element 1a in all the chip regions 1b can be measured.
  • substrate 1 includes silicon carbide substrate 10.
  • a semiconductor element using a silicon carbide substrate has a higher breakdown voltage than a semiconductor element using a silicon substrate.
  • the semiconductor element breakdown voltage measurement method can be suitably used for a silicon carbide semiconductor device having a high breakdown voltage.
  • the substrate support portion 4 includes a conductive material.
  • substrate support part 4 can function as an electrode connected to the back surface electrode of a semiconductor element, supporting the board
  • FIG. Therefore, the withstand voltage measurement method of the semiconductor element can be suitably used for the withstand voltage measurement of the vertical semiconductor element.
  • the semiconductor device 1a is a vertical semiconductor device.
  • the method for measuring the breakdown voltage of the semiconductor element can be suitably used for measuring the breakdown voltage of a vertical semiconductor element having a high breakdown voltage.
  • the vertical semiconductor element has a drain electrode 20 and a gate electrode 27.
  • the drain electrode 20 is electrically connected to the second probe 6 a via the substrate support 4.
  • the gate electrode 27 is electrically connected to the third probe 6 c in the insulating liquid 3.
  • the breakdown voltage of the semiconductor element is measured between the first probe 6b and the second probe 6a. Thereby, the breakdown voltage of the semiconductor element having the drain electrode 20 and the gate electrode 27 can be measured.
  • FIG. 1 A method for measuring the withstand voltage of a semiconductor device according to an embodiment of the present invention will be described.
  • the process (S10: FIG. 1) which prepares a board
  • a substrate 1 having a first main surface 1d and a second main surface 1e opposite to the first main surface 1d and having a plurality of semiconductor elements 1a formed thereon, and a substrate
  • FIG. 2 shows a configuration of the first main surface 1d of the substrate 1 in a visual field (plan view) viewed from a direction perpendicular to the first main surface 1d of the substrate 1.
  • a plurality of semiconductor elements 1a are formed in a region surrounded by the outer peripheral end 1c.
  • Each of the plurality of semiconductor elements 1a is configured to be separable by a dicing line 50, for example.
  • the dicing line 50 includes a first dicing line 50a extending along a specific direction (for example, ⁇ 1-100> direction) and a direction perpendicular to the specific direction (for example, ⁇ 11-20> direction). And a second dicing line 50b extending along the line.
  • FIG. 3 is an enlarged view of region III in FIG.
  • each of the plurality of semiconductor elements 1 a is separated from each other by a dicing line 50.
  • the gate electrode 27 and the source electrode 16 are exposed on the surface of each of the plurality of semiconductor elements 1a. That is, each of the gate electrode 27 and the source electrode 16 is exposed on the first main surface 1 d side of the substrate 1.
  • the chip of the semiconductor element 1a has, for example, a rectangular shape in plan view.
  • Each of the chips of the plurality of semiconductor elements 1a is provided at a constant interval y1 along the direction in which the first dicing line 50a extends, and is constant along the direction in which the second dicing line 50b extends. They are provided at an interval x1.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of the semiconductor element 1a in a visual field (sectional view) along a direction parallel to the first main surface 1d of the substrate 1.
  • MOSFET 1a as an example of semiconductor element 1a is, for example, a vertical semiconductor element, and includes silicon carbide substrate 10, gate electrode 27, gate oxide film 15, interlayer insulating film 21, and source electrode. 16 and the drain electrode 20 are mainly included.
  • Silicon carbide substrate 10 has a first main surface 10a and a second main surface 10b opposite to first main surface 10a, and includes silicon carbide single crystal substrate 11 and silicon carbide single crystal substrate 11. And a silicon carbide epitaxial layer 17 provided on the substrate.
  • Silicon carbide single crystal substrate 11 is made of, for example, a polytype 4H hexagonal silicon carbide single crystal.
  • the maximum diameter of first main surface 10a of silicon carbide substrate 10 is, for example, larger than 100 mm, preferably 150 mm or more.
  • First main surface 10a of silicon carbide substrate 10 is, for example, a surface that is off by 4 ° or less from the ⁇ 0001 ⁇ plane or ⁇ 0001 ⁇ plane.
  • the first main surface 10a is, for example, a surface that is off by about 4 ° or less from the (0001) surface or the (0001) surface
  • the second main surface 10b is a (000-1) surface or ( 000-1) is a surface that is off by about 4 ° or less from the surface.
  • Silicon carbide substrate 10 has a thickness of, for example, 600 ⁇ m or less, and preferably 300 ⁇ m or less.
  • Silicon carbide epitaxial layer 17 has drift region 12, body region 13, source region 14, and contact region 18.
  • the drift region 12 is an n-type (first conductivity type) region containing a donor impurity such as nitrogen.
  • the concentration of the donor impurity in the drift region 12 is, for example, about 5.0 ⁇ 10 15 cm ⁇ 3 .
  • the body region 13 is a region having p-type (second conductivity type).
  • the acceptor impurity contained in body region 13 is, for example, Al (aluminum) or B (boron).
  • the concentration of the acceptor impurity contained in body region 13 is, for example, about 1 ⁇ 10 17 cm ⁇ 3 .
  • the source region 14 is an n-type region containing a donor impurity such as phosphorus.
  • the source region 14 is formed so as to be surrounded by the body region 13.
  • the concentration of the donor impurity in the source region 14 is higher than the concentration of the donor impurity in the drift region 12.
  • the concentration of the donor impurity in the source region 14 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Source region 14 is separated from drift region 12 by body region 13.
  • Contact region 18 is a p-type region containing an acceptor impurity such as aluminum.
  • the contact region 18 is provided so as to be surrounded by the source region 14 and is in contact with the body region 13.
  • the concentration of acceptor impurities in contact region 18 is higher than the concentration of acceptor impurities in body region 13.
  • the impurity concentration of Al or B in the contact region 18 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Gate oxide film 15 is formed in contact with first main surface 10 a of silicon carbide substrate 10 so as to extend from the upper surface of one source region 14 to the upper surface of the other source region 14. Gate oxide film 15 is in contact with source region 14, body region 13, and drift region 12 at first main surface 10 a of silicon carbide substrate 10. Gate oxide film 15 is made of, for example, silicon dioxide. The thickness of the gate oxide film 15 is, for example, about 40 nm to 60 nm.
  • the gate electrode 27 is disposed in contact with the gate oxide film 15 so as to extend from one source region 14 to the other source region 14. Gate electrode 27 is provided on gate oxide film 15 so as to sandwich gate oxide film 15 between silicon carbide substrate 10. Gate electrode 27 is formed above source region 14, body region 13, and drift region 12 with gate oxide film 15 interposed therebetween.
  • the gate electrode 27 is made of a conductor such as polysilicon doped with impurities or Al. The gate electrode 27 is electrically connected to the third probe 6c (see FIG. 10).
  • the source electrode 16 has a source electrode portion 16a and a surface protective electrode 16b.
  • Source electrode portion 16 a is in contact with source region 14 and contact region 18 on first main surface 10 a of silicon carbide substrate 10.
  • Source electrode portion 16a includes, for example, TiAlSi.
  • the source electrode portion 16 a is in ohmic contact with the source region 14.
  • the surface protection electrode 16 b is in direct contact with the source electrode portion 16 a and is provided so as to cover the interlayer insulating film 21.
  • the surface protection electrode 16 b is electrically connected to the source region 14 through the source electrode 16.
  • the surface protective electrode 16b of the source electrode 16 is electrically connected to the first probe 6b (see FIG. 10).
  • the interlayer insulating film 21 is provided in contact with each of the gate electrode 27 and the gate oxide film 15 so as to cover the gate electrode 27.
  • the interlayer insulating film 21 electrically insulates the gate electrode 27 and the source electrode 16 from each other.
  • the drain electrode 20 includes a drain electrode portion 20a and a back surface protection electrode 20b.
  • Drain electrode portion 20 a is provided in contact with second main surface 10 b of silicon carbide substrate 10.
  • Drain electrode portion 20a is made of a material capable of ohmic contact with silicon carbide single crystal substrate 11, such as NiSi (nickel silicide).
  • the back surface protection electrode 20b is electrically connected to the drain electrode portion 20a, is in contact with the front surface 4b of the substrate support portion 4, and is electrically connected to the second probe 6a (see FIG. 10) via the substrate support portion 4. Is done.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of the electrodes formed on the substrate 1.
  • the source electrode 16 and the gate electrode 27 are provided so as to be exposed on the first main surface 1 d side of the substrate 1, and the drain electrode 20 is exposed on the second main surface 1 e side of the substrate 1.
  • substrate 1 includes a silicon carbide substrate 10.
  • a wide band gap semiconductor substrate such as gallium nitride may be used.
  • a wide band gap semiconductor is a semiconductor having a larger band gap than silicon.
  • substrate support 4 and absorber 2 are prepared.
  • the substrate support portion 4 is connected to the first surface 4b, the side surface 4b that is connected to the first surface 4b and extends substantially perpendicular to the first surface 4b, the side surface 4b, and the side surface 4b.
  • the first surface 4b and the second surface 4a extending in a substantially parallel direction. That is, the first surface 4b protrudes from the second surface 4a.
  • the width of the first surface 4 b of the substrate support portion 4 along the direction parallel to the first surface 4 b is the second width of the substrate 1. It is smaller than the width of the main surface 1e.
  • the first surface 4b has, for example, a circular shape
  • the second surface 4a has, for example, a ring shape.
  • the height of the side end 4c of the substrate support 4 along the direction perpendicular to the first surface 4b of the substrate support 4 is preferably equal to or less than the height of the absorber 2.
  • substrate support part 4 contains the electroconductive material, for example.
  • substrate support part 4 is comprised with the electroconductive material.
  • the absorber 2 is disposed on the second surface 4a of the substrate support 4.
  • the absorber 2 is formed so as to surround the side end 4 c of the substrate support 4. That is, the absorber 2 has an annular shape in plan view.
  • the absorber 2 has a ring shape in plan view.
  • the absorber 2 may be disposed in contact with the side end portion 4c of the substrate support portion 4 or may be disposed apart from the side end portion 4c.
  • a plurality of absorbers 2 spaced apart from each other may be provided along an annular shape.
  • the absorber 2 has a characteristic capable of absorbing the insulating liquid and includes, for example, a porous body.
  • the porous body may be, for example, a sponge formed of a resin such as polyurethane.
  • the absorbent body 2 may be a foam.
  • the absorber 2 may be an insulator or a metal.
  • the absorber 2 may be, for example, a metal porous body or a metal foam.
  • the absorbent body 2 may be a nonwoven fabric in which fibers are entangled.
  • the absorber 2 has elasticity.
  • the absorber 2 When the absorber 2 has elasticity, when the substrate 1 is disposed on the absorber 2, the absorber 2 is brought into close contact with the second main surface 1e of the substrate 1 by the repulsive force of the absorber 2. Can do.
  • the absorber 2 may be provided so as to be detachable from the substrate support portion 4.
  • the absorbent body 2 may be reusable or disposable.
  • a substrate placement step (S20: FIG. 1) is performed.
  • the central portion of second main surface 1 e of substrate 1 is in contact with surface 4 b of substrate support portion 4 and other than the central portion of second main surface 1 e of substrate 1.
  • the substrate 1 is arranged so that at least a part of the outer portion is in contact with the absorber 2. That is, in the second main surface 1e of the substrate 1, all of the region other than the region in contact with the surface 4b of the substrate support 4 may be in contact with the absorber 2, or only a part of the region is absorbed. It may be in contact with the body 2.
  • the absorber 2 is in contact with the second main surface 1e of the substrate 1 over the entire circumference of the second main surface 1e of the substrate 1.
  • the absorber 2 When the substrate 1 is placed on the absorber 2, the absorber 2 may be compressed in a direction perpendicular to the second surface 4a of the substrate support 4 and spread in a direction parallel to the second surface 4a.
  • the outer peripheral end 2 d of the absorber 2 is positioned on the outer peripheral side of the outer peripheral end 1 c of the second main surface 1 e of the substrate 1. Placed in.
  • the second main surface 1e of the substrate 1 is in contact with only a part of the upper end 2e of the absorber 2, and the other part of the upper end 2e of the absorber 2 is the second main surface of the substrate 1. It is exposed from 1e.
  • the absorber 2 includes the first region 2a sandwiched between the second main surface 1e of the substrate 1 and the second surface 4a of the substrate support 4 and the second region on the outer peripheral side of the first region 2a. And a region 2b.
  • the inner peripheral end 2 c of the absorber 2 may be separated from the side end 4 c of the substrate support part 4.
  • the substrate 1 is arranged so that the surface 4b of the substrate support portion 4 faces all the chip regions 1b of the plurality of semiconductor elements 1a.
  • the chip region 1b includes, for example, two adjacent first dicing lines 50a and two adjacent ones. This is a rectangular region surrounded by two second dicing lines 50b. All chip regions 1b are regions shown by oblique lines in FIG. That is, in the plan view, the outer edge 4e of the first surface 4b of the substrate support portion 4 is disposed in contact with the first surface 4b of the substrate support portion 4 so as to surround all the chip regions 1b.
  • the substrate 1 is disposed in contact with the first surface 4 b of the substrate support unit 4 so that the outer peripheral end 1 c of the substrate 1 surrounds the outer edge 4 e of the first surface 4 b of the substrate support unit 4 in plan view.
  • the substrate 1 is sucked and held on the first surface 4b of the substrate support portion 4 by, for example, vacuum suction.
  • the insulating liquid 3 is disposed on the first main surface 1d of the substrate 1.
  • the insulating liquid 3 is disposed on the first main surface 1d of the substrate 1 so as to cover both the source electrode 16 and the gate electrode 27 of at least one semiconductor element 1a (see FIG. 9).
  • the insulating liquid 3 may be disposed on the first main surface 1d of the substrate 1 so as to cover the plurality of semiconductor elements 1a, or may be disposed so as to cover the entire surface of the first main surface 1d of the substrate 1. Also good.
  • the insulating liquid 3 is a liquid having electrical insulating properties.
  • the insulating liquid 3 is, for example, a fluorine-based inert liquid, and more specifically, Fluorinert (trademark) manufactured by Sumitomo 3M.
  • the semiconductor device withstand voltage measuring apparatus mainly includes a probe 6, a gate driving unit 8, and a voltage applying unit 9.
  • the probe 6 mainly has a first probe 6b, a second probe 6a, and a third probe 6c.
  • a gate drive unit 8 is provided between the first probe 6b and the third probe 6c.
  • a voltage application unit 9 is provided between the first probe 6b and the second probe 6a.
  • the gate driving unit 8 is configured to be able to apply a gate voltage to the gate electrode 27.
  • the voltage application unit 9 is configured to be able to apply a voltage between the source electrode 16 and the drain electrode 20.
  • the voltage that can be generated by the voltage application unit 9 is, for example, 600 V or more, preferably 1 kV or more, and more preferably 3 kV or more.
  • the first probe 6 b is brought into contact with the source electrode 16 of the semiconductor element 1 a in the insulating liquid 3, and the third probe 6 c is brought into contact with the gate electrode 27 of the semiconductor element 1 a in the insulating liquid 3. That is, the source electrode 16 is electrically connected to the first probe 6 b in the insulating liquid 3, and the gate electrode 27 is electrically connected to the third probe 6 c in the insulating liquid 3.
  • the second probe 6 a is connected to the substrate support unit 4.
  • the drain electrode 20 is electrically connected to the second probe 6 a through the conductive substrate support 4.
  • a voltage for measuring a withstand voltage is applied between the first probe 6b and the second probe 6a by the voltage application unit 9.
  • a gate voltage is applied to the gate electrode 27 by the gate driver 8 as necessary.
  • the absorber 2 is disposed so as to be in contact with the outer peripheral portion of the second main surface 1 e of the substrate 1. For example, in a state where the potential of each of the gate electrode 27 and the source electrode 16 is 0 V, the voltage applied to the drain electrode 20 is increased using the voltage application unit 9 and flows between the source electrode 16 and the drain electrode 20.
  • a drain current may be measured by a current measuring unit (not shown), and a voltage applied between the source electrode 16 and the drain electrode 20 when the drain current exceeds a predetermined reference value may be defined as a withstand voltage. As described above, the breakdown voltage of the semiconductor element 1a is measured between the first probe 6b and the second probe 6a.
  • the inner peripheral end 2 c of the absorber 2 is in contact with the side end 4 c of the substrate support 4, so that the absorber 2 is in the second surface of the substrate support 4. It may be arranged on 4a. As shown in FIG. 11, the outer peripheral end 2 d of the absorber 2 may be located on a surface along the side end 1 f of the substrate 1.
  • the inner peripheral end 2 c of the absorber 2 is in contact with the side end 4 c of the substrate support 4, so that the absorber 2 is in the second surface of the substrate support 4.
  • a part of the second main surface 1 e of the substrate 1 may be exposed from the absorber 2 and disposed on 4 a.
  • the outer peripheral end 2 d of the absorber 2 may be separated from the outer peripheral end 1 c of the second main surface 1 e of the substrate 1.
  • absorber 2 may be arranged so as to be in contact with side end portion 1 f of substrate 1.
  • the upper end 2e of the absorber 2 is disposed so as to extend beyond the first main surface 1d from the side end 1f of the substrate 1 in a direction perpendicular to the first main surface 1d.
  • the absorber 2 includes a first region 2a sandwiched between the second main surface 1e of the substrate 1 and the second surface 4a of the substrate support 4, and a second region 2b on the outer peripheral side of the first region 2a.
  • a third region 2f disposed on the second region 2b and in contact with the side end 1f of the substrate 1.
  • the upper end 2e of the third region 2f of the absorber 2 is located farther from the second main surface 1e than the first main surface 1d of the substrate 1.
  • the inner peripheral end 2 c of the absorber 2 may be separated from the side end 4 c of the substrate support part 4.
  • a positioning member may be provided between the absorber 2 and the side end portion 4 c of the substrate support portion 4.
  • substrate support 4 is connected to first side end 4c1 that is connected to first surface 4b, third surface 4d that is connected to first side end 4c1, and third surface 4d. You may have the 2nd side edge part 4c2 and the 2nd surface 4a connected with the 2nd side edge part 4c2.
  • the absorber 2 may be arranged so as to be separated from the first side end portion 4c1 of the substrate support portion 4 and in contact with the second side end portion 4c2.
  • the absorber 2 is in contact with the second side end 4c2 of the substrate support 4 in a state where the outer edge of the first surface 4b of the substrate support 4 is separated from the absorber 2.
  • the outer edge of the first surface 4b of the substrate support 4 is separated from the absorber 2 while positioning the absorber 2 at the second side end 4c2, so that the insulating liquid leaking from the absorber 2 is not Intrusion between the first surface 4b and the substrate 1 can be suppressed.
  • the semiconductor element 1a is not limited to a vertical semiconductor element and may be a horizontal semiconductor element. With reference to FIG. 16, a method for measuring the breakdown voltage of a horizontal semiconductor element will be described.
  • the horizontal semiconductor element 1 a the source electrode 16, the drain electrode 20, and the gate electrode 27 are exposed on the first main surface 10 a of the substrate 1. Therefore, the first probe 6b is brought into contact with the source electrode 16 of the semiconductor element 1a in the insulating liquid 3, the third probe 6c is brought into contact with the gate electrode 27 of the semiconductor element 1a in the insulating liquid 3, and the semiconductor in the insulating liquid 3
  • the second probe 6a is brought into contact with the drain electrode 20 of the element 1a.
  • the insulating liquid 3 is disposed so as to cover the drain electrode 20, and the drain electrode 20 is connected to the second probe 6a in the insulating liquid 3.
  • a voltage for measuring a withstand voltage is applied between the first probe 6b and the second probe 6a by the voltage application unit 9.
  • a gate voltage is applied to the gate electrode 27 by the gate driver 8 as necessary. For example, in a state where the potential of each of the gate electrode 27 and the source electrode 16 is 0 V, the voltage applied to the drain electrode 20 is increased using the voltage application unit 9 and flows between the source electrode 16 and the drain electrode 20.
  • a drain current may be measured by a current measuring unit (not shown), and a voltage applied between the source electrode 16 and the drain electrode 20 when the drain current exceeds a predetermined reference value may be defined as a withstand voltage. As described above, the breakdown voltage of the semiconductor element 1a is measured between the first probe 6b and the second probe 6a.
  • positions the absorber 2 is not limited to the order demonstrated by the said embodiment.
  • the absorber 2 may be disposed between the second surface 4 a of the substrate support portion 4 and the second main surface 1 e of the substrate 1. Good.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type.
  • a MOSFET has been described as an example of a semiconductor element, the semiconductor element may be a diode, an IGBT (Insulated Gate Bipolar Transistor), a JFET (Junction Field Effect Transistor), or the like.
  • the first main surface 1d and the second main surface 1e opposite to the first main surface 1d, and a plurality of semiconductor elements A substrate 1 on which 1a is formed, a substrate support 4 and an absorber 2 capable of absorbing the insulating liquid 3 are prepared.
  • the central portion of the second main surface 1e of the substrate 1 is in contact with the surface 4b of the substrate support portion 4, and at least a part of the portion other than the central portion of the second main surface 1e of the substrate 1 is in contact with the absorber 2.
  • the substrate 1 is disposed on the substrate.
  • the breakdown voltage of the semiconductor element 1a Is measured.
  • the insulating liquid 3 flows from the first main surface 1 d of the substrate 1 to the second main surface 1 e, so that insulation is provided between the second main surface 1 e of the substrate 1 and the surface 4 b of the substrate support 4.
  • the liquid 3 can be prevented from entering.
  • it is possible to prevent the breakdown voltage measurement accuracy from deteriorating due to the insulating liquid entering between the front surface of the substrate support portion and the back surface of the substrate.
  • outer peripheral end 2d of absorber 2 is the second main surface of substrate 1 in the direction parallel to surface 4b. It arrange
  • absorber 2 is placed in contact with side end 1f of substrate 1. Thereby, positioning of the absorber 2 with respect to the board
  • upper end portion 2e of absorber 2 is in a direction perpendicular to first main surface 1d. It arrange
  • the absorber 2 includes a porous body. Therefore, since the absorber 2 can absorb and hold a large amount of the insulating liquid, it is possible to effectively prevent the insulating liquid from entering between the front surface of the substrate support portion and the back surface of the substrate. .
  • the substrate 4 in the step of placing substrate 1, the substrate 4 is provided such that surface 4b of substrate support 4 faces all chip regions 1b of the plurality of semiconductor elements 1a. 1 is arranged. Thereby, the breakdown voltage of the semiconductor element 1a in all the chip regions 1b can be measured.
  • substrate 1 includes silicon carbide substrate 10.
  • a semiconductor element using a silicon carbide substrate has a higher breakdown voltage than a semiconductor element using a silicon substrate.
  • the semiconductor element breakdown voltage measurement method can be suitably used for a silicon carbide semiconductor device having a high breakdown voltage.
  • substrate support 4 includes a conductive material.
  • substrate support part 4 can function as an electrode connected to the back surface electrode of a semiconductor element, supporting the board
  • FIG. Therefore, the withstand voltage measurement method of the semiconductor element can be suitably used for the withstand voltage measurement of the vertical semiconductor element.
  • semiconductor element 1a is a vertical semiconductor element.
  • the method for measuring the breakdown voltage of the semiconductor element can be suitably used for measuring the breakdown voltage of a vertical semiconductor element having a high breakdown voltage.
  • the drain electrode 20 and the gate electrode 27 are provided.
  • the drain electrode 20 is electrically connected to the second probe 6 a via the substrate support 4.
  • the gate electrode 27 is electrically connected to the third probe 6 c in the insulating liquid 3.
  • the breakdown voltage of the semiconductor element is measured between the first probe 6b and the second probe 6a. Thereby, the breakdown voltage of the semiconductor element having the drain electrode 20 and the gate electrode 27 can be measured.
  • 1 substrate 1a semiconductor element (MOSFET), 1b chip region, 1c, 2d outer peripheral edge, 1d first main surface (main surface), 10a first main surface, 1e, 10b second main surface, 1f, 4c side end, 2 absorber, 2a first region, 2b second region, 2c inner peripheral end, 2e upper end, 2f third region, 3 insulating liquid, 4 substrate support, 4a second surface, 4b second 1 surface (surface), 4c1, first side end, 4c2, second side end, 4d, third surface, 4e outer edge, 6 probe, 6a second probe, 6b first probe, 6c third probe, 8 gate drive unit , 9 voltage application unit, 10 silicon carbide substrate, 11 silicon carbide single crystal substrate, 12 drift region, 13 body region, 14 source region, 15 gate oxide film, 16 source electrode (electrode), 16a Source electrode portion, 16b surface protective electrode, 17 silicon carbide epitaxial layer, 18 contact region, 20 drain electrode, 20a drain electrode portion, 20b back surface protective electrode, 21 interlayer insulating film,

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　半導体素子（１ａ）の耐圧測定方法は以下の工程を備えている。第１の主面（１ｄ）と、第１の主面（１ｄ）とは反対側の第２の主面（１ｅ）とを有し、かつ複数の半導体素子（１ａ）が形成された基板（１）と、基板支持部（４）と、絶縁液（３）を吸収可能な吸収体（２）とが準備される。基板（１）の第２の主面（１ｅ）の中央部が基板支持部（４）の表面（４ｂ）と接し、かつ基板（１）の第２の主面（１ｅ）の中央部以外の部分の少なくとも一部が吸収体（２）に接するように基板（１）が配置される。基板（１）の第１の主面（１ｄ）の少なくとも一部が絶縁液（３）に覆われ、かつ絶縁液（３）中において半導体素子（１ａ）の電極（１６）に第１プローブ（６ｂ）が接触した状態で、半導体素子（１ａ）の耐圧が測定される。これにより、基板の裏面と基板支持部の表面との間に絶縁液が入り込むことを抑制可能な、半導体素子の耐圧測定方法を提供する。

Description

半導体素子の耐圧測定方法
　本発明は、半導体素子の耐圧測定方法に関し、特定的には、絶縁液を用いた半導体素子の耐圧測定方法に関する。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化を達成することができる。炭化珪素半導体装置は高い耐圧を有しているため、絶縁液を用いて炭化珪素半導体装置の耐圧の測定が行われる場合がある。
　たとえば国際公開第２０１０／０２１０７０号（特許文献１）に記載のＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の耐圧の測定方法によれば、まず絶縁液を基板の表面に滴下することで、絶縁液によりソース電極パッドおよびゲート電極パッドが覆われる。次に、プローブをソース電極パッドおよびゲート電極パッドに接触させてＭＯＳＦＥＴの耐圧が測定される。絶縁液を用いることにより、ソース電極パッドに高電圧を印加する場合においてもプローブからの放電を抑制することができる。
国際公開第２０１０／０２１０７０号
　耐圧の測定は、たとえば基板を基板支持部の表面に吸着させた状態で、絶縁液を基板の表面上に滴下して実施される。しかしながら、基板の表面上に絶縁液を滴下する際に、絶縁液が基板の裏面に回り込み、基板支持部の表面と基板の裏面との間に入り込む場合があった。絶縁液が基板支持部の表面と基板の裏面との間に入り込むと、耐圧測定の結果に影響を及ぼす場合もある。また絶縁液が基板支持部の表面と基板の裏面との間に入り込むと、絶縁液の表面張力のため基板を基板支持部から取り外すことが困難となっていた。
　本発明の一態様の目的は、基板の裏面と基板支持部の表面との間に絶縁液が入り込むことを抑制可能な、半導体素子の耐圧測定方法を提供することである。
　本発明の一態様に係る半導体素子の耐圧測定方法は以下の工程を備えている。第１の主面と、第１の主面とは反対側の第２の主面とを有し、かつ複数の半導体素子が形成された基板と、基板支持部と、絶縁液を吸収可能な吸収体とが準備される。基板の第２の主面の中央部が基板支持部の表面と接し、かつ基板の第２の主面の中央部以外の部分の少なくとも一部が吸収体に接するように基板が配置される。基板の第１の主面の少なくとも一部が絶縁液に覆われ、かつ絶縁液中において半導体素子の電極に第１プローブが接触した状態で、半導体素子の耐圧が測定される。
　本発明の一態様によれば、基板の裏面と基板支持部の表面との間に絶縁液が入り込むことを抑制可能な、半導体素子の耐圧測定方法を提供することができる。
本発明の一実施の形態に係る半導体素子の耐圧測定方法を概略的に示すフロー図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法に用いられる基板の構成を概略的に示す平面模式図である。 図２の領域ＩＩＩの拡大図である。 本発明の一実施の形態に係る半導体素子の構成を概略的に示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第１工程を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第２工程を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第３工程を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第４工程を示す断面模式図である。 図８の領域ＩＸの拡大図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第５工程を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第３工程の第１の変形例を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第３工程の第２の変形例を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第３工程の第３の変形例を示す断面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第３工程の第４の変形例を示す断面模式図である。 基板と基板支持部の表面との位置関係を示す平面模式図である。 本発明の一実施の形態に係る半導体素子の耐圧測定方法の第５工程の変形例を示す断面模式図である。
［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。
　（１）本発明の一態様に係る半導体素子の耐圧測定方法は以下の工程を備えている。第１の主面１ｄと、第１の主面１ｄとは反対側の第２の主面１ｅとを有し、かつ複数の半導体素子１ａが形成された基板１と、基板支持部４と、絶縁液３を吸収可能な吸収体２とが準備される。基板１の第２の主面１ｅの中央部が基板支持部４の表面４ｂと接し、かつ基板１の第２の主面１ｅの中央部以外の部分の少なくとも一部が吸収体２に接するように基板１が配置される。基板１の第１の主面１ｄの少なくとも一部が絶縁液３に覆われ、かつ絶縁液３中において半導体素子１ａの電極１６に第１プローブ６ｂが接触した状態で、半導体素子１ａの耐圧が測定される。これにより、絶縁液３が基板１の第１の主面１ｄから第２の主面１ｅに回り込んで、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを抑制することができる。結果として、絶縁液が基板支持部の表面と基板の裏面との間に入り込むことにより、耐圧測定精度が劣化することを抑制することができる。また絶縁液が基板支持部の表面と基板の裏面との間に入り込むことにより、基板を基板支持部から取り外すことが困難となることを抑制することができる。
　（２）上記（１）に係る半導体素子の耐圧測定方法において好ましくは、基板１を配置する工程において、表面４ｂと平行な方向において、吸収体２の外周端部２ｄは、基板１の第２の主面１ｅの外周端部１ｃよりも外周側に位置するように配置される。これにより、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを効果的に抑制することができる。
　（３）上記（１）または（２）に係る半導体素子の耐圧測定方法において好ましくは、基板１を配置する工程において、吸収体２は、基板１の側端部１ｆに接するように配置される。これにより、基板支持部４に対する吸収体２の位置決めを効果的に実施することができる。
　（４）上記（３）に係る半導体素子の耐圧測定方法において好ましくは、基板１を配置する工程において、吸収体２の上端部２ｅは、第１の主面１ｄに対して垂直な方向において、基板１の側端部１ｆから第１の主面１ｄを超えて延出するように配置される。これにより、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを効果的に抑制することができる。
　（５）上記（１）～（４）のいずれかに係る半導体素子の耐圧測定方法において好ましくは、吸収体２は、多孔体を含む。これにより、吸収体２は、大量の絶縁液を吸収して保持することができるので、絶縁液が基板支持部の表面と基板の裏面との間に入り込むことを効果的に抑制することができる。
　（６）上記（１）～（５）のいずれかに係る半導体素子の耐圧測定方法において好ましくは、基板１を配置する工程において、基板支持部４の表面４ｂが、複数の半導体素子１ａの全てのチップ領域１ｂに対向するように基板１が配置される。これにより、全てのチップ領域１ｂにおける半導体素子１ａの耐圧を測定することができる。
　（７）上記（１）～（６）のいずれかに係る半導体素子の耐圧測定方法において好ましくは、基板１は、炭化珪素基板１０を含む。炭化珪素基板を用いた半導体素子は、珪素基板を用いた半導体素子よりも高い耐圧を有する。上記半導体素子の耐圧測定方法は、高い耐圧を有する炭化珪素半導体装置に対して好適に利用することができる。
　（８）上記（１）～（７）のいずれかに係る半導体素子の耐圧測定方法において好ましくは、基板支持部４は、導電性材料を含む。これにより、基板支持部４は基板１を支持しつつ半導体素子の裏面電極に接続される電極として機能し得る。そのため、上記半導体素子の耐圧測定方法は、縦型半導体素子の耐圧測定に好適に利用することができる。
　（９）上記（１）～（８）のいずれかに係る半導体素子の耐圧測定方法において好ましくは、半導体素子１ａは、縦型半導体素子である。上記半導体素子の耐圧測定方法は、高耐圧を有する縦型半導体素子の耐圧測定に好適に利用することができる。
　（１０）上記（９）に係る半導体素子の耐圧測定方法において好ましくは、縦型半導体素子は、ドレイン電極２０と、ゲート電極２７とを有する。ドレイン電極２０は、基板支持部４を介して第２プローブ６ａと電気的に接続される。ゲート電極２７は、絶縁液３中において第３プローブ６ｃと電気的に接続される。半導体素子１ａの耐圧を測定する工程において、第１プローブ６ｂと、第２プローブ６ａとの間において半導体素子の耐圧が測定される。これにより、ドレイン電極２０と、ゲート電極２７とを有する半導体素子の耐圧を測定することができる。
［本発明の実施形態の詳細］
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　本発明の一実施の形態に係る半導体素子の耐圧測定方法について説明する。
　図１を参照して、まず基板、基板支持部および吸収体を準備する工程（Ｓ１０：図１）が実施される。具体的には、第１の主面１ｄと、第１の主面１ｄとは反対側の第２の主面１ｅとを有し、かつ複数の半導体素子１ａが形成された基板１と、基板支持部４と、絶縁液３を吸収可能な吸収体２とが準備される。
　図２は、基板１の第１の主面１ｄに対して垂直な方向から見た視野（平面視）における、基板１の第１の主面１ｄの構成を示している。基板１の主面１ｄにおいて、外周端部１ｃに囲まれた領域には、複数の半導体素子１ａが形成されている。複数の半導体素子１ａの各々は、たとえばダイシングライン５０により分離可能に構成されている。ダイシングライン５０は、ある特定の方向（たとえば＜１－１００＞方向）に沿って延在する第１ダイシングライン５０ａと、ある特定の方向に対して垂直な方向（たとえば＜１１－２０＞方向）に沿って延在する第２ダイシングライン５０ｂとを含む。
　図３は、図２の領域ＩＩＩの拡大図である。図３を参照して、複数の半導体素子１ａの各々は、ダイシングライン５０によって互いに隔てられている。複数の半導体素子１ａの各々の表面には、たとえばゲート電極２７とソース電極１６とが露出している。つまり、ゲート電極２７およびソース電極１６の各々は、基板１の第１の主面１ｄ側に露出している。半導体素子１ａのチップは、平面視において、たとえば長方形の形状を有する。複数の半導体素子１ａのチップの各々は、第１ダイシングライン５０ａが延在する方向に沿って一定の間隔ｙ１で設けられており、かつ第２ダイシングライン５０ｂが延在する方向に沿って一定の間隔ｘ１で設けられている。
　次に、半導体素子１ａの一例としてのＭＯＳＦＥＴの構成について説明する。
　図４は、基板１の第１の主面１ｄに平行な方向に沿った視野（断面視）における、半導体素子１ａの構成を示す断面模式図である。図４を参照して、半導体素子１ａの一例としてのＭＯＳＦＥＴ１ａは、たとえば縦型半導体素子であり、炭化珪素基板１０と、ゲート電極２７と、ゲート酸化膜１５と、層間絶縁膜２１と、ソース電極１６と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層１７とを主に含む。
　炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は、たとえば１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から４°以下程度オフした面であり、第２の主面１０ｂは、（０００－１）面または（０００－１）面から４°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば６００μｍ以下であり、好ましくは３００μｍ以下である。
　炭化珪素エピタキシャル層１７は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、窒素などのドナー不純物を含むｎ型（第１導電型）の領域である。ドリフト領域１２におけるドナー不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３はｐ型（第２導電型）を有する領域である。ボディ領域１３に含まれるアクセプタ不純物は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などである。ボディ領域１３に含まれるアクセプタ不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
　ソース領域１４は、リンなどのドナー不純物を含むｎ型の領域である。ソース領域１４は、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４のドナー不純物の濃度は、ドリフト領域１２のドナー不純物の濃度よりも高い。ソース領域１４のドナー不純物の濃度はたとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
　コンタクト領域１８は、アルミニウムなどのアクセプタ不純物を含むｐ型領域である。コンタクト領域１８は、ソース領域１４に囲まれて設けられており、ボディ領域１３に接して形成されている。コンタクト領域１８のアクセプタ不純物の濃度は、ボディ領域１３のアクセプタ不純物の濃度よりも高い。コンタクト領域１８におけるＡｌまたはＢなどの不純物濃度はたとえば１×１０20ｃｍ-3である。
　ゲート酸化膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第１の主面１０ａに接して形成されている。ゲート酸化膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート酸化膜１５は、たとえば二酸化珪素からなっている。ゲート酸化膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下程度である。
　ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート酸化膜１５を挟むようにゲート酸化膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２の上方にゲート酸化膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンまたはＡｌなどの導電体からなっている。ゲート電極２７は、第３プローブ６ｃ（図１０参照）に電気的に接続される。
　ソース電極１６は、ソース電極部１６ａと表面保護電極１６ｂと有する。ソース電極部１６ａは、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極部１６ａは、たとえばＴｉＡｌＳｉを含む。ソース電極部１６ａは、ソース領域１４とオーミック接合している。表面保護電極１６ｂは、ソース電極部１６ａと直接接触しており、層間絶縁膜２１を覆うように設けられている。表面保護電極１６ｂは、ソース電極１６を介してソース領域１４と電気的に接続されている。ソース電極１６の表面保護電極１６ｂは、第１プローブ６ｂ（図１０参照）に電気的に接続される。
　層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート酸化膜１５の各々に接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。
　ドレイン電極２０は、ドレイン電極部２０ａと、裏面保護電極２０ｂとを含む。ドレイン電極部２０ａは、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極部２０ａは、ＮｉＳｉ（ニッケルシリサイド）など、炭化珪素単結晶基板１１とオーミックコンタクト可能な材料からなっている。裏面保護電極２０ｂは、ドレイン電極部２０ａと電気的に接続されており、基板支持部４の表面４ｂに接し、基板支持部４を介して第２プローブ６ａ（図１０参照）に電気的に接続される。
　図５は、基板１に形成された電極の構成を示す断面模式図である。基板１の第１の主面１ｄ側にはソース電極１６およびゲート電極２７の各々が露出するように設けられており、基板１の第２の主面１ｅ側にはドレイン電極２０が露出するように設けられている。好ましくは、基板１は、炭化珪素基板１０を含んでいる。炭化珪素基板１０の代わりに、窒化ガリウムなどのワイドバンドギャップ半導体基板が用いられてもよい。ワイドバンドギャップ半導体とは、珪素よりもバンドギャップが大きい半導体である。
　図６を参照して、基板支持部４および吸収体２が準備される。基板支持部４は、第１表面４ｂと、第１表面４ｂと連接し、かつ第１表面４ｂに対してほぼ垂直に延在する側端部４ｃと、側端部４ｃと連接し、かつ第１表面４ｂとほぼ平行な方向に延在する第２表面４ａとを有する。つまり、第１表面４ｂは、第２表面４ａから突出している。第１表面４ｂに平行な方向に沿って見た視野（断面視）において、第１表面４ｂに平行な方向に沿った基板支持部４の第１表面４ｂの幅は、基板１の第２の主面１ｅの幅よりも小さい。平面視において、第１表面４ｂは、たとえば円形の形状を有し、第２表面４ａは、たとえばリング状の形状を有している。基板支持部４の第１表面４ｂに対して垂直な方向に沿った基板支持部４の側端部４ｃの高さは、吸収体２の高さ以下であることが好ましい。基板支持部４は、たとえば導電性材料を含んでいる。好ましくは、基板支持部４の第１表面４ｂは導電性材料により構成されている。
　次に、基板支持部４の第２表面４ａ上に吸収体２が配置される。平面視において、吸収体２は、基板支持部４の側端部４ｃを取り囲むように形成されている。つまり、平面視において、吸収体２は環状の形状を有している。好ましくは、平面視において、吸収体２はリング状の形状を有している。吸収体２は、基板支持部４の側端部４ｃに接して配置されてもよいし、側端部４ｃから離間して配置されてもよい。平面視において、互いに離間した複数の吸収体２が環状の形状に沿って設けられていてもよい。
　吸収体２は、絶縁液を吸収可能な特性を有し、たとえば多孔体を含む。多孔体は、たとえばポリウレタンなどの樹脂により形成されるスポンジなどであってもよい。吸収体２は、発泡体であってもよい。吸収体２は、絶縁体であってもよし、金属であってもよい。吸収体２は、たとえば金属多孔体および金属発泡体などであってもよい。吸収体２が金属である場合、基板１に形成された半導体素子１ａの領域が吸収体２上に配置される場合においても、吸収体２上の基板１の領域に配置されている半導体素子１ａの耐圧を測定することができる。吸収体２は、繊維を絡み合わせた不織布などであってもよい。好ましくは、吸収体２は、弾力性を有する。吸収体２が弾力性を有する場合、吸収体２上に基板１を配置した場合に、吸収体２の反発力により、吸収体２を基板１の第２の主面１ｅに対して密着させることができる。吸収体２は、基板支持部４に対して着脱可能に設けられていてもよい。吸収体２は、再利用可能であってもよいし、使い捨て可能であってもよい。
　次に、基板配置工程（Ｓ２０：図１）が実施される。図７を参照して、具体的には、基板１の第２の主面１ｅの中央部が基板支持部４の表面４ｂと接し、かつ基板１の第２の主面１ｅの中央部以外の外側部分の少なくとも一部が吸収体２に接するように基板１が配置される。つまり、基板１の第２の主面１ｅの中で、基板支持部４の表面４ｂに接する領域以外の領域の全てが吸収体２に接していてもよいし、当該領域の一部のみが吸収体２に接していてもよい。好ましくは、吸収体２は、基板１の第２の主面１ｅの全周にわたって基板１の第２の主面１ｅに接している。
　基板１が吸収体２上に載せられることにより、吸収体２が基板支持部４の第２表面４ａに対して垂直な方向に圧縮され、第２表面４ａに平行な方向に広がってもよい。好ましくは、基板支持部４の第１表面４ｂと平行な方向において、吸収体２の外周端部２ｄは、基板１の第２の主面１ｅの外周端部１ｃよりも外周側に位置するように配置される。つまり、基板１の第２の主面１ｅは、吸収体２の上端部２ｅの一部にのみ接しており、吸収体２の上端部２ｅの他の部分は、基板１の第２の主面１ｅから露出して設けられている。言い換えれば、吸収体２は、基板１の第２の主面１ｅと、基板支持部４の第２表面４ａとに挟まれた第１領域２ａと、第１領域２ａよりも外周側の第２領域２ｂとを有している。吸収体２の内周端部２ｃは、基板支持部４の側端部４ｃから離間していてもよい。
　好ましくは、基板を配置する工程において、基板支持部４の表面４ｂが、複数の半導体素子１ａの全てのチップ領域１ｂに対向するように基板１が配置される。図１５を参照して、チップ領域１ｂの各々には、少なくとも１以上の半導体素子１ａが形成されている、チップ領域１ｂは、たとえば互いに隣り合う２つの第１ダイシングライン５０ａと、互いに隣り合う２つの第２ダイシングライン５０ｂとに囲まれた長方形の領域である。全てのチップ領域１ｂとは、図１５において斜線で示す領域である。つまり、平面視において、基板支持部４の第１表面４ｂの外縁４ｅは、全てのチップ領域１ｂを取り囲むように基板１が基板支持部４の第１表面４ｂに接して配置される。また平面視において、基板１の外周端部１ｃが、基板支持部４の第１表面４ｂの外縁４ｅを取り囲むように基板１が基板支持部４の第１表面４ｂに接して配置される。基板１が基板支持部４の第１表面４ｂに接して配置された後、たとえば真空吸着により、基板１が基板支持部４の第１表面４ｂに吸着保持される。
　次に、基板１の第１の主面１ｄ上に絶縁液３が配置される。図８および図９を参照して、基板１の第１の主面１ｄの少なくとも一部が絶縁液３に覆われる。絶縁液３は、少なくともある１つの半導体素子１ａのソース電極１６およびゲート電極２７の双方を覆うように基板１の第１の主面１ｄ上に配置される（図９参照）。絶縁液３は、基板１の第１の主面１ｄ上において、複数の半導体素子１ａを覆うように配置されてもよいし、基板１の第１の主面１ｄ全面を覆うように配置されてもよい。絶縁液３は、電気絶縁性を有する液体のことである。絶縁液３は、たとえばフッ素系不活性液体であり、より特定的には、住友スリーエム社製のフロリナート（商標）である。
　次に、半導体素子の耐圧測定工程（Ｓ３０：図１）が実施される。まず、図１０を参照して、半導体素子の耐圧測定装置の構成について説明する。半導体素子の耐圧測定装置は、プローブ６と、ゲート駆動部８と、電圧印加部９とを主に有している。プローブ６は、第１プローブ６ｂと、第２プローブ６ａと、第３プローブ６ｃとを主に有する。第１プローブ６ｂと第３プローブ６ｃとの間にゲート駆動部８が設けられている。第１プローブ６ｂと第２プローブ６ａとの間に電圧印加部９が設けられている。ゲート駆動部８は、ゲート電極２７に対してゲート電圧を印加可能に構成されている。電圧印加部９は、ソース電極１６とドレイン電極２０との間に電圧を印加可能に構成されている。電圧印加部９により発生可能な電圧は、たとえば６００Ｖ以上であり、好ましくは１ｋＶ以上であり、より好ましくは３ｋＶ以上である。
　次に、半導体素子の耐圧測定方法について説明する。絶縁液３中において半導体素子１ａのソース電極１６に第１プローブ６ｂを接触させ、かつ絶縁液３中において半導体素子１ａのゲート電極２７に第３プローブ６ｃを接触させる。つまり、ソース電極１６は、絶縁液３中において第１プローブ６ｂと電気的に接続され、かつゲート電極２７は、絶縁液３中において第３プローブ６ｃと電気的に接続される。第２プローブ６ａは、基板支持部４に接続される。ドレイン電極２０は、導電性の基板支持部４を介して第２プローブ６ａと電気的に接続される。次に、第１プローブ６ｂと第２プローブ６ａとの間に、電圧印加部９により耐圧測定のための電圧が印加される。必要に応じて、ゲート駆動部８によってゲート電極２７にゲート電圧が印加される。半導体素子の耐圧を測定する工程において、吸収体２が基板１の第２の主面１ｅの外周部に接するように配置されている。たとえば、ゲート電極２７およびソース電極１６の各々の電位を０Ｖにした状態で、電圧印加部９を用いてドレイン電極２０に印加される電圧を増加させながらソース電極１６およびドレイン電極２０の間に流れるドレイン電流を電流測定部（図示せず）により測定し、ドレイン電流が所定の基準値を超えたときのソース電極１６およびドレイン電極２０の間に印加される電圧を耐圧と定義してもよい。以上のように、第１プローブ６ｂと、第２プローブ６ａとの間において半導体素子１ａの耐圧が測定される。
　次に、第１の変形例に係る吸収体２の構成について説明する。
　図１１を参照して、基板を配置する工程において、吸収体２の内周端部２ｃは、基板支持部４の側端部４ｃに接するように吸収体２が基板支持部４の第２表面４ａ上に配置されてもよい。図１１に示すように、吸収体２の外周端部２ｄは、基板１の側端部１ｆに沿った面上に位置していてもよい。
　次に、第２の変形例に係る吸収体２の構成について説明する。
　図１２を参照して、基板を配置する工程において、吸収体２の内周端部２ｃは、基板支持部４の側端部４ｃに接するように吸収体２が基板支持部４の第２表面４ａ上に配置され、かつ基板１の第２の主面１ｅの一部が吸収体２から露出していてもよい。図１１に示すように、吸収体２の外周端部２ｄは、基板１の第２の主面１ｅの外周端部１ｃから離間していてもよい。
　次に、第３の変形例に係る吸収体２の構成について説明する。
　図１３を参照して、基板を配置する工程において、吸収体２は、基板１の側端部１ｆに接するように配置されていてもよい。たとえば吸収体２の上端部２ｅは、第１の主面１ｄに対して垂直な方向において、基板１の側端部１ｆから第１の主面１ｄを超えて延出するように配置されていてもよい。吸収体２は、基板１の第２の主面１ｅと、基板支持部４の第２表面４ａとに挟まれた第１領域２ａと、第１領域２ａよりも外周側の第２領域２ｂと、第２領域２ｂ上に配置され、かつ基板１の側端部１ｆと接する第３領域２ｆとを有している。吸収体２の第３領域２ｆの上端部２ｅは、基板１の第１の主面１ｄよりも第２の主面１ｅから離れて位置している。吸収体２の内周端部２ｃは、基板支持部４の側端部４ｃから離間していてもよい。吸収体２と基板支持部４の側端部４ｃとの間に位置決め用の部材が設けられていてもよい。
　次に、第４の変形例に係る吸収体２の構成について説明する。
　図１４を参照して、基板支持部４は、第１表面４ｂと連接する第１側端部４ｃ１と、第１側端部４ｃ１と連接する第３表面４ｄと、第３表面４ｄと連接する第２側端部４ｃ２と、第２側端部４ｃ２と連接する第２表面４ａとを有していてもよい。基板を配置する工程において、吸収体２は、基板支持部４の第１側端部４ｃ１から離間され、第２側端部４ｃ２と接するように配置されていてもよい。言い換えれば、基板支持部４の第１表面４ｂの外縁が吸収体２から離間した状態で、吸収体２が基板支持部４の第２側端部４ｃ２と接している。これにより、第２側端部４ｃ２で吸収体２の位置決めを行いつつ、基板支持部４の第１表面４ｂの外縁が吸収体２から離間しているので、吸収体２から漏れ出る絶縁液が第１表面４ｂと基板１との間に侵入することを抑制することができる。
　なお、半導体素子１ａは縦型半導体素子に限定されず横型半導体素子であってもよい。図１６を参照して、横型の半導体素子の耐圧測定方法について説明する。横型の半導体素子１ａの場合、基板１の第１の主面１０ａに、ソース電極１６と、ドレイン電極２０と、ゲート電極２７とが露出している。そのため、絶縁液３中において半導体素子１ａのソース電極１６に第１プローブ６ｂを接触させ、絶縁液３中において半導体素子１ａのゲート電極２７に第３プローブ６ｃを接触、かつ絶縁液３中において半導体素子１ａのドレイン電極２０に第２プローブ６ａを接触させる。つまり、横型の半導体素子１ａの場合は、ドレイン電極２０を覆うように絶縁液３が配置され、絶縁液３中において、ドレイン電極２０が第２プローブ６ａと接続される。次に、第１プローブ６ｂと第２プローブ６ａとの間に、電圧印加部９により耐圧測定のための電圧が印加される。必要に応じて、ゲート駆動部８によってゲート電極２７にゲート電圧が印加される。たとえば、ゲート電極２７およびソース電極１６の各々の電位を０Ｖにした状態で、電圧印加部９を用いてドレイン電極２０に印加される電圧を増加させながらソース電極１６およびドレイン電極２０の間に流れるドレイン電流を電流測定部（図示せず）により測定し、ドレイン電流が所定の基準値を超えたときのソース電極１６およびドレイン電極２０の間に印加される電圧を耐圧と定義してもよい。以上のように、第１プローブ６ｂと、第２プローブ６ａとの間において半導体素子１ａの耐圧が測定される。
　また上記実施の形態において、吸収体２を基板支持部４の第２表面４ａ上に配置した後に、基板１を吸収体２および基板支持部４の第１表面４ｂ上に配置する場合について説明したが、吸収体２を配置する順番は上記実施の形態で説明した順番に限定されない。たとえば基板１を基板支持部４の第１表面４ｂ上に配置した後に、吸収体２が基板支持部４の第２表面４ａと基板１の第２の主面１ｅとの間に配置されてもよい。
　さらに上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。半導体素子の一例としてＭＯＳＦＥＴを例に挙げて説明したが、半導体素子は、ダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）およびＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
　次に、本実施の形態に係る半導体素子の耐圧測定方法の作用効果について説明する。
　本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、第１の主面１ｄと、第１の主面１ｄとは反対側の第２の主面１ｅとを有し、かつ複数の半導体素子１ａが形成された基板１と、基板支持部４と、絶縁液３を吸収可能な吸収体２とが準備される。基板１の第２の主面１ｅの中央部が基板支持部４の表面４ｂと接し、かつ基板１の第２の主面１ｅの中央部以外の部分の少なくとも一部が吸収体２に接するように基板１が配置される。基板１の第１の主面１ｄの少なくとも一部が絶縁液３に覆われ、かつ絶縁液３中において半導体素子１ａのソース電極１６に第１プローブ６ｂが接触した状態で、半導体素子１ａの耐圧が測定される。これにより、絶縁液３が基板１の第１の主面１ｄから第２の主面１ｅに回り込んで、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを抑制することができる。結果として、絶縁液が基板支持部の表面と基板の裏面との間に入り込むことにより、耐圧測定精度が劣化することを抑制することができる。また絶縁液が基板支持部の表面と基板の裏面との間に入り込むことにより、基板を基板支持部から取り外すことが困難となることを抑制することができる。
　また本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板１を配置する工程において、表面４ｂと平行な方向において、吸収体２の外周端部２ｄは、基板１の第２の主面１ｅの外周端部１ｃよりも外周側に位置するように配置される。これにより、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを効果的に抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板１を配置する工程において、吸収体２は、基板１の側端部１ｆに接するように配置される。これにより、基板支持部４に対する吸収体２の位置決めを効果的に実施することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板１を配置する工程において、吸収体２の上端部２ｅは、第１の主面１ｄに対して垂直な方向において、基板１の側端部１ｆから第１の主面１ｄを超えて延出するように配置される。これにより、基板１の第２の主面１ｅと基板支持部４の表面４ｂとの間に絶縁液３が入り込むことを効果的に抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、吸収体２は、多孔体を含む。これにより、吸収体２は、大量の絶縁液を吸収して保持することができるので、絶縁液が基板支持部の表面と基板の裏面との間に入り込むことを効果的に抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板１を配置する工程において、基板支持部４の表面４ｂが、複数の半導体素子１ａの全てのチップ領域１ｂに対向するように基板１が配置される。これにより、全てのチップ領域１ｂにおける半導体素子１ａの耐圧を測定することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板１は、炭化珪素基板１０を含む。炭化珪素基板を用いた半導体素子は、珪素基板を用いた半導体素子よりも高い耐圧を有する。上記半導体素子の耐圧測定方法は、高い耐圧を有する炭化珪素半導体装置に対して好適に利用することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、基板支持部４は、導電性材料を含む。これにより、基板支持部４は基板１を支持しつつ半導体素子の裏面電極に接続される電極として機能し得る。そのため、上記半導体素子の耐圧測定方法は、縦型半導体素子の耐圧測定に好適に利用することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、半導体素子１ａは、縦型半導体素子である。上記半導体素子の耐圧測定方法は、高耐圧を有する縦型半導体素子の耐圧測定に好適に利用することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１ａの耐圧測定方法によれば、ドレイン電極２０と、ゲート電極２７とを有する。ドレイン電極２０は、基板支持部４を介して第２プローブ６ａと電気的に接続される。ゲート電極２７は、絶縁液３中において第３プローブ６ｃと電気的に接続される。半導体素子１ａの耐圧を測定する工程において、第１プローブ６ｂと、第２プローブ６ａとの間において半導体素子の耐圧が測定される。これにより、ドレイン電極２０と、ゲート電極２７とを有する半導体素子の耐圧を測定することができる。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　基板、１ａ　半導体素子（ＭＯＳＦＥＴ）、１ｂ　チップ領域、１ｃ，２ｄ　外周端部、１ｄ　第１の主面（主面）、１０ａ　第１の主面、１ｅ，１０ｂ　第２の主面、１ｆ，４ｃ　側端部、２　吸収体、２ａ　第１領域、２ｂ　第２領域、２ｃ　内周端部、２ｅ　上端部、２ｆ　第３領域、３　絶縁液、４　基板支持部、４ａ　第２表面、４ｂ　第１表面（表面）、４ｃ１　第１側端部、４ｃ２　第２側端部、４ｄ　第３表面、４ｅ　外縁、６　プローブ、６ａ　第２プローブ、６ｂ　第１プローブ、６ｃ　第３プローブ、８　ゲート駆動部、９　電圧印加部、１０　炭化珪素基板、１１　炭化珪素単結晶基板、１２　ドリフト領域、１３　ボディ領域、１４　ソース領域、１５　ゲート酸化膜、１６　ソース電極（電極）、１６ａ　ソース電極部、１６ｂ　表面保護電極、１７　炭化珪素エピタキシャル層、１８　コンタクト領域、２０　ドレイン電極、２０ａ　ドレイン電極部、２０ｂ　裏面保護電極、２１　層間絶縁膜、２７　ゲート電極、５０　ダイシングライン、５０ａ　第２ダイシングライン、５０ｂ　第１ダイシングライン、ｘ１，ｙ１　間隔

Claims (10)

  1. 　第１の主面と、前記第１の主面とは反対側の第２の主面とを有し、かつ複数の半導体素子が形成された基板と、基板支持部と、絶縁液を吸収可能な吸収体とを準備する工程と、
    　前記基板の前記第２の主面の中央部が前記基板支持部の表面と接し、かつ前記基板の前記第２の主面の前記中央部以外の部分の少なくとも一部が前記吸収体に接するように前記基板を配置する工程と、
    　前記基板の前記第１の主面の少なくとも一部が前記絶縁液に覆われ、かつ前記絶縁液中において前記半導体素子の電極に第１プローブが接触した状態で、前記半導体素子の耐圧を測定する工程とを備えた、半導体素子の耐圧測定方法。
  2. 　前記基板を配置する工程において、前記表面と平行な方向において、前記吸収体の外周端部は、前記基板の前記第２の主面の外周端部よりも外周側に位置するように配置される、請求項１に記載の半導体素子の耐圧測定方法。
  3. 　前記基板を配置する工程において、前記吸収体は、前記基板の側端部に接するように配置される、請求項１または請求項２に記載の半導体素子の耐圧測定方法。
  4. 　前記基板を配置する工程において、前記吸収体の上端部は、前記第１の主面に対して垂直な方向において、前記基板の前記側端部から前記第１の主面を超えて延出するように配置される、請求項３に記載の半導体素子の耐圧測定方法。
  5. 　前記吸収体は、多孔体を含む、請求項１～請求項４のいずれか１項に記載の半導体素子の耐圧測定方法。
  6. 　前記基板を配置する工程において、前記基板支持部の前記表面が、複数の前記半導体素子の全てのチップ領域に対向するように前記基板が配置される、請求項１～請求項５のいずれか１項に記載の半導体素子の耐圧測定方法。
  7. 　前記基板は、炭化珪素基板を含む、請求項１～請求項６のいずれか１項に記載の半導体素子の耐圧測定方法。
  8. 　前記基板支持部は、導電性材料を含む、請求項１～請求項７のいずれか１項に記載の半導体素子の耐圧測定方法。
  9. 　前記半導体素子は、縦型半導体素子である、請求項１～請求項８のいずれか１項に記載の半導体素子の耐圧測定方法。
  10. 　前記縦型半導体素子は、ドレイン電極と、ゲート電極とを有し、
    　前記ドレイン電極は、前記基板支持部を介して第２プローブと電気的に接続され、
    　前記ゲート電極は、前記絶縁液中において第３プローブと電気的に接続され、
    　前記半導体素子の耐圧を測定する工程において、前記第１プローブと、前記第２プローブとの間において前記半導体素子の耐圧が測定される、請求項９に記載の半導体素子の耐圧測定方法。
PCT/JP2015/059894 2014-05-13 2015-03-30 半導体素子の耐圧測定方法 WO2015174150A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014099552A JP6318832B2 (ja) 2014-05-13 2014-05-13 半導体素子の耐圧測定方法
JP2014-099552 2014-05-13

Publications (1)

Publication Number Publication Date
WO2015174150A1 true WO2015174150A1 (ja) 2015-11-19

Family

ID=54479695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/059894 WO2015174150A1 (ja) 2014-05-13 2015-03-30 半導体素子の耐圧測定方法

Country Status (2)

Country Link
JP (1) JP6318832B2 (ja)
WO (1) WO2015174150A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206149A (ja) * 1999-01-14 2000-07-28 Sony Corp プロ―ブカ―ドおよび被検査体の電気特性検査方法
WO2010021070A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120315A (ja) * 1992-10-06 1994-04-28 Fujitsu Ltd 半導体装置の試験方法
JP2003100819A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 耐圧検査方法及びその装置
JP2016054189A (ja) * 2014-09-03 2016-04-14 住友電気工業株式会社 半導体素子の耐圧測定方法および半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206149A (ja) * 1999-01-14 2000-07-28 Sony Corp プロ―ブカ―ドおよび被検査体の電気特性検査方法
WO2010021070A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法

Also Published As

Publication number Publication date
JP2015216306A (ja) 2015-12-03
JP6318832B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
JP7286715B2 (ja) 半導体装置、半導体パッケージおよび電源装置
US8399962B2 (en) Semiconductor chip and process for production thereof
JP7184049B2 (ja) ゲート絶縁型トランジスタ
US8492836B2 (en) Power semiconductor device
JP5920970B2 (ja) 半導体装置
JP5560538B2 (ja) 半導体装置の製造方法
US9000495B2 (en) Semiconductor apparatus having penetration electrode and method for manufacturing the same
US20150028352A1 (en) Semiconductor device
JPWO2013042406A1 (ja) 電力用半導体装置
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2014112240A1 (ja) 炭化珪素半導体装置の製造方法
JP5655705B2 (ja) 半導体装置
JP6237408B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6291988B2 (ja) 炭化珪素半導体装置
JP6318973B2 (ja) 炭化珪素半導体装置
US9607905B2 (en) Method of measuring breakdown voltage of semiconductor element and method of manufacturing semiconductor element
JP6318832B2 (ja) 半導体素子の耐圧測定方法
WO2015015938A1 (ja) 炭化珪素半導体装置の製造方法
US10665713B2 (en) Silicon carbide semiconductor device
WO2006022287A1 (ja) サージ保護用半導体装置
KR20120047763A (ko) 반도체장치
JPWO2020162620A1 (ja) 半導体装置
WO2023042508A1 (ja) 炭化珪素半導体装置
JP7092129B2 (ja) 炭化珪素半導体装置
WO2023120715A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15792561

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15792561

Country of ref document: EP

Kind code of ref document: A1