WO2015156381A1 - 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 - Google Patents

半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 Download PDF

Info

Publication number
WO2015156381A1
WO2015156381A1 PCT/JP2015/061188 JP2015061188W WO2015156381A1 WO 2015156381 A1 WO2015156381 A1 WO 2015156381A1 JP 2015061188 W JP2015061188 W JP 2015061188W WO 2015156381 A1 WO2015156381 A1 WO 2015156381A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
layer
support plate
bonding
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/061188
Other languages
English (en)
French (fr)
Inventor
研一 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016512784A priority Critical patent/JP6210152B2/ja
Publication of WO2015156381A1 publication Critical patent/WO2015156381A1/ja
Priority to US15/063,976 priority patent/US9779968B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7448—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the bond interface between the auxiliary support and the wafer comprising two or more, e.g. multilayer adhesive or adhesive and release layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage

Definitions

  • the present invention relates to a method of processing a semiconductor substrate including the steps of bonding a support plate to a semiconductor substrate, and separating the bonded support plate from the semiconductor substrate, and a method of manufacturing a semiconductor device using the treatment method. .
  • the vertical power device comprises a plurality of layers formed by diffusing or injecting an impurity into a semiconductor substrate.
  • the drift layer (the layer in which carriers drift by an electric field) has a higher electrical resistance than the other layers, and when it is thicker, the on voltage and forward voltage drop become significantly larger, and the device steady loss Since it is not preferable because the pressure is increased, there is a demand to reduce the thickness to the thickness required for securing the pressure resistance.
  • the simplest way to reduce the thickness of the drift layer is to use a thin semiconductor substrate.
  • the thickness may be about 100 ⁇ m in the case of a Si substrate, and about 10 ⁇ m in the case of a SiC substrate.
  • the semiconductor substrate can be made thinner.
  • the thickness of the semiconductor substrate is 100 ⁇ m or less, there is a problem that the semiconductor substrate is easily warped due to stress or a problem in that the mechanical strength is insufficient due to cracking or chipping, and handling is difficult.
  • the SiC substrate has a hardness greater than that of the Si substrate, it has a low elasticity, so it tends to be broken if it is thinned, and there is concern that the production efficiency of the device and the non-defective rate will be significantly reduced.
  • manufacturing is performed using a thick semiconductor substrate, but the manufacturing method is considered in which the thickness of the semiconductor substrate is reduced before the end of manufacturing to make the semiconductor substrate of the finished product thinner.
  • the thick semiconductor substrate 101 is introduced into the process, and the required semiconductor functional region 103 is formed on the surface 102 of the semiconductor substrate 101.
  • a support plate 105 is bonded to the surface 102 of the semiconductor substrate 101 via an adhesive layer 104 and reinforced, and the semiconductor substrate 101 is ground by CMP (chemical mechanical polishing) or the like. Reduce to the design thickness.
  • CMP chemical mechanical polishing
  • FIG. 5C the required back surface functional layer 107 is formed on the back surface 106 of the thinned semiconductor substrate.
  • FIG. 5D a method has been proposed in which the support plate 105 is peeled off to obtain a thin semiconductor substrate 101. During the process, since the semiconductor substrate 101 is reinforced by the support plate 105, mechanical strength and physical strength are high, and handling of the semiconductor substrate is facilitated.
  • Patent Document 1 the SiC substrate and the supporting substrate are bonded to each other using wax, adhesive tape, adhesive, etc., and in the heat process after bonding, the thermal load is applied to the adhesive using local annealing such as laser annealing.
  • local annealing such as laser annealing.
  • Patent Document 2 a step of forming a first buffer film having a surface with a surface roughness R rms of 0.1 to 10000 nm on at least one of the group III nitride semiconductor substrate and the first support substrate. And a method of manufacturing a bonded substrate including the step of bonding the group III nitride semiconductor substrate to the first support substrate via the first buffer film.
  • the application layer of the polymer adhesive is exposed to the through portion by penetration etching from the back surface of the Si substrate, and the adhesive is exposed to acid, alkali, gas, plasma, etc. Problem has occurred.
  • the present invention has been made in consideration of the above problems, and an object of the present invention is a semiconductor including a step of bonding a support plate to a semiconductor substrate, and a step of separating the bonded support plate from the semiconductor substrate. It is an object of the present invention to provide a method of processing a substrate and a method of manufacturing a semiconductor device using the method.
  • the wavelength of the laser beam is substantially set on one main surface of the semiconductor substrate mainly composed of a material that substantially transmits the wavelength of the laser beam.
  • a support plate mainly composed of a material to be transmitted through in a vacuum, and a bonding step of pressing and bonding in vacuum with an intermediate layer mainly composed of a material absorbing the laser beam, and the support plate And a separation step of separating the semiconductor substrate and the support plate after the laser light is irradiated from the side to cause the intermediate layer to absorb the laser energy.
  • the semiconductor substrate and the support plate can be pressed through the intermediate layer, and the intermediate layer can be joined as the bonding layer.
  • the mechanical strength is enhanced, and cracking of the semiconductor substrate can be prevented. This facilitates handling of the semiconductor substrate.
  • the bonding portion is irradiated with laser light from the support plate side to cause a large number of cracks in the bonding layer, and the bonding layer is broken to make the support plate unnecessary from the semiconductor substrate. It can be separated. Then, only the intended semiconductor substrate can be obtained, and furthermore, the surface to which the support plate is adhered can be used for other purposes.
  • the semiconductor substrate and the support plate are a silicon carbide or gallium nitride semiconductor substrate.
  • the bonding step is preferably performed at a pressure of 10 ⁇ 5 Pa or less.
  • the bonding step is preferably performed after irradiating the bonding surface of the semiconductor substrate and / or the support plate with an ion beam or an atomic beam.
  • the element used for the beam is preferably at least one rare gas selected from helium, neon, argon, krypton, and xenon.
  • the bonding property can be enhanced by cleaning the bonding surface and activating the surface atoms.
  • the wavelength of the laser light is preferably at least one selected from the wavelengths of 390 nm or more and 1000 nm or less.
  • the bonding layer absorb the energy of the laser beam by transmitting the support plate made of silicon carbide.
  • a pressing force for bonding the semiconductor substrate and the support plate is preferably 9.8 kPa or more.
  • the intermediate layer is an amorphous Si layer stacked on the bonding surfaces of the semiconductor substrate and the support plate.
  • the intermediate layer is sequentially stacked on an amorphous Si layer stacked on one of the bonding surfaces of the semiconductor substrate and the support plate, and on the other bonding surface.
  • it is an amorphous Si layer, a metal layer, or an amorphous Si layer.
  • the intermediate layer is preferably an amorphous Si layer, a metal layer, or an amorphous Si layer sequentially stacked on the bonding surfaces of the semiconductor substrate and the support plate.
  • the intermediate layer is an amorphous Si layer and a metal layer sequentially stacked on the bonding surface of the semiconductor substrate and the support plate.
  • the high temperature process necessary for device formation can be performed after bonding.
  • the thickness of the metal layer constituting the intermediate layer is preferably 2 nm or more and 200 nm or less.
  • the energy of the laser beam can be absorbed by the metal layer to protect the underlying semiconductor functional area from being destroyed.
  • the total thickness of the amorphous Si layers constituting the intermediate layer is preferably thicker than the thickness of the metal layer.
  • the amorphous Si layer and the metal layer react to form the silicide layer, a part of the amorphous Si layer remains, so the bonding layer is surely destroyed by the laser irradiation, and the semiconductor substrate The support plate can be separated.
  • the absorption site of the main energy in the intermediate layer by the laser beam is the It is preferable to adjust the focal depth of the laser light so as to be located closer to the support plate than the metal layer.
  • the amorphous Si layer located closer to the support plate than the metal layer can be broken efficiently.
  • a method of manufacturing a semiconductor device comprises: a first device forming step of forming a semiconductor functional region on one main surface of a semiconductor substrate whose main component is a material that substantially transmits the wavelength of laser light; A support plate whose main component is a material that substantially transmits the wavelength of the laser light is opposed in vacuum to the surface on which the region is formed, and an intermediate layer whose main component is the material that absorbs the laser light is sandwiched.
  • the semiconductor substrate and the support plate be a 3C, 4H or 6H polytype silicon carbide semiconductor substrate.
  • the 4H or 6H polytype silicon carbide semiconductor substrate having few crystal defects and excellent electrical characteristics can be suitably used for manufacturing a semiconductor device.
  • the second device forming step preferably includes a heating step of 600 ° C. or higher.
  • the bonding step is a bonding step in which an amorphous Si layer laminated on each bonding surface of the semiconductor substrate and the support plate is an intermediate layer and bonded between the amorphous Si layers. Is preferred.
  • an amorphous Si layer, a metal layer, and an amorphous Si layer sequentially stacked on the bonding surfaces of the semiconductor substrate and the support plate are used as intermediate layers. It is preferable that it is a joining process which joins between amorphous Si layers.
  • the bonding step is sequentially stacked on an amorphous Si layer stacked on one of the bonding surfaces of the semiconductor substrate and the support plate and on the other bonding surface.
  • it is a bonding step in which an amorphous Si layer, a metal layer, and an amorphous Si layer are used as an intermediate layer and bonding is performed between the amorphous Si layers.
  • an amorphous Si layer and a metal layer sequentially stacked on the bonding surface of the semiconductor substrate and the support plate are used as an intermediate layer. It is preferable that it is a joining process.
  • the high temperature process necessary for device formation can be performed after bonding.
  • the surface on which the semiconductor functional region is formed be subjected to planarization treatment after the first device forming step.
  • the bonding property is improved because the bonding surface is flat.
  • the semiconductor substrate and the support plate can be pressed through the intermediate layer, and the intermediate layer can be joined as the bonding layer.
  • the mechanical strength is enhanced, and cracking of the semiconductor substrate can be prevented. This facilitates handling of the semiconductor substrate.
  • the bonding portion is irradiated with laser light from the support plate side to cause a large number of cracks in the bonding layer, and the bonding layer is broken to make the support plate unnecessary from the semiconductor substrate. It can be separated. Then, only the intended semiconductor substrate can be obtained, and furthermore, the surface to which the support plate is adhered can be used for other purposes.
  • Example 1 a method of processing a semiconductor substrate according to a first embodiment of the present invention, including a bonding step of bonding the SiC substrate and the support plate, and a separation step of separating the SiC substrate and the support plate
  • the method of using the MOSFET to manufacture is described in detail with reference to FIG.
  • an n-type 4H—SiC crystal with a diameter of 3 inches, a thickness of 350 ⁇ m, and an impurity concentration of 1 ⁇ 10 18 cm ⁇ 3 (polytype of 4H or 6H is preferable for device manufacture) is used.
  • the surface of the SiC substrate 1 is planarized to have a surface roughness Ra ⁇ 0.1 nm by a planarization process such as CMP (chemical mechanical polishing).
  • An n-type epitaxial SiC layer (not shown directly but included in the SiC substrate 1) is deposited on the planarized surface of the SiC substrate with an impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 and a thickness of 10 ⁇ m.
  • a MOS transistor including a gate electrode, a p-type channel region, an n-type source region, a source contact electrode and the like is formed in the n-type epitaxial SiC layer to form a semiconductor active region 3 (FIG. )).
  • a surface protective film that does not deteriorate at 1000 ° C., such as an amorphous Si film, a silicon nitride film, a silicon oxide film, or a silicon oxynitride film can be formed.
  • the outermost surface of the surface protective film is easily affected by the surface irregularities of the semiconductor active region 3 and the flatness thereof is reduced. Therefore, the support plate may be subjected to planarization before bonding.
  • the main surface 2 on the semiconductor active region 3 side of the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4 are joined in the following process.
  • the main surface 2 on the side of the semiconductor active region 3 of the SiC substrate 1 on which the MOSFET is formed and the main surface of the SiC support plate 4 are arranged to face each other in a vacuum furnace at a vacuum of 10 -6 Pa not shown.
  • the surfaces facing each other are irradiated with 200 W of Ar (argon) ion beam 5 and vapor phase etching is performed to clean the bonding surface and to activate the surface atomic layer.
  • Ar argon
  • the degree of vacuum is not limited to 10 ⁇ 6 Pa, and the bonding surface can be easily activated if it is a high vacuum at a pressure of 10 ⁇ 5 Pa or less.
  • the beam irradiated to the bonding surface is not limited to the Ar ion beam 5 but may be an ion beam or an atomic beam. Suitable elements used for the beam include one or more rare gases selected from helium, neon, argon, krypton, and xenon.
  • the thickness of the SiC support plate 4 is not particularly limited, but may be, for example, about 500 ⁇ m to 1000 ⁇ m.
  • the material of the support plate 4 is preferably the same material as the SiC substrate 1 from the viewpoint of the linear expansion coefficient, but it is particularly limited as long as the linear expansion coefficient is close and a laser beam of a wavelength described later is transmitted.
  • the same polytype SiC substrate which is unsuitable for device formation due to excessive dislocation, but is inexpensive and available, another cheap polytype SiC substrate such as 3C, or other similar characteristics. Materials may be used.
  • the support plate can also be used again and again.
  • an amorphous Si layer 6 is formed to a thickness of 10 nm on each of the ion beam-irradiated surfaces of the SiC substrate 1 and the SiC support plate 4 disposed in the vacuum furnace (FIG. 1 (c)).
  • the surface of the amorphous Si layer 6 is vapor-phase etched by irradiation with an Ar ion beam 5 (FIG. 1 (d)).
  • the two After activating the surface of the amorphous Si layer 6 by irradiation with the Ar ion beam 5, as shown by the arrows in FIG. 1 (e), the two are immediately pressed in vacuum to form the amorphous Si bonding layer 8a.
  • the pressing force in a high vacuum of 10 -5 Pa to 10 -7 Pa is It may be about 9.8 kPa or more. However, in order to prevent unintended separation during the process, in view of safety, the pressing force is preferably about 98 kPa to 980 kPa.
  • the main surface 2 on the semiconductor active region 3 side of the SiC substrate 1 on which the MOSFET is formed is opposed to the main surface of the SiC support plate 4 and the Ar ion beam 5 is irradiated thereto. It is not necessary to do this, and it is also possible to activate the surface one by one. In the case of activation one by one, it is necessary to bond the two substrates before the surface after activation is contaminated, but by simultaneously activating the two substrates facing each other, it is possible to immediately after activation. Because there is no concern about surface contamination.
  • a back side process is performed as a second device process on the SiC substrate 1 in which the MOSFET to which the SiC support plate 4 is bonded is formed.
  • a thickness portion shown by a broken line from the back side of the SiC substrate 1 on which the MOSFET is formed is scraped off by grinding and the like.
  • the SiC substrate having a thickness of 350 ⁇ m at the time of introduction is thinned to a thickness of 10 ⁇ m at the time of finishing.
  • the polishing by the above-mentioned CMP processing is performed.
  • FIG. 1 (g) shows the case where a concave pattern is provided.
  • a 50 nm Ni contact electrode layer (not shown) is formed and high temperature annealing at about 1000.degree. Treatment is performed to form a Ni silicide layer.
  • a drain electrode film 10 made of a Ti film and a Ni film is stacked on the silicide layer.
  • the front surface side of the SiC substrate 1 on which a thin MOSFET with a thickness of 10 ⁇ m is formed is reinforced by the SiC support plate 4, and therefore, substrate cracking and chipping can be prevented (FIG. 1). (G)).
  • the SiC support plate 4 is formed on the SiC substrate 1 on which the MOSFET is formed. In the bonded state, a high temperature process at 600 ° C. or higher can be performed.
  • the depth of focus is adjusted to the Si bonding layer 8a (intermediate layer 8) and the laser beam 9 is irradiated.
  • the laser beam 9 has a wavelength of 532 nm. At this wavelength, the laser beam 9 passes through the SiC support plate and is absorbed by the amorphous Si bonding layer 8a (intermediate layer 8) to generate thermal energy.
  • the temperature of the amorphous Si bonding layer 8a (intermediate layer 8) rises rapidly and expands and shrinks, so that the amorphous Si bonding layer 8a (intermediate layer 8) is broken due to a large number of cracks or the like.
  • the location of the amorphous Si bonding layer 8 a (intermediate layer 8) destroyed by the irradiation of the laser beam 9 is indicated by the reference numeral 11.
  • the laser beam 9 passes through the SiC support plate 4 and has a wavelength sufficiently absorbed by the amorphous Si bonding layer 8a (intermediate layer 8).
  • the light transmission wavelength of SiC-4H is about 380 nm or more
  • that of SiC-3C is about 556 nm or more
  • that of SiC-6H is about 411 nm or more.
  • the light transmission wavelength of the Si semiconductor is about 1100 nm or more.
  • the wavelength is 1000 nm or more, the absorption edge of the Si film is lowered because it is close to the absorption edge of Si, which is not preferable.
  • the wavelength of the laser beam 9 is selected from the range of 380 nm or more and 1000 nm or less. It irradiates, scanning so that it may become a grid
  • the shape of the amorphous Si bonding layer 8a (intermediate layer 8) to be broken down by combining the focal depth of the laser beam 9 is spot-like (pulse-like) by the pulse laser beam 9, continuous linear by continuous laser beam, or the like May be formed in combination.
  • a wire or a flaky jig (not shown) is inserted between the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4 to break the amorphous Si junction.
  • the layer 8a (intermediate layer 8) is separated into two by applying a peeling stress. Since the amorphous Si bonding layer 8a (intermediate layer 8) is broken by the irradiation of the laser light 9 and many cracks are formed, the bonding strength is significantly reduced. Therefore, by inserting a wire or a thin plate-like jig (not shown) on the side surfaces of both substrates as described above, the bonding layer can be broken at once and separated easily.
  • the back surface of the SiC substrate 1 on which the MOSFET is formed is attached to the second support by a known method such as an adhesive.
  • the bonding layer residue 12 which is the residue of the amorphous Si bonding layer 8a remaining on the peeling surface of the SiC substrate 1 on which the MOSFET is formed in the previous process and the surface protection film under the amorphous Si bonding layer are removed by a known etchant.
  • an electrode and a passivation film are formed on the front surface of the SiC substrate 1 on which the MOSFET attached to the support is formed. From the above, it is possible to obtain the SiC substrate 1 in which a MOSFET having a thickness of 10 ⁇ m and a concave pattern on the back surface is formed.
  • Example 2 About the processing method of a semiconductor substrate including the joining process of joining a SiC substrate and a support plate concerning Example 2 of the present invention, and the separation process of separating a SiC substrate and a support plate using this processing method The method of manufacturing the MOSFET will be described with reference to FIG.
  • the first device process for forming the MOSFET on the SiC substrate 1 is the same as that of the first embodiment (FIG. 1 (b) is shown as FIG. 2 (a)).
  • the ion beam 5 is irradiated in vacuum to the opposing surfaces 2 of the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4, and vapor phase etching is performed to activate the surfaces.
  • the ion beam uses a 200 W Ar ion beam.
  • an amorphous Si layer 6 (20 nm in thickness) is formed respectively on the surface of the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4 irradiated with the ion beam 5 (FIG. 2 (b)).
  • a metal layer 7 (20 nm thick) such as Ni, and further thereon, an amorphous Si layer 6 (thick 20 nm) to form a film.
  • the thickness of the Ni metal layer 7 can be selected from the range of 2 to 200 nm, more preferably from the range of 5 to 100 nm.
  • the surface of the opposing amorphous Si layer 6 is vapor-phase etched again using the Ar ion beam 5 (FIG. 2 (d)).
  • the surface of the amorphous Si layer 6 is activated by the irradiation of the Ar ion beam 5, as shown in FIG. 2 (e)
  • both the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4 are as shown by arrows.
  • the amorphous Si bonding layer 8 a sandwiching the Ni metal layer 7 is formed.
  • the thickness of the Ni metal layer 7 is preferably in the range of 2 to 200 nm, more preferably 5 to 100 nm.
  • the back surface process (second device process) of the SiC substrate 1 on which the MOSFETs shown in FIGS. 2 (f) to 2 (i) are formed is the same as that of the first embodiment.
  • the Ni metal layer 7 is included in the amorphous Si bonding layer 8a unlike the first embodiment. Therefore, depending on the annealing conditions, the Ni metal layer 7 is an amorphous Si layer 6 May form a silicide layer (not shown).
  • this silicide layer has a possibility that the destruction of the bonding layer 8 by the laser beam 9 may become unstable for the reason that the composition ratio is not constant in the depth direction, the amorphous Si layer 6 in the bonding layer 8
  • the laser light 9 remains without being silicided on the side irradiated with the laser light 9 than the Ni metal layer 7. Therefore, it is desirable that the amorphous Si layer 6 be thicker than the Ni metal layer 7.
  • the thickness of the bonded amorphous Si layer 6 is 40 nm in which the thickness on the support side is 20 nm and the total thickness of 20 nm, and the thickness of the amorphous Si layer on the Ni metal layer 7 is 20 nm Therefore, the total thickness is 60 nm, and the thickness of the Ni metal layer 7 is greater than 20 nm.
  • the amorphous Si layer 6 becomes thicker than the Ni metal layer 7 on the irradiation surface side of the laser beam 9, so that the rate at which the thermal energy generated by the laser beam 9 is absorbed by the amorphous Si layer 6 is Become more.
  • the surface of the SiC substrate 1 having the MOSFET formed over the Ni metal layer 7 is less likely to reach the surface and formed on the surface of the SiC substrate 1 having the MOSFET formed. This is preferable because the adverse effect on the semiconductor functional area 3 being eliminated is eliminated.
  • the Ni metal layer 7 is formed on the facing surface on the side of the SiC substrate 1 on which the MOSFET is formed, but may be formed on the facing surface on the side of the SiC support plate 4 .
  • Example 3 About the processing method of a semiconductor substrate including the joining process of joining a SiC substrate and a support plate concerning Example 3 of the present invention, and the separation process of separating a SiC substrate and a support plate using this processing method A method of manufacturing the MOSFET will be described with reference to FIG.
  • Example 2 not only the amorphous Si layer 6 but also the metal layer 7 (Ni metal layer 7) is included as a layer included in the bonding layer 8a.
  • the Ni metal layer 7 is formed on one of the opposing surfaces of the SiC substrate 1 on which the MOSFET is formed and the support plate 4.
  • the amorphous Si layer 6 / Ni metal layer 7 is formed on each of the opposing surfaces of the SiC substrate 1 on which the MOSFET is formed and the support plate 4 as shown in FIG.
  • This is a manufacturing method in which three layers of the amorphous Si layer 6 are formed. That the bonding is performed between the amorphous Si layers 6 is the same as the first and second embodiments, and the other processes are also the same as the second embodiment.
  • the irradiation of the laser light 9 is performed so as to adjust the focal depth to the bonded amorphous Si layer 6.
  • the broken amorphous Si layer residue 12b and Ni metal layer residue 12a remain as bonding layer residue 12 in each of the separated SiC substrates, but amorphous Si layer residue 12b Can be removed easily because the Ni metal layer residue 12a thereon is lifted off.
  • Example 4 The fourth embodiment of the present invention is basically the same as the third embodiment. The difference from Example 3 is that iron (Fe) is used as the metal film 7 and the film thickness of each of the amorphous Si layer 6 / Fe metal layer 7 / amorphous Si layer 6 is 10 nm / 3 nm / 10 nm. is there.
  • the bonding layer residue 12 remains on each of the SiC substrates separated by irradiating the amorphous Si layer 6 so as to adjust the focal depth, but it can be easily removed.
  • adhesion to Si is good and mechanical strength may be maintained even in the process at 1000 ° C.
  • Various metals other than Ni and Fe can be applied. is there.
  • Example 5 About the processing method of a semiconductor substrate including the joining process of joining the SiC substrate and the support plate according to the fifth embodiment of the present invention, and the separation process of separating the SiC substrate and the support plate The method of manufacturing the MOSFET will be described with reference to FIG.
  • the fifth embodiment is different from the first to fourth embodiments in that bonding for forming a bonding layer is performed not between amorphous Si layers 6 but between Ni metal layers 7. Therefore, the amorphous Si layer 6 / Ni metal layer 7 is laminated on both the SiC substrate 1 on which the MOSFET is formed, the support plate 4 and the opposite surface. Then, after activating the surface of the Ni metal layer 7 by Ar ion beam 5 irradiation, the SiC substrate 1 on which the MOSFET is formed and the SiC support plate 4 are immediately moved as shown by the arrows, as shown in FIG. By pressing in vacuum, the bonding layer 8 b of the Ni metal layers 7 is formed.
  • the Ni metal layer 7 can be broken down and separated by the laser beam 9 irradiation at a lower temperature than the amorphous Si layer 6, the laser beam 9 having energy lower than that of the separation between the amorphous Si layers 6 is sufficient. It is easy.
  • the SiC support plate 4 on which the MOSFET is formed is processed to a thickness of 100 ⁇ m or less.
  • the high temperature process (up to about 1300 ° C. in the vicinity of the Si melting point) becomes possible in the state where the is stuck.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

　半導体基板に支持板を接合する工程と、前記接合した支持板を前記半導体基板から分離する工程とを含む半導体基板の処理方法、及び該処理方法を用いる半導体装置の製造方法を提供する。レーザ光の波長を実質的に透過する材料を主成分とする半導体基板１の主面、及び前記レーザ光の波長を実質的に透過する材料を主成分とする支持板４の主面に、前記レーザ光を吸収する材料を主成分とする中間層８をそれぞれ形成し、前記中間層８を形成した半導体基板の主面と前記中間層を形成した支持板とを対向させ、真空中で押圧して接合する接合する。また、前記支持板側から前記レーザ光９を照射し、前記中間層８にレーザエネルギーを吸収させて破壊し、前記半導体基板１と前記支持板４とを分離する分離する。

Description

半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
　本発明は、半導体基板に支持板を接合する工程と、前記接合した支持板を前記半導体基板から分離する工程と、を含む半導体基板の処理方法、及び該処理方法を用いる半導体装置の製造方法に関する。
　縦型パワーデバイスは、半導体基板に不純物を拡散又は注入して形成された複数の層を備える。これらの層のうち、ドリフト層（キャリアが電界によりドリフト走行する層）は、他の層に比べると電気抵抗が高く、厚くするとオン電圧や順方向電圧降下が顕著に大きくなり、デバイスの定常損失が増加するので好ましくないため、耐圧確保のために必要とされる厚さまで薄くしたいという要求がある。
　ドリフト層の厚さを薄くする最も簡単な方法は、薄い半導体基板を使用することである。例えば、定格電圧が６００Ｖの場合、Ｓｉ基板ならば厚さは１００μｍ程度でよく、ＳｉＣ基板ならば厚さは１０μｍ程度でよい。そして、フィールドストップ層を備える構造では、空乏層の伸びを抑制するので、半導体基板はさらに薄くすることができる。
　ただし、半導体基板の厚さが１００μｍ以下になると、応力によって反り易いという問題や、機械的強度不足から割れたり欠けたりし易いという問題があり、ハンドリングには困難を伴う。特に、ＳｉＣ基板は、Ｓｉ基板に比べて硬度は大きいが、弾力性が小さいため、薄くすると割れ易くなり、デバイスの生産効率や良品率を著しく低下させることが懸念されている。
　上記の対策として、半導体基板の割れ欠け頻度を少なくするために厚い半導体基板を用いて製造するが、製造終了前に半導体基板を減厚して完成品の半導体基板を薄くする、製造方法が考えられる。
　具体的には、図５（ａ）に示すように、厚い半導体基板１０１をプロセスに投入し、半導体基板１０１の表面１０２に所要の半導体機能領域１０３を形成する。次いで、図５（ｂ）に示すように、半導体基板１０１の表面１０２に接着層１０４を介して支持板１０５を接合して補強し、半導体基板１０１をＣＭＰ（化学機械研磨）等により研削して設計厚さまで減厚する。次いで、図５（ｃ）に示すように、減厚した半導体基板の裏面１０６に所要の裏面機能層１０７を形成する。最後に、図５（ｄ）に示すように、支持板１０５を剥がして、薄い半導体基板１０１を得る方法が提案されている。プロセス中は、支持板１０５によって半導体基板１０１が補強されているため、機械的強度、物理的強度が高く、半導体基板のハンドリングが容易になる。
　例えば、特許文献１には、ワックス、接着テープ、接着剤等を用いてＳｉＣ基板と支持基板とを接着し、接着後の熱工程においてはレーザーアニールなどの局所アニールを用いて接着剤に熱負荷がかからないようにする、ＳｉＣデバイスの製造方法が開示されている。
　一方、特許文献２には、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方の表面に、表面粗さＲｒｍｓが０．１～１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、前記第１緩衝膜を介して、前記第１支持基板に前記III族窒化物半導体基板を貼り合わせる工程とを含む、貼り合わせ基板の製造方法が開示されている。
特開２００９－５０９３３９号公報（段落００３６～００４４） 特開２０１０－２３２６２５号公報（要約の課題、段落０００９）
　しかしながら、半導体基板と支持基板との接着にワックスや高分子系接着剤等の、耐熱性の低い接着剤を使用すると、製造工程において耐熱温度以上に加熱された場合は、接合部にボイド発生して剥離したり、周囲を汚染したり、接着剤の化学的性質が変化してＳｉ半導体基板と支持板とを分離できなくなる不具合が発生する。このような方法では、半導体基板接着後のプロセスが、接着剤の耐熱温度（１００℃～４００℃）以下に制限されるという問題がある。
　ＳｉＣ基板を用いる場合は、コンタクト抵抗低減のため１０００℃近い高温熱処理を必要とし、ＳｉＣ基板の熱伝導もよいので、ＳｉＣ基板接着部の温度を高分子系接着剤の耐熱温度以下に抑えて、熱処理することは容易ではなかった。
　また、逆阻止型ＩＧＢＴを製造する場合は、Ｓｉ基板裏面からの貫通エッチングによって、高分子系接着剤の塗布層が貫通部に露出し、接着剤が酸、アルカリ、ガス、プラズマ等に曝されて不具合が生じるという問題があった。
　本発明は、上記課題を考慮してなされたものであり、本発明の目的は、半導体基板に支持板を接合する工程と、前記接合した支持板を前記半導体基板から分離する工程とを含む半導体基板の処理方法、及び該処理方法を用いる半導体装置の製造方法を提供することにある。
　上記目的を達成するため、本発明の半導体基板の処理方法は、レーザ光の波長を実質的に透過する材料を主成分とする半導体基板の一方の主面に、前記レーザ光の波長を実質的に透過する材料を主成分とする支持板を真空中で対向させ、前記レーザ光を吸収する材料を主成分とする中間層を挟んで真空中で押圧しながら接合する接合工程と、前記支持板側から前記レーザ光を照射し、前記中間層にレーザエネルギーを吸収させた後、前記半導体基板と前記支持板とを分離する分離工程と、を含むことを特徴とする。
　本発明によれば、半導体基板と支持板とを中間層を介して押圧し、中間層を接合層として接合することができる。半導体基板に支持板を接合すると機械的強度が高まり、半導体基板の割れを防止することができる。これによって、半導体基板の取り扱いが容易になる。また、デバイスを形成した後、上記接合部に支持板側からレーザー光を照射して、前記接合層に多数のクラックを生じせしめ、接合層を破壊して半導体基板から不要となった支持板を分離することができる。そして、目的とする半導体基板だけを得ることができ、更には、支持板を接着していた面を他の目的に使用できる。
　本発明の半導体基板の処理方法において、前記半導体基板及び前記支持板が、炭化ケイ素又は窒化ガリウム半導体基板であることが好ましい。
　上記態様によれば、レーザ光の波長を実質的に透過する炭化ケイ素や窒化ガリウム半導体基板において好適に用いることができる。
　本発明の半導体基板の処理方法において、前記接合工程は、圧力１０－５Ｐａ以下の真空度で行われることが好ましい。
　上記態様によれば、接合の妨げとなる、接合面の表面酸化を防止することができる。
　本発明の半導体基板の処理方法において、前記接合工程は、前記半導体基板、及び／又は、前記支持板の接合面にイオンビーム又は原子ビームを照射してから行われることが好ましい。
　また、本発明の半導体基板の処理方法において、前記ビームに用いる元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれる１種以上の希ガスであることが好ましい。
　上記態様によれば、接合面をクリーニングするとともに、表面原子を活性化させて、接合性を高めることができる。
　本発明の半導体基板の処理方法において、前記レーザ光の波長は、３９０ｎｍ以上、１０００ｎｍ以下の波長から選ばれる１種以上であることが好ましい。
　上記態様によれば、炭化ケイ素で構成された支持板を透過させて、接合層にレーザ光のエネルギーを吸収させることができる。
　本発明の半導体基板の処理方法において、前記半導体基板と前記支持板とを接合する押圧力は、９．８ｋＰａ以上であることが好ましい。
　上記態様によれば、製造工程における、意図しない半導体基板と支持板との分離を防止することができる。
　本発明の半導体基板の処理方法において、前記中間層は、前記半導体基板及び前記支持板のそれぞれの接合面に積層されたアモルファスＳｉ層であることが好ましい。
　または、本発明の半導体基板の処理方法において、前記中間層は、前記半導体基板及び前記支持板うち、いずれか一方の接合面に積層されたアモルファスＳｉ層と、もう一方の接合面に順次積層されるアモルファスＳｉ層、金属層、アモルファスＳｉ層であることが好ましい。
　または、本発明の半導体基板の処理方法において、前記中間層は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層、金属層、アモルファスＳｉ層であることが好ましい。
　または、本発明の半導体基板の処理方法において、前記中間層は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層と金属層であることが好ましい。
　上記態様によれば、耐熱性の高い中間層材料によって接合できるので、接合した後に、デバイス形成に必要な高温プロセスを実施することができる。
　本発明の半導体基板の処理方法において、前記中間層を構成する前記金属層の厚さは、２ｎｍ以上、２００ｎｍ以下であることが好ましい。
　上記態様によれば、金属層にレーザ光のエネルギーを吸収させて、その下にある半導体機能領域が破壊されないように防御することができる。
　本発明の半導体基板の処理方法において、前記中間層を構成するアモルファスＳｉ層の合計の厚さは、前記金属層の厚さよりも厚いことが好ましい。
　上記態様によれば、アモルファスＳｉ層と金属層とが反応してシリサイド層が形成されたとしても、アモルファスＳｉ層が一部残るため、レーザ照射によって確実に接合層を破壊して、半導体基板と支持板を分離することができる。
　本発明の半導体基板の処理方法において、前記支持板側から前記レーザ光を照射して前記中間層にレーザエネルギーを吸収させる際に、前記レーザ光による中間層での主たるエネルギーの吸収箇所が、前記金属層よりも支持板側に位置するようにレーザー光の焦点深度を調整することが好ましい。
　上記態様によれば、前記金属層よりも支持板側に位置するアモルファスＳｉ層を効率的に破壊することができる。
　本発明の半導体装置の製造方法は、レーザ光の波長を実質的に透過する材料を主成分とする半導体基板の一方の主面に半導体機能領域を形成する第一デバイス形成工程と、前記半導体機能領域を形成した面に、前記レーザ光の波長を実質的に透過する材料を主成分とする支持板を真空中で対向させ、前記レーザ光を吸収する材料を主成分とする中間層を挟んで真空中で押圧しながら接合する接合工程と、前記半導体基板の他方の主面を削って減厚する工程と、前記減厚した他方の主面に半導体機能領域を形成する第二デバイス形成工程と、前記支持板側から前記レーザ光を照射し、前記中間層にレーザエネルギーを吸収させた後、前記半導体基板と前記支持板とを分離する分離工程と、を含むことを特徴とする。
　上記態様によれば、製造工程における半導体基板の割れを防止することができる。これによって、半導体基板の取り扱いが容易になる。また、接合後にデバイス形成などの高温処理を問題なく行うことができる。
　本発明の半導体装置の製造方法において、前記半導体基板及び前記支持板が、３Ｃ,４Ｈまたは６Ｈのポリタイプの炭化ケイ素半導体基板であることが好ましい。
　上記態様によれば、結晶欠陥が少なく、電気特性に優れた４Ｈまたは６Ｈのポリタイプの炭化ケイ素半導体基板を半導体装置の製造に好適に用いることができる。
　本発明の半導体装置の製造方法において、前記第二デバイス形成工程が、６００℃以上の加熱工程を含むことが好ましい。
　上記態様によれば、第二デバイス形成工程におけるプロセス上の制約が緩和される。
　本発明の半導体装置の製造方法において、前記接合工程は、前記半導体基板及び前記支持板のそれぞれの接合面に積層されたアモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程であることが好ましい。
　または、本発明の半導体装置の製造方法において、前記接合工程は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層、金属層、アモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程であることが好ましい。
　または、本発明の半導体装置の製造方法において、前記接合工程は、前記半導体基板及び前記支持板うち、いずれか一方の接合面に積層されたアモルファスＳｉ層と、もう一方の接合面に順次積層されるアモルファスＳｉ層、金属層、アモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程であることが好ましい。
　または、本発明の半導体装置の製造方法において、前記接合工程は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層と金属層を中間層とし、該金属層間で接合する接合工程であることが好ましい。
　上記態様によれば、耐熱性の高い中間層材料によって接合できるので、接合した後に、デバイス形成に必要な高温プロセスを実施することができる。
　本発明の半導体装置の製造方法において、前記第一デバイス形成工程の後に、前記半導体機能領域を形成した面に平坦化処理を施すことが好ましい。
　上記態様によれば、接合面が平坦になるので、接合性がよくなる。
　本発明によれば、半導体基板と支持板とを中間層を介して押圧し、中間層を接合層として接合することができる。半導体基板に支持板を接合すると機械的強度が高まり、半導体基板の割れを防止することができる。これによって、半導体基板の取り扱いが容易になる。また、デバイスを形成した後、上記接合部に支持板側からレーザー光を照射して、前記接合層に多数のクラックを生じせしめ、接合層を破壊して半導体基板から不要となった支持板を分離することができる。そして、目的とする半導体基板だけを得ることができ、更には、支持板を接着していた面を他の目的に使用できる。
本発明の実施例１に係る製造工程を示す断面概略図である。 本発明の実施例２に係る製造工程を示す断面概略図である。 本発明の実施例３に係る製造工程を示す断面概略図である。 本発明の実施例５に係る製造工程を示す断面概略図である。 従来の半導体基板の処理方法に係る断面概略図である。
　以下に述べる実施形態の説明および添付図面においては、同様の構成には同一の符号を付し、重複する説明を省略する。また、以下の説明に用いられる添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。また、本発明はその要旨を超えない限り、以下に説明する実施形態の記載に限定されるものではない。
　［実施例１］
　以下、本発明の実施例１に係る、ＳｉＣ基板と支持板とを接合する接合工程、及びＳｉＣ基板と支持板とを分離する分離工程を含む、半導体基板の処理方法について、また該処理方法を用いてＭＯＳＦＥＴを製造する方法について、図１を参照しながら、詳細に説明する。
　ＳｉＣ基板１としては、直径３インチ、厚さ３５０μｍ、不純物濃度１×１０１８ｃｍ－３のｎ型４Ｈ－ＳｉＣ結晶（デバイス製造には４Ｈ又は６Ｈのポリタイプが好ましい）を用いる。このＳｉＣ基板１の表面を、ＣＭＰ（化学機械的研磨）等の平坦化加工処理によって、表面粗さＲａ＜０．１ｎｍとなるように平坦化する。平坦化したＳｉＣ基板の表面に不純物濃度１×１０１６ｃｍ－３、厚さ１０μｍのｎ型エピタキシャルＳｉＣ層（直接には図示しないが、ＳｉＣ基板１に含まれる）を堆積する。第一デバイスプロセスでは、前記ｎ型エピタキシャルＳｉＣ層に、ゲート電極、ｐ型チャネル領域、ｎ型ソース領域、ソースコンタクト電極等を備えるＭＯＳトランジスタを形成し、半導体能動領域３とする（図１（ａ））。また、ＳｉＣ基板１の表面には、必要に応じて、アモルファスＳｉ膜、窒化Ｓｉ膜、酸化Ｓｉ膜や酸窒化Ｓｉ膜等の１０００℃では劣化しない表面保護膜を形成することができる。なお、表面保護膜の最表面は、半導体能動領域３の表面凹凸の影響されて平坦度が低下し易いため、支持板を接合する前に、平坦化処理してもよい。
　次に、図１（ｂ）に示すように、ＭＯＳＦＥＴを形成したＳｉＣ基板１の半導体能動領域３側の主面２とＳｉＣ支持板４を以下のプロセスで接合する。まず、図示しない真空度１０－６Ｐａの真空炉中に、ＭＯＳＦＥＴを形成したＳｉＣ基板１の半導体能動領域３側の主面２とＳｉＣ支持板４の主面とを対向させるように配置する。対向するそれぞれの面に２００ＷのＡｒ（アルゴン）イオンビーム５を照射し、気相エッチングすることによって、接合する面をクリーンにするとともに、表面原子層を活性化させる。
　上記において、真空度は、１０－６Ｐａに限定されず、１０－５Ｐａ以下の圧力の高真空であれば接合面を容易に活性化することができる。また、接合面に照射するビームは、Ａｒイオンビーム５に限定されず、イオンビーム又は原子ビームであってもよい。ビームに用いる好適な元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれる１種以上の希ガスを挙げることができる。また、ＳｉＣ支持板４の厚さは、特に限定されないが、例えば、５００μｍ～１０００μｍ程度にするとよい。支持板４の材質は、線膨張係数の観点からＳｉＣ基板１と同じ材質であることが好ましいが、線膨張係数が近くて、後述する波長のレーザ光を透過させる材料であれば、特に限定されず、例えば、転位過多のためデバイス形成には不適格であるが安価で入手できる同じポリタイプのＳｉＣ基板、３Ｃ等の安価な他のポリタイプのＳｉＣ基板、或いはそれに準ずる特性を備えた他の材料を用いてもよい。なお、支持板は、再度繰り返し使用することもできる。
　次に、前記真空炉中に配置された、ＳｉＣ基板１とＳｉＣ支持板４のイオンビーム照射面にアモルファスＳｉ層６をそれぞれ１０ｎｍの厚さに成膜し（図１（ｃ））、再び、Ａｒイオンビーム５を照射して、アモルファスＳｉ層６表面を気相エッチングする（図１（ｄ））。Ａｒイオンビーム５の照射によりアモルファスＳｉ層６の表面を活性化させた後、（図１（ｅ））の矢印に示すように、直ちに両者を真空中で押圧することで、アモルファスＳｉ接合層８ａ（中間層８）を形成し、ＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４とを接合する（図１（ｅ））。このＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４との接合は、接合面の完全さ自体を求めるものではないので、１０－５Ｐａ～１０－７Ｐａの高真空中での押圧力は、９．８ｋＰａ程度以上であればよい。ただし、プロセス中に意図しない分離を防止するため、安全性を考慮して、押圧力は９８ｋＰａ～９８０ｋＰａ程度が好ましい。
　実施例１では、ＭＯＳＦＥＴを形成したＳｉＣ基板１の半導体能動領域３側の主面２とＳｉＣ支持板４の主面とを対向させて、それぞれにＡｒイオンビーム５を照射しているが、必ずしもこのようにする必要はなく、１枚ずつその表面を活性化することも可能である。１枚ずつ活性化する場合、活性化後の表面が汚染される前に２枚の基板を接合する必要があるが、２枚の基板を対向させて同時に活性化することで、活性化後すぐに接合できるため、表面汚染の心配がないというメリットがある。
　続いて、ＳｉＣ支持板４が接合されたＭＯＳＦＥＴを形成したＳｉＣ基板１に、第二デバイスプロセスとして、裏面側プロセスを施す。この裏面側プロセスでは、図１（ｆ）に示すように、ＭＯＳＦＥＴを形成したＳｉＣ基板１の裏面からの破線で示す厚さ部分を研磨研削加工などにより削り落とす。例えば、耐圧６００Ｖクラスのデバイスの場合、投入時に厚さ３５０μｍであったＳｉＣ基板を、仕上がり時は厚さ１０μｍにまで薄くする。さらに研削された面に残る研削ダメージを除去するため、前述のＣＭＰ加工による研磨を行なう。
　次に、必要に応じて、ＭＯＳＦＥＴを形成したＳｉＣ基板１の裏面にフォトリソグラフィーを用いてレジストパターンを形成し、ドライエッチング処理を行って、スクライブライン上に裏面に深さ１０μｍの凹パターンを形成する。図１（ｇ）では、凹パターンを設けた場合を示している。その後、ＭＯＳＦＥＴを形成したＳｉＣ基板１の裏面と、この裏面に形成する電極膜１０とのコンタクト性を向上させるため、Ｎｉコンタクト電極層（図示せず）を５０ｎｍ形成し、約１０００℃の高温アニール処理を行い、Ｎｉシリサイド層を形成する。そのシリサイド層上にＴｉ膜およびＮｉ膜からなるドレイン電極膜１０を積層する。以上のプロセスによれば、厚さ１０μｍの薄いＭＯＳＦＥＴを形成したＳｉＣ基板１のおもて面側がＳｉＣ支持板４で補強されているため、基板割れや欠けを防止するすることができる（図１（ｇ））。本発明に係る実施例では、前述のように、ＳｉＣ支持板４の接合層（中間層８）として主としてアモルファスＳｉ層６を用いているので、ＭＯＳＦＥＴを形成したＳｉＣ基板１にＳｉＣ支持板４を接合した状態で、６００℃以上の高温プロセスを行うことができる。
　続いて、図１（ｈ）に示すように、表面側および裏面側のプロセスが終了したＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４との接合基板に対して、ＳｉＣ支持板４側からアモルファスＳｉ接合層８ａ（中間層８）に焦点深度をあわせてレーザ光９照射する。レーザ光９は波長５３２ｎｍのものを用いる。この波長であれば、レーザ光９はＳｉＣ支持板を透過し、アモルファスＳｉ接合層８ａ（中間層８）で吸収され、熱エネルギーを発生させる。その結果、アモルファスＳｉ接合層８ａ（中間層８）は急激に温度が上昇して膨張収縮することでアモルファスＳｉ接合層８ａ（中間層８）に多数のクラックが入ることなどにより破壊される。図１（ｈ）ではレーザ光９の照射により破壊されたアモルファスＳｉ接合層８ａ（中間層８）の箇所を符号１１で示す。
　レーザ光９はＳｉＣ支持板４を透過し、アモルファスＳｉ接合層８ａ（中間層８）で十分に吸収される波長であればよい。例えば、ＳｉＣ－４Ｈの光透過波長はおよそ３８０ｎｍ以上であり、ＳｉＣ－３Ｃではおよそ５５６ｎｍ以上であり、ＳｉＣ－６Ｈではおよそ４１１ｎｍ以上である。また、Ｓｉ半導体の光透過波長はおよそ１１００ｎｍ以上である。ただし、波長１０００ｎｍ以上ではＳｉの吸収端に近くなり、Ｓｉ膜の吸収率が低下してくるため好ましくない。よって、アモルファスＳｉ接合層８ａとポリタイプ４ＨのＳｉＣ支持体４を組み合わせにおいて、レーザ光９の波長は、３８０ｎｍ以上、１０００ｎｍ以下の範囲から選ばれた、波長５３２ｎｍのレーザ光を基板面に対して格子状のパターンとなるように走査しながら照射する。なお、レーザ光９の焦点深度が合わせられ、破壊されるアモルファスＳｉ接合層８ａ（中間層８）の形状は、パルスレーザ光９によるスポット状（パルス状）、連続レーザ光による連続線状あるいはそれらを組み合わせとなるように形成してもよい。
　続いて、図１（ｉ）示すように、ＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４との間にワイヤまたは薄片状の治具（図示せず）を挿入し、破壊されたアモルファスＳｉ接合層８ａ（中間層８）に剥離応力をかけることで２枚に分離する。レーザ光９の照射によりアモルファスＳｉ接合層８ａ（中間層８）は破壊され、多くのクラックが入っているので、接合強度は著しく低下している。そこで、両基板の側面に、前述のようにワイヤまたは薄片状の治具（図示せず）を挿入することで、接合層が一気に破壊され、容易に分離することができる。また、両基板の接合面の最外周の側面に、予め、剥離起点となるテーパーなどによるＶ字形凹部を形成しておくことにより、ワイヤまたは薄片状の治具の挿入を容易にして剥離分離することも好ましい。また、ＭＯＳＦＥＴを形成したＳｉＣ基板１より大きいＳｉＣ支持板４を用いて、接合界面を明確にすることも好ましい。
　次に、ＭＯＳＦＥＴを形成したＳｉＣ基板１の裏面を接着剤などの公知の方法で第２の支持体に貼り付ける。続いて、ＭＯＳＦＥＴを形成したＳｉＣ基板１の前工程の剥離面に残るアモルファスＳｉ接合層８ａの残渣である接合層残渣１２、およびアモルファスＳｉ接合層下部の表面保護膜を公知のエッチング液で除去する。その後、支持体に貼り付けた状態のＭＯＳＦＥＴを形成したＳｉＣ基板１のおもて面に電極とパッシベーション膜を形成する。以上により、厚さ１０μｍ、裏面に凹パターンを有するＭＯＳＦＥＴを形成したＳｉＣ基板１を得ることができる。
　［実施例２］
　本発明の実施例２に係る、ＳｉＣ基板と支持板とを接合する接合工程、及びＳｉＣ基板と支持板とを分離する分離工程を含む、半導体基板の処理方法について、また該処理方法を用いてＭＯＳＦＥＴを製造する方法について、図２を参照しながら説明する。
　実施例２においても、ＳｉＣ基板１にＭＯＳＦＥＴを形成する第一デバイスプロセスは、実施例１と同様である（図１（ｂ）は、図２（ａ）として示されている）。続いて、ＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４の対向する表面２に、真空中でイオンビーム５を照射し、気相エッチングして、表面を活性化させる。実施例１と同様に、イオンビームは２００ＷのＡｒイオンビームを用いる。
　次に、ＭＯＳＦＥＴを形成したＳｉＣ基板１及びＳｉＣ支持板４のイオンビーム５を照射した面に、アモルファスＳｉ層６（厚さ２０ｎｍ）をそれぞれ成膜し（図２（ｂ））、さらに、図２（ｃ）に示すように、ＭＯＳＦＥＴを形成したＳｉＣ基板１側のアモルファスＳｉ層６上には、例えばＮｉなどの金属層７（厚さ２０ｎｍ）、さらにその上に、アモルファスＳｉ層６（厚さ２０ｎｍ）を成膜して積層する。前記Ｎｉ金属層７の厚さは、２～２００ｎｍの範囲から、より好ましくは５～１００ｎｍの範囲から選択することができる。再びＡｒイオンビーム５を用いて、対向するアモルファスＳｉ層６の表面を気相エッチングする（図２（ｄ））。このＡｒイオンビーム５の照射によりアモルファスＳｉ層６の表面を活性化させた後、図２（ｅ）に示すように直ちにＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４の両者を矢印のように、真空中で押圧することで、Ｎｉ金属層７を挟んだアモルファスＳｉ接合層８ａが形成される。このＮｉ金属層７はレーザ光９を吸収し易いため、後述のレーザ光９照射によるアモルファスＳｉ接合層８ａの破壊時に、レーザ光９がＭＯＳＦＥＴを形成したＳｉＣ基板１の表面に到達して半導体機能領域３を破壊または劣化させる不具合を防止することができる。レーザ光９のエネルギーを十分に吸収するためには、Ｎｉ金属層７の厚さは最低でも２ｎｍ以上を必要とする。しかし、Ｎｉ金属層７の厚さが２００ｎｍを超えると、レーザ光９照射によるアモルファスＳｉ層６の破壊が生じにくくなるので好ましくない。従って、前述のように、Ｎｉ金属層７の厚さは２～２００ｎｍ、より好ましくは５～１００ｎｍの範囲が好適となる。
　続く、図２（ｆ）～（ｉ）に示すＭＯＳＦＥＴを形成したＳｉＣ基板１の裏面プロセス（第二デバイスプロセス）は、実施例１と同様とする。しかし、実施例２にかかる裏面プロセスでは、実施例１とは異なり、アモルファスＳｉ接合層８ａにはＮｉ金属層７が含まれているので、アニール条件によっては、Ｎｉ金属層７がアモルファスＳｉ層６と反応してシリサイド層（図示せず）を形成することがある。このシリサイド層はその組成比が深さ方向で一定でないなどの理由のため、レーザ光９による接合層８の破壊が不安定になる可能性があることから、接合層８内のアモルファスＳｉ層６が、Ｎｉ金属層７よりもレーザ光９照射面側にシリサイド化されることなく残ることが望ましい。従って、アモルファスＳｉ層６はＮｉ金属層７よりも厚いことが望ましい。実施例２では、接合するアモルファスＳｉ層６の厚さは支持体側が厚さ２０ｎｍと２０ｎｍを合計した４０ｎｍ、ＭＯＳＦＥＴを形成したＳｉＣ基板１側はＮｉ金属層７上のアモルファスＳｉ層の厚さ２０ｎｍであるので、合わせて６０ｎｍとなり、Ｎｉ金属層７の厚さ２０ｎｍより厚くされている。このような構成とすることにより、アモルファスＳｉ層６がレーザ光９の照射面側でＮｉ金属層７より厚くなるので、レーザ光９により発生する熱エネルギーがアモルファスＳｉ層６に吸収される割合が多くなる。さらにＮｉ金属層７でもレーザ光９エネルギーが吸収されるので、Ｎｉ金属層７を超えてＭＯＳＦＥＴを形成したＳｉＣ基板１の表面に達することが少なくなり、ＭＯＳＦＥＴを形成したＳｉＣ基板１の表面に形成されている半導体機能領域３への悪影響が無くなるので好ましい。
　Ｎｉ金属層７の残差はアモルファスＳｉ残渣１２ｂを除去することにより、リフトオフされて同時に除去される。以上説明した実施例２では、Ｎｉ金属層７はＭＯＳＦＥＴを形成したＳｉＣ基板１の側の対向面に形成されていたが、ＳｉＣ支持板４側の対向面に形成される構成とすることもできる。
　［実施例３］
　本発明の実施例３に係る、ＳｉＣ基板と支持板とを接合する接合工程、及びＳｉＣ基板と支持板とを分離する分離工程を含む、半導体基板の処理方法について、また該処理方法を用いてＭＯＳＦＥＴを製造する方法について、図３を参照しながら説明する。
　前述の実施例２では、接合層８ａに含まれる層として、アモルファスＳｉ層６だけでなく、金属層７（Ｎｉ金属層７）も含まれている。しかし、その製造方法として、実施例２ではＭＯＳＦＥＴを形成したＳｉＣ基板１と支持板４との対向面のいずれか一方の面にＮｉ金属層７が形成される構成であった。実施例３では、図３に示すように、ＭＯＳＦＥＴを形成したＳｉＣ基板１と支持板４の対向面の両面それぞれに、図３（ｃ）に示すように、アモルファスＳｉ層６／Ｎｉ金属層７／アモルファスＳｉ層６の三層が形成される製造方法である。接合がアモルファスＳｉ層６同士の間で行われることは前記実施例１、２と同じであり、それ以外のプロセスについても、実施例２と同様である。
　レーザ光９の照射は接合されたアモルファスＳｉ層６に焦点深度を合わせるように照射される。その結果、図３（ｉ）に示すように、分離されたそれぞれのＳｉＣ基板には破壊されたアモルファスＳｉ層残渣１２ｂとＮｉ金属層残渣１２ａが接合層残渣１２として残るが、アモルファスＳｉ層残渣１２ｂをＳｉエッチング液で除去すれば、その上のＮｉ金属層残渣１２ａはリフトオフされるので、容易に除去することができる。
　［実施例４］
　本発明の実施例４は、基本的には実施例３と同じである。実施例３との違いは、金属膜７として鉄（Ｆｅ）を用いたこと、及びアモルファスＳｉ層６／Ｆｅ金属層７／アモルファスＳｉ層６それぞれの膜厚を１０ｎｍ／３ｎｍ／１０ｎｍとしたことである。
　この場合も、アモルファスＳｉ層６に焦点深度を合わせるように照射することで分離されたそれぞれのＳｉＣ基板には接合層残渣１２が残るが、容易に除去することができる。ここで、金属層７としては、Ｓｉに対する密着性が良好であり、かつ１０００℃でのプロセスにおいても機械的強度が維持されていればよく、ＮｉやＦｅ以外にもさまざまな金属が適用可能である。
　［実施例５］
　本発明の実施例５に係る、ＳｉＣ基板と支持板とを接合する接合工程、及びＳｉＣ基板と支持板とを分離する分離工程を含む、半導体基板の処理方法について、また該処理方法を用いてＭＯＳＦＥＴを製造する方法について、図４を参照しながら説明する。
　実施例５が前述の実施例１～４と異なる点は、接合層を形成するための接合が、アモルファスＳｉ層６同士の間ではなく、Ｎｉ金属層７同士の間で行われることである。そのために、ＭＯＳＦＥＴを形成したＳｉＣ基板１と支持板４と対向面の両面それぞれに、アモルファスＳｉ層６／Ｎｉ金属層７が積層される。そして、Ａｒイオンビーム５照射によりＮｉ金属層７表面を活性化させた後、図４（ｅ）に示すように直ちに、ＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４とを矢印のように、真空中で押圧することで、Ｎｉ金属層７同士の接合層８ｂが形成される。レーザ光９照射により、Ｎｉ金属層７を破壊して分離をすることはアモルファスＳｉ層６より低温で可能であるので、アモルファスＳｉ層６間の分離より低エネルギーのレーザ光９の照射でよいため容易である。
　以上説明したように、ＭＯＳＦＥＴを形成したＳｉＣ基板１をＳｉＣ支持板４を貼りつけて補強することにより、ＭＯＳＦＥＴを形成したＳｉＣ基板１を厚さ１００μｍ以下に薄く加工した状態でも、ＳｉＣ支持板４を貼りつけた状態で高温プロセス（Ｓｉ融点近傍の１３００℃程度まで）が可能となる。また、高温プロセスの終了後に、ＳｉＣ支持板４側からのレーザ光９の照射によりＭＯＳＦＥＴを形成したＳｉＣ基板１とＳｉＣ支持板４とを容易に分離することが可能となり、従来のような裏面プロセスにおけるプロセス温度面での制約（４００℃以下）が無くなるメリットがある。
１　半導体基板（例えばＳｉＣ基板）
２　表面
３　半導体機能領域
４　支持板
５　イオンビーム
６　アモルファスＳｉ層
７　金属層（例えばＮｉ金属層）
８　接合層、中間層
８ａ　アモルファスＳｉ接合層
８ｂ　Ｎｉ金属接合層
９　レーザ光
１０　電極膜
１１　破壊箇所
１２　接合層残渣
１２ａ　Ｎｉ金属層残渣
１２ｂ　アモルファスＳｉ層残渣

Claims (22)

  1. 　レーザ光の波長を実質的に透過する材料を主成分とする半導体基板の一方の主面に、前記レーザ光の波長を実質的に透過する材料を主成分とする支持板を真空中で対向させ、前記レーザ光を吸収する材料を主成分とする中間層を挟んで真空中で押圧しながら接合する接合工程と、
    　前記支持板側から前記レーザ光を照射し、前記中間層にレーザエネルギーを吸収させた後、前記半導体基板と前記支持板とを分離する分離工程と、
    　を含むことを特徴とする半導体基板の処理方法。
  2. 　前記半導体基板及び前記支持板が、炭化ケイ素又は窒化ガリウム半導体基板である請求項１記載の半導体基板の処理方法。
  3. 　前記接合工程は、圧力１０－５Ｐａ以下の真空度で行われる請求項１記載の半導体基板の処理方法。
  4. 　前記接合工程は、前記半導体基板、及び／又は前記支持板の接合面にイオンビーム又は原子ビームを照射してから行われる請求項１記載の半導体基板の処理方法。
  5. 　前記ビームに用いる元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれる１種以上の希ガスである請求項４記載の半導体基板の処理方法。
  6. 　前記レーザ光の波長は、３９０ｎｍ以上、１０００ｎｍ以下から選ばれる１種以上である請求項１記載の半導体基板の処理方法。
  7. 　前記半導体基板と前記支持板とを接合する押圧力は、９．８ｋＰａ以上である請求項１記載の半導体基板の処理方法。
  8. 　前記中間層は、前記半導体基板及び前記支持板のそれぞれの接合面に積層されたアモルファスＳｉ層である請求項１記載の半導体基板の処理方法。
  9. 　前記中間層は、前記半導体基板及び前記支持板うち、いずれか一方の接合面に積層されたアモルファスＳｉ層と、もう一方の接合面に順次積層されるアモルファスＳｉ層、金属層、アモルファスＳｉ層である請求項１記載の半導体基板の処理方法。
  10. 　前記中間層は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層、金属層、アモルファスＳｉ層である請求項１記載の半導体基板の処理方法。
  11. 　前記中間層は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層と金属層である請求項１記載の半導体基板の処理方法。
  12. 　前記中間層を構成する前記金属層の厚さは、２ｎｍ以上、２００ｎｍ以下である請求項９～１１のいずれか一項に記載の半導体基板の処理方法。
  13. 　前記中間層を構成するアモルファスＳｉ層の合計の厚さは、前記金属層の厚さよりも厚い請求項９～１１のいずれか一項に記載の半導体基板の処理方法。
  14. 　前記支持板側から前記レーザ光を照射して前記中間層にレーザエネルギーを吸収させる際に、前記レーザ光による中間層での主たるエネルギーの吸収箇所が、前記金属層よりも支持板側に位置するようにレーザー光の焦点深度を調整する請求項１記載の半導体基板の処理方法。
  15. 　レーザ光の波長を実質的に透過する材料を主成分とする半導体基板の一方の主面に半導体機能領域を形成する第一デバイス形成工程と、
    　前記半導体機能領域を形成した面に、前記レーザ光の波長を実質的に透過する材料を主成分とする支持板を真空中で対向させ、前記レーザ光を吸収する材料を主成分とする中間層を挟んで真空中で押圧しながら接合する接合工程と、
    　前記半導体基板の他方の主面を削って減厚する工程と、
    　前記減厚した他方の主面に半導体機能領域を形成する第二デバイス形成工程と、
    　前記支持板側から前記レーザ光を照射し、前記中間層にレーザエネルギーを吸収させた後、前記半導体基板と前記支持板とを分離する分離工程と、
    　を含むことを特徴とする半導体装置の製造方法。
  16. 　前記半導体基板及び前記支持板が、３Ｃ、４Ｈまたは６Ｈのポリタイプの炭化ケイ素半導体基板である請求項１５記載の半導体装置の製造方法。
  17. 　前記第二デバイス形成工程が、６００℃以上の加熱工程を含む請求項１５記載の半導体装置の製造方法。
  18. 　前記接合工程は、前記半導体基板及び前記支持板のそれぞれの接合面に積層されたアモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程である請求項１５記載の半導体装置の製造方法。
  19. 　前記接合工程は、前記半導体基板及び前記支持板うち、いずれか一方の接合面に積層されたアモルファスＳｉ層と、もう一方の接合面に順次積層されるアモルファスＳｉ層、金属層、アモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程である請求項１５記載の半導体装置の製造方法。
  20. 　前記接合工程は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層、金属層、アモルファスＳｉ層を中間層とし、該アモルファスＳｉ層間で接合する接合工程である請求項１５記載の半導体装置の製造方法。
  21. 　前記接合工程は、前記半導体基板と前記支持板のそれぞれの接合面に順次積層されたアモルファスＳｉ層と金属層を中間層とし、該金属層間で接合する接合工程である請求項１５記載の半導体装置の製造方法。
  22. 　前記第一デバイス形成工程の後に、前記半導体機能領域を形成した面に平坦化処理を施す請求項１５記載の半導体装置の製造方法。
PCT/JP2015/061188 2014-04-10 2015-04-10 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 Ceased WO2015156381A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016512784A JP6210152B2 (ja) 2014-04-10 2015-04-10 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
US15/063,976 US9779968B2 (en) 2014-04-10 2016-03-08 Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014081035 2014-04-10
JP2014-081035 2014-04-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/063,976 Continuation US9779968B2 (en) 2014-04-10 2016-03-08 Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used

Publications (1)

Publication Number Publication Date
WO2015156381A1 true WO2015156381A1 (ja) 2015-10-15

Family

ID=54287952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061188 Ceased WO2015156381A1 (ja) 2014-04-10 2015-04-10 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9779968B2 (ja)
JP (1) JP6210152B2 (ja)
WO (1) WO2015156381A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118113A (ja) * 2015-12-22 2017-06-29 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ ２つの構造体間の直接接合を実行する方法
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
KR20210057882A (ko) * 2019-11-12 2021-05-24 주식회사 원익아이피에스 접착력을 강화시키기 위한 박막 구조체 및 그 제조방법
CN116314035A (zh) * 2021-12-14 2023-06-23 铠侠股份有限公司 半导体装置、及半导体装置的制造方法
JP2024081936A (ja) * 2022-12-07 2024-06-19 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置
JP2024130242A (ja) * 2023-03-14 2024-09-30 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置
WO2024202590A1 (ja) * 2023-03-24 2024-10-03 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
JP2020102507A (ja) * 2018-12-21 2020-07-02 国立大学法人 東京大学 分離可能な基板接合体を製造する方法、接合された基板、ＳｉＣデバイス及びＧａＮデバイス
JP7293749B2 (ja) * 2019-03-14 2023-06-20 富士電機株式会社 炭化珪素半導体装置の選別方法
DE102019114140B4 (de) * 2019-05-27 2022-10-20 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleiter-wafer
US11081393B2 (en) * 2019-12-09 2021-08-03 Infineon Technologies Ag Method for splitting semiconductor wafers
EP4138116B1 (en) * 2020-04-13 2024-03-13 Mitsubishi Electric Corporation Method for manufacturing semiconductor element
US12525572B2 (en) 2021-03-31 2026-01-13 Adeia Semiconductor Bonding Technologies Inc. Direct bonding and debonding of carrier
JP2024515032A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接接合及び剥離
DE102021110742B4 (de) 2021-04-27 2025-01-16 Infineon Technologies Ag Verfahren zum teilen von halbleiterwerkstücken, halbleiterwerkstück und gerät zum definieren eines trennbereichs in halbleiterwerkstücken

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343972A (ja) * 2001-05-15 2002-11-29 Sony Corp 半導体素子の製造方法
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
JP2008207221A (ja) * 2007-02-27 2008-09-11 Takehito Shimazu 常温接合方法
JP2010232625A (ja) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
JP2014056863A (ja) * 2012-09-11 2014-03-27 Fuji Electric Co Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4619644B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7989304B2 (en) * 2006-03-28 2011-08-02 Sharp Kabushiki Kaisha Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
KR101460086B1 (ko) * 2009-12-15 2014-11-10 소이텍 기판의 재활용 공정
EP2378549A1 (en) * 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
JP5840366B2 (ja) * 2011-01-06 2016-01-06 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343972A (ja) * 2001-05-15 2002-11-29 Sony Corp 半導体素子の製造方法
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
JP2008207221A (ja) * 2007-02-27 2008-09-11 Takehito Shimazu 常温接合方法
JP2010232625A (ja) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
JP2014056863A (ja) * 2012-09-11 2014-03-27 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118113A (ja) * 2015-12-22 2017-06-29 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ ２つの構造体間の直接接合を実行する方法
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
JP7024668B2 (ja) 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
KR102787577B1 (ko) 2019-11-12 2025-04-02 주식회사 원익아이피에스 접착력을 강화시키기 위한 박막 구조체 및 그 제조방법
KR20210057882A (ko) * 2019-11-12 2021-05-24 주식회사 원익아이피에스 접착력을 강화시키기 위한 박막 구조체 및 그 제조방법
CN116314035A (zh) * 2021-12-14 2023-06-23 铠侠股份有限公司 半导体装置、及半导体装置的制造方法
JP2023087907A (ja) * 2021-12-14 2023-06-26 キオクシア株式会社 半導体装置、及び半導体装置の製造方法
JP7797188B2 (ja) 2021-12-14 2026-01-13 キオクシア株式会社 半導体装置、及び半導体装置の製造方法
JP2024081936A (ja) * 2022-12-07 2024-06-19 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置
JP2024130242A (ja) * 2023-03-14 2024-09-30 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置
JP7823615B2 (ja) 2023-03-14 2026-03-04 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2024137131A (ja) * 2023-03-24 2024-10-07 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置
WO2024202590A1 (ja) * 2023-03-24 2024-10-03 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置
JP7835188B2 (ja) 2023-03-24 2026-03-25 信越半導体株式会社 半導体基板の製造方法

Also Published As

Publication number Publication date
JP6210152B2 (ja) 2017-10-11
JPWO2015156381A1 (ja) 2017-04-13
US20160189982A1 (en) 2016-06-30
US9779968B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6210152B2 (ja) 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
JP5725430B2 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP5389627B2 (ja) ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP4839818B2 (ja) 貼り合わせ基板の製造方法
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
JP5967211B2 (ja) 半導体デバイスの製造方法
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
KR102021160B1 (ko) 투명 soi 웨이퍼의 제조 방법
TW200425313A (en) Semiconductor wafer dividing method and apparatus
KR20120095993A (ko) 응력을 저감한 ｓｏｓ 기판
TWI567780B (zh) Method of manufacturing composite wafers
WO2010055857A1 (ja) Ｓｏｉ基板の作製方法
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP2010278340A (ja) 貼り合わせウェーハの製造方法
KR20250162533A (ko) 반도체 기판의 제조방법, 반도체 기판, 및 반도체 장치
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
KR20250164724A (ko) 반도체기판의 제조방법, 반도체기판, 및 반도체장치
CN117334572A (zh) 晶圆切割方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15777399

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016512784

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15777399

Country of ref document: EP

Kind code of ref document: A1