WO2015109596A1 - 一种封装结构、封装方法及在封装方法中使用的模板 - Google Patents

一种封装结构、封装方法及在封装方法中使用的模板 Download PDF

Info

Publication number
WO2015109596A1
WO2015109596A1 PCT/CN2014/071564 CN2014071564W WO2015109596A1 WO 2015109596 A1 WO2015109596 A1 WO 2015109596A1 CN 2014071564 W CN2014071564 W CN 2014071564W WO 2015109596 A1 WO2015109596 A1 WO 2015109596A1
Authority
WO
WIPO (PCT)
Prior art keywords
template
substrate
cavity
protective layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/071564
Other languages
English (en)
French (fr)
Inventor
王谦
谭琳
蔡坚
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to US15/113,639 priority Critical patent/US9960093B2/en
Publication of WO2015109596A1 publication Critical patent/WO2015109596A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • FIG. 1 shows a side view of a prior art package structure
  • FIG. 2 shows a side view of a prior art package structure
  • the present invention provides a package structure, wherein the package structure includes: a substrate; a chip mounted on the substrate; a lead wire for electrically connecting the substrate to the chip; and a protective layer Formed on the substrate for covering the chip, the lead, and a pad connected to the lead, the protective layer having a size smaller than a size of the substrate.
  • the protective layer is formed of an epoxy molding compound.
  • the present invention also provides a packaging method, wherein the method comprises: providing a substrate; mounting a chip on the substrate; electrically connecting the substrate to the chip through a wire using a wire bonding process; Forming a template having a cavity exposing the chip, the lead, and a pad connected to the lead, and a height of the template is higher than a height of the lead; in the cavity Forming a protective layer; and removing the template.
  • the method further comprises: applying a surface coating on a lower surface of the template before placing the template on the substrate; removing the template by washing the surface coating with an organic solvent.
  • the present invention also provides a template for use in the above-described packaging method, wherein the template has a cavity exposing the chip, the lead, and a pad connected to the lead, and the height of the template Higher than the height of the lead.
  • the template is formed with a plurality of holes in portions other than the cavity.
  • a template having a cavity exposing the chip, the lead, and the pad connected to the lead is disposed in the device packaging process, whereby the protective layer can be formed in the template cavity to realize the chip, the lead, and
  • the protection of the lead-bonded pads avoids the use of large molding equipment and the design of complex molding cavities, which simplifies the manufacturing process and saves manufacturing costs.
  • the protective layer does not need to cover the entire substrate surface, material can be saved while reducing the weight of the device.
  • the overall height of the device can be reduced/controlled by using a template.
  • Figure 2 shows a side view of a prior art package structure
  • Figure 3 shows a top view of a prior art package structure
  • FIG. 4 is an exemplary cross-sectional view of a package structure in accordance with the present invention.
  • Figure 5 is a plan view of a package structure in accordance with the present invention.
  • Figure 6 is a flow chart of a packaging method in accordance with the present invention.
  • Figure 7 is a top plan view of a template for use in a packaging method in accordance with the present invention.
  • FIG. 8 is a plan view of a template having a plurality of holes used in a packaging method according to the present invention
  • FIG. 9 is a schematic view of a dispensing process used in a packaging method according to the present invention
  • FIG. 10 is a packaging method according to the present invention A schematic of the printing process used in the process. detailed description
  • FIG. 4 is an exemplary cross-sectional view of a package structure in accordance with the present invention.
  • the package structure provided by the present invention includes: a substrate 100; a chip 102 mounted on the substrate 100; a lead 104 for electrically connecting the substrate 100 and the chip 102; and a protective layer 106.
  • the substrate 100 is formed on the substrate 100 for covering the chip 102, the lead 104, and a pad (not shown) connected to the lead 104.
  • the protective layer 106 is smaller in size than the substrate 100. size of.
  • the package structure of the present invention may further include a solder ball array 108 formed on a lower surface of the substrate 100.
  • the package structure according to the present invention is formed with a protective layer 106 so that the chip, the leads, and the pads connected to the leads can be protected; and the size of the protective layer 106 is smaller than the size of the substrate 100, that is, the protective layer 106 does not need to be covered.
  • the entire substrate surface thereby reducing the amount of material used for the protective layer, while reducing the weight of the device.
  • the protective layer 106 is formed of an epoxy molding compound.
  • the epoxy molding compound can have good fluidity, can resist mechanical impact, chemical corrosion, high temperature and high humidity, etc., and does not affect the wire shape and bonding force of the lead wire, so the protective layer 106 formed of the epoxy molding compound can be applied to the chip, The leads and the pads connected to the leads provide sufficient protection.
  • the epoxy molding compound is merely exemplary and is not intended to limit the invention.
  • Figure 5 is a top plan view of a package structure in accordance with the present invention. As shown in Fig. 5, the protective layer 106 formed of the epoxy molding compound does not cover the peripheral portion of the substrate.
  • Figure 6 is a flow chart of a packaging method in accordance with the present invention.
  • the encapsulation method provided by the present invention includes:
  • the protective layer can be formed in the template cavity to achieve bonding to the chip, leads, and leads Protection, avoiding the use of large molding equipment and complex molds
  • the design of the plastic cavity simplifies the manufacturing process and saves production costs.
  • the protective layer does not need to cover the entire substrate surface, material can be saved while reducing the weight of the device.
  • the overall height of the device can be reduced/controlled by using a template.
  • a surface coating is applied on the lower surface of the template to tightly bond the lower surface of the template to the upper surface of the substrate, thereby preventing the formation of the protective layer
  • the protective layer material overflows.
  • the surface coating can have high temperature resistance.
  • the surface coating is washed with an organic solvent to facilitate removal of the template before step S310.
  • the organic solvent to clean the surface coating, the template can be easily detached while preventing the residual of the surface coating, thereby enabling the template to be reused and improving the stencil utilization.
  • the epoxy molding compound is filled in the cavity by a dispensing process or a printing process.
  • Figures 9 and 10 show the dispensing process and printing process used in the present invention, respectively. Where the slashed portion represents the template and the checkered portion represents the epoxy molding compound being filled (i.e., the epoxy molding compound being filled into the cavity).
  • the present invention also provides a template used in the packaging method described in the above embodiment.
  • the template has a cavity 400 exposing the chip, the lead, and a pad connected to the lead, and the height of the template is higher than the height of the lead.

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种封装结构、封装方法及在封装方法中使用的模板，其中，该封装结构包括：基板；芯片，贴装在所述基板上；引线，用于将所述基板与所述芯片电连接；以及保护层，形成在所述基板上，用于覆盖所述芯片、所述引线以及与所述引线连接的焊盘，所述保护层的尺寸小于所述基板的尺寸。上述的封装结构、封装方法及在封装方法中使用的模板能够解决现有技术中模塑腔体设计难度大、模塑工艺复杂、造价高以及模塑材料量消耗大的问题。

Description

一种封装结构、 封装方法及在封装方法中使用的模板 技术领域
本发明涉及半导体领域， 尤其涉及一种封装结构、 封装方法及在封装 方法中使用的模板。 背景技术
传统的窄节距焊球阵列 （FBGA) 产品的封装流程如图 1所示： S100, 芯片贴装； S102, 引线键合； S104, 模塑、 固化； S106, 植球； S108, 切 割。 其中步骤 S104中模塑工艺是将模塑料在高温高压下注入模塑腔， 模塑 料覆盖整个基板上表面， 经过聚合物的交联反应再经固化成形， 起到保护 引线提高器件可靠性的目的。 图 2示出了现有技术的封装结构的侧视图， 图 3示出了现有技术的封装结构的俯视图， 其中， 标号 10表示基板， 12表 示芯片， 14表示引线， 16表示模塑料， 18表示焊球阵列。 但此工艺过程复 杂耗时， 模塑腔体的设计难度大、 模塑工艺复杂、 造价高， 模塑材料量消 耗大。 发明内容
本发明的目的是提供一种封装结构、 封装方法及在封装方法中使用的 模板， 以解决现有技术中模塑腔体设计难度大、 模塑工艺复杂、 造价高以 及模塑材料量消耗大的问题。
为了实现上述目的， 本发明提供一种封装结构， 其中， 该封装结构包 括： 基板； 芯片， 贴装在所述基板上； 引线， 用于将所述基板与所述芯片 电连接； 以及保护层， 形成在所述基板上， 用于覆盖所述芯片、 所述引线 以及与所述引线连接的焊盘， 所述保护层的尺寸小于所述基板的尺寸。 优选地， 所述保护层由环氧塑封料形成。
本发明还提供了一种封装方法， 其中， 该方法包括： 提供基板； 在所 述基板上贴装芯片； 使用引线键合工艺通过引线将所述基板与所述芯片电 连接； 在所述基板上放置模板， 所述模板具有使所述芯片、 所述引线以及 与所述引线连接的焊盘暴露的空腔， 且所述模板的高度高于所述引线的高 度； 在所述空腔内形成保护层； 以及去除所述模板。
优选地， 该方法还包括： 在所述基板上放置所述模板之前， 在所述模 板的下表面涂敷表面涂料； 通过使用有机溶剂清洗所述表面涂料来去除所 述模板。
优选地， 所述保护层由环氧塑封料形成。
优选地， 在所述空腔内形成保护层包括： 在所述空腔内填充所述环氧 塑封料； 对所述环氧塑封料执行固化工艺形成所述保护层。
优选地， 通过点胶工艺或印刷工艺在所述空腔内填充所述环氧塑封料。 优选地， 通过点胶工艺在所述空腔内填充所述环氧塑封料的情况下， 所述模板除所述空腔之外的部分还形成有多个孔。
本发明还提供了一种在上述的封装方法中使用的模板， 其中， 该模板 具有使所述芯片、 所述引线以及与所述引线连接的焊盘暴露的空腔， 且所 述模板的高度高于所述引线的高度。
优选地， 所述模板除所述空腔之外的部分还形成有多个孔。
通过上述技术方案， 在器件封装过程中设置了具有使芯片、 引线以及 与引线连接的焊盘暴露的空腔的模板， 由此保护层可以在模板空腔中形成 以实现对芯片、 引线以及与引线连接的焊盘的保护， 避免了大型模塑设备 的使用和复杂的模塑腔体的设计， 简化了制作工艺， 节约了制作成本。 并 且， 由于保护层不需要覆盖整个基板表面， 所以可以节省材料， 同时减轻 器件重量。 此外， 通过使用模板， 还可以降低 /控制器件的整体高度。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说 明。
附图说明
附图是用来提供对本发明的进一步理解， 并且构成说明书的一部分， 与下面的具体实施方式一起用于解释本发明， 但并不构成对本发明的限制。 在附图中：
图 1是现有技术的封装方法的流程图；
图 2示出了现有技术的封装结构的侧视图；
图 3示出了现有技术的封装结构的俯视图；
图 4是根据本发明的封装结构的一个示例性剖面图；
图 5是根据本发明的封装结构的俯视图；
图 6是根据本发明的封装方法的流程图；
图 7是根据本发明的在封装方法中使用的模板的俯视图；
图 8是根据本发明的在封装方法中使用的具有多个孔的模板的俯视图； 图 9是根据本发明的封装方法中使用的点胶工艺的示意图； 以及 图 10是根据本发明的封装方法中使用的印刷工艺的示意图。 具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是， 此处所描述的具体实施方式仅用于说明和解释本发明， 并不用于限制本发 明。 在本发明中， 相同的标号用于表示相同的元件。
图 4是根据本发明的封装结构的一个示例性剖面图。
如图 4所示， 本发明提供的封装结构包括： 基板 100; 芯片 102， 贴装 在所述基板 100上；引线 104，用于将所述基板 100与所述芯片 102电连接； 以及保护层 106， 形成在所述基板 100上， 用于覆盖所述芯片 102、 所述引 线 104以及与所述引线 104连接的焊盘 （未示出）， 所述保护层 106的尺寸 小于所述基板 100的尺寸。 本发明的封装结构还可以包括焊球阵列 108， 形成在基板 100 的下表 面。
根据本发明的封装结构形成有保护层 106， 从而可以保护芯片、所述引 线以及与引线连接的焊盘； 且该保护层 106的尺寸小于所述基板 100的尺 寸， 即保护层 106不需要覆盖整个基板表面， 由此可以减少保护层的用料 量， 同时可以减轻器件的重量。
根据本发明一种实施方式， 保护层 106 由环氧塑封料形成。 环氧塑封 料可以具有良好的流动性， 能够抵抗机械冲击、 化学腐蚀、 高温高湿等， 并且不会影响引线的线形和结合力， 因而由环氧塑封料形成的保护层 106 可以对芯片、 引线以及与引线连接的焊盘提供足够强的保护。 本领域技术 人员应当理解， 上述的环氧塑封料仅仅是示例性的， 并非用于限定本发明。
图 5是根据本发明的封装结构的俯视图。 如图 5所示， 环氧塑封料形 成的保护层 106未覆盖基板外围部分。
图 6是根据本发明的封装方法的流程图。
如图 6所示， 本发明提供的封装方法包括：
S300, 提供基板；
S302, 在所述基板上贴装芯片；
S304， 使用引线键合工艺通过弓 I线将所述基板与所述芯片电连接； S306, 在所述基板上放置模板， 所述模板具有使所述芯片、 所述引线 以及与所述引线连接的焊盘暴露的空腔， 且所述模板的高度高于所述引线 的高度；
S308, 在所述空腔内形成保护层； 以及
S310， 去除所述模板。
通过在器件封装过程中设置具有使芯片、 引线以及与引线连接的焊盘 暴露的空腔的模板， 由此保护层可以在模板空腔中形成以实现对芯片、 引 线以及与引线连接的焊盘的保护， 避免了大型模塑设备的使用和复杂的模 塑腔体的设计， 简化了制作工艺， 节约了制作成本。 并且， 由于保护层不 需要覆盖整个基板表面， 所以可以节省材料， 同时减轻器件重量。 此外， 通过使用模板， 还可以降低 /控制器件的整体高度。
其中， 在步骤 S310之后， 该方法还包括：
S312, 通过植球工艺在所述基板的下表面形成焊球阵列；
S314, 通过切割工艺对所述基板进行切割。
在本方法中， 在步骤 S306之前， 在所述模板的下表面涂敷表面涂料， 以使所述模板的下表面与所述基板的上表面紧密结合， 从而在形成保护层 的过程中可以防止保护层材料溢出。 其中， 该表面涂料可以具有耐高温性 會^
在模板的下表面涂覆了表面涂料的情况下， 在步骤 S310之前， 使用有 机溶剂清洗所述表面涂料， 以便于所述模板的去除。 通过使用有机溶剂清 洗表面涂料， 可以使得所述模板易于脱离， 同时防止了表面涂料的残留， 由此可以实现对该模板进行重复使用， 提高模板利用率。
本领域技术人员可以根据实际需要进行表面涂料和有机溶剂的选取， 本发明对此不作限定。
根据本发明一种实施方式， 保护层由环氧塑封料形成。 环氧塑封料具 有良好的流动性， 能够抵抗机械冲击、 化学腐蚀、 高温高湿等， 并且不会 影响引线的线形和结合力， 因而由环氧塑封料形成的保护层可以对芯片、 引线以及与引线连接的焊盘提供足够强的保护。 本领域技术人员应当理解， 上述的环氧塑封料仅仅是示例性的， 并非用于限定本发明。
在本方法中， 步骤 S308包括：
在所述空腔内填充所述环氧塑封料；
对所述环氧塑封料执行固化工艺形成所述保护层。
在填充环氧塑封料的过程中， 可以对基板和环氧塑封料进行加热， 以 加快环氧塑封料的填充。 通过向空腔内填充环氧塑封料的方式， 可以避免 传统模塑工艺中空气残留产生的空洞问题。
根据本发明的一种实施方式， 通过点胶工艺或印刷工艺在所述空腔内 填充所述环氧塑封料。 图 9和图 10分别示出了在本发明中使用的点胶工艺 和印刷工艺。 其中， 斜线部分表示模板， 方格部分表示正在填充的环氧塑 封料 （即， 正在向空腔中填充的环氧塑封料）。
通过点胶工艺在所述空腔内填充所述环氧塑封料的情况下， 所述模板 除所述空腔之外的部分还可以形成有多个孔。 通过在模板上设置多个孔， 可以去除无效材料， 同时减轻模板重量。 所述模板上的孔的位置、 形状和 数量可以根据实际需要进行设定， 本发明不作限定。
在本发明中， 可以采用图 6所示的封装方法制造图 4所示的封装结构。 图 7是根据本发明的在封装方法中使用的模板的俯视图。 图 7中的斜 线部分表示模板的外层。
本发明还提供了一种在上述实施方式中描述的封装方法中使用的模 板。 其中， 如图 7所示， 该模板具有使所述芯片、 所述引线以及与所述引 线连接的焊盘暴露的空腔 400， 且所述模板的高度高于所述引线的高度。
其中， 模板的材料可以为不锈钢 （即， 可以选用与丝网印刷的网板类 似的材料）， 由此该模板可以具有强度高、 不易变形的优点。 并且， 去除后 的模板还可以被重复利用。 本领域技术人员应当理解， 上述对模板材料的 描述仅仅是示例性的， 并非用于限定本发明。
当通过点胶工艺在所述空腔内形成保护层的情况下， 所述模板除所述 空腔 400之外的部分还可以形成有多个孔 402 (如图 8所示， 在所述模板的 外层形成有多个孔， 图 8是根据本发明的在封装方法中使用的具有多个孔 的模板的俯视图）。 通过在模板上设置多个孔 402， 可以去除无效材料， 同 时减轻模板重量。
根据本发明的一种实施方式， 可以在图 6所示的封装方法中使用上述 的模板制造图 4所示的封装结构。 本发明可以适用于需要对芯片、 引线以及与引线连接的焊盘进行保护 的封装器件 （例如， FBGA、 方形扁平无引脚封装 （QFN)、 方形扁平式封 装 （QFP) 等基板或引线框架等封装形式）。
以上结合附图详细描述了本发明的优选实施方式， 但是， 本发明并不 限于上述实施方式中的具体细节， 在本发明的技术构思范围内， 可以对本 发明的技术方案进行多种简单变型， 这些简单变型均属于本发明的保护范 围。
另外需要说明的是， 在上述具体实施方式中所描述的各个具体技术特 征， 在不矛盾的情况下， 可以通过任何合适的方式进行组合。 为了避免不 必要的重复， 本发明对各种可能的组合方式不再另行说明。
此外， 本发明的各种不同的实施方式之间也可以进行任意组合， 只要 其不违背本发明的思想， 其同样应当视为本发明所公开的内容。

Claims

权利要求
1、 一种封装结构， 其中， 该封装结构包括：
基板；
芯片， 贴装在所述基板上；
引线， 用于将所述基板与所述芯片电连接； 以及
保护层， 形成在所述基板上， 用于覆盖所述芯片、 所述引线以及与所述 引线连接的焊盘， 所述保护层的尺寸小于所述基板的尺寸。
2、 根据权利要求 1所述的封装结构， 其中， 所述保护层由环氧塑封料 形成。
3、 一种封装方法， 其中， 该方法包括：
提供基板；
在所述基板上贴装芯片；
使用引线键合工艺通过引线将所述基板与所述芯片电连接；
在所述基板上放置模板， 所述模板具有使所述芯片、 所述引线以及与所 述引线连接的焊盘暴露的空腔， 且所述模板的高度高于所述引线的高度； 在所述空腔内形成保护层； 以及
去除所述模板。
4、 根据权利要求 3所述的封装方法， 其中， 该方法还包括：
在所述基板上放置所述模板之前， 在所述模板的下表面涂敷表面涂料； 在去除所述模板之前， 使用有机溶剂清洗所述表面涂料。
5、 根据权利要求 3所述的封装方法， 其中， 所述保护层由环氧塑封料 形成。
6、 根据权利要求 5所述的封装方法， 其中， 在所述空腔内形成保护层 包括：
在所述空腔内填充所述环氧塑封料；
对所述环氧塑封料执行固化工艺形成所述保护层。
7、 根据权利要求 6所述的封装方法， 其中， 通过点胶工艺或印刷工艺 在所述空腔内填充所述环氧塑封料。
8、 根据权利要求 7所述的封装方法， 其中， 通过点胶工艺在所述空腔 内填充所述环氧塑封料的情况下，所述模板除所述空腔之外的部分还形成有 多个孔。
9、 一种在权利要求 3-8 中任一项权利要求所述的封装方法中使用的模 板， 其中， 该模板具有使所述芯片、 所述引线以及与所述引线连接的焊盘暴 露的空腔， 且所述模板的高度高于所述引线的高度。
10、 根据权利要求 9所述的模板， 其中， 所述模板除所述空腔之外的部
PCT/CN2014/071564 2014-01-26 2014-01-27 一种封装结构、封装方法及在封装方法中使用的模板 Ceased WO2015109596A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/113,639 US9960093B2 (en) 2014-01-26 2014-01-27 Packaging structure, packaging method and template used in packaging method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410037714.XA CN103779286A (zh) 2014-01-26 2014-01-26 一种封装结构、封装方法及在封装方法中使用的模板
CN201410037714.X 2014-01-26

Publications (1)

Publication Number Publication Date
WO2015109596A1 true WO2015109596A1 (zh) 2015-07-30

Family

ID=50571388

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/071564 Ceased WO2015109596A1 (zh) 2014-01-26 2014-01-27 一种封装结构、封装方法及在封装方法中使用的模板

Country Status (3)

Country Link
US (1) US9960093B2 (zh)
CN (2) CN103779286A (zh)
WO (1) WO2015109596A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3429181B1 (en) 2016-03-12 2024-10-16 Ningbo Sunny Opotech Co., Ltd. Array camera module, moulded photosensitive assembly and manufacturing method therefor, and electronic device
CN107734216B (zh) * 2016-08-12 2023-12-26 宁波舜宇光电信息有限公司 阵列摄像模组及其模塑感光组件和制造方法以及带有阵列摄像模组的电子设备
EP3468165B1 (en) 2016-03-28 2023-12-20 Ningbo Sunny Opotech Co., Ltd. Camera module and molded photosensitive assembly and manufacturing method therefor, and electronic device
WO2017190069A1 (en) * 2016-04-28 2017-11-02 Gorr Bryan Automated fluid condition monitoring multi-sensor, transceiver and status display hub
CN111739871A (zh) * 2020-05-15 2020-10-02 甬矽电子(宁波)股份有限公司 双面芯片封装结构和双面芯片封装工艺
CN116344465B (zh) * 2023-04-20 2025-09-16 昆山国显光电有限公司 封装基板、封装芯片、电子设备及芯片封装方法
CN116581032B (zh) * 2023-05-30 2025-04-11 江苏普诺威电子股份有限公司 具有中空结构封装载板及其制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1462070A (zh) * 2002-05-31 2003-12-17 威宇科技测试封装（上海）有限公司 一种芯片封装结构
CN101286502A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 半导体封装结构
US20100224972A1 (en) * 2009-03-09 2010-09-09 Powell Kirk Leadless integrated circuit package having standoff contacts and die attach pad

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3255006A (en) * 1963-03-04 1966-06-07 Purex Corp Ltd Photosensitive masking for chemical etching
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
JP2699932B2 (ja) * 1995-06-21 1998-01-19 日本電気株式会社 半導体装置
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6395584B2 (en) * 1998-12-22 2002-05-28 Ficta Technology Inc. Method for improving the liquid dispensing of IC packages
JP3893301B2 (ja) * 2002-03-25 2007-03-14 沖電気工業株式会社 半導体装置の製造方法および半導体モジュールの製造方法
TWI237363B (en) * 2003-12-31 2005-08-01 Advanced Semiconductor Eng Semiconductor package
JP2006032471A (ja) 2004-07-13 2006-02-02 Disco Abrasive Syst Ltd Ｃｓｐ基板の製造方法
TWI398949B (zh) * 2009-07-29 2013-06-11 勝開科技股份有限公司 模造成型之影像感測器封裝結構製造方法及封裝結構
CN102856217B (zh) * 2011-06-30 2018-05-22 恩智浦美国有限公司 用于模塑半导体器件的装置和方法
CN103487175B (zh) * 2013-09-02 2015-09-30 无锡慧思顿科技有限公司 一种塑料封装的压力传感器的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1462070A (zh) * 2002-05-31 2003-12-17 威宇科技测试封装（上海）有限公司 一种芯片封装结构
CN101286502A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 半导体封装结构
US20100224972A1 (en) * 2009-03-09 2010-09-09 Powell Kirk Leadless integrated circuit package having standoff contacts and die attach pad

Also Published As

Publication number Publication date
US9960093B2 (en) 2018-05-01
CN109742034A (zh) 2019-05-10
CN103779286A (zh) 2014-05-07
US20170005022A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
WO2015109596A1 (zh) 一种封装结构、封装方法及在封装方法中使用的模板
CN103794576A (zh) 一种封装结构及封装方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
JP5526575B2 (ja) 半導体素子用基板の製造方法および半導体装置
KR101008406B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US8487451B2 (en) Lead frame land grid array with routing connector trace under unit
US8455989B2 (en) Package substrate having die pad with outer raised portion and interior recessed portion
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
TW201304113A (zh) 半導體感測裝置及其封裝方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN102332408B (zh) 芯片尺寸封装件及其制法
CN113539978A (zh) 扇出封装结构
CN103779306B (zh) 一种封装结构、封装方法及在封装方法中使用的模板
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
CN201838581U (zh) 四面无引脚封装结构
JP2009170855A (ja) 半導体のパッケージング方法
TWI474411B (zh) 半導體裝置結構及其製造方法
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
CN101494210A (zh) 导线架以及封装结构
CN108242405A (zh) 一种无基板半导体封装制造方法
TWI628756B (zh) 封裝結構及其製作方法
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
TWI381496B (zh) 封裝基板結構與晶片封裝結構及其製程
KR100950751B1 (ko) 반도체 패키지 및 이를 제조하기 위한 몰드 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14879466

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15113639

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14879466

Country of ref document: EP

Kind code of ref document: A1