WO2015100791A1 - 薄膜晶体管基板的制造方法 - Google Patents

薄膜晶体管基板的制造方法 Download PDF

Info

Publication number
WO2015100791A1
WO2015100791A1 PCT/CN2014/070507 CN2014070507W WO2015100791A1 WO 2015100791 A1 WO2015100791 A1 WO 2015100791A1 CN 2014070507 W CN2014070507 W CN 2014070507W WO 2015100791 A1 WO2015100791 A1 WO 2015100791A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film transistor
thin film
manufacturing
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/070507
Other languages
English (en)
French (fr)
Inventor
胡哲
陈宇霆
詹润泽
董承远
江政隆
陈柏林
赖梓杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/345,931 priority Critical patent/US9496374B2/en
Publication of WO2015100791A1 publication Critical patent/WO2015100791A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present invention relates to the field of liquid crystal display, and more particularly to a method of fabricating a thin film transistor substrate.
  • Thin film transistors are widely used as switching devices and driving devices in electronic devices.
  • the thin film transistor can be formed on a glass substrate or a plastic substrate, it is generally used in the field of flat panel display devices such as liquid crystal display devices (LCDs), organic light emitting display devices (OLEDs), and electrophoretic display devices (EPDs). .
  • LCDs liquid crystal display devices
  • OLEDs organic light emitting display devices
  • EPDs electrophoretic display devices
  • Oxide semiconductors have higher electron mobility (oxide semiconductor mobility > 10 cm 2 /Vs, amorphous silicon (a-Si) mobility of only 0.5 to 0.8 em 2 /Vs), and lower temperature Polysilicon (i; rps), oxide semiconductor process is simple, compatible with amorphous silicon process, can be applied to liquid crystal display devices, organic light-emitting display devices, flexible display (Flexible) and other fields, and compatible with high-generation production lines , can be applied to large, medium and small size display, has a good application development prospects, and is popular in the current industry research.
  • common oxide semiconductor thin film transistors are: an oxide semiconductor thin film transistor of an Etch Stopper (ES) structure and an oxide semiconductor thin film transistor of a back channel etching (BCE) structure.
  • ES Etch Stopper
  • BCE back channel etching
  • FIG. 1 is a structural diagram of an oxide semiconductor thin film transistor of a conventional etch barrier structure.
  • an etch barrier layer is formed ( The Etch Stopper Layer (ESL) 300 is used to protect the oxide semiconductor layer 100 at the back channel from being damaged in subsequent processes (such as metal source/drain electrode 200 etching, passivation layer 500 exposure, etc.)
  • ESL Etch Stopper Layer
  • the stability of the oxide semiconductor thin film transistor is improved, but an additional etching process is required to add an additional lithography process, and a photolithography process includes film formation, exposure, development, etching and stripping, etc. Engraved; the barrier layer will greatly increase the production cost, and thus reduce the production yield.
  • the oxide semiconductor thin film transistor of the back channel structure removes the etch barrier formed on the oxide semiconductor layer, which reduces the photolithography process and reduces the production cost.
  • FIG. 2 is a schematic structural view of an oxide semiconductor thin film transistor of a conventional back channel structure. After the oxide semiconductor layer 100' is completed, a metal source/drain electrode 200 is directly formed thereon. ', then forming a passivation layer on the metal source/drain electrode 200 500,.
  • the oxide semiconductor thin film transistor of the back channel structure has a simple structure and a simple process, and has a high channel width to length ratio (W/L), but the etching process of the metal source/drain electrode 200' generally uses a strong acid and a mixture thereof. (e.g., leg 0 3 /3 ⁇ 4P0 4 /C3 ⁇ 4COOH, etc.) as an etching liquid causes the oxide semiconductor layer 00 at the back channel to be easily damaged, resulting in deterioration and instability of the characteristics of the oxide semiconductor thin film transistor.
  • a strong acid and a mixture thereof e.g., leg 0 3 /3 ⁇ 4P0 4 /C3 ⁇ 4COOH, etc.
  • the object of the present invention is to provide a method for manufacturing a thin film transistor substrate, which has a simple process, reduces the manufacturing process, reduces the production cost, and improves the production yield.
  • the prepared thin film transistor substrate has a simple structure and does not need to be separately fabricated. Separate barrier layer to ensure a high channel width to length ratio
  • the present invention provides a method of fabricating a thin film transistor substrate, comprising the steps of:
  • Step 1 Providing a substrate
  • Step 2 forming a first metal layer on the substrate, and patterning the first metal layer to form a t pole;
  • Step 3 forming a pole insulating layer on the gate and the substrate;
  • Step 4 sequentially forming an oxide semiconductor layer and a second metal layer on the gate insulating layer, and patterning the second metal layer to form a source/drain, wherein the second metal layer is encapsulated
  • Step 5 patterning the oxide semiconductor layer to expose a portion of the gate insulating layer;
  • Step 6 Forming a passivation layer on the source/drain, the oxide semiconductor layer, and the gate insulating layer, and patterning the a passivation layer to expose a portion of the source Z drain and a portion of the oxide semiconductor layer;
  • Step 7 Form a transparent conductive layer on the passivation layer and the exposed portion of the source/drain, and pattern the transparent conductive layer to form a pixel electrode.
  • the substrate is a transparent substrate.
  • the substrate is a glass substrate.
  • the first metal layer contains at least one of copper, bismuth, aluminum, and molybdenum.
  • the second metal layer further comprises at least one of copper, aluminum, and molybdenum.
  • the second metal layer is etched by an etching solution containing hydrogen peroxide to realize patterning of the second metal layer.
  • the hydrogen peroxide concentration in the etching solution is greater than 5 wt% and less than 30 wt%.
  • the oxide semiconductor layer contains at least one of indium oxide, zinc oxide, tin oxide, and gallium oxide.
  • the transparent conductive layer contains indium tin metal oxide; both the gate insulating layer and the passivation layer contain silicon oxide.
  • the invention also provides a method for manufacturing a thin film transistor base, comprising the following steps: Step 1. providing a substrate;
  • Step 2 forming a first metal layer on the substrate, and patterning the first metal layer to form a t pole;
  • Step 3 forming a pole insulating layer on the gate and the substrate;
  • Step 4 sequentially forming an oxide semiconductor layer and a second metal layer on the continuous insulating film of the shed, and patterning the second metal layer to form a source/drain, wherein the second metal layer is packaged Ben
  • Step 5 patterning the oxide semiconductor layer to expose a portion of the gate insulating layer;
  • Step 6 Forming a passivation layer on the source/drain, the oxide semiconductor layer, and the gate insulating layer, and patterning the a passivation layer to expose a portion of the source Z drain and a portion of the oxide semiconductor layer;
  • Step 7 forming a transparent conductive layer on the passivation layer and the exposed portion of the source/drain, and patterning the transparent conductive layer to form a pixel electrode;
  • the substrate is a transparent substrate
  • the substrate is a glass substrate
  • the first metal layer contains copper. At least one of bismuth, aluminum, and molybdenum.
  • the second metal layer further comprises at least one of copper, aluminum, and molybdenum.
  • the second metal layer is patterned by an etching solution containing hydrogen peroxide to realize patterning of the second metal layer.
  • the concentration of hydrogen peroxide in the etching solution is greater than 5 wt% and less than 30 wt%.
  • the oxide semiconductor layer contains at least one of indium oxide, zinc oxide, tin oxide, and gallium oxide.
  • the transparent conductive layer contains indium tin metal oxide; both the gate insulating layer and the passivation layer contain silicon oxide.
  • the method for manufacturing a thin film transistor substrate of the present invention has a simple process, and achieves a good contact interface with a source/drain through a continuous film-forming oxide semiconductor layer, thereby avoiding a crowding effect due to excessive contact resistance.
  • the source/drain are made of a metal material containing germanium and etched by an etching solution containing hydrogen peroxide in the source/drain etching process, thereby avoiding the damage of the conventional semiconductor liquid to the oxide semiconductor layer.
  • the bulk layer ensures a high channel width to length ratio (WZL), simplifies the structure of the thin film transistor substrate, reduces the fabrication process, reduces production costs, and improves production yield.
  • WZL channel width to length ratio
  • FIG. 2 is a schematic structural view of an oxide semiconductor thin film transistor of a conventional back channel structure
  • FIG. 2 is a schematic structural view of an oxide semiconductor thin film transistor of a conventional back channel structure
  • FIG. 4 to FIG. 9 are schematic diagrams showing a process of fabricating a thin film transistor substrate according to the present invention.
  • FIG. 10 is a transfer of a thin film transistor produced by the method for fabricating a thin film transistor substrate of the present invention; Output of thin film transistor
  • the present invention provides a method for manufacturing a thin film transistor substrate, comprising the following steps:
  • Step 1 Provide a substrate 20.
  • the substrate 20 is a transparent substrate, preferably a glass substrate or a plastic substrate. In the present embodiment, the substrate 20 is a glass substrate.
  • Step 2 Form a first metal layer on the substrate 20 and pattern the first metal layer to form a 4-layer pole 22.
  • the first metal layer is formed on the substrate 20 by deposition, and the first metal layer is exposed and developed by a mask or a half mask to form a predetermined pattern.
  • the first metal layer contains at least one of copper, bismuth, aluminum, and molybdenum, that is, the drain 22 contains at least one of copper, bismuth, aluminum, and molybdenum.
  • Step 3 Form a gate insulating layer 24 on the gate 22 and the substrate 20.
  • the gate insulating layer 24 is formed by deposition, and the gate insulating layer 24 generally includes one of silicon oxide, silicon nitride, or a combination thereof.
  • Step 4 sequentially forming an oxide semiconductor layer 25 and a second metal layer on the gate insulating layer 24, and patterning the second metal layer to form a source/drain 26
  • the oxide semiconductor layer 25 and the second metal layer are formed by continuous film formation, and then the second metal layer is exposed, developed, and etched through a mask or a half mask to form a source/drain 26 of a predetermined pattern. And etching the second metal layer with an etching solution containing hydrogen peroxide in the etching process to realize patterning of the second metal layer, so that a good interface can be formed between the oxide semiconductor layer 25 and the source/drain electrodes 26. Further, the oxide semiconductor layer 25 and the source/drain electrodes 26 have good contact characteristics, and the crowding effect due to excessive contact resistance is avoided.
  • the oxide semiconductor layer 25 contains at least one of indium oxide, zinc oxide, tin oxide, and gallium oxide. In this embodiment, the oxide semiconductor layer 25 is indium gallium zinc oxide (IriGaZnO, IGZO). Semiconductor layer.
  • the second metal layer includes a metal germanium, that is, the source/drain 26 includes a metal germanium. Further, the second metal layer further comprises at least one of metal copper, aluminum, and molybdenum, that is, the source/drain 26 further contains at least one of metal copper, aluminum, and molybdenum on the basis of the metal containing ruthenium.
  • Hydrogen peroxide (3 ⁇ 4(3 ⁇ 4) has a significant selectivity to bismuth and indium gallium zinc oxide, that is, the etchant containing hydrogen peroxide has a significant etching effect on bismuth, and has no etching effect on indium gallium zinc oxide.
  • the etching of the second metal layer by the etching liquid containing hydrogen peroxide can effectively avoid the damage of the conventional etching liquid to the oxide semiconductor layer 25, improve the quality of the thin film transistor substrate, and do not need to additionally form an etch barrier layer to protect
  • the oxide semiconductor layer 25 at the back channel etching (BCE) ensures a high channel width to length ratio (W/L), and at the same time, simplifies the structure of the thin film transistor substrate, reduces the fabrication process, and reduces Production costs have increased production yields.
  • the concentration of hydrogen peroxide in the hydrogen peroxide-containing etching solution is preferably more than 5 wt% and less than 30 wt% so that the second metal layer can be completely and efficiently etched.
  • Step 5 Patterning the oxide semiconductor layer 25 to expose a portion of the gate insulating layer 24. Specifically, after the source/drain 26 is formed, the oxide semiconductor layer 25 is exposed, developed, and etched through a mask or a half mask to form an oxide semiconductor layer 25 of a predetermined pattern, thereby exposing a portion. Gate insulating layer 24. Step 6. Form a passivation layer 27 on the source/drain 26, the oxide semiconductor layer 25, and the gate insulating layer 24, and pattern the passivation layer 27 to expose part of the source/drain 26 and partially oxidize. Semiconductor layer 25.
  • the passivation layer 27 generally comprises one or a combination of silicon oxide and silicon nitride, and is formed in a manner similar to that of the above-described shed 22, and will not be described herein.
  • the transparent conductive layer is preferably made of indium tin oxide, and the formation method thereof is the same as that of the above-mentioned drain electrode 22, and the thin film transistor substrate produced by the method for manufacturing the thin film transistor substrate of the present invention.
  • the characteristic curve of the figure shows that the output characteristic curve does not have a crowding effect due to excessive contact resistance, which indicates the source/drain and the oxide semiconductor layer between the thin film transistor substrate prepared by the method of the present invention. Good contact characteristics
  • the method for fabricating the thin film transistor substrate of the present invention has a simple process, and achieves a good contact interface between the continuous film-forming oxide semiconductor layer and the source Z drain, thereby avoiding a crowding effect due to excessive contact resistance.
  • the source/drain are made of a metal material containing germanium and etched by an etching solution containing hydrogen peroxide in the source/drain etching process, thereby avoiding damage to the oxide semiconductor layer by the conventional etching solution.
  • the quality of the thin film transistor substrate is improved, and an additional etch stop layer is not required to protect the oxide semiconductor layer at the back channel, ensuring a high channel width to length ratio (W/L).
  • the structure of the thin film transistor substrate reduces the manufacturing process, reduces the production cost, and improves the production yield.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管基板的制造方法，制程简单，通过连续成膜氧化物半导体层（25）与源/漏极（26）实现良好的接触界面，避免了由于接触电阻过大而产生的拥挤效应，同时，源/漏极（26）通过含有钽的金属材料制得并在源/漏极（26）蚀刻制程中采用含有过氧化氢的蚀刻液对其进行蚀刻，避免了传统蚀刻液对于氧化物半导体层的破坏，提升了薄膜晶体管基板的品质，且，不需要另外制作一层刻蚀阻挡层来保护背沟道处的氧化物半导体层，保证了较高的沟道宽长比（W/Ｌ），简化了薄膜晶体管基板的结构，减少了制作过程，降低了生产成本，提高了生产良率。

Description

薄膜晶体管基板的制造方法
本发明涉及液晶显示领域， 尤其涉及一种薄膜晶体管基板的制造方 法。
薄膜晶体管 （TFT )在电子装置中被广泛地作为开关装置和驱动装置 使用。 具体地， 因为薄膜晶体管可形成在玻璃基片或塑料基片上， 所以它 钔通常用在诸如液晶显示装置 （LCD ) 、 有机发光显示装置 （OLED ) 、 电泳显示装置 （EPD )等平板显示装置领域。
氧化物半导体由于具有较高的电子迁移率 （氧化物半导体迁移率 >10cm2/Vs, 非晶硅（a- Si ) 迁移率仅 0。5〜0。8em2/Vs ) ， 而且相比低温多晶 硅（i;rps ) ， 氧化物半导体制程简单， 与非晶硅制程相容性较高， 可以应 用于液晶显示装置、 有机发光显示装置、 柔性显示 （Flexible )等领域， 且 与高世代生产线兼容， 可应用于大中小尺寸显示， 具有良好的应用发展前 景， 为当前业界研究热门。
目前， 常见的氧化物半导体薄膜晶体管有： 刻蚀阻挡 （Etch Stopper, ES ) 结构的氧化物半导体薄膜晶体管和背沟道 ( Back channel etching , BCE )结构的氧化物半导体薄膜晶体管。
请参阅图 1， 为现有的刻蚀阻挡结构的氧化物半导体薄膜晶体管的结 构示意图， 其在氧化物半导体层 100形成后及金属源 /漏电极 200形成前， 制作一层刻蚀阻挡层（Etch Stopper Layer, ESL ) 300, 用于保护背沟道处 的氧化物半导体层 100， 避免其在后续的制程 (如金属源 /漏电极 200蚀 刻、 钝化层 500曝光等制程） 中遭破坏， 进而提升了氧化物半导体薄膜晶 体管稳定性， 但额外制作一层刻蚀阻挡层需额外增加一道光刻制程， 一道 光刻制程包括成膜、 曝光、 显影、 蚀刻 剥离等工序， 因而额外制作一层 刻 ；阻挡层将大大增加生产成本， 进而降 ^生产良率。
为此， 背沟道结构的氧化物半导体薄膜晶体管去掉了形成在氧化物半 导体层上的刻蚀阻挡层， 减少了光刻制程， 降低了生产成本。
请参阅图 2 , 为现有的背沟道结构的氧化物半导体薄膜晶体管的结构 示意图， 在氧化物半导体层 100'制作完成后， 直接在其上形成金属源 /漏 ( Source/Drain ) 电极 200' , 然后在该金属源 /漏电极 200，上形成钝化层 500，。
该背沟道结构的氧化物半导体薄膜晶体管虽然结构和制程简单， 且具 有较高的沟道宽长比 （W/L ) , 但金属源 /漏电极 200'的蚀刻制程通常使用 强酸及其混合物 (如腿 03/¾P04/C¾COOH等 )作为蚀刻液， 导致背沟道 处的氧化物半导体层 00，容易受到破坏， 造成氧化物半导体薄膜晶体管特 性劣化与不稳定。
' 本发明的目的在于提供一种薄膜晶体管基板的制造方法， 方法筒单， 减少了制作过程， 降低了生产成本， 提高了生产良率， 所制得的薄膜晶体 管基板结构简单， 不需要另外制作刻独阻挡层， 保证了较高的沟道宽长比
( W/L ) , 同时， 能有效避免由于接触电阻过大而产生的拥挤效应以及传 统蚀刻液对于氧化物半导体层的破坏， 提升了薄膜晶体管基板的品质。
为实现上述目的， 本发明提供一种薄膜晶体管基板的制造方法， 包括 以下步驟：
步骤 1、 提供基片；
步骤 2、 在所述基片上形成第一金属层， 并图案化该第一金属层， 以 形成 t极；
步骤 3、 在所述柵极与基片上形成极极绝缘层；
步骤 4、 在所述柵极绝缘层上连续成膜依次形成氧化物半导体层及第 二金属层， 并图案化该第二金属层， 以形成源 /漏极， 其中该第二金属层包 本
步骤 5、 图案化所述氧化物半导体层， 以露出部分柵极绝缘层； 步骤 6、 在所述源 /漏极、 氧化物半导体层及柵极绝缘层上形成钝化 层， 并图案化该钝化层， 以露出部分源 Z漏极及部分氧化物半导体层；
步骤 7、 在所述钝化层及露出的部分源 /漏极上形成透明导电层， 并图 案化该透明导电层， 以形成像素电极。
所述基片为透明基片。
所述基片为玻璃基片。
所述第一金属层含有铜， 钽、 铝、 钼至少一种。
所述第二金属层还包含有铜、 铝、 钼至少一种。
所述步骤 4 中， 通过含有过氧化氢的蚀刻液对第二金属层进行蚀刻， 以实现第二金属层的图案化。
所述蚀刻液中的过氧化氢浓度大于 5wt%且小于 30wt%。 所述氧化物半导体层含有铟氧化物、 锌氧化物、 锡氧化物、 镓氧化物 至少—种。
所述透明导电层含有铟锡金属氧化物； 所述栅极绝缘层与钝化层均含 有氧化硅。
本发明还提供一种薄膜晶体管基 £的制造方法， 包括以下步骤： 步骤 1、 提供基片；
步骤 2、 在所述基片上形成第一金属层， 并图案化该第一金属层， 以 形成 t极；
步骤 3、 在所述柵极与基片上形成极极绝缘层；
步骤 4、 在所述棚'极绝缘层上连续成膜依次形成氧化物半导体层及第 二金属层， 并图案化该第二金属层， 以形成源 /漏极， 其中该第二金属层包 本
步骤 5、 图案化所述氧化物半导体层， 以露出部分栅极绝缘层； 步骤 6、 在所述源 /漏极、 氧化物半导体层及柵极绝缘层上形成钝化 层， 并图案化该钝化层， 以露出部分源 Z漏极及部分氧化物半导体层；
步骤 7、 在所述钝化层及露出的部分源 /漏极上形成透明导电层， 并图 案化该透明导电层， 以形成像素电极；
其中， 所述基片为透明基片；
其中， 所述基片为玻璃基片；
其中， 所述第一金属层含有铜。 钽、 铝、 钼至少一种。
所述第二金属层还包含有铜、 铝、 钼至少一种。
所述步骤 4 中， 通过含有过氧化氢的蚀刻液对第二金属层进行 ；刻， 以实现第二金属层的图案化。
所述蚀刻液中的过氧化氢浓度大于 5wt%且小于 30wt%„
所述氧化物半导体层含有铟氧化物、 锌氧化物、 锡氧化物、 镓氧化物 至少 -—种。
所述透明导电层含有铟锡金属氧化物； 所述栅极绝缘层与钝化层均含 有氧化硅。
本发明的有益效果： 本发明的薄膜晶体管基板的制造方法， 制程简 单， 通过连续成膜氧化物半导体层与源 /漏极实现良好的接触界面， 避免了 由于接触电阻过大而产生的拥挤效应， 同时， 源 /漏极通过含有钽的金属材 料制得并在源 /漏极蚀刻制程中采用含有过氧化氢的蚀刻液对其进行蚀刻， 避免了传统独刻液对于氧化物半导体层的破坏， 提升了薄膜晶体管基板的 品质， 且， 不需要另外制作一层刻蚀阻挡层来保护背沟道处的氧化物半导 体层， 保证了较高的沟道宽长比 （WZL ) , 简化了薄膜晶体管基板的结 构， 减少了制作过程， 降低了生产成本， 提高了生产良率。
为了能更进一步了解本发明的特征以及技术内容， 请参阔以下有关本 发明的详细说明与附图， 然而附图仅提供参考与说明用， 并非用来对本发 明加以限制。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其它有益效果显而易见。
附图中，
图 为现有的刻独阻挡结构的氧化物半导体薄膜晶体管的结构示意 图； 图 2为现有的背沟道结构的氧化物半导体薄膜晶体管的结构示意图； 图 3为本发明薄膜晶体管基 的制造方法的流程图；
图 4至图 9为本发明薄膜晶体管基板的制造方法的制程示意图； 图 10 为本发明薄膜晶体管基板的制造方法制得的薄膜晶体管的转移 ^ ：图 为本发明薄膜晶体管基板的制造方法制得的薄膜晶体管的输出
具体实旅方式
为更进一步阐述本发明所釆取的技术手段及其效果， 以下结合本发明 的俛选实施例及其附图进行详细描述。
请参阅图 3， 并参考图 4 至图 9 , 本发明提供一种薄膜晶体管基板的 制造方法， 包括以下步骤：
步骤 1、 提供基片 20。
所述基片 20 为透明基片， 优选玻璃基片或塑料基片， 在本实施例 中， 所述基片 20为玻璃基片。
步骤 2、 在所述基片 20上形成第一金属层， 并图案化该第一金属层， 以形成 4册极 22。
具体地， 在所述基片 20 上通过沉积形成所述第一金属层， 再通过掩 模板或半掩^ I板对该第一金属层进行曝光、 显影 饯刻以形成预定图案的 栅极 22。 所述第一金属层含有铜、 钽、 铝、 钼至少一种， 即所述槲极 22 含有铜、 钽、 铝、 钼至少一种。
步骤 3、 在所述栅极 22与基片 20上形成栅极绝缘层 24。
所述柵极绝缘层 24通过沉积形成， 所述楣极绝缘层 24—般包括氧化 硅、 氮化硅其中之一或其组合。
步骤 4、 在所述柵极绝缘层 24 上连续成膜依次形成氧化物半导体层 25及第二金属层， 并图案化该第二金属层， 以形成源 /漏极 26„
具体地， 连续成膜形成氧化物半导体层 25 和第二金属层， 之后再通 过掩模板或半掩模板对该第二金属层进行曝光、 显影、 蚀刻以形成预定图 案的源 /漏极 26， 且蚀刻制程中采用含有过氧化氢的蚀刻液对第二金属层 进行蚀刻， 以实现第二金属层的图案化， 这样可以在氧化物半导体层 25 和源 /漏极 26之间形成良好的界面， 进而使氧化物半导体层 25 和源 /漏极 26接触特性良好， 避免了由于接触电阻过大而产生的拥挤效应 （crowding effect ) 。 所述氧化物半导体层 25含有铟氧化物、 锌氧化物、 锡氧化物、 镓氧化物至少一种， 本实施例中， 所述氧化物半导体层 25 为铟镓锌氧化 物 （IriGaZnO, IGZO )半导体层。
本实施 中， 所述第二金属层包含有金属钽， 即所述源 /漏极 26 包含 有金属钽。 进一步地， 所述第二金属层还包含有金属铜、 铝、 钼至少一 种， 即所述源 /漏极 26 在含有钽的金属基础上还含有金属铜、 铝、 钼至少 一种。
过氧化氢（¾(¾ )对于钽与铟镓锌氧化物有明显选择比， 即含有过氧 化氢的蝕刻液对钽有明显的蚀刻作用， 对铟镓锌氧化物无蚀刻作用， 因 而， 通过含有过氧化氢的蚀刻液对第二金属层进行蚀刻可以有效避免传统 蚀刻液对于氧化物半导体层 25 的破坏， 提升了薄膜晶体管基板的品质， 且不需要另外制作一层刻蚀阻挡层来保护背沟道 ( Back channel etching, BCE ) 处的氧化物半导体层 25 , 保证了较高的沟道宽长比 （W/L ) ， 同 时， 简化了薄膜晶体管基板的结构， 减少了制作过程， 降低了生产成本， 提高了生产良率。
值得一提的是， 所述含有过氧化氢的蚀刻液中的过氧化氢浓度优选大 于 5wt%且小于 30wt%, 以便能完全、 高效的对第二金属层进行蚀刻。
步骤 5、 图案化所述氧化物半导体层 25 , 以露出部分櫥极绝缘层 24。 具体地， 在形成源 /漏极 26之后， 再通过.掩模板或半掩模板对所述氧 化物半导体层 25 进行曝光、 显影、 独刻以形成预定图案的氧化物半导体 层 25 , 进而露出部分栅极绝缘层 24。 步骤 6、 在所述源 /漏极 26、 氧化物半导体层 25及栅极绝缘层 24上形 成钝化层 27 , 并图案化该钝化层 27 , 以露出部分源 /漏极 26及部分氧化物 半导体层 25。
所述钝化层 27 —般包括氧化硅、 氮化硅其中之一或其组合， 其形成 方式与上述棚 _极 22的形成方式类似， 在此不作赘述。
步骤 ，、 在所述钝化层 27 及露出的部分源 /漏极 26 上形成透明导电 层， 并图案化该透明导电层， 以形成像素电极 28。
所述透明导电层优选由氧化铟锡制成， 其形成方式与上述槲极 22 的 i 请^阅图 〗0及图 1 1 , '为本发明薄膜晶体管基板的制造方法制得的薄 膜晶体管基板的特性曲线图， 由该图可知， 输出特性曲线没有出现由于接 触电阻过大而产生的拥挤效应， 这说明采用本发明方法制备的薄膜晶体管 基板的源/漏极与氧化物半导体层之间的接触特性良好„
综上所述， 本发明的薄膜晶体管基板的制造方法， 制程简单， 通过连 续成膜氧化物半导体层与源 Z漏极实现良好的接触界面， 避免了由于接触电 阻过大而产生的拥挤效应， 同时， 源 /漏极通过含有钽的金属材料制得并在 源 /漏极蚀刻制程中采用含有过氧化氢的蚀刻液对其进行蚀刻， 避免了传统 蚀刻液对于氧化物半导体层的破坏， 提升了薄膜晶体管基板的品质， 且， 不需要另外制作一层刻蚀阻挡层来保护背沟道处的氧化物半导体层， 保证 了较高的沟道宽长比 （W/L ) , 筒化了薄膜晶体管基板的结构， 减少了制 作过程， 降低了生产成本， 提高了生产良率。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明权利要求的保护范围。

Claims

权 利 要 求
】、 一种薄膜晶体管基板的制造方法， 包括以下步骤：
步骤 1、 提供基片；
步骤 2、 在所述基片上形成第一金属层， 并图案化该第一金属层， 以 形成栅极；
步骤 3、 在所述栅极与基片上形成栅极绝缘层；
步骤 4、 在所述栅极绝缘层上连续成膜依次形成氧化物半导体层及第 二金属层， 并图案化该第二金属层， 以形成源 /漏极， 其中该第二金属层包 步骤 5、 图案化所述氧化物半导体层， 以露出部分柵极绝缘层； 步骤 6、 在所述源/漏极、 氧化物半导体层及櫥极绝缘层上形成钝化 层， 并图案化该钝化层， 以露出部分源 /漏极及部分氧化物半导体层；
步骤 7、 在所述钝化层及露出的部分源 /漏极上形成透明导电层， 并图 案化该透明导电层， 以形成像素电极。
2、 如权利要求 所述的薄膜晶体管基板的制造方法， 其中， 所述基 片为透明基片。
3、 如权利要求 2 所述的薄膜晶体管基板的制造方法， 其中， 所述基 片为玻璃.基片。
4、 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述第 一金属层含有铜、 钽、 铝、 钼至少一种。
5 如权利要求 i 所述的薄膜晶体管基板的制造方法， 其中， 所述第 二金属层还包含有铜、 铝、 钼至少一种。
6、 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述步 骤 4 中， 通过含有过氧化氢的蚀刻液对第二金属层进行蚀刻， 以实现第二 金属层的图案化。
7 , 如权利要求 6 所述的薄膜晶体管基板的制造方法， 其中， 所述饯 刻液中的过氧化氢浓度大于 5wt¾Ji小于 30wt%。
8 , 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述氧 化物半导体层含有铟氧化物、 锌氧化物、 锡氧化物、 镓氧化物至少一种。
9、 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述透 明导电层含有铟锡金属氧化物； 所述橋极绝缘层与钝化层均含有氧化硅。
10 , 一种薄膜晶体管基板的制造方法， 包括以下步骤： 步骤 1、 提供基片；
步骤 2、 在所述基片上形成第一金属层， 并图案化该第一金属层， 以 ^"骤 3、 在所述楣-极与基片上形成柵极绝缘层；
步骤 4、 在所述棚'极绝缘层上连续成膜依次形成氧化物半导体层及第 二金属层， 并图案化该第二金属层， 以形成源 Z漏极， 其中该第二金属层包 含有钽；
步骤 5、 图案化所述氧化物半导体层， 以露出部分栅极绝缘层； 步骤 6、 在所述源 /漏极、 氧化物半导体层及柵极绝缘层上形成钝化 层， 并图案化该钝化层， 以露出部分源 /漏极及部分氧化物半导体层；
步骤 7、 在所述钝化层及露出的部分源 /漏极上形成透明导电层， 并图 案化该透明导电层， 以形成像素电极；
其中， 所述基片为透明基片；
其中， 所述基片为玻璃基片；
其中， 所述第一金属层含有铜。 钽、 铝、 钼至少一种。
】1、 如权利要求 0 所述的薄膜晶体管基板的制造方法， 其中， 所述 第二金属层还包含有铜， 铝、 钼至少一种。
12、 如权利要求 10 所述的薄膜晶体管基板的制造方法， 其中， 所述 步骤. 4 中， 通过含有过氧化氢的蚀刻液对第二金属层进行蚀刻， 以实现第 二金属层的图案化。
】3、 如权利要求 12 所述的薄膜晶体管基板的制造方法， 其中， 所述 蚀刻液中的过氧化氢浓度大于 5wt%且小于 30wt%。
14、 如权利要求 10 所述的薄膜晶体管基板的制造方法， 其中， 所述 氧化物半导体层含有铟氧化物、 锌氧化物、 锡氧化物、 镓氧化物至少一
15 , 如权利要求 10 所述的薄膜晶体管基板的制造方法， 其中， 所述 透明导电层含有铟锡金属氧化物； 所述柵极绝缘层与钝化层均含有氧化 硅。
PCT/CN2014/070507 2013-12-31 2014-01-13 薄膜晶体管基板的制造方法 Ceased WO2015100791A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/345,931 US9496374B2 (en) 2013-12-31 2014-01-13 Method for manufacturing thin-film transistor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310754071.6A CN103730414B (zh) 2013-12-31 2013-12-31 薄膜晶体管基板的制造方法
CN201310754071.6 2013-12-31

Publications (1)

Publication Number Publication Date
WO2015100791A1 true WO2015100791A1 (zh) 2015-07-09

Family

ID=50454433

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/070507 Ceased WO2015100791A1 (zh) 2013-12-31 2014-01-13 薄膜晶体管基板的制造方法

Country Status (3)

Country Link
US (1) US9496374B2 (zh)
CN (1) CN103730414B (zh)
WO (1) WO2015100791A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN106598317B (zh) * 2015-10-20 2024-11-22 深圳莱宝高科技股份有限公司 一种触控面板及其制作方法
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN106771726B (zh) * 2016-12-02 2019-10-22 深圳市华星光电技术有限公司 测试组件及其监控显示面板电性特性的方法、显示面板
CN108281382B (zh) * 2018-01-22 2021-01-15 京东方科技集团股份有限公司 一种显示基板的制作方法及显示基板
CN112670240B (zh) * 2020-12-24 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法与显示面板
CN112877695B (zh) * 2021-01-11 2023-03-28 Tcl华星光电技术有限公司 铜铝膜蚀刻液

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828886A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 信号线、有该信号线的薄膜晶体管阵列面板及其制造方法
CN101419916A (zh) * 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
US20110140103A1 (en) * 2007-06-14 2011-06-16 Samsung Electronics Co., Ltd. Thin-film transistor, array substrate having the thin-film transistor and method of manufacturing the array substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828886A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 信号线、有该信号线的薄膜晶体管阵列面板及其制造方法
US20110140103A1 (en) * 2007-06-14 2011-06-16 Samsung Electronics Co., Ltd. Thin-film transistor, array substrate having the thin-film transistor and method of manufacturing the array substrate
CN101419916A (zh) * 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法

Also Published As

Publication number Publication date
CN103730414B (zh) 2016-02-24
US20150200274A1 (en) 2015-07-16
US9496374B2 (en) 2016-11-15
CN103730414A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US9608127B2 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
WO2015100791A1 (zh) 薄膜晶体管基板的制造方法
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106158978A (zh) 薄膜晶体管、阵列基板及其制备方法
CN102683354B (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN108550625B (zh) 一种薄膜晶体管及其制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2013159513A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
WO2015192418A1 (zh) 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
WO2016033836A1 (zh) 氧化物半导体tft基板的制作方法及结构
WO2016026177A1 (zh) Tft基板的制作方法及其结构
CN103700705B (zh) 一种igzo电晶体制造方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
CN108711548A (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN104319285A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
WO2020019606A1 (zh) Tft阵列基板及其制作方法
WO2014131189A1 (zh) 低温多晶硅晶体管的制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14345931

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14877058

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14877058

Country of ref document: EP

Kind code of ref document: A1