WO2015085658A1 - 一种tft电性量测方法及装置 - Google Patents

一种tft电性量测方法及装置 Download PDF

Info

Publication number
WO2015085658A1
WO2015085658A1 PCT/CN2014/070198 CN2014070198W WO2015085658A1 WO 2015085658 A1 WO2015085658 A1 WO 2015085658A1 CN 2014070198 W CN2014070198 W CN 2014070198W WO 2015085658 A1 WO2015085658 A1 WO 2015085658A1
Authority
WO
WIPO (PCT)
Prior art keywords
source
drain
metal
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/070198
Other languages
English (en)
French (fr)
Inventor
付延峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/240,459 priority Critical patent/US20150279257A1/en
Publication of WO2015085658A1 publication Critical patent/WO2015085658A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics

Definitions

  • the present invention relates to the field of image display, and in particular to a method and device for measuring electrical conductivity of a TFT. Background technique
  • test device group TEG (Test Element Group) is designed on the periphery of the array substrate for measuring the electrical properties of the TFT, including resistance, capacitance, and TFT IV curve. Wait.
  • the resistance measurement includes a gate metal line, a source/drain metal line, an indium tin oxide, a passivation layer via, etc., however, the source and drain metal and the doped amorphous silicon semiconductor (n+ a-Si:H) The ohmic contact resistance cannot be measured and monitored due to the lack of corresponding design.
  • the technical problem to be solved by the present invention is to provide a TFT electrical measurement method and apparatus capable of measuring and monitoring the ohmic contact resistance of a source drain metal and a doped amorphous silicon semiconductor.
  • the present invention provides a method for measuring the electrical conductivity of a TFT, which includes:
  • the current between the two source drain test cells is measured.
  • the source drain test unit and the gate test unit are both metal foils.
  • the source and drain test unit is connected to the source and drain metal through a metal test line
  • the pole test unit is connected to the gate metal through a metal test line.
  • the first voltage is a high voltage that turns on the source and the drain
  • the second voltage is a predetermined value of a known size.
  • the invention also provides a method for measuring the electrical conductivity of a TFT, comprising:
  • the current between the two source drain test cells is measured.
  • the invention also provides a TFT electrical measuring device, comprising:
  • a gate test unit connected to the gate metal and capable of applying a first voltage
  • Two source and drain test cells respectively connected to the source and drain electrodes and capable of applying a second voltage across the terminals;
  • the first voltage and the second voltage cause a doped amorphous silicon semiconductor in contact with the source and drain metal to be turned on;
  • the source drain test unit and the gate test unit are both metal foils.
  • the source and drain test unit is connected to the source and drain metal through a metal test line
  • the gate test unit is connected to the gate metal through a metal test line.
  • the first voltage is a high voltage that turns on the source and the drain
  • the second voltage is a predetermined value of a known size.
  • the ohmic contact resistance between the source/drain metal and the doped amorphous silicon semiconductor can be obtained conveniently and quickly, and on the other hand, the ohmic contact resistance can be understood by measuring the measured current change. The change is to monitor the TFT electrical properties.
  • FIG. 1 is a schematic flow chart of a method for measuring an electrical quantity of a TFT according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram showing the principle of a TFT electrical measurement method according to an embodiment of the present invention.
  • FIG. 3 is a schematic structural view of a TFT electrical measuring device according to Embodiment 2 of the present invention.
  • Figure 4 is a schematic cross-sectional view taken along line A - A' of Figure 3;
  • a first embodiment of the present invention provides a TFT electrical measurement method, including: Step S1 , providing two source and drain test units respectively connected to a source and drain metal and one connected to a gate metal Gate test unit;
  • Step S2 applying a first voltage on the gate test unit, applying a second voltage across the two source drain test units, turning on the doped amorphous silicon semiconductor in contact with the source and drain metal; and step S3 , measure the current between the two source drain test units.
  • the source drain test unit and the gate test unit are both metal foils, and are respectively connected to the source drain metal and the gate metal through test lines (also metal lines).
  • the principle of the TFT electrical measurement method of this embodiment is: applying a first voltage to the gate test unit, the first voltage being a high voltage, greater than the turn-on voltage thereof, enabling the source and the drain to be turned on, and
  • the source and drain characteristics are the same and the functions are interchangeable.
  • a second voltage is applied across the two source drain test cells to turn on the doped amorphous silicon semiconductor n+ a-Si: H in contact with the source and drain metal.
  • the two-source drain test unit is measured.
  • the ohmic contact resistance between the source and drain metal and n+ a-Si: H is obtained from the voltage across the terminals and the current between them.
  • the voltage across the two source drain test cells that is, the applied second voltage, which is a predetermined value of a known magnitude, requires only the current between the two source drain test cells to be measured. For details, please refer to FIG.
  • FIG. 2 also shows an equivalent circuit diagram of an embodiment of the present invention, wherein ohmic and R 2 ohms are ohmic contact resistances between the drain metal and the source metal and n+ a-Si: H, respectively, as described above.
  • the TFT electrical measurement method corresponding to the first embodiment of the present invention
  • the second embodiment of the present invention provides a TFT electrical measurement device, including:
  • a gate test unit 1 connected to the gate metal 11 and capable of applying a first voltage
  • Two source and drain test units 2 respectively connected to the source and drain metal 12 and having a second voltage applied to both ends thereof;
  • the first voltage and the second voltage cause the doped amorphous silicon semiconductor 15 in contact with the source and drain metal 12 to be turned on;
  • FIG. 4 is a schematic view showing a typical structure of a TFT device to be measured in the embodiment, wherein the gate metal 11 is covered with a gate insulating layer (specifically, a silicon nitride layer) 13 in the gate insulating layer 13
  • a gate insulating layer specifically, a silicon nitride layer
  • An amorphous silicon semiconductor layer (a-Si:H) 14 and a doped amorphous silicon semiconductor layer (n+ a-Si:H) 15 are sequentially formed thereon, and the source and drain metal 12 are disposed on the doped amorphous silicon semiconductor layer. 15 on.
  • the TFT electrical measuring device of this embodiment provides a gate test unit 1 connected to the gate metal 11 through a metal line; two source/drain test units 2 are provided, which are respectively connected to the source and drain metal 12 through metal lines.
  • a first voltage on the gate test unit 1 the first voltage is greater than its turn-on voltage, causing the source and drain to be turned on; meanwhile, by applying a second voltage across the two source drain test unit 2,
  • the doped amorphous silicon semiconductor 15 in contact with the source/drain metal 12 is turned on.
  • the ohmic contact resistance between the source and drain metal 12 and the doped amorphous silicon semiconductor 15 can be obtained by the voltage across the two source drain test cells 2 and the current between them.
  • the voltage at both ends of the two-source drain test unit 2, that is, the applied second voltage is a predetermined value of a known magnitude, so that it is only necessary to measure the current between the two source drain test units 2.
  • the TFT electrical measuring device of this embodiment can be realized by designing a pattern on a photomask according to an existing process.
  • the source and drain test unit 2 and the gate test unit 1 are both metal foils, and the test lines are all metal wires.
  • the source drain metal and the doped type non can be conveniently and quickly obtained.
  • the ohmic contact resistance between the crystalline silicon semiconductors, and on the other hand, the change in the ohmic contact resistance can be known by measuring the measured current change, in order to monitor the TFT electrical properties.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

一种TFT电性量测方法及装置，其中TFT电性量测方法包括：提供两个分别与源漏极金属相连的源漏极测试单元和一个与栅极金属相连的栅极测试单元（S1）；在栅极测试单元上施加第一电压，在两源漏极测试单元两端施加第二电压，使与源漏极金属相接触的掺杂型非晶硅半导体导通（S2）；以及量测两源漏极测试单元之间的电流（S3）。本方法一方面可以方便快捷地得出源漏极金属与掺杂型非晶硅半导体之间的欧姆接触电阻，另一方面通过所量测的电流变化，可以了解该欧姆接触电阻的变化，以便于监控TFT电性。

Description

一种 TFT电性量测方法及装置
本申请要求于 2013 年 12 月 13 日提交中国专利局、 申请号为 201310680830.9、 发明名称为 "一种 TFT电性量测方法及装置" 的中国专利 申请的优先权， 上述专利的全部内容通过引用结合在本申请中。 技术领域
本发明涉及图像显示领域， 尤其涉及一种 TFT电性量测方法及装置。 背景技术
目前的薄膜场效应晶体管液晶显示器（TFT-LCD )阵列设计中， 在阵列 基板外围会设计测试器件组 TEG ( Test Element Group ), 用于量测监控 TFT 电性， 包括电阻、 电容、 TFT I-V曲线等。 其中电阻量测包括栅极金属线、 源漏极金属线、 氧化铟锡、 钝化层过孔等电阻， 然而， 源漏极金属与掺杂型 非晶硅半导体（n+ a-Si:H )的欧姆接触电阻却因没有相应设计而无法实现量 测及监控。
发明内容
本发明所要解决的技术问题在于，提供一种可实现对源漏极金属与掺杂 型非晶硅半导体的欧姆接触电阻进行量测及监控的 TFT 电性量测方法及装 置。
为了解决上述技术问题， 本发明提供为了解决上述技术问题， 本发明提 供一种 TFT电性量测方法， 包括：
提供两个分别与源漏极金属相连的源漏极测试单元和一个与栅极金属 相连的栅极测试单元；
在栅极测试单元上施加第一电压，在两源漏极测试单元两端施加第二电 压， 使与源漏极金属相接触的掺杂型非晶硅半导体导通； 以及
量测两源漏极测试单元之间的电流。
其中， 所述源漏极测试单元和栅极测试单元均为金属薄片。
其中， 所述源漏极测试单元通过金属测试线与源漏极金属相连， 所述栅 极测试单元通过金属测试线与栅极金属相连。
其中， 所述第一电压为使源漏极导通的高电压， 所述第二电压为已知大 小的预定值。
本发明还提供一种 TFT电性量测方法， 包括：
提供两个分别与源漏极金属相连的源漏极测试单元和一个与栅极金属 相连的栅极测试单元；
在栅极测试单元上施加使源漏极导通的高电压 ,在两源漏极测试单元两 端施加已知大小的预定电压，使与源漏极金属相接触的掺杂型非晶硅半导体 导通； 以及
量测两源漏极测试单元之间的电流。
本发明还提供一种 TFT电性量测装置， 包括：
一个与栅极金属相连、 可被施加第一电压的栅极测试单元；
两个分别与源漏极金属相连、 两端可被施加第二电压的源漏极测试单 元；
所述第一电压和第二电压使与所述源漏极金属相接触的掺杂型非晶硅 半导体导通； 以及
用于量测所述两源漏极测试单元之间的电流的量测单元。
其中， 所述源漏极测试单元和栅极测试单元均为金属薄片。
其中， 所述源漏极测试单元通过金属测试线与所述源漏极金属相连， 所 述栅极测试单元通过金属测试线与所述栅极金属相连。
其中， 所述第一电压为使源漏极导通的高电压， 所述第二电压为已知大 小的预定值。
实施本发明实施例，一方面可以方便快捷地得出源漏极金属与掺杂型非 晶硅半导体之间的欧姆接触电阻， 另一方面通过所量测的电流变化， 可以了 解该欧姆接触电阻的变化， 以便于监控 TFT电性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1是本发明实施例——种 TFT电性量测方法的流程示意图。
图 2是本发明实施例——种 TFT电性量测方法的原理示意图。
图 3是本发明实施例二一种 TFT电性量测装置的结构示意图。
图 4是按图 3中 A— A'向截面示意图。
具体实施方式
下面参考附图对本发明的优选实施例进行描述。
请参照图 1所示， 本发明实施例一提供一种 TFT电性量测方法， 包括： 步骤 S1 , 提供两个分别与源漏极金属相连的源漏极测试单元和一个与 栅极金属相连的栅极测试单元；
步骤 S2, 在栅极测试单元上施加第一电压， 在两源漏极测试单元两端 施加第二电压， 使与源漏极金属相接触的掺杂型非晶硅半导体导通； 以及 步骤 S3 , 量测两源漏极测试单元之间的电流。
其中， 源漏极测试单元和栅极测试单元均为金属薄片， 并且均通过测试 线（亦为金属线）分别与源漏极金属和栅极金属相连。
本实施例的 TFT电性量测方法的原理为：在栅极测试单元上施加第一电 压， 该第一电压为高电压， 大于其导通电压， 可使源极与漏极接通， 而对于 TFT器件， 其源极和漏极特性一样， 功能可以互换。 同时， 在两源漏极测试 单元两端施加第二电压， 使与源漏极金属相接触的掺杂型非晶硅半导体 n+ a-Si: H导通。 由于 n+ a-Si: H和测试线以及源漏极金属的电阻相对于源漏 极金属与 n+ a-Si: H之间的欧姆接触电阻可以忽略不计， 因此通过量测两源 漏极测试单元两端的电压及其之间的电流， 即可得出源漏极金属与 n+ a-Si: H之间的欧姆接触电阻。 而两源漏极测试单元两端的电压即所施加的第二电 压， 其为已知大小的预定值， 因此实际只需量测两源漏极测试单元之间的电 流即可。 具体请参照图 2所示， 假设施加在两源漏极测试单元两端的第二电 压为 VSD, 量测两源漏极测试单元之间的电流 ISD, 则源漏极金属与 n+ a-Si: H之间的欧姆接触电阻 R欧姆 =VSD/ISD。 另外， 图 2也示出了本发明实施例的 等效电路图， 其中 欧姆、 R2欧姆分别为漏极金属和源极金属与 n+ a-Si: H之 间的欧姆接触电阻， 如前所述， TFT器件的源极和漏极特性相同， 功能可互 4灸, @ jtb Rj欧姆 口 R2欧姆^ ^目同的, R欧姆 =^ 欧姆 +R2欧姆。
再请参照图 3和图 4所示，相应于本发明实施例一的 TFT电性量测方法， 本发明实施例二提供一种 TFT电性量测装置， 包括：
一个与栅极金属 11相连、 可被施加第一电压的栅极测试单元 1 ;
两个分别与源漏极金属 12相连、 两端可被施加第二电压的源漏极测试 单元 2;
所述第一电压和第二电压使与源漏极金属 12相接触的掺杂型非晶硅半 导体 15导通；
用于量测两源漏极测试单元 2之间的电流的量测单元。
图 4示出了本实施例所要量测的 TFT器件的一种典型结构示意图，其中， 栅极金属 11上覆盖有栅极绝缘层（具体为氮化硅层） 13 , 在栅极绝缘层 13 上依次形成非晶硅半导体层 （a-Si: H ) 14 和掺杂型非晶硅半导体层 （n+ a-Si:H ) 15 , 源漏极金属 12设置在掺杂型非晶硅半导体层 15上。
本实施例的 TFT电性量测装置， 提供栅极测试单元 1 , 通过金属线与栅 极金属 11相连；提供两个源漏极测试单元 2,通过金属线分别与源漏极金属 12相连。通过在栅极测试单元 1上施加第一电压，该第一电压大于其导通电 压， 使源极与漏极接通； 同时， 通过在两源漏极测试单元 2两端施加第二电 压， 使与源漏极金属 12相接触的掺杂型非晶硅半导体 15导通。 由于掺杂型 非晶硅半导体 15和测试线以及源漏极金属 12的电阻相对于源漏极金属 12 与掺杂型非晶硅半导体 15之间的欧姆接触电阻可以忽略不计， 因此通过量 测两源漏极测试单元 2两端的电压及其之间的电流,即可得出源漏极金属 12 与掺杂型非晶硅半导体 15之间的欧姆接触电阻。 而两源漏极测试单元 2两 端的电压即所施加的第二电压为已知大小的预定值， 因此实际只需量测两源 漏极测试单元 2之间的电流即可。具体的量测和计算请参照前述对图 2的描 述。
本实施例的 TFT电性量测装置可通过光罩上设计图形，按现有工艺即可 实现。 其中， 源漏极测试单元 2和栅极测试单元 1均为金属薄片， 测试线均 为金属线。
实施本发明实施例，一方面可以方便快捷地得出源漏极金属与掺杂型非 晶硅半导体之间的欧姆接触电阻， 另一方面通过所量测的电流变化， 可以了 解该欧姆接触电阻的变化， 以便于监控 TFT电性。
以上所揭露的仅为本发明较佳实施例而已， 当然不能以此来限定本发明 之权利范围， 因此依本发明权利要求所作的等同变化， 仍属本发明所涵盖的 范围。

Claims

权 利 要 求
1、 一种 TFT电性量测方法， 包括：
提供两个分别与源漏极金属相连的源漏极测试单元和一个与栅极金属 相连的栅极测试单元；
在栅极测试单元上施加第一电压，在两源漏极测试单元两端施加第二电 压， 使与源漏极金属相接触的掺杂型非晶硅半导体导通； 以及
量测两源漏极测试单元之间的电流。
2、 根据权利要求 1所述的 TFT电性量测方法， 其中， 所述源漏极测试 单元和栅极测试单元均为金属薄片。
3、 根据权利要求 2所述的 TFT电性量测方法， 其中， 所述源漏极测试 单元通过金属测试线与源漏极金属相连， 所述栅极测试单元通过金属测试线 与栅极金属相连。
4、 根据权利要求 1所述的 TFT电性量测方法， 其中， 所述第一电压为 使源漏极导通的高电压， 所述第二电压为已知大小的预定值。
5、 一种 TFT电性量测方法， 包括：
提供两个分别与源漏极金属相连的源漏极测试单元和一个与栅极金属 相连的栅极测试单元；
在栅极测试单元上施加使源漏极导通的高电压 ,在两源漏极测试单元两 端施加已知大小的预定电压，使与源漏极金属相接触的掺杂型非晶硅半导体 导通； 以及
量测两源漏极测试单元之间的电流。
6、 一种 TFT电性量测装置， 其中， 包括：
一个与栅极金属 ( 11 )相连、 可被施加第一电压的栅极测试单元 ( 1 ); 两个分别与源漏极金属（12 )相连、 两端可被施加第二电压的源漏极测 试单元 ( 2 );
所述第一电压和第二电压使与所述源漏极金属 ( 12 )相接触的掺杂型非 晶硅半导体（ 15 )导通； 以及
用于量测所述两源漏极测试单元（ 2 )之间的电流的量测单元。
7、 根据权利要求 6所述的 TFT电性量测装置， 其中， 所述源漏极测试 单元（ 2 )和栅极测试单元（ 1 ) 均为金属薄片。
8、 根据权利要求 7所述的 TFT电性量测装置， 其中， 所述源漏极测试 单元（2 )通过金属测试线与所述源漏极金属 （12 )相连， 所述栅极测试单 元（ 1 )通过金属测试线与所述栅极金属 ( 11 )相连。
9、 根据权利要求 6所述的 TFT电性量测装置， 其中， 所述第一电压为 使源漏极导通的高电压， 所述第二电压为已知大小的预定值。
PCT/CN2014/070198 2013-12-13 2014-01-07 一种tft电性量测方法及装置 Ceased WO2015085658A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/240,459 US20150279257A1 (en) 2013-12-13 2014-01-07 Method and Apparatus for Measuring the Electrical Property of TFT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310680830.9A CN103730384A (zh) 2013-12-13 2013-12-13 一种tft电性量测方法及装置
CN201310680830.9 2013-12-13

Publications (1)

Publication Number Publication Date
WO2015085658A1 true WO2015085658A1 (zh) 2015-06-18

Family

ID=50454405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/070198 Ceased WO2015085658A1 (zh) 2013-12-13 2014-01-07 一种tft电性量测方法及装置

Country Status (3)

Country Link
US (1) US20150279257A1 (zh)
CN (1) CN103730384A (zh)
WO (1) WO2015085658A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090393B (zh) * 2014-07-04 2017-06-06 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法
CN104111549A (zh) * 2014-07-16 2014-10-22 深圳市华星光电技术有限公司 液晶面板及其制备方法
CN105116573B (zh) * 2015-09-24 2017-12-29 京东方科技集团股份有限公司 一种阵列基板的检测方法
CN105527769A (zh) * 2016-01-28 2016-04-27 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
CN106324349B (zh) * 2016-08-25 2019-01-11 浪潮电子信息产业股份有限公司 一种耐电性能测试方法及系统
CN106653641B (zh) * 2017-01-10 2019-05-10 京东方科技集团股份有限公司 一种tft制程工艺的电学性能测试方法
US10451669B2 (en) * 2017-09-29 2019-10-22 Infineon Technologies Ag Evaluating a gate-source leakage current in a transistor device
CN110031738A (zh) * 2019-04-04 2019-07-19 深圳市华星光电半导体显示技术有限公司 测试元件组及其操作方法
CN109903712A (zh) * 2019-04-30 2019-06-18 深圳市华星光电半导体显示技术有限公司 阵列基板行驱动电路及显示面板
CN111354744B (zh) * 2020-04-03 2021-04-27 武汉华星光电技术有限公司 阵列基板检测键及显示面板
CN111584501B (zh) * 2020-05-07 2021-12-28 武汉华星光电技术有限公司 接触电阻监测器件及其制作方法、显示面板
CN113552416A (zh) * 2021-06-30 2021-10-26 惠州市金百泽电路科技有限公司 一种测量电路板内层埋阻图形电阻值的方法
CN116344370A (zh) * 2021-12-22 2023-06-27 中芯国际集成电路制造（天津）有限公司 测试半导体结构金属污染的方法
CN121595927A (zh) * 2026-01-29 2026-03-03 合肥晶合集成电路股份有限公司 半导体测试结构及保护mos管的选取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119068A (ja) * 1987-10-30 1989-05-11 Fujitsu Ltd 薄膜トランジスタ
JPH0246494A (ja) * 1988-08-08 1990-02-15 Fujitsu Ltd 薄膜トランジスタの特性評価方法
CN1873510A (zh) * 2005-06-02 2006-12-06 三菱电机株式会社 特性检查用开关元件及特性检查方法
CN101677094A (zh) * 2008-09-17 2010-03-24 北京京东方光电科技有限公司 Tft性能测试装置及其制造方法和tft性能测试方法
CN102456592A (zh) * 2010-10-15 2012-05-16 北京京东方光电科技有限公司 测试阵列基板上薄膜晶体管特性的方法和装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG63578A1 (en) * 1990-11-16 1999-03-30 Seiko Epson Corp Thin film semiconductor device process for fabricating the same and silicon film
GB2351156A (en) * 1999-06-15 2000-12-20 Seiko Epson Corp Modelling electrical characteristics of thin film transistors
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP2004264035A (ja) * 2003-01-27 2004-09-24 Agilent Technol Inc プローブ装置及びそれを用いたディスプレイ基板の試験装置
CN101151544B (zh) * 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
US7242199B2 (en) * 2005-04-21 2007-07-10 Hewlett-Packard Development Company, L.P. Active interconnects and control points in integrated circuits
WO2009019864A1 (ja) * 2007-08-07 2009-02-12 Panasonic Corporation 半導体装置とその製造方法および画像表示装置
WO2014190563A1 (zh) * 2013-05-29 2014-12-04 瑞吉高新科技股份有限公司 电子烟电池反接保护装置及方法
KR20150042404A (ko) * 2013-10-11 2015-04-21 삼성전자주식회사 반도체 장치의 검사 방법 및 이에 사용되는 프로빙 어셈블리

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119068A (ja) * 1987-10-30 1989-05-11 Fujitsu Ltd 薄膜トランジスタ
JPH0246494A (ja) * 1988-08-08 1990-02-15 Fujitsu Ltd 薄膜トランジスタの特性評価方法
CN1873510A (zh) * 2005-06-02 2006-12-06 三菱电机株式会社 特性检查用开关元件及特性检查方法
CN101677094A (zh) * 2008-09-17 2010-03-24 北京京东方光电科技有限公司 Tft性能测试装置及其制造方法和tft性能测试方法
CN102456592A (zh) * 2010-10-15 2012-05-16 北京京东方光电科技有限公司 测试阵列基板上薄膜晶体管特性的方法和装置

Also Published As

Publication number Publication date
CN103730384A (zh) 2014-04-16
US20150279257A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
WO2015085658A1 (zh) 一种tft电性量测方法及装置
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN103217840B (zh) 一种阵列基板、制备方法以及液晶显示装置
CN103499906A (zh) 一种阵列基板、其制备方法及显示装置
JP2019194700A5 (zh)
CN103246092B (zh) 阵列基板及显示装置
JP2016139159A5 (zh)
US9893131B2 (en) Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
US9666480B2 (en) Array substrate, method for manufacturing the same and method for measuring the same, display device
CN103364471B (zh) 电子装置
JP2018180436A5 (zh)
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN104932166B (zh) 一种阵列基板及其制作方法、显示面板、显示装置
WO2014146349A1 (zh) 阵列基板及显示装置
CN107611139A (zh) 薄膜晶体管阵列基板及制作方法
CN104090389B (zh) 测试元件组、阵列基板、显示装置和测试方法
WO2014146362A1 (zh) 阵列基板及其制备方法和显示面板
CN105161544A (zh) 薄膜场效应晶体管及其制作方法、液晶显示器
CN106935570A (zh) 测试电路、测试方法、阵列基板及其制造方法
US9638943B2 (en) LCD panel and manufacturing method thereof
CN104992947A (zh) 一种氧化物半导体tft阵列基板及其制备方法
CN106935600A (zh) 一种显示面板和显示装置
CN104205310B (zh) 半导体装置及其制造方法
CN101969043A (zh) 主动元件阵列基板及其制造方法
CN104091804A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14240459

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14869907

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14869907

Country of ref document: EP

Kind code of ref document: A1