JPH0246494A - 薄膜トランジスタの特性評価方法 - Google Patents
薄膜トランジスタの特性評価方法Info
- Publication number
- JPH0246494A JPH0246494A JP19862588A JP19862588A JPH0246494A JP H0246494 A JPH0246494 A JP H0246494A JP 19862588 A JP19862588 A JP 19862588A JP 19862588 A JP19862588 A JP 19862588A JP H0246494 A JPH0246494 A JP H0246494A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- thin film
- gate bias
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 8
- 238000011156 evaluation Methods 0.000 claims abstract description 5
- 230000010363 phase shift Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 30
- 230000007423 decrease Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 13
- 240000002853 Nelumbo nucifera Species 0.000 description 9
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 9
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ概 要〕
液晶駆動用薄膜１〜ランジスタの特性評価方法に係り、
特に液晶が封入されたパネル状態でのＴＦＴ特性を非破
壊で評価する方法に関し、液晶表示装置の駆動用ＴＰＴ
の電気的評価を、非破壊で行えるようにすることを目的
とし、対向配置された一対の基板の一方の基板表面に複
数個の画素電極と薄膜トランジスタとを対応づけて設け
、他方の基板表面に画素電極に対向して対向電極を形成
し、且つそれら基板間に液晶を挟持した構成の液晶表示
装置における薄膜Ｉ・ランジスタの特性評価において、
前記対向電極に交流信号を印加した状態で、複数の薄膜
１−ランジスタのドレイン電極を共通接続したハスライ
ン上で検出される交流信号の、前記印加交流信号に対す
る位相のずれを測定し、該位相のずれに基づいて前記薄
膜トランジスタのチャネル抵抗を評価する構成とする。
特に液晶が封入されたパネル状態でのＴＦＴ特性を非破
壊で評価する方法に関し、液晶表示装置の駆動用ＴＰＴ
の電気的評価を、非破壊で行えるようにすることを目的
とし、対向配置された一対の基板の一方の基板表面に複
数個の画素電極と薄膜トランジスタとを対応づけて設け
、他方の基板表面に画素電極に対向して対向電極を形成
し、且つそれら基板間に液晶を挟持した構成の液晶表示
装置における薄膜Ｉ・ランジスタの特性評価において、
前記対向電極に交流信号を印加した状態で、複数の薄膜
１−ランジスタのドレイン電極を共通接続したハスライ
ン上で検出される交流信号の、前記印加交流信号に対す
る位相のずれを測定し、該位相のずれに基づいて前記薄
膜トランジスタのチャネル抵抗を評価する構成とする。
に関する。
液晶表示装置は低消費電力、軽量、カラー表示が容易な
どの特徴を有することから、ボケ７ ｌ・ＴＶやＯＡ端
末機器などの平面表示装置として、広範な市場を得つつ
ある。特に大容量で鮮明な階調表示が得られる薄膜ｌ・
ランジスタ駆動のアクティブマトリクス型液晶表示装置
に関しては、一部実用化されるとともに現在盛んに開発
・研究が行われている。
どの特徴を有することから、ボケ７ ｌ・ＴＶやＯＡ端
末機器などの平面表示装置として、広範な市場を得つつ
ある。特に大容量で鮮明な階調表示が得られる薄膜ｌ・
ランジスタ駆動のアクティブマトリクス型液晶表示装置
に関しては、一部実用化されるとともに現在盛んに開発
・研究が行われている。
ＴＰＴの電流−電圧特性は、一般にゲート、トレイン、
ソース端子に電気的接続を行なって測定されるが、液晶
が封入された完成パネルは、ソス端子に外部回路を接続
できないため、寿命試験などで表示異常が生じた場合に
は、パネルを破壊してＴＰＴの測定を行なっていた。
ソース端子に電気的接続を行なって測定されるが、液晶
が封入された完成パネルは、ソス端子に外部回路を接続
できないため、寿命試験などで表示異常が生じた場合に
は、パネルを破壊してＴＰＴの測定を行なっていた。
本発明は液晶駆動用薄膜トランジスタ（ＴＰＴ）の特性
評価方法に係り、特に液晶が封入されたパネル状態での
ＴＰＴ特性を非破壊で評価する方法〔従来の技術〕 ＴＰＴ特性を評価するには第７図に示す如く、ゲート電
極Ｇ及びドレイン電極りをそれぞれ電源ｌＬ１２に接続
し、この電源を所定の電圧に設定した時、ソース電極Ｓ
に接続された電流計Ａにより電流を測定する。
評価方法に係り、特に液晶が封入されたパネル状態での
ＴＰＴ特性を非破壊で評価する方法〔従来の技術〕 ＴＰＴ特性を評価するには第７図に示す如く、ゲート電
極Ｇ及びドレイン電極りをそれぞれ電源ｌＬ１２に接続
し、この電源を所定の電圧に設定した時、ソース電極Ｓ
に接続された電流計Ａにより電流を測定する。
実際の液晶パネルでは、ＴＰＴがマトリクス状に配置さ
れ、更に液晶が封入されていて、ＴＰＴのソース電極に
電気的な接触を行うことができないため、直接電流を測
定できない。そこで、寿命試験などにより表示に異常が
生した場合には、パネルを破壊してＴＰＴ特性の電気的
評価を行うしか方法がなかった。
れ、更に液晶が封入されていて、ＴＰＴのソース電極に
電気的な接触を行うことができないため、直接電流を測
定できない。そこで、寿命試験などにより表示に異常が
生した場合には、パネルを破壊してＴＰＴ特性の電気的
評価を行うしか方法がなかった。
（発明が解決しようとする課題］
上述したように従来は、完成パネルのＴＰＴ特性を評価
するには、パネルを破壊して測定する以外の方法がない
。しかし、−度パネルを破壊してしまうと再びパネルと
しての評価ができない上、寿命試験もその時点で終了せ
ざるを得ないという問題がある。
するには、パネルを破壊して測定する以外の方法がない
。しかし、−度パネルを破壊してしまうと再びパネルと
しての評価ができない上、寿命試験もその時点で終了せ
ざるを得ないという問題がある。
本発明は液晶表示装置の駆動用ＴＰＴの電気的評価を、
非破壊で行えるようにすることを目的とする。
非破壊で行えるようにすることを目的とする。
〔課題を解決するための手段］
本発明は第１図（ａ）に示すように、ＴＰＴ基板基板液
晶を挟んで対向する対向基板Ｐ′ ヒに形成された対向
電極Ｅ′に交流信号Ｓ１を加え、ＴＰＴのドレイン電極
りが接続されたハスライン、例えばドレインハスライン
Ｂ、で検出された交流信号Ｓｏの、上記交流信号Ｓ１に
対する位相のずれφを、所定のゲートバイアス電圧に対
して測定し、得られた位相ずれφから後述する関係によ
りチャネル抵抗を求める。
晶を挟んで対向する対向基板Ｐ′ ヒに形成された対向
電極Ｅ′に交流信号Ｓ１を加え、ＴＰＴのドレイン電極
りが接続されたハスライン、例えばドレインハスライン
Ｂ、で検出された交流信号Ｓｏの、上記交流信号Ｓ１に
対する位相のずれφを、所定のゲートバイアス電圧に対
して測定し、得られた位相ずれφから後述する関係によ
りチャネル抵抗を求める。
対向電極Ｅ′が第１Ｃ（ａ）に示すように共通電極の場
合は、測定パスラインに接続された全ＴＰＴの特性の総
和が測定される。
合は、測定パスラインに接続された全ＴＰＴの特性の総
和が測定される。
第１図（ｂ）に見られる如く、対向電極Ｅ′が前記ドレ
イン電極りに接続されたパスラインＢ。に直行するスト
ライプ状パターンを有する電極の場合は、ストライプ状
の対向電極Ｅ′のうち特定の電極にのみ交流信号Ｓｌを
印加することにより、上記特定のストライプ状の対向電
極Ｅ′とＴＰＴ基板Ｐ側のパスラインＢ、との交点に位
置する特定の１個のＴＰＴ特性を測定することができる
。
イン電極りに接続されたパスラインＢ。に直行するスト
ライプ状パターンを有する電極の場合は、ストライプ状
の対向電極Ｅ′のうち特定の電極にのみ交流信号Ｓｌを
印加することにより、上記特定のストライプ状の対向電
極Ｅ′とＴＰＴ基板Ｐ側のパスラインＢ、との交点に位
置する特定の１個のＴＰＴ特性を測定することができる
。
なお第１図（ａ）、 （ｂ）において、■、はバイアス
電源、Ｇはデー１〜電極、Ｓはソース電極、Ｅは画素電
極である。
電源、Ｇはデー１〜電極、Ｓはソース電極、Ｅは画素電
極である。
一ヒ記測定における被測定回路である１個の画素は、第
２図に示す等価回路で表される。即ち、１個の画素は画
素電極Ｅ部の液晶容量Ｃ１−とＴＰＴのチャネル抵抗Ｒ
が直列に接続され、これとハスライン部の液晶容量ＣＢ
とが並列に接続されたものに、更にドレインハスライン
抵抗Ｒ１］が直列に接続された構成となる。
２図に示す等価回路で表される。即ち、１個の画素は画
素電極Ｅ部の液晶容量Ｃ１−とＴＰＴのチャネル抵抗Ｒ
が直列に接続され、これとハスライン部の液晶容量ＣＢ
とが並列に接続されたものに、更にドレインハスライン
抵抗Ｒ１］が直列に接続された構成となる。
この回路の複素インピーダンスＺは、
Ｚ−［ＲＢ（Ｒ２＋ （ＺＬ＋ＺＢ ）２１ ＋ＺＥ”
Ｒ〜ｉ （Ｒ２Ｚｎ ＋ＺＢＺｔ （Ｚｔ、＋ｚ
！ｌ））］／ （Ｒ２＋（ＺＬ 十ＺＲ）２１ −
−−−−−− ■となる。ここで、 ω−２πｆ（ｆ：交流信号の周波数） である。
Ｒ〜ｉ （Ｒ２Ｚｎ ＋ＺＢＺｔ （Ｚｔ、＋ｚ
！ｌ））］／ （Ｒ２＋（ＺＬ 十ＺＲ）２１ −
−−−−−− ■となる。ここで、 ω−２πｆ（ｆ：交流信号の周波数） である。
ヒ弐より入力交流信号Ｓ、と出力交流信号Ｓ。
との間には位相のずれφがヰしろ。位相ずれφと誘電損
失ｔａｎδのδとの間には φ−（π／２）十δ の関係があるので、φとｔａｎδのいずれかを測定する
。この誘電損失ｔａｎδは、 ｔａｎ δ− Ｒ，ｌＲ２＋ＺＢ” Ｒ＋ＲＢ（Ｚｌ、 ＋ＺＲ）２Ｚ
ＲＲ２＋ ＺＲＺｃ （ＺＬ −１−Ｚｎ ）■ となるので、 ｔａｎδよりチャネル抵抗Ｒを求めるこ
とができる。
失ｔａｎδのδとの間には φ−（π／２）十δ の関係があるので、φとｔａｎδのいずれかを測定する
。この誘電損失ｔａｎδは、 ｔａｎ δ− Ｒ，ｌＲ２＋ＺＢ” Ｒ＋ＲＢ（Ｚｌ、 ＋ＺＲ）２Ｚ
ＲＲ２＋ ＺＲＺｃ （ＺＬ −１−Ｚｎ ）■ となるので、 ｔａｎδよりチャネル抵抗Ｒを求めるこ
とができる。
■式よりチャネル抵抗Ｒが、
（但し、 ＺＢ 、 Ｚｔ ＞Ｒ１１）の時、誘電
損失ｔａｎδは極大、即ち位相のずれφは極大となる。
損失ｔａｎδは極大、即ち位相のずれφは極大となる。
第３図に誘電損失ｔａｎδのチャネル抵抗Ｒに対する周
波数依存性を示す。
波数依存性を示す。
一方、ＴＰＴのチャネル抵抗Ｒばゲートバイアスの変化
に応じて変化し、第５回に示すように測定周波数（印加
交流信号Ｓ１の周波数）ｆに対応したゲートバイアス値
でｔａｎδは極大値を持つ。
に応じて変化し、第５回に示すように測定周波数（印加
交流信号Ｓ１の周波数）ｆに対応したゲートバイアス値
でｔａｎδは極大値を持つ。
従って、あるゲートバイアス値でｔａｎδが極大となっ
たとすると、そのゲートバイアス値におけるチャネル抵
抗Ｒを、測定周波数ｆとＣｔ、Ｃｎから、ヒ記■式を用
いて直ちに求めることができる。
たとすると、そのゲートバイアス値におけるチャネル抵
抗Ｒを、測定周波数ｆとＣｔ、Ｃｎから、ヒ記■式を用
いて直ちに求めることができる。
この場合には、ドレイン電極に接続されたパスライン抵
抗ＲＢＯ値が既知である必要はない。
抗ＲＢＯ値が既知である必要はない。
この関係を利用すれば、ゲートバイアスを変化させてｔ
ａｎδが極値をとるゲートバイアス値の周波数依存性を
測定することにより、容易にＴＰＴ特性を評価すること
が可能である。
ａｎδが極値をとるゲートバイアス値の周波数依存性を
測定することにより、容易にＴＰＴ特性を評価すること
が可能である。
即ち、ゲートバイアスを変化させて、ｔａｎδが極値を
とるゲートバイアス値の周波数依存性を求めておく。こ
の関係は、あるゲートバイアスにおいてｔａｎδが極値
をとるための印加交流信号Ｓ。
とるゲートバイアス値の周波数依存性を求めておく。こ
の関係は、あるゲートバイアスにおいてｔａｎδが極値
をとるための印加交流信号Ｓ。
の周波数ｆを示している。ＣＬ、ＣＲが既知であれば、
ヒ記■式により周波数ｆに対するチャネル抵抗Ｒが定ま
る。従って一ト記周波数ｆとゲートバイアスとの対応関
係から、ゲートバイアスに対するチャネル抵抗が容易に
得られ、ＴＰＴ特性の評価を行うことができる。
ヒ記■式により周波数ｆに対するチャネル抵抗Ｒが定ま
る。従って一ト記周波数ｆとゲートバイアスとの対応関
係から、ゲートバイアスに対するチャネル抵抗が容易に
得られ、ＴＰＴ特性の評価を行うことができる。
このように本発明では、対向電極Ｅ゛に交流信号Ｓ１を
加え、ＴＰＴのドレイン電極に接続されたパスラインＢ
、で検出される交流信号Ｓ。の位相のずれφを測定する
ことにより、ＴＰＴ特性を評価できるので、パネルを破
壊せずにＴＰＴ特性が測定できる。
加え、ＴＰＴのドレイン電極に接続されたパスラインＢ
、で検出される交流信号Ｓ。の位相のずれφを測定する
ことにより、ＴＰＴ特性を評価できるので、パネルを破
壊せずにＴＰＴ特性が測定できる。
［実 施 例］
以下本発明の一実施例を第４図（ａ）、 （ｂ）〜第６
図を用いて説明する。
図を用いて説明する。
第４図（ａ）、 （ｂ）に本実施例に使用した位相のず
れ測定回路を示す。
れ測定回路を示す。
本実施例においては位相ずれφの測定を、１００ｆｉｚ
以七の周波数に対しては第４１ｍ（ａ）に示す如く、Ｙ
ＨＰ社製のＬＣＲメータ４２７４ Ａを使用し、１００
Ｈｚ以下の周波数に対しては（ｂ）に示すように、ＮＦ
ブロック社製のロックインアンプＬ Ｉ −５７５を用
いて行なった。
以七の周波数に対しては第４１ｍ（ａ）に示す如く、Ｙ
ＨＰ社製のＬＣＲメータ４２７４ Ａを使用し、１００
Ｈｚ以下の周波数に対しては（ｂ）に示すように、ＮＦ
ブロック社製のロックインアンプＬ Ｉ −５７５を用
いて行なった。
以下その測定方法を説明する。
まず第４図（ａ）に示す測定回路を用いて、画素電極部
の液晶容量Ｃ４と、ハスライン部の液晶容量ＣＢを測定
する。チャネル抵抗Ｒはデー１−バイアスが低い時は大
きく、高い時は小さい。そこでゲートバイアスを変化さ
せて容１ｃを測定すると、第２図の等価回路から明らか
なように、デー１〜バイアスが低い時の容量Ｃはハスラ
イン部の容量Ｃｅに略等しく、高い時の容量Ｃは上記Ｃ
Ｂと画素電極部の容量Ｃ１との和となる。従ってこの両
者からＣＩｌとＣ１−が求まる。
の液晶容量Ｃ４と、ハスライン部の液晶容量ＣＢを測定
する。チャネル抵抗Ｒはデー１−バイアスが低い時は大
きく、高い時は小さい。そこでゲートバイアスを変化さ
せて容１ｃを測定すると、第２図の等価回路から明らか
なように、デー１〜バイアスが低い時の容量Ｃはハスラ
イン部の容量Ｃｅに略等しく、高い時の容量Ｃは上記Ｃ
Ｂと画素電極部の容量Ｃ１との和となる。従ってこの両
者からＣＩｌとＣ１−が求まる。
またドレイン電極に接続するパスラインの抵抗Ｒｎは設
計的に定まる値であって、各パネルについてほぼ一定と
なる。従って同種の液晶パネルについて測定しておく等
により求めることができる。
計的に定まる値であって、各パネルについてほぼ一定と
なる。従って同種の液晶パネルについて測定しておく等
により求めることができる。
上述のように第２図の等価回路に示したＣＬＣｎ、Ｒ１
１およびＲのうち、３つが既知となるので、第４図（ａ
）の測定回路により、ゲートバイアスを変化させながら
、対向電極Ｅ′に交流信月ｓを印加してトレインハスラ
インＢｎ十でｔａｎδを測定し、得られた測定値と一ヒ
記Ｃ，，、ＣＩｌ、 ＲＢとから、前述の０式によりチ
ャネル抵抗Ｒを求めることができる。
１およびＲのうち、３つが既知となるので、第４図（ａ
）の測定回路により、ゲートバイアスを変化させながら
、対向電極Ｅ′に交流信月ｓを印加してトレインハスラ
インＢｎ十でｔａｎδを測定し、得られた測定値と一ヒ
記Ｃ，，、ＣＩｌ、 ＲＢとから、前述の０式によりチ
ャネル抵抗Ｒを求めることができる。
更にｔａｎδが極大となるゲートバイアス値を、周波数
を変えて測定すれば、ゲートバイアスとチャネル抵抗Ｒ
との間には、第３図および第５回の関係があり、０式か
ら容易にチャネル抵抗Ｒを求めることができる。
を変えて測定すれば、ゲートバイアスとチャネル抵抗Ｒ
との間には、第３図および第５回の関係があり、０式か
ら容易にチャネル抵抗Ｒを求めることができる。
上記ＬＣＲメータは１００ ］（ｚ以下の周波数域を測
定できないので、このような低周波域に対しては第４図
（ｂ）に示す測定回路を用いた。この場合はロックイン
アンプ２により、信号発生器４の出力信号と同一周波数
を有する信号の位相ずれφが求まる。前述したようにφ
ば直ちにδに変換できるので、第４図（ａ）の測定回路
を用いた時と同じく、ゲートバイアスを変化させながら
ｔａｎδを求め、或いは、 ｔａｎδが極値をとるゲー
トバイアス値の周波数依存性を求めることによって、Ｔ
ＰＴのチャネル抵抗Ｒを得ることができる。なおロック
インアンプを用いれば、１００Ｈｚ以−ヒの周波数域の
測定も可能であり、全域にわたって（ｂ）の測定回路に
より測定できる。但し、この測定回路では、前述のＣ４
とＣｎを求めることができず、これらを求めるため（ａ
）のＬＣＲメータを用いた測定回路を併用した。
定できないので、このような低周波域に対しては第４図
（ｂ）に示す測定回路を用いた。この場合はロックイン
アンプ２により、信号発生器４の出力信号と同一周波数
を有する信号の位相ずれφが求まる。前述したようにφ
ば直ちにδに変換できるので、第４図（ａ）の測定回路
を用いた時と同じく、ゲートバイアスを変化させながら
ｔａｎδを求め、或いは、 ｔａｎδが極値をとるゲー
トバイアス値の周波数依存性を求めることによって、Ｔ
ＰＴのチャネル抵抗Ｒを得ることができる。なおロック
インアンプを用いれば、１００Ｈｚ以−ヒの周波数域の
測定も可能であり、全域にわたって（ｂ）の測定回路に
より測定できる。但し、この測定回路では、前述のＣ４
とＣｎを求めることができず、これらを求めるため（ａ
）のＬＣＲメータを用いた測定回路を併用した。
第５図はこのようにして求めたデー１〜バイアスに対す
る誘電損失ｔａｎδの一例を示し、これより得られたゲ
ートバイアスに対するＴ” Ｆ Ｔのチャネル・コンダ
クタンス（チャネル抵抗Ｒの逆数）即ち電流との関係を
第６図に示す。
る誘電損失ｔａｎδの一例を示し、これより得られたゲ
ートバイアスに対するＴ” Ｆ Ｔのチャネル・コンダ
クタンス（チャネル抵抗Ｒの逆数）即ち電流との関係を
第６図に示す。
このようにして本実施例により、液晶パネルを破壊する
ことなくＴＰＴ特性を評価することができる。
ことなくＴＰＴ特性を評価することができる。
上記一実施例で説明したように、本発明では印加交流信
号Ｓ１と、トレイン電極りに接続されるハスラインＢ、
Ｊ−で検知される交流信号Ｓ。との位相ずれφ、または
このφに対応するｔａｎδを測定することによって、液
晶表示パネルを破壊することなく、内部の薄膜トランジ
スタの特性を評価できる。
号Ｓ１と、トレイン電極りに接続されるハスラインＢ、
Ｊ−で検知される交流信号Ｓ。との位相ずれφ、または
このφに対応するｔａｎδを測定することによって、液
晶表示パネルを破壊することなく、内部の薄膜トランジ
スタの特性を評価できる。
本発明に係る薄膜トランジスタの特性評価方法は、どの
ような構造のアクティブマＩ・リクス型液晶表示装置に
おいても実施できる。例えば、独立したドレインハスラ
インを省略し、隣接する２木のスキャンパスライン（ゲ
ートパスライン）の−方にゲート電極Ｇを接続し、他方
にドレイン電極りを接続した構成のデー１〜接続方式の
液晶表示装置〔特願昭６１−２１２６９６参照〕では、
上記ドレイン電極りが接続されたスキャンハスラインＩ
―で交流信号を検知すればよい。
ような構造のアクティブマＩ・リクス型液晶表示装置に
おいても実施できる。例えば、独立したドレインハスラ
インを省略し、隣接する２木のスキャンパスライン（ゲ
ートパスライン）の−方にゲート電極Ｇを接続し、他方
にドレイン電極りを接続した構成のデー１〜接続方式の
液晶表示装置〔特願昭６１−２１２６９６参照〕では、
上記ドレイン電極りが接続されたスキャンハスラインＩ
―で交流信号を検知すればよい。
以−ヒ説明した如く本発明によれば、液晶パネルを破壊
せずに液晶駆動用ＴＰＴの特性を評価することができる
ので、寿命試験の解析および効率向トに寄与するところ
が大きい。
せずに液晶駆動用ＴＰＴの特性を評価することができる
ので、寿命試験の解析および効率向トに寄与するところ
が大きい。
第１図（ａ）、 （ｂ）は本発明の構成説明口、第２図
は液晶表示装置の１画素分の等価回路を示す図、 第３図はチャネル抵抗に対する誘電損失の関係を示す図
、 第４図は本発明一実施例の測定回路を示す図、第５図は
」−記一実施例の測定結果例を示す図、第６図はＬ記−
実施例による特性評価例を示す図、 第７図は従来の測定法説明図である。 ＣＢはハスライン部の液晶容量、Ｒはチャネル抵抗、Ｒ
Ｒはドレインに接続されるハスラインの抵抗を示す。 図において、 ＰはＴＰＴ基板、Ｐ゛は対向基板、Ｅは画素電極、Ｅ゛
は対向電極、Ｔは薄膜トランジスク、Ｇはゲート電極、
Ｓはソース電極、Ｄはドレイン電極、Ｂｎはドレイン電
極に接続されたハスライン、Ｂ、はゲートハスライン、
Ｓｌは印加した交流信号、Ｓｏは検出された交流信号、
φは位相ずれ、ｔａｎδは誘電損失、Ｃ１は画素電極部
の液晶容量、（ｂ） シ↑ミ発明−失ジｈ（とイ列の潰Ｕブ３ｒφ］７条第 図
は液晶表示装置の１画素分の等価回路を示す図、 第３図はチャネル抵抗に対する誘電損失の関係を示す図
、 第４図は本発明一実施例の測定回路を示す図、第５図は
」−記一実施例の測定結果例を示す図、第６図はＬ記−
実施例による特性評価例を示す図、 第７図は従来の測定法説明図である。 ＣＢはハスライン部の液晶容量、Ｒはチャネル抵抗、Ｒ
Ｒはドレインに接続されるハスラインの抵抗を示す。 図において、 ＰはＴＰＴ基板、Ｐ゛は対向基板、Ｅは画素電極、Ｅ゛
は対向電極、Ｔは薄膜トランジスク、Ｇはゲート電極、
Ｓはソース電極、Ｄはドレイン電極、Ｂｎはドレイン電
極に接続されたハスライン、Ｂ、はゲートハスライン、
Ｓｌは印加した交流信号、Ｓｏは検出された交流信号、
φは位相ずれ、ｔａｎδは誘電損失、Ｃ１は画素電極部
の液晶容量、（ｂ） シ↑ミ発明−失ジｈ（とイ列の潰Ｕブ３ｒφ］７条第 図
Claims (3)
- （１）対向配置された一対の基板の一方の基板表面に複
数個の画素電極（Ｅ）と薄膜トランジスタ（Ｔ）とを対
応づけて設け、他方の基板表面に画素電極に対向して対
向電極（Ｅ’）を形成し、且つそれら基板間に液晶を挟
持した構成の液晶表示装置における薄膜トランジスタ（
Ｔ）の特性評価において、 前記対向電極（Ｅ’）に交流信号（Ｓ＿Ｉ）を印加した
状態で、複数の薄膜トランジスタ（Ｔ）のドレイン電極
（Ｄ）を共通接続したバスライン（Ｂ＿Ｄ）上で検出さ
れる交流信号（Ｓ＿Ｏ）の、前記印加交流信号（Ｓ＿Ｉ
）に対する位相のずれ（φ）を測定し、該位相のずれに
基づいて前記薄膜トランジスタのチャネル抵抗（Ｒ）を
評価することを特徴とする薄膜トランジスタの特性評価
方法。 - （２）前記薄膜トランジスタ（Ｔ）のゲート電極（Ｇ）
に加えるゲートバイアス値対応に、前記位相のずれ（φ
）が極値となる印加交流信号（Ｓ＿Ｉ）の周波数を検知
し、該検知された周波数を用いて薄膜トランジスタのチ
ャネル抵抗（Ｒ）を評価することを特徴とする請求項１
記載の薄膜トランジスタの特性評価方法。 - （３）前記対向電極（Ｅ’）を前記薄膜トランジスタ（
Ｔ）のドレイン電極（Ｄ）を複数個共通接続したバスラ
イン（Ｂ＿Ｄ）に直交する複数個のストライプ状電極に
より構成し、前記交流信号（Ｓ＿Ｉ）を印加するストラ
イプ状電極を除く他のストライプ状電極を接地しておく
ことを特徴とする請求項１及び請求項２記載の薄膜トラ
ンジスタの特性評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19862588A JP2727578B2 (ja) | 1988-08-08 | 1988-08-08 | 薄膜トランジスタの特性評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19862588A JP2727578B2 (ja) | 1988-08-08 | 1988-08-08 | 薄膜トランジスタの特性評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246494A true JPH0246494A (ja) | 1990-02-15 |
| JP2727578B2 JP2727578B2 (ja) | 1998-03-11 |
Family
ID=16394311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19862588A Expired - Lifetime JP2727578B2 (ja) | 1988-08-08 | 1988-08-08 | 薄膜トランジスタの特性評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727578B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434491A (ja) * | 1990-05-31 | 1992-02-05 | Minato Electron Kk | アクティブマトリクス基板試験方法及びその試験対向電極基板 |
| JPH04351972A (ja) * | 1990-04-26 | 1992-12-07 | Genrad Inc | フラットパネルディスプレイ用制御マトリックスの試験方法 |
| WO2015085658A1 (zh) * | 2013-12-13 | 2015-06-18 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8483717B2 (en) | 2003-06-27 | 2013-07-09 | Qualcomm Incorporated | Local area network assisted positioning |
-
1988
- 1988-08-08 JP JP19862588A patent/JP2727578B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04351972A (ja) * | 1990-04-26 | 1992-12-07 | Genrad Inc | フラットパネルディスプレイ用制御マトリックスの試験方法 |
| JPH0434491A (ja) * | 1990-05-31 | 1992-02-05 | Minato Electron Kk | アクティブマトリクス基板試験方法及びその試験対向電極基板 |
| WO2015085658A1 (zh) * | 2013-12-13 | 2015-06-18 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2727578B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0569410B2 (ja) | ||
| KR101432338B1 (ko) | Ｔｆｔ 액정 패널의 물성 측정 방법, 및 ｔｆｔ 액정 패널의 물성 측정 장치 | |
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| US5057775A (en) | Method of testing control matrices for flat-panel displays | |
| KR20020087360A (ko) | 측정방법, 검사방법, 검사장치, 반도체장치, 반도체장치제조방법 및 소자 기판의 제조방법 | |
| JPH0246494A (ja) | 薄膜トランジスタの特性評価方法 | |
| CN110335560A (zh) | 阵列基板、显示面板以及阵列基板的电性测试方法 | |
| KR20080062881A (ko) | 액정표시장치 및 그 검사방법 | |
| JP2870785B2 (ja) | 薄膜トランジスタマトリクス基板の検査方法 | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| CN113314546B (zh) | 阵列基板及阵列基板测试方法、显示面板 | |
| KR20050107751A (ko) | 박막 트랜지스터 능동 매트릭스 기판의 검사 장치 및 방법 | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH0695143A (ja) | 電子映像装置 | |
| CN206540861U (zh) | 测试板以及裂纹检测装置 | |
| KR200179140Y1 (ko) | 액정표시장치 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH11326424A (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| KR100401931B1 (ko) | 커패시터의 작동원리를 이용한 평판 디스플레이용 tft 셀 어레이의 비접촉식 양부 테스트방법 | |
| JP3505423B2 (ja) | 液晶セルおよびその検査方法 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JPS6329263A (ja) | 直流電界測定装置 | |
| KR101165473B1 (ko) | 액정패널 및 그 제조방법 |