WO2015062867A1 - Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements - Google Patents

Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements Download PDF

Info

Publication number
WO2015062867A1
WO2015062867A1 PCT/EP2014/072180 EP2014072180W WO2015062867A1 WO 2015062867 A1 WO2015062867 A1 WO 2015062867A1 EP 2014072180 W EP2014072180 W EP 2014072180W WO 2015062867 A1 WO2015062867 A1 WO 2015062867A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
chip
adhesive layer
substrate
electrically conductive
Prior art date
Application number
PCT/EP2014/072180
Other languages
English (en)
French (fr)
Inventor
Johannes Müller
Christoph KOLLER
Thomas Schwarz
Frank Singer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/033,157 priority Critical patent/US20160276545A1/en
Priority to DE112014005022.9T priority patent/DE112014005022A5/de
Publication of WO2015062867A1 publication Critical patent/WO2015062867A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to an electronic component in which a chip is embedded in a molding and a method for producing a corresponding electronic component.
  • the carrier substrate may be, for example, a silicon or ceramic substrate, a leadframe or a so-called metal core board.
  • the carrier substrate can be provided as a mechanical support, for electrical contacting, for wiring with further components, for example protective diodes, for heat spreading and / or for heat dissipation.
  • the carrier substrate may also be provided as a support for an optical lens.
  • conventional carrier substrates are relatively expensive. Due to a required minimum size of the carrier substrates, these contribute a significant share of the total manufacturing costs.
  • molding compound is therefore increasingly being used to form mechanical supports for the chips.
  • an optoelectronic semiconductor component is known, in which from the molding material a side surface is formed of the chip-covering moldings, wherein only one side surface of the chip remains free or is released ⁇ .
  • connection contacts On the exposed side surface of the embedded chip, a light-emitting region and one or more connection contacts may be provided.
  • electrically conductive structures may be arranged on or in the molded body.
  • insulation structures can be formed, for example, by the application of an insulating material. The application of the insulating material al ⁇ lerdings comprises several sub-steps, so that the application of the insulating material is relatively time consuming and costly.
  • an adhesive layer is applied to a carrier.
  • the adhesive layer applied to the carrier is hardened.
  • a chip is provided.
  • the chip has a substrate and a layer sequence arranged on the substrate.
  • the chip comes up with a first top of the layer sequence placed the cured adhesive layer.
  • the chip resting on the adhesive layer is embedded in a shaped body, wherein the upper side of the layer sequence and a first side of the shaped body lie substantially in one plane.
  • the chip embedded in the molded body is separated from the adhesive layer and the carrier.
  • an electrically conductive structure is attached, wherein the form ⁇ body forms a vertical electrical insulation between the electrically conductive structure and the substrate.
  • the viscosity and / or the tack of the adhesive layer can set the ⁇ that the chip will not sink when placed on the adhesive layer or very little into the adhesive layer. Furthermore, the viscosity and / or the stickiness of the adhesive layer can be adjusted so that the adhesive layer seals the edge of the adhesive layer
  • the vertical electrical insulation forming region of the molded body may surround the layer sequence laterally. Furthermore, the region of the shaped body forming the vertical electrical insulation can cover an edge region of the substrate. A separate electrical insulation of the substrate or the edge region of the substrate is thus not required. Since the vertical insulation is formed as part of the molded body, the number of process ⁇ steps can be reduced. While the molded body is formed, that during the on ⁇ Bettens of the chip, the chip is situated with the top of
  • the electronic component includes egg ⁇ NEN embedded in a molding die, said chip comprises a substrate and, disposed on a first side of the substrate layer sequence.
  • the molded body has a first side. The first side of the molding and a
  • Top of the layer sequence are essentially in one plane.
  • the top of the layer sequence is free of Formmas ⁇ se.
  • an electrically conductive structure is disposed on the first side of the mold body. Between the electrically conductive structure and the substrate, a region of the shaped body forms a vertical electrical insulation.
  • partial curing can refer to a defined curing the adhesive layer here.
  • the stickiness and / or the viscosity of the adhesive layer can be set before application of the chip by the partial curing.
  • the tackiness of the adhesive layer by the partial curing can thus be ⁇ represents the stickiness is sufficient to fix a chip on the carrier, the viscosity of the adhesive layer n
  • the viscosity and the tackiness of the adhesive layer can be so turned ⁇ provides that when the molded body form the upper side of the layer sequence and the first side of the molded body substantially in one plane. Can mean lie substantially in a plane that is defined by the jeweili ⁇ gen pages levels have an offset of less than 2 ym.
  • the adhesive layer can be applied to the carrier by, for example, spinning, spraying, laminating, jetting or thermoforming.
  • a polymer material having non-stick properties may be provided.
  • a silicone can be provided as material for the Kle ⁇ be harsh. The silicone can be applied to the carrier in the non-crosslinked state.
  • the adhesive layer After placing the chip on the adhesive layer and before embedding the chip in the molding, the adhesive layer can be cured. After curing, the material of the adhesive layer may be crosslinked. The hardening can Kle ⁇ be Mrs lose their stickiness. By the complete curing of the adhesive layer can, for example, prevents the ⁇ that when embedding the chip combines the molding material with the adhesive layer. This may make it easier to separate the molded article from the carrier after embedding the chip enable. The adhesive film can thus be cured in two separate steps. Where in the first step, the
  • Curing may depend on the material of the adhesive layer and / or on the properties of the adhesive layer to be set by the curing.
  • the adhesive layer may be cured at a temperature less than or equal to 175 ° C.
  • the curing of the adhesive layer may be for a period of less than or equal to 15 minutes.
  • at equal tempering temperatures at most half of the time required to completely cure the adhesive layer may be provided.
  • a maximum of one quarter of the time required for complete curing of the adhesive layer can be provided for the curing.
  • connection contact On the substrate, a connection contact may be arranged.
  • the connection contact can be configured to a
  • an electrically conductive intermediate layer can be arranged on the terminal contact.
  • the intermediate layer may be because ⁇ set to compensate for a difference in height between the top of the layer sequence and the upper side of the connection contact.
  • the terminal contact can be exposed after the separation of the carrier and the molded body.
  • the connection contact can be exposed by means of laser drilling, for example. Releasing the terminal may require removal of one over the Terminal contact arranged portion of the molding umfas ⁇ sen.
  • An edge region can be arranged between the layer sequence and a side edge of the first side of the substrate.
  • the vertical electrical insulation may be arranged between the edge region arranged on the substrate and the electrically conductive structure.
  • the shaped body can at least partially laterally surround the layer sequence. At least in part, it may mean that at least 50% of the lateral edge of the layer sequence is covered by molding compound. Furthermore, the molded body, the
  • a via can be arranged.
  • the plated-through hole can be designed to electrically conductively connect electrically conductive structures on the first side of the molded body to electrically conductive structures on the second side of the molded body.
  • the arranged on the first side of the molded body electrically conductive structure, the layer sequence with the
  • the electrically conductive structure can contact the layer sequence directly or indirectly.
  • Direct contacting can mean that the electrically conductive structure rests on the layer of the layer sequence to be contacted. Indirect contact may be signified ⁇ th that the electrically conductive structure rests on a connection contact, and the sequence of layers for the buying Closing contact with the electrically conductive structure is connected.
  • a recess filled with molding compound can be arranged.
  • the recess is filled with molding compound can be filled during the embedding of the chip with the molding composition, that may be part of the mold ⁇ body.
  • a reflector layer can be arranged between a lateral edge of the layer sequence and the shaped body.
  • the reflector layer can surround the layer sequence.
  • Reflector layer may be adapted to reflect light emitted from the layer sequence in the direction of the shaped body.
  • Reflector layer may be a transparent insulation layer ⁇ ordered.
  • the transparent insulation layer can be provided in particular when the reflector layer is electrically conductive.
  • Fig. 1 is a schematic representation of a cross section of a first embodiment
  • Fig. 2 is a schematic representation of a plan view of the embodiment shown in Figure 1;
  • 3a-3f are schematic representations of a cross section of an embodiment for different process steps
  • Fig. 4 is a schematic representation of a cross section of a second embodiment
  • Fig. 5 is a schematic representation of a cross section of a third embodiment.
  • the term "electronic component” may include, for example, optoelectronic devices, logic devices and Leis ⁇ tung components. Subsequently, the pre schla ⁇ generic solution illustrated by the example of an optoelectronic component, which for the optoelectronic component he ⁇ läuterten features for other Component types are suitable.
  • Fig. 1 shows a first embodiment of a elekt ⁇ tronic device 10.
  • the illustrated in Fig. 1 Bauele ⁇ ment may for example be a light emitting diode (LED).
  • the construction ⁇ element 10 includes a chip 12 and a molding 20.
  • the chip 12 illustrated includes a substrate 13, an on ⁇ circuit contact 14 and a series of layers 16.
  • the substrate 13 may for example be made of a semiconductor material or on ⁇ whose carrier material for optoelectronic devices, such as sapphire, is formed.
  • the terminal contact 14 and the layer sequence 16 are arranged on a first side of the substrate 13.
  • the on ⁇ terminal contact 14 may be an ohmic contact.
  • the terminal ⁇ contact 14 is a metallic layer.
  • the material for the on-circuit terminal 14 can, for example, aluminum or gold ge ⁇ selected.
  • the connection contact 14 is arranged to one layer of the layer sequence electrically conductively to kon taktieren ⁇ sixteenth
  • the terminal contact 14 is arranged directly on a layer of the layer sequence 16 to be electrically contacted.
  • the layer sequence 16 a plurality of layers umfas ⁇ sen which have been applied for example by epitaxy on the first side of the substrate. 13 Between the
  • Layer sequence 16 and the terminal contact 14 may be provided a Ver ⁇ depression 18.
  • the depression 18 is filled with molding material.
  • the layer sequence 16 is set up to emit electromagnetic radiation.
  • the electromagnetic radiation emitted by the layer sequence can also be referred to as light in a simplified manner, in which case the term "light” also includes electromagnetic radiation for humans should denote non-visible ultraviolet and infrared wavelengths.
  • the terminal contact 14 and the sequence of layers 16 do not reach the edge of the substrate 13. Rather, it is on the first side of the substrate 13 between the on ⁇ circuit contact 14, an edge portion 17 provided to the edge of the sub ⁇ strats 13 and the layer sequence 16 respectively.
  • the edge region 17 may be a circumferential region disposed along the edges of the first side of the substrate 13.
  • the edge region 17 can be electrically insulating.
  • the edge region 17 can be provided, for example, to separate the layer sequence 16 and the connection contact 14 from the-undefined electrical potential of the side surfaces of the chip 12-as a result of the dicing of the chip 12.
  • the chip 12 is embedded in a shaped body 20 of molding material.
  • the molded body 20 may be provided as a support ⁇ structure for the chip 12.
  • the molded body 20 may be provided as a mechanical support for the chip 12.
  • the molded body 20 can ver greater ⁇ the surface of the component 10 relative to the base surface of the chip 12th This may be, for example in regard to réellesprei ⁇ -cutting and / or removal of heat desired.
  • the molded body 20 can be used for mechanical, electrical and / or thermal arrival bond the chip 12 to an electronic assembly vorgese ⁇ hen be.
  • the molded body 20 can facilitate the electrical contacting of the chip 12.
  • electrically conductive structures can be provided on and / or in the shaped body 20, electrically conductive structures can be provided. Electrically conductive structures can, for example, vias, layers of electrically conductive Material and bonding include.
  • a plurality of chips 12 can also be embedded in a shaped body.
  • the upper side of the chip 12 is usually through the upper side of the
  • the phrase "the sides lie ⁇ gen substantially in a plane” may mean having that defined by the respective sides of planes offset is less than or equal to 2 .mu.m, in particular the offset is less than or equal to 1 ym may be.
  • the first side the shaped body 20 are flush with the top of Schich ⁇ ten tile sixteenth the molded body 20 extends to the lateral edge of the terminal 14 and / or the sequence of layers 16.
  • the top of the Rankon ⁇ clock 14 and / or the sequence of layers 16 is not covered with the form ⁇ masse. the top is free from molding material.
  • the upper sides of the terminal 14 and / or the sequence of layers 16 is not embedded in the mold body 20.
  • the underside of the molded body 20 referred to also as two ⁇ te side of the molded body 20 is 12, hereinafter also referred to as the second side of the chip 12 in a plane with the underside of the chip.
  • the height of the shaped body 20 shown thus corresponds substantially to the height of the chip 12.
  • the second side of the chip can be incorporated in the form of mass ⁇ embeds 12th
  • the material for the molded body 20 for example epoxy ⁇ resin, silicone, epoxy-silicone hybrid material, glass or glass ceramic ⁇ may be provided.
  • the shaped body 20 can be highly filled, for example, with quartz glass, titanium oxide, converter particles and / or scattering particles. By choosing suitable filler particles, a white, black, converting or transparent molding can be provided with regard to the respective application.
  • the material of the molded body 20 is electrically insulating. Or in other words, the molded body 20 forms an electrical insulation.
  • molded body 20 is in addition to the chip 12 a
  • the via 22 is electrically conductive.
  • the via 22 may be, for example, a metal molded cylinder.
  • Through-connection 22 can be embedded in the molded body 20 simultaneously with the embedding of the chip 12.
  • Through-connection 22 can, however, also be introduced into the molded body 20 independently of the embedment of the chip 12.
  • the via 22 can be provided, for example, to connect the disposed on the first side of the substrate 13 with terminal contact on the underside of molded body 20 is arranged ⁇ contacts.
  • Solder terminals 26, 27 have been arranged ⁇ .
  • the on the second side of the molded body 20 ordered solder terminals 26, 27 may be provided for surface mounting of the device 10.
  • an electrically conductive structure 24 is arranged on the first side of the molded body 20.
  • the electrically conductive structure 24 is formed as an electrically conductive layer.
  • the electrically conductive layer 24 connects the connecting terminal 14 with the via 22.
  • nickel, gold or silver may, for example, aluminum, can be selected.
  • the electrically conductive layer 24 may be strip-shaped, for example. A part of the electrically conductive layer 24 rests directly on the first side of the molded body 20.
  • the molding body 20 and the rim portion 17 of the substrate 13 covers the the edge portion 17 covering the area of the shaped body 20 forms an electrical insulation 19 between the elekt ⁇ driven conductive layer 24 and the edge region 17 of the substrate 13. Since this electrical insulation 19 is located at the position representation of FIG. 1 with the electrically conductive layer 24 and over the edge of region 17, this portion of the mold body can be referred to as a vertical electric Iso-regulation ⁇ 19th
  • the vertical insulation 19 may, for example, have a height which corresponds approximately to the height of the layer sequence 16. In the Darge ⁇ presented in Fig.
  • the terminal contact 14 is conductively connected electrically via the electroconductive layer 24 and the via 22 with a first solder connection 26th
  • a second solder connection 27 is arranged on the second side of the substrate 13.
  • the first and / or the second solder connection 27 can be used for electrical contacting, for mechanical connection of the component 10 and / or for heat dissipation. drove to be set up.
  • the second solder connection 27 may be via electrically conductive regions in the substrate 13 a layer of the layer sequence 16 in an electrically conductive PLEASE CONTACT ⁇ ren.
  • the second solder connection 27 can be performed relatively large off so that ent ⁇ stationary during operation of the device 10 heat loss via the substrate 13 and the second solder terminal 27 can be derived.
  • the optoelectronic component 10 further comprises a coupling-out element 28.
  • the coupling-out element 28 may be formed, for example, from a silicone or epoxy resin.
  • the decoupling element may for example have the shape of a lens.
  • the decoupling element 28 is transparent to the light emitted by the layer sequence 16.
  • FIG. 2 is a schematic plan view of that shown in Fig. 1 embodiment, the Darge ⁇ presented in Fig. 2 line 1-1 indicates the position of shown in FIG. 1 ⁇ cross-section.
  • the shaped body 20 has a rectangular structure.
  • the chip 12 is laterally surrounded by the shaped body 20.
  • the upper side of the layer sequence 16 and the connection contacts 14, 15 are not covered with molding compound.
  • the substrate 13 is covered by the molded body 20.
  • the dimensions of the substrate 13 are indicated in Fig. 2 by the dashed right ⁇ eck.
  • the area covered by the molding 20 Randbe ⁇ rich 17 is tet angedeu- in Fig. 2 by the hatched area.
  • Fig. 2 are two electrically conductive structures and two vias shown.
  • the first electrically conductive layer 24 connects the first connection contact 14 to the first through-connection 22.
  • a second electrically conductive layer 25 connects a second connection contact 15 to a second through-connection 23.
  • the recess 18 arranged laterally between the connection contacts 14, 15 and the layer sequence 16 filled with potting compound.
  • the decoupling element 28 is indicated in Fig. 2 by the illustrated circle.
  • FIGS. 3a-3f show a schematic representation of a cross section of the first embodiment for different process steps.
  • a carrier 32 is shown.
  • the carrier 32 serves as a support during the embedding of the chip 12.
  • the carrier 32 may be provided, for example, a semiconductor wafer, a ceramic, a glass or a metal plate.
  • the adhesive layer 34 may be applied to the carrier 32 by, for example, spinning, spraying, thermoforming or laminating.
  • the adhesive layer is approximately, for example, in the illustrated execution brought to 34 by spinning ⁇ .
  • a rotational speed in a range of 2500 to 4000 rpm and a duration in a range of 30 to 120 sec may be provided.
  • the applied adhesive layer 34 may have a thickness of 1 .mu.m to 50 .mu.m. INS In particular, the adhesive layer 34 may have a thickness of 10 ym to 20 ym.
  • polymers with anti-adhesive properties such as, for example, silicones, can be used.
  • Perfluoroalkoxy polymers PFA
  • PTFE polytetrafluoroethylene
  • A-stage A-stage
  • a hardening of the adhesive layer 34 is indicated by the arrows shown.
  • the partial curing can for In ⁇ play by a controlled supply of thermal energy ⁇ SUC gene.
  • the adhesive layer may be cured, for example, 34 at a temperature of 150 ° C for 6 minutes.
  • it is additionally and / or alternatively also possible to supply energy in the form of electromagnetic radiation. Due to the partial curing of a partial crosslinking of the Kle ⁇ be harsh 34.
  • the partially crosslinked state takes place of silicone may be referred to as a B-stage.
  • Fig. 3d with a predetermined sequence of layers 16 on the adhesive layer 34 ⁇ chip 12 is shown. Due to the properties of the adhesive layer 34 set by the hardening, the chip 12 does not sink into the adhesive layer 34, or only very slightly.
  • the permissible sinking depth depends on but may for example be less than 2 ym. In particular, the permissible sinking depth can be less than or equal to 1 ym.
  • the viscosity of the adhesive layer 34 can be increased. Due to the increased viscosity of the adhesive layer 34 decreases
  • Chip 12 is not or only very little in the adhesive layer 34 a.
  • the tackiness of the adhesive layer 34 can be reduced.
  • the tackiness of the adhesive layer 34 after curing is still so great that the chip 12 can be fixed on the adhesive layer 34.
  • the adhesive layer 34 wets the Be ⁇ ten Chemistry of the chip 12 and particularly the side surfaces of the layer sequence sixteenth
  • the adhesive layer 34 is cured. This is indicated in Fig. 3d by the arrows.
  • the carrier 32 can be stored with the chip 12, for example for 60 min at 150 ° C.
  • substantially more heat energy is supplied during curing than during curing.
  • the duration of curing may exceed the duration of hardening.
  • the material of the adhesive layer 34 can be largely or completely crosslinked.
  • the fully crosslinked state can be referred to as C-stage.
  • the material of the adhesive layer 34 may lose its stickiness.
  • the surface of the adhesive layer 34 may be smooth after curing.
  • Fig. 3e embedded in the molding 20 chip 12 is shown.
  • a transfer molding process or a molding process can be provided.
  • electrically conductive structures such as the via 22, may be embedded in the molding 20. The embedding of the chip 12 and the electrically conductive structures can take place simultaneously.
  • the molding material does not combine with the adhesive layer during the embedding. Rather, after curing, the non-stick properties of the material come to the fore. This facilitates the subsequent separation of the embedded chips 12 from the adhesive layer 34 and the carrier 32.
  • the second side of the chip may be covered with mold ⁇ mass 12, so as, for example, in Fig. 3e represents is set ⁇ , or be free of molding material, so as For example, in Fig. 3f is shown. If the second side of the chip 12 is not covered with molding compound, the second side of the molding 20 and the second side of the
  • Chips 12 lie substantially in a plane. Starting from the state shown in Fig. 3e, for example, the second side of the molding 20 can be removed until the second side of the chip 12 is exposed. Alternatively, the embedding of the chip 12 may already be designed such that the second side of the chip 12 is not covered with molding compound during embedding. This can be achieved for example by a ge ⁇ suitable embodiment of a molding tool.
  • Fig. 3f the molded body 20 with the embedded chip 12 after separation from the adhesive layer 34 and the carrier 32 is shown. After separation, electrically conductive structures are applied to the first and / or second side of the molded body 20. For example, electrically conductive
  • Structures in the form of electrically conductive layers 24, 25 are attached to the first side of the molded body 20.
  • the electrically conductive layers 24, 25 respectively connect the terminal contacts 14, 15 with the plated-through holes 22, 23.
  • solder terminals connected to the plated-through holes may be attached to the second side of the molded body 20 and / or to the second side of the chip 12, for example , which are provided for electrical contacting and surface mounting of the device 10.
  • the solder terminals provided for surface mounting may also be disposed on the first side of the molded body 20.
  • electrically conductive structure 24 mounted on the first side of the molded body 20 is electrically conductive structure 24 may be a solder connection or can be connected electrically conductively to a 20 are arrange ⁇ th on the first side of the molding solder connection.
  • LötanInstitut can be, for example, a Lotperle, a solder ball and / or a pad of a device with BGA housing form.
  • a decoupling element 28 can be attached via the shaped body.
  • the Auskoppelement 28 can be applied for example in egg nem separate molding on the already embedded chip 12.
  • 4 is a schematic cross-sectional view of a second embodiment.
  • the second embodiment differs from the first embodiment, for example, in that the layer sequence 46 is higher than the terminal contact 44.
  • the distance may be 6 ym, for example.
  • the distance can be compensated by an electrically conductive intermediate layer 48.
  • the intermediate layer 48 can already be applied to the connection contact 44 during the front-end production, ie before the singulation of the chips 12.
  • the material for the intermediate layer 48 for example, aluminum can be selected.
  • the intermediate layer 48 can also be applied after the dicing of the chips 12 or after the embedding of the chips 12 on the terminal contact 44. If after the embedding of the chip is to be applied intermediate layer 48 ⁇ 12, the surface of the terminal 44 must be exposed after embedding. In particular, a formed during embedding to the connection contact 44 Be ⁇ area of the mold body 20 must be removed. For example, a laser can be used to drill a hole reaching the connection contact 44 into the molding 20. But it is also possible to dispense with the application of an intermediate layer. In this case, the exposed after embedding terminal contact 44 is contacted directly by an electrically conductive structure.
  • FIG. 4 shows a shaped body 20 which also covers the second side of the chip 12. Shown is whether the second side of the chip 12 is exposed, as for example in Fig. 1 Darge ⁇ , or is embedded in the mold body 20, as shown in Fig. 4, depends on the particular application of the
  • FIG. 5 schematically shows a cross section of a third exemplary embodiment.
  • the chip 52 is embedded in a shaped body 20. At least a portion of the sub ⁇ strats 53 of the chip 52 is electrically conductive. On the sub ⁇ strat 53 is a sequence of layers 56 is disposed.
  • the Schich ⁇ tenier 56 has a mirror layer on the 55th
  • the mirror layer 55 can be arranged as the lowermost layer of the layer sequence 56 directly on the substrate 53.
  • the material for the reflective layer 55 can be selected as silver ⁇ to.
  • the mirror layer 55 is configured to reflect the light emitted by the layer sequence 56 in the direction of the substrate 53.
  • the mirror layer 55 may be provided for electrical contacting of the layer sequence 56.
  • the mirror layer 55 may be connected to an electrically conductive region of the substrate 53. This electrically conductive region of the substrate 53 can extend vertically through the substrate 53 and Layer 55 electrically connected to a mounted on the second side of the substrate 53 first contact 66.
  • an electrically conductive structure 64 is arranged on the first side of the molded body 20 for electrical contacting of the layer sequence 56.
  • the electrically conductive structural ⁇ structure 64 rests on the layer sequence 56, and thus contacted them directly.
  • indirect contacting may also be provided.
  • the electrically conductive structure 64 is electrically conductively connected via a through-connection 62 to a second contact 67 arranged on the second side of the shaped body 20. Between the first side of the substrate 53 and the electrically conductive structure 64, a region of the molded body 20 forms a vertical insulation 19.
  • a trans ⁇ parente insulation layer 58 is disposed at the lateral edge of the layer sequence 56.
  • the transparent insulation layer 58 is transparent to the light emitted by the layer sequence 56.
  • Insulation layer 58 an electrical insulation.
  • Materi ⁇ al for the insulating layer 58 can, for example
  • Reflector layer 60 is arranged. As material for the
  • Reflector layer 60 may be selected, for example, silver or aluminum. Furthermore, the reflector layer 60 can also be constructed as a Bragg mirror. When the reflector layer 60 is formed of an electrically insulating material, can be dispensed with the transparent insulating layer 56. The reflector layer 60 is configured to reflect the light emitted laterally by the layer sequence 56. Thereby, the reflector layer 60 protects the form ⁇ body 20 before the light emitted from the layer sequence 56
  • the light-induced aging of the molded body 20 can thus be slowed down.
  • Reflector layer 60 may be part of the layer sequence 56.
  • Reflector layer 60 may be applied to chip 12 during front-end fabrication.
  • the mirror layer 55, the transparent insulating layer 58 and the reflective layer 60 are independent of the clocking of described in United ⁇ connection with Fig. 5 variant of the electrical Kon. Accordingly, these features may be provided individually or in combination also in the embodiments explained in connection with FIGS. 1, 2, 3 and 4.
  • a method for producing an electronic component is specified.
  • one of many possibilities for producing the electronic component described here can be realized by means of the method described here. That is to say that all features described for the electrostatic ⁇ African device are also disclosed for the procedural ⁇ ren and vice versa.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines elektronischen Bauelements beschrieben. Das Verfahren umfasst ein Aufbringen einer Klebeschicht auf einen Träger; ein Anhärten der auf den Träger aufgebrachten Klebeschicht; und ein Bereitstellen eines Chips, wobei der Chip ein Substrat und eine auf einer ersten Seite des Chips angeordnete Schichtenfolge aufweist. Ferner umfasst das Verfahren ein Auflegen des Chips mit einer Oberseite der Schichtenfolge auf die angehärtete Klebeschicht; ein Einbetten des Chips in einen Formkörper, wobei die Oberseite der Schichtenfolge und eine erste Seite des Formkörpers im Wesentlichen in einer Ebene liegen; ein Trennen des eingebetteten Chips und des Trägers; und ein Aufbringen einer elektrisch leitenden Struktur auf die erste Seite des Formkörpers, wobei der Formkörper eine vertikale elektrische Isolierung zwischen der elektrisch leitenden Struktur und dem Substrat bildet.

Description

Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
Die vorliegende Erfindung betrifft ein elektronisches Bauele- ment bei dem ein Chip in einem Formkörper eingebettet ist und ein Verfahren zum Herstellen eines entsprechenden elektronischen Bauelements.
Bei elektronischen Bauelementen, beispielsweise bei Halblei- ter-Bauelementen, ist es bekannt, Halbleiterchips auf Träger¬ substraten anzuordnen. Das Trägersubstrat kann zum Beispiel ein Silizium- oder Keramiksubstrat, ein Leiterbahnstreifen (Leadframe) oder ein so genanntes Metal-Core-Board sein. Das Trägersubstrat kann als mechanischer Träger, zur elektrischen Kontaktierung, zur Verdrahtung mit weiteren Bauelementen, beispielsweise Schutzdioden, zur Wärmespreizung und/oder zur Wärmeabfuhr vorgesehen sein. Bei einigen Bauelementen, wie zum Beispiel optoelektronischen Bauelementen kann das Trägersubstrat zudem als Träger für eine optische Linse vorgesehen sein. Herkömmliche Trägersubstrate sind allerdings relativ kostenintensiv. Bedingt durch eine erforderliche Mindestgröße der Trägersubstrate tragen diese einen signifikanten Anteil an den gesamten Herstellungskosten.
Bei der Herstellung von elektronischen Bauelementen wird daher zunehmend Formmasse eingesetzt, um mechanische Träger für die Chips zu formen. So ist zum Beispiel aus dem Dokument DE 10 2009 036 621 AI ein optoelektronisches Halbleiter- Bauelement bekannt, bei dem aus Formmasse ein die Seitenflä- chen des Chips bedeckender Formkörper gebildet wird, wobei lediglich eine Seitenfläche des Chips frei bleibt oder frei¬ gelegt wird.
Auf der freiliegenden Seitenfläche des eingebetteten Chips können ein Licht emittierender Bereich sowie ein oder mehrere Anschlusskontakte vorgesehen sein. Zudem können elektrisch leitende Strukturen auf oder in dem Formkörper angeordnet sein. Um ungewollte elektrisch leitfähige Verbindungen zwi- sehen den Anschlusskontakten, den elektrisch leitenden Strukturen und dem Substrat zu verhindern, können Isolationsstrukturen zum Beispiel durch das Aufbringen eines Isolierstoffes geformt werden. Das Aufbringen des Isolierstoffes umfasst al¬ lerdings mehrere Teilschritte, so dass das Aufbringen des Isolierstoffes relativ zeitaufwendig und kostenintensiv ist.
Es besteht somit die Aufgabe, ein Verfahren zum Herstellen eines elektronischen Bauelements, insbesondere zum Erzeugen von Isolationsstrukturen, bereitzustellen. Ferner besteht die Aufgabe, ein entsprechendes elektronisches Bauelement bereit¬ zustellen .
Vorgeschlagene Lösung
Zur Lösung der Aufgabe wird ein Verfahren vorgeschlagen, bei dem eine Klebeschicht auf einen Träger aufgebracht wird. Die auf den Träger aufgebrachte Klebeschicht wird angehärtet. Es wird ein Chip bereitgestellt. Der Chip weist ein Substrat und eine auf dem Substrat angeordnete Schichtenfolge auf. Der Chip wird mit einer ersten Oberseite der Schichtenfolge auf die angehärtete Klebeschicht gelegt. Der auf der Klebeschicht aufliegende Chip wird in einen Formkörper eingebettet, wobei die Oberseite der Schichtenfolge und eine erste Seite des Formkörpers im Wesentlichen in einer Ebene liegen. Der in dem Formkörper eingebettete Chip wird von der Klebeschicht und dem Trägergetrennt. Auf der ersten Seite des Formkörpers wird eine elektrisch leitende Struktur angebracht, wobei der Form¬ körper eine vertikale elektrische Isolierung zwischen der elektrisch leitenden Struktur und dem Substrat bildet.
Durch das Anhärten der Klebeschicht kann die Viskosität und/oder die Klebrigkeit der Klebeschicht so eingestellt wer¬ den, dass der Chip beim Auflegen auf die Klebeschicht nicht oder nur sehr wenig in die Klebeschicht einsinkt. Ferner kann die Viskosität und/oder die Klebrigkeit der Klebeschicht so eingestellt werden, dass die Klebeschicht den Rand der
Schichtenfolge und/oder den Rand des Chips nicht benetzt. Durch das Anhärten der Klebeschicht kann ein Formkörper geformt werden, dessen erste Seite im Wesentlichen in einer Ebenen mit der Oberseite der Schichtenfolge liegt. Der Form¬ körper, insbesondere der die vertikale elektrische Isolierung bildende Bereich des Formkörpers, kann die Schichtenfolge seitlich umgeben. Ferner kann der die vertikale elektrische Isolierung bildende Bereich des Formkörpers einen Randbereich des Substrats bedecken. Eine separate elektrische Isolierung des Substrats oder des Randbereichs des Substrats ist somit nicht erforderlich. Da die vertikale Isolierung als Teil des Formkörpers gebildet wird, kann die Anzahl der Verfahrens¬ schritte reduziert werden. Während der Formkörper gebildet wird, also während des Ein¬ bettens des Chips, liegt der Chip mit der Oberseite der
Schichtenfolge auf der Klebeschicht auf. Dadurch kann die Oberseite der Schichtenfolge von der Formmasse abgeschirmt werden. Somit ist die Oberseite der Schichtenfolge nach dem Trennen von dem Träger in der Regel frei von Formmasse. Somit kann auf ein nachträgliches Reinigen der Oberseite der
Schichtenfolge verzichtet werden.
Zur Lösung der Aufgabe wird ferner ein elektronisches Bauele¬ ment vorgeschlagen. Das elektronische Bauelement umfasst ei¬ nen in einen Formkörper eingebetteten Chip, wobei der Chip ein Substrat und eine auf einer ersten Seite des Substrats angeordnete Schichtenfolge umfasst. Der Formkörper weist eine erste Seite auf. Die erste Seite des Formkörpers und eine
Oberseite der Schichtenfolge liegen im Wesentlichen in einer Ebene. Die Oberseite der Schichtenfolge ist frei von Formmas¬ se. Auf der ersten Seite des Formkörpers ist eine elektrisch leitende Struktur angeordnet. Zwischen der elektrisch leiten- den Struktur und dem Substrat bildet ein Bereich des Formkörpers eine vertikale elektrische Isolierung.
Weitere Ausgestaltungen
Der Begriff „Anhärten" kann hier ein definiertes Härten der Klebeschicht bezeichnen. Insbesondere kann durch das Anhärten die Klebrigkeit und/oder die Viskosität der Klebeschicht vor dem Auflegen des Chips eingestellt werden. Zum Beispiel kann die Klebrigkeit der Klebeschicht durch das Anhärten so einge¬ stellt werden, dass die Klebrigkeit ausreicht, um einen Chip auf dem Träger zu fixieren. Die Viskosität der Klebeschicht n
5
kann durch das Anhärten so eingestellt werden, dass der oder die Chips nicht oder nur im geringen Maße in die Klebeschicht einsinken .
Durch das definierte Anhärten der Klebeschicht können die Viskosität und die Klebrigkeit der Klebeschicht so einge¬ stellt werden, dass bei dem geformten Formkörper die Oberseite der Schichtenfolge und die erste Seite des Formkörpers im Wesentlichen in einer Ebene liegen. Im Wesentlichen in einer Ebene liegen kann dabei bedeuten, dass die durch die jeweili¬ gen Seiten definierten Ebenen einen Versatz von weniger als 2 ym aufweisen.
Die Klebeschicht kann zum Beispiel durch Schleudern, Aufsprü- hen, Auflaminieren, Jetting oder Tiefziehen auf den Träger aufgebracht werden. Als Material für die Klebeschicht kann zum Beispiel ein Polymermaterial mit Antihaft-Eigenschaften vorgesehen sein. Insbesondere kann als Material für die Kle¬ beschicht ein Silikon vorgesehen sein. Das Silikon kann im nicht-vernetzten Zustand auf den Träger aufgebracht werden.
Nach dem Auflegen des Chips auf die Klebeschicht und vor dem Einbetten des Chips in den Formkörper kann die Klebeschicht ausgehärtet werden. Nach dem Aushärten kann das Material der Klebeschicht vernetzt sein. Durch das Aushärten kann die Kle¬ beschicht ihre Klebrigkeit verlieren. Durch das vollständige Aushärten der Klebeschicht kann zum Beispiel verhindert wer¬ den, dass sich beim Einbetten des Chips die Formmasse mit der Klebeschicht verbindet. Dies kann nach dem Einbetten des Chips ein einfacheres Trennen des Formkörpers von dem Träger ermöglichen. Die Klebefolie kann somit in zwei separaten Schritten gehärtet werden. Wobei im ersten Schritt, dem
Anhärten, weniger Wärmeenergie als im zweiten Schritt, dem Aushärten, zugeführt werden kann. Die Parameter für das
Anhärten können von dem Material der Klebeschicht und/oder von den durch das Anhärten einzustellenden Eigenschaften der Klebeschicht abhängen. Zum Beispiel kann das Anhärten der Klebeschicht bei einer Temperatur kleiner oder gleich 175°C erfolgen. Ferner kann das Anhärten der Klebeschicht für einen Zeitraum kleiner oder gleich 15 Minuten erfolgen. Zum Beispiel kann bei gleichen Temperaturen für das Anhärten maximal die Hälfte der Zeitspanne vorgesehen sein, die zum vollständigen Aushärten der Klebeschicht erforderlich wäre. Insbesondere kann für das Anhärten maximal ein Viertel der zum voll- ständigen Aushärten der Klebeschicht vorgesehenen Zeitspanne vorgesehen sein.
Auf dem Substrat kann ein Anschlusskontakt angeordnet sein. Der Anschlusskontakt kann dazu eingerichtet sein, eine
Schicht der Schichtenfolge elektrisch leitend zu kontaktie¬ ren. Auf dem Anschlusskontakt kann eine elektrisch leitende Zwischenschicht angeordnet sein. Die Zwischenschicht kann da¬ zu eingerichtet sein, einen Höhenunterschied zwischen der Oberseite der Schichtenfolge und der Oberseite des Anschluss- kontakts auszugleichen.
Der Anschlusskontakt kann nach dem Trennen des Trägers und des Formkörpers freigelegt werden. Der Anschlusskontakt kann zum Beispiel mittels Laserbohren freigelegt werden. Das Frei- legen des Anschlusskontakts kann ein Entfernen eines über dem Anschlusskontakt angeordneten Bereichs des Formkörpers umfas¬ sen .
Zwischen der Schichtenfolge und einer Seitenkante der ersten Seite des Substrats kann ein Randbereich angeordnet sein. Die vertikale elektrische Isolierung kann zwischen dem auf dem Substrat angeordneten Randbereich und der elektrisch leitenden Struktur angeordnet sein.
Der Formkörper kann die Schichtenfolge zumindest teilweise seitlich umgeben. Zumindest teilweise kann bedeuten, dass mindestens 50% des seitlichen Rands der Schichtenfolge von Formmasse bedeckt sind. Ferner kann der Formkörper die
Schichtenfolge auch vollständig seitlich umgeben.
In dem Formkörper kann eine Durchkontaktierung angeordnet sein. Die Durchkontaktierung kann dazu eingerichtet sein, elektrisch leitende Strukturen auf der ersten Seite des Formkörpers mit elektrisch leitenden Strukturen auf der zweiten Seite des Formkörpers elektrisch leitend zu verbinden. Die auf der ersten Seite des Formkörpers angeordnete elektrisch leitende Struktur kann die Schichtenfolge mit der
Durchkontaktierung verbinden. Die elektrisch leitende Struktur kann die Schichtenfolge direkt oder indirekt kontaktie- ren. Direktes Kontaktieren kann bedeuten, dass die elektrisch leitende Struktur auf der zu kontaktierenden Schicht der Schichtenfolge aufliegt. Indirektes Kontaktieren kann bedeu¬ ten, dass die elektrisch leitende Struktur auf einem Anschlusskontakt aufliegt und die Schichtenfolge über den An- Schlusskontakt mit der elektrisch leitenden Struktur verbunden ist.
Zwischen der Schichtenfolge und dem Anschlusskontakt kann ei- ne mit Formmasse gefüllte Vertiefung angeordnet sein. Die mit Formmasse gefüllte Vertiefung kann während des Einbettens des Chips mit Formmasse gefüllt werden, kann also Teil des Form¬ körpers sein.
Zwischen einem seitlichen Rand der Schichtenfolge und dem Formkörper kann eine Reflektorschicht angeordnet sein. Die Reflektorschicht kann die Schichtenfolge umgeben. Die
Reflektorschicht kann dazu eingerichtet sein, um von der Schichtenfolge in Richtung des Formkörpers emittiertes Licht zu reflektieren.
Zwischen dem seitlichen Rand der Schichtenfolge und der
Reflektorschicht kann eine transparente Isolationsschicht an¬ geordnet sein. Die transparente Isolationsschicht kann insbe- sondere dann vorgesehen sein, wenn die Reflektorschicht elektrisch leitfähig ist.
Kurze Beschreibung der Figuren
Im Folgenden werden Ausführungsbeispiele anhand der Figuren näher erläutert. Die gleichen Bezugszeichen werden für gleichartige oder gleich wirkende Elemente bzw. Eigenschaften in allen Figuren verwendet. Die Figuren sind nicht maßstabs¬ getreu . Es zeigen
Fig. 1 eine schematische Darstellung eines Querschnitts eines ersten Ausführungsbeispiels;
Fig. 2 eine schematische Darstellung einer Draufsicht auf das in Fig. 1 dargestellte Ausführungsbeispiel;
Fig. 3a-3f schematische Darstellungen eines Querschnitts eines Ausführungsbeispiels für unterschiedliche Verfahrensschritte ;
Fig. 4 eine schematische Darstellung eines Querschnitts eines zweiten Ausführungsbeispiels;
Fig. 5 eine schematische Darstellung eines Querschnitts eines dritten Ausführungsbeispiels.
Detaillierte Beschreibung von Ausführungsbeispielen
Der Begriff „elektronisches Bauelement" kann zum Beispiel optoelektronische Bauelemente, Logik-Bauelemente und Leis¬ tungs-Bauelemente umfassen. Nachfolgend wird die vorgeschla¬ gene Lösung am Beispiel eines optoelektronischen Bauelements erläutert, wobei die für das optoelektronische Bauelement er¬ läuterten Merkmale auch für andere Bauelement-Typen geeignet sind .
Die Fig. 1 zeigt ein erstes Ausführungsbeispiel eines elekt¬ ronischen Bauelements 10. Das in Fig. 1 dargestellte Bauele¬ ment kann zum Beispiel eine Leuchtdiode (LED) sein. Das Bau¬ element 10 umfasst einen Chip 12 und einen Formkörper 20. Der dargestellte Chip 12 umfasst ein Substrat 13, einen An¬ schlusskontakt 14 und eine Schichtenfolge 16. Das Substrat 13 kann zum Beispiel aus einem Halbleitermaterial oder einem an¬ deren Trägermaterial für optoelektronische Bauelemente, wie zum Beispiel Saphir, geformt sein.
Der Anschlusskontakt 14 und die Schichtenfolge 16 sind auf einer ersten Seite des Substrats 13 angeordnet. Der An¬ schlusskontakt 14 kann ein ohmscher Kontakt sein. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist der Anschluss¬ kontakt 14 eine metallische Schicht. Als Material für den An- schlusskontakt 14 kann zum Beispiel Aluminium oder Gold ge¬ wählt werden. Der Anschlusskontakt 14 ist dazu eingerichtet, eine Schicht der Schichtenfolge 16 elektrisch leitend zu kon¬ taktieren. Zum Beispiel ist bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist der Anschlusskontakt 14 direkt auf einer elektrisch zu kontaktierenden Schicht der Schichtenfolge 16 angeordnet. Zur elektrischen Kontaktierung von Schichten der Schichtenfolge 16 können zudem in dem Chip 12 elektrisch leitfähige Strukturen vorgesehen sein.
Die Schichtenfolge 16 kann eine Vielzahl von Schichten umfas¬ sen, die zum Beispiel mit Epitaxieverfahren auf die erste Seite des Substrats 13 aufgebracht wurden. Zwischen der
Schichtenfolge 16 und dem Anschlusskontakt 14 kann eine Ver¬ tiefung 18 vorgesehen sein. Die Vertiefung 18 ist mit Form- masse gefüllt. Bei dem in Fig. 1 dargestellten Bauelement ist die Schichtenfolge 16 dazu eingerichtet, elektromagnetische Strahlung zu emittieren. Die von der Schichtenfolge emittierte elektromagnetische Strahlung kann nachstehend vereinfacht auch als Licht bezeichnet werden, wobei hier der Begriff „Licht" auch elektromagnetische Strahlung im für den Menschen nicht sichtbaren ultravioletten und infraroten Wellenlängenbereich bezeichnen soll.
Der Anschlusskontakt 14 und die Schichtenfolge 16 reichen nicht bis zum Rand des Substrats 13. Vielmehr ist auf der ersten Seite des Substrats 13 zwischen der Kante des Sub¬ strats 13 und der Schichtenfolge 16 beziehungsweise dem An¬ schlusskontakt 14 ein Randbereich 17 vorgesehen. Der Randbereich 17 kann ein umlaufender Bereich sein, der entlang der Kanten der ersten Seite des Substrats 13 angeordnet ist. Der Randbereich 17 kann elektrisch isolierend sein. Der Randbereich 17 kann zum Beispiel vorgesehen sein, um die Schichtenfolge 16 und den Anschlusskontakt 14 von dem - infolge des Vereinzeins des Chips 12 - Undefinierten elektrischen Poten- tial der Seitenflächen des Chips 12 zu trennen.
Der Chip 12 ist in einem aus Formmasse geformten Formkörper 20 eingebettet. Der Formkörper 20 kann als Unterstützungs¬ struktur für den Chip 12 vorgesehen sein. Zum Beispiel kann der Formkörper 20 als mechanischer Träger für den Chip 12 vorgesehen sein. Zudem kann der Formkörper 20 die Fläche des Bauelements 10 im Vergleich zur Grundfläche des Chips 12 ver¬ größern. Dies kann zum Beispiel in Hinblick auf Wärmesprei¬ zung und/oder Wärmeabfuhr gewünscht sein. Der Formkörper 20 kann zur mechanischen, elektrischen und/oder thermischen An- bindung des Chips 12 an eine elektronische Baugruppe vorgese¬ hen sein. Zum Beispiel kann der Formkörper 20 die elektrische Kontaktierung des Chips 12 vereinfachen. Auf und/oder in dem Formkörper 20 können elektrisch leitende Strukturen vorgese- hen sein. Elektrisch leitende Strukturen können zum Beispiel Durchkontaktierungen, Schichten aus elektrisch leitfähigen Material und Bondverbindungen umfassen. Ferner können auch mehrere Chips 12 in einem Formkörper eingebettet werden.
Durch das Einbetten von mehreren Chips in einen Formkörper können zum Beispiel großfläche LED-Module mit einer Vielzahl von Chips bereitgestellt werden.
Die Oberseite des Formkörpers 20, nachstehend auch als erste Seite des Formkörpers 12 bezeichnet, liegt im Wesentlichen in einer Ebene mit der Oberseite des Chips 12. Die Oberseite des Chips 12 wird dabei in der Regel durch die Oberseite der
Schichtenfolge 16 gebildet. Die Formulierung „die Seiten lie¬ gen im Wesentlichen in einer Ebene" kann bedeuten, dass die durch die jeweiligen Seiten definierten Ebenen einen Versatz kleiner oder gleich 2 ym aufweisen, insbesondere kann der Versatz kleiner oder gleich 1 ym sein. Ferner kann die erste Seite des Formkörpers 20 bündig mit der Oberseite der Schich¬ tenfolge 16 abschließen. Der Formkörper 20 reicht bis zum seitlichen Rand des Anschlusskontakts 14 und/oder der Schichtenfolge 16. Somit bedeckt der Formkörper 20 auch den Randbe- reich 17 des Substrats 13. Die Oberseite des Anschlusskon¬ takts 14 und/oder der Schichtenfolge 16 ist nicht mit Form¬ masse bedeckt. Die Oberseite ist frei von Formmasse. Somit ist die Oberseiten des Anschlusskontakts 14 und/oder der Schichtenfolge 16 nicht in den Formkörper 20 eingebettet.
Die Unterseite des Formkörpers 20, nachstehend auch als zwei¬ te Seite des Formkörpers 20 bezeichnet, liegt in einer Ebene mit der Unterseite des Chips 12, nachstehend auch als zweite Seite des Chips 12 bezeichnet. Die Höhe des dargestellten Formkörpers 20 entspricht somit im Wesentlichen der Höhe des Chips 12. Mit der in Fig. 1 dargestellten Form des Bauele- ments 10 können zum Beispiel sehr flache Bauelemente reali¬ siert werden. In anderen Ausführungsbeispielen kann zum Beispiel auch die zweite Seite des Chips 12 in Formmasse einge¬ bettet sein.
Als Material für den Formkörper 20 kann zum Beispiel Epoxid¬ harz, Silikon, Epoxid-Silikonhybrid-Material , Glas oder Glas¬ keramik vorgesehen sein. Der Formkörper 20 kann in Abhängigkeit von der jeweiligen Anwendung zum Beispiel mit Quarzglas, Titanoxid, Konverterpartikeln und/oder Streupartikeln hochgefüllt sein. Durch die Wahl geeigneter Füllpartikel kann in Hinblick auf die jeweilige Anwendung ein weißer, schwarzer, konvertierender oder transparenter Formkörper bereitgestellt werden. Das Material des Formkörpers 20 ist elektrisch iso- lierend. Oder in anderen Worten, der Formkörper 20 bildet eine elektrische Isolierung.
In dem Formkörper 20 ist neben dem Chip 12 eine
Durchkontaktierung 22 angeordnet. Die Durchkontaktierung 22 ist elektrisch leitend. Die Durchkontaktierung 22 kann zum Beispiel ein aus Metall geformter Zylinder sein. Die
Durchkontaktierung 22 kann gleichzeitig mit dem Einbetten des Chips 12 in den Formkörper 20 eingebettet werden. Die
Durchkontaktierung 22 kann aber auch unabhängig von dem Ein- betten des Chips 12 in den Formkörper 20 eingebracht werden. Die Durchkontaktierung 22 kann zum Beispiel vorgesehen sein, um den auf der ersten Seite des Substrats 13 angeordneten Anschlusskontakt mit an der Unterseite des Formkörpers 20 ange¬ ordneten Kontakten zu verbinden. Zum Beispiel können an der zweiten Seite des Formkörpers 20 Lötanschlüsse 26, 27 ange¬ ordnet sein. Die an der zweiten Seite des Formkörpers 20 an- geordneten Lötanschlüsse 26, 27 können zur Oberflächenmontage des Bauelements 10 vorgesehen sein.
Auf der ersten Seite des Formkörpers 20 ist eine elektrisch leitende Struktur 24 angeordnet. Bei dem in Fig. 1 darge¬ stellten Ausführungsbeispiel ist die elektrisch leitende Struktur 24 als elektrisch leitende Schicht ausgebildet. Die elektrisch leitende Schicht 24 verbindet den Anschlusskontakt 14 mit der Durchkontaktierung 22. Als Material für die elekt- risch leitende Schicht 24 kann zum Beispiel Aluminium, Kup¬ fer, Nickel, Gold oder Silber gewählt werden. Die elektrisch leitende Schicht 24 kann zum Beispiel streifenförmig sein. Ein Teil der elektrisch leitenden Schicht 24 liegt unmittelbar auf der ersten Seite des Formkörpers 20 auf. Da der Form- körper 20 auch den Randbereich 17 des Substrats 13 bedeckt, bildet der den Randbereich 17 bedeckende Bereich des Formkörpers 20 eine elektrische Isolierung 19 zwischen der elekt¬ risch leitenden Schicht 24 und dem Randbereich 17 des Substrats 13. Da diese elektrische Isolierung 19 bei der Dar- Stellung der Fig. 1 unter der elektrisch leitenden Schicht 24 und über dem Randbereich 17 angeordnet ist, kann dieser Abschnitt des Formkörpers auch als vertikale elektrische Iso¬ lierung 19 bezeichnet werden. Die vertikale Isolierung 19 kann zum Beispiel eine Höhe aufweisen, die in etwa der Höhe der Schichtenfolge 16 entspricht. Bei dem in Fig. 1 darge¬ stellten Ausführungsbeispiel ist der Anschlusskontakt 14 über die elektrisch leitende Schicht 24 und die Durchkontaktierung 22 elektrisch leitend mit einem ersten Lötanschluss 26 verbunden. Auf der zweiten Seite des Substrats 13 ist ein zwei- ter Lötanschluss 27 angeordnet. Der erste und/oder der zweite Lötanschluss 27 kann zur elektrischen Kontaktierung, zur mechanischen Anbindung des Bauelements 10 und/oder zur Wärmeab- fuhr eingerichtet sein. So kann der zweite Lötanschluss 27 über elektrisch leitende Bereiche in dem Substrat 13 eine Schicht der Schichtenfolge 16 elektrisch leitend kontaktie¬ ren. Ferner kann der zweite Lötanschluss 27 relativ groß aus- geführt werden, so dass beim Betrieb des Bauelements 10 ent¬ stehende Verlustwärme über das Substrat 13 und den zweiten Lötanschluss 27 abgeleitet werden kann.
Das optoelektronische Bauelement 10 umfasst ferner ein Aus- koppelelement 28. Das Auskoppelelement 28 kann zum Beispiel aus einem Silikon- oder Epoxidharz geformt sein. Das Auskoppelelement kann zum Beispiel die Form einer Linse aufweisen. Das Auskoppelelement 28 ist für das von der Schichtenfolge 16 emittierte Licht transparent.
Die Fig. 2 ist eine schematische Draufsicht auf das in Fig. 1 dargestellte Ausführungsbeispiel, wobei die in Fig. 2 darge¬ stellte Linie 1-1 die Lage des in Fig. 1 dargestellten Quer¬ schnitts angibt.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel hat der Formkörper 20 eine rechteckige Struktur. Der Chip 12 ist seitlich von dem Formkörper 20 umgeben. Die Oberseite der Schichtenfolge 16 und die Anschlusskontakte 14, 15 sind nicht mit Formmasse bedeckt. Bei der Darstellung der Fig. 2 ist das Substrat 13 durch den Formkörper 20 verdeckt. Die Abmessungen des Substrats 13 sind in Fig. 2 durch das gestrichelte Recht¬ eck angedeutet. Der von dem Formkörper 20 bedeckte Randbe¬ reich 17 ist in Fig. 2 durch die schraffierte Fläche angedeu- tet. In Fig. 2 sind zwei elektrisch leitende Strukturen und zwei Durchkontaktierungen dargestellt. Die erste elektrisch leitende Schicht 24 verbindet den ersten Anschlusskontakt 14 mit der ersten Durchkontaktierung 22. Eine zweite elektrisch leitende Schicht 25 verbindet einen zweiten Anschlusskontakt 15 mit einer zweiten Durchkontaktierung 23. Die lateral zwischen den Anschlusskontakten 14, 15 und der Schichtenfolge 16 angeordnete Vertiefung 18 ist mit Vergussmasse gefüllt. Das Auskoppelelement 28 ist in Fig. 2 durch den dargestellten Kreis angedeutet.
Nachstehend wird in Verbindung mit den Fig. 3a-3f ein Verfahren zum Herstellen eines elektronischen Bauelements beschrieben. Die Figuren 3a-3f zeigen eine schematische Darstellung eines Querschnitts des ersten Ausführungsbeispiels für unter- schiedliche Verfahrensschritte. In Fig. 3a ist ein Träger 32 dargestellt. Der Träger 32 dient während des Einbettens des Chips 12 als Auflage. Als Träger 32 kann zum Beispiel ein Halbleiter-Wafer, eine Keramik-, eine Glas- oder eine Metallplatte vorgesehen sein.
In Fig. 3b ist eine auf dem Träger 32 aufgebrachte Klebe¬ schicht 34 dargestellt. Die Klebeschicht 34 kann zum Beispiel durch Schleudern, Sprühen, Tiefziehen oder Laminieren auf den Träger 32 aufgebracht werden. Bei dem dargestellten Ausfüh- rungsbeispiel wird die Klebeschicht 34 durch Schleudern auf¬ gebracht. Als Parameter für das Aufbringen der Klebeschicht 34 kann zum Beispiel eine Drehzahl in einem Bereich von 2500 bis 4000 Umdrehungen/Minute und eine Dauer in einem Bereich von 30 bis 120 sec vorgesehen sein. Die aufgebrachte Klebe- schicht 34 kann eine Dicke von 1 ym bis 50 ym aufweisen. Ins- besondere kann die Klebeschicht 34 eine Dicke von 10 ym bis 20 ym aufweisen.
Als Material für die Klebeschicht 34 können Polymere mit An- tihafteigenschaften, wie zum Beispiel Silikone,
Perfluoralkoxy-Polymere (PFA) oder Polytetrafluorethylen (PTFE) vorgesehen sein. Insbesondere kann ein Material mit Antihafteigenschaften gewählt werden, das während der Verarbeitung eine gewisse Klebrigkeit aufweist. Das Material kann in einem nicht-vernetzten Zustand auf den Träger 32 aufgebracht werden. Zum Beispiel kann der nicht-vernetzte Zustand des Silikons als A-Stage bezeichnet werden.
In Fig. 3c ist durch die dargestellten Pfeile ein Anhärten der Klebeschicht 34 angedeutet. Das Anhärten kann zum Bei¬ spiel durch eine kontrollierte Zufuhr von Wärmeenergie erfol¬ gen. Bei einem Ausführungsbeispiel kann die Klebeschicht 34 zum Beispiel bei einer Temperatur von 150°C für 6 Minuten angehärtet werden. In Abhängigkeit vom Material der Klebe- schicht 34 kann zusätzlich und/oder alternativ auch Energie in Form von elektromagnetischer Strahlung zugeführt werden. Durch das Anhärten erfolgt eine teilweise Vernetzung der Kle¬ beschicht 34. Der teilweise vernetzte Zustand von Silikon kann als B-Stage bezeichnet werden.
In Fig. 3d ist ein mit der Schichtenfolge 16 auf die Klebe¬ schicht 34 gelegter Chip 12 dargestellt. Aufgrund der durch das Anhärten eingestellten Eigenschaften der Klebeschicht 34 sinkt der Chip 12 nicht oder nur sehr wenig in die Klebe- schicht 34 ein. Die zulässige Einsinktiefe hängt dabei von der jeweiligen Anwendung ab, kann aber zum Beispiel kleiner als 2 ym sein. Insbesondere kann die zulässige Einsinktiefe kleiner oder gleich 1 ym sein. Zum Beispiel kann durch das Anhärten die Viskosität der Klebeschicht 34 erhöht werden. Durch die erhöhte Viskosität der Klebeschicht 34 sinkt der
Chip 12 nicht oder nur sehr wenig in die Klebeschicht 34 ein. Durch das Anhärten kann die Klebrigkeit der Klebeschicht 34 reduziert werden. Die Klebrigkeit der Klebeschicht 34 ist nach dem Anhärten jedoch noch so groß, dass der Chip 12 auf der Klebeschicht 34 fixiert werden kann. Zudem kann durch das Anhärten verhindert werden, dass die Klebeschicht 34 die Sei¬ tenfläche des Chips 12 und insbesondere die Seitenflächen der Schichtenfolge 16 benetzt.
Nachdem der Chip 12 auf die Klebeschicht 34 gelegt wurde, wird die Klebeschicht 34 ausgehärtet. Dies ist in Fig. 3d durch die Pfeile angedeutet. Zum Aushärten der Klebeschicht 34 kann der Träger 32 mit dem Chip 12 zum Beispiel für 60 min bei 150°C gelagert werden. Somit wird beim Aushärten wesent- lieh mehr Wärmeenergie zugeführt als beim Anhärten. Insbesondere kann die Dauer des Aushärtens die Dauer des Anhärtens übersteigen. Nach dem Aushärten kann das Material der Klebeschicht 34 weitestgehend oder vollständig vernetzt sein. Bei Silikon kann der vollständig vernetzte Zustand als C-Stage bezeichnet werden. Durch das Aushärten kann das Material der Klebeschicht 34 seine Klebrigkeit verlieren. Die Oberfläche der Klebeschicht 34 kann nach dem Aushärten glatt sein.
In Fig. 3e ist der in den Formkörper 20 eingebettete Chip 12 dargestellt. Zum Einbetten des Chips 12 kann zum Beispiel ein Spritzpressvorgang oder ein Formpressvorgang vorgesehen sein. Zusätzlich zum Chip 12 können elektrisch leitende Strukturen, wie zum Beispiel die Durchkontaktierung 22, in den Formkörper 20 eingebettet werden. Das Einbetten des Chips 12 und der elektrisch leitenden Strukturen kann gleichzeitig erfolgen.
Da die Klebeschicht nach dem Aushärten allenfalls eine gerin¬ ge Rest-Klebrigkeit aufweist, verbindet sich die Formmasse während des Einbettens nicht mit der Klebeschicht. Vielmehr treten nach dem Aushärten die Antihaft-Eigenschaften des Ma- terials in den Vordergrund. Dies erleichtert das folgende Trennen der eingebetteten Chips 12 von der Klebeschicht 34 und dem Träger 32.
In Abhängigkeit von der Anwendung für die das Bauelement 10 vorgesehen ist, kann die zweite Seite des Chips 12 mit Form¬ masse bedeckt sein, so wie dies zum Beispiel in Fig. 3e dar¬ gestellt ist, oder frei von Formmasse sein, so wie dies zum Beispiel in Fig. 3f dargestellt ist. Wenn die zweite Seite des Chips 12 nicht mit Formmasse bedeckt ist, können die zweite Seite des Formkörpers 20 und die zweite Seite des
Chips 12 im Wesentlichen in einer Ebene liegen. Ausgehend von dem in Fig. 3e dargestellten Zustand kann zum Beispiel die zweite Seite des Formkörpers 20 so weit abgetragen werden, bis die zweite Seite des Chips 12 freiliegt. Alternativ dazu kann bereits das Einbetten des Chips 12 so ausgestaltet sein, dass die zweite Seite des Chips 12 beim Einbetten nicht mit Formmasse bedeckt wird. Dies kann zum Beispiel durch eine ge¬ eignete Ausgestaltung eines Spritzpresswerkzeugs erreicht werden . In Fig. 3f ist der Formkörper 20 mit dem eingebetteten Chip 12 nach dem Trennen von der Klebeschicht 34 und dem Träger 32 dargestellt. Nach dem Trennen werden auf der ersten und/oder zweiten Seite des Formkörpers 20 elektrisch leitende Struktu- ren angebracht. Zum Beispiel können elektrisch leitende
Strukturen in Form elektrisch leitender Schichten 24, 25 an die erste Seite des Formkörpers 20 angebracht werden. Die elektrisch leitenden Schichten 24, 25 verbinden jeweils die Anschlusskontakte 14, 15 mit den Durchkontaktierungen 22, 23. Zudem können an der zweiten Seite des Formkörpers 20 und/oder an der zweiten Seite des Chips 12 zum Beispiel jeweils mit den Durchkontaktierungen verbundene Lötanschlüsse angebracht werden, die zur elektrischen Kontaktierung sowie zur Oberflächenmontage des Bauelements 10 vorgesehen sind.
Bei elektronischen Bauelementen die nicht dazu eingerichtet sind, Licht zu emittieren, können die zur Oberflächenmontage vorgesehenen Lötanschlüsse zum Beispiel auch an der ersten Seite des Formkörpers 20 angeordnet sein. Zum Beispiel kann die auf der ersten Seite des Formkörpers 20 angebrachte elektrisch leitende Struktur 24 ein Lötanschluss sein oder mit einem auf der ersten Seite des Formkörpers 20 angeordne¬ ten Lötanschluss elektrisch leitend verbunden sein. Der
Lötanschluss kann beispielsweise eine Lotperle, eine Lotkugel und/oder eine Anschlussfläche eines Bauelements mit BGA- Gehäuseform sein.
Zudem kann über den Formkörper ein Auskoppelelement 28 angebracht werden. Das Auskoppelement 28 kann zum Beispiel in ei nem separaten Formvorgang auf den bereits eingebetteten Chip 12 aufgebracht werden. Fig. 4 ist eine schematische Querschnittsdarstellung eines zweiten Ausführungsbeispiels. Das zweite Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel zum Beispiel dadurch, dass die Schichtenfolge 46 höher als der Anschlusskontakt 44 ist. Mit anderen Worten, eine durch die Oberfläche des Anschlusskontakts 44 definierte erste Ebene weist zu einer durch die Oberfläche der Schichtenfolge 46 de¬ finierten zweiten Ebene einen Abstand auf. Der Abstand kann zum Beispiel 6 ym betragen.
Der Abstand kann durch eine elektrisch leitende Zwischenschicht 48 ausgeglichen werden. Die Zwischenschicht 48 kann zum Beispiel bereits während der Front-End-Fertigung, also vor dem Vereinzeln der Chips 12, auf den Anschlusskontakt 44 aufgebracht werden. Als Material für die Zwischenschicht 48 kann zum Beispiel Aluminium gewählt werden.
Die Zwischenschicht 48 kann auch nach dem Vereinzeln der Chips 12 oder auch nach dem Einbetten der Chips 12 auf den Anschlusskontakt 44 aufgebracht werden. Falls die Zwischen¬ schicht 48 nach dem Einbetten des Chips 12 aufgebracht werden soll, muss die Oberfläche des Anschlusskontakts 44 nach dem Einbetten freigelegt werden. Insbesondere muss ein während des Einbettens über dem Anschlusskontakt 44 gebildeter Be¬ reich des Formkörpers 20 entfernt werden. Zum Beispiel kann mit einem Laser ein bis zum Anschlusskontakt 44 reichendes Loch in den Formkörper 20 gebohrt werden. Es ist aber auch möglich, auf das Aufbringen einer Zwischenschicht zu verzichten. Dabei wird der nach dem Einbetten freigelegte Anschlusskontakt 44 direkt von einer elektrisch leitenden Struktur kontaktiert.
Zudem ist in Fig. 4 ein Formkörper 20 dargestellt, der auch die zweite Seite des Chips 12 bedeckt. Ob die zweite Seite des Chips 12 freiliegt, so wie zum Beispiel in Fig. 1 darge¬ stellt, oder in den Formkörper 20 eingebettet ist, so wie in Fig. 4 dargestellt, hängt von der jeweiligen Anwendung des
Bauelements ab. Dementsprechend ist dieses Merkmal unabhängig von der Form des Anschlusskontakts 44.
In Fig. 5 ist ein Querschnitt eines dritten Ausführungsbei- spiels schematisch dargestellt. Der Chip 52 ist in einen Formkörper 20 eingebettet. Zumindest ein Bereich des Sub¬ strats 53 des Chips 52 ist elektrisch leitfähig. Auf dem Sub¬ strat 53 ist eine Schichtenfolge 56 angeordnet. Die Schich¬ tenfolge 56 weist eine Spiegelschicht 55 auf. Die Spiegel- schicht 55 kann als unterste Schicht der Schichtenfolge 56 direkt auf dem Substrat 53 angeordnet sein. Als Material für die Spiegelschicht 55 kann zum Beispiel Silber gewählt wer¬ den. Die Spiegelschicht 55 ist dazu eingerichtet, das von der Schichtenfolge 56 in Richtung des Substrats 53 emittierte Licht zu reflektieren. Ferner kann die Spiegelschicht 55 zur elektrischen Kontaktierung der Schichtenfolge 56 vorgesehen sein. Zum Beispiel kann die Spiegelschicht 55 mit einem elektrisch leitenden Bereich des Substrats 53 verbunden sein. Dieser elektrisch leitende Bereich des Substrats 53 kann sich vertikal durch das Substrat 53 erstecken und die Spiegel- Schicht 55 mit einem an der zweiten Seite des Substrats 53 angebrachten ersten Kontakt 66 elektrisch leitend verbinden.
Ferner ist zur elektrischen Kontaktierung der Schichtenfolge 56 eine elektrisch leitende Struktur 64 an der ersten Seite des Formkörpers 20 angeordnet. Die elektrisch leitende Struk¬ tur 64 liegt auf der Schichtenfolge 56 auf und kontaktiert diese somit direkt. Alternativ oder ergänzend zur direkten Kontaktierung kann auch eine indirekte Kontaktierung vorgese- hen sein. Die elektrisch leitende Struktur 64 ist über eine Durchkontaktierung 62 mit einem auf der zweiten Seite des Formkörpers 20 angeordneten zweiten Kontakt 67 elektrisch leitend verbunden. Zwischen der ersten Seite des Substrats 53 und der elektrisch leitenden Struktur 64 bildet ein Bereich des Formkörpers 20 eine vertikale Isolierung 19.
An dem seitlichen Rand der Schichtenfolge 56 ist eine trans¬ parente Isolationsschicht 58 angeordnet. Die transparente Isolationsschicht 58 ist für das von der Schichtenfolge 56 emittierte Licht transparent. Zudem bildet die transparente
Isolationsschicht 58 eine elektrische Isolierung. Als Materi¬ al für die Isolationsschicht 58 kann zum Beispiel
Siliziumoxid, Aluminiumoxid oder Siliziumnitrid gewählt wer¬ den .
Auf der transparenten Isolationsschicht 58 ist eine
Reflektorschicht 60 angeordnet. Als Material für die
Reflektorschicht 60 kann zum Beispiel Silber oder Aluminium gewählt werden. Ferner kann die Reflektorschicht 60 auch als Bragg-Spiegel aufgebaut sein. Wenn die Reflektorschicht 60 aus einem elektrisch isolierenden Material gebildet wird, kann auf die transparente Isolationsschicht 56 verzichtet werden. Die Reflektorschicht 60 ist dazu eingerichtet, das von der Schichtenfolge 56 seitlich emittierte Licht zu re- flektieren. Dadurch schützt die Reflektorschicht 60 den Form¬ körper 20 vor dem von der Schichtenfolge 56 emittierten
Licht. Die durch Licht bedingte Alterung des Formkörpers 20 kann somit verlangsamt werden.
Die transparente Isolationsstruktur 58 und die
Reflektorschicht 60 können Teil der Schichtenfolge 56 sein. Die transparente Isolationsstruktur 58 und die
Reflektorschicht 60 können während der Front-End-Fertigung auf den Chip 12 aufgebracht werden.
Die Spiegelschicht 55, die transparente Isolationsschicht 58 und die Reflektorschicht 60 sind unabhängig von der in Ver¬ bindung mit Fig. 5 erläuterten Variante der elektrischen Kon taktierung. Entsprechend können diese Merkmale einzeln oder in Kombination auch bei den in Verbindung mit den Fig. 1, 2, 3 und 4 erläuterten Ausführungsbeispielen vorgesehen sein.
Das elektronische Bauelement und das Verfahren zum Herstellen eines elektronischen Bauelements wurden zur Veranschaulichung des zugrundeliegenden Gedankens anhand einiger Ausführungs¬ beispiele beschrieben. Die Ausführungsbeispiele sind dabei nicht auf bestimmte Merkmalskombinationen beschränkt. Auch wenn einige Merkmale und Ausgestaltungen nur im Zusammenhang mit einem besonderen Ausführungsbeispiel oder einzelnen Ausführungsbeispielen beschrieben wurden, können sie jeweils mit anderen Merkmalen aus anderen Ausführungsbeispielen kombiniert werden. Es ist ebenso möglich, in Ausführungsbeispielen einzelne dargestellte Merkmale oder besondere Ausgestaltungen wegzulassen oder hinzuzufügen, soweit die allgemeine techni- sehe Lehre realisiert bleibt.
Auch wenn die Schritte des Verfahrens zum Herstellen des elektronischen Bauelements in einer bestimmten Reihenfolge beschrieben sind, so ist es selbstverständlich, dass jedes der in dieser Offenbarung beschriebenen Verfahren in jeder anderen, sinnvollen Reihenfolge durchgeführt werden kann, wobei auch Verfahrensschritte ausgelassen oder hinzugefügt wer¬ den können, soweit nicht von dem Grundgedanken der beschriebenen technischen Lehre abgewichen wird.
Es wird ein Verfahren zur Herstellung eines elektronischen Bauelements angegeben. Beispielsweise kann mittels des hier beschriebenen Verfahrens eine von vielen Möglichkeiten zur Herstellung des hier beschriebenen elektronischen Bauelements realisiert werden. Das heißt, dass sämtliche für das elektro¬ nische Bauelement beschriebenen Merkmale auch für das Verfah¬ ren offenbart sind und umgekehrt.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines elektronischen Bauelements (10), aufweisend
Aufbringen einer Klebeschicht (34) auf einen Träger (32) ;
Anhärten der auf den Träger (32) aufgebrachten Klebeschicht (34); - Bereitstellen eines Chips (12,52), wobei der Chip ein
Substrat (13,53) und eine auf dem Substrat (13,53) ange¬ ordnete Schichtenfolge (16,46,56) aufweist;
Auflegen des Chips (12,52) mit einer Oberseite der
Schichtenfolge (16,46,56) auf die angehärtete Klebe- schicht (34);
Einbetten des Chips (12,52) in einen Formkörper (20), wobei die Oberseite der Schichtenfolge (16,46,56) und eine erste Seite des Formkörpers (20) im Wesentlichen in einer Ebene liegen; - Trennen des eingebetteten Chips (12,52) von der Klebeschicht (34) und dem Träger (32);
Aufbringen einer elektrisch leitenden Struktur
(24,25,64) auf die erste Seite des Formkörpers (20), wo¬ bei der Formkörper (20) eine vertikale elektrische Iso- lierung (19) zwischen der elektrisch leitenden Struktur
(24,25,64) und dem Substrat (13,53) bildet.
2. Verfahren nach Anspruch 1, wobei die Klebeschicht (34) durch Schleudern, Aufsprühen, Auflaminieren oder Tiefziehen auf den Träger (32) aufgebracht wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die Klebeschicht (34) nach dem Auflegen des Chips (12,52) auf Klebeschicht (34) und vor dem Einbetten des Chips ( 12 , 52 ) den Formkörper (20) ausgehärtet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei als Ma terial für die Klebeschicht (34) ein Polymermaterial mit Antihaft-Eigenschaften vorgesehen ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei nach
Trennen des Trägers (32) und des Chips (12,52) ein auf dem
Substrat (13,53) angeordneter Anschlusskontakt (14,15,44) freigelegt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei durch das Anhärten der Klebeschicht (34) die Viskosität und die Klebrigkeit der Klebeschicht (34) so eingestellt wird, dass die Oberseite der Schichtenfolge (16,46,56) und die erste Seite des Formkörpers (20) im Wesentlichen in einer Ebene liegen. 2 o
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Anhärten der Klebeschicht (34) bei einer Temperatur kleiner oder gleich 175°C und/oder für eine Zeitraum kleiner oder gleich 15 Minuten erfolgt.
8. Elektronisches Bauelement (10) mit einem in einen Formkör¬ per (20) eingebetteten Chip (12,52), wobei der Chip (12,52) ein Substrat (13,53) und eine auf einer ersten Seite des Substrats (13,53) angeordnete Schichtenfolge (16,46,56) aufweist; der Formkörper (20) eine erste Seite aufweist, die mit einer Oberseite der Schichtenfolge (16,46,56) im Wesentlichen in einer Ebene liegt und wobei die Oberseite der Schichten¬ folge frei von dem Formkörper (20) ist; - auf der ersten Seite des Formkörpers (20) eine elekt¬ risch leitende Struktur (24,25,64) angeordnet ist; und ein Bereich des Formkörpers (20) eine vertikale elektri¬ sche Isolierung (19) zwischen der elektrisch leitenden Struktur (24,25,64) und der ersten Seite des Substrats (13,53) bildet.
9. Elektronisches Bauelement (10) nach Anspruch 8, wobei zwi¬ schen der Schichtenfolge (16,46,56) und einer Seitenkante der ersten Seite des Substrats (13,53) ein Randbereich (17) ange- ordnet ist, und wobei die vertikale elektrische Isolierung (19) zwischen dem Randbereich (17) und der auf der ersten Seite des Formkörpers angeordneten elektrisch leitenden
Struktur (24,25,64) angeordnet ist.
10. Elektronisches Bauelement (10) nach einem der Ansprüche 8 oder 9, wobei auf der ersten Seite des Substrats (13,53) ein Anschlusskontakt (14,15,44) angeordnet ist, und der An- schlusskontakt (14,15,44) dazu eingerichtet ist, eine Schicht der Schichtenfolge (16,46,56) elektrisch leitend zu kontak¬ tieren .
11. Elektronisches Bauelement (10) nach Anspruch 10, wobei auf dem Anschlusskontakt (14,15,44) eine elektrisch leitende Zwischenschicht (48) angeordnet ist, und die Zwischenschicht (48) dazu eingerichtet ist, einen Höhenunterschied zwischen der Oberseite der Schichtenfolge (16,46,56) und einer Ober¬ seite des Anschlusskontakts (14,15,44) auszugleichen.
12. Elektronisches Bauelement (10) nach einem der Ansprüche 10 oder 11, wobei zwischen der Schichtenfolge (16,46,56) und dem Anschlusskontakt (14,15,44) eine mit Formmasse gefüllte Vertiefung (18) angeordnet ist, und wobei die mit Formmasse gefüllte Vertiefung (18) einen Bereich des Formkörpers (20) bildet .
13. Elektronisches Bauelement (10) nach einem der Ansprüche bis 12, wobei in dem Formkörper (20) eine Durchkontaktierung
(22,23) angeordnet ist, und die auf der ersten Seite des Formkörpers (20) angeordnete elektrisch leitende Struktur
(24,25,64) die Schichtenfolge (16,46,56) und die
Durchkontaktierung (22,23) elektrisch leitend verbindet.
14. Elektronisches Bauelement (10) nach einem der Ansprüche bis 13, wobei an einem seitlichen Rand der Schichtenfolge (16,46,56) eine Reflektorschicht (60) angeordnet ist.
15. Elektronisches Bauelement (10) nach Anspruch 14, wobei die Reflektorschicht (60) auf einer transparenten Isolations Schicht (58) angeordnet ist.
PCT/EP2014/072180 2013-10-31 2014-10-16 Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements WO2015062867A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/033,157 US20160276545A1 (en) 2013-10-31 2014-10-16 Electronic component and method for producing an electronic component
DE112014005022.9T DE112014005022A5 (de) 2013-10-31 2014-10-16 Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013222200.9A DE102013222200A1 (de) 2013-10-31 2013-10-31 Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
DE102013222200.9 2013-10-31

Publications (1)

Publication Number Publication Date
WO2015062867A1 true WO2015062867A1 (de) 2015-05-07

Family

ID=51842494

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/072180 WO2015062867A1 (de) 2013-10-31 2014-10-16 Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Country Status (3)

Country Link
US (1) US20160276545A1 (de)
DE (2) DE102013222200A1 (de)
WO (1) WO2015062867A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016198502A1 (de) * 2015-06-11 2016-12-15 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und herstellungsverfahren dafür
WO2018024705A1 (de) * 2016-08-02 2018-02-08 Osram Opto Semiconductors Gmbh Multichipmodul

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10825974B2 (en) 2016-06-07 2020-11-03 Plessey Semiconductors Limited Light-emitting diode package and method of manufacture
US10439114B2 (en) * 2017-03-08 2019-10-08 Cree, Inc. Substrates for light emitting diodes and related methods
US10407298B2 (en) * 2017-07-28 2019-09-10 Advanced Semiconductor Engineering Korea, Inc. Microelectromechanical systems and method of manufacturing the same
DE102019118543B4 (de) * 2019-07-09 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen
DE102022102494A1 (de) 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementepackage und verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
EP2390935A1 (de) * 2010-05-24 2011-11-30 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
CN106397591A (zh) * 2008-12-22 2017-02-15 墨尔本大学 骨关节炎治疗
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101321480B1 (ko) * 2011-06-29 2013-10-28 에스케이하이닉스 주식회사 반도체 장치 및 스택 반도체 장치
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
US9015759B2 (en) * 2011-07-21 2015-04-21 Cbs Interactive Inc. Interactive map and related content for an entertainment program
JP2013057861A (ja) * 2011-09-09 2013-03-28 Shin Etsu Chem Co Ltd リソグラフィ用ペリクルおよびその製造方法
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
US9318473B2 (en) * 2012-04-20 2016-04-19 Infineon Technologies Ag Semiconductor device including a polymer disposed on a carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
EP2390935A1 (de) * 2010-05-24 2011-11-30 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US10290784B2 (en) 2015-05-21 2019-05-14 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component, optoelectronic arrangement and method for producing an optoelectronic semiconductor component
WO2016198502A1 (de) * 2015-06-11 2016-12-15 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und herstellungsverfahren dafür
US10361350B2 (en) 2015-06-11 2019-07-23 Osram Opto Semiconductors Gmbh Optoelectronic component and production method therefor
WO2018024705A1 (de) * 2016-08-02 2018-02-08 Osram Opto Semiconductors Gmbh Multichipmodul
US11101249B2 (en) 2016-08-02 2021-08-24 Osram Oled Gmbh Multi-chip module with light-emitting diode (LED) chips configured for surface mount technology (SMT)

Also Published As

Publication number Publication date
DE112014005022A5 (de) 2016-08-11
DE102013222200A1 (de) 2015-08-27
US20160276545A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
WO2015062867A1 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102006028692B4 (de) Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102019103729A1 (de) Halbleiter-package und verfahren
DE102014102006B4 (de) Halbleitermodul
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN1625926A (zh) 用于将元件置入于基座中的方法
EP2617071A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102012216738A1 (de) Optoelektronisches bauelement
WO2014128003A1 (de) Optoelektronisches bauelement
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2015018843A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE102015214222A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
WO2019034737A1 (de) Herstellung einer halbleitervorrichtung
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14790539

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15033157

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 112014005022

Country of ref document: DE

Ref document number: 1120140050229

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014005022

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14790539

Country of ref document: EP

Kind code of ref document: A1