WO2015045281A1 - 半導体集積回路および論理回路 - Google Patents

半導体集積回路および論理回路 Download PDF

Info

Publication number
WO2015045281A1
WO2015045281A1 PCT/JP2014/004516 JP2014004516W WO2015045281A1 WO 2015045281 A1 WO2015045281 A1 WO 2015045281A1 JP 2014004516 W JP2014004516 W JP 2014004516W WO 2015045281 A1 WO2015045281 A1 WO 2015045281A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor integrated
fin
integrated circuit
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/004516
Other languages
English (en)
French (fr)
Inventor
新保　宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2015538864A priority Critical patent/JP6443336B2/ja
Priority to CN201811484015.4A priority patent/CN109616445B/zh
Priority to CN201480049232.4A priority patent/CN105518846B/zh
Publication of WO2015045281A1 publication Critical patent/WO2015045281A1/ja
Priority to US15/079,987 priority patent/US9748237B2/en
Anticipated expiration legal-status Critical
Priority to US15/656,385 priority patent/US10008498B2/en
Priority to US15/990,042 priority patent/US10304825B2/en
Priority to US16/383,044 priority patent/US10600784B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Definitions

  • Patent Document 1 discloses a semiconductor electronic circuit in which a plurality of transistors having different gate lengths or gate widths are arranged, a transistor according to necessity is selected and connected, and the drive capability can be adjusted. Has been.
  • the gate of the N-type transistor Tn11 is connected to the input node nin1.
  • the N-type transistor Tn12 is composed of two fin-type transistors described later.
  • the gate of the N-type transistor Tn12 is connected to the input node nin2.
  • the two P-type transistors Tp11 and Tp12 are provided in parallel between the power supply and the output node nout, and are each constituted by two fin-type transistors described later.
  • the gate of the P-type transistor Tp11 is connected to the input node nin1.
  • the gate of the P-type transistor Tp12 is connected to the input node nin2.
  • the logic circuit 1A extends in the horizontal direction of the drawing (corresponding to the first direction), and is arranged side by side in the vertical direction of the drawing (corresponding to the second direction perpendicular to the first direction) from the upper side of the drawing to the lower side of the drawing.
  • a plurality of active fins F11, F12, F21, and F22 are provided.
  • the active fin F22 is formed to have a shorter length in the horizontal direction in the drawing than the other active fins F11, F12, and F21, and the position of the left end portion in the horizontal direction in the drawing is the other active fins F11, F12. , F21.
  • the logic circuit 1A extends in the horizontal direction of the drawing, and includes a dummy fin F23 arranged side by side (separated) so that the position in the vertical direction of the drawing is the same on the right side of the active fin F22 in the drawing. .
  • the dummy fins F23 are arranged side by side with the active fins F21 in the vertical direction of the drawing.
  • the same position means that the position is substantially the same, and includes a position that is slightly shifted due to a design or manufacturing error or the like.
  • connection wiring e15a extending in the drawing vertical direction
  • connection wiring e15b extending in the drawing vertical direction connected to the connection wiring e15a via a contact. It is connected.
  • two P-type transistors Tp11 and Tp12 connected in parallel between the power supply line V1 and the output node nout are realized.
  • the P-type transistors Tp11 and Tp12 are arranged in the P-type conductivity type AR10.
  • the output node nout extends in the horizontal direction of the drawing from the central portion on the same plane as the drawing of the logic circuit 1A, and extends in the vertical direction of the drawing, and the connection wiring connected to the connection wiring e11a via a contact. It is connected to e11b.
  • the connection wiring e11b is connected to the right end of the active fin F21 in the drawing.
  • the node n11 is configured by the connection wirings e11a and e11b, that is, the local wiring and the metal wiring, but may be configured by either one of them. The same applies to the node n12.
  • the driving capability can be made smaller than when two N-type transistors Tn12 are connected in series.
  • the number of fin-type transistors connected in series is made different, so that the drive circuit has a different drive capability from the case where transistors having the same number of fin-type transistors are connected in series.
  • a circuit can be realized. Therefore, a drive circuit (semiconductor integrated circuit) having a desired drive capability can be realized by changing the number of fin-type transistors of the transistors connected in series. That is, it becomes possible to improve the degree of freedom of design. Thereby, the performance of the drive circuit and the logic circuit including the drive circuit can be improved.
  • the logic circuit 1A of FIG. 2 may be converted into a standard cell (standard cell).
  • a standard cell system using standard cells will be described as a method for forming a semiconductor integrated circuit on a semiconductor substrate.
  • basic units for example, inverters, latches, flip-flops, full adders, etc.
  • LSI Large Scale Integration
  • FIG. 1 illustrates an example in which two N-type transistors Tn11 and Tn12 are connected in series in the drive circuit 10, but three or more transistors having different numbers of fin-type transistors are connected in series. The same effect can be obtained.
  • the drive circuit 10 has r-type transistors Tn11,..., Tn1r connected in series between a node n11 and a node n12, where r (r is an integer and r ⁇ 2). .
  • the N-type transistors Tn11,..., Tn1r are configured by different numbers (A1,..., Ar) of fin-type transistors.
  • the gates of the N-type transistors Tn11,..., Tn1r are connected to different input nodes nin1,..., Ninr, respectively, and different input signals IN1,.
  • a drive circuit 10 semiconductor integrated circuit having a desired drive capability can be realized. That is, it becomes possible to improve the degree of freedom of design. Thereby, the performance of the drive circuit and the logic circuit including the drive circuit can be improved.
  • the number of fin-type transistors in the r transistors connected in series does not have to be all different, and some of them need only be different. Specifically, for example, as shown in FIG. 4, among a plurality of transistors connected in series, the number of some fin-type transistors is made different while the number of other fin-type transistors is made equal. The same effect can be obtained.
  • the logic circuit 1B is a three-input NAND circuit including a driving circuit 10 and three P-type transistors Tp11, Tp12, Tp13.
  • the number of some fin-type transistors is made different while the number of other fin-type transistors is made equal.
  • a driving circuit having a driving capability different from that in the case where transistors having the same number of fin-type transistors are connected in series can be realized. Therefore, as in FIG. 1, a driving circuit (semiconductor integrated circuit) having a desired driving capability can be realized by appropriately changing the number of fin-type transistors of the above-described series-connected transistors. That is, it becomes possible to improve the degree of freedom of design. Thereby, the performance of the drive circuit and the logic circuit including the drive circuit can be improved.
  • the drive circuit 10 is constituted by an N-type transistor, but is not limited to this.
  • the same effect can be obtained even if the drive circuit is constituted by a P-type transistor.
  • the fin structure can be made regular by providing the dummy fins F23, manufacturing variations and the like can be suppressed.
  • the dummy fins F23 may not be floating and may be given a fixed potential.
  • the dummy fins F23 may be connected to the ground.
  • the logic circuit 1A includes a dummy fin F23 and a gate wiring G13 orthogonal to the middle in the horizontal direction of the drawing, and the gate wiring G13 is arranged (separated) from the gate wiring G11 in the vertical direction of the drawing.
  • the present invention is not limited to this.
  • the gate line G11 and the gate line G13 may be integrally formed.
  • a fixed potential may be applied to the gate wiring G13.
  • the gate wiring G13 may not be provided.
  • the gate structure can be made regular as compared with the case where the gate wiring G13 is not provided, so that manufacturing variations and the like can be suppressed. .

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　駆動回路（１０）は、ノード（ｎ１１）とノード（ｎ１２）との間に、直列に接続されたＮ型トランジスタ（Ｔｎ１１，Ｔｎ１２）を備える。Ｎ型トランジスタ（Ｔｎ１１）は、同一のゲート長および同一のゲート幅を有する１個のフィン型トランジスタからなり、かつ、ゲートが入力ノード（ｎｉｎ１）に接続されている。Ｎ型トランジスタ（Ｔｎ１２）は、同一のゲート長および同一のゲート幅を有する２個のフィン型トランジスタからなり、かつ、ゲートが入力ノード（ｎｉｎ２）に接続されている。

Description

半導体集積回路および論理回路
　本開示は、フィン構造を有するフィン型トランジスタを用いた半導体集積回路および論理回路に関する。
　従来の半導体集積回路の設計において、トランジスタの駆動能力は、そのトランジスタのゲート幅やゲート長を調整したり、並列接続するトランジスタ数を変更したりすることによって、調整可能であることが知られている。
　特許文献１では、ゲート長またはゲート幅の異なる複数のトランジスタを配置し、それらのなかから必要に応じたトランジスタを選択して、接続することによって、駆動能力を調整可能にした半導体電子回路が開示されている。
　また近年、半導体デバイスの分野において、フィン構造のトランジスタ（以下、フィン型トランジスタと称する）の利用が提案されている。図６はフィン型トランジスタの概略を示す模式図である。二次元構造のＭＯＳトランジスタと異なり、ソースおよびドレインはフィンと呼ばれる隆起した立体構造を持つ。そして、このフィンを包むように、ゲートが配置されている。このフィン構造により、チャネル領域がフィンの３つの面で形成されるので、チャネルの制御性が従来よりも大幅に改善する。このため、リーク電力削減、オン電流の向上、さらには動作電圧の低減などの効果が得られ、半導体集積回路の性能が向上する。
特開平９－２７５５４号公報
　半導体微細プロセスにおいて、トランジスタのゲートや拡散層の形状、配線パタンの形状は、デバイスの特性の均一化や歩留まりに大きく影響する。特に、フィン型トランジスタでは、フィンの幅がトランジスタの特性に大きな影響を及ぼすため、ゲート幅およびゲート長が均一なフィン型トランジスタによって構成されたトランジスタを用いた設計を行うことが好ましい。
　一方で、半導体集積回路の設計において、トランジスタのゲート幅およびゲート長を固定値にした場合において、例えばトランジスタの駆動能力を増減させるとき、トランジスタの直並列数を増減させることが考えられる。しかしながら、この場合に取りうるトランジスタの駆動能力値は、最小能力のトランジスタの整数倍等の離散的な値に制約されることになる。結果として、設計の自由度を下げてしまうという課題があり、ひいては、回路性能低下の原因となる場合がある。
　本開示は、フィン型トランジスタを用いた半導体集積回路において、所望の駆動能力に容易に調整可能にすることを目的とする。
　本開示の第１態様では、第１および第２の入力ノード、並びに、第１および第２のノードと接続された半導体集積回路において、前記第１のノードと前記第２のノードとの間に、直列に接続された第１導電型の第１および第２のトランジスタを備え、前記第１のトランジスタは、同一のゲート長および同一のゲート幅を有するｎ（ｎは整数、かつ、ｎ≧１）個のフィン型トランジスタからなり、かつ、ゲートが前記第１の入力ノードに接続されており、前記第２のトランジスタは、前記ｎ個のフィン型トランジスタとゲート長およびゲート幅が同一のｍ（ｍは整数、かつ、ｍ＞ｎ）個のフィン型トランジスタからなり、かつ、ゲートが前記第２の入力ノードに接続されていることを特徴とする。
　本開示の第２態様では、論理回路は、複数個の半導体集積回路を備え、前記複数個の半導体集積回路は、第１態様記載の半導体集積回路である第１の半導体集積回路を含んでいることを特徴とする。
　この態様によると、半導体集積回路は、ｎ個のフィン型トランジスタによって構成された第１のトランジスタと、ｍ（ｍ＞ｎ）個のフィン型トランジスタによって構成された第２のトランジスタとを備えており、それらが直列に接続されている。このように、第１のトランジスタを構成するフィン型トランジスタの個数と第２のトランジスタを構成するフィン型トランジスタの個数とを異ならせることによって、フィン型トランジスタの個数が同じトランジスタを直列に接続した場合と異なる駆動能力を有する駆動回路を実現することができる。したがって、第１および第２のトランジスタのうちの少なくともいずれか一方を構成するフィン型トランジスタの個数を変更することによって、所望の駆動能力を有する半導体集積回路を実現することができる。すなわち、設計の自由度を向上させることが可能となる。これにより、半導体集積回路およびその半導体集積回路を備えた論理回路の性能を向上させることができる。
　本開示によると、直列に接続されたトランジスタを有する半導体集積回路において、それらのトランジスタを構成するフィン型トランジスタの個数を異ならせることによって、所望の駆動能力を有する半導体集積回路を実現することができる。
実施形態に係る論理回路の回路構成例を示す概念図である。 実施形態に係る論理回路のレイアウト構成例を示す概念図である。 半導体集積回路の構成を模式的に示した図である。 実施形態に係る論理回路の他の回路構成例を示す概念図である。 実施形態に係る論理回路の他の回路構成例を示す概念図である。 フィン型トランジスタの構造を説明するための図である。
　以下、本開示に係る実施形態について図面を参照して詳細に説明する。なお、以下の実施形態において、実質的に同一の構成に対する重複説明を省略する場合がある。
　また、本明細書では、論理回路の論理機能に寄与するトランジスタを構成するフィンのことを「アクティブフィン」といい、「アクティブフィン」以外のフィンのことを「ダミーフィン」という。
　図１は実施形態に係る論理回路１Ａの回路構成例を示す概念図である。
　図１に示すように、論理回路１Ａは、半導体集積回路としての駆動回路１０と、２個のＰ型トランジスタＴｐ１１，Ｔｐ１２とを備えた２入力ＮＡＮＤ回路である。
　駆動回路１０は、出力ノードｎｏｕｔに接続されたノードｎ１１（第１のノードに相当）と、グランドに接続されたノードｎ１２（第２のノードに相当)との間において、直列に接続された第１および第２のトランジスタとしてのＮ型トランジスタＴｎ１１，Ｔｎ１２を備えている。
　Ｎ型トランジスタＴｎ１１は、後述するフィン型トランジスタ１個（図１ではＦＴ＝１と記載しており、他のトランジスタにおいても同様とする。）によって構成されている。Ｎ型トランジスタＴｎ１１のゲートは、入力ノードｎｉｎ１に接続されている。同様に、Ｎ型トランジスタＴｎ１２は、後述するフィン型トランジスタ２個によって構成されている。Ｎ型トランジスタＴｎ１２のゲートは、入力ノードｎｉｎ２に接続されている。
　２個のＰ型トランジスタＴｐ１１，Ｔｐ１２は、電源と出力ノードｎｏｕｔとの間に並列に設けられており、それぞれ後述するフィン型トランジスタ２個によって構成されている。Ｐ型トランジスタＴｐ１１のゲートは、入力ノードｎｉｎ１に接続されている。Ｐ型トランジスタＴｐ１２のゲートは、入力ノードｎｉｎ２に接続されている。
　図２は実施形態に係る論理回路１Ａのレイアウト構成例を示す概念図である。
　図２では、アクティブフィンとその上に形成されたゲート配線とによって、フィン型トランジスタが構成されている。ローカル配線は、平面視で、アクティブフィンもしくはダミーフィン、またはゲート配線と重なる部分において、これらの上層に接して形成されており、電気的に接続されている。メタル配線は、ローカル配線の上層に位置しており、コンタクトを介してローカル配線と接続されている。なお、図２では図の見やすさのために、アクティブフィンおよびダミーフィン（図２ではフィンと記載する）にハッチを付している。ただし、ゲート配線の下に位置する部分についてはハッチを省いている。また、ローカル配線およびメタル配線にも種類が異なるハッチを付しており、メタル配線とローカル配線とがコンタクトで接続された部分を黒く塗りつぶして示している。
　論理回路１Ａは、図面横方向（第１方向に相当）に延びており、図面縦方向（第１方向と垂直をなす第２方向に相当）に図面上側から図面下側に向かって並べて配置された複数のアクティブフィンＦ１１，Ｆ１２，Ｆ２１，Ｆ２２を備えている。アクティブフィンＦ２２は、他のアクティブフィンＦ１１，Ｆ１２，Ｆ２１と比較して、図面横方向の長さが短く形成されており、その左端部の図面横方向における位置は、他のアクティブフィンＦ１１，Ｆ１２，Ｆ２１と同じになるように配置されている。さらに、論理回路１Ａは、図面横方向に延びており、アクティブフィンＦ２２の図面右側に、図面縦方向の位置が同じになるように並べて（分離して）配置されたダミーフィンＦ２３を備えている。ダミーフィンＦ２３は、アクティブフィンＦ２１と図面縦方向に並べて配置されている。なお、本開示において、位置が同じとは実質的に同じであることを指し、設計や製造の誤差等によりその位置が多少ずれたものを含むものとする。
　ゲート配線Ｇ１１は、図面縦方向に延びており、アクティブフィンＦ１１，Ｆ１２とそれぞれの図面横方向の中間における右寄りの部分において直交している。これにより、Ｐ型トランジスタＴｐ１１を構成する２個のフィン型トランジスタＴｐ１１ａ，Ｔｐ１１ｂが実現されている。さらに、ゲート配線Ｇ１１は、アクティブフィンＦ２１と図面横方向の中間における右寄りの部分において直交している。これにより、Ｎ型トランジスタＴｎ１１を構成する１個のフィン型トランジスタＴｎ１１ａが実現されている。そして、ゲート配線Ｇ１１には、入力ノードｎｉｎ１が接続されており、この入力ノードｎｉｎ１を介して入力信号ＩＮ１が与えられる。
　ゲート配線Ｇ１２は、図面縦方向に延びており、ゲート配線Ｇ１１の図面左側にゲート配線Ｇ１１と並べて配置されている。そして、ゲート配線Ｇ１２は、アクティブフィンＦ１１，Ｆ１２とそれぞれの図面横方向の中間における左寄りの部分において直交している。これにより、Ｎ型トランジスタＴｐ１２を構成する２個のフィン型トランジスタＴｐ１２ａ，Ｔｐ１２ｂが実現されている。さらに、ゲート配線Ｇ１２は、アクティブフィンＦ２１と図面横方向の中間における左寄りの部分において直交しており、アクティブフィンＦ２２と図面横方向の中間において直交している。これにより、Ｎ型トランジスタＴｎ１２を構成する２個のフィン型トランジスタＴｎ１２ａ,Ｔｎ１２ｂが実現されている。そして、ゲート配線Ｇ１２には、入力ノードｎｉｎ２が接続されており、この入力ノードｎｉｎ２を介して入力信号ＩＮ２が与えられる。
　ダミーゲートとしてのゲート配線Ｇ１３は、図面縦方向に延びており、ゲート配線Ｇ１１の図面下側に、ゲート配線Ｇ１１と図面横方向の位置が同じになるように並べて（分離して）配置されている。そして、ゲート配線Ｇ１３は、ダミーフィンＦ２３と図面横方向の中間において直交している。これにより、フィン構造を有するダミートランジスタＴｄ１３が実現されている。なお、ゲート配線Ｇ１１とゲート配線Ｇ１３とは、別々に形成してもよいし、ゲート配線Ｇ１１からゲート配線Ｇ１３まで延びる１本のゲート配線を形成して、形成後その一部（図内領域Ｈ）を切除してもよい。
　出力信号ＯＵＴが出力される出力ノードｎｏｕｔは、論理回路１Ａの図面と同一平面における中心部分から図面縦方向に延びており、コンタクトを介して接続配線ｅ１３に接続されている。接続配線ｅ１３は、ゲート配線Ｇ１１，Ｇ１２の間において、アクティブフィンＦ１１，Ｆ１２と接続されている。また、アクティブフィンＦ１１，Ｆ１２の図面左端部は、図面縦方向に延びる接続配線ｅ１４ａ、および接続配線ｅ１４ａとコンタクトを介して接続された図面縦方向に延びる接続配線ｅ１４ｂを介して電源線Ｖ１に接続されている。同様に、アクティブフィンＦ１１，Ｆ１２の図面右端部は、図面縦方向に延びる接続配線ｅ１５ａ、および接続配線ｅ１５ａとコンタクトを介して接続された図面縦方向に延びる接続配線ｅ１５ｂを介して電源線Ｖ１に接続されている。これにより、電源線Ｖ１と出力ノードｎｏｕｔとの間に並列に接続された２個のＰ型トランジスタＴｐ１１，Ｔｐ１２が実現されている。Ｐ型トランジスタＴｐ１１，Ｔｐ１２はＰ型の導電型領域ＡＲ１０に配置されている。
　また、出力ノードｎｏｕｔは、論理回路１Ａの図面と同一平面における中心部分から図面横方向に延びており、図面縦方向に延びる接続配線ｅ１１ａ、および接続配線ｅ１１ａとコンタクトを介して接続された接続配線ｅ１１ｂに接続されている。接続配線ｅ１１ｂは、アクティブフィンＦ２１の図面右端部と接続されている。なお、図２では、ノードｎ１１は、接続配線ｅ１１ａ，ｅ１１ｂ、すなわちローカル配線とメタル配線とによって構成されているものとしたが、そのいずれか一方で構成してもよい。ノードｎ１２についても同様である。
　アクティブフィンＦ２１，Ｆ２２は、ゲート配線Ｇ１１，Ｇ１２の間において、図面縦方向に延びる接続配線ｅ１６によって接続されている。また、アクティブフィンＦ２１，Ｆ２２の図面左端部は、図面縦方向に延びる接続配線ｅ１２ａ、および接続配線ｅ１２ａとコンタクトを介して接続された図面縦方向に延びる接続配線ｅ１２ｂを介してグランド線Ｖ２に接続されている。これにより、出力ノードｎｏｕｔとグランド線Ｖ２との間において、直列に接続された２個のＮ型トランジスタＴｎ１１，Ｔｎ１２が実現されている。Ｎ型トランジスタＴｎ１１，Ｔｎ１２はＮ型の導電型領域ＡＲ２０に配置されている。
　なお、本態様では、Ｎ型トランジスタＴｎ１１を構成するゲート配線Ｇ１１と、Ｎ型トランジスタＴｎ１２を構成するゲート配線Ｇ１２とは、そのゲート長（図面横方向の長さ）が同一であるものとする。また、各アクティブフィンＦ２１，Ｆ２２は、フィン幅およびフィン高さが同一であるものとする。なお、本開示において、同一とは、実質的に同一であることを指し、すなわち製造上の誤差等の多少の誤差を含んでいる。
　以上のように、論理回路１Ａの駆動回路１０において、２個のＮ型トランジスタＴｎ１１，Ｔｎ１２を構成するフィン型トランジスタは、それぞれ同一のゲート長、並びに同一のフィン幅および同一のフィン高さを有する。一方で、２個のＮ型トランジスタＴｎ１１，Ｔｎ１２は、それぞれを構成するフィン型トランジスタの個数が異なる。すなわち、その駆動能力が異なる。具体的には、Ｎ型トランジスタＴｎ１２は、Ｎ型トランジスタＴｎ１１と比較して駆動能力が大きい。このように、フィン型トランジスタの個数が異なるトランジスタ（例えば、Ｎ型トランジスタＴｎ１１，Ｔｎ１２）を直列に接続することによって、Ｎ型トランジスタＴｎ１１を２個直列に接続した場合よりも駆動能力を大きくすることができ、かつ、Ｎ型トランジスタＴｎ１２を２個直列に接続した場合よりも駆動能力を小さくすることができる。すなわち、本態様によると、駆動回路において、直列接続されたトランジスタのフィン型トランジスタの個数を異ならせることによって、フィン型トランジスタの個数が同じトランジスタを直列に接続した場合とは異なる駆動能力を有する駆動回路を実現することができる。したがって、上記の直列接続されたトランジスタのフィン型トランジスタの個数を変更することによって、所望の駆動能力を有する駆動回路（半導体集積回路）を実現することができる。すなわち、設計の自由度を向上させることが可能になる。これにより、駆動回路およびその駆動回路を備える論理回路の性能を向上させることができる。
　なお、図２の論理回路１Ａについて、標準セル（スタンダードセル）化を行ってもよい。ここで、半導体基板上に半導体集積回路を形成する方法として、標準セルを用いたスタンダードセル方式について説明する。スタンダードセル方式とは、特定の論理機能を有する基本的単位（例えば、インバータ、ラッチ、フリップフロップ、全加算器など）を標準セルとして予め用意しておき、半導体基板上に複数の標準セルを配置してそれらの標準セルの間を、メタル配線を用いて接続することによってＬＳＩ（Large Scale Integration）チップを設計する方式のことである。すなわち、本態様に係る論理回路を標準セル化することにより、これを用いた装置、例えば半導体集積回路等の設計の容易性が向上する。
　また、図１では、駆動回路１０において、２個のＮ型トランジスタＴｎ１１，Ｔｎ１２が直列に接続された例について説明したが、フィン型トランジスタの個数の異なるトランジスタが３個以上直列に接続されていても同様の効果が得られる。
　図３は、本態様に係る駆動回路１０の構成を模式的に示した図である。
　図３に示すように、駆動回路１０は、ノードｎ１１とノードｎ１２との間に、ｒ（ｒは整数、かつ、ｒ≧２）個直列に接続されたＮ型トランジスタＴｎ１１，…，Ｔｎ１ｒを有する。Ｎ型トランジスタＴｎ１１，…，Ｔｎ１ｒは、それぞれ異なる個数（Ａ１個，…，Ａｒ個）のフィン型トランジスタによって構成されている。そして、Ｎ型トランジスタＴｎ１１，…，Ｔｎ１ｒのゲートは、それぞれ異なる入力ノードｎｉｎ１，…，ｎｉｎｒに接続されており、それぞれに異なる入力信号ＩＮ１，…，ＩＮｒが与えられる。
　そして、上記Ｎ型トランジスタＴｎ１１，…，Ｔｎ１ｒのフィン型トランジスタの個数Ａ１，…，Ａｒを適宜変更することによって、所望の駆動能力を有する駆動回路１０（半導体集積回路）を実現することができる。すなわち、設計の自由度を向上させることが可能になる。これにより、駆動回路およびその駆動回路を備える論理回路の性能を向上させることができる。
　なお、駆動回路１０において、直列に接続されたｒ個のトランジスタにおけるフィン型トランジスタの個数はすべてが異なっている必要はなく、その一部が異なっていればよい。具体的には、例えば、図４に示すように、複数個の直列接続されたトランジスタのうち、一部のフィン型トランジスタの個数は異ならせる一方、他部のフィン型トランジスタの個数を等しくしても同様の効果が得られる。
　図４において、論理回路１Ｂは、駆動回路１０と、３個のＰ型トランジスタＴｐ１１，Ｔｐ１２，Ｔｐ１３とを備えた３入力ＮＡＮＤ回路である。
　駆動回路１０は、図１の構成に加えて、Ｎ型トランジスタＴｎ１２とノードｎ１２との間に設けられたＮ型トランジスタＴｎ１３を備えている。レイアウト構成図は図示しないが、Ｎ型トランジスタＴｎ１３は、フィン型トランジスタ１個によって構成されている。なお、３個のＮ型トランジスタＴｎ１１，Ｔｎ１２，Ｔｎ１３において、各トランジスタを構成するフィン型トランジスタは、それぞれ同一のゲート長、並びに同一のフィン幅および同一のフィン高さを有するものとする。すなわち、Ｎ型トランジスタＴｎ１３の駆動能力は、Ｎ型トランジスタＴｎ１１の駆動能力と等しいものとする。そして、Ｎ型トランジスタＴｎ１３のゲートは、入力ノードｎｉｎ３に接続されており、入力ノードｎｉｎ３を介して入力信号ＩＮ３が与えられる。
　３個のＰ型トランジスタＴｐ１１，Ｔｐ１２，Ｔｐ１３は、電源と出力ノードｎｏｕｔとの間に並列に設けられている。レイアウト構成図は図示しないが、Ｐ型トランジスタＴｐ１１，Ｔｐ１２，Ｔｐ１３は、フィン型トランジスタ２個によって構成されている。また、Ｐ型トランジスタＴｐ１１，Ｔｐ１２，Ｔｐ１３のゲートは、それぞれ、入力ノードｎｉｎ１，ｎｉｎ２，ｎｉｎ３に接続されている。
　以上のように、論理回路の駆動回路において、複数個の直列接続されたトランジスタのうち、一部のフィン型トランジスタの個数を異ならせる一方、他部のフィン型トランジスタの個数を等しくすることによって、フィン型トランジスタの個数が同じトランジスタを直列に接続した場合とは異なる駆動能力を有する駆動回路を実現することができる。したがって、図１と同様に、上記の直列接続されたトランジスタのフィン型トランジスタの個数を適宜変更することによって、所望の駆動能力を有する駆動回路（半導体集積回路）を実現することができる。すなわち、設計の自由度を向上させることが可能になる。これにより、駆動回路およびその駆動回路を備える論理回路の性能を向上させることができる。
　［その他の実施形態］
　以上、本出願において開示する技術の例示として、実施形態を説明した。しかしながら、本開示における技術はこれに限定されず、適宜、組み合わせ、変更、置き換え、付加、省略などを行った実施形態にも適用可能である。
　例えば、図１～図４において、駆動回路１０は、Ｎ型トランジスタによって構成されているものとしたが、これに限定されない。例えば、図５に示すように、駆動回路がＰ型トランジスタによって構成されていても同様の効果が得られる。
　図５において、論理回路２Ａは、駆動回路２０と、２個のＮ型トランジスタＴｎ２１，Ｔｎ２２とを備えた２入力ＮＯＲ回路である。
　駆動回路２０は、電源に接続されたノードｎ２１（第１のノードに相当）と、出力ノードｎｏｕｔに接続されたノードｎ２２（第２のノードに相当)との間において、直列に接続されたＰ型トランジスタＴｐ２１，Ｔｐ２２（第２および第１のトランジスタに相当）を備えている。Ｐ型トランジスタＴｐ２１のゲートは、入力ノードｎｉｎ１に接続されている。Ｐ型トランジスタＴｐ２２のゲートは、入力ノードｎｉｎ２に接続されている。レイアウト構成図は図示しないが、Ｐ型トランジスタＴｐ２１は、フィン型トランジスタ２個によって構成されており、Ｐ型トランジスタＴｐ２２は、フィン型トランジスタ１個によって構成されている。なお、２個のＰ型トランジスタＴｐ２１，Ｔｐ２２において、各トランジスタを構成するフィン型トランジスタは、それぞれ同一のゲート長、並びに同一のフィン幅および同一のフィン高さを有するものとする。
　２個のＮ型トランジスタＴｎ２１，Ｔｎ２２は、出力ノードｎｏｕｔとグランドとの間に並列に設けられている。レイアウト構成図は図示しないが、Ｎ型トランジスタＴｎ２１，Ｔｎ２２は、それぞれフィン型トランジスタ２個によって構成されている。また、Ｎ型トランジスタＴｎ２１，Ｔｎ２２のゲートは、それぞれ、入力ノードｎｉｎ１，ｎｉｎ２に接続されている。
　これにより、図５に示す態様においても、図１と同様に、フィン型トランジスタの個数が同じトランジスタを直列に接続した場合とは異なる駆動能力を有する駆動回路を実現することができる。したがって、駆動回路において直列接続されたトランジスタのフィン型トランジスタの個数を変更することによって、所望の駆動能力を有する駆動回路（半導体集積回路）を実現することができる。
　また、図３では、同一導電型として、Ｎ型のトランジスタを有する駆動回路１０について説明したが、同一導電型として、Ｐ型のトランジスタを有する駆動回路についても、図３と同様の考え方に基づいて、２個以上の直列接続されたトランジスタを有する駆動回路を実現することが可能である。
　また、図１および図５では、論理回路として、ＮＡＮＤ回路またはＮＯＲ回路の例について説明したが、論理回路はこれに限定されない。例えば、ＡＮＤ回路、ＯＲ回路、ＥＯＲ（Exclusive OR）回路、ＥＮＯＲ（Exclusive NOR）回路、複合ゲート、フリップフロップなどの他の基本ゲート（組み合わせ論理回路、順序回路を含む）に本態様に係る駆動回路を適用してもよい。その際に、上記の各基本ゲートについて、それぞれ標準セル化を行ってもよい。
　また、図２において、Ｎ型トランジスタＴｎ１２を構成する２個のフィン型トランジスタＴｎ１２ａ，Ｔｎ１２ｂは、図面縦方向に並べて配置されているものとしたが、これに限定されない。例えば、図面横方向に並んでいてもかまわない。ただし、セルの図面横方向の面積の削減やメタル配線／ローカル配線の配線容易性を向上させるためには、Ｎ型トランジスタＴｎ１２を構成する２個のフィン型トランジスタＴｎ１２ａ，Ｔｎ１２ｂは、図面縦方向に並べて配置されるのが好ましい。
　また、図２において、論理回路１Ａは、アクティブフィンＦ２２の図面右側に、図面縦方向の位置が同じになるように並べて配置されたダミーフィンＦ２３を備え、ダミーフィンＦ２３は、アクティブフィンＦ２１と図面縦方向に並べて配置されているものとしたが、これに限定されない。例えば、アクティブフィンＦ２２とダミーフィンＦ２３との図面縦方向の位置がずれていてもよいし、ダミーフィンＦ２３は、アクティブフィンＦ２１と図面縦方向に並べて配置されていなくてもよい。また、ダミーフィンＦ２３を設けなくても、図２と同様の効果が得られる。ただし、ダミーフィンＦ２３を設けることによって、フィン構造を規則的にすることができるため、製造上のばらつき等を抑制することができる。また、ダミーフィンＦ２３は、フローティングでなくてもよく、固定電位が与えられていてもよい。例えば、ダミーフィンＦ２３がグランドに接続されていてもよい。
　また、図２において、論理回路１Ａは、ダミーフィンＦ２３と図面横方向の中間において直交するゲート配線Ｇ１３を備え、ゲート配線Ｇ１３は、ゲート配線Ｇ１１と図面縦方向に並べて（分離されて）配置されているもの、すなわちフローティングゲートであるものとしたが、これに限定されない。例えば、ゲート配線Ｇ１１とゲート配線Ｇ１３とが一体に形成されていてもよい。これにより、図１と同様の効果が得られるとともに、ゲート構造の規則性が向上する。また、ゲート配線Ｇ１３に固定電位が与えられていてもよい。また、ゲート配線Ｇ１３は設けなくてもよい。ただし、図２の位置にゲート配線Ｇ１３を設けることによって、ゲート配線Ｇ１３を設けない場合と比較して、ゲート構造を規則的にすることができるため、製造上のばらつき等を抑制することができる。
　本開示によると、半導体集積回路の設計において、その駆動能力を調整することが可能である。したがって、駆動能力の調整を要する回路に有用であり、例えば、ＮＡＮＤ回路、ＯＲ回路等の基本ゲート等を有する論理回路およびその論理回路を備えた半導体集積回路等に有用である。
　１Ａ，１Ｂ，２Ａ　論理回路
　１０，２０　駆動回路（半導体集積回路）
　Ｔｎ１１　Ｎ型トランジスタ（第１のトランジスタ）
　Ｔｎ１２　Ｎ型トランジスタ（第２のトランジスタ）
　Ｔｎ１３　Ｎ型トランジスタ（第３のトランジスタ）
　Ｔｐ２１　Ｐ型トランジスタ（第２のトランジスタ）
　Ｔｐ２２　Ｐ型トランジスタ（第１のトランジスタ）
　Ｔｎ１１ａ，Ｔｎ１２ａ，Ｔｎ１２ｂ　フィン型トランジスタ
　Ｔｐ１１ａ，Ｔｐ１１ｂ，Ｔｐ１２ａ，Ｔｐ１２ｂ　フィン型トランジスタ
　ｎｉｎ１　入力ノード（第１の入力ノード）
　ｎｉｎ２　入力ノード（第２の入力ノード）
　ｎｉｎ３　入力ノード（第３の入力ノード）
　ｎ１１　ノード（第１のノード）
　ｎ１２　ノード（第２のノード）
　Ｆ２１，Ｆ２２　アクティブフィン（フィン）
　Ｆ２３　ダミーフィン
　Ｇ１１　ゲート配線（第１のゲート）
　Ｇ１３　ゲート配線（ダミーゲート）

Claims (12)

  1. 　第１および第２の入力ノード、並びに、第１および第２のノードと接続された半導体集積回路であって、
    　前記第１のノードと前記第２のノードとの間に、直列に接続された第１導電型の第１および第２のトランジスタを備え、
    　前記第１のトランジスタは、同一のゲート長および同一のゲート幅を有するｎ（ｎは整数、かつ、ｎ≧１）個のフィン型トランジスタからなり、かつ、ゲートが前記第１の入力ノードに接続されており、
    　前記第２のトランジスタは、前記ｎ個のフィン型トランジスタとゲート長およびゲート幅が同一のｍ（ｍは整数、かつ、ｍ＞ｎ）個のフィン型トランジスタからなり、かつ、ゲートが前記第２の入力ノードに接続されている
    ことを特徴とする半導体集積回路。
  2. 　請求項１記載の半導体集積回路において、
    　前記半導体集積回路は、第３の入力ノードにさらに接続され、
    　前記第１のノードと前記第２のノードとの間に、前記第１および第２のトランジスタと直列に設けられており、前記第１導電型の第３のトランジスタをさらに備え、
    　前記第３のトランジスタは、前記ｎ個のフィン型トランジスタとゲート長およびゲート幅が同一のｌ（ｌは整数、かつ、ｌ≧１）個のフィン型トランジスタからなり、かつ、ゲートが前記第３の入力ノードに接続されている
    ことを特徴とする半導体集積回路。
  3. 　請求項１記載の半導体集積回路において、
    　前記第２のトランジスタを構成する前記各フィン型トランジスタは、第１方向に延びるフィンを用いて構成されており、
    　前記各フィンは、前記第１方向と垂直をなす第２方向に並べて配置されている
    ことを特徴とする半導体集積回路。
  4. 　請求項３記載の半導体集積回路において、
    　前記第１のトランジスタを構成する前記各フィン型トランジスタは、前記第１方向に延びるフィンを用いて構成されており、
    　前記第１のトランジスタの構成に用いたフィンのうちの少なくともいずれか１枚と、前記第２方向に並べて配置されたダミーフィンを有する
    ことを特徴とする半導体集積回路。
  5. 　請求項４記載の半導体集積回路において、
    　前記ダミーフィンは、前記第２のトランジスタの構成に用いたフィンのうちの少なくともいずれか１枚と、前記第１方向に延びる同一線上に位置し、かつ、分離されている
    ことを特徴とする半導体集積回路。
  6. 　請求項４記載の半導体集積回路において、
    　前記第２方向に延びており、前記ダミーフィンと直交するように配置されたダミーゲートが設けられている
    ことを特徴とする半導体集積回路。
  7. 　請求項６記載の半導体集積回路において、
    　前記ダミーゲートは、フローティングゲートである
    ことを特徴とする半導体集積回路。
  8. 　請求項６記載の半導体集積回路において、
    　前記第２方向に延びており、前記第１のトランジスタの構成に用いたフィンのうちの少なくともいずれか一枚と直交するように設けられた第１のゲートを備え、
    　前記ダミーゲートと前記第１のゲートとは、前記第２方向に延びる同一直線上に形成され、かつ、電気的に接続されている
    ことを特徴とする半導体集積回路。
  9. 　請求項８記載の半導体集積回路において、
    　前記ダミーゲートと前記第１のゲートとは、一体に形成されている
    ことを特徴とする半導体集積回路。
  10. 　複数個の半導体集積回路を備え、
    　前記複数個の半導体集積回路は、請求項１記載の半導体集積回路である第１の半導体集積回路を含んでいる
    ことを特徴とする論理回路。
  11. 　請求項１０に記載の論理回路において、
    　前記第１の半導体集積回路を含む標準セルによって構成されている
    ことを特徴とする論理回路。
  12. 　請求項１０に記載の論理回路において、
    　前記複数個の半導体集積回路は、基本ゲートを構成する
    ことを特徴とする論理回路。
     
     
PCT/JP2014/004516 2013-09-27 2014-09-03 半導体集積回路および論理回路 Ceased WO2015045281A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015538864A JP6443336B2 (ja) 2013-09-27 2014-09-03 半導体集積回路および論理回路
CN201811484015.4A CN109616445B (zh) 2013-09-27 2014-09-03 半导体集成电路及逻辑电路
CN201480049232.4A CN105518846B (zh) 2013-09-27 2014-09-03 半导体集成电路及逻辑电路
US15/079,987 US9748237B2 (en) 2013-09-27 2016-03-24 Semiconductor integrated circuit and logic circuit
US15/656,385 US10008498B2 (en) 2013-09-27 2017-07-21 Semiconductor integrated circuit and logic circuit
US15/990,042 US10304825B2 (en) 2013-09-27 2018-05-25 Semiconductor integrated circuit and logic circuit
US16/383,044 US10600784B2 (en) 2013-09-27 2019-04-12 Semiconductor integrated circuit and logic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-201061 2013-09-27
JP2013201061 2013-09-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/079,987 Continuation US9748237B2 (en) 2013-09-27 2016-03-24 Semiconductor integrated circuit and logic circuit

Publications (1)

Publication Number Publication Date
WO2015045281A1 true WO2015045281A1 (ja) 2015-04-02

Family

ID=52742457

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/004516 Ceased WO2015045281A1 (ja) 2013-09-27 2014-09-03 半導体集積回路および論理回路

Country Status (4)

Country Link
US (4) US9748237B2 (ja)
JP (2) JP6443336B2 (ja)
CN (2) CN109616445B (ja)
WO (1) WO2015045281A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017191799A1 (ja) * 2016-05-06 2017-11-09 株式会社ソシオネクスト 半導体集積回路装置
WO2018030107A1 (ja) * 2016-08-08 2018-02-15 株式会社ソシオネクスト 半導体集積回路装置
JP2024536111A (ja) * 2021-09-29 2024-10-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド クロス電界効果トランジスタライブラリセルアーキテクチャ設計
JP2025014023A (ja) * 2021-09-27 2025-01-28 發明與合作實驗室有限公司 スタンダードセル構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577639B1 (en) * 2015-09-24 2017-02-21 Qualcomm Incorporated Source separated cell
US10073943B2 (en) * 2015-09-25 2018-09-11 Nxp Usa, Inc. Gate length upsizing for low leakage standard cells
CN108022926B (zh) 2016-11-04 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102336784B1 (ko) * 2017-06-09 2021-12-07 삼성전자주식회사 반도체 장치
WO2019043888A1 (ja) * 2017-08-31 2019-03-07 株式会社ソシオネクスト 半導体集積回路装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645565A (ja) * 1992-07-22 1994-02-18 Nec Ic Microcomput Syst Ltd 集積回路装置
JPH0685064A (ja) * 1992-09-04 1994-03-25 Mitsubishi Electric Corp 半導体集積回路製造装置及び製造方法
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2009193981A (ja) * 2008-02-12 2009-08-27 Toyama Prefecture 半導体集積回路装置
JP2010225768A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
JP2013030602A (ja) * 2011-07-28 2013-02-07 Panasonic Corp 半導体集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927554A (ja) 1995-07-12 1997-01-28 Sanyo Electric Co Ltd 半導体電子回路
US6078195A (en) * 1997-06-03 2000-06-20 International Business Machines Corporation Logic blocks with mixed low and regular Vt MOSFET devices for VLSI design in the deep sub-micron regime
JP4070533B2 (ja) * 2002-07-26 2008-04-02 富士通株式会社 半導体集積回路装置
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
JP2009200118A (ja) * 2008-02-19 2009-09-03 Sony Corp 半導体装置、および、その製造方法
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
DE102008063429B4 (de) * 2008-12-31 2015-03-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
JP2011096950A (ja) * 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法
US8675397B2 (en) * 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
KR101953240B1 (ko) * 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US20140197463A1 (en) * 2013-01-15 2014-07-17 Altera Corporation Metal-programmable integrated circuits
KR20140106270A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 집적 회로 장치 및 그 제조 방법
US9299699B2 (en) * 2013-03-13 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate and complementary varactors in FinFET process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645565A (ja) * 1992-07-22 1994-02-18 Nec Ic Microcomput Syst Ltd 集積回路装置
JPH0685064A (ja) * 1992-09-04 1994-03-25 Mitsubishi Electric Corp 半導体集積回路製造装置及び製造方法
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2009193981A (ja) * 2008-02-12 2009-08-27 Toyama Prefecture 半導体集積回路装置
JP2010225768A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
JP2013030602A (ja) * 2011-07-28 2013-02-07 Panasonic Corp 半導体集積回路装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017191799A1 (ja) * 2016-05-06 2017-11-09 株式会社ソシオネクスト 半導体集積回路装置
JPWO2017191799A1 (ja) * 2016-05-06 2019-03-07 株式会社ソシオネクスト 半導体集積回路装置
US10847542B2 (en) 2016-05-06 2020-11-24 Socionext Inc. Semiconductor integrated circuit device
WO2018030107A1 (ja) * 2016-08-08 2018-02-15 株式会社ソシオネクスト 半導体集積回路装置
US20190172841A1 (en) * 2016-08-08 2019-06-06 Socionext Inc. Semiconductor integrated circuit device
JP2025014023A (ja) * 2021-09-27 2025-01-28 發明與合作實驗室有限公司 スタンダードセル構造
JP7843432B2 (ja) 2021-09-27 2026-04-10 エトロン テクノロジー，インコーポレイテッド スタンダードセル構造
JP2024536111A (ja) * 2021-09-29 2024-10-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド クロス電界効果トランジスタライブラリセルアーキテクチャ設計

Also Published As

Publication number Publication date
CN105518846B (zh) 2018-12-28
US20170323887A1 (en) 2017-11-09
JP6443336B2 (ja) 2018-12-26
CN105518846A (zh) 2016-04-20
CN109616445A (zh) 2019-04-12
US20190237465A1 (en) 2019-08-01
US20180277537A1 (en) 2018-09-27
US10008498B2 (en) 2018-06-26
JP2019021950A (ja) 2019-02-07
CN109616445B (zh) 2022-09-27
US10304825B2 (en) 2019-05-28
JPWO2015045281A1 (ja) 2017-03-09
JP6597871B2 (ja) 2019-10-30
US9748237B2 (en) 2017-08-29
US10600784B2 (en) 2020-03-24
US20160204107A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
JP6597871B2 (ja) 半導体集積回路
JP6579205B2 (ja) 半導体装置
JP6281570B2 (ja) 半導体集積回路装置
US11688737B2 (en) Integrated circuit devices including vertical field-effect transistors
WO2020137660A1 (ja) 半導体集積回路装置
CN109962072A (zh) 半导体装置
US9373611B2 (en) Semiconductor integrated circuit device
US20140197463A1 (en) Metal-programmable integrated circuits
JP6978691B2 (ja) 半導体集積回路装置
JP4942973B2 (ja) 半導体集積回路
JPWO2018150913A1 (ja) 半導体集積回路装置
CN121619960A (zh) 一种半导体集成电路基本单元及其形成方法、布局
CN120882085A (zh) 晶体管阵列及其应用
JP5956964B2 (ja) 半導体装置
JP2012074731A (ja) 半導体集積回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14846994

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015538864

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14846994

Country of ref document: EP

Kind code of ref document: A1