WO2014183317A1 - 一种薄膜晶体管、制备方法及相应的液晶显示器 - Google Patents

一种薄膜晶体管、制备方法及相应的液晶显示器 Download PDF

Info

Publication number
WO2014183317A1
WO2014183317A1 PCT/CN2013/077754 CN2013077754W WO2014183317A1 WO 2014183317 A1 WO2014183317 A1 WO 2014183317A1 CN 2013077754 W CN2013077754 W CN 2013077754W WO 2014183317 A1 WO2014183317 A1 WO 2014183317A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
oxide semiconductor
gate insulating
insulating layer
hydrogen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/077754
Other languages
English (en)
French (fr)
Inventor
江政隆
陈柏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US13/981,333 priority Critical patent/US20140340604A1/en
Publication of WO2014183317A1 publication Critical patent/WO2014183317A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Definitions

  • a thin film transistor, a preparation method and a corresponding liquid crystal display The present application is filed on May 16, 2013, the Chinese Patent Office, the application number is 201310181621.X, the invention is entitled "a thin film transistor, a preparation method and a corresponding liquid crystal display" The priority of the Chinese Patent Application, the entire contents of which are hereby incorporated by reference.
  • the present invention relates to a Thin Film Transistor (TFT) technology, and more particularly to a thin film transistor, a method of fabricating the same, and a corresponding liquid crystal display.
  • TFT Thin Film Transistor
  • an oxide semiconductor layer containing, for example, Zn 0 is highly sensitive to oxygen, moisture, and the like contained in the air, and there is a case where the electrical characteristics of the semiconductor are changed due to the contact of the above components. Therefore, in order to achieve stable use performance of the thin film transistor, it is necessary to isolate the oxide semiconductor layer from the air by using a protective layer composed of an insulating layer.
  • an insulating protective layer can be formed by a plasma enhanced chemical vapor deposition method, a sputtering method, or the like, hydrogen diffusion from the insulating protective layer may deteriorate characteristics of the thin film transistor.
  • the gate insulating layer (GI Layer) is usually formed by plasma enhanced chemical vapor deposition (PECVD), and the oxygen in the oxide semiconductor layer (IGZO) is combined with external hydrogen. It will cause electrical degradation and stability degradation of the thin film transistor component; in general, if the gate insulating layer uses SiOx, its hydrogen content is about 5%; if SiNx is used, its hydrogen content is as high as about 25%, and the gate The pole insulating layer is in direct contact with the oxide semiconductor layer, so that if the hydrogen contained in the gate insulating layer is too high, it will combine with the oxygen in the oxide semiconductor layer (IGZO), thereby causing the thin film transistor component.
  • the electrical deterioration and stability are deteriorated, so how to control the hydrogen content of the gate insulating layer (especially close to the oxide semiconductor layer portion) is an important factor to be considered in the process of the oxide thin film transistor device. Summary of the invention
  • the technical problem to be solved by the present invention is to provide a thin film transistor, a method of fabricating the same, and a corresponding liquid crystal display, which can reduce the hydrogen content in the gate insulating layer, thereby avoiding electrical deterioration of the thin film transistor.
  • an aspect of an embodiment of the present invention provides a thin film transistor including at least a gate electrode formed on a substrate, a gate insulating layer in contact with the gate electrode, and a gate insulating layer On the other side of the oxide semiconductor layer, the hydrogen concentration of the gate insulating layer exhibits a concentration gradient distribution, the hydrogen concentration near the gate electrode is higher, and the hydrogen concentration near the oxide semiconductor layer is lower.
  • the oxide semiconductor layer contains at least one of ZnOx, SnOx, InOx, and GaOx.
  • the gate insulating layer is composed of SiOx, SiNx, SiOxNy or a laminate thereof.
  • a source electrode layer, a drain electrode layer, and a protective layer are sequentially formed outside the oxide semiconductor layer.
  • the hydrogen concentration of the gate insulating layer near the gate electrode portion is higher than lE22 /cm 3 .
  • the hydrogen concentration of the portion of the gate insulating layer adjacent to the oxide semiconductor layer is lower than 1E22 /cm 3 .
  • another aspect of the embodiments of the present invention provides a thin film liquid crystal tube liquid crystal display, wherein the thin film liquid crystal tube used in the display panel includes at least a gate electrode and a gate electrode formed on the substrate a gate insulating layer contacting and an oxide semiconductor layer disposed on the other side of the gate insulating layer, wherein
  • the hydrogen concentration of the gate insulating layer exhibits a concentration gradient distribution, the hydrogen concentration near the gate electrode is higher, and the hydrogen concentration near the oxide semiconductor layer is lower.
  • the oxide semiconductor layer contains at least one of ZnOx, SnOx, InOx, and GaOx.
  • the gate insulating layer is composed of SiOx, SiNx, SiOxNy or a laminate thereof.
  • a source electrode layer, a drain electrode layer, and a protective layer are sequentially formed outside the oxide semiconductor layer.
  • the hydrogen concentration of the gate insulating layer near the gate electrode portion is higher than lE22 /cm 3 .
  • the hydrogen concentration of the portion of the gate insulating layer adjacent to the oxide semiconductor layer is lower than 1E22 /cm 3 .
  • a further aspect of the embodiments of the present invention further provides a method for fabricating a thin film liquid crystal tube, after the step of forming a gate insulating layer, at least before the step of forming an oxide semiconductor layer, Including the step of dehydrogenation by high temperature heat treatment, the hydrogen concentration of the gate insulating layer exhibits a concentration gradient distribution, the hydrogen concentration near the gate electrode is higher, and the hydrogen concentration near the oxide semiconductor layer is lower.
  • the treatment conditions in the step of dehydrogenation by high temperature heat treatment are:
  • the high-temperature dehydrogenation heat treatment is carried out for 0.5 to 1.5 hours in a vacuum environment of 350 ° C to 400 ° C.
  • the hydrogen concentration of the gate insulating layer near the gate electrode portion is higher than 1E22 /cm 3
  • the hydrogen concentration of the gate insulating layer near the oxide semiconductor layer portion is lower than 1E22 /cm 3 .
  • the gate insulating layer after the gate insulating layer is formed, deoxidation is performed by high-temperature heat treatment before the oxide semiconductor layer is formed, so that the hydrogen concentration of the gate insulating layer exhibits a concentration gradient distribution, and the portion close to the gate electrode The hydrogen concentration is higher, and the hydrogen concentration near the oxide semiconductor layer is lower.
  • the concentration of hydrogen contained in the gate insulating layer (particularly, the portion close to the oxide semiconductor layer) can be effectively reduced, and the thin film transistor can be electrically deteriorated due to the combination of oxygen in the oxide semiconductor layer and hydrogen in the gate insulating layer.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention
  • FIG. 2 is a schematic view showing a hydrogen concentration in a gate insulating layer according to an embodiment of the present invention
  • FIG. 3 is a thin film transistor according to an embodiment of the present invention. Schematic diagram of the preparation process.
  • the thin film transistor in the embodiment of the present invention includes: a substrate 10, a gate electrode 11 formed on the substrate 10 and sequentially arranged, a gate insulating layer 12, The oxide semiconductor layer 14, the source/drain electrodes 16, the protective layer 18, and the transparent conductive layer 19.
  • the gate electrode 11 is formed on the substrate 10, and the gate insulating layer 12 is Side contacting and covering the gate electrode 11 to insulate the gate electrode 11 from the outside; the oxide semiconductor layer 14 is disposed on the other side of the gate insulating layer 12; the source electrode 16 and The drain electrode 16 is in contact with the oxide semiconductor layer 14, respectively, and a protective layer 18 is provided outside the source electrode 16 and the drain electrode 16; a portion of the protective layer 18 is covered with a transparent conductive layer 19.
  • the hydrogen concentration therein exhibits a concentration gradient distribution, the hydrogen concentration near the gate electrode 11 is higher, and the hydrogen concentration near the oxide semiconductor layer 14 is lower, and the hydrogen concentration thereof is lower.
  • a schematic diagram of the curve can be seen in FIG. 2, wherein the hydrogen concentration of each portion of the gate electrode 11 can be measured by secondary ion mass spectrometry.
  • the concentration of hydrogen in the portion of the gate insulating layer 12 near the gate electrode 11 is higher than 1E22 /cm 3 ; and the concentration of hydrogen in the portion of the gate insulating layer 12 adjacent to the oxide semiconductor layer 14 is lower than lE22. /cm 3 .
  • the gate insulating layer 12 is composed of SiOx, SiNx, SiOxNy or a laminate of the above various materials.
  • the oxide semiconductor layer 14 contains at least one of ZnOx, SnOx, InOx, and GaOx.
  • the hydrogen concentration in the gate insulating layer 12 exhibits a concentration gradient distribution, the hydrogen concentration near the gate electrode 11 is higher, and the hydrogen concentration near the oxide semiconductor layer 14 is lower.
  • the concentration of hydrogen contained in the gate insulating layer 12 (particularly, the portion close to the oxide semiconductor layer 14) can be effectively reduced, and the oxygen in the oxide semiconductor layer 14 can be prevented or minimized as much as possible in the gate insulating layer 12.
  • the thin film transistor is electrically deteriorated due to hydrogen bonding.
  • FIG. 3 it is a schematic diagram of a thin film transistor fabrication process in accordance with one embodiment of the present invention. The preparation process of the thin film transistor in the practice of the present invention will be further described below with reference to FIG.
  • a gate electrode 11 and a gate insulating layer 12 are formed on the substrate 10, wherein the substrate 10 is a glass substrate, and it is also possible to use, for example, polyethylene terephthalate (PET), polynaphthalene.
  • PET polyethylene terephthalate
  • a gate electrode layer 11 is formed by a deposition method (PLD method), an electron beam evaporation method, a chemical deposition method, or the like;
  • the gate insulating layer 12 is composed of SiOx, SiNx, SiOxNy or a laminate of the above various substances.
  • the gate insulating layer may be formed by plasma enhanced chemical vapor deposition (PECVD); in other embodiments, it may be directly patterned by photolithography or/and etching.
  • PECVD plasma enhanced chemical vapor deposition
  • the processing conditions in the step of dehydrogenating by the high-temperature heat treatment are: 0.5 to 1.5 hours in a vacuum environment of 350 ° C to 400 ° C (for example, 1) High temperature dehydrogenation heat treatment; in one embodiment, after the dehydrogenation treatment, the hydrogen concentration of the gate insulating layer near the gate electrode portion is higher than 1E22 /cm 3 , the gate insulating layer The hydrogen concentration near the oxide semiconductor layer portion is lower than 1E22 /cm 3 .
  • the oxide semiconductor layer 14 is formed. Specifically, the oxide semiconductor layer 14 can be formed, for example, by a DC sputtering device, wherein the oxide semiconductor layer 14 contains at least one of ZnOx, SnOx, InOx, and GaOx.
  • a source/drain electrode 16 is formed on the oxide semiconductor layer 14, which can be realized by patterning by photolithography or/and etching;
  • the furnace is finally annealed in air at a certain temperature (for example, 250 ° C) for a certain time (for example, 1 hour) to remove damage caused by etching or the like; thus, an oxide semiconductor is formed.
  • a certain temperature for example, 250 ° C
  • a certain time for example, 1 hour
  • the present invention further provides a thin film liquid crystal tube liquid crystal display, wherein the thin film liquid crystal tube in the display panel adopts the above-mentioned thin film liquid crystal tube described in conjunction with FIG. 1 to FIG. 3, and more details can be referred to The foregoing description is not described herein.
  • the hydrogen concentration of the gate insulating layer exhibits a concentration gradient distribution, which is close to the gate.
  • the partial electrode has a higher hydrogen concentration and a lower hydrogen concentration near the oxide semiconductor layer.
  • the concentration of hydrogen contained in the gate insulating layer can be effectively reduced, and the thin film transistor can be electrically deteriorated due to the combination of oxygen in the oxide semiconductor layer and hydrogen in the gate insulating layer. .

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管，至少包括在衬底（10）上形成的栅极电极（11）、与所述栅极电极（11）接触的栅极绝缘层（12），和设置于所述栅极绝缘层（12）另一侧的氧化物半导体层（14），所述栅极绝缘层（12）的氢浓度呈现浓度梯度分布，靠近栅极电极（11）的部份氢浓度较高，而靠近氧化物半导体层（14）的部份氢浓度较低。还提供了一种薄膜晶体管的制备方法和相对应的薄膜晶体管液晶显示器。通过减少栅极绝缘层（12）所含氢浓度，避免氧化物半导体层（14）中的氧会与栅极绝缘层（12）中的氢结合而导致的薄膜晶体管电性劣化。

Description

一种薄膜晶体管、 制备方法及相应的液晶显示器 本申请要求于 2013 年 5 月 16 日提交中国专利局、 申请号为 201310181621.X, 发明名称为 "一种薄膜晶体管、 制备方法及相应的液晶显 示器" 的中国专利申请的优先权， 上述专利的全部内容通过引用结合在本申 请中。 技术领域
本发明涉及薄膜晶体管（Thin Film Transistor, TFT )技术， 特别涉及一 种薄膜晶体管、 制备方法及相应的液晶显示器。
背景技术
近年来， 已经出现了将由铟 ( In ), 镓（Ga )、 锌（Zn )和氧（0 )组成 的无定形氧化物半导体用于薄膜晶体管的沟道层的技术。 但是， 含有诸如 Zn 0 的氧化物半导体层对于空气中所含的氧、 水分等具有高敏感性， 存在 由于上述成份的接触导致半导体的电特性变化的情形。 因此， 为了使薄膜晶 体管实现稳定的使用性能， 必须通过使用由绝缘层构成的保护层将氧化物半 导体层与空气隔离开来。
通过等离子体增强化学气相沉积法、 溅射法等可以形成这样的绝缘保护 层时， 但是来自绝缘保护层的氢扩散可能会使薄膜晶体管的特性劣化。
其中， 栅极绝缘层（GI Layer )通常以等离子体增强化学气相沉积设备 ( Plasma Enhanced Chemical Vapor Deposition, PECVD )成膜而成, 氧化物 半导体层 （IGZO ) 中的氧会与外部的氢进行结合会造成薄膜晶体管组件的 电性劣化及稳定性劣化； 一般情况下， 若栅极绝缘层采用 SiOx, 则其氢含 量大约为 5%; 若采用 SiNx, 则其氢含量高达 25%左右， 而栅极绝缘层直接 与氧化物半导体层接触， 故， 毫无疑问， 若栅极绝缘层中含有的氢过高， 会 与氧化物半导体层 （IGZO ) 中的氧相结合， 从而会造成薄膜晶体管组件的 电性劣化及稳定性劣化， 因此如何控制栅极绝缘层的氢含量（特别是靠近氧 化物半导体层部份的）是氧化物薄膜晶体管组件的制程中需要考虑的重要因 素。 发明内容
本发明所要解决的技术问题在于， 提供一种薄膜晶体管、 制备方法及相 应的液晶显示器， 可以降低栅极绝缘层中的氢含量， 从而避免薄膜晶体管电 性劣化。
为了解决上述技术问题， 本发明的实施例的一方面提供了一种薄膜晶体 管， 至少包括在衬底上形成的栅极电极、 与栅极电极接触的栅极绝缘层， 和 设置于栅极绝缘层另一侧的氧化物半导体层，栅极绝缘层的氢浓度呈现浓度 梯度分布， 靠近栅极电极的部份氢浓度较高， 而靠近氧化物半导体层的部份 氢浓度较低。
其中， 氧化物半导体层含有 ZnOx, SnOx, InOx, GaOx中至少一种。 其中， 栅极绝缘层是由 SiOx, SiNx, SiOxNy或其叠层所组成。
其中， 在氧化物半导体层的外部依次形成源极电极层、 漏极电极层和保 护层。
其中， 栅极绝缘层靠近栅极电极部份的氢浓度高于 lE22 /cm3。
其中， 栅极绝缘层靠近氧化物半导体层部份的氢浓度低于 lE22 /cm3。 相应地， 本发明实施例的另一方面还提供了一种薄膜液晶管液晶显示 器， 其中， 其显示面板中所采用的薄膜液晶管至少包括在衬底上形成的栅极 电极、与栅极电极接触的栅极绝缘层和设置于栅极绝缘层另一侧的氧化物半 导体层， 其中，
栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极电极的部份氢浓度较 高， 而靠近氧化物半导体层的部份氢浓度较低。
其中， 氧化物半导体层含有 ZnOx, SnOx, InOx, GaOx中至少一种。 其中， 栅极绝缘层是由 SiOx, SiNx, SiOxNy或其叠层所组成。
其中， 在氧化物半导体层的外部依次形成源极电极层、 漏极电极层和保 护层。
其中， 栅极绝缘层靠近栅极电极部份的氢浓度高于 lE22 /cm3。
其中， 栅极绝缘层靠近氧化物半导体层部份的氢浓度低于 lE22 /cm3。 相应地， 本发明实施例的再一方面还提供了一种薄膜液晶管的制备方 法， 在栅极绝缘层成膜步骤之后， 在形成氧化物半导体层的步骤之前， 至少 包括采用高温热处理进行脱氢的步骤，使栅极绝缘层的氢浓度呈现浓度梯度 分布， 靠近栅极电极的部份氢浓度较高， 而靠近氧化物半导体层的部份氢浓 度较低。
其中， 采用高温热处理进行脱氢的步骤中的处理条件为：
采用 350°C〜400°C的真空环境进行 0.5〜1.5小时的高温脱氢热处理。 其中， 栅极绝缘层靠近栅极电极部份的氢浓度高于 1E22 /cm3, 栅极绝 缘层靠近氧化物半导体层部份的氢浓度低于 1E22 /cm3。
实施本发明实施例， 具有如下有益效果：
根据本发明的实施例，在栅极绝缘层成膜后，在氧化物半导体层成膜前， 进行高温热处理脱氢， 使栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极 电极的部份氢浓度较高， 而靠近氧化物半导体层的部份氢浓度较低。 可有效 减少栅极绝缘层（特别是靠近氧化物半导体层的部份）所含氢浓度， 避免氧 化物半导体层中的氧会与栅极绝缘层中的氢结合而导致的薄膜晶体管电性 劣化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其它的附图。
图 1是根据本发明一个实施例的薄膜晶体管的截面结构示意图； 图 2是根据本发明一个实施例的栅极绝缘层中氢浓度的曲线示意图； 图 3是根据本发明一个实施例的薄膜晶体管制备过程的示意图。
具体实施方式
下面参考附图对本发明的优选实施例进行描述。
请参照图 1所示， 示出了根据本发明一个实施例的截面结构示意图。 并 一并结合图 2,从中可以看出，本发明实施例中的薄膜晶体管包括：衬底 10、 在所述衬底 10上形成并依次排布的栅极电极 11、 栅极绝缘层 12、 氧化物半 导体层 14、 源极 /漏极电极 16、 保护层 18、 透明导电层 19。
其中， 所述栅极电极 11形成于所述衬底 10上， 所述栅极绝缘层 12— 侧接触并包覆所述栅极电极 11 , 使所述栅极电极 11与外部绝缘； 所述氧化 物半导体层 14设置于所述栅极绝缘层 12的另一侧上； 源极电极 16和漏极 电极 16分别与所述氧化物半导体层 14接触， 在所述源极电极 16和漏极电 极 16外侧设置有保护层 18; 在所述保护层 18的局部覆盖有透明导电层 19。
在所述栅极绝缘层 12 中， 其中的氢浓度呈现浓度梯度分布， 靠近栅极 电极 11的部份氢浓度较高， 而靠近氧化物半导体层 14的部份氢浓度较低， 其氢浓度的曲线示意图可参见图 2所示， 其中， 该栅极电极 11各部份的氢 浓度可以通过二次离子质谱分析法测得。 在一个实施例中， 所述栅极绝缘层 12靠近栅极电极 11部份的氢浓度高于 1E22 /cm3; 而栅极绝缘层 12靠近氧 化物半导体层 14部份的氢浓度低于 lE22 /cm3。
具体地， 所述栅极绝缘层 12是由 SiOx, SiNx, SiOxNy或上述各种物 质的叠层所组成。 所述氧化物半导体层 14含有 ZnOx, SnOx, InOx, GaOx 中至少一种。
根据本发明的实施例， 由于栅极绝缘层 12中氢浓度呈现浓度梯度分布， 靠近栅极电极 11的部份氢浓度较高， 而靠近氧化物半导体层 14的部份氢浓 度较低。可有效减少栅极绝缘层 12 (特别是靠近氧化物半导体层 14的部份） 所含氢浓度， 避免或尽可能少地减少氧化物半导体层 14 中的氧会与栅极绝 缘层 12中的氢结合而导致的薄膜晶体管电性劣化。
如图 3所示，是根据本发明一个实施例的薄膜晶体管制备过程的示意图。 下述结合图 3对本发明实施中薄膜晶体管制备过程进行进一步的说明。
首先， 在衬底 10上形成栅极电极 11和栅极绝缘层 12, 其中， 衬底 10 为玻璃衬底， 也可以是使用诸如聚对苯二曱酸乙二醇酯（PET )、 聚萘二曱酸 乙二醇酯 （PEN )、 聚酰亚胺或聚碳酸酯之类的塑料形成的膜或薄板， 还可 以是涂布有绝缘层的不锈钢衬底； 可以通过溅射法、 脉冲激光沉积法（PLD 法）、 电子束蒸镀法、 化学沉积法等形成栅极电极层 11 ; 所述栅极绝缘层 12 是由 SiOx, SiNx, SiOxNy或上述各种物质的叠层所组成， 所述栅极绝缘层 可以等离子体增强化学气相沉积设备 ( Plasma Enhanced Chemical Vapor Deposition, PECVD )成膜而成； 在其他的实施例中， 也可以直接通过光刻 法或 /和蚀刻法进行图案化来形成所述栅极电极 11和栅极绝缘层 12; 在栅极绝缘层 12成膜步骤之后， 需要进行高温热处理进行脱氢的步骤， 使所述栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极电极的部份氢浓度 较高， 而靠近氧化物半导体层的部份氢浓度较低， 具体地， 所述采用高温热 处理进行脱氢的步骤中的处理条件为： 采用 350 °C〜400 °C的真空环境进行 0.5〜1.5小时（例如 1小时）的高温脱氢热处理； 在一个实施例中， 经过该脱 氢处理后， 使所述栅极绝缘层靠近栅极电极部份的氢浓度高于 1E22 /cm3, 所述栅极绝缘层靠近氧化物半导体层部份的氢浓度低于 1E22 /cm3。
进一步形成氧化物半导体层 14, 具体地， 例如可以通过 DC溅射装置形 成所述氧化物半导体层 14,其中，所述氧化物半导体层 14含有 ZnOx, SnOx, InOx, GaOx中至少一种。
然后在氧化物半导体层 14上形成源极 /漏极电极 16,其可以通过光刻法 或 /和蚀刻法进行图案化来实现；
然后在源极 /漏极电极 16上进一步形成保护层 18, 然后在在所述保护层 18的局部覆盖有透明导电层 19;
作为选择性地步骤， 最后使用加热炉在一定温度（如 250°C )条件下在 空气中进行退火处理一定时间 （如 1小时） 以去除由于蚀刻等产生的损伤； 这样就形成了氧化物半导体薄膜晶体管。
作为本发明的另一方面， 本发明还提供了一种薄膜液晶管液晶显示器， 其显示面板中薄膜液晶管采用前述结合图 1至图 3所介绍的薄膜液晶管， 更 多的细节可对参照前述的说明， 在此不进行贅述。
实施本发明实施例， 具有如下有益效果：
根据本发明的实施例， 通过在在栅极绝缘层成膜后， 在氧化物半导体层 成膜前， 进行高温热处理脱氢， 使所述栅极绝缘层的氢浓度呈现浓度梯度分 布， 靠近栅极电极的部份氢浓度较高， 而靠近氧化物半导体层的部份氢浓度 较低。 可有效减少栅极绝缘层（特别是靠近氧化物半导体层的部份）所含氢 浓度 ,避免氧化物半导体层中的氧会与栅极绝缘层中的氢结合而导致的薄膜 晶体管电性劣化。
以上所揭露的仅为本发明较佳实施例而已， 当然不能以此来限定本发明 之权利范围， 因此等同变化， 仍属本发明所涵盖的范围。

Claims

权 利 要 求
1、 一种薄膜晶体管， 至少包括在衬底上形成的栅极电极、 与所述栅极 电极接触的栅极绝缘层和设置于所述栅极绝缘层另一侧的氧化物半导体层， 其中，
所述栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极电极的部份氢浓 度较高， 而靠近氧化物半导体层的部份氢浓度较低。
2、 如权利要求 1 所述的薄膜晶体管， 其中， 所述氧化物半导体层含有 ZnOx, SnOx, InOx, GaOx中至少一种。
3、如权利要求 2所述的薄膜晶体管， 其中， 所述栅极绝缘层是由 SiOx, SiNx, SiOxNy或其叠层所组成。
4、 如权利要求 3所述的薄膜晶体管， 其中， 在所述氧化物半导体层的 外部依次形成源极电极层、 漏极电极层和保护层。
5、 如权利要求 4所述的薄膜晶体管， 其中， 所述栅极绝缘层靠近栅极 电极部份的氢浓度高于 1E22 /cm3。
6、 如权利要求 5所述的薄膜晶体管， 其中， 所述栅极绝缘层靠近氧化 物半导体层部份的氢浓度低于 lE22 /cm3。
7、 一种薄膜液晶管液晶显示器， 其中， 其显示面板中所采用的薄膜液 晶管至少包括在衬底上形成的栅极电极、与所述栅极电极接触的栅极绝缘层 和设置于所述栅极绝缘层另一侧的氧化物半导体层， 其中，
所述栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极电极的部份氢浓 度较高， 而靠近氧化物半导体层的部份氢浓度较低。
8、 如权利要求 7所述的薄膜液晶管液晶显示器， 其中， 所述氧化物半 导体层含有 ZnOx, SnOx, InOx, GaOx中至少一种。
9、 如权利要求 8所述的薄膜液晶管液晶显示器， 其中， 所述栅极绝缘 层是由 SiOx, SiNx, SiOxNy或其叠层所组成。
10、 如权利要求 9所述的薄膜液晶管液晶显示器， 其中， 在所述氧化物 半导体层的外部依次形成源极电极层、 漏极电极层和保护层。
11、 如权利要求 10所述的薄膜液晶管液晶显示器， 其中， 所述栅极绝
12、 如权利要求 11 所述的薄膜液晶管液晶显示器， 其中， 所述栅极绝 缘层靠近氧化物半导体层部份的氢浓度低于 1E22 /cm3。
13、 一种薄膜液晶管的制备方法， 其中， 在栅极绝缘层成膜步骤之后， 在形成氧化物半导体层的步骤之前， 至少包括采用高温热处理进行脱氢的步 骤， 使所述栅极绝缘层的氢浓度呈现浓度梯度分布， 靠近栅极电极的部份氢 浓度较高， 而靠近氧化物半导体层的部份氢浓度较低。
14、 如权利要求 13所述的薄膜液晶管的制备方法， 其中， 所述采用高 温热处理进行脱氢的步骤中的处理条件为：
采用 350°C〜400°C的真空环境进行 0.5〜1.5小时的高温脱氢热处理。
15、 如权利要求 14所述的薄膜液晶管的制备方法， 其中， 所述栅极绝 缘层靠近栅极电极部份的氢浓度高于 1E22 /cm3, 所述栅极绝缘层靠近氧化 物半导体层部份的氢浓度低于 lE22 /cm3。
PCT/CN2013/077754 2013-05-16 2013-06-24 一种薄膜晶体管、制备方法及相应的液晶显示器 Ceased WO2014183317A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/981,333 US20140340604A1 (en) 2013-05-16 2013-06-24 Thin Film Transistor, Method for Manufacturing the Same, and LCD Device Having the Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310181621XA CN103311311A (zh) 2013-05-16 2013-05-16 一种薄膜晶体管、制备方法及相应的液晶显示器
CN201310181621.X 2013-05-16

Publications (1)

Publication Number Publication Date
WO2014183317A1 true WO2014183317A1 (zh) 2014-11-20

Family

ID=49136323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/077754 Ceased WO2014183317A1 (zh) 2013-05-16 2013-06-24 一种薄膜晶体管、制备方法及相应的液晶显示器

Country Status (2)

Country Link
CN (1) CN103311311A (zh)
WO (1) WO2014183317A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016004928B4 (de) * 2015-10-29 2020-08-06 Mitsubishi Electric Corporation Dünnschichttransistor-Substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944485A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 半导体装置的制造方法
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778996A (ja) * 1993-09-07 1995-03-20 Sony Corp 表示素子基板用半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944485A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 半导体装置的制造方法
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN103311311A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5704790B2 (ja) 薄膜トランジスタ、および、表示装置
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US20190214485A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
TWI405335B (zh) 半導體結構及其製造方法
CN106158978A (zh) 薄膜晶体管、阵列基板及其制备方法
US20130122649A1 (en) Method for manufacturing thin film transistor
JP2011216694A (ja) 薄膜電界効果型トランジスタおよびその製造方法
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
WO2013127337A1 (zh) 氧化物半导体薄膜晶体管及其制造方法与显示装置
WO2013104226A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示器件
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
CN105914150A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN102437059A (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN103715266A (zh) 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US20140084283A1 (en) Thin film transistor and method for manufacturing the same
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN107104150A (zh) 金属氧化物tft器件及其制作方法
CN103531637A (zh) 晶体管与其制造方法
CN105870201B (zh) Tft器件结构及其制作方法
CN104253158B (zh) 薄膜晶体管及其制造方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
WO2014183317A1 (zh) 一种薄膜晶体管、制备方法及相应的液晶显示器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13981333

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13884851

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13884851

Country of ref document: EP

Kind code of ref document: A1