WO2014166764A1 - Optoelektronischer halbleiterchip und verfahren zu seiner herstellung - Google Patents

Optoelektronischer halbleiterchip und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2014166764A1
WO2014166764A1 PCT/EP2014/056328 EP2014056328W WO2014166764A1 WO 2014166764 A1 WO2014166764 A1 WO 2014166764A1 EP 2014056328 W EP2014056328 W EP 2014056328W WO 2014166764 A1 WO2014166764 A1 WO 2014166764A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chip
optoelectronic semiconductor
sub
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/056328
Other languages
English (en)
French (fr)
Inventor
Andreas Loeffler
Tobias Meyer
Adam Bauer
Christian LEIRER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201480020969.3A priority Critical patent/CN105122473B/zh
Priority to JP2016506846A priority patent/JP6218920B2/ja
Priority to DE112014001924.0T priority patent/DE112014001924B4/de
Priority to US14/780,982 priority patent/US10475951B2/en
Publication of WO2014166764A1 publication Critical patent/WO2014166764A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present invention relates to a method for herstel ⁇ len an optoelectronic semiconductor chip according to claim 1 as well as an optoelectronic semiconductor chip according to claim. 9
  • Nitrid Halbleiterchips such as optoelectronic Nitridschreibleiterchips, already very small electrostatic discharge (ESD) permanently interred geC ⁇ or can be destroyed. If in manufacturing such semiconductor chips, a sapphire substrate having ver ⁇ turns, a crystal with a high dislocation density produced during epitaxial growth of a nitride semiconductor layer sequence. These dislocations act as leakage current paths through which leakage currents flow in the event of an ESD load, which can lead to damage or destruction of the nitride semiconductor chip.
  • ESD electrostatic discharge
  • micro-diodes to provide protection against damage caused by electrostatic discharges.
  • the microdiodes are formed by V defects arranged in an active layer of the semiconductor layer sequence.
  • the V defects are generated by choosing suitable growth parameters during the epitaxial growth of the semiconductor layer sequence. However, this also leads to a reduction of the crystal quality in areas of the active layer arranged outside the V defects, which can result in a reduced light output in the case of a light-emitting diode semiconductor chip.
  • An object of the present invention is to specify a method for producing an optoelectronic semiconductor chip. Another object of the present invention is to provide an optoelectronic semiconductor chip.
  • V defects can be generated without having to change the growth conditions for the production.
  • Specially selected growth conditions serve only to preserve the V defects. Since it is not necessary to adapt the growth conditions to the generation of the V defects, the growth of epitaxial layers having a high crystalline quality containing V defects is possible. This enables the production of ESD-stable semiconductor chips without simultaneous loss of brightness or a reduction in the light output due to crystal defects.
  • a method of manufacturing an opto-electronic semi-conductor chips comprising the steps of providing a sub ⁇ strats, for growing a first layer, performing an etching process to create V-defects, on the growth of a second layer, and growing a quantum well structure.
  • the first and second layers may Schich- th of a nitride compound semiconductor material, as in ⁇ play InGaN include.
  • this method makes it possible to produce an optoelectronic semiconductor chip in whose quantum film structure V defects are embedded. These V defects can act as ESD protection diodes connected in parallel as the quantum film structure.
  • the growth of the first layer comprises growing at least a first partial layer and a second partial layer.
  • the first sublayer to another proportion of aluminum and / or egg ⁇ NEN other indium fraction than the second sublayer.
  • the first layer allows for V-defect build-up to continue through the second layer and the quantum well structure during further growth. The subdivision of the first layer into a first sub-layer and a second sub-layer allows precise control over an indium content and / or an aluminum content and / or a doping and / or further properties of the first layer.
  • the growth of the layers can be carried out in an epitaxial system by means of, for example, MOVPE at a given reactor temperature with the addition of precursor gases such as, for example, trimethylgallium, triethylgallium, ammonia and / or hydrogen.
  • precursor gases such as, for example, trimethylgallium, triethylgallium, ammonia and / or hydrogen.
  • the growth of the second layer can be effected by means of kal ⁇ tem growth.
  • the reactor temperature during the growth of the second layer may be at least 50 K, preferably at least 100 K and more preferably at least 200 K, lower than the reactor temperature during the growth of the first layer.
  • the reac ⁇ tortemperatur is we ⁇ tendonss 700 ° C to at most 900 ° C during growth of the second layer.
  • the reactor temperature in the range between at least 700 ° C and at most 1100 ° C, preferably in a Be ⁇ range of at least 900 ° C to at most 1100 ° C, elected ⁇ who.
  • the first layer may thus be ge ⁇ grown by hot growth.
  • the method it is thus possible to grow the first layer with a smoothing hot growth, which is carried out at a reactor temperature of at least 900 ° C.
  • a hot growth in particular, a good crystalline quality of the grown up Layers result.
  • the special growth conditions of the second layer merely serve to preserve the V defects, but are not necessary for their production.
  • the generation of the V defects takes place by means of the etching method described here.
  • the first part ⁇ layer is grown with a first indium portion and the second part ⁇ layer with a second indium portion.
  • the first indium content is at least as large as the second indium content.
  • a plurality of first partial layers and second partial layers are respectively grown alternately.
  • an opening in at least one first partial layer is produced during the etching process ⁇ .
  • material of the second layer can be deposited in the opening of the first partial layer, whereby a V defect produced in the first layer continues into the second layer and the quantum well structure. Be ⁇ vorzugt the opening may at least penetrate a first partial layer completely.
  • the etching process is performed within an epitaxial growth system.
  • Advantageously ⁇ example is for carrying out the etching process, thus no removal of the layer sequence of the opto-electronic semi-conductor chips from the epitaxy installation required, making the process is quick and inexpensive to perform. Except the ⁇ a with a removal of the epitaxial system, a reciprocating ⁇ risk of pollution or damage to the Layer sequence of the optoelectronic semiconductor chips avoided before ⁇ geous legally.
  • the etching within an epitaxial system can be carried out, for example, by means of back etching in the reactor system.
  • the gallium feed ie the supply of trimethyl and / or triethylgallium
  • the supply of hydrogen can be increased and / or the supply of ammonia can be reduced.
  • a rate of incorporation of the layers ie the rate of layer growth
  • a decomposition rate of the layers ie the rate of layer dissolution during growth, predominates, for example by reactions with hydrogen, and thus becomes negative Growth rate results.
  • ⁇ carries the rate of incorporation during the normal layer-growth 2 nm to 100 nm per minute, while the decomposition rate ⁇ wears during normal layer growth than 1 nm per minute BE, whereby in a normal layer growth net positive growth rate results.
  • the incorporation rate is lower than the decomposition rate, resulting in a net negative growth rate, ie an etching process.
  • the process of growth is interrupted during the etching process ⁇ .
  • the epitaxy system is supplied with hydrogen during the etching process. Before ⁇ geous proving to hydrogen is suitable for abutment of V defects in the previously grown first layer. The supply of hydrogen can lead to the re-etching described above.
  • the etching process is performed outside of an epitaxial growth system.
  • the etching process can thereby be carried out, for example, in a specialized etching system, which enables a particularly precise controllability of the etching conditions.
  • the etching process may be a wet-chemical Etching process, for example with phosphoric acid, or a tro ⁇ ckenchemischen etching process, for example, a plasma, act.
  • An optoelectronic semiconductor chip comprises a first
  • the first layer comprises at least a first partial layer and a second partial layer.
  • the first part layer has a different Alumi ⁇ nium component and / or a different indium fraction than the second sublayer.
  • the semiconductor chip on Minim ⁇ least a V-defect, which extends at least through parts of the first layer, the second layer and the Quantenfilmstruk- structure.
  • at least a first partial layer in the region of the V defect is broken through.
  • At least a first partial layer may in particular be fully ⁇ constantly broken through in the area of the V-defect.
  • the V-defect affects this optoelectronic rule ⁇ semiconductor chip than the quantum film structure in parallel protection diode, which prevents damage to the optoelekt ⁇ tronic semiconductor chips from electrostatic discharges.
  • the layers of the optoelectronic semiconductor chip can have a high crystal quality, as a result of which a high light output can be achieved with the optoelectronic semiconductor chip.
  • the first partial layer has a first indium component and the second partial layer has a second indium component.
  • the first indium content is at least as large as the second indium content.
  • the subdivision of the first layer into the first sublayer and the second sublayer advantageously allows precise control over an indium portion of the first layer.
  • the first indium content is between 0% and 12%, preferably between 1% and 3%. In particular, the first indium content may be about 2%.
  • an optoelectronic semiconductor chip may have a particularly favorable crystal Quali ty ⁇ with a first indium fraction of that size.
  • optoelectronic semiconductor chips of the second indium content is at most 6% and BE ⁇ vorzugt 0%.
  • an optoelectronic ⁇ shear semiconductor chip may have a particularly favorable crystal quality with a second indium fraction of that size.
  • the optoelectronic semiconductor chip to follow a plurality of first sub-layers and second sub ⁇ layers alternately stacked. Tests have shown that an increase in the number of sub-layers of the first layer made a particularly advantageous crystal quality ⁇ light.
  • the first layer comprises between 2 and 100 partial layers, preferably about 20 first partial layers.
  • the first layer has a doping with a mean ⁇ doping degree between 0 and 1 ⁇ 10 A 19 per cubic centimeter, preferably a doping with a mean degree of doping between 2 ⁇ 10 A 18 per cubic centimeter and 6 ⁇ 10 A. 18 per cubic centimeter.
  • these values have proven favorable in experiments.
  • the second partial layers have a doping, while the first partial layers have no or only a small doping.
  • the first partial layers have no or only a small doping.
  • the optoelectronic semiconductor chip at least two first partial layers have dopants with different degrees of doping.
  • the doping level of the first layer in this opto ⁇ electronic semiconductor chip varies in the growth direction.
  • the optoelectronic semiconductor chips have successive first sub-layers in Rich ⁇ tung the second layer on decreasing Dotiergrade.
  • Advantage ⁇ way legally has such a doping profile in tests proved to be favorable.
  • the second layer has a thickness between 1 nm and 120 nm, preferably a thickness between 10 nm and 30 nm, more preferably a thickness between 15 nm and 25 nm. In ⁇ game as the thickness of the second layer may be about 20 nm be ⁇ wear. Experiments have shown that a second layer having such a thickness may be suitable to compensate Chen introduced during a ⁇ tzpro ⁇ zesses in the first layer defects without first in the during the etching process
  • each first partial layer has a thickness between 0.5 nm and 10 nm.
  • every second sub-layer has a thickness between 0.5 nm and 30 nm.
  • each first sub-layer may have a thickness of about 2 nm, while each second sub-layer has a thickness of about 4 nm.
  • such layer thicknesses in Versu ⁇ chen have proven to be favorable.
  • FIG. 1 shows a time-dependent growth diagram of a method for producing an optoelectronic semiconductor chip
  • FIG. 2 shows a schematic representation of a layer structure of an optoelectronic semiconductor chip.
  • FIG. 1 shows a schematic diagram of a growth diagram 100 for explaining a method 10 for producing an optoelectronic semiconductor chip 20.
  • FIG. 2 shows a highly schematic representation of a layer structure 200 of the optoelectronic semiconductor chip 20 that can be produced with the production method 10 shown in FIG .
  • the optoelectronic semiconductor chip 20 may, for example, be a light-emitting diode chip (LED chip).
  • the layer structure 200 of the optoelectronic semiconductor chip 20 includes Schich ⁇ th of a nitride compound semiconductor material.
  • the nitride compound semiconductor material may be, for example, InGaN.
  • the layer structure 200 is produced by epitaxial growth and an etching process. Is a timing of Her ⁇ approval process 10 is shown in growth graph 100 of FIG. 1 On a horizontal axis of the growth diagram 100, a progressive time 110 is shown. On a vertical axis of the growth diagram 100, an indium concentration 120 is plotted, which is in a for set time 110 in an epitaxy grown up layer of the layer structure 200.
  • the production process 10 begins with providing a substrate 210.
  • the substrate 210 may, for example Sa ⁇ phir.
  • Kgs ⁇ NEN already one or more layers are applied on the surface of the substrate 210th
  • the n-doped layer 220 has a second indium concentration 122.
  • the second indium concentration 122 is preferably at most 6% and may be, for example, the value 0.
  • the n-doped layer 220 may include, for example, GaN without indium content.
  • the n-doped layer 220 is applied with an n-doping.
  • a first layer 230 is grown.
  • the first layer 230 be ⁇ vorzugt is constructed 240 and second sub-layers 250 of a plurality of first sub-layers, which in each case follow one another alternately.
  • the second time period 112 initially includes a first portion 113 ⁇ period during which a first partial layer is grown on ⁇ 240th This is followed by a second sub-period 114 during which a second sub-layer 250 is grown. Then, in turn, followed by a first sub-period 113, during which a further first sub-layer 240 will be monitored ⁇ sen.
  • the first layer 230 may comprise between one and, for example, one hundred first sub-layers 240 and correspondingly many second sub-layers 250.
  • the ers ⁇ th layer 230 includes twenty first sub-layers 240 and twenty second sublayers 250.
  • the second period 112 corresponding to today includes many alternating first sub-periods 113 and second sub-periods 114th
  • the first partial layers 240 are preferably grown with a first indium concentration 121.
  • the second sub-layers 250 are then grown with the second indium concentration 122.
  • the first indium 121 is preferably at least as large as the second Indiumkonzentra ⁇ tion 122.
  • the first indium 121 is preferably between 0% and 12%.
  • the first indium concentration 121 in the first partial layers 240 is between 1% and 3%.
  • the first Indiumkon ⁇ concentration may be about 2% in the first sub-layers 240,121.
  • the second indium concentration 122 in the second partial layers 250 is preferably again at most 6%, particularly preferably at about 0%.
  • first partial layers 240 do not differ from the second partial layers 250 by a differing indium concentration 121, 122, but rather by a differing aluminum concentration.
  • the aluminum concentration can be between 0% and 30% in the first partial layers 240 and the second partial layers 250.
  • the aluminum concentration in the first partial layers 240 and the second partial layers 250 is preferably 0%.
  • the first partial layers 240 and the second partial layers 250 to have indium concentrations 121, 122 deviating from each other as well as differing aluminum concentrations.
  • the first layer 230 preferably has a doping with egg ⁇ nem average doping level between 0 and 1 ⁇ 10 A 19 per cubic centimeter. Particularly preferably, the first layer 230 has a doping with an average doping level of between 2 ⁇ 10 A 18 per cubic centimeter and 6 ⁇ 10 A 18 per cubic centimeter. For example, the average doping level ⁇ be about 4 ⁇ 10 A 18 per cubic centimeter.
  • the first layer 230 can be uniformly doped over its entire thickness in the growth direction. However, the degree of doping of the first layer 230 may also vary in the direction of growth of the first layer 230. In the growth direction of the first layer 230 to layer sections may alternate we ⁇ niger nanometers in area, doped and undo ⁇ oriented with respective thicknesses.
  • the first layer 230 is modulation doped.
  • the first sub-layers 240 of the first layer 230 undoped or low doped Do ⁇ animal degree.
  • the second partial layers 250 of the first layer 230 have a doping with silicon.
  • successive second partial layers 250 of the first layer 230 may have dopants with different degrees of doping.
  • the degree of doping of the second partial layers 250 of the first layer 230 preferably decreases with increasing distance from the n-doped layer 220, that is, with the passage of the second period 112.
  • An inverted doping profile is also possible in which the second partial layers 250 are lightly doped or undoped and the first partial layers 240 have a higher doping level.
  • the first partial layers 240 each have a first partial layer thickness 241 in the growth direction.
  • the second part ⁇ layers 250 of the first layer 230 have in the growth direction in each case a second partial layer thickness of 251.
  • the first partial layer thickness 241 may be between 0.5 nm and 10 nm.
  • the second partial layer thickness 251 can be between 0.5 nm and 20 nm.
  • the first Moletzdi ⁇ bridge 241 about 2 nm and the second sub-layer thickness 251 be about 4 nm.
  • the first layer 230 has, in the growth direction, a total of a first layer thickness 231, which consists of a multiplication of the sum of first partial layer thickness 241 and second partial layer thickness 251 with the number of repetitions of first partial layer 240 and second partial layer 250.
  • V-defects are defects that may, for example, have the shape of an open, growth-inverted pyramid with, for example, hexagonal base area in nitride compound semiconductor material.
  • a V defect 290 thus has the shape of a Vs opening in the growth direction.
  • V defects can be applied during epitaxial growth by choosing specific growth parameters, in particular a specific growth temperature.
  • these particular growth parameters can reduce a crystal quality of a grown during epitaxial wax ⁇ tums crystal.
  • the production method 10 for producing the layer structure 200 therefore provides for producing the V defects 290 only after the growth of the first layer 230 by means of an etching process. This has the advantage that the remaining defects between the V-regions 290 of the first layer 230 can be created with a higher Kristallqua ⁇ formality.
  • the Oberflä ⁇ che the first layer 230 may be morphologically smooth.
  • thread dislocations 291 may have formed in the n-doped layer 220 in the direction of growth. These yarn displacements 291 continue during the epitaxial growth of the first layer 230 in the second period 112 through the first layer 230.
  • the third period 115 V defects 290 formed by the etching process are preferably formed on such thread dislocations 291.
  • the etching process during the third period 115 may occur in the epitaxial growth system in which the first layer 230 has also been grown.
  • the epitaxial plant can be supplied at ⁇ play, hydrogen.
  • the epi ⁇ tactical growth is interrupted in the epitaxial growth.
  • the etching process during the third period 115 may be performed outside the epitaxy equipment.
  • the created by the etching process during the third time period 115 V defects 290 may have a defined size and egg ⁇ ne homogeneous size distribution.
  • a second layer 260 is epitaxially grown on ⁇ .
  • the second layer 260 serves to space the subsequently grown quantum well structure from the processed first layer 230.
  • the second layer 260 is preferably grown with the second indium ⁇ concentration 122, so that represents only a low indium content of between 0% and 6%, particularly preferably an indium fraction of 0 "6 / ⁇ in the second layer 260th
  • the second layer 260 is applied with a second layer thickness 261 in the growth direction.
  • the second layer thickness 261 is preferably between 1 nm and 120 nm. Particularly be ⁇ vorzugt is the second layer thickness 261 of between 10 nm and 30 nm. In particular, the second layer thickness 261 may be between 15 nm and 25 nm.
  • the second indium ⁇ concentration 122 so that represents only a low indium content of between 0% and 6%, particularly preferably an indium fraction of 0 "6 / ⁇ in the second layer 260th
  • the second layer 260 is applied with a second layer thickness 261 in the growth direction.
  • the second layer thickness 261 is preferably between 1 nm and 120 nm. Particularly be
  • Layer thickness 261 of the second layer 260 20 nm.
  • the second layer 260 is also grown in the region of the V defects 290. As a result, the V defects 290 from the first layer 230 continue through the second layer 260.
  • a quantum well structure 270 is grown.
  • the quantum well structure 270 forms an active layer of the layer structure 200 of the optoelectronic semiconductor chip 20.
  • the quantum well structure 270 partly includes in the growth direction off successive quantum wells 271 and barriers 272.
  • the quantum structure 270 may, for example, 1 to 20 quantum wells 271, preferably 3-10 Quan ⁇ tenfilme 271, particularly preferably 6 quantum wells 271, and ei ⁇ ne corresponding Number of barriers 272 have.
  • the quantum wells 271 of the quantum well structure 270 are preferably grown with a third indium concentration 123 that is higher than the first indium concentration 121.
  • the barriers 272 are preferably grown with the second indium concentration 122.
  • the barriers 272 preferably have only a small indium content of at most 6% or no indium content at all.
  • the sublayers 271, 272 of the quantum well structure 270 are also grown in the region of the V defects 290 during the growth of the quantum well structure 270, as a result of which the V defects 290 continue through the quantum well structure 270.
  • the V defects 290 form on Known manner micro-diodes, which serve to protect the optoelectronic semiconductor chip 20 from damage by an electrostatic discharge.
  • a p-doped layer 280 may subsequently be grown on the quantum-film structure 270 of the layer structure 200 of the optoelectronic semiconductor chip 20.

Landscapes

  • Led Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips umfasst Schritte zum Bereitstellen eines Substrats, zum Aufwachsen einer ersten Schicht, zum Durchführen eines Ätzprozesses,um V-Defekte anzulegen, zum Aufwachsen einer zweiten Schicht, und zum Aufwachsen einer Quantenfilmstruktur.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
Die vorliegende Erfindung betrifft ein Verfahren zum Herstel¬ len eines optoelektronischen Halbleiterchips gemäß Patentanspruch 1 sowie einen optoelektronischen Halbleiterchip gemäß Patentanspruch 9.
Es ist bekannt, dass Nitridhalbleiterchips, beispielsweise optoelektronische Nitridhalbleiterchips, bereits durch sehr kleine elektrostatische Entladungen (ESD) dauerhaft geschä¬ digt oder zerstört werden können. Wird bei der Herstellung solcher Halbleiterchips ein Saphir-aufweisendes Substrat ver¬ wendet, so entsteht beim epitaktischen Aufwachsen einer Nitridhalbleiter-Schichtenfolge ein Kristall mit einer hohen Versetzungsdichte. Diese Versetzungen wirken als Leckstrompfade, über die im Falle einer ESD-Belastung Leckströme flie- ßen, was zu einer Beschädigung oder Zerstörung des Nitridhalbleiterchips führen kann.
Zur Vermeidung von Beschädigungen durch elektrostatische Entladungen sind schützende Maßnahmen erforderlich. Aus der DE 10 2009 060 750 AI ist bekannt, einen optoelektronischen
Halbleiterchip mit in einer Halbleiterschichtenfolge inte¬ grierten Mikrodioden zu versehen, die einen Schutz vor einer Beschädigung durch elektrostatische Entladungen bewirken. Die Mikrodioden werden durch in einer aktiven Schicht der Halb- leiterschichtenfolge angeordnete V-Defekte gebildet. Die V- Defekte werden durch Wahl geeigneter Wachstumsparameter während des epitaktischen Wachstums der Halbleiterschichtenfolge erzeugt. Dies führt allerdings auch zu einer Reduzierung der Kristallqualität in außerhalb der V-Defekte angeordneten Be- reichen der aktiven Schicht, was im Falle eines Leuchtdioden- Halbleiterchips eine reduzierte Lichtleistung zur Folge haben kann . Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips anzugeben. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen optoelektronischen Halbleiterchip bereitzustellen.
Insbesondere können bei dem hier beschriebenen Verfahren V- Defekte erzeugt werden, ohne die Wachstumsbedingungen für die Erzeugung verändern zu müssen. Speziell gewählte Wachstumsbe- dingungen dienen lediglich dem Erhalt der V-Defekte. Da es nicht nötig ist, die Wachstumsbedingungen an die Erzeugung der V-Defekte anzupassen, ist das Wachstum epitaktischer Schichten mit einer hohen kristallinen Qualität, die V- Defekte enthalten, möglich. Dies ermöglicht die Herstellung ESD-stabiler Halbleiterchips ohne gleichzeitigen Verlust der Helligkeit bzw. eine Reduktion der Lichtleistung durch Kristallfehler .
Ein Verfahren zum Herstellen eines optoelektronischen Halb- leiterchips umfasst Schritte zum Bereitstellen eines Sub¬ strats, zum Aufwachsen einer ersten Schicht, zum Durchführen eines Ätzprozesses, um V-Defekte anzulegen, zum Aufwachsen einer zweiten Schicht, und zum Aufwachsen einer Quantenfilmstruktur. Die erste und die zweite Schicht können Schich- ten eines Nitrid-Verbindungshalbleitermaterials, wie bei¬ spielsweise InGaN, umfassen. Vorteilhafterweise ermöglicht dieses Verfahren die Herstellung eines optoelektronischen Halbleiterchips, in dessen Quantenfilmstruktur V-Defekte eingebettet sind. Diese V-Defekte können als der Quanten- filmstruktur parallel geschaltete ESD-Schutzdioden wirken. Vorteilhafterweise werden durch das Anlegen der V-Defekte mittels des Ätzprozesses nur geringe Morphologiestörungen in den Kristall des optoelektronischen Halbleiterchips einge¬ bracht, wodurch eine starke Reduzierung einer Lichtleistung des optoelektronischen Halbleiterchips vermieden werden kann. Der Ätzprozess ermöglicht es vorteilhafterweise außerdem, V- Defekte mit definierter Größe und homogener Größenverteilung anzulegen . In einer Ausführungsform des Verfahrens umfasst das Aufwachsen der ersten Schicht ein Aufwachsen mindestens einer ersten Teilschicht und einer zweiten Teilschicht. Dabei weist die erste Teilschicht einen anderen Aluminium-Anteil und/oder ei¬ nen anderen Indium-Anteil auf, als die zweite Teilschicht. Vorteilhafterweise ermöglicht die erste Schicht eine Anlage von V-Defekten, die sich während des weiteren Wachstums durch die zweite Schicht und die Quantenfilmstruktur fortsetzen. Die Unterteilung der ersten Schicht in eine erste Teilschicht und eine zweite Teilschicht ermöglicht eine präzise Kontrolle über einen Indium-Anteil und/oder einen Aluminium-Anteil und/oder eine Dotierung und/oder weitere Eigenschaften der ersten Schicht.
Das Aufwachsen der Schichten kann in einer Epitaxie-Anlage mittels beispielsweise MOVPE bei einer vorgegebenen Reaktortemperatur unter Zugabe von Präkursor-Gasen wie beispielsweise Trimethylgallium, Triethylgallium, Ammoniak und/oder Was- serstoff erfolgen.
Das Aufwachsen der zweiten Schicht kann hierbei mittels kal¬ tem Wachstum erfolgen. Die Reaktortemperatur während des Auf- wachsens der zweiten Schicht kann wenigstens 50 K, bevorzugt wenigstens 100 K und besonders bevorzugt wenigstens 200 K, niedriger liegen als die Reaktortemperatur während des Aufwachsens der ersten Schicht. Beispielsweise beträgt die Reak¬ tortemperatur während des Aufwachsens der zweiten Schicht we¬ nigstens 700°C bis höchstens 900°C. Für das Aufwachsen der ersten Schicht kann die Reaktortemperatur im Bereich zwischen wenigstens 700°C und höchstens 1100°C, bevorzugt in einem Be¬ reich von wenigstens 900°C bis höchstens 1100°C, gewählt wer¬ den. Die erste Schicht kann also mittels heißem Wachstum ge¬ wachsen werden. Bei dem Verfahren ist es somit möglich, die erste Schicht mit einem glättenden heißen Wachstum, welches bei einer Reaktortemperatur von wenigstens 900 °C durchgeführt wird, aufzuwachsen. Bei einem heißen Wachstum kann sich insbesondere eine gute kristalline Qualität der aufgewachsenen Schichten ergeben. Die speziellen Wachstumsbedingungen der zweiten Schicht dienen lediglich dem Erhalt der V-Defekte, sind jedoch nicht zu deren Erzeugung nötig. Die Erzeugung der V-Defekte erfolgt mittels dem hier beschriebenen Ätzverfah- ren .
In einer Ausführungsform des Verfahrens wird die erste Teil¬ schicht mit einem ersten Indium-Anteil und die zweite Teil¬ schicht mit einem zweiten Indium-Anteil aufgewachsen. Dabei ist der erste Indium-Anteil mindestens so groß wie der zweite Indium-Anteil. Die Unterteilung der ersten Schicht in die erste Teilschicht und die zweite Teilschicht ermöglicht dadurch eine präzise Kontrolle über einen Indium-Anteil der ersten Schicht.
In einer Ausführungsform des Verfahrens werden mehrere erste Teilschichten und zweite Teilschichten jeweils abwechselnd aufgewachsen. Vorteilhafterweise ergibt sich durch eine Erhö¬ hung der Zahl der Teilschichten der ersten Schicht eine im Mittel erhöhte Homogenität der ersten Schicht.
In einer Ausführungsform des Verfahrens wird während des Ätz¬ prozesses eine Öffnung in mindestens einer ersten Teilschicht erzeugt. Vorteilhafterweise kann sich in der Öffnung der ers- ten Teilschicht Material der zweiten Schicht anlagern, wodurch sich ein in der ersten Schicht erzeugter V-Defekt in die zweite Schicht und die Quantenfilmstruktur fortsetzt. Be¬ vorzugt kann die Öffnung die zumindest eine erste Teilschicht vollständig durchdringen.
In einer Ausführungsform des Verfahrens wird der Ätzprozess innerhalb einer Epitaxie-Anlage durchgeführt. Vorteilhafter¬ weise ist zur Durchführung des Ätzprozesses dadurch keine Entnahme der Schichtenfolge des optoelektronischen Halb- leiterchips aus der Epitaxie-Anlage erforderlich, wodurch das Verfahren schnell und kostengünstig durchführbar ist. Außer¬ dem wird ein mit einer Entnahme aus der Epitaxie-Anlage ein¬ hergehendes Risiko einer Verschmutzung oder Beschädigung der Schichtenfolge des optoelektronischen Halbleiterchips vor¬ teilhafterweise vermieden.
Das Ätzen innerhalb einer Epitaxie-Anlage kann beispielsweise mittels Rückätzen in der Reaktoranlage erfolgen. Hierzu kann die Gallium-Zufuhr, d.h. die Zufuhr von Trimethyl- und/oder Triethylgallium, in der Anlage stark reduziert oder vollständig unterdrückt werden. Ferner kann die Zufuhr von Wasserstoff erhöht werden und/oder die Zufuhr von Ammoniak verrin- gert werden. Hierdurch kann eine Einbaurate der Schichten, d.h. die Rate des Schichten-Zuwachses, so stark verringert werden, dass eine Zerlegungsrate der Schichten, d.h. die Rate der Schichten-Auflösung während des Wachstums, durch beispielsweise Reaktionen mit Wasserstoff überwiegt und sich da- mit eine negative Wachstumsrate ergibt. Beispielsweise be¬ trägt die Einbaurate während des normalen Schicht-Wachstums 2 nm bis 100 nm pro Minute, während die Zerlegungsrate während des normalen Schicht-Wachstums höchstens 1 nm pro Minute be¬ trägt, wodurch sich bei einem normalen Schicht-Wachstum netto eine positive Wachstumsrate ergibt. Bei einer Rückätzung ist die Einbaurate geringer als die Zerlegungsrate, wodurch sich netto eine negative Wachstumsrate, also ein Ätzprozess, ergibt . In einer Ausführungsform des Verfahrens wird während des Ätz¬ prozesses ein Wachstum unterbrochen. Dabei wird der Epitaxie- Anlage während des Ätzprozesses Wasserstoff zugeführt. Vor¬ teilhafterweise eignet sich Wasserstoff zur Anlage von V- Defekten in der zuvor aufgewachsenen ersten Schicht. Durch die Zufuhr von Wasserstoff kann es zum oben beschriebenen Rückätzen kommen.
In einer anderen Ausführungsform des Verfahrens wird der Ätzprozess außerhalb einer Epitaxie-Anlage durchgeführt. Vor- teilhafterweise kann der Ätzprozess dadurch beispielsweise in einer spezialisierten Ätzanlage erfolgen, wodurch eine besonders genaue Kontrollierbarkeit der Ätzbedingungen ermöglicht wird. Bei dem Ätzprozess kann es sich um einen nasschemischen Ätzprozess, beispielsweise mit Phosphorsäure, oder einen tro¬ ckenchemischen Ätzprozess, mit beispielsweise einem Plasma, handeln . Ein optoelektronischer Halbleiterchip umfasst eine erste
Schicht, eine zweite Schicht, die oberhalb der ersten Schicht angeordnet ist, und eine Quantenfilmstruktur, die oberhalb der zweiten Schicht angeordnet ist. Dabei umfasst die erste Schicht mindestens eine erste Teilschicht und eine zweite Teilschicht. Die erste Teilschicht weist einen anderen Alumi¬ nium-Anteil und/oder einen anderen Indium-Anteil auf als die zweite Teilschicht. Außerdem weist der Halbleiterchip mindes¬ tens einen V-Defekt auf, der sich zumindest durch Teile der ersten Schicht, der zweiten Schicht und der Quantenfilmstruk- tur erstreckt. Ferner ist mindestens eine erste Teilschicht im Bereich des V-Defekts durchbrochen. Zumindest eine erste Teilschicht kann im Bereich des V-Defekts insbesondere voll¬ ständig durchbrochen sein. Vorteilhafterweise wirkt der V-Defekt dieses optoelektroni¬ schen Halbleiterchips als der Quantenfilmstruktur parallel geschaltete Schutzdiode, die eine Beschädigung des optoelekt¬ ronischen Halbleiterchips durch elektrostatische Entladungen verhindert. Dabei können die Schichten des optoelektronischen Halbleiterchips eine hohe Kristallqualität aufweisen, wodurch mit dem optoelektronischen Halbleiterchip eine hohe Lichtleistung erzielbar ist.
In einer Ausführungsform des optoelektronischen Halbleiter- chips weist die erste Teilschicht einen ersten Indium-Anteil und die zweite Teilschicht einen zweiten Indium-Anteil auf. Dabei ist der erste Indium-Anteil mindestens so groß wie der zweite Indium-Anteil. Die Unterteilung der ersten Schicht in die erste Teilschicht und die zweite Teilschicht ermöglicht vorteilhafterweise eine präzise Kontrolle über einen Indium- Anteil der ersten Schicht. In einer Ausführungsform des optoelektronischen Halbleiterchips beträgt der erste Indium-Anteil zwischen 0 % und 12 %, bevorzugt zwischen 1 % und 3 %. Insbesondere kann der erste Indium-Anteil etwa 2 % betragen. Versuche haben gezeigt, dass ein optoelektronischer Halbleiterchip mit einem ersten Indium-Anteil dieser Größe eine besonders günstige Kristallquali¬ tät aufweisen kann.
In einer Ausführungsform des optoelektronischen Halbleiter- chips beträgt der zweite Indium-Anteil höchstens 6 % und be¬ vorzugt 0 %. Versuche haben gezeigt, dass ein optoelektroni¬ scher Halbleiterchip mit einem zweiten Indium-Anteil dieser Größe eine besonders günstige Kristallqualität aufweisen kann .
In einer Ausführungsform des optoelektronischen Halbleiterchips folgen mehrere erste Teilschichten und zweite Teil¬ schichten abwechselnd aufeinander. Versuche haben ergeben, dass eine Erhöhung der Zahl der Teilschichten der ersten Schicht eine besonders vorteilhafte Kristallqualität ermög¬ licht .
In einer Ausführungsform des optoelektronischen Halbleiterchips umfasst die erste Schicht zwischen 2 und 100 Teil- schichten, bevorzugt etwa 20 erste Teilschichten. Versuche haben ergeben, dass eine erste Schicht mit dieser Anzahl an Teilschichten einen optoelektronischen Halbleiterchip mit einer besonders günstigen Kristallqualität ermöglicht. In einer Ausführungsform des optoelektronischen Halbleiterchips weist die erste Schicht eine Dotierung mit einem mitt¬ leren Dotiergrad zwischen 0 und 1 χ 10A19 pro Kubikzentimeter auf, bevorzugt eine Dotierung mit einem mittleren Dotiergrad zwischen 2 χ 10A18 pro Kubikzentimeter und 6 χ 10A18 pro Ku- bikzentimeter . Vorteilhafterweise haben sich diese Werte in Versuchen als günstig erwiesen. In einer Ausführungsform des optoelektronischen Halbleiterchips weisen die zweiten Teilschichten eine Dotierung auf, während die ersten Teilschichten keine oder nur eine geringe Dotierung aufweisen. Vorteilhafterweise weist die erste
Schicht dann insgesamt eine Modulationsdotierung auf. Es ist auch ein umgekehrtes Dotierprofil möglich, bei dem die zwei¬ ten Teilschichten gering dotiert oder undotiert sind und die ersten Teilschichten einen höheren Dotiergrad aufweisen. In einer Ausführungsform des optoelektronischen Halbleiterchips weisen mindestens zwei erste Teilschichten Dotierungen mit unterschiedlichen Dotiergraden auf. Vorteilhafterweise variiert der Dotiergrad der ersten Schicht bei diesem opto¬ elektronischen Halbleiterchip in Wachstumsrichtung.
In einer Ausführungsform des optoelektronischen Halbleiterchips weisen aufeinanderfolgende erste Teilschichten in Rich¬ tung der zweiten Schicht abnehmende Dotiergrade auf. Vorteil¬ hafterweise hat sich ein derartiges Dotierprofil in Versuchen als günstig erwiesen.
In einer Ausführungsform des optoelektronischen Halbleiterchips weist die zweite Schicht eine Dicke zwischen 1 nm und 120 nm auf, bevorzugt eine Dicke zwischen 10 nm und 30 nm, besonders bevorzugt eine Dicke zwischen 15 nm und 25 nm. Bei¬ spielsweise kann die Dicke der zweiten Schicht etwa 20 nm be¬ tragen. Versuche haben gezeigt, dass eine zweite Schicht mit derartiger Dicke sich dazu eignen kann, während eines Ätzpro¬ zesses in die erste Schicht eingebrachte Defekte auszuglei- chen, ohne dabei während des Ätzprozesses in der ersten
Schicht angelegte V-Defekte zu schließen.
In einer Ausführungsform des optoelektronischen Halbleiterchips weist jede erste Teilschicht eine Dicke zwischen 0,5 nm und 10 nm auf. Dabei weist jede zweite Teilschicht eine Dicke zwischen 0,5 nm und 30 nm auf. Beispielsweise kann jede erste Teilschicht eine Dicke von etwa 2 nm aufweisen, während jede zweite Teilschicht eine Dicke von etwa 4 nm aufweist. Vor- teilhafterweise haben sich derartige Schichtdicken in Versu¬ chen als günstig erwiesen.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen
Figur 1 ein zeitabhängiges Wachstumsdiagramm eines Verfahrens zum Herstellen eines optoelektronischen Halbleiterchips; und Figur 2 eine schematische Darstellung einer Schichtstruktur eines optoelektronischen Halbleiterchips.
Figur 1 zeigt in schematischer Darstellung ein Wachstumsdiagramm 100 zur Erläuterung eines Verfahrens 10 zur Herstellung eines optoelektronischen Halbleiterchips 20. Figur 2 zeigt in stark schematisierter Darstellung eine Schichtstruktur 200 des optoelektronischen Halbleiterchips 20, die mit dem in Fi¬ gur 1 gezeigten Herstellungsverfahren 10 herstellbar ist. Der optoelektronische Halbleiterchip 20 kann beispielsweise ein Leuchtdioden-Chip (LED-Chip) sein. Die Schichtstruktur 200 des optoelektronischen Halbleiterchips 20 umfasst Schich¬ ten eines Nitrid-Verbindungshalbleitermaterials. Das Nitrid- Verbindungshalbleitermaterial kann beispielsweise InGaN sein.
Die Schichtstruktur 200 wird durch epitaktisches Wachstum und einen Ätzprozess hergestellt. Ein zeitlicher Ablauf des Her¬ stellungsverfahrens 10 ist im Wachstumsdiagramm 100 der Figur 1 dargestellt. Auf einer horizontalen Achse des Wachstumsdia- gramms 100 ist eine fortschreitende Zeit 110 dargestellt. Auf einer vertikalen Achse des Wachstumsdiagramms 100 ist eine Indiumkonzentration 120 aufgetragen, die sich in einer zur jeweiligen Zeit 110 in einer Epitaxieanlage aufgewachsenen Schicht der Schichtstruktur 200 einstellt.
Das Herstellungsverfahren 10 beginnt mit der Bereitstellung eines Substrats 210. Das Substrat 210 kann beispielsweise Sa¬ phir aufweisen. Vor der Durchführung der nachfolgend erläuterten Verfahrensschritte des Herstellungsverfahrens 10 kön¬ nen auf der Oberfläche des Substrats 210 bereits eine oder mehrere Schichten angelegt werden.
Während eines ersten Zeitraums 111 wird eine n-dotierte
Schicht 220 aufgewachsen. Die n-dotierte Schicht 220 weist eine zweite Indiumkonzentration 122 auf. Die zweite Indiumkonzentration 122 beträgt bevorzugt höchstens 6 % und kann beispielsweise den Wert 0 betragen. In diesem Fall kann die n-dotierte Schicht 220 beispielsweise GaN ohne Indium-Anteil aufweisen. Die n-dotierte Schicht 220 wird mit einer n- Dotierung angelegt. Während eines zweiten Zeitraums 112, der dem ersten Zeitraum 111 nachfolgt, wird eine erste Schicht 230 aufgewachsen. Be¬ vorzugt wird die erste Schicht 230 aus einer Mehrzahl erster Teilschichten 240 und zweiter Teilschichten 250 aufgebaut, die jeweils abwechselnd aufeinander folgen. In diesem Fall umfasst der zweite Zeitraum 112 zunächst einen ersten Teil¬ zeitraum 113, während dessen eine erste Teilschicht 240 auf¬ gewachsen wird. Anschließend folgt ein zweiter Teilzeitraum 114, während dessen eine zweite Teilschicht 250 aufgewachsen wird. Hierauf folgt wiederum ein erster Teilzeitraum 113, während dessen eine weitere erste Teilschicht 240 aufgewach¬ sen wird. Anschließend folgt ein erneuter zweiter Teilzeit¬ raum 114, der zum Aufwachsen einer weiteren zweiten Teilschicht 250 dient. Diese Abfolge setzt sich während des ge¬ samten zweiten Zeitraums 112 wiederholt fort, bis die erste Schicht 230 mit den mehreren abwechselnd aufeinander folgenden ersten Teilschichten 240 und zweiten Teilschichten 250 vollständig aufgewachsen ist. Die erste Schicht 230 kann zwischen eine und beispielsweise einhundert erste Teilschichten 240 und entsprechend viele zweite Teilschichten 250 umfassen. Bevorzugt umfasst die ers¬ te Schicht 230 zwanzig erste Teilschichten 240 und zwanzig zweite Teilschichten 250. Der zweite Zeitraum 112 umfasst entsprechend viele einander abwechselnde erste Teilzeiträume 113 und zweite Teilzeiträume 114.
Die ersten Teilschichten 240 werden bevorzugt mit einer ers- ten Indiumkonzentration 121 aufgewachsen. Die zweiten Teilschichten 250 werden dann mit der zweiten Indiumkonzentration 122 aufgewachsen. Dabei ist die erste Indiumkonzentration 121 bevorzugt mindestens so groß wie die zweite Indiumkonzentra¬ tion 122. Die erste Indiumkonzentration 121 beträgt bevorzugt zwischen 0 % und 12 %. Besonders bevorzugt beträgt die erste Indiumkonzentration 121 in den ersten Teilschichten 240 zwischen 1 % und 3 %. Beispielsweise kann die erste Indiumkon¬ zentration 121 in den ersten Teilschichten 240 etwa 2 % betragen. Die zweite Indiumkonzentration 122 in den zweiten Teilschichten 250 liegt bevorzugt wiederum bei höchstens 6 %, besonders bevorzugt bei etwa 0 %.
Es ist auch möglich, dass sich die ersten Teilschichten 240 nicht durch eine abweichende Indiumkonzentration 121, 122 von den zweiten Teilschichten 250 unterscheiden, sondern durch eine abweichende Aluminiumkonzentration. Die Aluminiumkonzentration kann dabei in den ersten Teilschichten 240 und den zweiten Teilschichten 250 jeweils zwischen 0 % und 30 % liegen. Bevorzugt beträgt die Aluminiumkonzentration in den ers- ten Teilschichten 240 und den zweiten Teilschichten 250 aber 0 %. Es ist auch möglich, dass die ersten Teilschichten 240 und die zweiten Teilschichten 250 sowohl voneinander abweichende Indiumkonzentrationen 121, 122 als auch voneinander abweichende Aluminiumkonzentrationen aufweisen.
Die erste Schicht 230 weist bevorzugt eine Dotierung mit ei¬ nem mittleren Dotiergrad zwischen 0 und 1 χ 10A19 pro Kubikzentimeter auf. Besonders bevorzugt weist die erste Schicht 230 eine Dotierung mit einem mittleren Dotiergrad auf, der zwischen 2 χ 10A18 pro Kubikzentimeter und 6 χ 10A18 pro Kubikzentimeter liegt. Beispielsweise kann der mittlere Dotier¬ grad bei etwa 4 χ 10A18 pro Kubikzentimeter liegen.
Die erste Schicht 230 kann dabei über ihre gesamte Dicke in Wachstumsrichtung gleichmäßig dotiert sein. Der Dotiergrad der ersten Schicht 230 kann in Wachstumsrichtung der ersten Schicht 230 allerdings auch variieren. In Wachstumsrichtung der ersten Schicht 230 können sich auch dotierte und undo¬ tierte Schichtabschnitte mit jeweiligen Dicken im Bereich we¬ niger Nanometer abwechseln.
In einer bevorzugten Ausführungsform ist die erste Schicht 230 modulationsdotiert. Dabei sind die ersten Teilschichten 240 der ersten Schicht 230 undotiert oder mit geringem Do¬ tiergrad dotiert. Die zweiten Teilschichten 250 der ersten Schicht 230 weisen eine Dotierung mit Silizium auf. Dabei können aufeinanderfolgende zweite Teilschichten 250 der ers- ten Schicht 230 Dotierungen mit unterschiedlichen Dotiergraden aufweisen. Bevorzugt nimmt der Dotiergrad der zweiten Teilschichten 250 der ersten Schicht 230 mit zunehmendem Abstand von der n-dotierten Schicht 220, also mit dem Ablauf des zweiten Zeitraums 112, ab. Es ist auch ein umgekehrtes Dotierprofil möglich, bei dem die zweiten Teilschichten 250 gering dotiert oder undotiert sind und die ersten Teilschichten 240 einen höheren Dotiergrad aufweisen.
Die ersten Teilschichten 240 weisen in Wachstumsrichtung je- weils eine erste Teilschichtdicke 241 auf. Die zweiten Teil¬ schichten 250 der ersten Schicht 230 weisen in Wachstumsrichtung jeweils eine zweite Teilschichtdicke 251 auf. Die erste Teilschichtdicke 241 kann zwischen 0,5 nm und 10 nm liegen. Die zweite Teilschichtdicke 251 kann zwischen 0,5 nm und 20 nm liegen. Beispielsweise können die erste Teilschichtdi¬ cke 241 etwa 2 nm und die zweite Teilschichtdicke 251 etwa 4 nm betragen. Die erste Schicht 230 weist in Wachstumsrichtung insgesamt eine erste Schichtdicke 231 auf, die sich aus einer Multiplikation der Summe von erster Teilschichtdicke 241 und zweiter Teilschichtdicke 251 mit der Zahl der Wiederholungen von erster Teilschicht 240 und zweiter Teilschicht 250 ergibt.
Während eines dritten Zeitraums 115, der dem zweiten Zeitraum 112 zeitlich nachfolgt, wird ein Ätzprozess durchgeführt, um V-Defekte in der ersten Schicht 230 der Schichtstruktur 200 anzulegen. V-Defekte (V-Pits) stellen Defekte dar, die in Nitrid-Verbindungshalbleitermaterial beispielsweise die Form einer offenen, in Wachstumsrichtung invertierten Pyramide mit einer beispielsweise hexagonalen Grundfläche aufweisen können. In der Querschnittsdarstellung der Figur 2 hat ein V- Defekt 290 somit die Form eines sich in Wachstumsrichtung öffnenden Vs .
Es ist bekannt, dass V-Defekte während eines epitaktischen Wachstums durch eine Wahl spezieller Wachstumsparameter, insbesondere einer speziellen Wachstumstemperatur, angelegt wer- den können. Diese speziellen Wachstumsparameter können jedoch eine Kristallqualität eines während des epitaktischen Wachs¬ tums gewachsenen Kristalls reduzieren. Das Herstellungsverfahren 10 zur Herstellung der Schichtstruktur 200 sieht daher vor, die V-Defekte 290 erst nach dem Aufwachsen der ersten Schicht 230 mittels eines Ätzprozesses zu erzeugen. Dies hat den Vorteil, dass die zwischen den V-Defekten 290 verbleibenden Bereiche der ersten Schicht 230 mit höherer Kristallqua¬ lität angelegt werden können. Insbesondere kann die Oberflä¬ che der ersten Schicht 230 morphologisch glatter sein.
Bereits während des Aufwachsens der n-dotierten Schicht 220 im ersten Zeitraum 111 können sich in der n-dotierten Schicht 220 sich in Wachstumsrichtung erstreckende Fadenversetzungen 291 (threading dislocations ) gebildet haben. Diese Fadenver- Setzungen 291 setzen sich auch während des epitaktischen Wachstums der ersten Schicht 230 im zweiten Zeitraum 112 durch die erste Schicht 230 fort. Die im dritten Zeitraum 115 mittels des Ätzprozesses gebildeten V-Defekte 290 bilden sich bevorzugt an solchen Fadenversetzungen 291.
Durch den Ätzprozess im dritten Zeitraum 115 wird im Bereich der angelegten V-Defekte 290 ein Teil der ersten Schicht 230 mit den ersten Teilschichten 240 und den zweiten Teilschichten 250 entfernt. Dadurch werden zumindest eine oder mehrere der ersten Teilschichten 240 der ersten Schicht 230 vollständig durchbrochen, sodass sich eine Öffnung 292 in diesen ers- ten Teilschichten 240 bildet. Auch in den zweiten Teilschichten 250 der ersten Schicht 230 bilden sich entsprechende Öff¬ nungen .
Der Ätzprozess während des dritten Zeitraums 115 kann in der Epitaxie-Anlage erfolgen, in der auch die erste Schicht 230 aufgewachsen wurde. Hierzu kann der Epitaxie-Anlage bei¬ spielsweise Wasserstoff zugeführt werden. Dabei wird das epi¬ taktische Wachstum in der Epitaxie-Anlage unterbrochen. Alternativ kann der Ätzprozess während des dritten Zeitraums 115 auch außerhalb der Epitaxie-Anlage durchgeführt werden.
Die durch den Ätzprozess während des dritten Zeitraums 115 angelegten V-Defekte 290 können eine definierte Größe und ei¬ ne homogene Größenverteilung aufweisen.
Während eines vierten Zeitraums 116, der dem dritten Zeitraum 115 nachfolgt, wird eine zweite Schicht 260 epitaktisch auf¬ gewachsen. Die zweite Schicht 260 dient dazu, die nachfolgend aufgewachsene Quantenfilmstruktur von der bearbeiteten ersten Schicht 230 zu beabstanden.
Die zweite Schicht 260 wird bevorzugt mit der zweiten Indium¬ konzentration 122 aufgewachsen, sodass sich in der zweiten Schicht 260 ein nur geringer Indium-Anteil zwischen 0 % und 6 %, besonders bevorzugt ein Indium-Anteil von 0 "6 / θϊΠ stellt . Die zweite Schicht 260 wird mit einer zweiten Schichtdicke 261 in Wachstumsrichtung angelegt. Die zweite Schichtdicke 261 liegt bevorzugt zwischen 1 nm und 120 nm. Besonders be¬ vorzugt liegt die zweite Schichtdicke 261 zwischen 10 nm und 30 nm. Insbesondere kann die zweite Schichtdicke 261 zwischen 15 nm und 25 nm liegen. Beispielsweise kann die zweite
Schichtdicke 261 der zweiten Schicht 260 20 nm betragen.
Die zweite Schicht 260 wird auch im Bereich der V-Defekte 290 aufgewachsen. Hierdurch setzen sich die V-Defekte 290 aus der ersten Schicht 230 durch die zweite Schicht 260 fort.
Während eines fünften Zeitraums 117, der dem vierten Zeitraum 116 zeitlich nachfolgt, wird eine Quantenfilmstruktur 270 aufgewachsen. Die Quantenfilmstruktur 270 bildet eine aktive Schicht der Schichtstruktur 200 des optoelektronischen Halbleiterchips 20.
Die Quantenfilmstruktur 270 umfasst in Wachstumsrichtung ab- wechselnd aufeinander folgende Quantenfilme 271 und Barrieren 272. Die Quantenfilmstruktur 270 kann beispielsweise zwischen 1 und 20 Quantenfilme 271, bevorzugt zwischen 3 und 10 Quan¬ tenfilme 271, besonders bevorzugt 6 Quantenfilme 271, und ei¬ ne entsprechende Anzahl an Barrieren 272 aufweisen.
Die Quantenfilme 271 der Quantenfilmstruktur 270 werden bevorzugt mit einer dritten Indiumkonzentration 123 aufgewachsen, die höher als die erste Indiumkonzentration 121 ist. Die Barrieren 272 werden bevorzugt mit der zweiten Indiumkonzent- ration 122 aufgewachsen. Somit weisen die Barrieren 272 bevorzugt einen nur geringen Indium-Anteil von höchstens 6 % oder überhaupt keinen Indium-Anteil auf.
Die Teilschichten 271, 272 der Quantenfilmstruktur 270 werden während des Wachstums der Quantenfilmstruktur 270 auch im Bereich der V-Defekte 290 aufgewachsen, wodurch sich die V- Defekte 290 durch die Quantenfilmstruktur 270 fortsetzen. In der Quantenfilmstruktur 270 bilden die V-Defekte 290 auf be- kannte Weise Mikrodioden, die einem Schutz des optoelektronischen Halbleiterchips 20 vor einer Beschädigung durch eine elektrostatische Entladung dienen. In einem weiteren Schritt des Herstellungsverfahrens 10, der im Wachstumsdiagramm 100 der Figur 1 nicht dargestellt ist, kann nachfolgend noch eine p-dotierte Schicht 280 auf der Quantenfilmstruktur 270 der Schichtstruktur 200 des optoelektronischen Halbleiterchips 20 aufgewachsen werden.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abge- leitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
Die vorliegende Anmeldung beansprucht die Priorität der deut¬ schen Anmeldung DE 102013103602.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren (10) zum Herstellen eines optoelektronischen Halbleiterchips (20)
mit folgenden Schritten:
- Bereitstellen eines Substrats (210);
- Aufwachsen einer ersten Schicht (230);
- Durchführen eines Ätzprozesses, um V-Defekte (290) an- zulegen;
- Aufwachsen einer zweiten Schicht (260);
- Aufwachsen einer Quantenfilmstruktur (270).
2. Verfahren (10) nach dem vorherigen Anspruch,
wobei während des Ätzprozesses eine Öffnung (292) in min¬ destens einer ersten Teilschicht (240) erzeugt wird.
3. Verfahren (10) nach dem vorherigen Anspruch,
wobei die Öffnung (292) die zumindest eine erste Teil- schicht (240) vollständig durchbricht.
4. Verfahren (10) nach einem der vorherigen Ansprüche,
wobei das Aufwachsen der ersten Schicht (230) ein Auf¬ wachsen mindestens einer ersten Teilschicht (240) und ei- ner zweiten Teilschicht (250) umfasst,
wobei die erste Teilschicht (240) einen anderen Alumini¬ um-Anteil und/oder einen anderen Indium-Anteil (121) auf¬ weist, als die zweite Teilschicht (250) . 5. Verfahren (10) nach dem vorherigen Anspruch,
wobei die erste Teilschicht (240) mit einem ersten Indi¬ um-Anteil (121) und die zweite Teilschicht (250) mit ei¬ nem zweiten Indium-Anteil (122) aufgewachsen wird, wobei der erste Indium-Anteil (121) mindestens so groß wie der zweite Indium-Anteil (122) ist. Verfahren (10) nach einem der vorherigen Ansprüche, wobei mehrere erste Teilschichten (240) und zweite Teil¬ schichten (250) jeweils abwechselnd aufgewachsen werden.
Verfahren (10) nach einem der vorhergehenden Ansprüche, wobei der Ätzprozess innerhalb einer Epitaxie-Anlage durchgeführt wird.
Verfahren (10) nach dem vorherigen Anspruch,
wobei während des Ätzprozesses ein Wachstum unterbrochen ist,
wobei der Epitaxie-Anlage während des Ätzprozesses Was¬ serstoff zugeführt wird.
Verfahren (10) nach einem der vorherigen Ansprüche, wobei der Ätzprozess außerhalb einer Epitaxie-Anlage durchgeführt wird.
Optoelektronischer Halbleiterchip (20)
mit einer ersten Schicht (230),
einer zweiten Schicht (260), die oberhalb der ersten Schicht (230) angeordnet ist,
und einer Quantenfilmstruktur (270), die oberhalb der zweiten Schicht (260) angeordnet ist,
wobei die erste Schicht (230) mindestens eine erste Teil¬ schicht (240) und eine zweite Teilschicht (250) umfasst, wobei die erste Teilschicht (240) einen anderen Alumini¬ um-Anteil und/oder einen anderen Indium-Anteil (121) auf¬ weist, als die zweite Teilschicht (250),
wobei der Halbleiterchip (20) mindestens einen V-Defekt (290) aufweist, der sich zumindest durch Teile der ersten Schicht (230), der zweiten Schicht (260) und der Quanten¬ filmstruktur (270) erstreckt,
wobei mindestens eine erste Teilschicht (240) im Bereich des V-Defekts (290) durchbrochen ist.
Optoelektronischer Halbleiterchip (20) nach einem der vorherigen Ansprüche, wobei die erste Teilschicht (240) einen ersten Indium- Anteil (121) und die zweite Teilschicht (250) einen zwei¬ ten Indium-Anteil (122) aufweist,
wobei der erste Indium-Anteil (121) mindestens so groß wie der zweite Indium-Anteil (122) ist.
12. Optoelektronischer Halbleiterchip (20) nach dem vorherigen Anspruch,
wobei der erste Indium-Anteil (121) zwischen 0 % und 12 %, bevorzugt zwischen 1 % und 3 %, beträgt.
13. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei der zweite Indium-Anteil (122) höchstens 6 % und bevorzugt 0 % beträgt.
14. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei mehrere erste Teilschichten (240) und zweite Teil- schichten (250) abwechselnd aufeinanderfolgen.
15. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei die erste Schicht (230) zwischen 2 und 100, bevor- zugt 20, erste Teilschichten (240) umfasst.
16. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei die erste Schicht (230) eine Dotierung mit einem mittleren Dotiergrad zwischen 0 und 1 χ 10A19 pro Kubik¬ zentimeter aufweist, bevorzugt eine Dotierung mit einem mittleren Dotiergrad zwischen 2 χ 10A18 pro Kubikzentime¬ ter und 6 x 10A18 pro Kubikzentimeter. 17. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei mindestens zwei erste Teilschichten (240) Dotierun¬ gen mit unterschiedlichen Dotiergraden aufweisen. Optoelektronischer Halbleiterchip (20) nach einem der vorherigen Ansprüche,
wobei aufeinanderfolgende erste Teilschichten (240) in Richtung der zweiten Schicht (260) abnehmende Dotiergrade aufweisen .
Optoelektronischer Halbleiterchip (20) nach einem der vorherigen Ansprüche,
wobei die zweite Schicht (260) eine Dicke (261) zwischen 1 nm und 120 nm aufweist, bevorzugt eine Dicke (261) zwi sehen 10 nm und 30 nm, besonders bevorzugt eine Dicke (261) zwischen 15 nm und 25 nm. 20. Optoelektronischer Halbleiterchip (20) nach einem der
vorherigen Ansprüche,
wobei jede erste Teilschicht (240) eine Dicke (241) zwi¬ schen 0,5 nm und 10 nm aufweist,
wobei jede zweite Teilschicht (250) eine Dicke (251) zwi- sehen 0,5 nm und 30 nm aufweist.
PCT/EP2014/056328 2013-04-10 2014-03-28 Optoelektronischer halbleiterchip und verfahren zu seiner herstellung Ceased WO2014166764A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480020969.3A CN105122473B (zh) 2013-04-10 2014-03-28 光电子半导体芯片及其制造方法
JP2016506846A JP6218920B2 (ja) 2013-04-10 2014-03-28 オプトエレクトロニクス半導体チップ及びその製造方法
DE112014001924.0T DE112014001924B4 (de) 2013-04-10 2014-03-28 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
US14/780,982 US10475951B2 (en) 2013-04-10 2014-03-28 Optoelectronic semiconductor chip and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013103602.3 2013-04-10
DE102013103602.3A DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
WO2014166764A1 true WO2014166764A1 (de) 2014-10-16

Family

ID=50389445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/056328 Ceased WO2014166764A1 (de) 2013-04-10 2014-03-28 Optoelektronischer halbleiterchip und verfahren zu seiner herstellung

Country Status (6)

Country Link
US (1) US10475951B2 (de)
JP (2) JP6218920B2 (de)
CN (1) CN105122473B (de)
DE (2) DE102013103602A1 (de)
TW (1) TWI524554B (de)
WO (1) WO2014166764A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
JP2019519101A (ja) * 2016-05-20 2019-07-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 改善された効率を有する部品およびその製造方法
JP2019165236A (ja) * 2015-03-26 2019-09-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102015112944A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102016103346B4 (de) 2016-02-25 2025-04-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US11557695B2 (en) * 2020-02-04 2023-01-17 Seoul Viosys Co., Ltd. Single chip multi band LED
US20240222938A1 (en) * 2021-05-05 2024-07-04 Nilt Switzerland Gmbh Manufacturing of surface emitting lasers including an integrated metastructure
CN117672809A (zh) * 2022-08-26 2024-03-08 苏州晶湛半导体有限公司 一种半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246612A1 (en) * 2005-04-29 2006-11-02 Emerson David T Light emitting devices with active layers that extend into opened pits
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2398076A2 (de) * 2010-06-21 2011-12-21 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung, Herstellungsverfahren dafür, Gehäuse für lichtemittierende Vorrichtung und Beleuchtungssystem damit
US20120032137A1 (en) * 2010-08-09 2012-02-09 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US20130037779A1 (en) * 2011-08-12 2013-02-14 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US127402A (en) * 1872-06-04 Improvement in apparatus for burning hydrocarbon vapors
JPH07183618A (ja) 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
AU2002219978A1 (en) * 2000-11-30 2002-06-11 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
FR2898434B1 (fr) * 2006-03-13 2008-05-23 Centre Nat Rech Scient Diode electroluminescente blanche monolithique
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
TWI425558B (zh) * 2008-08-11 2014-02-01 台灣積體電路製造股份有限公司 形成電路結構的方法
KR101101135B1 (ko) * 2008-10-01 2012-01-05 삼성엘이디 주식회사 액정고분자를 이용한 발광다이오드 패키지
KR101629733B1 (ko) * 2008-11-14 2016-06-21 소이텍 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102009023351A1 (de) * 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
US8232568B2 (en) 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR100993085B1 (ko) * 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
DE102009060747B4 (de) 2009-12-30 2025-01-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
US8748932B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device having curved top surface with fine unevenness
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
JP2012169383A (ja) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
WO2013109628A1 (en) * 2012-01-17 2013-07-25 Ramgoss, Inc. Rotated channel semiconductor field effect transistor
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101903361B1 (ko) * 2012-03-07 2018-10-04 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
WO2014209393A1 (en) * 2013-06-28 2014-12-31 Intel Corporation NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
KR102167518B1 (ko) * 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
WO2015148544A1 (en) * 2014-03-26 2015-10-01 University Of Houston System Compact solid-state neutron detector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246612A1 (en) * 2005-04-29 2006-11-02 Emerson David T Light emitting devices with active layers that extend into opened pits
US20090014713A1 (en) * 2007-07-12 2009-01-15 Sang Won Kang Nitride semiconductor light emitting device and fabrication method thereof
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2398076A2 (de) * 2010-06-21 2011-12-21 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung, Herstellungsverfahren dafür, Gehäuse für lichtemittierende Vorrichtung und Beleuchtungssystem damit
US20120032137A1 (en) * 2010-08-09 2012-02-09 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US20130037779A1 (en) * 2011-08-12 2013-02-14 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165236A (ja) * 2015-03-26 2019-09-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法
US10910516B2 (en) 2015-03-26 2021-02-02 Osram Oled Gmbh Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
JP7050717B2 (ja) 2015-03-26 2022-04-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
JP2019519101A (ja) * 2016-05-20 2019-07-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 改善された効率を有する部品およびその製造方法
US10862003B2 (en) 2016-05-20 2020-12-08 Osram Old Gmbh Component having enhanced efficiency and method for production thereof

Also Published As

Publication number Publication date
CN105122473A (zh) 2015-12-02
JP2016518712A (ja) 2016-06-23
DE102013103602A1 (de) 2014-10-16
US20160056326A1 (en) 2016-02-25
CN105122473B (zh) 2018-08-07
TW201501355A (zh) 2015-01-01
US10475951B2 (en) 2019-11-12
JP6509284B2 (ja) 2019-05-08
JP6218920B2 (ja) 2017-10-25
DE112014001924A5 (de) 2016-01-07
TWI524554B (zh) 2016-03-01
DE112014001924B4 (de) 2024-06-13
JP2017208566A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
WO2014166764A1 (de) Optoelektronischer halbleiterchip und verfahren zu seiner herstellung
EP2519981B1 (de) Optoelektronischer halbleiterchip
DE19680872B4 (de) Verfahren zur Herstellung eines Licht emittierenden Elements
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112012001920B4 (de) Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102015104665A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
EP1901357A2 (de) Optoelektronischer Halbleiterchip
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012217644A1 (de) Optoelektronisches Bauelement
WO2021063819A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112012005796T5 (de) Photoaktive Bauelemente mit einer verbesserten Verteilung von Ladungsträgern sowie Verfahren zum Ausbilden derselben
DE102009019281B4 (de) Oberflächenbehandlungsverfahren für Gruppe-III-Nitrid-Halbleiter und Verfahren zum Herstellen desselben
DE69428556T2 (de) Lichtemittierende II-VI-Halbleitervorrichtung und deren Herstellungsmethode
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2025087783A1 (de) Halbleiterkörper, halbleiterlaser und verfahren zur herstellung eines halbleiterlasers
DE102019217229A1 (de) Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE19539364C2 (de) Epitaxialstruktur für eine lichtemittierende GaP-Diode
WO2014173950A1 (de) Optoelekronisches gan-basiertes bauelement mit erhöhter esd resistenz durch ein übergitter und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14713136

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14780982

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016506846

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014001924

Country of ref document: DE

Ref document number: 1120140019240

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014001924

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14713136

Country of ref document: EP

Kind code of ref document: A1