JP7050717B2 - オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法 - Google Patents

オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法 Download PDF

Info

Publication number
JP7050717B2
JP7050717B2 JP2019087727A JP2019087727A JP7050717B2 JP 7050717 B2 JP7050717 B2 JP 7050717B2 JP 2019087727 A JP2019087727 A JP 2019087727A JP 2019087727 A JP2019087727 A JP 2019087727A JP 7050717 B2 JP7050717 B2 JP 7050717B2
Authority
JP
Japan
Prior art keywords
layer
injection region
semiconductor laminate
active layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019087727A
Other languages
English (en)
Other versions
JP2019165236A (ja
Inventor
アルバロ ゴメス-イグレシアス
朝子 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019165236A publication Critical patent/JP2019165236A/ja
Application granted granted Critical
Publication of JP7050717B2 publication Critical patent/JP7050717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Description

オプトエレクトロニクス半導体ボディが提供される。さらに、オプトエレクトロニクス半導体ボディを製造する方法が提供される。
達成すべき目的の1つは、電荷キャリアの活性層への注入がとりわけ効果的なオプトエレクトロニクス半導体ボディを提供することである。さらなる達成すべき目的の1つはそのようなオプトエレクトロニクス半導体ボディを製造する方法を提供することである。
これらの目的は独立請求項の主題と方法によって達成される。有利な構成と発展形態は従属請求項によって提供される。
少なくとも一実施形態によると、オプトエレクトロニクス半導体ボディは第1の導電型である第1の層と、第2の導電型である第2の層と、第1の層と第2の層の間に配置されている活性層とを含む半導体積層体を備えている。意図した通り動作させるときに活性層は電磁放射を放出または吸収し、その後、例えばその電磁放射を電子または光学信号に変換するように設計されている。第1の層は、例えば電荷キャリアとして正孔を含有するp型ドープ層である。このとき、第2の層は、例えば電荷キャリアとして電子を含有するn型ドープ層である。あるいは、これら二層が、例えばn型またはp型にドープされるように、逆または同じ導電型にドープされることも可能である。ここでおよび以下において、導電型とは多数電荷キャリアに関し、すなわちn型ドープ層における電子、p型ドープ層における正孔に関する。
ここで第1および/または第2の層は、具体的にはそれぞれ複数の個々の層からなる積層体とも理解されうる。例えば、第1の層は半導体積層体の第1の主側と活性層との間の全ての半導体層からなる。第2の層は、例えば第1の主側とは反対の半導体積層体の第2の主側と活性層との間の全ての層からなりうる。
半導体積層体は、例えばIII-V族化合物半導体材料系である。半導体材料は例えば、AlIn1-n-mGaNなどの窒化物化合物半導体材料、AlIn1-n-mGaPなどのリン化物化合物半導体材料、またはAlIn1-n-mGaAsやAlIn1-n-mGaAsPなどのヒ化物化合物半導体材料であり、それぞれの場合において0≦n≦1、0≦m≦1、およびm+n≦1を満たす。ここで半導体積層体はドーパントおよび付加成分を含有しうる。しかし簡略化のため、たとえ少量の他の物質で部分的に置換および/または追加されていても、半導体積層体の結晶格子の必須成分のみ、すなわちAl、As、Ga、In、N、またはPのみが特定されている。半導体積層体はAlInGaN系であることが好ましい。
半導体積層体の活性層は具体的には少なくとも1つのp-n接合および/または少なくとも1つの量子井戸構造を有する。動作時に活性層によって生じる放射は具体的には400nm以上800nm以下のスペクトル領域にある。
少なくとも一実施形態によると、半導体ボディは横方向に互いに隣接して配置される複数の注入領域を備えており、半導体積層体が注入領域全体にわたって第1の層と同じ導電型を示すように半導体積層体が各注入領域内においてドープされている。従って、注入領域は半導体積層体のドープされた小領域、例えば第1の層もp型にドープされていればp型ドープ領域である。ここで横方向とは、具体的には半導体積層体の主延在方向に平行な方向と理解される。
少なくとも一実施形態によれば、各注入領域は第1の層から活性層中に延び、少なくとも部分的にまたは完全に活性層を貫通する。ここで各注入領域は、活性層の連続するトラック(track)に横方向で囲まれていることが好ましく、注入領域の周りの連続するトラックにおいて活性層は注入領域におけるよりも少なくまたは注入領域とは逆の導電型にドープされている。従って、ドープ領域と少ないまたは逆の導電型のドープ領域との間の連接箇所によって、注入領域は横方向において制限または限定されている。
活性層に沿った断面図において、注入領域は例えば円形、楕円形、六角形、または長方形の断面形状を有しうる。この図において、注入領域は活性層によって完全に連続して囲まれていることが好ましい。
各注入領域は好ましくは、各注入領域を取り囲む残りの半導体積層体、具体的には各注入領域を取り囲む活性層とはドーピングの程度または種類においてのみ異なる。この場合、半導体積層体と注入領域の材料組成は例えばドーパントの濃度を除いて同一である。さらに、半導体積層体の層の幾何学的性質は注入領域によって影響されないことが好ましい。
しかしながら、高濃度のドーピングによっても結晶格子の必須成分の濃度は注入領域内において変わりうる。具体的には、高濃度のドーピングは、例えばAlInGaN半導体積層体におけるインジウムのような、結晶格子の必須成分へのまたは必須成分からのマイグレーションの原因となりうる。この過程は偏析として知られている。注入領域内でのインジウム含量はその結果、隣接する半導体積層体のインジウム含量と比較して例えば少なくとも10%または50%増加または減少する。
少なくとも一実施形態によれば、半導体ボディの動作時に少なくとも一部の電荷キャリアは第1の層から注入領域に入り込みそこから直接活性層に注入される。このように注入領域と隣接する活性層とは互いに直接電気的に接触しており、間隔をあけることもなく絶縁層などの他のいかなる層によっても互いに電気的に絶縁されていない。
本発明の少なくとも一実施形態において、オプトエレクトロニクス半導体ボディは第1の導電型である第1の層と、第2の導電型である第2の層と、第1の層と第2の層との間に配置され、意図した通り動作させるときに電磁放射を吸収または放出する活性層とを含む半導体積層体を備える。半導体ボディにおいて、複数の注入領域は横方向に互いに隣接して配置されて存在し、半導体積層体が注入領域全体にわたって第1の層と同じ導電型を示すように半導体積層体が各注入領域内においてドープされている。この場合、各注入領域は第1の層から少なくとも部分的に活性層を貫通する。さらに、各注入領域は横方向で活性層の連続するトラックに囲まれ、活性層は注入領域より少なくまたは注入領域とは逆の導電型にドープされる。半導体ボディの動作時に少なくとも一部の電荷キャリアが第1の層から注入領域に入り込みそこから直接活性層に注入される。
上記の本発明は、とりわけ窒化物系LEDの内部量子効率が、不十分な正孔輸送によって特に低下するという発見に基づいている。活性層への不十分な正孔輸送は、活性層内の量子井戸の障壁高さによってしばしば阻害される。しかしながら、分極電荷の発生によっても正孔輸送は阻害される。
上記の本発明は、とりわけ電荷キャリア、特に正孔が第1の層から活性層のドープ領域に入り込みそこから効果的に活性層に、特に活性層の厚み全体にわたって、注入されうるように、活性層の一部の領域をドーピングするという考えを活用する。従って、多重量子井戸構造が適用されるときに、電荷キャリアが全ての量子井戸に、好ましくは均質に注入されることが可能となる。これにより半導体ボディ全体の効率が上がる。
少なくとも一実施形態によれば、注入領域は成長した半導体積層体に重ね合される。つまり、半導体積層体がまず完全に成長され、この成長後においてのみ注入領域がドーピング工程によって導入される。この結果、とりわけ幾何学的性質、特に活性層の幾何学的性質が注入領域の位置と形状によって影響されない。従って、注入領域は半導体積層体内のドープされた小領域であり、半導体積層体に重ね合される。
結果的に、注入領域の位置は、平均的にでさえ、半導体積層体内のいかなる結晶欠陥の位置とも相関関係はない。これらの結晶欠陥は、例えば格子転位の形態で存在しうる。格子転位は、例えば半導体積層体の成長時に成長基板の格子定数への適応の結果発生する。これらの結晶欠陥または格子転位は単に統計的に分配され、半導体積層体内において規則的な幾何学的配置を示さないことが好ましい。
GaN系半導体材料の場合、サファイア基板上での成長における格子転位密度は通常1平方センチメートル当たり10から10であるが、GaN基板上での成長における格子転位密度は数桁低くなりうる。
特に窒化物系半導体材料の場合、V形ノッチ、いわゆるVピットはこれら格子転位の結果、活性層に発生する。これら活性層におけるノッチは、通常、活性層の主延在方向に垂直な深さが少なくとも30nmまたは少なくとも100nmである。
上記の本発明において、半導体積層体の成長時に発生するこれらVピットは注入領域に何ら相関関係がないことが好ましい。つまり、Vピットの位置は、平均して注入領域の位置とは相関関係がない。
少なくとも一実施形態によれば、半導体積層体の注入領域内において格子転位、特にVピットを見つける確率は50%未満、10%未満、または1%未満である。
少なくとも一実施形態によれば、活性層は少なくとも50%、少なくとも90%、または少なくとも99%の注入領域内を平面状に連続して延びる。この文脈において平面状に連続してとは、注入領域全体にわたって活性層の主延在方向に垂直な深さが10nmより大きいまたは20nmより大きい段差、構造、またはノッチを活性層が有さないことを意味する。あるいは、またはさらに、平均して、活性層の少なくとも50%、90%、または99%の区域が各注入領域内において平面状の構成である。
少なくとも一実施形態によれば、各注入領域のドーピング濃度は少なくとも1立方センチメートル当たり1018、1019、1020、または1021個のドーピング原子である。このドーピング濃度が注入領域全体にわたっていることが好ましい。
少なくとも一実施形態によれば、注入領域の外側の活性層内でのドーピング濃度は注入領域におけるよりも少なくとも2倍、少なくとも5倍、または少なくとも10倍低いか、または注入領域とは逆の導電型にドープされている。GaN系半導体材料の場合、活性層は、例えばわずかにn型にドープされており、そのとき注入領域はp型にドープされていることが好ましい。
少なくとも一実施形態によれば、活性層は少なくとも1つまたは複数の量子井戸層を含む量子井戸構造を有する。全ての隣接する2つの量子井戸層の間には例えば少なくとも1つの障壁層が配置される。ここで価電子帯と伝導帯との間のバンドギャップは、障壁層の領域におけるよりも量子井戸層の領域において小さい。量子井戸層の幅と量子井戸層で発生するバンドギャップによって、量子井戸層内における再結合時に放出される放射の波長が調整されうる。ここで障壁層と量子井戸層の主延在方向は活性層の主延在方向と実質的に平行である。また、幅は主延在方向と垂直に測定される。
注入領域が量子井戸構造内に存在することで、例えば動作時に第1の層からの電荷キャリアが均質に全ての量子井戸層に注入されることが可能となり、注入領域を有さない部品と比較して部品における量子効率が上がる。
少なくとも一実施形態によれば、注入領域は第1の層から離れる方向に先細りする。注入領域は、例えばピラミッド形、円錐形、またはドーム形に形成されうる。半球または半球状体も想定できる。
少なくとも一実施形態によれば、注入領域は活性層を完全に貫通し、少なくとも部分的に第2の層に突出する。ここで注入領域は少なくとも50nm、少なくとも100nm、または少なくとも150nm、第2の層に突出していることが好ましい。あるいは、またはさらに、注入領域は300nm未満、250nm未満、または200nm未満、第2の層に突出している。
少なくとも一実施形態によれば、半導体積層体は窒化物化合物半導体材料系であり、具体的には半導体積層体の全ての層が窒化物化合物半導体材料系である。
少なくとも一実施形態によれば、第1の層と注入領域はp型にドープされており、第1の導電型である正孔を含有する。
活性層は例えばAlGaInN系の量子井戸構造を有しうる。
少なくとも一実施形態によれば、活性層の上面図において、注入領域は規則格子の格子点に配置されている。具体的には、注入領域はこの場合、活性層に沿ってマトリックスの形態でまたは六角形に分配されている。従って活性層に沿った注入領域の配置はランダムではなく、パターンに従って周期的または規則的であることが好ましい。
少なくとも一実施形態によれば、それぞれの場合において注入領域は、活性層内において横方向に測定される直径または幅が少なくとも100nm、少なくとも150nm、または少なくとも200nmである。あるいは、またはさらに、注入領域の直径または幅は500nm未満、250nm未満、または200nm未満である。ここで直径または幅は、例えば最大直径または平均直径、もしくは最大幅または平均幅である。
少なくとも一実施形態によれば、第1の層は半導体積層体の主延在方向に垂直な厚さが1μm未満、好ましくは0.5μm未満である。第2の層の厚さは3μm以上6μm以下の範囲であることが好ましい。活性層の厚さは例えば50nm以上200nm以下であり、例えば5から10の量子井戸層を有しうる。
少なくとも一実施形態によれば、注入領域の活性層全体に沿った表面被覆密度は少なくとも0.5%、少なくとも1%、または少なくとも2%である。あるいは、またはさらに、表面被覆密度は30%未満、10%未満、または3%未満である。一方ではこのような表面被覆密度の選択により活性層への効果的な電荷キャリアの注入が可能となり、他方では高い発光効率を確保するのに十分な、注入領域の存在しない活性層が残る。
少なくとも一実施形態によれば、ドーピング濃度は各注入領域全体にわたって均一かつ一定である。あるいは、例えばドーピング濃度が横方向において内側から外側に向かって連続的に減少するように、ドーピング濃度が注入領域内において勾配を示すことも可能である。活性層の主延在方向に垂直なドーピング濃度の勾配も想定しうる。この場合ドーピング濃度は、例えば注入領域内において第1の層から離れる方向に減少する。
少なくとも一実施形態によれば、半導体積層体はキャリアに載置される。ここでキャリアは第1の層とは反対または対向する半導体積層体側に載置されうる。キャリアは具体的には半導体積層体の成長基板またはその後に適用される補助キャリアでありうる。キャリアは特に半導体積層体を安定化し機械的に支持するのに役立つ。この場合、半導体ボディは、例えば自己支持型の面発光体または体積発光体(volume emitter)の形態である。半導体ボディは例えばサファイアチップまたは薄膜チップでありうる。
さらに、オプトエレクトロニクス半導体ボディを製造する方法が提供される。特にこの方法は上記のオプトエレクトロニクス半導体ボディを製造するのに好適である。つまり、オプトエレクトロニクス半導体ボディに関連して開示された全ての特徴はこの方法においても開示され、その逆も同様である。
少なくとも一実施形態によれば、オプトエレクトロニクス半導体ボディを製造する方法は工程Aを含み、工程Aにおいて第1の導電型である第1の層と第2の導電型である第2の層と、第1の層と第2の層との間に配置されている活性層とを含む半導体積層体が準備され、ここで意図した通り動作させるときに活性層によって電磁放射が吸収または放出される。
次の工程Bではその後、半導体積層体は少なくとも横方向に限定および横方向に制限された注入領域にターゲットを絞ってドープされる。ここで工程Bにおいて、半導体積層体が注入領域全体にわたって第1の層と同じ導電型となるようにドーピングが行われる。このように形成された注入領域は、第1の層から少なくとも部分的に活性層を貫通することが好ましい。工程Bにおけるドーピングの後に、注入領域は例えば横方向で活性層の連続して一体となったトラックに部分的または完全に囲まれ、ここで活性層は注入領域におけるよりも少なくまたは注入領域とは逆の導電型にドープされている。
少なくとも一実施形態によれば、工程Bにおいてマスクが活性層と反対側の第1の層に形成される。ここでマスクは半導体積層体が露出される窓を少なくとも1つ有することが好ましい。窓の外側の半導体積層体の領域はマスクで覆われている。
少なくとも一実施形態によれば、ドーピングはイオン注入工程よって行われ、ドーピング原子は活性層とは反対のマスク側からマスクに発射される。その後、半導体積層体のドーピングは、窓の領域で、好ましくは窓の領域でのみ行われる。マスクの下のドーピングはマスクによって抑制されること、特に完全に抑制されることが好ましい。
少なくとも一実施形態によれば、マスクの作成のためにまずマスク層が半導体積層体に載置される。その後、ステッパー法やナノインプリントリソグラフィ法などのリソグラフィ法によってマスクがパターン化され、この工程時にマスク層に少なくとも1つの窓が作られる。
少なくとも一実施形態によれば、マスクは金、銀、アルミニウム、チタン、または鋼などの金属から構成されるまたは成る。マスクがフォトレジストを使って形成されること、またはフォトレジストを含むことも想定されうる。
少なくとも一実施形態によれば、注入領域をドーピングするためのイオン注入工程の後、半導体積層体は熱アニーリング工程を経る。このアニーリング工程時に、イオン注入工程で発生した欠陥または格子欠陥のなかには回復またはアニールされうるものもある。その結果、半導体ボディの光学効率が上がる。アニーリング工程において半導体積層体は例えば少なくとも1000℃の温度に加熱される。
少なくとも一実施形態によれば、半導体積層体は工程Aの前に成長基板上に成長され、まず第2の層、次に活性層、続いて第1の層が成長される。その後、工程Bにおいて、例えばイオン注入によって半導体積層体が成長基板とは反対側からドーピングされる。工程Bの後、例えば補助キャリアが成長基板とは反対側の半導体積層体に載置され、成長基板が外される。このようにして、例えば前述の注入領域を有する薄膜半導体チップが製造されうる。あるいは、成長基板が半導体ボディに残り補助キャリアを省くことも可能である。このように、例えばサファイアチップのような体積半導体(volume semiconductor)チップが製造されうる。成長基板は例えばシリコン、GaAs,GaN,SiC,またはサファイア成長基板でありうる。
上記のオプトエレクトロニクス半導体ボディとオプトエレクトロニクス半導体ボディを製造する方法は、図面を参照しながら例示的な実施形態により以下にさらに詳細に説明する。各図において同じ参照番号は同じ要素に関する。しかし、相互関係は縮尺通りではなく、むしろ理解の助けとなるように個々の要素のサイズが誇張されていてもよい。
図は以下のものを示す。
オプトエレクトロニクス半導体ボディの例示的な実施形態を上面図で示す。 オプトエレクトロニクス半導体ボディの例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディの例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディの例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディを製造するための工程の例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディを製造するための工程の例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディを製造するための工程の例示的な実施形態を断面図で示す。 オプトエレクトロニクス半導体ボディの例示的な実施形態を上面図で示す。 オプトエレクトロニクス半導体ボディの例示的な実施形態を上面図で示す。
図1Aでは、オプトエレクトロニクス半導体ボディ100は、オプトエレクトロニクス半導体ボディ100の半導体積層体1における活性層11の上面図で示されている。この場合、長方形または正方形のマトリックスパターンで規則的に配置されている注入領域2によって活性層11が散在されている。ここで注入領域2は円形または楕円形の断面を有する。図1Aにおける注入領域2は、具体的には半導体積層体内においてランダムに分配されておらず、規則格子における固定の格子点に配置されている。
図1Bは、図1AのAA’線に沿ったオプトエレクトロニクス半導体ボディ100の例示的な実施形態を示す。半導体ボディ100が、半導体積層体1が載置されるキャリア13を有することがわかる。半導体積層体1は、例えばキャリア13の主側に成長されうる。キャリア13は、例えば半導体積層体1の成長基板である。キャリア13は例えばサファイアキャリアであり、半導体積層体1は例えばAlInGaN系である。
半導体積層体1は第1の導電型である第1の層10と、活性層11と、第2の導電型である第2の層12とを有し、活性層11は第1の層10と第2の層12との間に配置され、第2の層12はキャリア13に対向している。この場合、第1の層10は例えばp型にドープされており、第2の層12は例えばn型にドープされている。活性層11はドープされていない、または例えばわずかにn型にドープされていることも可能である。
さらに図1Bにおいて、図1Aの注入領域2の断面が見られる。注入領域2は、半導体積層体1のドープされた小領域であり、注入領域2の全体にわたって第1の層10と同じ導電型を示すようにドーピングが選択される。注入領域2は、例えば第1の層10のようにp型にドープされ多数電荷キャリアとして正孔を含有する。注入領域2内におけるドーピング濃度は、例えば1立方センチメートル当たり少なくとも1018個のドーピング原子である。ドーピング原子は例えばMgである。
注入領域2の位置および幾何学的形状が半導体積層体内の層の性質に影響がないように、注入領域2は半導体積層体1に重ね合される。具体的に注入領域2は、半導体積層体1と同じ主材料系であり、残りの半導体積層体1と比較して付加的にドープされているまたはより多くドープされている。活性層11は注入領域2全体にわたって平面状に連続して延び、20nmを超える鉛直長さの段差またはノッチを有さない。ここで鉛直とは活性層11の主延在方向に垂直な方向を示す。具体的には、例えばVピット4の形態のような格子欠陥は注入領域2内に存在しない。全ての注入領域2内において格子転位やVピット4のような格子欠陥を見つける確率は50%未満であることが好ましい。Vピット4は横方向に注入領域2と隣接している。Vピット4は断面図では活性層11におけるV形ノッチである。
図1Bの注入領域2は第1の層10全体と活性層11全体を貫通し、第2の層12に例えば少なくとも50nm部分的に突出する。ここで注入領域2は第1の層10から離れる方向に先細りする。横方向、すなわち半導体積層体1の主延在方向に平行な方向において、注入領域2は活性層11の連続して一体となったトラックに完全に囲まれ、活性層でのドーピングの程度は注入領域2とは逆の導電型または注入領域2におけるよりも少なくとも2桁低い。この場合、注入領域2の断面形状はドーム形である。
図1Cは、図1AにおけるBB’線に沿った半導体ボディ100の断面図を示す。ここでBB’線は半導体積層体1の注入領域2を横切らない。半導体積層体1の層構成は、注入領域2を除いて図1Bの層構成と同一である。図1Bにおける活性層11の幾何学的性質は、図1Bにおいてランダムに発生するVピット4を除いて、図1Cにおける活性層11の幾何学的性質と同一である。このことから、活性層11の性質が注入領域2の位置および形状に影響されないことが明らかである。
図2は半導体ボディ100の例示的な実施形態を再度断面図で示す。この場合、活性層11は、交互に他方の上に積層された複数の量子井戸層110と障壁層111を含む量子井戸構造からなる。ここで活性層11は例えば50nm以上200nm以下の厚さである。量子井戸層110はそれぞれ例えば2nm以上10nm以下の厚さである。図2の量子井戸構造は例えばAlInGaN系であり、10から20の量子井戸層110を含む。ここで量子井戸層110内のバンドギャップは障壁層111内のバンドギャップより小さいことが好ましい。
さらに図2は、半導体ボディ100の動作時における半導体積層体1の層内での電荷キャリアの流れを示す。第1の電荷キャリア、例えば正孔が第1の層10から注入領域2に注入される。第1の電荷キャリアは注入領域2から直接活性層11に入り込むことが可能である。ここで第1の電荷キャリアは、各量子井戸層110に注入されるように全ての量子井戸層110に分配されている。従って、第1の電荷キャリアは全ての量子井戸層110に、とりわけ均質に分配されていることが好ましい。さらに、第2の電荷キャリア、例えば電子も第2の層12から活性層11および関連する量子井戸層110に注入される。量子井戸層110内では電子と正孔の再結合が起こり、その結果、好ましくは紫外線領域または可視光領域での電磁放射が得られる。ここで注入領域2は全ての量子井戸層110で放射を発生させ、注入領域を有さない半導体ボディと比較して半導体ボディ100の量子効率を上げることが可能である。
図3Aから3Cの例示的な実施形態において、オプトエレクトロニクス半導体ボディ100を製造するための様々な工程が示されている。ここで半導体ボディ100はそれぞれ断面視である。
図3Aにおいて、半導体積層体1がまずキャリア13に設けられる。ここで半導体積層体1の個々の層の順は図1Cの順と一致する。キャリア13とは反対側の第1の層10に、アルミニウム、銀、または金などの例えば金属からなるマスク3も形成される。さらにマスク3は、キャリア13とは反対側の半導体積層体1が露出される窓30を有する。半導体積層体1の残部はマスク3で覆われている。
さらに、図3Aはイオン注入工程の開始を示し、例えばイオン化したマグネシウム原子がキャリア13とは反対のマスク3側に発射される。
図3Bはイオン注入によってドーピング動作が完了した後の工程を示す。ドーピング動作の結果、半導体積層体1がドープされる窓30の領域に注入領域2が形成される。窓30の外側の領域におけるマスク3の下では、半導体積層体1のドーピングが行われていないかまたは低濃度ドーピングが行われる。従って、マスク3はイオン注入工程でのイオンを除くかまたは遮っている。
図3Cは図3Bと同じ例示的な実施形態を示すが、マスク3はドーピング工程の後に取り除かれている。そして完成したオプトエレクトロニクス半導体ボディ100が残っている。
図4Aおよび4Bはオプトエレクトロニクス半導体ボディ100のさらなる例示的な実施形態を、半導体積層体1における活性層11の上面図で示す。図4Aでは注入領域2は正六角形のパターンで配置され、図4Bでは注入領域2は正方形のマトリックスパターンで配置されている。図4Aでは注入領域2は円形または楕円形の断面形状であるが、図4Bでは注入領域2は正方形の断面形状である。注入領域2の配置と注入領域2の幾何学的な断面形状は、マスク3における窓30の幾何学的形状および配置によって決定されうる。
さらに図4Aは、半導体積層体1においてその成長の結果形成されたVピット4という形態での複数の格子転位4を示す。ここでVピット4は、規則的または周期的ではなく半導体積層体1にランダムに分配されている。具体的には注入領域2の位置は、Vピット4の位置とは相関関係がない。
本発明は例示的な実施形態を用いた上記説明に限定されない。むしろ本発明はいかなる新たな特徴およびいかなる特徴の組み合わせをも包含し、たとえこれらの特徴またはその組み合わせ自体が本願特許請求項または例示的な実施形態に明示的に記述されていなくても、本発明はとりわけ本願特許請求項におけるいかなる特徴の組み合わせをも包含する。
本特許出願は、独国特許出願第102015104665.2号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
1 半導体積層体
2 注入領域
3 マスク
4 格子転位/Vピット
10 第1の層
11 活性層
12 第2の層
13 キャリア
30 窓
100 オプトエレクトロニクス半導体ボディ
110 量子井戸層
111 障壁層

Claims (17)

  1. 第1の導電型である第1の層(10)と、第2の導電型である第2の層(12)と、前記第1の層(10)と前記第2の層(12)との間に配置されており、意図した通り動作させるときに電磁放射を吸収または放出する活性層(11)とを含み、前記活性層(11)が少なくとも1つの量子井戸層(110)を含む量子井戸構造を有する半導体積層体(1)と、
    少なくとも1つの注入領域(2)であって、成長した前記半導体積層体(1)に重ね合わされており、前記半導体積層体(1)が前記少なくとも1つの注入領域(2)全体にわたって前記第1の層(10)と同じ導電型を示すように前記半導体積層体(1)が前記少なくとも1つの注入領域(2)内においてドープされている、少なくとも1つの注入領域(2)とを備えており、
    前記少なくとも1つの注入領域(2)は前記第1の層(10)から完全に前記活性層(11)を貫通し、少なくとも部分的に前記第2の層(12)に突出しており、前記少なくとも1つの注入領域(2)は横方向で、部分的にまたは完全に前記活性層(11)の連続するトラック(track)に囲まれており、ここで前記活性層(11)は前記少なくとも1つの注入領域(2)におけるよりも少なくまたは前記注入領域(2)とは逆の導電型にドープされており、
    動作時に、電荷キャリアは前記第1の層(10)から少なくとも部分的に前記少なくとも1つの注入領域(2)に到達しそこから直接前記活性層(11)に注入されている、オプトエレクトロニクス半導体ボディ(100)。
  2. 前記少なくとも1つの注入領域(2)の位置が平均して前記半導体積層体(1)のいかなる結晶欠陥の位置とも相関関係がないように、前記少なくとも1つの注入領域(2)が成長した前記半導体積層体(1)に重ね合されている、請求項1に記載のオプトエレクトロニクス半導体ボディ(100)。
  3. 前記半導体積層体(1)の前記少なくとも1つの注入領域(2)内において格子転位を見つける確率は50%未満である、請求項1または2に記載のオプトエレクトロニクス半導体ボディ(100)。
  4. 前記少なくとも1つの注入領域(2)全体にわたって、ドーピング濃度は1立方センチメートル当たり少なくとも1018個のドーピング原子であり、
    前記少なくとも1つの注入領域(2)の外側の前記活性層(11)内におけるドーピング濃度は、前記少なくとも1つの注入領域(2)におけるドーピング濃度より少なくとも2桁低いかまたは前記少なくとも1つの注入領域(2)とは逆の導電型である、請求項1から3のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  5. 全ての隣接する2つの前記量子井戸層(110)の間には少なくとも1つの障壁層(111)が配置されており、
    価電子帯と伝導帯との間のバンドギャップは前記量子井戸層(110)の領域において前記障壁層(111)の領域におけるバンドギャップよりも小さく、
    前記障壁層(111)と前記量子井戸層(110)の主延在方向は前記半導体積層体(1)の主延在方向と実質的に平行である、請求項1から4のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  6. 前記少なくとも1つの注入領域(2)は前記第1の層(10)から離れる方向に先細りし、
    前記少なくとも1つの注入領域(2)は完全に前記活性層(11)を貫通して前記第2の層(12)に突出し、
    前記少なくとも1つの注入領域(2)は前記第2の層(12)に50nm以上300nm未満突出している、請求項1から5のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  7. 前記半導体積層体(1)は窒化物化合物半導体材料系であり、
    前記第1の層(10)と前記少なくとも1つの注入領域(2)はp型ドープされており、前記第1の導電型である正孔を含有する、請求項1から6のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  8. 前記少なくとも1つの注入領域(2)は前記活性層(11)内における横方向の直径が100nm以上500nm未満である、請求項1から7のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  9. 前記少なくとも1つの注入領域(2)の表面被覆密度は前記活性層(11)全体に沿って0.5%以上30%以下である、請求項1から8のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  10. 前記少なくとも1つの注入領域(2)は第1の層から離れる方向に先細りしドーム形に形成されており、
    前記少なくとも1つの注入領域(2)内においてドーピング濃度は横方向において内側から外側に向かって連続的に減少している、請求項1から9のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  11. 前記半導体積層体(1)はキャリア(13)に載置されており、
    前記キャリア(13)は前記半導体積層体(1)の前記第1の層(10)と反対または対向する側に載置されており、
    前記オプトエレクトロニクス半導体ボディ(100)は面発光体または体積発光体(volume emitter)の形態である、請求項1から10のいずれか一項に記載のオプトエレクトロニクス半導体ボディ(100)。
  12. 前記半導体積層体(1)は、AlInGaN半導体積層体であり、
    前記少なくとも1つの注入領域(2)内のインジウム含量は、隣接する前記半導体積層体(1)内のインジウム含量に対して、増加または減少される、請求項1から11のいずれかに記載のオプトエレクトロニクス半導体ボディ(100)。
  13. オプトエレクトロニクス半導体ボディ(100)を製造する方法であって、
    A)第1の導電型である第1の層(10)と、第2の導電型である第2の層(12)と、前記第1の層(10)と前記第2の層(12)との間に配置され、意図した通り動作させるときに電磁放射を吸収または放出する活性層(11)とを含み、前記活性層(11)が少なくとも1つの量子井戸層(110)を含む量子井戸構造を有する半導体積層体(1)を準備する工程と、
    B)前記半導体積層体(1)の少なくとも横方向に限定および横方向に制限された注入領域(2)にターゲットを絞って前記半導体積層体(1)をドープする工程とを含み、
    工程Bにおいて前記半導体積層体(1)が前記注入領域(2)全体にわたって前記第1の層(10)と同じ導電型となるようにドーピングが行われ、
    前記注入領域(2)は前記第1の層(10)から完全に前記活性層(11)を貫通し、少なくとも部分的に前記第2の層(12)に突出するようにドーピングが行われ、
    工程Bにおける前記ドーピングの後に、前記注入領域(2)は、前記活性層(11)の連続するトラックに横方向で、部分的にまたは完全に囲まれ、前記活性層(11)は前記注入領域(2)よりも少なくまたは前記注入領域(2)とは逆の導電型にドープされている、方法。
  14. 工程Bの前に、マスク(3)が前記活性層(11)とは反対側の前記第1の層(10)に形成され、
    前記マスク(3)は前記半導体積層体(1)が露出されている窓(30)を少なくとも1つ有し、
    前記ドーピングはイオン注入工程で行われ、ドーピング原子は前記活性層(11)とは反対の前記マスク(3)側から前記マスク(3)に発射され、
    前記半導体積層体(1)のドーピングは前記窓(30)の領域で行われ、
    前記マスク(3)の下の前記半導体積層体(1)のドーピングは前記マスク(3)によって抑制される、請求項13に記載の方法。
  15. 前記マスク(3)の製造のために、まずマスク層が前記半導体積層体(1)に形成され、
    その後、リソグラフィ法またはナノインプリントリソグラフィ法によって少なくとも1つの前記窓(30)が前記マスク層に作られ、
    前記マスク(3)は金属を含む、請求項14に記載の方法。
  16. 前記イオン注入工程の後に前記半導体積層体(1)は熱アニーリング工程を経る、請求項14または15に記載の方法。
  17. 工程Aの前に前記半導体積層体(1)が成長基板(4)上に成長され、ここではまず前記第2の層(12)、次に前記活性層(11)、続いて前記第1の層(10)が成長され、
    工程Bにおける前記半導体積層体(1)の前記ドーピングは、前記成長基板(4)とは反対側から行われ、
    工程Bの後に、前記成長基板(4)と反対側の前記半導体積層体(1)に補助キャリアが載置され、前記成長基板(4)が外される、請求項13から16のいずれか一項に記載の方法。
JP2019087727A 2015-03-26 2019-05-07 オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法 Active JP7050717B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015104665.2 2015-03-26
DE102015104665.2A DE102015104665A1 (de) 2015-03-26 2015-03-26 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017549466A Division JP6526227B2 (ja) 2015-03-26 2016-03-24 オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Publications (2)

Publication Number Publication Date
JP2019165236A JP2019165236A (ja) 2019-09-26
JP7050717B2 true JP7050717B2 (ja) 2022-04-08

Family

ID=55589901

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017549466A Active JP6526227B2 (ja) 2015-03-26 2016-03-24 オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法
JP2019087727A Active JP7050717B2 (ja) 2015-03-26 2019-05-07 オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017549466A Active JP6526227B2 (ja) 2015-03-26 2016-03-24 オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Country Status (6)

Country Link
US (2) US10490695B2 (ja)
JP (2) JP6526227B2 (ja)
CN (1) CN107431104B (ja)
DE (1) DE102015104665A1 (ja)
TW (1) TWI591850B (ja)
WO (1) WO2016151112A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104665A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015120896A1 (de) * 2015-12-02 2017-06-08 Osram Opto Semiconductors Gmbh Elektronisches Bauteil sowie Verfahren zur Herstellung eines elektronischen Bauteils
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US11271143B2 (en) * 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019129619A1 (de) * 2019-11-04 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil
EP4216291A1 (en) * 2022-01-19 2023-07-26 Nichia Corporation Light emitting element and method of manufacturing same
DE102022108234A1 (de) 2022-04-06 2023-10-12 Ams-Osram International Gmbh Verfahren zur herstellung eines aufwachssubstrats, aufwachssubstrat und strahlungsemittierender halbleiterchip

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368269A (ja) 2001-06-12 2002-12-20 Pioneer Electronic Corp 窒化物半導体素子及びその製造方法
JP2006339426A (ja) 2005-06-02 2006-12-14 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP2007081416A (ja) 2005-09-13 2007-03-29 Philips Lumileds Lightng Co Llc 発光領域における横方向電流注入を備えた半導体発光装置
JP2009170604A (ja) 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd p型窒化ガリウム系半導体領域を形成する方法
US20110001121A1 (en) 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
JP2012009810A (ja) 2010-06-25 2012-01-12 Invenlux Corp 改良された活性領域を備える発光デバイス
JP2013512567A (ja) 2009-11-25 2013-04-11 ブリッジラックス インコーポレイテッド 注入効率が向上したled
WO2014048907A1 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
JP2014518014A (ja) 2011-09-29 2014-07-24 東芝テクノセンター株式会社 発光ダイオードおよびその形成方法
WO2014166764A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu seiner herstellung
CN104362232A (zh) 2014-10-28 2015-02-18 天津三安光电有限公司 一种发光二极管
JP2015046598A (ja) 2013-08-28 2015-03-12 三星電子株式会社Samsung Electronics Co.,Ltd. 正孔注入層を備える半導体発光素子及びその製造方法
JP6526227B2 (ja) 2015-03-26 2019-06-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8304008A (nl) * 1983-11-22 1985-06-17 Philips Nv Halfgeleiderinrichting voor het opwekken van elektro-magnetische straling.
JPH05251743A (ja) * 1992-03-06 1993-09-28 Omron Corp 発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH10163576A (ja) * 1996-12-02 1998-06-19 Toyota Central Res & Dev Lab Inc 化合物半導体素子の製造方法
JPH11233814A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 半導体発光素子
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
TW558846B (en) 2001-06-15 2003-10-21 Nichia Corp Nitride semiconductor light emitting element and light emitting device using the same
EP1689157A4 (en) * 2003-11-27 2008-03-26 Matsushita Electric Ind Co Ltd COMMUNICATION CONTROL DEVICE AND ASSOCIATED METHOD
US20080029757A1 (en) 2005-11-14 2008-02-07 Applied Materials, Inc. Semiconductor device having a laterally injected active region
KR101053761B1 (ko) 2008-11-11 2011-08-02 주식회사 동부하이텍 이미지 센서의 제조 방법
JP2013051340A (ja) 2011-08-31 2013-03-14 Seiko Epson Corp 発光装置、スーパールミネッセントダイオード、およびプロジェクター
DE102014115599A1 (de) 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
JP6929987B2 (ja) 2019-03-12 2021-09-01 キヤノン株式会社 画像処理装置、画像処理装置の制御方法及びプログラム

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368269A (ja) 2001-06-12 2002-12-20 Pioneer Electronic Corp 窒化物半導体素子及びその製造方法
JP2006339426A (ja) 2005-06-02 2006-12-14 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP2007081416A (ja) 2005-09-13 2007-03-29 Philips Lumileds Lightng Co Llc 発光領域における横方向電流注入を備えた半導体発光装置
JP2009170604A (ja) 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd p型窒化ガリウム系半導体領域を形成する方法
US20110001121A1 (en) 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
JP2013512567A (ja) 2009-11-25 2013-04-11 ブリッジラックス インコーポレイテッド 注入効率が向上したled
JP2012009810A (ja) 2010-06-25 2012-01-12 Invenlux Corp 改良された活性領域を備える発光デバイス
JP2014518014A (ja) 2011-09-29 2014-07-24 東芝テクノセンター株式会社 発光ダイオードおよびその形成方法
WO2014048907A1 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2014166764A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu seiner herstellung
JP2015046598A (ja) 2013-08-28 2015-03-12 三星電子株式会社Samsung Electronics Co.,Ltd. 正孔注入層を備える半導体発光素子及びその製造方法
CN104362232A (zh) 2014-10-28 2015-02-18 天津三安光电有限公司 一种发光二极管
JP6526227B2 (ja) 2015-03-26 2019-06-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法

Also Published As

Publication number Publication date
CN107431104A (zh) 2017-12-01
JP6526227B2 (ja) 2019-06-05
US10910516B2 (en) 2021-02-02
US10490695B2 (en) 2019-11-26
DE102015104665A1 (de) 2016-09-29
WO2016151112A1 (de) 2016-09-29
JP2018510510A (ja) 2018-04-12
US20180062029A1 (en) 2018-03-01
US20200052153A1 (en) 2020-02-13
TW201640701A (zh) 2016-11-16
CN107431104B (zh) 2020-05-12
JP2019165236A (ja) 2019-09-26
TWI591850B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
JP7050717B2 (ja) オプトエレクトロニクス半導体エレメントとオプトエレクトロニクス半導体エレメントを製造する方法
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US9728674B2 (en) Optoelectronic component and method for the production thereof
TWI418052B (zh) Surface emitting laser element and its manufacturing method and surface emitting laser array and manufacturing method thereof
US20140225059A1 (en) LED with Improved Injection Efficiency
US20130221320A1 (en) Led with embedded doped current blocking layer
US20160126410A1 (en) Semiconductor structures having active regions including indium gallium nitride, methods of forming such semiconductor structures, and related light emitting devices
WO2019102557A1 (ja) 窒化物半導体発光素子
US8431938B2 (en) Light emitting device
JP6704003B2 (ja) 窒化物半導体部品の製造方法および窒化物半導体部品
KR20150121933A (ko) 발광 다이오드 및 그의 제조 방법
JP2008053385A (ja) 窒化物半導体発光ダイオード素子
KR102122366B1 (ko) 질화물 반도체 박막 제조방법 및 이를 이용한 질화물 반도체 소자 제조방법
US20220131034A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
US20240063331A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US6875995B2 (en) Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor
JPWO2022038769A5 (ja)
JP2021064790A (ja) 半導体発光素子及びその製造方法
JPWO2022009306A5 (ja)
JP5787851B2 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US11011504B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
KR101009653B1 (ko) 3족 질화물 반도체 발광소자
JP4529646B2 (ja) 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子
KR20230119660A (ko) 축형 3차원 발광 다이오드를 갖는 광전자 장치
JPWO2022091173A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190507

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220329

R150 Certificate of patent or registration of utility model

Ref document number: 7050717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150