CN107431104B - 光电子半导体本体和用于制造光电子半导体本体的方法 - Google Patents

光电子半导体本体和用于制造光电子半导体本体的方法 Download PDF

Info

Publication number
CN107431104B
CN107431104B CN201680018540.XA CN201680018540A CN107431104B CN 107431104 B CN107431104 B CN 107431104B CN 201680018540 A CN201680018540 A CN 201680018540A CN 107431104 B CN107431104 B CN 107431104B
Authority
CN
China
Prior art keywords
layer
region
active layer
sequence
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680018540.XA
Other languages
English (en)
Other versions
CN107431104A (zh
Inventor
A.戈梅斯-伊格莱西亚斯
A.希赖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107431104A publication Critical patent/CN107431104A/zh
Application granted granted Critical
Publication of CN107431104B publication Critical patent/CN107431104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种光电子半导体本体（100）包括：带有第一导电类型的第一层（10）、第二导电类型的第二层（12）和布置在第一层（10）和第二层（12）之间的有源层（11）的半导体层序列（1），其中该有源层在按规定的运行中发射或吸收电磁辐射。在半导体本体（100）中存在多个在横向方向上并排布置的注入区域（2），其中在每个注入区域（2）内部半导体层序列（1）被掺杂为，使得在整个注入区域（2）内，半导体层序列（1）具有与第一层（10）相同的导电类型。在此，每个注入区域（2）从第一层（10）出发至少部分穿过有源层（11）。此外，每个注入区域（2）横向地被有源层（11）的连续的轨道包围，在所述连续的轨道中，有源层（11）比在注入区域（2）中要掺杂得少或者相反地被掺杂。在半导体本体（100）运行中，载流子至少部分地从第一层（10）到达注入区域（2）中并且从那里出来直接注入到有源层（11）中。

Description

光电子半导体本体和用于制造光电子半导体本体的方法
技术领域
说明了一种光电子半导体本体。此外，说明了一种用于制造光电子半导体本体的方法。
本专利申请要求德国专利申请10 2015 104 665.2的优先权，其公开内容通过参考结合于此。
发明内容
待解决的任务在于，说明一种光电子半导体本体，其中载流子至有源层的注入特别高效。另一待解决的任务在于，说明一种用于制造这种光电子半导体本体的方法。
这些任务通过按照本发明的光导体半导体本体和制造这种光电子半导体本体方法解决。
按照至少一种实施方式，该光电子半导体本体包括带有第一导电类型的第一层、第二导电类型的第二层以及布置在第一层和第二层之间的有源层的半导体层序列。该有源层被设立用于，在按规定的运行中发射电磁辐射，或者吸收电磁辐射并且然后例如将所述电磁辐射转换成电子信号或光学信号。第一层例如可以是具有空穴作为载流子的p掺杂层。于是，第二层例如可以是具有电子作为载流子的n掺杂层。代替地，这两种层却也可以被相反地或者相同地掺杂，例如n掺杂或p掺杂。导电类型在这里以及在下面涉及多数载流子、也即在n掺杂层中的电子和p掺杂层中的空穴。
第一层和/或第二层在此尤其是也可以分别理解为由多个单个层构成的层序列。例如，第一层包括在半导体层序列的第一主侧与有源层之间的所有半导体层。第二层例如可以包括在半导体层序列的与第一主侧相对的第二主侧和有源层之间的所有层。
该半导体层序列例如基于III/V-化合物半导体材料。所述半导体材料例如是氮化合物半导体材料如AlnIn1-n-mGamN或者磷化合物半导体材料如AlnIn1-n-mGamP，也或者是砷化合物半导体材料如AlnIn1-n-mGamAs或者AlnIn1-n-mGamAsP，其中分别有0≤n≤1,0≤m≤1以及m+n≤1。在此，半导体层序列可以具有掺杂物以及附加的成分。但是，出于简化起见，仅仅说明了半导体层序列的晶格的主要成分、也即Al、As、Ga、In、N或P，即使这些成分可能部分地通过少量其他物质所代替和/或补充。优选的，该半导体层序列基于AlInGaN。
该半导体层序列的有源层尤其是包含至少一个pn结和/或至少一个量子阱结构。由有源层在运行中产生的辐射尤其是处于在包含端值的400nm至800nm之间的频谱范围中。
按照至少一种实施方式，该半导体本体包括多个在横向方向上并排布置的注入区域，其中在每个注入区域内部对半导体层序列掺杂，使得在整个注入区域内，半导体层序列具有与第一层相同的导电类型。因此当第一层同样被p掺杂时，该注入区域是半导体层序列的经掺杂的子区域，例如p掺杂区域。横向方向在此尤其理解为与半导体层序列的主延伸方向平行的方向。
按照至少一种实施方式，每个注入区域从第一层出发延伸至有源层中并且至少部分或者完全穿过有源层。在此，每个注入区域优选横向地被有源层的连续的轨道包围，其中在注入区域周围的连续的轨道中，有源层比在注入区域中要掺杂得少或者与注入区域相反地被掺杂。因此注入区域在横向方向上通过从掺杂区域至较少掺杂或相反掺杂区域中的结来限定边界或定义。
在沿着有源层剖开的横截面视图中，注入区域例如可以具有圆形、椭圆形、六角形或矩形的横截面形状。在该视图中，注入区域优选完全并且无中断地被有源层包围。
优选的，每个注入区域与其余的、包围该注入区域的半导体层序列、尤其是与包围该注入区域的有源层的区别仅仅在于掺杂度或掺杂类型。于是半导体层序列和注入区域的材料组成（除了掺杂物的浓度之外）例如是相同的。此外，半导体层序列的层的几何形状走向优选不受注入区域的影响。
但是，也可能的是，通过高掺杂度来改变注入区域内部晶格的主要成分的浓度。尤其是，可能由于高掺杂度而出现晶格主要成分（例如在AlInGaN半导体层序列中的铟）的移出或移入。该过程也称为分离（Segregation）。在注入区域内的铟含量于是相对于邻接的半导体层序列的铟含量来说升高或者减少了，例如升高或减少了至少10%或者50%。
按照至少一种实施方式，在半导体本体的运行中载流子至少部分地从第一层到达注入区域中并且从那里出来直接注入到有源层中。因此注入区域和与其邻接的有源层处于直接的相互电接触中，并且不通过另外的层（如绝缘层）相互隔开和电绝缘。
在至少一种实施方式中，光电子半导体本体包括带有第一导电类型的第一层、第二导电类型的第二层和布置在第一层和第二层之间的有源层的半导体层序列，所述有源层在按规定的运行中吸收或发射电磁辐射。在半导体本体中，存在多个在横向方向上并排布置的注入区域，其中在每个注入区域内部对半导体层序列掺杂，使得在整个注入区域内，半导体层序列具有与第一层相同的导电类型。在此，每个注入区域从第一层出发至少部分地穿过有源层。此外，每个注入区域横向地被有源层的连续的轨道包围，在该轨道中有源层比在注入区域中掺杂得少或者与注入区域相反地被掺杂。在半导体本体的运行中，载流子至少部分地从第一层到达注入区域中并且从那里出来直接被注入到有源层中。
这里描述的本发明尤其是基于如下认识：内部量子效率、尤其是基于氮的LED的内部量子效率由于差的空穴运送而被降低。向有源层中的差的空穴运送经常受到在有源层内部的量子阱的势垒高度妨碍。然而，极化电荷的出现也妨碍空穴运送。
在这里描述的发明中，尤其是利用了如下构思：局部地对有源层掺杂，使得载流子、尤其是空穴能够从第一层到达有源层的掺杂区域中并且从那里出来有效地注入到有源层中，尤其是在有源层的整个厚度上。由此在使用多量子阱结构的情况下实现了：优选均匀地将载流子注入到所有量子阱中。这提高了整个半导体本体的效率。
按照至少一种实施方式，注入区域被叠加到生长后的半导体层序列上。也即，半导体层序列首先完全生长，在该生长之后才通过掺杂过程引入注入区域。这尤其是导致：尤其是有源层的几何形状走向不受注入区域的位置和形状影响。因此注入区域是在半导体层序列内的、被叠加到半导体层序列上的掺杂子区域。
作为这样做的结果，一般注入区域的位置与在半导体本体层序列内部的可能的晶体缺陷的位置无关。这种晶体缺陷例如可能以晶格错位的形式存在。晶格错位例如在半导体层序列的生长时由于对生长衬底的晶格常数适配而形成。优选地，这些晶体缺陷或者晶格错位纯统计地分布，因此在半导体层序列内部不具有规则几何形状的布置。
在基于GaN的半导体材料情况下，在蓝宝石衬底上生长的情况下晶格错位密度典型地为107至109每cm2，但是在GaN衬底上生长的情况下晶格错位密度可以小几个数量级。
尤其是在基于氮的半导体材料情况下，基于这种晶格错位在有源层中出现V形切口，所谓的V凹陷。在有源层中的这种切口典型地具有垂直于有源层主延伸方向的至少30nm或至少100nm的深度。
在这里描述的发明中，在半导体层序列生长时形成的V凹陷优选与注入区域不相关。也就是说，V凹陷的位置一般与注入区域的位置不相关。
按照至少一种实施方式，在注入区域内发现半导体层序列的晶格错位、尤其是V凹陷的概率最高为50%或者最高为10%或者最高为1%。
按照至少一种实施方式，有源层在至少50%或者至少90%或者至少99%的注入区域内连续地、平面地延伸。在本文中“连续地、平面地”是指：有源层在整个注入区域内不具有以下台阶或者结构或者切口，其垂直于有源层的主延伸方向的深度大于10nm或大于20nm。代替地或附加地，一般有源层在每个注入区域内的至少50%或90%或99%的面积平面地构造。
按照至少一种实施方式，每个注入区域具有每cm3至少1018或1019或1020或1021个掺杂剂原子的掺杂浓度。这种掺杂浓度优选处于整个注入区域内。
按照至少一种实施方式，有源层内部的掺杂浓度在注入区域外部是在注入区域中的最多二分之一或者最多五分之一或者最多十分之一或者相反。在基于GaN的半导体材料情况下中，有源层例如是轻微n掺杂，注入区域于是优选p掺杂。
按照至少一种实施方式，有源层具有带有至少一个或者多个量子阱层的量子阱结构。于是分别在两个相邻量子阱层之间例如布置至少一个势垒层。在此，在价带和导电带之间的带隙在量子阱层的区域中要比在势垒层的区域中小。通过量子阱层的宽度和在量子阱层中出现的带隙可以调整辐射的波长，所述辐射在量子阱层内复合的情况下被发射出去。在此，势垒层和量子阱层的主延伸方向基本上平行于有源层的主延伸方向。所述宽度是垂直于主延伸方向地测量的。
由于在量子阱结构内部存在注入区域，在运行中例如实现了：载流子从第一层均匀地注入到所有量子阱层中并且由此器件的量子效率与无注入区域的器件相比提高了。
按照至少一种实施方式，注入区域在离开第一层的方向上变细。例如，这些注入区域可以构造为金字塔形、圆锥形或者圆顶形的。半球或者半旋转椭球也是可以考虑的。
按照至少一种实施方式，注入区域完全穿过有源层并且至少部分伸入到第二层中。注入区域在此优选伸入第二层中至少50nm或至少100nm或至少150nm。代替地或者附加地，注入区域伸入到第二层中最高300nm或者最高250nm或者最高200nm。
按照至少一种实施方式，半导体层序列基于氮化合物半导体材料，尤其是半导体层序列的全部层都基于氮化合物半导体材料。
按照至少一种实施方式，第一层以及注入区域p掺杂并且具有空穴作为第一导电类型。
有源层例如可以具有基于AlGaInN的量子阱结构。
按照至少一种实施方式，在有源层的俯视图中，注入区域布置在规则的晶格的晶格点上。尤其是，这些注入区域于是矩阵状或者六角形地沿着有源层分布。因此注入区域沿着有源层的布置优选不是任意的，而是按照图案并且是周期性或者规则的。
按照至少一种实施方式，在有源层内的注入区域具有沿着横向方向测量的、分别为至少100nm或者至少150nm或者至少200nm的直径或宽度。代替地或附加地，注入区域的直径或宽度最高为500nm或者最高为250nm或者最高为200nm。所述直径或宽度在此例如为最大直径或平均直径或最大宽度或平均宽度。
按照一种实施方式，该第一层具有最高1μm、优选最高0.5μm的垂直于半导体层序列主延伸方向的厚度。第二层的厚度优选处于包含端值的3μm至6μm之间的范围中。有源层的厚度例如为包含端值的50nm至200nm之间并且例如可以具有五至十个量子阱层。
按照至少一种实施方式，注入区域沿着整个有源层的面积覆盖密度至少为0.5%或者至少为1%或者至少为2%。代替地或者附加地，面积覆盖密度最高为30%或者最高为10%或者最高为3%。通过选择这种面积覆盖密度，一方面能够实现载流子至有源层中的有效注入，另一方面，保留了足够的有源层面积没有注入区域，以便保证高的光输出量。
按照至少一种实施方式，掺杂浓度在每个整个注入区域内部是均匀的并且恒定的。代替地，在注入区域内的掺杂浓度可以具有梯度，使得掺杂浓度例如从内向外在横向方向上持续降低。掺杂浓度的梯度垂直于有源层的主延伸方向也是可以考虑的。于是掺杂浓度在注入区域内部例如在离开第一层的方向上降低。
按照至少一种实施方式，半导体层序列施加在载体上。在此，该载体可以施加在半导体层序列的背离第一层或者朝向第一层的一侧上。尤其是，该载体可以是针对半导体层序列的生长衬底或者是事后施加的辅助载体。载体尤其是用于使所述半导体层序列稳定并且用于机械上承载所述半导体层序列。于是该半导体本体例如自支承地作为表面发射器或者体发射器来构造。例如可能的是，半导体本体是蓝宝石芯片或者薄膜芯片。
此外，说明了一种用于制造光电子半导体本体的方法。该方法尤其适于制造这里描述的光电子半导体本体。也就是说，结合光电子半导体本体公开的全部特征也针对该方法被公开并且反过来也适用。
按照至少一种实施方式，该用于制造光电子半导体本体的方法具有步骤A，在该步骤中提供第一导电类型的第一层、第二导电类型的第二层和布置在第一层和第二层之间的有源层的半导体层序列，其中在按规定的运行中由有源层发射或吸收电磁辐射。
然后在接着的步骤B中，半导体层序列在至少一个横向定义并且被横向限定边界的注入区域中被有目的地掺杂。在此，在步骤B中被掺杂为，使得在整个注入区域内部该半导体层序列具有与第一层相同的导电类型。优选的，这样形成的注入区域从第一层出发至少部分地穿过有源层。在步骤B中的掺杂之后，注入区域于是例如横向地部分或全部地被连续并且无中断的有源层轨道包围，在该轨道中有源层被掺杂得比在注入区域中要少或者相反。
按照至少一种实施方式，在步骤B中，将掩模施加到第一层的背离有源层的一侧上。在此，掩模优选具有至少一个窗口，在所述窗口中半导体层序列被露出。半导体层序列在该窗口外部的区域被掩模遮盖。
按照至少一种实施方式，通过离子注入过程进行掺杂，其中掺杂剂原子从掩模的背离有源层的一侧撞击掩模。半导体层序列的掺杂于是在所述窗口的区域中、优选仅仅在该窗口的区域中进行。掩模下方的掺杂优选被掩模所抑制、尤其是完全抑制。
按照至少一种实施方式，为了生产掩模首先将掩模层施加到半导体层序列上。接着，所述掩模借助光刻方法（如步进机方法或者纳米压印光刻方法）被结构化并且在此在掩模层中产生至少一个窗口。
按照至少一种实施方式，该掩模具有金属如金、银、铝、钛或钢、或者由金属组成。也可以考虑的是，掩模由光致抗蚀剂构成或者具有光致抗蚀剂。
按照至少一种实施方式，在用于对注入区域掺杂的离子注入过程之后，使半导体层序列经历热复原过程。在该复原过程中可以重构或者复原一些通过离子注入过程产生的缺陷部位或者晶体缺陷。由此，又可以提高半导体本体的光学效率。对于复原过程，半导体层序列例如被加热到至少1000℃的温度。
按照至少一种实施方式，在步骤A之前半导体层序列在生长衬底上生长，其中首先生长第二层、然后生长有源层、然后生长第一层。接着，例如借助离子注入在步骤B中从背离生长衬底的一侧进行半导体层序列的掺杂。然后在步骤B之后，例如将辅助载体施加到半导体层序列的背离生长衬底的一侧上并且去除生长衬底。通过这种方式，例如可以制造带有上述注入区域的薄膜半导体芯片。但是，代替地也可以在半导体本体中保留生长衬底并且放弃辅助载体。通过这种方式，例如可以产生诸如蓝宝石芯片的体半导体芯片。生长衬底例如可以是硅生长衬底或者GaAs生长衬底或GaN生长衬底或SiC生长衬底或蓝宝石生长衬底。
附图说明
接着，参照附图借助实施例进一步阐述这里描述的光电子半导体本体以及用于制造光电子半导体本体的方法。在此，相同的附图标记在各个图中说明相同的元件。但是，在此，并没有示出按比例尺的关系，相反，为了便于理解，各个元件可以被夸大地示出。
其中：
图1A、4A和4B以俯视图示出光电子半导体本体的实施例，
图1B、1C和2以横截面视图示出光电子半导体本体的实施例，以及
图3A至3C以横截面视图示出用于制造光电子半导体本体的方法步骤的实施例。
具体实施方式
在图1A中，以对光电子半导体本体100的半导体层序列1的有源层11的俯视图示出光电子半导体本体100。有源层11被注入区域2穿过，该注入区域当前规则地以矩形或正方形的矩阵图案布置。注入区域2在此具有圆形或者椭圆形的横截面。尤其是，在图1A中，注入区域2不是任意地分布在半导体层序列1内部，而是布置在规则的晶格的固定晶格点上。
图1B示出了光电子半导体本体100的沿着图1A的线AA’的实施例。可以看出，半导体本体100具有载体13，在载体13上施加有半导体层序列1。半导体层序列1例如可以生长在载体13的主侧面上。载体13例如是用于半导体层序列1的生长衬底。载体13例如是蓝宝石载体，半导体层序列1例如基于AlInGaN。
半导体层序列1包括第一导电类型的第一层10、有源层11和第二导电类型的第二层12，其中有源层11布置在第一层10和第二层12之间并且第二层12朝向载体13。当前，第一层10例如p掺杂，第二层12例如n掺杂。有源层11可以不掺杂或者例如轻微n掺杂。
在图1B中，此外还可以看出图1A的注入区域2的横截面。注入区域2是半导体层序列1的掺杂的子区域，其中所述掺杂被选择为，使得在整个注入区域2内部存在与在第一层10中一样的导电类型。例如，注入区域2与第一层10一样p掺杂并且具有空穴作为多数载流子。在注入区域2中的掺杂浓度例如为每cm3至少1018个掺杂剂原子。掺杂剂原子例如为Mg。
注入区域2被叠加到半导体层序列1上，使得注入区域2的位置和几何形状对在半导体层序列1内部的层的走向没有影响。尤其是，注入区域2基于与半导体层序列1相同的基本材料并且与半导体层序列1的其余部分相比仅仅被附加地掺杂或者更强地掺杂。有源层11在整个注入区域2内部连续地、平面地延伸并且不具有带有大于20nm的垂直伸展的台阶或切口。垂直在此表示垂直于有源层11的主延伸方向的方向。尤其是，在注入区域2内部不存在例如V凹陷4形式的晶体缺陷。在注入区域2内部发现晶体缺陷（如晶格错位或者V凹陷4）的概率优选最高为50%。V凹陷4横向地布置在注入区域2旁。V凹陷4在横截面视图中是在有源层11中的V形切口。
在图1B中，注入区域2延伸穿过整个第一层10和整个有源层11并且部分地伸入到第二层12中例如至少50nm。在此，注入区域2在离开第一层10的方向上变细。在横向上，也即平行于半导体层序列1的主延伸方向上，注入区域2完全被连续并且无中断的有源层11的轨道包围，在该轨道中掺杂度与在注入区域2的区域中相反或者至少比在注入区域2的区域中小两个数量级。当前，注入区域2的横截面形状是圆顶形（domförmig）的。
在图1C中示出了半导体本体100沿着图1A的线BB’的横截面视图。在此，线BB'不与半导体层序列1的注入区域2交叉。半导体层序列1的层构造除了注入区域2之外与图1B的层构造相同。尤其是，在图1B和1C中的有源层11的几何形状走向除了偶尔在图1B中出现的V凹陷4之外都是相同的。这表明，有源层11的走向不被注入区域2的位置和形状所影响。
在图2中，半导体本体100的实施例又以横截面视图被示出。当前，有源层11由带有多个量子阱层110和势垒层111的量子阱结构构成，这些量子阱层和势垒层交替地上下堆叠。在此，有源层11例如具有在包含端值的50nm至200nm之间的厚度。量子阱层110例如分别具有在包含端值的2nm至10nm之间的厚度。图2的量子阱结构例如基于AlInGaN并且具有在10个至20个之间的量子阱层110。在此，在量子阱层110内的带隙优选小于在势垒层111内的带隙。
此外，图2示出了在半导体本体100运行时在半导体层序列1的层内的载流子的流动。第一载流子（例如空穴）从第一层10注入到注入区域2中。第一载流子可以从注入区域2直接达到有源层11中。在此，第一载流子分布到所有量子阱层110上，使得第一载流子被注入到每个量子阱层110中。因此第一载流子优选分布在所有量子阱层110上、尤其是均匀地分布到所有量子阱层110上。此外，第二载流子（例如电子）从第二层12同样注入到有源层11和所属的量子阱层110中。在量子阱层110内于是可出现电子和空穴的复合，由此形成优选在UV范围或者在可见光范围内的电磁辐射。在此，注入区域2能够实现：在所有量子阱层110中进行辐射产生，从而半导体本体100的量子效率相对于无注入区域的半导体本体来说得到提高。
在图3A至3C的实施例中，示出了用于制造光电子半导体本体100的各种方法步骤。半导体本体100在此分别以横截面视图来予以观察。
在图3A中首先在载体13上提供了半导体层序列1。半导体层序列1的各个层的顺序在此相应于图1C的顺序。此外，在第一层10的背离载体13的一侧上还施加有掩模3，例如由金属（如铝或银或金）制成的掩模。掩模3此外还具有窗口30，在该窗口中半导体层序列1的背离载体13的一侧露出。半导体层序列1的其余的部分被掩模3覆盖。
此外，图3A图示了离子注入过程的开始，其中例如离子化的镁原子撞击掩模3的背离载体13的一侧。
在图3B中示出了在借助离子注入的掺杂过程结束之后的方法步骤。通过掺杂过程，在窗口30的区域中形成注入区域2，在该注入区域2中半导体层序列1被掺杂。在该掩模3下方的窗口30外部的区域中，不进行或者地较少进行半导体层序列1的掺杂。因此掩模3遮蔽或者俘获了来自离子注入过程的离子。
在图3C中，示出了与在图3B中所示相同的实施例，仅仅在掺杂过程之后除去掩模3。此外，保留制成的光电子半导体本体100。
图4A和4B以对半导体层序列1的有源层11的俯视图示出了光电子半导体本体100的另一实施例。在图4A中，注入区域2以规则的六角形图案布置，在图4B中，注入区域2又以正方形的矩阵图案布置。在图4A中，注入区域2具有圆形或椭圆形的横截面形状，相反，在图4B中，注入区域2具有正方形的横截面形状。注入区域2的布置以及注入区域2的几何横截面形状可以通过窗口30在掩模3中的布置和几何形状予以确定。
此外，图4A示出了V凹陷4形式的多个晶格错位4，它们是由于生长而在半导体层序列1中形成的。V凹陷4在此任意地并且不是规则或周期性地分布在半导体层序列1中。尤其是，注入区域2的位置与V凹陷4的位置不相关。
本发明不因为借助实施例的描述而被限制于这些实施例。相反，本发明包括每种新特征以及特征的每种组合，这尤其是包含权利要求中的特征的每种组合，即使所述特征或者所述组合本身在权利要求中或实施例中没有被明确说明。
附图标记列表
1 半导体层序列
2 注入区域
3 掩模
4 晶格错位/V凹陷
10 第一层
11 有源层
12 第二层
13 载体
30 窗口
100 光电子半导体本体
110 量子阱层
111 势垒层

Claims (19)

1.一种光电子半导体本体（100），具有
-带有第一导电类型的第一层（10）、第二导电类型的第二层（12）和布置在所述第一层（10）和所述第二层（12）之间的有源层（11）的半导体层序列（1），其中该有源层在按规定的运行中发射或吸收电磁辐射，
-多个在横向方向上并排布置的注入区域（2），所述注入区域叠加在生长后的半导体层序列上，其中在每个注入区域（2）内部所述半导体层序列（1）被掺杂为，使得在整个注入区域（2）内，所述半导体层序列（1）具有与所述第一层（10）相同的导电类型，其中
-每个注入区域（2）从所述第一层（10）出发完全穿过所述有源层（11）并且至少部分地伸入到所述第二层（12）中，以及每个注入区域（2）横向地被所述有源层（11）的连续的轨道包围，其中在所述连续的轨道中，所述有源层（11）比在所述注入区域（2）中要掺杂得少或者相反地掺杂，
-在运行中，载流子至少部分地从所述第一层（10）到达所述注入区域（2）中并且从所述注入区域出来直接注入到所述有源层（11）中，
其中
-在每个整个注入区域（2）内掺杂浓度为每cm3至少1018个掺杂剂原子。
2.一种光电子半导体本体（100），具有
-带有第一导电类型的第一层（10）、第二导电类型的第二层（12）和布置在所述第一层（10）和所述第二层（12）之间的有源层（11）的半导体层序列（1），其中该有源层在按规定的运行中发射或吸收电磁辐射，
-多个在横向方向上并排布置的注入区域（2），所述注入区域（2）被叠加到生长后的半导体层序列上，其中在每个注入区域（2）内部所述半导体层序列（1）被掺杂为，使得在整个注入区域（2）内，所述半导体层序列（1）具有与所述第一层（10）相同的导电类型，其中
-每个注入区域（2）从所述第一层（10）出发完全穿过所述有源层（11）并且至少部分地伸入到所述第二层（12）中，以及每个注入区域（2）横向地被所述有源层（11）的连续的轨道包围，其中在所述连续的轨道中，所述有源层（11）比在所述注入区域（2）中要掺杂得少或者相反地掺杂，
-在运行中，载流子至少部分地从所述第一层（10）到达所述注入区域（2）中并且从所述注入区域出来直接注入到所述有源层（11）中，
其中
-在每个整个注入区域（2）内部，掺杂浓度为每cm3至少1018个掺杂剂原子，
-所述有源层（11）具有带有至少一个量子阱层（110）的量子阱结构。
3.如权利要求1或2所述的光电子半导体本体（100），其中，
-所述注入区域（2）被叠加到生长后的半导体层序列（1）上，使得一般所述注入区域（2）的位置与在所述半导体层序列（1）中的可能的晶体缺陷的位置无关。
4.如权利要求1或2所述的光电子半导体本体（100），
其中，
-在注入区域（2）内发现所述半导体层序列（1）的晶格错位的概率最高为50%，
-所述有源层在至少50%的注入区域（2）内连续地平面地延伸。
5.如权利要求1或2所述的光电子半导体本体（100），
其中，
-在每个整个注入区域（2）内部，掺杂浓度为每cm3至少1018个掺杂剂原子，
-在所述有源层（11）内部，掺杂浓度在所述注入区域（2）外部与在所述注入区域（2）中相反或者比在所述注入区域（2）中至少小两个数量级。
6.如权利要求1或2所述的光电子半导体本体（100），
其中，
-所述有源层（11）具有带有至少一个量子阱层（110）的量子阱结构，
-在两个相邻的量子阱层（110）之间分别布置至少一个势垒层（111），
-在价带和导电带之间的带隙在所述量子阱层（110）的区域中要比在所述势垒层（111）的区域中小，
-所述势垒层（111）和所述量子阱层（110）的主延伸方向基本平行于所述半导体层序列（1）的主延伸方向。
7.如权利要求1或2所述的光电子半导体本体（100），
其中，
-所述注入区域（2）在离开所述第一层（10）的方向上变细，
-所述注入区域（2）完全穿过所述有源层（11）并且伸入到所述第二层（12）中，
-所述注入区域（2）伸入所述第二层（12）中至少50nm并且最高300nm。
8.如权利要求1或2所述的光电子半导体本体（100），
其中，
-所述半导体层序列（1）基于氮化合物半导体材料，
-所述第一层（10）以及所述注入区域（2）p掺杂并且具有空穴作为第一导电类型。
9.如权利要求1或2所述的光电子半导体本体（100），
其中，
在所述有源层（11）的俯视图中，所述注入区域（2）布置在规则的晶格的晶格点上。
10.如权利要求1或2所述的光电子半导体本体（100），
其中，
所述注入区域（2）在所述有源层（11）内具有沿着横向方向分别为至少100nm并且最高500nm的直径。
11.如权利要求1或2所述的光电子半导体本体（100），
其中，
所述注入区域（2）沿着整个有源层（11）的面积覆盖密度为包含端值的0.5%至30%之间。
12.如权利要求1或2所述的光电子半导体本体（100），
其中，
所述注入区域（2）在离开所述第一层（10）的方向上变细并且构造为圆顶形，
-在所述注入区域（2）内，掺杂剂浓度从内向外在横向方向上连续降低。
13.如权利要求1或2所述的光电子半导体本体（100），
其中，
-所述半导体层序列（1）被施加在载体（13）上，
-所述载体（13）被施加在所述半导体层序列（1）的背离或者朝向所述第一层（10）的侧上，
-所述半导体本体（100）被构造为表面发射器或者体发射器。
14.如权利要求2所述的光电子半导体本体（100），其中所述半导体层序列是AlInGaN半导体层序列，并且在注入区域（2）内的铟含量相对于邻接的半导体层序列的铟含量升高或者减少。
15.一种用于制造光电子半导体本体（100）的方法，包括步骤：
A）提供带有第一导电类型的第一层（10）、第二导电类型的第二层（12）和布置在所述第一层（10）和所述第二层（12）之间的有源层（11）的半导体层序列（1），其中在按规定的运行中所述有源层（11）发射或吸收电磁辐射，其中所述有源层（11）具有带有至少一个量子阱层（110）的量子阱结构；
B）在所述半导体层序列（1）的至少一个横向定义并且被横向限定边界的注入区域（2）中对所述半导体层序列（1）有目的地掺杂，其中在每个整个注入区域（2）内部，掺杂浓度为每cm3至少1018个掺杂剂原子，以及其中
-在步骤B）中掺杂为，使得在整个注入区域（2）内部该半导体层序列（1）具有与所述第一层（10）相同的导电类型，
-所述注入区域（2）从所述第一层（10）出发完全地穿过所述有源层（11）并且至少部分地伸入所述第二层（12）中，
-在步骤B）中的掺杂之后，所述注入区域（2）横向地被所述有源层（11）连续的轨道包围，在所述轨道中所述有源层（11）被掺杂得比在所述注入区域（2）中要少或者与在所述注入区域（2）中相反地掺杂。
16.如权利要求15所述的方法，
其中
-在步骤B）之前，将掩模（3）施加到所述第一层（10）的背离所述有源层（11）的一侧上，
-所述掩模（3）具有至少一个窗口（30），在所述至少一个窗口中所述半导体层序列（1）被露出，
-通过离子注入过程进行所述掺杂，其中掺杂剂原子从所述掩模（3）的背离所述有源层（11）一侧撞击所述掩模（3），
-所述半导体层序列（1）的掺杂在所述窗口（30）的区域中进行，
-所述半导体层序列（1）在所述掩模（3）下方的掺杂被所述掩模（3）所抑制。
17.如权利要求16所述的方法，
其中
-为了生产所述掩模（3）首先将掩模层施加到所述半导体层序列（1）上，
-接着借助光刻方法或者纳米压印光刻方法在所述掩模层中产生所述至少一个窗口（30），
-所述掩模（3）具有金属。
18.如权利要求16或17所述的方法，
其中在所述离子注入过程之后，使所述半导体层序列（1）经历热复原过程。
19.如权利要求15或16所述的方法，
其中
-在步骤A）之前，所述半导体层序列（1）在生长衬底（4）上生长，其中首先生长所述第二层（12），然后生长所述有源层（11），然后生长所述第一层（10），
-在步骤B）中从背离所述生长衬底（4）的一侧进行所述半导体层序列（1）的掺杂，
-在步骤B）之后，将辅助载体施加到所述半导体层序列（1）的背离所述生长衬底（4）的一侧上并且去除所述生长衬底（4），和/或，
其中
在步骤B）中掺杂为，使得所述注入区域（2）从所述第一层（10）出发完全穿过所述有源层（11）并且至少部分伸入到所述第二层（12）中。
CN201680018540.XA 2015-03-26 2016-03-24 光电子半导体本体和用于制造光电子半导体本体的方法 Active CN107431104B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015104665.2 2015-03-26
DE102015104665.2A DE102015104665A1 (de) 2015-03-26 2015-03-26 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
PCT/EP2016/056649 WO2016151112A1 (de) 2015-03-26 2016-03-24 Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Publications (2)

Publication Number Publication Date
CN107431104A CN107431104A (zh) 2017-12-01
CN107431104B true CN107431104B (zh) 2020-05-12

Family

ID=55589901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018540.XA Active CN107431104B (zh) 2015-03-26 2016-03-24 光电子半导体本体和用于制造光电子半导体本体的方法

Country Status (6)

Country Link
US (2) US10490695B2 (zh)
JP (2) JP6526227B2 (zh)
CN (1) CN107431104B (zh)
DE (1) DE102015104665A1 (zh)
TW (1) TWI591850B (zh)
WO (1) WO2016151112A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104665A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015120896A1 (de) * 2015-12-02 2017-06-08 Osram Opto Semiconductors Gmbh Elektronisches Bauteil sowie Verfahren zur Herstellung eines elektronischen Bauteils
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US11271143B2 (en) * 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019129619A1 (de) * 2019-11-04 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil
EP4216291A1 (en) * 2022-01-19 2023-07-26 Nichia Corporation Light emitting element and method of manufacturing same
DE102022108234A1 (de) 2022-04-06 2023-10-12 Ams-Osram International Gmbh Verfahren zur herstellung eines aufwachssubstrats, aufwachssubstrat und strahlungsemittierender halbleiterchip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391293A (zh) * 2001-06-12 2003-01-15 先锋株式会社 氮化物半导体器件及其制造方法
EP1927143A2 (en) * 2005-09-13 2008-06-04 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with lateral current injection in the light emitting region
WO2011066038A1 (en) * 2009-11-25 2011-06-03 Bridgelux, Inc. Led with improved injection efficiency
CN104425665A (zh) * 2013-08-28 2015-03-18 三星电子株式会社 包括空穴注入层的半导体发光器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8304008A (nl) * 1983-11-22 1985-06-17 Philips Nv Halfgeleiderinrichting voor het opwekken van elektro-magnetische straling.
JPH05251743A (ja) * 1992-03-06 1993-09-28 Omron Corp 発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH10163576A (ja) * 1996-12-02 1998-06-19 Toyota Central Res & Dev Lab Inc 化合物半導体素子の製造方法
JPH11233814A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 半導体発光素子
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
TW558846B (en) 2001-06-15 2003-10-21 Nichia Corp Nitride semiconductor light emitting element and light emitting device using the same
EP1689157A4 (en) * 2003-11-27 2008-03-26 Matsushita Electric Ind Co Ltd COMMUNICATION CONTROL DEVICE AND ASSOCIATED METHOD
JP4765415B2 (ja) * 2005-06-02 2011-09-07 日立電線株式会社 発光ダイオード及びその製造方法
TW200737626A (en) 2005-11-14 2007-10-01 Applied Materials Inc Semiconductor device having a laterally injected active region
JP5358955B2 (ja) 2008-01-15 2013-12-04 住友電気工業株式会社 ｐ型窒化ガリウム系半導体領域を形成する方法
KR101053761B1 (ko) 2008-11-11 2011-08-02 주식회사 동부하이텍 이미지 센서의 제조 방법
US8395141B2 (en) * 2009-07-06 2013-03-12 University Of Seoul Industry Cooperation Foundation Compound semiconductors
US8421057B2 (en) * 2010-06-25 2013-04-16 Invenlux Corporation Light-emitting devices with improved active-region
JP2013051340A (ja) 2011-08-31 2013-03-14 Seiko Epson Corp 発光装置、スーパールミネッセントダイオード、およびプロジェクター
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
DE102012217640B4 (de) 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
CN104362232B (zh) * 2014-10-28 2019-03-29 天津三安光电有限公司 一种发光二极管
DE102015104665A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
JP6929987B2 (ja) 2019-03-12 2021-09-01 キヤノン株式会社 画像処理装置、画像処理装置の制御方法及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391293A (zh) * 2001-06-12 2003-01-15 先锋株式会社 氮化物半导体器件及其制造方法
EP1927143A2 (en) * 2005-09-13 2008-06-04 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with lateral current injection in the light emitting region
WO2011066038A1 (en) * 2009-11-25 2011-06-03 Bridgelux, Inc. Led with improved injection efficiency
CN104425665A (zh) * 2013-08-28 2015-03-18 三星电子株式会社 包括空穴注入层的半导体发光器件

Also Published As

Publication number Publication date
US10910516B2 (en) 2021-02-02
TW201640701A (zh) 2016-11-16
WO2016151112A1 (de) 2016-09-29
US20200052153A1 (en) 2020-02-13
DE102015104665A1 (de) 2016-09-29
TWI591850B (zh) 2017-07-11
US10490695B2 (en) 2019-11-26
CN107431104A (zh) 2017-12-01
JP6526227B2 (ja) 2019-06-05
JP2018510510A (ja) 2018-04-12
JP7050717B2 (ja) 2022-04-08
US20180062029A1 (en) 2018-03-01
JP2019165236A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
CN107431104B (zh) 光电子半导体本体和用于制造光电子半导体本体的方法
EP2037509B1 (en) Polarization doping in nitride based light emitting diodes
US9728674B2 (en) Optoelectronic component and method for the production thereof
US10347793B2 (en) Metallic contact for optoelectronic semiconductor device
US10862003B2 (en) Component having enhanced efficiency and method for production thereof
US9281441B2 (en) Semiconductor layer including compositional inhomogeneities
US20080073655A1 (en) Optoelectronic semiconductor chip
US20180076354A1 (en) Ultraviolet light emitting diodes with tunnel junction
US9735319B2 (en) Radiation emitting or receiving optoelectronic semiconductor chip
JP2005236287A (ja) 窒化物基半導体デバイスのための低ドープ層
KR20180112764A (ko) 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자
KR20140069037A (ko) 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
TW201937753A (zh) 氮化物半導體發光元件
US20220131034A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
US20240063331A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US6875995B2 (en) Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor
US10593839B2 (en) Solid-state light source with small area contact
CN114868241A (zh) 激光处理装置和激光处理方法
US20100102352A1 (en) III-Nitride Semiconductor Light Emitting Device
WO2022261541A1 (en) ELECTRON OVERFLOW OF AIGaN DEEP ULTRAVIOLET LIGHT EMITTING DIODES

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant