KR20180112764A - 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자 - Google Patents

축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자 Download PDF

Info

Publication number
KR20180112764A
KR20180112764A KR1020187018415A KR20187018415A KR20180112764A KR 20180112764 A KR20180112764 A KR 20180112764A KR 1020187018415 A KR1020187018415 A KR 1020187018415A KR 20187018415 A KR20187018415 A KR 20187018415A KR 20180112764 A KR20180112764 A KR 20180112764A
Authority
KR
South Korea
Prior art keywords
doping
active
quantum well
longitudinal axis
active portion
Prior art date
Application number
KR1020187018415A
Other languages
English (en)
Other versions
KR102626806B1 (ko
Inventor
신 장
브뤼노-쥴 도댕
브뤼노 꺄이할
삘립 지레
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 알레디아 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20180112764A publication Critical patent/KR20180112764A/ko
Application granted granted Critical
Publication of KR102626806B1 publication Critical patent/KR102626806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 적어도 하나의 3차원 반도체 구조(2)를 포함하는 광전자 소자(1)에 관한 것으로서, 3차원 반도체 구조(2)는, 그것이 놓이는 기판(3)의 평면에 실질적으로 직교하는 종축(Δ)을 따라 연장되며, 종축(Δ)을 따라 기판(3)의 일 표면으로부터 연장되는, 제1 도핑부(10); 패시베이션(passivation) 층(34) 및 당해 패시베이션(passivation) 층(34)에 의해 측면으로 커버되는 적어도 하나의 양자 우물(32)을 포함하는, 활성부(30)로서, 활성부(30)의 양자 우물(32)은 상기 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 가지며, 활성부(30)는 종축(Δ)을 따라 상기 제1 도핑부(10)로부터 연장되는, 활성부(30); 종축(Δ)을 따라 상기 활성부(30)로부터 연장되는, 제2 도핑부(20)를 포함한다. 본 발명은 소자가, 실질적으로 서로 평행하게 연장되며, 반도체 구조의 활성부(30)가 상호 접촉하는, 복수의 3차원 반도체 구조(2)를 포함하는 것을 특징으로 한다.

Description

축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자
본 발명의 분야는 광을 방출 또는 검출하는 데 적합한, 나노와이어 또는 마이크로와이어와 같은 3차원 반도체 구조를 포함하는 광전자(optoelectronic) 소자의 분야이다.
예를 들어 발광 다이오드를 형성하는, 나노와이어 또는 마이크로와이어 유형의 3차원 반도체 구조를 포함하는 광전자 소자가 존재한다. 나노와이어 또는 마이크로와이어는 대개 예를 들어 n형의 제1 도핑부(doped portion), 및 반대 유형의 전도성, 예를 들어 p형의 제2 도핑부를 포함하며, 그 사이에 적어도 하나의 양자 우물(quantum well)을 포함하는 활성부가 있다.
이들은 코어/쉘(shell)로도 불리는, 소위 방사상 배치(radial configuration)로 제조될 수 있으며, 활성부 및 제2 p-도핑부는 제1 n-도핑부의 주변에 형성된다. 이들은 또한 소위 축방향 구성으로 제조될 수 있으며, 활성부 및 제2 p-도핑부는 제1 n-도핑부의 주변을 커버하지 않고 필수적으로 에피택셜 성장(epitaxial growth)의 종축을 따라 연장된다.
축방향 구성의 나노와이어 또는 마이크로와이어는 방사상 배치의 와이어의 방출 표면적 미만의 방출 표면적을 가지지만, 보다 양호한 결정 품질을 갖는 반도체 물질로 제조되는 이점을 가지며, 따라서 특히 반도체 부분 사이의 계면에서 보다 양호한 응력 이완(stress relaxation) 때문에 더 높은 내부 양자 효율을 제공한다. InGaN으로 이루어진 양자 우물의 경우, 따라서 축방향 구성의 나노와이어 또는 마이크로와이어는 예를 들어 적색 또는 녹색으로 방출하기 위해 더 많은 인듐의 혼입을 가능하게 한다.
예를 들어, Bavencove 등에 의한, 제목이 녹색 나노와이어 기초 발광 다이오드의 서브마이크로미터 분석 광학 특성(Submicrometre resolved optical characterization of green nanowire-based light emitting diodes)인, 나노테크놀로지(Nanotechnology) 22 (2011) 345705의 연구는 축방향 구성의 나노와이어를 갖는 광전자 소자의 예를 기술하며, 제2 p-도핑부의 상부는 상호 접촉하고, 와이어에 의해 방출된 광에 대해 투명한 편광 전극을 보유한다. 여기서, 각각의 활성부는 제1 n-도핑부의 평균 직경과 실질적으로 동일한 평균 직경을 가지며, 다중 양자 우물을 포함한다. 와이어는 분자선 에피택시(molecular beam epitaxy)에 의해 GaN에 기반하여 제조된다.
그러나, 개선된 광학 효율을 갖는 나노와이어 또는 마이크로와이어 유형의 3차원 반도체 구조를 포함하는 광전자 소자를 개발할 필요가 있다.
본 발명은 종래 기술의 단점을 적어도 부분적으로 보완하고, 보다 구체적으로는 개선된 광학 효율을 갖는 적어도 하나의 3차원 반도체 구조를 포함하는 광전자 소자를 제안하는 것을 목적으로 한다.
이와 같은 목적을 위해, 본 발명은 기판(3)의 평면에 실질적으로 직교하는 종축을 따라 연장되며, 종축을 따라 기판의 표면으로부터 연장되는, 제1 도핑부; 종축을 따라 제1 도핑부로부터 연장되는, 적어도 하나의 양자 우물을 포함하는 활성부; 종축을 따라 활성부로부터 연장되는, 제2 도핑부;를 포함하는 적어도 하나의 3차원 반도체 구조를 포함하는 광전자 소자에 관한 것이다.
본 발명에 따르면, 활성부의 양자 우물은 상기 제1 도핑부의 평균 직경을 초과하는 평균 직경을 가지며, 패시베이팅(passivating) 층에 의해 측면으로 커버된다.
또한, 본 발명에 따르면, 광전자 소자는 활성부가 상호 접촉하는, 서로 실질적으로 평행하게 연장되는 복수의 3차원 반도체 구조를 포함한다.
이와 같은 광전자 소자의 일부 바람직하지만, 비제한적인 양태는 다음과 같다.
각각의 활성부의 양자 우물 또는 우물들은 상호 접촉하는 패시베이팅 층에 의해 인접한 활성부의 양자 우물 또는 우물들로부터 분리된다.
광전자 소자는 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2인 기판의 단위 면적당 제1 도핑부의 밀도를 가지고, 제1 도핑부는 서로 분리되어 있으며 종축을 따라 실질적으로 일정한 평균 직경을 가질 수 있다.
패시베이팅 층은 2 nm 이상, 바람직하게는 2 nm 내지 15 nm의 평균 두께를 가질 수 있다.
제1 도핑부는 Ⅲ-Ⅴ 화합물, Ⅱ-Ⅵ 화합물, 또는 Ⅳ 원소 또는 화합물로 이루어질 수 있고, 패시베이팅 층은 제1 도핑부의 화합물에 존재하는 적어도 하나의 원소를 포함하는 화합물로 이루어질 수 있다.
양자 우물 또는 우물들의 평균 직경은 제1 도핑부의 평균 직경의 115% 내지 250%일 수 있다.
활성부는 제1 및 제2 도핑부 사이에서 연속적으로 연장되는 단일 양자 우물을 포함할 수 있으며, 상기 단일 양자 우물은 패시베이팅 층에 의해 측면으로 커버된다.
활성부는 장벽 층 사이에 삽입되고, 패시베이팅 층에 의해 측면으로 커버된 양자 우물 또는 양자 도트(dots)를 형성하는 수 개의 층을 포함할 수 있다.
3차원 반도체 구조는 주로 Ⅲ-N 화합물을 포함하는 물질로 이루어질 수 있고, 패시베이팅 층은 바람직하게 GaN, AlGaN 및 AlN으로부터 선택된 화합물로 이루어진다.
본 발명은 또한 선행하는 특징들 중 하나에 따른, 광전자 소자를 제조하기 위한 방법에 관한 것으로서, 3차원 반도체 구조는 분자선 에피택시에 의해 형성된다.
본 방법은 복수의 3차원 반도체 구조를 에피택셜 성장에 의해 형성하는 단계로서,
ⅰ. 종축을 따라 기판의 표면으로부터 연장되는 제1 도핑부가 형성되는 단계;
ⅱ. 종축을 따라 제1 도핑부로부터 연장되는 적어도 하나의 양자 우물을 포함하는 활성부가 형성되는 단계;를 포함할 수 있고,
- 단계 ⅱ)에서, 각 활성부의 양자 우물은 제1 도핑부의 평균 직경을 초과하는 평균 직경을 갖도록 형성되고;
- 또한, 패시베이팅 층이 형성되어, 양자 우물을 측면으로 커버한다.
패시베이팅 층의 형성은 양자 우물의 형성과 동시에 이루어질 수 있다.
3차원 반도체 구조는 주로 Ⅲ-Ⅴ 화합물을 포함할 수 있으며, 활성부의 형성 단계 ⅱ)는, 제1 도핑부의 형성 단계 ⅰ)에서의 값(T1) 미만의 에피택셜 성장 온도(T2)의 값에서, 바람직하게는 600℃ 내지 680℃에서 수행되며, 0.33 내지 0.60 사이의 V 원소에 대한 Ⅲ 원소의 원자 플럭스(atomic flux)의 비로 수행된다. 따라서, 놀랍게도, 와이어 다이오드가 방출 피크의 반치폭(full width at half maximum)이 감소된 방출 스펙트럼을 갖는 광전자 소자가 얻어진다. 이는 양자 우물 또는 우물들의 평균 직경의 확장율(broadening rate)에 반영되며, 따라서 제1 도핑부의 평균 직경에 비해 115% 내지 250%로 활성부의 평균 직경에 반영된다.
제1 도핑부의 형성 단계 i)는 기판의 단위 면적당 제1 도핑부의 밀도가 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2가 되도록 성장 온도에서 수행되는 Ⅲ-V 화합물의 핵형성의 서브 단계(substep)를 포함할 수 있다.
본 발명의 다른 양태, 목적, 이점 및 특징은 비제한적인 실시예로서 주어진, 첨부된 도면을 참조하여, 바람직한 실시형태에 대한 다음의 상세한 설명을 읽을 때 더욱 명확해질 것이다.
도 1은 활성부가 확장되고(broadened) 패시베이트된(passivated) 축방향 구성의 3차원 반도체 구조를 포함하는, 제1 실시형태에 따른 광전자 소자의 개략적인 단면도이다.
도 2는 활성부가 단일 양자 우물을 포함하는, 축방향 구성의 3차원 반도체 구조의 다른 실시예의 개략적인 단면도이다.
도 3은 성장 온도(T) 및 공칭 In/Ⅲ 비의 함수로서 활성부의 확장률(RD)의 변화의 예를 나타내는 도면이다.
도 4는 도 2에 도시된 3차원 반도체 구조의 활성부의 단면에 대한 인듐 및 갈륨의 원자비의 변화의 예를 에너지 분산형 X선 분광법(EDX: energy dispersive X-ray spectrometry)에 기초하여 나타내는 도면이다.
도 5는 활성부가 서로 접촉하는 축방향 구성의 3차원 반도체 구조를 포함하는, 제2 실시형태에 따른 광전자 소자의 개략적인 단면도이다.
도 6a는 활성부가 층의 형태로 다중 양자 우물을 포함하는, 축방향 구성의 3차원 반도체 구조의 변형예의 개략적인 단면도이다.
도 6b는 활성부가 양자 도트 형태의 다중 양자 우물을 포함하는, 축방향 구성의 3차원 반도체 구조의 또 다른 변형예의 개략적인 단면도이다.
도면 및 나머지 설명에서, 동일한 참조부호는 동일하거나 유사한 요소를 나타낸다. 또한, 도면의 명료함을 위해, 다양한 요소는 축적에 따라 그려지지 않는다. 또한, 용어 "실질적으로", "대략" 및 "약"은 "10% 이내로"를 의미하는 것으로 이해된다.
본 발명은 발광 다이오드 또는 포토 다이오드를 형성하기에 적합한 3차원 반도체 구조를 포함하는 광전자 소자에 관한 것이다.
3차원 반도체 구조는 종축(Δ)을 따라 세장형 형상을 가진다. 즉, 종축(Δ)을 따르는 종방향 치수가 횡방향 치수보다 크다. 3차원 구조는 "와이어", "나노와이어" 또는 "마이크로와이어"라고 지칭한다. 와이어의 횡단 치수, 즉 종축(Δ)에 직교하는 평면에서의 치수는 5 nm 내지 5 ㎛, 예를 들어 10 nm 내지 500 nm, 바람직하게는 30 nm 내지 300 nm일 수 있다. 와이어의 높이, 즉 종축(Δ)을 따르는 종방향 치수는 횡방향 치수보다 크며, 예를 들어 2 배, 5 배 및 바람직하게는 10 배 더 크다.
종축(Δ)에 직교하는 평면에서, 와이어의 단면은 예를 들어 원형, 타원형, 다각형, 예를 들어 삼각형, 정사각형, 직사각형 또는 심지어 육각형 형상과 같은 다양한 형상을 가질 수 있다. 여기서, 직경은 단면 레벨에서 와이어의 둘레와 관련된 양으로 정의된다. 직경은 와이어의 단면과 동일한 면적을 갖는 디스크의 직경일 수 있다. 국부 직경은 종축(Δ)을 따른 후자의 주어진 높이에서의 와이어의 직경이다. 평균 직경은 와이어 또는 그 일부를 따른 국부 직경의 평균값, 예를 들어 산술 평균이다.
도 1은 축방향 와이어 발광 다이오드를 형성하는 3차원 반도체 구조(2)를 포함하는 광전자 소자(1)의 제1 실시형태의 부분 단면도를 개략적으로 도시한다.
본 실시예 및 그 이하의 설명을 위하여, 직교 3차원 좌표계(X, Y, Z)가 정의되는데, (X, Y) 평면은 광전자 소자의 기판의 평면에 실질적으로 평행하고, Z 축은 기판의 평면에 직교하는 방향으로 배향된다.
이와 같은 실시예에서, 광전자 소자(1)는,
- 후면(3a) 및 정면(3b)으로 지칭되는 대향하는 2개의 면을 갖는, 예를 들어 반도체 물질로 제조된 기판(3);
- 여기서는 기판의 후면(3a)과 접촉하는 제1 분극(polarization) 전극(4);
- 3차원 반도체 구조의 에피택셜 성장에 적합한 물질로 제조되고, 기판의 전면(3b)을 커버하는 핵형성 층(5);
- 기판(3)의 전면(3b)의 (X, Y) 평면에 실질적으로 직교하도록 배향된 종축(Δ)을 따라 핵형성 층(5)으로부터 연장되는, 와이어의 형태인 3차원 반도체 구조(2)로서, 각각의 와이어(2)는 핵형성 층(5)과 접촉하는 제1 도핑부(10), 종축(Δ)을 따라 제1 도핑부(10)의 연장부(prolongation)에 배열된 활성부(30) 및 제2 도핑부(20)를 포함하는, 3차원 반도체 구조(2);
- 각각의 제2 도핑부(20)와 접촉하는 제2 분극 전극(6)의 층을 포함한다.
여기서, 각각의 3차원 반도체 구조(2)는 활성부의 레벨에서 광을 방출하는데 적합한, 축방향 구성의 와이어 발광 다이오드를 형성한다. 와이어(2)는 각각의 활성부(30)가 종축선(Δ)에 실질적으로 직교하는 제1 도핑부(10)의 상부면(11)을 본질적으로 커버하며, 종축(Δ)을 따라 연장되는 범위까지 축방향 구성이라고 한다. 또한, 제2 도핑부(20)는 종축(Δ)에 실질적으로 직교하는 활성부(30)의 상부면(31)을 필수적으로 커버하며, 종축(Δ)을 따라 연장된다. 따라서, 와이어(2)는 전술한 코어/쉘 구성과는 다른 축방향 구성을 가진다.
각각의 와이어(2)는 적어도 하나의 반도체 물질로부터 출발하여 제조되며, 반도체 물질은 주기율표의 Ⅲ 족으로부터의 적어도 하나의 원소 및 V 족으로부터의 적어도 하나의 원소를 포함하는 Ⅲ-V 화합물; Ⅱ 족으로부터의 적어도 하나의 원소 및 VI 족으로부터의 적어도 하나의 원소를 포함하는 Ⅱ-VI 화합물; 또는 IV 족으로부터의 적어도 하나의 원소를 포함하는 IV 원소 또는 화합물일 수 있다. 예를 들어, Ⅲ-V 화합물은 GaN, InGaN, AlGaN, AlN, InN 또는 AlInGaN과 같은 Ⅲ-N 화합물, 또는 비소 또는 인 유형의 V 족 원소, 예를 들어 AsGa 또는 InP를 포함하는 화합물일 수 있다. 또한, Ⅱ-VI 화합물은 CdTe, HgTe, CdHgTe, ZnO, ZnMgO, CdZnO 또는 CdZnMgO일 수 있다. 마지막으로, Si, C, Ge, SiC, SiGe 또는 GeC와 같은 IV 원소 또는 화합물이 사용될 수 있다. 3차원 구조의 반도체 물질은 도펀트, 예를 들어 n형 Ⅲ-N 화합물의 도핑을 제공하는 실리콘 또는 p형의 도핑을 제공하는 마그네슘을 포함할 수 있다.
활성부(30)는 대부분의 광이 와이어로부터 방출되는 레벨의 부분이다. 이는 활성부의 방출 구역에 대응하는, 제1 도핑부 및 제2 도핑부의 밴드 갭 에너지 미만의 밴드 갭 에너지를 갖는 제2 물질로 이루어진 적어도 하나의 양자 우물을 포함한다. 양자 우물은 두껍거나 바람직하게는 두 장벽 층 사이에 배치된 적어도 하나의 얇은 층으로 형성되어, 전하 캐리어의 구속(confinement)을 향상시킬 수 있다. 제2 물질은 적어도 하나의 추가 원소가 혼입된 제1 및 제2 도핑부의 Ⅲ-V, Ⅱ-VI 또는 IV 화합물을 포함한다. 예를 들어, GaN을 기초로 제조된 와이어의 경우, 양자 우물을 형성하는 제2 물질은 바람직하게 InGaN이다. 추가 요소의 원자 %는 필요한 광학 특성 및 와이어의 방출 스펙트럼의 함수이다. 후술하는 바와 같이, 활성부는 제1 도핑부와 제2 도핑부 사이에서 연장되는 반도체 물질의 일부분에서 단일 양자 우물로 형성될 수 있다. 대안적으로, 활성부는 장벽 층 사이에 삽입된 층 또는 도트 형태의 여러 양자 우물을 포함할 수 있다.
바람직한 실시형태에 따르면, 각각의 와이어(2)는 GaN을 기초로 제조되며, 양자 우물은 InGaN으로 이루어진다. 제1 도핑부(10)는 GaN으로 형성될 수 있으며, 예를 들어 n형, 특히 실리콘으로 제1 유형의 도전성으로 도핑될 수 있다. 제1 도핑부의 높이는 100 nm 내지 10 ㎛, 예를 들어 500 nm 내지 5 ㎛일 수 있으며, 특히 1 ㎛와 실질적으로 동일할 수 있다.
활성부(30)는 예를 들어 InGaN으로 이루어진 하나 이상의 양자 우물을 포함할 수 있다. 활성부는 제1 및 제2 도핑부(10, 20) 사이에서 종축(Δ)을 따라 연속적으로 연장되는 단일 양자 우물을 포함할 수 있다. 대안적으로, 이는 다중 양자 우물을 포함할 수 있고, 예를 들어 InGaN으로 이루어진 양자 우물, 및 예를 들어 GaN으로 이루어진 장벽 층으로 종축(Δ)을 따라 교대로 형성된다. 활성부의 높이는 20 nm 내지 500 nm 사이, 예를 들어 50 nm 내지 200 nm일 수 있으며, 특히 100 nm와 실질적으로 동일할 수 있다.
제2 도핑부(20)는 GaN으로 형성될 수 있으며, 예를 들어 p형, 특히 마그네슘으로 제1 유형에 반대되는 제2 유형의 전도성으로 도핑될 수 있다. 제2 도핑부의 높이는 50 ㎚ 내지 5 ㎛, 예를 들어 100 ㎚ 내지 1 ㎛일 수 있고, 특히 이러한 도핑부과 관련된 직렬 저항을 제한하기 위해 수십 또는 수백 ㎚ 정도일 수 있다. 따라서, 높이는 400 nm와 실질적으로 동일할 수 있다.
제2 도핑부(20)는 활성부(30)와의 계면에 위치된 전자 차단층(22)을 포함할 수 있다. 전자 차단층은 3원계 Ⅲ-N 화합물, 예를 들어 AlGaN 또는 AlInN으로 형성될 수 있으며, 바람직하게는 p 도핑된다. 전자 차단층은 활성부 내에서 방사 재결합(radiative recombination)의 레벨을 증가시키는 것을 가능하게 한다.
제2 분극 전극(6)은 도핑부(20)의 상부면(21)과 접촉하고 전하 캐리어를 와이어(2)로의 주입하는 것을 제공하는 데 적합하다. 제2 분극 전극은 와이어에 의해 방출된 광에 대하여 실질적으로 투명한 물질, 예를 들어 인듐 주석 산화물(ITO)로 이루어진다. 제2 분극 전극은 수 나노미터 내지 수십 또는 수백 나노미터의 두께를 가진다.
또한, 각각의 와이어(2)는 상부면(3b)이 핵형성 층(5)으로 커버될 수 있는 기판(3) 상에 안착되어 있다. 핵형성 층(5)은 와이어의 핵형성 및 성장을 촉진하는 물질, 예를 들어 알루미늄 질화물(AlN) 또는 알루미늄 산화물(Al2O3), 마그네슘 질화물(MgxNy), 전이 금속의 질화물 또는 탄화물 또는 임의의 다른 적당한 물질일 수 있다. 핵형성 층의 두께는 수 나노미터 또는 수십 나노미터 정도일 수 있다. 본 실시예에서, 핵형성 층은 AlN으로 제조된다.
기판(3)은 모노 블록(monobloc) 구조일 수 있거나 SOI(Silicon On Insulator의 약어) 유형의 기판과 같은 층의 스택으로 형성될 수 있다. 기판은 반도체 물질, 예를 들어 실리콘, 게르마늄, 실리콘 탄화물, 또는 Ⅲ-V 또는 Ⅱ-VI 화합물로 제조될 수 있다. 기판은 또한 금속 물질 또는 절연 물질로 제조될 수 있다. 기판은 그래핀, 몰리브덴 황화물 또는 셀렌화물(selenide)(MoS2, MoSe2) 또는 임의의 다른 등가 물질의 층을 포함할 수 있다. 이 실시예에서, 기판은 고도로 도핑된 n형 단결정 실리콘으로 이루어진다.
여기에서, 제1 분극 전극(4)은 예를 들어 후면(3a)의 레벨에서 전기적으로 도전성인, 기판(3)과 접촉하고 있다. 제1 분극 전극은 알루미늄 또는 임의의 다른 적절한 물질로 제조될 수 있다.
따라서, 전위차가 2 개의 분극 전극을 통해 순방향으로 와이어(2)에 인가되면, 와이어(2)는 방출 스펙트럼이 양자 우물 또는 우물들의 조성에 주로 의존하는 파장에서 강도 피크를 갖는 광을 방출한다.
도 1에 도시된 바와 같이, 활성부(30)는 평균 직경이 제1 도핑부(10)의 평균 직경을 초과하는 적어도 하나의 양자 우물(32)을 포함한다. 여기서, 제1 도핑부(10)는 국부 직경과 실질적으로 동일한 평균 직경을 가진다. 제1 도핑부(10)의 평균 직경은 5 nm 내지 5 ㎛, 예를 들어 10 nm 내지 100 nm일 수 있고, 특히 50 nm와 실질적으로 동일할 수 있다. 단일 양자 우물의 경우, 평균 직경은 종축(Δ)을 따른 이와 같은 동일한 양자 우물의 국부 직경의 평균값이다. 층 또는 도트의 형태인 다중 양자 우물의 경우, 국부 직경은 양자 우물 층의 직경 또는 하나의 레벨 및 동일한 단면에 위치하는 양자 도트의 누적 직경이다. 평균 직경은 서로 다른 양자 층 또는 도트들의 국소 직경의 평균값이다.
이때, 활성부(30)는 제1 도핑부(10)의 평균 직경을 초과하는 국부 직경을 포함한다. 도 1의 실시예에서, 활성부(30)는 또한 그 상부면(11)의 레벨에서의 제1 도핑부(10)의 국부 직경과 실질적으로 동일한 제1 값으로부터 시작하여 활성부(30)와 제2 도핑부(20) 사이의 계면에서의 제2 최대 값까지, 제1 도핑부(10)로부터 거리가 증가함에 따라 증가하는 평균 직경을 가진다. 활성부(30)는 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 갖는다.
이는 활성부(30)의 레벨에서 (X, Y) 평면 내의 각각의 와이어(2)의 확장에 반영된다. 활성부(30)의 평균 직경은 제1 도핑부(10)의 평균 직경의 110% 내지 400%, 바람직하게는 115% 내지 250%일 수 있으며, 보다 우수한 결정 품질 및/또는 방출 피크의 반치폭(FWHM: Full Width at Half Maximum)이 감소되는 방출 스펙트럼을 제공한다. 예를 들어, 약 50 nm의 제1 도핑부(10)의 평균 직경에 대해, 활성부(30)의 평균 직경은 약 75 nm와 동일할 수 있다.
제2 도핑부(20)는 와이어(2)의 종축(Δ)을 따라 활성부(20)로부터 연장된다. 이와 같은 실시예에서, 제2 도핑부(20)의 국부 직경은 인접한 와이어(2)의 제2 도핑부(20)와 접촉 할 때까지 점진적으로 증가하여, 제2 도핑부(20)의 레벨에서 와이어(2)의 합체(coalescence)를 일으킨다. 따라서, 국부 직경은 상부면(31)의 레벨에서의 활성부(30)의 국부 직경과 실질적으로 동일한 값으로부터 예를 들어 인접한 제2 도핑부(20)와 접촉하는 값에 상응하는 값으로 증가한다. 예를 들어, 제1 도핑부(10)에 대한 약 50 nm의 평균 직경 및 활성부(30)에 대한 약 75 nm의 평균 직경에 대해, 제2 도핑부(20)의 평균 직경은 약 100 nm와 동일할 수 있다. 대안적으로, 제2 도핑부(20)의 국부 직경은 종축(Δ)을 따라 실질적으로 일정할 수 있으며, 따라서 상부면(31)의 레벨에서 활성부(30)의 국부 직경의 값과 실질적으로 동일할 수 있다.
또한, 활성부(30)는 측벽(35)의 레벨에 위치하는 패시베이팅 쉘(passivating shell)이라고도 지칭되는 패시베이팅 층(34)을 포함한다. 패시베이팅 층(34)은 양자 우물 또는 우물들(32)의 측면 에지(33)를, 바람직하게 이들 둘레를 따라 커버한다. 양자 우물(32)의 측면 에지(33)는 활성부(30)의 측벽(35)에 대향하여 위치된 횡방향 평면(X, Y)에서 양자 우물의 표면이다. 패시베이팅 층(34)은, 패시베이팅 층이 예를 들어 활성부의 확장과 연결된 가능한 표면 상태의 영향을 제한할 수 있는 방식으로, 패시베이팅 층을 형성하는 물질의 유전 상수 또는 밴드 갭 에너지에 의존하는 두께를 가지며, 이러한 표면 상태는 양자 우물 또는 우물들에서 비방사 재결합(nonradiative recombinations)을 유도할 수 있다. 따라서, 얇은 패시베이팅 층은 2 nm 내지 15 nm, 예를 들어 5 nm 내지 10 nm의 두께를 가질 수 있다.
따라서, 패시베이팅 층(34)은 Ⅲ-V 화합물, Ⅱ-VI 화합물, IV 화합물 또는 원소, 또는 심지어 알루미늄 질화물 및 산화물(Al2O3) 또는 실리콘 질화물 및 산화물(SiO2, Si3N4)로부터 선택된 재료로 이루어질 수 있다. 예를 들어, GaN으로 이루어진 제1 및 제2 도핑부 및 InGaN으로 이루어진 양자 우물의 경우, 패시베이팅 층은 예를 들어 의도적으로 도핑되지 않은 GaN, AlN 또는 AlGaN으로 이루어질 수 있다.
바람직하게는, 패시베이팅 층(34)의 두께 및 물질은 패시베이팅 층이 전하 캐리어의 양자 우물 또는 우물들을 향한 이송을 최적화하기 위해 패시베이팅 층이 양자 우물의 전기 저항 또는 밴드갭 에너지를 초과하는 전기 저항 또는 밴드갭 에너지를 갖도록 선택된다. 예를 들어, 패시베이팅 층은 2 nm 내지 15 nm의 두께를 갖는 AlN, AlGaN 또는 심지어 GaN으로 형성될 수 있다.
제1 및 제2 도핑부(10, 20)를 형성하는 물질이 Ⅲ-V 화합물 또는 Ⅱ-VI 화합물인 경우, 패시베이팅 층(34)을 형성하는 물질은 또한 각각 Ⅲ-V 화합물 또는 Ⅱ-VI 화합물이고, 제1 및 제2 도핑부의 물질과 동일한 V 또는 VI 족 원소를 포함할 수 있다. 예를 들어, GaN으로 이루어진 제1 및 제2 도핑부 및 InGaN으로 이루어진 양자 우물의 경우, 패시베이팅 층은 GaN, AlN 또는 AlGaN으로 이루어질 수 있다.
이하에서 상술되는 바와 같이, 패시베이팅 층(34)은 양자 우물(32)의 형성과 동시에 형성되는 것이 유리하다. 따라서, 패시베이팅 층은 양자 우물 또는 우물들의 측면 에지의 표면 상태를 제한하여, 활성부의 내부 양자 효율을 증가시킬 것이다.
따라서, 광전자 소자의 와이어 각각은 활성부의 확장 및 패시베이션의 결합된 효과로 인해 개선된 광학 효율을 가진다. 여기서, 광효율은 광전자 소자에 의해 흡수된 전력에 대한 광전자 소자에 의해 방출된 광속(luminous flux)의 비에 대응한다.
실제로, 활성부의 확장은 와이어 당 방출 면적을 증가시키고, 따라서 방출되는 광속이 커진다. 더욱이, 활성부의 양자 우물 또는 우물들의 측면 에지의 패시베이션은 양자 우물의 측면 에지에서의 표면 상태의 영향을 제한함으로써 활성부의 내부 양자 효율을 증가시킬 수 있도록 한다. 실제로, 예를 들어, 특히 활성부의 확장 동안 나타날 수 있는 구조적 결함 또는 댕글링 결합(dangling bonds)으로 인한 표면 상태는 활성부에서의 비방사 재결합의 원인일 수 있다. 따라서, 활성부의 패시베이션은 활성부에서의 비방사 재결합의 레벨을 감소시키고, 따라서 와이어의 활성부의 내부 양자 효율을 증가시킨다.
따라서, 활성부의 확장 및 후자의 측벽의 패시베이션은 각 와이어의 광학 효율을 증가시킨다.
도 2는 제1 변형예에 따른 광전자 소자의 3차원 반도체 구조(2)의 부분 개략도로서, 3차원 반도체 구조(2)는 활성부(30)가 단일 양자 우물(32)을 포함하는 축방향 구성의 와이어 형태의 발광 다이오드를 형성한다. 본 실시예에서, 와이어(2)는 GaN을 기초로 이루어지고 양자 우물은 InGaN으로 이루어진다.
활성부(30)는 추가 원소, 여기서는 인듐이 혼입되는, 제1 및 제2 도핑부(10, 20)와 동일한 화합물 GaN을 포함하는 제2 반도체 물질, 여기서는 InGaN로 이루어진 단일 양자 우물(32)을 포함한다. 제2 물질을 형성하는 화합물의 원소의 원자비는 바람직하게 양자 우물 내에서 실질적으로 균일하다. InGaN의 단일 양자 우물(32)은 제1 도핑부(10)와 제2 도핑부(20) 사이에서 연장되는 부분을 형성하고, 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 가진다. 도 2에 도시된 바와 같이, 제1 도핑부는 종축(Δ)을 따라 위아래로 겹쳐서 배치된 하부 부분(32a) 및 상부 부분(32b)으로 지칭되는 두 부분으로 형성될 수 있으며, 하부 부분(32a)은 제1 도핑부(10)와 상부 부분(32b) 사이에 위치하며, 상부면(11)의 레벨에서의 제1 도핑부(10)의 국부 직경의 값으로부터 시작하여 연속적으로 증가하는 국부 직경을 갖는다. 제2 부분(32b)은 전체 높이에 걸쳐 실질적으로 일정한 국부 직경을 갖는다.
또한, 활성부(30)는 제1 부분(32a)의 레벨 및 제2 부분(32b)의 레벨 모두에서, InGaN으로 이루어진 양자 우물(32)의 측면 에지(33)를 커버하는, 측벽(35)의 레벨에 패시베이팅 층(34)을 포함한다. 패시베이팅 층은, 여기서 의도적으로 도핑되지 않은, 제1 및 제2 도핑부의 화합물 GaN과 동일한 물질로 제조된다. 대안적으로, 패시베이팅 층은 AlN 또는 AlGaN으로 형성될 수 있으므로, 패시베이팅 층의 전기 저항 또는 밴드갭 에너지를 증가시킬 수 있다. 여기서, 패시베이팅 층은 2 nm 내지 15 nm, 예를 들어 5 nm의 두께를 갖는다.
이제, 활성부(30)가 단일 양자 우물(32)로 형성된 도 2를 참조하여 기술된 것과 동일하거나 유사한 3차원 반도체 구조인 경우에, 광전자 소자를 제조하는 방법의 실시예를 설명할 것이다. 본 실시예에서, 와이어(2)는 분자선 에피택시(MBE)에 의해 생성되고, GaN을 기초로 제조된다.
분자선 에피택시의 문맥에서 볼 때, 에피택셜 성장에 영향을 미치는 파라미터는 다음과 같다:
- V 족으로부터의 원소의 플럭스에 대한 Ⅲ 족으로부터의 원소의 플럭스의 비, 즉 이 경우에는 GaN의 제1 및 제2 도핑부의 성장 동안의 Ga/N 비로 정의되는, 공칭 Ⅲ/V 비; 및 금속/N 또는 (Ga+In)/N으로도 불리는, InGaN의 양자 우물의 성장 동안의 Ⅲ/N 비;
- Ⅲ 족, 즉 갈륨 및 인듐으로부터의 원소의 플럭스에 대한 추가 원소, 여기서는 인듐의 플럭스의 비로서 정의되는, 공칭 In/Ⅲ 비;
- 여기서는 기판의 레벨에서 측정되는, 성장 온도(T).
제1 단계에서, 핵형성 층(5)의 표면으로부터 시작하여 에피택셜 성장에 의해 제1 도핑부(10)가 형성된다. 이를 위해, 성장 온도는 제1 값(T1), 예를 들어 775℃ 내지 850℃, 예를 들어 845℃로 상승된다. 공칭 Ⅲ/V 비, 여기서 Ga/N의 비는 소위 질소가 풍부한 조건에 있기 위해 1 미만의 값(Ⅲ/V)1을 갖는다. 이는 예를 들어 0.1 내지 0.5일 수 있다. 제1 부분의 GaN 물질은 실리콘으로 n 도핑된다. 여기서, 제1 n-도핑부는 약 1 ㎛의 높이와 약 50 nm의 평균 직경(DN)을 갖는다. 따라서, 종축(Δ)을 따라 연장되는 와이어의 형상을 갖는 제1 도핑부가 얻어진다. 이는 기판에 대향하고 실질적으로 편평한 결정학적 축(c)을 따라 배향된, 상부면을 갖는다.
제2 단계에서, 활성부(30)는 제1 n-도핑부(10)의 상부면(11)으로부터 시작하는 에피택셜 성장에 의해 형성된다. 이를 위해, 성장 온도는 인듐의 혼입을 허용하는 온도 범위 내에서 제1 값(T1)보다 낮은 제2 값(T2)으로 상승된다. InGaN의 경우, 인듐의 혼입 범위는 전형적으로 560℃ 내지 690℃이다. 예를 들어, 온도의 값(T2)은 이 경우 600℃ 내지 680℃이며, 예를 들어 약 670℃이다. 또한, 공칭 In/Ⅲ 비는 요구되는 InGaN 조성에 따라 5% 내지 70%, 바람직하게는 10% 내지 50%의 값(In/Ⅲ)2을 가지며, 예를 들어 여기서 InGaN 조성은 약 555 nm에서 녹색 광의 방출을 목표로 28%이다.
또한, 공칭 Ⅲ/N 비는 인듐의 플럭스에 기인하여 이전 단계의 값(Ⅲ/V)1을 초과하는 값(Ⅲ/N)2를 갖는다. 공칭 Ga/N 비는 0.3으로 일정하게 유지되지만, 값(Ⅲ/N)2는 0.3 초과이다. 이는 발광 피크의 반치폭(FWHM)이 감소된 보다 양호한 결정 품질 및/또는 방출 스펙트럼을 제공하기 위해 0.32 내지 1.5, 바람직하게는 0.33 내지 0.60일 수 있다. 예를 들어, 여기서는 0.42이다. 따라서, 의도적으로 도핑되지 않은, 약 28%의 인듐 원자비를 갖는 InGaN의 단일 양자 우물을 포함하여, 와이어가 순방향으로 편광될 때 약 550 nm에서 광을 방출할 수 있는, 활성부가 얻어진다.
본 발명자는 예를 들어 0.33 내지 0.60의 공칭 Ⅲ/N 비의 증가와 조합하여, 성장 온도를 예를 들어 600℃ 내지 680℃의 온도로 저하시키면, 양자 우물의 평균 직경의 확장으로 이어지고, 따라서 제1 n-도핑부의 활성부에 비해, 활성부의 평균 직경의 확장, 예를 들어 115% 내지 250%의 확장으로 이어진다는 것을 증명하였다. 도 3의 다이어그램에 도시된 바와 같이, DPA가 활성부의 평균 직경이고 DN이 제1 도핑부의 평균 직경인, 확장율(RD = DPA/DN)은 성장 온도의 감소 및 공칭 Ⅲ/N 비의 증가에 의존한다. 따라서, 값(T1) 미만의 성장 온도에서, 공칭 In/Ⅲ 비 및 따라서 공칭 Ⅲ/N 비를 증가시키면 확장율(RD)이 증가한다. 또한, 값(Ⅲ/N)1을 초과하는 공칭 Ⅲ/N 비에서, 성장 온도를 낮추는 것은 확장율(RD)의 증가로 이어진다. 따라서, 공칭 Ⅲ/N 비의 값을 부과하는, 요구되는 방출 스펙트럼에 따라, 공칭 Ⅲ/N 비를 증가시키고 및/또는 성장 온도를 낮추는 것은 활성부의 확장율(RD)을 얻을 수 있어, 와이어의 광학 효율을 증가시킬 수 있다. 또한, 600℃ 내지 680℃의 성장 온도(T2) 및 0.33 내지 0.60의 비(Ⅲ/N)2에 대해, 방출 스펙트럼이 방출 피크에서 감소된 반치폭을 가지는 광을 방출할 수 있는 다이오드가 얻어지는 것을 볼 수 있다.
또한, 본 발명자는 단일 양자 우물(32)을 포함하는 활성부(30)의 에피택셜 성장이 양자 우물의 측면 에지(33)를 둘러싸는 패시베이팅 층(34)의 동시 형성을 수반할 수 있다는 것을 증명하였다. 따라서, 활성부는 측면 에지가 GaN의 패시베이팅 층에 의해 패시베이트된 InGaN의 단일 양자 우물로부터 형성된다. 에너지 분산형 X선 분광법(EDX)에 의해 얻어진 활성부의 횡방향 프로파일에 대한 인듐 및 갈륨의 원자비에 대응하는 도 4에 도시된 바와 같이, 약 5 nm의 평균 두께를 갖는 GaN의 패시베이팅 층은 InGaN의 양자 우물의 측면 에지의 레벨에 위치한다. 잠재적으로 비방사 재결합을 유도하는 양자 우물의 댕글링 결합과 관련된 표면 상태가 패시베이팅 층에 의해 패시베이트된다면 단일 양자 우물 및 패시베이팅 층의 동시 형성은 활성부의 내부 양자 효율을 증가시킬 수 있다.
그 다음, 확장된 활성부(30)가 얻어지고, 양자 우물(32)의 측면 에지(33)가 패시베이트되어, 와이어의 광 효율을 증가시키도록 한다. 활성부는 75 nm 내지 100 nm의 높이 및 75 nm 내지 100 nm의 평균 직경을 가질 수 있다. 패시베이팅 층은 평균 두께가 2 nm 내지 약 10 nm일 수 있다.
제3 단계에서, 제2 도핑부(20)는 활성부(30)의 상부면(31)으로부터 시작하여 에피택셜 성장에 의해 형성된다. 이를 위해, 인듐의 플럭스가 중지되고 공칭 Ⅲ/N 비, 여기서 Ga/N의 비는 제2 단계의 값(Ⅲ/N)2을 초과하는 값(Ⅲ/N)3, 바람직하게는 1 초과, 예를 들어 약 4/3과 같은 값으로 증가된다. 또한, 성장 온도는 제2 값(T2)과 같거나 미만 또는 초과일 수 있지만, 예를 들어 약 670℃와 같은 제1 값(T1)보다 낮은 값(T3)을 갖는다. 이는 제2 p-도핑부의 확장에 반영된다. 후자는 약 350 nm의 높이 및 약 150 nm의 평균 직경을 가질 수 있다. 제2 p-도핑부의 성장은 제2 p-도핑부들 사이에서 상호 접촉 및 합체가 일어나서 실질적으로 편평한 상부면을 형성할 때까지 계속될 수 있다. 따라서, 단일 양자 우물이 패시베이트된 측면 에지를 가지는 확장된 활성부를 갖는 축방향 구성의 와이어가 얻어진다. 몇몇 와이어는 이러한 방식으로, 여기서 각각의 p-도핑부의 레벨에서 상호 접촉하여 얻어질 수 있다.
마지막으로, 최종 단계에서, 와이어에 의해 방출된 광에 대해 전도성이고 투명한 물질로 이루어진 제2 분극 전극(6)이 제2 도핑부(20)와 접촉하도록 상부면(21) 상에 증착된다. 따라서, 2 개의 분극 전극에 의해 와이어에 순방향 전위차를 인가하면, 방출 스펙트럼의 특성이 활성부 내의 양자 우물의 조성에 의존하는 광의 방출이 유도된다. 와이어의 등가 밀도에서, 본 발명에 따른 와이어는 양자 우물이 패시베이트된 측면 에지를 갖는 확장된 활성부를 가진다는 점에서, 선행기술의 전술한 예들에 비해 광 효율이 증가된다.
도 5는 제2 실시형태에 따른 광전자 소자(1)의 개략적인 단면도로서, 본질적으로 와이어(2)가 활성부(30)의 레벨에서 상호 접촉한다는 점에서 도 1 및 도 2에 도시된 것과는 다르다.
도 1의 실시형태와 동일한 방식으로, 광전자 소자(1)는 예를 들어 고도로 n 도핑된 실리콘의 반도체 물질로 이루어진 기판(3)을 포함하며, 그 전면(3b)은 핵형성 층(5)으로 커버되어 있고 그 대향면(3a)은 제1 분극 전극(4)을 형성하는 층으로 커버되어 있다.
3차원 반도체 구조는 여기서 도 2를 참조하여 기술된 것과 동일하거나 유사하다. 이들은 기판 전면의 (X, Y) 평면에 실질적으로 직교하게 배향된 종축(Δ)을 따라 핵형성 층으로부터 연장되는 축방향 구성의 와이어 형태이고, 각각의 와이어(2)는 핵형성 층(5)과 접촉하는 제1 도핑부(10), 종축(Δ)을 따라 제1 도핑부(10)의 연장부에 배열된 활성부(30) 및 제2 도핑부(20)를 포함한다.
여기서, 활성부(30)는 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 갖는 단일 양자 우물(32)을 포함하고, 그 측면 에지(33)는 패시베이팅 층(34)으로 커버된다. 이 실시예에서, 활성부(30)는 InGaN의 단일 양자 우물뿐만 아니라 GaN의 패시베이팅 층을 포함한다.
와이어(2)는 활성부(30)의 레벨에서 서로 접촉하여, 각 활성부는 하나 이상의 인접한 활성부와 접촉한다. 이는 또한 활성부의 레벨에서 와이어의 합체라고도 불린다. 보다 정확하게는, 활성부(30)는 패시베이팅 층(34)의 레벨에서 상호 접촉하고, 이어서 각 활성부의 양자 우물(32)은 상호 접촉하는 패시베이팅 층(34)에 의해 인접 활성부의 양자 우물(32)로부터 분리되어 있다. 제1 도핑부(10)는 서로 접촉하지 않으며 서로 분리되어 있다.
여기서, 각각의 활성부(30)는 종축(Δ)을 따라 제1 도핑부(10)로부터 연장되는 제1 부분(30a)을 포함하며, 양자 우물(32)의 국부 직경은 양자 우물의 측면 에지(33)를 커버하는 패시베이팅 층(34)이 인접 와이어(2)의 활성부의 패시베이팅 층(34)과 만날 때까지 증가한다. 그 다음, 제2 부분(30b)은 제1 부분(30a)으로부터 연장되고, 양자 우물(32)은 종축(Δ)을 따라 실질적으로 일정한 국부 직경을 가지고, 후자는 종축(Δ)을 따라 서로 접촉하는 패시베이팅 층(34)에 의해 인접한 양자 우물(32)로부터 분리되어 있다.
광전자 소자는 또한 활성부의 상부면(31)으로부터 시작하여 상호 접촉하는 제2 도핑부(20)를 포함한다. 따라서, 제2 도핑부(20)는 이들이 활성부(30) 모두를 연속적으로 커버하는 p 도핑층을 형성한다는 점에서 도 1을 참조하여 기술된 것과 다르다. 여기서, 제2 도핑부(20)는 (X, Y) 평면에서 광전자 소자의 측면 치수를 따라 실질적으로 균일한 두께를 갖는다. 여기서, p 도핑층은 활성부(30)와의 계면에 위치하는 전자 차단층(22)을 포함한다. p 도핑층의 상부면(21)은 분극 전극(6)으로 커버되어 있다.
따라서, 더 이상 제2 도핑부(20)의 레벨에서만이 아닌, 활성부(30)의 레벨에서의 와이어(2)의 합체는 기판의 단위 면적당 광전자 소자의 방출 영역의 최적화로 이어진다. 또한, 각각의 활성부(30)의 양자 우물(32)이 상호 접촉된 패시베이팅 층(34)에 의해 인접한 활성부(30)의 양자 우물(32)로부터 분리되면, 비방사 재결합은 패시베이팅 층의 합체에 의해 형성된 입계(grain boundary) 레벨에서 제한되어, 각 와이어의 내부 양자 효율을 증가시킨다. 그러면 광전자 소자의 광 효율이 최적화된다.
이제 도 5에 도시된 실시형태에 따른 광전자 소자를 제조하는 방법의 실시예를 기술한다. 이 실시예에서, 와이어(2)는 분자선 에피택시(MBE)에 의해 제조되고 GaN을 기반으로 한다. 각각의 활성부(30)는 InGaN의 단일 양자 우물(32)을 포함하고, 패시베이팅 층(34)은 이 경우 GaN으로 이루어진다. 전술한 바와 같이, 패시베이팅 층은 이 경우 AlN 또는 AlGaN과 같은 다른 Ⅲ-N 물질로 이루어질 수 있다.
와이어의 활성부(30)의 합체는 기판의 단위 면적당 제1 도핑부(10)의 밀도, 또는 표면 밀도를 조절할뿐만 아니라 활성부(30)의 확장율(RD)을 조절함으로써 얻어진다.
에피택셜 성장에 의한 제1 도핑부(10)의 제1 형성 단계는, 첫째 성장 온도 및 공칭 Ⅲ/V 비, 여기서 Ga/N이 제1 도핑부의 충분한 표면 밀도를 얻도록 조절된다는 점만 제외하면, 전술한 것과 유사하다. 예를 들어, 840℃에서 5% 이내의 성장 온도의 초기 값(T1)은 공칭 Ga/N 비의 0.5의 초기 값(Ⅲ/V)1과 조합하여 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2, 예를 들어 1.0 x 1010 cm-2와 실질적으로 동일한 제1 도핑부의 표면 밀도를 유도한다. 그 다음, 제1 도핑부의 이 표면 밀도는 활성부의 합체를 허용하면서, 충분히 이격된, 양호한 결정 품질을 갖는 제1 활성부를 얻을 수 있도록 한다. 둘째, 공칭 Ga/N 비의 (Ⅲ/V)1 값은 0.3 정도의 값으로 유지되거나 낮추어질 수 있고, 성장 온도의 값(T1)은 유지될 수 있다. 그 다음, 종축(Δ)을 따르는 제1 도핑부의 에피택셜 성장이 수행된다.
에피택셜 성장에 의한 활성부(30)의 형성의 제2 단계는, 성장 온도 및 Ⅲ/V 비, 여기서 금속/N가 활성부의 합체를 보장하기에 충분한 확장율(RD)를 얻기 위해 조절되는 점을 제외하고, 전술된 것과 유사하다. 한 예로서, 115% 이상, 예를 들어 115% 내지 250%의 확장율은 특히 제1 도핑부의 표면 밀도가 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2일 때 활성부의 합체를 얻도록 할 수 있다. 따라서, 600℃ 내지 680℃의 성장 온도의 값(T2)은 0.33 내지 0.60의 금속/N 비의 값(Ⅲ/V)2과 조합하여 양호한 결정 품질을 갖는 활성부의 합체를 보장하면서 각 활성부 내에 혼입된 인듐의 원자비의 균일성을 최적화한다. 따라서, 상호 접촉하는 활성부(30)가 얻어지고, InGaN의 각각의 단일 양자 우물(32)은 상호 접촉하는 패시베이팅 층(34)에 의해 인접한 활성부(30)의 양자 우물(32)로부터 분리된다. 따라서, 활성부(30)의 상부면(31)은 도핑층(20)이 증착될 수 있는 실질적으로 편평한 표면을 형성한다.
에피택셜 성장에 의한 제2 도핑부(20)의 형성의 제3 단계는 전술한 것과 동일하거나 유사하다. 인듐의 플럭스가 중단되고 공칭 Ⅲ/N 비, 여기서 다시 한번 Ga/N의 값은 제2 단계의 (Ⅲ/N)2보다 크거나 같은, 바람직하게는 1 초과, 예를 들어 약 4/3과 동일한 값(Ⅲ/N)3으로 증가한다. 또한, 성장 온도(T3)는 제2 값(T2)과 같거나 미만 또는 초과일 수도 있지만, 이 경우에는 예를 들어 약 670℃와 같은 제1 값(T1) 미만으로 유지된다. 따라서, 와이어의 활성부를 연속적으로 커버하고 실질적으로 일정한 두께를 갖는 p 도핑층이 얻어진다.
마지막으로, 분극 전극층(6)이 도핑층(20)의 상부면(21) 상에 증착된다. 분극 전극을 통해 와이어에 순방향 전위차를 인가하는 것은 광 효율이 최적화된 와이어에 의한 광 방출을 유도한다.
도 6a는 축방향 와이어 구성의 광전자 소자의 3차원 반도체 구조의 개략적인 부분 단면도이다. 3차원 반도체 구조는 도 2를 참조하여 기술된 것과 유사하며, 활성부(30)가 양자 우물을 형성하는 층의 교번 형태의 다중 양자 우물(32), 및 장벽 층을 포함한다는 점에서 본질적으로 상이하다.
이 실시예에서, 와이어(2)는 장벽 층들 사이에 삽입된 양자 우물의 3 개의 층(32)을 포함하는 활성부(30)가 종축(Δ)을 따라 연장되는 제1 도핑부(10)를 포함한다. 제2 도핑부(20)는 활성부(30) 상의 종축(Δ)을 따라 연장한다. 여기서, 와이어(2)는 분자선 에피택시에 의해 얻어지고, GaN을 기반으로 하며, 이 경우에 양자 우물을 형성하는 층은 InGaN이다.
여기서, 활성부(30)는 종축(Δ)을 따라 제1 도핑부(10)로부터 연장되는 GaN의 장벽 층의 제1 부분(30a)을 포함하며, 양자 우물의 국부 직경은 그 상부면(11)의 레벨에서 제1 도핑부(10)의 국부 직경과 실질적으로 동일한 제1 값으로부터 제2 값까지 증가한다. 그 다음, 제2 부분(30b)은 제1 부분(30a)으로부터 연장되고, 각각이 실질적으로 동일한 국부 직경을 갖는 3 개의 양자 우물(32)을 포함한다.
각각의 양자 우물(32)은 측면 에지(33)의 레벨에서 여기서 GaN의, 또는 심지어 AlN 또는 AlGaN의 패시베이팅 층(34)으로 커버된다. 이 패시베이팅 층(34)은 2 nm 이상, 바람직하게는 2 nm 내지 15 nm의 두께를 갖는다. 이 실시예에서, 패시베이팅 층(34)은 양자 우물의 형성과 동시에 얻어지는 양자 우물의 측면 에지(33)와 접촉하는 제1 측면부(34a)를 포함한다. 바람직하게는, 패시베이팅 층은 제1 패시베이팅 부(34a)를 커버하고 활성부의 측벽(35)을 형성하는 제2 측면부(34b)를 포함한다. 이 제2 패시베이팅부(34b)는 양자 우물의 형성 단계에서 개별적으로 형성된다. 따라서, 이 제2 패시베이팅부(34b)는 활성부의 측벽(35)을 형성하고 제1 도핑부(10)의 측면 에지를 커버할 수 있다.
활성부(30)의 제1 부분(30a)의 에피택셜 형성은, 예를 들어 600℃ 내지 800℃, 예를 들어 670℃의 제1 도핑부의 성장 값(T1) 미만의 값(T2)으로 성장 온도를 낮춤으로써 얻어질 수 있다. 또한, 공칭 Ⅲ/V 비, 여기서 Ga/N 비는 제1 도핑부의 성장 값(Ⅲ/V)1을 초과하는 값(Ⅲ/V)2을 갖는다. 따라서, GaN의 활성부(30)의 제1 부분(30a)이 형성되고, 이 부분의 국부 최대 직경은 온도 및 공칭 Ⅲ/V 비의 값에 의존한다. 그 다음, 활성부는 실질적으로 일정한 국부 직경을 갖는다.
양자 우물을 형성하는 층(32)의 에피택셜 형성은 와이어 방출에 요구되는 광학 특성의 함수로서 5% 내지 70%, 바람직하게는 10% 내지 50%의 공칭 In/Ⅲ 비의 값에 따라 인듐의 플럭스를 도입함으로써 얻어진다. 따라서, InGaN의 양자 우물 및 GaN의 장벽 층을 형성하는 교번 층이 형성된다. 양자 우물의 형성과 동시에, 여기서는 GaN의 패시베이팅 층(34)이 양자 우물(32)의 측면 에지(33)에 형성된다.
이어서, 패시베이팅 층(34)의 제2 측면부(34b)를 형성하는 선택적인 단계가 수행될 수 있으며, 그 과정에서 인듐의 플럭스가 중단된다. 성장 온도는 활성부의 성장에 상응하는 값과 실질적으로 동일하거나 초과할 수 있다. 공칭 Ⅲ/N 비의 값은 예를 들면 1.5와 실질적으로 동일하다. 패시베이팅 층의 제2 측면부는 패시베이팅 층의 제1 부분을 커버하고, 또한 제1 n-도핑부의 측면 에지를 커버할 수 있다.
전자 차단층이 제공된 제2 도핑부(20)는 전술한 동작 조건을 이용하여 형성된다.
도 5를 참조하여 기술된 실시형태와 유사하게, 광전자 소자는 활성부(30)의 레벨에서 상호 접촉하는 복수의 3차원 반도체 구조(2)를 포함할 수 있다. 그 다음, 하나의 동일한 활성부(30)의 양자 우물(32)은 패시베이팅 층(34)의 제1 측면부(34a)에 의해 인접한 활성부의 양자 우물(32)로부터 분리된다.
도 6b는 축방향 와이어 구성의 광전자 소자의 또 다른 3차원 반도체 구조의 개략적인 부분 단면도이다. 3차원 반도체 구조는 도 6a를 참조하여 기술된 것과 유사하며, 활성부(30)가 장벽 층들 사이의 종축을 따라 삽입된 양자 도트 형태의 다중 양자 우물(32)을 포함한다는 점에서 본질적으로 상이하다.
이러한 종류의 3차원 반도체 구조는 도 6a의 변형예를 참조하여 전술된 방법에 의해 얻어질 수 있고, 본질적으로 In/Ⅲ 비가 임계값을 초과하는 값을 가지며, 상기 값은 GaN의 장벽 층 상에 안착된 InGaN의 양자 우물의 경우에 20%와 실질적으로 동일하다.
도 5를 참조하여 기술된 실시형태와 유사하게, 광전자 소자는 활성부의 레벨에서 상호 접촉하는 복수의 3차원 반도체 구조를 포함할 수 있다. 그 다음, 하나의 동일한 활성 영역의 양자 도트는 패시베이팅 층의 제1 측면부에 의해 인접한 활성부의 양자 도트로부터 분리된다.
이로써 특정 실시형태가 기술되었다. 변형된 실시형태 및 변형예는 당업자에게 자명할 것이다.
전기 신호로부터 시작하여 광을 방출하고, 발광 다이오드를 형성하기에 적합한 3차원 반도체 구조가 기술되었다. 대안적으로, 그 구조는 입사광을 검출하고 이에 응답하여 전기 신호를 생성하도록 조정될 수 있고, 따라서 포토 다이오드를 형성할 수 있다. 적용예는 광전자 또는 광전지 분야와 관련이 있다.

Claims (14)

  1. 반도체 구조가 놓이는 기판(3)의 평면에 실질적으로 직교하는 종축(Δ)을 따라 연장되며,
    - 종축(Δ)을 따라 기판(3)의 표면으로부터 연장되는, 제1 도핑부(10);
    - 종축(Δ)을 따라 제1 도핑부(10)로부터 연장되는, 적어도 하나의 양자 우물(32)을 포함하는 활성부(30);
    - 종축(Δ)을 따라 활성부(30)로부터 연장되는, 제2 도핑부(20); 를 포함하는 적어도 하나의 3차원 반도체 구조(2)를 포함하는 광전자 소자(1)로서,
    - 활성부(30)의 양자 우물(32)은 상기 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 가지며, 패시베이팅(passivating) 층(34)에 의해 측면으로 커버되고,
    - 광전자 소자는 활성부(30)가 상호 접촉하는, 서로 실질적으로 평행하게 연장되는 복수의 3차원 반도체 구조(2)를 포함하는 것을 특징으로 하는, 광전자 소자(1).
  2. 제1항에 있어서, 각각의 활성부(30)의 양자 우물 또는 우물들(32)은 상호 접촉하는 패시베이팅 층(34)에 의해 인접한 활성부(30)의 양자 우물 또는 우물들(32)로부터 분리되는 것인, 광전자 소자(1).
  3. 제1항 또는 제2항에 있어서, 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2인 기판(3)의 단위 면적당 제1 도핑부(10)의 밀도를 가지고, 제1 도핑부(10)는 서로 분리되어 있으며 종축(Δ)을 따라 실질적으로 일정한 평균 직경을 갖는 것인, 광전자 소자(1).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 패시베이팅 층(34)은 2 nm 이상, 바람직하게는 2 nm 내지 15 nm의 평균 두께를 갖는 것인, 광전자 소자(1).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 도핑부(10)는 Ⅲ-Ⅴ 화합물, Ⅱ-Ⅵ 화합물, 또는 Ⅳ 원소 또는 화합물로 이루어지고, 패시베이팅 층(34)은 제1 도핑부의 화합물에 존재하는 적어도 하나의 원소를 포함하는 화합물로 이루어지는 것인, 광전자 소자(1).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 양자 우물 또는 우물들(32)의 평균 직경은 제1 도핑부(10)의 평균 직경의 115% 내지 250%인, 광전자 소자(1).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 활성부(30)는 제1 및 제2 도핑부(10, 20) 사이에서 연속적으로 연장되는 단일 양자 우물(32)을 포함하며, 상기 단일 양자 우물(32)은 패시베이팅 층(34)에 의해 측면으로 커버되는 것인, 광전자 소자(1).
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 활성부(30)는 장벽 층 사이에 삽입되고 패시베이팅 층(34)에 의해 측면으로 커버된 양자 우물 또는 양자 도트를 형성하는 수 개의 층(32)을 포함하는 것인, 광전자 소자(1).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 3차원 반도체 구조(2)는 주로 Ⅲ-N 화합물을 포함하는 물질로 이루어지고, 패시베이팅 층(34)은 바람직하게 GaN, AlGaN 및 AlN으로부터 선택된 화합물로 이루어지는 것인, 광전자 소자(1).
  10. 제1항 내지 제9항 중 어느 한 항에서 청구된 광전자 소자(1)를 제조하기 위한 방법으로서, 3차원 반도체 구조(2)는 분자선 에피택시에 의해 형성되는 것인, 광전자 소자(1)의 제조 방법.
  11. 제10항에 있어서,
    ⅰ. 종축(Δ)을 따라 기판(3)의 표면으로부터 연장되는 제1 도핑부(10)가 형성되고;
    ⅱ. 종축(Δ)을 따라 제1 도핑부로부터 연장되는 적어도 하나의 양자 우물(32)을 포함하는 활성부(30)가 형성되는;
    복수의 3차원 반도체 구조(2)를 에피택셜 성장에 의해 형성하는 단계를 포함하는 방법에 있어서,
    - 단계 ⅱ)에서, 각 활성부(30)의 양자 우물(32)은 제1 도핑부(10)의 평균 직경을 초과하는 평균 직경을 갖도록 형성되고;
    - 또한, 패시베이팅 층(34)이 형성되어, 양자 우물(32)을 측면으로 커버하는 것을 특징으로 하는, 방법.
  12. 제11항에 있어서, 패시베이팅 층(34)의 형성은 양자 우물(32)의 형성과 동시에 이루어지는 것인, 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 3차원 반도체 구조(2)는 주로 Ⅲ-Ⅴ 화합물을 포함하며, 활성부(30)의 형성 단계 ⅱ)는,
    제1 도핑부의 형성 단계 ⅰ)에서의 값(T1) 미만의 에피택셜 성장 온도(T2)의 값에서, 바람직하게는 600℃ 내지 680℃에서 수행되며, 0.33 내지 0.60 사이의 V 원소에 대한 Ⅲ 원소의 원자 플럭스(atomic flux)의 비로 수행되는 것인, 방법.
  14. 제13항에 있어서, 제1 도핑부(10)의 형성 단계 i)는 기판의 단위 면적당 제1 도핑부(10)의 밀도가 0.5 x 1010 cm-2 내지 1.5 x 1010 cm-2가 되도록 성장 온도에서 수행되는 Ⅲ-V 화합물의 핵형성의 서브 단계를 포함하는 것인, 방법.
KR1020187018415A 2015-11-30 2016-11-28 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자 KR102626806B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1561589 2015-11-30
FR1561589A FR3044470B1 (fr) 2015-11-30 2015-11-30 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
PCT/FR2016/053122 WO2017093646A1 (fr) 2015-11-30 2016-11-28 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale

Publications (2)

Publication Number Publication Date
KR20180112764A true KR20180112764A (ko) 2018-10-12
KR102626806B1 KR102626806B1 (ko) 2024-01-19

Family

ID=55135416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018415A KR102626806B1 (ko) 2015-11-30 2016-11-28 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자

Country Status (7)

Country Link
US (1) US10403787B2 (ko)
EP (1) EP3384537B1 (ko)
JP (1) JP7010820B2 (ko)
KR (1) KR102626806B1 (ko)
CN (1) CN108713258B (ko)
FR (1) FR3044470B1 (ko)
WO (1) WO2017093646A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3064109A1 (fr) * 2017-03-20 2018-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure a nanofils et procede de realisation d'une telle structure
KR20200063411A (ko) * 2018-11-27 2020-06-05 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
CN111463659B (zh) * 2019-01-21 2021-08-13 华为技术有限公司 量子点半导体光放大器及其制备方法
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
FR3098012B1 (fr) * 2019-06-25 2023-01-13 Aledia Procédé d'homogénéisation de la section de nanofils pour diodes électroluminescentes
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
JP7336767B2 (ja) 2019-10-03 2023-09-01 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
JP7176700B2 (ja) * 2020-07-31 2022-11-22 セイコーエプソン株式会社 発光装置およびプロジェクター

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101069A (ja) * 2001-09-25 2003-04-04 Nagoya Industrial Science Research Inst Ｉｉｉ族窒化物量子ドットおよびその製造方法
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR20120012381A (ko) * 2010-07-29 2012-02-09 내셔널 칭화 유니버시티 3족 질화물 발광다이오드 및 그 형성방법
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
KR20170062480A (ko) * 2014-09-30 2017-06-07 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 3차원 반도체 소자를 구비한 광전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184970A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
CN101669219B (zh) * 2006-12-22 2011-10-05 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
JP2009049195A (ja) * 2007-08-20 2009-03-05 Panasonic Electric Works Co Ltd 半導体発光素子及び発光装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US8670471B2 (en) * 2009-02-27 2014-03-11 California Institute Of Technology Photonic crystal cavities and related devices and methods
US8669544B2 (en) * 2011-02-10 2014-03-11 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices and methods of fabricating without foreign catalysis
US11502219B2 (en) 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
KR102188494B1 (ko) * 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101069A (ja) * 2001-09-25 2003-04-04 Nagoya Industrial Science Research Inst Ｉｉｉ族窒化物量子ドットおよびその製造方法
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR20120012381A (ko) * 2010-07-29 2012-02-09 내셔널 칭화 유니버시티 3족 질화물 발광다이오드 및 그 형성방법
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
KR20130127389A (ko) * 2012-05-14 2013-11-22 내셔널 칭화 유니버시티 발광 다이오드 디스플레이 및 그 제조 방법
KR20170062480A (ko) * 2014-09-30 2017-06-07 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 3차원 반도체 소자를 구비한 광전자 장치

Also Published As

Publication number Publication date
FR3044470B1 (fr) 2018-03-23
EP3384537A1 (fr) 2018-10-10
US10403787B2 (en) 2019-09-03
CN108713258B (zh) 2021-02-02
KR102626806B1 (ko) 2024-01-19
EP3384537B1 (fr) 2019-10-30
FR3044470A1 (fr) 2017-06-02
US20180351037A1 (en) 2018-12-06
JP2019502257A (ja) 2019-01-24
WO2017093646A1 (fr) 2017-06-08
CN108713258A (zh) 2018-10-26
JP7010820B2 (ja) 2022-01-26

Similar Documents

Publication Publication Date Title
KR102626806B1 (ko) 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자
CN100583577C (zh) 氮化物半导体垂直腔面发射激光器
CN104576712B (zh) 半导体装置及其制造方法
US20170309782A1 (en) Ultraviolet light-emitting devices incorporating two-dimensional hole gases
US7417258B2 (en) Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
US10862003B2 (en) Component having enhanced efficiency and method for production thereof
US20110193057A1 (en) LED Having Current Spreading Layer
CN110233190B (zh) 发光设备
KR20230058638A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
US11049997B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures with a wider single-crystal portion
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
KR102409783B1 (ko) 3차원 반도체 소자의 에피택셜 성장에 적합한 핵형성 구조물
US11362137B2 (en) Optoelectronic device comprising a matrix of three-dimensional diodes
KR102131697B1 (ko) 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법
KR101134063B1 (ko) 3족 질화물 반도체 발광소자
US20220131034A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
US9306114B2 (en) III-V compound semiconductor-based-light-emitting diode device with embedded charge carrier barrier
KR20130097362A (ko) 반도체 발광소자
US6875995B2 (en) Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor
US20140353578A1 (en) Light-emitting device
US20180226534A1 (en) Method for producing a nitride semiconductor component, and nitride semiconductor component
KR102572289B1 (ko) 3차원 발광 다이오드를 갖는 광전자 장치
US20230197885A1 (en) Method for manufacturing a device for emitting radiation
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant