WO2014097701A1 - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
WO2014097701A1
WO2014097701A1 PCT/JP2013/075783 JP2013075783W WO2014097701A1 WO 2014097701 A1 WO2014097701 A1 WO 2014097701A1 JP 2013075783 W JP2013075783 W JP 2013075783W WO 2014097701 A1 WO2014097701 A1 WO 2014097701A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
external electrode
conductive paste
multilayer ceramic
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/075783
Other languages
English (en)
French (fr)
Inventor
誠史 古賀
貴史 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020157016276A priority Critical patent/KR101718950B1/ko
Priority to CN201380066170.3A priority patent/CN104871270B/zh
Priority to JP2014552965A priority patent/JP5954435B2/ja
Publication of WO2014097701A1 publication Critical patent/WO2014097701A1/ja
Priority to US14/739,424 priority patent/US9934907B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Definitions

  • the present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same, and more particularly to a multilayer ceramic electronic component in which an external electrode is formed by heat treatment (baking) of a conductive paste containing a glass component and a method for manufacturing the same. .
  • wet plating such as electrolytic plating is usually applied on an external electrode formed by baking to form, for example, a Ni plating film and a Sn plating film thereon.
  • the mountability is improved, and more specifically, the solderability of the external electrode is improved.
  • the plating solution used in carrying out wet plating as described above has a more or less undesirable effect on ceramic electronic components such as multilayer ceramic capacitors.
  • the multilayer ceramic capacitor 1 includes a rectangular parallelepiped ceramic body 2.
  • the ceramic body 2 is composed of a plurality of laminated ceramic layers, and internal electrodes (not shown) are arranged along a plurality of interfaces between the ceramic layers.
  • External electrodes 3 and 4 are formed on a pair of opposing end faces of the ceramic body 2, respectively.
  • the external electrodes 3 and 4 are electrically connected to the internal electrodes described above.
  • the external electrodes 3 and 4 have respective edge portions 5 and 6 located on a pair of main surfaces 7 and 8 facing each other and a pair of side surfaces 9 and 10 facing each other of the ceramic body 2. .
  • plating films 11 and 12 are formed on the external electrodes 3 and 4 by wet plating.
  • FIG. 4 shows a state before the plating films 11 and 12 are formed.
  • the plating solution deteriorates the ceramic body 2 particularly in the portion where the edge portions 5 and 6 of the external electrodes 3 and 4 are located. This will be described with reference to FIG.
  • FIG. 6 is a cross-sectional view showing a part of the multilayer ceramic capacitor 1 in an enlarged manner, and schematically shows a portion where the edge 5 of one external electrode 3 is located in the ceramic body 2.
  • illustration of the plating films 11 and 12 is omitted.
  • a glass phase 15 is generated on the external electrode 3 by the glass component contained in the conductive paste.
  • the glass phase 15 is distributed at a plurality of locations in the external electrode 3.
  • the glass component in the conductive paste penetrates into the grain boundaries 17 between the ceramic particles 16 of the ceramic body 2 to form a reaction phase 18.
  • the same phenomenon as that of the illustrated external electrode 3 occurs on the other external electrode 4 side.
  • the external electrode 3 that is easy to touch the plating solution among the glass components that have penetrated the grain boundaries 17 between the ceramic particles 16.
  • the glass component located in the vicinity of the edge portions 5 and 6 of 4 and 4 is melted by the plating solution, and as a result, the ceramic body 2 is eroded in the vicinity of the edge portions 5 and 6 of the external electrodes 3 and 4. End up. It can be presumed that the occurrence of the crack 14 described above is caused by weakening due to this erosion.
  • Patent Document 1 Japanese Patent No. 4577461 (Patent Document 1) describes a conductive paste containing glass frit having a SiO 2 content of 7 wt% or more and 63 wt% or less.
  • Patent Document 1 describes a conductive paste containing glass frit having a SiO 2 content of 7 wt% or more and 63 wt% or less.
  • the above-described problem is caused by the plating solution used when forming the plating film on the external electrode.
  • the same problem can be caused not only by the plating solution but also by other causes. Therefore, the same problem may be encountered even in a multilayer ceramic electronic component in which the external electrode is not plated.
  • an object of the present invention is to provide a multilayer ceramic electronic component and a method for manufacturing the same, which can solve the above-described problems.
  • the present invention relates to a ceramic body comprising a plurality of laminated ceramic layers, an internal electrode disposed along a plurality of interfaces between the ceramic layers, and a ceramic element so as to be electrically connected to the internal electrodes.
  • an external body in a ceramic body is first directed to a multilayer ceramic electronic component comprising an external electrode formed on the outer surface of the body and containing a glass component.
  • a crystalline material containing an element constituting a glass component contained in the external electrode is present at the grain boundary between the ceramic particles located at the portion in contact with the edge of the electrode.
  • the above-mentioned crystalline material has, for example, resistance to dissolution or acid resistance to the plating solution, and suppresses the penetration of the plating solution or the like into the ceramic body.
  • the present invention is advantageously applied particularly to a multilayer ceramic electronic component further including a plating film formed by wet plating on an external electrode.
  • the crystalline material preferably contains Ba, Ti, and Si.
  • the crystal is preferably present in a region having a thickness of 0.5 ⁇ m or more from the interface between the external electrode and the ceramic body toward the inside of the ceramic body.
  • the weather resistance of the multilayer ceramic electronic component can be further improved.
  • the present invention is also directed to a method for manufacturing a multilayer ceramic electronic component.
  • a method for manufacturing a multilayer ceramic electronic component according to the present invention comprises a step of preparing a ceramic body, comprising a plurality of laminated ceramic layers, wherein internal electrodes are disposed along a plurality of interfaces between ceramic layers.
  • the step of forming the external electrode includes the step of forming the ceramic body coated with the conductive paste with a top temperature of 800 ° C. or more. And a step of heat treatment under an atmospheric condition where the electromotive force at the top temperature is 600 to 900 mV, and in the heat treatment step, the glass component in the conductive paste penetrates into the grain boundaries between the ceramic particles of the ceramic body, It is characterized in that a crystal containing an element constituting a glass component is generated at a grain boundary between ceramic particles located in a portion in contact with an edge of the external electrode in the ceramic body.
  • the present invention is advantageously applied particularly to a method for manufacturing a multilayer ceramic electronic component, further comprising a step of forming a plating film on the external electrode by wet plating.
  • the multilayer ceramic electronic component According to the multilayer ceramic electronic component according to the present invention, at least the crystalline material having resistance to the plating solution exists in the grain boundary between the ceramic particles located in the portion in contact with the edge of the external electrode in the ceramic body. Therefore, for example, when the plating step is performed, the ceramic body is prevented from being eroded by the plating solution in the vicinity of the edge portion of the external electrode and becoming brittle. Therefore, it is possible to advantageously suppress the generation of cracks starting from the portion where the edge of the external electrode is positioned as described above with reference to FIG. As a result, the mechanical strength of the multilayer ceramic electronic component can be increased.
  • the multilayer ceramic electronic component having the characteristic configuration as described above, that is, between the ceramic particles located in the portion in contact with the edge of the external electrode in the ceramic body.
  • a multilayer ceramic electronic component in which a crystal substance containing an element constituting a glass component contained in the external electrode exists in the grain boundary can be reliably produced.
  • FIG. 2 is a cross-sectional view showing a part of the multilayer ceramic capacitor 21 shown in FIG. 1 in an enlarged manner, and a portion where an edge portion 34 of one external electrode 32 is located in a ceramic body 22 while omitting illustration of a plating film. Is schematically shown. It is a figure for demonstrating the thickness of the reaction phase calculated
  • FIG. 1 is a plan view illustrating a state in which a crack 13 is formed in a multilayer ceramic capacitor 1 before plating in order to explain a problem to be solved by the present invention.
  • FIG. 1 is a plan view illustrating a state in which cracks 14 are formed in a multilayer ceramic capacitor 1 after plating in order to explain a problem to be solved by the present invention.
  • FIG. 6 is a diagram corresponding to FIG. 2, showing an enlarged part of the multilayer ceramic capacitor 1 shown in FIGS. 4 and 5.
  • a multilayer ceramic capacitor 21 includes a multilayer ceramic body 22 composed of a plurality of multilayered ceramic layers 23. Inside the ceramic body 22, a plurality of first and second internal electrodes 24 and 25 are arranged along a plurality of interfaces between the ceramic layers 23, respectively. The first internal electrode 24 and the second internal electrode 25 are opposed to each other in a part of each, and are alternately arranged as viewed in the stacking direction.
  • the internal electrodes 24 and 25 are mainly composed of nickel, for example.
  • the ceramic body 22 includes first and second main surfaces 26 and 27 facing each other, first and second side surfaces facing each other (a surface parallel to a paper surface not shown), and first and second surfaces facing each other. It has a substantially rectangular parallelepiped shape with end faces 30 and 31.
  • Each end of the first internal electrode 24 is exposed on the first end face 30 of the ceramic body 22.
  • a first external electrode 32 is formed on the first end face 30 of the ceramic body 22 so as to be electrically connected to each end of the first internal electrode 24.
  • Each end of the second internal electrode 25 is exposed on the second end face 31 of the ceramic body 22.
  • a second external electrode 33 is formed on the second end face 31 of the ceramic body 22 so as to be electrically connected to each end of the second internal electrode 25.
  • the first and second external electrodes 32 and 33 have respective end edges 34 and 35 located on the main surfaces 26 and 27 adjacent to the end surfaces 30 and 31, and are not shown in this embodiment. Is also located on the side.
  • the external electrodes 32 and 33 are formed by applying a conductive paste on the ceramic body 22 and subjecting it to heat treatment (baking). The details of this heat treatment will be described later.
  • plating films 36 and 37 are formed as necessary.
  • the plating films 36 and 37 are composed of a nickel plating layer 38 mainly containing nickel and a tin plating layer 39 mainly containing tin formed thereon.
  • a ceramic body 22 is prepared.
  • a ceramic green sheet containing a dielectric ceramic material is prepared, and then a conductive paste film to be the internal electrodes 24 and 25 with a predetermined pattern is formed on the ceramic green sheet,
  • a plurality of ceramic green sheets including a ceramic green sheet on which a conductive paste film is formed is laminated to obtain a raw mother block, and then the mother block is cut to obtain individual mother ceramic capacitors 21.
  • External electrodes 32 and 33 are formed on the ceramic body 22 obtained as described above.
  • a conductive paste is prepared.
  • the conductive paste includes conductive metal powder, glass frit and varnish.
  • a copper powder having a D50 of 0.5 to 5.0 ⁇ m is used as the conductive metal powder.
  • the glass frit is preferably a SiO 2 —B 2 O 3 —ZnO-based glass containing SiO 2 , B 2 O 3 and ZnO in a molar ratio of 10 to 50: 5 to 50: 0 to 40. Is used.
  • the glass frit contains, in addition to SiO 2 , B 2 O 3 and ZnO, at least one selected from alkali metal oxides, alkaline earth metal oxides, Al 2 O 3 , TiO 2 and ZrO 2. You may go out.
  • the softening point of the glass constituting the glass frit is set to 550 to 650 ° C., for example.
  • the glass frit content is such that the solid content in the conductive paste (conductive metal powder + glass frit) is secured in order to ensure the denseness of the external electrodes 32 and 33 and the adhesion of the external electrodes 32 and 33 to the ceramic body 22.
  • the content is preferably 18 to 22% by volume.
  • the varnish for example, a solution obtained by dissolving an acrylic resin in an organic solvent mainly containing terpineol can be used.
  • the conductive paste described above is applied onto the ceramic body 22 so as to be electrically connected to the internal electrodes 24 and 25, and then heat treated (baked) to form the external electrodes 32 and 33.
  • the glass phase 40 is generated by the glass component contained in the conductive paste.
  • the glass phase 40 is distributed at a plurality of locations in the external electrode 32.
  • the glass component in the conductive paste penetrates into the grain boundaries 42 between the ceramic particles 41 of the ceramic body 22 to form a reaction phase 43.
  • a phenomenon similar to that of the illustrated external electrode 32 side occurs on the other external electrode 33 side. The above phenomenon is the same as the phenomenon described above with reference to FIG.
  • a feature of the present invention is that, in the above-described heat treatment step, a temperature condition where the top temperature is 800 ° C. or higher and an atmospheric condition where the electromotive force at the top temperature is 600 to 900 mV are applied.
  • the glass component that has penetrated into the grain boundary 42 between the ceramic particles 41 of the ceramic body 22 generates a crystal containing the elements constituting the glass component. .
  • the cause of the generation of the crystal containing the elements constituting the glass component that is, the cause of the glass crystallization will be considered.
  • the following two points can be considered as the cause of the crystallization of the glass.
  • a glass frit in a conductive paste for forming an external electrode is made of SiO 2 —B 2 O 3 —ZnO-based glass.
  • the conductive paste is baked in a reducing atmosphere with an electromotive force of 600 to 900 mV, ZnO contained in the glass composition in the conductive paste is easily sublimated, and the glass composition after baking of the conductive paste changes. Thus, it becomes easier to crystallize. That is, the vitrification range is narrowed.
  • the SiO 2 content in the glass composition calculated by removing ZnO from the glass composition in the conductive paste is 40 mol% or more.
  • the glass composition in the conductive paste is desirably the amount of SiO 2 in the glass composition as calculated except ZnO of 40 mol% or more, after heat treatment for formation of external electrodes (baking) You may mix several types of glass so that it may become such a composition as a total.
  • silica glass SiO 2
  • a condition setting such as increasing the top temperature holding time to 60 to 120 hours can be considered.
  • heat treatment for forming the external electrode may be performed a plurality of times.
  • the plating films 36 and 37 are formed on the external electrodes 32 and 33 by performing wet plating such as electrolytic plating.
  • wet plating such as electrolytic plating.
  • the glass components located in the vicinity of the edge portions 34 and 35 of the external electrodes 32 and 33 are easy to touch the plating solution.
  • the crystal generated in the grain boundary 42 has resistance to dissolution in, for example, Ni plating solution or Sn plating solution used in the plating step
  • the ends of the external electrodes 32 and 33 are used in the plating step.
  • the ceramic body 22 is prevented from being eroded and fragile. Therefore, it is possible to advantageously suppress the occurrence of cracks starting from the portions where the edge portions 34 and 35 of the external electrodes 32 and 33 are located, and as a result, the mechanical strength of the multilayer ceramic capacitor 21 can be increased. .
  • the ceramic layer 23 is composed of a dielectric ceramic.
  • the multilayer ceramic electronic component to which the present invention is applied may be an inductor, a thermistor, a piezoelectric component, or the like. Therefore, according to the function of the multilayer ceramic electronic component, the ceramic layer may be composed of a dielectric ceramic, a magnetic ceramic, a semiconductor ceramic, a piezoelectric ceramic, or the like.
  • the illustrated multilayer ceramic capacitor 21 is a two-terminal type including two external electrodes 32 and 33, but the present invention can also be applied to a multi-terminal type multilayer ceramic electronic component.
  • Example 1 Production of ceramic body A plurality of ceramic green sheets containing ceramic material powders mainly composed of Ba and Ti were prepared. Next, a conductive paste containing Ni as a main component was applied on the ceramic green sheet by screen printing to form a conductive paste film to be an internal electrode.
  • the ceramic green sheets on which the conductive paste film is not formed are stacked so as to have a predetermined outer layer thickness, and then a predetermined number of ceramic green sheets on which the conductive paste film is formed are stacked.
  • a green mother block in which a plurality of ceramic bodies can be taken out was obtained by laminating ceramic green sheets having no paste formed so as to have a predetermined outer layer thickness.
  • the mother block was cut, a plurality of chip-shaped raw ceramic bodies were taken out, and then the raw ceramic bodies were fired in a reducing furnace in a reducing atmosphere to obtain a sintered ceramic body. .
  • a conductive paste for external electrodes was obtained by dispersing and mixing a varnish obtained by dissolving an acrylic resin in an organic solvent.
  • the glass frit contains SiO 2 , B 2 O 3 and ZnO in a molar ratio of 30:25:15 so that the amount of SiO 2 in the glass composition calculated excluding ZnO is 40 mol%. I made it.
  • the glass amount relative to the solid content (Cu powder and glass frit) in the conductive paste was set to 20% by volume.
  • a film made of the conductive paste for external electrodes is formed with a predetermined thickness on a surface plate, and the ceramic body held by the holder in the conductive paste film After the end portion of the ceramic body was dipped, the conductive paste to be external electrodes was applied to both end faces of the ceramic body by taking out the conductive paste film.
  • the ceramic body on which the external electrode conductive paste film was formed was heat-treated in a belt furnace to form the baked external electrode on the ceramic body.
  • a temperature condition for maintaining the top temperature shown in the column of “top temperature” in Table 2 for 5 minutes is adopted.
  • H 2 is added to N 2 as a carrier gas at the top temperature.
  • an atmosphere showing the reducing power to be an electromotive force shown in the column of “electromotive force at top temperature” in Table 2 was obtained.
  • Ni electrolytic plating and Sn electrolytic plating were sequentially performed on the external electrode to form a plating film.
  • Evaluation (5) -1 Observation of edge portion of external electrode Polished surface obtained by polishing multilayer ceramic capacitor according to each sample from surface defined by length direction dimension and thickness direction dimension to 1 ⁇ 2 of width direction dimension With respect to the ceramic body, one arbitrary place at the portion in contact with the edge of the external electrode in the ceramic body was observed at a magnification of 100,000 to 200,000 times using a TEM (transmission electron microscope).
  • mapping analysis is performed on Si and Ba at a magnification of 100,000 to 200,000 at the location observed by TEM, and the grain boundary (Si) and the particles are closer to the ceramic body side than the interface between the external electrode and the ceramic body. Differentiated from (Ba).
  • the number of samples evaluated as described above was 20 for each sample.
  • the crystal was an oxide containing Ba, Ti, and Si.
  • the multilayer ceramic capacitor after the above deflection test was removed from the substrate and polished from the surface defined by the length direction dimension and the thickness direction dimension to 1 ⁇ 2 of the width direction dimension. And the part which touches the external electrode edge part in a ceramic body in a grinding
  • the column of “crack generation rate by deflection test” in Table 2 the ratio [%] of samples in which cracks occurred in 20 samples is shown.
  • the insulation resistance of the multilayer ceramic capacitor after the moisture resistance load test is measured, and the one whose resistance value has decreased by one digit or more compared to the insulation resistance before the test is judged as a defective product.
  • the silicon concentration distribution is obtained by performing line analysis along the thickness direction of the reaction phase, and after obtaining the analysis result as shown in FIG. 3, the silicon concentration gradient shown in FIG. By looking, the thickness of the reaction phase was determined.
  • the column of “Reaction Phase Thickness” in Table 2 average values for five samples are shown.
  • the polished surface of the sample polished from the surface defined by the length direction dimension and the thickness direction dimension to 1 ⁇ 2 of the width direction dimension is in contact with the edge of the external electrode in the ceramic body.
  • the part was observed using a FE-SEM (Field Emission Scanning Electron Microscope) at a magnification of 10,000 times, and then the same sample was subjected to a Ni plating solution at 60 ° C. for 2 hours and a Sn plating solution at 25 ° C. for 1 hour. After each immersion, the portion of the ceramic body in contact with the edge of the external electrode on the polished surface was again observed using FE-SEM.
  • the “top temperature” was 750 ° C., which is less than 800 ° C. In this way, when the “top temperature” is less than 800 ° C., even if the “electromotive force at the top temperature” is changed in the range of 500 to 900 mV, the denseness of the external electrode is low, so the “weather resistance” is reduced. did. In these samples 1 to 4, there was a tendency that as the “electromotive force at the top temperature” was higher, that is, the reducing power in the heat treatment atmosphere was stronger, the “weather resistance” was better.
  • top temperature 800 ° C. or higher and “electromotive force at top temperature” is in the range of 600 to 900 mV
  • a multilayer ceramic capacitor sample having “existence of crystallization” as “present” and “crack generation rate by deflection test” as 0% could be obtained with certainty.
  • reaction phase thickness was 0.4 ⁇ m, and three defective products were produced in “weather resistance”.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

　積層セラミック電子部品に備える外部電極を、ガラス成分を含む導電性ペーストの焼付けによってセラミック素体上に形成すると、ガラス成分がセラミック素体のセラミック粒子間の粒界に浸透する。外部電極上に、湿式めっきによりめっき膜を形成すると、粒界に浸透したガラス成分がめっき液によって溶かされ、その結果、セラミック素体が外部電極の端縁部近傍において脆弱になる。　外部電極（３２）を形成するにあたり、導電性ペーストが塗布されたセラミック素体（２２）を、トップ温度が８００℃以上、トップ温度での起電力が６００～９００ｍＶの条件で熱処理する。この熱処理において、導電性ペースト中のガラス成分がセラミック素体（２２）のセラミック粒子（４１）間の粒界（４２）に浸透するとともに、耐めっき液溶解性を有する、ガラス成分を構成する元素を含む結晶物が生成される。

Description

積層セラミック電子部品およびその製造方法
　この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、外部電極がガラス成分を含む導電性ペーストの熱処理（焼付け）によって形成された、積層セラミック電子部品およびその製造方法に関するものである。
　はんだを用いて実装される積層セラミックコンデンサでは、焼付けによって形成された外部電極上に、通常、電解めっきのような湿式めっきが適用されて、たとえばＮｉめっき膜およびその上にＳｎめっき膜が形成され、それによって、実装性の向上、より具体的には、外部電極のはんだ付け性の向上が図られる。
　しかしながら、上述のような湿式めっきを実施するにあたって用いられるめっき液は、積層セラミックコンデンサのようなセラミック電子部品に対して、多かれ少なかれ、好ましくない影響を及ぼすことが知られている。
　上述の好ましくない影響は、実装基板のたわみ時、リフロー時またはマウント時のクラック発生といったセラミック電子部品の機械的強度の低下として現れることが多い。このことを図４および図５を参照して説明する。
　図４および図５には、積層セラミック電子部品の一例としての積層セラミックコンデンサ１の外観が平面図で示されている。積層セラミックコンデンサ１は、直方体形状のセラミック素体２を備える。セラミック素体２は、積層された複数のセラミック層からなるもので、セラミック層間の複数の界面に沿って、図示しない内部電極が配置されている。
　セラミック素体２の互いに対向する１対の端面上には、それぞれ、外部電極３および４が形成されている。外部電極３および４は、上述した内部電極に電気的に接続されている。外部電極３および４は、各々の端縁部５および６をセラミック素体２の互いに対向する１対の主面７および８上ならびに互いに対向する１対の側面９および１０上に位置させている。
　外部電極３および４上には、図５に示すように、湿式めっきにより、めっき膜１１および１２が形成される。図４は、めっき膜１１および１２の形成前の状態を示している。
　このような積層セラミックコンデンサ１について、抗折強度を測定するためのたわみ試験を実施すると、クラック発生モードがめっき前とめっき後とで異なることがわかった。すなわち、めっき前では、図４に示すように、セラミック素体２の中央部を横切るようにクラック１３が発生しやすい。他方、めっき後においては、図５に示すように、セラミック素体２における外部電極３および／または４の端縁部５および／または６が位置する部分を起点として、セラミック素体２にクラック１４が発生しやすい。
　このことから、めっき液は、特に、外部電極３および４の端縁部５および６が位置する部分において、セラミック素体２を劣化させることが推測できる。このことを、図６を参照して説明する。
　図６は、積層セラミックコンデンサ１の一部を拡大して示す断面図であり、セラミック素体２における一方の外部電極３の端縁部５が位置する部分を模式的に示している。図６では、めっき膜１１および１２の図示が省略されている。
　図６に示すように、熱処理を実施したとき、外部電極３には、導電性ペーストに含まれていたガラス成分によってガラス相１５が生成される。ガラス相１５は、外部電極３中の複数箇所に分布している。また、熱処理工程において、導電性ペースト中のガラス成分は、セラミック素体２のセラミック粒子１６間の粒界１７に浸透し、反応相１８を形成する。図６には図示しないが、他方の外部電極４側についても、図示した外部電極３側と同様の現象が生じる。
　次いで、図５に示しためっき膜１１および１２を形成するためのめっき工程が実施されたとき、セラミック粒子１６間の粒界１７に浸透したガラス成分のうち、めっき液に触れやすい、外部電極３および４の端縁部５および６の近傍に位置するガラス成分は、めっき液によって溶かされ、その結果、セラミック素体２が外部電極３および４の端縁部５および６の近傍において浸食されてしまう。前述したクラック１４の発生は、この浸食による脆弱化が原因であると推測できる。
　一方、めっき液による浸食を防止するため、外部電極の形成に用いる導電性ペーストの組成を改良することも提案されている。たとえば特許第４５７７４６１号公報（特許文献１）には、ＳｉＯ２が７重量％以上６３重量％以下であるガラスフリットを含む導電性ペーストが記載されている。しかしながら、このような組成のガラスフリットを含む導電性ペーストを用いて外部電極を形成しようとするとき、外部電極の形成のための熱処理時にガラスがセラミック素体に熱拡散すると、ガラス中にセラミック成分が拡散するので、ガラスの物性が変化して、めっき液に対する耐溶解性または耐酸性が低下する可能性がある。
　なお、上述した問題は、外部電極上にめっき膜を形成する場合に用いられるめっき液に起因するものであったが、同様の問題は、めっき液に限らず、他の原因によっても生じ得る。したがって、外部電極にめっきが施されない積層セラミック電子部品においても、同様の問題に遭遇することがあり得る。
特許第４５７７４６１号公報
　そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品およびその製造方法を提供しようとすることである。
　この発明は、積層された複数のセラミック層からなる、セラミック素体と、セラミック層間の複数の界面に沿って配置された、内部電極と、内部電極に電気的に接続されるように、セラミック素体の外表面上に形成され、かつガラス成分を含む、外部電極と、を備える、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、セラミック素体における外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界には、外部電極に含まれるガラス成分を構成する元素を含む結晶物が存在していることを特徴としている。
　上述の結晶物は、たとえばめっき液に対する耐溶解性ないし耐酸性を有し、セラミック素体中へのめっき液等の浸入を抑制する。
　この発明は、特に、外部電極上に湿式めっきによって形成されためっき膜をさらに備える、積層セラミック電子部品に対して有利に適用される。
　結晶物は、Ｂａ、ＴｉおよびＳｉを含むことが好ましい。
　結晶物は、外部電極とセラミック素体との界面から、セラミック素体の内部に向かって０．５μｍ以上の厚みを有する領域に存在することが好ましい。積層セラミック電子部品の耐候性をより向上させることができる。
　外部電極に含まれるガラス成分は、ＢａＯを４０モル％以上、および／またはＴｉＯ２を１０モル％以上含むことが好ましい。
　この発明は、また、積層セラミック電子部品の製造方法にも向けられる。この発明に係る積層セラミック電子部品の製造方法は、積層された複数のセラミック層からなるもので、セラミック層間の複数の界面に沿って内部電極が配置されている、セラミック素体を用意する工程と、ガラス成分を含む導電性ペーストを用意する工程と、内部電極に電気的に接続されるように、セラミック素体の外表面上に導電性ペーストを塗布する工程と、導電性ペーストを熱処理することによって外部電極を形成する工程と、を備える。
　このような製造方法において、この発明では、上述した技術的課題を解決するため、外部電極を形成する工程は、導電性ペーストが塗布されたセラミック素体を、トップ温度が８００℃以上の温度条件およびトップ温度での起電力が６００～９００ｍＶの雰囲気条件で熱処理する工程を含み、当該熱処理する工程において、導電性ペースト中のガラス成分をセラミック素体のセラミック粒子間の粒界に浸透させるとともに、セラミック素体における外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界に、ガラス成分を構成する元素を含む結晶物を生成するようにしたことを特徴としている。
　この発明は、特に、外部電極上に湿式めっきによってめっき膜を形成する工程をさらに備える、積層セラミック電子部品の製造方法に対して有利に適用される。
　この発明に係る積層セラミック電子部品によれば、少なくともめっき液に対する耐溶解性を有する結晶物が、セラミック素体における外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界に存在するので、たとえば、めっき工程を実施する場合、外部電極の端縁部近傍においてセラミック素体がめっき液に浸食されて脆弱になることが抑制される。そのため、図５を参照して前述したような外部電極の端縁部が位置する部分を起点とするクラックの発生を有利に抑制することができる。その結果、積層セラミック電子部品の機械的強度を高めることができる。
　この発明に係る積層セラミック電子部品の製造方法によれば、上述したような特徴的構成を有する積層セラミック電子部品、すなわち、セラミック素体における外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界に、外部電極に含まれるガラス成分を構成する元素を含む結晶物が存在している、積層セラミック電子部品を確実に製造することができる。
この発明の一実施形態による積層セラミック電子部品としての積層セラミックコンデンサ２１を示す断面図である。 図１に示した積層セラミックコンデンサ２１の一部を拡大して示す断面図であり、めっき膜の図示を省略しながら、セラミック素体２２における一方の外部電極３２の端縁部３４が位置する部分を模式的に示している。 実験例において求めた反応相の厚さを説明するための図である。 この発明が解決しようとする課題を説明するためのもので、めっき前の積層セラミックコンデンサ１にクラック１３が形成された状態を示す平面図である。 この発明が解決しようとする課題を説明するためのもので、めっき後の積層セラミックコンデンサ１にクラック１４が形成された状態を示す平面図である。 図４および図５に示した積層セラミックコンデンサ１の一部を拡大して示す、図２に対応する図である。
　以下、この発明が適用されるセラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
　図１を参照して、積層セラミックコンデンサ２１は、積層された複数のセラミック層２３からなる、積層構造のセラミック素体２２を備えている。セラミック素体２２の内部には、各々複数の第１および第２の内部電極２４および２５が、セラミック層２３間の複数の界面に沿って配置されている。第１の内部電極２４と第２の内部電極２５とは、各々の一部において互いに対向し、積層方向に見て交互に配置される。内部電極２４および２５は、たとえば、ニッケルを主成分としている。
　セラミック素体２２は、互いに対向する第１および第２の主面２６および２７、互いに対向する第１および第２の側面（図示されない紙面に平行な面）ならびに互いに対向する第１および第２の端面３０および３１を有する、実質的に直方体形状を有している。
　セラミック素体２２の第１の端面３０には、第１の内部電極２４の各端部が露出している。セラミック素体２２の第１の端面３０上には、第１の内部電極２４の各端部に電気的に接続されるように、第１の外部電極３２が形成されている。
　セラミック素体２２の第２の端面３１には、第２の内部電極２５の各端部が露出している。セラミック素体２２の第２の端面３１上には、第２の内部電極２５の各端部に電気的に接続されるように、第２の外部電極３３が形成されている。
　第１および第２の外部電極３２および３３は、各々の端縁部３４および３５を端面３０および３１に隣接する主面２６および２７上に位置させており、さらに、この実施形態では、図示しないが側面上にも位置させている。外部電極３２および３３は、導電性ペーストをセラミック素体２２上に塗布し、これを熱処理（焼付け）することによって形成されるものであるが、この熱処理の詳細については後述する。
　外部電極３２および３３上には、必要に応じて、それぞれ、めっき膜３６および３７が形成される。めっき膜３６および３７は、この実施形態では、ニッケルを主成分とするニッケルめっき層３８、およびその上に形成される、錫を主成分とする錫めっき層３９から構成される。
　次に、積層セラミックコンデンサ２１の製造方法について説明する。
　まず、セラミック素体２２が用意される。セラミック素体２２は、誘電体セラミック材料を含むセラミックグリーンシートを用意し、次いで、セラミックグリーンシート上に、所定のパターンをもって内部電極２４および２５となるべき導電性ペースト膜を形成し、次いで、導電性ペースト膜が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって、生の状態のマザーブロックを得、次いで、マザーブロックを切断することによって、個々の積層セラミックコンデンサ２１のための複数の生のセラミック素体を得、次いで、生のセラミック素体を焼成することによって得られる。
　上記のようにして得られたセラミック素体２２に、外部電極３２および３３が形成される。外部電極３２および３３を形成するにあたって、導電性ペーストが用意される。導電性ペーストは、導電性金属粉末、ガラスフリットおよびワニスを含む。
　導電性金属粉末としては、たとえばＤ５０が０．５～５．０μｍの銅粉末が用いられる。
　ガラスフリットとしては、好ましくは、ＳｉＯ２とＢ２Ｏ３とＺｎＯとをモル比で１０～５０：５～５０：０～４０の割合で含有するＳｉＯ２－Ｂ２Ｏ３－ＺｎＯ系ガラスからなるものが用いられる。ガラスフリットは、ＳｉＯ２、Ｂ２Ｏ３およびＺｎＯ以外に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、Ａｌ２Ｏ３、ＴｉＯ２およびＺｒＯ２の中から選ばれる少なくとも１種を含んでいてもよい。ガラスフリットを構成するガラスの軟化点は、たとえば５５０～６５０℃とされる。
　ガラスフリットの含有量は、外部電極３２および３３の緻密性および外部電極３２および３３のセラミック素体２２に対する固着力を確保するため、導電性ペースト中の固形分（導電性金属粉末＋ガラスフリット）に対して１８～２２体積％であることが好ましい。
　ワニスとしては、たとえば、ターピネオールを主成分とする有機溶剤にアクリル系樹脂を溶解させたものを用いることができる。
　上述した導電性ペーストは、内部電極２４および２５に電気的に接続されるように、セラミック素体２２上に塗布され、次いで、熱処理（焼付け）されることによって、外部電極３２および３３が形成される。熱処理後の外部電極３２および３３では、一方の外部電極３２について図２に示すように、導電性ペーストに含まれていたガラス成分によってガラス相４０が生成される。ガラス相４０は、外部電極３２中の複数箇所に分布している。また、熱処理工程において、導電性ペースト中のガラス成分は、セラミック素体２２のセラミック粒子４１間の粒界４２に浸透し、反応相４３を形成する。図２には図示しないが、他方の外部電極３３側についても、図示した外部電極３２側と同様の現象が生じる。以上の現象は、図６を参照して前述した現象と同様である。
　この発明の特徴は、上述の熱処理工程で、トップ温度が８００℃以上の温度条件およびトップ温度での起電力が６００～９００ｍＶの雰囲気条件が適用されるということである。このような条件での熱処理によって、図２に示すように、セラミック素体２２のセラミック粒子４１間の粒界４２に浸透したガラス成分は、当該ガラス成分を構成する元素を含む結晶物を生成する。
　上述のように、ガラス成分を構成する元素を含む結晶物が生成される原因、すなわち、ガラスが結晶化する原因について考察する。ガラスが結晶化しやすくなる原因として、以下の２点が考えられる。
　（１）前述したように、外部電極形成のための導電性ペースト中のガラスフリットとして、ＳｉＯ２－Ｂ２Ｏ３－ＺｎＯ系ガラスからなるものが用いられるとする。この場合、起電力が６００～９００ｍＶといった還元性雰囲気下で導電性ペーストを焼き付けるため、導電性ペースト中のガラス組成に含まれるＺｎＯが昇華しやすくなり、導電性ペーストの焼付け後のガラス組成が変化して、結晶化しやすくなる。すなわち、ガラス化範囲が狭くなる。これに関して、より結晶化しやすくするためには、導電性ペースト中のガラス組成からＺｎＯを除いて計算したガラス組成中のＳｉＯ２量は、４０モル％以上となる組成が望ましい。
　（２）セラミック粒界に存在するセラミック成分（ＢａおよびＴｉ）が外部電極中のガラスに溶解、拡散すると、ガラスが結晶化しやすくなる。
　上記（１）および（２）のいずれか、または両方が原因となって、外部電極となる導電性ペースト中のガラスの組成が変化し、結晶化するものと推測される。
　一例として、ＳｉＯ２を４０モル％、Ｂ２Ｏ３を１０モル％含む、ＳｉＯ２－Ｂ２Ｏ３系ガラスに、ＢａＯおよびＴｉＯ２を添加して、ガラスを作製したときの結晶化の有無を示すと、以下の表２のような結果が得られた。
Figure JPOXMLDOC01-appb-T000001
　表１からわかるように、ＢａＯを４０モル％以上、あるいは、ＴｉＯ２を１０モル％以上添加すると、ガラスは結晶化した。
　なお、外部電極の焼付け後も、ガラス成分中のＳｉＯ２、Ｂ２Ｏ３、ＢａＯ、およびＴｉＯ２のモル比は変化しなかった。
　前述したように、導電性ペースト中のガラス組成は、ＺｎＯを除いて計算したガラス組成中のＳｉＯ２量が４０モル％以上となることが望ましいが、外部電極形成のための熱処理（焼付け）後にトータルとしてこのような組成になるように数種類のガラスを混合してもよい。
　また、導電性ペースト中にシリカガラス（ＳｉＯ２）を添加してもよいが、この場合、軟化点が高いシリカガラスが他のガラスと完全に溶け合うような条件で熱処理を行なう必要がある。たとえば、トップ温度保持時間を６０～１２０時間というように長時間化するなどの条件設定が考えられる。
　なお、導電性ペースト中のガラス成分から、ＺｎＯを昇華させたり、セラミック粒界成分を溶解／拡散させたりするために、外部電極形成のための熱処理を複数回実施してもよい。
　次に、図１に示したように、めっき膜３６および３７が、たとえば電解めっきのような湿式めっきを実施することにより、外部電極３２および３３上に形成される。前述したように、セラミック粒子４１間の粒界４２に浸透したガラス成分のうち、外部電極３２および３３の端縁部３４および３５の近傍に位置するガラス成分は、めっき液に触れやすい。しかし、粒界４２に生成した結晶物は、めっき工程において用いられる、たとえばＮｉめっき液やＳｎめっき液に対して耐溶解性を有しているので、めっき工程で、外部電極３２および３３の端縁部３４および３５近傍においてセラミック素体２２が浸食されて脆弱になることが抑制される。そのため、外部電極３２および３３の端縁部３４および３５が位置する部分を起点とするクラックの発生を有利に抑制することができ、結果として、積層セラミックコンデンサ２１の機械的強度を高めることができる。
　この発明に係る積層セラミック電子部品が、図１に示したような積層セラミックコンデンサ２１である場合、セラミック層２３は、誘電体セラミックから構成される。この発明が適用される積層セラミック電子部品は、その他、インダクタ、サーミスタ、圧電部品などであってもよい。したがって、積層セラミック電子部品の機能に応じて、セラミック層は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。
　また、図示した積層セラミックコンデンサ２１は、２個の外部電極３２および３３を備える２端子型のものであるが、この発明は多端子型の積層セラミック電子部品にも適用することができる。
　次に、以上の実施形態に基づき実施した実験例について説明する。
　［実験例１］
　（１）セラミック素体の作製
　ＢａおよびＴｉを主成分とするセラミック材料粉末を含む複数のセラミックグリーンシートを用意した。次に、セラミックグリーンシート上に、Ｎｉを主成分とする導電性ペーストをスクリーン印刷により塗布し、内部電極となるべき導電性ペースト膜を形成した。
　次に、導電性ペースト膜が形成されていないセラミックグリーンシートを所定の外層厚みになるように積層し、次いで、導電性ペースト膜が形成されたセラミックグリーンシートを所定枚数積層し、さらに、導電性ペーストが形成されていないセラミックグリーンシートを所定の外層厚みになるように積層することによって、複数のセラミック素体を取り出すことが可能な生の状態のマザーブロックを得た。
　次に、マザーブロックを切断し、複数のチップ状の生のセラミック素体を取り出し、次いで、生のセラミック素体をバッチ炉において還元性雰囲気下で焼成し、焼結したセラミック素体を得た。
　（２）外部電極用導電性ペーストの準備
　Ｃｕ粉末（Ｄ５０＝１．５μｍ）と、軟化点：６００℃のＳｉＯ２－Ｂ２Ｏ３－ＺｎＯ系ガラスからなるガラスフリットと、ターピネオールを主成分とする有機溶剤にアクリル系樹脂を溶解してなるワニスとを、分散・混合することによって、外部電極用の導電性ペーストを得た。
　上記ガラスフリットは、ＳｉＯ２、Ｂ２Ｏ３およびＺｎＯをモル比で３０：２５：１５の割合で含むもので、ＺｎＯを除いて計算したガラス組成中のＳｉＯ２量が４０モル％となるようにした。
　また、導電性ペースト中の固形分（Ｃｕ粉末およびガラスフリット）に対するガラス量は、２０体積％となるようにした。
　（３）外部電極の形成
　次に、定盤上に上記外部電極用導電性ペーストからなる膜を所定の厚みで形成しておき、この導電性ペースト膜中に、ホルダによって保持されたセラミック素体の端部を浸漬した後、導電性ペースト膜から取り出すことによって、セラミック素体の両端面に外部電極となる導電性ペーストを塗布した。
　次いで、外部電極となる導電性ペーストを焼き付けるため、外部電極用導電性ペースト膜を形成したセラミック素体をベルト炉で熱処理することによって、焼き付けられた外部電極をセラミック素体上に形成した。熱処理においては、表２の「トップ温度」の欄に示すトップ温度を５分間保持する温度条件を採用し、雰囲気条件については、トップ温度において、キャリアガスとしてのＮ２中にＨ２を添加することにより、表２の「トップ温度での起電力」の欄に示す起電力となる還元力を示す雰囲気とした。
　（４）めっき膜の形成
　上記外部電極上に、Ｎｉ電解めっきおよびＳｎ電解めっきを順次施し、めっき膜を形成した。
　以上のようにして、試料となる積層セラミックコンデンサを得た。
　（５）評価
　　（５）－１．外部電極の端縁部の観察
　各試料に係る積層セラミックコンデンサを、長さ方向寸法と厚み方向寸法とによって規定される面から幅方向寸法の１／２になるまで研磨して得られた研磨面について、セラミック素体における外部電極の端縁部に接する部分での任意の１箇所を、ＴＥＭ（透過型電子顕微鏡）を用いて１０００００～２０００００倍の倍率で観察した。
　より具体的には、ＴＥＭ観察した箇所において、１０００００～２０００００倍の倍率でＳｉおよびＢａについてマッピング分析を行ない、外部電極とセラミック素体との界面よりセラミック素体側において、粒界（Ｓｉ）と粒子（Ｂａ）とを区別した。
　上記のように求めた粒界箇所について、点分析により、定性分析と半定量分析とを行なった。また、点分析を行なった粒界での電子線回折を測定し、粒界に浸入したガラス成分の結晶化の有無を判定した。
　以上のように評価した試料数は、各試料につき２０個とした。
　この結果が表２の「結晶化の有無」の欄に示されている。
　なお、「結晶化の有無」について「有」と判定された試料において、結晶物は、Ｂａ、ＴｉおよびＳｉを含む酸化物であることが上記点分析により確認された。
　　（５）－２．たわみ試験
　ガラスエポキシ基板に、各試料に係る積層セラミックコンデンサをはんだで実装し、１．０ｍｍ／秒の速度で荷重を加え、たわみ量が１．５ｍｍに達してから５±１秒間保持した。
　次いで、上記のたわみ試験を実施した後の積層セラミックコンデンサを、基板から外し、長さ方向寸法と厚み方向寸法とによって規定される面から幅方向寸法の１／２になるまで研磨した。そして、研磨面での、セラミック素体における外部電極端縁部に接する部分を、２つの外部電極の各々について観察し、外部電極端縁部から発生しているクラックの有無を判定した。表２の「たわみ試験によるクラックの発生率」の欄には、試料数２０個中で、クラックが発生した試料の比率［％］が示されている。
　　（５）－３．耐候性試験
　各試料に係る積層セラミックコンデンサをガラスエポキシ基板に実装し、試験前の積層セラミックコンデンサの絶縁抵抗を測定した。
　次いで、各試料に係る積層セラミックコンデンサを、これに定格電圧を印加しながら、温度７０℃、相対湿度９５％の雰囲気中に２０００時間放置する耐湿負荷試験を実施した。
　耐湿負荷試験後の積層セラミックコンデンサの絶縁抵抗を測定し、試験前の絶縁抵抗と比較して、１桁以上抵抗値が低下したものを不良品と判定し、試料数１００個中で、不良品と判定された試料の個数を求めた。この個数が表２の「耐候性」の欄に示されている。
　　（５）－４．反応相の厚さ測定
　各試料に係る積層セラミックコンデンサを、長さ方向寸法と厚み方向寸法とによって規定される面から幅方向寸法の１／２になるまで研磨して得られた研磨面について、セラミック素体における外部電極の端縁部に接する部分での任意の１箇所を、１００００～２００００倍の倍率で観察した。
　観察した箇所について、反応相の厚さ方向に沿って線分析することによって、ケイ素の濃度分布を求め、図３に示すような分析結果を得た後、図３に示したケイ素の濃度勾配を見ることによって、反応相の厚さを求めた。表２の「反応相の厚さ」の欄には、５個の試料についての平均値が示されている。
Figure JPOXMLDOC01-appb-T000002
　表２において、試料番号に＊を付したものは、この発明の範囲外の比較例である。
　この発明の範囲内にある、「結晶化の有無」が「有」と判定された試料２～４および９～２０では、「たわみ試験によるクラックの発生率」が０％であった。これは、試料２～４および９～２０において生成された結晶物がめっき液に溶解されなかったためであると推測できるが、このことを確認するため、結晶物の、めっき液に対する耐溶解性を次のようにして評価した。
　前述のように、長さ方向寸法と厚み方向寸法とによって規定される面から幅方向寸法の１／２になるまで研磨した試料における研磨面について、セラミック素体における外部電極の端縁部に接する部分を、ＦＥ－ＳＥＭ（電界放出型走査電子顕微鏡）を用いて１００００倍の倍率で観察し、次いで、同じ試料を、６０℃のＮｉめっき液に２時間、２５℃のＳｎめっき液に１時間それぞれ浸漬した後、上記研磨面について、セラミック素体における外部電極端縁部に接する部分を、再びＦＥ－ＳＥＭを用いて観察した。そして、めっき液浸漬前後のＦＥ－ＳＥＭ像の変化から、結晶化したガラス成分のめっき液に対する耐溶解性を評価した。その結果、試料２～４および９～２０において生成された結晶物は、めっき液に溶解しないことが確認された。
　これらに対して、この発明の範囲外にある、「結晶化の有無」が「無」と判定された試料１および５～８では、「たわみ試験によるクラックの発生率」が０％とはならなかった。これら試料１および５～８では、「トップ温度の起電力」が５００ｍＶであった。
　なお、試料１～４では、「トップ温度」が８００℃未満の７５０℃であった。このように、「トップ温度」が８００℃未満の場合、「トップ温度での起電力」を５００～９００ｍＶの範囲で変更したとしても、外部電極の緻密性が低いので、「耐候性」が低下した。これら試料１～４では、「トップ温度での起電力」をより高くするほど、すなわち、熱処理雰囲気の還元力をより強くするほど、「耐候性」がより良好になる傾向が現れた。
　また、「トップ温度」と「トップ温度での起電力」とに注目すると、「トップ温度」が８００℃以上で、かつ「トップ温度での起電力」が６００～９００ｍＶの範囲にあると、「結晶化の有無」が「有」であり、かつ「たわみ試験によるクラックの発生率」が０％である、積層セラミックコンデンサ試料を確実に得ることができた。
　「反応相の厚さ」に注目すると、それは、好ましくは、０．５μｍ以上であることがわかった。試料１７では、「反応相の厚さ」が０．４μｍであり、「耐候性」において３個の不良品が生じた。
２１　積層セラミックコンデンサ
２２　セラミック素体
２３　セラミック層
２４，２５　内部電極
３２，３３　外部電極
３４，３５　外部電極の端縁部
３６，３７　めっき膜
４０　ガラス相
４１　セラミック粒子
４２　粒界
４３　反応相

Claims (7)

  1. 　積層された複数のセラミック層からなる、セラミック素体と、
    　前記セラミック層間の複数の界面に沿って配置された、内部電極と、
    　前記内部電極に電気的に接続されるように、前記セラミック素体の外表面上に形成され、かつガラス成分を含む、外部電極と、
    を備え、
    　前記セラミック素体における前記外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界には、前記外部電極に含まれる前記ガラス成分を構成する元素を含む結晶物が存在している、
    積層セラミック電子部品。
  2. 　前記外部電極上に湿式めっきによって形成されためっき膜をさらに備える、請求項１に記載の積層セラミック電子部品。
  3. 　前記結晶物は、Ｂａ、ＴｉおよびＳｉを含む、請求項１または２に記載の積層セラミック電子部品。
  4. 　前記結晶物は、前記外部電極と前記セラミック素体との界面から、前記セラミック素体の内部に向かって０．５μｍ以上の厚みを有する領域に存在する、請求項１ないし３のいずれかに記載の積層セラミック電子部品。
  5. 　前記外部電極に含まれる前記ガラス成分は、ＢａＯを４０モル％以上、および／またはＴｉＯ２を１０モル％以上含む、請求項１ないし４のいずれかに記載の積層セラミック電子部品。
  6. 　積層された複数のセラミック層からなるもので、前記セラミック層間の複数の界面に沿って内部電極が配置されている、セラミック素体を用意する工程と、
    　ガラス成分を含む導電性ペーストを用意する工程と、
    　前記内部電極に電気的に接続されるように、前記セラミック素体の外表面上に前記導電性ペーストを塗布する工程と、
    　前記導電性ペーストを熱処理することによって外部電極を形成する工程と、
    を備え、
    　前記外部電極を形成する工程は、前記導電性ペーストが塗布された前記セラミック素体を、トップ温度が８００℃以上の温度条件およびトップ温度での起電力が６００～９００ｍＶの雰囲気条件で熱処理する工程を含み、当該熱処理する工程において、前記導電性ペースト中の前記ガラス成分を前記セラミック素体のセラミック粒子間の粒界に浸透させるとともに、前記セラミック素体における前記外部電極の端縁部に接する部分に位置するセラミック粒子間の粒界に、前記ガラス成分を構成する元素を含む結晶物を生成するようにした、
    積層セラミック電子部品の製造方法。
  7. 　前記外部電極上に湿式めっきによってめっき膜を形成する工程をさらに備える、請求項６に記載の積層セラミック電子部品の製造方法。
PCT/JP2013/075783 2012-12-18 2013-09-25 積層セラミック電子部品およびその製造方法 Ceased WO2014097701A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020157016276A KR101718950B1 (ko) 2012-12-18 2013-09-25 적층 세라믹 전자부품 및 그 제조방법
CN201380066170.3A CN104871270B (zh) 2012-12-18 2013-09-25 层叠陶瓷电子部件及其制造方法
JP2014552965A JP5954435B2 (ja) 2012-12-18 2013-09-25 積層セラミック電子部品
US14/739,424 US9934907B2 (en) 2012-12-18 2015-06-15 Laminated ceramic electronic component and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-275525 2012-12-18
JP2012275525 2012-12-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/739,424 Continuation US9934907B2 (en) 2012-12-18 2015-06-15 Laminated ceramic electronic component and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2014097701A1 true WO2014097701A1 (ja) 2014-06-26

Family

ID=50978051

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/075783 Ceased WO2014097701A1 (ja) 2012-12-18 2013-09-25 積層セラミック電子部品およびその製造方法

Country Status (5)

Country Link
US (1) US9934907B2 (ja)
JP (1) JP5954435B2 (ja)
KR (1) KR101718950B1 (ja)
CN (1) CN104871270B (ja)
WO (1) WO2014097701A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022136766A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
US12002629B2 (en) 2022-01-24 2024-06-04 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
JP7587445B2 (ja) 2021-03-08 2024-11-20 Tdk株式会社 セラミック電子部品
WO2025182875A1 (ja) * 2024-02-28 2025-09-04 株式会社村田製作所 電子部品及び電子部品の製造方法
EP4557329A3 (en) * 2023-11-20 2025-10-15 Samsung Electro-Mechanics Co., Ltd. Discontinued interface layers between internal electrodes and external electrodes for a multilayer electronic ceramic component

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190135232A (ko) * 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP7396191B2 (ja) * 2020-05-01 2023-12-12 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
CN111952075A (zh) * 2020-09-16 2020-11-17 大连达利凯普科技股份公司 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺
JP7392616B2 (ja) * 2020-09-19 2023-12-06 株式会社村田製作所 セラミック電子部品の製造方法
JP7550082B2 (ja) * 2021-03-08 2024-09-12 Tdk株式会社 セラミック電子部品
KR102533750B1 (ko) * 2021-06-22 2023-05-18 삼화콘덴서공업 주식회사 적층 세라믹 커패시터의 외부전극용 도전성 페이스트 조성물
KR20230164498A (ko) * 2022-05-25 2023-12-04 삼성전기주식회사 적층형 전자 부품
KR20240086133A (ko) * 2022-12-09 2024-06-18 삼성전기주식회사 세라믹 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231906A (ja) * 1993-01-28 1994-08-19 Mitsubishi Materials Corp サーミスタ
JP2002293620A (ja) * 2001-03-29 2002-10-09 Kyocera Corp 積層型電子部品およびその製法
JP2009200363A (ja) * 2008-02-22 2009-09-03 Koa Corp 積層チップバリスタ
JP2011124403A (ja) * 2009-12-11 2011-06-23 Koa Corp 電子部品の製造方法
WO2012114784A1 (ja) * 2011-02-24 2012-08-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993425B2 (ja) * 1995-12-20 1999-12-20 株式会社村田製作所 積層セラミックコンデンサ
JP2000232031A (ja) * 1999-02-12 2000-08-22 Murata Mfg Co Ltd 導電ペーストおよびこれを用いた積層セラミックコンデンサ
JP4577461B2 (ja) 1999-10-21 2010-11-10 Ｔｄｋ株式会社 導体ペースト組成物および積層コンデンサ
TW508600B (en) 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
US6829136B2 (en) * 2002-11-29 2004-12-07 Murata Manufacturing Co., Ltd. Dielectric ceramic, method for making the same, and monolithic ceramic capacitor
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2009200383A (ja) 2008-02-25 2009-09-03 Seiko Epson Corp 基板分割方法、及び表示装置の製造方法
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5224147B2 (ja) * 2010-09-28 2013-07-03 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
JP2012142411A (ja) 2010-12-28 2012-07-26 Tdk Corp セラミック電子部品
JP5516501B2 (ja) * 2011-05-13 2014-06-11 株式会社村田製作所 電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231906A (ja) * 1993-01-28 1994-08-19 Mitsubishi Materials Corp サーミスタ
JP2002293620A (ja) * 2001-03-29 2002-10-09 Kyocera Corp 積層型電子部品およびその製法
JP2009200363A (ja) * 2008-02-22 2009-09-03 Koa Corp 積層チップバリスタ
JP2011124403A (ja) * 2009-12-11 2011-06-23 Koa Corp 電子部品の製造方法
WO2012114784A1 (ja) * 2011-02-24 2012-08-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022136766A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP7544627B2 (ja) 2021-03-08 2024-09-03 Tdk株式会社 セラミック電子部品
JP7587445B2 (ja) 2021-03-08 2024-11-20 Tdk株式会社 セラミック電子部品
US12002629B2 (en) 2022-01-24 2024-06-04 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
EP4557329A3 (en) * 2023-11-20 2025-10-15 Samsung Electro-Mechanics Co., Ltd. Discontinued interface layers between internal electrodes and external electrodes for a multilayer electronic ceramic component
WO2025182875A1 (ja) * 2024-02-28 2025-09-04 株式会社村田製作所 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
JP5954435B2 (ja) 2016-07-20
CN104871270B (zh) 2017-08-29
JPWO2014097701A1 (ja) 2017-01-12
CN104871270A (zh) 2015-08-26
KR20150086359A (ko) 2015-07-27
US20150279570A1 (en) 2015-10-01
KR101718950B1 (ko) 2017-03-22
US9934907B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP5954435B2 (ja) 積層セラミック電子部品
US9328014B2 (en) Ceramic electronic component and glass paste
CN103827992B (zh) 层叠型线圈部件
US9667174B2 (en) Ceramic electronic component
KR101953655B1 (ko) 적층 세라믹 전자부품
KR101834747B1 (ko) 적층 세라믹 전자부품
CN115036136B (zh) 陶瓷电子部件
JP6020502B2 (ja) 積層セラミック電子部品
JP6075460B2 (ja) 積層セラミック電子部品
WO2013108533A1 (ja) セラミック電子部品
KR101786486B1 (ko) 적층 세라믹 전자부품
JP7534987B2 (ja) セラミック電子部品
CN116110714A (zh) 多层电容器和制造多层电容器的方法
JP5998785B2 (ja) 積層電子部品
JP2024155766A (ja) 積層型電子部品
JP7664142B2 (ja) セラミック電子部品
JPH04293214A (ja) チップ型電子部品用導電性ペースト
JP2002198252A (ja) 導電性ペーストならびに導電性ペーストの製造方法、および積層セラミック電子部品。
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
JP2025028618A (ja) 誘電体組成物および電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13864912

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014552965

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157016276

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13864912

Country of ref document: EP

Kind code of ref document: A1