WO2012114784A1 - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
WO2012114784A1
WO2012114784A1 PCT/JP2012/050233 JP2012050233W WO2012114784A1 WO 2012114784 A1 WO2012114784 A1 WO 2012114784A1 JP 2012050233 W JP2012050233 W JP 2012050233W WO 2012114784 A1 WO2012114784 A1 WO 2012114784A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
component
external electrode
electrode
conductive paste
Prior art date
Application number
PCT/JP2012/050233
Other languages
English (en)
French (fr)
Inventor
誠史 古賀
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2013500919A priority Critical patent/JPWO2012114784A1/ja
Publication of WO2012114784A1 publication Critical patent/WO2012114784A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic electronic component and a method of manufacturing the same, and more particularly to an improvement for improving the weather resistance of the multilayer ceramic electronic component.
  • a multilayer ceramic electronic component typified by a multilayer ceramic capacitor includes a plurality of laminated ceramic layers and a plurality of internal electrodes respectively disposed along a plurality of interfaces between the ceramic layers, and each end of the internal electrodes is on the end surface. It has a component body that is exposed. External electrodes are formed on the end face of the component body. The external electrode is joined to each end of the internal electrode exposed at the end face of the component body.
  • Patent Document 1 As a technique related to the technique for suppressing the intrusion of moisture, there is one described in, for example, WO2008 / 059666 republished patent publication (Patent Document 1).
  • Patent Document 1 in the case where the external electrode is formed by direct plating on the end surface of the component body, after forming the plating film to be the external electrode directly on the end surface of the component body, the oxygen partial pressure is 5 ppm or less.
  • an interdiffusion layer is formed at a boundary portion between an internal electrode and a plating film by performing heat treatment under a temperature of 600 ° C. or more. In this mutual diffusion layer, volume expansion of the metal occurs, and a gap that may exist at the interface between the ceramic layer and each of the internal electrode and the external electrode is filled, and moisture ingress from the outside is suppressed.
  • Patent Document 1 since the technique described in Patent Document 1 is characterized in that an interdiffusion layer is formed at the boundary portion between the plating film serving as the external electrode and the internal electrode, after forming the plating film serving as the external electrode, A heat treatment must be applied to cause interdiffusion. In other words, the interdiffusion layer that can suppress the intrusion of moisture from the outside is not formed at the time of performing the plating step. Therefore, the plating solution penetrates into the component body through voids generated at positions along the edge in the width direction of the internal electrode in the component body or voids resulting from the coverage of the internal electrode. There is a possibility of causing cracks in the main body, which may cause a decrease in the weather resistance of the electronic component.
  • an Sn-containing layer is formed so as to cover an exposed portion of an internal electrode containing Ni on an end surface of a component main body (ceramic body). Further, it is described that a Sn-Cu-Ni intermetallic compound layer is formed between an internal electrode and a Cu-containing layer by forming a Cu-containing layer thereon and heat-treating them.
  • This Sn—Cu—Ni intermetallic compound layer functions as a barrier layer, suppresses interdiffusion between Ni and Cu, suppresses the generation of voids due to the Kirkendall effect, and provides an interface between the component body and the external electrode. It acts to improve the sealing performance.
  • the Sn-containing layer and the Cu-containing layer are preferably formed by plating. Therefore, when plating is applied to the formation of the Sn-containing layer and the Cu-containing layer, as in the case of the technique described in Patent Document 1 described above, the plating solution penetrates into the component body and corrodes the component body. In addition, there is a possibility of causing cracks in the component main body, which may cause a decrease in the weather resistance of the electronic component.
  • the external electrode is often formed by baking a conductive paste.
  • the demand for further miniaturization has increased for multilayer ceramic electronic components, and therefore, it is desired that the external electrodes be made thinner. Therefore, there is a situation where it is not possible to sufficiently cope with moisture intrusion suppression only by densification of the external electrodes.
  • an object of the present invention is to provide a multilayer ceramic electronic component having excellent weather resistance and a method for manufacturing the same, which can solve the above-described problems.
  • the present invention is characterized in that the gap between the internal electrode and the ceramic layer, which can serve as a moisture infiltration path, is closed by appropriately expanding the joint portion of the internal electrode with the external electrode. Yes.
  • the present invention includes a component body including a plurality of laminated ceramic layers and an internal electrode disposed along an interface between the ceramic layers, and an end of the internal electrode is exposed on a predetermined surface;
  • a multilayer ceramic electronic component comprising an external electrode formed on a predetermined surface of the component body by baking of a conductive paste so as to be bonded to an end of the internal electrode exposed on the predetermined surface of the component body
  • the internal electrode is connected to the external electrode at another portion so as to close the gap between the internal electrode and the ceramic layer. It is characterized by having a thickness of 1.05 to 1.60 times that of the above.
  • the present invention is also directed to a method for manufacturing a multilayer ceramic electronic component.
  • a method of manufacturing a multilayer ceramic electronic component according to the present invention includes a plurality of stacked ceramic layers and internal electrodes arranged along an interface between the ceramic layers, and ends of the internal electrodes are exposed on a predetermined surface.
  • the expansion step may be performed after the baking step, but is preferably performed simultaneously with the baking step.
  • the first is a method of expanding the joint portion by oxidation
  • the second is a method of expanding the joint portion by metal diffusion from the external electrode to the internal electrode.
  • the thickness of the internal electrode at the junction with the external electrode is 1.05 to 1.60 times that of the other portion, thereby closing the gap between the internal electrode and the ceramic layer. Is done. Therefore, the moisture intrusion path into the component main body such as a void generated at a position along the edge in the width direction of the internal electrode in the component main body or a void due to the coverage of the internal electrode is effectively blocked. Therefore, the weather resistance of the multilayer ceramic electronic component can be improved.
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic capacitor 1 as an example of a multilayer ceramic electronic component to which the present invention is applied.
  • FIG. 2 is an enlarged cross-sectional view showing a portion corresponding to a portion A of the multilayer ceramic capacitor 1 shown in FIG. 1 and showing a stage where a conductive paste 11 for an external electrode 8 is applied. It is a figure corresponding to FIG. 2 which expands and shows the junction part 12 of the internal electrode 4 and the external electrode 8 which was obtained by 1st Embodiment of this invention. It is a figure corresponding to FIG. 2 which expands and shows the junction part 12 of the internal electrode 4 and the external electrode 8 which was obtained by 2nd Embodiment of this invention.
  • a multilayer ceramic capacitor 1 as an example of a multilayer ceramic electronic component to which the present invention is applied will be described with reference to FIG.
  • the multilayer ceramic capacitor 1 includes a component body 2 having a multilayer structure.
  • the component body 2 includes a plurality of laminated ceramic layers 3 and a plurality of internal electrodes 4 and 5 arranged along the interface between the ceramic layers 3.
  • the internal electrodes 4 and the internal electrodes 5 are opposed to each other in a part of each, and are alternately arranged as viewed in the stacking direction.
  • the internal electrodes 4 and 5 are mainly composed of nickel, for example.
  • the end portions of the plurality of internal electrodes 4 and the plurality of internal electrodes 5 are exposed on one and other end surfaces 6 and 7 of the component main body 2, respectively.
  • External electrodes 8 and 9 are formed on the end surfaces 6 and 7 of the component body 2 so as to be joined to the respective ends of the internal electrode 4 and the respective ends of the internal electrode 5, thereby being electrically connected.
  • the external electrodes 8 and 9 are mainly composed of copper, for example.
  • a plating film may be formed on the external electrodes 8 and 9 in order to improve the mountability of the multilayer ceramic capacitor 1 or to provide the mountability.
  • the plating film is composed of, for example, a plating layer mainly composed of nickel and a plating layer mainly composed of tin or gold formed thereon.
  • the ceramic layer 3 is composed of a dielectric ceramic.
  • the multilayer ceramic electronic component to which the present invention is applied may be an inductor, a thermistor, a piezoelectric component, or the like. Therefore, according to the function of the multilayer ceramic electronic component, the ceramic layer may be composed of a dielectric ceramic, a magnetic ceramic, a semiconductor ceramic, a piezoelectric ceramic, or the like.
  • the illustrated multilayer ceramic capacitor 1 is of a two-terminal type including two external electrodes 8 and 9, but the present invention can also be applied to a multi-terminal type multilayer ceramic electronic component.
  • a component body 2 is prepared.
  • the component body 2 prepares a ceramic green sheet containing a dielectric ceramic material, and then forms a conductive paste film to be the internal electrodes 4 and 5 with a predetermined pattern on the ceramic green sheet.
  • a raw mother block is obtained, and then the mother block is cut to obtain individual mother ceramic capacitors 1 for the multilayer ceramic capacitor 1. It is obtained by obtaining a plurality of raw component bodies and then firing the raw component bodies.
  • FIGS. 2 and 3 illustrate a process of forming the external electrode 8 among the external electrodes 8 and 9. ing.
  • the formation method of the external electrode 8 is demonstrated, and description about the formation method of the external electrode 9 is abbreviate
  • a conductive paste 11 containing copper as a conductive component is applied on the end surface 6 of the component body 1.
  • a conductive paste film is formed with a predetermined thickness on a surface plate, and the end surface 6 of the component body 2 held by the holder is immersed in the conductive paste film, and then conductive Each step of removing from the conductive paste film is performed.
  • FIG. 2 shows a gap 14 between the internal electrode 4 and the ceramic layer 3 that is blocked by an expansion process described later.
  • a step of baking the conductive paste 11 is performed.
  • the external electrode 8 joined to the edge part of the internal electrode 4 exposed to the end surface 6 is formed in the state as shown in FIG.
  • a process of expanding the joint portion 12 of the internal electrode 4 with the external electrode 8 proceeds.
  • oxidation expansion is applied in the first embodiment. More specifically, in the temperature rising process of the baking step, degreasing treatment for removing the binder in the conductive paste 11 is performed in a neutral or reducing atmosphere until reaching the maximum temperature, After sintering the metal component in the conductive paste 11 in a state of being joined to the internal electrode 4, an appropriate amount of air (oxygen) is introduced into the atmosphere in order to oxidize the joint 12 while maintaining the maximum temperature. .
  • an oxidized region 13 formed so as to surround the junction 12 by oxidation is schematically shown.
  • the internal electrode 4 is made to have a thickness 1.05 to 1.60 times that of other portions in the joint 12, thereby the internal electrode 4. And the gap 14 between the ceramic layer 3 is closed. That is, in the expansion step, the joint portion 12 of the internal electrode 4 is controlled to expand with an expansion rate of 1.05 to 1.60 by adjusting the oxygen concentration in the atmosphere.
  • the numerical range of “1.05 to 1.60” is obtained based on an experimental example described later.
  • a gap 14 between the internal electrode 4 and the ceramic layer 3 may be left in a portion other than the joint portion 12. Further, in the baking step, mutual diffusion occurs between the metal component in the internal electrode 4 and the metal component in the external electrode 8, and this mutual diffusion region 15 is schematically shown in FIG.
  • the internal electrode 4 increases in thickness at the joint 12 and closes the gap 14 between the internal electrode 4 and the ceramic layer 3. As a result, the weather resistance of the multilayer ceramic capacitor 1 can be improved.
  • Example 1 A plurality of ceramic green sheets containing a ceramic material powder mainly composed of Ba and Ti were prepared. Next, on the ceramic green sheet, a conductive paste containing Ni as a main component of a conductive component was applied by screen printing to form a conductive paste film to be an internal electrode.
  • the ceramic green sheets on which the conductive paste film is not formed are stacked so as to have a predetermined outer layer thickness, and then a predetermined number of ceramic green sheets on which the conductive paste film is formed are stacked.
  • a green mother block in which a plurality of component main bodies can be taken out was obtained by laminating ceramic green sheets having no paste formed so as to have a predetermined outer layer thickness.
  • the mother block was cut, a plurality of chip-shaped raw component bodies were taken out, and then the raw component bodies were fired in a reducing furnace in a reducing atmosphere to obtain a sintered component body.
  • a conductive paste for an external electrode was produced by dispersing and mixing the mixture, which further includes an organic solvent and a varnish obtained by dissolving an acrylic binder in the organic solvent, with three rolls.
  • a film made of the conductive paste for external electrodes is formed with a predetermined thickness on the surface plate, and after immersing the end of the component main body held by the holder in the conductive paste film, By taking out from the conductive paste film, a conductive paste to be an external electrode was applied to both end faces of the component main body.
  • the component main body was heat-treated in a belt furnace.
  • a temperature profile that maintains the maximum temperature of 850 ° C. for 10 minutes was adopted.
  • a neutral atmosphere with N 2 as the carrier gas is used, and after reaching the maximum temperature, While maintaining this temperature, air was added to the carrier gas so that the volume concentration shown in the column of “air concentration” in Table 1 was oxidized to oxidize the joint portion of the internal electrode with the external electrode. .
  • the multilayer ceramic capacitors according to the respective samples thus obtained were evaluated for “expansion coefficient of joint” and “reliability failure rate” as shown in Table 1.
  • “Expansion coefficient of bonded portion” is the expansion coefficient of the bonded portion of the internal electrode to the external electrode. After observing with SEM, the thickness of the internal electrode and the external electrode after forming the external electrode The thicknesses of the joints are measured, and the increase rate of the latter thickness relative to the former thickness is shown. The “joint expansion coefficient” shown in Table 1 is an average value for 20 samples.
  • “Reliability failure rate” is a humidity resistance load test in which the sample is left for 1000 hours under conditions of temperature: 70 ° C., relative humidity: 95%, and applied voltage: 10 V, and the insulation resistance of the multilayer ceramic capacitor as a sample is monitored. A sample having an insulation resistance of less than 10 6 ⁇ is determined to be defective, and the ratio of the number of samples determined to be defective to 70 samples is shown.
  • the “expansion coefficient of the joint” is 1.03 and 1.00 of less than 1.05, respectively, and the “reliability failure rate” is 19% and 49%. This is presumably because the oxidative expansion did not occur enough to close the gap between the internal electrode and the ceramic layer.
  • the “expansion coefficient of the joint” is in the range of 1.05 to 1.60, and the “reliability failure rate” Became 0%. Therefore, if the “expansion coefficient of the joint portion” is in the range of 1.05 to 1.60, sufficient oxidative expansion occurs to close the gap between the internal electrode and the ceramic layer, and the weather resistance is excellent. It was found that a multilayer ceramic capacitor was obtained.
  • FIG. 4 is a diagram corresponding to FIG.
  • the conductive paste 11 is applied onto the end surface 6 of the component body 1.
  • a step of baking the conductive paste 11 is performed.
  • the external electrode 8 joined to the edge part of the internal electrode 4 exposed to the end surface 6 is formed in the state as shown in FIG.
  • a step of expanding the joint portion 12 of the internal electrode 4 with the external electrode 8 is performed.
  • metal diffusion from the external electrode 8 to the internal electrode 4 is promoted in the second embodiment. More specifically, in the temperature rising process of the baking step, degreasing treatment for removing the binder in the conductive paste 11 is performed in a neutral or reducing atmosphere until reaching the maximum temperature, The metal component in the conductive paste 11 is sintered in a state where it is bonded to the internal electrode 4, and the metal diffusion can be promoted by adjusting the maximum temperature in this baking process and adjusting the atmosphere to the reducing side. Done.
  • FIG. 4 schematically shows the interdiffusion region 16 formed by the interdiffusion generated between the metal component in the internal electrode 4 and the metal component in the external electrode 8 in the baking process.
  • the internal electrode 4 is made to have a thickness 1.05 to 1.60 times that of the other part at the joint 12, whereby the internal electrode 4, the ceramic layer 3, The gap 14 is closed.
  • the bonding portion 12 of the internal electrode 4 is controlled to expand with an expansion coefficient of 1.05 to 1.60 by adjusting the heating temperature and atmosphere.
  • the expansion process may be performed after the baking process.
  • Example 2 The same component main body and external electrode conductive paste as in Example 1 were prepared, and the external electrode conductive paste was applied to both end faces of the component main body in the same manner.
  • the component main body was heat-treated in a belt furnace.
  • the maximum temperature shown in the column of “maximum temperature” in Table 2 is adopted, and in the temperature rising process from 300 ° C. to the maximum temperature, the binder is thermally decomposed and the internal electrode of Cu in the external electrode
  • a zirconia oxygen concentration sensor installed in a belt furnace at the maximum temperature by adding H 2 to the carrier gas in the amount shown in “H 2 addition amount” in Table 2 in order to promote diffusion into Ni.
  • the electromotive force was set as shown in the column of “electromotive force at maximum temperature” in Table 2. In Table 2, “oxygen concentration” is also shown.
  • the multilayer ceramic capacitors according to the samples thus obtained were evaluated for “joint expansion coefficient” and “reliability failure rate” as shown in Table 2. These evaluation methods are the same as in Experimental Example 1.
  • the “expansion coefficient of the junction” is 1.05. It was less than 1.00 to 1.04, and the “reliability failure rate” was 6% or more. This is presumably because the diffusion of Cu into Ni was insufficient and the expansion did not occur enough to close the gap between the internal electrode and the ceramic layer.
  • the “joint expansion coefficient” is in the range of 1.05 to 1.60, and the “reliability failure rate” is 0. %. Therefore, if the “expansion coefficient of the joint portion” is in the range of 1.05 to 1.60, the expansion is sufficient to close the gap between the internal electrode and the ceramic layer, and the weather resistance is excellent. It was found that a multilayer ceramic capacitor can be obtained.

Abstract

　部品本体内部への水分の浸入を抑制することによって、耐候性に優れた積層セラミック電子部品を提供する。　内部電極（４）の、外部電極（８）との接合部（１２）を、１．０５～１．６０の膨張率をもって膨張させることによって、水分の浸入経路となり得る内部電極（４）とセラミック層（３）との隙間を閉塞する。接合部（１２）を膨張させるため、導電性ペーストの焼付けによって形成される外部電極（８）の焼付け工程時に、接合部（１２）を酸化させることによって膨張させる方法、または、外部電極（８）から内部電極（４）への金属拡散によって接合部（１２）を膨張させる方法がある。

Description

積層セラミック電子部品およびその製造方法
　この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、積層セラミック電子部品の耐候性を向上させるための改良に関するものである。
　積層セラミックコンデンサに代表される積層セラミック電子部品は、積層された複数のセラミック層およびセラミック層間の複数の界面に沿ってそれぞれ配置された複数の内部電極を含み、内部電極の各端部が端面に露出している、部品本体を備えている。部品本体の端面には、外部電極が形成される。外部電極は、部品本体の端面に露出した内部電極の各端部に接合される。
　このような積層セラミック電子部品において、内部電極とセラミック層との間には、外気の水蒸気等に由来する水分の浸入を許容する隙間が形成されていることが多い。したがって、水分が、外部電極と部品本体との界面を通り、内部電極とセラミック層との隙間に浸入すると、絶縁抵抗不良が発生し、積層セラミック電子部品の耐候性を低下させる原因となる。
　水分の浸入を抑制するための技術に関連するものとして、たとえばＷＯ２００８／０５９６６６号再公表特許公報（特許文献１）に記載されたものがある。特許文献１には、外部電極を、部品本体の端面上に直接めっきを施すことによって形成する場合において、外部電極となるめっき膜を部品本体の端面上に直接形成した後、酸素分圧５ｐｐｍ以下および温度６００℃以上の条件下で熱処理を行なうことによって、内部電極とめっき膜との境界部分に相互拡散層を形成することが記載されている。この相互拡散層においては、金属の体積膨張が起こり、セラミック層と内部電極および外部電極の各々との界面に存在し得る隙間が埋められ、外部からの水分の浸入が抑制される。
　しかしながら、特許文献１に記載の技術は、外部電極となるめっき膜と内部電極との境界部分に相互拡散層を形成することが特徴である以上、外部電極となるめっき膜を形成した後で、相互拡散を生じさせるための熱処理を施さなければならない。言い換えると、外部からの水分の浸入を抑制し得る相互拡散層は、めっき工程を実施する時点では形成されていない。したがって、部品本体における、内部電極の幅方向端縁に沿う位置に生じるボイドや内部電極のカバレッジに起因するボイドなどを通して、めっき液が部品本体内部へ浸入して、部品本体を腐食させたり、部品本体にクラックを生じさせたりする可能性があり、このことが電子部品の耐候性を低下させる原因となり得る。
　一方、たとえば特開２００９－３０２３００号公報（特許文献２）には、部品本体（セラミック素体）の端面における、Ｎｉを含有する内部電極の露出部を被覆するようにしてＳｎ含有層を形成し、その上にＣｕ含有層を形成し、これらを熱処理することによって、内部電極とＣｕ含有層との間にＳｎ－Ｃｕ－Ｎｉ金属間化合物層を形成することが記載されている。このＳｎ－Ｃｕ－Ｎｉ金属間化合物層は、バリア層として機能するもので、ＮｉとＣｕとの相互拡散を抑制するとともに、カーケンダル効果によるボイドの発生を抑制し、部品本体と外部電極との界面のシール性を向上させるように作用する。
　しかしながら、特許文献２に記載の技術により、ＮｉとＣｕとの相互拡散を抑制したとしても、部品本体における、内部電極の幅方向端縁に沿う位置に生じるボイドや内部電極のカバレッジに起因するボイドなど、部品本体内部への水分の浸入経路を完全に封鎖することができないため、外部電極を通過した水蒸気が部品本体内部に浸入し、電子部品の耐候性を低下させる原因となる。
　上記の特許文献２には、Ｓｎ含有層およびＣｕ含有層は、好ましくは、めっきによって形成される旨、記載されている。よって、Ｓｎ含有層およびＣｕ含有層の形成にめっきが適用されると、前述した特許文献１に記載の技術の場合と同様、めっき液が部品本体内部へ浸入して、部品本体を腐食させたり、部品本体にクラックを生じさせたりする可能性があり、このことも電子部品の耐候性を低下させる原因となり得る。
　これら特許文献１または２に記載のものとは異なり、外部電極は、導電性ペーストの焼付けによって形成されることが多い。この場合、導電性ペーストに含まれる金属成分、ガラスフリットおよび有機ビヒクルについての種類や配合比を調整したり、焼成条件を調整したりすることによって、外部電極をより緻密化することも、部品本体内部への水分の浸入を抑制するために有効である。しかし、近年、積層セラミック電子部品には、より小型化の要求が高まっており、そのため、外部電極に対しては、より薄膜化されることが望まれる。したがって、外部電極の緻密化だけでは、水分浸入抑制に十分対応できない状況が生じつつある。
ＷＯ２００８／０５９６６６号再公表特許公報 特開２００９－３０２３００号公報
　そこで、この発明の目的は、上述したような問題を解決し得る、耐候性に優れた積層セラミック電子部品およびその製造方法を提供しようとすることである。
　この発明は、簡単に言えば、内部電極の、外部電極との接合部を適度に膨張させることによって、水分の浸入経路となり得る内部電極とセラミック層との隙間を閉塞しようとすることを特徴としている。
　より詳細には、この発明は、積層された複数のセラミック層およびセラミック層間の界面に沿って配置された内部電極を含み、内部電極の端部が所定の面に露出している、部品本体と、部品本体の所定の面に露出した内部電極の端部に接合されるように、導電性ペーストの焼付けによって部品本体の所定の面上に形成された、外部電極とを備える、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、内部電極は、外部電極との接合部において、内部電極とセラミック層との間の隙間を閉塞するように、他の部分の１．０５～１．６０倍の厚みを有していることを特徴としている。
　この発明は、また、積層セラミック電子部品の製造方法にも向けられる。この発明に係る積層セラミック電子部品の製造方法は、積層された複数のセラミック層およびセラミック層間の界面に沿って配置された内部電極を含み、内部電極の端部が所定の面に露出している、部品本体を用意する工程と、部品本体の所定の面に露出した内部電極の端部に接合されるように、導電性ペーストの焼付けによって部品本体の所定の面上に外部電極を形成する、焼付け工程と、内部電極とセラミック層との間の隙間を閉塞するように、内部電極の、外部電極との接合部を、１．０５～１．６０の膨張率をもって膨張させる、膨張工程とを備えることを特徴としている。
　上記膨張工程は、焼付け工程の後に実施されてもよいが、好ましくは、焼付け工程と同時に実施される。
　膨張工程において採用される方法には、典型的には、２種類の実施態様がある。すなわち、第１に、酸化によって接合部を膨張させる方法であり、第２に、外部電極から内部電極への金属拡散によって接合部を膨張させる方法である。
　この発明によれば、内部電極の、外部電極との接合部において、他の部分の１．０５～１．６０倍の厚みとされ、それによって、内部電極とセラミック層との間の隙間が閉塞される。したがって、部品本体における、内部電極の幅方向端縁に沿う位置に生じるボイドや内部電極のカバレッジに起因するボイドなどといった、部品本体内部への水分の浸入経路が効果的に遮断される。そのため、積層セラミック電子部品の耐候性を向上させることができる。
この発明が適用される積層セラミック電子部品の一例としての積層セラミックコンデンサ１を示す断面図である。 図１に示した積層セラミックコンデンサ１の部分Ａに相当する部分を拡大して示す断面図であり、外部電極８のための導電性ペースト１１を付与した段階を示す。 この発明の第１の実施形態によって得られた、内部電極４と外部電極８との接合部１２を拡大して示す、図２に対応する図である。 この発明の第２の実施形態によって得られた、内部電極４と外部電極８との接合部１２を拡大して示す、図２に対応する図である。
　［第１の実施形態］
　図１を参照して、この発明が適用される積層セラミック電子部品の一例としての積層セラミックコンデンサ１について説明する。
　積層セラミックコンデンサ１は、積層構造の部品本体２を備えている。部品本体２は、積層された複数のセラミック層３と、セラミック層３間の界面に沿って配置された複数の内部電極４および５とを備えている。内部電極４と内部電極５とは、各々の一部において互いに対向し、積層方向に見て交互に配置される。内部電極４および５は、たとえば、ニッケルを主成分としている。
　部品本体２の一方および他方端面６および７には、それぞれ、複数の内部電極４および複数の内部電極５の各端部が露出している。部品本体２の端面６および７上には、内部電極４の各端部および内部電極５の各端部に接合され、それによって、電気的に接続されるように、外部電極８および９が形成されている。外部電極８および９は、たとえば銅を主成分としている。
　図１では図示しないが、外部電極８および９上には、積層セラミックコンデンサ１の実装性を向上させ、または実装性を付与するため、めっき膜が形成されてもよい。めっき膜は、たとえば、ニッケルを主成分とするめっき層、およびその上に形成される、錫または金を主成分とするめっき層から構成される。
　積層セラミック電子部品が、図１に示したような積層セラミックコンデンサ１である場合、セラミック層３は、誘電体セラミックから構成される。この発明が適用される積層セラミック電子部品は、その他、インダクタ、サーミスタ、圧電部品などであってもよい。したがって、積層セラミック電子部品の機能に応じて、セラミック層は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。
　また、図示した積層セラミックコンデンサ１は、２個の外部電極８および９を備える２端子型のものであるが、この発明は多端子型の積層セラミック電子部品にも適用することができる。
　図１に示した積層セラミックコンデンサ１を製造するにあたっては、まず、部品本体２が用意される。部品本体２は、誘電体セラミック材料を含むセラミックグリーンシートを用意し、次いで、セラミックグリーンシート上に、所定のパターンをもって内部電極４および５となるべき導電性ペースト膜を形成し、次いで、導電性ペースト膜が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって、生の状態のマザーブロックを得、次いで、マザーブロックを切断することによって、個々の積層セラミックコンデンサ１のための複数の生の部品本体を得、次いで、生の部品本体を焼成することによって得られる。
　次に、外部電極８および９を形成するための工程が実施される。この発明の第１の実施形態による外部電極８および９の形成工程について、図２および図３を参照して説明する。外部電極８の形成方法と外部電極９の形成方法とは互いに実質的に同じであるが、図２および図３には、外部電極８および９のうち、特に外部電極８の形成工程が図示されている。以下には、外部電極８の形成方法について説明し、外部電極９の形成方法については説明を省略する。
　まず、図２に示すように、たとえば銅を導電成分として含む導電性ペースト１１が、部品本体１の端面６上に塗布される。導電性ペースト１１の塗布にあたっては、たとえば、定盤上に導電性ペースト膜を所定の厚みで形成し、ホルダによって保持された部品本体２の端面６を導電性ペースト膜中に浸漬した後、導電性ペースト膜から取り出す、各工程が実施される。
　図２には、後述する膨張工程によって閉塞される、内部電極４とセラミック層３との間の隙間１４が図示されている。
　次に、導電性ペースト１１を焼き付ける工程が実施される。この焼付け工程の結果、図３に示すような状態で、端面６に露出した内部電極４の端部に接合される外部電極８が形成される。焼付け工程では、導電性ペースト１１の焼付けと並行して、内部電極４の、外部電極８との接合部１２を膨張させる工程が進行する。
　接合部１２を膨張させるため、第１の実施形態では、酸化膨張が適用される。より具体的には、焼付け工程の昇温過程において、最高温度に達するまでの間、中性ないし還元性雰囲気下で、導電性ペースト１１中のバインダ除去のための脱脂処理を実施し、次いで、導電性ペースト１１中の金属成分を内部電極４と接合した状態で焼結させた後、最高温度を維持したまま、接合部１２を酸化させるため、適量の空気（酸素）を雰囲気中に導入する。図３において、酸化によって接合部１２を取り囲むように形成された酸化領域１３が模式的に図示されている。
　接合部１２において酸化領域１３が形成されることにより、内部電極４は、接合部１２において、他の部分の１．０５～１．６０倍の厚みを有するようにされ、それによって、内部電極４とセラミック層３との間の隙間１４が閉塞される。すなわち、膨張工程では、雰囲気中の酸素濃度を調整するなどして、内部電極４の接合部１２を、１．０５～１．６０の膨張率をもって膨張させるように制御される。なお、「１．０５～１．６０」の数値範囲は、後述する実験例に基づいて求められたものである。
　上述した膨張工程の結果、図３に示すように、接合部１２以外の部分では、内部電極４とセラミック層３との間の隙間１４が残されることがあり得る。また、焼付け工程では、内部電極４中の金属成分と外部電極８中の金属成分との間で相互拡散が生じるが、この相互拡散領域１５が、図３に模式的に図示されている。
　以上のように、第１の実施形態によれば、内部電極４が、接合部１２において厚みを増し、内部電極４とセラミック層３との間の隙間１４を閉塞するので、部品本体２の内部への水分の浸入経路が効果的に遮断され、その結果、積層セラミックコンデンサ１の耐候性を向上させることができる。
　次に、第１の実施形態に基づき、この発明による効果を確認するために実施した実験例１について説明する。
　［実験例１］
　ＢａおよびＴｉを主成分とするセラミック材料粉末を含む複数のセラミックグリーンシートを用意した。次に、セラミックグリーンシート上に、Ｎｉを導電成分の主成分とする導電性ペーストをスクリーン印刷により塗布し、内部電極となるべき導電性ペースト膜を形成した。
　次に、導電性ペースト膜が形成されていないセラミックグリーンシートを所定の外層厚みになるように積層し、次いで、導電性ペースト膜が形成されたセラミックグリーンシートを所定枚数積層し、さらに、導電性ペーストが形成されていないセラミックグリーンシートを所定の外層厚みになるように積層することによって、複数の部品本体を取り出すことが可能な生の状態のマザーブロックを得た。
　次に、マザーブロックを切断し、複数のチップ状の生の部品本体を取り出し、次いで、生の部品本体をバッチ炉において還元性雰囲気下で焼成し、焼結した部品本体を得た。
　他方、平均粒径：１．０μｍのＣｕ粉末と、軟化点：６００℃のＳｉ－Ｂ－Ｚｎ系ガラスからなるガラスフリットとを、９０：１０の体積比で含むとともに、ターピネオールを主成分とする有機溶剤と、この有機溶剤にアクリル系バインダを溶解させたワニスとをさらに含む、混合物を３本ロールで分散・混合処理することによって、外部電極用導電性ペーストを作製した。
　次に、定盤上に上記外部電極用導電性ペーストからなる膜を所定の厚みで形成しておき、この導電性ペースト膜中に、ホルダによって保持された部品本体の端部を浸漬した後、導電性ペースト膜から取り出すことによって、部品本体の両端面に外部電極となる導電性ペーストを塗布した。
　次いで、外部電極となる導電性ペースト焼き付けるため、部品本体をベルト炉で熱処理した。熱処理においては、８５０℃の最高温度を１０分間保持する温度プロファイルを採用した。ここで、最高温度に達するまでの昇温過程では、バインダの熱分解および外部電極と内部電極との接合を確保するため、Ｎ２をキャリアガスとする中性雰囲気とし、最高温度に到達後、この温度を保持する間は、内部電極の、外部電極との接合部を酸化するため、キャリアガスに対して、表１の「空気濃度」の欄に示す体積濃度となるように空気を添加した。
　その後、降温して、試料となる積層セラミックコンデンサを得た。
　このようにして得られた各試料に係る積層セラミックコンデンサについて、表１に示すように、「接合部の膨張率」および「信頼性不良率」をそれぞれ評価した。
　「接合部の膨張率」は、内部電極の、外部電極との接合部の膨張率であり、ＳＥＭにより観察することによって、外部電極を形成する前の内部電極の厚みと外部電極を形成した後の接合部の厚みとをそれぞれ測定し、前者の厚みに対する後者の厚みの増加率を示したものである。なお、表１に示した「接合部の膨張率」は、試料数２０個についての平均値である。
　「信頼性不良率」は、温度：７０℃、相対湿度：９５％、印加電圧：１０Ｖの条件で１０００時間放置する耐湿負荷試験を実施し、試料となる積層セラミックコンデンサの絶縁抵抗をモニタリングし、絶縁抵抗が１０６Ωを下回った試料を不良と判定し、全試料数７０個に対して不良と判定された試料数の比率を示したものである。
Figure JPOXMLDOC01-appb-T000001
　表１において、試料番号に＊を付したものは、この発明の範囲外の比較例である。
　表１に示すように、「空気濃度」が１．００％である試料１では、「接合部の膨張率」が１．６０を超えて１．７０となり、「信頼性不良率」が７％となった。これは、部品本体にクラックが発生したためであると推測される。
　他方、「空気濃度」が６２．５ｐｐｍ以下である試料６および７では、それぞれ、「接合部の膨張率」が１．０５未満の１．０３および１．００となり、「信頼性不良率」が１９％および４９％となった。これは、内部電極とセラミック層との間の隙間を閉塞するに十分なほど酸化膨張が生じなかったためであると推測される。
　これらに対して、「空気濃度」が６２５ｐｐｍ～０．６０％である試料２～５では、「接合部の膨張率」が１．０５～１．６０の範囲にあり、「信頼性不良率」が０％となった。このことから、「接合部の膨張率」が１．０５～１．６０の範囲にあれば、内部電極とセラミック層との間の隙間を閉塞するに十分な酸化膨張が生じ、耐候性に優れた積層セラミックコンデンサが得られることがわかった。
　［第２の実施形態］
　次に、この発明の第２の実施形態による外部電極８の形成工程について、図２とともに図４を参照して説明する。図４は、図３に対応する図である。
　第２の実施形態においても、第１の実施形態の場合と同様、まず、図２に示すように、導電性ペースト１１が、部品本体１の端面６上に塗布される。
　次に、導電性ペースト１１を焼き付ける工程が実施される。この焼付け工程の結果、図４に示すような状態で、端面６に露出した内部電極４の端部に接合される外部電極８が形成される。焼付け工程と同時に、内部電極４の、外部電極８との接合部１２を膨張させる工程が実施される。
　接合部１２を膨張させるため、第２の実施形態では、外部電極８から内部電極４への金属拡散を促進することが行なわれる。より具体的には、焼付け工程の昇温過程において、最高温度に達するまでの間、中性ないし還元性雰囲気下で、導電性ペースト１１中のバインダ除去のための脱脂処理を実施し、次いで、導電性ペースト１１中の金属成分を内部電極４と接合した状態で焼結させるが、この焼付け工程での最高温度を調整しかつ雰囲気を還元側に調整することによって、金属拡散を促進させることが行なわれる。
　図４には、焼付け工程において内部電極４中の金属成分と外部電極８中の金属成分との間で生じた相互拡散によって形成された、相互拡散領域１６が模式的に図示されている。前述したように、外部電極８が銅を主成分とし、内部電極４がニッケルを主成分とするとき、外部電極８と内部電極４との間で金属成分の相互拡散が生じた場合、銅の拡散速度がニッケルの拡散速度に勝り、相互拡散領域１６には、外部電極８中の銅がより多く拡散する。その結果、内部電極４の接合部１２が膨張する。
　第２の実施形態の場合も、内部電極４は、接合部１２において、他の部分の１．０５～１．６０倍の厚みを有するようにされ、それによって、内部電極４とセラミック層３との間の隙間１４を閉塞するようにされる。すなわち、膨張工程では、加熱温度や雰囲気を調整するなどして、内部電極４の接合部１２を、１．０５～１．６０の膨張率をもって膨張させるように制御される。
　なお、第２の実施形態の変形例として、焼付け工程を実施した後、膨張工程を実施してもよい。
　次に、第２の実施形態に基づき、この発明による効果を確認するために実施した実験例２について説明する。
　［実験例２］
　実験例１の場合と同様の部品本体および外部電極用導電性ペーストを作製し、同様の方法で、部品本体の両端面に外部電極用導電性ペーストを塗布した。
　次いで、外部電極となる導電性ペースト焼き付けるため、部品本体をベルト炉で熱処理した。熱処理においては、表２の「最高温度」の欄に示す最高温度を採用しながら、３００℃から最高温度までの昇温過程では、バインダの熱分解を図り、かつ外部電極中のＣｕの内部電極中のＮｉへの拡散を促進させるため、キャリアガスに、表２の「Ｈ２添加量」に示す添加量をもってＨ２を添加し、最高温度では、ベルト炉内に設置されたジルコニア酸素濃度センサの起電力を、表２の「最高温度の起電力」の欄に示すとおりとした。なお、表２には、「酸素濃度」も示されている。
　その後、Ｎ２からなる中性雰囲気下で降温して、試料となる積層セラミックコンデンサを得た。
　このようにして得られた各試料に係る積層セラミックコンデンサについて、表２に示すように、「接合部の膨張率」および「信頼性不良率」をそれぞれ評価した。これらの評価方法は、実験例１の場合と同様である。
Figure JPOXMLDOC01-appb-T000002
　表２において、試料番号に＊を付したものは、この発明の範囲外の比較例である。
　表２に示すように、「最高温度」が８００～９５０℃の範囲内にあり、「最高温度の起電力」が６００ｍＶである試料１１～１４では、「接合部の膨張率」が１．０５未満の１．００～１．０４となり、「信頼性不良率」が６％以上となった。これは、ＣｕのＮｉへの拡散が不十分であり、内部電極とセラミック層との間の隙間を閉塞するに十分なほど膨張が生じなかったためであると推測される。
　他方、「最高温度」を９００℃以上にして、「最高温度の起電力」が９００ｍＶである試料２５および２６では、それぞれ、「接合部の膨張率」が１．６０を超えて１．９６および２．３８となり、「信頼性不良率」が９％および３１％となった。これは、ＣｕがＮｉへ過剰に拡散してしまい、部品本体にクラックが発生したためであると推測される。
　これらに対して、「最高温度」が８００～９５０℃の範囲内にあり、「最高温度の起電力」が７００～８００ｍＶである試料１５～２２、ならびに、「最高温度」が８００～８５０℃の範囲内にあり、「最高温度の起電力」が９００ｍＶである試料２３および２４では、「接合部の膨張率」が１．０５～１．６０の範囲にあり、「信頼性不良率」が０％となった。このことから、「接合部の膨張率」が１．０５～１．６０の範囲にあれば、内部電極とセラミック層との間の隙間を閉塞するに十分な膨張が生じ、耐候性に優れた積層セラミックコンデンサが得られることがわかった。
１　積層セラミックコンデンサ
２　部品本体
３　セラミック層
４，５　内部電極
６，７　端面
８，９　外部電極
１１　導電性ペースト
１２　接合部
１３　酸化領域
１４　隙間
１５，１６　相互拡散領域

Claims (5)

  1. 　積層された複数のセラミック層および前記セラミック層間の界面に沿って配置された内部電極を含み、前記内部電極の端部が所定の面に露出している、部品本体と、
    　前記部品本体の前記所定の面に露出した前記内部電極の端部に接合されるように、導電性ペーストの焼付けによって前記部品本体の前記所定の面上に形成された、外部電極と
    を備え、
    　前記内部電極は、前記外部電極との接合部において、前記内部電極と前記セラミック層との間の隙間を閉塞するように、他の部分の１．０５～１．６０倍の厚みを有している、積層セラミック電子部品。
  2. 　積層された複数のセラミック層および前記セラミック層間の界面に沿って配置された内部電極を含み、前記内部電極の端部が所定の面に露出している、部品本体を用意する工程と、
    　前記部品本体の前記所定の面に露出した前記内部電極の端部に接合されるように、導電性ペーストの焼付けによって前記部品本体の前記所定の面上に外部電極を形成する、焼付け工程と、
    　前記内部電極と前記セラミック層との間の隙間を閉塞するように、前記内部電極の、前記外部電極との接合部を、１．０５～１．６０の膨張率をもって膨張させる、膨張工程と
    を備える、積層セラミック電子部品の製造方法。
  3. 　前記膨張工程は、前記焼付け工程と同時に実施される、請求項２に記載の積層セラミック電子部品の製造方法。
  4. 　前記膨張工程は、酸化によって前記接合部を膨張させる工程を含む、請求項２または３に記載の積層セラミック電子部品の製造方法。
  5. 　前記膨張工程は、前記外部電極から前記内部電極への金属拡散によって前記接合部を膨張させる工程を含む、請求項２または３に記載の積層セラミック電子部品の製造方法。
PCT/JP2012/050233 2011-02-24 2012-01-10 積層セラミック電子部品およびその製造方法 WO2012114784A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013500919A JPWO2012114784A1 (ja) 2011-02-24 2012-01-10 積層セラミック電子部品およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011037876 2011-02-24
JP2011-037876 2011-02-24

Publications (1)

Publication Number Publication Date
WO2012114784A1 true WO2012114784A1 (ja) 2012-08-30

Family

ID=46720574

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050233 WO2012114784A1 (ja) 2011-02-24 2012-01-10 積層セラミック電子部品およびその製造方法

Country Status (2)

Country Link
JP (1) JPWO2012114784A1 (ja)
WO (1) WO2012114784A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060331A (ja) * 2012-09-19 2014-04-03 Tdk Corp 積層電子部品
WO2014097701A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2016171310A (ja) * 2015-03-12 2016-09-23 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2017027987A (ja) * 2015-07-16 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7424340B2 (ja) 2021-04-02 2024-01-30 株式会社村田製作所 導電性ペースト、積層セラミックコンデンサの製造方法、積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858716A (ja) * 1981-10-05 1983-04-07 日本電気ホームエレクトロニクス株式会社 積層セラミツクコンデンサ
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JP2003347152A (ja) * 2002-05-24 2003-12-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2006332601A (ja) * 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561171B2 (ja) * 2004-05-07 2010-10-13 株式会社村田製作所 セラミック電子部品の製造方法および導電ペースト

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858716A (ja) * 1981-10-05 1983-04-07 日本電気ホームエレクトロニクス株式会社 積層セラミツクコンデンサ
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JP2003347152A (ja) * 2002-05-24 2003-12-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2006332601A (ja) * 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060331A (ja) * 2012-09-19 2014-04-03 Tdk Corp 積層電子部品
WO2014097701A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20150086359A (ko) * 2012-12-18 2015-07-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
CN104871270A (zh) * 2012-12-18 2015-08-26 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
JP5954435B2 (ja) * 2012-12-18 2016-07-20 株式会社村田製作所 積層セラミック電子部品
KR101718950B1 (ko) * 2012-12-18 2017-03-22 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
US9934907B2 (en) 2012-12-18 2018-04-03 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and manufacturing method therefor
JP2016171310A (ja) * 2015-03-12 2016-09-23 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2017027987A (ja) * 2015-07-16 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR101845701B1 (ko) * 2015-07-16 2018-04-05 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US10134533B2 (en) 2015-07-16 2018-11-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for making multilayer ceramic capacitor
JP7424340B2 (ja) 2021-04-02 2024-01-30 株式会社村田製作所 導電性ペースト、積層セラミックコンデンサの製造方法、積層セラミックコンデンサ

Also Published As

Publication number Publication date
JPWO2012114784A1 (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
US9972438B2 (en) Laminated ceramic electronic component
JP6679964B2 (ja) 積層セラミックコンデンサ
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
US10529486B2 (en) Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode
KR101731298B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP5115349B2 (ja) 積層セラミック電子部品およびその製造方法
JP4636180B2 (ja) 積層型セラミック電子部品
WO2012114784A1 (ja) 積層セラミック電子部品およびその製造方法
JP2012004480A (ja) 電子部品の製造方法及び電子部品
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JPWO2006126333A1 (ja) 積層セラミック電子部品およびその製造方法
JP4691807B2 (ja) 積層セラミックコンデンサ
JP2012059742A (ja) 積層セラミックコンデンサ
WO2013108533A1 (ja) セラミック電子部品
JP2015053526A (ja) 積層セラミックコンデンサ
JP4998222B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5915682B2 (ja) 積層セラミックコンデンサおよびその実装構造
JP3494115B2 (ja) 導電性ペーストおよびこれを用いた積層セラミック電子部品
JP4765321B2 (ja) 導電性ペースト
US20180206337A1 (en) Ceramic multilayer substrate
JP2008124514A (ja) セラミック素子及びその製造方法
WO2013099297A1 (ja) 積層インダクタ
JP4442135B2 (ja) セラミック電子部品の製造方法
JP4211783B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP2005150659A (ja) 導電性ペーストおよび積層セラミック電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12749631

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013500919

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12749631

Country of ref document: EP

Kind code of ref document: A1