WO2013182010A1 - 一种铝金属线的制作方法 - Google Patents

一种铝金属线的制作方法 Download PDF

Info

Publication number
WO2013182010A1
WO2013182010A1 PCT/CN2013/076516 CN2013076516W WO2013182010A1 WO 2013182010 A1 WO2013182010 A1 WO 2013182010A1 CN 2013076516 W CN2013076516 W CN 2013076516W WO 2013182010 A1 WO2013182010 A1 WO 2013182010A1
Authority
WO
WIPO (PCT)
Prior art keywords
aluminum metal
layer
deposition process
deposition
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/076516
Other languages
English (en)
French (fr)
Inventor
赵强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of WO2013182010A1 publication Critical patent/WO2013182010A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Definitions

  • the present invention relates to the field of semiconductor fabrication, and more particularly to a method of fabricating an aluminum metal wire.
  • the inside of the integrated circuit chip uses a metal film lead to conduct current.
  • This current-carrying metal film lead is called an interconnect.
  • Aluminum has a low resistivity of 2.65 uD- cm at 20 ° C, but slightly higher resistivity than gold and silver; however, silver is easily corroded, has a high diffusivity in silicon and silicon dioxide, and limits silver use.
  • Integrated circuit manufacturing; gold and silver are more expensive than aluminum, and have poor adhesion to the oxide film; aluminum reacts easily with silicon oxide, heating to form aluminum oxide, which promotes adhesion between silicon oxide and aluminum, and aluminum can Easily deposited on silicon wafers.
  • aluminum is generally used as an interconnection between the respective devices.
  • FIG. 1 is a flow chart of a method for forming an aluminum metal wire in the prior art
  • FIG. 2 to FIG. 3 are schematic cross-sectional structures of a flow of the method shown in FIG. 1.
  • the prior art method for forming an aluminum interconnect wire structure is as follows: 2, S1: adhesive layer deposition process: depositing on the substrate 110 to form an adhesive layer 120, which is a titanium layer, a titanium nitride layer or a composite structure of a titanium layer and a titanium nitride layer; S2: aluminum metal layer deposition process : depositing an aluminum layer 130 on the adhesive layer 120; S3: anti-reflective film deposition process: depositing an anti-reflective layer 140 on the aluminum layer 130, the anti-reflective layer 140 is also a titanium layer, a titanium nitride layer or a titanium layer A composite structure with a titanium nitride layer.
  • S 4 metal wire etching process: photolithography is performed on the upper barrier layer 140, and a pattern is formed on the upper barrier layer 140 (not shown), and then an etching process is performed to remove excess adhesion.
  • the layer 120, the aluminum layer 130, and the anti-reflection layer 140 form an aluminum interconnection 131.
  • S5 Dielectric layer deposition process: A dielectric layer 150 is deposited on the surface, and the dielectric layer 150 is a silicon oxide layer.
  • the metal wire fabrication process is used in a line width process of 0.18 um, 0.13 um or less, the following problems are caused, since the line width of the aluminum wires themselves and the spacing between them become smaller and smaller, resulting in a dielectric After the layer deposition, the aluminum metal wiring has a phenomenon of unevenness, that is, after the metal lines are formed by photolithography, the crystal grains of the metal aluminum become large. Such increased crystal grains are liable to cause deformation of the metal wires, causing abnormalities in the resistance of the metal wires and, in severe cases, short-circuiting of the metal wires.
  • the present invention proposes a method for fabricating an aluminum metal wire, which is achieved by improving the deposition density and direction of the adhesive layer while reducing the stress during deposition of the dielectric layer. Forming quality of Wenshan aluminum wire.
  • a method for fabricating an aluminum metal wire according to the object of the present invention includes an adhesive layer deposition process, an aluminum metal layer deposition process, an anti-reflection film deposition process, an aluminum metal wire etching process, and a dielectric layer deposition process,
  • the combined deposition process includes depositing a titanium layer on the substrate by an ionized metal process, and applying a directional control electric field to the deposition surface during the deposition process to make the deposition direction of the titanium layer grains uniform.
  • the parameters of the ionization metal process include: a pressure of 10 mTorr to 30 mTorr, a direct current power of 5,500 watts to 6,500 watts, an argon ion gas flow rate of 30 sccm to 40 sccm, and a temperature of 30 to 100 degrees.
  • the direction of the electric field of the direction control electric field is a vertical direction, and the crystal grains of the titanium layer are arranged in a vertical strip shape.
  • the adhesion layer deposition process further comprises a process of preparing titanium nitride on the titanium layer, after depositing a titanium layer by an ionization metal process, using a physical vapor deposition process or a chemical vapor deposition process on the titanium layer
  • the titanium nitride layer is preferably, the aluminum metal layer deposition process is performed by a physical vapor deposition process.
  • the anti-reflective layer deposition process is performed by a physical vapor deposition process.
  • the dielectric deposition process employs a staged plasma enhancement method to deposit a layer of silicon dioxide on the aluminum metal line.
  • the staged plasma enhancement method comprises: performing a filling phase of dielectric layer deposition with a first plasma variable power, and performing dielectric layer deposition coverage with a second plasma variable power of a first plasma variable power;
  • the first plasma frequency conversion power satisfies that when the dielectric layer is deposited, the lateral stress on the sidewall of the aluminum metal wire is insufficient to destroy the grain arrangement on the aluminum metal wire.
  • the first plasma frequency conversion power is 450 watts to 500 watts.
  • the second plasma variable frequency power is 600 watts to 700 watts.
  • the above manufacturing method controls the deposition direction and deposition density of the titanium crystal grains by using an ionized metal process in combination with an externally controlled electric field during deposition of the titanium layer; by using a fraction during deposition of the dielectric layer, the dielectric layer is deposited during the deposition process.
  • the stress is reduced to insufficiently to break the aluminum wire, thereby improving the forming quality of the aluminum wire.
  • FIG. 1 is a flow chart of a method for forming an aluminum metal wire in the prior art
  • FIG. 2 to 3 are schematic cross-sectional structural views showing the flow of the method shown in FIG. 1; 4 is a flow chart of a method for fabricating an aluminum metal wire according to an embodiment of the present invention.
  • DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As described in the prior art, in the existing aluminum metal wire fabrication process, it is prone to the deformation of the aluminum metal wire caused by the enlargement and movement of the aluminum crystal grain after the etching of the aluminum metal layer, thereby causing the device. There is a problem with electrical performance.
  • the physical vapor deposition (PVD) method used in the prior art is passed.
  • the titanium metal grains deposited by this method are loosely arranged in each other and exhibit disorder in the direction, which easily reduces the adhesion of the upper metal aluminum grains.
  • the prior art uses a plasma enhancement process, and in order to ensure the deposition rate of the dielectric film, a high power plasma variable power is often applied. In this case, the dielectric film When the metal aluminum wire is filled, excessive stress is easily accumulated, and the metal aluminum crystal grains are crushed and deformed.
  • the arrangement density of the titanium crystal grains can be increased, or the stress effect of the dielectric layer on the metal aluminum wires can be reduced, or the two can be combined, the forming quality of the aluminum metal wires can be improved.
  • the present invention provides a method for fabricating an aluminum metal wire by depositing titanium in an ionized metal process and applying a directional control electric field to the ionic titanium metal during deposition, due to ionization of titanium metal. After that, it becomes a non-neutral charged particle, and under the action of an externally controlled electric field, the titanium ions move in the same direction, so that the formed crystal grains are more directional. More specifically, if the external electric field is the vertical direction of the deposition surface, the titanium grains are arranged in a vertical strip shape, so that the density of the titanium crystal grains on the deposition surface is larger and the arrangement is more compact.
  • the titanium layer deposited in this manner as an adhesive layer of aluminum metal, can make the arrangement of aluminum metal grains deposited on the adhesive layer more directional and more compact, thereby greatly improving the aluminum layer.
  • the stability of the aluminum wire is formed after metal etching.
  • the plasma conversion power in the plasma enhancement process is adjusted according to the deposition properties at different stages. Due to the filling stage of the trench between the aluminum metal lines at the initial stage of deposition, that is, the effect of the deposition stress of the dielectric layer on the aluminum metal line is Lateral extrusion, if the stress on both sides of an aluminum wire is unbalanced, it is easy for the aluminum wire to be deformed by stress extrusion. In the late stage of deposition, that is, the covering stage of the aluminum metal wire by the dielectric layer, the dielectric layer has almost no lateral stress on the aluminum metal line, so the deposition at this stage does not affect the aluminum metal line.
  • the present invention proposes a staged plasma enhancement process for depositing at a lower plasma conversion power during the first stage of dielectric filling to increase deposition uniformity and stress reduction;
  • deposition is performed with a higher plasma conversion power than the first stage to increase the deposition rate of the dielectric layer.
  • the efficiency of deposition of the dielectric layer can be ensured, and the influence of stress on the aluminum metal line during deposition can be reduced.
  • the manufacturing quality of the aluminum metal wire can be further improved, and the deformation problem of the aluminum metal wire can be basically eliminated.
  • FIG. 4 is a schematic flow chart of a process for fabricating an aluminum metal wire in the embodiment.
  • the aluminum metal wire manufacturing process of the present invention comprises the steps of:
  • S11 depositing titanium metal on the substrate by an ionized metal process, and applying a directional control electric field to the deposition surface to make the deposition direction of the titanium metal grains uniform.
  • the titanium metal layer serves as an adhesive layer or a part of the adhesive layer of the subsequent aluminum metal layer.
  • the ionizing metal process is performed in a deposition chamber, which may include a titanium target, a plasma source, a heating member, a pair of electrodes, and a wafer holder for holding the wafer.
  • a deposition chamber which may include a titanium target, a plasma source, a heating member, a pair of electrodes, and a wafer holder for holding the wafer.
  • argon (Ar ) ions are accelerated to the titanium target plate, and the titanium target plate is disposed above the substrate to be deposited, and the argon ions accelerate the impact on the surface of the titanium target at a sufficient speed under the electric field provided by the electrode to make the titanium target
  • the titanium atoms are bombarded to form a sputtering.
  • the titanium atoms When the titanium atoms leave the target, the titanium atoms are ionized by the plasma gas and deposited onto the surface of the substrate.
  • the titanium ions are regularly arranged in the direction of the electric field under the influence of an externally controlled electric field.
  • the electric field is, for example, the direction of the vertical deposition surface, at which time titanium ions are formed.
  • the grains are formed in a vertical strip shape, and the long axes of the vertical strips are arranged in the vertical direction.
  • the titanium crystal grains appear finer on the deposition surface, so that the deposition of the titanium layer on the surface of the substrate is increased, and the compactness and directivity between the titanium crystal grains are compared with the original physical vapor deposition. The method has been significantly improved.
  • the gas flow rate of the argon ion is in one embodiment
  • the argon ion may be set to any other gas flow rate as long as sufficient titanium atoms can be sputtered from the titanium target plate.
  • the pressure in the deposition chamber is not 5 mTorr to 50 mTorr in one embodiment, and in another embodiment, the pressure is 10 mTorr to 30 mTorr. It should be understood, however, that the pressure of the deposition chamber can also be set to any other value as long as the pressure can cause a desired thickness and a substantially uniform titanium layer on the surface of the substrate in the ionized metal process in a particular application. Just fine.
  • the plasma is a direct current type plasma
  • the direct current power for igniting the direct current type plasma is 4000 watts to 7000 watts in one embodiment.
  • the direct current power The power is 5,500 watts to 6,500 watts.
  • the DC power can also be set to any other value as long as it is sufficient to ignite sufficient plasma.
  • the temperature in the deposition chamber may be from 20 to 200 degrees in one embodiment, and from 30 to 100 degrees in another embodiment. It should be understood, however, that the temperature of the deposition chamber can also be set to any other value as long as the temperature can cause a desired thickness and a substantially uniform titanium layer on the surface of the substrate in the ionizing metal process under specific requirements. Just fine.
  • the adhesion layer is a titanium layer/titanium nitride layer
  • a process of depositing titanium nitride is further included.
  • the deposited titanium nitride process may be physical vapor deposition (PVD) in one embodiment, chemical vapor deposition (CVD) in another embodiment, or any other deposition method.
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • this step S12 is an optional embodiment and is not essential.
  • S21 an aluminum metal deposition process using physical vapor deposition on the above adhesive layer.
  • S31 an antireflection layer deposition process, wherein an antireflection layer is deposited on the aluminum metal layer by physical vapor deposition or chemical vapor deposition.
  • the anti-reflective layer is a titanium nitride layer. The anti-reflection layer can avoid damage to the aluminum metal wire when the metal layer of the aluminum metal layer is etched.
  • the aluminum metal wire etching process adopts a dry etching method, and in one embodiment, the anti-reflection layer and the aluminum metal are used as an etching gas with Cl 2 and BC1 3 as an etching gas.
  • the layer and the adhesive layer are etched to etch the aluminum metal wire of the desired pattern, wherein the strip width of the anti-reflective layer and the adhesive layer after etching should be consistent with the aluminum metal line.
  • the dielectric layer deposition process employs a staged plasma enhancement method to deposit a layer of silicon dioxide on the aluminum metal lines described above.
  • the staged plasma enhancement method means that the dielectric layer is deposited using a relatively low first plasma variable power during the filling phase of the dielectric layer deposition process.
  • the first plasma variable frequency power should satisfy that when the dielectric layer is deposited, the lateral stress on the sidewall of the aluminum metal wire is insufficient to destroy the crystal grain arrangement on the aluminum metal wire.
  • the second plasma variable power with higher relative power of the first plasma can be used, and the second plasma variable power should significantly increase the deposition rate of the dielectric layer compared to the deposition rate of the filling stage. In order to improve the working efficiency of the entire dielectric layer deposition process.
  • the first plasma frequency conversion power is 450 watts to 500 watts
  • the second plasma frequency conversion power is 600 watts to 700 watts
  • the deposition temperature is 350 degrees to 500 degrees
  • the pressure is 5 ⁇ -9 ⁇ .
  • the deposition stress of the dielectric layer in the filling stage is less than 2E8Dynes/cm 2 , and the stress is within the range of the aluminum metal wire of 0.18 um or 0.13 um line width.
  • the second plasma variable frequency power is compared with the first plasma variable frequency power, and the dielectric layer deposition speed is significantly increased by T3 ⁇ 4.
  • the first plasma variable power and the second plasma variable power may be set to any other value as long as the aluminum metal wire under the corresponding line width process is not deformed by compression.
  • steps S11 and S51 improve the forming quality of the aluminum metal wire by two different means.
  • the deformation problem of the aluminum metal wire during the manufacturing process can be basically eliminated.
  • the implementation of any of these means can also improve the quality of the aluminum wire.
  • the present invention provides a method for fabricating an aluminum metal wire, which is used to control the deposition direction and deposition density of titanium crystal grains by using an ionized metal process in combination with an externally controlled electric field during deposition of a titanium layer;
  • different deposition plasma variable powers are selected for different deposition stages using a staged deposition process, so that the stress of the dielectric layer during the deposition process is reduced to insufficiently destroy the aluminum metal line, thereby improving the aluminum metal.
  • the molding quality of the wire is used to fabricating an aluminum metal wire, which is used to control the deposition direction and deposition density of titanium crystal grains by using an ionized metal process in combination with an externally controlled electric field during deposition of a titanium layer;

Landscapes

  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铝金属线制作方法，包括粘合层沉积工艺、铝金属层沉积工艺、抗反射膜沉积工艺、铝金属线刻蚀工艺以及电介质层沉积工艺，所述粘合层沉积工艺包括以离子化金属工艺在村底上沉积钛层，并在沉积过程中，对沉积表面施加一方向控制电场，使钛层晶粒的沉积方向一致，所述电介质层沉积工艺采用分阶段的等离子体增强工艺。通过提高钛层的沉积密度和方向，以及减少电介质层的沉积应力，达到提高铝金属线的成型品质。

Description

一种铝金属线的制作方法 技术领域
本发明涉及半导体制造领域， 特别是涉及一种铝金属连线的制作方 法。
背景技术
在集成电路 (integrated circuit， IC) 制造中，集成电路芯片内部釆用金属薄 膜引线来传导电流， 这种传导电流的金属薄膜引线称作互连线。铝在 20°C 时 具有 2.65uD-cm的低电阻率， 但比金、 银的电阻率稍高； 然而银容易腐蚀， 在硅和二氧化硅中有高的扩散率， 限制了银用于集成电路制造； 金和银比铝 昂贵， 而且在氧化膜上的附着性不好； 铝很容易和氧化硅反应， 加热形成氧 化铝， 这促进了氧化硅和铝之间的附着， 而且铝能够轻易沉积在硅片上。 基 于以上的原因在集成电路器件的制造中， 通常用铝作为各个器件之间的互连 线。
图 1 为现有技术中形成铝金属线的方法流程图， 图 2至图 3 为图 1所示 方法的流程的剖面结构示意图， 现有技术的形成铝互连线结构的方法为:参考 图 2, S1 : 粘合层沉积工艺： 在衬底 110 上沉积形成粘合层 120, 其为钛层、 氮化钛层或者钛层和氮化钛层的复合结构； S2: 铝金属层沉积工艺： 在粘合 层 120上沉积形成铝层 130 ； S3: 抗反射膜沉积工艺： 在铝层 130上沉积形 成抗反射层 140 , 该抗反射层 140也为钛层、 氮化钛层或者钛层和氮化钛层 的复合结构。
参考图 3 , S 4: 金属线刻蚀工艺： 在所述上层阻挡层 140上进行光刻， 在上层阻挡层 140 上形成图案（图中未示)， 之后进行刻蚀工艺， 去除多余的 粘合层 120、 铝层 130和抗反射层 140, 形成铝互连线 131。 S5: 电介质层沉 积工艺： 在表面沉积一层电介质层 150 , 该电介质层 150为氧化硅层。 然而该金属线制作工艺使用在 0.18um、0.13um或者更小的线宽工艺中时， 会带来如下的问题， 由于铝线本身的线宽和相互之间的间距越来越小， 导致 电介质层沉积之后， 铝金属连线出现凹凸不平的现象， 即在光刻形成金属线 条之后， 其中金属铝的晶粒变大。 这种增大的晶粒容易导致金属线的形变， 使金属线电阻异常， 严重时会导致金属连线短路。
因此有必要对现有的金属线制作工艺提出改进， 以克服现有技术中的不 足之处。 发明内容
有鉴于此， 本发明提出了一种铝金属线的制作方法， 该制作方法通过改 善粘合层的沉积密度和方向， 同时减小电介质层沉积时的应力， 来达到？文善 铝金属线的成型品质。 根据本发明的目的提出的一种铝金属线的制作方法， 包括粘合层沉积工 艺、 铝金属层沉积工艺、 抗反射膜沉积工艺、 铝金属线刻蚀工艺以及电介质 层沉积工艺， 所述粘合层沉积工艺包括以离子化金属工艺在村底上沉积钛层， 并在沉积过程中， 对沉积表面施加一方向控制电场， 使钛层晶粒的沉积方向 一致。 优选的， 所述离子化金属工艺的参数包括： 压力 10毫托 -30毫托， 直流 电功率 5500瓦至 6500瓦，氩气离子气体流量 30sccm-40 sccm,温度 30度 -100 度。 优选的， 所述方向控制电场的电场方向为竖直方向， 使所述钛层晶粒呈 竖条状排列。 优选的， 所述粘合层沉积工艺进一步包括在该钛层上制备氮化钛的工艺， 在离子化金属工艺沉积钛层之后， 利用物理气相沉积工艺或化学气相沉积工 艺在该钛层上制作所述氮化钛层。 优选的， 所述铝金属层沉积工艺采用物理气相沉积工艺制作。 优选的， 所述抗反射层沉积工艺采用物理气相沉积工艺制作。 优选的， 所述电介质沉积工艺采用分阶段的等离子体增强方法， 在上述 的铝金属线上沉积一层二氧化硅层。 优选的， 所述分阶段的等离子体增强方法包括： 以第一等离子体变频功 率进行电介质层沉积的填充阶段， 以相对第一等离子变频功率较高的第二等 离子变频功率进行电介质层沉积的覆盖阶段， 所述第一等离子体变频功率满 足电介质层在沉积时， 对铝金属线侧壁上的横向应力不足以破坏该铝金属线 上的晶粒排布。 优选的， 所述第一等离子体变频功率为 450瓦 -500瓦。 优选的， 所述第二等离子体变频功率为 600瓦 -700瓦。 上述的制作方法通过在沉积钛层时， 使用离子化金属工艺配合外部控制 电场， 控制钛晶粒的沉积方向和沉积密度； 通过在沉积电介质层时， 使用分 率， 使电介质层在沉积过程中的应力减少到不足以破坏铝金属线， 从而提高 了铝金属线的成型品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图荻得其他的附图。
图 1为现有技术中形成铝金属线的方法流程图；
图 2至图 3为图 1所示方法的流程的剖面结构示意； 图 4为本发明实施例的铝金属线制作方法流程图。 具体实施方式 正如背景技术中所述， 现有的铝金属线制作工艺中， 容易出现铝金 属层在刻蚀之后， 出现铝晶粒变大、 移动引起的铝金属线的形变， 从而 导致器件的电性能出现问题。
经过本申请的发明人研究发现， 出现上述问题的最主要原因有两个： 第一、 在沉积铝金属下层粘合层的金属钛时， 现有技术使用的物理气相 沉积 （PVD ) 方法， 通过这种方法沉积得到的金属钛晶粒， 彼此排列比 较松散， 且在方向上体现出无序性， 这样容易降低上层的金属铝晶粒的 粘合度。 第二、 在铝金属刻蚀之后沉积电介质层时， 现有技术使用的是 等离子体增强工艺， 且为了保证电介质膜的沉积速率， 往往施加大功率 的等离子变频功率 ， 这种情况下， 电介质膜在对金属铝线进行填充时， 容 易堆积过多的应力， 从而导致金属铝晶粒被挤压变形。
因此， 如果能增加钛晶粒的排列密度， 或者减少电介质层对金属铝线的 应力作用， 或者将该两者结合起来， 则可以提高铝金属线的成形质量。
有鉴于此， 本发明提出了一种铝金属线的制作方法， 该制作方法以离子 化金属工艺对钛进行沉积， 并在沉积过程中对离子钛金属施加一方向控制电 场， 由于钛金属离子化之后， 成为非中性的带电粒子， 在外部控制电场的作 用下， 钛离子朝同一方向运动， 使形成的晶粒更具方向性。 更特殊的， 如果 外部电场为沉积面的竖直方向， 钛晶粒会成竖条状排布， 这样一来使得钛晶 粒的在沉积面上的密度更大， 排列更紧凑。 以该方式沉积得到的钛层， 作为 铝金属的粘合层时， 能够使沉积在该粘合层上的铝金属晶粒的排布也更具方 向性和更加紧凑， 从而大大改善该层铝金属刻蚀之后形成铝线的稳定性。
另一方面， 在铝金属线上沉积电介质层时， 根据不同阶段的沉积性质， 调整等离子体增强工艺中的等离子变频功率。 由于在沉积初期， 即电介质层 对铝金属线之间沟槽的填充阶段， 电介质层的沉积应力对铝金属线的作用是 横向挤压， 此时如果在某条铝金属线两侧的应力不平衡， 就容易出现铝金属 线被应力挤压形变。 而在沉积后期， 即电介质层对铝金属线的覆盖阶段， 此 时电介质层几乎没有对铝金属线的横向应力， 因此该阶段的沉积对铝金属线 不造成影响。 根据上述特性， 本发明提出了一种分阶段的等离子增强工艺， 在第一阶段的电介质填充阶段， 以较低的等离子变频功率进行沉积， 以增加 沉积的均匀性和减少应力； 第二阶段的电介质覆盖阶段， 则采用相对第一阶 段较高的等离子变频功率进行沉积， 以增加电介质层的沉积速率。 如此一来， 即可以保证电介质层沉积的效率， 又减少了沉积过程中应力对铝金属线的影 响。 结合上述的钛金属沉积方法， 可以使铝金属线的制作品质进一步提升， 基本杜绝了铝金属线的形变问题。
下面将通过具体实施方式对本发明的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下 所获得的所有其他实施例， 都属于本发明保护的范围。
请参见图 4， 图 4是本实施例中铝金属线制作工艺的流程示意图。如图所 示， 本发明的铝金属线制作工艺包括步骤：
S11: 在衬底上以离子化金属工艺沉积钛金属， 并对沉积表面施加一方向 控制电场， 使钛金属晶粒的沉积方向一致。 该钛金属层作为后续铝金属层的 粘合层或者粘合层的一部分。
该离子化金属工艺在一沉积腔室中进行， 所述沉积腔室可以包括钛靶板、 电浆源、 加热构件、 一对电极以及用于固定晶圆的晶圓夹。 沉积时采用氩气 ( Ar ) 离子向钛靶板加速， 该钛靶板设置于待沉积衬底的上方， 氩气离子在 电极提供的电场下以足够的速度加速撞击钛靶表面， 使钛靶的钛原子被轰击 出来形成溅射。 当钛原子离开靶板时， 钛原子会被电浆气体离子化， 再沉积 到衬底表面上。 与传统的离子化金属工艺不同的是， 在钛离子沉积到衬底表 面时， 受到一外部控制电场的影响， 将钛离子按电场方向进行规则排布。 在 一较佳地实施方式中， 该电场比如是垂直沉积面的方向， 此时钛离子形成的 晶粒会成竖条状， 并且竖条状的长轴沿竖直方向进行排布。 如此一来， 钛晶 粒在沉积面上显得更加细小， 因而该钛层在衬底表面的沉积密布将被增大， 钛晶粒之间的紧凑性和方向性相比较原有的物理气相沉积方法， 有了显著地 提高。
上述离子化金属工艺中， 氩气离子的气体流量在一种实施方式中为
20sccm-60sccm， 在另一种实施方式中为 30 sccm -40sccm。 然而应当理解， 该 氩气离子也可以设定为其它任意的气体流量， 只要满足能够从钛靶板上溅射 出足够的钛原子即可。
上述离子化金属工艺中， 沉积腔室中的压力在一种实施方式中未为 5 毫 托 -50毫托，在另一种实施方式中，该压力为 10毫托 -30毫托。然而应当理解， 该沉积腔室的压力也可以设定为其它任意值， 只要在特定应用中， 该压力能 够使得离子化金属工艺中在衬底表面沉积出所需厚度且实质上均匀的钛层即 可。
上述离子化金属工艺中， 所述的电浆为直流型电浆， 点燃该直流型电浆 的直流电功率在一种实施方式中为 4000瓦至 7000瓦， 在另一种实施方式中， 该直流电功率为 5500瓦至 6500瓦。 然而应当理解， 该直流电功率还可以设 定为其它任意值， 只要满足能够点燃足够多的电浆即可。
上述离子化工艺中， 所述沉积腔室中的温度在一种实施方式中为 20度 -200度， 在另一种实施方式中可以为 30度 -100度。 然而应当理解， 该沉积腔 室的温度还可以设定为其它任意值， 只要在特定需求下， 该温度能够使得离 子化金属工艺中在衬底表面沉积出所需厚度且实质上均匀的钛层即可。
S12: 在粘合层为钛层\氮化钛层的复合结构中， 在沉积完钛层之后， 还包 括沉积氮化钛的工艺。 该沉积氮化钛工艺在一种实施方式中可以为物理气相 沉积（PVD ) ， 在另一种实施方式中可以为化学气相沉积 （CVD ) ， 当然也 可以为其它任意的沉积方式。 需要指出的是， 由于粘合层可以为单独的钛层， 因此该步骤 S12为一种可选的实施方案， 而不是必须的。
S21: 铝金属沉积工艺， 采用物理气相沉积在上述的粘合层上。 S31: 抗反射层沉积工艺， 采用物理气相沉积或化学气相沉积方法在上述 铝金属层上沉积一层抗反射层。 在一种具体实施方式中， 该抗反射层为氮化 钛层。 该抗反射层可以在对铝金属层进行金属线刻蚀时， 避免损伤到铝金属 线。
S41: 铝金属线刻蚀工艺： 该铝金属线刻蚀工艺采用干法刻蚀方法， 在一 种实施方式中， 以 Cl2和 BC13为刻蚀气体， 对上述的抗反射层、 铝金属层以 及粘合层进行刻蚀， 刻蚀出所需图形的铝金属线， 其中抗反射层和粘合层经 刻蚀之后的条宽应当与铝金属线保持一致。
由于上述的步骤 S21、 S31、 S41都是已有的成熟工艺， 且与本发明的发 明主旨无关， 只是作为铝金属线制作工艺中必须的步骤加以描述， 因此针对 该些步骤的详细工艺不做具体展开。 然而应当理解的是， 已有技术中， 存在 多种可以替代上述几步的制作工艺， 在不违背本发明的思想前提下， 都可以 应用到本发明的具体步骤中， 因此本发明所主张的保护范围应当将所有适用 该些步骤的方法都包括进去。
S51: 电介质层沉积工艺。 该电介质层沉积工艺采用分阶段的等离子体增 强方法， 在上述的铝金属线上沉积一层二氧化硅层。 所述分阶段的等离子体 增强方法是指， 在电介质层沉积过程的填充阶段， 采用一相对较低的第一等 离子变频功率对电介质层进行沉积。 该第一等离子体变频功率应当满足电介 质层在沉积时， 对铝金属线侧壁上的横向应力不足以破坏该铝金属线上的晶 粒排布。 到了电介质层沉积过程的覆盖阶段时， 则可以采用相对第一等离子 变频功率较高的第二等离子变频功率， 该第二等离子变频功率应当使电介质 层的沉积速率相比填充阶段的沉积速率显著提高， 以此提高整个电介质层沉 积工艺的工作效率。
在一种实施方式中， 所述第一等离子体变频功率 450瓦 -500瓦， 所述第 二等离子体变频功率为 600瓦 -700瓦， 沉积时的温度为 350度 -500度， 压力 为 5托 -9托。 此时电介质层在填充阶段的沉积应力小于 2E8Dynes/cm2， 对于 0.18um或 0.13um线宽的铝金属线来说，该应力大小在所承受的范围之内。 而 第二等离子体变频功率与第一等离子体变频功率相比， 电介质层沉积速度显 者提 T¾
在其它实施方式中， 该第一等离子体变频功率和第二等离子体变频功率 还可以设定为其它任意值 , 只要满足对应线宽工艺下的铝金属线不被压迫变 形即可。
需要注意的是， 步骤 S11和 S51 ,是以两种不同的手段改善了铝金属线的 成型品质， 当两者结合在一起使用时， 可以基本杜绝铝金属线在制作过程中 容易出现的形变问题。 然而只实施其中任意一种手段， 也能起到对铝金属线 品质的提高。
综上所述， 本发明提出了一种铝金属线的制作方法， 该制作方法通过在 沉积钛层时， 使用离子化金属工艺配合外部控制电场， 控制钛晶粒的沉积方 向和沉积密度； 通过在沉积电介质层时， 使用分阶段的沉积工艺分别针对不 同的沉积阶段选用不同的沉积等离子体变频功率， 使电介质层在沉积过程中 的应力减少到不足以破坏铝金属线， 从而提高了铝金属线的成型品质。
对所公开的实施例的上述说明， 使本领域专业技术人员能够实现或使用 本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况 下， 在其它实施例中实现。 因此， 本发明将不会被限制于本文所示的这 些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的 范围。

Claims

权利要求书
1、一种铝金属线的制作方法， 包括粘合层沉积工艺、铝金属层沉积工艺、 抗反射膜沉积工艺、 铝金属线刻蚀工艺以及电介质层沉积工艺， 其特征在于： 所述粘合层沉积工艺包括以离子化金属工艺在村底上沉积钛层， 并在沉积过 程中， 对沉积表面施加一方向控制电场， 使钛层晶粒的沉积方向一致。
2、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述离子化金 属工艺的参数包括： 压力 10毫托 -30亳托， 直流电功率 5500瓦至 6500瓦， 氩气离子气体流量 30sccm-40 sccm, 温度 30度 -100度。
3、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述方向控制 电场的电场方向为竖直方向， 使所述钛层晶粒呈竖奈状排列。
4、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述粘合层沉 积工艺进一步包括在该钛层上制备氮化钛的工艺， 在离子化金属工艺沉积钛 层之后， 利用物理气相沉积工艺或化学气相沉积工艺在该钛层上制作所述氮 化钛层。
5、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述铝金属层 沉积工艺釆用物理气相沉积工艺制作。
6、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述抗反射层 沉积工艺采用物理气相沉积工艺制作。
7、 如权利要求 1所述的铝金属线制作方法， 其特征在于： 所述电介质沉 积工艺采用分阶段的等离子体增强方法， 在上述的铝金属线上沉积一层二氧 化硅层。
8、 如权利要求 7所述的铝金属线制作方法， 其特征在于： 所述分阶段的 等离子体增强方法包括： 以第一等离子体变频功率进行电介质层沉积的填充 阶段， 以相对第一等离子变频功率较高的第二等离子变频功率进行电介质层 沉积的覆盖阶段， 所述第一等离子体变频功率满足电介质层在沉积时， 对铝 金属线侧壁上的横向应力不足以破坏该铝金属线上的晶粒排布。
9、 如权利要求 8所述的铝金属线制作方法， 其特征在于： 所述第一等离 子体变频功率为 450瓦 -500瓦。
10、 如权利要求 8所述的铝金属线制作方法， 其特征在于： 所述第二等 离子体变频功率为 600瓦 -700瓦。
PCT/CN2013/076516 2012-06-07 2013-05-30 一种铝金属线的制作方法 Ceased WO2013182010A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210186603.6 2012-06-07
CN201210186603.6A CN103474390B (zh) 2012-06-07 2012-06-07 一种铝金属线的制作方法

Publications (1)

Publication Number Publication Date
WO2013182010A1 true WO2013182010A1 (zh) 2013-12-12

Family

ID=49711359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/076516 Ceased WO2013182010A1 (zh) 2012-06-07 2013-05-30 一种铝金属线的制作方法

Country Status (2)

Country Link
CN (1) CN103474390B (zh)
WO (1) WO2013182010A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389832B (zh) * 2018-02-07 2020-06-09 上海华虹宏力半导体制造有限公司 金属铝填孔的方法
CN110137135A (zh) * 2019-05-30 2019-08-16 上海华虹宏力半导体制造有限公司 形成导电层的方法
CN113517219B (zh) * 2020-04-09 2024-08-02 中国科学院微电子研究所 金属刻蚀后防止金属腐蚀的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks
CN1261724A (zh) * 1998-12-28 2000-08-02 因芬尼昂技术北美公司 具有延长的电迁移寿命的连接件
CN1381880A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 一种用于金属层蚀刻的轮廓控制方法
CN101335260A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 铝互连线结构及其制成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043152A (en) * 1999-05-14 2000-03-28 Taiwan Semiconductor Manufacturing Company Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film
CN101924060A (zh) * 2009-06-11 2010-12-22 上海华虹Nec电子有限公司 控制互连线之间介质层中空洞高度的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261724A (zh) * 1998-12-28 2000-08-02 因芬尼昂技术北美公司 具有延长的电迁移寿命的连接件
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks
CN1381880A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 一种用于金属层蚀刻的轮廓控制方法
CN101335260A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 铝互连线结构及其制成方法

Also Published As

Publication number Publication date
CN103474390B (zh) 2015-09-09
CN103474390A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
TWI621181B (zh) 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化
JP5560595B2 (ja) 半導体装置の製造方法
CN106486416B (zh) 金属互联结构的形成方法
CN110620040A (zh) 一种用于提高生产中工艺稳定性的方法
TWI632608B (zh) 局部半導體晶圓薄化
CN103367104A (zh) 一种对金属电容上电极的刻蚀方法
CN103231570B (zh) 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN104752330B (zh) 硅通孔深孔填充工艺
JP7407583B2 (ja) 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
WO2013182010A1 (zh) 一种铝金属线的制作方法
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
CN114927413B (zh) 粘附金属层的溅射方法及半导体器件的制造方法
CN101740469B (zh) 铝布线制作方法
CN106548977B (zh) 一种空气隙结构的制造方法
JPWO2018173718A1 (ja) エッチングストップ層及び半導体デバイスの製造方法
CN115579284B (zh) 半导体结构及其制备方法
KR101318240B1 (ko) 피막 표면 처리 방법 및 피막 표면 처리 장치
JP2007251135A (ja) 半導体装置およびその製造方法
CN108735797A (zh) 半导体结构及其形成方法
JP6799843B2 (ja) Ｒｕ成膜方法、Ｒｕ成膜装置
JP4301628B2 (ja) ドライエッチング方法
CN106409754B (zh) 半导体结构及其制造方法
CN105633011A (zh) 互连结构的制作方法
CN110137135A (zh) 形成导电层的方法
CN121666058A (zh) 多孔阵列互连线的制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13801151

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13801151

Country of ref document: EP

Kind code of ref document: A1