WO2013179804A1 - 半導体装置の製造方法およびアニール方法 - Google Patents

半導体装置の製造方法およびアニール方法 Download PDF

Info

Publication number
WO2013179804A1
WO2013179804A1 PCT/JP2013/061619 JP2013061619W WO2013179804A1 WO 2013179804 A1 WO2013179804 A1 WO 2013179804A1 JP 2013061619 W JP2013061619 W JP 2013061619W WO 2013179804 A1 WO2013179804 A1 WO 2013179804A1
Authority
WO
WIPO (PCT)
Prior art keywords
annealing
microwave
lamp
impurity
sample
Prior art date
Application number
PCT/JP2013/061619
Other languages
English (en)
French (fr)
Inventor
佳優 渡部
健太郎 白神
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to EP13796377.3A priority Critical patent/EP2858095A4/en
Priority to US14/403,566 priority patent/US20150132930A1/en
Priority to KR20147036645A priority patent/KR20150023508A/ko
Publication of WO2013179804A1 publication Critical patent/WO2013179804A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device and an annealing method for forming an impurity diffusion layer by performing activation annealing after doping impurities into a semiconductor substrate.
  • the low-temperature annealing technique has a problem that defects generated during impurity doping cannot be sufficiently repaired.
  • defects generated during impurity doping cannot be sufficiently repaired.
  • SPE is performed after impurity doping is performed on an amorphized region
  • many crystal defects remain at the terminal portion of the first amorphized region. If defects remain in this way, it causes a leak current during device operation.
  • an object of the present invention is to provide a semiconductor device manufacturing method and an annealing method capable of sufficiently repairing crystal defects even when impurity activation annealing after doping a semiconductor substrate with impurities is performed at a low temperature. is there.
  • the impurity diffusion layer forming region in the semiconductor substrate is doped with impurities, and the semiconductor substrate is subjected to lamp annealing using a heating lamp and microwave annealing for irradiating the microwave.
  • a method of manufacturing a semiconductor device includes performing an annealing process including activating impurities.
  • the annealing treatment is preferably performed at a temperature in the range of 300 to 600 ° C.
  • the annealing treatment for activating the impurities is preferably performed by microwave annealing after performing lamp annealing.
  • the impurity diffusion layer forming region is further made amorphous, and the impurity diffusion layer forming region made amorphous during annealing for activating the impurity May be recrystallized.
  • an annealing method for performing an annealing process for activating an impurity after doping the impurity diffusion layer forming region in the semiconductor substrate, the lamp annealing using a heating lamp, An annealing method is provided that performs both microwave annealing to irradiate waves.
  • FIG. 3 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. It is a schematic sectional drawing which shows the example of the microwave annealing apparatus used for microwave annealing. It is a schematic sectional drawing which shows the example of the lamp annealing apparatus used for lamp annealing. It is a figure which shows the relationship between the heating temperature and sheet resistance of the sample which performed various annealing after performing pre-amorphization and ion implantation. Sample after pre-amorphization and ion implantation, before annealing, sample subjected to spike annealing at 1000 ° C., sample subjected to lamp annealing at 600 ° C. and microwave annealing alone, at 600 ° C.
  • FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • the impurity diffusion layer forming region of the semiconductor wafer is amorphized (step 1).
  • Typical examples of the impurity diffusion layer include a source electrode and a drain electrode of a MOS type semiconductor device.
  • the impurity diffusion layer formation region By making the impurity diffusion layer formation region amorphous in this way, the controllability of the implantation depth can be improved, and since there is no crystal grain boundary, it is possible to facilitate impurity doping in the next step, Impurity activation and recrystallization (SPE) are possible even if the subsequent annealing treatment is performed at a low temperature.
  • SPE Impurity activation and recrystallization
  • Ge is ion-implanted.
  • the ranges of implantation energy: 10 to 100 keV and implantation dose amount: 1 ⁇ 10 14 to 5 ⁇ 10 15 ions / cm 2 are employed.
  • Ar, Kr, or the like can be used instead of Ge.
  • impurities are doped into the amorphized impurity diffusion layer forming region (step 2).
  • Impurity doping can be performed by ordinary ion implantation.
  • the impurity may be an n-type impurity or a p-type impurity. Examples of the n-type impurity include P and As, and examples of the p-type impurity include B.
  • the conditions for doping impurities by ion implantation are, for example, in the range of an implantation energy of 1 to 100 keV and an implantation dose of 1 ⁇ 10 15 to 5 ⁇ 10 15 ions / cm 2 when B is taken as an example.
  • annealing treatment including lamp annealing and microwave annealing is performed on the semiconductor wafer (semiconductor substrate) after the introduction of impurities (step 3).
  • This annealing treatment activates impurities, recrystallizes, and repairs crystal defects.
  • the microwave annealing is performed by irradiating the semiconductor wafer with microwaves and heating the semiconductor wafer.
  • the lamp annealing is performed by heating the semiconductor wafer using, for example, a halogen lamp or a xenon lamp as a heating lamp.
  • the microwave annealing apparatus 100 includes a processing container (applicator) 1 that accommodates a semiconductor wafer (semiconductor substrate) W that is a substrate to be processed.
  • a processing container (applicator) 1 that accommodates a semiconductor wafer (semiconductor substrate) W that is a substrate to be processed.
  • a plurality of, for example, three (only two are shown) mounting pins 2 on which the semiconductor wafer W is mounted are disposed above the lifting plate 3 provided at the bottom of the processing container 1.
  • a lift bar 4 is attached to the bottom peripheral edge of the lift plate 3 so as to protrude through the bottom of the processing container 1 and extend downward.
  • the lifting / lowering bar 4 is attached so as to penetrate into the lifting / lowering mechanism 5, and when the lifting / lowering mechanism 5 moves up and down along the guide member 7, the lifting / lowering bar 4, the lifting / lowering plate 3 and the mounting pin 2 are lifted and lowered. At the same time, the semiconductor wafer W placed on the placement pins 2 is also moved up and down.
  • a support plate 8 is attached to a lower end portion of the guide member 7 at a position corresponding to the lifting mechanism 5.
  • An insertion hole 4 a through which the lifting rod 4 is inserted is formed at the bottom of the processing container 1, and a bellows 6 a is provided between the peripheral portion of the insertion hole 4 a at the bottom of the processing container 1 and the upper surface of the lifting mechanism 5.
  • a bellows 6 b is provided between the peripheral portion of the lifting rod 4 on the lower surface of the lifting mechanism 5 and the support plate 8.
  • a gas introduction port 11 is formed in the upper portion of the side wall of the processing container 1, and a gas forming an atmosphere during processing is introduced from the gas supply unit 12 into the processing container 1 through the pipe 13 through the pipe 13. It has come to be.
  • the pipe 13 is provided with a flow control valve 15.
  • an inert gas such as Ar gas or N 2 gas can be used.
  • a cooling member 20 having a disk shape corresponding to the semiconductor wafer W is disposed below the support position of the semiconductor wafer W.
  • a gas flow path 21 is formed inside the cooling member 20, and cooling gas is supplied to the gas flow path 21 via a cooling gas pipe 22.
  • a gas discharge hole 23 extending from the gas flow path 21 is opened on the upper surface of the cooling member 20, and the cooling gas flowing through the gas flow path 21 is discharged to the back surface of the semiconductor wafer W through the gas discharge hole 23.
  • the cooling gas pipe 22 is branched from the pipe 13 extending from the gas supply unit 12 and inserted into the processing container 1, and a gas for forming an atmosphere during processing is supplied as a cooling gas.
  • the cooling gas pipe 22 is provided with a flow rate control valve 25.
  • a baffle plate 27 is provided between the cooling member 20 and the inner surface of the processing container 1.
  • An exhaust port 31 is provided at the bottom of the processing vessel 1, and an exhaust pipe 32 is connected to the exhaust port 31.
  • the exhaust pipe 32 is provided with a dry pump (DP) 33 for exhausting the inside of the processing container 1.
  • DP dry pump
  • An open / close valve 34 and the processing container 1 are provided between the processing container 1 and the dry pump 33 in the exhaust pipe 32.
  • An automatic pressure control valve (APC) 35 for controlling the internal pressure is interposed.
  • the inside of the processing container 1 is maintained at a predetermined pressure suitable for the microwave annealing process.
  • the pressure in the processing container 1 is maintained at a pressure at which plasma is not generated when microwaves are irradiated therein, for example, a predetermined pressure in the vicinity of atmospheric pressure.
  • a loading / unloading port for loading / unloading the semiconductor wafer is provided on the side wall of the processing chamber 1 by a gate valve.
  • the mounting pin 2 is formed with a suction hole 2a for vacuum suction.
  • a space 3a is formed in the elevating plate 3
  • a hole 4b is formed in the elevating rod 4
  • a hole 8a is formed in the support plate 8
  • a pipe 36 is connected to the hole 8a.
  • the pipe 36 is connected to the exhaust pipe 32, and the dry pump 33 is operated to suck the semiconductor wafer W through the pipe 36, the hole 8a, the inside of the bellows 6b, the hole 4b, the space 3a, and the suction hole 2a.
  • a valve 37 is interposed in the pipe 36.
  • a radiation thermometer (pyro sensor) 41 for measuring the temperature of the semiconductor wafer W is provided on the back side of the semiconductor wafer W.
  • a radiation thermometer 41 for measuring the temperature of the semiconductor wafer W.
  • three radiation thermometers 41 are provided in the figure, the number thereof is set as appropriate.
  • the microwave supply unit 50 includes a waveguide 52 connected to the microwave introduction port 1a, and a microwave having a frequency of, for example, 5.8 GHz, provided at the end of the waveguide 52 opposite to the microwave introduction port 1a. And a magnetron 53 for generating waves. The introduction of the microwave from the magnetron 53 to the waveguide 52 is performed via the launcher 53a.
  • the waveguide 52 is provided with an isolator 54 for separating the reflected microwave and a tuner 55 for matching impedance. Power is supplied to the magnetron 53 from the power supply unit 60.
  • a dielectric member 56 is provided between the waveguide 52 and the microwave introduction port 1a.
  • a rotary stirring plate (stirrer) 57 for stirring the atmosphere is provided at a position above the semiconductor wafer W in the processing container 1 to prevent the formation of standing waves.
  • a mechanism for rotating the semiconductor wafer W may be provided to prevent the formation of standing waves.
  • microwave annealing apparatus 100 it is possible to efficiently heat the semiconductor wafer W by irradiating the semiconductor wafer W with the microwave from the microwave supply unit 50.
  • the lamp annealing apparatus 200 includes a processing container 101 that houses a semiconductor wafer (semiconductor substrate) W that is a substrate to be processed.
  • the processing container 101 is provided with a mounting table 102 on which the semiconductor wafer W is mounted, and is mounted on a mounting pin 102 a provided on the surface of the mounting table 102 of the semiconductor wafer W. It has become.
  • the mounting table 102 is supported by a support member 103, and the support member 103 passes through a hole 101 a formed in the bottom of the processing container 101 and is supported by an elevating plate 104 provided therebelow.
  • the lifting plate 104 can be moved up and down by a lifting mechanism 105.
  • a bellows 106 is provided between the processing container 101 and the lifting plate 104.
  • a gas introduction port 111 is formed on the side wall of the processing container 101, and a gas forming an atmosphere during the processing is introduced from the gas supply port 112 through the pipe 113 into the processing container 101 from the gas introduction port. It is like that.
  • a gas for forming such an atmosphere an inert gas such as Ar gas or N 2 gas can be used.
  • An exhaust port 121 is provided at the bottom of the processing vessel 101, and an exhaust pipe 122 is connected to the exhaust port 121.
  • the exhaust pipe 122 is provided with an exhaust device 123 including a dry pump and valves for exhausting the inside of the processing vessel 101. In this way, by exhausting by the exhaust device 123 while supplying a predetermined gas into the processing container 101, the inside of the processing container 101 is maintained in an atmosphere suitable for lamp heating.
  • a temperature measuring mechanism 130 is provided on the side wall of the processing vessel 101.
  • the temperature measurement mechanism 130 includes a reference light irradiation unit 131 and a radiation temperature measurement unit 132.
  • the reference light irradiation unit 131 irradiates a reference light source 133 that emits reference light for measuring a radiation temperature, and an introduction provided on the side wall of the processing container 101 to introduce the reference light from the reference light source 133 into the processing container 101.
  • a port 134 and a quartz glass window 135 provided in the introduction port 134 are provided.
  • the radiation temperature measurement unit 132 includes a two-polarization radiation thermometer 136 for measuring the radiation temperature of the semiconductor wafer W, an injection port 137 provided at a position facing the introduction port 134 on the side wall of the processing vessel 101, and an injection And a quartz glass window 138 provided at the port 137.
  • the two-polarized radiation thermometer 136 receives the reference light reflected from the reference light source 133 through the introduction port 134 and the semiconductor wafer W, and the thermal radiation light emitted from the semiconductor wafer W, and based on these, the semiconductor wafer W Measure the temperature.
  • a loading / unloading port for loading / unloading semiconductor wafers is provided on the side wall of the processing chamber 101 by a gate valve.
  • a lamp unit 140 is provided above the processing vessel 101 so as to face the semiconductor wafer W on the mounting table 102.
  • the lamp unit 140 includes a lamp house 141 and a plurality of heating lamps 142 arranged therein.
  • As the heating lamp 142 a halogen lamp or a xenon lamp can be used.
  • the lamp unit 140 and the processing container 101 are partitioned by two transparent plates 151 and 152 and a water filter film 153 provided therebetween.
  • the water filter film 153 absorbs and removes part of infrared light from the light component from the heating lamp 142 so that the light wavelength of the heating lamp 142 and the light wavelength used in the temperature measurement mechanism 130 do not interfere with each other. ing.
  • the semiconductor lamp W can be heated to a required temperature in an extremely short time of 0.01 sec or less by the heating lamp 142.
  • annealing was performed only by lamp heating at 1000 ° C. or higher. However, this spreads the diffusion layer and cannot meet the demand for miniaturization of semiconductor elements. For this reason, a lower temperature annealing process is required.
  • the temperature of lamp annealing and microwave annealing is preferably 300 to 600 ° C. If the temperature is lower than 300 ° C., impurity activation and crystal defect repair are not sufficient, while if it exceeds 600 ° C., the controllability of the impurity diffusion region decreases. These times are preferably 1 to 100 min. Further, the microwave frequency in the microwave annealing can be in the range of 1 to 100 GHz, and among these, 2.54 GHz and 5.8 GHz are preferable. Further, the output of the microwave depends on the volume of the object to be heated, and in order to heat to 300 to 600 ° C. as described above, the power density of 10 to 36 W / cm 3 is used with the microwave of 5.8 GHz. It is necessary, and a power of 600 to 2000 W is necessary for a 300 mm wafer.
  • the impurity activation was evaluated by measuring the resistance value of the diffusion layer by four-probe sheet resistance measurement.
  • impurities are doped in the source and drain of a MOS transistor, and Ge ion implantation (implantation energy: 30 keV, implantation dose: 5 ⁇ 10 14) for preamorphization is performed on a single crystal n-type Si wafer. ions / cm 2 ), followed by B ion implantation (implantation energy: 3 keV, implantation dose: 3 ⁇ 10 15 ions / cm 2 ).
  • This sample was subjected to halogen lamp annealing (RTA) only for 5 min and 10 min at 400 ° C., 500 ° C., and 600 ° C.
  • sample A subjected to spike annealing at 1000 ° C. with a halogen lamp as an annealing treatment
  • sample B subjected to halogen lamp annealing at 600 ° C. for 10 min
  • microwave annealing 5.8 GHz
  • sample D for 5 minutes (sample D), and after microwave annealing was performed at 600 ° C. for 5 minutes, the halogen lamp
  • sample E annealed at 600 ° C. for 5 min
  • the resistance value measurement of the diffusion layer four-probe sheet resistance measurement
  • the cathodoluminescence measurement for grasping the crystal defect
  • Table 1 The results of resistance measurement are shown in Table 1 below. As shown in Table 1, all the samples exhibited the same sheet resistance. Both the conventional spike annealing at a high temperature, the lamp annealing at 600 ° C., and the microwave annealing alone, both of them were used. It was confirmed that the effect on impurity activation did not change.
  • FIG. 5 is a diagram showing a CL spectrum.
  • CL is a light emission phenomenon caused by electron beam excitation, whereby crystal defects can be easily grasped.
  • TO is an emission line due to bound excitons related to TO phonons
  • X is attributed to emission due to interstitial Si complex center.
  • the emission line, W is the emission line attributed to the emission due to the interstitial Si cluster
  • W ′ is the emission line in which the peak of W is shifted due to the rare gas. it is conceivable that. Therefore, the emission due to the interstitial Si cluster is recognized as W + W ′.
  • Samples D and E which used both lamp annealing and microwave annealing at 600 ° C., both have higher spectral intensities than Sample A, but the spectral intensities are significantly lower than Samples B and C. It has been confirmed that the effect of repairing crystal defects can be enhanced by performing both lamp annealing and microwave annealing. Further, when comparing the sample D and the sample E, the spectral intensity is lower in the sample D that is subjected to the microwave annealing after the lamp annealing, and the crystal annealing is performed by performing the microwave annealing after performing the lamp annealing. It was confirmed that the effect of repairing the defect is higher.
  • the intensity of W + W ′ indicating typical crystal defects was determined from the CL spectrum.
  • the result is shown in FIG.
  • the sample D which was subjected to the microwave annealing after the lamp annealing at 600 ° C. has a slight peak height of W + W ′, and the sample B and 600 ° C. which were subjected to the lamp annealing at 600 ° C.
  • the number of crystal defects is smaller than that of the sample C subjected to the microwave annealing in the above, and by performing the lamp annealing and the microwave annealing at 600 ° C. for 5 minutes each, the lamp annealing alone and the microwave annealing corresponding to the same thermal budget are performed. It was confirmed that the repair effect was extremely high.
  • TEM transmission electron microscope
  • the annealing process for activating the impurity after doping the impurity diffusion layer forming region in the semiconductor substrate is performed by the lamp annealing using the heating lamp and the microwave.
  • the microwave annealing to irradiate it is possible to obtain a high crystal defect repair effect as well as the impurity activation effect even in the annealing treatment at a low temperature.
  • an apparatus for performing lamp annealing and microwave annealing is not limited to the microwave annealing apparatus and lamp annealing apparatus exemplified in the above embodiment.
  • the impurity diffusion layer forming region is amorphized in advance, and after impurity doping, recrystallization is performed simultaneously with impurity activation by annealing.
  • amorphization is not essential.
  • a silicon wafer (substrate) has been described as an example of a semiconductor wafer (substrate), the present invention is not limited to this, and a compound semiconductor wafer (substrate) such as SiC may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　不純物拡散層形成領域をアモルファス化する工程（工程１）と、半導体基板における不純物拡散層形成領域へ不純物をドーピングする工程（工程２）と、不純物をドーピングした後の半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化する工程（工程３）とを有する。工程３により、不純物を活性化の他、再結晶化、および結晶欠陥の修復が行われる。工程１は必須ではない。

Description

半導体装置の製造方法およびアニール方法
　本発明は、半導体基板に不純物をドーピングした後に活性化アニールを行って不純物拡散層を形成する半導体装置の製造方法およびアニール方法に関する。
　半導体装置の製造プロセスにおいては、半導体基板に不純物を注入した後に不純物活性化アニールを行って不純物拡散層を形成する工程がある。従来から、不純物の活性化処理には、ランプアニールによる１０００℃以上の高温短時間の熱処理が行われている。
　最近では、半導体素子のデザインルールの微細化にともない、不純物の熱拡散を抑制したアニール技術が求められており、より低温でのアニール技術が検討されている。また、不純物の拡散を抑制する技術として、固相エピタキシー（Ｓｏｌｉｄ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ：ＳＰＥ）を用いるものが知られている。不純物活性化アニールにＳＰＥを適用する場合には、不純物ドーピング領域をアモルファス化し、その領域に不純物ドーピングを行った後、低温でのアニールを行うことにより再結晶化と不純物活性化を行う（例えば、特許文献１）。
特開２０１１－３５３７１号公報
　しかしながら、低温でのアニール技術では、不純物ドーピングの際に生じた欠陥を十分に修復できないという問題点がある。特に、アモルファス化した領域に不純物ドーピングを行った後にＳＰＥを行った際には、最初にアモルファス化した領域の終端部に結晶欠陥が多く残留してしまう。このように欠陥が残留すると、デバイス動作時におけるリーク電流の原因となる。
　したがって、本発明の目的は、半導体基板に不純物をドーピングした後の不純物活性化アニールが低温であっても十分に結晶欠陥を修復することができる半導体装置の製造方法およびアニール方法を提供することにある。
　すなわち、本発明の第１の観点によれば、半導体基板における不純物拡散層形成領域へ不純物をドーピングすることと、前記半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化することとを有する半導体装置の製造方法が提供される。
　上記第１の観点において、前記アニール処理は、３００～６００℃の範囲の温度で行うことが好ましい。また、前記不純物を活性化するためのアニール処理は、ランプアニールを行った後にマイクロ波アニールを行うことが好ましい。
　さらに、前記不純物をドーピングすることに先立って、前記不純物拡散層形成領域をアモルファス化することをさらに有し、前記不純物を活性化するためのアニール処理の際にアモルファス化した前記不純物拡散層形成領域を再結晶化するようにしてもよい。
　本発明の第２の観点では、半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を行うアニール方法であって、加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールの両方を行うアニール方法が提供される。
本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 マイクロ波アニールに用いるマイクロ波アニール装置の例を示す概略断面図である。 ランプアニールに用いるランプアニール装置の例を示す概略断面図である。 プレアモルファス化およびイオン注入を行った後、種々のアニールを行った試料の加熱温度とシート抵抗との関係を示す図である。 プレアモルファス化およびイオン注入を行った後、アニールを行う前の試料、１０００℃でのスパイクアニールを行った試料、６００℃でのランプアニール、マイクロ波アニールをそれぞれ単独で行った試料、６００℃でのランプアニールとマイクロ波アニールとを併用した試料についてのＣＬスペクトルを示す図である。 プレアモルファス化およびイオン注入を行った後、１０００℃でのスパイクアニールを行った試料、６００℃でのランプアニール、マイクロ波アニールをそれぞれ単独で行った試料、６００℃でのランプアニールを行った後に６００℃でのマイクロ波アニールを行った試料についてのＣＬスペクトルのＷ＋Ｗ′強度を示す図である。 プレアモルファス化およびイオン注入を行った後の試料、その後６００℃で１０ｍｉｎのランプアニールを行った試料、６００℃で１０ｍｉｎのマイクロ波アニールを行った試料、６００℃で５ｍｉｎのランプアニールを行った後、６００℃で５ｍｉｎのマイクロ波アニールを行った試料の断面のＴＥＭ写真である。
　以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
　図１は、本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。
　最初に、半導体ウエハ（半導体基板）の不純物拡散層形成領域をアモルファス化する（工程１）。不純物拡散層の典型的な例としては、ＭＯＳ型半導体装置のソース電極およびドレイン電極を挙げることができる。
　このように不純物拡散層形成領域をアモルファス化することにより、注入深さの制御性を高めることができ、また、結晶粒界が存在しないため、次工程の不純物ドーピングを行いやすくすることができ、その後のアニール処理を低温で行っても不純物活性化および再結晶化（ＳＰＥ）が可能である。
　不純物拡散層形成領域をアモルファス化するためには、例えばＧｅをイオン注入する。このときの条件としては、例えば、注入エネルギー：１０～１００ｋｅＶ、注入ドーズ量：１×１０１４～５×１０１５ｉｏｎｓ／ｃｍ２の範囲が採用される。Ｇｅの代わりにＡｒやＫｒ等を用いることもできる。
　次に、アモルファス化した不純物拡散層形成領域に、不純物をドーピングする（工程２）。不純物のドーピングは、通常のイオン注入により行うことができる。不純物としては、ｎ型不純物でもｐ型不純物でもよく、ｎ型不純物としてはＰ，Ａｓが例示され、ｐ型不純物としてはＢが例示される。
　イオン注入により不純物をドーピングする際の条件は、Ｂを例にとると、例えば、注入エネルギー１～１００ｋｅＶ、注入ドーズ量：１×１０１５～５×１０１５ｉｏｎｓ／ｃｍ２の範囲である。
　次に、不純物導入後の半導体ウエハ（半導体基板）に、ランプアニールおよびマイクロ波アニールを含むアニール処理を行う（工程３）。このアニール処理により、不純物の活性化、再結晶化、および結晶欠陥の修復が行われる。
　マイクロ波アニールは、半導体ウエハにマイクロ波を照射して半導体ウエハを加熱することにより行われる。また、ランプアニールは、加熱ランプとして例えばハロゲンランプまたはキセノンランプを用いて半導体ウエハを加熱することにより行われる。
　マイクロ波アニールに用いるマイクロ波アニール装置の例について、図２を参照して説明する。
　マイクロ波アニール装置１００は、被処理基板である半導体ウエハ（半導体基板）Ｗを収容する処理容器（アプリケータ）１を有している。処理容器１内には、その中で半導体ウエハＷを載置する複数、例えば３本（２本のみ図示）の載置ピン２が処理容器１内の底部に設けられた昇降板３から上方に突出するように設けられ、昇降板３の底面周縁部には、昇降棒４が処理容器１の底部を貫通して下方に延びるように取り付けられている。昇降棒４は昇降機構５内に貫通するようにして取り付けられており、昇降機構５がガイド部材７に沿って昇降することにより昇降棒４、昇降板３、載置ピン２が昇降し、それにともなって載置ピン２に載置された半導体ウエハＷも昇降するようになっている。ガイド部材７の下端部には、昇降機構５に対応した位置に支持板８が取り付けられている。処理容器１の底部には昇降棒４が挿通する挿通孔４ａが形成されており、処理容器１底部の挿通孔４ａの周囲部分と昇降機構５の上面との間にはベローズ６ａが設けられている。一方、昇降機構５下面の昇降棒４の周囲部分と支持板８との間にはベローズ６ｂが設けられている。
　処理容器１の側壁上部にはガス導入ポート１１が形成されており、処理の際の雰囲気を形成するガスがガス供給部１２から配管１３を介してこのガス導入ポート１１から処理容器１内に導入されるようになっている。配管１３には流量制御バルブ１５が設けられている。このような雰囲気を形成するガスとしては、Ａｒガスや、Ｎ２ガス等の不活性ガスを用いることができる。
　処理容器１内において、半導体ウエハＷの支持位置の下方には、半導体ウエハＷに対応する円板状をなす冷却部材２０が配置されている。冷却部材２０の内部にはガス流路２１が形成されており、ガス流路２１には冷却ガス配管２２を介して冷却ガスが供給される。冷却部材２０の上面にはガス流路２１から延びるガス吐出孔２３が開口しており、ガス流路２１に流れる冷却ガスがガス吐出孔２３を経て半導体ウエハＷの裏面に吐出され、半導体ウエハＷが冷却されるようになっている。冷却ガス配管２２は、ガス供給部１２から延びる配管１３から分岐して処理容器１の内部に挿入されており、処理の際の雰囲気を形成するためのガスが冷却ガスとして供給される。冷却ガス配管２２には流量制御バルブ２５が設けられている。なお、冷却部材２０と処理容器１の内面との間にはバッフル板２７が設けられている。
　処理容器１の底部には排気ポート３１が設けられており、この排気ポート３１には排気配管３２が接続されている。排気配管３２には、処理容器１内を排気するためのドライポンプ（ＤＰ）３３が設けられており、排気配管３２の処理容器１からドライポンプ３３の間には、開閉バルブ３４および処理容器１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）３５が介装されている。これにより、処理容器１内がマイクロ波アニール処理に適した所定の圧力に維持されるようになっている。処理容器１内の圧力は、その中にマイクロ波が照射された際にプラズマが生成されないような圧力、例えば大気圧近傍の所定圧力に保持される。
　なお、処理容器１の側壁には、図示はしてはいないが半導体ウエハを搬入出するための搬入出口がゲートバルブにより開閉可能に設けられている。
　一方、上記載置ピン２は半導体ウエハＷの位置ずれを防止するために、真空吸着するための吸着孔２ａが形成されている。そして、昇降板３には空間３ａが形成され、昇降棒４には孔４ｂが形成され、支持板８には孔８ａが形成され、孔８ａには配管３６が接続されている。配管３６は排気配管３２に接続されており、ドライポンプ３３を作動させて、配管３６、孔８ａ、ベローズ６ｂの内部、孔４ｂ、空間３ａ、吸着孔２ａを介して半導体ウエハＷを吸引することにより載置ピン２上に半導体ウエハＷが吸着される。配管３６にはバルブ３７が介装されている。
　半導体ウエハＷの裏面側には、半導体ウエハＷの温度を測定するための放射温度計（パイロセンサ）４１が設けられている。図では放射温度計４１は３つ設けられているが、その数は適宜設定される。
　処理容器１の天壁には４つ（２つのみ図示）のマイクロ波導入ポート１ａが設けられており、これら４つのマイクロ波導入ポート１ａには、それぞれマイクロ波供給部５０からマイクロ波が供給されるようになっている。マイクロ波供給部５０は、マイクロ波導入ポート１ａに接続される導波路５２と、導波路５２のマイクロ波導入ポート１ａ側と反対側の端部に設けられた、例えば５．８ＧＨｚの周波数のマイクロ波を発生するためのマグネトロン５３とを有している。マグネトロン５３から導波路５２へのマイクロ波の導入はランチャー５３ａを介して行われる。導波路５２には、反射マイクロ波を分離するためのアイソレータ５４と、インピーダンスを整合させるためのチューナ５５が設けられている。マグネトロン５３へは、電源部６０から給電されるようになっている。導波路５２とマイクロ波導入ポート１ａとの間には誘電体部材５６が設けられている。処理容器１内の半導体ウエハＷの上方位置には、定在波の形成を防止するために雰囲気を攪拌する回転攪拌板（スターラー）５７が設けられている。なお、回転攪拌板５７を設ける代わりに、半導体ウエハＷを回転させる機構を設けて定在波の形成を防止するようにしてもよい。
　このようなマイクロ波アニール装置１００によれば、マイクロ波供給部５０から半導体ウエハＷにマイクロ波を照射することにより、効率良く加熱することができる。
　次に、ランプアニールに用いるランプアニール装置の例について、図３を参照して説明する。
　ランプアニール装置２００は、被処理基板である半導体ウエハ（半導体基板）Ｗを収容する処理容器１０１を有している。処理容器１０１には、その中で半導体ウエハＷを載置する載置台１０２が設けられており、半導体ウエハＷの載置台１０２の表面に設けられた載置ピン１０２ａ上に載置されるようになっている。載置台１０２は支持部材１０３に支持されており、支持部材１０３は処理容器１０１の底部に形成された穴１０１ａを貫通してその下方に設けられた昇降板１０４に支持されている。昇降板１０４は昇降機構１０５により昇降可能となっている。処理容器１０１と昇降板１０４との間にはベローズ１０６が設けられている。
　処理容器１０１の側壁にはガス導入ポート１１１が形成されており、処理の際の雰囲気を形成するガスがガス供給部１１２から配管１１３を介してこのガス導入ポートから処理容器１０１内に導入されるようになっている。このような雰囲気を形成するガスとしては、Ａｒガスや、Ｎ２ガス等の不活性ガスを用いることができる。処理容器１０１の底部には排気ポート１２１が設けられており、この排気ポート１２１には排気配管１２２が接続されている。排気配管１２２には、処理容器１０１内を排気するためのドライポンプやバルブ類を含む排気装置１２３が設けられている。このように処理容器１０１内に所定のガスを供給しつつ排気装置１２３により排気することにより、処理容器１０１内をランプ加熱に適した雰囲気に維持するようになっている。
　処理容器１０１の側壁には、温度測定機構１３０が設けられている。温度測定機構１３０は、参照光照射部１３１と、放射温度測定部１３２とを有している。参照光照射部１３１は、放射温度測定のための参照光を照射する参照光源１３３と、参照光源１３３からの参照光を処理容器１０１内に導入するために処理容器１０１の側壁に設けられた導入ポート１３４と、導入ポート１３４に設けられた石英ガラス窓１３５とを有する。一方、放射温度測定部１３２は、半導体ウエハＷの放射温度を測定するための２偏光放射温度計１３６と、処理容器１０１側壁の導入ポート１３４と対向する位置に設けられた射出ポート１３７と、射出ポート１３７に設けられた石英ガラス窓１３８とを有する。２偏光放射温度計１３６は、参照光源１３３から導入ポート１３４を経て半導体ウエハＷで反射された参照光と、半導体ウエハＷから放射された熱放射光とを受光し、これらに基づいて半導体ウエハＷの温度を計測する。
　なお、処理容器１０１の側壁には、図示はしてはいないが半導体ウエハを搬入出するための搬入出口がゲートバルブにより開閉可能に設けられている。
　処理容器１０１の上部には載置台１０２上の半導体ウエハＷと対向するようにランプユニット１４０が設けられている。ランプユニット１４０はランプハウス１４１とその中に複数配置された加熱ランプ１４２とを有している。加熱ランプ１４２としては、ハロゲンランプまたはキセノンランプを使用することができる。
　ランプユニット１４０と処理容器１０１との間は、２枚の透明板１５１、１５２およびその間に設けられた水フィルタ膜１５３により区画されている。水フィルタ膜１５３は、加熱ランプ１４２からの光成分のうち、赤外光の一部を吸収して除去し、加熱ランプ１４２の光波長と温度測定機構１３０で用いる光波長とが干渉しないようにしている。
　このようなランプアニール装置２００によれば、加熱ランプ１４２により半導体ウエハＷを０．０１ｓｅｃ以下の極短時間で必要な温度に加熱することができる。
　従来は、アニール処理を１０００℃以上のランプ加熱のみで行っていた。しかし、これでは拡散層が広がってしまい、半導体素子の微細化の要求に応えられない。このため、より低温のアニール処理が要求されている。
　６００℃以下の低温のアニール処理を行う場合には、ランプアニールおよびマイクロ波アニールのいずれでも、単独で十分な不純物活性化を行うことができる。しかし、これら単独での低温アニールでは、結晶欠陥の修復が不十分であることが判明した。
　これに対し、アニール処理をランプアニールとマイクロ波アニールの両方で行うことにより、低温での処理においても十分な結晶欠陥修復効果を得られることが確認された。特に、最初にランプアニールを行ってからマイクロ波アニールを行うことにより結晶欠陥修復効果をより高くすることができる。その理由は必ずしも明確ではないが、最初にランプアニールにより再結晶化を行った後にマイクロ波アニールを行うことにより、マイクロ波が結晶欠陥部分に作用しやすいためと考えられる。
　ランプアニールおよびマイクロ波アニールの温度は３００～６００℃が好ましい。これらが３００℃より低いと不純物活性化および結晶欠陥修復が十分ではなく、一方、６００℃を超えると不純物の拡散領域の制御性が低下する。これらの時間は１～１００ｍｉｎが好ましい。また、マイクロ波アニールの際のマイクロ波の周波数としては、１～１００ＧＨｚの範囲を用いることができ、これらの中で２．５４ＧＨｚ、５．８ＧＨｚが好ましい。また、マイクロ波の出力は、加熱される物体の体積に依存し、上述のような３００～６００℃に加熱するためには、５．８ＧＨｚのマイクロ波で１０～３６Ｗ／ｃｍ３のパワー密度が必要であり、３００ｍｍウエハでは６００～２０００Ｗのパワーが必要である。
　次に、ランプアニールおよびマイクロ波アニールからなるアニール処理の効果を確認した実験結果について説明する。
　まず、不純物活性化について、四探針シート抵抗測定により拡散層の抵抗値を測定することにより評価した。ここでは、ＭＯＳ型トランジスタのソースおよびドレインにおける不純物ドーピングを想定し、単結晶ｎ型Ｓｉウエハに対し、プレアモルファス化のためのＧｅのイオン注入（注入エネルギー：３０ｋｅＶ、注入ドーズ量：５×１０１４ｉｏｎｓ／ｃｍ２）の後、Ｂのイオン注入（注入エネルギー：３ｋｅＶ、注入ドーズ量：３×１０１５ｉｏｎｓ／ｃｍ２）を行った。この試料に対し、窒素雰囲気下、４００℃、５００℃、６００℃において、ハロゲンランプアニール（ＲＴＡ）のみを５ｍｉｎ、１０ｍｉｎ行ったもの、波長５．８ＧＨｚでのマイクロ波アニール（ＭＩＴ）のみを５ｍｉｎ、１０ｍｉｎ行ったもの、ハロゲンランプアニールを５ｍｉｎ行った後、マイクロ波アニールを５ｍｉｎ行ったもの、マイクロ波アニールを５ｍｉｎ行った後、ハロゲンランプアニールを５ｍｉｎ行ったものについて、不純物活性化を把握するために四探針シート抵抗測定により拡散層の抵抗値を測定した。その結果を図４に示す。図４に示すように、いずれのアニール処理においても、同じ温度ではほぼ同じ抵抗値を示しており、同様の不純物活性化を示すことが確認された。
　次に、上記条件でＧｅのイオン注入によるプレアモルファス化の後、Ｂのイオン注入を行い、さらに、窒素雰囲気下でアニール処理を行って試料を作成した。アニール処理としてハロゲンランプによる１０００℃でのスパイクアニールを行った試料（試料Ａ）、ハロゲンランプアニールを６００℃で１０ｍｉｎ行った試料（試料Ｂ）、マイクロ波アニール（５．８ＧＨｚ）を６００℃で１０ｍｉｎ行った試料（試料Ｃ）、ハロゲンランプアニールを６００℃で５ｍｉｎ行った後、マイクロ波アニールを６００℃で５ｍｉｎ行った試料（試料Ｄ）、マイクロ波アニールを６００℃で５ｍｉｎ行った後、ハロゲンランプアニールを６００℃で５ｍｉｎ行った試料（試料Ｅ）について、不純物活性化を把握するための拡散層の抵抗値測定（四探針シート抵抗測定）、および結晶欠陥を把握するためのカソードルミネッセンス測定（ＣＬ測定）を行った。
　抵抗値測定の結果を以下の表１に示す。表１に示すように、いずれの試料も同等のシート抵抗を示しており、従来の高温でのスパイクアニールも、６００℃でランプアニール、マイクロ波アニールを単独で行ったものも、これらの両方を行ったものも、不純物活性化に対する効果は変わらないことが確認された。
Figure JPOXMLDOC01-appb-T000001
  
　ＣＬ測定の結果を図５に示す。図５はＣＬスペクトルを示す図であり、上記試料Ａ～Ｅの他、アニール前の試料についても示している。ＣＬは電子線励起の発光現象であり、これにより結晶欠陥を簡易的に把握することができる。図５中、ＣＬで観察された主な発光線（ピーク）について示すと、ＴＯはＴＯフォノンが関係した束縛励起子による発光線であり、Ｘは格子間Ｓｉの複合センター起因の発光と帰属されている発光線、Ｗ（１２１３ｎｍ付近）は格子間Ｓｉのクラスター起因の発光と帰属されている発光線であり、Ｗ′（１２２８ｎｍ付近）は希ガスが関与してＷのピークがシフトした発光線と考えられる。したがって、格子間Ｓｉのクラスター起因の発光はＷ＋Ｗ′として把握される。
　欠陥のないＳｉ結晶の場合には、図５に示す波長域においては、ＴＯ以外の結晶欠陥に対応するピークが全く見られないスペクトルとなる。このことから、この図からはハロゲンランプによる１０００℃でのスパイクアニールを行った試料Ａはほとんど欠陥のない結晶が形成されているといえる。一方、６００℃でランプアニールを行った試料Ｂ、６００℃でマイクロ波アニールを行った試料Ｃはスペクトル強度が全体に高く、結晶欠陥を示すピークも鮮明に現れている。これに対し、６００℃においてランプアニールとマイクロ波アニールとを併用した試料ＤおよびＥは、いずれも試料Ａよりもスペクトル強度は高いものの、試料ＢおよびＣと比較するとスペクトル強度が著しく低下しており、ランプアニールとマイクロ波アニールと両方行うことにより結晶欠陥を修復効果が高められることが確認された。また、試料Ｄと試料Ｅを比較すると、ランプアニールを行った後にマイクロ波アニールを行った試料Ｄのほうがスペクトル強度が低下しており、ランプアニールを行ってからマイクロ波アニールを行うことにより、結晶欠陥を修復する効果がより高くなることが確認された。
　次に、上記試料Ａ～Ｄについて、ＣＬスペクトルから典型的な結晶欠陥を示す上記Ｗ＋Ｗ′の強度を求めた。その結果を図６に示す。図６に示すように、６００℃でランプアニールを行った後にマイクロ波アニールを行った試料Ｄは、Ｗ＋Ｗ′のピーク高さがわずかであり、６００℃でランプアニールを行った試料Ｂおよび６００℃でマイクロ波アニールを行った試料Ｃよりも結晶欠陥が減少しており、ランプアニールおよびマイクロ波アニールを６００℃で５ｍｉｎずつ行うことにより、同じサーマルバジェット相当のランプアニール単独およびマイクロ波アニール単独よりも修復効果が極めて高いことが確認された。
　次に、結晶欠陥を透過型電子顕微鏡（ＴＥＭ）で観察した結果について示す。ここでは、Ｇｅのイオン注入を行ってプレアモルファス化を行い、その後Ｂのイオン注入を行った直後の試料、その後、６００℃で１０ｍｉｎのランプアニールを行った試料、６００℃で１０ｍｉｎのマイクロ波アニールを行った試料、６００℃で５ｍｉｎのランプアニールを行った後、６００で５ｍｉｎのマイクロ波アニールを行った試料についてＴＥＭ観察を行った。これら試料の断面のＴＥＭ写真を図７に示す。この図に示すように、低温のランプアニールおよび低温のマイクロ波アニールのみでは結晶欠陥に対応する模様が観察されるのに対し、低温でのランプアニールを行った後に低温でのマイクロ波アニールを行ったものは結晶欠陥に対応する模様がほとんど現れておらず、低温でのランプアニールを行った後に低温でのマイクロ波アニールを行うことによって高い結晶欠陥修復効果が得られることが確認された。
　以上のように、本発明の実施形態によれば、半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を、加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールを含むものとしたことにより、低温でのアニール処理であっても、不純物活性化効果とともに高い結晶欠陥修復効果を得ることができる。
　なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、ランプアニールおよびマイクロ波アニールを行う装置は、上記実施形態で例示したマイクロ波アニール装置およびランプアニール装置に限るものではない。
　また、上記実施形態では不純物拡散層形成領域を予めアモルファス化し、不純物ドーピング後に、アニールにより不純物活性化と同時に再結晶化を行った例を示したが、アモルファス化は必須ではない。
　さらに、半導体ウエハ（基板）としてシリコンウエハ（基板）を例にとって説明したが、これに限らずＳｉＣ等の化合物半導体ウエハ（基板）であってもよい。
　１；処理容器、１ａ；マイクロ波導入ポート、２；載置ピン、５０；マイクロ波供給部、５２；導波路、５３；マグネトロン、６０；電源部、１００；マイクロ波アニール装置、１０１；処理容器、１０２；載置台、１４０；ランプユニット、１４２；加熱ランプ、２００；ランプアニール装置、Ｗ；半導体ウエハ

Claims (7)

  1. 　半導体基板における不純物拡散層形成領域へ不純物をドーピングすることと、
    　前記半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化することと
    を有する、半導体装置の製造方法。
  2. 　前記アニール処理は、３００～６００℃の範囲の温度で行う、請求項１に記載の半導体装置の製造方法。
  3. 　前記不純物を活性化するためのアニール処理は、ランプアニールを行った後にマイクロ波アニールを行う、請求項１に記載の半導体装置の製造方法。
  4. 　前記不純物をドーピングすることに先立って、前記不純物拡散層形成領域をアモルファス化することをさらに有し、前記不純物を活性化するためのアニール処理の際にアモルファス化した前記不純物拡散層形成領域を再結晶化する、請求項１に記載の半導体装置の製造方法。
  5. 　半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を行うアニール方法であって、
    　加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールの両方を行う、アニール方法。
  6. 　３００～６００℃の範囲の温度で行う、請求項５に記載のアニール方法。
  7. 　ランプアニールを行った後にマイクロ波アニールを行う、請求項５に記載のアニール方法。
PCT/JP2013/061619 2012-05-31 2013-04-19 半導体装置の製造方法およびアニール方法 WO2013179804A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP13796377.3A EP2858095A4 (en) 2012-05-31 2013-04-19 SEMICONDUCTOR MANUFACTURING METHOD AND ANNEALING METHOD
US14/403,566 US20150132930A1 (en) 2012-05-31 2013-04-19 Method for manufacturing semiconductor device and annealing method
KR20147036645A KR20150023508A (ko) 2012-05-31 2013-04-19 반도체 장치의 제조 방법 및 어닐링 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-124230 2012-05-31
JP2012124230A JP2013251361A (ja) 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法

Publications (1)

Publication Number Publication Date
WO2013179804A1 true WO2013179804A1 (ja) 2013-12-05

Family

ID=49673011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/061619 WO2013179804A1 (ja) 2012-05-31 2013-04-19 半導体装置の製造方法およびアニール方法

Country Status (6)

Country Link
US (1) US20150132930A1 (ja)
EP (1) EP2858095A4 (ja)
JP (1) JP2013251361A (ja)
KR (1) KR20150023508A (ja)
TW (1) TW201411728A (ja)
WO (1) WO2013179804A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112187A (zh) * 2014-12-18 2017-08-29 瓦里安半导体设备公司 动态加热方法以及晶圆处理系统
US20180114690A1 (en) * 2015-03-19 2018-04-26 Sharp Kabushiki Kaisha Cleaning method, method for manufacturing semiconductor device, and plasma treatment device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129918B2 (en) * 2013-10-30 2015-09-08 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for annealing semiconductor structures
JP6163442B2 (ja) * 2014-03-05 2017-07-12 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
CN107706127A (zh) * 2017-07-18 2018-02-16 中国科学院微电子研究所 一种混合退火装置及退火方法
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法
TWI674630B (zh) * 2018-10-18 2019-10-11 環球晶圓股份有限公司 高電子遷移率電晶體的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2008244329A (ja) * 2007-03-28 2008-10-09 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
JP2011035371A (ja) 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2008244329A (ja) * 2007-03-28 2008-10-09 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
JP2011035371A (ja) 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2858095A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112187A (zh) * 2014-12-18 2017-08-29 瓦里安半导体设备公司 动态加热方法以及晶圆处理系统
US20180114690A1 (en) * 2015-03-19 2018-04-26 Sharp Kabushiki Kaisha Cleaning method, method for manufacturing semiconductor device, and plasma treatment device
US10410855B2 (en) * 2015-03-19 2019-09-10 Sharp Kabushiki Kaisha Cleaning method, method for manufacturing semiconductor device, and plasma treatment device

Also Published As

Publication number Publication date
TW201411728A (zh) 2014-03-16
JP2013251361A (ja) 2013-12-12
US20150132930A1 (en) 2015-05-14
EP2858095A4 (en) 2016-02-17
EP2858095A1 (en) 2015-04-08
KR20150023508A (ko) 2015-03-05

Similar Documents

Publication Publication Date Title
WO2013179804A1 (ja) 半導体装置の製造方法およびアニール方法
JP4874830B2 (ja) 半導体装置の製造方法
US20070224839A1 (en) Heat treating apparatus, heat treating method and storage medium
JP5214774B2 (ja) 基板処理装置及び半導体装置の製造方法
US8426285B2 (en) Method of fabricating semiconductor device
JP5955394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101272711B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US20050236395A1 (en) Pulsed processing semiconductor heating methods using combinations of heating sources
US7279405B2 (en) Fabrication method for semiconductor device and manufacturing apparatus for the same
WO2010061615A1 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
WO2010061619A1 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
JP6005966B2 (ja) 熱処理装置および熱処理方法
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
JP5685615B2 (ja) マイクロ波加熱処理方法
JP2003209054A (ja) 基板の熱処理方法および熱処理装置
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2003092267A (ja) 炭化珪素半導体製造装置及びそれを用いた炭化珪素半導体製造方法
JP2008283143A (ja) 処理装置、トランジスタ製造方法
JP2003068666A (ja) 半導体装置の製造方法及び製造装置
JPWO2013146118A1 (ja) 基板処理装置および半導体装置の製造方法
US11621168B1 (en) Method and system for doping semiconductor materials
JP4964736B2 (ja) プラズマ処理装置
JP6383281B2 (ja) 熱処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13796377

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14403566

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2013796377

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013796377

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147036645

Country of ref document: KR

Kind code of ref document: A