WO2013168252A1 - 光起電力装置およびその製造方法 - Google Patents

光起電力装置およびその製造方法 Download PDF

Info

Publication number
WO2013168252A1
WO2013168252A1 PCT/JP2012/061923 JP2012061923W WO2013168252A1 WO 2013168252 A1 WO2013168252 A1 WO 2013168252A1 JP 2012061923 W JP2012061923 W JP 2012061923W WO 2013168252 A1 WO2013168252 A1 WO 2013168252A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
amorphous silicon
silicon layer
crystal
silicon substrate
Prior art date
Application number
PCT/JP2012/061923
Other languages
English (en)
French (fr)
Inventor
雅 酒井
剛彦 佐藤
秀一 檜座
松野　繁
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2012/061923 priority Critical patent/WO2013168252A1/ja
Priority to JP2014514300A priority patent/JP5748907B2/ja
Publication of WO2013168252A1 publication Critical patent/WO2013168252A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photovoltaic device and a manufacturing method thereof, and more particularly to a photovoltaic device having a heterojunction and a manufacturing method thereof.
  • a p-type crystalline silicon substrate having a thickness of about 200 ⁇ m is used to increase the surface texture, n-type impurity diffusion layer, antireflection film and surface electrode (for example, comb-shaped silver electrodes) are sequentially formed on the light-receiving surface side of the p-type crystalline silicon substrate.
  • a back electrode for example, an aluminum (Al) electrode
  • Al aluminum
  • the solvent content of the front electrode and the back electrode is volatilized, and the comb Ag electrode penetrates the antireflection film and is connected to the n-type impurity diffusion layer on the light-receiving surface side of the p-type crystal silicon substrate. Further, in this firing, a part of Al of the Al electrode diffuses into the p-type crystalline silicon substrate on the non-light-receiving surface side of the p-type crystalline silicon substrate to form a back surface field layer (BSF: BACK Surface Field). .
  • BSF BACK Surface Field
  • This BSF layer forms an internal electric field at the junction surface with the p-type crystalline silicon substrate, pushes minority carriers generated near the BSF layer back into the p-type crystalline silicon substrate, and recombines carriers near the Al electrode. It has a suppressing effect.
  • the BSF layer formed by this diffusion has a thickness of several hundred nm to several ⁇ m when it is formed using a thermal process having an appropriate dopant concentration, and the open circuit voltage due to recombination within the BSF layer. This causes a decrease in short circuit current due to a decrease or light absorption.
  • Patent Documents 1 to 3 describe a technique of a heterojunction solar cell in which a junction made of a thin impurity-doped silicon layer or a BSF layer is formed on a crystalline silicon substrate via a thin intrinsic semiconductor thin film (i layer). ing.
  • a thin intrinsic semiconductor thin film i layer
  • the impurity-doped silicon layer is formed as a thin film, the impurity concentration distribution of the impurity-doped silicon layer can be freely set. Further, since the impurity-doped silicon layer is thin, carrier recombination and light absorption in the film can be suppressed, and a large short-circuit current can be obtained.
  • the intrinsic semiconductor layer inserted between the crystalline silicon substrate and the impurity-doped silicon layer suppresses impurity diffusion between heterojunctions and can form a junction with a steep impurity profile, thus forming a good junction interface. A higher open circuit voltage can be obtained.
  • the intrinsic semiconductor thin film and the impurity-doped silicon layer can be formed at a low temperature of about 200 ° C., even when the thickness of the crystalline silicon substrate is thin, stress generated in the crystalline silicon substrate due to heat and warpage of the crystalline silicon substrate can be reduced. Can do.
  • a single crystal silicon substrate made by the CZ (Czochralski) method is often used as a substrate for a solar cell, but since the silicon raw material is melted in a quartz crucible, oxygen is saturated in the substrate. Included. When heat treatment is performed at the electrode firing temperature, stacking faults induced by oxygen atoms are generated and the quality of the substrate is lowered.
  • the heterojunction solar cell is manufactured at a low temperature process of about 200 ° C., the quality of the substrate is lowered. Absent. For this reason, it can be expected that a decrease in substrate quality can be suppressed even for a crystalline silicon substrate that is easily deteriorated by heat.
  • a-Si is usually used for the intrinsic semiconductor layer, but epitaxial growth may occur on the silicon substrate depending on the film forming conditions.
  • the a-Si layer is epitaxially grown on the substrate, defects and strains are likely to occur, so that the passivation effect between the substrate and a-Si is reduced, resulting in a decrease in interface characteristics and a decrease in open circuit voltage.
  • a technique for reducing the substrate temperature at the time of forming the a-Si layer to about 100 to 150 ° C. is disclosed.
  • Patent Document 4 there is also a technique for suppressing lattice growth and improving interface characteristics by causing lattice mismatch by using oxygen at the interface between the a-Si film and the silicon substrate to form a-SiO. It is disclosed.
  • intrinsic oxygen-containing amorphous silicon has a wider gap than ordinary intrinsic amorphous silicon. Therefore, an intrinsic oxygen-containing amorphous silicon (a-SiO (i) layer) is interposed between the silicon substrate and the impurity doped layer by interposing oxygen between the intrinsic semiconductor layer or the silicon substrate and the intrinsic semiconductor layer.
  • a-SiO (i) layer is interposed between the silicon substrate and the impurity doped layer by interposing oxygen between the intrinsic semiconductor layer or the silicon substrate and the intrinsic semiconductor layer.
  • the present invention has been made in view of the above, and an object thereof is to obtain a photovoltaic device excellent in photoelectric conversion efficiency and a method for manufacturing the photovoltaic device.
  • the present invention is a method in which an intrinsic oxygen-containing amorphous silicon layer and an impurity are doped immediately above a single crystal silicon substrate whose surface constitutes a semiconductor layer of one conductivity type.
  • a photovoltaic device in which a conductive amorphous silicon layer and a light-transmitting conductive film are laminated in this order, wherein the intrinsic oxygen-containing amorphous silicon layer has an interface with a single crystal silicon substrate.
  • An epitaxial growth layer grown from the vicinity, and is formed continuously from the epitaxial growth layer inside the intrinsic oxygen-containing amorphous silicon layer and the conductive amorphous silicon layer so as to reach the light-transmitting conductive film It is characterized by comprising crystal grains scattered in
  • the series resistance can be reduced, and a photovoltaic device having excellent photoelectric conversion efficiency can be obtained.
  • FIG. 1 is a diagram showing a schematic cross-sectional structure of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a schematic cross-sectional structure of a main part of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing a flow of a manufacturing process of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 4 is a longitudinal section TEM image.
  • FIG. 5 is a diagram showing the relationship between the height of the first crystal particles and the characteristic value of the solar battery cell.
  • FIG. 6 is a diagram schematically showing a longitudinal section TEM image. (Low magnification)
  • FIG. 1 is a diagram showing a schematic cross-sectional structure of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a schematic cross-sectional structure of a main part of the solar battery cell according to the first embodiment of the present invention.
  • FIG. 3 is a
  • FIG. 7 is a diagram showing a schematic cross-sectional structure of the solar battery cell according to the second embodiment of the present invention.
  • FIG. 8 is a figure which shows the typical cross-section of the principal part of the photovoltaic cell concerning Embodiment 2 of this invention.
  • FIG. 9 is a diagram illustrating a flow of a manufacturing process of the solar battery cell according to the second embodiment of the present invention.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a heterojunction solar battery cell (hereinafter sometimes referred to as a solar battery cell) that is the photovoltaic device according to the first embodiment.
  • This solar cell 10 includes an n-type single crystal silicon substrate 1 and a light-receiving surface side intrinsic oxygen-containing amorphous silicon layer 12 (hereinafter referred to as “light-receiving surface side”) that is sequentially stacked immediately above the light-receiving surface side of the n-type single crystal silicon substrate 1.
  • the solar cell 10 includes a back-side intrinsic oxygen-containing amorphous silicon layer (hereinafter referred to as a back-side a-SiO) that is sequentially laminated on the surface opposite to the light-receiving surface (back-side) of the n-type single crystal silicon substrate 11.
  • a back-side a-SiO back-side intrinsic oxygen-containing amorphous silicon layer
  • an intrinsic oxygen-containing amorphous silicon layer and an amorphous silicon layer refer to a wide concept including a microcrystalline silicon layer.
  • FIG. 2 is a cross-sectional view showing the main part of the configuration of the solar battery cell 10.
  • a thin a-SiO (i) layer 12 a thin p-type amorphous silicon layer 13, and a thin light-receiving surface side translucent conductive film 14 are formed on an n-type single crystal silicon substrate 11.
  • a heterojunction is formed between the n-type single crystal silicon substrate 11 and the thin p-type amorphous silicon layer 13 via the thin a-SiO (i) layer 12.
  • the impurity concentration distribution of the p-type amorphous silicon layer 13 can be freely set, and since the p-type amorphous silicon layer 13 is thin, Carrier recombination and light absorption can be suppressed, and a large short-circuit current can be obtained.
  • the a-SiO (i) layer 12 inserted between the n-type single crystal silicon substrate 11 and the p-type amorphous silicon layer 13 suppresses impurity diffusion between heterojunctions, and has a steep impurity profile. Therefore, a high open circuit voltage can be obtained by forming a good bonding interface.
  • the thin a-SiO (i) layer 12 and the thin p-type amorphous silicon layer 13 can be formed at a low temperature of about 200 ° C., even when the n-type single crystal silicon substrate 11 is thin.
  • the stress generated in the n-type single crystal silicon substrate 11 due to heat and the warp of the n-type single crystal silicon substrate 11 can be reduced.
  • an epitaxial growth layer 21 is formed thinly at the interface between the n-type single crystal substrate 11 and the a-SiO (i) layer 12, and there are first crystal grains 22 having a convex shape thereon. Epitaxial growth at intervals. Then, in the vertical cross section perpendicular to the in-plane direction of the n-type single crystal silicon substrate 11, the apex of the first crystal particle 22 having a convex shape is used as a starting point and the inside of the p-type amorphous silicon layer 13.
  • the second inverted triangular shape that reaches the light-receiving surface side translucent conductive film 14 in the film thickness direction and connects the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14 with low resistance. Crystal grains 23 are formed.
  • the ratio of carbon dioxide gas to silane gas is 0.1 to 5. If the carbon dioxide gas ratio is 0.1 or less, the epitaxial growth layer 21 is formed on the entire a-SiO (i) layer 12, so that the passivation effect is weakened. If the carbon dioxide gas ratio is 5 or more, the epitaxial growth is suppressed. Therefore, the epitaxial growth layer 21 and the first crystal grains 22 are hardly formed, which is not preferable.
  • the epitaxial growth layer 21, the first crystal grain 22 and the a-SiO (i) layer 12 may be formed separately.
  • the epitaxial growth layer 21 can be formed by setting the ratio of carbon dioxide gas to silane gas to be 0.01 to 5
  • the first crystal particles 22 can be formed by setting the ratio of carbon dioxide gas to silane gas to be 0.1 to 10.
  • the a-SiO (i) layer 12 Since the a-SiO (i) layer 12 has a wider gap than the normal p-type amorphous silicon layer 13, the a-SiO (i) layer 12 has an a ⁇ between the n-type single crystal silicon substrate 11 and the p-type amorphous silicon layer 13. Inserting the SiO (i) layer 12 causes resistance when carriers pass through the film due to the potential barrier of the a-SiO (i) layer 12, leading to an increase in series resistance and a decrease in fill factor, resulting in a decrease in photoelectric conversion efficiency. To do.
  • the solar cell 10 it reaches the light-receiving surface side translucent conductive film 14 in the film thickness direction starting from the apex of the first crystal particle 22 having a convex shape upward, and is n-type.
  • Second crystal particles 23 that electrically connect the single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14 are formed to be scattered in the in-plane direction of the n-type single crystal silicon substrate 11. .
  • the shape of the first crystal particle 22 and the second crystal particle 23 in the direction perpendicular to the in-plane of the n-type single crystal silicon substrate 11 is the same as that of the first crystal particle 22 is the n-type single crystal silicon substrate.
  • the second crystal particle 23 has a shape that decreases from the 11 side toward the light-receiving surface side translucent conductive film 14 side, while the second crystal particle 23 is formed from the n-type single crystal silicon substrate 11 side to the light-receiving surface side translucent conductive film 14 side. The shape becomes larger toward.
  • Such a structure is formed in the a-SiO (i) layer 21 by etching the a-SiO (i) layer 12 by hydrogen plasma treatment after the a-SiO (i) layer 12 is formed. This is realized by exposing the apex of the convex portion of one crystal grain 22 and forming the p-type amorphous silicon layer 13 thereon.
  • an a-SiO (i) layer 12 is formed on a single crystal silicon substrate 11 of one conductivity type (n-type), and the a-SiO (i) layer 12 is formed inside.
  • first crystal grains 22 having a convex shape are formed on the epitaxial growth layer 21, and (2) the a-SiO (i) layer 12 is etched by exposure to hydrogen plasma. It is produced by the above process in which the apex of the convex portion of one crystal grain 22 is exposed and (3) the p-type amorphous silicon layer 13 is formed thereon.
  • the second crystal particles that reach the translucent conductive film inside the p-type amorphous silicon layer 13 starting from the convex vertex of the first crystal particles 22 exposed by the hydrogen plasma. 23 is formed.
  • the first crystal particles 22 and the second crystal particles 23 in which a part of the a-SiO (i) layer 12 and the p-type amorphous silicon layer 13 are epitaxially grown and crystallized have an amorphous silicon layer. Lower resistance than quality. Since the second crystal particles 23 are in contact with the light-receiving surface side translucent conductive film 14 in a wide area, the electrical connection between the p-type amorphous silicon layer 13 and the light-receiving surface side translucent conductive film 14 is achieved. Connection is good.
  • the first crystal particles 22 and the second crystal particles 23, which are partially crystallized in the a-SiO (i) layer 12 and the p-type amorphous silicon layer 13, have increased electrical conductivity and potential barriers. Since a reduction effect is obtained, it is possible to suppress an increase in series resistance from the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14 and a decrease in fill factor.
  • a silicon film crystallized by epitaxial growth weakens the passivation effect on the n-type single crystal silicon substrate 11. This is because the lattice mismatch caused by the difference in crystal lattice constant between the n-type single crystal silicon substrate 11 and the epitaxial growth layer 21 causes strain to accumulate as the epitaxial growth layer becomes thicker, and the threshold film thickness at which the epitaxial growth layer 21 causes strain relaxation is increased. This is because a dislocation defect occurs in the epitaxial growth layer 21 beyond the limit.
  • the film thickness of the epitaxial growth layer 21 is formed sufficiently thinner than the above threshold film thickness, dislocation defects due to strain relaxation do not occur. Furthermore, since the epitaxial growth layer 21 contains oxygen atoms and the Si—O bond has a relatively flexible network structure, it has a property that it can easily absorb strain and hardly cause defects. In the solar cell 10, the epitaxial growth layer 21 is mostly covered with the a-SiO (i) layer 12 having a high passivation effect, so that the passivation effect on the n-type single crystal silicon substrate 11 is not reduced. The electrical connection and fill factor between the p-type amorphous silicon layer 13 and the light-receiving surface side translucent conductive film 14 can be improved.
  • FIG. 3 is a flowchart illustrating the method for manufacturing the solar battery cell 10 according to the first embodiment.
  • an n-type single crystal silicon substrate 11 having a resistivity of 1 ⁇ cm, a principal plane orientation of (100), and containing P was prepared.
  • the n-type single crystal silicon substrate 11 has a size of about 10 cm ⁇ 10 cm to 20 cm ⁇ 20 cm and a thickness of about 130 to 200 ⁇ m.
  • the surface of the n-type single crystal silicon substrate 11 is etched by dipping in an alkaline solution, and wire saw damage during slicing is removed. Thereafter, in order to reduce reflection loss by the light confinement structure, irregularities of the texture structure are formed.
  • An alkali solution containing isopropyl alcohol is used as a method for forming textured irregularities (step S1).
  • the texture was formed after the wire saw damage removal process in order to reduce the influence of metal contamination on the wire saw damage, but when the influence of metal contamination on the wire saw is small, n is not performed without removing the wire saw damage.
  • the type single crystal silicon substrate 11 may be etched with an alkaline solution containing isopropyl alcohol to serve as both removal of wire saw damage and formation of texture.
  • RIE reactive ion etching
  • the n-type single crystal silicon substrate 11 is cleaned by RCA cleaning, the surface oxide film is removed with dilute hydrofluoric acid immediately before the film formation, and the RF output is 20 to 100 mW / cm in a plasma CVD chamber of 13.56 to 60 MHz.
  • the epitaxial growth layer 21, the first crystal grains 22, and the a-SiO (i) layer 12 were formed on the light-receiving surface side in an atmosphere with a gas pressure of 400 to 600 Pa. Film formation was performed by flowing 5-100 sccm of monosilane, 500-1000 sccm of hydrogen, and 5-20 sccm of carbon dioxide gas. Carbon dioxide gas is a raw material gas for doping oxygen.
  • the deposition temperature of the epitaxial growth layer 21, the first crystal grain 22, and the a-SiO (i) layer 12 may be a temperature of 250 degrees or less, for example, about 200 degrees.
  • the hydrogen dilution ratio may be 5 or more and 40 or less, for example, the hydrogen dilution ratio may be about 15 (step S2).
  • a hydrogen plasma treatment was performed on the a-SiO (i) layer 12 to etch the surface layer of the a-SiO (i) layer 12.
  • the hydrogen plasma treatment was performed by flowing only 500 to 1000 sccm of hydrogen in an atmosphere with an RF output of 10 to 100 mW / cm 2 , a substrate temperature of 100 to 200 ° C., and a gas pressure of 300 to 1200 Pa.
  • Hydrogen plasma treatment was performed until the convex vertex of the first crystal particle 22 was exposed (step S3).
  • the etching rate by hydrogen plasma for the a-SiO (i) layer 12 is about 0.05 to 0.1 nm / s under the hydrogen plasma conditions of this embodiment, the required hydrogen plasma processing time is the first time.
  • etching is performed by hydrogen plasma.
  • a method may be used in which the surface of the a-SiO (i) layer 12 is oxidized and the oxide layer is then etched away with dilute hydrofluoric acid.
  • a dry oxidation method in which oxygen gas is flowed for heat treatment
  • a wet oxidation method in which oxygen gas is heated through a water bubbler
  • a hydrochloric acid oxidation method in which a slight amount of hydrochloric acid is added to the oxygen gas for heat treatment
  • a method such as a nitric acid oxidation method immersed in a boiling nitric acid solution may be used, it is necessary to form an oxide film at a temperature lower than the film forming temperature of the a-SiO (i) layer 12.
  • a p-type amorphous silicon layer 13 of about 20 nm was formed in a plasma CVD chamber of 13.56 to 60 MHz.
  • Deposition conditions are: RF output 20 to 100 mW / cm 2 , substrate temperature 100 to 200 ° C., gas pressure 400 to 500 Pa, monosilane 5 to 50 sccm, hydrogen 500 to 2000 sccm, diborane 10 to 50 sccm diluted with 1% hydrogen.
  • epitaxial growth was performed in the p-type amorphous silicon layer 13 starting from the apex portion of the convex portion of the first crystal grain 22, and the crystal size increased as it was higher than the bottom portion (the cross section was an inverted triangle). Crystal) (second crystal grain 23) is formed.
  • the first crystal particle 22 on the surface of the n-type single crystal silicon substrate 11 reaches the light-receiving surface side translucent conductive film 14 as a starting point, and the light-receiving surface-side translucent conductivity is reached from the n-type single crystal silicon substrate 11.
  • An epitaxial growth layer 21, first crystal grains 22, and second crystal grains 23 that electrically connect up to the film 14 with low resistance are formed (step S4).
  • an n-type amorphous silicon layer 17 of about 20 nm was formed in a plasma CVD chamber of 13.56 to 60 MHz, and a BSF structure was formed on the back side of the substrate.
  • Film formation conditions are RF output 20 to 100 mW / cm 2 , substrate temperature 100 to 200 ° C., gas pressure 400 to 600 Pa, and monosilane 5 to 50 sccm, hydrogen 50 to 200 sccm, and phosphine 10 to 50 sccm diluted with 1% hydrogen. (Step S7).
  • annealing (forming gas annealing) is performed at 200 ° C. for 10 minutes in an inert gas atmosphere containing 5% hydrogen.
  • annealing below the temperature at which the a-SiO (i) layer 12, the p-type amorphous silicon layer 13, and the n-type amorphous silicon film 17 are formed, hydrogen at the substrate interface of the n-type single crystal silicon substrate 11 is obtained. It is possible to improve the recombination suppressing effect by (step S8).
  • a light-receiving surface side translucent conductive film 14 made of indium tin oxide (ITO) having a thickness of about 70 nm to 90 nm is formed on the entire surface of the p-type amorphous silicon layer 13 by sputtering.
  • a back-side translucent conductive film 18 made of indium tin oxide (ITO) having a thickness of about 70 nm to 90 nm is formed on the entire surface of the n-type amorphous silicon layer 17 by sputtering (step S9).
  • a silver electrode is formed on the light receiving surface side translucent conductive film 14 by screen printing and heated to form the light receiving surface side collecting electrode 15 (step S10). Further, the back electrode 19 is formed by forming silver with a film thickness of about 100 nm on the entire surface of the back-side translucent conductive film 18 by sputtering (step S11).
  • the heterojunction solar cell 10 according to the first embodiment is manufactured.
  • Example 1 a heterojunction solar cell was produced by the above process.
  • a conventional heterojunction solar cell was produced by the same process as described above except that the hydrogen plasma treatment was not performed after the a-SiO (i) layer 12 was formed, and used as a sample of Comparative Example 1.
  • the epitaxial growth reached from the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14. The formed crystal particles were not seen.
  • the vertical cross section perpendicular to the in-plane direction of the n-type single crystal silicon substrate 11 has an upwardly convex shape.
  • the light-receiving surface side translucent conductive film 14 is reached, and the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14 is electrically connected.
  • the second crystal grain 23 formed by the inverted triangular epitaxial growth connected to the low resistance was confirmed.
  • FIG. 4 is a vertical cross-sectional TEM image of the sample of Example 1.
  • An epitaxial growth layer 21 is formed on the n-type single crystal silicon substrate 11, and in the a-SiO (i) layer 12 thereabove, first crystal particles 22 having an upwardly convex shape are formed.
  • second crystal particles 23 having an inverted triangle are formed starting from the apex of the convex portion of the first crystal particles 22.
  • Such a shape is achieved by selecting the formation conditions of the a-SiO (i) layer 12 and the p-type amorphous silicon layer 13.
  • the epitaxial growth layer 21 is epitaxially grown reflecting the crystal lattice arrangement of the n-type single crystal silicon substrate 11 serving as a base.
  • the lattice constant of the epitaxial growth layer 21 changes. Therefore, epitaxial growth that matches the lattice constant of the n-type single crystal silicon substrate 11 becomes difficult, and the epitaxial growth gradually changes to amorphous growth.
  • the first crystal grains 22 in the a-SiO (i) layer 12 are formed by a process of transition from epitaxial growth to amorphous layer growth as described above.
  • the first crystal particle 22 having a convex shape is a- such that the growth rate in the (111) direction is high in the n-type single crystal silicon substrate 11 whose principal surface has a (100) plane orientation. It can be formed by using the formation conditions of the SiO (i) layer 12. Similarly, for the inverted triangular second crystal particles 23 in the p-type amorphous silicon layer 13, the first crystal is formed by using a formation condition that increases the growth rate in the (111) direction. Inverted triangular second crystal particles 23 starting from the apexes of the convex portions of the particles 22 can be formed.
  • FIG. 5 is a diagram showing the relationship with the characteristic value of the solar battery cell when the height of the first crystal particle 22 (indicated as t in the figure) is changed.
  • a characteristic value of the solar battery cell an open circuit voltage (Voc), a fill factor (FF), and a conversion efficiency ( ⁇ ) are described.
  • Voc open circuit voltage
  • FF fill factor
  • ⁇ conversion efficiency
  • normalization was performed with the characteristic value of the solar battery cell obtained when the height (t) of the first crystal particle 22 was 1 nm as 1.00.
  • the solar battery cell 10 in which the height t of the first crystal particle 22 was changed was produced according to the process of Example 1.
  • the height t of the first crystal particles 22 was adjusted by changing the flow rate ratio of carbon dioxide gas to silane gas under the film-forming conditions of the a-SiO (i) layer 12. For example, when the flow rate of the carbon dioxide gas is increased, epitaxial growth is suppressed, so that the height t of the first crystal particles 22 is suppressed low. On the other hand, when the flow rate of the carbon dioxide gas is decreased, the height t of the first crystal particle 22 is increased. Solar cells were produced by changing the flow rate ratio of carbon dioxide gas to silane gas in the range of 0.1 to 10.
  • the height t of the first crystal particles 22 is preferably 2 nm or more and 9 nm or less, more preferably 3 nm or more and 7 nm or less.
  • the height t of the first crystal particle 22 exceeds 9 nm, dislocation is likely to occur inside the first crystal particle 22 due to strain relaxation, which adversely affects the open circuit voltage.
  • the increase in the thickness of the a-SiO (i) layer 12 affects the fill factor, so that the effect is weak when applied to the solar battery cell of the present embodiment.
  • the thickness of the a-SiO (i) layer 12 is also reduced at the same time and the passivation performance is weakened. Therefore, when applied to the solar battery cell of this embodiment. The effect is weak.
  • Table 1 is a characteristic table of a solar cell that evaluates the optimum value of the distance between adjacent first crystal grains 22.
  • the solar battery cell 10 in which the distance between adjacent first crystal particles 22 was changed was produced according to the process of Example 1.
  • the distance between adjacent first crystal grains 22 was adjusted by changing the film formation substrate temperature of the a-SiO (i) layer 12. For example, when the deposition substrate temperature is raised, the distance between adjacent first crystal grains 22 can be increased. On the other hand, when the deposition substrate temperature is lowered, the distance between adjacent first crystal grains 22 can be reduced.
  • the solar battery cell 10 was produced by changing the deposition substrate temperature in the range of 140 to 240 ° C.
  • FIG. 6 is a schematic diagram of a vertical cross-sectional TEM image of a solar battery cell having good conversion efficiency.
  • the interface between the p-type amorphous silicon layer 13 and the a-SiO (i) layer 12 cannot be identified from the TEM image, it penetrates the a-SiO (i) layer 12 and the p-type amorphous silicon layer 13 vertically.
  • a plurality of crystal grains (formed by the epitaxial growth of the second crystal grains 23 starting from the apexes of the first crystal grains 22) confirmed in the TEM image of FIG. 4 can be seen.
  • the distance between adjacent layers is 10 nm or less, defects that are likely to be generated due to overlapping of crystals grown from different growth regions, and the effect on the conversion efficiency of the solar battery cell is weakened.
  • the distance between adjacent portions is too large, ie, 300 nm or more, the number of crystal particles serving as a current path is reduced, and thus the effect on the conversion efficiency of the solar battery cell is reduced.
  • the inverted triangular second crystal particles 23 formed in the p-type amorphous silicon layer 13 can be formed by using film forming conditions that increase the growth rate in the (111) direction.
  • the shape is such that the translucent conductive film is in contact with an area that is 10 times or more wider than the starting point. Therefore, by using the photovoltaic device according to the present embodiment, the solar cell to which the a-SiO (i) layer 12 that causes a decrease in the curvature factor (FF) due to high resistance can be obtained but the resistance is high can be obtained. Also in the battery, good solar cell characteristics can be obtained.
  • FIG. 7 schematically shows a cross-sectional structure of a heterojunction solar cell that is a photovoltaic device according to the second embodiment.
  • symbol is attached
  • This solar cell 20 includes an intrinsic amorphous silicon layer (hereinafter referred to as an a-Si (i) layer 71 containing no oxygen) between the a-SiO (i) layer 12 and the p-type amorphous silicon layer 13. ) Is inserted, which is different from the solar battery cell 10.
  • an intrinsic amorphous silicon layer hereinafter referred to as an a-Si (i) layer 71 containing no oxygen
  • a solar cell 20 includes an n-type single crystal silicon substrate 11 and a-SiO (sequentially stacked immediately above the light-receiving surface side of the n-type single crystal silicon substrate 11.
  • a layer 12 an a-Si (i) layer 71, a p-type amorphous silicon layer 13, a light-receiving surface side translucent conductive film 14, and a light-receiving surface side collector electrode 15.
  • the solar battery cell 20 includes an a-SiO (i) layer 16 and an a-Si (i) layer 72 that are sequentially stacked on the surface opposite to the light receiving surface side (back surface) of the n-type single crystal silicon substrate 11.
  • an n-type amorphous silicon layer 17 doped with a high concentration of impurities, a back-side translucent conductive film 18 and a back-side electrode 19 are provided.
  • the intrinsic oxygen-containing amorphous silicon layer and the amorphous silicon layer are broad concepts including a microcrystalline silicon layer.
  • FIG. 8 shows a cross-sectional view of the main part showing the configuration of the solar battery cell 20.
  • a thin a-SiO (i) layer 12 a thin a-Si (i) layer 71, a thin p-type amorphous silicon layer 13 and a thin film are formed on an n-type single crystal silicon substrate 11.
  • the light receiving surface side translucent conductive film 14 is laminated in this order.
  • a heterojunction is formed between the n-type single crystal silicon substrate 11 and the thin p-type amorphous silicon layer 13 via the a-SiO (i) layer 12 and the a-Si (i) layer 71.
  • an a-Si (i) layer 71 is formed thinly with a thickness of about 0.5 to 2 nm, and the a-Si (i) layer In 71, third crystal grains 73 are formed which are epitaxially grown starting from the apex of the convex portions of the first crystal grains 22. Furthermore, in the p-type amorphous silicon layer 13 formed thereon, the second crystal grain 23 is formed which is epitaxially grown starting from the upper part of the third crystal grain 73.
  • the third crystal particle 73 and the third crystal particle 73 start from the apex of the convex portion of the first crystal particle 22 having a convex shape upward.
  • the second crystal grains 23 are sequentially formed by epitaxial growth, reach the light-receiving surface side translucent conductive film 14 in the film thickness direction, and electrically travel from the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14.
  • the crystal layers are connected to each other with low resistance.
  • the a-SiO (i) layer 21 is formed, the a-SiO (i) layer is etched by hydrogen plasma treatment to expose the tops of the convex portions of the first crystal grains 22, and In addition, the a-Si (i) layer 71 and the p-type amorphous silicon layer 13 are sequentially formed.
  • FIG. 9 is a flowchart illustrating a method for manufacturing the solar battery cell 20 according to the second embodiment.
  • the difference between the method according to the present embodiment and the method according to the first embodiment is that the a-SiO (i) layers 12 and 16 are etched by hydrogen plasma treatment on both the light receiving surface side and the back surface side.
  • Step S3-2 Step of forming a-Si (i) layers 71 and 72 prior to the formation of the conductive amorphous silicon layer after the apex of the convex portion of one crystal grain 22 is exposed
  • Step S6-2 Step of forming a-Si (i) layers 71 and 72 prior to the formation of the conductive amorphous silicon layer after the apex of the convex portion of one crystal grain 22 is exposed.
  • Others are performed in accordance with the method of the first embodiment.
  • an n-type single crystal silicon substrate 11 having a resistivity of 1 ⁇ cm, a plane orientation of the main surface of (100), and containing P was prepared.
  • the n-type single crystal silicon substrate 11 has dimensions of about 10 cm ⁇ 10 cm to 20 cm ⁇ 20 cm and a thickness of about 130 to 200 ⁇ m.
  • the surface of the n-type single crystal silicon substrate 11 is etched by dipping in an alkaline solution, and wire saw damage during slicing is removed. Thereafter, in order to reduce reflection loss by the light confinement structure, irregularities of the texture structure are formed.
  • An alkali solution containing isopropyl alcohol is used as a method for forming textured irregularities (step S1).
  • the texture was formed after the wire saw damage removal process in order to reduce the influence of metal contamination on the wire saw damage, but when the influence of metal contamination on the wire saw is small, n is not performed without removing the wire saw damage.
  • Etching the type single crystal silicon substrate 11 with an alkaline solution containing isopropyl alcohol may serve to remove wire saw damage and to form a texture.
  • RIE reactive ion etching
  • the n-type single crystal silicon 11 is cleaned by RCA cleaning, the surface oxide film is removed with dilute hydrofluoric acid immediately before the film formation, and the RF output is 20 to 100 mW / cm 2 in a plasma CVD chamber of 13.56 to 60 MHz.
  • the epitaxial growth layer 21, the first crystal grains 22, and the a-SiO (i) layer 12 were formed on the light receiving surface side in an atmosphere with a gas pressure of 400 to 600 Pa. Film formation was performed by flowing 10-100 sccm of monosilane, 500-1000 sccm of hydrogen, and 5-20 sccm of carbon dioxide gas. Carbon dioxide gas is a raw material gas for doping oxygen.
  • the deposition temperature of the epitaxial growth layer 21, the first crystal grain 22, and the a-SiO (i) layer 12 may be a temperature of 250 degrees or less, for example, about 200 degrees.
  • the epitaxial growth layer 21 is more easily formed when the hydrogen dilution ratio of monosilane is higher, and the hydrogen dilution ratio may be 5 or more and 40 or less, for example, the hydrogen dilution ratio may be about 15 (step S2).
  • a hydrogen plasma treatment was performed on the a-SiO (i) layer 12 to etch the surface layer of the a-SiO (i) layer 12.
  • the hydrogen plasma treatment was performed by flowing only 500 to 1000 sccm of hydrogen in an atmosphere with an RF output of 10 to 100 mW / cm 2 , a substrate temperature of 100 to 200 ° C., and a gas pressure of 300 to 1200 Pa. Hydrogen plasma treatment was performed until the convex vertex of the first crystal particle 22 was exposed (step S3-1).
  • etching is performed by hydrogen plasma.
  • a method may be used in which the surface of the a-SiO (i) layer 12 is oxidized and the oxide layer is then etched away with dilute hydrofluoric acid.
  • a dry oxidation method in which oxygen gas is flowed for heat treatment
  • a wet oxidation method in which oxygen gas is heated through a water bubbler
  • a hydrochloric acid oxidation method in which a slight amount of hydrochloric acid is added to the oxygen gas for heat treatment
  • a method such as a nitric acid oxidation method immersed in a boiling nitric acid solution may be used, it is necessary to form an oxide film at a temperature lower than the film forming temperature of the a-SiO (i) layer 12.
  • the heat treatment is performed above the film formation temperature of the a-SiO (i) layer 12, the hydrogen atoms in the a-SiO (i) layer 12 are desorbed and the density of dangling bonds increases, so the passivation effect is weakened. .
  • an a-Si (i) layer 71 was formed at about 0.5 to 2 nm in a plasma CVD chamber of 13.56 to 60 MHz. It was formed on the light receiving surface side in an atmosphere with an RF output of 20 to 100 mW / cm 2 and a gas pressure of 400 to 600 Pa. A film was formed by flowing 5-100 sccm of monosilane and 500-1000 sccm of hydrogen. At this time, the third crystal particle 73 is formed in the a-Si (i) layer 71 starting from the first crystal particle 22 (step S3-2).
  • a p-type amorphous silicon layer 13 having a thickness of about 20 nm was formed in a plasma CVD chamber of 13.56 to 60 MHz.
  • Deposition conditions are: RF output 20 to 100 mW / cm 2 , substrate temperature 100 to 200 ° C., gas pressure 400 to 500 Pa, monosilane 5 to 50 sccm, hydrogen 500 to 2000 sccm, diborane 10 to 50 sccm diluted with 1% hydrogen. Flowed to form a film.
  • epitaxial growth occurred in the p-type amorphous silicon layer 13 starting from the upper part of the third crystal grain 73, and the crystal size became larger as it became higher than the bottom (the cross section was similar to an inverted triangle). Crystal) (second crystal grain 23) is formed.
  • the first crystal particle 22 on the surface of the n-type single crystal silicon substrate 11 reaches the light-receiving surface side translucent conductive film 14 as a starting point, and the light-receiving surface-side translucent conductivity is reached from the n-type single crystal silicon substrate 11.
  • An epitaxial growth layer 21, first crystal grains 22, and second crystal grains 23 that electrically connect up to the film 14 with low resistance are formed (step S4).
  • an a-SiO (i) layer 12 is sequentially formed on the opposite surface of the substrate in the same manner as the light-receiving surface side, and then hydrogen plasma treatment is performed to obtain a-Si.
  • (I) Layer 71 was formed. Each processing condition was formed under the same conditions as the film forming condition and hydrogen plasma condition formed on the light receiving surface (steps S5, 6-1 and 6-2).
  • an n-type amorphous silicon film 17 having a thickness of about 20 nm was formed in a plasma CVD chamber of 13.56 to 60 MHz, and a BSF structure was formed on the back side of the substrate.
  • the film formation conditions are: RF output 20-100 mW / cm 2 , substrate temperature 100-200 ° C., gas pressure 400-600 Pa, monosilane 5-50 sccm, hydrogen 50-200 sccm, hydrogen diluted to 1% phosphine 10-50 sccm (Step S7).
  • annealing (forming gas annealing) is performed at 200 ° C. for 10 minutes in an inert gas atmosphere containing 5% hydrogen.
  • annealing below the temperature at which the a-SiO (i) layer 12, the a-Si (i) layer 71, the p-type amorphous silicon layer 13, and the n-type amorphous silicon film 17 are formed, an n-type single layer is obtained.
  • the recombination suppressing effect by hydrogen at the substrate interface of the crystalline silicon substrate 11 can be improved (step S8).
  • a light-receiving surface side translucent conductive film 14 made of indium tin oxide (ITO) having a thickness of about 70 nm to 90 nm is formed on the entire surface of the p-type amorphous silicon layer 13 by sputtering.
  • a back-side translucent conductive film 18 made of indium tin oxide (ITO) having a thickness of about 70 nm to 90 nm is formed on the entire surface of the n-type amorphous silicon layer 17 by sputtering (step S9).
  • a silver electrode is formed on the light receiving surface side translucent conductive film 14 by screen printing and heated to form the light receiving surface side collecting electrode 15 (step S10). Further, the back electrode 19 is formed by forming silver with a film thickness of about 100 nm on the entire surface of the back-side translucent conductive film 18 by sputtering (step S11).
  • the heterojunction solar cell 20 according to the second embodiment is manufactured.
  • Example 1 As Example 1, a solar battery cell 10 according to Embodiment 1 was produced. The flow of the manufacturing method followed FIG. The solar cell 10 thus produced was evaluated for current-voltage characteristics by irradiation with light of 100 mW / cm 2 in the AM1.5 spectrum.
  • Example 2 As Example 2, a solar battery cell according to Embodiment 2 was produced. The flow of the manufacturing method followed FIG. About the component formed by the manufacturing method common to the photovoltaic cell concerning Embodiment 1, it formed similarly to Example 1. FIG. The solar cell 20 thus produced was evaluated for current-voltage characteristics by irradiation with light of 100 mW / cm 2 in the AM1.5 spectrum. As a result, a characteristic value of the solar cell almost equivalent to that of Example 1 was obtained.
  • Comparative Example 1 As Comparative Example 1, a solar battery cell manufactured by the same manufacturing method as in Example 1 was manufactured except that the hydrogen plasma treatment was not performed in Embodiment 1. The solar cell thus produced was evaluated for current-voltage characteristics by irradiation with light of 100 mW / cm 2 in the AM1.5 spectrum.
  • ⁇ Comparative example 2> As Comparative Example 2, a solar cell produced by the same production method as in Example 2 was produced, except that in Example 2, the hydrogen plasma treatment was not performed after the a-SiO (i) layer 12 was formed. The solar cell thus produced was evaluated for current-voltage characteristics by irradiation with light of 100 mW / cm 2 in the AM1.5 spectrum.
  • Table 2 shows that higher conversion efficiency ⁇ was obtained for both Example 1 and Example 2 compared to Comparative Example 1 and Comparative Example 2.
  • the second crystal that reaches the light-receiving surface side translucent conductive film 14 starts from the convex vertex of the first crystal grain 22 formed on the epitaxial growth layer 21 on the n-type single crystal silicon substrate 11.
  • the particles 23 or the third crystal particles 73 By forming the particles 23 or the third crystal particles 73, a path of current generated in the solar cell is formed, and the series resistance from the n-type single crystal silicon substrate 11 to the light-receiving surface side translucent conductive film 14 is formed. It can be said that this is because of the reduction.
  • an n-type single crystal silicon substrate is used as a semiconductor substrate having a one-conductivity-type semiconductor layer on the surface, but the surface layer only needs to constitute a one-conductivity-type semiconductor layer. It is not always necessary to use a bulk single crystal silicon substrate.
  • the% in the gas dilution ratio such as the hydrogen dilution rate is mol%.
  • the photovoltaic device and the manufacturing method thereof according to the present invention it is possible to reduce the series resistance due to the potential barrier, and thus, particularly to the photovoltaic device that requires high conversion efficiency. It is valid.
  • Heterojunction solar cells (solar cells) 11 n-type single crystal silicon substrate 12 intrinsic oxygen-containing amorphous silicon layer (a-SiO (i) layer) 13 p-type amorphous silicon layer 14 light-receiving surface-side transparent conductive film 15 light-receiving surface-side collecting electrode 16 intrinsic oxygen-containing amorphous silicon layer (a-SiO (i) layer) 17 n-type amorphous silicon layer 18 back side translucent conductive film 19 back electrode 21 epitaxial growth layer 22 first crystal grain 23 second crystal grain 71 intrinsic oxygen-containing amorphous silicon layer (a-Si (i)) layer) 72 Intrinsic oxygen-containing amorphous silicon layer (a-Si (i) layer) 73 Third crystal grain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　表面に一導電型の半導体層を有する単結晶シリコン基板１１の直上に、真性酸素含有非晶質シリコン層１２と、不純物ドープのなされた導電性非晶質シリコン層１３と、透光性導電膜１４とがこの順で積層された光起電力装置であって、前記真性酸素含有非晶質シリコン層１２の内部において単結晶シリコン基板１１界面付近にエピタキシャル成長層が形成され、前記真性酸素含有非晶質シリコン層１２と前記導電性非晶質シリコン層１３の内部に、エピタキシャル成長層から連続的に形成され、前記透光性導電膜１４に達するまで結晶粒子２２，２３が点在している。

Description

光起電力装置およびその製造方法
　本発明は、光起電力装置およびその製造方法、特にへテロ接合を有する光起電力装置およびその製造方法に関する。
　従来の一般的な結晶シリコン太陽電池の形成に際しては、厚さが２００μｍ程度のｐ型結晶シリコン基板を用いて、光吸収率を高める表面テクスチャー、ｎ型不純物拡散層、反射防止膜および表面電極（例えば、櫛型銀電極）が該ｐ型結晶シリコン基板の受光面側に順次形成される。また、裏面電極（例えば、アルミニウム（Ａｌ）電極）がスクリーン印刷によって該ｐ型結晶シリコン基板の非受光面側（裏面側）に形成される。そして、これらの電極を焼成することによって結晶シリコン太陽電池が製造される。
　この焼成では、表面電極および裏面電極の溶媒分が揮発すると共に、該ｐ型結晶シリコン基板の受光面側において櫛型Ａｇ電極が反射防止膜を突き破ってｎ型不純物拡散層に接続される。また、この焼成において、該ｐ型結晶シリコン基板の非受光面側においてＡｌ電極の一部のＡｌが該ｐ型結晶シリコン基板に拡散して裏面電界層（ＢＳＦ：ＢＡＣＫ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ）が形成される。
　このＢＳＦ層は、ｐ型結晶シリコン基板との接合面で内部電界を形成して、該ＢＳＦ層近傍で発生した少数キャリアをｐ型結晶シリコン基板内部へ押し戻し、Ａｌ電極近傍でのキャリア再結合を抑制する効果を有する。しかし、この拡散により形成されるＢＳＦ層の膜厚は、適度なドーパント濃度を持つ熱プロセスを用いて形成すると数百ｎｍ～数μｍの厚い膜厚となり、ＢＳＦ層内での再結合による開放電圧低下や光吸収による短絡電流の低下を生じる。
　たとえば特許文献１～特許文献３には、結晶シリコン基板に薄い真性半導体薄膜（ｉ層）を介して薄膜の不純物ドープシリコン層からなる接合或いはＢＳＦ層を形成するヘテロ接合太陽電池の技術が記載されている。不純物ドープシリコン層を薄膜で形成することにより、不純物ドープシリコン層の不純物濃度分布を自由に設定することができる。また、不純物ドープシリコン層が薄いため膜中でのキャリアの再結合や光吸収を抑制することができ、大きい短絡電流が得られる。また、結晶シリコン基板と不純物ドープシリコン層との間に挿入した真性半導体層はヘテロ接合間の不純物拡散を抑制し、急峻な不純物プロファイルをもつ接合を形成することができるため、良好な接合界面形成により高い開放電圧を得ることができる。
　さらに真性半導体薄膜および不純物ドープシリコン層は２００℃程度の低温で形成できるため、結晶シリコン基板の厚みが薄い場合においても、熱により結晶シリコン基板に生じるストレスや、結晶シリコン基板の反りを低減することができる。また、太陽電池用の基板として、ＣＺ（チョクラルスキー）法によって作られる単結晶シリコン基板を用いることが多いが、ＣＺ法は石英るつぼでシリコン原料を溶融するため、基板中に酸素が飽和濃度まで含まれる。電極焼成温度で熱処理すると、酸素原子に誘起された積層欠陥が発生し基板の品質を低下させるが、ヘテロ接合太陽電池は２００℃程度の低温プロセスで製造されるため基板の品質を低下させることはない。このため、熱により劣化しやすい結晶シリコン基板に対しても基板品質の低下を抑制できることが期待できる。
　上記のヘテロ接合太陽電池において、真性半導体層には通常ａ－Ｓｉが用いられるが、成膜条件に依存してシリコン基板にエピタキシャル成長を生じることがある。ａ－Ｓｉ層が基板にエピタキシャル成長した場合、欠陥や歪を生じやすいために基板とａ－Ｓｉのパッシベーション効果が低下し、界面特性の低下、及び開放電圧の低下を招く。これらのエピタキシャル成長層形成による界面特性低下を防ぐため、ａ－Ｓｉ層形成時の基板温度を１００～１５０℃程度の低温とする技術が開示されている。
　また、特許文献４に示すようにａ－Ｓｉ膜とシリコン基板の界面に酸素を介在させてａ－ＳｉＯとすることにより格子不整合を生じさせ、エピタキシャル成長を抑制するとともに界面特性を向上させる技術も開示されている。
特許第２１３２５２７号明細書 特許第２６１４５６１号公報 特許第３４６９７２９号公報 特許第４０７０４８３号公報
　しかしながら、真性酸素含有非晶質シリコンは通常の真性非晶質シリコンよりもワイドギャップである。このため、真性半導体層或いはシリコン基板と真性半導体層との間に酸素を介在させて、シリコン基板と不純物ドープ層との間に真性酸素含有非晶質シリコン（ａ－ＳｉＯ（ｉ）層）を挿入すると、ａ－ＳｉＯ（ｉ）層のポテンシャル障壁によりキャリアが膜を通り抜ける際に抵抗を生じる。このため、上記従来の技術によれば、直列抵抗の増加およびフィルファクターの低下につながり、光電変換効率が低下する、という問題があった。
　本発明は、上記に鑑みてなされたものであって、光電変換効率に優れた光起電力装置およびその製造方法を得ることを目的とする。
　上述した課題を解決し、目的を達成するため、本発明は、表面が一導電型の半導体層を構成する単結晶シリコン基板の直上に、真性酸素含有非晶質シリコン層と、不純物ドープのなされた導電性非晶質シリコン層と、透光性導電膜とがこの順で積層された光起電力装置であって、前記真性酸素含有非晶質シリコン層の内部に単結晶シリコン基板との界面付近から成長したエピタキシャル成長層を備え、前記真性酸素含有非晶質シリコン層および前記導電性非晶質シリコン層の内部に、前記エピタキシャル成長層から連続的に形成され、前記透光性導電膜に達するように点在する結晶粒子を備えたことを特徴とする。
　本発明によれば、直列抵抗の低減をはかることができ、光電変換効率に優れた光起電力装置が得られる、という効果を奏する。
図１は、本発明の実施の形態１にかかる太陽電池セルの模式的断面構造を示す図である。 図２は、本発明の実施の形態１にかかる太陽電池セルの、要部の模式的断面構造を示す図である。 図３は、本発明の実施の形態１にかかる太陽電池セルの製造プロセスのフローを示す図である。 図４は、縦断面ＴＥＭ画像である。 図５は、第１の結晶粒子の高さと太陽電池セルの特性値との関係を示す図である。 図６は、縦断面ＴＥＭ画像を模式化した図である。（低倍率） 図７は、本発明の実施の形態２にかかる太陽電池セルの模式的断面構造を示す図である。 図８は、本発明の実施の形態２にかかる太陽電池セルの、要部の模式的断面構造を示す図である。 図９は、本発明の実施の形態２にかかる太陽電池セルの製造プロセスのフローを示す図である。
　以下に、本発明にかかる光起電力装置およびその製造方法、光起電力モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解を容易にするため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
実施の形態１．
　図１は、実施の形態１にかかる光起電力装置であるヘテロ接合太陽電池セル（以下、太陽電池セルと呼ぶ場合がある）の構成を模式的に示す断面図である。この太陽電池セル１０は、ｎ型単結晶シリコン基板１と、このｎ型単結晶シリコン基板１の受光面側の直上に順次積層された受光面側真性酸素含有非晶質シリコン層１２（以下、ａ－ＳｉＯ（ｉ）層１２と呼ぶ）、導電性非晶質シリコン層として不純物ドープのなされたｐ型非晶質シリコン層１３、受光面側透光性導電膜１４および受光面側集電電極１５を備える。また、太陽電池セル１０は、ｎ型単結晶シリコン基板１１の受光面側とは反対側（裏面）の表面に順次積層された裏面側真性酸素含有非晶質シリコン層（以下裏面側ａ－ＳｉＯ（ｉ）層）１６、導電性非晶質シリコン層として高濃度に不純物ドープのなされたｎ型非晶質シリコン層１７、裏面側透光性導電膜１８および裏面電極１９を備える。また、本実施の形態において、真性酸素含有非晶質シリコン層、非晶質シリコン層は、微結晶シリコン層も含む広い概念を指すものとする。
　図２は、太陽電池セル１０の構成を示す要部断面図である。太陽電池セル１０では、ｎ型単結晶シリコン基板１１上に、薄膜のａ－ＳｉＯ（ｉ）層１２、薄膜のｐ型非晶質シリコン層１３と薄膜の受光面側透光性導電膜１４とがこの順で積層形成されている。これにより、薄いａ－ＳｉＯ（ｉ）層１２を介してｎ型単結晶シリコン基板１１と薄膜のｐ型非晶質シリコン層１３とのヘテロ接合が形成されている。ｐ型非晶質シリコン層１３を薄膜で成膜することにより、ｐ型非晶質シリコン層１３の不純物濃度分布を自由に設定でき、また、ｐ型非晶質シリコン層１３が薄いため膜中でのキャリアの再結合や光吸収を抑制することができ、大きい短絡電流が得られる。また、ｎ型単結晶シリコン基板１１とｐ型非晶質シリコン層１３との間に挿入したａ－ＳｉＯ（ｉ）層１２はヘテロ接合間の不純物拡散を抑制し、急峻な不純物プロファイルをもつ接合を形成することができるため、良好な接合界面形成により高い開放電圧を得ることができる。
　また、薄膜のａ－ＳｉＯ（ｉ）層１２、および薄膜のｐ型非晶質シリコン層１３は２００℃程度の低温で成膜できるため、ｎ型単結晶シリコン基板１１の厚みが薄い場合においても、熱によりｎ型単結晶シリコン基板１１に生じるストレスや、ｎ型単結晶シリコン基板１１の反りを低減することができる。また、熱により劣化しやすいｎ型単結晶シリコン基板１１に対しても基板品質の低下を抑制することができる。
　また、ｎ型単結晶基板１１とａ－ＳｉＯ（ｉ）層１２との界面には、エピタキシャル成長層２１が薄く形成され、その上に、上に凸の形状をした第１の結晶粒子２２がある間隔でエピタキシャル成長している。そして、ｎ型単結晶シリコン基板１１の面内方向に垂直な縦断面において、上に凸の形状をした第１の結晶粒子２２の頂点を起点として、ｐ型非晶質シリコン層１３の内部に、膜厚方向に受光面側透光性導電膜１４まで達してｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に低抵抗で接続する逆三角形状の第２の結晶粒子２３が形成されている。
　このようなエピタキシャル成長層２１および第１の結晶粒子２２を形成するには、シランガスに対する炭酸ガスの比率を０．１～５とすることによって形成されるのが望ましい。炭酸ガスの比率を０．１以下にすると、エピタキシャル成長層２１がａ－ＳｉＯ（ｉ）層１２の全体に形成されるためパッシベーション効果が弱まり、また、炭酸ガスの比率を５以上とすると、エピタキシャル成長が抑制されるため、エピタキシャル成長層２１および第１の結晶粒子２２が形成されにくくなるので好ましくない。
　また、エピタキシャル成長層２１と、第１の結晶粒子２２およびａ－ＳｉＯ（ｉ）層１２は別々に形成してもよい。たとえば、エピタキシャル成長層２１は、シランガスに対する炭酸ガスの比率を０．０１～５とし、第１の結晶粒子２２は、シランガスに対する炭酸ガスの比率を０．１～１０とすれば形成できる。
　ａ－ＳｉＯ（ｉ）層１２は、通常のｐ型非晶質シリコン層１３よりもワイドギャップであるため、ｎ型単結晶シリコン基板１１とｐ型非晶質シリコン層１３との間にａ－ＳｉＯ（ｉ）層１２を挿入すると、ａ－ＳｉＯ（ｉ）層１２のポテンシャル障壁によりキャリアが膜を通り抜ける際に抵抗を生じ、直列抵抗の増加およびフィルファクターの低下につながり、光電変換効率が低下する。
　しかしながら、本実施の形態にかかる太陽電池セル１０では、上に凸形状の第１の結晶粒子２２の頂点部を起点として膜厚方向に受光面側透光性導電膜１４まで達して、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に接続する第２の結晶粒子２３が、ｎ型単結晶シリコン基板１１の面内方向において点在して形成されている。また、ｎ型単結晶シリコン基板１１の面内に対して垂直方向における、第１の結晶粒子２２ならびに第２の結晶粒子２３の形状は、第１の結晶粒子２２は、ｎ型単結晶シリコン基板１１側から受光面側透光性導電膜１４側に向かって小さくなる形状である一方、第２の結晶粒子２３は、ｎ型単結晶シリコン基板１１側から受光面側透光性導電膜１４側に向かって大きくなる形状とされている。
　このような構造は、ａ－ＳｉＯ（ｉ）層１２形成後、水素プラズマ処理によってａ－ＳｉＯ（ｉ）層１２をエッチングして、ａ－ＳｉＯ（ｉ）層２１の内部に形成される、第１の結晶粒子２２の凸部頂点部を露出させ、その上にｐ型非晶質シリコン層１３を形成することで実現される。つまり、かかる光起電力装置は、（１）一導電型（ｎ型）の単結晶シリコン基板１１上にａ－ＳｉＯ（ｉ）層１２を形成し、ａ－ＳｉＯ（ｉ）層１２の内部にｎ型単結晶シリコン基板１１側から順に、エピタキシャル成長層２１、上に凸形状の第１の結晶粒子２２を形成、（２）水素プラズマに曝してａ－ＳｉＯ（ｉ）層１２をエッチングし、第１の結晶粒子２２の凸部の頂点部を露出、（３）その上にｐ型非晶質シリコン層１３を形成、という以上のプロセスによって作製されることを特徴とする。ここでは、水素プラズマによって露出された第１の結晶粒子２２の凸部頂点を起点として、前記ｐ型非晶質シリコン層１３の内部に、透光性導電膜にまで到達する第２の結晶粒子２３が形成される。
　ａ－ＳｉＯ（ｉ）層１２中およびｐ型非晶質シリコン層１３中の一部がエピタキシャル成長して結晶化した第１の結晶粒子２２、および第２の結晶粒子２３は、シリコン層が非晶質の場合よりも低抵抗となる。そして、この第２の結晶粒子２３は受光面側透光性導電膜１４に広い面積で接触するので、ｐ型非晶質シリコン層１３と受光面側透光性導電膜１４との電気的な接続が良好になる。ａ－ＳｉＯ（ｉ）層１２およびｐ型非晶質シリコン層１３中の一部が結晶化した第１の結晶粒子２２、および第２の結晶粒子２３は、電気電導度の増加およびポテンシャル障壁の低減効果が得られるため、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までの直列抵抗の増加の抑制およびフィルファクターの低下を抑制することができる。
　また、一般に、エピタキシャル成長により結晶化したシリコン膜は、ｎ型単結晶シリコン基板１１に対するパッシベーション効果を弱める。これは、ｎ型単結晶シリコン基板１１とエピタキシャル成長層２１の結晶格子定数の違いから生じる格子不整合によって、エピタキシャル成長層が厚くなるにつれて歪みが蓄積し、エピタキシャル成長層２１が歪み緩和を起こす閾値膜厚を越えたところで、エピタキシャル成長層２１の中に転位欠陥が生じるためである。
　しかし、太陽電池セル１０では、エピタキシャル成長層２１の膜厚は上記の閾値膜厚より十分薄く形成されるため、歪み緩和による転位欠陥は生じない。さらに、エピタキシャル成長層２１は酸素原子を含有し、Ｓｉ－Ｏ結合は比較的柔軟なネットワーク構造を有するので、歪みを吸収しやすく欠陥が生じにくい性質がある。また、太陽電池セル１０では、エピタキシャル成長層２１はパッシベーション効果の高いａ－ＳｉＯ（ｉ）層１２で大部分を覆われているため、ｎ型単結晶シリコン基板１１に対するパッシベーション効果を低下させることなく、ｐ型非晶質シリコン層１３と受光面側透光性導電膜１４との電気的な接続およびフィルファクターを改善できる。
　つぎに、このような太陽電池セル１０の製造方法について図３を参照して説明する。図３は、実施の形態１にかかる太陽電池セル１０の製造方法を示すフローを示す図である。
　まず、抵抗率が１Ωｃｍであり主面の面方位が（１００）で、Ｐを含有するｎ型単結晶シリコン基板１１を用意した。ｎ型単結晶シリコン基板１１の大きさは、１０ｃｍ×１０ｃｍ～２０ｃｍ×２０ｃｍ程度で、厚みが１３０～２００μｍ程度である。アルカリ溶液中に浸漬してｎ型単結晶シリコン基板１１の表面をエッチングし、スライス時のワイヤーソーダメージが除去される。その後、光閉じ込め構造により反射損失を低減するため、テクスチャー構造の凹凸が形成される。テクスチャー構造の凹凸を形成する方法としてイソプロピルアルコールを含有したアルカリ溶液を用いる（ステップＳ１）。また、ここではワイヤーソーダメージにおける金属汚染の影響を減らすためにワイヤーソーダメージ除去工程後にテクスチャーを形成したが、ワイヤーソーにおける金属汚染の影響が少ない場合には、ワイヤーソーダメージ除去を行わずにｎ型単結晶シリコン基板１１を、イソプロピルアルコールを含有したアルカリ溶液でエッチングを行うことにより、ワイヤーソーダメージの除去とテクスチャーの形成とを兼ねてもよい。また、テクスチャー構造の形成方法としては、反応性イオンエッチング（ＲＩＥ）法等のドライエッチングによって形成してもよい。
　次に、ｎ型単結晶シリコン基板１１をＲＣＡ洗浄によりクリーニングし、製膜直前に希フッ酸で表面酸化膜除去を施し、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、ＲＦ出力２０～１００ｍＷ/ｃｍ２、ガス圧４００～６００Ｐａの雰囲気下で、エピタキシャル成長層２１、第１の結晶粒子２２およびａ－ＳｉＯ（ｉ）層１２を受光面側に形成した。モノシラン５～１００ｓｃｃｍ、水素５００～１０００ｓｃｃｍ、炭酸ガス５～２０ｓｃｃｍを流して成膜を行った。炭酸ガスは酸素をドープするための原料ガスである。エピタキシャル成長層２１、第１の結晶粒子２２およびａ－ＳｉＯ（ｉ）層１２の製膜温度は、２５０度以下の温度、たとえば２００度程度、としてもよい。また、モノシランの水素希釈比率（モル％）の高い方がエピタキシャル成長層２１を形成し易く、水素希釈比率は５以上、４０以下、たとえば水素希釈比率を１５程度、としてもよい（ステップＳ２）。
　次に、ａ－ＳｉＯ（ｉ）層１２上に、水素プラズマ処理を施してａ－ＳｉＯ（ｉ）層１２の表層をエッチングした。水素プラズマ処理は、ＲＦ出力１０～１００ｍＷ/ｃｍ２、基板温度１００～２００℃、ガス圧３００～１２００Ｐａの雰囲気下で、水素５００～１０００ｓｃｃｍのみを流して処理をした。第１の結晶粒子２２の凸部頂点部が露出するまで水素プラズマ処理を施した（ステップＳ３）。また、ａ－ＳｉＯ（ｉ）層１２に対する水素プラズマによるエッチングレートは、本実施例の水素プラズマ条件では０．０５～０．１ｎｍ/ｓ程度であるので、必要な水素プラズマ処理時間は、第１の結晶粒子２２の凸部頂点の上に製膜されるａ－ＳｉＯ（ｉ）層１２の膜厚から算出される。水素プラズマ処理によるエッチングが不足する場合、第１の結晶粒子２２の凸部頂点が露出されず、第１の結晶粒子２２の凸部頂点はａ－ＳｉＯ（ｉ）層１２で覆われたままの状態となる。この場合、第１の結晶粒子２２の凸部頂点を起点とした第２の結晶粒子２３を形成することができず、本実施の形態の効果の実現が困難となる。
　本実施の形態においては水素プラズマによりエッチングを施したが、ａ－ＳｉＯ（ｉ）層１２の表面を酸化させ、その後希フッ酸で酸化層をエッチング除去する方法を用いても良い。酸化の方法としては、酸素ガスを流して加熱処理するドライ酸化法、酸素ガスを水バブラに通して加熱処理するウェット酸化法、酸素ガスに僅かな塩酸を添加して加熱処理する塩酸酸化法、沸騰した硝酸溶液に浸漬する硝酸酸化法、等の方法を用いても良いが、いずれもａ－ＳｉＯ（ｉ）層１２の製膜温度以下で酸化膜を形成する必要がある。ａ－ＳｉＯ（ｉ）層１２の製膜温度を超えて熱処理をおこなうと、ａ－ＳｉＯ（ｉ）層１２膜中の水素原子の脱離によって未結合手の密度が増加し、パッシベーション効果が弱まる。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで約２０ｎｍのｐ型非晶質シリコン層１３を形成した。成膜条件はＲＦ出力２０～１００ｍＷ/ｃｍ2、基板温度１００～２００℃、ガス圧４００～５００Ｐａの雰囲気下で、モノシラン５～５０ｓｃｃｍ、水素５００～２０００ｓｃｃｍ、１％に水素希釈したジボラン１０～５０ｓｃｃｍを流して製膜した。このとき、ｐ型非晶質シリコン層１３内には第１の結晶粒子２２の凸部の頂点部を起点としてエピタキシャル成長がなされ、底部よりも上部になるほど結晶サイズが大きくなった（断面が逆三角形に類似した）結晶（第２の結晶粒子２３）が形成される。
　これにより、ｎ型単結晶シリコン基板１１の表面の第１の結晶粒子２２を起点として受光面側透光性導電膜１４まで達して、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に低抵抗で接続するエピタキシャル成長層２１、第１の結晶粒子２２および第２の結晶粒子２３が形成される（ステップＳ４）。
　次に、基板の反対側の面に、受光面側と同様にエピタキシャル成長層２、ａ－ＳｉＯ（ｉ）層１２を順に形成後、水素プラズマ処理を施した。各処理条件は、受光面で形成した製膜条件、水素プラズマ条件と同一条件で形成した（ステップＳ５，６）。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで約２０ｎｍのｎ型非晶質シリコン層１７を製膜し、基板の裏面側にＢＳＦ構造を形成した。成膜条件はＲＦ出力２０～１００ｍＷ/ｃｍ2、基板温度１００～２００℃、ガス圧４００～６００Ｐａの雰囲気下で、モノシラン５～５０ｓｃｃｍ、水素５０～２００ｓｃｃｍ、１％に水素希釈したホスフィン１０～５０ｓｃｃｍとした（ステップＳ７）。
　次に、水素を５％含む不活性ガス雰囲気下で、２００℃で１０分間、アニール（フォーミングガスアニール）を行なう。ａ－ＳｉＯ（ｉ）層１２、ｐ型非晶質シリコン層１３、およびｎ型非晶質シリコン膜１７を形成した温度以下でアニールすることにより、ｎ型単結晶シリコン基板１１の基板界面における水素による再結合抑制効果を向上させることができる（ステップＳ８）。
　次に、膜厚約７０ｎｍ～９０ｎｍの酸化インジウム錫（ＩＴＯ）からなる受光面側透光性導電膜１４をスパッタリング法によりｐ型非晶質シリコン層１３上の全面に形成する。また、スパッタリング法により膜厚約７０ｎｍ～９０ｎｍの酸化インジウム錫（ＩＴＯ）からなる裏面側透光性導電膜１８をスパッタリング法によりｎ型非晶質シリコン層１７上の全面に形成する（ステップＳ９）。
　ついで、受光面側透光性導電膜１４上に銀電極をスクリーン印刷により形成し、加熱して受光面側集電電極１５を形成する（ステップＳ１０）。また、裏面側透光性導電膜１８上の全面に膜厚約１００ｎｍの銀をスパッタリング法により形成して裏面電極１９を形成する（ステップＳ１１）。
　以上の工程を実施することにより、実施の形態１にかかるヘテロ接合太陽電池セル１０が作製される。
　つぎに、具体的な実施例に基づいて本発明の実施の形態を説明する。実施例１のサンプルとして、上記プロセスによりヘテロ接合太陽電池セルを作製した。比較のため、ａ－ＳｉＯ（ｉ）層１２製膜後に水素プラズマ処理を施さない以外は上記と同じプロセスで従来型のヘテロ接合太陽電池セルを作製し、比較例１のサンプルとした。
　ａ－ＳｉＯ（ｉ）層１２形成後水素プラズマ処理を施した実施例１のサンプルと、比較例１のサンプルとの各々についてｎ型単結晶シリコン基板１１表面付近の透過型電子顕微鏡（ＴＥＭ：Transmission　Electron　Microscope）による観察を行った。その結果、ａ－ＳｉＯ（ｉ）層１２形成後に水素プラズマ処理を施さなかった比較例１のサンプルでは、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４にまで到達するエピタキシャル成長で形成した結晶粒子は見られなかった。
　これに対して、ａ－ＳｉＯ（ｉ）層１２形成後水素プラズマ処理を施した実施例１のサンプルでは、ｎ型単結晶シリコン基板１１の面内方向に垂直な縦断面において、上に凸の形状をした第１の結晶粒子２２の頂点部を起点として受光面側透光性導電膜１４まで達して、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に低抵抗に接続する逆三角形状のエピタキシャル成長で形成した第２の結晶粒子２３が確認された。
　図４は、実施例１のサンプルの縦断面ＴＥＭ画像である。ｎ型単結晶シリコン基板１１上には、エピタキシャル成長層２１が形成されており、その上のａ－ＳｉＯ（ｉ）層１２の中には、上に凸の形状をした第１の結晶粒子２２が、その上のｐ型非晶質シリコン層１３の中には、第１の結晶粒子２２の凸部の頂点部を起点として、逆三角形の第２の結晶粒子２３が形成されている。このような形状は、ａ－ＳｉＯ（ｉ）層１２およびｐ型非晶質シリコン層１３の形成条件を選ぶことにより達成されている。エピタキシャル成長層２１は、下地となるｎ型単結晶シリコン基板１１の結晶格子配列を反映してエピタキシャル成長するが、エピタキシャル成長層２１に酸素が取り込まれるので、エピタキシャル成長層２１の格子定数が変化する。よって、ｎ型単結晶シリコン基板１１の格子定数と整合したエピタキシャル成長が困難となり、エピタキシャル成長から非晶質成長へ徐々に推移する。ａ－ＳｉＯ（ｉ）層１２の中の第１の結晶粒子２２は、上記のようなエピタキシャル成長から非晶質層成長へ推移する過程によって形成されるものである。上に凸の形状をした第１の結晶粒子２２は、主面の面方位が（１００）であるｎ型単結晶シリコン基板１１において、（１１１）方向への成長速度が速くなるようなａ－ＳｉＯ（ｉ）層１２の形成条件を用いることにより形成することができる。ｐ型非晶質シリコン層１３の中の逆三角形状の第２の結晶粒子２３についても同様に、（１１１）方向への成長速度が速くなるような形成条件を用いることによって、第１の結晶粒子２２の凸部の頂点部を起点とした逆三角形状の第２の結晶粒子２３を形成することができる。
　＜エピタキシャル成長層と結晶粒子のサイズについて＞
　図５は、第１の結晶粒子２２の高さ（図中ｔと表記）を変えたときの、太陽電池セルの特性値との関係を示す図である。太陽電池セルの特性値として、開放電圧（Ｖｏｃ）、曲線因子（ＦＦ）、変換効率（η）について記載した。また、第１の結晶粒子２２の高さ（ｔ）が１ｎｍのときに得られた太陽電池セルの特性値を１．００として、規格化を行った。第１の結晶粒子２２の高さｔを変えた太陽電池セル１０を、実施例１のプロセスに則って作製した。第１の結晶粒子２２の高さｔは、ａ－ＳｉＯ（ｉ）層１２の成膜条件における、シランガスに対する炭酸ガスの流量比を変えて調整した。たとえば、炭酸ガスの流量を増やすと、エピタキシャル成長が抑制されるので、第１の結晶粒子２２の高さｔが低く抑制される。また、反対に、炭酸ガスの流量を減らすと、第１の結晶粒子２２の高さｔが高くなる。シランガスに対する炭酸ガスの流量比を０．１から１０の範囲で変化させて太陽電池セルを作製した。
　図５のグラフより、第１の結晶粒子２２の高さｔは、２ｎｍ以上、９ｎｍ以下であることが望ましく、より好ましく３ｎｍ以上、７ｎｍ以下が望ましい。第１の結晶粒子２２の高さｔが、９ｎｍを超えると、歪緩和によって第１の結晶粒子２２内部に転位が生じやすくなり開放電圧に悪影響を与える。また、同時に、ａ－ＳｉＯ（ｉ）層１２の膜厚増加によって曲線因子に影響するため、本実施の形態の太陽電池セルに適用する場合、効果が弱い。また、第１の結晶粒子２２の高さｔが２ｎｍ未満では、ａ－ＳｉＯ（ｉ）層１２の膜厚も同時に薄くなりパッシベーション性能が弱まるため、本実施の形態の太陽電池セルに適用する場合、効果が弱い。
Figure JPOXMLDOC01-appb-T000001
　表１は、第１の結晶粒子２２同士の隣接間距離の最適値を評価した太陽電池の特性表である。太陽電池セルの特性値として、短絡電流（Ｊｓｃ）、開放電圧（Ｖｏｃ）、曲線因子（ＦＦ）、変換効率（η）について記載した。第１の結晶粒子２２同士の隣接間距離を変えた太陽電池セル１０を、実施例１のプロセスに則って作製した。第１の結晶粒子２２同士の隣接間距離は、ａ－ＳｉＯ（ｉ）層１２の成膜基板温度を変えて調整した。たとえば、成膜基板温度を上げると、第１の結晶粒子２２の隣接間距離を大きくすることができる。また、反対に、成膜基板温度を下げると、第１の結晶粒子２２の隣接間距離を小さくできる。成膜基板温度を１４０～２４０℃の範囲で変化させて、太陽電池セル１０を作製した。
　表１の結果から、第１の結晶粒子２２の隣接間距離は１０～３００ｎｍが望ましく、より好ましくは、２０～１４０ｎｍが望ましい。図６は、変換効率が良かった太陽電池セルの縦断面ＴＥＭ画像の模式図である。ＴＥＭ画像からはｐ型非晶質シリコン層１３とａ－ＳｉＯ（ｉ）層１２との界面は識別できないが、ａ－ＳｉＯ（ｉ）層１２およびｐ型非晶質シリコン層１３を縦に貫通する、図４のＴＥＭ画像で確認された、複数個の結晶粒子（第１の結晶粒子２２の頂点部を起点として、第２の結晶粒子２３がエピタキシャル成長することによって形成）が見られる。隣接間距離が１０ｎｍ以下となると、異なる成長領域から成長した結晶同士が重なることにより欠陥が生じやすく、太陽電池セルの変換効率に対して効果が弱まる。また、隣接間距離が３００ｎｍ以上と離れすぎると、電流パスとなる結晶粒子が減るため、太陽電池セルの変換効率に対して効果が弱まる。
　ｐ型非晶質シリコン層１３中に形成される、逆三角形状の第２の結晶粒子２３は、（１１１）方向への成長速度が速くなるような成膜条件を用いることにより形成することができ、それにより起点よりも１０倍以上広い面積で透光性導電膜に接触するような形状となっている。したがって、本実施の形態による光起電力装置を用いることで、高いパッシベーション効果は得られるが抵抗が高いために曲腺因子（ＦＦ）の低下を起こすａ－ＳｉＯ（ｉ）層１２を適用した太陽電池においても、良好な太陽電池特性が得られる。
実施の形態２．
　次に、本発明の実施の形態２に係る太陽電池セル２０について説明する。実施の形態２にかかる光起電力装置であるヘテロ接合太陽電池セルの断面構造を、図７に模式的に示す。なお、実施の形態１に係る太陽電池セル１０と同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。
　この太陽電池セル２０は、ａ－ＳｉＯ（ｉ）層１２とｐ型非晶質シリコン層１３との間に、酸素を含有しない真性非晶質シリコン層（以下、ａ－Ｓｉ（ｉ）層７１）が挿入される点で、太陽電池セル１０とは異なる。
　実施の形態２に係る太陽電池セル２０は、図７に示すようにｎ型単結晶シリコン基板１１と、このｎ型単結晶シリコン基板１１の受光面側の直上に順次積層されたａ－ＳｉＯ（ｉ）層１２、ａ－Ｓｉ（ｉ）層７１、ｐ型非晶質シリコン層１３、受光面側透光性導電膜１４および受光面側集電電極１５を備える。また、太陽電池セル２０は、ｎ型単結晶シリコン基板１１の受光面側とは反対側（裏面）の表面に順次積層されたａ－ＳｉＯ（ｉ）層１６、ａ－Ｓｉ（ｉ）層７２、導電性非晶質シリコン層として高濃度に不純物ドープのなされたｎ型非晶質シリコン層１７、裏面側透光性導電膜１８および裏面電極１９を備える。また、本実施の形態においても、真性酸素含有非晶質シリコン層、非晶質シリコン層は、微結晶シリコン層も含む広い概念である。
　太陽電池セル２０の構成を示す要部断面図を図８に示す。太陽電池セル２０では、ｎ型単結晶シリコン基板１１上に、薄膜のａ－ＳｉＯ（ｉ）層１２、薄膜のａ－Ｓｉ（ｉ）層７１、薄膜のｐ型非晶質シリコン層１３と薄膜の受光面側透光性導電膜１４とがこの順で積層形成されている。これによりａ－ＳｉＯ（ｉ）層１２とａ－Ｓｉ（ｉ）層７１を介してｎ型単結晶シリコン基板１１と薄膜のｐ型非晶質シリコン層１３とのヘテロ接合が形成されている。
　また、ａ－ＳｉＯ（ｉ）層１２および、第１の結晶粒子２２の上には、ａ－Ｓｉ（ｉ）層７１が０．５～２ｎｍ程度で薄く形成され、ａ－Ｓｉ（ｉ）層７１の中には、第１の結晶粒子２２の凸部の頂点部を起点としてエピタキシャル成長した、第３の結晶粒子７３が形成される。さらに、その上層に形成されるｐ型非晶質シリコン層１３の中には、第３の結晶粒子７３の上部部分を起点としてエピタキシャル成長した、第２の結晶粒子２３が形成される。
　つまり、ｎ型単結晶シリコン基板１１の面内方向に垂直な縦断面において、上に凸の形状をした第１の結晶粒子２２の凸部の頂点部を起点として、第３の結晶粒子７３と第２の結晶粒子２３がエピタキシャル成長によって順に形成され、膜厚方向に受光面側透光性導電膜１４まで達してｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に低抵抗で接続する結晶層が点在して形成されている。
　このような構造は、ａ－ＳｉＯ（ｉ）層２１形成後、水素プラズマ処理によってａ－ＳｉＯ（ｉ）層をエッチングして、第１の結晶粒子２２の凸部頂点部が露出させ、その上に、ａ－Ｓｉ（ｉ）層７１およびｐ型非晶質シリコン層１３を順に形成することで実現される。
　つぎに、このような太陽電池セル２０の製造方法について図９を参照して説明する。図９は、実施の形態２にかかる太陽電池セル２０の製造方法を示すフローチャートである。本実施の形態にかかる方法と前記実施の形態１に係る方法との異なる点は、受光面側および裏面側ともに、水素プラズマ処理によってａ－ＳｉＯ（ｉ）層１２、１６をエッチングして、第１の結晶粒子２２の凸部頂点部が露出させた後、導電性の非晶質シリコン層を形成するに先立ち、ａ－Ｓｉ（ｉ）層７１、７２を形成する工程（ステップＳ３－２）、（ステップＳ６－２）を追加した点である。他については、前記実施の形態１の方法に準じて行なわれる。
　すなわち、まず、抵抗率が１Ωｃｍであり主面の面方位が（１００）で、Ｐを含有するｎ型単結晶シリコン基板１１を用意した。ｎ型単結晶シリコン基板１１の寸法は、１０ｃｍ×１０ｃｍ～２０ｃｍ×２０ｃｍ程度で、厚みが１３０～２００μｍ程度である。アルカリ溶液中に浸漬してｎ型単結晶シリコン基板１１の表面をエッチングし、スライス時のワイヤーソーダメージが除去される。その後、光閉じ込め構造により反射損失を低減するため、テクスチャー構造の凹凸が形成される。テクスチャー構造の凹凸を形成する方法としてイソプロピルアルコールを含有したアルカリ溶液を用いる（ステップＳ１）。また、ここではワイヤーソーダメージにおける金属汚染の影響を減らすためにワイヤーソーダメージ除去工程後にテクスチャーを形成したが、ワイヤーソーにおける金属汚染の影響が少ない場合には、ワイヤーソーダメージ除去を行わずにｎ型単結晶シリコン基板１１をイソプロピルアルコールを含有したアルカリ溶液でエッチングを行うことにより、ワイヤーソーダメージの除去とテクスチャーの形成とを兼ねてもよい。また、テクスチャー構造の形成方法としては、反応性イオンエッチング（ＲＩＥ）法等のドライエッチングによって形成してもよい。
　次に、ｎ型単結晶シリコン１１をＲＣＡ洗浄によりクリーニングし、製膜直前に希フッ酸で表面酸化膜除去を施し、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、ＲＦ出力２０～１００ｍＷ/ｃｍ２、ガス圧４００～６００Ｐａの雰囲気下で、エピタキシャル成長層２１、第１の結晶粒子２２およびａ－ＳｉＯ（ｉ）層１２を受光面側に形成した。モノシラン１０～１００ｓｃｃｍ、水素５００～１０００ｓｃｃｍ、炭酸ガス５～２０ｓｃｃｍを流して成膜を行った。炭酸ガスは酸素をドープするための原料ガスである。エピタキシャル成長層２１、第１の結晶粒子２２およびａ－ＳｉＯ（ｉ）層１２の製膜温度は、２５０度以下の温度、たとえば２００度程度、としてもよい。また、モノシランの水素希釈比率の高い方がエピタキシャル成長層２１が形成され易く、水素希釈比率は５以上、４０以下、たとえば水素希釈比率を１５程度、としてもよい（ステップＳ２）。
　次に、ａ－ＳｉＯ（ｉ）層１２上に、水素プラズマ処理を施してａ－ＳｉＯ（ｉ）層１２の表層をエッチングした。水素プラズマ処理は、ＲＦ出力１０～１００ｍＷ/ｃｍ２、基板温度１００～２００℃、ガス圧３００～１２００Ｐａの雰囲気下で、水素５００～１０００ｓｃｃｍのみを流して処理をした。第１の結晶粒子２２の凸部頂点部が露出するまで水素プラズマ処理を施した（ステップＳ３－１）。
　本実施の形態においては水素プラズマによりエッチングを施したが、ａ－ＳｉＯ（ｉ）層１２の表面を酸化させ、その後希フッ酸で酸化層をエッチング除去する方法を用いても良い。酸化の方法としては、酸素ガスを流して加熱処理するドライ酸化法、酸素ガスを水バブラに通して加熱処理するウェット酸化法、酸素ガスに僅かな塩酸を添加して加熱処理する塩酸酸化法、沸騰した硝酸溶液に浸漬する硝酸酸化法、等の方法を用いても良いが、いずれもａ－ＳｉＯ（ｉ）層１２の製膜温度以下で酸化膜を形成する必要がある。ａ－ＳｉＯ（ｉ）層１２の製膜温度を超えて熱処理をおこなうと、ａ－ＳｉＯ（ｉ）層１２膜中の水素原子が脱離し、ダングリングボンドの密度が増加するのでパッシベーション効果が弱まる。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、０．５～２ｎｍ程度でａ－Ｓｉ（ｉ）層７１を形成した。ＲＦ出力２０～１００ｍＷ/ｃｍ２、ガス圧４００～６００Ｐａの雰囲気下で受光面側に形成した。モノシラン５～１００ｓｃｃｍ、水素５００～１０００ｓｃｃｍを流して成膜した。このとき第１の結晶粒子２２を起点としてａ－Ｓｉ（ｉ）層７１中に第３の結晶粒子７３が形成される（ステップＳ３－２）。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、約２０ｎｍのｐ型非晶質シリコン層１３を形成した。成膜条件はＲＦ出力２０～１００ｍＷ/ｃｍ2、基板温度１００～２００℃、ガス圧４００～５００Ｐａの雰囲気下で、モノシラン５～５０ｓｃｃｍ、水素５００～２０００ｓｃｃｍ、１％に水素希釈したジボラン１０～５０ｓｃｃｍ流して製膜した。このとき、ｐ型非晶質シリコン層１３内には第３の結晶粒子７３の上部分を起点としてエピタキシャル成長が生じて、底部よりも上部になるほど結晶サイズが大きくなった（断面が逆三角形に類似した）結晶（第２の結晶粒子２３）が形成される。
　これにより、ｎ型単結晶シリコン基板１１の表面の第１の結晶粒子２２を起点として受光面側透光性導電膜１４まで達して、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までを電気的に低抵抗で接続するエピタキシャル成長層２１、第１の結晶粒子２２および第２の結晶粒子２３が形成される（ステップＳ４）。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、基板の反対側の面に、受光面側と同様に、ａ－ＳｉＯ（ｉ）層１２を順に形成後、水素プラズマ処理を施しａ－Ｓｉ（ｉ）層７１を形成した。各処理条件は、受光面で形成した製膜条件、水素プラズマ条件と同一条件で形成した（ステップＳ５，６－１，６－２）。
　次に、１３．５６～６０ＭＨｚのプラズマＣＶＤチャンバで、約２０ｎｍのｎ型非晶質シリコン膜１７を製膜し、基板の裏面側にＢＳＦ構造を形成した。成膜条件はＲＦ出力２０～１００ｍＷ/ｃｍ2、基板温度１００～２００℃、ガス圧４００～６００Ｐａの雰囲気下で、モノシラン５～５０ｓｃｃｍ、水素５０～２００ｓｃｃｍ、１％に水素希釈したホスフィン１０～５０ｓｃｃｍとした（ステップＳ７）。
　次に、水素を５％含む不活性ガス雰囲気下で、２００℃で１０分間、アニール（フォーミングガスアニール）を行なう。ａ－ＳｉＯ（ｉ）層１２、ａ－Ｓｉ（ｉ）層７１、ｐ型非晶質シリコン層１３、およびｎ型非晶質シリコン膜１７を形成した温度以下でアニールすることにより、ｎ型単結晶シリコン基板１１の基板界面における水素による再結合抑制効果を向上させることができる（ステップＳ８）。
　次に、膜厚約７０ｎｍ～９０ｎｍの酸化インジウム錫（ＩＴＯ）からなる受光面側透光性導電膜１４をスパッタリング法によりｐ型非晶質シリコン層１３上の全面に形成する。また、スパッタリング法により膜厚約７０ｎｍ～９０ｎｍの酸化インジウム錫（ＩＴＯ）からなる裏面側透光性導電膜１８をスパッタリング法によりｎ型非晶質シリコン層１７上の全面に形成する（ステップＳ９）。
　ついで、受光面側透光性導電膜１４上に銀電極をスクリーン印刷により形成し、加熱して受光面側集電電極１５を形成する（ステップＳ１０）。また、裏面側透光性導電膜１８上の全面に膜厚約１００ｎｍの銀をスパッタリング法により形成して裏面電極１９を形成する（ステップＳ１１）。
　以上の工程を実施することにより、実施の形態２にかかるヘテロ接合太陽電池セル２０が作製される。
＜実施例１＞
　実施例１として、実施の形態１にかかる太陽電池セル１０を作製した。製造方法のフローは図３に従った。このようにして作製した太陽電池セル１０について、ＡＭ１．５のスペクトルで１００ｍＷ/ｃｍ２の光照射によって電流－電圧特性を評価した。
＜実施例２＞
　実施例２として、実施の形態２にかかる太陽電池セルを作製した。製造方法のフローは図９に従った。実施の形態１にかかる太陽電池セルと共通する製法で形成される構成要素については、実施例１と同様に形成した。このようにして作製した太陽電池セル２０について、ＡＭ１．５のスペクトルで１００ｍＷ/ｃｍ２の光照射によって電流－電圧特性を評価した。結果、実施例１とほぼ同等の太陽電池の特性値が得られた。
＜比較例１＞
　比較例１として、実施の形態１において、水素プラズマ処理を実施しない以外は、実施例１と同じ製造方法で作製される太陽電池セルを作製した。このようにして作製した太陽電池セルについて、ＡＭ１．５のスペクトルで１００ｍＷ/ｃｍ２の光照射によって電流－電圧特性を評価した。
＜比較例２＞
　比較例２として、実施の形態２において、ａ－ＳｉＯ（ｉ）層１２製膜後に水素プラズマ処理を実施しない以外は、実施例２と同じ製造方法で作製される太陽電池セルを作製した。このようにして作製した太陽電池セルについて、ＡＭ１．５のスペクトルで１００ｍＷ/ｃｍ２の光照射によって電流－電圧特性を評価した。
（実施例と比較例の比較）
　上述の４種類の太陽電池セル（実施例１、実施例２、比較例１、比較例２）について、ＡＭ１．５のスペクトルで１００ｍＷ/ｃｍ２の光照射によって電流－電圧特性を評価した結果を表２に示す。なお、表２に示した値は、比較例１について得られた太陽電池セルの特性値を１．００として、規格化したものである。
Figure JPOXMLDOC01-appb-T000002
　表２は、実施例１および実施例２ともに、比較例１および比較例２と比較して、より高い変換効率ηが得られたことを示している。この結果は、ｎ型単結晶シリコン基板１１上のエピタキシャル成長層２１上に形成された第１の結晶粒子２２の凸部頂点を起点として、受光面側透光性導電膜１４まで達する第２の結晶粒子２３または第３の結晶粒子７３が形成されたことによって、太陽電池内で生成した電流のパスが形成され、ｎ型単結晶シリコン基板１１から受光面側透光性導電膜１４までの直列抵抗が低減されたことに因るといえる。
　なお、前記実施の形態においては、表面に一導電型の半導体層を有する半導体基板として、ｎ型単結晶シリコン基板を用いたが、表面層が一導電型の半導体層を構成していればよく、必ずしもバルクの単結晶シリコン基板でなくてもよい。
　また、前記実施の形態においては、水素希釈率など、ガスの希釈比率における％はモル％とした。
　以上のように、本発明にかかる光起電力装置およびその製造方法によれば、ポテンシャル障壁に起因する直列抵抗の低減をはかることができるため、特に、高度の変換効率を要する光起電力装置に有効である。
１０　ヘテロ接合太陽電池セル（太陽電池セル）
１１　ｎ型単結晶シリコン基板
１２　真性酸素含有非晶質シリコン層（ａ－ＳｉＯ（ｉ）層）
１３　ｐ型非晶質シリコン層
１４　受光面側透光性導電膜
１５　受光面側集電電極
１６　真性酸素含有非晶質シリコン層（ａ－ＳｉＯ（ｉ）層）
１７　ｎ型非晶質シリコン層
１８　裏面側透光性導電膜
１９　裏面電極
２１　エピタキシャル成長層
２２　第１の結晶粒子
２３　第２の結晶粒子
７１　真性酸素含有非晶質シリコン層（ａ－Ｓｉ（ｉ）層）
７２　真性酸素含有非晶質シリコン層（ａ－Ｓｉ（ｉ）層）
７３　第３の結晶粒子

Claims (7)

  1. 　表面に一導電型の半導体層を有する単結晶シリコン基板の直上に、真性酸素含有非晶質シリコン層と、不純物ドープのなされた導電性非晶質シリコン層と、透光性導電膜とがこの順で積層された光起電力装置であって、
    　前記真性酸素含有非晶質シリコン層の内部に、前記単結晶シリコン基板との界面付近から成長したエピタキシャル成長層を備え、
    　前記真性酸素含有非晶質シリコン層および前記導電性非晶質シリコン層の内部に、前記エピタキシャル成長層から連続的に形成され、前記透光性導電膜に達するように点在する結晶粒子とを備えたこと、
    　を特徴とする光起電力装置。
  2. 　前記結晶粒子は、高さが２ｎｍ～９ｎｍであり、隣接の粒子間距離が、１０ｎｍ～３００ｎｍであること、
    　を特徴とする、請求項１記載の光起電力装置。
  3. 　前記結晶粒子は、
    　前記真性酸素含有非晶質シリコン層の内部で、前記エピタキシャル成長層から成長せしめられた第１の結晶粒子と、
    　前記導電性非晶質シリコン層の内部で、前記第１の結晶粒子の表面を起点として前記透光性導電膜に達するまで点在して成長せしめられ、前記単結晶シリコン基板の面方向における面積が次第に大きくなる第２の結晶粒子とを備えたこと、
    　を特徴とする請求項１または２記載の光起電力装置。
  4. 　前記真性酸素含有非晶質シリコン層と、前記導電性非晶質シリコン層との界面に、
    　真性非晶質シリコン層が形成されており、
    　前記真性非晶質シリコン層内に成長せしめられた第３の結晶粒子を備え、
    　前記第１の結晶粒子は、前記第３の結晶粒子を介して前記第２の結晶粒子と当接すること、
    　を特徴とする請求項３記載の光起電力装置。
  5. 　表面に一導電型の半導体層を有する単結晶シリコン基板の表面に真性酸素含有非晶質シリコン層を形成する第１の工程と、
    　前記真性酸素含有非晶質シリコン層上に導電性非晶質シリコン層を形成する第２の工程と、
    　前記導電性非晶質シリコン層上に透光性導電膜を形成する第３の工程とを含む光起電力装置の製造方法であって、
    　前記第１の工程は、前記単結晶シリコン基板の表面にエピタキシャル成長層を形成するとともに、前記エピタキシャル成長層から、連続的に形成され、点在する結晶粒子を形成する工程であり、
    　前記第２の工程は、前記結晶粒子を起点として前記真性酸素含有非晶質シリコン層の表面から露出するとともに前記導電性非晶質シリコン層内に点在するように結晶粒子を形成する工程であること、
    　を特徴とする光起電力装置の製造方法。
  6. 　前記第２の工程に先立ち、
    　前記真性酸素含有非晶質シリコン層をエッチングし、前記結晶粒子の表面を露出させるエッチング工程を含むこと、
    　を特徴とする請求項５に記載の光起電力装置の製造方法。
  7. 　前記エッチング工程は、前記真性酸素含有非晶質シリコン層表面に、水素プラズマを曝露し、前記第１の工程で形成された結晶粒子の表面を露出させる工程であること、
    　を特徴とする請求項６記載の光起電力装置の製造方法。
PCT/JP2012/061923 2012-05-09 2012-05-09 光起電力装置およびその製造方法 WO2013168252A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2012/061923 WO2013168252A1 (ja) 2012-05-09 2012-05-09 光起電力装置およびその製造方法
JP2014514300A JP5748907B2 (ja) 2012-05-09 2012-05-09 光起電力装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061923 WO2013168252A1 (ja) 2012-05-09 2012-05-09 光起電力装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2013168252A1 true WO2013168252A1 (ja) 2013-11-14

Family

ID=49550336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061923 WO2013168252A1 (ja) 2012-05-09 2012-05-09 光起電力装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP5748907B2 (ja)
WO (1) WO2013168252A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195827A (ja) * 2017-05-19 2018-12-06 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN116177550A (zh) * 2023-03-09 2023-05-30 浙江大学 一种硅纳米材料的表面钝化方法及用途

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2003258286A (ja) * 2002-03-04 2003-09-12 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP2009140941A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 光起電力装置及びその製造方法
JP2011192733A (ja) * 2010-03-12 2011-09-29 Mitsubishi Electric Corp 光起電力装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2003258286A (ja) * 2002-03-04 2003-09-12 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP2009140941A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 光起電力装置及びその製造方法
JP2011192733A (ja) * 2010-03-12 2011-09-29 Mitsubishi Electric Corp 光起電力装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195827A (ja) * 2017-05-19 2018-12-06 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN108963013A (zh) * 2017-05-19 2018-12-07 Lg电子株式会社 太阳能电池及其制造方法
JP2020098929A (ja) * 2017-05-19 2020-06-25 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN108963013B (zh) * 2017-05-19 2022-05-27 Lg电子株式会社 太阳能电池及其制造方法
JP7185818B2 (ja) 2017-05-19 2022-12-08 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN116177550A (zh) * 2023-03-09 2023-05-30 浙江大学 一种硅纳米材料的表面钝化方法及用途
CN116177550B (zh) * 2023-03-09 2024-02-27 浙江大学 一种硅纳米材料的表面钝化方法及用途

Also Published As

Publication number Publication date
JPWO2013168252A1 (ja) 2015-12-24
JP5748907B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
JP5456168B2 (ja) 光電変換装置の製造方法
WO2012020682A1 (ja) 結晶シリコン系太陽電池
JP5570654B2 (ja) 太陽電池素子および太陽電池モジュール
JP2013239476A (ja) 光起電力装置およびその製造方法、光起電力モジュール
US20060219292A1 (en) Photovoltaic device and manufacturing method of photovoltaic device
JP5374250B2 (ja) 結晶シリコン太陽電池
JP5058184B2 (ja) 光起電力装置の製造方法
JP5824681B2 (ja) 光起電力装置
JP4284582B2 (ja) 多接合型薄膜太陽電池とその製造方法
JP5726377B2 (ja) 太陽電池及びその製造方法
US20130157404A1 (en) Double-sided heterojunction solar cell based on thin epitaxial silicon
JP5675476B2 (ja) 結晶シリコン系太陽電池
JP5919559B2 (ja) 光起電力装置
JP5183588B2 (ja) 光起電力装置の製造方法
JP5052309B2 (ja) 光起電力装置及びその製造方法
JP6109107B2 (ja) 太陽電池およびその製造方法
JP4032610B2 (ja) 非単結晶薄膜太陽電池の製造方法
JP5232362B2 (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
JP5745653B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
JP5748907B2 (ja) 光起電力装置およびその製造方法
JP2014072416A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP2012253091A (ja) 光起電力装置及びその製造方法
JP6990764B2 (ja) 太陽電池およびその製造方法
JP5268976B2 (ja) 光起電力装置の製造方法
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12876103

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014514300

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12876103

Country of ref document: EP

Kind code of ref document: A1