WO2013145139A1 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
WO2013145139A1
WO2013145139A1 PCT/JP2012/058014 JP2012058014W WO2013145139A1 WO 2013145139 A1 WO2013145139 A1 WO 2013145139A1 JP 2012058014 W JP2012058014 W JP 2012058014W WO 2013145139 A1 WO2013145139 A1 WO 2013145139A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
partial
substrate
manufacturing
coating film
Prior art date
Application number
PCT/JP2012/058014
Other languages
English (en)
French (fr)
Inventor
菅原　淳
秀隆 大峡
田中　信介
弘務 奈良
博樹 丹
Original Assignee
パイオニア株式会社
東北パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社, 東北パイオニア株式会社 filed Critical パイオニア株式会社
Priority to PCT/JP2012/058014 priority Critical patent/WO2013145139A1/ja
Priority to US14/385,970 priority patent/US9722213B2/en
Priority to JP2014507107A priority patent/JP5902804B2/ja
Publication of WO2013145139A1 publication Critical patent/WO2013145139A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/26—Processes for applying liquids or other fluent materials performed by applying the liquid or other fluent material from an outlet device in contact with, or almost in contact with, the surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks

Definitions

  • the present invention relates to an electronic device manufacturing method.
  • an electronic device in which an element is formed on a substrate and has a coating film covering the element.
  • the organic EL device includes a coating film (sealing film) that covers the organic EL element in order to seal the organic EL element on the substrate.
  • the electronic device includes a connection terminal on the substrate.
  • the electronic device provided with the coating film is provided on the substrate in a state where the connection terminals are exposed from the coating film.
  • the manufacturing method of the organic EL device described in Patent Document 1 below is for connecting the connection terminal and the external circuit on the connection terminal after forming the anode and the connection terminal for external circuit connection on the substrate.
  • a step of temporarily pressing an anisotropic conductive adhesive tape with a protective laminate and then a step of forming an organic EL element by laminating an organic layer and a cathode on the anode, above the organic EL element and the anisotropic conductive adhesive tape Forming a coating film (sealing film) on the substrate, and then removing the coating film on the anisotropic conductive adhesive tape by peeling off the protective laminate of the anisotropic conductive adhesive tape.
  • An atomic layer deposition film formation method (ALD film formation method) is known as a coating film formation method capable of obtaining high sealing performance. According to this film formation method, the coating film covers the entire surface of the substrate at the time of film formation, and it is difficult for the solution to penetrate due to the high moisture resistance of the coating film. The problem is whether to expose the connection terminals on the substrate.
  • a method of removing the coating film in the connection terminal region by peeling off the mask tape (in the above example, the protective laminate corresponds to the mask tape) is known.
  • the process of applying the tape is complicated, and there is a problem that good productivity cannot be obtained.
  • a plurality of connection terminal regions exist for each element formation region, or connection terminals Since the area is very narrow, it is difficult to apply with high accuracy in the mask tape application process, and high productivity cannot be realized.
  • a narrow frame that narrows the connection terminal region is required, and when the narrow frame is achieved, a connection terminal region in which the connection terminal is formed and an element such as an organic EL element are formed.
  • the element formation regions to be brought into close proximity.
  • the film around the mask tape may be peeled off together, and when the connection terminal area and the element forming area are close to each other due to the narrowing of the frame, There is a concern that the sealing performance of the element is deteriorated due to peeling of the film. For this reason, in particular, in order to realize a narrow frame, it is required to accurately remove only the coating film on the connection terminal region so that the element formation region is not adversely affected.
  • the present invention is an example of a problem to deal with such a problem. That is, when a coating film is formed on the substrate on which the element is formed by an ALD film forming method or the like, the coating film on the connection terminal region can be removed by a simple process, and the coating film is formed on the substrate. It is possible to obtain high productivity in the production of the electronic device to be formed, and to accurately remove only the coating film on the connection terminal region so that the element formation region is not adversely affected. Is the purpose.
  • the electronic device manufacturing method of the present invention comprises at least the following configuration.
  • FIG. 4 is an explanatory view showing an organic EL device manufactured by a manufacturing method according to an embodiment of the present invention (FIG. 4A is a schematic plan view, and FIG. 4B is an XX cross section in FIG. 4A). Figure).
  • FIG. 1 is an explanatory view showing a method for manufacturing an electronic device according to an embodiment of the present invention.
  • An electronic device manufacturing method includes a step of covering a part of a substrate 1 with a partial covering member 2, a step of forming an element 3 on the substrate 1, an element 3 and a partial covering member 2.
  • a coating film 4 is formed on the substrate 1 so as to cover the substrate, and a crack is formed in the coating film 4 on the partial coating member 2.
  • An element here is a component used for an electronic circuit, and includes not only active elements but also passive elements.
  • organic semiconductors light emitting elements such as organic EL, inorganic EL, and LEDs, and sensor elements are also included.
  • on the substrate includes not only the case of being formed directly on the substrate but also the case of being formed via another object.
  • the first step (see FIG. 1A) of covering the connection terminal region 1A on the substrate 1 with the partial covering member 2 and the element 3 on the substrate 1 are performed.
  • a second step of forming (see FIG. 1B), a third step of forming a coating film 4 on the substrate 1 so as to cover the element 3 (see FIG. 1C), and the partial covering member 2
  • a fourth step (see FIGS. 1 (d1) and (d2)) for forming a crack in the upper coating film 4 is provided.
  • the lower electrode 10 is formed on the substrate 1, and the connection terminal 11 is formed simultaneously or separately.
  • a portion on the substrate 1 on which the connection terminal 11 is formed becomes a connection terminal region 1A.
  • the connection terminal region 1A on the connection terminal 11 formed on the substrate or on the substrate 1 on which the connection terminal 11 is formed is covered with the partial covering member 2.
  • the partial covering member 2 can be formed by itself, but the process can be simplified by forming it simultaneously with the formation of other members or in the same process. As shown in FIG. 1A, the partial covering member 2 can be formed simultaneously with or in the same process as the partition wall 12 that separates the plurality of electrodes of the element 3 from each other.
  • the partial covering member 2 and the partition wall 12 are, for example, a resist layer that is patterned in a photolithography process.
  • An example of a method for forming the partial covering member 2 and the partition wall 12 is to apply a photosensitive resin layer on the substrate 1 and perform exposure and development through a photomask having a pattern of the partial covering member 2 and the partition wall 12.
  • the resist layer pattern of the partial covering member 2 and the partition wall 12 is formed.
  • the partial covering member 2 and the partition wall 12 having the reverse tapered surfaces 2a and 12a whose side portions are directed downward can be formed by utilizing the difference in development speed caused by the difference in the exposure amount in the thickness direction of the resist layer. it can.
  • the element 3 is formed on the lower electrode 10 on the substrate.
  • the element 3 is formed between the partition walls 12.
  • an organic EL element is formed as an example of the element 3
  • the organic layer 13 is stacked on the lower electrode 10
  • the upper electrode 14 is stacked thereon.
  • the pattern of the barrier ribs 12 in a stripe shape in a direction intersecting the lower electrode 10
  • the upper electrode 14 can be formed in a stripe pattern divided by the barrier ribs 12.
  • a region where the element 3 is formed on the substrate 1 becomes an element forming region 1B.
  • a coating film 4 is formed on the substrate 1 so as to cover the element 3 and the partial coating member 2.
  • the coating film 4 becomes a sealing film that hermetically seals the organic EL element.
  • the coating film 4 is an inorganic film, for example, and can be formed by an atomic layer deposition (ALD) method as an example.
  • the coating film 4 formed by the ALD method is formed on the entire surface of the substrate 1 including the connection terminal region 1A and the element formation region 1B.
  • a crack 4 A is formed in the coating film 4 on the partial coating member 2.
  • the crack 4A can be formed by subjecting the partial coating member 2 and the coating film 4 on the connection terminal region 1A to ultraviolet irradiation treatment, heat treatment, or laser irradiation.
  • the partially covering member 2 and the covering film 4 are made of materials having different expansion rates or shrinkage rates with respect to ultraviolet irradiation treatment, heat treatment, or laser irradiation. Internal stress is generated in the partially covering member 2 and the covering film 4 that are in contact with each other due to the difference in expansion coefficient or contraction ratio, and cracks 4A are formed in the covering film 4 having low strength.
  • the partial coating member 2 is formed of a resist layer
  • the coating film 4 is formed of an inorganic film
  • the partial coating member 2 and the coating film 4 on the connection terminal region 1A are subjected to ultraviolet irradiation treatment.
  • the partial covering member 2 exhibits a larger expansion coefficient than the covering film 4, and a crack 4 ⁇ / b> A is formed in the covering film 4.
  • the crack 4A is easily formed corresponding to the acute edge of the upper end edge of the partial covering member 2.
  • the crack 4 ⁇ / b> A is formed along the end of the partial covering member 2.
  • ultraviolet irradiation treatment or heat treatment or laser irradiation on the partial coating member 2 and the coating film 4 may be performed directly on the coating film 4 or in FIG. 1 (d2).
  • another partial coating member 2S may be laminated on the coating film 4 and applied through the other partial coating member 2S.
  • Another partial covering member 2S is a member for facilitating the generation of internal stress in the coating film 4 on the partial covering member 2, and has a larger expansion rate or contraction rate than the partial covering portion 2. Alternatively, it has an expansion rate or contraction rate opposite to that of the partial covering member 2 (the partial covering member 2S contracts when the partial covering member 2 expands, and the partial covering member 2S expands when the partial covering member 2 contracts). It is preferable to select a member or the like.
  • a material having a shrinkage rate that does not cause cracks in the curing process for forming the partition wall 12 is used as the material for the partition wall 12 or the partial covering member 2.
  • the crack 4 ⁇ / b> A is generated, the portions other than the partial covering member 2 are shielded (masked), and the partial covering member 2 is irradiated with a stronger ultraviolet ray than when the partition wall 12 is cured.
  • a laser that absorbs and generates heat with respect to the resin such as a CO 2 laser, is used to selectively irradiate the coating film 4 on the partial coating member 2 after the partition 12 is cured.
  • a material having a larger expansion coefficient or contraction rate than the partition wall 12 is used. Used for.
  • a pattern forming method using photolithography, printing, ink jet, or the like can be used for forming the partial covering member 2.
  • a method of selectively irradiating the coating film 4 on the partial coating member 2 with ultraviolet rays or a laser, or partially heating the coating film 4 can be employed.
  • FIG. 2 is a method for manufacturing an electronic device according to an embodiment of the present invention, and shows a step of removing the coating film on the connection terminal region together with the partial coating member.
  • the coating film 4 on the connection terminal region 1 ⁇ / b> A is removed together with the partial coating member 2 to expose the connection terminal 11.
  • the coating film 4 on the partial coating member 2 is easily removed by forming the crack 4A.
  • the treatment liquid can be permeated under the coating film 4 by forming the cracks 4A, the partial covering member 2 can be dissolved by the treatment liquid. Specifically, by immersing the entire substrate 1 in a container containing the processing liquid, the processing liquid is infiltrated into the connection terminal region 1A containing the crack 4A.
  • the element formation region 1A is covered with the coating film 4, it is not affected by the processing liquid.
  • the coating films 4 on the plurality of connection terminal regions 1A on the substrate 1 are simultaneously formed in one step of immersing the entire substrate 1 in the processing liquid.
  • the connection terminal 11 can be exposed by removing.
  • FIG. 3 is an explanatory view showing a method of manufacturing an electronic device according to another embodiment of the present invention (a step of removing the coating film on the partial coating member together with the partial coating member).
  • a step of removing the coating film on the partial coating member together with the partial coating member a step of removing the coating film on the partial coating member together with the partial coating member.
  • the partial covering member 2 is formed on the element 3 and a part of the element 3 is exposed is shown.
  • a sensor element such as gas
  • the partial covering member 2 is formed on the portion to be exposed on the element 3, and the element 3 and the partial covering member 2 are covered with the covering film 4.
  • a crack 4A is formed in the coating film 4 on the partial coating member 2, and together with the partial coating member 2, the cover on the partial coating member 2 is formed as shown in FIG.
  • the covering film 4 is removed to expose the sensing surface 3S of the sensor element.
  • FIG. 4A and 4B are explanatory views showing the organic EL device manufactured by the manufacturing method according to the embodiment of the present invention described above (FIG. 4A is a schematic plan view, and FIG. 4B is FIG. 4A. XX sectional view)).
  • a plurality of organic EL elements 3A are arranged on a substrate 1.
  • the region on the substrate 1 where the organic EL elements 3A are arranged in a dot matrix is the element forming region 1B, and the region where the connection terminals 11 are arranged is the connection terminal region 1A.
  • the organic EL element 3 ⁇ / b> A includes a lower electrode 10, an organic layer 13, and an upper electrode 14.
  • the lower electrode 10 is arranged in a stripe shape along one direction, and the upper electrode 14 is divided in a direction intersecting the lower electrode 10 by the partition wall 12 and arranged in a stripe shape.
  • the organic EL element 3A on the substrate 1 is hermetically sealed by being covered with the coating film 4.
  • the coating film 4 is removed in the connection terminal region 1A, and the connection terminal 11 is exposed.
  • the lower electrode 10 of the organic EL element 3A is electrically connected to the connection terminal 11 via the lead wire 10A, and the upper electrode 14 is electrically connected to the connection terminal 11 via the lead wire 14A.
  • the substrate 1 is light transmissive and is formed of a base material that can support the organic EL element 3A, such as glass or plastic.
  • the transparent conductive film layer forming the lower electrode 10 is a transparent metal such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), zinc oxide-based transparent conductive film, SnO 2 -based transparent conductive film, titanium dioxide-based transparent conductive film, etc. An oxide can be used.
  • an insulating film (not shown) is provided to ensure insulation between the electrodes.
  • This insulating film is made of a material such as polyimide resin, acrylic resin, silicon oxide, or silicon nitride.
  • the insulating film is formed by patterning to form an opening for forming a light emitting region for each organic EL element 3A on the lower electrode 10 after forming the material of the insulating film on the substrate 1 on which the lower electrode 10 is patterned.
  • a film is formed on the substrate 1 on which the lower electrode 10 is formed so as to have a predetermined coating thickness by spin coating, and exposure processing and development processing are performed using an exposure mask, whereby an organic EL element is obtained.
  • An insulating film layer having an opening pattern shape of 3A is formed. This insulating film is formed so as to fill the space between the patterns of the lower electrode 10 and partially cover the side end portion thereof, and is formed in a lattice shape when the organic EL elements 3A are arranged in a dot matrix.
  • the partition wall 12 is formed in a stripe shape in a direction intersecting the lower electrode 10 in order to form a pattern of the upper electrode 14 without using a mask or the like, or to completely electrically insulate the adjacent upper electrode 14.
  • an insulating material such as a photosensitive resin is formed on the above-described insulating film by spin coating or the like so as to be thicker than the total thickness of the organic layer 13 and the upper electrode 14 forming the organic EL element 3A.
  • the photosensitive resin film is irradiated with ultraviolet rays or the like through a photomask having a stripe pattern intersecting the lower electrode 10, and the difference in development speed caused by the difference in the exposure amount in the thickness direction of the layer Is used to form the partition wall 12 having a reverse taper surface 12a whose side faces downward.
  • the organic layer 13 has a laminated structure of light emitting functional layers including a light emitting layer.
  • a hole injection layer and a hole transport are sequentially formed from the anode side.
  • a layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like are selectively formed.
  • a vacuum deposition method or the like is used as a dry film formation, and as a wet film formation, coating or various printing methods are used.
  • NPB N, N-di (naphtalence) -N, N-dipheneyl-benzidene
  • This hole transport layer has a function of transporting holes injected from the anode to the light emitting layer.
  • the hole transport layer may be a single layer or a stack of two or more layers.
  • the hole transport layer is not formed by a single material, but a single layer may be formed by a plurality of materials, and a guest material having a high charge donating (accepting) property may be formed on a host material having a high charge transport capability. Doping may be performed.
  • red (R), green (G), and blue (B) light-emitting layers are formed in respective film formation regions by using a resistance heating vapor deposition method using a coating mask.
  • red (R) an organic material that emits red light such as a styryl dye such as DCM1 (4- (dicyanomethylene) -2-methyl-6- (4'-dimethylaminostyryl) -4H-pyran) is used.
  • An organic material that emits green light such as an aluminum quinolinol complex (Alq3) is used as green (G).
  • Alq3 aluminum quinolinol complex
  • blue (B) an organic material emitting blue light such as a distyryl derivative or a triazole derivative is used.
  • the emission form may be a fluorescent light emitting material or a phosphorescent light emitting material.
  • the electron transport layer formed on the light emitting layer is formed by using various materials such as an aluminum quinolinol complex (Alq3) by various film forming methods such as resistance heating vapor deposition.
  • the electron transport layer has a function of transporting electrons injected from the cathode to the light emitting layer.
  • This electron transport layer may have a multilayer structure in which only one layer is stacked or two or more layers are stacked.
  • the electron transport layer may be formed of a plurality of materials instead of a single material, and a guest material having a high charge donating (accepting) property may be formed on a host material having a high charge transport capability. It may be formed by doping.
  • a material (metal, metal oxide, metal fluoride, alloy, etc.) having a work function smaller than that of the anode (for example, 4 eV or less) is used.
  • metal films such as aluminum (Al), indium (In), magnesium (Mg), amorphous semiconductors such as doped polyaniline and doped polyphenylene vinylene, Cr 2 O 3 , NiO , Oxides such as Mn 2 O 5 can be used.
  • a single layer structure made of a metal material, a laminated structure such as LiO 2 / Al, or the like can be adopted.
  • the coating film 4 serving as a sealing film for sealing the organic EL element 3A is a single layer or a multilayer of metal, silicon oxide, nitride, or oxynitride formed by an atomic layer growth method.
  • a membrane can be used.
  • an aluminum oxide film for example, Al 2 O
  • an alkyl metal such as TMA (trimethylaluminum), TEA (triethylaluminum), DMAH (dimethylaluminum hydride) and water, oxygen, or alcohols.
  • a silicon oxide film for example, SiO 2 film obtained by a reaction between a vaporized gas of a silicon-based material and a vaporized gas of water can be used.
  • the process is simple.
  • the coating film 4 on the connection terminal region 1A can be removed.
  • the substrate 1 is a multi-planar substrate having a plurality of element forming regions 1B, the connection terminals 11 in all the connection terminal regions 1A can be exposed in one step of immersing the substrate 1 in the processing liquid. High productivity can be obtained in the manufacture of an electronic device in which the coating film 4 is formed on the substrate 1.
  • the crack 4A is generated in the coating film 4 and the partial coating member 2 can be dissolved by the processing liquid permeated from the crack 4A, only the connection terminal region 1A in which the partial coating member 2 is formed.
  • the coating film 4 can be removed with high accuracy.
  • only the coating film 4 on the connection terminal region 1A can be removed so as not to adversely affect the element formation region 1B.

Abstract

　素子３が形成された基板１上にＡＬＤ成膜法などで被覆膜４を形成するに際して、簡易な工程で部分的に被覆膜４を除去する。基板１上の一部を部分被覆部材２で被覆する工程と、基板１上に素子３を形成する工程と、素子３及び部分被覆部材２を覆うように基板１上に被覆膜４を成膜する工程と、部分被覆部材２上の被覆膜４にクラック４Ａを形成する工程を除去する工程を有する。

Description

電子デバイスの製造方法
　本発明は、電子デバイスの製造方法に関するものである。
　基板上に素子が形成され、素子を覆う被覆膜を備えた電子デバイスが知られている。例えば、有機ＥＬ装置は、基板上の有機ＥＬ素子を封止するために有機ＥＬ素子を覆う被覆膜（封止膜）を備えている。また、電子デバイスは基板上に接続端子を備えている。被覆膜を備えた電子デバイスは、接続端子が被覆膜から露出した状態で基板上に配備されている。
　下記特許文献１に記載された有機ＥＬ装置の製造方法は、基板上に陽極および外部回路接続用の接続端子を形成した後、接続端子の上に、接続端子と外部回路とを接続するための保護ラミネート付の異方導電性接着テープを仮圧着する工程、その後、陽極の上に有機層および陰極を積層して有機ＥＬ素子を形成する工程、有機ＥＬ素子および異方導電性接着テープの上に被覆膜（封止膜）を形成する工程、その後、異方導電性接着テープの保護ラミネートを剥がすことにより異方導電性接着テープの上の被覆膜を除去する工程を有している。
特開２００３－２０８９７５号公報
　高い封止性能を得ることができる被覆膜の成膜方法として、原子層堆積成膜法（ＡＬＤ成膜法）が知られている。この成膜法によると、成膜時に基板全面を被覆膜が覆ってしまい、被覆膜の高い防湿性によって溶解液が浸透し難くエッチングやリフトオフが困難であるため、成膜後に如何にして基板上の接続端子を露出させるかが問題になる。
　前述した従来技術のようにマスクテープ（前述した例では保護ラミネートがマスクテープに相当する）を剥がすことで接続端子領域の被覆膜を除去する方法が知られているが、この方法では、マスクテープを貼り付ける工程が煩雑であり、良好な生産性が得られない問題がある。特に、一つの基板上に複数の素子形成領域を形成する多面取り基板の場合や、狭額縁を実現する場合には、接続端子領域が個々の素子形成領域毎に複数存在し、若しくは、接続端子領域が非常に狭くなっているので、マスクテープの貼り付け工程において、精度良く貼り付けることが困難となり、高い生産性を実現することができない。
　また、有機ＥＬ装置などでは、接続端子領域を狭くする狭額縁化が求められており、狭額縁化が達成されると、接続端子が形成される接続端子領域と有機ＥＬ素子などの素子が形成される素子形成領域が近接した状態になる。この際、前述したマスクテープを剥がす方法では、マスクテープの周囲の膜が一緒に剥がれることがあり、狭額縁化によって接続端子領域と素子形成領域が近接している場合には、マスクテープ周囲の膜が剥がれることで素子の封止性能が低下することが懸念される。このため、特に狭額縁化を実現するためには、素子形成領域に悪影響が及ばないように、接続端子領域上の被覆膜のみを精度良く除去することが求められる。
　本発明は、このような問題に対処することを課題の一例とするものである。すなわち、素子が形成された基板上にＡＬＤ成膜法などで被覆膜を形成するに際して、簡易な工程で接続端子領域上の被覆膜を除去することができること、基板上に被覆膜を形成する電子デバイスの製造において高い生産性を得ることができること、素子形成領域に悪影響が及ばないように、接続端子領域上の被覆膜のみを精度良く除去することができること、などが本発明の目的である。
　このような目的を達成するために、本発明における電子デバイスの製造方法は、以下の構成を少なくとも具備するものである。
　基板上の一部を部分被覆部材で被覆する工程と、前記基板上に素子を形成する工程と、前記素子及び前記部分被覆部材を覆うように前記基板上に被覆膜を成膜する工程と、前記部分被覆部材上の前記被覆膜にクラックを形成する工程とを有することを特徴とする電子デバイスの製造方法。
本発明の実施形態に係る電子デバイスの製造方法を示した説明図である。 本発明の実施形態に係る電子デバイスの製造方法（部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程）を示した説明図である。 本発明の他の実施形態に係る電子デバイスの製造方法（部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程）を示した説明図である。 本発明の実施形態に係る製造方法で製造された有機ＥＬ装置を示した説明図である（図４（ａ）が概略平面図、図４（ｂ）が図４（ａ）におけるＸ－Ｘ断面図）。
　以下、図面を参照しながら本発明の実施形態を説明する。本発明の実施形態は図示の内容を含むがこれのみに限定されるものではない。図１は、本発明の実施形態に係る電子デバイスの製造方法を示した説明図である。本発明の実施形態に係る電子デバイスの製造方法は、基板１上の一部を部分被覆部材２で被覆する工程と、基板１上に素子３を形成する工程と、素子３及び部分被覆部材２を覆うように基板１上に被覆膜４を成膜する工程と、部分被覆部材２上の被覆膜４にクラックを形成する工程とを有する。ここでの素子とは、電子回路に用いる構成要素であり、能動素子だけでなく受動素子も含む。また、有機半導体や、有機ＥＬ、無機ＥＬ、ＬＥＤなどの発光素子や、センサー素子も含まれる。ここでの基板上とは、基板上に直接形成されている場合のみならず、他の物体を介して形成されている場合も含まれる。
　更に図１に基づいた具体例を示す。本発明の実施形態に係る電子デバイスの製造方法は、基板１上の接続端子領域１Ａを部分被覆部材２で被覆する第１工程（図１（ａ）参照）と、基板１上に素子３を形成する第２工程（図１（ｂ）参照）と、素子３を覆うように基板１上に被覆膜４を成膜する第３工程（図１（ｃ）参照）と、部分被覆部材２上の被覆膜４にクラックを形成する第４工程（図１（ｄ１），（ｄ２）参照）を有する。
　図１（ａ）に示した第１工程では、具体的には、基板１上に下部電極１０を形成し、それと同時又は別途に、接続端子１１を形成する。接続端子１１が形成された基板１上の部分が接続端子領域１Ａになる。そして、基板上に形成された接続端子１１上、或いは接続端子１１が形成された基板１上の接続端子領域１Ａを部分被覆部材２で被覆する。
　部分被覆部材２は、それ自体を単独で形成することもできるが、他の部材の形成と同時又は同工程で形成することで、工程の簡略化が可能になる。図１（ａ）に示すように、部分被覆部材２は、素子３の複数の電極を互いに区分する隔壁１２と同時又は同じ工程で形成することができる。部分被覆部材２及び隔壁１２は、例えば、フォトリソグラフィ工程でパターン形成されたレジスト層である。部分被覆部材２及び隔壁１２の形成方法の一例を示すと、基板１上に感光性樹脂層を塗布し、部分被覆部材２及び隔壁１２のパターンを有するフォトマスクを介した露光及び現像を行うことで、部分被覆部材２及び隔壁１２のレジスト層パターンを形成する。この際、レジスト層の厚さ方向の露光量の違いから生じる現像速度の差を利用して、側部が下向きの逆テーパー面２ａ，１２ａを有する部分被覆部材２及び隔壁１２を形成することができる。
　図１（ｂ）に示した第２工程では、具体的には、基板上の下部電極１０上に素子３を形成する。素子３は、隔壁１２の間に形成される。素子３の一例として有機ＥＬ素子を形成する場合には、下部電極１０上に有機層１３を積層し、その上に上部電極１４を積層する。この際、隔壁１２のパターンを下部電極１０と交差する方向にストライプ状に形成しておくことで、上部電極１４を隔壁１２で区分されたストライプ状のパターンに形成することができる。基板１上の素子３が形成された領域が素子形成領域１Ｂになる。
　図１（ｃ）に示した第３工程では、素子３及び部分被覆部材２を覆うように基板１上に被覆膜４が成膜される。被覆膜４は、素子３が有機ＥＬ素子の場合は有機ＥＬ素子を気密に封止する封止膜になる。被覆膜４は、例えば無機膜であり、一例として、原子層堆積（ＡＬＤ）法によって形成することができる。ＡＬＤ法によって成膜される被覆膜４は、接続端子領域１Ａ及び素子形成領域１Ｂを含む基板１上の全面に形成される。
　図１（ｄ１），（ｄ２）に示した第４工程では、部分被覆部材２上の被覆膜４にクラック４Ａが形成される。クラック４Ａは、接続端子領域１Ａ上の部分被覆部材２と被覆膜４に紫外線照射処理又は加熱処理又はレーザー照射を施すことで形成することができる。この際、部分被覆部材２と被覆膜４は、紫外線照射処理又は加熱処理又はレーザー照射に対して膨張率又は収縮率が異なる材料が用いられる。膨張率又は収縮率の違いで互いに接触する部分被覆部材２と被覆膜４に内部応力が発生し、強度の弱い被覆膜４にクラック（亀裂）４Ａが形成されることになる。
　具体的には、部分被覆部材２をレジスト層で形成し、被覆膜４を無機膜で形成して、接続端子領域１Ａ上の部分被覆部材２と被覆膜４に紫外線照射処理を施すことで、部分被覆部材２の方が被覆膜４より大きい膨張率を示し、被覆膜４にクラック４Ａが形成される。部分被覆部材２が逆テーパー面２ａを有する場合には、部分被覆部材２の上端縁の鋭角なエッジに対応してクラック４Ａが形成され易くなる。この際には、クラック４Ａは、部分被覆部材２の端部に沿って形成される。
　部分被覆部材２と被覆膜４への紫外線照射処理又は加熱処理又はレーザー照射は、図１（ｄ１）に示すように直接被覆膜４上へ施してもよいし、図１（ｄ２）に示すように、被覆膜４上に別の部分被覆部材２Ｓを積層して、その別の部分被覆部材２Ｓを介して施してもよい。別の部分被覆部材２Ｓは、部分被覆部材２上の被覆膜４に内部応力を発生しやすくするための部材であり、部分被覆部２に対して更に大きい膨張率又は収縮率を有する部材、或いは部分被覆部材２に対して逆の膨張率又は収縮率（部分被覆部材２が膨張するときには部分被覆部材２Ｓは収縮し、部分被覆部材２が収縮するときには部分被覆部材２Ｓは膨張する）を有する部材などを選択するのが好ましい。
　前述したように部分被覆部材２と隔壁１２を同一工程で形成する場合には、隔壁１２が形成された箇所の被覆膜４にはクラックが入らないようにすることが必要になる。このための手法としては、まず、隔壁１２又は部分被覆部材２の材料として、隔壁１２を形成するための硬化工程での処理程度ではクラックが入らない程度の収縮率を有する材料を用いる。そして、クラック４Ａを生じさせる際には、部分被覆部材２以外を遮光（マスク）し、部分被覆部材２に対して隔壁１２の硬化時以上の強い紫外線を照射する。或いは、ＣＯ2レーザー等の、樹脂に対して吸収・発熱するレーザーを用い、これを隔壁１２の硬化後に選択的に部分被覆部材２上の被覆膜４に対して照射する。
　また、部分被覆部材２と隔壁１２を別工程で形成し、部分被覆部材２と隔壁１２を異なる材料にする場合には、隔壁１２に対して膨張率や収縮率が大きい材料を部分被覆部材２に用いる。この場合には、フォトリソグラフィ、印刷、インクジェットなどによるパターン形成方法を部分被覆部材２の形成に採用することができる。この場合も、選択的に部分被覆部材２上の被覆膜４に対して紫外線やレーザー照射を行ったり、部分的に加熱したりする方法を採用することができる。
　図２は、本発明の実施形態に係る電子デバイスの製造方法であって、部分被覆部材と共に接続端子領域上の被覆膜を除去する工程を示している。図２に示した工程では、部分被覆部材２と共に接続端子領域１Ａ上の被覆膜４を除去して、接続端子１１を露出させる。部分被覆部材２上の被覆膜４は、クラック４Ａの形成によって除去しやすくなっている。また、クラック４Ａの形成によって、被覆膜４の下に処理液を浸透させることができるので、この処理液によって部分被覆部材２を溶解させることができる。具体的には、処理液が入った容器内に基板１全体を浸漬することで、クラック４Ａが入った接続端子領域１Ａに処理液を浸透させる。この際、素子形成領域１Ａは被覆膜４によって覆われているので、処理液の影響を受けない。基板１が複数の素子形成領域１Ｂを有する多面取り基板の場合には、基板１全体を処理液に浸漬させる１つの工程で、基板１上における複数の接続端子領域１Ａの被覆膜４を同時に除去して接続端子１１を露出させることができる。
　図３は、本発明の他の実施形態に係る電子デバイスの製造方法（部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程）を示した説明図である。ここでは、素子３の上に部分被覆部材２を形成して、素子３の一部を露出する例を示している。ガス等のセンサー素子では、センサー素子の感知面を露出させる必要がある。この場合に、図３（ａ）に示すように素子３上の露出させたい部分に部分被覆部材２を形成し、素子３及び部分被覆部材２を被覆膜４で覆う。その後、前述した実施形態と同様に、部分被覆部材２上の被覆膜４にクラック４Ａを形成し、図３（ｂ）に示すように、部分被覆部材２と共に、部分被覆部材２上の被覆膜４を除去して、センサー素子の感知面３Ｓなどを露出させる。部分被覆部材２と共に、部分被覆部材２上の被覆膜４を除去する工程は、前述した実施形態と同様の方法を採用することができる。
　図４は、前述した本発明の実施形態に係る製造方法で製造された有機ＥＬ装置を示した説明図である（図４（ａ）が概略平面図、図４（ｂ）が図４（ａ）におけるＸ－Ｘ断面図）。有機ＥＬ装置１００は、基板１上に有機ＥＬ素子３Ａが複数配列されている。図示の例では、有機ＥＬ素子３Ａがドットマトリクス状に配列された基板１上の領域が素子形成領域１Ｂであり、接続端子１１が配置された領域が接続端子領域１Ａである。有機ＥＬ素子３Ａは、下部電極１０と有機層１３と上部電極１４を備えている。下部電極１０は一方向に沿ってストライプ状に配置され、上部電極１４は下部電極１０と交差する方向に隔壁１２によって区分されてストライプ状に配置されている。
　基板１上の有機ＥＬ素子３Ａは被覆膜４によって被覆されることで気密に封止されている。被覆膜４は接続端子領域１Ａにおいては除去されて、接続端子１１が露出した状態になっている。有機ＥＬ素子３Ａの下部電極１０は引出配線１０Ａを介して接続端子１１に導通しており、上部電極１４は引出配線１４Ａを介して接続端子１１に導通している。
　基板１は、光透過性であり、ガラスやプラスチックなど、有機ＥＬ素子３Ａを支持することができる基材によって形成される。下部電極１０を形成する透明導電膜層は、ＩＴＯ（Indium Tin Oxide），ＩＺＯ（Indium Zinc Oxide），酸化亜鉛系透明導電膜，ＳｎＯ2系透明導電膜，二酸化チタン系透明導電膜などの透明金属酸化物を用いることができる。
　下部電極１０が複数の電極にパターン形成されている場合は、各電極間の絶縁性を確保するために図示省略の絶縁膜が設けられる。この絶縁膜は、ポリイミド樹脂，アクリル系樹脂，酸化シリコン，窒化シリコンなどの材料が用いられる。絶縁膜の形成は、絶縁膜の材料を下部電極１０がパターン形成された基板１上に成膜した後、下部電極１０上に有機ＥＬ素子３Ａ毎の発光領域を形成する開口を形成するパターニングがなされる。具体的には、下部電極１０が形成された基板１にスピンコート法により所定の塗布厚となるように膜を形成し、露光マスクを用いて露光処理，現像処理を施すことにより、有機ＥＬ素子３Ａの開口パターン形状を有する絶縁膜の層が形成される。この絶縁膜は、下部電極１０のパターン間を埋めると共にその側端部分を一部覆うように形成され、有機ＥＬ素子３Ａをドットマトリクス状に配置する場合は格子状に形成される。
　隔壁１２は、マスク等を用いることなく上部電極１４のパターンを形成するため、或いは隣り合う上部電極１４を完全に電気的に絶縁するために、下部電極１０と交差する方向にストライプ状に形成される。具体的には、前述した絶縁膜の上に感光性樹脂等の絶縁材料を、有機ＥＬ素子３Ａを形成する有機層１３と上部電極１４の膜厚の総和より厚い膜厚にスピンコート法等で塗布形成した後、この感光性樹脂膜上に下部電極１０に交差するストライプ状パターンを有するフォトマスクを介して紫外線等を照射し、層の厚さ方向の露光量の違いから生じる現像速度の差を利用して、側部が下向きの逆テーパー面１２ａを有する隔壁１２を形成する。
　有機層１３は、発光層を含む発光機能層の積層構造を有し、下部電極１０と上部電極１４の一方を陽極とし他方を陰極とすると、陽極側から順次、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などが選択的に形成される。有機層１３の成膜は乾式の成膜として真空蒸着法などが用いられ、湿式の成膜としては塗布や各種の印刷法が用いられる。
　有機層１３の形成例を以下に説明する。例えば先ず、ＮＰＢ（N,N-di(naphtalence)-N,N-dipheneyl-benzidene）を正孔輸送層として成膜する。この正孔輸送層は、陽極から注入される正孔を発光層に輸送する機能を有する。この正孔輸送層は、１層だけ積層したものでも２層以上積層したものであってもよい。また正孔輸送層は、単一の材料による成膜ではなく、複数の材料により一つの層を形成しても良く、電荷輸送能力の高いホスト材料に電荷供与（受容）性の高いゲスト材料をドーピングしてもよい。
　次に、正孔輸送層の上に発光層を成膜する。一例としては、抵抗加熱蒸着法により、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光層を、塗分け用マスクを利用してそれぞれの成膜領域に成膜する。赤（Ｒ）としてＤＣＭ１（４－（ジシアノメチレン）－２－メチル－６－（４’－ジメチルアミノスチリル）－４Ｈ－ピラン）等のスチリル色素等の赤色を発光する有機材料を用いる。緑（Ｇ）としてアルミキノリノール錯体（Ａｌｑ3 ）等の緑色を発光する有機材料を用いる。青（Ｂ）としてジスチリル誘導体、トリアゾール誘導体等の青色を発光する有機材料を用いる。勿論、他の材料でも、ホスト－ゲスト系の層構成でも良く、発光形態も蛍光発光材料を用いてもりん光発光材料を用いたものであってもよい。
　発光層の上に成膜される電子輸送層は、抵抗加熱蒸着法等の各種成膜方法により、例えばアルミキノリノール錯体（Ａｌｑ3 ）等の各種材料を用いて成膜する。電子輸送層は、陰極から注入される電子を発光層に輸送する機能を有する。この電子輸送層は、１層だけ積層したものでも２層以上積層した多層構造を有してもよい。また、電子輸送層は、単一の材料による成膜ではなく、複数の材料により一つの層を形成しても良く、電荷輸送能力の高いホスト材料に電荷供与（受容）性の高いゲスト材料をドーピングして形成してもよい。
　有機層１３上に形成される上部電極１４は、こちらが陰極の場合には、陽極より仕事関数の小さい（例えば４ｅＶ以下）材料（金属，金属酸化物，金属フッ化物，合金等）を用いることができ、具体的には、アルミニウム（Ａｌ），インジウム（Ｉｎ），マグネシウム（Ｍｇ）等の金属膜、ドープされたポリアニリンやドープされたポリフェニレンビニレン等の非晶質半導体、Ｃｒ2Ｏ3，ＮｉＯ，Ｍｎ2Ｏ5等の酸化物を使用できる。構造としては、金属材料による単層構造、ＬｉＯ2／Ａｌ等の積層構造等が採用できる。
　有機ＥＬ素子３Ａを封止する封止膜となる被覆膜４は、一例としては、原子層成長法によって成膜される金属やケイ素の酸化物，窒化物，酸窒化物の単層又は多層膜を用いることができる。例えば、ＴＭＡ（トリメチルアルミニウム）やＴＥＡ（トリエチルアルミニウム）、ＤＭＡＨ（ジメチルアルミニウム水素化物）等のアルキル系金属と、水や酸素、アルコール類との反応で得られるアルミニウム酸化物膜（例えば、Ａｌ2Ｏ3膜）、ケイ素系材料の気化ガスと水の気化ガスとの反応で得られるケイ素酸化物膜（例えば、ＳｉＯ2膜）などを用いることができる。
　以上説明したように、本発明の実施形態に係る電子デバイスの製造方法によると、素子３が形成された基板１上にＡＬＤ成膜法などで被覆膜４を形成するに際して、簡易な工程で接続端子領域１Ａ上の被覆膜４を除去することができる。基板１が複数の素子形成領域１Ｂを有する多面取り基板の場合であっても基板１を処理液に浸漬する１回の工程で全ての接続端子領域１Ａにおける接続端子１１を露出させることができるので、基板１上に被覆膜４を形成する電子デバイスの製造において高い生産性を得ることができる。
　また、被覆膜４にクラック４Ａを生じさせ、このクラック４Ａから浸透させた処理液で部分被覆部材２を溶解させることができるので、部分被覆部材２が形成されている接続端子領域１Ａのみの被覆膜４を精度良く除去することができる。これによって、狭額縁化を図った電子デバイスにおいても、素子形成領域１Ｂに悪影響が及ばないように接続端子領域１Ａ上の被覆膜４のみを除去することができる。
　以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。上述の各図で示した実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの記載内容を組み合わせることが可能である。また、各図の記載内容はそれぞれ独立した実施形態になり得るものであり、本発明の実施形態は各図を組み合わせた一つの実施形態に限定されるものではない。

Claims (14)

  1. 　基板上の一部を部分被覆部材で被覆する工程と、
    　前記基板上に素子を形成する工程と、
    　前記素子及び前記部分被覆部材を覆うように前記基板上に被覆膜を成膜する工程と、
    　前記部分被覆部材上の前記被覆膜にクラックを形成する工程とを有することを特徴とする電子デバイスの製造方法。
  2. 　前記部分被覆部材と共に、前記部分被覆部材上の前記被覆膜を除去する工程を有することを特徴とする請求項１記載の電子デバイスの製造方法。
  3. 　前記部分被覆部材と前記被覆膜は収縮率又は膨張率が異なることを特徴とする請求項２に記載された電子デバイスの製造方法。
  4. 　前記クラックは、前記部分被覆部材の端部に沿って形成されていることを特徴とする請求項３に記載された電子デバイスの製造方法。
  5. 　前記クラックを形成する工程は、前記接続端子領域上の前記部分被覆部材と前記被覆膜に紫外線照射処理又は加熱処理又はレーザー照射を施すことを特徴とする請求項４に記載された電子デバイスの製造方法。
  6. 　前記部分被覆部材は、側部に逆テーパー面を有することを特徴とする請求項５に記載された電子デバイスの製造方法。
  7. 　前記素子は有機ＥＬ素子であり、前記被覆膜は前記有機ＥＬ素子を封止する封止膜であることを特徴とする請求項１～６のいずれかに記載された電子デバイスの製造方法。
  8. 　前記被覆膜は、原子層堆積（ＡＬＤ）膜であることを特徴とする請求項７に記載された電子デバイスの製造方法。
  9. 　前記部分被覆部材は、フォトリソグラフィ工程でパターン形成されたレジスト層であることを特徴とする請求項７に記載された電子デバイスの製造方法。
  10. 　前記部分被覆部材は、前記有機ＥＬ素子の複数の電極を互いに区分するための隔壁と同じ工程で形成されていることを特徴とする請求項９に記載された電子デバイスの製造方法。
  11. 　前記部分被覆部材は、前記基板上に形成された前記接続端子上を被覆することを特徴とする請求項１に記載された電子デバイスの製造方法。
  12. 　前記部分被覆部材は、印刷若しくはインクジェットによって形成されることを特徴とする請求項１に記載された電子デバイスの製造方法。
  13. 　前記被覆膜を除去する工程は、前記クラックから処理液を浸透させて前記部分被覆部材を溶解することによって行うことを特徴とする請求項２に記載された電子デバイスの製造方法。
  14. 　前記基板が複数の素子形成領域を有する多面取り基板であり、前記基板全体を前記処理液に浸漬することによって、複数の接続端子領域上の前記被覆膜を除去することを特徴とする請求項２に記載された電子デバイスの製造方法。
PCT/JP2012/058014 2012-03-27 2012-03-27 電子デバイスの製造方法 WO2013145139A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2012/058014 WO2013145139A1 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法
US14/385,970 US9722213B2 (en) 2012-03-27 2012-03-27 Method for manufacturing electronic device
JP2014507107A JP5902804B2 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/058014 WO2013145139A1 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2013145139A1 true WO2013145139A1 (ja) 2013-10-03

Family

ID=49258505

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/058014 WO2013145139A1 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US9722213B2 (ja)
JP (1) JP5902804B2 (ja)
WO (1) WO2013145139A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048699A (ja) * 2016-01-08 2016-04-07 パイオニア株式会社 有機ｅｌ装置
JP2016178061A (ja) * 2015-03-23 2016-10-06 パイオニア株式会社 発光装置の製造方法
JP2019536245A (ja) * 2016-12-02 2019-12-12 武漢華星光電技術有限公司Ｗｕｈａｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ 有機半導体デバイスのパッケージング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328827B (zh) * 2016-10-26 2018-08-14 昆山工研院新型平板显示技术中心有限公司 一种薄膜封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08120443A (ja) * 1994-10-21 1996-05-14 Fuji Elelctrochem Co Ltd リフトオフによる膜パターン形成方法
JP2006251598A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 薄膜構造体の製造方法
JP2007234318A (ja) * 2006-02-28 2007-09-13 Fuji Electric Holdings Co Ltd パッシベーション膜及び有機ｅｌ素子の製造方法
JP2007250520A (ja) * 2006-02-16 2007-09-27 Toyota Industries Corp 有機エレクトロルミネッセンスディスプレイパネル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4119483A (en) * 1974-07-30 1978-10-10 U.S. Philips Corporation Method of structuring thin layers
US4448636A (en) * 1982-06-02 1984-05-15 Texas Instruments Incorporated Laser assisted lift-off
JP2003208975A (ja) 2002-01-11 2003-07-25 Denso Corp 有機ｅｌ素子の製造方法
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
KR20140066974A (ko) * 2011-09-26 2014-06-03 파나소닉 주식회사 발광 장치의 제조 방법 및 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08120443A (ja) * 1994-10-21 1996-05-14 Fuji Elelctrochem Co Ltd リフトオフによる膜パターン形成方法
JP2006251598A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 薄膜構造体の製造方法
JP2007250520A (ja) * 2006-02-16 2007-09-27 Toyota Industries Corp 有機エレクトロルミネッセンスディスプレイパネル
JP2007234318A (ja) * 2006-02-28 2007-09-13 Fuji Electric Holdings Co Ltd パッシベーション膜及び有機ｅｌ素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178061A (ja) * 2015-03-23 2016-10-06 パイオニア株式会社 発光装置の製造方法
JP2016048699A (ja) * 2016-01-08 2016-04-07 パイオニア株式会社 有機ｅｌ装置
JP2019536245A (ja) * 2016-12-02 2019-12-12 武漢華星光電技術有限公司Ｗｕｈａｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ 有機半導体デバイスのパッケージング方法

Also Published As

Publication number Publication date
JP5902804B2 (ja) 2016-04-13
JPWO2013145139A1 (ja) 2015-08-03
US9722213B2 (en) 2017-08-01
US20150079708A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
WO2020004086A1 (ja) 有機ｅｌ素子および有機ｅｌ素子の製造方法
US6949389B2 (en) Encapsulation for organic light emitting diodes devices
KR101993331B1 (ko) 유기발광표시장치 및 그 제조방법
CN100565970C (zh) 有机电致发光装置制造方法及有机电致发光装置
KR101648016B1 (ko) 유기 광전자장치 및 캡슐화방법
US8129004B2 (en) Donor substrate and transfer method using same, method of manufacturing display device, and system of manufacturing display device
US8664852B2 (en) Organic light emitting display device and method for manufacturing the same
TW201445793A (zh) 具有撓性基板之有機發光顯示裝置
KR20140048243A (ko) 유기 광전자 장치 및 그의 밀봉 방법
JP4917833B2 (ja) 有機ｅｌディスプレイ及びその製造方法
TWI578588B (zh) 有機發光二極體裝置及其製造方法
TW201444137A (zh) 有機光電元件之封裝結構以及封裝方法
JP5902804B2 (ja) 電子デバイスの製造方法
TW201427140A (zh) 發光顯示器裝置及其製造方法
KR101671304B1 (ko) 광전자 어셈블리를 제조하기 위한 방법, 및 광전자 어셈블리
US9917144B2 (en) Display panel and method for manufacturing same
JP2005174726A (ja) 有機ｅｌ素子及びその形成方法
JP2008311059A (ja) 有機エレクトロルミネセンス素子及びその製造方法
JP2007234332A (ja) 自発光パネルの製造方法、および自発光パネル
US9444073B2 (en) Organic light emitting display device and manufacturing method thereof
JP2010003797A (ja) 有機ｅｌ素子及び有機ｅｌ素子の製造方法
JP2016048699A (ja) 有機ｅｌ装置
JP2009301883A (ja) 有機ｅｌ素子及び有機ｅｌ素子の製造方法
WO2014041614A1 (ja) 有機ｅｌ装置
TW444235B (en) Method of fabricating and patterning oleds

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12872467

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014507107

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14385970

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12872467

Country of ref document: EP

Kind code of ref document: A1