JP5902804B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP5902804B2
JP5902804B2 JP2014507107A JP2014507107A JP5902804B2 JP 5902804 B2 JP5902804 B2 JP 5902804B2 JP 2014507107 A JP2014507107 A JP 2014507107A JP 2014507107 A JP2014507107 A JP 2014507107A JP 5902804 B2 JP5902804 B2 JP 5902804B2
Authority
JP
Japan
Prior art keywords
partial
coating film
electronic device
coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014507107A
Other languages
English (en)
Other versions
JPWO2013145139A1 (ja
Inventor
菅原 淳
淳 菅原
秀隆 大峡
秀隆 大峡
田中 信介
信介 田中
弘務 奈良
弘務 奈良
博樹 丹
博樹 丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp, Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2014507107A priority Critical patent/JP5902804B2/ja
Publication of JPWO2013145139A1 publication Critical patent/JPWO2013145139A1/ja
Application granted granted Critical
Publication of JP5902804B2 publication Critical patent/JP5902804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/26Processes for applying liquids or other fluent materials performed by applying the liquid or other fluent material from an outlet device in contact with, or almost in contact with, the surface
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/173Passive-matrix OLED displays comprising banks or shadow masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電子デバイスの製造方法に関するものである。
基板上に素子が形成され、素子を覆う被覆膜を備えた電子デバイスが知られている。例えば、有機EL装置は、基板上の有機EL素子を封止するために有機EL素子を覆う被覆膜(封止膜)を備えている。また、電子デバイスは基板上に接続端子を備えている。被覆膜を備えた電子デバイスは、接続端子が被覆膜から露出した状態で基板上に配備されている。
下記特許文献1に記載された有機EL装置の製造方法は、基板上に陽極および外部回路接続用の接続端子を形成した後、接続端子の上に、接続端子と外部回路とを接続するための保護ラミネート付の異方導電性接着テープを仮圧着する工程、その後、陽極の上に有機層および陰極を積層して有機EL素子を形成する工程、有機EL素子および異方導電性接着テープの上に被覆膜(封止膜)を形成する工程、その後、異方導電性接着テープの保護ラミネートを剥がすことにより異方導電性接着テープの上の被覆膜を除去する工程を有している。
特開2003−208975号公報
高い封止性能を得ることができる被覆膜の成膜方法として、原子層堆積成膜法(ALD成膜法)が知られている。この成膜法によると、成膜時に基板全面を被覆膜が覆ってしまい、被覆膜の高い防湿性によって溶解液が浸透し難くエッチングやリフトオフが困難であるため、成膜後に如何にして基板上の接続端子を露出させるかが問題になる。
前述した従来技術のようにマスクテープ(前述した例では保護ラミネートがマスクテープに相当する)を剥がすことで接続端子領域の被覆膜を除去する方法が知られているが、この方法では、マスクテープを貼り付ける工程が煩雑であり、良好な生産性が得られない問題がある。特に、一つの基板上に複数の素子形成領域を形成する多面取り基板の場合や、狭額縁を実現する場合には、接続端子領域が個々の素子形成領域毎に複数存在し、若しくは、接続端子領域が非常に狭くなっているので、マスクテープの貼り付け工程において、精度良く貼り付けることが困難となり、高い生産性を実現することができない。
また、有機EL装置などでは、接続端子領域を狭くする狭額縁化が求められており、狭額縁化が達成されると、接続端子が形成される接続端子領域と有機EL素子などの素子が形成される素子形成領域が近接した状態になる。この際、前述したマスクテープを剥がす方法では、マスクテープの周囲の膜が一緒に剥がれることがあり、狭額縁化によって接続端子領域と素子形成領域が近接している場合には、マスクテープ周囲の膜が剥がれることで素子の封止性能が低下することが懸念される。このため、特に狭額縁化を実現するためには、素子形成領域に悪影響が及ばないように、接続端子領域上の被覆膜のみを精度良く除去することが求められる。
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、素子が形成された基板上にALD成膜法などで被覆膜を形成するに際して、簡易な工程で接続端子領域上の被覆膜を除去することができること、基板上に被覆膜を形成する電子デバイスの製造において高い生産性を得ることができること、素子形成領域に悪影響が及ばないように、接続端子領域上の被覆膜のみを精度良く除去することができること、などが本発明の目的である。
このような目的を達成するために、本発明における電子デバイスの製造方法は、以下の構成を少なくとも具備するものである。
基板上の一部を部分被覆部材で被覆する工程と、前記基板上に素子を形成する工程と、前記素子及び前記部分被覆部材を覆うように前記基板上に被覆膜を成膜する工程と、前記部分被覆部材上の前記被覆膜にクラックを形成する工程と、
前記部分被覆部材と共に、前記部分被覆部材上の前記被覆膜を除去する工程とを有し、前記部分被覆部材の側部は逆テーパー面を有し、前記被覆膜を成膜する工程において、前記被覆膜は前記逆テーパー面を覆うように成膜され、前記クラックは前記部分被覆部材の端部に沿って形成されていることを特徴とする電子デバイスの製造方法。
本発明の実施形態に係る電子デバイスの製造方法を示した説明図である。 本発明の実施形態に係る電子デバイスの製造方法(部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程)を示した説明図である。 本発明の他の実施形態に係る電子デバイスの製造方法(部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程)を示した説明図である。 本発明の実施形態に係る製造方法で製造された有機EL装置を示した説明図である(図4(a)が概略平面図、図4(b)が図4(a)におけるX−X断面図)。
以下、図面を参照しながら本発明の実施形態を説明する。本発明の実施形態は図示の内容を含むがこれのみに限定されるものではない。図1は、本発明の実施形態に係る電子デバイスの製造方法を示した説明図である。本発明の実施形態に係る電子デバイスの製造方法は、基板1上の一部を部分被覆部材2で被覆する工程と、基板1上に素子3を形成する工程と、素子3及び部分被覆部材2を覆うように基板1上に被覆膜4を成膜する工程と、部分被覆部材2上の被覆膜4にクラックを形成する工程とを有する。ここでの素子とは、電子回路に用いる構成要素であり、能動素子だけでなく受動素子も含む。また、有機半導体や、有機EL、無機EL、LEDなどの発光素子や、センサー素子も含まれる。ここでの基板上とは、基板上に直接形成されている場合のみならず、他の物体を介して形成されている場合も含まれる。
更に図1に基づいた具体例を示す。本発明の実施形態に係る電子デバイスの製造方法は、基板1上の接続端子領域1Aを部分被覆部材2で被覆する第1工程(図1(a)参照)と、基板1上に素子3を形成する第2工程(図1(b)参照)と、素子3を覆うように基板1上に被覆膜4を成膜する第3工程(図1(c)参照)と、部分被覆部材2上の被覆膜4にクラックを形成する第4工程(図1(d1),(d2)参照)を有する。
図1(a)に示した第1工程では、具体的には、基板1上に下部電極10を形成し、それと同時又は別途に、接続端子11を形成する。接続端子11が形成された基板1上の部分が接続端子領域1Aになる。そして、基板上に形成された接続端子11上、或いは接続端子11が形成された基板1上の接続端子領域1Aを部分被覆部材2で被覆する。
部分被覆部材2は、それ自体を単独で形成することもできるが、他の部材の形成と同時又は同工程で形成することで、工程の簡略化が可能になる。図1(a)に示すように、部分被覆部材2は、素子3の複数の電極を互いに区分する隔壁12と同時又は同じ工程で形成することができる。部分被覆部材2及び隔壁12は、例えば、フォトリソグラフィ工程でパターン形成されたレジスト層である。部分被覆部材2及び隔壁12の形成方法の一例を示すと、基板1上に感光性樹脂層を塗布し、部分被覆部材2及び隔壁12のパターンを有するフォトマスクを介した露光及び現像を行うことで、部分被覆部材2及び隔壁12のレジスト層パターンを形成する。この際、レジスト層の厚さ方向の露光量の違いから生じる現像速度の差を利用して、側部が下向きの逆テーパー面2a,12aを有する部分被覆部材2及び隔壁12を形成することができる。
図1(b)に示した第2工程では、具体的には、基板上の下部電極10上に素子3を形成する。素子3は、隔壁12の間に形成される。素子3の一例として有機EL素子を形成する場合には、下部電極10上に有機層13を積層し、その上に上部電極14を積層する。この際、隔壁12のパターンを下部電極10と交差する方向にストライプ状に形成しておくことで、上部電極14を隔壁12で区分されたストライプ状のパターンに形成することができる。基板1上の素子3が形成された領域が素子形成領域1Bになる。
図1(c)に示した第3工程では、素子3及び部分被覆部材2を覆うように基板1上に被覆膜4が成膜される。被覆膜4は、素子3が有機EL素子の場合は有機EL素子を気密に封止する封止膜になる。被覆膜4は、例えば無機膜であり、一例として、原子層堆積(ALD)法によって形成することができる。ALD法によって成膜される被覆膜4は、接続端子領域1A及び素子形成領域1Bを含む基板1上の全面に形成される。
図1(d1),(d2)に示した第4工程では、部分被覆部材2上の被覆膜4にクラック4Aが形成される。クラック4Aは、接続端子領域1A上の部分被覆部材2と被覆膜4に紫外線照射処理又は加熱処理又はレーザー照射を施すことで形成することができる。この際、部分被覆部材2と被覆膜4は、紫外線照射処理又は加熱処理又はレーザー照射に対して膨張率又は収縮率が異なる材料が用いられる。膨張率又は収縮率の違いで互いに接触する部分被覆部材2と被覆膜4に内部応力が発生し、強度の弱い被覆膜4にクラック(亀裂)4Aが形成されることになる。
具体的には、部分被覆部材2をレジスト層で形成し、被覆膜4を無機膜で形成して、接続端子領域1A上の部分被覆部材2と被覆膜4に紫外線照射処理を施すことで、部分被覆部材2の方が被覆膜4より大きい膨張率を示し、被覆膜4にクラック4Aが形成される。部分被覆部材2が逆テーパー面2aを有する場合には、部分被覆部材2の上端縁の鋭角なエッジに対応してクラック4Aが形成され易くなる。この際には、クラック4Aは、部分被覆部材2の端部に沿って形成される。
部分被覆部材2と被覆膜4への紫外線照射処理又は加熱処理又はレーザー照射は、図1(d1)に示すように直接被覆膜4上へ施してもよいし、図1(d2)に示すように、被覆膜4上に別の部分被覆部材2Sを積層して、その別の部分被覆部材2Sを介して施してもよい。別の部分被覆部材2Sは、部分被覆部材2上の被覆膜4に内部応力を発生しやすくするための部材であり、部分被覆部2に対して更に大きい膨張率又は収縮率を有する部材、或いは部分被覆部材2に対して逆の膨張率又は収縮率(部分被覆部材2が膨張するときには部分被覆部材2Sは収縮し、部分被覆部材2が収縮するときには部分被覆部材2Sは膨張する)を有する部材などを選択するのが好ましい。
前述したように部分被覆部材2と隔壁12を同一工程で形成する場合には、隔壁12が形成された箇所の被覆膜4にはクラックが入らないようにすることが必要になる。このための手法としては、まず、隔壁12又は部分被覆部材2の材料として、隔壁12を形成するための硬化工程での処理程度ではクラックが入らない程度の収縮率を有する材料を用いる。そして、クラック4Aを生じさせる際には、部分被覆部材2以外を遮光(マスク)し、部分被覆部材2に対して隔壁12の硬化時以上の強い紫外線を照射する。或いは、CO2レーザー等の、樹脂に対して吸収・発熱するレーザーを用い、これを隔壁12の硬化後に選択的に部分被覆部材2上の被覆膜4に対して照射する。
また、部分被覆部材2と隔壁12を別工程で形成し、部分被覆部材2と隔壁12を異なる材料にする場合には、隔壁12に対して膨張率や収縮率が大きい材料を部分被覆部材2に用いる。この場合には、フォトリソグラフィ、印刷、インクジェットなどによるパターン形成方法を部分被覆部材2の形成に採用することができる。この場合も、選択的に部分被覆部材2上の被覆膜4に対して紫外線やレーザー照射を行ったり、部分的に加熱したりする方法を採用することができる。
図2は、本発明の実施形態に係る電子デバイスの製造方法であって、部分被覆部材と共に接続端子領域上の被覆膜を除去する工程を示している。図2に示した工程では、部分被覆部材2と共に接続端子領域1A上の被覆膜4を除去して、接続端子11を露出させる。部分被覆部材2上の被覆膜4は、クラック4Aの形成によって除去しやすくなっている。また、クラック4Aの形成によって、被覆膜4の下に処理液を浸透させることができるので、この処理液によって部分被覆部材2を溶解させることができる。具体的には、処理液が入った容器内に基板1全体を浸漬することで、クラック4Aが入った接続端子領域1Aに処理液を浸透させる。この際、素子形成領域1Aは被覆膜4によって覆われているので、処理液の影響を受けない。基板1が複数の素子形成領域1Bを有する多面取り基板の場合には、基板1全体を処理液に浸漬させる1つの工程で、基板1上における複数の接続端子領域1Aの被覆膜4を同時に除去して接続端子11を露出させることができる。
図3は、本発明の他の実施形態に係る電子デバイスの製造方法(部分被覆部材と共に、部分被覆部材上の被覆膜を除去する工程)を示した説明図である。ここでは、素子3の上に部分被覆部材2を形成して、素子3の一部を露出する例を示している。ガス等のセンサー素子では、センサー素子の感知面を露出させる必要がある。この場合に、図3(a)に示すように素子3上の露出させたい部分に部分被覆部材2を形成し、素子3及び部分被覆部材2を被覆膜4で覆う。その後、前述した実施形態と同様に、部分被覆部材2上の被覆膜4にクラック4Aを形成し、図3(b)に示すように、部分被覆部材2と共に、部分被覆部材2上の被覆膜4を除去して、センサー素子の感知面3Sなどを露出させる。部分被覆部材2と共に、部分被覆部材2上の被覆膜4を除去する工程は、前述した実施形態と同様の方法を採用することができる。
図4は、前述した本発明の実施形態に係る製造方法で製造された有機EL装置を示した説明図である(図4(a)が概略平面図、図4(b)が図4(a)におけるX−X断面図)。有機EL装置100は、基板1上に有機EL素子3Aが複数配列されている。図示の例では、有機EL素子3Aがドットマトリクス状に配列された基板1上の領域が素子形成領域1Bであり、接続端子11が配置された領域が接続端子領域1Aである。有機EL素子3Aは、下部電極10と有機層13と上部電極14を備えている。下部電極10は一方向に沿ってストライプ状に配置され、上部電極14は下部電極10と交差する方向に隔壁12によって区分されてストライプ状に配置されている。
基板1上の有機EL素子3Aは被覆膜4によって被覆されることで気密に封止されている。被覆膜4は接続端子領域1Aにおいては除去されて、接続端子11が露出した状態になっている。有機EL素子3Aの下部電極10は引出配線10Aを介して接続端子11に導通しており、上部電極14は引出配線14Aを介して接続端子11に導通している。
基板1は、光透過性であり、ガラスやプラスチックなど、有機EL素子3Aを支持することができる基材によって形成される。下部電極10を形成する透明導電膜層は、ITO(Indium Tin Oxide),IZO(Indium Zinc Oxide),酸化亜鉛系透明導電膜,SnO2系透明導電膜,二酸化チタン系透明導電膜などの透明金属酸化物を用いることができる。
下部電極10が複数の電極にパターン形成されている場合は、各電極間の絶縁性を確保するために図示省略の絶縁膜が設けられる。この絶縁膜は、ポリイミド樹脂,アクリル系樹脂,酸化シリコン,窒化シリコンなどの材料が用いられる。絶縁膜の形成は、絶縁膜の材料を下部電極10がパターン形成された基板1上に成膜した後、下部電極10上に有機EL素子3A毎の発光領域を形成する開口を形成するパターニングがなされる。具体的には、下部電極10が形成された基板1にスピンコート法により所定の塗布厚となるように膜を形成し、露光マスクを用いて露光処理,現像処理を施すことにより、有機EL素子3Aの開口パターン形状を有する絶縁膜の層が形成される。この絶縁膜は、下部電極10のパターン間を埋めると共にその側端部分を一部覆うように形成され、有機EL素子3Aをドットマトリクス状に配置する場合は格子状に形成される。
隔壁12は、マスク等を用いることなく上部電極14のパターンを形成するため、或いは隣り合う上部電極14を完全に電気的に絶縁するために、下部電極10と交差する方向にストライプ状に形成される。具体的には、前述した絶縁膜の上に感光性樹脂等の絶縁材料を、有機EL素子3Aを形成する有機層13と上部電極14の膜厚の総和より厚い膜厚にスピンコート法等で塗布形成した後、この感光性樹脂膜上に下部電極10に交差するストライプ状パターンを有するフォトマスクを介して紫外線等を照射し、層の厚さ方向の露光量の違いから生じる現像速度の差を利用して、側部が下向きの逆テーパー面12aを有する隔壁12を形成する。
有機層13は、発光層を含む発光機能層の積層構造を有し、下部電極10と上部電極14の一方を陽極とし他方を陰極とすると、陽極側から順次、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などが選択的に形成される。有機層13の成膜は乾式の成膜として真空蒸着法などが用いられ、湿式の成膜としては塗布や各種の印刷法が用いられる。
有機層13の形成例を以下に説明する。例えば先ず、NPB(N,N-di(naphtalence)-N,N-dipheneyl-benzidene)を正孔輸送層として成膜する。この正孔輸送層は、陽極から注入される正孔を発光層に輸送する機能を有する。この正孔輸送層は、1層だけ積層したものでも2層以上積層したものであってもよい。また正孔輸送層は、単一の材料による成膜ではなく、複数の材料により一つの層を形成しても良く、電荷輸送能力の高いホスト材料に電荷供与(受容)性の高いゲスト材料をドーピングしてもよい。
次に、正孔輸送層の上に発光層を成膜する。一例としては、抵抗加熱蒸着法により、赤(R)、緑(G)、青(B)の発光層を、塗分け用マスクを利用してそれぞれの成膜領域に成膜する。赤(R)としてDCM1(4−(ジシアノメチレン)−2−メチル−6−(4’−ジメチルアミノスチリル)−4H−ピラン)等のスチリル色素等の赤色を発光する有機材料を用いる。緑(G)としてアルミキノリノール錯体(Alq3 )等の緑色を発光する有機材料を用いる。青(B)としてジスチリル誘導体、トリアゾール誘導体等の青色を発光する有機材料を用いる。勿論、他の材料でも、ホスト−ゲスト系の層構成でも良く、発光形態も蛍光発光材料を用いてもりん光発光材料を用いたものであってもよい。
発光層の上に成膜される電子輸送層は、抵抗加熱蒸着法等の各種成膜方法により、例えばアルミキノリノール錯体(Alq3 )等の各種材料を用いて成膜する。電子輸送層は、陰極から注入される電子を発光層に輸送する機能を有する。この電子輸送層は、1層だけ積層したものでも2層以上積層した多層構造を有してもよい。また、電子輸送層は、単一の材料による成膜ではなく、複数の材料により一つの層を形成しても良く、電荷輸送能力の高いホスト材料に電荷供与(受容)性の高いゲスト材料をドーピングして形成してもよい。
有機層13上に形成される上部電極14は、こちらが陰極の場合には、陽極より仕事関数の小さい(例えば4eV以下)材料(金属,金属酸化物,金属フッ化物,合金等)を用いることができ、具体的には、アルミニウム(Al),インジウム(In),マグネシウム(Mg)等の金属膜、ドープされたポリアニリンやドープされたポリフェニレンビニレン等の非晶質半導体、Cr23,NiO,Mn25等の酸化物を使用できる。構造としては、金属材料による単層構造、LiO2/Al等の積層構造等が採用できる。
有機EL素子3Aを封止する封止膜となる被覆膜4は、一例としては、原子層成長法によって成膜される金属やケイ素の酸化物,窒化物,酸窒化物の単層又は多層膜を用いることができる。例えば、TMA(トリメチルアルミニウム)やTEA(トリエチルアルミニウム)、DMAH(ジメチルアルミニウム水素化物)等のアルキル系金属と、水や酸素、アルコール類との反応で得られるアルミニウム酸化物膜(例えば、Al23膜)、ケイ素系材料の気化ガスと水の気化ガスとの反応で得られるケイ素酸化物膜(例えば、SiO2膜)などを用いることができる。
以上説明したように、本発明の実施形態に係る電子デバイスの製造方法によると、素子3が形成された基板1上にALD成膜法などで被覆膜4を形成するに際して、簡易な工程で接続端子領域1A上の被覆膜4を除去することができる。基板1が複数の素子形成領域1Bを有する多面取り基板の場合であっても基板1を処理液に浸漬する1回の工程で全ての接続端子領域1Aにおける接続端子11を露出させることができるので、基板1上に被覆膜4を形成する電子デバイスの製造において高い生産性を得ることができる。
また、被覆膜4にクラック4Aを生じさせ、このクラック4Aから浸透させた処理液で部分被覆部材2を溶解させることができるので、部分被覆部材2が形成されている接続端子領域1Aのみの被覆膜4を精度良く除去することができる。これによって、狭額縁化を図った電子デバイスにおいても、素子形成領域1Bに悪影響が及ばないように接続端子領域1A上の被覆膜4のみを除去することができる。
以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。上述の各図で示した実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの記載内容を組み合わせることが可能である。また、各図の記載内容はそれぞれ独立した実施形態になり得るものであり、本発明の実施形態は各図を組み合わせた一つの実施形態に限定されるものではない。

Claims (11)

  1. 基板上の一部を部分被覆部材で被覆する工程と、
    前記基板上に素子を形成する工程と、
    前記素子及び前記部分被覆部材を覆うように前記基板上に被覆膜を成膜する工程と、
    前記部分被覆部材上の前記被覆膜にクラックを形成する工程と、
    前記部分被覆部材と共に、前記部分被覆部材上の前記被覆膜を除去する工程とを有し、
    前記部分被覆部材の側部は逆テーパー面を有し、
    前記被覆膜を成膜する工程において、前記被覆膜は前記逆テーパー面を覆うように成膜され、
    前記クラックは前記部分被覆部材の端部に沿って形成されていることを特徴とする電子デバイスの製造方法。
  2. 前記部分被覆部材と前記被覆膜は収縮率又は膨張率が異なることを特徴とする請求項1に記載された電子デバイスの製造方法。
  3. 前記クラックを形成する工程は、接続端子領域上の前記部分被覆部材と前記被覆膜に紫外線照射処理又は加熱処理又はレーザー照射を施すことを特徴とする請求項2に記載された電子デバイスの製造方法。
  4. 前記素子は有機EL素子であり、前記被覆膜は前記有機EL素子を封止する封止膜であることを特徴とする請求項1〜3のいずれかに記載された電子デバイスの製造方法。
  5. 前記被覆膜は、原子層堆積(ALD)膜であることを特徴とする請求項4に記載された電子デバイスの製造方法。
  6. 前記部分被覆部材は、フォトリソグラフィ工程でパターン形成されたレジスト層であることを特徴とする請求項5に記載された電子デバイスの製造方法。
  7. 前記部分被覆部材は、前記有機EL素子の複数の電極を互いに区分するための隔壁と同じ工程で形成されていることを特徴とする請求項6に記載された電子デバイスの製造方法。
  8. 前記部分被覆部材は、前記基板上に形成された接続端子上を被覆することを特徴とする請求項1に記載された電子デバイスの製造方法。
  9. 前記部分被覆部材は、印刷若しくはインクジェットによって形成されることを特徴とする請求項1に記載された電子デバイスの製造方法。
  10. 前記被覆膜を除去する工程は、前記クラックから処理液を浸透させて前記部分被覆部材を溶解することによって行うことを特徴とする請求項1に記載された電子デバイスの製造方法。
  11. 前記基板が複数の素子形成領域を有する多面取り基板であり、前記基板全体を前記処理液に浸漬することによって、複数の接続端子領域上の前記被覆膜を除去することを特徴とする請求項1に記載された電子デバイスの製造方法。
JP2014507107A 2012-03-27 2012-03-27 電子デバイスの製造方法 Active JP5902804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014507107A JP5902804B2 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2012/058014 WO2013145139A1 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法
JP2014507107A JP5902804B2 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016002725A Division JP2016048699A (ja) 2016-01-08 2016-01-08 有機el装置

Publications (2)

Publication Number Publication Date
JPWO2013145139A1 JPWO2013145139A1 (ja) 2015-08-03
JP5902804B2 true JP5902804B2 (ja) 2016-04-13

Family

ID=49258505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014507107A Active JP5902804B2 (ja) 2012-03-27 2012-03-27 電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US9722213B2 (ja)
JP (1) JP5902804B2 (ja)
WO (1) WO2013145139A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178061A (ja) * 2015-03-23 2016-10-06 パイオニア株式会社 発光装置の製造方法
JP2016048699A (ja) * 2016-01-08 2016-04-07 パイオニア株式会社 有機el装置
CN106328827B (zh) * 2016-10-26 2018-08-14 昆山工研院新型平板显示技术中心有限公司 一种薄膜封装方法
CN106711354A (zh) * 2016-12-02 2017-05-24 武汉华星光电技术有限公司 有机半导体器件的封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4119483A (en) * 1974-07-30 1978-10-10 U.S. Philips Corporation Method of structuring thin layers
US4448636A (en) * 1982-06-02 1984-05-15 Texas Instruments Incorporated Laser assisted lift-off
JPH08120443A (ja) * 1994-10-21 1996-05-14 Fuji Elelctrochem Co Ltd リフトオフによる膜パターン形成方法
JP2003208975A (ja) 2002-01-11 2003-07-25 Denso Corp 有機el素子の製造方法
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
JP2006251598A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 薄膜構造体の製造方法
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
JP2007250520A (ja) * 2006-02-16 2007-09-27 Toyota Industries Corp 有機エレクトロルミネッセンスディスプレイパネル
JP2007234318A (ja) * 2006-02-28 2007-09-13 Fuji Electric Holdings Co Ltd パッシベーション膜及び有機el素子の製造方法
KR20140066974A (ko) * 2011-09-26 2014-06-03 파나소닉 주식회사 발광 장치의 제조 방법 및 발광 장치

Also Published As

Publication number Publication date
WO2013145139A1 (ja) 2013-10-03
JPWO2013145139A1 (ja) 2015-08-03
US20150079708A1 (en) 2015-03-19
US9722213B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
JP7394758B2 (ja) 有機el素子および有機el素子の製造方法
US6949389B2 (en) Encapsulation for organic light emitting diodes devices
KR101648016B1 (ko) 유기 광전자장치 및 캡슐화방법
US8129004B2 (en) Donor substrate and transfer method using same, method of manufacturing display device, and system of manufacturing display device
JP4830411B2 (ja) 有機el装置の製造方法
KR20140048243A (ko) 유기 광전자 장치 및 그의 밀봉 방법
TW201445793A (zh) 具有撓性基板之有機發光顯示裝置
JP4917833B2 (ja) 有機elディスプレイ及びその製造方法
JP2013168242A (ja) 有機発光装置の製造方法
TW201444137A (zh) 有機光電元件之封裝結構以及封裝方法
JP5902804B2 (ja) 電子デバイスの製造方法
JP5396036B2 (ja) 有機el素子
KR101671304B1 (ko) 광전자 어셈블리를 제조하기 위한 방법, 및 광전자 어셈블리
KR20090111530A (ko) 박막 패터닝 방법 및 이를 이용한 전기 광학 소자
JP2005174726A (ja) 有機el素子及びその形成方法
JP2008311059A (ja) 有機エレクトロルミネセンス素子及びその製造方法
JP2007234332A (ja) 自発光パネルの製造方法、および自発光パネル
US9444073B2 (en) Organic light emitting display device and manufacturing method thereof
US20120319570A1 (en) Organic el panel and method of manufacturing the same
JP2016048699A (ja) 有機el装置
JP2010003797A (ja) 有機el素子及び有機el素子の製造方法
WO2014041614A1 (ja) 有機el装置
JP2013222599A (ja) 有機el表示装置
TW444235B (en) Method of fabricating and patterning oleds
JP2010044961A (ja) 有機el素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R150 Certificate of patent or registration of utility model

Ref document number: 5902804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150