WO2013051906A1 - 발광 다이오드 패키지 - Google Patents

발광 다이오드 패키지 Download PDF

Info

Publication number
WO2013051906A1
WO2013051906A1 PCT/KR2012/008116 KR2012008116W WO2013051906A1 WO 2013051906 A1 WO2013051906 A1 WO 2013051906A1 KR 2012008116 W KR2012008116 W KR 2012008116W WO 2013051906 A1 WO2013051906 A1 WO 2013051906A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitting diode
package
light emitting
body portion
Prior art date
Application number
PCT/KR2012/008116
Other languages
English (en)
French (fr)
Inventor
박준용
서대웅
장보람이
정희철
이규호
김창훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to JP2014534485A priority Critical patent/JP5801967B2/ja
Priority to EP12837773.6A priority patent/EP2765620B1/en
Priority to US14/350,323 priority patent/US9324921B2/en
Priority to CN201280049416.1A priority patent/CN103875085B/zh
Publication of WO2013051906A1 publication Critical patent/WO2013051906A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Definitions

  • the present invention relates to a light emitting diode package.
  • the light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.
  • the electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band.
  • the energy difference corresponding to the height difference that is, the energy difference of the conduction band and the home appliance, is emitted, the energy is emitted in the form of light.
  • Such a light emitting diode is a semiconductor device that emits light and has characteristics such as eco-friendliness, low voltage, long lifespan, and low cost.
  • light emitting diodes have been widely applied to simple information display such as display lamps and numbers.
  • information display technology and semiconductor technology it has been used in various fields such as display fields, automobile headlamps and projectors.
  • 1 is a cross-sectional view showing a conventional LED package.
  • the conventional LED package 100 may include a LED chip 110, a package substrate 120, a partition wall 130, and a glass 140.
  • the light emitting diode chip 110 includes a growth substrate (not shown) and a light emitting diode element 112 provided with a light emitting diode (not shown) on one surface of the growth substrate (not shown).
  • the device 112 may be a flip chip provided in the form of flip bonding to the sub-mount 116 through the bumps 114.
  • the light emitting diode chip 110 may be mounted on one surface of the package substrate 120.
  • the package substrate 120 may include electrode pads 122 extending through one surface of the package substrate 120 and extending from one surface of the package substrate 120 to the other surface of the package substrate 120.
  • the LED chip 110 may be connected to the electrode pads 122 through wires 118.
  • the conventional LED package 100 includes a partition wall 130 along an edge of the package substrate 120, and the glass 140 is attached to the partition wall 130 using an adhesive 150, or the like. As a result, the light emitting diode chip 110 was sealed.
  • An object of the present invention is to provide a light emitting diode package in which the structure is simplified by packaging at the chip level in packaging a flip chip type light emitting diode chip.
  • Another object of the present invention is to provide a light emitting diode package having high light extraction efficiency.
  • a growth substrate A passivation layer provided on one surface of the growth substrate; And a body portion and a wall portion, wherein the wall portion includes a package substrate provided on the body portion, wherein at least the space between the body portion, the wall portion, and the passivation layer is sealed to the outside.
  • the light emitting diode package further includes a semiconductor structure layer disposed between the growth substrate and the passivation layer, the semiconductor structure layer including a first type semiconductor layer, an active layer, and a second type semiconductor layer, wherein the passivation layer is the first type semiconductor. Openings exposing the layer and a portion of the second type semiconductor layer may be provided.
  • the LED package may further include a first bump and a second bump provided on the passivation layer and electrically connected to the first type semiconductor layer and the second type semiconductor layer through openings of the passivation layer, respectively. have.
  • the first bump and the second bump may be provided in a predetermined region of the body portion, respectively, and may contact the first electrode pad and the second electrode pad provided through the body portion.
  • Contact between the bumps and the electrode pads may be made of a conductive material.
  • the semiconductor structure layer may be provided in a form in which a surface and a side are covered by the passivation layer or in a form in which a side is not covered.
  • the active layer may be provided such that the wall portion of the package substrate is positioned in a lateral direction thereof.
  • the passivation layer and the wall portion may be fastened by a sealing member.
  • the sealing member may be a conductive material.
  • a sealing pad may be provided between the passivation and the sealing member or between the sealing member and the wall portion.
  • the growth substrate may have irregularities on the other surface thereof.
  • the body portion and the wall portion of the package substrate may be integrated.
  • the body portion and the wall portion of the package substrate may be made of different materials.
  • 1 is a cross-sectional view showing a conventional LED package.
  • FIG. 2 is a cross-sectional view showing a light emitting diode package according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional view showing a light emitting diode package according to another embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a light emitting diode package according to another embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a light emitting diode package according to an embodiment of the present invention.
  • a light emitting diode package 1000 may include a light emitting diode chip 200 and a package substrate 300 corresponding to the light emitting diode chip 200. .
  • the LED chip 200 may include a growth substrate 210, a semiconductor structure layer 220, a passivation layer 230, and bumps 240.
  • the package substrate 300 may include a body portion 310 and a wall portion 320.
  • the body portion 310 may include electrode pads 330.
  • the growth substrate 210 may be any substrate capable of forming the semiconductor structure layer 220 described later, that is, a sapphire substrate, a silicon carbide substrate, or a silicon substrate, but preferably the growth substrate 210 is sapphire. It may be a substrate.
  • the growth substrate 210 may be provided to a thickness of 120 ⁇ m or more, preferably in the range of 120 to 300 ⁇ m. At this time, the growth substrate 210 is preferably a ratio of the long length of the horizontal or vertical length to the thickness is 0.26 or more. For example, when the growth substrate 210 has a square having a side length of 1000 ⁇ m, the growth substrate 210 preferably has a thickness of 260 ⁇ m or more, which is a thick thickness of the growth substrate 210. This is because the light extraction efficiency is increased.
  • the growth substrate 210 includes the semiconductor structure layer 220 on one surface thereof, and a PSS pattern (Patterned Sapphire Substrate) (not shown) on one surface or the other surface of the growth substrate 210. Can be.
  • PSS pattern Patterned Sapphire Substrate
  • the PSS pattern (not shown) is totally reflected inside the growth substrate 210 and lost when light generated by the semiconductor structure layer 220 is emitted to the outside through the other surface of the growth substrate 210. It reduces the light. That is, the PSS pattern (not shown) has a boundary surface when the light passes between two media having different refractive indices, that is, when the light passes from the growth substrate 210 to the outside (ie, in the air). In other words, reflection and transmission occur at the interface between the growth substrate 210 and the outside, thereby minimizing the reflection to increase the amount of light emitted to the outside through the growth substrate 210 to increase the luminous efficiency.
  • the PSS pattern (not shown) may be formed of hemispherical protrusions on the other surface of the growth substrate 210, but the shape thereof is not limited thereto, and may include various shapes such as a polygonal shape including a cone shape or a pyramid shape. It may be provided with irregularities and the like.
  • the semiconductor structure layer 220 may include a first type semiconductor layer 222, an active layer 224, and a second type semiconductor layer 226.
  • the semiconductor structure layer 220 may further include a buffer layer (not shown), a superlattice layer (not shown), or an electron breaking layer (not shown).
  • the semiconductor structure layer 220 may be omitted except for the active layer 224.
  • at least a portion of the second type semiconductor layer 226 and the active layer 224 may be mesa-etched so that a portion of the first type semiconductor layer 222 may be exposed. have.
  • the first type semiconductor layer 222 may be a III-N-based compound semiconductor doped with a first-type impurity, for example, an N-type impurity, for example, an (Al, Ga, In) N-based Group III nitride semiconductor layer.
  • the first type semiconductor layer 222 may be a GaN layer doped with N-type impurities, that is, an N-GaN layer.
  • an N-GaN layer doped with aluminum may be used. It may be an AlGaN layer.
  • the first type semiconductor layer 222 when the first type semiconductor layer 222 is formed of a single layer or multiple layers, for example, the first type semiconductor layer 222 is formed of multiple layers, the first type semiconductor layer 222 may have a superlattice structure.
  • the active layer 224 may be formed of a compound semiconductor of III-N series, for example, an (Al, Ga, In) N semiconductor layer, and the active layer 224 may be formed of a single layer or a plurality of layers, It can emit light.
  • the active layer 224 may have a single quantum well structure including one well layer (not shown), or a multiple quantum well having a structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a structure.
  • the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.
  • the active layer 224 may include a nitride semiconductor layer including Al, for example, InAlGaN.
  • the second type semiconductor layer 226 may be a III-N-based compound semiconductor doped with a second-type impurity, for example, a P-type impurity, such as a (Al, In, Ga) N-based Group III nitride semiconductor.
  • the second type semiconductor layer 226 may be a GaN layer doped with P-type impurities, that is, a P-GaN layer.
  • P-GaN layer doped with aluminum may be used. It may be an AlGaN layer.
  • the second type semiconductor layer 226 may be formed of a single layer or multiple layers.
  • the second type semiconductor layer 226 may have a superlattice structure.
  • the buffer layer may be provided to mitigate lattice mismatch between the substrate 210 and the first type semiconductor layer 222.
  • the buffer layer (not shown) may be formed of a single layer or a plurality of layers, when formed of a plurality of layers, it may be made of a low temperature buffer layer and a high temperature buffer layer.
  • the buffer layer (not shown) may be made of AlN.
  • the superlattice layer (not shown) may be provided between the first type semiconductor layer 222 and the active layer 224, and the III-N type compound semiconductor, for example, (Al, Ga, In) N semiconductor layer A layer stacked in a plurality of layers, for example, an InN layer and an InGaN layer may be repeatedly stacked, and the superlattice layer (not shown) is provided at a position formed before the active layer 224, thereby forming the active layer 224. ) To prevent dislocations or defects from being transferred to the substrate to mitigate the formation of dislocations or defects of the active layer 224 and to improve crystallinity of the active layer 224. Can be.
  • the electron breaking layer may be provided between the active layer 224 and the second type semiconductor layer 226, and may be provided to increase recombination efficiency of electrons and holes, and have a relatively wide band gap. It may be provided with a material.
  • the electron breaking layer may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may be formed of a P-AlGaN layer doped with Mg.
  • the passivation layer 230 may be provided on one surface of the growth substrate 210 having the semiconductor structure layer 220.
  • the passivation layer 230 may cover not only the surface of the semiconductor structure layer 220 but also the side surfaces thereof to protect the semiconductor structure layer 220 by preventing the semiconductor structure layer 220 from being exposed to the outside.
  • the passivation layer 230 may be formed of an insulating film such as a silicon oxide film or a silicon nitride film.
  • the passivation layer 230 includes an opening 232 exposing a portion of the first type semiconductor layer 222 and an opening 234 exposing a portion of the second type semiconductor layer 226. can do.
  • the bumps 240 may include a first bump 242 and a second bump 244.
  • the first bump 242 may contact the first type semiconductor layer 222 exposed through the opening 232 of the passivation layer 230, and the second bump 244 may pass through the passivation layer ( The second type semiconductor layer 226 may be exposed through the opening 234 of the 230.
  • the bumps 240 are provided to protrude to a surface of the passivation layer 230 at a predetermined height.
  • the bumps 240 may be formed of a single layer or a plurality of layers, and the layers or layers may include Ni, Cr, Ti, Al, Ag, Au, or a compound thereof.
  • the package substrate 300 may include a body portion 310 and a wall portion 320, and the wall portion 320 may have an edge of the body portion 310 provided on the body portion 310.
  • the body portion 310 and the wall portion 320 may be integrally formed. That is, the body 310 and the wall 320 of the package substrate 300 may be formed by forming a groove in a predetermined region of the PCB substrate or the ceramic substrate.
  • the package substrate 300 may include a groove portion 340 formed by the body portion 310 and the wall portion 320.
  • the electrode pads 330 may include a first electrode pad 332 and a second electrode pad 334, and the electrode pads 330 may be a predetermined region of the body 310 of the package substrate 300. Located in and may be provided to penetrate the body portion 310, it may be provided in a form extending from one surface of the body portion 310 to the other surface.
  • the first electrode pad 332 is electrically connected to the first bump 232
  • the second electrode pad 334 is electrically connected to the second bump 234.
  • an adhesive member 350 may be coupled between the first bump 232 and the first electrode pad 332 and between the second bump 234 and the second electrode pad 334.
  • the adhesive member 350 may be made of a conductive material, or may be formed of a conductive adhesive such as silver paste.
  • the adhesive member 350 may be made of the same material as the material forming the bumps 230 or the electrode pads 330 (eg, Au or Al). That is, the bumps 230 may be changed by applying heat, ultrasonic waves, or pressure to a part of the bumps 230 or the electrode pads 330 to change the state of the bumps 230 or the electrode pads 330. And the electrode pads 330 may be fastened.
  • the LED package 1000 may be packaged at the chip level by combining the LED chip 200 and the package substrate 300 with each other.
  • the sealing member 360 is fastened between the passivation layer 230 and the wall portion 320 of the LED chip 200 to at least the body portion 310 and the wall portion 320.
  • the space between the passivation layer 230, that is, the groove 340 may be sealed to the outside, and the light emitting diode chip 200 and the package substrate 300 may be packaged.
  • the sealing member 360 may be made of the same material, for example, a conductive material as the adhesive member 350 that fastens between the bumps 240 and the electrode pads 330.
  • the sealing member 360 may be an adhesive made of a resin.
  • a sealing pad 362 may be provided between the sealing member 360 and the passivation layer 230 or between the sealing member 360 and the wall portion 320.
  • the sealing pad 362 may be provided because the sealing member 360 has a higher sealing effect when sealing the same material, rather than sealing different materials such as the passivation layer 230 and the wall portion 320. have.
  • the sealing pad 362 may be formed of the same material as the bumps 240 or the electrode pads 330.
  • the LED package 1000 includes a light emitting diode chip 200 and a package substrate 300, wherein the light emitting diode chip 200 includes a growth substrate 210 and a semiconductor structure layer. And a passivation layer 230 and bumps 240.
  • the package substrate 300 may include a body portion 310 and a wall portion 320, and the body portion 310. May include electrode pads 330, and the LED package 1000 may contact the bumps 240 of the LED chip 200 with the electrode pads 330 of the package substrate 300.
  • the package may be packaged by sealing the passivation layer 230 and the wall portion 320 of the LED chip 200 with the sealing member 360.
  • the LED package 1000 has an effect of providing a light emitting diode package having a simplified structure by directly packaging the LED chip 200 and the package substrate 300.
  • the simplicity has the effect of simplifying the manufacturing process and reducing the manufacturing cost.
  • bumps 240 of the LED chip 200 are inserted into the groove 340 of the package substrate 300, and the LEDs Since the passivation layer 230 and the wall portion 320 of the chip 200 are sealed and packaged, the size of the groove 340 may be minimized, and the active layer 224 of the LED chip 200 may be formed on the package substrate ( Since it is not located in the groove portion 340 of 300, no components other than the passivation layer 230 are provided in the lateral direction of the active layer 224, so that light extraction is easy and light extraction efficiency is high. There is an effect to provide a diode package.
  • the LED package 1000 has a suitable thickness such that the growth substrate 210 has high light extraction efficiency, and the other surface of the growth substrate 210 has a PSS pattern (not shown). ), It is effective to provide a light emitting diode package having high light extraction efficiency.
  • the LED package 1000 does not have a glass as in the prior art, so that the light emitted does not pass through the glass, thereby providing an LED package having high light extraction efficiency. have.
  • FIG 3 is a cross-sectional view showing a light emitting diode package according to another embodiment of the present invention.
  • a light emitting diode package 2000 may include a light emitting diode chip 200 ′ and a package substrate 300 ′.
  • the LED chip 200 ′ may include a growth substrate 210, a semiconductor structure layer 220 ′, a passivation layer 230 ′, and bumps 240.
  • the package substrate 300 ′ may include a body portion 310 ′ and a wall portion 320 ′.
  • the body portion 310 ′ may include electrode pads 330.
  • the light emitting diode package 2000 according to another embodiment of the present invention has only a few differences compared to the light emitting diode package 1000 according to an embodiment of the present invention described with reference to FIG. As a result, we will focus on the differences.
  • a portion of the semiconductor structure layer 220 ′ for example, a side surface of the buffer layer (not shown) or the first type semiconductor layer 222 ′ may be formed on the growth substrate ( Located on the same line as the side of the 210 may be provided in an exposed form.
  • the passivation layer 230 ′ may cover the surface of the semiconductor structure layer 220 ′, but the side surface of the semiconductor structure layer 220 ′ may not be covered.
  • the LED package 2000 may include a body portion 310 'and a wall portion 320' made of different materials. That is, the wall portion 320 'may be formed of another material (for example, the same material as the electrode pad 330 or the passivation layer 230') along the edge of the body portion 310 '. 310 '). All of the sealing pads 362 may be omitted.
  • a sealing pad 362 may be provided between the sealing member 360 and the wall portion 320 ′ or between the sealing member 360 and the passivation layer 230 ′.
  • the electrode pads 330 are not illustrated in FIG. 3, the electrode pads 330 are not provided to penetrate the body portion 310 'of the package substrate 300', but instead of the package substrate 300 '.
  • the electrode pads 330 extend between the body 310 'and the wall 320' and extend to the other surface of the body 310 'of the package substrate 300'.
  • One side surface of the body portion 310 'of the 300', between the body portion 310 'and the wall portion 320', the side of the body portion 310 'and the other side of the body portion 310' It may be provided in the form extending to the surface, that is, the letter 'c'.
  • the electrode pads 330 having a 'c' shape may be applied to other embodiments described with reference to FIGS. 2 and 4 as well as the present embodiment.
  • the electrode pads 330 are illustrated and described as having a thickness thinner than the height of the wall portion 320 ', the electrode pads 330 are the same height as the wall portion 320'. The height from the surface of the body portion 310 'may be provided at the same height as the wall portion 320'. The heights of the electrode pads 330 may be applied to other embodiments described with reference to FIGS. 2 and 4 as well as the present embodiments.
  • FIG. 4 is a cross-sectional view showing a light emitting diode package according to another embodiment of the present invention.
  • a light emitting diode package 3000 may include a light emitting diode chip 200 ′′ and a package substrate 300.
  • the light emitting diode chip 200 ′′ may include a growth substrate 210, a semiconductor structure layer 220 ′′, a passivation layer 230 ′′, and bumps 240.
  • the package substrate 300 may include a body portion 310 and a wall portion 320.
  • the body portion 310 may include electrode pads 330.
  • the light emitting diode package 3000 according to another embodiment of the present invention has only a few differences compared to the light emitting diode package 1000 according to an embodiment of the present invention described with reference to FIG. As they are the same, the differences are highlighted.
  • a portion of the semiconductor structure layer 220 ′ for example, a buffer layer (not shown) or the first type semiconductor layer 222 ′′ may be implemented. It may be thicker than the buffer layer (not shown) or the first type semiconductor layer 222 of the LED package 1000 according to the example.
  • the passivation layer 230 ′′ covers the surface including one side surface of the growth substrate 210 or the side surface of the semiconductor structure layer 220 ′′, and the passivation layer covers one surface of the growth substrate 210.
  • the thickness of the layer 230 ′′ may be thinner than the thickness of the semiconductor structure layer 220 ′′.
  • the passivation layer 230 ′′ is illustrated and described as covering the surface including one surface of the growth substrate 210 and the side surface of the semiconductor structure layer 220 ′′, the growth substrate 210 is described. It is provided only on one side of the surface, the surface including the side surface of the semiconductor structure layer 220 "may be provided without covering.
  • the active layer 224 is provided on the first type semiconductor layer 222 ′′. ) Is positioned in the groove 340 of the package substrate 300, so that the passivation layer 230 ′′ and the wall 320 may be provided in the lateral direction of the active layer 224.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 패키지에 관한 것이다. 본 발명에 의하면, 성장 기판; 상기 성장 기판의 일측 표면 상에 구비된 패시베이션층; 및 몸체부와 벽부를 구비하되, 상기 벽부는 상기 몸체부 상에 구비된 패키지 기판;을 포함하며, 적어도 상기 몸체부, 벽부 및 패시베이션층 사이의 공간은 외부와 밀폐되는 발광 다이오드 패키지가 제공된다.

Description

발광 다이오드 패키지
본 발명은 발광 다이오드 패키지에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
도 1은 종래의 발광 다이오드 패키지를 도시한 단면도이다.
도 1을 참조하여 설명하면, 종래의 발광 다이오드 패키지(100)는 발광 다이오드 칩(110), 패키지 기판(120), 격벽(130) 및 글래스(140)를 포함할 수 있다.
이때, 상기 발광 다이오드 칩(110)은 성장 기판(미도시)과 상기 성장 기판(미도시)의 일측 표면 상에 발광 다이오드(미도시)가 구비된 발광 다이오드 소자(112)를 포함하고, 상기 다이오드 소자(112)는 범프(114)들을 통해 서브 마운트(116)에 플립 본딩된 형태로 구비된 플립 칩일 수 있다.
상기 발광 다이오드 칩(110)은 상기 패키지 기판(120)의 일측 표면 상에 실장되어 구비될 수 있다. 상기 패키지 기판(120)은 상기 패키지 기판(120)을 관통하여 상기 패키지 기판(120)의 일측 표면에서 타측 표면으로 연장되어 구비된 전극 패드(122)들을 구비할 수 있다. 이때, 상기 발광 다이오드 칩(110)은 전극 패드(122)들에 와이어(118)들을 통해 연결될 수 있다.
한편, 종래의 발광 다이오드 패키지(100)는 상기 패키지 기판(120)의 가장 자리를 따라 격벽(130)을 구비하고, 상기 격벽(130) 상에 글래스(140)를 접착체(150) 등으로 부착하여 상기 발광 다이오드 칩(110)을 밀폐하였다.
그러므로 종래의 발광 다이오드 패키지(100), 특히, 플립 칩 형태의 발광 다이오드 칩을 패키지화함에 있어 그 구조가 복잡하여 생산 단가가 높을 뿐만 아니라 공정이 복잡하다는 문제점이 있다.
본 발명의 목적은 플립 칩 형태의 발광 다이오드 칩을 패키지화함에 있어 칩 레벨에서 패키지화함으로써 그 구조를 단순화한 발광 다이오드 패키지를 제공하는 것이다.
본 발명의 다른 목적은 광 추출 효율인 높은 발광 다이오드 패키지를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 성장 기판; 상기 성장 기판의 일측 표면 상에 구비된 패시베이션층; 및 몸체부와 벽부를 구비하되, 상기 벽부는 상기 몸체부 상에 구비된 패키지 기판;을 포함하며, 적어도 상기 몸체부, 벽부 및 패시베이션층 사이의 공간은 외부와 밀폐되는 발광 다이오드 패키지가 제공된다.
상기 발광 다이오드 패키지는 상기 성장 기판과 패시베이션층 사이에 구비되며, 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 반도체 구조체층;을 더 포함하며, 상기 패시베이션층은 상기 제1형 반도체층 및 제2형 반도체층의 일부를 노출시키는 개구부들을 구비할 수 있다.
상기 발광 다이오드 패키지는 상기 패시베이션층 상에 구비되되, 상기 패시베이션층의 개구부들을 통해 각각 상기 제1형 반도체층과 제2형 반도체층과 전기적으로 연결된 제1 범프 및 제2 범프;를 더 포함할 수 있다.
상기 제1 범프 및 제2 범프는 상기 몸체부의 일정 영역에 각각 구비되며, 상기 몸체부를 관통하여 구비된 제1 전극 패드 및 제2 전극 패드와 접촉할 수 있다.
상기 범프들과 전극 패드들의 접촉은 도전성 물질에 의해 이루어질 수 있다.
상기 반도체 구조체층은 상기 패시베이션층에 의해 표면과 측면이 덮인 형태 또는 측면은 덮이지 않은 형태로 구비될 수 있다.
상기 활성층은 그 측면 방향으로 상기 패키지 기판의 벽부가 위치하도록 구비될 수 있다.
상기 패시베이션층과 벽부는 실링 부재에 의해 체결될 수 있다.
상기 실링 부재는 도전성 물질일 수 있다.
상기 패시베이션과 실링 부재 사이 또는 상기 실링 부재와 벽부 사이에는 실링 패드를 구비할 수 있다.
상기 성장 기판은 그 타측 표면에 요철을 구비할 수 있다.
상기 패키지 기판의 몸체부와 벽부는 일체형일 수 있다.
상기 패키지 기판의 몸체부와 벽부는 서로 다른 물질로 이루어질 수 있다.
본 발명에 의하면, 플립 칩 형태의 발광 다이오드 칩을 패키지화함에 있어 칩 레벨에서 패키지화함으로써 그 구조를 단순화한 발광 다이오드 패키지를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 광 추출 효율인 높은 발광 다이오드 패키지를 제공하는 효과가 있다.
도 1은 종래의 발광 다이오드 패키지를 도시한 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
도 2를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 발광 다이오드 칩(200) 및 상기 발광 다이오드 칩(200)과 대응하는 패키지 기판(300)을 포함할 수 있다.
상기 발광 다이오드 칩(200)은 성장 기판(210), 반도체 구조체층(220), 패시베이션층(230) 및 범프들(240)을 포함할 수 있다.
상기 패키지 기판(300)은 몸체부(310)와 벽부(320)를 포함할 수 있다.
상기 몸체부(310)는 전극 패드들(330)을 포함할 수 있다.
상기 성장 기판(210)은 이후 설명되는 반도체 구조체층(220)을 형성할 수 있는 어떠한 기판, 즉, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(210)은 사파이어 기판일 수 있다.
상기 성장 기판(210)은 120㎛ 이상의 두께, 바람직하게는 120 내지 300㎛ 범위의 두께로 구비될 수 있다. 이때, 상기 성장 기판(210)은 두께에 대한 가로 또는 세로 길이 중 긴 길이의 비가 0.26 이상으로 되는 것이 바람직하다. 예컨대, 상기 성장 기판(210)이 한 변의 길이가 1000㎛의 정사각형인 경우, 상기 성장 기판(210)의 두께는 260㎛ 이상으로 구비되는 것이 바람직한데, 이는 상기 성장 기판(210)의 두께가 두꺼울 수 록 광 추출 효율이 높아지기 때문이다.
상기 성장 기판(210)은 그 일측 표면 상에 상기 반도체 구조체층(220)을 구비하고, 상기 성장 기판(210)의 일측 표면 또는 타측 표면에는 PSS 패턴(Patterned Sapphire Substrate)(미도시)을 구비할 수 있다.
상기 PSS 패턴(미도시)은 상기 반도체 구조체층(220)에서 생성된 광이 상기 성장 기판(210)의 타측 표면을 통해 외부로 방출될 때, 상기 성장 기판(210)에서 내부로 전반사되어 손실되는 광을 줄여주는 역할을 한다. 즉, 상기 PSS 패턴(미도시)은 광의 특성상, 광이 서로 다른 굴절률을 가지는 두 매질 사이를 통과할 때, 즉, 상기 성장 기판(210)에서 외부(즉, 대기중)로 진행할 때, 그 경계면(즉, 상기 성장 기판(210)과 외부의 경계면)에서 반사와 투과가 일어나는데, 상기 반사를 최소화하여 상기 성장 기판(210)을 통해 외부로 방출되는 광량을 증가시켜 발광효율을 높이는 역할을 한다.
상기 PSS 패턴(미도시)은 상기 성장 기판(210)의 타측 표면에 반구형의 돌출부들로 이루어질 수도 있으나, 그 형태는 이에 한정되지 않으며 다양한 형태, 예컨대, 원뿔 형태 또는 피라미드 형태를 포함하는 다각뿔 형태의 요철 등으로 구비될 수 있다.
상기 반도체 구조체층(220)은 제1형 반도체층(222), 활성층(224) 및 제2형 반도체층(226)을 포함할 수 있다. 또한, 상기 반도체 구조체층(220)은 버퍼층(미도시), 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다. 이때, 상기 반도체 구조체층(220)은 상기 활성층(224)을 제외한 다른 층들은 생략될 수 있다. 또한, 상기 반도체 구조체층(220)은 적어도 상기 제2형 반도체층(226) 및 활성층(224)의 일부가 메사 식각되어 상기 제1형 반도체층(222)의 일부가 노출된 형태로 구비될 수 있다.
상기 제1형 반도체층(222)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1형 반도체층(222)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있고, 상기 활성층(224)이 자외선을 발광하는 경우, 알루미늄이 도핑된 N-GaN층인 N-AlGaN층일 수 있다. 또한, 상기 제1형 반도체층(222)은 단일층 또는 다중층, 예컨대, 상기 제1형 반도체층(222)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 활성층(224)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(224)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(224)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다. 상기 활성층(224)은 자외선 광을 발광하는 경우, Al을 포함하는 질화물 반도체층, 예컨대, InAlGaN을 포함하여 이루어질 수 있다.
상기 제2형 반도체층(226)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(226)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있고, 상기 활성층(224)이 자외선을 발광하는 경우, 알루미늄이 도핑된 P-GaN층인 P-AlGaN층일 수 있다. 또한, 상기 제2형 반도체층(226)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(226)은 초격자 구조로 이루어질 수 있다.
상기 버퍼층(미도시)은 상기 기판(210)과 상기 제1형 반도체층 (222) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 버퍼층(미도시)은 AlN으로 이루어질 수 있다.
상기 초격자층(미도시)은 상기 제1형 반도체층(222)과 활성층(224) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(224) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(224)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(224)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(224)의 결정성을 우수하게 하는 역할을 할 수 있다.
상기 전자 브로킹층(미도시)은 상기 활성층(224)과 제2형 반도체층(226) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
상기 패시베이션층(230)은 상기 반도체 구조체층(220)을 구비한 성장 기판(210)의 일측 표면 상에 구비될 수 있다. 이때, 상기 패시베이션층(230)은 상기 반도체 구조체층(220)의 표면뿐만 아니라 측면 역시 덮어 상기 반도체 구조체층(220)이 외부로 노출되지 않도록 하여 상기 반도체 구조체층(220)을 보호하는 역할을 할 수 있다. 상기 패시베이션층(230)은 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연막으로 이루어질 수 있다. 한편, 상기 패시베이션층(230)은 상기 제1형 반도체층(222)의 일부 영역을 노출시키는 개구부(232) 및 상기 제2형 반도체층(226)의 일부 영역을 노출시키는 개구부(234)를 구비할 수 있다.
상기 범프들(240)은 제1 범프(242) 및 제2 범프(244)를 포함할 수 있다. 상기 제1 범프(242)는 상기 패시베이션층(230)의 개구부(232)를 통해 노출된 상기 제1형 반도체층(222)에 접촉할 수 있고, 상기 제2 범프(244)는 상기 패시베이션층(230)의 개구부(234)를 통해 노출된 상기 제2형 반도체층(226)에 접촉할 수 있다. 상기 범프들(240)은 상기 패시베이션층(230)의 표면으로 일정 높이로 돌출된 형태로 구비된다.
상기 범프들(240)은 단일층 또는 복수층으로 이루어질 수 있으며, 상기 층 또는 층들은 Ni, Cr, Ti, Al, Ag, Au 또는 이들의 화합물을 포함하여 이루어질 수 있다.
상기 패키지 기판(300)은 몸체부(310)와 벽부(320)를 포함할 수 있으며, 상기 벽부(320)는 상기 몸체부(310)의 가장자리를 상기 몸체부(310) 상에 구비된 형태로 구비될 수 있으며, 상기 몸체부(310)와 벽부(320)는 일체형으로 이루어질 수 있다. 즉, 상기 패키지 기판(300)의 몸체부(310)와 벽부(320)은 PCB 기판 또는 세라믹 기판의 일정 영역에 홈을 형성함으로써 형성할 수 있다.
상기 패키지 기판(300)은 상기 몸체부(310)와 벽부(320)에 의해 형성된 홈부(340)를 구비할 수 있다.
상기 전극 패드들(330)는 제1 전극 패드(332) 및 제2 전극 패드(334)를 포함하며, 상기 전극 패드들(330)은 상기 패키지 기판(300)의 몸체부(310)의 일정 영역에 위치하며 상기 몸체부(310)를 관통하는 형태로 구비될 수 있으며, 상기 몸체부(310)의 일측 표면으로부터 타측 표면으로 연장되는 형태로 구비될 수 있다. 상기 제1 전극 패드(332)는 상기 제1 범프(232)와 전기적으로 연결되며, 상기 제2 전극 패드(334)는 제2 범프(234)와 전기적으로 연결된다.
이때, 상기 제1 범프(232)과 제1 전극 패드(332) 사이 및 상기 제2 범프(234)와 제2 전극 패드(334) 사이는 접착 부재(350)에 의해 체결될 수 있다. 상기 접착 부재(350)는 도전성 물질로 이루어질 수 있고, 또한 실버 페이스트 등과 같이 도전성 접착제로 형성될 수도 있다.
또한, 상기 접착 부재(350)는 상기 범프들(230) 또는 전극 패드들(330)을 이루는 물질(예컨대, Au 또는 Al 등)과 동일한 물질로 이루어질 수 있다. 즉, 상기 범프들(230) 또는 전극 패드들(330)의 일부를 열, 초음파 또는 압력 등을 가해 상기 범프들(230) 또는 전극 패드들(330)의 상태 변화를 시켜 상기 범프들(230)과 전극 패드들(330) 사이를 체결할 수도 있다.
본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 상기 발광 다이오드 칩(200)과 패키지 기판(300)을 서로 결합하여 칩 레벨에서 패키지화될 수 있다.
즉, 도 2에서 도시하는 바와 같이 상기 발광 다이오드 칩(200)의 패시베이션층(230)과 상기 벽부(320) 사이를 실링 부재(360)를 체결하여 적어도 상기 몸체부(310), 벽부(320) 및 패시베이션층(230) 사이의 공간, 즉, 홈부(340)는 외부와 밀폐되는 동시에 상기 발광 다이오드 칩(200)과 패키지 기판(300)은 패키지화될 수 있다.
이때, 상기 실링 부재(360)는 상기 범프들(240)과 전극 패드들(330) 사이들을 체결하는 접착 부재(350)와 동일한 물질, 예컨대, 도전성 물질로 이루어질 수 있다. 또한, 상기 실링 부재(360)는 수지 등으로 이루어진 접착제일 수 있다.
한편, 상기 실링 부재(360)와 상기 패시베이션층(230) 사이 또는 상기 실링 부재(360)와 벽부(320) 사이에는 실링 패드(362)를 구비할 수 있다. 상기 실링 패드(362)는 상기 실링 부재(360)가 상기 패시베이션층(230)과 벽부(320)와 같이 서로 다른 물질들을 실링하기 보다는 동일한 물질을 실링할 때 더욱 실링 효과가 우수하기 때문에 구비될 수 있다. 상기 실링 패드(362)는 상기 범프들(240) 또는 전극 패드들(330)과 동일한 물질로 구비될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 발광 다이오드 칩(200) 및 패키지 기판(300)을 포함하며, 상기 발광 다이오드 칩(200)은 성장 기판(210), 반도체 구조체층(220), 패시베이션층(230) 및 범프들(240)을 포함할 수 있으며, 상기 패키지 기판(300)은 몸체부(310)와 벽부(320)를 포함할 수 있고, 상기 몸체부(310)는 전극 패드들(330)을 구비할 수 있으며, 상기 발광 다이오드 패키지(1000)는 상기 발광 다이오드 칩(200)의 범프들(240)과 패키지 기판(300)의 전극 패드들(330)을 접촉시키고, 상기 발광 다이오드 칩(200)의 패시베이션층(230)과 벽부(320) 사이를 실링 부재(360)로 실링함으로써 패키지화될 수 있다.
이때, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 상기 발광 다이오드 칩(200)과 패키지 기판(300)을 직접 패키지화함으로써 구조가 단순화된 발광 다이오드 패키지를 제공하는 효과가 있으며, 구조가 단순함에 따라 제조 공정이 단순해지고 제조 단가도 감소되는 효과가 있다.
또한, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 상기 발광 다이오드 칩(200)의 범프들(240)이 상기 패키지 기판(300)의 홈부(340) 내에서 삽입되고, 상기 발광 다이오드 칩(200)의 패시베이션층(230)과 벽부(320)가 실링되어 패키지화됨으로써 상기 홈부(340)의 크기를 최소화할 수 있고, 상기 발광 다이오드 칩(200)의 활성층(224)은 상기 패키지 기판(300)의 홈부(340) 내에 위치하지 않음으로써, 상기 활성층(224)의 측면 방향으로는 패시베이션층(230)을 제외한 다른 구성 요소가 구비되지 않음으로써, 광 추출이 용이하여 광 추출 효율이 높은 발광 다이오드 패키지를 제공하는 효과가 있다.
또한, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 상기 성장 기판(210)이 광추출 효율이 높도록 적절한 두께를 가지며, 상기 성장 기판(210)의 타측 표면은 PSS 패턴(미도시)을 구비할 수 있어 광 추출 효율이 높은 발광 다이오드 패키지를 제공하는 효과가 있다.
또한, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 종래와 같은 글래스를 구비하고 있지 않음으로써 발광되는 광이 상기 글래스를 통과하지 않아 광 추출 효율이 높은 발광 다이오드 패키지를 제공하는 효과가 있다.
도 3은 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
도 3을 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지(2000)는 발광 다이오드 칩(200') 및 패키지 기판(300')을 포함할 수 있다.
상기 발광 다이오드 칩(200')은 성장 기판(210), 반도체 구조체층(220'), 패시베이션층(230') 및 범프들(240)을 포함할 수 있다.
상기 패키지 기판(300')은 몸체부(310')와 벽부(320')를 포함할 수 있다.
상기 몸체부(310')는 전극 패드들(330)을 포함할 수 있다.
이때, 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지(2000)는 도 2를 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)와 비교하여 몇 가지 차이점만 있을 뿐이고 그 이외는 동일하므로 차이점이 있는 부분을 중점적으로 설명한다.
본 발명의 다른 실시 예에 따른 발광 다이오드 패키지(2000)는 상기 반도체 구조체층(220')의 일부, 예컨대, 버퍼층(미도시) 또는 제1형 반도체층(222')의 측면이 상기 성장 기판(210)의 측면과 동일 선상에 위치하여 노출된 형태로 구비될 수 있다. 이로 인해 상기 패시베이션층(230')은 상기 반도체 구조체층(220')의 표면은 덮고 있으나, 상기 반도체 구조체층(220')의 측면은 덮지 않은 형태로 구비될 수 있다.
또한, 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지(2000)는 서로 다른 물질로 이루어진 몸체부(310')와 벽부(320')를 포함할 수 있다. 즉, 상기 벽부(320')는 다른 물질(예컨대, 상기 전극 패드(330) 또는 상기 패시베이션층(230')과 동일한 물질)을 이용하여 상기 몸체부(310')의 가장자리를 따라 상기 몸체부(310') 상에 형성함으로써 구비될 수 있다. 상기 실링 패드(362)들은 모두 생략될 수 있다.
이때, 도에서 도시하고 있지는 않지만, 상기 벽부(320')가 상기 전극 패드(330)와 동일한 물질로 이루어지는 경우, 상기 벽부(320')와 패시베이션층(230')은 서로 다른 물질로 이루어짐으로써 상기 실링 부재(360)의 실링 효과를 높이기 위해 상기 실링 부재(360)와 벽부(320') 또는 상기 실링 부재(360)와 패시베이션층(230') 사이에 실링 패드(362)를 구비할 수 있다.
한편, 상기 전극 패드들(330)은 도 3에서 도시하고 있지 않지만, 상기 패키지 기판(300')의 몸체부(310')를 관통하는 형태로 구비되는 것이 아니라, 상기 패키지 기판(300')의 몸체부(310')와 벽부(320') 사이를 지나 상기 패키지 기판(300')의 몸체부(310')의 타측 표면으로 연장되는 형태, 즉, 상기 전극 패드들(330)은 상기 패키지 기판(300')의 몸체부(310')의 일측 표면, 상기 몸체부(310')와 벽부(320')의 사이, 상기 몸체부(310')의 측면 및 상기 몸체부(310')의 타측 표면으로 연장되는 형태, 즉, 'ㄷ'자 형태로 구비될 수 있다. 이때, 상기 'ㄷ'자 형태의 상기 전극 패드들(330)은 본 실시 예뿐만 아니라 도 2 및 도 4를 참조하여 설명하는 다른 실시 예들에도 적용될 수 있다.
또한, 상기 전극 패드들(330)은 상기 벽부(320')의 높이 보다 얇은 두께로 구비되는 것으로 도시하고 설명하고 있으나, 상기 전극 패드들(330)은 상기 벽부(320')와 같은 높이, 즉, 상기 몸체부(310')의 표면으로부터 높이가 상기 벽부(320')와 같은 높이로 구비될 수 있다. 상기 전극 패드들(330)의 높이는 본 실시 예들뿐만 아니라 도 2 및 도 4를 참조하여 설명하는 다른 실시 예들에도 적용될 수 있다.
도 4는 본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지를 도시한 단면도이다.
도 4를 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지(3000)는 발광 다이오드 칩(200") 및 패키지 기판(300)을 포함할 수 있다.
상기 발광 다이오드 칩(200")은 성장 기판(210), 반도체 구조체층(220"), 패시베이션층(230") 및 범프들(240)을 포함할 수 있다.
상기 패키지 기판(300)은 몸체부(310)와 벽부(320)를 포함할 수 있다.
상기 몸체부(310)는 전극 패드들(330)을 포함할 수 있다.
이때, 본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지(3000)는 도 2를 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)와 비교하여 몇 가지 차이점만 있을 뿐이고 그 이외는 동일하므로 차이점이 있는 부분을 중점적으로 설명한다.
본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지(3000)는 상기 반도체 구조체층(220')의 일부, 예컨대, 버퍼층(미도시) 또는 제1형 반도체층(222")이 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)의 버퍼층(미도시) 또는 제1형 반도체층(222)에 비해 두껍게 구비될 수 있다.
또한, 상기 패시베이션층(230")은 상기 성장 기판(210)의 일측 표면 또는 상기 반도체 구조체층(220")의 측면을 포함하는 표면을 덮되, 상기 성장 기판(210)의 일측 표면을 덮는 상기 패시베이션층(230")의 두께가 상기 반도체 구조체층(220")의 두께 보다는 얇게 구비될 수 있다. 이때, 상기 패시베이션층(230")은 상기 성장 기판(210)의 일측 표면과 상기 반도체 구조체층(220")의 측면을 포함하는 표면을 덮고 있는 것으로 도시하고 설명하고 있으나, 상기 성장 기판(210)의 일측 표면 상에만 구비되고, 상기 반도체 구조체층(220")의 측면을 포함하는 표면은 덮고 있지 않은 상태로 구비될 수도 있다.
이는 본 발명의 또 다른 실시 예에 따른 발광 다이오드 패키지(3000)는 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)와는 달리 상기 제1형 반도체층(222") 상에 구비된 활성층(224)이 상기 패키지 기판(300)의 홈부(340) 내에 위치되도록 함으로써, 상기 활성층(224)의 측면 방향으로는 상기 패시베이션층(230") 뿐만 아니라 벽부(320)가 구비되도록 한다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.

Claims (13)

  1. 성장 기판;
    상기 성장 기판의 일측 표면 상에 구비된 패시베이션층; 및
    몸체부와 벽부를 구비하되, 상기 벽부는 상기 몸체부 상에 구비된 패키지 기판;을 포함하며,
    적어도 상기 몸체부, 벽부 및 패시베이션층 사이의 공간은 외부와 밀폐되는 발광 다이오드 패키지.
  2. 청구항 1에 있어서, 상기 발광 다이오드 패키지는
    상기 성장 기판과 패시베이션층 사이에 구비되며, 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 반도체 구조체층;을 더 포함하며,
    상기 패시베이션층은 상기 제1형 반도체층 및 제2형 반도체층의 일부를 노출시키는 개구부들을 구비하는 발광 다이오드 패키지.
  3. 청구항 2에 있어서, 상기 발광 다이오드 패키지는
    상기 패시베이션층 상에 구비되되, 상기 패시베이션층의 개구부들을 통해 각각 상기 제1형 반도체층과 제2형 반도체층과 전기적으로 연결된 제1 범프 및 제2 범프;를 더 포함하는 발광 다이오드 패키지.
  4. 청구항 3에 있어서, 상기 제1 범프 및 제2 범프는 상기 몸체부의 일정 영역에 각각 구비되며, 상기 몸체부를 관통하여 구비된 제1 전극 패드 및 제2 전극 패드와 접촉하는 발광 다이오드 패키지.
  5. 청구항 4에 있어서, 상기 범프들과 전극 패드들의 접촉은 도전성 물질에 의해 이루어지는 발광 다이오드 패키지.
  6. 청구항 2에 있어서, 상기 반도체 구조체층은 상기 패시베이션층에 의해 표면과 측면이 덮인 형태 또는 측면은 덮이지 않은 형태로 구비된 발광 다이오드 패키지.
  7. 청구항 2에 있어서, 상기 활성층은 그 측면 방향으로 상기 패키지 기판의 벽부가 위치하도록 구비된 발광 다이오드 패키지.
  8. 청구항 1에 있어서, 상기 패시베이션층과 벽부는 실링 부재에 의해 체결되는 발광 다이오드 패키지.
  9. 청구항 8에 있어서, 상기 실링 부재는 도전성 물질인 발광 다이오드 패키지.
  10. 청구항 8에 있어서, 상기 패시베이션과 실링 부재 사이 또는 상기 실링 부재와 벽부 사이에는 실링 패드를 구비하는 발광 다이오드 패키지.
  11. 청구항 1에 있어서, 상기 성장 기판은 그 타측 표면에 요철을 구비한 발광 다이오드 패키지.
  12. 청구항 1에 있어서, 상기 패키지 기판의 몸체부와 벽부는 일체형인 발광 다이오드 패키지.
  13. 청구항 1에 있어서, 상기 패키지 기판의 몸체부와 벽부는 서로 다른 물질로 이루어진 발광 다이오드 패키지.
PCT/KR2012/008116 2011-10-07 2012-10-08 발광 다이오드 패키지 WO2013051906A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014534485A JP5801967B2 (ja) 2011-10-07 2012-10-08 発光ダイオードパッケージ
EP12837773.6A EP2765620B1 (en) 2011-10-07 2012-10-08 Chip size light emitting diode package
US14/350,323 US9324921B2 (en) 2011-10-07 2012-10-08 Light-emitting diode package
CN201280049416.1A CN103875085B (zh) 2011-10-07 2012-10-08 发光二极管封装件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110102689A KR101939333B1 (ko) 2011-10-07 2011-10-07 발광 다이오드 패키지
KR10-2011-0102689 2011-10-07

Publications (1)

Publication Number Publication Date
WO2013051906A1 true WO2013051906A1 (ko) 2013-04-11

Family

ID=48043954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/008116 WO2013051906A1 (ko) 2011-10-07 2012-10-08 발광 다이오드 패키지

Country Status (6)

Country Link
US (1) US9324921B2 (ko)
EP (1) EP2765620B1 (ko)
JP (1) JP5801967B2 (ko)
KR (1) KR101939333B1 (ko)
CN (2) CN103875085B (ko)
WO (1) WO2013051906A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677052B2 (en) 2018-06-08 2023-06-13 Nikkiso Co., Ltd. Semiconductor light-emitting device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
KR102114932B1 (ko) * 2013-11-12 2020-05-25 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US10403792B2 (en) 2016-03-07 2019-09-03 Rayvio Corporation Package for ultraviolet emitting devices
US20180006203A1 (en) * 2016-07-01 2018-01-04 Rayvio Corporation Ultraviolet emitting device
EP3451395A3 (en) * 2017-08-27 2019-04-03 Everlight Electronics Co., Ltd. Semiconductor package structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp ＧａＮ系半導体発光素子
JP2009252779A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子の実装構造および光半導体素子の実装方法
KR20100099286A (ko) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 발광 장치를 위한 콘택트
KR20110031999A (ko) * 2008-07-24 2011-03-29 필립스 루미리즈 라이팅 캄파니 엘엘씨 윈도우 층 및 광 지향 구조를 포함하는 반도체 발광 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214704B2 (ja) * 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP4301075B2 (ja) * 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP5038631B2 (ja) * 2006-02-03 2012-10-03 新光電気工業株式会社 発光装置
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法
TWI472595B (zh) * 2006-08-22 2015-02-11 Mitsubishi Chem Corp Semiconductor component components and semiconductor light emitting components
US20090023234A1 (en) * 2007-07-17 2009-01-22 Hung-Tsung Hsu Method for manufacturing light emitting diode package
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
TW200921942A (en) 2007-11-14 2009-05-16 Advanced Optoelectronic Tech Packaging structure of light emitting diode device and method of fabricating the same
JP5426124B2 (ja) * 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
TW201021240A (en) * 2008-11-24 2010-06-01 Harvatek Corp Wafer level LED package structure for increasing light-emitting efficiency
JP2010135488A (ja) * 2008-12-03 2010-06-17 Toshiba Corp 発光装置及びその製造方法
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
KR101114126B1 (ko) * 2009-10-16 2012-03-09 엘지이노텍 주식회사 발광 장치 및 그 제조방법
KR101072203B1 (ko) * 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP2011171376A (ja) 2010-02-16 2011-09-01 Olympus Corp 発光装置
TWI438889B (zh) * 2010-12-01 2014-05-21 Hon Hai Prec Ind Co Ltd 發光二極體封裝結構
CN103328605B (zh) * 2011-01-28 2015-04-08 昭和电工株式会社 包含量子点荧光体的组合物、量子点荧光体分散树脂成型体、包含量子点荧光体的结构物、发光装置、电子设备、机械装置及量子点荧光体分散树脂成型体的制造方法
CN102683514B (zh) * 2011-03-06 2017-07-14 维亚甘有限公司 发光二极管封装和制造方法
CN102185090B (zh) * 2011-03-29 2013-08-21 晶科电子（广州）有限公司 一种采用cob封装的发光器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
KR20100099286A (ko) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 발광 장치를 위한 콘택트
JP2009252779A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子の実装構造および光半導体素子の実装方法
KR20110031999A (ko) * 2008-07-24 2011-03-29 필립스 루미리즈 라이팅 캄파니 엘엘씨 윈도우 층 및 광 지향 구조를 포함하는 반도체 발광 장치
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp ＧａＮ系半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677052B2 (en) 2018-06-08 2023-06-13 Nikkiso Co., Ltd. Semiconductor light-emitting device

Also Published As

Publication number Publication date
CN103875085B (zh) 2017-02-15
EP2765620A4 (en) 2015-06-10
JP5801967B2 (ja) 2015-10-28
US20150295139A1 (en) 2015-10-15
CN105826445B (zh) 2018-05-29
US9324921B2 (en) 2016-04-26
KR101939333B1 (ko) 2019-01-16
CN103875085A (zh) 2014-06-18
CN105826445A (zh) 2016-08-03
EP2765620A1 (en) 2014-08-13
KR20130038053A (ko) 2013-04-17
JP2014529200A (ja) 2014-10-30
EP2765620B1 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
TWI488284B (zh) 發光元件
WO2017014512A1 (ko) 발광 소자
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2009154383A2 (ko) 반도체 발광소자
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2018080224A1 (ko) 반도체 소자 패키지
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2013051906A1 (ko) 발광 다이오드 패키지
WO2010011057A2 (ko) 반도체 발광소자 및 그 제조방법
WO2011162479A2 (en) Light emitting diode
WO2010095781A1 (ko) 발광소자 및 그 제조방법
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2016195341A1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
WO2017065566A1 (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
WO2017014580A1 (ko) 발광 소자 패키지
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
WO2016126053A1 (ko) 발광 장치
WO2016032134A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2012118303A9 (ko) 발광 다이오드 칩
WO2017119730A1 (ko) 발광 소자
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
WO2019045435A1 (en) LIGHT EMITTING DIODE APPARATUS AND METHOD FOR MANUFACTURING THE SAME
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12837773

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014534485

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012837773

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14350323

Country of ref document: US