WO2016032134A1 - 발광 소자 패키지 및 이를 포함하는 발광 장치 - Google Patents

발광 소자 패키지 및 이를 포함하는 발광 장치 Download PDF

Info

Publication number
WO2016032134A1
WO2016032134A1 PCT/KR2015/007827 KR2015007827W WO2016032134A1 WO 2016032134 A1 WO2016032134 A1 WO 2016032134A1 KR 2015007827 W KR2015007827 W KR 2015007827W WO 2016032134 A1 WO2016032134 A1 WO 2016032134A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
pad
emitting device
device package
pads
Prior art date
Application number
PCT/KR2015/007827
Other languages
English (en)
French (fr)
Inventor
이상열
최진경
홍준희
Original Assignee
엘지이노텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍(주) filed Critical 엘지이노텍(주)
Priority to CN201580046571.1A priority Critical patent/CN106663733B/zh
Priority to US15/506,801 priority patent/US10388830B2/en
Publication of WO2016032134A1 publication Critical patent/WO2016032134A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • Embodiments relate to a light emitting device package and a light emitting device including the same.
  • the first radius of curvature of the rounding part included in the first pad may be greater than or equal to or less than the second radius of curvature of the rounding part included in the second pad.
  • relational terms such as “first” and “second,” “upper / upper / up” and “lower / lower / lower”, etc., as used below, may be used to refer to any physical or logical relationship between such entities or elements, or It may be used only to distinguish one entity or element from another entity or element without necessarily requiring or implying an order.
  • the light emitting device package 100 illustrated in FIG. 1 includes a package body 110, first and second lead frames 122 and 124, and first and second solder parts 132 and 134. And first and second pads (or bonding pads) 142 and 144, a light emitting device K, and a molding member 190.
  • the light emitting device K may be disposed inside the cavity (C).
  • the light emitting device K may be divided into a lower portion K1 and an upper portion K2.
  • the lower portion K1 of the light emitting element K includes insulating layers 152, 154, and 156, a first contact layer 162, and a second contact layer 164, and an upper portion K2 of the light emitting element K. May include the light emitting structure 170 and the substrate 180.
  • the light emitting structure 170 may include a first conductivity type semiconductor layer 172, an active layer 174, and a second conductivity type semiconductor layer 176.
  • the first conductive semiconductor layer 172 may be implemented as a compound semiconductor such as a III-V group or a II-VI group doped with the first conductive dopant.
  • the first conductivity type semiconductor layer 172 is an n type semiconductor layer
  • the first conductivity type dopant may include Si, Ge, Sn, Se, and Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 172 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include a semiconductor material.
  • the first conductive semiconductor layer 172 may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP.
  • the active layer 174 is disposed between the first conductivity type semiconductor layer 172 and the second conductivity type semiconductor layer 176, and includes electrons (or holes) and electrons injected through the first conductivity type semiconductor layer 172. Holes (or electrons) injected through the second conductive semiconductor layer 176 meet each other and emit light having energy determined by an energy band inherent in the material forming the active layer 174.
  • the active layer 174 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 174 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • the active layer 174 may emit light in the ultraviolet wavelength band.
  • the ultraviolet wavelength band means a wavelength band of 100 nm to 400 nm.
  • the active layer 174 can emit light in the wavelength range of 100 nm to 280 nm.
  • the embodiment is not limited to the wavelength band of the light emitted from the active layer 174.
  • the second conductivity type semiconductor layer 176 may be formed of a semiconductor compound. It can be implemented with a compound semiconductor, such as group III-V or II-VI.
  • the second conductivity-type semiconductor layer 176 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). can do.
  • the second conductive semiconductor layer 176 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • the first conductive semiconductor layer 172 may be an n-type semiconductor layer, and the second conductive semiconductor layer 176 may be a p-type semiconductor layer.
  • the first conductive semiconductor layer 172 may be a p-type semiconductor layer, and the second conductive semiconductor layer 176 may be an n-type semiconductor layer.
  • the light emitting structure 170 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.
  • the light emitting device package 100 illustrated in FIGS. 1 and 2 has a flip chip bonding structure, the light emitted from the active layer 174 is transferred to the first contact layer 162, the first conductive semiconductor layer 172, and the substrate. It may be emitted through the 180.
  • the first contact layer 162, the first conductivity type semiconductor layer 172, and the substrate 180 may be formed of a material having light transmittance.
  • the second conductivity-type semiconductor layer 176 and the second contact layer 164 may be made of a material having a light transmissive or non-transparent or a reflective material, but the embodiment may not be limited to a specific material. Materials of each of the first and second contact layers 162 and 164 will be described later in detail.
  • the first contact layer 162 is disposed between the first conductive semiconductor layer 172 and the first pad 142 to electrically connect the first pad 142 and the first conductive semiconductor layer 172 to each other. You can.
  • a separate ohmic layer (not shown) may not need to be disposed, and a separate ohmic layer may be formed on the first contact layer 162. It may be arranged above or below.
  • the second contact layer 164 is disposed between the second conductive semiconductor layer 176 and the second pad 144 to electrically connect the second pad 144 and the second conductive semiconductor layer 176 to each other. You can.
  • gallium zinc oxide IGTO
  • indium gallium tin oxide IGTO
  • aluminum zinc oxide AZO
  • antimony tin oxide ATO
  • gallium zinc oxide GZO
  • IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni It may include at least one of / IrOx / Au / ITO, but is not limited to such materials.
  • the second contact layer 164 may include a material in ohmic contact with the second conductivity type semiconductor layer 176.
  • the first pad 142 is disposed between the first solder portion 132 and the first conductive semiconductor layer 172 to electrically connect the first conductive semiconductor layer 172 and the first solder portion 132.
  • the first pad 142 penetrates through the second contact layer 164, the second conductive semiconductor layer 176, and the active layer 174 to form a first conductive semiconductor layer ( 172 may include a form of a through electrode electrically connected thereto, but embodiments are not limited thereto. That is, according to another embodiment, although not shown, the first pad 142 bypasses the second contact layer 164, the second conductivity type semiconductor layer 176, and the active layer 174 to form the first conductivity type. It may be connected to the semiconductor layer 172.
  • the insulating layers 152 and 154 of the light emitting device K are disposed between the second contact layer 164 and the first pad 142 to electrically insulate the second contact layer 164 and the first pad 142. And the second conductive semiconductor layer 176 and the first pad 142 to electrically insulate the second conductive semiconductor layer 176 and the first pad 142 from the active layer 174.
  • the first pad 142 may be disposed between the first pad 142 and the active layer 174 to electrically insulate the first pad 142.
  • the second pad 144 is disposed between the second solder portion 134 and the second conductive semiconductor layer 174 to electrically connect the second conductive semiconductor layer 174 and the second solder portion 134.
  • the second pad 144 may include a form of a through electrode connected to the second contact layer 164 through the insulating layers 154 and 156, but the embodiment is not limited thereto. That is, according to another embodiment, the second pad 144 may be connected to the second contact layer 164 without passing through the insulating layers 154 and 156.
  • Each of the first and second pads 142 and 144 may include an electrode material.
  • At least one of the first or second pads 142 and 144 of the light emitting device package 100 may include at least one of a rounding part or a chamfer (or chamfer) part. It may include one.
  • each of the first and second pads 142 and 144 has a rectangular bottom (or planar) shape in FIGS. 4 and 5A to 5F, but the embodiment is not limited thereto. That is, each of the first and second pads 142 and 144 may have a bottom shape having various shapes other than a quadrangle.
  • the first to fourth interfaces 1 to 4 in particular, the second interface 2 as shown in FIG. 3.
  • the stress can be severe at
  • at least one of the first or second pads 142 and 144 may include a rounding part or a chamfer part at various positions in various shapes as follows.
  • FIG. 5A to 5F illustrate bottom views of the light emitting device packages 100A, 100B, 100C, 100D, 100E, and 100F according to the embodiment.
  • reference numeral 160 denotes the first and second contact layers 162 and 164, and the embodiment is not limited to the bottom (or planar) arrangement shape or location of the first and second contact layers 160.
  • reference numerals of the corners and sides of each of the first and second pads 142 and 144 shown in FIG. 4 are applied to each of the first and second pads 142 and 144 shown in FIGS. 5A to 5F. Can be applied.
  • the first and fourth edges C11 and C14 of the first pad 142 are rounded, and the second edge C22 of the second pad 144 is rounded. That is, the first pad 142 includes rounded first and fourth edges C11 and C14 as rounding parts R11 and R12, and the second pad 144 rounds the rounded second edge C22. It may be included as the part R13.
  • the curved side of the rounded portion may have at least one inflection point.
  • the curved first side 142-1 of the first pad 142 may have two inflection points P1 and P2 and the curved side of the second pad 144.
  • the third side 144-3 may have only one inflection point P3.
  • the embodiment is not limited thereto. That is, according to another embodiment, at least one curved side of the first or second pads 142 and 144 may have three or more inflection points.
  • the rounding part included in the first pad 142 and the rounding part included in the second pad 144 may have a symmetric bottom shape (or planar shape), and an asymmetric bottom shape (or planar shape). May have Here, the rounding part included in the first pad 142 and the rounding part included in the second pad 144 may be symmetrical or asymmetrical with respect to at least one of the first or second center lines CL1 and CL2 (or , Planar shape).
  • Each of the first and second center lines CL1 and CL2 is a line passing through the center C of the light emitting device K.
  • the first and second center lines CL1 and CL2 cross each other at right angles and extend in a direction perpendicular to the thickness direction of the light emitting device K.
  • the first and fourth edges C11 and C14 of the first pad 142 and the second edge C22 of the second pad 144 are chamfered. That is, the first pad 142 may include chamfered portions of the first and fourth edges C11 and C14 as the chamfer portions CH5 and CH6, and the second pad 144 may include the second edges ( The chamfered portion of C22) may be included as the chamfer portion CH7, but the embodiment is not limited thereto.
  • the rounded portion R1 of the first pad 142 and the rounded portion R2 of the second pad 144 may have an asymmetric bottom (or relative to the first center line CL1). , Plane) shape.
  • the rounding parts R11 and R12 (or the chamfer parts CH5 and CH6) of the first pad 142 and the rounding part R13 of the second pad 144 are illustrated.
  • the chamfer portion CH7 has a bottom (or planar) shape which is asymmetric with respect to the first center line CL1.
  • the light emitting device package according to the embodiment may be included in a light emitting device such as a display device, an indicator device, or an illumination device.
  • a light emitting device such as a display device, an indicator device, or an illumination device.
  • the light emitting device can be applied to automobiles and the like which require a light source.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자 패키지는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하는 발광 소자와, 서로 이격되어 배치된 제1 및 제2 리드 프레임과, 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부 및 제1 및 제2 솔더부와 상기 제1 및 제2 도전형 반도체층 사이에 각각 배치된 제1 및 제2 패드를 포함하고, 제1 또는 제2 패드 중 적어도 하나는 라운딩부 또는 챔퍼부 중 적어도 하나를 포함한다.

Description

발광 소자 패키지 및 이를 포함하는 발광 장치
실시 예는 발광 소자 패키지 및 이를 포함하는 발광 장치에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
한편, 일반적으로 서로 다른 열 팽창 계수를 갖는 2개의 층들이 적층되어 있을 경우, 이들에 다양한 응력 예를 들어 전단 응력이 야기될 수 있다. 즉, 기존의 발광 소자 패키지에 전술한 2개의 층 중 하나가 발광 소자를 형성하는 층이고 2개의 층들 중 다른 하나가 패드일 경우, 발광 소자에 패드를 200 ℃ 이상으로 본딩할 경우, 발광 소자와 패드 간의 서로 다른 열 팽창 계수에 의한 잔류 응력으로 인해 초기 불량 및 누적 피로가 발생하여 발광 소자 패키지가 파괴될 수 있다.
실시 예는 응력을 해소하여 신뢰성을 갖는 발광 소자 패키지 및 이를 포함하는 발광 장치를 제공한다.
실시 예에 의한 발광 소자 패키지는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하는 발광 소자; 서로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및 상기 제1 및 제2 솔더부와 상기 제1 및 제2 도전형 반도체층 사이에 각각 배치된 제1 및 제2 패드를 포함하고, 상기 제1 또는 제2 패드 중 적어도 하나는 라운딩부 또는 챔퍼부 중 적어도 하나를 포함할 수 있다.
상기 라운딩부는 라운딩된 모서리 또는 굴곡진 변 중 적어도 하나를 포함하고, 상기 챔퍼부는 모떼기된 모서리 또는 경사진 변 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 패드 각각은 복수의 모서리를 갖고, 상기 라운딩된 또는 모떼기된 모서리는 상기 복수의 모서리 중에서 상기 발광 소자의 정중앙으로부터 가장 멀리 위치한 모서리를 포함할 수 있다.
상기 제1 및 제2 패드 각각은 복수의 변을 갖고, 상기 굴곡진 또는 경사진 변은 상기 복수의 변 중에서 상기 발광 소자의 정 중앙으로부터 가장 멀리 위치한 변을 포함할 수 있다.
상기 굴곡진 변은 적어도 하나의 변곡점을 가질 수 있다.
상기 발광 소자는 상기 제1 및 제2 도전형 반도체층과 상기 제1 및 제2 패드 사이에 각각 배치된 제1 및 제2 콘택층을 더 포함할 수 있다. 상기 제1 패드와 상기 제1 콘택층은 서로 다른 열 팽창 계수를 갖고, 상기 제2 패드와 상기 제2 콘택층은 서로 다른 열 팽창 계수를 가질 수 있다.
상기 제1 패드는 상기 제2 콘택층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 연결되고, 상기 발광 소자는 상기 제2 콘택층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 패드 사이에 배치된 절연층을 더 포함할 수 있다. 상기 제1 및 제2 패드 각각과 상기 절연층은 서로 다른 열 팽창 계수를 가질 수 있다.
상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경과 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경은 서로 다르거나 서로 동일할 수 있다.
상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경은 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경 이상이거나 이하일 수 있다.
상기 제1 또는 제2 곡률 반경 중 적어도 하나는 상기 제1 또는 제2 패드의 한 변 또는 상기 발광 소자 패키지의 한 변의 0.2배 이상일 수 있다.
상기 제1 패드에 포함된 상기 라운딩부와 상기 제2 패드에 포함된 상기 라운딩부는 대칭이거나 비대칭인 저면 또는 평면 형상을 가질 수 있고, 제1 패드에 포함된 상기 챔퍼부와 상기 제2 패드에 포함된 상기 챔퍼부는 대칭이거나 비대칭인 저면 또는 평면 형상을 가질 수 있다.
상기 제1 또는 제2 패드에 포함된 상기 라운딩부 또는 챔퍼부는 상기 발광 소자의 중심선을 기준으로 대칭이거나 비대칭인 저면 또는 평면 형상을 가질 수 있다.
상기 제1 및 제2 패드는 상기 발광 소자의 정중앙을 중심으로 하는 가상의 원의 내부에 배치될 수 있다.
상기 발광 소자 패키지는 상기 발광 소자가 배치된 캐비티를 형성하는 패키지 몸체; 및 상기 캐비티 내에 배치되어, 상기 발광 소자를 포위하여 배치된 몰딩 부재를 더 포함할 수 있다.
다른 실시 예에 의한 발광 장치는 상기 발광 소자 패키지를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지 및 이를 포함하는 발광 장치는 발광 소자와 본딩되는 제1 또는 제2 패드 중 적어도 하나의 저면(또는, 평면) 형상을 변경하여 응력을 최소화시킴으로써 개선된 신뢰성을 가질 수 있다.
도 1은 실시 예에 의한 발광 소자 패키지의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지의 부분 단면도를 나타낸다.
도 3은 일반적인 발광 소자의 응력을 설명하기 위한 테이블이다.
도 4는 비교 례에 의한 발광 소자 패키지의 제1 패드, 제2 패드 및 기판의 저면도를 나타낸다.
도 5a 내지 도 5f는 실시 예에 의한 발광 소자 패키지의 저면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시 예에 의한 발광 소자 패키지(100)의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100)의 부분 단면도를 나타낸다. 즉, 도 2는 도 1에 도시된 발광 소자 패키지(100)를 x축 방향에서 바라본 단면도에 해당한다.
도 1에 도시된 발광 소자 패키지(100)는 패키지 몸체(110), 제1 및 제2 리드 프레임(lead frame)(122, 124), 제1 및 제2 솔더(solder)부(132, 134), 제1 및 제2 패드(pad)(또는, 본딩 패드)(142, 144), 발광 소자(K), 및 몰딩 부재(190)를 포함할 수 있다.
패키지 몸체(110)는 캐비티(C:Cavity)를 형성한다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 패키지 몸체(110)는 제1 및 제2 리드 프레임(122, 124)과 함께 캐비티(C)를 형성할 수 있다. 즉, 패키지 몸체(110)의 측면(112)과 제1 및 제2 리드 프레임(122, 124)의 각 상부면(122A, 124A)은 캐비티(C)를 형성할 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 즉, 도시된 바와 달리, 패키지 몸체(110)만으로 캐비티(C)를 형성할 수도 있다. 패키지 몸체(110)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(110)의 재질에 국한되지 않는다.
제1 및 제2 리드 프레임(122, 124)은 발광 구조물(170)의 두께 방향과 수직한 방향인 y축 방향으로 서로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(122, 124) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(122, 124) 각각의 물질의 종류에 국한되지 않는다. 제1 및 제2 리드 프레임(122, 124)을 전기적으로 격리시키기 위해, 제1 및 제2 리드 프레임(122, 124) 사이에는 절연층(126)이 배치될 수도 있다.
또한, 패키지 몸체(110)가 도전형 물질 예를 들면 금속 물질로 이루어지고, 제1 및 제2 리드 프레임(122, 124)은 패키지 몸체(110)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(122, 124)을 형성하는 패키지 몸체(110)는 절연층(126)에 의해 서로 전기적으로 분리될 수 있다.
제1 솔더부(132)는 제1 리드 프레임(122) 위에 배치되어 제1 리드 프레임(122)과 제1 패드(142)를 전기적으로 연결시키고, 제2 솔더부(134)는 제2 리드 프레임(124) 위에 배치되어 제2 리드 프레임(124)과 제2 패드(144)를 전기적으로 연결시킬 수 있다. 제1 및 제2 솔더부(132, 134) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있다.
전술한 제1 및 제2 솔더부(132, 134)는 제1 및 제2 패드(142, 144)를 통해 발광 소자(K)의 제1 및 제2 도전형 반도체층(172, 176)을 제1 및 제2 리드 프레임(122, 124)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다.
한편, 발광 소자(K)는 캐비티(C)를 내부에 배치될 수 있다. 발광 소자(K)는 하부(K1)와 상부(K2)로 구분될 수 있다. 발광 소자(K)의 하부(K1)는 절연층(152, 154, 156), 제1 콘택층(162) 및 제2 콘택층(164)을 포함하고, 발광 소자(K)의 상부(K2)는 발광 구조물(170) 및 기판(180)을 포함할 수 있다.
기판(180) 아래에 발광 구조물(170)이 배치될 수 있다. 기판(180)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(180)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.
기판(180)과 발광 구조물(170) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(180, 170) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(170)은 제1 도전형 반도체층(172), 활성층(174), 및 제2 도전형 반도체층(176)을 포함할 수 있다.
제1 도전형 반도체층(172)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(172)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(172)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(172)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(174)은 제1 도전형 반도체층(172)과 제2 도전형 반도체층(176) 사이에 배치되며, 제1 도전형 반도체층(172)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(176)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(174)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(174)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(174)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(174)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(174)을 이루는 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(174)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미한다. 특히, 활성층(174)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(174)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(176)은 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(176)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(176)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(176)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(172)은 n형 반도체층으로, 제2 도전형 반도체층(176)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(172)은 p형 반도체층으로, 제2 도전형 반도체층(176)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(170)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 및 도 2에 예시된 발광 소자 패키지(100)는 플립 칩 본딩 구조이기 때문에, 활성층(174)에서 방출된 광은 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180)을 통해 출사될 수 있다. 이를 위해, 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(176)과 제2 콘택층(164)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다. 제1 및 제2 콘택층(162, 164) 각각의 재질에 대해서는 상세히 후술된다.
제1 콘택층(162)은 제1 도전형 반도체층(172)과 제1 패드(142) 사이에 배치되어, 제1 패드(142)와 제1 도전형 반도체층(172)을 전기적으로 서로 연결시킬 수 있다. 제1 콘택층(162)이 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행할 경우 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 콘택층(162) 위 또는 아래에 배치될 수도 있다.
제2 콘택층(164)은 제2 도전형 반도체층(176)과 제2 패드(144) 사이에 배치되어, 제2 패드(144)와 제2 도전형 반도체층(176)을 전기적으로 서로 연결시킬 수 있다.
제1 및 제2 콘택층(162, 164) 각각은 활성층(174)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(172, 176) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택층(162, 164) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
특히, 제2 콘택층(164)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 콘택층(164)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제2 콘택층(164)은 제2 도전형 반도체층(176)과 오믹 접촉하는 물질을 포함할 수 있다.
또한, 제2 콘택층(164)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 콘택층(164)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
한편, 제1 패드(142)는 제1 솔더부(132)와 제1 도전형 반도체층(172) 사이에 배치되어, 제1 도전형 반도체층(172)과 제1 솔더부(132)를 전기적으로 연결시킬 수 있다. 도 1 및 도 2에 도시된 바와 같이, 제1 패드(142)는 제2 콘택층(164), 제2 도전형 반도체층(176) 및 활성층(174)을 관통하여 제1 도전형 반도체층(172)과 전기적으로 연결되는 관통 전극의 형태를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 비록 도시되지는 않았지만, 제1 패드(142)는 제2 콘택층(164), 제2 도전형 반도체층(176) 및 활성층(174)을 우회하여 제1 도전형 반도체층(172)과 연결될 수도 있다.
발광 소자(K)의 절연층(152, 154)은 제2 콘택층(164)과 제1 패드(142) 사이에 배치되어 제2 콘택층(164)과 제1 패드(142)를 전기적으로 절연시키고, 제2 도전형 반도체층(176)과 제1 패드(142) 사이에 배치되어 제2 도전형 반도체층(176)과 제1 패드(142)를 전기적으로 절연시키고, 및 활성층(174)과 제1 패드(142) 사이에 배치되어 제1 패드(142)와 활성층(174)을 전기적으로 절연시킬 수 있다.
제2 패드(144)는 제2 솔더부(134)와 제2 도전형 반도체층(174) 사이에 배치되어 제2 도전형 반도체층(174)과 제2 솔더부(134)를 전기적으로 연결시킬 수 있다. 이때, 제2 패드(144)는 절연층(154, 156)을 관통하여 제2 콘택층(164)에 연결된 관통 전극의 형태를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제2 패드(144)는 절연층(154, 156)을 관통하지 않고 제2 콘택층(164)에 연결될 수도 있다.
절연층(152, 154, 156)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 절연층(152, 154, 156)의 물질에 국한되지 않는다. 여기서, 절연층(152, 154, 156)은 별개의 층인 것으로 도시되어 있지만, 이들은 단일층일 수 있다.
제1 및 제2 패드(142, 144) 각각은 전극용 물질을 포함할 수 있다.
한편, 제1 패드(142)와 제1 콘택층(162)은 서로 다른 열 팽창 계수를 갖고, 제2 패드(144)와 제2 콘택층(164)은 서로 다른 열 팽창 계수를 가질 수 있다. 또한, 제1 패드(142)와 절연층(152, 154)은 서로 다른 열 팽창 계수를 갖고, 제2 패드(144)와 절연층(154, 156)은 서로 다른 열 팽창 계수를 가질 수 있다. 발광 소자(K)의 하부(K1)와 제1 및 제2 패드(142, 144) 간의 열 팽창 계수의 차이로 인해, 발광 소자 패키지(100)는 응력(stress)을 받을 수 있다.
이하, 이러한 응력을 최소화시키거나 제거하기 위해, 실시 예에 의한 발광 소자 패키지(100)는 제1 및 제2 패드(142, 144)의 형상을 변경하여 발광 소자(K)의 정중앙(C)으로부터 멀리 위치한 모서리의 뽀쪽한 부분(또는, 변의 적어도 일부)을 줄이거나 제거할 수 있다. 이에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 3은 일반적인 발광 소자의 응력(stress)을 설명하기 위한 테이블이다. 여기서, 제1 인터페이스(Interface 1)란 발광 소자의 하부(K1)와 상부(K2) 사이의 경계를 의미하고, 제2 인터페이스(Interface 2)는 발광 소자의 하부(K1)와 제1 및 제2 패드(142, 144) 사이의 경계를 의미하고, 제3 인터페이스(Interface 3)는 제1 및 제2 패드(142, 144)와 제1 및 제2 솔더부(132, 134) 사이의 경계를 의미하고, 제4 인터페이스(Interface 4)는 제1 및 제2 솔더부(132, 134)와 제1 및 제2 리드 프레임(122, 124) 사이의 경계를 의미한다.
도 3을 참조하면, 제1 인터페이스(Interface 1)에서 노말 응력(Normal stress)은 56.8이고, 전단 응력(Shear stress)은 36.2 이다. 또한, 제2 인터페이스(Interface 2)에서 노말 응력은 81이고, 전단 응력은 79.2 이다. 또한, 제3 인터페이스(Interface 3)에서 노말 응력은 34.9이고, 전단 응력은 36.9 이다. 또한, 제4 인터페이스(Interface 4)에서 노말 응력은 62.8이고, 전단 응력은 22.9 이다. 제1 내지 제4 인터페이스(Interfaces 1, 2, 3, 4) 중에서 제2 인터페이스(Interface 2)의 응력이 가장 큼을 알 수 있다. 왜냐하면, 전술한 바와 같이 제1 및 제2 패드(142, 144)와 층(152, 154, 156, 162, 164) 사이의 열 팽창 계수의 차이가 가장 크기 때문이다.
도 3에서 노말 응력과 전단 응력의 방향이 화살표로 도시되어 있다. 도 3을 참조하면, 발광 소자(K)의 정중앙(C)으로부터 멀리 위치하는 부분(202, 204)에서 응력이 큼을 알 수 있다. 이를 해결하기 위해, 실시 예에 의한 발광 소자 패키지(100)의 제1 또는 제2 패드(142, 144) 중 적어도 하나는 라운딩(rounding)부 또는 챔퍼(chamfer)(또는, 모떼기)부 중 적어도 하나를 포함할 수 있다.
이하, 실시 예에 의한 제1 또는 제2 패드(142, 144) 중 적어도 하나에 포함되는 라운딩부 또는 챔퍼부에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다. 편의상, 도 4, 도 5a 내지 도 5f에 도시된 발광 소자 패키지(100A, 100B, 100C, 100D, 100E, 100F)의 구성 요소 중에서 제1 및 제2 패드(142, 144), 제1 콘택층(162) 및 기판(180)을 제외한 부분은 생략된다.
도 4는 비교 례에 의한 발광 소자 패키지의 제1 패드(142), 제2 패드(144) 및 기판(180)의 저면도를 나타낸다. 여기서, C는 발광 소자(K)의 정중앙을 나타낸다.
설명의 편의상, 도 4, 도 5a 내지 도 5f에서 제1 및 제2 패드(142, 144) 각각은 사각형 저면(또는, 평면) 형상을 갖는 것으로 가정하였지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 및 제2 패드(142, 144) 각각은 사각형 이외의 다양한 형태의 저면 형상을 가질 수 있다.
도 4를 참조하면, 제1 패드(142)는 4개의 변(142-1, 142-2, 142-3, 142-4)과 4개의 모서리(C11, C12, C13, C14)를 포함할 수 있고, 제2 패드(144)는 4개의 변(144-1, 144-2, 144-3, 144-4)과 4개의 모서리(C21, C22, C23, C24)를 포함할 수 있다.
만일, 발광 소자 패키지가 도 4에 도시된 바와 같이 라운딩부나 챔퍼부없이 구현될 경우, 도 3에 도시된 바와 같이 제1 내지 제4 인터페이스(Interfaces 1 내지 4) 특히, 제2 인터페이스(Interface 2)에서 응력이 심각해질 수 있다. 이를 방지하기 위해, 실시 예에 의하면, 제1 또는 제2 패드(142, 144) 중 적어도 하나는 다음과 같이 다양한 형상으로 다양한 위치에 라운딩부 또는 챔퍼부를 포함할 수 있다.
도 5a 내지 도 5f는 실시 예에 의한 발광 소자 패키지(100A, 100B, 100C, 100D, 100E, 100F)의 저면도를 나타낸다. 여기서, 참조부호 160은 제1 및 제2 콘택층(162, 164)을 나타내며, 실시 예는 제1 및 제2 콘택층(160)의 저면(또는, 평면) 배치 형상이나 위치에 국한되지 않는다. 이하의 설명에서 도 4에 도시된 제1 및 제2 패드(142, 144) 각각의 모서리 및 변의 참조부호는 도 5a 내지 도 5f에 도시된 제1 및 제2 패드(142, 144) 각각에도 그대로 적용될 수 있다.
실시 예에 의하면, 라운딩부는 라운딩된 모서리 또는 굴곡진 변 중 적어도 하나를 포함할 수 있다. 도 5a를 참조하면 제1 패드(142)의 제1 변(142-1)이 굴곡져 있고, 제2 내지 제4 변(142-2, 142-3, 142-4)은 직선인 것으로 도시되어 있지만, 제2 내지 제4 변(142-2, 142-3, 142-4) 중 적어도 어느 한 변이 굴곡져 있을 수도 있다. 또한, 제2 패드(142)의 제3 변(144-3)이 굴곡져 있고, 제1, 제2 및 제4 변(144-1, 144-1, 144-4)은 직선인 것으로 도시되어 있지만, 제1, 제2 및 제4 변(144-1, 144-2, 144-4) 중 적어도 어느 한 변이 굴곡져 있을 수도 있다. 즉, 제1 패드(142)는 굴곡진 제1 변(142-1)을 라운딩부(R1)로서 포함할 수 있고 제2 패드(144)는 굴곡진 제3 변(144-3)을 라운딩부(R2)로서 포함할 수 있다.
또한, 도 5b를 참조하면 제1 패드(142)의 제1 및 제4 모서리(C11, C14)가 라운딩되어 있고 제2 패드(144)의 제2 및 제3 모서리(C22, C23)가 라운딩되어 있다. 즉, 제1 패드(142)는 라운딩된 제1 및 제4 모서리(C11, C14)를 라운딩부(R3, R4)로서 포함할 수 있고 제2 패드(144)는 라운딩된 제2 및 제3 모서리(C22, C23)를 라운딩부(R5, R6)로서 포함할 수 있다.
이와 비슷하게, 도 5c를 참조하면 제1 패드(142)의 제1 및 제4 모서리(C11, C14)가 라운딩되어 있고 제2 패드(144)의 제2 및 제3 모서리(C22, C23)가 라운딩되어 있다. 즉, 제1 패드(142)는 라운딩된 제1 및 제2 모서리(C11, C14)를 라운딩부(R7, R8)로서 포함할 수 있고 제2 패드(144)는 라운딩된 제2 및 제3 모서리(C22, C23)를 라운딩부(R9, R10)로서 포함할 수 있다. 도 5c에 도시된 라운딩부(R7 내지 R10)은 도 5b에 도시된 라운딩부(R3 내지 R6)보다 더 큰 곡률 반경을 가질 수 있다.
도 5d를 참조하면 제1 패드(142)의 제1 및 제4 모서리(C11, C14)가 라운딩되어 있고 제2 패드(144)의 제2 모서리(C22)가 라운딩되어 있다. 즉, 제1 패드(142)는 라운딩된 제1 및 제4 모서리(C11, C14)를 라운딩부(R11, R12)로서 포함하고 제2 패드(144)는 라운딩된 제2 모서리(C22)를 라운딩부(R13)로서 포함할 수 있다.
실시 예에 의하면, 라운딩부의 굴곡진 변은 적어도 하나의 변곡점을 가질 수 있다. 예를 들어, 도 5a를 참조하면, 제1 패드(142)의 굴곡진 제1 변(142-1)은 2개의 변곡점(P1, P2)을 가질 수 있고, 제2 패드(144)의 굴곡진 제3 변(144-3)은 한 개의 변곡점(P3)만을 가질 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 제1 또는 제2 패드(142, 144) 중 적어도 하나의 굴곡진 변은 3개 이상의 변곡점을 가질 수도 있다.
또한, 제1 패드(142)에 포함된 라운딩부와 제2 패드(144)에 포함된 라운딩부는 대칭인 저면 형상(또는, 평면 형상)을 가질 수도 있고, 비대칭인 저면 형상(또는, 평면 형상)을 가질 수도 있다. 여기서, 제1 패드(142)에 포함된 라운딩부와 제2 패드(144)에 포함된 라운딩부는 제1 또는 제2 중심선(CL1, CL2) 중 적어도 하나를 기준으로 대칭이거나 비대칭인 저면 형상(또는, 평면 형상)을 가질 수 있다. 제1 및 제2 중심선(CL1, CL2) 각각은 발광 소자(K)의 정중앙(C)을 지나는 선으로서, 서로 직각으로 교차하며, 발광 소자(K)의 두께 방향에 수직한 방향으로 연장되는 선을 의미한다.
또한, 챔퍼부는 경사진(또는, 모떼기된) 모서리 또는 경사진 변 중 적어도 하나를 포함할 수 있다. 도 5e를 참조하면 제1 패드(142)의 제1 모서리(C11) 및 제4 모서리(C14)와 제2 패드(144)의 제2 모서리(C22) 및 제3 모서리(C23)가 모떼기되어 있는 것으로 도시되어 있다. 즉, 제1 패드(142)는 제1 및 제4 모서리(C11, C14)의 모떼기된 부분을 챔퍼부(CH1, CH2)로서 포함할 수 있고, 제2 패드(144)는 제2 및 제3 모서리(C22, C23)의 모떼기된 부분을 챔퍼부(CH3, CH4)로서 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.
또한, 도 5f를 참조하면 제1 패드(142)의 제1 및 제4 모서리(C11, C14)와 제2 패드(144)의 제2 모서리(C22)가 모떼기되어 있는 것으로 도시되어 있다. 즉, 제1 패드(142)는 제1 및 제4 모서리(C11, C14)의 모떼기된 부분을 챔퍼부(CH5, CH6)로서 포함할 수 있고, 제2 패드(144)는 제2 모서리(C22)의 모떼기된 부분을 챔퍼부(CH7)로서 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.
또한, 제1 패드(142)에 포함된 챔퍼부와 제2 패드(144)에 포함된 챔퍼부는 대칭인 저면 형상(또는, 평면 형상)을 가질 수도 있고, 비대칭인 저면 형상(또는, 평면 형상)을 가질 수도 있다. 여기서, 제1 패드(142)에 포함된 챔퍼부와 제2 패드(144)에 포함된 챔퍼부는 제1 또는 제2 중심선(CL1, CL2) 중 적어도 하나를 기준으로 대칭이거나 비대칭인 저면 형상(또는, 평면 형상)을 가질 수 있다.
도 5a 내지 도 5f에 예시된 바와 같이, 발광 소자(K)의 두께 방향이 z축 방향일 경우, 제1 중심선(CL1)은 z축과 직교하는 x축으로 연장되며 정중앙(C)을 지나는 선에 해당하고 제2 중심선(CL2)은 z축과 직교하는 y축으로 연장되며 정중앙(C)을 지나는 선을 의미할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 중심선(CL1)은 y축으로 연장되는 선에 해당하고 제2 중심선(CL2)은 x축으로 연장되는 선을 의미할 수 있다. 이와 같이, 제1 및 제2 중심선(CL1, CL2)은 서로 직교한다. 여기서, x축, y축 및 z축은 서로 직교하는 축일 수도 있고 서로 교차하는 축일 수도 있다.
예를 들어, 도 5a에 예시된 바와 같이 제1 패드(142)의 라운딩부(R1)와 제2 패드(144)의 라운딩부(R2)는 제1 중심선(CL1)을 기준으로 비대칭 저면(또는, 평면) 형상을 갖는다. 또한, 도 5d 또는 도 5f에 예시된 바와 같이 제1 패드(142)의 라운딩부(R11, R12)(또는, 챔퍼부(CH5, CH6))와 제2 패드(144)의 라운딩부(R13)(또는, 챔퍼부(CH7))는 제1 중심선(CL1)을 기준으로 비대칭인 저면(또는, 평면) 형상을 갖는다.
또는, 도 5b 또는 도 5e에 예시된 바와 같이 제1 패드(142)에 포함된 라운딩부(R3, R4)(또는, 챔퍼부(CH1, CH2))는 제2 패드(144)에 포함된 라운딩부(R5, R6)(또는, 챔퍼부(CH3, CH4))와 제1 중심선(CL1)을 기준으로 대칭인 저면(또는, 평면) 형상을 가질 수 있다. 또한, 도 5c에 예시된 바와 같이 제1 패드(142)에 포함된 라운딩부(R7, R8)는 제2 패드(144)에 포함된 라운딩부(R9, R10)와 제1 중심선(CL1)을 기준으로 대칭인 저면(또는, 평면) 형상을 가질 수 있다.
또한, 도 5c에 예시된 바와 같이, 제1 및 제2 패드(142, 144)는 발광 소자(K)의 정중앙(C)을 중심으로 하는 가상의 원(210)의 내부에 배치될 수 있다. 이 경우, 제1 패드(142)에 포함된 라운딩부(R7, R8)의 제1 곡률 반경과 제2 패드(144)에 포함된 라운딩부(R9, R10)의 제2 곡률 반경은 서로 동일할 수 있다. 그러나, 다른 실시 예에 의하면, 제1 곡률 반경과 제2 곡률 반경은 서로 다를 수도 있다. 예를 들어, 도 5a에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R1)의 제1 곡률 반경은 제2 패드(144)에 포함된 라운딩부(R2)의 제2 곡률 반경과 서로 다를 수 있다.
또한, 제1 패드(142)에 포함된 라운딩부의 제1 곡률 반경은 제2 패드(144)에 포함된 라운딩부의 제2 곡률 반경 이상일 수도 있고, 이하일 수도 있다. 예를 들어, 도 5a에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R1)의 제1 곡률 반경은 제2 패드(144)에 포함된 라운딩부(R2)의 제2 곡률 반경보다 작을 수 있다.
또한, 제1 패드(142)에 포함된 라운딩부의 제1 곡률 반경 또는 제2 패드(144)에 포함된 라운딩부의 제2 곡률 반경 중 적어도 하나는 제1 또는 제2 패드(142, 144)의 한 변[또는, 발광 소자 패키지의 한 변(L1 또는 L2) 특히, L1]의 0.2배 이상일 수 있다. 예를 들어, 제1 또는 제2 패드(142, 144)의 한 변(L1 또는 L2)의 길이가 300 ㎛일 경우, 제1 또는 제2 곡률 반경 중 적어도 하나는 60 ㎛ 이상일 수 있다.
또한, 제1 및 제2 패드(142, 144) 각각에 포함된 라운딩부(또는, 챔퍼부)는 발광 소자(K)의 제2 중심선(CL2)을 기준으로 대칭이거나 비대칭인 저면(또는, 평면) 형상을 가질 수 있다.
예를 들어, 도 5a에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R1)는 제2 중심선(CL2)를 기준으로 대칭이고, 제2 패드(144)에 포함된 라운딩부(R2)는 제2 중심선(CL2)를 기준으로 대칭일 수 있다.
또한, 도 5b 또는 도 5e에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R3, R4)(또는, 챔퍼부(CH1, CH2))는 제2 중심선(CL2)를 기준으로 대칭이고, 제2 패드(144)에 포함된 라운딩부(R5, R6)(또는, 챔퍼부(CH3, CH4))는 제2 중심선(CL2)를 기준으로 대칭일 수 있다.
또한, 도 5c에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R7, R8)는 제2 중심선(CL2)를 기준으로 대칭이고, 제2 패드(144)에 포함된 라운딩부(R9, R10)는 제2 중심선(CL2)를 기준으로 대칭일 수 있다.
그러나, 도 5d 또는 도 5f에 예시된 바와 같이, 제1 패드(142)에 포함된 라운딩부(R11, R12)(또는, 챔퍼부(CH5, CH6))는 제2 중심선(CL2)를 기준으로 대칭인 반면, 제2 패드(144)에 포함된 라운딩부(R13)(또는, 챔퍼부(CH7))는 제2 중심선(CL2)를 기준으로 비대칭일 수 있다.
또한, 도 4에 도시된 제1 패드(142)의 제1 평면적과 제2 패드(144)의 제2 평면적의 총합을 100%라고 볼 때, 실시 예에 의한 제1 패드(142)의 제1 평면적과 제2 패드(144)의 제2 평면적의 총합이 65% 내지 95%가 되도록, 제1 또는 제2 패드(142, 144) 중 적어도 하나의 형상을 변경할 수 있다.
예를 들어, 도 5a에 도시된 바와 같이 발광 소자 패키지(100A)의 제1 및 제2 패드(142, 144)가 구현될 경우, 제1 및 제2 패드(142, 144)의 제1 및 제2 평면적의 총합은 도 4에 도시된 제1 및 제2 평면적의 총합 대비 65 %일 수 있다.
또한, 도 5b 또는 도 5e에 도시된 바와 같이 발광 소자 패키지(100B, 100E)의 제1 및 제2 패드(142, 144)가 구현될 경우, 제1 및 제2 패드(142, 144)의 제1 및 제2 평면적의 총합은 도 4에 도시된 제1 및 제2 평면적의 총합 대비 90 %일 수 있다.
또한, 도 5c에 도시된 바와 같이 발광 소자 패키지(100C)의 제1 및 제2 패드(142, 144)가 구현될 경우, 제1 및 제2 패드(142, 144)의 제1 및 제2 평면적의 총합은 도 4에 도시된 제1 및 제2 평면적의 총합 대비 88 %일 수 있다.
또한, 도 5d 또는 도 5f에 도시된 바와 같이 발광 소자 패키지(100D, 100F)의 제1 및 제2 패드(142, 144)가 구현될 경우, 제1 및 제2 패드(142, 144)의 제1 및 제2 평면적의 총합은 도 4에 도시된 제1 및 제2 평면적의 총합 대비 95 %일 수 있다.
도 5a 내지 도 5f를 참조하면, 라운딩된 또는 모떼기된 모서리(C11, C14, C22, C23)는 복수의 모서리(C11 ~ C14, C21 ~ C24) 중에서 발광 소자(K)의 정중앙(또는, 중심)(C)으로부터 가장 멀리 위치한 모서리를 포함할 수 있다. 왜냐하면, 도 3에서 전술한 바와 같이, 발광 소자 패키지가 받을 수 있는 전단 응력(shear stress)은 발광 소자(K)의 정중앙(C)으로부터 멀어질수록 커지기 때문이다. 이와 같이, 정중앙(C)으로부터 멀리 위치한 변(또는, 변의 일부) 또는 모서리 중 적어도 하나를 라운딩지게 또는 모떼기 형상으로 형성할 경우, 도 3에 도시된 응력이 최소화(또는, 해소)될 수 있다.
한편, 도 1 및 도 2를 다시 참조하면, 발광 소자 패키지(100)의 몰딩 부재(190)는 발광 소자(K)를 포위하여 보호할 수 있다. 몰딩 부재(190)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(K)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(K)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
일반적으로, 서로 다른 열 팽창 계수를 갖는 2개의 층들이 적층되어 있을 때 도 3에 도시된 바와 같이 다양한 응력이 야기될 수 있다. 즉, 발광 소자(K)의 하부(K1)에 제1 및 제2 패드(142, 144)를 200 ℃ 이상으로 본딩할 경우, 이들(K1, 142, 144)의 서로 다른 열 팽창 계수에 의한 잔류 응력으로 인해 초기 불량 및 누적 피로가 야기되어, 발광 소자 패키지가 파괴될 수 있다.
따라서, 실시 예에 의하면, 제1 또는 제2 패드(142, 144) 중 적어도 하나의 저면(또는, 평면) 형상을 변경하여, 발광 소자 패키지(100, 100A 내지 100D, 100E, 100F)가 받는 응력을 최소화할 수 있어, 신뢰성이 개선될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치 등의 발광 장치에 포함될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.
실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치 등의 발광 장치에 포함될 수 있다. 발광 장치는 광원을 요구하는 자동차 등에 적용될 수 있다.

Claims (20)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하는 발광 소자;
    서로 이격되어 배치된 제1 및 제2 리드 프레임;
    상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및
    상기 제1 및 제2 솔더부와 상기 제1 및 제2 도전형 반도체층 사이에 각각 배치된 제1 및 제2 패드를 포함하고,
    상기 제1 또는 제2 패드 중 적어도 하나는 라운딩부 또는 챔퍼부 중 적어도 하나를 포함하는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 라운딩부는 라운딩된 모서리 또는 굴곡진 변 중 적어도 하나를 포함하고, 상기 챔퍼부는 모떼기된 모서리 또는 경사진 변 중 적어도 하나를 포함하는 발광 소자 패키지.
  3. 제2 항에 있어서, 상기 제1 및 제2 패드 각각은 복수의 모서리를 갖고, 상기 라운딩된 또는 모떼기된 모서리는 상기 복수의 모서리 중에서 상기 발광 소자의 정중앙으로부터 가장 멀리 위치한 모서리를 포함하는 발광 소자 패키지.
  4. 제2 항에 있어서, 상기 제1 및 제2 패드 각각은 복수의 변을 갖고, 상기 굴곡진 변은 상기 복수의 변 중에서 상기 발광 소자의 정 중앙으로부터 가장 멀리 위치한 변을 포함하는 발광 소자 패키지.
  5. 제2 항에 있어서, 상기 굴곡진 변은 적어도 하나의 변곡점을 갖는 발광 소자 패키지.
  6. 제1 항에 있어서, 상기 발광 소자는
    상기 제1 및 제2 도전형 반도체층과 상기 제1 및 제2 패드 사이에 각각 배치된 제1 및 제2 콘택층을 더 포함하는 발광 소자 패키지.
  7. 제6 항에 있어서, 상기 제1 패드와 상기 제1 콘택층은 서로 다른 열 팽창 계수를 갖고, 상기 제2 패드와 상기 제2 콘택층은 서로 다른 열 팽창 계수를 갖는 발광 소자 패키지.
  8. 제6 항에 있어서, 상기 제1 패드는 상기 제2 콘택층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 연결되고,
    상기 발광 소자는 상기 제2 콘택층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 패드 사이에 배치된 절연층을 더 포함하고,
    상기 제1 및 제2 패드 각각과 상기 절연층은 서로 다른 열 팽창 계수를 갖는 발광 소자 패키지.
  9. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경과 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경은 서로 다른 발광 소자 패키지.
  10. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경과 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경은 서로 동일한 발광 소자 패키지.
  11. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경은 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경보다 큰 발광 소자 패키지.
  12. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부의 제1 곡률 반경은 상기 제2 패드에 포함된 상기 라운딩부의 제2 곡률 반경보다 작은 발광 소자 패키지.
  13. 제9항에 있어서, 상기 제1 또는 제2 곡률 반경 중 적어도 하나는 상기 제1 또는 제2 패드의 한 변 또는, 상기 발광 소자 패키지의 한 변의 0.2배 이상인 발광 소자 패키지.
  14. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부와 상기 제2 패드에 포함된 상기 라운딩부는 대칭인 저면 형상을 갖거나,
    상기 제1 패드에 포함된 상기 챔퍼부와 상기 제2 패드에 포함된 상기 챔퍼부는 대칭인 저면 형상을 갖는 발광 소자 패키지.
  15. 제1 항에 있어서, 상기 제1 패드에 포함된 상기 라운딩부와 상기 제2 패드에 포함된 상기 라운딩부는 비대칭인 저면 형상을 갖거나,
    상기 제1 패드에 포함된 상기 챔퍼부와 상기 제2 패드에 포함된 상기 챔퍼부는 비대칭인 저면 형상을 갖는 발광 소자 패키지.
  16. 제1 항에 있어서, 상기 제1 또는 제2 패드에 포함된 상기 라운딩부 또는 상기 챔퍼부는 상기 발광 소자의 중심선을 기준으로 대칭인 저면 형상을 갖는 발광 소자 패키지.
  17. 제1 항에 있어서, 상기 제1 또는 제2 패드에 포함된 상기 라운딩부 또는 상기 챔퍼부는 상기 발광 소자의 중심선을 기준으로 비대칭인 저면 형상을 갖는 발광 소자 패키지.
  18. 제1 항에 있어서, 상기 제1 및 제2 패드는 상기 발광 소자의 정중앙을 중심으로 하는 가상의 원의 내부에 배치된 발광 소자 패키지.
  19. 제1 항에 있어서, 상기 발광 소자 패키지는
    상기 발광 소자가 배치된 캐비티를 형성하는 패키지 몸체; 및
    상기 캐비티 내에 배치되어, 상기 발광 소자를 포위하여 배치된 몰딩 부재를 더 포함하는 발광 소자 패키지.
  20. 제1 항에 기재된 발광 소자 패키지를 포함하는 발광 장치.
PCT/KR2015/007827 2014-08-28 2015-07-28 발광 소자 패키지 및 이를 포함하는 발광 장치 WO2016032134A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580046571.1A CN106663733B (zh) 2014-08-28 2015-07-28 发光器件封装和包括该发光器件封装的发光装置
US15/506,801 US10388830B2 (en) 2014-08-28 2015-07-28 Light emitting device package and light emitting device comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0113078 2014-08-28
KR1020140113078A KR20160025782A (ko) 2014-08-28 2014-08-28 발광 소자 패키지

Publications (1)

Publication Number Publication Date
WO2016032134A1 true WO2016032134A1 (ko) 2016-03-03

Family

ID=55399989

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/007827 WO2016032134A1 (ko) 2014-08-28 2015-07-28 발광 소자 패키지 및 이를 포함하는 발광 장치

Country Status (4)

Country Link
US (1) US10388830B2 (ko)
KR (1) KR20160025782A (ko)
CN (1) CN106663733B (ko)
WO (1) WO2016032134A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200140792A (ko) * 2018-05-03 2020-12-16 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 소자 모듈
KR102537080B1 (ko) * 2018-05-31 2023-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
CN210118715U (zh) 2018-06-12 2020-02-28 意法半导体(格勒诺布尔2)公司 用于安装在基板上的光源的壳体和电子设备
US10865962B2 (en) * 2018-06-12 2020-12-15 Stmicroelectronics (Grenoble 2) Sas Protection mechanism for light source
CN110594704B (zh) 2018-06-12 2021-10-29 意法半导体(格勒诺布尔2)公司 光源的保护机构
FR3085465B1 (fr) 2018-08-31 2021-05-21 St Microelectronics Grenoble 2 Mecanisme de protection pour source lumineuse

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812737B1 (ko) * 2006-07-10 2008-03-12 삼성전기주식회사 플립칩용 질화물계 발광소자
US20110147779A1 (en) * 2009-12-21 2011-06-23 Sin-Ho Kang Light emitting diode package and method of fabricating the same
KR20110084138A (ko) * 2011-06-30 2011-07-21 서울옵토디바이스주식회사 발광다이오드 패키지
EP2393132A2 (en) * 2010-06-07 2011-12-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR20130072413A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 조명시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
TW201101538A (en) * 2009-06-19 2011-01-01 Ubilux Optoelectronics Corp Light emitting diode
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101974353B1 (ko) * 2013-01-11 2019-05-02 삼성전자주식회사 발광소자 및 발광소자 패키지
EP2803715B1 (en) * 2013-05-16 2020-02-26 LG Innotek Co., Ltd. Phosphor and light emitting device package including the same
KR20150035656A (ko) * 2013-09-27 2015-04-07 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812737B1 (ko) * 2006-07-10 2008-03-12 삼성전기주식회사 플립칩용 질화물계 발광소자
US20110147779A1 (en) * 2009-12-21 2011-06-23 Sin-Ho Kang Light emitting diode package and method of fabricating the same
EP2393132A2 (en) * 2010-06-07 2011-12-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR20110084138A (ko) * 2011-06-30 2011-07-21 서울옵토디바이스주식회사 발광다이오드 패키지
KR20130072413A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 조명시스템

Also Published As

Publication number Publication date
US20170256675A1 (en) 2017-09-07
KR20160025782A (ko) 2016-03-09
CN106663733A (zh) 2017-05-10
CN106663733B (zh) 2019-08-02
US10388830B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
KR101888608B1 (ko) 발광 소자 패키지 및 조명 장치
KR102594189B1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016032134A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2017014512A1 (ko) 발광 소자
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017014580A1 (ko) 발광 소자 패키지
WO2016052898A1 (ko) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2017119754A1 (ko) 발광 소자
KR20160049252A (ko) 발광 소자 패키지
WO2017119730A1 (ko) 발광 소자
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
KR20170009232A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
KR101941034B1 (ko) 발광 소자 패키지 및 조명 장치
WO2017026858A1 (ko) 발광소자 패키지
WO2016060369A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016153212A1 (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR20160107942A (ko) 발광 소자 패키지
WO2016144026A1 (ko) 발광 소자 및 이를 포함하는 조명 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15835038

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15506801

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15835038

Country of ref document: EP

Kind code of ref document: A1