JP2014529200A - 発光ダイオードパッケージ - Google Patents

発光ダイオードパッケージ Download PDF

Info

Publication number
JP2014529200A
JP2014529200A JP2014534485A JP2014534485A JP2014529200A JP 2014529200 A JP2014529200 A JP 2014529200A JP 2014534485 A JP2014534485 A JP 2014534485A JP 2014534485 A JP2014534485 A JP 2014534485A JP 2014529200 A JP2014529200 A JP 2014529200A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
layer
diode package
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014534485A
Other languages
English (en)
Other versions
JP5801967B2 (ja
Inventor
ジュン ヨン パク，
ジュン ヨン パク，
デ ウン ス，
デ ウン ス，
ボ ラミ アイ ジャン，
ボ ラミ アイ ジャン，
ヒ チュル ジュン，
ヒ チュル ジュン，
キュ ホ イ，
キュ ホ イ，
チャン フン キム，
チャン フン キム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2014529200A publication Critical patent/JP2014529200A/ja
Application granted granted Critical
Publication of JP5801967B2 publication Critical patent/JP5801967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本発明は、発光ダイオードパッケージに関する。本発明によると、成長基板と、成長基板の一側表面上に備えられたパッシベーション層と、本体部と壁部を備えており、壁部は本体部上に備えられたパッケージ基板と、を含み、少なくとも本体部、壁部及びパッシベーション層の間の空間は外部と密閉される発光ダイオードパッケージが提供される。

Description

本発明は、発光ダイオードパッケージに関する。
発光ダイオードは、基本的にＰ型半導体とＮ型半導体との接合であるＰＮ接合ダイオードである。
発光ダイオードは、Ｐ型半導体とＮ型半導体とを接合した後、Ｐ型半導体とＮ型半導体に電圧を印加して電流を流すと、Ｐ型半導体の正孔はＮ型半導体側に移動する一方、Ｎ型半導体の電子はＰ型半導体側に移動し、電子及び正孔はＰＮ接合部に移動するようになる。
ＰＮ接合部に移動した電子は、伝導帯から価電子帯に落ちながら正孔と結合するようになる。このとき、伝導帯と価電子帯との高さ差、すなわち、エネルギー差に該当する程度のエネルギーを発散するが、エネルギーが光の形態で放出される。
このような発光ダイオードは、光を発する半導体素子であって、環境低負荷、低電圧、長い寿命及び低価格などの特徴を有し、従来は、表示用ランプや数字などの単純情報表示に多く応用されてきたが、近来は、産業技術の発展、特に情報表示技術と半導体技術の発展に伴い、ディスプレイ分野、自動車ヘッドランプ、プロジエクターなどの多方面にわたって使用されるに至った。
図１は、従来の発光ダイオードパッケージを示した断面図である。
図１を参照して説明すると、従来の発光ダイオードパッケージ１００は、発光ダイオードチップ１１０、パッケージ基板１２０、隔壁１３０及びガラス１４０を含むことができる。
このとき、発光ダイオードチップ１１０は、成長基板（図示せず）と、成長基板（図示せず）の一側表面上に配置された発光ダイオード（図示せず）とが備えられた発光ダイオード素子１１２を含み、発光ダイオード素子１１２は、各バンプ１１４を通じてサブマウント１１６にフリップボンディングされた形態で備えられたフリップチップであり得る。
発光ダイオードチップ１１０は、パッケージ基板１２０の一側表面上に実装して備えることができる。パッケージ基板１２０は、パッケージ基板１２０を貫通してパッケージ基板１２０の一側表面から他側表面に延長されて備えられた各電極パッド１２２を備えることができる。このとき、発光ダイオードチップ１１０は、各電極パッド１２２に各ワイヤ１１８を介して接続することができる。
一方、従来の発光ダイオードパッケージ１００は、パッケージ基板１２０の縁部に沿って隔壁１３０を備えており、隔壁１３０上にガラス１４０を接着剤１５０などで付着させることによって発光ダイオードチップ１１０を密閉した。
そのため、従来の発光ダイオードパッケージ１００、特に、フリップチップ形態の発光ダイオードチップをパッケージ化するのにおいて、その構造が複雑であるので、生産単価が高いだけでなく、工程が複雑であるという問題がある。
本発明の目的は、フリップチップ形態の発光ダイオードチップをパッケージ化するにおいて、チップレベルでパッケージ化することによって、その構造を単純化した発光ダイオードパッケージを提供することにある。
本発明の他の目的は、光抽出効率が高い発光ダイオードパッケージを提供することにある。
前記の目的を達成するために、本発明の一側面によると、成長基板と、前記成長基板の一側表面上に備えられたパッシベーション層と、及び本体部と壁部を備えており、前記壁部は前記本体部上に備えられたパッケージ基板と、を含み、少なくとも前記本体部、壁部及びパッシベーション層の間の空間は外部と密閉される発光ダイオードパッケージが提供される。
前記発光ダイオードパッケージは、前記成長基板とパッシベーション層との間に備えられ、第１型半導体層、活性層及び第２型半導体層を含む半導体構造体層と、をさらに含み、前記パッシベーション層は、前記第１型半導体層及び第２型半導体層の一部を露出させる各開口部を備えることができる。
前記発光ダイオードパッケージは前記パッシベーション層上に備えられ、前記パッシベーション層の各開口部を介してそれぞれ前記第１型半導体層と第２型半導体層と電気的に接続された第１のバンプ及び第２のバンプと、をさらに含むことができる。
前記第１のバンプ及び第２のバンプは、前記本体部の一定領域にそれぞれ備えられ、前記本体部を貫通して備えられた第１の電極パッド及び第２の電極パッドと接触することができる。
前記各バンプと各電極パッドとの接触は導電性物質によって行うことができる。
前記半導体構造体層は、前記パッシベーション層によって表面と側面が覆われた形態または側面は覆われない形態で備えることができる。
前記活性層は、その側面方向に前記パッケージ基板の壁部が位置するように備えることができる。
前記パッシベーション層と壁部はシーリング部材によって接合することができる。
前記シーリング部材は導電性物質であり得る。
前記パッシベーション層とシーリング部材との間または前記シーリング部材と壁部との間にはシーリングパッドをさらに備えることができる。
前記成長基板は、その他側表面に凹凸を備えることができる。
前記パッケージ基板の本体部と壁部は一体型であり得る。
前記パッケージ基板の本体部と壁部は互いに異なる物質からなり得る。
本発明によると、フリップチップ形態の発光ダイオードチップをパッケージ化するにおいて、チップレベルでパッケージ化することによって、その構造を単純化した発光ダイオードパッケージを提供するという効果がある。
また、本発明によると、光抽出効率が高い発光ダイオードパッケージを提供するという効果がある。
従来の発光ダイオードパッケージを示した断面図である。 本発明の一実施例に係る発光ダイオードパッケージを示した断面図である。 本発明の他の実施例に係る発光ダイオードパッケージを示した断面図である。 本発明の更に他の実施例に係る発光ダイオードパッケージを示した断面図である。
以下、添付の図面を参照して本発明に係る各実施例を詳細に説明する。
図２は、本発明の一実施例に係る発光ダイオードパッケージを示した断面図である。
図２を参照して説明すると、本発明の一実施例に係る発光ダイオードパッケージ１０００は、発光ダイオードチップ２００、及び発光ダイオードチップ２００に対応するパッケージ基板３００を含むことができる。
発光ダイオードチップ２００は、成長基板２１０、半導体構造体層２２０、パッシベーション層２３０及び各バンプ２４０を含むことができる。
パッケージ基板３００は、本体部３１０及び壁部３２０を含むことができる。
本体部３１０は、各電極パッド３３０を含むことができる。
成長基板２１０は、後で説明する半導体構造体層２２０を形成できる基板、すなわち、サファイア基板、シリコンカーバイド基板またはシリコン基板などであり得るが、好ましくは、成長基板２１０はサファイア基板であってもよい。
成長基板２１０は、１２０μｍ以上の厚さ、好ましくは１２０μｍないし３００μｍ範囲の厚さであってもよい。このとき、成長基板２１０は、厚さに対する横及び縦の長さのうち長い方の長さの比が０.２６以上であることが好ましい。例えば、成長基板２１０が、一辺の長さが１０００μｍである正方形である場合、成長基板２１０の厚さは２６０μｍ以上に備えられることが好ましいが、これは、成長基板２１０の厚さが厚いほど光抽出効率が高くなるためである。
成長基板２１０は、その一側表面上に半導体構造体層２２０を備えており、成長基板２１０の一側表面または他側表面にはＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）パターン（図示せず）を備えることができる。
ＰＳＳパターン（図示せず）は、半導体構造体層２２０で生成された光が成長基板２１０の他側表面を介して外部に放出されるとき、成長基板２１０から内部に全反射されて損失される光を減少させる役割をする。すなわち、ＰＳＳパターン（図示せず）は、光の特性上、光が互いに異なる屈折率を有する二つの媒質の間を通過するとき、すなわち、成長基板２１０から外部（すなわち、大気中）に進むとき、その境界面（すなわち、成長基板２１０と外部との境界面）で反射と透過が起きるが、反射を最小化し、成長基板２１０を介して外部に放出される光量を増加させ、発光効率を高める役割をする。
ＰＳＳパターン（図示せず）は、成長基板２１０の他側表面に半球状の突出部からなる場合もあるが、その形態はこれに限定されず、多様な形態、例えば、円錐状またはピラミッド状を含む多角錐状の凹凸などであってもよい。
半導体構造体層２２０は、第１型半導体層２２２、活性層２２４及び第２型半導体層２２６を含むことができる。また、半導体構造体層２２０は、バッファー層（図示せず）、超格子層（図示せず）または電子ブロッキング層（図示せず）をさらに含むことができる。このとき、半導体構造体層２２０において、活性層２２４を除いた他の層は省略可能である。また、半導体構造体層２２０は、少なくとも第２型半導体層２２６及び活性層２２４の一部がメサエッチングされ、第１型半導体層２２２の一部が露出した形態であってもよい。
第１型半導体層２２２は、第１型不純物、例えば、Ｎ型不純物がドーピングされたIII―Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ系列のIII族窒化物半導体層であり得る。第１型半導体層２２２は、Ｎ型不純物がドーピングされたＧａＮ層、すなわち、Ｎ―ＧａＮ層であり、活性層２２４が紫外線を発光する場合、アルミニウムがドーピングされたＮ―ＧａＮ層であるＮ―ＡｌＧａＮ層であり得る。また、第１型半導体層２２２は単一層または多重層であり、例えば、第１型半導体層２２２が多重層からなる場合、超格子構造からなり得る。
活性層２２４は、III―Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層からなり、活性層２２４は、単一層または複数層からなり、少なくとも一定波長の光を発光することができる。また、活性層２２４は、一つのウェル層（図示せず）を含む単一量子ウェル構造でもあり、ウェル層（図示せず）と障壁層（図示せず）が交互に繰り返されて積層された構造である多重量子ウェル構造であってもよい。このとき、ウェル層（図示せず）または障壁層（図示せず）は、それぞれまたは二つとも超格子構造からなり得る。活性層２２４は、紫外線光を発光する場合、Ａｌを含む窒化物半導体層、例えば、ＩｎＡｌＧａＮを含んで構成することができる。
第２型半導体層２２６は、第２型不純物、例えば、Ｐ型不純物がドーピングされたIII―Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列のIII族窒化物半導体であり得る。第２型半導体層２２６は、Ｐ型不純物がドーピングされたＧａＮ層、すなわち、Ｐ―ＧａＮ層であり、活性層２２４は、紫外線を発光する場合、アルミニウムがドーピングされたＰ―ＧａＮ層であるＰ―ＡｌＧａＮ層であり得る。また、第２型半導体層２２６は、単一層または多重層からなり、例えば、第２型半導体層２２６は超格子構造からなり得る。
バッファー層（図示せず）は、成長基板２１０と第１型半導体層２２２との間の格子不整合を緩和するために備えてもよい。また、バッファー層（図示せず）は、単一層または複数層からなり、複数層からなる場合、低温バッファー層及び高温バッファー層からなり得る。バッファー層（図示せず）はＡｌＮからなり得る。
超格子層（図示せず）は、第１型半導体層２２２と活性層２２４との間に備えることができ、III―Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層が複数層に積層された層、例えば、ＩｎＮ層とＩｎＧａＮ層が繰り返して積層された構造であり得る。また、超格子層（図示せず）は、活性層２２４の形成前に形成されることによって、活性層２２４に転位または欠陥などが伝達されることを防止し、活性層２２４の転位または欠陥などの形成を緩和させる役割をするとともに、活性層２２４の結晶性を優れたものにする役割をすることができる。
電子ブロッキング層（図示せず）は、活性層２２４と第２型半導体層２２６との間に備えることができ、電子及び正孔の再結合効率を高めるために備えることができ、相対的に広いバンドギャップを有する物質であってもよい。電子ブロッキング層（図示せず）は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列のIII族窒化物半導体で形成することができ、ＭｇがドーピングされたＰ―ＡｌＧａＮ層からなり得る。
パッシベーション層２３０は、半導体構造体層２２０を備えた成長基板２１０の一側表面上に備えることができる。このとき、パッシベーション層２３０は、半導体構造体層２２０の表面のみならず、側面も覆い、半導体構造体層２２０が外部に露出することを防止し、半導体構造体層２２０を保護する役割をすることができる。パッシベーション層２３０は、シリコン酸化膜またはシリコン窒化膜などの絶縁膜からなり得る。一方、パッシベーション層２３０は、第１型半導体層２２２の一部領域を露出させる開口部２３２、及び第２型半導体層２２６の一部領域を露出させる開口部２３４を備えることができる。
各バンプ２４０は、第１のバンプ２４２及び第２のバンプ２４４を含むことができる。第１のバンプ２４２は、パッシベーション層２３０の開口部２３２を介して露出した第１型半導体層２２２に接触することができ、第２のバンプ２４４は、パッシベーション層２３０の開口部２３４を介して露出した第２型半導体層２２６に接触することができる。各バンプ２４０は、パッシベーション層２３０の表面に一定高さだけ突出した形態であってもよい。
各バンプ２４０は、単一層または複数層からなり、単一層または複数層は、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ａｇ、Ａｕまたはこれらの混合物を含んで構成することができる。
パッケージ基板３００は、本体部３１０及び壁部３２０を含むことができ、壁部３２０は、本体部３１０の縁部に沿って本体部３１０上に備えられた形態であってもよく、本体部３１０と壁部３２０は一体型からなり得る。すなわち、パッケージ基板３００の本体部３１０と壁部３２０は、ＰＣＢ基板またはセラミック基板の一定領域に溝を形成することによって形成することができる。
パッケージ基板３００は、本体部３１０と壁部３２０によって形成された溝部３４０を備えることができる。
各電極パッド３３０は、第１の電極パッド３３２及び第２の電極パッド３３４を含み、各電極パッド３３０は、パッケージ基板３００の本体部３１０の一定領域に位置し、本体部３１０を貫通する形態であってもよく、本体部３１０の一側表面から他側表面に延長される形態であってもよい。第１の電極パッド３３２は第１のバンプ２４２と電気的に接続され、第２の電極パッド３３４は第２のバンプ２４４と電気的に接続される。
このとき、第１のバンプ２４２と第１の電極パッド３３２との間及び第２のバンプ２４４と第２の電極パッド３３４との間は、接着部材３５０によって接合することができる。接着部材３５０は、導電性物質からなり、また、シルバーペーストなどの導電性接着剤で形成することもできる。
また、接着部材３５０は、各バンプ２４０または各電極パッド３３０をなす物質（例えば、ＡｕまたはＡｌなど）と同一の物質からなり得る。すなわち、各バンプ２４０または各電極パッド３３０の一部に熱、超音波または圧力などを加えることによって各バンプ２４０または各電極パッド３３０の状態を変化させ、各バンプ２４０と各電極パッド３３０との間を接合することもできる。
本発明の一実施例に係る発光ダイオードパッケージ１０００は、発光ダイオードチップ２００とパッケージ基板３００とを互いに結合させて、チップレベルでパッケージ化することができる。
すなわち、図２に示したように、発光ダイオードチップ２００のパッシベーション層２３０と壁部３２０との間をシーリング部材３６０で接合させることで、少なくとも本体部３１０、壁部３２０及びパッシベーション層２３０の間の空間、すなわち、溝部３４０が外部と密閉されると同時に、発光ダイオードチップ２００とパッケージ基板３００はパッケージ化することができる。
このとき、シーリング部材３６０は、各バンプ２４０と各電極パッド３３０との間を接合する接着部材３５０と同一の物質、例えば、導電性物質からなり得る。また、シーリング部材３６０は、樹脂などからなる接着剤であり得る。
一方、シーリング部材３６０とパッシベーション層２３０との間またはシーリング部材３６０と壁部３２０との間にはシーリングパッド３６２を備えることができる。シーリングパッド３６２は、シーリング部材３６０がパッシベーション層２３０と壁部３２０のように互いに異なる物質をシーリングするよりも、同一の物質をシーリングするときにさらにシーリング効果に優れる。シーリングパッド３６２は、各バンプ２４０または各電極パッド３３０と同一の物質であってもよい。
したがって、本発明の一実施例に係る発光ダイオードパッケージ１０００は、発光ダイオードチップ２００及びパッケージ基板３００を含み、発光ダイオードチップ２００は、成長基板２１０、半導体構造体層２２０、パッシベーション層２３０及び各バンプ２４０を含むことができ、パッケージ基板３００は、本体部３１０及び壁部３２０を含むことができ、本体部３１０は、各電極パッド３３０を備えることができ、発光ダイオードパッケージ１０００は、発光ダイオードチップ２００の各バンプ２４０とパッケージ基板３００の各電極パッド３３０とを接触させ、発光ダイオードチップ２００のパッシベーション層２３０と壁部３２０との間をシーリング部材３６０でシーリングすることによってパッケージ化することができる。
このとき、本発明の一実施例に係る発光ダイオードパッケージ１０００は、発光ダイオードチップ２００とパッケージ基板３００とを直接パッケージ化することによって、構造が単純化された発光ダイオードパッケージを提供するという効果を有し、構造の単純化によって製造工程が単純になり、製造単価も減少するという効果を有する。
また、本発明の一実施例に係る発光ダイオードパッケージ１０００は、発光ダイオードチップ２００の各バンプ２４０がパッケージ基板３００の溝部３４０内に挿入され、発光ダイオードチップ２００のパッシベーション層２３０と壁部３２０がシーリングされてパッケージ化されることによって溝部３４０のサイズを最小化することができ、発光ダイオードチップ２００の活性層２２４は、パッケージ基板３００の溝部３４０内に位置しないことで、活性層２２４の側面方向にはパッシベーション層２３０を除いた他の構成要素が備えられないことによって、光抽出が容易であり、光抽出効率が高い発光ダイオードパッケージを提供するという効果を有する。
また、本発明の一実施例に係る発光ダイオードパッケージ１０００は、成長基板２１０が高い光抽出効率のために適切な厚さを有し、成長基板２１０の他側表面にはＰＳＳパターン（図示せず）を備えることができ、光抽出効率が高い発光ダイオードパッケージを提供するという効果を有する。
また、本発明の一実施例に係る発光ダイオードパッケージ１０００は、従来のようなガラスを備えないことによって、発光される光がガラスを通過しなくても光抽出効率が高い発光ダイオードパッケージを提供するという効果を有する。
図３は、本発明の他の実施例に係る発光ダイオードパッケージを示した断面図である。
図３を参照して説明すると、本発明の他の実施例に係る発光ダイオードパッケージ２０００は、発光ダイオードチップ２００'及びパッケージ基板３００'を含むことができる。
発光ダイオードチップ２００'は、成長基板２１０、半導体構造体層２２０'、パッシベーション層２３０'及び各バンプ２４０を含むことができる。
パッケージ基板３００'は、本体部３１０'及び壁部３２０'を含むことができる。
本体部３１０'は、各電極パッド３３０を含むことができる。
このとき、本発明の他の実施例に係る発光ダイオードパッケージ２０００は、図２を参照して説明した本発明の一実施例に係る発光ダイオードパッケージ１０００と比較すると、いくつかの相違点があるだけで、それ以外は同一であるので、相違点のある部分を重点的に説明する。
本発明の他の実施例に係る発光ダイオードパッケージ２０００は、半導体構造体層２２０'の一部、例えば、バッファー層（図示せず）または第１型半導体層２２２'の側面が成長基板２１０の側面と同一線上に位置して露出した形態であってもよい。その結果、パッシベーション層２３０'は、半導体構造体層２２０'の表面は覆っているが、半導体構造体層２２０'の側面は覆わない形態であってもよい。
また、本発明の他の実施例に係る発光ダイオードパッケージ２０００は、互いに異なる物質からなる本体部３１０'及び壁部３２０'を含むことができる。すなわち、壁部３２０'は、他の物質（例えば、電極パッド３３０またはパッシベーション層２３０'と同一の物質）を用いて本体部３１０'の縁部に沿って本体部３１０'上に形成することによって備えることができる。各シーリングパッド３６２はいずれも省略可能である。
このとき、図面には示していないが、壁部３２０'が電極パッド３３０と同一の物質からなる場合、壁部３２０'とパッシベーション層２３０'は互いに異なる物質からなることによって、シーリング部材３６０のシーリング効果を高めるためにシーリング部材３６０と壁部３２０'との間またはシーリング部材３６０とパッシベーション層２３０'との間にシーリングパッド３６２を備えることができる。
一方、各電極パッド３３０は、図３には示していないが、パッケージ基板３００'の本体部３１０'を貫通する形態ではなく、パッケージ基板３００'の本体部３１０'と壁部３２０'との間を通過してパッケージ基板３００'の本体部３１０'の他側表面に延長される形態であってもよく、すなわち、各電極パッド３３０は、パッケージ基板３００'の本体部３１０'の一側表面、本体部３１０’と壁部３２０'との間、本体部３１０'の側面及び本体部３１０'の他側表面に延長される形態、すなわち、‘コ’の字状であってもよい。このとき、‘コ’の字状の各電極パッド３３０は、本実施例のみならず、図２及び図４を参照して説明する他の実施例にも適用することができる。
また、各電極パッド３３０が、壁部３２０'の高さより薄い厚さである場合を図示して説明しているが、各電極パッド３３０は、壁部３２０'と同じ高さ、すなわち、本体部３１０'の表面から壁部３２０'と同じ高さであってもよい。各電極パッド３３０の高さは、本実施例のみならず、図２及び図４を参照して説明する他の実施例にも適用することができる。
図４は、本発明の更に他の実施例に係る発光ダイオードパッケージを示した断面図である。
図４を参照して説明すると、本発明の更に他の実施例に係る発光ダイオードパッケージ３０００は、発光ダイオードチップ２００”及びパッケージ基板３００を含むことができる。
発光ダイオードチップ２００”は、成長基板２１０、半導体構造体層２２０”、パッシベーション層２３０”及び各バンプ２４０を含むことができる。
パッケージ基板３００は、本体部３１０及び壁部３２０を含むことができる。
本体部３１０は、各電極パッド３３０を含むことができる。
このとき、本発明の更に他の実施例に係る発光ダイオードパッケージ３０００は、図２を参照して説明した本発明の一実施例に係る発光ダイオードパッケージ１０００と比較すると、いくつかの相違点があるだけで、それ以外は同一であるので、相違点のある部分を重点的に説明する。
本発明の更に他の実施例に係る発光ダイオードパッケージ３０００は、半導体構造体層２２０”の一部、例えば、バッファー層（図示せず）または第１型半導体層２２２”を、本発明の一実施例に係る発光ダイオードパッケージ１０００のバッファー層（図示せず）または第１型半導体層２２２に比べて厚くしてもよい。
また、パッシベーション層２３０”は、成長基板２１０の一側表面または半導体構造体層２２０”の側面を含む表面を覆い、成長基板２１０の一側表面を覆うパッシベーション層２３０”の厚さを、半導体構造体層２２０”の厚さより薄くしてもよい。このとき、パッシベーション層２３０”が、成長基板２１０の一側表面と半導体構造体層２２０”の側面を含む表面を覆っている場合を図示して説明しているが、成長基板２１０の一側表面上のみに備え、半導体構造体層２２０”の側面を含む表面は覆っていない状態であってもよい。
本発明の更に他の実施例に係る発光ダイオードパッケージ３０００は、本発明の一実施例に係る発光ダイオードパッケージ１０００とは異なって、第１型半導体層２２２”上に備えられた活性層２２４をパッケージ基板３００の溝部３４０内に位置させることによって、活性層２２４の側面方向には、パッシベーション層２３０”のみならず、壁部３２０が備えられるようにする。
以上、本発明を各実施例を参照して説明したが、本発明はこれに制限されるものではない。当業者であれば、本発明の趣旨及び範囲を逸脱せずに修正、変更を行うことができ、このような修正と変更も本発明に属するものであることが分かるだろう。

Claims (13)

  1. 成長基板と、
    前記成長基板の一側表面上に備えられたパッシベーション層と、
    本体部及び壁部を備えており、前記壁部は前記本体部上に備えられたパッケージ基板と、を含み、
    少なくとも前記本体部、壁部及びパッシベーション層の間の空間は外部と密閉される発光ダイオードパッケージ。
  2. 前記発光ダイオードパッケージは、
    前記成長基板とパッシベーション層との間に備えられ、第１型半導体層、活性層及び第２型半導体層を含む半導体構造体層と、をさらに含み、
    前記パッシベーション層は、前記第１型半導体層及び第２型半導体層の一部を露出させる各開口部を備える、請求項１に記載の発光ダイオードパッケージ。
  3. 前記発光ダイオードパッケージは、
    前記パッシベーション層上に備えられ、前記パッシベーション層の各開口部を介してそれぞれ前記第１型半導体層及び第２型半導体層と電気的に接続された第１のバンプ及び第２のバンプと、をさらに含む、請求項２に記載の発光ダイオードパッケージ。
  4. 前記第１のバンプ及び第２のバンプは、前記本体部の一定領域にそれぞれ備えられ、前記本体部を貫通して備えられた第１の電極パッド及び第２の電極パッドと接触する、請求項３に記載の発光ダイオードパッケージ。
  5. 前記各バンプと各電極パッドとの接触は導電性物質によって行われる、請求項４に記載の発光ダイオードパッケージ。
  6. 前記半導体構造体層は、前記パッシベーション層によって表面と側面が覆われた形態または側面は覆われない形態である、請求項２に記載の発光ダイオードパッケージ。
  7. 前記活性層は、その側面方向に前記パッケージ基板の壁部が位置するように備えられた、請求項２に記載の発光ダイオードパッケージ。
  8. 前記パッシベーション層と壁部はシーリング部材によって接合される、請求項１に記載の発光ダイオードパッケージ。
  9. 前記シーリング部材は導電性物質である、請求項８に記載の発光ダイオードパッケージ。
  10. 前記パッシベーション層とシーリング部材との間または前記シーリング部材と壁部との間にはシーリングパッドをさらに備える、請求項８に記載の発光ダイオードパッケージ。
  11. 前記成長基板は、その他側表面に凹凸を備えた、請求項１に記載の発光ダイオードパッケージ。
  12. 前記パッケージ基板の本体部と壁部は一体型である、請求項１に記載の発光ダイオードパッケージ。
  13. 前記パッケージ基板の本体部と壁部は互いに異なる物質からなる、請求項１に記載の発光ダイオードパッケージ。
JP2014534485A 2011-10-07 2012-10-08 発光ダイオードパッケージ Expired - Fee Related JP5801967B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110102689A KR101939333B1 (ko) 2011-10-07 2011-10-07 발광 다이오드 패키지
KR10-2011-0102689 2011-10-07
PCT/KR2012/008116 WO2013051906A1 (ko) 2011-10-07 2012-10-08 발광 다이오드 패키지

Publications (2)

Publication Number Publication Date
JP2014529200A true JP2014529200A (ja) 2014-10-30
JP5801967B2 JP5801967B2 (ja) 2015-10-28

Family

ID=48043954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534485A Expired - Fee Related JP5801967B2 (ja) 2011-10-07 2012-10-08 発光ダイオードパッケージ

Country Status (6)

Country Link
US (1) US9324921B2 (ja)
EP (1) EP2765620B1 (ja)
JP (1) JP5801967B2 (ja)
KR (1) KR101939333B1 (ja)
CN (2) CN103875085B (ja)
WO (1) WO2013051906A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235565A1 (ja) * 2018-06-08 2019-12-12 日機装株式会社 半導体発光装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
KR102114932B1 (ko) * 2013-11-12 2020-05-25 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US10403792B2 (en) 2016-03-07 2019-09-03 Rayvio Corporation Package for ultraviolet emitting devices
US20180006203A1 (en) * 2016-07-01 2018-01-04 Rayvio Corporation Ultraviolet emitting device
EP3451395A3 (en) * 2017-08-27 2019-04-03 Everlight Electronics Co., Ltd. Semiconductor package structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法
JP2007116157A (ja) * 2005-10-17 2007-05-10 Samsung Electro Mech Co Ltd フリップチップ用窒化物系半導体発光素子
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
JP2009252779A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子の実装構造および光半導体素子の実装方法
JP2010135488A (ja) * 2008-12-03 2010-06-17 Toshiba Corp 発光装置及びその製造方法
JP2011171376A (ja) * 2010-02-16 2011-09-01 Olympus Corp 発光装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP4301075B2 (ja) 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法
TWI404791B (zh) 2006-08-22 2013-08-11 Mitsubishi Chem Corp A semiconductor light emitting device, a lighting device, and an image display device
US20090023234A1 (en) * 2007-07-17 2009-01-22 Hung-Tsung Hsu Method for manufacturing light emitting diode package
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
TW200921942A (en) 2007-11-14 2009-05-16 Advanced Optoelectronic Tech Packaging structure of light emitting diode device and method of fabricating the same
US20090173956A1 (en) 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
US10147843B2 (en) 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
TW201021240A (en) * 2008-11-24 2010-06-01 Harvatek Corp Wafer level LED package structure for increasing light-emitting efficiency
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp ＧａＮ系半導体発光素子
KR101114126B1 (ko) * 2009-10-16 2012-03-09 엘지이노텍 주식회사 발광 장치 및 그 제조방법
KR101072203B1 (ko) * 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
TWI438889B (zh) * 2010-12-01 2014-05-21 Hon Hai Prec Ind Co Ltd 發光二極體封裝結構
KR101529997B1 (ko) * 2011-01-28 2015-06-18 쇼와 덴코 가부시키가이샤 양자 도트 형광체를 포함하는 조성물, 양자 도트 형광체 분산 수지 성형체, 양자 도트 형광체를 포함하는 구조물, 발광 장치, 전자기기, 기계 장치, 및 양자 도트 형광체 분산 수지 성형체의 제조 방법
US8941137B2 (en) * 2011-03-06 2015-01-27 Mordehai MARGALIT Light emitting diode package and method of manufacture
CN102185090B (zh) * 2011-03-29 2013-08-21 晶科电子（广州）有限公司 一种采用cob封装的发光器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法
JP2007116157A (ja) * 2005-10-17 2007-05-10 Samsung Electro Mech Co Ltd フリップチップ用窒化物系半導体発光素子
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
JP2009252779A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子の実装構造および光半導体素子の実装方法
JP2010135488A (ja) * 2008-12-03 2010-06-17 Toshiba Corp 発光装置及びその製造方法
JP2011171376A (ja) * 2010-02-16 2011-09-01 Olympus Corp 発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235565A1 (ja) * 2018-06-08 2019-12-12 日機装株式会社 半導体発光装置
JPWO2019235565A1 (ja) * 2018-06-08 2021-06-24 日機装株式会社 半導体発光装置
JP7055201B2 (ja) 2018-06-08 2022-04-15 日機装株式会社 半導体発光装置
US11677052B2 (en) 2018-06-08 2023-06-13 Nikkiso Co., Ltd. Semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20130038053A (ko) 2013-04-17
CN105826445B (zh) 2018-05-29
EP2765620A4 (en) 2015-06-10
CN103875085B (zh) 2017-02-15
CN103875085A (zh) 2014-06-18
CN105826445A (zh) 2016-08-03
US20150295139A1 (en) 2015-10-15
JP5801967B2 (ja) 2015-10-28
EP2765620B1 (en) 2020-01-22
WO2013051906A1 (ko) 2013-04-11
EP2765620A1 (en) 2014-08-13
KR101939333B1 (ko) 2019-01-16
US9324921B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
US10573786B2 (en) Semiconductor light emitting device
JP6106120B2 (ja) 半導体発光装置
US10177281B2 (en) Light-emitting diode
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5801967B2 (ja) 発光ダイオードパッケージ
KR100993094B1 (ko) 발광소자 및 발광소자 패키지
KR20160054712A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
JP2015191910A (ja) 半導体発光装置
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR100999756B1 (ko) 발광소자 및 그 제조방법
KR101114047B1 (ko) 발광소자 및 그 제조방법
JPWO2017154975A1 (ja) 半導体発光装置
KR20200079122A (ko) 마이크로 led 소자 및 마이크로 led 제조 방법
KR101330252B1 (ko) 발광 다이오드 패키지
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
JP5739118B2 (ja) 発光素子パッケージ及びその製造方法
KR20130059875A (ko) 발광 다이오드 패키지
KR102237149B1 (ko) 발광소자 및 조명시스템
KR101125416B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102250523B1 (ko) 발광소자 및 조명시스템
KR102304123B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102237129B1 (ko) 발광 소자
KR102212793B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
JP2011049236A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150827

R150 Certificate of patent or registration of utility model

Ref document number: 5801967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees