WO2013045355A1 - Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements - Google Patents

Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements Download PDF

Info

Publication number
WO2013045355A1
WO2013045355A1 PCT/EP2012/068617 EP2012068617W WO2013045355A1 WO 2013045355 A1 WO2013045355 A1 WO 2013045355A1 EP 2012068617 W EP2012068617 W EP 2012068617W WO 2013045355 A1 WO2013045355 A1 WO 2013045355A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
gan semiconductor
gan
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/068617
Other languages
English (en)
French (fr)
Inventor
Peter Stauss
Philipp Drechsel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US14/346,787 priority Critical patent/US9184051B2/en
Priority to KR1020147011832A priority patent/KR101963755B1/ko
Publication of WO2013045355A1 publication Critical patent/WO2013045355A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth

Definitions

  • the invention relates to a method for producing an optoelectronic nitride compound semiconductor device on a substrate having a silicon surface.
  • Nitride compound semiconductors are commonly used in LEDs or
  • Laser diodes are used, usually in blue
  • Emit spectral range Depending on the composition of the semiconductor material, for example, an emission in the ultraviolet or green spectral range is possible. Luminescence conversion by means of phosphors, the
  • Nitride compound semiconductors based LEDs are therefore of considerable importance for LED lighting systems.
  • the nitride compound semiconductor layers are typically epitaxially grown on a growth substrate that conforms to the lattice constant and crystal structure of the nitride compound semiconductor material.
  • Substrate materials are in particular sapphire, GaN or SiC. However, these substrate materials are comparatively expensive.
  • the growth of nitride compound semiconductors are in particular sapphire, GaN or SiC.
  • Semiconductor layer sequence can be achieved in order to achieve very high efficiencies.
  • a growth substrate having a silicon surface is provided.
  • the growth substrate may in particular be a silicon substrate.
  • the growth substrate may be an SOI substrate (Silicon On Insulator).
  • SOI substrate Silicon On Insulator
  • a buffer layer comprising a nitride compound semiconductor containing aluminum is grown on the silicon surface.
  • the buffer layer can in particular A1N
  • the buffer layer further constituents such as a dopant and / or small amounts of other group III materials such as In or Ga has.
  • the buffer layer can be grown in several sub-layers, which differ in their composition and / or their growth parameters such as
  • the growth of the buffer layer is first a few atomic layers AI first
  • the stress layer structure grown to produce a compressive stress.
  • the stress layer structure comprises a first GaN semiconductor layer and a second GaN semiconductor layer.
  • the second GaN semiconductor layer follows the first GaN semiconductor layer in the growth direction of the stress layer structure.
  • the masking layer may in particular be a silicon nitride layer.
  • Masking layer is an unclosed layer.
  • the masking layer may be an island-like layer, i. a layer whose growth in the
  • Masking layer may have, for example, an average thickness of about 0.2 nm to 2 nm.
  • Part of the first GaN semiconductor layer is deposited on the
  • the first GaN semiconductor layer is produced in such a way that first a first partial layer of the first GaN semiconductor layer is grown, then the masking layer is grown on the first partial layer, and subsequently the second Partial layer of the first GaN semiconductor layer on the
  • GaN semiconductor layer can achieve a reduction of the dislocation density in the stress layer structure and a subsequent functional semiconductor layer sequence.
  • an Al (Ga) N intermediate layer is advantageously arranged between the first GaN semiconductor layer and the second GaN semiconductor layer.
  • the intermediate layer preferably contains or consists of A1N. However, it is not excluded that the intermediate layer contains small amounts of gallium and / or a dopant. Since the Al-containing nitride semiconductor material of the intermediate layer has a lattice constant smaller than GaN, a compressive stress is generated in the subsequent second GaN semiconductor layer. Although already in the first GaN semiconductor layer is advantageously a compressive
  • the functional semiconductor layer sequence of the optoelectronic nitride semiconductor component is grown on the stress layer structure.
  • the functional semiconductor layer sequence contains in particular an active layer of the
  • the active layer can be, for example, a radiation-emitting or a
  • the functional semiconductor layer sequence may include, for example, an n-type semiconductor region and a p-type semiconductor region surrounding the active layer.
  • Optoelectronic device is based on a nitride compound semiconductor.
  • “In a nitride compound semiconductor based” means in this context that the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably In x Al y Ga x - includes y N, where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1. This material does not necessarily have a III-nitride compound semiconductor material, preferably In x Al y Ga x - includes y N, where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1. This material does not necessarily have a
  • the stress layer structure advantageously contains no further Al (Ga) N interlayers apart from the Al (Ga) interlayer.
  • the stress layer structure is therefore advantageously made of the first GaN semiconductor layer with the masking layer contained therein, the Al (Ga) N-
  • the stress layer structure contains only exactly one
  • tension layer structure can achieve a particularly low dislocation density. This is based, on the one hand, on the fact that the embedding of the masking layer in the first GaN semiconductor layer leads to a reduction of the
  • the dislocation density in the functional semiconductor layer sequence is less than 5 ⁇ 10 8 cm -2 .
  • the first GaN semiconductor layer and the second GaN semiconductor layer can be advantageously made comparatively thick.
  • the first GaN semiconductor layer has a thickness of 500 nm or more, more preferably 1000 nm or more.
  • the first GaN semiconductor layer may be about 1300 nm thick.
  • the second GaN semiconductor layer preferably has a thickness of 1000 nm or more.
  • the second GaN semiconductor layer may have a thickness of about 1400 nm.
  • the total thickness of the stress layer is preferably 2 ⁇ or more, more preferably 3 ⁇ or more.
  • a comparatively low dislocation density can advantageously also be achieved with the method described here if the first and / or the second GaN semiconductor layer are doped.
  • the dopant concentration in the first and / or second GaN semiconductor layer is preferably not more than 1 ⁇ 10 19 cm -3 . An even higher dopant concentration could otherwise
  • the first and / or the second GaN semiconductor layer may be n-doped.
  • n-doping for example, Si can be used as dopant.
  • the aluminum content x in the growth direction preferably increases gradually or
  • the masking layer has according to an advantageous
  • the masking layer is preferably less than 2 nm on average, for example between 0.2 nm and 2 nm
  • Masking layer is therefore preferably only a few monolayers or even a monolayer thick.
  • the silicon surface of the growth substrate is a (111) plane.
  • the (111) - The plane of a silicon crystal is particularly good for growing because of the hexagonal crystal structure
  • the functional semiconductor layer sequence is advantageously connected to a carrier substrate on a surface opposite the growth substrate. Since the carrier substrate does not have to be suitable for growing a nitride compound semiconductor material, it can advantageously be selected on the basis of other criteria, in particular a good thermal and / or electrical conductivity. Furthermore, in this embodiment, prior to connecting the functional semiconductor layer sequence to the carrier substrate, a
  • Mirror layer can be applied to the functional semiconductor layer sequence to the in the operation of the
  • Optoelectronic nitride compound semiconductor device in the direction of the carrier substrate emitted radiation to a carrier substrate opposite
  • Buffer layer and the stress layer structure at least partially, for example by an etching process, are removed.
  • a remaining in the optoelectronic component rest of the stress layer structure is in this case at the radiation exit side of the optoelectronic
  • Figures 1 to 10 is a schematic representation of a
  • Growth substrate 1 is provided, which has a silicon surface.
  • the growth substrate 1 can
  • the growth substrate 1 for example, be a silicon wafer.
  • the growth substrate 1 it is also possible for the growth substrate 1 to be an SOI substrate.
  • the silicon surface of the growth substrate 1 is preferably a (111) crystal plane which, because of its hexagonal symmetry, is particularly good for growing
  • Nitride compound semiconductors is suitable. Then Nitride compound semiconductors is suitable. The
  • GaN or SiC substrates typically used to grow nitride compound semiconductor materials it has the advantage of being relatively inexpensive.
  • the buffer layer 2 contains AlN or consists thereof.
  • the buffer layer 2 preferably has a thickness between 100 nm and 300 nm, for example about 200 nm.
  • the buffer layer 2 can be grown in several sub-layers (not shown), which are in their
  • Composition and / or their growth parameters such as the growth temperature or the growth rate differ.
  • a few atomic layers AI are grown as the first sub-layer of the buffer layer 2 in order to avoid passivation of the silicon surface due to the formation of SiN in a reaction with nitrogen. Only after the deposition of less atomic layers AI is at
  • the second part-layer may be at a lower growth temperature than the third one
  • Partial layer is grown. It has been found that this approach is a particularly good
  • Buffer layer 2 formed from an oxygen-doped AlN semiconductor material.
  • the oxygen content in the A1: O layer is preferably between inclusive 0.1% and 5% inclusive, more preferably between 1% and 5% inclusive. It has been found that when using such an oxygen-doped AIN buffer layer, an improvement in the crystal quality, in particular a reduction of the
  • Dislocation density can achieve in the subsequently applied layers.
  • a transition layer 3 made of Al x Ga x N is applied to the buffer layer 2.
  • the transition layer 3 preferably has a varying aluminum content x in the direction of growth, the aluminum proportion decreasing in the direction of growth.
  • Aluminum content x for example, gradually decreases from layer to layer.
  • Transition layers 3 is an optional intermediate step, which may also be omitted.
  • a first sub-layer 4a of a first GaN semiconductor layer is grown on the transition layer 3 or, if no transition layer 3 has been applied, on the buffer layer 2.
  • the first sub-layer 4a is preferably about 100 nm to 300 nm thick.
  • a masking layer 5 is applied to the first partial layer 4a.
  • the masking layer 5 preferably contains or consists of a silicon nitride.
  • the masking layer 5 preferably has an average thickness of between about 0.2 nm and about 2 nm.
  • the Masking layer 5 may be an island-shaped layer, ie a layer whose growth has been stopped in the initial stage before the crystallites formed on the growth surface have grown together to form a closed layer.
  • the masking layer 5 thus has a plurality of openings.
  • the second partial layer 4b of the first semiconductor layer 4 is grown.
  • the first partial layer 4 a and the second partial layer 4 b together form the first GaN semiconductor layer 4. Due to the openings in the
  • Masking layer 5 is the second sub-layer 4b of the first GaN semiconductor layer 4 at least in partial areas in
  • the embedding of the masking layer 5 in the first GaN semiconductor layer 4 has the advantage that in this way the crystal quality is improved and in particular the density of the dislocations in the first GaN semiconductor layer 4 is reduced.
  • the total thickness of the first GaN semiconductor layer 4 is preferably more than 500 nm, for example, about 1300 nm, growth of the first GaN semiconductor layer 4 is stopped, and subsequently, as shown in Fig. 6, an intermediate layer of AIN or AlGaN is grown.
  • Intermediate layer 6 has a smaller lattice constant than GaN due to its aluminum content.
  • the intermediate layer 6 is therefore free of gallium and advantageously consists of AlN. , n
  • Process step a second GaN semiconductor layer 7 grown on the intermediate layer 6.
  • the first GaN semiconductor layer 4 having embedded therein
  • Stress layer structure 11 advantageously has a
  • Stress layer structure 11 is characterized by a
  • the first GaN semiconductor layer 4 is grown on the underlying buffer layer 2 or transition layer 3, each having a lattice constant less than GaN.
  • the compressive stress built up in the first GaN semiconductor layer 4 in this way relaxes at least slightly during growth with increasing layer thickness due to dislocations in the layer
  • the first GaN semiconductor layer 4 and the second GaN semiconductor layer 7 can each be made comparatively thick without the compressive stress relaxing significantly.
  • the first GaN semiconductor layer 4 may have a thickness of 500 nm or more, for example, about 1300 nm
  • the second GaN semiconductor layer 7 may have a thickness of 1000 nm or more
  • the total thickness of the stress layer structure 11 is preferably 2 ⁇ m or more. Such a thick, tightly compressed
  • Clamping layer structure 11 is advantageously suitable for reducing the tensile stresses which occur during cooling of the growth substrate in such a way that one on the
  • Stress layer structure 11 grown functional semiconductor layer of an optoelectronic device high quality, in particular a particularly low
  • Optoelectronic device achieved a dislocation density of less than 1 x 10 9 cm -2 . Even more preferably, the dislocation density is even less than 5 x 10 8 cm -2 .
  • the knowledge is exploited that an increase in the dislocation density can occur through the introduction of several intermediate layers. Due to the use of only a single intermediate layer 6 described herein, therefore, the
  • Dislocation density can be reduced.
  • the functional semiconductor layer sequence 12 of an optoelectronic component is the same as previously
  • Optoelectronic device is based on a nitride compound semiconductor.
  • the functional semiconductor layer sequence 12 contains
  • the active layer 9 can in particular be a radiation-emitting or a radiation-receiving end
  • the active layer 9 comprises, for example, In x Al y Gai_ x _ y N with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • the active layer may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.
  • Designation Quantum well structure includes any
  • Quantum well structure no information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the functional semiconductor layer sequence 12 includes, for example, a first semiconductor region 8 and a second semiconductor region 10, wherein the first
  • semiconductor region 8 for example n-doped and the second semiconductor region 10, for example, p-doped.
  • the first semiconductor region 8 and the second semiconductor region 10 can each be composed of several partial layers.
  • Optoelectronic component can be provided in an embodiment in a conventional manner with electrical contacts (not shown) to introduce a current in the active layer and thus, for example, to cause emission of radiation.
  • Optoelectronic component designed as a so-called thin-film device. This is done, for example, as shown in Figure 9, such that the on
  • the mirror layer 13 may be, for example, a silver layer. Subsequently, the layer stack at the of
  • connection layer 14 On the growth substrate side facing away, for example, connected to a connection layer 14 with a carrier substrate 15.
  • the connection layer 14 may be a solder layer, for example. Between the mirror layer 13 and the solder layer 14, further intermediate layers may be included, which for
  • Such intermediate layers may be, for example, primer, wetting or diffusion barrier layers.
  • the carrier substrate 15 advantageously does not have to
  • carrier substrate 15 side facing away from the layer stack The side of the semiconductor layer sequence facing the original growth substrate thus preferably serves as the finished optoelectronic component
  • Growth substrates may also include further layers of the
  • At least parts of the stress layer structure 11 are removed. This can be done, for example, with an etching process. For example, in the case of FIG. 10
  • Wax substrate, the buffer layer, the transition layer and the first sub-layer of the first semiconductor layer with the masking layer embedded therein have been removed and thus no longer contained in the finished optoelectronic device.
  • the second partial layer 4b is advantageous at the interface which now serves as the radiation exit surface. has been provided with a coupling-out structure 16.
  • the optoelectronic component produced by the method described here is characterized in particular by a particularly low dislocation density, whereby the efficiency of the optoelectronic component

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements angegeben, bei dem eine Pufferschicht (2) aus einem Aluminium enthaltenden Nitrid-Verbindungshalbleiter auf die Siliziumoberfläche eines Aufwachssubstrats (1) aufgewachsen wird. Nachfolgend werden eine Verspannungsschichtstruktur (11) zur Erzeugung einer kompressiven Spannung und eine funktionelle Halbleiterschichtenfolge (12), welche eine aktive Schicht (9) aufweist, aufgewachsen. Die Verspannungsschichtstruktur (11) umfasst eine erste GaN- Halbleiterschicht (4) und eine zweite GaN-Halbleiterschicht (7), wobei in die erste GaN-Halbleiterschicht (4) eine Maskierungsschicht (5) eingebettet ist, zwischen der ersten GaN-Halbleiterschicht (4) und der zweiten GaN- Halbleiterschicht (7) eine AI (Ga) N-Zwischenschicht (6) zur Erzeugung einer kompressiven Spannung angeordnet ist, und die Verspannungsschichtstruktur (11) keine weiteren Al(Ga)N- Zwischenschichten (6) enthält.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen Nitrid- Verbindungshalbleiter-Bauelements
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 114 665.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Nitrid-Verbindungshalbleiter werden häufig in LEDs oder
Laserdioden eingesetzt, die in der Regel im blauen
Spektralbereich emittieren. Abhängig von der Zusammensetzung des Halbleitermaterials ist beispielsweise auch eine Emission im ultravioletten oder grünen Spektralbereich möglich. Durch Lumineszenzkonversion mittels Leuchtstoffen kann die
kurzwellige Strahlung zu größeren Wellenlängen hin
konvertiert werden. Auf diese Weise ist es möglich,
mischfarbiges Licht, insbesondere Weißlicht, zu erzeugen. Auf Nitrid-Verbindungshalbleitern basierende LEDs sind daher für LED-Beleuchtungssysteme von erheblicher Bedeutung.
Bei der Herstellung von optoelektronischen Bauelementen werden die Nitrid-Verbindungshalbleiterschichten in der Regel epitaktisch auf ein Aufwachssubstrat aufgewachsen, das an die Gitterkonstante und die Kristallstruktur des Nitrid- Verbindungshalbleitermaterials angepasst ist. Geeignete
Substratmaterialien sind insbesondere Saphir, GaN oder SiC. Diese Substratmaterialien sind allerdings vergleichsweise teuer . Das Aufwachsen von Nitrid-Verbindungshalbleitern auf
vergleichsweise kostengünstigen Siliziumsubstraten wird durch eine vergleichsweise große Differenz der thermischen
Ausdehnungskoeffizienten des Siliziums und des Nitrid- Verbindungshalbleitermaterials erschwert. Insbesondere werden beim Abkühlen des Schichtsystems von der zum Aufwachsen von Nitrid-Verbindungshalbleitern verwendeten Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur große tensile
Verspannungen im GaN erzeugt.
In den Druckschriften DE 10 2006 008 929 AI und WO
2011/039181 AI werden jeweils Verfahren zur Herstellung von Nitrid-Verbindungshalbleiter-Bauelementen auf
Siliziumsubstraten beschrieben. Aus diesen Druckschriften ist bekannt, zwischen der Silizium-Oberfläche des
Aufwachssubstrats und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur zur
Erzeugung einer kompressiven Verspannung einzubauen, welche der beim Abkühlen durch das Silizium erzeugten tensilen
Verspannung entgegenwirkt.
Eine Aufgabe besteht darin, ein weiter verbessertes Verfahren zur Herstellung eines optoelektronischen Nitrid- Verbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche anzugeben, durch das besonders geringe Defektdichten in der funktionellen
Halbleiterschichtenfolge erzielt werden können, um besonders hohe Wirkungsgrade zu erreichen.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der
abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Aufwachssubstrat mit einer Siliziumoberfläche bereitgestellt. Das Aufwachssubstrat kann insbesondere ein Siliziumsubstrat sein. Das Aufwachssubstrat kann alternativ auch ein SOI-Substrat (Silicon On Insulator) sein. Gemäß zumindest einer Ausführungsform wird bei dem Verfahren eine Pufferschicht, die einen Aluminium enthaltenden Nitrid- Verbindungshalbleiter aufweist, auf die Siliziumoberfläche aufgewachsen. Die Pufferschicht kann insbesondere A1N
enthalten oder daraus bestehen. Es ist aber nicht
ausgeschlossen, dass die Pufferschicht weitere Bestandteile wie beispielsweise einen Dotierstoff und/oder geringe Mengen weiterer Gruppe III-Materialien wie beispielsweise In oder Ga aufweist . Die Pufferschicht kann in mehreren Teilschichten aufgewachsen werden, die sich in ihrer Zusammensetzung und/oder ihren Wachstumsparametern wie beispielsweise der
Wachstumstemperatur oder der Wachstumsrate unterscheiden. Bei einer bevorzugten Ausgestaltung werden beim Wachstum der Pufferschicht zuerst wenige Atomlagen AI als erste
Teilschicht der Pufferschicht aufgewachsen, um eine
Passivierung der Siliziumoberfläche durch die Bildung von SiN bei einer Reaktion mit Stickstoff zu vermeiden. Erst nach der Abscheidung weniger Atomlagen AI wird beim Wachstumsprozess Stickstoff zur Bildung von A1N zugeführt. Es ist weiterhin vorteilhaft, zunächst eine etwa 100 nm dicke zweite
Teilschicht aus A1N mit geringer Wachstumsrate aufzuwachsen, und danach eine dritte Teilschicht bei einer höheren Wachstumsrate aufzuwachsen. Es ist zusätzlich oder alternativ auch möglich, dass die zweite Teilschicht bei einer
geringeren Wachstumstemperatur als die dritte Teilschicht aufgewachsen wird. Es hat sich herausgestellt, dass bei dieser Vorgehensweise eine besonders gute Schichtqualität erzielt wird.
In einem nachfolgenden Verfahrensschritt wird eine
Verspannungsschichtstruktur zur Erzeugung einer kompressiven Spannung aufgewachsen. Die Verspannungsschichtstruktur weist eine erste GaN-Halbleiterschicht und eine zweite GaN- Halbleiterschicht auf. Die zweite GaN-Halbleiterschicht folgt der ersten GaN-Halbleiterschicht in Wachstumsrichtung der Verspannungsschichtstruktur nach .
In die erste GaN-Halbleiterschicht ist vorteilhaft eine
Maskierungsschicht eingebettet. Die Maskierungsschicht kann insbesondere eine Silizium-Nitrid-Schicht sein. Die
Maskierungsschicht ist eine nicht geschlossene Schicht.
Insbesondere kann die Maskierungsschicht eine inselförmige Schicht sein, d.h. eine Schicht, deren Wachstum im
Anfangsstadium vor dem Zusammenwachsen der Kristallite zu einer geschlossenen Schicht abgebrochen wurde. Die
Maskierungsschicht kann beispielsweise eine mittlere Dicke von etwa 0,2 nm bis 2 nm aufweisen.
Ein Teil der ersten GaN-Halbleiterschicht wird auf der
Maskierungsschicht aufgewachsen. Beispielsweise wird die erste GaN-Halbleiterschicht derart hergestellt, dass zuerst eine erste Teilschicht der ersten GaN-Halbleiterschicht aufgewachsen wird, dann die Maskierungsschicht auf die erste Teilschicht aufgewachsen wird, und nachfolgend die zweite Teilschicht der ersten GaN-Halbleiterschicht auf die
Maskierungsschicht aufgewachsen wird.
Es hat sich vorteilhaft herausgestellt, dass sich durch das Einbetten einer derartigen Maskierungsschicht in die erste
GaN-Halbleiterschicht eine Verminderung der Versetzungsdichte in der Verspannungsschichtstruktur und einer nachfolgenden funktionellen Halbleiterschichtenfolge erzielen lässt. Zwischen der ersten GaN-Halbleiterschicht und der zweiten GaN-Halbleiterschicht ist vorteilhaft eine Al(Ga)N- Zwischenschicht angeordnet. Die Zwischenschicht enthält vorzugsweise A1N oder besteht daraus. Es ist aber nicht ausgeschlossen, dass die Zwischenschicht geringe Mengen von Gallium und/oder einem Dotierstoff enthält. Dadurch, dass das AI enthaltende Nitrid-Halbleitermaterial der Zwischenschicht eine kleinere Gitterkonstante als GaN aufweist, wird eine kompressive Verspannung in der nachfolgenden zweiten GaN- Halbleiterschicht erzeugt. Zwar liegt bereits in der ersten GaN-Halbleiterschicht vorteilhaft eine kompressive
Verspannung durch das Aufwachsen auf der Aluminium
enthaltenden Pufferschicht, insbesondere einer A1N- Pufferschicht , vor. Eine derartige kompressive Verspannung kann sich aber während des Wachstums der ersten GaN- Halbleiterschicht durch die Ausbildung von Versetzungen wieder reduzieren. Durch das Einfügen der AIN-Zwischenschicht zwischen die erste GaN-Halbleiterschicht und die zweite GaN- Halbleiterschicht wird erreicht, dass auch in der zweiten GaN-Halbleiterschicht eine ausreichend große kompressive Verspannung aufgebaut wird, welche beim Abkühlen des
Schichtsystems von der Wachstumstemperatur auf Raumtemperatur einer durch das Substrat erzeugten tensilen Verspannung entgegenwirkt . In einem weiteren Verfahrensschritt wird die funktionelle Halbleiterschichtenfolge des optoelektronischen Nitrid- Halbleiterbauelements auf die Verspannungsschichtstruktur aufgewachsen. Die funktionelle Halbleiterschichtenfolge enthält insbesondere eine aktive Schicht des
optoelektronischen Bauelements. Die aktive Schicht kann beispielsweise eine Strahlungsemittierende oder eine
Strahlungsempfangende Schicht sein. Zusätzlich zur aktiven Schicht kann die funktionelle Halbleiterschichtenfolge beispielsweise einen n-Typ Halbleiterbereich und einen p-Typ Halbleiterbereich aufweisen, welche die aktive Schicht umgeben . Die funktionelle Halbleiterschichtenfolge des
optoelektronischen Bauelements basiert auf einem Nitrid- Verbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGai-x-yN umfasst, wobei 0 < x < 1, 0 < y < 1 und x + y < 1. Dabei muss dieses Material nicht zwingend eine
mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die
charakteristischen physikalischen Eigenschaften des InxAlyGai- x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, AI, Ga , N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Die Verspannungsschichtstruktur enthält vorteilhaft außer der AI (Ga) -Zwischenschicht keine weiteren Al(Ga)N- Zwischenschichten . Die Verspannungsschichtstruktur besteht daher vorteilhaft aus der ersten GaN-Halbleiterschicht mit der darin enthaltenen Maskierungsschicht, der Al(Ga)N-
Zwischenschicht und der zweiten GaN-Halbleiterschicht, und enthält vorzugsweise keine weiteren Schichten. Insbesondere enthält die Verspannungsschichtstruktur nur genau eine
AI (Ga) -Zwischenschicht .
Es hat sich herausgestellt, dass sich mit der hier
beschriebenen Verspannungsschichtstruktur eine besonders geringe Versetzungsdichte erzielen lässt. Dies beruht zum einen darauf, dass durch das Einbetten der Maskierungsschicht in die erste GaN-Halbleiterschicht eine Reduzierung der
Versetzungsdichte erzielt wird. Die auf diese Weise
reduzierte Versetzungsdichte hat den Vorteil, dass die in dem Halbleitermaterial aufgebaute kompressive Verspannung in der Wachstumsrichtung weniger stark relaxiert als in einem
Halbleitermaterial mit höherer Versetzungsdichte. Es hat sich nämlich herausgestellt, dass Versetzungen in dem
Halbleitermaterial zu einem Abbau der kompressiven
Verspannung führen, sodass herkömmlicherweise mehrere
Zwischenschichten erforderlich sind, um die kompressive
Verspannung im GaN-Halbleitermaterial mehrfach wieder
aufzubauen. Eine Mehrzahl von derartigen Zwischenschichten kann aber zusätzliche neue Versetzungen in den nachfolgenden Schichten bewirken. Da bei dem hierin beschriebenen Verfahren auf weitere AI (Ga) N-Zwischenschichten verzichtet wird und stattdessen nur eine einzige AI (Ga) N-Zwischenschicht
verwendet wird, wird eine besonders niedrige
Versetzungsdichte in der Verspannungsschichtstruktur und der nachfolgenden funktionellen Halbleiterschichtenfolge erzielt. Bei einer bevorzugten Ausführungsform beträgt die Versetzungsdichte in der funktionellen
Halbleiterschichtenfolge weniger als 1 x 109 cm-2. Besonders bevorzugt beträgt die Versetzungsdichte in der funktionellen Halbleiterschichtenfolge weniger als 5 x 108 cm-2.
Bei einer bevorzugten Ausgestaltung ist die Aluminium
enthaltende Pufferschicht mit Sauerstoff dotiert. Es hat sich herausgestellt, dass durch die Dotierung der Pufferschicht mit Sauerstoff eine weitere Verbesserung der Kristallstruktur der nachfolgenden Schichten und somit eine noch geringere Versetzungsdichte erzielt werden kann. Dadurch, dass die kompressive Verspannung in der ersten GaN- Halbleiterschicht und/oder der zweiten GaN-Halbleiterschicht aufgrund der erzielten geringen Versetzungsdichte mit
zunehmender Schichtdicke nur vergleichsweise langsam
relaxiert, können die erste GaN-Halbleiterschicht und die zweite GaN-Halbleiterschicht vorteilhaft vergleichsweise dick ausgeführt werden.
Bei einer bevorzugten Ausgestaltung weist die erste GaN- Halbleiterschicht eine Dicke von 500 nm oder mehr, besonders bevorzugt von 1000 nm oder mehr, auf. Beispielsweise kann die erste GaN-Halbleiterschicht etwa 1300 nm dick sein.
Die zweite GaN-Halbleiterschicht weist vorzugsweise eine Dicke von 1000 nm oder mehr auf. Beispielsweise kann die zweite GaN-Halbleiterschicht eine Dicke von etwa 1400 nm aufweisen . Die Gesamtdicke der Verspannungsschicht beträgt vorzugsweise 2 μιη oder mehr, besonders bevorzugt 3 μιη oder mehr.
Eine vergleichsweise geringe Versetzungsdichte kann mit dem hierin beschriebenen Verfahren vorteilhaft auch dann erzielt werden, wenn die erste und/oder die zweite GaN- Halbleiterschicht dotiert sind. Vorzugsweise beträgt die Dotierstoffkonzentration in der ersten und/oder zweiten GaN- Halbleiterschicht nicht mehr als 1 x 1019 cm-3. Eine noch höhere Dotierstoffkonzentration könnte ansonsten
möglicherweise zu einer Zunahme von Versetzungen führen.
Insbesondere können die erste und/oder die zweite GaN- Halbleiterschicht n-dotiert sein. Zur n-Dotierung kann beispielsweise Si als Dotierstoff verwendet werden.
Gemäß einer weiteren Ausführungsform sind zwischen der
Aluminium enthaltenden Pufferschicht und der
Verspannungsschicht eine oder mehrere Übergangsschichten aus AlxGai-xN mit 0 < x < 1 angeordnet. In der Übergangsschicht oder den Übergangsschichten nimmt der Aluminiumgehalt x in Wachstumsrichtung vorzugsweise stufenweise oder
kontinuierlich ab. Die Maskierungsschicht weist gemäß einer vorteilhaften
Ausgestaltung ein Siliziumnitrid auf. Die Dicke der
Maskierungsschicht beträgt vorzugsweise im Mittel weniger als 2 nm, beispielsweise zwischen 0,2 nm und 2 nm. Die
Maskierungsschicht ist also vorzugsweise nur wenige Monolagen oder sogar nur eine Monolage dick.
Bei einer bevorzugten Ausgestaltung ist die Silizium- Oberfläche des Aufwachssubstrats eine (111) -Ebene. Die (111)- Ebene eines Siliziumkristalls ist aufgrund der hexagonalen Kristallstruktur besonders gut zum Aufwachsen eines
hexagonalen Nitrid-Verbindungshalbleiter-Materials geeignet. Bei einer bevorzugten Ausgestaltung des Verfahrens wird das Aufwachssubstrat nach dem Aufwachsen der funktionellen
Halbleiterschichtenfolge abgelöst. Bei dieser Ausgestaltung wird die funktionelle Halbleiterschichtenfolge vorteilhaft an einer dem Aufwachssubstrat gegenüberliegenden Oberfläche mit einem Trägersubstrat verbunden. Da das Trägersubstrat nicht zum Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein muss, kann es vorteilhaft anhand von anderen Kriterien, insbesondere einer guten thermischen und/oder elektrischen Leitfähigkeit, ausgewählt werden. Weiterhin kann bei dieser Ausgestaltung vor dem Verbinden der funktionellen Halbleiterschichtenfolge mit dem Trägersubstrat eine
Spiegelschicht auf die funktionelle Halbleiterschichtenfolge aufgebracht werden, um die beim Betrieb des
optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements in Richtung des Trägersubstrats emittierte Strahlung zu einer dem Trägersubstrat gegenüberliegenden
Strahlungsaustrittsfläche zu reflektieren.
Nach dem Ablösen des Aufwachssubstrats können die
Pufferschicht und die Verspannungsschichtstruktur zumindest teilweise, beispielsweise mit einem Ätzverfahren, entfernt werden. Ein im optoelektronischen Bauelement verbleibender Rest der Verspannungsschichtstruktur ist in diesem Fall an der Strahlungsaustrittseite des optoelektronischen
Bauelements angeordnet. Die Erfindung wird im Folgenden anhand von
Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis 10 erläutert. Es zeigen:
Figuren 1 bis 10 eine schematische Darstellung eines
Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Nitrid- Verbindungshalbleiter-Bauelements anhand von
Zwischenschritten .
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die
dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen .
Bei dem Verfahren wird, wie in Figur 1 dargestellt, ein
Aufwachssubstrat 1 bereitgestellt, das eine Silizium- Oberfläche aufweist. Das Aufwachssubstrat 1 kann
beispielsweise ein Silizium-Wafer sein. Alternativ ist es aber auch möglich, dass das Aufwachssubstrat 1 ein SOI- Substrat ist. Die Silizium-Oberfläche des Aufwachssubstrats 1 ist vorzugsweise eine (111) -Kristallebene, die wegen ihrer hexagonalen Symmetrie besonders gut zum Aufwachsen von
Nitrid-Verbindungshalbleitern geeignet ist. Das
Aufwachssubstrat 1 mit der Silizium-Oberfläche hat im
Vergleich zu in der Regel zum Aufwachsen von Nitrid- Verbindungshalbleitermaterialien verwendeten Substraten aus Saphir, GaN oder SiC den Vorteil, dass es vergleichsweise kostengünstig ist. Auf die Silizium-Oberfläche des Aufwachssubstrats 1 wird zunächst eine Pufferschicht 2 aus einem Aluminium
enthaltenden Nitrid-Verbindungshalbleitermaterial
aufgewachsen. Vorzugsweise enthält die Pufferschicht 2 A1N oder besteht daraus. Die Pufferschicht 2 weist vorzugsweise eine Dicke zwischen 100 nm und 300 nm, beispielsweise etwa 200 nm, auf.
Die Pufferschicht 2 kann in mehreren Teilschichten (nicht dargestellt) aufgewachsen werden, die sich in ihrer
Zusammensetzung und/oder ihren Wachstumsparametern wie beispielsweise der Wachstumstemperatur oder der Wachstumsrate unterscheiden. Bei einer bevorzugten Ausgestaltung werden beim Wachstum der Pufferschicht 2 zuerst wenige Atomlagen AI als erste Teilschicht der Pufferschicht 2 aufgewachsen, um eine Passivierung der Siliziumoberfläche durch die Bildung von SiN bei einer Reaktion mit Stickstoff zu vermeiden. Erst nach der Abscheidung weniger Atomlagen AI wird beim
Wachstumsprozess Stickstoff zur Bildung von A1N zugeführt. Es ist weiterhin vorteilhaft, zunächst eine etwa 100 nm dicke zweite Teilschicht aus A1N mit geringer Wachstumsrate
aufzuwachsen, und danach eine dritte Teilschicht bei einer höheren Wachstumsrate aufzuwachsen. Es ist zusätzlich oder alternativ auch möglich, dass die zweite Teilschicht bei einer geringeren Wachstumstemperatur als die dritte
Teilschicht aufgewachsen wird. Es hat sich herausgestellt, dass bei dieser Vorgehensweise eine besonders gute
Schichtqualität erzielt wird. Bei einer besonders vorteilhaften Ausgestaltung ist die
Pufferschicht 2 aus einem mit Sauerstoff dotierten A1N- Halbleitermaterial gebildet. Der Sauerstoffgehalt in der A1 : O-Schicht beträgt vorzugsweise zwischen einschließlich 0,1 % und einschließlich 5 %, besonders bevorzugt zwischen einschließlich 1 % und einschließlich 5 %. Es hat sich herausgestellt, dass sich bei Verwendung einer derartigen mit Sauerstoff dotierten AIN-Pufferschicht eine Verbesserung der Kristallqualität, insbesondere eine Verminderung der
Versetzungsdichte, in die nachfolgend aufgebrachten Schichten erzielen lässt.
Bei dem in Figur 2 dargestellten Zwischenschritt wird eine Übergangsschicht 3 aus AlxGai-xN auf die Pufferschicht 2 aufgebracht. Die Übergangsschicht 3 weist vorzugsweise in Wachstumsrichtung einen variierenden Aluminiumanteil x auf, wobei der Aluminiumanteil in Wachstumsrichtung abnimmt.
Alternativ können beispielsweise auch mehrere
Übergangsschichten aufgebracht werden, in denen der
Aluminiumanteil x beispielsweise stufenweise von Schicht zu Schicht abnimmt. Das Aufbringen einer oder mehrerer
Übergangsschichten 3 ist ein optionaler Zwischenschritt, der gegebenenfalls auch weggelassen werden kann.
Bei dem in Figur 3 dargestellten Verfahrensschritt wird eine erste Teilschicht 4a einer ersten GaN-Halbleiterschicht , auf die Übergangsschicht 3, oder, falls keine Übergangsschicht 3 aufgebracht wurde, auf die Pufferschicht 2 aufgewachsen.
Die erste Teilschicht 4a ist vorzugsweise etwa 100 nm bis 300 nm dick.
Nach dem Aufwachsen der ersten Teilschicht 4a wird, wie in Figur 4 dargestellt, eine Maskierungsschicht 5 auf die erste Teilschicht 4a aufgebracht. Die Maskierungsschicht 5 enthält vorzugsweise ein Siliziumnitrid oder besteht daraus. Die Maskierungsschicht 5 weist vorzugsweise im Mittel eine Dicke zwischen etwa 0,2 nm und etwa 2 nm auf. Insbesondere kann die Maskierungsschicht 5 eine inselförmige Schicht sein, d. h. eine Schicht, deren Wachstum im Anfangsstadium abgebrochen wurde, bevor die auf der Aufwachsoberflache ausgebildeten Kristallite zu einer geschlossenen Schicht zusammengewachsen sind. Die Maskierungsschicht 5 weist somit eine Vielzahl von Öffnungen auf.
Nach dem Aufwachsen der Maskierungsschicht 5 wird, wie in Figur 5 dargestellt, die zweite Teilschicht 4b der ersten Halbleiterschicht 4 aufgewachsen. Die erste Teilschicht 4a und die zweite Teilschicht 4b bilden zusammen die erste GaN- Halbleiterschicht 4 aus. Aufgrund der Öffnungen in der
Maskierungsschicht 5 ist die zweite Teilschicht 4b der ersten GaN-Halbleiterschicht 4 zumindest in Teilbereichen in
direktem Kontakt zur ersten Teilschicht 4a. Das Einbetten der Maskierungsschicht 5 in die erste GaN-Halbleiterschicht 4 hat den Vorteil, dass auf diese Weise die Kristallqualität verbessert und insbesondere die Dichte der Versetzungen in der ersten GaN-Halbleiterschicht 4 vermindert wird.
Wenn die Gesamtdicke der ersten GaN-Halbleiterschicht 4 vorzugsweise mehr als 500 nm, beispielsweise etwa 1300 nm, beträgt, wird das Wachstum der ersten GaN-Halbleiterschicht 4 beendet und nachfolgend, wie in Figur 6 dargestellt, eine Zwischenschicht aus AIN oder AlGaN aufgewachsen. Die
Zwischenschicht 6 weist aufgrund ihres Aluminiumgehalts eine kleinere Gitterkonstante als GaN auf. Eine derartige
Zwischenschicht 6 ist daher dazu geeignet, in einer
nachfolgend aufgewachsenen Schicht eine kompressive
Verspannung zu erzeugen. Dieser Effekt ist umso größer, je höher der Aluminiumanteil in der Zwischenschicht 6 ist.
Bevorzugt ist die Zwischenschicht 6 daher frei von Gallium und besteht vorteilhaft aus AIN. , n
- 1 D -
Wie in Figur 7 dargestellt, wird in einem weiteren
Verfahrensschritt eine zweite GaN-Halbleiterschicht 7 auf die Zwischenschicht 6 aufgewachsen. Die erste GaN- Halbleiterschicht 4 mit der darin eingebetteten
Maskierungsschicht 5, die Zwischenschicht 6 und die zweite GaN-Halbleiterschicht 7 bilden zusammen eine
Verspannungsschichtstruktur 11 aus. Die
Verspannungsschichtstruktur 11 weist vorteilhaft eine
kompressive Verspannung auf, die beim Abkühlen der
Schichtenfolge von der Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur einer durch das Aufwachssubstrat 1
erzeugten tensilen Verspannung entgegenwirkt.
Die kompressive Verspannung in der
Verspannungsschichtstruktur 11 wird zum einen dadurch
erreicht, dass die erste GaN-Halbleiterschicht 4 auf der darunterliegenden Pufferschicht 2 oder Übergangsschicht 3, die jeweils eine geringere Gitterkonstante als GaN aufweisen, aufgewachsen ist. Die auf diese Weise in der ersten GaN- Halbleiterschicht 4 aufgebaute kompressive Verspannung relaxiert während des Wachstums mit zunehmender Schichtdicke zumindest geringfügig aufgrund von Versetzungen in dem
Halbleitermaterial. Durch die zwischen der ersten GaN- Halbleiterschicht 4 und der zweiten GaN-Halbleiterschicht 7 eingefügte Zwischenschicht 6, die vorzugsweise A1N und somit eine geringere Gitterkonstante als GaN aufweist, wird diese kompressive Verspannung wieder aufgebaut. Da mit dem hierin beschriebenen Verfahren, insbesondere durch das Einfügen der Maskierungsschicht in die erste GaN- Halbleiterschicht 4 und/oder eine vorteilhafte
Sauerstoffdotierung der Pufferschicht 2 eine besonders geringe Versetzungsdichte erzielt wird, können die erste GaN- Halbleiterschicht 4 und die zweite GaN-Halbleiterschicht 7 jeweils vergleichsweise dick ausgeführt werden, ohne dass die kompressive Verspannung signifikant relaxiert. Die erste GaN- Halbleiterschicht 4 kann insbesondere eine Dicke von 500 nm oder mehr, beispielsweise etwa 1300 nm, und die zweite GaN- Halbleiterschicht 7 eine Dicke von 1000 nm oder mehr,
beispielsweise etwa 1400 nm, aufweisen. Die Gesamtdicke der Verspannungsschichtstruktur 11 beträgt vorzugsweise 2 μιη oder mehr. Eine derart dicke kompressiv verspannte
Verspannungsschichtstruktur 11 ist vorteilhaft dazu geeignet, die beim Abkühlen des Aufwachssubstrats entstehenden tensilen Verspannungen derart zu vermindern, dass eine auf der
Verspannungsschichtstruktur 11 aufgewachsene funktionelle Halbleiterschicht eines optoelektronischen Bauelements eine hohe Qualität, insbesondere eine besonders geringe
Versetzungsdichte, aufweist.
Besonders vorteilhaft an der Verspannungsschichtstruktur 11 ist, dass nur eine einzige Zwischenschicht 6 darin enthalten ist. Auf diese Weise wird eine weitere Reduzierung der
Versetzungsdichte erzielt. Vorzugsweise wird in der
Verspannungsschichtstruktur 11 und/oder in der nachfolgenden funktionellen Halbleiterschichtenfolge eines
optoelektronischen Bauelements eine Versetzungsdichte von weniger als 1 x 109 cm-2 erzielt. Besonders bevorzugt beträgt die Versetzungsdichte sogar weniger als 5 x 108 cm-2. Hierbei wird die Erkenntnis ausgenutzt, dass durch das Einbringen mehrerer Zwischenschichten eine Zunahme der Versetzungsdichte auftreten kann. Durch die hierin beschriebene Verwendung von nur einer einzigen Zwischenschicht 6 kann daher die
Versetzungsdichte vermindert werden. In einem nächsten Verfahrensschritt wird, wie in Figur 8 dargestellt, die funktionelle Halbleiterschichtenfolge 12 eines optoelektronischen Bauelements auf die zuvor
aufgewachsene Verspannungsschichtstruktur 11 aufgewachsen. Die funktionelle Halbleiterschichtenfolge 12 des
optoelektronischen Bauelements basiert auf einem Nitrid- Verbindungshalbleiter .
Die funktionelle Halbleiterschichtenfolge 12 enthält
insbesondere eine aktive Schicht 9 des optoelektronischen Bauelements. Die aktive Schicht 9 kann insbesondere eine Strahlungsemittierende oder eine Strahlungsempfangende
Schicht sein. Die aktive Schicht 9 umfasst beispielsweise InxAlyGai_x_yN mit 0 < x < 1, 0 < y < 1 und x + y < 1.
Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die
Bezeichnung Quantentopfstruktur umfasst dabei jegliche
Struktur, bei der Ladungsträger durch Einschluss
(Confinement ) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung
Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
Weiterhin enthält die funktionelle Halbleiterschichtenfolge 12 beispielsweise einen ersten Halbleiterbereich 8 und einen zweiten Halbleiterbereich 10, wobei der erste
Halbleiterbereich 8 beispielsweise n-dotiert und der zweite Halbleiterbereich 10 beispielsweise p-dotiert ist. Der erste Halbleiterbereich 8 und der zweite Halbleiterbereich 10 können jeweils aus mehreren Teilschichten zusammengesetzt sein .
Der in Figur 8 dargestellte Schichtstapel des
optoelektronischen Bauelements kann bei einer Ausgestaltung in an sich bekannter Weise mit elektrischen Kontakten (nicht dargestellt) versehen werden, um einen Strom in die aktive Schicht einzubringen und somit beispielsweise eine Emission von Strahlung zu bewirken.
Bei einer bevorzugten Ausgestaltung wird das
optoelektronische Bauelement als so genanntes Dünnfilm- Bauelement ausgebildet. Dies erfolgt beispielsweise, wie in Figur 9 dargestellt, derart, dass auf die vom
Aufwachssubstrat 1 abgewandte Seite der funktionellen
Halbleiterschichtenfolge 12 zunächst eine Spiegelschicht 13 aufgebracht wird. Die Spiegelschicht 13 kann beispielsweise eine Silberschicht sein. Nachfolgend wird der Schichtenstapel an der vom
Aufwachssubstrat abgewandten Seite beispielsweise mit einer Verbindungsschicht 14 mit einem Trägersubstrat 15 verbunden. Die Verbindungsschicht 14 kann beispielsweise eine Lotschicht sein. Zwischen der Spiegelschicht 13 und der Lotschicht 14 können weitere Zwischenschichten enthalten sein, die zur
Vereinfachung der Darstellung hier nicht gezeigt sind. Bei derartigen Zwischenschichten kann es sich beispielsweise um Haftvermittler-, Benetzungs- oder Diffusionsbarriereschichten handeln .
Das Trägersubstrat 15 muss vorteilhaft nicht zum
epitaktischen Aufwachsen eines Nitrid- Verbindungshalbleitermaterials geeignet sein und kann daher vorteilhaft anhand anderer Kriterien, wie beispielsweise einer hohen elektrischen und/oder thermischen Leitfähigkeit, ausgewählt werden. In einem weiteren Verfahrensschritt wird, wie in Fig. 10 dargestellt, das Aufwachssubstrat 1 von der vom
Trägersubstrat 15 abgewandten Seite des Schichtenstapels abgelöst. Die dem ursprünglichen Aufwachssubstrat zugewandte Seite der Halbleiterschichtenfolge dient somit im fertigen optoelektronischen Bauelement vorzugsweise als
Strahlungsaustrittsfläche. Nach dem Ablösen des
Aufwachssubstrats können auch weitere Schichten des
ursprünglich aufgebrachten Schichtenstapels, wie insbesondere die Pufferschicht 2, die Übergangsschicht 3 und/oder
zumindest Teile der Verspannungsschichtstruktur 11 entfernt werden. Dies kann beispielsweise mit einem Ätzprozess erfolgen. Beispielsweise sind bei dem in Figur 10
dargestellten optoelektronischen Bauelement das
Aufwachssubstrat , die Pufferschicht, die Übergangsschicht und die erste Teilschicht der ersten Halbleiterschicht mit der darin eingebetteten Maskierungsschicht entfernt worden und somit im fertigen optoelektronischen Bauelement nicht mehr enthalten. Die zweite Teilschicht 4b ist an der nun als Strahlungsaustrittsfläche dienenden Grenzfläche vorteilhaft. mit einer Auskoppelstruktur 16 versehen worden.
Das mit dem hierin beschriebenen Verfahren hergestellte optoelektronische Bauelement zeichnet sich insbesondere durch eine besonders geringe Versetzungsdichte aus, wodurch sich der Wirkungsgrad des optoelektronischen Bauelements
vorteilhaft erhöht. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Verfahren zur Herstellung eines optoelektronischen Nitridverbindungshalbleiter-Bauelements ,
mit den Schritten:
- Bereistellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche,
- Aufwachsen einer Pufferschicht (2), die einen
Aluminium enthaltenden Nitrid-Verbindungshalbleiter enthält, auf die Siliziumoberfläche,
- Aufwachsen einer Verspannungsschichtstruktur (11) zur Erzeugung einer kompressiven Spannung, und
- Aufwachsen einer funktionellen
Halbleiterschichtenfolge (12), welche eine aktive
Schicht (9) aufweist, auf die
Verspannungsschichtstruktur (11) ,
wobei
- die Verspannungsschichtstruktur (11) eine erste GaN- Halbleiterschicht (4) und eine zweite GaN- Halbleiterschicht (7) umfasst,
- in die erste GaN-Halbleiterschicht (4) eine
Maskierungsschicht (5) eingebettet ist,
- zwischen der ersten GaN-Halbleiterschicht (4) und der zweiten GaN-Halbleiterschicht (7) eine Al(Ga)N- Zwischenschicht (6) zur Erzeugung einer kompressiven Spannung angeordnet ist, und
- die Verspannungsschichtstruktur (11) keine weiteren AI (Ga) N-Zwischenschichten (6) enthält.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Versetzungsdichte in der funktionellen
Halbleiterschichtenfolge (12) weniger als 1 x 109 cm-2 beträgt .
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Versetzungsdichte in der funktionellen
Halbleiterschichtenfolge (12) weniger als 5 x 108 cm-2 beträgt .
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht (2) mit Sauerstoff dotiert ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste GaN-Halbleiterschicht (4) eine Dicke von
500 nm oder mehr aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite GaN-Halbleiterschicht (7) eine Dicke von 1000 nm oder mehr aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Gesamtdicke der Verspannungsschichtstruktur (11) 2 ym oder mehr beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste GaN-Halbleiterschicht (4) und/oder die zweite GaN-Halbleiterschicht (7) dotiert sind.
Verfahren nach Anspruch 8,
wobei eine Dotierstoffkonzentration in der ersten und/oder zweiten GaN-Halbleiterschicht (4, 7) nicht mehr als 1* 1019 cm"3 beträgt.
10. Verfahren nach einem der vorhergehenden Ansprüche,
wobei zwischen der Pufferschicht (2) und der Verspannungsschichtstruktur (11) mindestens eine
Übergangsschicht (3) aus AlxGai-xN mit 0 < x < 1
angeordnet ist.
11. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Maskierungsschicht (5) ein Siliziumnitrid aufweist .
12. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Maskierungsschicht (5) eine mittlere Dicke von weniger als 2 nm aufweist.
13. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Siliziumoberfläche eine (111) -Ebene ist.
14. Verfahren nach einem der vorhergehenden Ansprüche,
wobei das Aufwachsubstrat (1) nach dem Aufwachsen der funktionellen Halbleiterschichtenfolge (12) abgelöst wird .
15. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die funktionelle Halbleiterschichtenfolge (12) an einer dem Aufwachsubstrat (1) gegenüberliegenden Seite mit einem Trägersubstrat (15) verbunden wird.
PCT/EP2012/068617 2011-09-30 2012-09-21 Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements Ceased WO2013045355A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/346,787 US9184051B2 (en) 2011-09-30 2012-09-21 Method for producing an optoelectronic nitride compound semiconductor component
KR1020147011832A KR101963755B1 (ko) 2011-09-30 2012-09-21 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011114665.6 2011-09-30
DE102011114665.6A DE102011114665B4 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements

Publications (1)

Publication Number Publication Date
WO2013045355A1 true WO2013045355A1 (de) 2013-04-04

Family

ID=47044995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/068617 Ceased WO2013045355A1 (de) 2011-09-30 2012-09-21 Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements

Country Status (5)

Country Link
US (1) US9184051B2 (de)
KR (1) KR101963755B1 (de)
DE (1) DE102011114665B4 (de)
TW (1) TWI501423B (de)
WO (1) WO2013045355A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
WO2014198550A1 (de) 2013-06-11 2014-12-18 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
WO2015158658A1 (de) * 2014-04-14 2015-10-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer schichtstruktur als pufferschicht eines halbleiterbauelements sowie schichtstruktur als pufferschicht eines halbleiterbauelements

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10923619B2 (en) * 2016-06-01 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor heterostructure with at least one stress control layer
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN110649132B (zh) * 2018-06-26 2022-09-13 晶元光电股份有限公司 半导体基底、半导体元件及半导体元件的制造方法
CN111243946B (zh) * 2020-01-19 2023-04-07 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256911A1 (de) * 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
DE102004038573A1 (de) * 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
US20080048207A1 (en) * 2000-06-09 2008-02-28 Picogiga International Sas Preparation method of a coating of gallium nitride
WO2011039181A1 (de) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer leuchtdiode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
EP2016614A4 (de) * 2006-04-25 2014-04-09 Univ Singapore Verfahren eines auf der epitaxialen lateral-überwachstums-galliumnitrid vorlage gewachsenen zinkoxidfilms
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048207A1 (en) * 2000-06-09 2008-02-28 Picogiga International Sas Preparation method of a coating of gallium nitride
DE10256911A1 (de) * 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
DE102004038573A1 (de) * 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
WO2011039181A1 (de) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer leuchtdiode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BLÄSING J ET AL: "Oxygen induced strain field homogenization in AlN nucleation layers and its impact on GaN grown by metal organic vapor phase epitaxy on sapphire: An x-ray diffraction study", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 105, no. 3, 3 February 2009 (2009-02-03), pages 33504 - 33504, XP012119699, ISSN: 0021-8979, DOI: 10.1063/1.3074095 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
EP2802012A1 (de) * 2013-05-09 2014-11-12 LG Innotek Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung davon
US9401405B2 (en) 2013-05-09 2016-07-26 Lg Innotek Co., Ltd. Semiconductor device and method of manufacturing the same
WO2014198550A1 (de) 2013-06-11 2014-12-18 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
US9660137B2 (en) 2013-06-11 2017-05-23 Osram Opto Semiconductors Gmbh Method for producing a nitride compound semiconductor device
WO2015158658A1 (de) * 2014-04-14 2015-10-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer schichtstruktur als pufferschicht eines halbleiterbauelements sowie schichtstruktur als pufferschicht eines halbleiterbauelements
JP2017518630A (ja) * 2014-04-14 2017-07-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体素子の緩衝層としての層構造体の製造方法並びに半導体素子の緩衝層としての層構造体
US10147601B2 (en) 2014-04-14 2018-12-04 Osram Opto Semiconductors Gmbh Method for producing a layer structure as a buffer layer of a semiconductor component and layer structure as a buffer layer of a semiconductor component

Also Published As

Publication number Publication date
TWI501423B (zh) 2015-09-21
US9184051B2 (en) 2015-11-10
DE102011114665B4 (de) 2023-09-21
TW201320399A (zh) 2013-05-16
US20140302665A1 (en) 2014-10-09
KR20140080525A (ko) 2014-06-30
KR101963755B1 (ko) 2019-03-29
DE102011114665A1 (de) 2013-04-04

Similar Documents

Publication Publication Date Title
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
EP2483914A1 (de) Verfahren zur herstellung einer leuchtdiode
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
WO2012025397A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102010056409A1 (de) Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
WO2007025499A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102004062290A1 (de) Verfahren zur Herstellung eines Halbleiterchips
WO2012035135A1 (de) Halbleiterchip und verfahren zu dessen herstellung
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
DE102010052542A1 (de) Halbleiterchip und Verfahren zu dessen Herstellung
WO2009112020A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10308646B4 (de) Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12774979

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14346787

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147011832

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12774979

Country of ref document: EP

Kind code of ref document: A1