WO2013044528A1 - 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 - Google Patents

一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 Download PDF

Info

Publication number
WO2013044528A1
WO2013044528A1 PCT/CN2011/080591 CN2011080591W WO2013044528A1 WO 2013044528 A1 WO2013044528 A1 WO 2013044528A1 CN 2011080591 W CN2011080591 W CN 2011080591W WO 2013044528 A1 WO2013044528 A1 WO 2013044528A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer block
block
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2011/080591
Other languages
English (en)
French (fr)
Inventor
陈孝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US13/318,608 priority Critical patent/US20130082287A1/en
Publication of WO2013044528A1 publication Critical patent/WO2013044528A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Definitions

  • the present invention relates to the field of liquid crystal display, and more particularly to a thin film transistor, a method of manufacturing the same, an array substrate, and a liquid crystal display device.
  • the array substrate is an important component of the liquid crystal display device.
  • the array substrate includes a plurality of thin film transistors, each of which includes a source and a gate.
  • the gate is usually made of A1, Cu, Au, etc.
  • a layer of metal layer because of the high expansion coefficient of this type of material, due to the heat on the process will not be matched with the thermal expansion of the upper and lower structure, and finally a small convex hull, called hillock.
  • U.S. Patent No. 5,905,274 discloses a method for suppressing the generation of a hillock. The principle is that a metal layer above the block is combined with another metal layer such as Mo, Ta, Co or the like.
  • the gate forms a two-layer structure having first and second metal layer blocks on the substrate, and the first metal layer block mainly functions as electrical conduction.
  • the main purpose of the second metal layer block is to prevent the generation of hillocks.
  • this double-layer metal structure has been tested to cause leakage during the process.
  • the technical problem to be solved by the present invention is to provide a thin film transistor which can suppress hillock generation and which does not leak, a method for manufacturing the same, an array substrate, and a liquid crystal display device.
  • a thin film transistor includes a gate and a source, the gate includes a first metal layer block and a second metal layer block above the first metal layer block, and the second metal layer block thermally expands The coefficient is smaller than a coefficient of thermal expansion of the first metal layer block; the upper surface of the first metal layer block is in contact with the lower surface of the second metal layer block, and the upper surface of the first metal layer block is The width of the lower surface of the second metal layer block remains the same.
  • the first metal layer block and the second metal layer block have a trapezoidal cross section. This is a specific structural form of the gate which can be formed by an etching process.
  • the angle between the side surface of the first metal layer block and the second metal layer block and the bottom surface is greater than 30. , less than 60°.
  • the included angle is 45°.
  • the sides of the first metal layer block and the second metal layer block have the same angle between the side surface and the bottom surface.
  • a method of manufacturing a thin film transistor comprising the steps of:
  • A forming a first metal layer block and a second metal layer block above the first metal layer block on the substrate by a process of exposure, development, and etching, the first metal layer block upper surface and the The width of the lower surface of the second metal layer block remains the same.
  • the step A includes:
  • A1 plating a first metal layer on the substrate, laying a first photoresist layer on the first metal layer, and exposing, developing, and etching the first metal layer block of the thin film transistor gate;
  • A2 removing the first photoresist layer, then plating a second metal layer on the first metal layer block, and laying a second photoresist layer on the second metal layer corresponding to the first metal layer block, through exposure, A second metal layer block of the thin film transistor gate is developed and etched.
  • the method uses the first photoresist layer and the second photoresist layer respectively when etching the first metal layer and the second metal layer, so the etching process of the two metal layers does not affect each other, and may be respectively in the first metal layer block Precise control during the formation of the second metal layer block is beneficial to improve the machining accuracy.
  • the step A includes:
  • A1 sequentially plating a first metal layer and a second metal layer on the substrate;
  • A2 coating a photoresist layer, forming a first metal layer block of the thin film transistor gate by a process of exposure, development, and etching; and then etching the second metal layer by using the same photoresist layer to form a second metal layer block .
  • the photoresist layer of the method can be used to process the first metal layer block and the second metal layer block at the same time, and the processing process is reduced to reduce the processing cost.
  • the number of clamping angles between the side surface and the bottom surface of the specified first metal layer block and the second metal layer block is achieved by controlling the etching time during the etching. This is a specific implementation method for controlling the number of clip angles.
  • An array substrate comprising the above thin film transistor.
  • a liquid crystal display device comprising the above array substrate.
  • the leakage of the double-layer metal gate of the thin film transistor in the prior art is caused by: Because the two layers have different etching speeds, the two layers of metal will have two trapezoidal structures, so that The width of the lower bottom of the first metal layer block and the upper bottom of the second metal layer block in contact with the first metal layer block are different, that is, the upper base width of the first metal layer block is W1, the second The width of the bottom of the metal layer block is W2, and W1 is greater than W2, so that the upper bottom of the first metal layer block has a exposed portion, which causes leakage.
  • the width of the upper surface of the first metal layer block and the lower surface of the second metal layer block of the thin film transistor gate are kept uniform.
  • the surface of the first metal layer block in contact with the second metal layer is completely combined with the second metal layer, and the contact surface no longer has a leaky area when the battery is charged, so that the leakage phenomenon can be well avoided.
  • the invention has the advantages that the structure is simple, the processing is easy, the yield loss due to the hillock is reduced, and the leakage is not caused by the poor step coverage, so that the leakage of the hillock can be effectively avoided.
  • FIG. 1 is a schematic view of a conventional thin film transistor gate
  • FIG. 2 is a schematic view of a gate of a thin film transistor of the present invention.
  • FIG. 3 is a schematic view showing the fabrication of a first metal block according to Embodiment 1 of the present invention.
  • FIG. 4 is a schematic view showing the fabrication of a second metal block according to an embodiment of the present invention.
  • FIG. 5 is a schematic view showing the fabrication of a first metal block according to Embodiment 2 of the present invention.
  • FIG. 6 is a schematic view showing the fabrication of a second metal block according to Embodiment 2 of the present invention.
  • FIG. 7 is a schematic view of a gate of a thin film transistor fabricated by the method of the present invention.
  • Figure 8 is a schematic view showing an insulating layer and an ohmic contact layer produced by the method of the present invention
  • Figure 9 is a schematic view of a source fabricated by the method of the present invention
  • Figure 10 is a schematic view of a thin film transistor fabricated by the method of the present invention.
  • a thin film transistor on an array substrate of a liquid crystal display device includes a gate and a source 9.
  • the structure of the gate is as shown in FIG. 2, and includes a first metal layer block 2 and is located at the first a second metal layer block 3 above the metal layer block 2, the second metal layer block 3 has a thermal expansion coefficient smaller than a thermal expansion coefficient of the first metal layer block 2; the first metal layer block 2
  • the upper surface is in contact with the lower surface of the second metal layer block 3, and the width of the upper surface of the first metal layer block 2 and the lower surface of the second metal layer block 3 is the same, that is, the first metal
  • the first metal layer block 2 may be made of a metal having a relatively high expansion coefficient such as Al, Cu, Au, and the second metal layer block 3 may be made of a metal having a low expansion coefficient such as Mo, Ta, Co or the like.
  • the first metal layer block 2 and the second metal layer block 3 have a trapezoidal cross section.
  • This is a specific structural form of the gate which can be formed by an etching process.
  • it is also possible to form other shapes such as a rectangle, a square, or the like by other processes, as long as the widths of the upper surface of the first metal layer block 2 and the lower surface of the second metal layer block 3 are kept uniform.
  • the method for fabricating the above thin film transistor includes the steps of: forming a first metal layer block and a second metal layer region above the first metal layer block by a process of exposure, development, and etching on the substrate 1.
  • the width of the upper surface of the first metal layer block 2 and the lower surface of the second metal layer block 3 is the same.
  • the step A includes:
  • A1 a first metal layer is plated on the substrate 1, a first photoresist layer 41 is disposed on the first metal layer, and the first metal layer block 2 of the thin film transistor gate is exposed, developed, and etched;
  • A2 removing the first photoresist layer 41, then plating a second metal layer on the first metal layer block 2, and laying a second photoresist layer 42 on the second metal layer corresponding to the position of the first metal layer block 2.
  • the second metal layer block 3 of the thin film transistor gate is exposed, developed, and etched.
  • the number of clamping angles between the side surface and the bottom surface of the designated first metal layer block 2 and the second metal layer block 3 is achieved by controlling the etching time during etching.
  • the first metal layer is directly coated on the substrate 1, and the first photoresist layer 41 is coated on the first metal layer at a specified width, shape and position;
  • the etching operation is performed to leave the first metal layer block 2 to be left, and then the photoresist is removed, and the second metal layer block 3 is plated on the first metal layer block 2, Above the second metal layer block 3, leaving the second photoresist layer 42 to be left by the lithography process;
  • the second metal layer is etched to leave the second metal layer block 3 to be left, and then the photoresist is removed, thereby completing the gate of the thin film transistor.
  • the insulating layer 6 is deposited by CVD on the second metal layer block 3 by using a lithography process, and is formed in a designated region above the insulating layer 6. a semiconductor layer 7 and an ohmic contact layer 8;
  • a third metal layer is plated, and a source 9 of a thin film transistor is formed by a lithography process
  • a second insulating layer 10 is formed thereon to protect the thin film crystal.
  • a transistor (TFT) structure then exposing the third metal layer by photolithography and a contact hole, and plating a light-transmissive metal (such as ITO) to form a pixel electrode 11, as described above, to form a A thin film transistor of a gate of a two-layer metal structure.
  • a light-transmissive metal such as ITO
  • the step A includes:
  • A1 sequentially depositing a first metal layer block 2 and a second metal layer on the substrate 1;
  • A2 coating the photoresist layer 4, forming a first metal layer block 2 of the thin film transistor gate by a process of exposure, development, and etching; and then etching the second metal layer by using the same photoresist layer 4 to form a second metal Layer block 3.
  • the number of clamping angles between the side surface and the bottom surface of the designated first metal layer block 2 and the second metal layer block 3 is achieved by controlling the etching time during etching.
  • FIG. 5 The specific process of the overall process is shown in FIG. 5, FIG. 6, and FIG. 7 to FIG. 10. However, only the manufacturing steps of the gate shown in FIG. 5 and FIG. 6 are different from those in the first embodiment, and the subsequent processes are implemented. Similar in the first example.
  • the first metal layer is directly coated on the substrate 1
  • the second metal layer is directly coated on the first metal layer
  • the second photoresist layer 42 is coated on the second metal layer in a specified width, shape and position.
  • the second metal layer is etched to leave the second metal layer block 3 to be left, and then the first metal layer is etched, leaving a desired The first metal layer block 2 (other parameters can be controlled by two single metal etching or bimetal etching), and then the photoresist layer 4 is removed, thereby completing the fabrication of the gate of the thin film transistor;
  • the insulating layer 6 is deposited by CVD on the second metal layer block 3 by using a lithography process to form a predetermined region above the insulating layer 6.
  • a third metal layer is plated with a third metal layer, using a lithography process to form the source 9 of the thin film transistor;
  • a second insulating layer 10 is formed thereon to protect the thin film transistor (TFT) structure, and then the third metal layer is exposed by photolithography and a contact hole.
  • a light-transmissive metal e.g., ITO
  • ITO light-transmissive metal

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管及其制造方法、包括该薄膜晶体管的阵列基板和液晶显示装置。一种薄膜晶体管，包括闸极和源极（9），所述闸极包括第一金属层区块（2）和位于第一金属层区块（2）上方的第二金属层区块（3），所述第二金属层区块（3）的热膨胀系数小于所述第一金属层区块（2）的热膨胀系数；所述第一金属层区块（2）上表面和所述第二金属层区块（3）下表面相接触，且所述第一金属层区块（2）上表面和所述第二金属层区块（3）下表面的宽度保持一致。该薄膜晶体管可以在抑制凸包产生的同时，有效避免漏电现象。

Description

一种薄膜晶体管及其制造方法、 阵列基板、 液晶显示装置
【技术领域】
本发明涉及液晶显示领域， 更具体的说， 涉及一种薄膜晶体管及其制造方 法、 阵列基板、 液晶显示装置。
【背景技术】
阵列基板是液晶显示装置的一个重要构件， 阵列基板包括有多个薄膜晶体 管， 每个薄膜晶体管包括一个源极和一个闸极， 在闸极形成时， 通常是采用 A1 , Cu, Au等制成一层金属层区块， 因该类材质膨胀系数较高， 因制程上的受热会 产生与上下层结构热膨胀不批配， 最后产生小凸包， 称为 hillock。 为解决此问 题， 美国专利 US5905274公开了一种抑制凸包（hillock )产生的方法， 其原理 是在此金属层区块上方， 再搭配另一金属层， 如 Mo, Ta, Co等较不会产生膨胀 材质， 以抑制凸包（hillock )产生， 这样闸极就形成双层结构， 具有第一和第二 金属层区块于基材上， 第一金属层区块主要功能为电性传导， 第二金属层区块 主要的目的为防止凸包（hillock )产生。 但经过测试， 该制程中， 此双层金属结 构会造成漏电。
【发明内容】
本发明所要解决的技术问题是提供一种可抑制凸包（ hillock )产生且不会漏 电的薄膜晶体管及其制造方法、 阵列基板、 液晶显示装置。
本发明的目的是通过以下技术方案来实现的：
一种薄膜晶体管， 包括闸极和源极， 所述闸极包括第一金属层区块和位于 第一金属层区块上方的第二金属层区块， 所述第二金属层区块的热膨胀系数小 于所述第一金属层区块的热膨胀系数； 所述第一金属层区块上表面和所述第二 金属层区块下表面相接触， 且所述第一金属层区块上表面和所述第二金属层区 块下表面的宽度保持一致。 优选的， 所述第一金属层区块和第二金属层区块的横截面为梯形。 此为闸 极的一种具体的结构形式， 可利用蚀刻工艺加工形成。
优选的，第一金属层区块和第二金属层区块的侧面与底面的夹角大于 30。 ， 小于 60° 。
优选的， 所述夹角为 45° 。
优选的， 所述第一金属层区块和第二金属层区块同一侧的侧面与底面的夹 角相同。
一种薄膜晶体管的制造方法， 包括以下步骤：
A: 在基板上通过曝光、显影和蚀刻的工序形成第一金属层区块和位于第一 金属层区块上方的第二金属层区块， 所述第一金属层区块上表面和所述第二金 属层区块下表面的宽度保持一致。
优选的， 所述步骤 A包括：
A1 : 在基板上镀上第一金属层， 在第一金属层上铺设第一光阻层， 通过曝 光、 显影、 蚀刻出薄膜晶体管闸极的第一金属层区块；
A2: 清除第一光阻层， 然后在第一金属层区块上镀上第二金属层， 在第二 金属层上对应第一金属层区块的位置铺设第二光阻层， 通过曝光、 显影、 蚀刻 出薄膜晶体管闸极的第二金属层区块。
本方法在蚀刻第一金属层和第二金属层的时候分别使用了第一光阻层和第 二光阻层， 因此两金属层的蚀刻过程互不影响， 可以分别在第一金属层区块和 第二金属层区块形成的过程中进行精确控制， 有利于提升加工精度。
优选的， 所述步骤 A包括：
A1 : 在基板上依次镀上第一金属层和第二金属层；
A2: 涂布光阻层， 通过曝光、 显影和蚀刻的工序形成薄膜晶体管闸极的第 一金属层区块； 然后利用同一光阻层再对第二金属层进行蚀刻形成第二金属层 区块。 本方法光阻层只需使用一次， 就可以同时加工出第一金属层区块和第二 金属层区块， 筒化加工过程， 降低加工成本。 优选的， 所述步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一 金属层区块和第二金属层区块的侧面与底面的夹角度数。 此为一种控制夹角度 数的具体实施方法。
一种阵列基板， 包括上述薄膜晶体管。
一种液晶显示装置， 包括上述阵列基板。
通过多次研究试验证明， 现有技术中的薄膜晶体管的双层金属的闸极产生 漏电的原因在于： 因两层材质有不同的蚀刻速度， 会造成两层金属产生两个梯 形的结构， 这样第一金属层区块的下底以及与第一金属层区块接触的第二金属 层区块的上底的宽度是不一样的， 即第一金属层区块上底宽度为 W1 , 第二金属 层区块下底宽度为 W2, W1 大于 W2, 这样第一金属层区块的上底就有棵露部 分， 造成漏电。 本发明中， 薄膜晶体管闸极的第一金属层区块上表面和第二金 属层区块下表面的宽度保持一致。 这样第一金属层区块与第二金属层接触的表 面完全与第二金属层拼合， 带电的时候接触面不再有棵漏的区域， 因此可以很 好的避免漏电现象的产生。 本发明结构筒单， 加工容易， 减少因凸包（hillock ) 造成良率损失， 同时不因阶梯覆盖率不佳产生漏电， 因此可以在抑制凸包 ( hillock )产生的同时， 有效避免漏电现象。
【附图说明】
图 1是现有的薄膜晶体管闸极示意图；
图 2是本发明薄膜晶体管闸极示意图；
图 3是本发明实施例一第一金属区块的制作示意图；
图 4是本发明实施例一第二金属区块的制作示意图；
图 5是本发明实施例二第一金属区块的制作示意图；
图 6是本发明实施例二第二金属区块的制作示意图；
图 7是本发明方法制作的薄膜晶体管闸极示意图；
图 8是本发明方法制作的绝缘层、 奥姆接触层示意图; 图 9是本发明方法制作的源极示意图；
图 10是本发明方法制作的薄膜晶体管示意图；
其中： 1、 基板； 2、 第一金属层区块； 3、 第二金属层区块； 4、 光阻层； 41、 第一光阻层； 42、 第二光阻层； 6、 绝缘层； 7、 半导体层； 8、 奥姆接触 层； 9、 源极； 10、 第二绝缘层； 11、 画素电极。
【具体实施方式】
下面结合附图和较佳的实施例对本发明作进一步说明。
本发明一种实施例的液晶显示装置的阵列基板上的薄膜晶体管包括闸极和 源极 9, 所述闸极的结构如图 2所示， 其包括第一金属层区块 2和位于第一金属 层区块 2上方的第二金属层区块 3 ,所述第二金属层区块 3的热膨胀系数小于所 述第一金属层区块 2的热膨胀系数； 所述第一金属层区块 2上表面和所述第二 金属层区块 3下表面相接触， 且所述第一金属层区块 2上表面和所述第二金属 层区块 3下表面的宽度保持一致， 即第一金属层区块 2上底宽度为 W1 , 第二金 属层区块 3下底宽度为 W2 , W1=W2。 所述第一金属层区块 2可以采用如 Al , Cu, Au等膨胀系数较高的金属， 而第二金属层区块 3可以采用如 Mo, Ta, Co等膨胀 系数较低的金属。
从图 2中可以看出， 所述第一金属层区块 2和第二金属层区块 3的横截面为 梯形。 此为闸极的一种具体的结构形式， 可利用蚀刻工艺加工形成。 当然， 如 能通过其他工艺制成矩形、 正方形等其他形状也是可行的， 只要保证第一金属 层区块 2的上表面和第二金属层区块 3的下表面的宽度保持一致就可以。
进一步的， 所述第一金属层区块 2和第二金属层区块 3同一侧的侧面与底面 的夹角相同， 即 Θ 1= Θ 2。 优选的， 30° < Θ 1= Θ 2<60。 ， 其中 Θ 1= Θ 2=45。 为 最佳。
上述薄膜晶体管的制造方法， 包括以下步骤 Α: 在基板 1上通过曝光、 显影 和蚀刻的工序形成第一金属层区块和位于第一金属层区块上方的第二金属层区 块， 所述第一金属层区块 2上表面和所述第二金属层区块 3下表面的宽度保持 一致。
下面结合具体实施方式进一步阐释本发明的构思：
实施例一
所述步骤 A包括：
A1 : 在基板 1上镀上第一金属层， 在第一金属层上铺设第一光阻层 41 , 通 过曝光、 显影、 蚀刻出薄膜晶体管闸极的第一金属层区块 2;
A2: 清除第一光阻层 41 , 然后在第一金属层区块 2上镀上第二金属层， 在 第二金属层上对应第一金属层区块 2的位置铺设第二光阻层 42, 通过曝光、 显 影、 蚀刻出薄膜晶体管闸极的第二金属层区块 3。
进一步的， 所述步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一 金属层区块 2和第二金属层区块 3的侧面与底面的夹角度数。
其整体制程的具体过程如图 3、 图 4、 图 7-图 10所示：
如图 3所示， 第一金属层直接镀膜于基板 1上方， 第一光阻层 41按指定的 宽度、 形状及位置镀膜于第一金属层上方；
如图 4所示， 进行蚀刻的动作， 留下欲留的第一金属层区块 2, 后去光阻， 于第一金属层区块 2上， 镀上第二金属层区块 3 , 于第二金属层区块 3上方， 藉 由微影制程留下欲留的第二光阻层 42;
如图 7所示， 于第二光阻层 42完成后， 针对第二金属层进行蚀刻， 留下欲 留的第二金属层区块 3 , 后去光阻， 至此完成薄膜晶体管的闸极的制造；
如图 8所示， 第一、 第二金属层区块 3完成后， 利用微影制程， 在第二金属 层区块 3上方以 CVD沉积绝缘层 6, 于绝缘层 6上方的指定区域， 形成半导体 层 7以及奥姆接触层 8;
如图 9所示， 于奥姆接触层 8上方， 镀上第三金属层， 采用微影制程形成薄 膜晶体管的源极 9;
如图 10所示， 于源极 9形成后， 在其上形成第二绝缘层 10以保护薄膜晶体 管 （TFT )结构， 然后以光微影及蚀刻制程（contact hole )将第三金属层露出， 并且镀上透光金属 （如 ITO )形成画素电极 11 , 如上述的方法， 即可形成一个 有两层金属结构的闸极的薄膜晶体管。 实施例二
所述步骤 A包括：
A1: 在基板 1上依次镀上第一金属层区块 2和第二金属层；
A2: 涂布光阻层 4, 通过曝光、 显影和蚀刻的工序形成薄膜晶体管闸极的第 一金属层区块 2;然后利用同一光阻层 4再对第二金属层进行蚀刻形成第二金属 层区块 3。
进一步的， 所述步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一 金属层区块 2和第二金属层区块 3的侧面与底面的夹角度数。
其整体制程的具体过程如图 5、 图 6、 图 7-图 10所示， 其中， 仅图 5、 图 6 中所示的闸极的制造步骤与实施例一中不同， 后续工序皆与实施例一中类似。
如图 5所示， 第一金属层直接镀膜于基板 1上方， 第二金属层直接镀膜于第 一金属层上方， 第二光阻层 42按指定的宽度、 形状及位置镀膜于第二金属层上 方；
如图 6、 7所示， 于光阻层 4完成后， 针对第二金属层进行蚀刻， 留下欲留 的第二金属层区块 3, 再针对第一金属层进行蚀刻， 留下欲留的第一金属层区块 2(可藉由两次单金属蚀刻或双金属蚀刻控制其他参数)，后去除光阻层 4,至此完 成薄膜晶体管的闸极的制造；
如图 8所示， 第一， 第二金属层区块 3完成后， 利用微影制程， 在第二金属 层区块 3上方以 CVD沉积绝缘层 6, 于绝缘层 6上方的指定区域， 形成半导体 层 7以及奥姆接触层 8;
如图 9所示， 于奥姆接触层 8上方， 镀上第三金属层， 采用微影制程形成薄 膜晶体管的源极 9; 如图 10所示， 于源极 9形成后， 在其上形成第二绝缘层 10以保护薄膜晶体 管 （TFT )结构， 然后以光微影及蚀刻制程（contact hole )将第三金属层露出， 并且镀上透光金属 （如 ITO )形成画素电极 11 , 如上述的方法， 即可形成一个 有两层金属结构的闸极的薄膜晶体管。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能 认定本发明的具体实施只局限于这些说明。 对于本发明所属技术领域的普通技 术人员来说， 在不脱离本发明构思的前提下， 还可以做出若干筒单推演或替换， 都应当视为属于本发明的保护范围。

Claims

1、 一种薄膜晶体管， 包括： 闸极和源极， 所述闸极包括第一金属层区块和 位于第一金属层区块上方的第二金属层区块， 所述第二金属层区块的热膨胀系 数小于所述第一金属层区块的热膨胀系数； 所述第一金属层区块上表面和所述 第二金属层区块下表面相接触， 且所述第一金属层区块上表面和所述第二金属 层区块下表面的宽度保持一致。
2、 如权利要求 1所述的一种薄膜晶体管， 其特征在于， 所述第一金属层区 块和第二金属层区块的横截面为梯形。
3、 如权利要求 2所述的一种薄膜晶体管， 其特征在于， 第一金属层区块和 第二金属层区块的侧面与底面的夹角大于 30。 ， 小于 60° 。
4、 如权利要求 3所述的一种薄膜晶体管， 其特征在于， 所述夹角为 45。 。
5、 如权利要求 1所述的一种薄膜晶体管， 其特征在于， 所述第一金属层区 块和第二金属层区块同一侧的侧面与底面的夹角相同。
6、 如权利要求 2所述的一种薄膜晶体管， 其特征在于， 所述第一金属层区 块和第二金属层区块同一侧的侧面与底面的夹角相同。
7、 如权利要求 3所述的一种薄膜晶体管， 其特征在于， 所述第一金属层区 块和第二金属层区块同一侧的侧面与底面的夹角相同。
8、 如权利要求 4所述的一种薄膜晶体管， 其特征在于， 所述第一金属层区 块和第二金属层区块同一侧的侧面与底面的夹角相同。
9、 一种薄膜晶体管的制造方法， 包括以下步骤：
A: 在基板上通过曝光、 显影和蚀刻的工序形成第一金属层区块和位于第一 金属层区块上方的第二金属层区块， 所述第一金属层区块上表面和所述第二金 属层区块下表面的宽度保持一致。
10、 如权利要求 9所述的一种薄膜晶体管的制造方法， 其特征在于， 所述 步骤 A包括： Al: 在基板上镀上第一金属层， 在第一金属层上铺设第一光阻层， 通过曝 光、 显影、 蚀刻出薄膜晶体管闸极的第一金属层区块；
A2: 清除第一光阻层， 然后在第一金属层区块上镀上第二金属层， 在第二 金属层上对应第一金属层区块的位置铺设第二光阻层， 通过曝光、 显影、 蚀刻 出薄膜晶体管闸极的第二金属层区块。
11、 如权利要求 9所述的一种薄膜晶体管的制造方法， 其特征在于， 所述 步骤 A包括：
A1: 在基板上依次镀上第一金属层和第二金属层；
A2: 涂布光阻层， 通过曝光、 显影和蚀刻的工序形成薄膜晶体管闸极的第 一金属层区块； 然后利用同一光阻层再对第二金属层进行蚀刻形成第二金属层 区块。
12、 如权利要求 9所述的一种薄膜晶体管的制造方法， 其特征在于， 所述 步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一金属层区块和第二 金属层区块的侧面与底面的夹角度数。
13、 如权利要求 10所述的一种薄膜晶体管的制造方法， 其特征在于， 所述 步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一金属层区块和第二 金属层区块的侧面与底面的夹角度数。
14、 如权利要求 11所述的一种薄膜晶体管的制造方法， 其特征在于， 所述 步骤 A中， 在蚀刻中通过控制蚀刻的时间， 达到指定的第一金属层区块和第二 金属层区块的侧面与底面的夹角度数。
15、 一种阵列基板， 包括如权利要求 1所述的薄膜晶体管， 所述薄膜晶体 管， 包括： 闸极和源极， 所述闸极包括第一金属层区块和位于第一金属层区块 上方的第二金属层区块， 所述第二金属层区块的热膨胀系数小于所述第一金属 层区块的热膨胀系数； 所述第一金属层区块上表面和所述第二金属层区块下表 面相接触， 且所述第一金属层区块上表面和所述第二金属层区块下表面的宽度 保持一致。
16、 如权利要求 15所述的一种阵列基板， 其特征在于， 所述第一金属层区 块和第二金属层区块的横截面为梯形。
17、 如权利要求 16所述的一种阵列基板， 其特征在于， 第一金属层区块和 第二金属层区块的侧面与底面的夹角大于 30。 ， 小于 60° 。
18、 如权利要求 17所述的一种阵列基板， 其特征在于， 所述夹角为 45。 。
19、 一种液晶显示装置， 包括如权利要求 15所述的一种阵列基板， 所述阵 列基板包括如权利要求 1所述的薄膜晶体管， 所述薄膜晶体管包括： 闸极和源 极， 所述闸极包括第一金属层区块和位于第一金属层区块上方的第二金属层区 块， 所述第二金属层区块的热膨胀系数小于所述第一金属层区块的热膨胀系数； 所述第一金属层区块上表面和所述第二金属层区块下表面相接触， 且所述第一 金属层区块上表面和所述第二金属层区块下表面的宽度保持一致。
20、 如权利要求 19所述的一种液晶显示装置， 其特征在于， 所述第一金属 层区块和第二金属层区块的横截面为梯形。
21、 如权利要求 20所述的一种液晶显示装置， 其特征在于， 第一金属层区 块和第二金属层区块的侧面与底面的夹角大于 30。 ， 小于 60° 。
22、如权利要求 21所述的一种液晶显示装置，其特征在于，所述夹角为 45。 。
PCT/CN2011/080591 2011-09-29 2011-10-09 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置 Ceased WO2013044528A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/318,608 US20130082287A1 (en) 2011-09-29 2011-10-09 Thin Film Transistor and Manufacturing Method thereof, Array Substrate, and Liquid Crystal Display Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110293403.6 2011-09-29
CN201110293403A CN102315279A (zh) 2011-09-29 2011-09-29 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置

Publications (1)

Publication Number Publication Date
WO2013044528A1 true WO2013044528A1 (zh) 2013-04-04

Family

ID=45428266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/080591 Ceased WO2013044528A1 (zh) 2011-09-29 2011-10-09 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置

Country Status (2)

Country Link
CN (1) CN102315279A (zh)
WO (1) WO2013044528A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983157B (zh) * 2012-11-29 2016-03-23 昆山工研院新型平板显示技术中心有限公司 一种制备铝栅极的方法和薄膜晶体管
CN112951845A (zh) 2021-01-25 2021-06-11 武汉华星光电技术有限公司 阵列基板
CN113421916B (zh) * 2021-05-27 2024-03-01 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
KR20060028517A (ko) * 2004-09-24 2006-03-30 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US20060292726A1 (en) * 2004-11-26 2006-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2007322715A (ja) * 2006-05-31 2007-12-13 Sharp Corp 液晶表示装置及びその製造方法
CN201637973U (zh) * 2010-04-23 2010-11-17 北京京东方光电科技有限公司 阵列基板和液晶显示器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204460C (zh) * 2001-04-05 2005-06-01 元太科技工业股份有限公司 具有小剖面斜角的金属薄膜电极的制造方法及其产品
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
CN101226932B (zh) * 2008-02-18 2010-10-27 友达光电股份有限公司 像素结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
KR20060028517A (ko) * 2004-09-24 2006-03-30 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US20060292726A1 (en) * 2004-11-26 2006-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2007322715A (ja) * 2006-05-31 2007-12-13 Sharp Corp 液晶表示装置及びその製造方法
CN201637973U (zh) * 2010-04-23 2010-11-17 北京京东方光电科技有限公司 阵列基板和液晶显示器

Also Published As

Publication number Publication date
CN102315279A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
US9269820B2 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN106505033B (zh) 阵列基板及其制备方法、显示装置
EP3171411B1 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
WO2020224095A1 (zh) 阵列基板及制备方法、显示装置
CN108598093A (zh) 阵列基板的制造方法、阵列基板和显示面板
CN102655175A (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
WO2014134888A1 (zh) 基板对位标记及其制作方法、基板
WO2015096350A1 (zh) 阵列基板及其制备方法
WO2014131236A1 (zh) 氧化物薄膜晶体管阵列基板及制作方法、显示面板
US20150171209A1 (en) Thin film layer and manufacturing method thereof, substrate for display and liquid crystal display
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
CN106229298B (zh) 一种阵列基板及其制作方法
WO2017152551A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
WO2013044528A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
CN202009000U (zh) 阵列基板及液晶显示器
CN104795400A (zh) 阵列基板制造方法、阵列基板和显示装置
CN109212854B (zh) 一种ltps阵列基板的制造方法
WO2015113368A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN112310120B (zh) 显示面板及显示面板的制备方法
CN109659323A (zh) 一种显示面板及其制作方法
US20130082287A1 (en) Thin Film Transistor and Manufacturing Method thereof, Array Substrate, and Liquid Crystal Display Device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13318608

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11873454

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11873454

Country of ref document: EP

Kind code of ref document: A1