WO2013032260A2 - 정전 척 - Google Patents

정전 척 Download PDF

Info

Publication number
WO2013032260A2
WO2013032260A2 PCT/KR2012/006971 KR2012006971W WO2013032260A2 WO 2013032260 A2 WO2013032260 A2 WO 2013032260A2 KR 2012006971 W KR2012006971 W KR 2012006971W WO 2013032260 A2 WO2013032260 A2 WO 2013032260A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
dielectric layer
base substrate
adhesive layer
electrostatic chuck
Prior art date
Application number
PCT/KR2012/006971
Other languages
English (en)
French (fr)
Other versions
WO2013032260A9 (ko
WO2013032260A3 (ko
Inventor
장경익
오치원
성진일
양진철
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Publication of WO2013032260A2 publication Critical patent/WO2013032260A2/ko
Publication of WO2013032260A9 publication Critical patent/WO2013032260A9/ko
Publication of WO2013032260A3 publication Critical patent/WO2013032260A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Definitions

  • the present invention relates to an electrostatic chuck, and more particularly, to an electrostatic chuck capable of adsorbing and supporting a substrate in a semiconductor manufacturing process using plasma.
  • the process gas is converted into a plasma state in a state where the semiconductor substrate is fixed on the substrate support member disposed in the process chamber, and the processing is performed on the semiconductor substrate.
  • the substrate support member may include an electrostatic chuck capable of fixing the semiconductor substrate using an electrostatic force.
  • a conventional electrostatic chuck in which a dielectric layer having an electrode embedded therein is provided on a base substrate, electrostatic adsorption of a semiconductor substrate placed on the dielectric layer is performed by applying a voltage to the electrode to form an electrostatic force on the dielectric layer. Fix it.
  • a dielectric is formed using a thermal spray coating layer to prevent etching by the process gas in the plasma state.
  • An example of such an electrostatic chuck is disclosed in Korean Registered Patent No. 515752.
  • the dielectric layer is formed because the thermal expansion coefficients of the base substrate and the dielectric layer are different. Peeling from the base substrate or cracking occurs in the dielectric layer.
  • a method of forming a metal layer for buffering thermal stress between the base substrate and the dielectric layer has been proposed.
  • the metal layer disposed between the base substrate and the dielectric layer may include nickel (Ni), aluminum (Al), or an alloy thereof.
  • an object of the present invention is to provide an electrostatic chuck capable of suppressing the peeling of the dielectric layer or the occurrence of cracks in the dielectric layer due to the difference in thermal expansion between the base substrate and the dielectric layer in a high temperature environment.
  • an electrostatic chuck includes a base substrate, a dielectric layer disposed on the base substrate, an electrode layer disposed inside the dielectric layer and generating an electrostatic force, between the base substrate and the dielectric layer. It may include an adhesive layer disposed on.
  • the difference between the thermal expansion coefficient of the dielectric layer and the thermal expansion coefficient of the adhesive layer may be about 1.4 ⁇ 10 -6 / °C to about 5.5 ⁇ 10 -6 / °C.
  • the adhesive layer may include a metal oxide.
  • the adhesive layer may include titanium oxide (TiOx) or zirconium oxide (ZrOx).
  • the adhesive layer may include a coating layer using a powder or linear material of titanium (Ti), titanium oxide (TiOx), or zirconium oxide (ZrOx).
  • the adhesive layer may have a thickness of about 20 ⁇ m to about 200 ⁇ m and a surface roughness Ra of about 3 ⁇ m to about 8 ⁇ m.
  • a second adhesive layer may be additionally disposed between the base substrate and the adhesive layer.
  • the second adhesive layer may include a metal alloy having a coefficient of thermal expansion substantially smaller than that of the base substrate and substantially greater than the coefficient of thermal expansion of the adhesive layer.
  • the second adhesive layer may include nickel (Ni), aluminum (Al), alloys thereof, and the like.
  • the sum of the thickness of the adhesive layer and the thickness of the second adhesive layer may be about 40 ⁇ m to about 200 ⁇ m.
  • the dielectric layer may include a first dielectric layer disposed below the electrode layer and a second dielectric layer disposed above the electrode layer.
  • the second dielectric layer may substantially cover a side of the base substrate and a portion of an upper surface of the base substrate.
  • the first dielectric layer and the second dielectric layer may each include at least one of aluminum oxide (AlOx) and yttrium oxide (YOx).
  • a connector penetrating a portion of the base substrate, the adhesive layer, and the dielectric layer to contact the electrode layer may be further disposed.
  • the adhesive layer may improve the adhesive strength between the base substrate and the dielectric layer, and may buffer thermal stress between the base substrate and the dielectric layer. Accordingly, due to the difference in thermal expansion coefficient between the base substrate and the dielectric layer under a high temperature environment, it is possible to greatly suppress or prevent the dielectric layer from being peeled from the base substrate or a defect such as a crack in the dielectric layer. As a result, the reliability of the electrostatic chuck can be improved, and the use stability of the electrostatic chuck can be improved under high temperature environment during the plasma process. In addition, since the adhesive layer may have excellent chemical resistance, it is possible to suppress the surface corrosion of the base substrate caused by the penetration of the plasma process gas during the plasma process, so that the electrostatic chuck can be used stably for a relatively long time. Can be.
  • FIG. 1 is a cross-sectional view illustrating an electrostatic chuck in accordance with exemplary embodiments of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of part “A” of FIG. 1.
  • 3A is an electron micrograph when an adhesive layer is formed to a thickness of 20 ⁇ m or less according to exemplary embodiments of the present invention.
  • 3B is a graph showing adhesive strength according to the surface roughness of the adhesive layer according to exemplary embodiments of the present invention.
  • FIG. 4 is a process flow diagram illustrating a method of manufacturing an electrostatic chuck in accordance with exemplary embodiments of the present invention.
  • FIG. 5 is a cross-sectional view illustrating an electrostatic chuck in accordance with other exemplary embodiments of the present invention.
  • FIG. 6 is an enlarged cross-sectional view of part “B” of FIG. 5.
  • FIG. 7 is a process flowchart for explaining a method of manufacturing an electrostatic chuck in accordance with another exemplary embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating an electrostatic chuck according to exemplary embodiments of the present invention
  • FIG. 2 is an enlarged cross-sectional view of portion “A” of FIG. 1.
  • the electrostatic chuck 100 may include a base substrate 110, a dielectric layer 120, an electrode layer 130, an adhesive layer 140, and the like.
  • the electrostatic chuck 100 may include a connector 150 that penetrates a portion of the base substrate 110, the adhesive layer 140, and the dielectric layer 120 and is electrically connected to the electrode layer 130.
  • the base substrate 110 may have a substantially flat plate shape or a substantially cylindrical shape.
  • the base substrate 110 may have a size corresponding to the size of the object (eg, substrate) to be adsorbed.
  • the base substrate 110 may have a substantially same size as a substrate (not shown) for manufacturing a semiconductor device or a flat panel display, or may have a size substantially larger than that of the substrate.
  • the base substrate 110 may include a stage on which the substrate is placed, and an area in which the stage is located may be disposed substantially higher than a peripheral area. That is, the base substrate 100 may include a step adjacent to the stage.
  • the base substrate 110 may include a metal.
  • the base substrate 110 may be made of aluminum (Al).
  • the base substrate 110 may include a metal coating layer formed on the surface thereof.
  • the dielectric layer 120 is formed on the base substrate 110.
  • the dielectric layer 120 may not be formed directly on the base substrate 110.
  • the dielectric layer 120 may be disposed on the adhesive layer 140 positioned on the base substrate 110. That is, the adhesive layer 140 may be disposed between the dielectric layer 120 and the base substrate 110.
  • Dielectric layer 120 may include a ceramic coating layer.
  • the dielectric layer 120 may include a thermal spray coating layer formed by a thermal spray coating process.
  • the dielectric layer 120 may include a spray coating layer formed using a spray coating powder including at least one of aluminum oxide (AlOx) and yttrium oxide (YOx).
  • AlOx aluminum oxide
  • YOx yttrium oxide
  • the substrate to be processed may be disposed on the dielectric layer 120.
  • the electrode layer 130 may be buried in the dielectric layer 120.
  • the dielectric layer 120 may be divided into a first dielectric layer 122 positioned below the electrode layer 130 and a second dielectric layer 124 positioned above the electrode layer 130 based on the embedded electrode layer 130.
  • the dielectric layer 120 may be formed by sequentially stacking the first dielectric layer 122 and the second dielectric layer 124 through the electrode layer 130. For example, after the first dielectric layer 122 is formed on the base substrate 110 and the electrode layer 130 is formed on the first dielectric layer 122, the second dielectric layer 124 is formed on the electrode layer 130.
  • the dielectric layer 120 having the electrode layer 130 embedded therein may be obtained.
  • the first dielectric layer 122 may be formed on an upper surface of the base substrate 110 on which the adhesive layer 140 is positioned, and the second dielectric layer 124 surrounds the electrode layer 130 formed on the first dielectric layer 122. Can be formed.
  • the second dielectric layer 124 may cover side surfaces of the first dielectric layer 122 and the base substrate 110.
  • the second dielectric layer 124 may cover the top surface of the base substrate 110 adjacent to the first dielectric layer 122.
  • the second dielectric film 124 completely covers the sides of the base substrate 110 and the first dielectric film 122, thereby preventing the constituent members of the electrostatic chuck 100 from being damaged by plasma gas. You can prevent it.
  • each of the first and second dielectric layers 122 and 124 may have a single layer structure.
  • the first and second dielectric layers 122 and 124 may be formed of an amorphous thermal spray coating film or a crystalline thermal spray coating film, respectively.
  • each of the first and second dielectric layers 122 and 124 may have a multilayer structure including an amorphous thermal spray coating film and a crystalline thermal spray coating film.
  • the first dielectric layer 122 may be disposed between the base substrate 110 and the electrode layer 130, and may serve to insulate the base substrate 110 and the electrode layer 130. Since the first dielectric layer 122 requires better insulating properties than the dielectric constant, the first dielectric layer 122 may include a material having a relatively high volume resistance. For example, the first dielectric layer 122 may have a multilayer structure including a crystalline thermal spray coating film and an amorphous thermal spray coating film. On the other hand, when the first dielectric layer 122 has a single layer structure, the first dielectric layer 122 may include an amorphous thermal spray coating film having a relatively high volume resistance than the crystalline thermal spray coating film.
  • the substrate may be positioned on the second dielectric layer 124.
  • the second dielectric layer 124 may serve as a dielectric between the electrode layer 130 and the substrate.
  • the second dielectric layer 124 may have a dielectric constant necessary for forming a predetermined electrostatic force, and may have an insulation property of a predetermined value or more to suppress occurrence of arcing.
  • the amorphous thermal spray coating film has excellent insulation properties because of its relatively high volume resistance, but may not easily obtain a dielectric constant necessary for forming an electrostatic force due to its low dielectric constant. Therefore, the second dielectric layer 124 may have a single layer structure including a crystalline thermal spray coating film or a multilayer structure including a crystalline thermal spray coating film and an amorphous thermal spray coating film.
  • the electrode layer 130 may be disposed in the dielectric layer 120. In example embodiments, the electrode layer 130 may be embedded in the dielectric layer 120. As described above, the electrode layer 130 may be disposed between the first dielectric layer 122 and the second dielectric layer 124. For example, the electrode layer 130 may be formed on a portion of the top surface of the first dielectric layer 122. The electrode layer 130 may be provided to generate an electrostatic force. That is, the electrode layer 130 may generate an electrostatic force on the top surface of the dielectric layer 120 using the second dielectric layer 124. The substrate may be absorbed and fixed on the dielectric layer 120 by the electrostatic force.
  • the electrode layer 130 may be made of a conductive material.
  • the conductive material constituting the electrode layer 130 may include tungsten (W).
  • the electrode layer 130 may be formed using a thermal spray coating process.
  • the electrode layer 130 may be formed using a screen printing process.
  • the electrode layer 130 may have a thickness of about 30 ⁇ m to about 50 ⁇ m.
  • the thickness of the electrode layer 130 is less than about 30 ⁇ m, the resistance of the electrode layer 130 increases due to the porosity or other defects of the electrode layer 130, and as the resistance increases, the electrostatic adsorption force of the substrate may decrease. Can be.
  • the thickness of the electrode layer 130 exceeds about 50 ⁇ m, an arcing phenomenon may occur due to an overcurrent flowing in the electrode layer 130.
  • the electrode layer 130 preferably has a thickness in the range of about 30 ⁇ m to about 50 ⁇ m.
  • the electrode layer 130 may receive a high voltage from the outside to form the electrostatic force. In this case, a high voltage may be applied to the electrode layer 130 through the connector 150.
  • the connector 150 may contact the electrode layer 130 through the base substrate 110, the first dielectric layer 122, and the adhesive layer 140.
  • the connector 150 may transfer a high voltage provided from an external power source (not shown) to the electrode layer 130.
  • the connector 150 may be made of a conductive material, and may include a terminal to which a high voltage is applied and an insulating member for insulating the terminal.
  • the adhesive layer 140 may be disposed between the base substrate 110 and the dielectric layer 120.
  • the adhesive layer 140 may be interposed between the base substrate 110 and the dielectric layer 120 by disposing the adhesive layer 140 on the base substrate 110 prior to forming the dielectric layer 120. Can be.
  • the adhesive layer 140 may adhere the dielectric layer 120 to the base substrate 110.
  • the dielectric layer 120 may be separated from the base substrate 110 or cracks may occur in the dielectric layer 120 due to a difference in thermal expansion between the base substrate 110 and the dielectric layer 120 in a high temperature environment. The phenomenon can be suppressed.
  • the adhesive layer 140 is disposed between the base substrate 110 and the dielectric layer 120, the thermal stress generated due to the difference in thermal expansion coefficient between the base substrate 110 and the dielectric layer 120 may be buffered.
  • the adhesive layer 140 may have a thermal expansion rate between the thermal expansion rate of the base substrate 110 and the thermal expansion rate of the dielectric layer 120.
  • the adhesive layer 140 may have a coefficient of thermal expansion substantially greater than that of the dielectric layer 120 and substantially less than that of the base substrate 110.
  • a substantial comparison target of the thermal expansion coefficient with respect to the adhesive layer 140 may be the first dielectric layer 122.
  • the difference between the thermal expansion coefficient of the adhesive layer 140 and the thermal expansion coefficient of the first dielectric layer 122 may be in a range of about 1.4 ⁇ 10 ⁇ 6 / ° C. to about 5.5 ⁇ 10 ⁇ 6 / ° C. Can be.
  • the difference between the thermal expansion coefficients of the adhesive layer 140 and the first dielectric layer 122 may be substantially smaller than the difference between the thermal expansion coefficients of the adhesive layer 140 and the base substrate 110. Since the adhesive layer 140 may have a coefficient of thermal expansion that is larger than that of the first dielectric layer 122 and smaller than that of the base substrate 110, the coefficient of thermal expansion of the adhesive layer 140 may be substantially 1.4 ⁇ greater than that of the first dielectric layer 122.
  • the difference between the coefficient of thermal expansion of the adhesive layer 140 and the coefficient of thermal expansion between the first dielectric film 122 and the thermal expansion coefficient exceeds about 5.5 ⁇ 10 ⁇ 6 / ° C.
  • the difference between the thermal expansion coefficient of the base substrate 110 and the thermal expansion coefficient of the dielectric layer 120 is different. May not effectively buffer thermal stresses caused by
  • the thermal expansion coefficient of the base substrate 110 and the thermal expansion of the dielectric layer 120 are different. It may not be able to effectively buffer thermal stresses due to rate differences. As a result, the dielectric layer 120 may be peeled from the base substrate 110 or a defect such as a crack may occur in the dielectric layer 120.
  • the adhesive layer 140 may include a metal oxide layer.
  • a titanium oxide (TiOx) layer is mentioned.
  • the titanium oxide layer may include a coating layer using titanium (Ti) or titanium oxide (TiOx) powder or using a titanium or titanium oxide linear material.
  • the titanium oxide layer may be formed through a spray coating process using titanium or titanium oxide powder.
  • the titanium oxide layer may be formed through an arc spray coating process using a titanium or titanium oxide linear material.
  • the titanium oxide layer may have a thermal expansion coefficient of about 8.2 ⁇ 10 ⁇ 6 / ° C. to about 11.0 ⁇ 10 ⁇ 6 / ° C.
  • the metal oxide layer may include a zirconium oxide (ZrOx) layer.
  • the zirconium oxide layer may include a coating layer using zirconium oxide powder or a linear material.
  • the zirconium oxide layer may be formed through a spray coating process using zirconium oxide powder or a linear material.
  • the zirconium oxide layer may have a coefficient of thermal expansion of about 9.0 ⁇ 10 ⁇ 6 / ° C.
  • the adhesive layer 140 may have a thermal conductivity of about 21.9Js ⁇ 1 M ⁇ 1 .
  • the adhesive layer 140 has a relatively low thermal conductivity, heat transfer between the base substrate 110 and the dielectric layer 120 may be reduced, and thus heat generated between the base substrate 110 and the dielectric layer 120 may be reduced. The stress can be reduced.
  • the dielectric layer 120 may be peeled off from the base substrate 110 due to a decrease in thermal stress between the base substrate 110 and the dielectric layer 120, or a defect such as a crack may be generated in the dielectric layer 120. It can be suppressed.
  • the adhesive layer 140 may have an electrical conductivity of about 2.34 MSm ⁇ 1 .
  • the adhesive layer 140 has a relatively low electrical conductivity, the occurrence of leakage current from the electrode layer 130 may be reduced, and the reduction of the leakage current may prevent or prevent occurrence of arcing. Can be.
  • the adhesive layer 140 is more effective compared to a conventional metal layer disposed for buffering thermal stress between the base substrate 110 and the dielectric layer 120.
  • a metal layer disposed for thermal stress buffering between a conventional base substrate and a dielectric layer generally includes a nickel-aluminum (Ni-Al) alloy.
  • the conventional metal layer composed of such a nickel-aluminum) alloy may have a coefficient of thermal expansion of about 13.2 ⁇ 10 ⁇ 6 / ° C. to about 13.6 ⁇ 10 ⁇ 6 / ° C.
  • the difference between the dielectric layer and the coefficient of thermal expansion exceeds about 5.5 ⁇ 10 ⁇ 6 / ° C., so that it is difficult to sufficiently buffer the thermal stress between the base substrate and the dielectric material and to prevent peeling or cracking of the dielectric layer. It is difficult to effectively prevent the occurrence.
  • the nickel-metal layer consisting of a conventional aluminum alloy has an approximately 90.7Js M -1 -1 degree of thermal conductivity and electrical conductivity of about 14.3MSm -1 degree.
  • the adhesive layer 140 When comparing the adhesive layer 140 composed of the metal oxide layer and the conventional metal layer according to the exemplary embodiments of the present invention, since the adhesive layer 140 has a relatively low coefficient of thermal expansion compared to the conventional metal layer, the base substrate 110 ) And the thermal stress between the dielectric layer 120 can be more efficiently buffered. In addition, since the adhesive layer 140 according to the exemplary embodiments has a relatively low thermal conductivity compared to the conventional metal layer, the amount of heat transfer between the base substrate 110 and the dielectric layer 120 is reduced, resulting in more thermal stress. Can be reduced. In addition, since the adhesive layer 140 has a relatively low electrical conductivity compared to the conventional metal layer, leakage current between the base substrate 110 and the dielectric layer 120 is reduced to prevent the occurrence of arcing.
  • the adhesive layer 140 may have improved characteristics such as a relatively low thermal expansion coefficient, low thermal conductivity, and low electrical conductivity, compared to the conventional metal layer, and thus, the base substrate 110 may be improved. And more effective in preventing thermal stress buffering and arcing between the dielectric layer 120 and the dielectric layer 120.
  • 3A is an enlarged photograph when an adhesive layer is formed to a thickness of less than about 20 ⁇ m in accordance with exemplary embodiments of the present invention.
  • the adhesive layer 140 may have a thickness of about 20 ⁇ m to about 200 ⁇ m.
  • the thickness of the adhesive layer 140 is less than about 20 ⁇ m, an area in which the adhesive layer 140 is not partially formed may be generated on the base substrate 110 as shown in FIG. 3A.
  • it may be difficult to ensure a sufficient thermal stress buffering effect between the base substrate 110 and the dielectric layer 120 it may be difficult to effectively suppress the peeling of the dielectric layer 120 and the occurrence of internal cracks.
  • the thickness of the adhesive layer 140 exceeds about 200 ⁇ m, the possibility of cracking in a portion of the dielectric layer 120 adjacent to the connector 150 may increase due to the step difference in the portion where the connector 150 is located. have.
  • the adhesive layer 140 may have a thickness of about 20 ⁇ m to about 200 ⁇ m. In one embodiment, the adhesive layer 140 may have a thickness of about 40 ⁇ m to about 60 ⁇ m to ensure sufficient thermal stress buffering effect between the base substrate 110 and the dielectric layer 120.
  • 3B is a graph showing adhesive strength according to surface roughness of an adhesive layer according to exemplary embodiments of the present invention.
  • the adhesive layer 140 may have a roughness Ra of about 3 ⁇ m to about 8 ⁇ m to secure a predetermined adhesive strength.
  • the surface roughness Ra of the adhesive layer 140 is less than about 3 ⁇ m, it may be difficult for the adhesive layer 140 to have stable adhesive strength.
  • the surface roughness Ra of the adhesive layer 140 exceeds about 8 ⁇ m, stable adhesion strength of the adhesive layer 140 can be ensured, but internal defects such as pores and cracks generated during the surface roughness are formed. Due to the increase, the possibility that the adhesive layer 140 is peeled off from the base substrate 110 may increase. Accordingly, the adhesive layer 140 may have a surface roughness Ra of about 3 ⁇ m to about 8 ⁇ m.
  • the surface roughness (Ra) of the adhesive layer 140 may be about 5 ⁇ m to about 7 ⁇ m.
  • the adhesive layer 140 may have relatively good chemical resistance. During the plasma process using the electrostatic chuck 100, corrosion may occur on the surface of the base substrate 110 due to the penetration of the plasma process gas, and the corrosion of the surface causes a decrease in the adhesive strength of the dielectric layer 120. Can be. However, as the adhesive layer 140 has excellent chemical resistance, surface corrosion of the base substrate 110 may be suppressed, and at the same time, a decrease in adhesive strength of the adhesive layer 140 may be prevented.
  • the adhesive layer 140 may have an adhesive strength of about 15 MPa to about 17 MPa based on the adhesive strength test standard ASTM D4541-02.
  • the generation temperature of the crack based on the thermal shock crack generation test may be about 110 ° C to about 120 ° C.
  • Thermal shock crack generation test specimens are about 1500 x 1500 x 45 mm.
  • the adhesive layer 140 is more improved adhesive strength and crack generation May have a temperature. That is, since the adhesive layer 140 has excellent adhesive strength and high crack generation temperature, it is possible to prevent peeling and internal cracking of the dielectric layer 120 due to thermal stress between the base substrate 110 and the dielectric layer 120 or It can be suppressed.
  • FIG. 4 is a process flow diagram illustrating a method of manufacturing an electrostatic chuck in accordance with exemplary embodiments of the present invention.
  • the same reference numerals are used for the respective components of the electrostatic chuck as described with reference to FIGS. 1 and 2.
  • the base substrate 110 is provided (step S110).
  • the base substrate 110 may have a substantially flat plate shape or a substantially cylindrical shape.
  • the base substrate 110 may be provided with a through hole for insertion of the connector 150.
  • the connector 150 is provided (step S120).
  • the connector 150 may be provided separately from the base substrate 110.
  • the connector 150 may include an insulating member formed around the terminal and a buffer layer for buffering thermal stress formed on a portion of the insulating member.
  • the insulating member may include a material substantially similar to the dielectric layer 120.
  • the insulation member may include a ceramic coating layer.
  • the insulating member may include a spray coating layer that can be obtained by a spray coating process.
  • the insulating member may include a thermal spray coating layer formed using a thermal spray coating powder including at least one of aluminum oxide (AlOx) and yttrium oxide (YOx).
  • the connector 150 is inserted into the through hole for insertion of the connector 150 formed in the base substrate 110 (step S130). Accordingly, the connector 150 may be disposed at a desired position of the base substrate 110.
  • An adhesive layer 140 is formed on the upper surface of the base substrate 110 except for the portion where the connector 150 is located (step S140).
  • the adhesive layer 140 may combine components including different kinds of materials.
  • the insulating member of the connector 150 may include a ceramic coating layer, and since the first dielectric layer 122 formed on the base substrate 110 may also include a ceramic coating layer, the connector 150 may include a ceramic coating layer.
  • the outer side of the first dielectric layer 122 may be made of substantially the same material. In this case, the bonding force between the connector 150 and the first dielectric layer 122 may be reduced by the adhesive layer 140 formed on the connector 150, so that a defect such as a crack in the first dielectric layer 122 may be reduced. This may occur. Therefore, the adhesive layer 140 may be formed on the top surface of the base substrate 110 except for the portion where the connector 150 is located.
  • the adhesive layer 140 may improve the adhesive strength between the base substrate 110 and the first dielectric layer 120 and may prevent damage to the first dielectric layer 120 due to thermal stress.
  • the adhesive layer 140 may include a metal oxide layer.
  • the adhesive layer 140 may be made of titanium oxide (TiOx).
  • the adhesive layer 140 may be obtained through a coating process using titanium (Ti) or titanium oxide powder or using a titanium or titanium oxide linear material.
  • the adhesive layer 140 may include zirconium oxide (ZrOx).
  • ZrOx zirconium oxide
  • Such an adhesive layer 140 may be obtained through a coating process using a zirconium oxide powder or a linear material.
  • the coating process for forming the adhesive layer 140 may include a spray coating process.
  • the first dielectric film 122 is formed on the base substrate 110 (step S150).
  • the first dielectric layer 122 may be formed on a portion of the upper surface of the base substrate 110.
  • the first dielectric layer 122 may include a ceramic coating layer.
  • the first dielectric layer 122 may include at least one of aluminum oxide (AlOx) and yttrium oxide (YOx).
  • the first dielectric layer 122 may be obtained through a spray coating process using a spray coating powder containing at least one of aluminum oxide and yttrium oxide.
  • the first dielectric layer 122 may have a single structure or a multilayer structure.
  • the first dielectric layer 122 may be composed of a single coating of amorphous or crystalline, or may be composed of multiple coatings of amorphous and crystalline.
  • the first dielectric layer 122 may include an amorphous single coating layer or multiple amorphous and crystalline coating layers.
  • the spray coating process may be repeatedly performed to obtain the first dielectric layer 122.
  • a flatness adjustment process may be performed on the first dielectric layer 122.
  • a contact portion eg, an upper end portion of the connector 150 so that the connector 150 may be in contact with the electrode layer 130 that is subsequently formed while performing the flatness adjusting process on the first dielectric layer 122. Can be exposed.
  • An electrode layer 130 is formed on the first dielectric layer 122 (step S160).
  • the electrode layer 130 may be formed on a portion of the first dielectric layer 122.
  • the electrode layer 130 may be formed using a conductive material.
  • the electrode layer 130 may be formed using tungsten (W).
  • a second dielectric film 124 is formed on the electrode layer 130 (step S170).
  • the second dielectric layer 124 may be formed on the remaining portion of the first dielectric layer 122 where the electrode layer 130 is not formed and on the electrode layer 130.
  • the second dielectric layer 124 may be formed on a part of the upper portion and the entire side surface of the base substrate 110.
  • the second dielectric layer 124 may be formed to substantially surround the side of the base substrate 110.
  • the second dielectric layer 124 may include a ceramic coating layer.
  • the ceramic coating layer may be formed of at least one of aluminum oxide (AlOx) and yttrium oxide (YOx).
  • the second dielectric layer 124 may be formed by a spray coating process using a spray coating powder including at least one of aluminum oxide and yttrium oxide.
  • the second dielectric layer 124 may include a single coating layer of amorphous or crystalline, or may be composed of multiple coating layers of amorphous and crystalline.
  • the second dielectric layer 124 may include a single crystalline coating layer or may include an amorphous and crystalline multiple coating layers.
  • the second dielectric layer 124 may be obtained by repeatedly performing a spray coating process.
  • a sealing process may be performed to fill pores included in the first and second dielectric layers 122 and 124.
  • This sealing can be performed using a sealing material containing a resin.
  • the sealing material may include a silicone-based acrylic resin.
  • the sealing process may be performed on both the first and second dielectric layers 122 and 124 after the first and second dielectric layers 122 and 124 are formed.
  • the sealing process may be separately performed after each formation of the first dielectric layer 122 and the second dielectric layer 124.
  • at least one first sealing treatment may be performed on the first dielectric layer 122
  • at least one second sealing treatment may be performed on the second dielectric layer 124.
  • the planarization step may be performed after forming the first dielectric layer 122.
  • the flattening step may be performed after the formation of the respective layers as necessary.
  • the connector 110 may be coupled to the base substrate 110 before forming the adhesive layer 140.
  • the connector 150 may be coupled to the base substrate 110.
  • FIG. 5 is a cross-sectional view illustrating an electrostatic chuck according to another exemplary embodiment of the present invention
  • FIG. 6 is an enlarged cross-sectional view of portion “B” of FIG. 5.
  • the electrostatic chuck 200 may include a base substrate 210, a dielectric layer 220, an electrode layer 230, a first adhesive layer 240, a second adhesive layer 260, and the like. .
  • the electrostatic chuck 200 may include a connector 250 connected to the electrode layer 230 through a portion of the base substrate 210, the first adhesive layer 240, the second adhesive layer 260, and the dielectric layer 220.
  • the dielectric layer 220 may be composed of a first dielectric layer 222 and a second dielectric layer 224.
  • the electrostatic chuck 200 illustrated in FIGS. 5 and 6 is substantially the same as or substantially the same as the electrostatic chuck 100 described with reference to FIGS. 1 and 2 except for the first and second adhesive layers 240 and 260. It can have a similar configuration.
  • the second adhesive layer 260 may be located between the base substrate 210 and the first adhesive layer 240. Since the second adhesive layer 260 may be disposed on the base substrate 210 before forming the first adhesive layer 240, the second adhesive layer 260 may be positioned between the base substrate 210 and the first adhesive layer 240. The second adhesive layer 260 may improve the adhesion stability between the base substrate 210 and the dielectric layer 220. In example embodiments, the second adhesive layer 260 disposed between the base substrate 210 and the first adhesive layer 240 substantially reduces the thermal stress generated between the base substrate 210 and the dielectric layer 220. Can act as a buffer.
  • the second adhesive layer 260 may be formed together with the first adhesive layer 240 when the thermal stress occurs due to a difference in thermal expansion coefficient between the base substrate 210 and the dielectric layer 220 in a high temperature environment. 120 may be peeled off or a crack may be generated in the dielectric layer 120.
  • the second adhesive layer 260 may have a thermal expansion rate between the thermal expansion rate of the base substrate 110 and the thermal expansion rate of the first adhesive layer 240.
  • the thermal expansion coefficient of the second adhesive layer 260 may be substantially larger than the thermal expansion coefficient of the first adhesive layer 240, and may have a thermal expansion coefficient that is substantially smaller than the thermal expansion coefficient of the base substrate 110.
  • the second adhesive layer 260 may include a metal layer.
  • the metal layer for the second adhesive layer 260 may include nickel (Ni), aluminum (Al), an alloy thereof, or the like.
  • the first adhesive layer 240 may be disposed between the second adhesive layer 260 and the dielectric layer 220.
  • the first adhesive layer 240 may have substantially the same or substantially similar characteristics as the adhesive layer 140 described with reference to FIGS. 1 and 2 except for the thickness thereof.
  • the sum of the thickness of the first adhesive layer 240 and the thickness of the second adhesive layer 260 may be about 40 ⁇ m to about 200 ⁇ m.
  • the first and second adhesive layers 240 and 260 are formed to have a thickness of less than about 20 ⁇ m, respectively, the first adhesive layer 240 and / or the second adhesive layer 260 is partially formed on the base substrate 210.
  • the unstable part may be generated, and thus, sufficient thermal stress buffering effect may not be obtained. That is, when the sum of the overall thicknesses of the first and second adhesive layers 240 and 260 is less than about 40 ⁇ m, the thermal stress between the base substrate 210 and the dielectric layer 220 may not be sufficiently buffered.
  • the connector 250 may be formed.
  • the possibility of cracking in a portion of the first adhesive layer 240 and / or the second adhesive layer 260 adjacent to may increase.
  • the total thickness of the first and second adhesive layers 240 and 260 may be about 40 ⁇ m to about 200 ⁇ m, and the first and second adhesive layers 240 and 260 may be at least about 20 ⁇ m, respectively. It may have a thickness of more than.
  • the connector 250 may have a configuration substantially the same as or substantially similar to the connector 150 described with reference to FIG. 3.
  • FIG. 7 is a process flowchart for explaining a method of manufacturing an electrostatic chuck in accordance with another exemplary embodiment of the present invention.
  • the manufacturing method of the electrostatic chuck illustrated in FIG. 7 is substantially the same as or similar to the manufacturing method of the electrostatic chuck described with reference to FIG. 6 except for the processes of forming the first and second adhesive layers 240 and 260.
  • the same reference numerals are used for the respective components of the electrostatic chuck as described with reference to FIGS. 5 and 6.
  • a connector 250 is provided separately (step S220).
  • the connector 250 is inserted into a predetermined position of the base base 210 (step S230).
  • the connector 250 is inserted into the base substrate 210 to be coupled. You may.
  • a second adhesive layer 260 is formed on the base substrate 210 (step S240).
  • the second adhesive layer 260 may be formed on the top surface of the base substrate 210 except for the portion where the connector 250 is located.
  • the second adhesive layer 260 may reduce the thermal stress between the base substrate 210 and the dielectric layer 220, thereby suppressing or preventing peeling or cracking of the dielectric layer 220.
  • the second adhesive layer 260 may include a metal layer.
  • the second adhesive layer 260 may be formed using nickel, aluminum, alloys thereof, or the like.
  • the first adhesive layer 240 is formed on the second adhesive layer 260 (step S250).
  • the first adhesive layer 240 may be formed on the top surface of the second adhesive layer 260 except for the portion where the connector 250 is located.
  • the first adhesive layer 240 may include a metal oxide layer.
  • the first adhesive layer 240 may be formed using titanium oxide (TiOx), zirconium oxide (ZrOx), or the like.
  • the first and second adhesive layers 240 and 260 may bond different types of material layers.
  • the first dielectric layer 222 formed on the first adhesive layer 240 may also include a ceramic coating layer.
  • the first adhesive layer 240 or the second adhesive layer 260 formed on the connector 250 may be the connector 250. Defects such as cracks may occur in the first dielectric layer 222 by reducing the bonding force between the first dielectric layer 222 and the first dielectric layer 222.
  • the first and second adhesive layers 240 and 260 may be formed on the upper surfaces of the second adhesive layer 240 and the base substrate 210 except for the portion where the connector 250 is positioned.
  • an electrode layer 230 is formed on the first dielectric film 222 (step S270).
  • a second dielectric film 224 is formed on the electrode layer 230 (step S280).
  • the adhesive strength between the base substrate 210 and the dielectric layer 220 may be improved by the first and second adhesive layers 240 and 260 formed between the base substrate 210 and the dielectric layer 220.
  • thermal stress generated due to a difference in thermal expansion coefficients of the base substrate 210 and the dielectric layer 220 in a high temperature environment may be buffered. Accordingly, the dielectric layer 220 may be peeled off from the base substrate 210 or a defect such as a crack may be prevented from occurring in the dielectric layer 220.
  • the electrostatic chuck may be classified into a unipolar type having one electrode and a bipolar type having two electrodes.
  • the unipolar type electrostatic chuck having one electrode has been described, but the present invention is not limited to the unipolar type electrostatic chuck, and the bipolar type electrostatic chuck is included in the scope of the present invention. You will understand.
  • the adhesive layer may improve the adhesive strength between the base substrate and the dielectric layer, and may buffer thermal stress between the base substrate and the dielectric layer. Therefore, due to the difference in thermal expansion coefficient between the base substrate and the dielectric layer under a high temperature environment, it is possible to greatly suppress or prevent the dielectric layer from being peeled from the base substrate or a defect such as a crack in the dielectric layer. As a result, the reliability of the electrostatic chuck can be improved, and the use stability of the electrostatic chuck can be improved under high temperature environment during the plasma process.
  • the adhesive layer may have excellent chemical resistance, it is possible to suppress the surface corrosion of the base substrate caused by the penetration of the plasma process gas during the plasma process, so that the electrostatic chuck can be used stably for a relatively long time. Can be.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)

Abstract

정전 척은 베이스 기재와, 베이스 기재 상에 배치된 유전층, 유전층 내에 배치되고 정전기력을 발생시키는 전극층, 베이스 기재와 유전층 사이에 배치되고, 유전층의 열팽창 계수와 차이가 약 1.4× 10-6/℃ 내지 약 5.5× 10-6/℃ 정도인 열팽창 계수를 갖는 접착층을 포함할 수 있다. 접착층이 베이스 기재와 유전층 사이의 열팽창률 차이로 인한 열응력을 억제할 수 있으므로, 정전 척의 신뢰성 및 안정성을 향상시킬 수 있다.

Description

정전 척
본 발명은 정전 척에 관한 것으로서, 보다 상세하게는 플라즈마를 이용하는 반도체 제조 과정에서 기판을 흡착 지지할 수 있는 정전 척에 관한 것이다.
반도체 제조 장치들 중에서 플라즈마 처리 장치에 있어서, 공정 챔버 내부에 배치되는 기판 지지 부재 상에 반도체 기판을 고정한 상태에서 공정 가스를 플라즈마 상태로 변환하여 상기 반도체 기판에 대한 처리를 수행한다. 예를 들면, 상기 기판 지지 부재로는 정전기력을 이용하여 상기 반도체 기판을 고정할 수 있는 정전 척을 들 수 있다.
내부에 전극이 매립되어 있는 유전층이 베이스 기재 상에 구비되는 종래의 정전 척에 있어서, 상기 전극으로 전압을 인가하여 상기 유전층 상에 정전기력을 형성함으로써, 상기 유전층 상에 놓여지는 반도체 기판을 정전 흡착하여 고정한다. 여기서, 종래의 플라즈마 처리 장치에 사용되는 정전 척의 경우, 플라즈마 상태의 공정 가스에 의해 식각되는 것을 방지하기 위하여 용사 코팅층을 이용하여 유전체를 형성한다. 이러한 정전 척에 대한 예는 한국 등록 특허 제510572호에 개시되어 있다.
종래의 정전 척에 있어서, 반도체 기판의 처리 과정 동안 또는 상기 정전 척을 이용한 플라즈마 공정 동안에 고온의 환경에 노출되어 열팽창을 일으키지만, 상기 베이스 기재와 상기 유전층의 열팽창률이 서로 다르기 때문에 상기 유전층이 상기 베이스 기재로부터 박리되거나, 상기 유전층 내부에 크랙(crack)이 발생되는 문제점들이 있다. 상기 베이스 기재와 상기 유전층의 열팽창률 차이에 기인하는 문제점들을 개선하기 위하여, 베이스 기재와 유전층 사이에 열응력을 완충하기 위한 금속층을 형성하는 방법이 제시되었다. 예를 들면, 상기 베이스 기재와 상기 유전층 사이에 배치되는 금속층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 등을 포함할 수 있다. 그러나, 이러한 금속층은 상기 베이스 기재와 상기 유전층의 열팽창률 차이에 기인하는 열응력을 완전하게 완충시키기 어렵다. 이에 따라, 상기 베이스 기재와 상기 유전층 사이에 금속층을 형성하더라도, 상기 베이스 기재와 상기 유전층의 열팽창률 차이에 따른 문제들이 여전히 발생된다.
따라서 본 발명의 목적은 고온 환경에서 베이스 기재와 유전층의 열팽창률 차이로 인한 유전층의 박리 또는 유전층 내부의 크랙 발생을 억제할 수 있는 정전 척을 제공하는 것이다.
상술한 과제를 달성하기 위하여, 예시적인 실시예들에 따른 정전 척은 베이스 기재, 상기 베이스 기재 상에 배치되는 유전층, 상기 유전층의 내부에 배치되고 정전기력을 발생시키는 전극층, 상기 베이스 기재와 상기 유전층 사이에 배치되는 접착층을 포함할 수 있다. 여기서, 상기 유전층의 열팽창 계수와 상기 접착층의 열팽창 계수의 차이는 약 1.4× 10-6/℃ 내지 약 5.5× 10-6/℃ 정도가 될 수 있다.
예시적인 실시예들에 있어서, 상기 접착층은 금속 산화물을 포함할 수 있다. 예를 들면, 상기 접착층은 티타늄산화물(TiOx) 또는 지르코늄산화물(ZrOx)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접착층은 티타늄(Ti), 티타늄 산화물(TiOx) 또는 지르코늄산화물(ZrOx)의 분말 또는 선형 재료를 이용한 코팅층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접착층은 약 20 ㎛ 내지 약 200㎛ 정도의 두께 및 약 3㎛ 내지 약 8㎛ 정도의 표면 조도(Ra)를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기재와 상기 접착층 사이에는 제2 접착층이 추가적으로 배치될 수 있다. 이 경우, 상기 제2 접착층은 상기 베이스 기재의 열팽창 계수 보다는 실질적으로 작고 상기 접착층의 열팽창 계수보다는 실질적으로 큰 열팽창 계수를 갖는 금속 합금을 포함할 수 있다. 예를 들면, 상기 제2 접착층은 니켈(Ni), 알루미늄(Al), 이들의 합금 등을 포함할 수 있다. 예를 들면, 상기 접착층의 두께와 상기 제2 접착층의 두께의 합은 약 40㎛ 내지 약 200㎛ 정도가 될 수 있다.
예시적인 실시예들에 있어서, 상기 유전층은 상기 전극층의 하부에 배치되는 제1 유전막과 상기 전극층의 상부에 배치되는 제2 유전막을 포함할 수 있다. 여기서, 상기 제2 유전막은 상기 베이스 기재의 측면과 상기 베이스 기재의 상면 일부를 실질적으로 커버할 수 있다. 예를 들면, 상기 제1 유전막 및 상기 제2 유전막은 각기 알루미늄 산화물(AlOx) 및 이트륨 산화물(YOx) 중에서 적어도 하나를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기재, 상기 접착층 및 상기 유전층의 일부를 관통하여 상기 전극층에 접촉되는 커넥터가 추가적으로 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전 척에 있어서, 상기 접착층이 베이스 기재와 유전층 사이의 접착 강도를 향상시킬 수 있으며, 상기 베이스 기재와 상기 유전층 사이의 열응력을 완충시킬 수 있다. 이에 따라, 고온의 환경 하에서 상기 베이스 기재와 상기 유전층 열팽창률 차이로 인하여 상기 베이스 기재로부터 상기 유전층이 박리되거나, 상기 유전층 내에 크랙과 같은 결함이 발생되는 것을 크게 억제하거나 방지할 수 있다. 그 결과, 상기 정전 척의 신뢰성을 향상시킬 수 있고, 플라즈마 공정 동안 고온의 환경 하에서 상기 정전 척의 사용 안정성을 개선할 수 있다. 또한, 상기 접착층이 우수한 내화학성을 가질 수 있기 때문에, 상기 플라즈마 공정 동안에 플라즈마 공정 가스의 침투로 인해 야기되는 상기 베이스 기재의 표면 부식을 억제할 있으므로, 상기 정전 척을 상대적으로 긴 시간 동안 안정적으로 사용할 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 정전 척을 나타내는 단면도이다.
도 2는 도 1의 "A" 부분을 확대한 단면도이다.
도 3a는 본 발명의 예시적인 실시예들에 따라 접착층을 20㎛ 이하의 두께로 형성한 경우의 전자 현미경 사진이다.
도 3b는 본 발명의 예시적인 실시예들에 따라 접착층의 표면 조도에 따른 접착 강도를 나타내는 그래프이다.
도 4는 본 발명의 예시적인 실시예들에 따른 정전 척의 제조 방법을 설명하기 위한 공정 흐름도이다.
도 5는 본 발명의 다른 예시적인 실시예들에 따른 정전 척을 나타내는 단면도이다.
도 6은 도 5의 "B" 부분을 확대한 단면도이다.
도 7은 본 발명의 다른 예시적인 실시예들에 따른 정전 척의 제조 방법을 설명하기 위한 공정 흐름도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들에 따른 정전 척 및 그 제조 방법에 대하여 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면들에 있어서, 유사한 참조 부호들을 유사한 구성 요소들에 대해 사용한다. 첨부된 도면들에 있어서, 구조물들의 치수는 발명의 명확성을 기하기 위해 실제보다 확대하거나, 개략적인 구성을 설명하기 위하여 실제보다 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들이 이러한 용어들에 의해 한정되어는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용되는 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 예시적인 실시예들에 따른 정전 척을 나타내는 단면도이고, 도 2는 도 1의 "A" 부분을 확대한 단면도이다.
도 1 및 도 2를 참조하면, 정전 척(100)은 베이스 기재(110), 유전층(120), 전극층(130), 접착층(140) 등을 포함할 수 있다.
정전 척(100)은 베이스 기재(110), 접착층(140) 및 유전층(120)의 일부를 관통하여 전극층(130)에 전기적으로 연결되는 커넥터(150)를 포함할 수 있다.
베이스 기재(110)는 실질적으로 평판의 형상 또는 실질적으로 실린더의 형상을 가질 수 있다. 이 경우, 베이스 기재(110)는 흡착되는 대상물(예를 들면, 기판)의 사이즈에 상응하는 크기를 가질 수 있다. 예를 들면, 베이스 기재(110)는 반도체 장치 또는 평판 표시 장치를 제조하기 위한 기판(도시되지 않음)과 실질적으로 동일한 크기를 가지거나, 상기 기판에 비하여 실질적으로 큰 크기를 가질 수 있다. 베이스 기재(110)는 상기 기판이 놓여지는 스테이지를 포함할 수 있으며, 상기 스테이지가 위치하는 영역이 주변의 영역보다 실질적으로 높게 배치될 수 있다. 즉, 베이스 기재(100)는 상기 스테이지에 인접하는 단차를 포함할 수 있다. 예시적인 실시예들에 있어서, 베이스 기재(110)는 금속을 포함할 수 있다. 예를 들면, 베이스 기재(110)는 알루미늄(Al)으로 구성될 수 있다. 다른 예시적인 실시예들에 따르면, 베이스 기재(110)는 그 표면상에 형성되는 금속 코팅층을 포함할 수 있다.
유전층(120)은 베이스 기재(110) 상에 형성된다. 예시적인 실시예들에 있어서, 유전층(120)은 실질적으로 베이스 기재(110) 상에 직접 형성되지 않을 수 있다. 예를 들면, 유전층(120)은 베이스 기재(110) 상에 위치하는 접착층(140) 상에 배치될 수 있다. 즉, 유전층(120)과 베이스 기재(110) 사이에 접착층(140)이 배치될 수 있다. 유전층(120)은 세라믹 코팅층을 포함할 수 있다. 예를 들면, 유전층(120)은 용사 코팅 공정에 의해 형성되는 용사 코팅층을 포함할 수 있다. 이 경우, 유전층(120)은 알루미늄산화물(AlOx) 및 이트륨산화물(YOx) 중에서 적어도 하나를 포함하는 용사 코팅용 분말을 이용하여 형성되는 용사 코팅층을 포함할 수 있다. 유전층(120) 상에는 처리 대상물인 상기 기판이 놓여질 수 있다.
유전층(120)의 내부에는 전극층(130)이 매립될 수 있다. 유전층(120)은 매립된 전극층(130)을 기준으로 전극층(130)의 하부에 위치하는 제1 유전막(122)과 전극층(130)의 상부에 위치하는 제2 유전막(124)으로 구분할 수 있다. 예시적인 실시예들에 있어서, 유전층(120)은 전극층(130)을 개재하여 제1 유전막(122)과 제2 유전막(124)을 순차적으로 적층하여 형성될 수 있다. 예를 들면, 베이스 기재(110) 상에 제1 유전막(122)을 형성하고, 제1 유전막(122) 상에 전극층(130)을 형성한 후에, 전극층(130) 상에 제2 유전막(124)을 형성함으로써, 전극층(130)이 매립된 유전층(120)을 수득할 수 있다. 제1 유전막(122)은 접착층(140)이 위치하는 베이스 기재(110)의 상면에 형성될 수 있으며, 제2 유전막(124)은 제1 유전막(122) 상에 형성된 전극층(130)을 감싸도록 형성될 수 있다. 또한, 제2 유전막(124)은 제1 유전막(122) 및 베이스 기재(110)의 측면들을 커버할 수 있다. 이 경우, 제2 유전막(124)은 제1 유전막(122)에 인접하는 베이스 기재(110)의 상면을 커버할 수 있다. 예시적인 실시예들에 따르면, 제2 유전막(124)이 베이스 기재(110) 및 제1 유전막(122)의 측면들을 완전히 커버함으로써, 정전 척(100)의 구성 부재들이 플라즈마 가스에 의해 손상되는 것을 방지할 수 있다.
예시적인 실시예들에 따르면, 제1 및 제2 유전막(122, 124)은 각기 단층 구조를 가질 수 있다. 예를 들면, 제1 및 제2 유전막(122, 124)은 각기 비정질의 용사 코팅막 또는 결정질의 용사 코팅막으로 구성될 수 있다. 이와는 달리, 제1 및 제2 유전막(122, 124)은 각기 비정질의 용사 코팅막 및 결정질의 용사 코팅막을 포함하는 다층 구조를 가질 수도 있다.
제1 유전막(122)은 베이스 기재(110)와 전극층(130) 사이에 배치될 수 있으며, 베이스 기재(110)와 전극층(130)을 절연시키는 역할을 수행할 수 있다. 제1 유전막(122)은 유전율 측면 보다는 우수한 절연 특성이 요구되므로, 상대적으로 높은 체적 저항을 가지는 물질을 포함할 수 있다. 예를 들면, 제1 유전막(122)은 결정질의 용사 코팅막과 비정질의 용사 코팅막을 포함하는 다층 구조를 가질 수 있다. 한편, 제1 유전막(122)이 단층 구조를 가질 경우, 제1 유전막(122)은 결정질의 용사 코팅막 보다는 상대적으로 체적 저항이 높은 비정질의 용사 코팅막을 포함할 수 있다.
다시 도 1 및 도 2를 참조하면, 제2 유전막(124)의 상에는 상기 기판이 위치할 수 있다. 제2 유전막(124)은 전극층(130)과 상기 기판 사이에서 유전체의 역할을 수행할 수 있다. 제2 유전막(124)은 소정의 정전기력 형성에 필요한 유전율을 가질 수 있으며, 아킹 발생을 억제하기 위하여 소정의 값 이상의 절연성을 가질 수 있다. 비정질의 용사 코팅막은 체적 저항이 상대적으로 높기 때문에 우수한 절연 특성을 갖지만, 유전율이 낮기 때문에 정전기력 형성에 필요한 유전율을 용이하게 확보하지 못할 수 있다. 따라서, 제2 유전막(124)은 결정질의 용사 코팅막을 포함하는 단층 구조, 또는 결정질의 용사 코팅막 및 비정질의 용사 코팅막을 포함하는 다층 구조를 가질 수 있다.
전극층(130)은 유전층(120)의 내부에 배치될 수 있다. 예시적인 실시예들에 있어서, 전극층(130)은 유전층(120) 내에 매립될 수 있다. 전술한 바와 같이, 전극층(130)은 제1 유전막(122)과 제2 유전막(124) 사이에 배치될 수 있다. 예를 들면, 전극층(130)은 제1 유전막(122)의 상면의 일부 상에 형성될 수 있다. 전극층(130)은 정전기력의 발생을 위하여 제공될 수 있다. 즉, 전극층(130)은 제2 유전막(124)을 이용하여 유전층(120)의 상면에 정전기력을 발생시킬 수 있다. 이러한 정전기력에 의해 유전층(120) 상에 상기 기판이 흡착되어 고정될 수 있다.
전극층(130)은 도전성 물질로 구성될 수 있다. 예를 들면, 전극층(130)을 구성하는 도전성 물질은 텅스텐(W)을 포함할 수 있다. 또한, 전극층(130)은 용사 코팅 공정을 이용하여 형성될 수 있다. 이와는 달리, 전극층(130)은 스크린 인쇄 공정을 이용하여 형성될 수도 있다.
전극층(130)은 약 30㎛ 내지 약 50㎛ 정도의 두께를 가질 수 있다. 전극층(130)의 두께가 약 30㎛ 미만일 경우, 전극층(130)의 기공률이나 기타 결함들로 인하여 전극층(130)의 저항이 증가하게 되며, 이러한 저항의 증가에 따라 상기 기판의 정전 흡착력이 저하될 수 있다. 한편, 전극층(130)의 두께가 약 50㎛를 초과할 경우, 전극층(130)에 과전류가 흘러 아킹(arcking) 현상이 발생될 수 있다. 이에 따라, 전극층(130)은 약 30㎛ 내지 약 50㎛의 범위의 두께를 가지는 것이 바람직하다.
전극층(130)은 상기 정전기력을 형성하기 위하여 외부로부터 고전압을 인가 받을 수 있다. 이 경우, 전극층(130)에는 커넥터(150)를 통해서 고전압이 인가될 수 있다.
도 1에 도시한 바와 같이, 커넥터(150)는 베이스 기재(110), 제1 유전막(122) 및 접착층(140)을 통과하여 전극층(130)에 접촉될 수 있다. 커넥터(150)는 외부의 전원(도시되지 않음)으로부터 제공되는 고전압을 전극층(130)으로 전달할 수 있다. 도시하지는 않았지만, 커넥터(150)는 도전성 물질로 구성될 수 있으며, 고전압이 인가되는 단자와 이와 같은 단자의 절연을 위한 절연 부재를 포함할 수 있다.
다시 도 1 및 도 2를 참조하면, 접착층(140)은 베이스 기재(110)와 유전층(120) 사이에 배치될 수 있다. 예시적인 실시예들에 있어서, 유전층(120)을 형성하기 전에 베이스 기재(110) 상에 접착층(140)을 배치함으로써, 접착층(140)이 베이스 기재(110)와 유전층(120) 사이에 개재될 수 있다. 접착층(140)은 유전층(120)을 베이스 기재(110)에 접착시킬 수 있다. 또한, 접착층(140)은 고온의 환경에서 베이스 기재(110)와 유전층(120)의 열팽창률 차이로 인해 유전층(120)이 베이스 기재(110)로부터 박리되거나, 유전층(120) 내에 크랙이 발생하는 현상을 억제할 수 있다. 접착층(140)이 베이스 기재(110)와 유전층(120) 사이에 배치되기 때문에, 베이스 기재(110)와 유전층(120)의 열팽창률 차이에 인해 발생되는 열응력을 완충시킬 수 있다. 이러한 점들을 고려하여, 접착층(140)은 베이스 기재(110)의 열팽창률과 유전층(120)의 열팽창률의 사이의 열팽창률을 가질 수 있다. 예를 들면, 접착층(140)은 유전층(120)의 열팽창 계수보다 실질적으로 크고, 베이스 기재(110)의 열팽창 계수보다 실질적으로 작은 열팽창 계수를 수 있다. 여기서, 접착층(140)에 대한 열팽창 계수의 실질적인 비교 대상은 제1 유전막(122)일 수 있다.
예시적인 실시예들에 따르면, 접착층(140)의 열팽창 계수와 제1 유전막(122)의 열팽창 계수의 차이는 약 1.4× 10-6/℃ 내지 약 5.5× 10-6/℃ 정도의 범위가 될 수 있다. 접착층(140)과 제1 유전막(122)의 열팽창 계수의 차이는 접착층(140)과 베이스 기재(110)의 열팽창 계수의 차이보다 실질적으로 작을 수 있다. 접착층(140)은 제1 유전막(122) 보다는 크고 베이스 기재(110) 보다는 작은 열팽창 계수를 가질 수 있으므로, 실질적으로 접착층(140)의 열팽창 계수는 제1 유전막(122)의 열팽창 계수보다 약 1.4× 10-6/℃ 내지 약 5.5× 10-6/℃ 정도 클 수 있다. 접착층(140)의 열팽창 계수와 제1 유전막(122)과 열팽창 계수의 차이가 약 5.5× 10-6/℃를 초과할 경우, 베이스 기재(110)의 열팽창률과 유전층(120)의 열팽창률 차이에 기인하는 열응력을 효과적으로 완충하지 못할 수 있다. 한편, 접착층(140)의 열팽창 계수와 제1 유전막(122)과 열팽창 계수의 차이가 약 1.4× 10-6/℃ 보다 작을 경우에도, 베이스 기재(110)의 열팽창률과 유전층(120)의 열팽창률 차이에 기인하는 열응력을 효과적으로 완충시키지 못할 수 있다. 그 결과, 유전층(120)이 베이스 기재(110)로부터 박리되거나 유전층(120) 내부에 크랙과 같은 결함이 발생될 수 있다.
예시적인 실시예들에 있어서, 접착층(140)은 금속 산화물층을 포함할 수 있다. 상기 금속 산화물층의 예로서는 티타늄 산화물(TiOx)층을 들 수 있다. 이러한 티타늄 산화물층은 티타늄(Ti) 또는 티타늄산화물(TiOx) 분말을 이용하거나, 티타늄 또는 티타늄 산화물 선형 재료를 이용한 코팅층을 포함할 수 있다. 예를 들면, 상기 티타늄 산화물층은 티타늄 또는 티타늄 산화물 분말을 이용하는 용사 코팅 공정을 통해 형성될 수 있다. 이와는 달리, 상기 티타늄 산화물층은 티타늄 또는 티타늄 산화물 선형 재료를 이용하는 아크 스프레이 코팅 공정을 통해 형성될 수도 있다. 여기서, 상기 티타늄 산화물층은 약 8.2× 10-6/℃ 내지 약 11.0× 10-6/℃ 정도의 열팽창 계수를 가질 수 있다. 다른 예시적인 실시예들에 따르면, 상기 금속 산화물층은 지르코늄 산화물(ZrOx)층을 포함할 수 있다. 이 경우, 상기 지르코늄 산화물층은 지르코늄 산화물 분말 또는 선형 재료를 이용한 코팅층을 포함할 수 있다. 상기 지르코늄 산화물층은 지르코늄 산화물 분말 또는 선형 재료를 사용하는 용사 코팅 공정을 통해 형성될 수 있다. 예를 들면, 상기 지르코늄 산화물층은 약 9.0× 10-6/℃ 정도의 열팽창 계수를 가질 수 있다.
예시적인 실시예들에 있어서, 접착층(140)은 약 21.9Js-1M-1 정도의 열전도도를 가질 수 있다. 접착층(140)이 상대적으로 낮은 열전도도를 가질 경우, 베이스 기재(110)와 유전층(120) 사이의 열전달이 감소될 수 있으며, 이에 따라 베이스 기재(110)와 유전층(120) 사이에 발생되는 열응력이 감소될 수 있다. 그 결과, 베이스 기재(110)와 유전층(120) 사이의 열응력 감소로 인해 베이스 기재(110)로부터 유전층(120)이 박리되거나, 유전층(120) 내부에 크랙과 같은 결함이 발생되는 것을 방지하거나 억제할 수 있다.
접착층(140)은 약 2.34MSm-1 정도의 전기 전도도를 가질 수 있다. 접착층(140)이 상대적으로 낮은 전기 전도도를 가질 경우, 전극층(130)으로부터의 누설 전류(leakage current) 발생이 감소될 수 있으며, 이러한 누설 전류의 감소에 의해 아킹 현상이 발생하는 것을 억제하거나 방지할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 접착층(140)은 베이스 기재(110)와 유전층(120) 사이의 열응력 완충을 위하여 배치되는 종래의 금속층과 비교하여 보다 효과적이다. 예를 들면, 종래의 베이스 기재와 유전층 사이의 열응력 완충을 위하여 배치되는 금속층은 대체로 니켈-알루미늄(Ni-Al) 합금을 포함한다. 이와 같은 니켈-알루미늄) 합금으로 구성된 종래의 금속층은 약 13.2× 10-6/℃ 내지 약 13.6× 10-6/℃ 정도의 열팽창 계수를 가질 수 있다. 종래의 니켈-알루미늄 금속층은 상기 유전층과 열팽창 계수의 차이가 약 5.5× 10-6/℃를 초과하므로, 상기 베이스 기재와 상기 유전체 사이의 열응력을 충분히 완충시키기 어려우며, 상기 유전층의 박리 방지 또는 크랙 발생의 방지를 효과적으로 수행하기 어렵다. 또한, 니켈-알루미늄 합금으로 구성된 종래의 금속층은 약 90.7Js-1M-1 정도의 열전도도와 약 14.3MSm-1 정도의 전기 전도도를 가진다. 본 발명의 예시적인 실시예들에 따라 금속 산화물층으로 구성된 접착층(140)과 종래의 금속층을 비교할 경우, 접착층(140)은 종래의 금속층에 비하여 상대적으로 낮은 열팽창 계수를 가지므로, 베이스 기재(110)와 유전층(120) 사이의 열응력을 보다 효율적으로 완충시킬 수 있다. 또한, 예시적인 실시예들에 따른 접착층(140)은 종래의 금속층에 비하여 상대적으로 낮은 열전도도를 가지므로, 베이스 기재(110)와 유전층(120) 사이의 열 전달량이 감소되어 상기 열응력이 보다 감소될 수 있다. 더욱이, 접착층(140)은 종래의 금속층에 비하여 상대적으로 낮은 전기 전도도를 가지기 때문에, 베이스 기재(110)와 유전층(120) 사이의 누설 전류가 감소되어 아킹 현상이 발생하는 것을 방지할 수 있다. 즉, 예시적인 실시예들에 따른 접착층(140)은 종래의 금속층에 비하여 상대적으로 낮은 열팽창 계수, 낮은 열전도도, 낮은 전기 전도도 등의 향상된 특성들을 가질 수 있으므로 종래의 금속층에 비하여 베이스 기재(110)와 유전층(120) 사이의 열응력 완충 및 아킹 방지에 있어서 보다 효과적일 수 있다.
도 3a는 본 발명의 예시적인 실시예들에 따라 접착층을 약 20㎛ 미만의 두께로 형성한 경우의 확대 사진이다.
도 3a를 참조하면, 접착층(140)은 약 20㎛ 내지 약 200㎛ 정도의 두께를 가질 수 있다. 접착층(140)의 두께가 약 20㎛ 미만일 경우, 도 3a에 도시한 바와 같이 베이스 기재(110) 상에 접착층(140)이 부분적으로 형성되는 않는 영역이 발생될 수 있다. 또한, 베이스 기재(110)와 유전층(120) 사이의 충분한 열응력 완충 효과를 확보하기 어려울 수 있으므로, 유전층(120)의 박리 및 내부 크랙의 발생을 효과적으로 억제하기 어려울 수 있다. 한편, 접착층(140)의 두께가 약 200㎛를 초과할 경우, 커넥터(150)가 위치하는 부분의 단차로 인해 커넥터(150)에 인접하는 유전층(120)의 일부에 크랙이 발생할 가능성이 높아질 수 있다. 이를 고려하여, 접착층(140)은 약 20㎛ 내지 약 200㎛ 두께를 가질 수 있다. 일 실시예에 있어서, 접착층(140)은 베이스 기재(110)와 유전층(120) 사이의 충분한 열응력 완충 효과를 확보하도록 약 40㎛ 내지 약 60㎛ 정도의 두께를 가질 수 있다.
도 3b는 본 발명의 예시적인 실시예들에 따른 접착층의 표면 조도에 따른 접착 강도를 나타내는 그래프이다.
도 3b를 참조하면, 접착층(140)은 소정의 접착 강도를 확보하기 위하여 약 3㎛ 내지 약 8㎛ 정도의 조면 조도(Ra)를 가질 수 있다. 접착층(140)의 표면 조도(Ra)가 약 3㎛ 미만일 경우, 접착층(140)이 안정적인 접착 강도를 가지기 어려울 수 있다. 접착층(140)의 표면 조도(Ra)가 약 8㎛를 초과할 경우, 접착층(140) 안정적인 접착 강도는 확보할 수 있지만, 이러한 표면 조도 형성 동안에 발생되는 기공(pore), 크랙 등의 내부 결함들 증가로 인하여 접착층(140)이 베이스 기재(110)로부터 박리될 가능성이 증가할 수 있다. 이에 따라, 접착층(140)은 약 3㎛ 내지 약 8㎛ 정도의 표면 조도(Ra)를 가질 수 있다. 일 실시예에 있어서, 적절한 접착 강도를 확보하기 위하여, 접착층(140)의 표면 조도(Ra)는 약 5㎛ 내지 약 7㎛ 정도가 될 수 있다.
예시적인 실시예들에 있어서, 접착층(140)은 상대적으로 우수한 내화학성을 가질 수 있다. 정전 척(100)을 사용하는 플라즈마 공정 동안에 플라즈마 공정 가스의 침투로 인하여 베이스 기재(110)의 표면에 부식이 발생될 수 있으며, 이러한 표면의 부식으로 인해 유전층(120)의 접착 강도의 저하가 야기될 수 있다. 그러나, 접착층(140)이 우수한 내화학성을 가짐에 따라 베이스 기재(110)의 표면 부식을 억제할 수 있으며, 동시에 접착층(140)의 접착 강도의 저하를 방지할 수 있다.
예시적인 실시예들에 따른 접착층(140)은 접착 강도 시험 규격 ASTM D4541-02를 기준으로 약 15MPa 내지 약 17MPa 정도의 접착 강도를 가질 수 있다. 또한, 열충격 크랙 발생 시험을 기준으로 크랙의 발생 온도는 약 110℃ 내지 약 120℃ 정도가 될 수 있다. 열충격 크랙 발생 시험 시편의 크기는 약 1500× 1500× 45㎜ 정도이다. 종래에 열응력 완충을 위하여 사용되는 금속층이 약 15MPa 내지 약 17MPa 정도의 접착 강도와 약 80℃ 내지 약 90℃의 크랙 발생 온도를 가지는 점에 비하여, 접착층(140)은 보다 향상된 접착 강도와 크랙 발생 온도를 가질 수 있다. 즉, 접착층(140)이 우수한 접착 강도를 갖고, 높은 크랙 발생 온도를 가기 때문에, 베이스 기재(110)와 유전층(120) 사이의 열응력으로 인한 유전층(120)의 박리와 내부 크랙 발생을 방지하거나 억제할 수 있다.
이하, 본 발명의 예시적인 실시예들에 따른 정전 척의 제조 방법에 대하여 설명한다.
도 4는 본 발명의 예시적인 실시예들에 따른 정전 척의 제조 방법을 설명하기 위한 공정 흐름도이다. 도 4에 예시한 정전 척의 제조 방법에 있어서, 정전 척의 각 구성 요소들에 대해서는 도 1 및 도 2를 참조하여 설명한 정전 척의 구성 요소들과 동일한 참조 부호들을 사용한다.
도 4를 참조하면, 먼저 베이스 기재(110)가 제공된다(단계 S110). 베이스 기재(110)는 실질적으로 평판의 형상 또는 실질적으로 실린더의 형상을 가질 수 있다. 이 경우, 베이스 기재(110)에는 커넥터(150)의 삽입을 위한 관통 홀이 제공될 수 있다.
한편, 커넥터(150)가 제공된다(단계 S120). 커넥터(150)는 베이스 기재(110)와는 별도로 제공될 수 있다. 도시하지는 않았지만, 커넥터(150)는 단자 주변에 형성된 절연 부재와 상기 절연 부재의 일부 상에 형성되는 열응력 완충을 위한 버퍼층을 구비할 수 있다. 상기 절연 부재는 유전층(120)과 실질적으로 유사한 물질을 포함할 수 있다. 예를 들면, 상기 절연 부재는 세라믹 코팅층을 포함할 수 있다. 여기서, 상기 절연 부재는 용사 코팅 공정에 의해 수득될 수 있는 용사 코팅층을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 절연 부재는 알루미늄 산화물(AlOx) 및 이트륨 산화물(YOx) 중에서 적어도 하나를 포함하는 용사 코팅용 분말을 이용하여 형성된 용사 코팅층을 포함할 수 있다.
베이스 기재(110)와 커넥터(150)를 제공한 후에, 베이스 기재(110)에 형성된 커넥터(150)의 삽입을 위한 관통 홀에 커넥터(150)를 삽입한다(단계 S130). 이에 따라, 커넥터(150)가 베이스 기재(110)의 원하는 위치에 배치될 수 있다.
커넥터(150)가 위치하는 부분을 제외한 베이스 기재(110)의 상면 상에 접착층(140)을 형성한다(단계 S140). 접착층(140)은 서로 다른 종류의 물질들을 포함하는 구성 요소들을 결합시킬 수 있다. 커넥터(150)의 절연 부재는 전술한 바와 같이 세라믹 코팅층을 포함할 수 있으며, 베이스 기재(110) 상에 형성되는 제1 유전막(122)도 세라믹 코팅막을 포함할 수 있기 때문에, 커텍터(150)의 외측과 제1 유전막(122)은 실질적으로 동일한 물질들로 구성될 수 있다. 이 경우, 커넥터(150) 상에 형성되는 접착층(140)에 의해 커넥터(150)와 제1 유전막(122) 사이의 접합력이 감소될 수 있으며, 이에 따라 제1 유전막(122)에 크랙과 같은 결함이 발생될 수 있다. 따라서, 접착층(140)은 커넥터(150)가 위치하는 부분을 제외한 베이스 기재(110)의 상면 상에 형성될 수 있다.
접착층(140)은 베이스 기재(110)와 제1 유전막(120)의 접착 강도를 향상시킬 수 있으며, 열응력에 의한 제1 유전막(120)의 손상을 방지하는 역할을 수행할 수 있다. 예시적인 실시예들에 있어서, 접착층(140)은 금속 산화물층을 포함할 수 있다. 예를 들면, 접착층(140)은 티타늄 산화물(TiOx)로 구성될 수 있다. 이러한 접착층(140)은 티타늄(Ti) 또는 티타늄산화물 분말을 이용하거나, 티타늄 또는 티타늄산화물 선형 재료를 이용하는 코팅 공정을 통해 수득될 수 있다. 이와는 달리, 접착층(140)은 지르코늄 산화물(ZrOx)을 포함할 수도 있다. 이와 같은 접착층(140)은 지르코늄산화물 분말 또는 선형 재료를 이용하는 코팅 공정을 통해 수득될 수 있다. 예를 들면, 접착층(140)을 형성하기 위한 코팅 공정은 용사 코팅 공정을 포함할 수 있다.
접착층(140)의 형성 후에, 베이스 기재(110) 상에 제1 유전막(122)을 형성한다(단계 S150). 제1 유전막(122)은 베이스 기재(110)의 상면의 일부 상에 형성될 수 있다. 제1 유전막(122)은 세라믹 코팅막을 포함할 수 있다. 예를 들면, 제1 유전막(122)은 알루미늄 산화물(AlOx) 및 이트륨 산화물(YOx) 중 적어도 하나를 포함할 수 있다. 또한, 제1 유전막(122)은 알루미늄산화물 및 이트륨산화물 중 적어도 하나를 포함하는 용사 코팅용 분말을 이용하는 용사 코팅 공정을 통해 수득될 수 있다.
예시적인 실시예들에 있어서, 제1 유전막(122)은 단일 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 제1 유전막(122)은 비정질 또는 결정질의 단일 코팅막으로 구성되거나, 비정질 및 결정질의 다중 코팅막들로 이루어질 수 있다. 바람직하게는, 제1 유전막(122)은 비정질의 단일 코팅막 또는 비정질 및 결정질의 다중 코팅막들을 포함할 수 있다. 제1 유전막(122)이 다층 구조를 가질 경우, 용사 코팅 공정을 반복적으로 수행하여 제1 유전막(122)을 수득할 수 있다.
다른 예시적인 실시예들에 따르면, 제1 유전막(122)을 형성한 후, 제1 유전막(122)에 대한 평탄도 조절 공정을 수행할 수 있다. 또한, 제1 유전막(122)에 대하여 상기 평탄도 조절 공정을 수행하면서 커넥터(150)가 후속하여 형성되는 전극층(130)과 접촉될 수 있도록 커넥터(150)의 접촉 부분(예를 들면, 상단부)을 노출시킬 수 있다.
제1 유전막(122) 상에 전극층(130)을 형성한다(단계 S160). 전극층(130)은 제1 유전막(122)의 일부 상에 형성될 수 있다. 전극층(130)은 도전성 물질을 사용하여 형성될 수 있다. 예를 들면, 전극층(130)은 텅스텐(W)을 사용하여 형성될 수 있다.
전극층(130)의 형성 후에, 전극층(130) 상에 제2 유전막(124)을 형성한다(단계 S170). 제2 유전막(124)은 전극층(130)이 형성되지 않은 제1 유전막(122)의 나머지 부분 및 전극층(130)의 상에 형성될 수 있다. 또한, 제2 유전막(124)은 베이스 기재(110)의 상부의 일부와 전체 측면 상에 형성될 수 있다. 예를 들면, 제2 유전막(124)은 베이스 기재(110)의 측면을 실질적으로 둘러싸도록 형성될 수 있다. 제2 유전막(124)은 세라믹 코팅막을 포함할 수 있다. 여기서, 상기 세라믹 코팅막은 알루미늄 산화물(AlOx) 및 이트륨 산화물(YOx) 중에서 적어도 하나로 이루어질 수 있다. 예를 들면, 제2 유전막(124)은 알루미늄 산화물 및 이트륨 산화물 중에서 적어도 하나를 포함하는 용사 코팅용 분말을 이용하는 용사 코팅 공정으로 형성될 수 있다. 또한, 제2 유전막(124)은 비정질 또는 결정질의 단일 코팅막을 포함하거나, 비정질 및 결정질의 다중 코팅막들로 구성될 수 있다. 예시적인 실시예들에 있어서, 제2 유전막(124)은 결정질의 단일 코팅막을 포함하거나, 비정질 및 결정질의 다중 코팅막을 포함할 수 있다. 제2 유전막(124)이 다층 구조를 가질 경우, 용사 코팅 공정을 반복적으로 수행하여 제2 유전막(124)을 수득할 수 있다.
다른 예시적인 실시예들에 있어서, 제1 및 제2 유전막(122, 124)을 형성한 다음, 제1 및 제2 유전막(122, 124)에 포함되는 기공들을 채우기 위하여 봉공 처리가 수행될 수 있다. 이러한 봉공 처리는 수지를 포함하는 봉공 처리재를 이용하여 수행될 수 있다. 예를 들면, 상기 봉공 처리재는 실리콘계 아크릴 수지를 포함할 수 있다. 전술한 봉공 처리를 통해 제1 및 제2 유전막(122, 124)에 포함된 기공들을 실질적으로 매립할 경우, 제1 및 제2 유전막(122, 124)의 체적 저항을 증가시킬 수 있다.
상술한 바에 있어서는, 상기 봉공 처리는 제1 및 제2 유전막(122, 124)이 형성된 후에, 제1 및 제2 유전막(122, 124) 모두에 대해 수행될 수 있다. 이와는 달리, 상기 봉공 처리는 제1 유전막(122)과 제2 유전막(124)의 각각의 형성 후에 별도로 수행될 수도 있다. 예를 들면, 제1 유전막(122)에 대해 적어도 1회의 제1 봉공 처리가 수행되고, 제2 유전막(124)에 대해 적어도 1회의 제2 봉공 처리가 수행될 수 있다. 한편, 제1 유전막(122) 형성 후에 상기 평탄 조절 단계가 수행될 수 있다. 이와는 달리, 필요에 따라 각각의 층들의 형성 후에 각기 평탄 조절 단계를 수행할 수도 있다. 예를 들면, 접착층(140), 제1 유전막(122), 전극층(130) 및 제2 유전막(124)의 형성 후에, 각기 별도로 평탄 조절 단계를 적용할 수 있다. 또한, 커넥터(110)는 접착층(140)을 형성하기 전에 베이스 기재(110)에 결합될 수 있다.그러나, 베이스 기재(110) 상에 접착층(140) 및 유전층(120)을 형성한 후에, 커넥터(150)를 베이스 기재(110)에 결합할 수도 있다.
도 5는 본 발명의 다른 예시적인 실시예들에 따른 정전 척을 나타내는 단면도이고, 도 6은 도 5의 "B" 부분을 확대한 단면도이다.
도 5 및 도 6을 참조하면, 정전 척(200)은 베이스 기재(210), 유전층(220), 전극층(230), 제1 접착층(240), 제2 접착층(260) 등을 포함할 수 있다. 또한, 정전 척(200)은 베이스 기재(210), 제1 접착층(240), 제2 접착층(260) 및 유전층(220) 일부를 관통하여 전극층(230)과 연결되는 커넥터(250)를 포함할 수 있다. 여기서, 유전층(220)은 제1 유전막(222)과 제2 유전막(224)으로 구성될 수 있다.
도 5 및 도 6에 예시한 정전 척(200)은, 제1 및 제2 접착층(240, 260)을 제외하면, 도 1 및 도 2를 참조하여 설명한 정전 척(100)과 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다.
도 5 및 도 6에 도시한 바와 같이, 제2 접착층(260)은 베이스 기재(210)와 제1 접착층(240) 사이에 위치할 수 있다. 제2 접착층(260)이 제1 접착층(240)을 형성하기 전에 베이스 기재(210) 상에 배치될 수 있기 때문에, 베이스 기재(210)와 제1 접착층(240) 사이에 위치할 수 있다. 제2 접착층(260)은 베이스 기재(210)와 유전층(220) 사이의 접착 안정성을 향상시킬 수 있다. 예시적인 실시예들에 있어서, 베이스 기재(210)와 제1 접착층(240) 사이에 배치되는 제2 접착층(260)은 실질적으로 베이스 기재(210)와 유전층(220) 사이에서 발생되는 열응력을 완충하는 역할을 수행할 수 있다. 제2 접착층(260)은 제1 접착층(240)과 함께 고온의 환경에서 베이스 기재(210)와 유전층(220)의 열팽창률의 차이로 인하여 열응력이 발생하는 경우에 이러한 열응력으로 인해 유전층(120)이 박리되거나, 유전층(120) 내부에 크랙(crack)이 발생되는 현상을 억제하거나 방지할 수 있다.
예시적인 실시예들에 따르면, 제2 접착층(260)은 베이스 기재(110)의 열팽창률과 제1 접착층(240)의 열팽창률 사이의 열팽창률을 가질 수 있다. 예를 들면, 제2 접착층(260)의 열팽창 계수는 제1 접착층(240)의 열팽창 계수보다 실질적으로 클 수 있으며, 베이스 기재(110)의 열팽창 계수보다 실질적으로 작은 열팽창 계수를 가질 수 있다. 제2 접착층(260)은 금속층을 포함할 수 있다. 제2 접착층(260)을 위한 금속층은 니켈(Ni), 알루미늄(Al), 이들의 합금 등을 포함할 수 있다.
제1 접착층(240)은 제2 접착층(260)과 유전층(220) 사이에 배치될 수 있다. 제1 접착층(240)은 그 두께를 제외하면, 도 1 및 도 2를 참조하여 설명한 접착층(140)과 실질적으로 동일하거나 실질적으로 유사한 특성들을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 접착층(240)의 두께와 제2 접착층(260)의 두께의 합은 약 40㎛ 내지 약 200㎛ 정도가 될 수 있다. 제1 및 제2 접착층(240, 260)을 각기 약 20㎛ 미만의 두께로 형성할 경우, 베이스 기재(210) 상에 제1 접착층(240) 및/또는 제2 접착층(260)이 부분적으로 형성되지 않는 부분이 발생될 수 있으며, 이에 따라 충분한 열응력 완충 효과를 얻지 못할 수 있다. 즉, 제1 및 제2 접착층(240, 260)의 전체적인 두께의 합이 약 40㎛ 미만일 경우, 베이스 기재(210)와 유전층(220) 사이의 열응력을 충분하게 완충시키지 못할 수 있다. 한편, 제1 및 제2 접착층(240, 260)의 두께의 합이 약 200㎛를 초과할 경우, 커넥터(250)로 기인하여 베이스 기재(210) 상에 발생되는 단차로 인하여, 커넥터(250)에 인접하는 제1 접착층(240) 및/또는 제2 접착층(260)의 일부에 크랙이 발생할 가능성이 증가될 수 있다. 이에 따라, 제1 및 제2 접착층(240, 260)의 전체적인 두께의 합은 약 40㎛ 내지 약 200㎛ 정도가 될 수 있으며, 제1 및 제2 접착층(240, 260)은 각기 적어도 약 20㎛ 이상의 두께를 가질 수 있다.
이하, 본 발명의 다른 예시적인 실시예들에 따른 정전 척 제조 방법에 대하여 설명한다. 여기서, 커넥터(250)는 도 3을 참조하여 설명한 커넥터(150)와 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다.
도 7은 본 발명의 다른 예시적인 실시예들에 따른 정전 척의 제조 방법을 설명하기 위한 공정 흐름도이다. 도 7에 예시한 정전 척의 제조 방법은, 제1 및 제2 접착층(240, 260)을 형성하는 과정들을 제외하면, 도 6을 참조하여 설명한 정전 척의 제조 방법과 실질적으로 동일하거나 실질적으로 유사하다. 또한, 도 4에 예시한 정전 척의 제조 방법에 있어서, 정전 척의 각 구성 요소들에 대해서는 도 5 및 도 6을 참조하여 설명한 정전 척의 구성 요소들과 동일한 참조 부호들을 사용한다.
도 7을 참조하면, 베이스 기재(210)를 제공한(단계 S210) 후에, 별도로 커넥터(250)를 제공한다(단계 S220). 베이스 기재(210) 및 커넥터(250)가 마련되면, 커넥터(250)를 베이스 기재(210)의 소정의 위치에 삽입한다(단계 S230). 다른 예시적인 실시예들에 따르면, 베이스 기재(210) 상에 제1 및 제2 접착층(240, 260)과 유전층(220)을 형성한 후에 커넥터(250)를 베이스 기재(210)에 삽입하여 결합할 수도 있다.
베이스 기재(210) 상에 제2 접착층(260)을 형성한다(단계 S240). 제2 접착층(260)은 커넥터(250)가 위치하는 부분을 제외한 베이스 기재(210)의 상면 상에 형성될 수 있다. 제2 접착층(260)은 베이스 기재(210)와 유전층(220) 사이의 열응력을 감소시킬 수 있으며, 이에 따라 유전층(220)의 박리나 내부의 크랙 발생을 억제하거나 방지할 수 있다. 제2 접착층(260)은 금속층을 포함할 수 있다. 예를 들면, 제2 접착층(260)은 니켈, 알루미늄, 이들의 합금 등을 사용하여 형성될 수 있다.
제2 접착층(260) 상에 제1 접착층(240)을 형성한(단계 S250). 제1 접착층(240)은 커넥터(250)가 위치하는 부분을 제외한 제2 접착층(260)의 상면에 상에 형성될 수 있다. 제1 접착층(240)은 금속 산화물층을 포함할 수 있다. 예를 들면, 제1 접착층(240)은 티타늄 산화물(TiOx), 지르코늄 산화물(ZrOx) 등을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서. 제1 및 제2 접착층(240, 260)은 다른 종류의 물질층들을 접합시킬 수 있다. 커넥터(250)가 외측의 세라믹 코팅층으로 구성된 절연 부재를 구비할 경우, 제1 접착층(240) 상에 형성되는 제1 유전막(222)도 세라믹 코팅막을 포함할 수 있다. 이 때, 커넥터(250)와 제1 유전막(222)이 실질적으로 동일한 물질을 포함하기 때문에, 커넥터(250) 상에 형성되는 제1 접착층(240) 또는 제2 접착층(260)은 커넥터(250)와 제1 유전막(222)의 접합력을 감소시켜 제1 유전막(222)에 크랙과 같은 결함이 발생될 수 있다. 이를 고려하여, 제1 및 제2 접착층(240, 260)은 각기 커넥터(250)가 위치하는 부분을 제외한 제2 접착층(240) 및 베이스 기재(210)의 상면에 상에 형성될 수 있다.
베이스 기재(210) 상에 제1 유전막(222)을 형성(단계 S260)한 후, 제1 유전막(222) 상에 전극층(230)을 형성한다(단계 S270). 또한, 전극층(230)의 형성 후에, 전극층(230) 상에 제2 유전막(224)을 형성한다(단계 S280).
전술한 바와 같이, 베이스 기재(210)와 유전층(220) 사이에 형성되는 제1 및 제2 접착층(240, 260)에 의해 베이스 기재(210)와 유전층(220) 사이의 접착 강도가 향상될 수 있으며, 고온의 환경에서 베이스 기재(210)와 유전층(220) 열팽창률의 차이로 인해 발생되는 열응력이 완충시킬 수 있다. 이에 따라, 유전층(220)이 베이스 기재(210)로부터 박리되거나, 유전층(220)의 내부에 크랙과 같은 결함이 발생되는 것을 방지하거나 크게 억제할 수 있다.
통상적으로 정전 척은 하나의 전극을 갖는 유니폴라(unipolar) 타입과 두 개의 전극을 갖는 바이폴라(bipolar) 타입으로 구분될 수 있다. 상술한 실시예들에 있어서는, 하나의 전극을 갖는 유니폴라 타입의 정전 척을 설명하였지만, 본 발명이 상기 유니폴라 타입의 정전 척에 한정되는 것은 아니며, 바이폴라 타입의 정전 척도 본 발명의 범주에 포함됨을 이해할 수 있을 것이다.
본 발명의 예시적인 실시예들에 따른 정전 척에 있어서, 접착층이 베이스 기재와 유전층 사이의 접착 강도를 향상시킬 수 있고, 상기 베이스 기재와 상기 유전층 사이의 열응력을 완충시킬 수 있다. 따라서, 고온의 환경 하에서 상기 베이스 기재와 상기 유전층 열팽창률 차이로 인하여 상기 베이스 기재로부터 상기 유전층이 박리되거나, 상기 유전층 내에 크랙과 같은 결함이 발생되는 것을 크게 억제하거나 방지할 수 있다. 그 결과, 상기 정전 척의 신뢰성을 향상시킬 수 있고, 플라즈마 공정 동안 고온의 환경 하에서 상기 정전 척의 사용 안정성을 개선할 수 있다. 또한, 상기 접착층이 우수한 내화학성을 가질 수 있기 때문에, 상기 플라즈마 공정 동안에 플라즈마 공정 가스의 침투로 인해 야기되는 상기 베이스 기재의 표면 부식을 억제할 있으므로, 상기 정전 척을 상대적으로 긴 시간 동안 안정적으로 사용할 수 있다.
상술한 바에 있어서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 베이스 기재;
    상기 베이스 기재 상에 배치되는 유전층;
    상기 유전층의 내부에 배치되고, 정전기력을 발생시키는 전극층; 및
    상기 베이스 기재와 상기 유전층 사이에 배치되는 접착층을 포함하며,
    상기 유전층의 열팽창 계수와 상기 접착층의 열팽창 계수의 차이가 1.4× 10-6/℃ 내지 5.5× 10-6/℃인 것을 특징으로 하는 정전 척.
  2. 제 1 항에 있어서, 상기 접착층은 금속 산화물을 포함하는 것을 특징으로 하는 정전 척.
  3. 제 2 항에 있어서, 상기 접착층은 티타늄 산화물(TiOx) 또는 지르코늄 산화물(ZrOx)을 포함하는 것을 특징으로 하는 정전 척.
  4. 제 2 항에 있어서, 상기 접착층은 티타늄(Ti), 티타늄 산화물(TiOx) 또는 지르코늄 산화물(ZrOx)의 분말 또는 선형 재료를 이용하여 형성되는 코팅층을 포함하는 것을 특징으로 하는 정전 척.
  5. 제 1 항에 있어서, 상기 접착층은 20㎛ 내지 200㎛의 두께를 가지는 것을 특징으로 하는 정전 척.
  6. 제 1 항에 있어서, 상기 접착층은 3㎛ 내지 8㎛의 표면 조도(Ra)를 가지는 것을 특징으로 하는 정전 척.
  7. 제 1 항에 있어서, 상기 베이스 기재와 상기 접착층 사이에 배치되는 제2 접착층을 더 포함하는 것을 특징으로 하는 정전 척.
  8. 제 7 항에 있어서, 상기 제2 접착층은 상기 베이스 기재의 열팽창 계수 보다 작고 상기 접착층의 열팽창 계수보다 큰 열팽창 계수를 가지는 금속 합금을 포함하는 것을 특징으로 하는 정전 척.
  9. 제 8 항에 있어서, 상기 제2 접착층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금을 포함하는 것을 특징으로 하는 정전 척.
  10. 제 7 항에 있어서, 상기 접착층 두께와 상기 제2 접착층의 두께의 합은 40㎛ 내지 200㎛인 것을 특징으로 하는 정전 척.
  11. 제 1 항에 있어서, 상기 유전층은,
    상기 전극층의 아래에 배치되는 제1 유전막; 및
    상기 전극층의 상에 배치되는 제2 유전막을 포함하는 것을 특징으로 하는 정전 척.
  12. 제 11 항에 있어서, 상기 제1 유전막 및 상기 제2 유전막은 각기 알루미늄 산화물(AlOx) 및 이트륨 산화물(YOx) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 정전 척.
  13. 제 11 항에 있어서, 상기 제2 유전막은 상기 베이스 기재의 측면과 상기 베이스 기재의 상면 일부를 커버하는 것을 특징으로 하는 정전 척.
  14. 제 1 항에 있어서, 상기 베이스 기재, 상기 접착층 및 상기 유전층의 일부를 관통하여 상기 전극층에 접촉되는 커넥터를 더 포함하는 것을 특징으로 하는 정전 척.
PCT/KR2012/006971 2011-09-01 2012-08-31 정전 척 WO2013032260A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0088274 2011-09-01
KR1020110088274A KR20130025025A (ko) 2011-09-01 2011-09-01 정전척

Publications (3)

Publication Number Publication Date
WO2013032260A2 true WO2013032260A2 (ko) 2013-03-07
WO2013032260A9 WO2013032260A9 (ko) 2013-04-18
WO2013032260A3 WO2013032260A3 (ko) 2013-06-13

Family

ID=47757068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/006971 WO2013032260A2 (ko) 2011-09-01 2012-08-31 정전 척

Country Status (2)

Country Link
KR (1) KR20130025025A (ko)
WO (1) WO2013032260A2 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US10676819B2 (en) 2016-06-23 2020-06-09 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US10755900B2 (en) 2017-05-10 2020-08-25 Applied Materials, Inc. Multi-layer plasma erosion protection for chamber components
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US11198936B2 (en) 2016-04-27 2021-12-14 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102344265B1 (ko) 2019-12-11 2021-12-27 세메스 주식회사 본딩 보호 부재 및 이를 구비하는 기판 처리 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270540A (ja) * 1997-03-26 1998-10-09 Nippon Cement Co Ltd 静電チャックデバイスおよび静電チャック用基台
KR19990062716A (ko) * 1997-12-03 1999-07-26 슈니찌 교야나기 정전흡착장치 및 그 제조방법
KR20020014722A (ko) * 2000-08-16 2002-02-25 가부시키가이샤 크리에이티브 테크놀러지 정전 척 및 그 제조방법
KR100587191B1 (ko) * 2004-12-28 2006-06-08 주식회사 코미코 세라믹 정전척의 접합구조체 및 그 제조방법
KR20110089336A (ko) * 2008-11-25 2011-08-05 쿄세라 코포레이션 웨이퍼 가열 장치, 정전 척, 및 웨이퍼 가열 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270540A (ja) * 1997-03-26 1998-10-09 Nippon Cement Co Ltd 静電チャックデバイスおよび静電チャック用基台
KR19990062716A (ko) * 1997-12-03 1999-07-26 슈니찌 교야나기 정전흡착장치 및 그 제조방법
KR20020014722A (ko) * 2000-08-16 2002-02-25 가부시키가이샤 크리에이티브 테크놀러지 정전 척 및 그 제조방법
KR100587191B1 (ko) * 2004-12-28 2006-06-08 주식회사 코미코 세라믹 정전척의 접합구조체 및 그 제조방법
KR20110089336A (ko) * 2008-11-25 2011-08-05 쿄세라 코포레이션 웨이퍼 가열 장치, 정전 척, 및 웨이퍼 가열 장치의 제조 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12104246B2 (en) 2016-04-27 2024-10-01 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US11198936B2 (en) 2016-04-27 2021-12-14 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US11198937B2 (en) 2016-04-27 2021-12-14 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US10676819B2 (en) 2016-06-23 2020-06-09 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US11251023B2 (en) 2017-01-20 2022-02-15 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10573497B2 (en) 2017-01-20 2020-02-25 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US12002657B2 (en) 2017-01-20 2024-06-04 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10755900B2 (en) 2017-05-10 2020-08-25 Applied Materials, Inc. Multi-layer plasma erosion protection for chamber components
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
US11667578B2 (en) 2017-10-27 2023-06-06 Applied Materials, Inc. Methods of making nanopowders, nanoceramic materials and nanoceramic components
US12098107B2 (en) 2017-10-27 2024-09-24 Applied Materials, Inc. Methods of making nanopowders, nanoceramic materials and nanoceramic components
US12049696B2 (en) 2018-04-06 2024-07-30 Applied Materials, Inc. Plasma resistant process chamber lid
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts

Also Published As

Publication number Publication date
WO2013032260A9 (ko) 2013-04-18
KR20130025025A (ko) 2013-03-11
WO2013032260A3 (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
WO2013032260A9 (ko) 정전 척
KR100997374B1 (ko) 정전척 및 이의 제조 방법
TWI717394B (zh) 具有熱阻流件之靜電卡盤
WO2019004589A1 (ko) 질화 알루미늄 소결체 및 이를 포함하는 반도체 제조 장치용 부재
CN118737928A (zh) 静电吸盘
WO2010110137A1 (ja) 高周波電極の接続方法を改善したウエハ保持体及びそれを搭載した半導体製造装置
JP7306915B2 (ja) セラミックス基板、静電チャック、静電チャックの製造方法
WO2014123323A1 (ko) 표면 처리 방법 및 이를 이용한 세라믹 구조물
WO2011152620A2 (ko) 정전척 및 이를 포함하는 기판 처리 장치
KR101122709B1 (ko) 정전척
JP2005317749A (ja) 半導体製造装置用保持体及びそれを搭載した半導体製造装置
TW201027648A (en) Mounting table
JP4811790B2 (ja) 静電チャック
WO2010030102A2 (ko) 열응력 감소를 위한 버퍼층을 포함하는 정전 척
WO2022177691A1 (en) Electrostatic chuck with differentiated ceramics
WO2021025287A1 (ko) 정전척 히터 및 그 제조방법
JP4258309B2 (ja) 半導体製造装置用サセプタおよびそれを搭載した半導体製造装置
WO2022055008A1 (ko) 서셉터 및 그 제조 방법
WO2010030101A2 (ko) 열응력 감소를 위한 이중 버퍼층을 포함하는 정전 척
TWI437658B (zh) Loading platform
KR20100137679A (ko) 글라스 정전척 및 그 제조방법
JP2011222793A (ja) 静電チャック
CN110277343B (zh) 静电吸盘
JP2010016304A (ja) 耐腐食性積層セラミックス部材
WO2011078488A2 (ko) 접지 구조물, 이를 구비하는 히터 및 화학기상증착 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12828644

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 12828644

Country of ref document: EP

Kind code of ref document: A2