KR20130025025A - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR20130025025A
KR20130025025A KR1020110088274A KR20110088274A KR20130025025A KR 20130025025 A KR20130025025 A KR 20130025025A KR 1020110088274 A KR1020110088274 A KR 1020110088274A KR 20110088274 A KR20110088274 A KR 20110088274A KR 20130025025 A KR20130025025 A KR 20130025025A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
base substrate
bonding layer
bonding
Prior art date
Application number
KR1020110088274A
Other languages
English (en)
Inventor
장경익
오치원
성진일
양진철
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Priority to KR1020110088274A priority Critical patent/KR20130025025A/ko
Priority to PCT/KR2012/006971 priority patent/WO2013032260A2/ko
Publication of KR20130025025A publication Critical patent/KR20130025025A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)

Abstract

정전척은 베이스 기재와, 베이스 기재 상에 배치된 유전층과, 유전층의 내부에 배치되며 정전기력 발생을 위한 전극층과, 베이스 기재와 유전층 사이에 배치되고 유전층의 열팽창 계수와 차이가
Figure pat00019
내지
Figure pat00020
인 열팽창 계수를 갖는 본딩층을 포함한다. 이에 따라, 열팽창률 차이로 인한 열응력을 억제하므로 제조 신뢰성 및 공정 중 안정적으로 사용할 수 있다.

Description

정전척{ELECTROSTATIC CHUCK}
본 발명은 정전척에 관한 것으로, 보다 상세하게는 플라즈마를 이용한 반도체 제조 장치에서 기판을 흡착 지지하기 위한 정전척에 관한 것이다.
반도체 제조 장치 중에서 플라즈마 처리 장치는 공정 챔버 내부에 배치되는 기판 지지 부재 상에 반도체 기판을 고정한 상태에서 공정 가스를 플라즈마 상태로 변환하여 반도체 기판에 대한 가공을 수행한다. 일 예로 상기 기판 지지 부재는 정전기력을 이용하여 반도체 기판을 고정하는 정전척을 들 수 있다.
상기 정전척은 내부에 전극층이 매설되어 있는 유전층이 베이스 기재 상에 구비되며, 전극층으로 전압을 인가하여 유전층 상부에 정전기력을 형성함으로써, 유전층 상에 놓여지는 기판을 정전 흡착하여 고정하게 된다. 여기서, 플라즈마 처리 장치에서 사용되는 정전척의 경우 플라즈마 상태의 공정 가스에 의해 식각되는 것을 방지하기 위한 용사 코팅층을 이용하여 유전체를 형성한다. 이러한, 정전척에 대한 일 예는 한국등록특허 제510572호에 개시되어 있다.
정전척은 제조 과정 중 또는 정전척을 이용한 플라즈마 공정 중에 고온 환경에 노출되어 열팽창 하는데, 베이스 기재와 유전층의 열팽창률이 서로 다르기 때문에 유전층이 베이스 기재로부터 박리되거나, 유전층 내부에 크랙(crack)이 발생되는 문제가 있다.
베이스 기재와 유전층의 열팽창률 차이에 기인한 문제점을 개선하기 위하여 베이스 기재와 유전층 사이의 열응력을 완충하기 위한 금속층을 형성하는 방법이 제시되었다. 예를 들어, 베이스 기재와 유전층 사이에 형성되는 금속층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 등을 포함한다.
하지만, 금속층의 경우 베이스 기재와 유전층의 열팽창률 차이에 기인한 열응력을 완벽하게 완충하지 못하므로, 베이스 기재와 유전층 사이에 금속층을 형성한 경우에도 베이스 기재와 유전층의 열팽창률 차이에 따른 문제가 발생되고 있어 개선이 요구된다.
따라서 본 발명이 해결하고자 하는 일 과제는 고온 환경에서 베이스 기재와 유전층의 열팽창률 차이로 인한 유전층의 박리 또는 유전층 내부의 크랙 발생을 억제할 수 있는 정전척을 제공하는 것이다.
상술한 본 발명의 과제를 달성하기 위한 정전척은 베이스 기재와, 상기 베이스 기재 상에 배치된 유전층과, 상기 유전층의 내부에 배치되며 정전기력 발생을 위한 전극층과, 상기 베이스 기재와 상기 유전층 사이에 배치되고, 상기 유전층과 열팽창 계수의 차이가
Figure pat00001
내지
Figure pat00002
범위를 갖는 본딩층을 포함한다.
일 실시예에서, 상기 본딩층은 금속 산화물을 포함할 수 있다.
일 실시예에서, 상기 본딩층은 산화티타늄(TiO2) 또는 산화지르코늄(ZrO2)을 포함할 수 있다.
일 실시예에서, 상기 본딩층은 티타늄(Ti), 산화티타늄(TiO2) 또는 산화지르코늄(ZrO2)의 분말 또는 선형재료를 이용한 코팅층을 포함하는 것을 특징으로 할 수 있다.
일 실시예에서, 상기 본딩층의 두께는 20 ㎛ 내지 200㎛일 수 있다.
일 실시예에서, 상기 본딩층은 표면 조도(Ra)가 3㎛ 내지 8㎛일 수 있다.
일 실시예에서, 상기 베이스 기재와 상기 본딩층 사이에 형성되는 제2 본딩층을 더 포함할 수 있다. 이때, 상기 제2 본딩층은 상기 베이스 기재의 열팽창 계수 보다 작고 상기 본딩층의 열팽창 계수보다 큰 열팽창 계수를 갖는 금속 합금을 포함할 수 있다. 상기 제2 본딩층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다.
일 실시예에서, 상기 본딩층 및 상기 제2 본딩층의 두께의 합은 40 ㎛ 내지 200㎛일 수 있다.
일 실시예에서, 상기 유전층은 상기 전극층 하부에 배치된 하부 유전층과, 상기 전극층 상부에 배치되며 상기 전극층을 커버하는 상부 유전층을 포함할 수 있다.
이와 같은 정전척에 따르면, 베이스 기재와 유전층 사이에 형성되는 본딩층이 베이스 기재와 유전층 사이의 열응력을 완충함으로써, 정전척의 제조 과정 중 또는 플라즈마 공정 중의 고온 환경에서 열팽창률 차이에 따른 유전층이 박리되거나 유전층 내부에 크랙이 발생하는 것을 억제할 수 있다. 이에 따라, 정전척의 제조 신뢰성이 향상되고, 정전척을 이용하여 기판에 대한 플라즈마 공정을 진행할 때 정전척의 사용 안정성이 향상된다.
또한, 본딩층은 내화학성 우수하여 플라즈마 공정 가스의 침두에 의한 베이스 기재의 표면 부식을 억제하므로, 정전척을 장시간동안 안정적으로 사용할 수 있게 된다.
도 1은 본 발명의 실시예 1에 따른 정전척을 나타내는 개략적인 도면이다.
도 2는 도 1에 표시된 A 부분을 확대한 도면이다.
도 3a는 도 1에 도시된 본딩층을 20㎛ 미만의 두께로 형성한 경우의 확대 사진이다.
도 3b는 도 1에 도시된 본딩층의 표면 조도에 따른 접착 강도를 나타내는 그래프이다.
도 4는 도 1에 도시된 정전척의 제조 방법을 설명하기 위한 공정도이다.
도 5는 본 발명의 실시예 2에 따른 정전척을 나타내는 개략적인 도면이다.
도 6은 도 5에 표시된 A 부분을 확대한 도면이다.
도 7은 도 5에 도시된 정전척의 제조 방법을 설명하기 위한 공정도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예에 따른 정전척 및 그 제조 방법에 대하여 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 발명의 명확성을 기하기 위해 실제보다 확대하거나, 개략적인 구성을 설명하기 위하여 실제보다 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예1
도 1은 본 발명의 실시예 1에 따른 정전척을 나타내는 개략적인 도면이고, 도 2는 도 1에 표시된 A 부분을 확대한 도면이다.
도 1 및 도 2를 참조하면, 정전척(100)은 베이스 기재(110), 유전층(120), 전극층(130) 및 본딩층(140)을 포함한다.
정전척(100)은 베이스 기재(110) 및 본딩층(140)을 관통하고, 유전층(120)의 일부를 관통하여 전극층(130)과 연결되는 커넥터(150)를 포함한다.
베이스 기재(110)는 평판 형태 또는 실린더 형태를 갖는다. 베이스 기재(110)는 일반적으로 흡착 대상물(예컨대 기판)에 대응하는 크기를 갖는다. 즉, 베이스 기재(110)는 반도체 소자 또는 평판 표시 소자를 제조하기 위한 기판의 크기와 같거나, 상기 기판의 크기보다 클 수 있다. 베이스 기재(110)는 기판이 놓여지는 스테이지를 가지며, 스테이지 영역이 주변 영역보다 높은 단차 구조를 가질 수 있다. 베이스 기재(110)는 금속으로 형성될 수 있다. 상기 금속은 예를 들어 알루미늄(Al)을 포함할 수 있다. 다른 예로, 베이스 기재(110)는 그 표면에 금속 코팅층을 포함할 수 있다.
유전층(120)은 베이스 기재(110) 상에 형성된다. 실질적으로 유전층(120)은 베이스 기재(110) 상에 직접 형성되지 않는다. 유전층(120)은 베이스 기재(110) 상에 형성된 본딩층(140) 상에 형성된다. 유전층(120)과 베이스 기재(110) 사이에 본딩층(140)이 배치된다. 유전층(120)은 세라믹 코팅층을 포함한다. 예를 들어, 유전층(120)은 용사 코팅 공정에 의해 형성되는 용사 코팅층을 포함한다. 유전층(120)은 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함하는 용사 코팅용 분말을 이용하여 형성된 용사 코팅층을 포함한다. 유전층(120)의 상면에는 공정 대상물인 기판이 놓여진다.
유전층(120)은 내부에 전극층(130)이 매설된다. 유전층(120)은 매설된 전극층(130)을 기준으로, 전극층(130)의 하부에 위치하는 하부 유전층(122)과 전극층(130)의 상부에 위치하는 상부 유전층(124)으로 구분할 수 있다. 유전층(120)은 하부 유전층(122)과 상부 유전층(124)을 순차적으로 형성하여 완성될 수 있다. 예를 들어, 베이스 기재(110) 상에 하부 유전층(122)을 형성하고, 하부 유전층(122) 상에 전극층(130)을 형성한 후에, 전극층(130) 상에 상부 유전층(124)을 형성함으로써 전극층(130)이 매설된 유전층(120)을 형성할 수 있다. 하부 유전층(122)은 베이스 기재(110)의 상부면 일부 영역에 형성되며, 상부 유전층(124)은 하부 유전층(122)의 상면에 형성된 전극층(130)을 감싸도록 형성된다. 이에, 전극층(130)이 유전층(120) 내부에 매설된 구조를 갖는다. 또한, 상부 유전층(124)은 하부 유전층(122) 및 베이스 기재(110)의 노출면 전체에 대하여 형성될 수 있다. 즉, 상부 유전층(124)은 베이스 기재(110) 및 하부 유전층(122)의 측면 노출 부위까지 완전하게 커버함으로써, 상기 부재들이 플라즈마 가스에 의해 손상되는 것을 방지하는 역할을 한다.
상세히 도시하지는 않았지만, 하부 및 상부 유전층(122, 124) 각각은 단일층으로 형성될 수 있다. 예를 들어, 하부 및 상부 유전층(122, 124) 각각은 비정질의 용사 코팅층 또는 결정질의 용사 코팅층을 포함할 수 있다. 이와 달리, 하부 및 상부 유전층(122, 124) 각각은 비정질의 용사 코팅층 및 결정질의 용사 코팅층을 포함하는 다중층 구조일 수 있다. 하부 유전층(122)은 베이스 기재(110)와 전극층(130) 사이에 배치되며, 베이스 기재(110)와 전극층(130) 사이를 절연시키는 역할을 한다. 하부 유전층(122)은 유전율 보다는 우수한 절연 특성이 요구되므로, 체적 저항이 높은 것이 바람직하다. 따라서, 하부 유전층(122)은 결정질 및 비정질의 용사 코팅층을 포함하는 다중 층 구조이거나, 하부 유전층(122)이 단일층 구조일 경우 결정질의 용사 코팅층 보다 상대적으로 체적 저항이 높은 비정질의 용사 코팅층을 포함하는 것이 바람직하다. 상부 유전층(124)의 상면에는 기판(미도시)이 놓여진다. 상부 유전층(124)은 전극층(130)과 기판 사이에서 유전체 역할을 한다. 상부 유전층(124)은 정전기력 형성에 필요한 유전율이 요구되며, 아울러 아킹 발생을 억제하기 위하여 일정 수준 이상의 절연성도 요구된다. 비정질의 용사 코팅층은 체적 저항이 높기 때문에 우수한 절연 특성을 갖지만, 유전율이 낮기 때문에 정전기력 형성에 필요한 유전율을 확보하는 것이 용이하지 못하다. 따라서, 상부 유전층(124)은 결정질의 용사 코팅층을 포함하는 단일층 구조, 또는 결정질 및 비정질의 용사 코팅층을 포함하는 다중층 구조인 것이 바람직하다.
전극층(130)은 유전층(120)의 내부에 형성된다. 전극층(130)은 유전층(120)의 내부에 매설되는 형태로 형성된다. 앞서 설명한 바 있듯이, 전극층(130 )은 하부 유전층(122)과 상부 유전층(124) 사이에 배치된다. 예를 들어, 전극층(130)은 하부 유전층(122)의 상면 일부 영역에 형성될 수 있다. 전극층(130)은 정전기력 발생을 위하여 구비된다. 전극층(130)은 상부 유전층(124)을 유전체로 이용하여 유전층(120)의 상면에 정전기력을 발생시킨다. 상기 정전기력은 유전층(120) 상에 놓여지는 기판을 흡착하여 고정 및 유지한다.
전극층(130)은 도전성 재질로 형성된다. 예를 들어, 상기 도전성 재질은 텅스텐(W)을 포함한다. 전극층(130)은 용사 코팅 공정에 의해 형성될 수 있다. 이와 달리, 전극층(130)은 스크린 인쇄법을 사용하여 형성될 수 있다. 전극층(130)은 약 30㎛ 내지 50㎛의 두께를 갖는다. 전극층(130)의 두께가 30㎛ 미만이면, 전극층(130) 내의 기공률 및 기타 결함으로 인하여 저항 값이 증가하게 되고, 상기 저항 값의 증가에 따라 정전 흡착력이 저하되는 현상이 발생하므로 바람직하지 못하다. 전극층(130)의 두께가 50㎛를 초과하면, 과전류가 발생하여 아킹(arcking)이 발생할 수 있어 바람직하지 못하다. 따라서, 전극층(130)의 두께는 약 30㎛ 내지 50㎛의 범위를 갖는 것이 바람직하다.
전극층(130)은 정전기력을 형성하기 위하여 외부로부터 고전압을 인가 받는다. 전극층(130)은 커넥터(150)를 통해서 고전압을 인가 받는다.
커넥터(150)는 베이스 기재(110), 하부 유전층(122) 및 본딩층(140)을 관통하여 전극층(130)과 접촉된다. 커넥터(150)는 외부의 전원(미도시)으로부터 제공되는 고전압을 전극층(130)으로 전달한다. 상세히 도시하지는 않았지만, 커넥터(150)는 도전성 물질로 형성되어 고전압을 인가하는 단자 및 상기 단자를 절연시키는 절연 부재를 포함할 수 있다.
본딩층(140)은 베이스 기재(110)와 유전층(120) 사이에 배치된다. 본딩층(140)은 유전층(120)을 형성하기 전에 베이스 기재(110) 상에 형성됨으로써, 베이스 기재(110)와 유전층(120) 사이에 배치된다. 본딩층(140)은 베이스 기재(110)와 유전층(120) 사이에서 접착제 역할을 한다. 또한, 본딩층(140)은 고온 환경에서 베이스 기재(110)와 유전층(120)의 열팽창률 차이로 인해서 유전층(120)이 베이스 기재(110)로부터 박리되거나 유전층(120) 내부에 크랙이 발생하는 것을 억제한다. 본딩층(140)은 베이스 기재(110)와 유전층(120) 사이에 배치되어, 베이스 기재(110)와 유전층(120)의 열팽창률 차이 때문에 발생되는 열응력을 완충한다. 이를 위해, 본딩층(140)은 베이스 기재(110)의 열팽창률과 유전층(120)의 열팽창률의 사이의 열팽창률을 갖는다. 본딩층(140)은 유전층(120)의 열팽창 계수보다 크고, 베이스 기재(110)의 열팽창 계수보다 작은 열팽창 계수를 갖는다. 본딩층(140)에 대한 열팽창 계수의 실질적인 비교 대상은 하부 유전층(122)일 수 있다.
본딩층(140)은 유전층(120)의 열팽창 계수와 차이가
Figure pat00003
내지
Figure pat00004
인 열팽창 계수를 갖는다. 본딩층(140)과 유전층(120)의 열팽창 계수의 차이는 본딩층(140)과 베이스 기재(110)의 열팽창 계수의 차이보다 작은 값을 갖는다. 본딩층(140)은 유전층(120) 보다는 크고 베이스 기재(110) 보다는 작은 열팽창 계수를 가지므로, 실질적으로 본딩층(140)의 열팽창 계수는 유전층(120)의 열팽창 계수보다
Figure pat00005
내지
Figure pat00006
큰 계수 값이다. 본딩층(140)이 유전층(120)과 열팽창 계수의 차이가
Figure pat00007
미만이거나
Figure pat00008
를 초과하면, 베이스 기재(110)와 유전층(120)의 열팽창률 차이로 인한 열응력을 효과적으로 완충하지 못한다. 따라서, 본딩층(140)이 유전층(120)과 열팽창 계수의 차이가
Figure pat00009
내지
Figure pat00010
의 범위를 벗어나면, 유전층(120)이 베이스 기재(110)로부터 박리되거나 유전층(120) 내부에 크랙이 발생될 수 있으므로 바람직하지 못하다.
본딩층(140)은 금속 산화물층을 포함한다. 상기 금속 산화물층의 일 예로 산화 티타늄(TiO2)층을 포함한다. 상기 산화 티타늄(TiO2)층은 티타늄(Ti) 또는 산화 티타늄(TiO2) 분말을 이용하거나, 티타늄(Ti) 또는 산화 티타늄(TiO2) 선형재료를 이용한 코팅층을 포함한다. 구체적으로, 상기 산화 티타늄((TiO2)층은 티타늄(Ti) 또는 산화 티타늄(TiO2) 분말을 이용한 용사 코팅 공정으로 형성될 수 있다. 또는 티타늄(Ti) 또는 산화 티타늄(TiO2) 선형 재료를 이용한 아크 스프레이 코팅 공정으로 형성될 수 있다. 상기 산화 티타늄(TiO2)층은 약
Figure pat00011
내지
Figure pat00012
의 열팽창 계수를 갖는다. 상기 금속 산화물층의 다른 예로 산화지르코늄(ZrO2)층을 포함할 수 있다. 상기 산화지르코늄(ZrO2)층은 산화지르코늄(ZrO2) 분말 또는 선형 재료를 이용한 코팅층을 포함한다. 상기 산화지르코늄(ZrO2)층은 산화지르코늄(ZrO2) 분말 또는 선형재료를 이용한 용사 코팅 공정으로 형성될 수 있다. 상기 산화지르코늄(ZrO2)층은 약
Figure pat00013
의 열팽창 계수를 갖는다.
본딩층(140)은 약 21.9[Js-1M-1]의 열전도도 값을 갖는다. 본딩층(140)이 낮은 열전도도를 가짐으로써, 베이스 기재(110)와 유전층(120) 사이의 열전달이 감소된다. 베이스 기재(110)와 유전층(120) 사이의 열 전달량이 감소됨에 따라 열응력 발생이 감소된다. 결과적으로, 열응력 감소로 인해 유전층(120)이 박리 되거나 유전층(120) 내부에 크랙이 발생되는 것을 억제한다.
본딩층(140)은 약 2.34[MSm-1] 전기 전도도 값을 갖는다. 본딩층(140)이 낮은 전기 전도도를 가짐으로써, 누설 전류(Leakage Current) 발생이 감소되고, 누설 전류의 감소에 의해 아킹 발생이 억제된다.
이와 같은, 본딩층(140)은 종래에 베이스 기재(110)와 유전층(120) 사이의 열응력 완충을 위하여 배치되는 금속층과 비교하여 보다 효과적이다. 구체적으로, 종래에 베이스 기재(110)와 유전층(120) 사이의 열응력 완충을 위하여 배치되는 금속층은 대표적인 예로 니켈-알루미늄(Ni-Al) 합금을 포함한다. 상기 니켈-알루미늄(Ni-Al) 합금층은 약
Figure pat00014
내지
Figure pat00015
의 열팽창 계수를 갖는다. 따라서, 종래의 니켈-알루미늄(Ni-Al) 합금층은 유전층(120)과 열팽창 계수의 차이가
Figure pat00016
를 초과하므로, 베이스 기재(110)와 유전체(120) 사이의 열응력 완충이 미흡하여 유전층(120)의 박리 또는 크랙 억제가 효과적이지 못하다. 상기 니켈-알루미늄(Ni-Al) 합금층은 약 90.7[Js-1M-1]의 열전도도를 갖고, 약 14.3[MSm-1] 의 전기 전도도를 갖는다. 금속 산화물층으로 형성된 본딩층(140)과 종래 금속층을 비교하면, 본딩층(140)은 종래의 금속층에 비하여 낮은 열팽창 계수를 가지므로 향상된 열응력 완충효과를 갖는다. 또한, 본딩층(140)은 종래의 금속층에 비하여 낮은 열전도도를 가지므로 베이스 기재(110)와 유전층(120) 사이의 열 전달량이 감소되어 열응력이 감소된다. 또한, 본딩층(140)은 종래의 금속층에 비하여 낮은 전기 전도도를 가지므로, 베이스 기재(110)와 유전층(120) 사이의 누설 전류가 감소되어 아킹 발생이 감소된다.
결과적으로, 금속 산화물층으로 형성된 본딩층(140)은 종래의 금속층에 비하여 낮은 열팽창 계수, 낮은 열전도도 및 낮은 전기 전도도를 가지므로 종래의 금속층에 비하여 열응력 완충 및 아킹 방지에 있어서 보다 효과적이다.
도 3a는 도 1에 도시된 본딩층을 20㎛ 미만의 두께로 형성한 경우의 확대 사진이다.
도 3a를 참조하면, 본딩층(140)은 20㎛ 내지 200㎛의 두께를 갖는다. 본딩층(140)의 두께가 20㎛ 미만이면, 도 5a에서와 같이 본딩층(140)이 국부적으로 미형성 되는 부분이 발생되는 문제점이 있어 바람직하지 못하다. 또한, 충분한 열응력 완충 효과를 얻지 못하여 유전층(120)의 박리 및 내부 크랙 발생을 효과적으로 억제하지 못하므로 바람직하지 못하다. 본딩층(140)의 두께가 200㎛를 초과하면, 커넥터(150) 부위의 단차로 인해 커넥터(150) 인접 부위의 크랙 발생 위험성이 높아지므로 바람직하지 못하다. 따라서, 본딩층(140)은 20㎛ 내지 200㎛ 두께를 갖는다. 보다 바람직하게는 본딩층(140)은 40㎛ 내지 60㎛의 두께를 갖는다. 보다 바람직한 본딩층(140)의 두께의 이유는 앞서 설명한 이유와 크게 다르지 않다. 즉, 본딩층(140)이 보다 바람직한 완충 효과를 갖기 위하여 40㎛ 내지 60㎛의 두께를 갖는 것이 바람직하다.
도 3b는 도 1에 도시된 본딩층의 표면 조도에 따른 접착 강도를 나타내는 그래프이다.
도 3b를 참조하면, 본딩층(140)은 적정 수준의 접착 강도를 확보하기 위하여 3㎛ 내지 8㎛의 조면 조도(Ra)를 갖는다. 본딩층(140)의 표면 조도(Ra)가 3㎛ 미만이면, 안정적인 접착 강도를 확보할 수 없으므로 바람직하지 못하다. 본딩층(140)의 표면 조도(Ra)가 8㎛를 초과하면, 안정적인 접착 강도는 확보되지만 표면 조도 형성 중 발생되는 기공(pore), 크랙 등의 내부 결함 증가로 박리 위험성이 증가되므로 바람직하지 못하다. 따라서, 본딩층(140)은 3㎛ 내지 8㎛의 표면 조도(Ra)를 갖는다. 보다 바람직한 본딩층(140)의 표면 조도(Ra)는 5㎛ 내지 7㎛ 이다. 보다 바람직한 본딩층(140)의 표면 조도의 이유는 앞서 설명한 이유와 크게 다르지 않다. 즉, 본딩층(140)이 보다 바람직한 접착 강도를 갖기 위하여 5㎛ 내지 7㎛의 표면 조도(Ra)를 갖는 것이 바람직하다.
본딩층(140)은 내화학성이 우수한 특성을 갖는다. 정전척(100)은 플라즈마 공정 가스의 침투로 인해 베이스 기재(110)의 표면에 부식이 발생되고, 상기 표면 부식으로 인해 유전층(120)의 접착 강도의 저하가 발생될 수 있다. 그러나, 본딩층(140)이 우수한 내화학성을 가짐에 따라 베이스 기재(110)의 표면 부식을 억제하게 되며, 아울러 접착 강도의 저하를 개선한다.
본딩층(140)은 상기의 특징들에 의해 접착 강도 시험 규격 ASTM D4541-02를 기준으로, 15 내지 17[MPa]를 갖는다. 또한, 열충격 크랙 발생 시험을 기준으로, 크랙 발생 온도가 110[℃] 내지 120[℃]이다. 열충격 크랙 발생 시험 시편의 크기는 1500×1500×45㎜이다. 이처럼 본딩층(140)은 종래에 열응력 완충을 위하여 사용되는 금속층이 15 내지 17[MPa]의 접착 강도를 갖고, 80[℃] 내지 90[℃]의 크랙 발생 온도를 갖는 것과 비교하여 향상된 효과를 갖는다. 즉, 본딩층(140)이 우수한 접착 강도를 갖고, 높은 크랙 발생 온도를 가지므로 베이스 기재(110)와 유전층(120) 사이의 열응력으로 인한 유전층(120)의 박리 및 내부 크랙 발생이 억제된다.
이하, 실시예 1에 따른 정전척 제조 방법에 대하여 설명하기로 한다.
도 4는 도 1에 도시된 정전척의 제조 방법을 설명하기 위한 공정도이다.
도 1 내지 도 4를 참조하면, 정전척(100)의 제조 방법은 베이스 기재(110)를 준비한다.(S110) 베이스 기재(110)는 평판 형태 또는 실린더 형태를 가질 수 있다. 베이스 기재(110)는 커낵터(150)의 삽입을 위한 관통홀이 형성된 상태로 준비된다.
커넥터(150)를 준비한다.(S120) 컨텍터(150)의 준비는 베이스 기재(110)의 준비 단계와 개별적으로 이루어진다. 상세히 도시하지는 않았지만, 커넥터(150)는 단자 주변에 절연 부재를 형성하고, 상기 절연 부재의 상단 일부에 열응력 완충을 위한 버퍼층을 형성한 상태로 준비된다. 상기 절연 부재는 유전층(120)과 유사한 물질을 포함한다. 상기 절연 부재는 세라믹 코팅층을 포함한다. 예를 들어, 상기 절연 부재는 용사 코팅 공정에 의해 형성되는 용사 코팅층을 포함한다. 상기 절연 부재는 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함하는 용사 코팅용 분말을 이용하여 형성된 용사 코팅층을 포함한다.
베이스 기재(110)와 커넥터(150)가 각각 준비된 후에, 베이스 기재(110)에 형성되어 있는 커넥터(150) 삽입용 관통홀에 컨넥터(150)를 삽입한다.(S130) 즉, 커넥터(150)를 베이스 기재(110)에 정해진 곳에 위치시킨다.
다음으로, 커넥터(150) 영역을 제외하고 베이스 기재(110)의 상면에 대하여 본딩층(140)을 형성한다.(S140) 본딩층(140)은 이종 물질 사이의 접합을 일 기능으로 한다. 상기 커넥터(150)의 외부는 절연 부재로 형성되는데, 상기 절연 부재는 앞서 설명한 바와 같이 세라믹 코팅층을 포함한다. 또한, 베이스 기재(110) 상에 형성되는 하부 유전층(122)은 세라믹 코팅층으로 형성되므로, 커텍터(150)의 외부와 하부 유전층(122)은 동일 재질이다. 따라서, 커넥터(150) 상에 형성되는 본딩층(140)은 커넥터(150)와 하부 유전층(122) 사이의 접합력을 감소시켜 크랙이 발생될 수 있다. 따라서, 본딩층(140)은 커넥터(150) 영역을 제외하고 베이스 기재(110)의 상면에 대하여 형성하는 것이 바람직하다. 본딩층(140)은 베이스 기재(110)와 하부 유전층(120)의 접착 강도 향상 및 열응력에 의한 손상 방지를 위하여 형성된다. 본딩층(140)은 금속 산화물층을 포함한다. 상기 금속 산화물층의 일 예로 산화 티타늄(TiO2)을 포함한다. 본딩층(140)의 형성은 티타늄(Ti) 또는 산화 티타늄(TiO2) 분말을 이용하거나, 티타늄(Ti) 또는 산화 티타늄(TiO2) 선형 재료를 이용한 코팅 공정으로 형성된다. 상기 금속 산화물층의 다른 예로 산화 지르코늄(ZrO2)을 포함한다. 산화 진르코늄(ZrO2)을 포함하는 본딩층(140)의 형성은 산화 진르코늄(ZrO2) 분말 또는 선형 재료를 이용한 코팅 공정으로 형성된다. 본딩층(140)을 형성하는 코팅 공정은 일 예로 용사 코팅 공정을 포함할 수 있다.
본딩층(140) 형성 후에, 베이스 기재(110) 상에 하부 유전층(122)을 형성한다(S150) 하부 유전층(122)은 베이스 기재(110)의 상부면 일부 영역에 형성된다. 하부 유전층(122)은 세라믹 코팅층을 포함하며, 상기 세라믹 코팅층은 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함한다. 하부 유전층(122)은 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함하는 용사 코팅용 분말을 이용한 용사 코팅 공정으로 형성된다. 하부 유전층(122)은 단일층 또는 다중층으로 형성될 수 있다. 하부 유전층(122)은 비정질 또는 결정질의 단일 코팅층으로 형성되거나, 비정질 및 결정질의 다중 코팅층으로 형성된다. 바람직하게는 하부 유전층(122)은 비정질의 단일 코팅층 또는 비정질 및 결정질의 다중 코팅층으로 형성된다. 하부 유전층(122)이 다중 층으로 형성될 경우, 반복적인 용사 코팅 공정을 통해서 형성된다.
상세히 도시하지는 않았지만 하부 유전층(122)을 형성한 후에 하부 유전층(122)에 대한 평탄 조절 단계를 수행할 수 있다. 아울러, 하부 유전층(122)에 대한 평탄 조절을 수행하면서 커넥터(150)가 이하 형성될 전극층(130)과 접촉될 수 있도록 커넥터(150)의 접촉부(예컨대 상단)를 노출시킨다.
다음 하부 유전층(122) 상에 전극층(130)을 형성한다.(S160) 전극층(130)은 하부 유전층(122)의 상부면 일부 영역에 형성될 수 있다. 전극층(130)은 도전성 재질로 형성되며, 상기 도전성 재질의 예로는 텅스텐(W)을 포함한다.
전극층(130)의 형성 후에, 전극층(130) 상에 상부 유전층(124)을 형성한다.(S170) 상부 유전층(124)은 전극층(130)이 형성되지 않은 하부 유전층(122)의 상면 나머지 영역 및 전극층(130)의 상면에 대하여 형성한다. 또한, 상부 유전층(124)은 베이스 기재(110)의 노출면 전체에 대해서 형성된다. 상부 유전층(124)은 세라믹 코팅층을 포함하며, 상기 세라믹 코팅층은 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함한다. 상부 유전층(124)은 산화 알루미늄(Al2O3) 및 산화 이트륨(Y2O3) 중 적어도 어느 하나를 포함하는 용사 코팅용 분말을 이용한 용사 코팅 공정으로 형성된다. 상부 유전층(124)은 비정질 또는 결정질의 단일 코팅층으로 형성되거나, 비정질 및 결정질의 다중 코팅층으로 형성된다. 바람직하게는 결정질의 단일 코팅층 또는 비정질 및 결정질의 다중 코팅층으로 형성된다. 상부 유전층(124이 다중 층으로 형성될 경우, 반복적인 용사 코팅 공정을 통해서 형성된다.
상세히 도시하지는 않았지만, 하부 및 상부 유전층(122, 124)이 모두 형성되면, 하부 및 상부 유전층(122, 124)에 포함된 기공들을 메워주기 위한 봉공 처리를 수행할 수 있다. 상기 봉공 처리는 봉공 처리재를 이용하며, 상기 봉공 처리재는 수지를 포함한다. 상기 수지는 일 예로 실리콘 계열의 아크릴 수지를 포함한다. 봉공 처리를 통해서 하부 및 상부 유전층(122, 124)에 포함된 기공들을 메워줌으로써, 체적 저항을 증가시킨다.
상기의 설명에서 봉공 처리가 하부 및 상부 유전층(122, 124)이 모두 형성된 후에 일괄적으로 수행되는 것으로 설명하였다. 이와 달리, 봉공 처리는 하부 및 상부 유전층(122, 124)의 형성 후에 각각 수행될 수 있다. 즉, 봉공 처리의 시기 및 처리 횟수는 변경할 수 있다. 또한, 평탄 조절 단계는 하부 절연층(122) 형성 후에만 수행하는 것으로 설명하였으나, 이와 달리 필요에 따라 각 층의 형성 후에 평탄 조절 단계를 포함할 수 있다. 즉, 필요에 따라서 본딩층(140), 하부 유전층(122), 전극층(130), 상부 유전층(124)의 형성 후에 각각 평탄 조절 단계를 적용하는 것이 가능하다. 또한, 커넥터(110)는 본딩층(140)을 형성하기 전에 베이스 기재(110)에 결합하는 것으로 설명하였으나, 베이스 기재(110) 상에 본딩층(140) 및 유전층(120)을 모두 형성한 후에 커넥터(150)를 베이스 기재(110)에 결합할 수도 있다.
실시예 2
도 5는 본 발명의 실시예 2에 따른 정전척을 나타내는 개략적인 도면이고, 도 6은 도 5에 표시된 A 부분을 확대한 도면이다.
도 5 및 도 6을 참조하면, 정전척(200)은 베이스 기재(210), 유전층(220), 전극층(230), 제1 본딩층(240) 및 제2 본딩층(260)을 포함한다. 정전척(200)은 베이스 기재(210), 제1 본딩층(240), 제2 본딩층(260) 및 유전층(220) 일부를 관통하여 전극층(230)과 연결되는 커넥터(250)를 포함한다.
여기서, 정전척(200)은 제1 및 제2 본딩층(240, 260)을 제외하면, 도 1 내지 도 3에서 설명한 정전척(100)과 실질적으로 동일하다. 따라서, 이하의 상세한 설명에서는 차이점 위주로 간략하게 설명하기로 한다.
제2 본딩층(260)은 베이스 기재(210)와 제1 본딩층(240) 사이에 형성된다. 제2 본딩층(260)은 제1 본딩층(240)을 형성하기 전에 베이스 기재(210) 상에 형성함으로써, 베이스 기재(210)와 제1 본딩층(240) 사이에 배치된다. 제2 본딩층(260)은 베이스 기재(210)와 유전층(220) 사이의 안정적인 접착을 유도한다. 제2 본딩층(260)은 베이스 기재(210)와 제1 본딩층(240) 사이에 형성되지만, 실질적으로 베이스 기재(210)와 유전층(220) 사이에서 열응력을 완충하는 역할을 한다. 제2 본딩층(260)은 제1 본딩층(240)과 함께 고온 환경에서 열팽창 차이로 인해 열 응력이 발생될 때, 열 응력으로 인해서 유전층(120)이 박리 되거나 유전층(120) 내부에 크랙이 발생하는 것을 억제하는 역할을 한다.
제2 본딩층(260)은 베이스 기재(110)의 열팽창률과 제1 본딩층(240)의 열팽창률 사이의 열팽창률을 갖는다. 제2 본딩층(260)은 제1 본딩층(240)의 열팽창 계수보다 크고, 베이스 기재(110)의 열팽창 계수보다 작은 열팽창 계수를 갖는다. 제2 본딩층(260)은 금속층을 포함한다. 상기 금속층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 등을 포함한다.
제1 본딩층(240)은 제2 본딩층(240)과 유전층(220) 사이에 형성된다. 제1 본딩층(240)의 두께를 제외한 모든 특성은 실시예 1에서 설명한 본딩층(140)과 실질적으로 동일하다.
제1 본딩층(240) 및 제2 본딩층(260)의 두께의 합은 40㎛ 내지 200㎛를 갖는다. 제1 및 제2 본딩층(240, 260) 각각은 20㎛ 미만의 두께로 형성하면 형성 과정 중에 국부적으로 미형성되는 부분이 발생되고, 충분한 열응력 완충 효과를 얻지 못하게 되므로 바람직하지 못하다. 따라서, 제1 및 제2 본딩층(240, 260)의 두께의 합은 40㎛ 미만이면 바람직하지 못하다. 제1 및 제2 본딩층(240, 260)의 두께의 합이 200㎛를 초과하면, 커넥터(250) 부위의 단차로 인해 커넥터(250) 인접 부위에서 크랙 발생 위험성이 높아지므로 바람직하지 못하다. 따라서, 제1 및 제2 본딩층(240, 260)의 두께의 합은 40㎛ 내지 200㎛의 두께를 가지며, 제1 및 제2 본딩층(240, 260) 각각은 적어도 20㎛ 이상의 두께를 갖는다.
이하, 실시예 2에 따른 정전척 제조 방법에 대하여 간략하게 설명하기로 한다. 여기서, 커넥터(250)는 도 3에 도시된 커넥터(150)의 구성을 기준으로 하여 설명한다.
도 7은 도 5에 도시된 정전척의 제조 방법을 설명하기 위한 공정도이다.
여기서, 정전척의 제조 방법은 제1 및 제2 본딩층(240, 260)의 형성을 제외하면, 도 6에서 설명한 정전척의 제조 방법과 실질적으로 동일하다. 따라서, 이하 상세한 설명에서는 차이점 위주로 간략하게 설명하기로 한다.
도 7을 참조하면, 베이스 기재(210)를 준비한다.(S210) 개별적으로 커넥터(250)를 준비한다.(S220)
베이스 기재(210) 및 커넥터(250)가 준비되면, 커넥터(250)를 베이스 기재(210)에 삽입하여 정위치시킨다.(S230) 이와 달리, 커넥터(250)는 베이스 기재(210) 상에 제1 및 제2 본딩층(240, 260)과 유전층(220)을 모두 형성한 후에 베이스 기재(210)에 삽입하여 결합할 수도 있다.
베이스 기재(210) 상에 제2 본딩층(260)을 형성한다.(S240) 제2 본딩층(260)은 커넥터(250) 영역을 제외하고 베이스 기재(210)의 상부면에 대하여 형성한다. 제2 본딩층(260)은 베이스 기재(210)와 유전층(120) 사이의 열응력 감소를 통해, 박리 또는 내부 크랙 발생을 방지하기 위하여 형성된다. 제2 본딩층(260)은 금속층을 포함한다. 상기 금속층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 등을 포함한다.
다음, 제2 본딩층(260) 상에 제1 본딩층(240)을 형성한다.(S250) 제1 본딩층(240)은 커넥터(250) 영역을 제외하고 제2 본딩층(260)의 상부면에 대하여 형성한다. 제1 본딩층(240)은 금속 산화물층을 포함한다. 상기 금속 산화물층은 산화 티타늄(TiO2), 산화 지르코늄(ZrO2) 등을 포함한다.
제1 및 제2 본딩층(240, 260)은 이종 물질 사이의 접합을 일 기능으로 한다. 상기 커넥터(250)의 외부는 세라믹 코팅층으로 형성된 절연 부재이고, 베이스 기재(210) 상에 형성되는 하부 유전층(222)은 세라믹 코팅층을 포함한다. 커넥터(250)와 하부 유전층(222)이 동일 재질이므로, 커넥터(250) 상에 형성되는 제1 본딩층(240) 또는 제2 본딩층(260)은 커넥터(250)와 하부 유전층(222)의 접합력을 떨어뜨려 크랙이 발생될 수 있다. 따라서, 제1 및 제2 본딩층(240, 260) 각각은 커넥터(250) 영역을 제외하고 제2 본딩층(240) 및 베이스 기재(210)의 상부면에 대하여 형성하는 것이 바람직하다.
제1 본딩층(240)의 형성 후에, 베이스 기재(210) 상에 하부 유전층(222)을 형성한다.(S260)
하부 유전층(222)의 형성 후에, 하부 유전층(222) 상에 전극층(230)을 형성한다.(S270)
전극층(230)의 형성 후에, 전극층(230) 상에 상부 유전층(224)을 형성한다(S280)
이와 같이, 베이스 기재(210)와 유전층(220) 사이에 형성되는 제1 및 제2 본딩층(240, 260)에 의해 베이스 기재(210)와 유전층(220) 사이의 접착 강도가 향상되며, 고온 환경에서 열팽창률 차이로 인한 열응력이 완충된다. 이에 따라, 유전층(220)이 박리 되거나, 유전층(220)의 내부에 크랙이 발생되는 현상을 개선한다.
정전척은 하나의 전극을 갖는 유니폴라(unipolar) 타입과 두 개의 전극을 갖는 바이폴라(bipolar) 타입으로 구분할 수 있다. 상기의 실시예들에서는 하나의 전극을 갖는 유니폴라 타입의 정전척을 기준으로 설명하였다. 하지만, 본 발명이 유니폴라 타입의 정전척으로 한정되는 것은 아니며 바이폴라 타입의 정전척을 포함한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이와 같은 정전척에 따르면, 본딩층이 베이스 기재와 유전층 사이의 접착 강도를 향상시키고 열응력을 완충하므로 고온 환경에서 열팽창률 차이로 인하여 유전층이 박리 되거나 내부에 크랙이 발생되는 것을 억제할 수 있다. 이에 따라, 정전척의 제조 신뢰성이 향상되며, 플라즈마 공정의 고온 환경에서 정전척의 사용 안정성이 향상된다.
또한, 본딩층은 내화학성 우수하므로 플라즈마 공정 중에 플라즈마 공정 가스의 침투로 인한 베이스 기재의 표면 부식을 억제하므로, 정전척을 장시간 안정적으로 사용할 수 있게 된다.
따라서, 본 발명의 실시예들에 따른 정전척은 제조 신뢰성을 향상시키고, 플라즈마 공정 중의 고온 환경에서 안정적인 사용을 위하여 바람직하게 사용될 수 있다.
100, 200: 정전척 110, 210: 베이스 기재
120, 220: 유전층 122, 222: 하부 유전층
124, 224: 상부 유전층 130, 230: 전극층
140: 본딩층 150, 250: 커넥터
151, 156: 단자 152, 157: 절연 부재
153, 158: 버퍼층 158a: 제1 버퍼층
158b: 제2 버퍼층 240: 제1 본딩층
260: 제2 본딩층

Claims (11)

  1. 베이스 기재;
    상기 베이스 기재 상에 배치된 유전층;
    상기 유전층의 내부에 배치되며 정전기력 발생을 위한 전극층; 및
    상기 베이스 기재와 상기 유전층 사이에 배치되고, 상기 유전층과 열팽창 계수의 차이가
    Figure pat00017
    내지
    Figure pat00018
    범위를 갖는 본딩층을 포함하는 정전척.
  2. 제 1 항에 있어서, 상기 본딩층은 금속 산화물을 포함하는 것을 특징으로 하는 정전척.
  3. 제 2 항에 있어서, 상기 본딩층은 산화티타늄(TiO2) 또는 산화지르코늄(ZrO2)을 포함하는 것을 특징으로 하는 정전척.
  4. 제 2 항에 있어서, 상기 본딩층은 티타늄(Ti), 산화티타늄(TiO2) 또는 산화지르코늄(ZrO2)의 분말 또는 선형재료를 이용한 코팅층을 포함하는 것을 특징으로 하는 정전척.
  5. 제 1 항에 있어서, 상기 본딩층의 두께는 20 ㎛ 내지 200㎛인 것을 특징으로 하는 정전척.
  6. 제 1 항에 있어서, 상기 본딩층은 표면 조도(Ra)가 3㎛ 내지 8㎛인 것을 특징으로 하는 정전척.
  7. 제 1 항에 있어서, 상기 베이스 기재와 상기 본딩층 사이에 형성되는 제2 본딩층을 더 포함하는 것을 특징으로 하는 정전척.
  8. 제 7 항에 있어서, 상기 제2 본딩층은 상기 베이스 기재의 열팽창 계수 보다 작고 상기 본딩층의 열팽창 계수보다 큰 열팽창 계수를 갖는 금속 합금을 포함하는 것을 특징으로 하는 정전척.
  9. 제 8 항에 있어서, 상기 제2 본딩층은 니켈(Ni), 알루미늄(Al) 또는 이들의 합금을 포함하는 것을 특징으로 하는 정전척.
  10. 제 7 항에 있어서, 상기 본딩층과 상기 제2 본딩층의 두께의 합은 40 ㎛ 내지 200㎛인 것을 특징으로 하는 정전척.
  11. 제 1 항에 있어서, 상기 유전층은
    상기 전극층 하부에 배치된 하부 유전층; 및
    상기 전극층 상부에 배치되며 상기 전극층을 커버하는 상부 유전층을 포함하는 것을 특징으로 하는 정전척.
KR1020110088274A 2011-09-01 2011-09-01 정전척 KR20130025025A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110088274A KR20130025025A (ko) 2011-09-01 2011-09-01 정전척
PCT/KR2012/006971 WO2013032260A2 (ko) 2011-09-01 2012-08-31 정전 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088274A KR20130025025A (ko) 2011-09-01 2011-09-01 정전척

Publications (1)

Publication Number Publication Date
KR20130025025A true KR20130025025A (ko) 2013-03-11

Family

ID=47757068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088274A KR20130025025A (ko) 2011-09-01 2011-09-01 정전척

Country Status (2)

Country Link
KR (1) KR20130025025A (ko)
WO (1) WO2013032260A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074040A (ko) 2019-12-11 2021-06-21 세메스 주식회사 본딩 보호 부재 및 이를 구비하는 기판 처리 시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US9850573B1 (en) 2016-06-23 2017-12-26 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10755900B2 (en) 2017-05-10 2020-08-25 Applied Materials, Inc. Multi-layer plasma erosion protection for chamber components
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270540A (ja) * 1997-03-26 1998-10-09 Nippon Cement Co Ltd 静電チャックデバイスおよび静電チャック用基台
JPH11168134A (ja) * 1997-12-03 1999-06-22 Shin Etsu Chem Co Ltd 静電吸着装置およびその製造方法
JP4753460B2 (ja) * 2000-08-16 2011-08-24 株式会社クリエイティブ テクノロジー 静電チャック及びその製造方法
KR100587191B1 (ko) * 2004-12-28 2006-06-08 주식회사 코미코 세라믹 정전척의 접합구조체 및 그 제조방법
KR101644495B1 (ko) * 2008-11-25 2016-08-01 쿄세라 코포레이션 웨이퍼 가열 장치, 정전 척, 및 웨이퍼 가열 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074040A (ko) 2019-12-11 2021-06-21 세메스 주식회사 본딩 보호 부재 및 이를 구비하는 기판 처리 시스템

Also Published As

Publication number Publication date
WO2013032260A9 (ko) 2013-04-18
WO2013032260A2 (ko) 2013-03-07
WO2013032260A3 (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
KR20130025025A (ko) 정전척
KR100997374B1 (ko) 정전척 및 이의 제조 방법
TW442888B (en) Electrostatic holding apparatus and method of producing the same
JP4808258B2 (ja) 静電チャックの給電構造及びその製造方法並びに静電チャック給電構造の再生方法
JP6686879B2 (ja) 静電チャック装置
TWI336504B (ko)
JP2008153194A (ja) 加熱装置
KR20200056985A (ko) 정전 척 장치
JP4858319B2 (ja) ウェハ保持体の電極接続構造
KR101122709B1 (ko) 정전척
KR20200027897A (ko) 세라믹 기판 및 정전 척
KR100995250B1 (ko) 열 응력 감소를 위한 버퍼층을 포함하는 정전 척
JP2007251124A (ja) 静電チャック
KR101585082B1 (ko) 히팅 유닛 및 그 제조방법 및 이를 이용한 온도 제어가 가능한 정전척
US10381253B2 (en) Electrostatic chuck
KR100984751B1 (ko) 열 응력 감소를 위한 이중 버퍼층을 포함하는 정전 척
JP2008244147A (ja) 静電チャック、その製造方法およびガラス基板の吸着方法
JP5345583B2 (ja) 静電チャック
JP4658086B2 (ja) 静電チャック及びその製造方法
JP2007142456A (ja) 静電チャック
WO2021065544A1 (ja) 構造体および加熱装置
KR20150045670A (ko) 정전척
JP2024004894A (ja) 保持装置
TW202324667A (zh) 靜電吸盤
KR100497953B1 (ko) 전도성 세라믹 전극 및 이를 포함하는 정전척

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid