WO2013031865A1 - 高効率電力増幅器 - Google Patents

高効率電力増幅器 Download PDF

Info

Publication number
WO2013031865A1
WO2013031865A1 PCT/JP2012/071909 JP2012071909W WO2013031865A1 WO 2013031865 A1 WO2013031865 A1 WO 2013031865A1 JP 2012071909 W JP2012071909 W JP 2012071909W WO 2013031865 A1 WO2013031865 A1 WO 2013031865A1
Authority
WO
WIPO (PCT)
Prior art keywords
harmonic
output
power
processing circuit
circuit unit
Prior art date
Application number
PCT/JP2012/071909
Other languages
English (en)
French (fr)
Inventor
仁宏 神山
亮 石川
本城　和彦
Original Assignee
国立大学法人 電気通信大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 電気通信大学 filed Critical 国立大学法人 電気通信大学
Priority to CN201280041707.6A priority Critical patent/CN103765765B/zh
Priority to JP2013531380A priority patent/JP5979559B2/ja
Priority to US14/241,503 priority patent/US9257948B2/en
Priority to KR1020147005400A priority patent/KR101802572B1/ko
Priority to EP12827288.7A priority patent/EP2752990A4/en
Publication of WO2013031865A1 publication Critical patent/WO2013031865A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/306—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage being a parallel resonance circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/309—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage being a series resonance circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/315—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/399—A parallel resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/402—A series resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to a power amplifier, and more particularly, to a power amplifier having improved power efficiency by suppressing the average power consumption of harmonics in the power amplifier.
  • class F amplification and inverse class F amplification As a method for controlling harmonic components and suppressing reduction in added power efficiency, a method using class F amplification and inverse class F amplification is known.
  • class F amplification and inverse class F amplification the voltage and current on the output side of the transistor are separated in the time domain. More specifically, in class F amplification, the voltage is a square wave, the current is a sine half wave, and the voltage and current alternate to zero level. On the contrary, in the reverse class F amplification, the current is a square wave, the voltage is a sine half wave, and the voltage and the current are alternately at a zero level.
  • FIG. 1A is a graph group showing an example of a time change in a current flowing into a transistor and a voltage generated at an output terminal of the transistor of the class F amplifier.
  • the current flowing into the transistor is, for example, a drain current
  • the voltage generated at the output terminal of the transistor is, for example, a drain-source voltage.
  • the graph group in FIG. 1A includes a first graph 1Ai that shows the current flowing into the transistor, and a second graph 1Av that shows the voltage generated at the output terminal of the transistor.
  • the horizontal axis indicates the passage of time with the period of the fundamental frequency as a unit
  • the vertical axis indicates the amplitude of current and voltage.
  • the current i d (t) shown in the first graph 1Ai and the voltage v ds (t) shown in the second graph 1Av are expressed by the following equation (1).
  • the drain-source voltage becomes zero level, and when the drain current is generated, the drain-source voltage is zero. It is formed to be a level. Therefore, the power consumed inside the transistor of the class F amplifier is zero, and the average power consumption is also zero. As a result, the class F amplifier can theoretically obtain 100% power efficiency. The same applies to the inverse class F amplifier.
  • Patent Document 1 Japanese Patent No. 4335633 discloses an invention relating to a class F amplifier circuit and an additional circuit for a class F amplifier.
  • the class F amplifier circuit includes a transistor and a load circuit connected to the subsequent stage of the transistor.
  • the load circuit includes a first reactance two-terminal circuit and a second reactance two-terminal circuit. Each impedance has a zero at even harmonics and a pole at odd harmonics as needed.
  • Patent Document 2 Japanese Patent Laid-Open No. 2011-55152 discloses an invention relating to an amplifier circuit.
  • the amplifier circuit includes a transistor, a harmonic processing circuit connected to the subsequent stage of the transistor, and a resonance circuit unit connected to the subsequent stage of the harmonic processing circuit.
  • This transistor can be expressed as an equivalent circuit having a current source, a drain-source capacitance, and a drain inductance.
  • This harmonic processing circuit has an n-stage ladder circuit in which each stage includes a parallel capacitor and a series inductor.
  • n is an integer of 1 or more.
  • This resonance circuit unit has 2n + 1 resonators having different resonance frequencies.
  • the resonance frequency of these 2n + 1 resonators is the frequency of n + 1 poles and n zeros formed between the drain output part of the transistor and the ground plane when the output part of the harmonic processing circuit is short-circuited. Each matches.
  • the resonance frequency of the 2n resonators matches the frequency of the second to 2n + 1 harmonics.
  • Patent Document 3 Japanese Patent Laid-Open No. 2011-668359 discloses an invention relating to a microwave harmonic processing circuit.
  • the microwave harmonic processing circuit includes a serial transmission line and a plurality of parallel tip open stubs connected in parallel at one point to an output terminal of the serial transmission line.
  • This serial transmission line has an input terminal connected to the output terminal of the transistor and a predetermined electrical length.
  • Each of the plurality of parallel open end stubs has a predetermined electrical length with respect to higher harmonics of the second order and up to the nth order.
  • n is an arbitrary integer
  • the total number of parallel tip open stubs is n-1.
  • the microwave harmonic processing circuit includes a first transmission line layer, a second transmission line layer, a ground layer, and a via.
  • the first transmission line layer is configured by connecting a serial transmission line and two parallel tip open stubs out of n ⁇ 1 parallel tip open stubs at one connection point.
  • the second transmission line layer is configured by connecting n-3 parallel tip open stubs excluding these two parallel tip open stubs at one connection point.
  • the ground layer is disposed between the first transmission line layer and the second transmission line layer.
  • the via electrically connects the connection point in the first transmission line layer and the connection point in the second transmission line layer.
  • the class F amplifier and the inverse class F amplifier realize extremely excellent power efficiency.
  • a large amplitude is required as a harmonic component, that is, a transistor with higher high-frequency performance is required.
  • the class F amplifier and the inverse class F amplifier are easily affected by circuit loss, it may be relatively difficult to realize the ideal state particularly in the microwave band.
  • An object of the present invention is to provide a high efficiency power amplifier that is relatively easy to realize even in a high frequency band including a microwave band.
  • the high efficiency power amplifier includes a transistor (10) and an output power processing circuit unit (30).
  • the transistor (10) amplifies input power having a fundamental angular frequency component in current and voltage, and outputs output power.
  • the output power processing circuit unit (30) is connected to the subsequent stage of the transistor (10).
  • the output power processing circuit unit (10) includes an output matching circuit unit (32) and an output harmonic processing circuit unit (31).
  • the output matching circuit section (32) performs impedance matching in the basic angular frequency component of the output power.
  • the output harmonic processing circuit section (31) is formed so that reactive power is converted into a plurality of harmonic components each having a plurality of harmonic angular frequencies that are integer multiples of the fundamental angular frequency.
  • the output harmonic processing circuit section (31) is formed so as to realize reactive power generation by orthogonalizing the phases of current and voltage in output power in at least one of a plurality of harmonic components.
  • an output power processing circuit unit for converting the harmonic component of the output power to reactive power is provided at the subsequent stage of the transistor.
  • the output power processing circuit unit converts at least part of the harmonic components into reactive power by making the current and voltage phases orthogonal.
  • FIG. 1A is a graph group showing an example of a time change in a current flowing into a transistor and a voltage generated at an output terminal of the transistor of the class F amplifier.
  • FIG. 1B is a graph group showing an example of temporal changes in the current flowing into the transistor and the voltage generated at the output terminal of the transistor when the phase is orthogonal for each harmonic.
  • FIG. 2 is a circuit diagram showing a basic configuration of the high efficiency power amplifier according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing an implementation example of the configuration of the high efficiency power amplifier according to the embodiment of the present invention.
  • FIG. 4A is a plan view of an input power processing circuit unit according to an embodiment of the present invention.
  • FIG. 4B is a plan view of an output power processing circuit unit according to an embodiment of the present invention.
  • FIG. 5 is a Smith chart showing the results obtained by measuring the characteristics of the high efficiency power amplifier according to the embodiment of the present invention.
  • FIG. 6 is a graph group showing the results of measuring the power efficiency in the 5.7 Ghz band of the high efficiency power amplifier according to the embodiment of the present invention.
  • the current flowing into the transistor and the voltage generated at the output terminal of the transistor are separated in the time domain to reduce the power consumption by the transistor like a class F amplifier or an inverse class F amplifier.
  • a method of making reactive power by making the phases of harmonic current and voltage orthogonal is conceivable.
  • the method of orthogonalizing the phase of the harmonic current and voltage is used in combination with the method of the class F amplifier or the inverse class F amplifier, or by using it alone. The harmonic power consumption is suppressed.
  • FIG. 1B is a graph group showing an example of temporal changes in the current flowing into the transistor and the voltage generated at the output terminal of the transistor when the phase is orthogonal for each harmonic.
  • the graph group in FIG. 1B includes a first graph 1Bi that shows the current flowing into the transistor, and a second graph 1Bv that shows the voltage generated at the output terminal of the transistor.
  • the horizontal axis indicates the passage of time with the period of the fundamental frequency as a unit
  • the vertical axis indicates the amplitude of current and voltage.
  • the current i d (t) shown in the first graph 1Bi and the voltage v ds (t) shown in the second graph 1Bv are expressed by the following equation (2).
  • FIG. 2 is a circuit diagram conceptually showing the basic structure of the high-efficiency power amplifier according to the embodiment of the present invention. The components of the high efficiency power amplifier shown in FIG. 2 will be described.
  • the high-efficiency power amplifier shown in FIG. 2 includes a transistor 10, a power supply circuit unit 20, an output power processing circuit unit 30, an input unit 50, and an output unit 60.
  • the power supply circuit unit 20 includes a power supply 21 and an impedance circuit unit 22.
  • the transistor 10 includes a drain 11, a gate 12, and a source 13.
  • the output power processing circuit unit 30 includes an output harmonic processing circuit unit 31 and an output matching circuit unit 32.
  • the transistor 10 In the example of FIG. 2, a GaN (gallium nitride) HEMT (High Electron Mobility Transistor) is used as the transistor 10, but the present invention is not limited to this example.
  • the transistor 10 may be a bipolar transistor, a MOS (Metal Oxide Semiconductor) FET (Field Effect Transistor), or the like. However, in that case, the surrounding circuits are changed as necessary.
  • the input unit 50 is connected to the gate 12 of the transistor 10. One end of the power source 21 is grounded. The other end of the power source 21 is connected to one end of the impedance circuit unit 22. The other end of the impedance circuit unit 22 is commonly connected to the drain 11 of the transistor 10 and the input unit of the output harmonic processing circuit unit 31. The source 13 of the transistor 10 is grounded.
  • the output unit of the output harmonic processing circuit unit 31 is connected to the input unit of the output matching circuit unit 32.
  • the output unit of the output matching circuit unit 32 is connected to the output unit 60. In FIG. 2, the output matching circuit unit 32 is grounded, but may not be grounded. Further, the output unit 60 may be connected to an external load 40 as shown in FIG.
  • the transistor 10 receives input power having a basic angular frequency ⁇ 0 from the gate 12.
  • the transistor 10 amplifies input power while being supplied with power from the power supply circuit unit 20, and outputs the amplified output power from the drain 11.
  • the current 2i flowing through the drain 11 in FIG. 2 indicates the output power current i d (t).
  • the voltage 2v between the drain 11 and the source 13 is the output power voltage v ds (t ).
  • the output power outputted from the transistor 10 not only the fundamental wave component having a fundamental angular frequency omega 0 contains harmonics component having an integer multiple of the angular frequency of the fundamental angular frequency omega 0 It is common. If these harmonic components are consumed in the amplifier, the efficiency of the amplifier is reduced.
  • the output harmonic processing circuit unit 31 is connected to the subsequent stage of the transistor 10 to make most of the harmonic components of the output power reactive power.
  • the output harmonic processing circuit unit 31 includes first to third harmonic processing circuit units.
  • the first harmonic processing circuit unit converts the second harmonic component having an angular frequency 2 ⁇ 0 that is twice the basic angular frequency ⁇ 0 out of the output power to reactive power.
  • the second harmonic processing circuit unit converts reactive power to a third harmonic component having an angular frequency 3 ⁇ 0 that is three times the basic angular frequency ⁇ 0 in the output power.
  • the third harmonic processing circuit unit converts reactive power to a fourth harmonic component having an angular frequency 4 ⁇ 0 that is four times the basic angular frequency ⁇ 0 in the output power. Note that the reactive harmonics are not consumed inside the high-efficiency power amplifier, but are eventually output as fundamental wave components, so reactive power contributes to improved power amplification efficiency. Will do.
  • a method of class F amplifier or inverse class F amplifier in which the voltage and current are alternately adjusted to zero level for each harmonic. ing.
  • the present invention never denies this technique, but in order to further promote the suppression of harmonic components, a reactive power technique that adjusts the phase of voltage and current to be orthogonal for each harmonic, Introduce to some or all of the harmonics. That is, some of the harmonics selected as control targets are converted into reactive power by making the phase of voltage and current orthogonal, and the rest of the harmonics are generated in the transistor using the method of class F amplifier or inverse class F amplifier. Zero power consumption.
  • reactive power is generated by making the phase of the voltage and current orthogonal for the fourth and subsequent harmonic components, and for the second and third harmonic components, a transistor is used by using a class F amplifier or an inverse class F amplifier.
  • the power consumption inside is reduced to zero.
  • the odd-order (even-order) harmonic components are converted to reactive power by making the voltage and current phases orthogonal to each other, and the even-order (odd-order) harmonic components are used as a class F amplifier or an inverse class F amplifier. Is used to zero the power consumption in the transistor.
  • all of the harmonics selected as the control target may be converted to reactive power by making the voltage and current phases orthogonal.
  • an effect of providing further freedom in the design of the output harmonic processing circuit unit 31 or the output power processing circuit unit 30 can be obtained.
  • a microstrip line is used for zero power consumption for class F amplification or inverse class F amplification, it may be necessary to collect a plurality of open-ended stubs at the same connection point. Geometrical difficulties can occur.
  • the position where the open-ended stub should be connected is converted into the electrical length of the desired fundamental wave component, and is at a distance of a quarter wavelength from the output part of the transistor 10 (drain 11 in the case of FIG. 3). is there.
  • this distance is slightly shorter than a quarter wavelength in consideration of the parasitic capacitance of the transistor 10.
  • a microstrip line is used to make the current and voltage phases orthogonal, a plurality of open-ended stubs can be distributed to a plurality of connection points respectively arranged at arbitrary positions of the main line part 34. And geometrical difficulties are unlikely to occur in their arrangement.
  • the output matching circuit unit 32 performs impedance matching with the subsequent stage for the fundamental wave component of the output power. Since impedance matching is the same as in the prior art, further detailed description is omitted. However, the output matching circuit unit 32 may be integrated with the output harmonic processing circuit unit 31 to form the output power processing circuit unit 30 as necessary.
  • the phase difference between current and voltage is maintained at ⁇ 90 degrees in all harmonics by adjusting the phase to be orthogonal.
  • the theoretical efficiency is 100%.
  • the allowable range depends on the ratio between the amplitude of the fundamental wave and the amplitude of each harmonic.
  • phase difference of the fundamental wave component is zero, the DC input power may be increased. On the other hand, when the DC input power is a given condition, the phase difference of the fundamental component may be adjusted.
  • impedance matching is performed on the fundamental wave component of the output power so that the impedance viewed from the output equivalent current source on the load 40 side is conjugate to the fundamental wave. Be consistent. Further, by performing reactive power conversion on the harmonic component of the output power, the impedance of the output equivalent current source viewed from the load 40 becomes pure reactance in the harmonic component.
  • the impedance of the output power processing circuit unit 30 viewed from the rear stage becomes pure reactance for the harmonic component subjected to reactive power, and direct-current input power for the fundamental component
  • the power factor corresponding to the active power component equal to may be set.
  • FIG. 3 is a circuit diagram showing an implementation example of the high efficiency power amplifier according to the embodiment of the present invention.
  • the high efficiency power amplifier of FIG. 3 is equivalent to the high efficiency power amplifier according to the embodiment of the invention shown in FIG. 2 with two modifications.
  • the first modification is that the output power processing circuit unit 30 according to the embodiment of the present invention is embodied, and the output power processing circuit unit 33 is formed by a distributed constant circuit such as a microstrip line.
  • the second change is that an input power processing circuit unit 70 formed of a distributed constant circuit such as a microstrip line is added between the gate 12 of the transistor 10 and the input unit 50.
  • the power source 21 and the external load 40 are omitted for the sake of simplicity.
  • Other configurations in the high efficiency power amplifier according to the present embodiment are the same as those in the embodiment of the present invention shown in FIG.
  • FIG. 4A is a plan view of the input power processing circuit unit 70 according to the implementation example of the embodiment of the present invention.
  • the input power processing circuit unit 70 illustrated in FIG. 4A includes a main line unit 71, an input fundamental wave matching circuit unit 72, and an input harmonic processing circuit unit 73.
  • the input fundamental wave matching circuit unit 72 and the input harmonic processing circuit unit 73 are open-ended stubs.
  • the main line portion 71 has one end connected to the input unit 50 and the other end connected to the gate 12 of the transistor 10.
  • the input fundamental wave matching circuit unit 72 has one end connected to the main line unit 71.
  • the input harmonic processing circuit unit 73 has one end connected to the main line unit 71.
  • a connection portion to the input portion 50, a connection portion to the input fundamental wave matching circuit portion 72, a connection portion to the input harmonic processing circuit portion 73, the gate 12 of the transistor 10 are connected in this order.
  • the input fundamental wave matching circuit unit 72 performs impedance matching for a fundamental wave component having a desired fundamental angular frequency ⁇ 0 in the input power supplied from the input unit 50.
  • the input harmonic processing circuit unit 73 responds to the feedback component to the input side of the transistor 10 through the feedback capacitance in the transistor 10 among the secondary harmonic components of the voltage generated on the output side of the transistor 10. Perform phase adjustment.
  • the reason for focusing on the second harmonic component is that, since the amplitude is large among the harmonic components excluding the fundamental component, it is generally expected that the effect is the largest. . Therefore, if there is a high-order harmonic having an amplitude larger than that of the second-order harmonic component, it is preferable to use this higher-order harmonic component as a target for phase adjustment instead of the second-order harmonic component.
  • the input harmonic processing circuit unit 73 may handle higher-order harmonics than 2, and a plurality of input harmonic processing circuits for phase-adjusting a plurality of higher-order harmonic components.
  • the part 73 may be provided.
  • the input harmonic processing circuit unit 73 has a fan shape, but this is only an example and does not limit the present invention.
  • FIG. 4B is a plan view of the output power processing circuit unit 33 according to the implementation example of the embodiment of the present invention.
  • the output power processing circuit unit 33 shown in FIG. 4B includes a main line unit 34, a first output harmonic processing circuit unit 35, a second output harmonic processing circuit unit 36, and a third output harmonic processing.
  • a circuit unit 37 and an output fundamental wave matching circuit unit 38 are provided.
  • the first output harmonic processing circuit unit 35, the second output harmonic processing circuit unit 36, the third output harmonic processing circuit unit 37, and the output fundamental wave matching circuit unit 38 are respectively It is a tip open stub.
  • the main line section 34 has one end connected to the drain 11 of the transistor 10 and the other end connected to the output section 60.
  • One end of each of the first output harmonic processing circuit unit 35, the second output harmonic processing circuit unit 36, and the third output harmonic processing circuit unit 37 is in the main line unit 34.
  • the output fundamental wave matching circuit section 38 has one end connected to the main line section 34.
  • the connection section of the transistor 10 to the drain 11, the common connection section of the first to third output harmonic processing circuit sections 35 to 37, the output fundamental wave matching circuit section 38, And the connection part with the output part 60 are arranged in this order.
  • a plurality of output harmonic processing circuit sections 35 to 37 commonly connected to the common connection section and the main line section 34 extending on both sides of the common connection section are preferably made as much as possible in order to suppress mutual influences. It is desirable to be connected at an angle.
  • FIG. 5 is a Smith chart showing the results obtained by measuring the characteristics of the high efficiency power amplifier according to the implementation example of the embodiment of the present invention.
  • the Smith chart of FIG. 5 shows a total of four points 51a, 52a, 53a, and 54a representing theoretical values, and a total of four points 51b, 52b, 53b, and 54b representing actual measurement locations.
  • a point 51a represents the theoretical value of the fundamental wave component.
  • Point 52a represents the theoretical value of the second harmonic component.
  • a point 53a represents the theoretical value of the third harmonic component.
  • Point 54a represents the theoretical value of the fourth harmonic component.
  • a point 51b represents an actual measurement value of the fundamental wave component.
  • a point 52b represents an actual measurement value of the second harmonic component.
  • a point 53b represents an actual measurement value of the third harmonic component.
  • a point 54b represents an actual measurement value of the fourth-order harmonic component.
  • n an integer of 1 to 4
  • 1 represents the fundamental wave component
  • 2 to 4 represents the second to fourth harmonic components.
  • Table 1 shows measured values of the voltage Vn, the current In, and the phase difference ⁇ n in each of the fundamental wave component and the second to fourth harmonic components.
  • Table 1 also shows fifth-order harmonic components not shown in the Smith chart of FIG.
  • the absolute value of the phase difference between voltage and current is in the range of 86.7 ° to 99 ° for the 2nd to 4th harmonic components for which the reactive power of the output power is applied. In other words, that is, almost orthogonal.
  • the absolute value of the phase difference between the voltage and current is 90 °, the power factor becomes zero and the reactive power is completely reduced, but the second to fourth harmonic components are close to this state.
  • this does not apply to the fifth harmonic component that is not subject to reactive power conversion. That is, if the absolute value of the phase difference between the voltage and current is zero or 180 °, the power factor is 100% and the active power is completely achieved, but the fifth harmonic component is close to this state.
  • phase difference for the desired fundamental wave component, the absolute value of the phase difference between the voltage and current is 120.4 °, and it is confirmed that no reactive power is generated.
  • This phase difference represents a state where active power and reactive power are mixed and can be said to be sufficiently effective in practice.
  • FIG. 6 is a graph group showing the results of measuring the power efficiency in the 5.7 Ghz band of the high efficiency power amplifier according to the implementation example of the embodiment of the present invention.
  • the graph group in FIG. 6 includes first to third graphs 6a to 6c.
  • the first graph 6a represents the output power P out with respect to the input power P in in decibels (dBm).
  • Second graph 6b represents an additional power efficiency PAE of input power P in in percent (%).
  • the third graph 6c represents the drain efficiency eta D with respect to the input power P in in percent (%).
  • the first conventional technology is “P. Colantonio, F. Gianni, R. Giofre, E. Limiti, A. Serino, M. Peroni, P. Romanini, and C. Proietti,“ As described in A C-band high0 efficiency second-harmonic-tuned hybrid power amplifier in GaN technology ”, IEEE Trans. Micro. Theory.27.
  • the second conventional technology is “Y. Hao, L. Yang, X. Ma, J. Ma, M. Cao, C. Pan, C. Wang, and J. Zhang,“ High-Performance MicroAlvesedGate-ResidentialGate-ResidentialGate-ResidentialGate-ResidentialGate.
  • the third conventional technology is “R. Negra, and W. Bachold,“ BiCMOS MMIC class-E power amplifier for 5 to 6 GHz wireless communication systems, ”Proc. 35th Eur. 2005, pp. 445-448.
  • the fourth conventional technology is “Y. Tsuyama, K. Yamanaka, K. Namura, S. Chaki, and N. Shinohara,“ Internally-matched GaN HEMT High Efficient MT ”. "Works. Dig., Kyoto, Japan, May 2011, pp. 41-44.”
  • the fifth conventional technology is “K. Kuroda, R. Ishikawa, K. Honjo,“ Parasic compensation design technology for C-bandGaN HEMT class-T.F.E.T ”. No. 11, pp. 2741-2750, Nov. 2010. ”.
  • the output power processing circuit unit is formed using a lumped constant circuit such as a capacitor or an inductance.
  • a lumped constant circuit such as a capacitor or an inductance.
  • the high-efficiency power amplifier according to the present embodiment can be easily used in a power transmission device or the like in a contactless charging system for an electric vehicle using a megahertz band.
  • the input power processing circuit unit and the output power processing circuit unit are used by using the lumped constant circuit described in the other implementation example of the embodiment. It may be formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

　本発明による高効率電力増幅器は、トランジスタと、出力電力処理回路部とを具備する。ここで、トランジスタは、電流および電圧に基本角周波数成分を有する入力電力を増幅して出力電力を出力する。出力電力処理回路部は、トランジスタの後段に接続されている。出力電力処理回路部は、出力整合回路部と、出力高調波処理回路部とを具備する。ここで、出力整合回路部は、出力電力の基本角周波数成分におけるインピーダンス整合を行う。出力高調波処理回路部は、出力電力のうち、基本角周波数の整数倍である複数の高調波角周波数をそれぞれ有する複数の高調波成分を無効電力化するように形成されている。出力高調波処理回路部は、複数の高調波成分のうち少なくとも１つにおいて、無効電力化を、出力電力における電流および電圧の位相を直交させることで実現するように形成されている。

Description

高効率電力増幅器
　本発明は、電力増幅器に係り、特に、電力増幅器内での高調波の平均消費電力を抑制することで電力効率を高めた電力増幅器に係る。
　電力増幅では、電力効率の向上が重要である。トランジスタを用いる電力増幅器で、所望の基本周波数を有する電力を増幅すると、トランジスタは非線形素子であるため、基本周波数を有する基本波成分の他に、基本周波数の整数倍の周波数を有する不要な高調波成分が生じる。この不要な高調波成分が電力増幅器内で消費されると、電力増幅器の付加電力効率が下がってしまう。
　高調波成分を制御し、付加電力効率の低下を抑制する方法として、Ｆ級増幅および逆Ｆ級増幅を用いる方法が知られている。Ｆ級増幅および逆Ｆ級増幅では、時間領域において、トランジスタの出力側の電圧および電流が分離している。より具体的には、Ｆ級増幅では、電圧は矩形波であり、電流は正弦半波であり、電圧および電流が交互にゼロレベルになる。逆Ｆ級増幅では反対に、電流は矩形波であり、電圧は正弦半波であり、やはり電圧および電流が交互にゼロレベルになる。
　図１Ａは、Ｆ級増幅器の、トランジスタに流れ込む電流と、トランジスタの出力端子に生じる電圧とにおける時間変化の一例を示すグラフ群である。ここで、トランジスタに流れ込む電流は、例えばドレーン電流であり、また、トランジスタの出力端子に生じる電圧は、例えばドレーンソース間電圧である。図１Ａのグラフ群は、トランジスタに流れ込む電流を示す第１のグラフ１Ａｉと、トランジスタの出力端子に生じる電圧を示す第２のグラフ１Ａｖとを含んでいる。図１Ａにおいて、横軸は基本周波数の周期を単位とした時間経過を示しており、縦軸は電流および電圧の振幅を示している。第１のグラフ１Ａｉに示す電流ｉｄ（ｔ）と、第２のグラフ１Ａｖに示す電圧ｖｄｓ（ｔ）とは、以下の式（１）によって表される。
Figure JPOXMLDOC01-appb-M000001
　図１Ａの例に示したように、Ｆ級増幅器のトランジスタは、ドレーンソース間電圧が発生している時にはドレーン電流がゼロレベルとなり、反対にドレーン電流が発生している時にはドレーンソース間電圧がゼロレベルとなるように形成されている。したがって、Ｆ級増幅器のトランジスタの内部で消費される電力はゼロであり、同じく平均消費電力もゼロである。その結果、Ｆ級増幅器では、理論的には１００％の電力効率が得られることになる。この特徴については、逆Ｆ級増幅器も同様である。
　上記に関連して、特許文献１（特許４３３５６３３号）には、Ｆ級増幅回路およびＦ級増幅器用付加回路に係る発明が開示されている。このＦ級増幅回路は、トランジスタと、このトランジスタの後段に接続された負荷回路とを具備している。負荷回路は、第１リアクタンス二端子回路と、第２リアクタンス二端子回路とを具備している。各々のインピーダンスは、必要に応じて、偶数次高調波において零点、ならびに奇数次高調波において極を有する。
　また、特許文献２（特開２０１１－５５１５２号公報）には、増幅回路に係る発明が開示されている。この増幅回路は、トランジスタと、このトランジスタの後段に接続された高調波処理回路と、この高調波処理回路の後段に接続された共振回路部とを具備している。このトランジスタは、電流源と、ドレーンソース間容量と、ドレーンインダクタンスとを有する等価回路として表現可能である。この高調波処理回路は、各段が並列容量および直列インダクタを具備するｎ段の梯子型回路を有する。ここで、ｎは１以上の整数である。この共振回路部は、共振周波数が互いに異なる２ｎ＋１個の共振器を有する。これら２ｎ＋１個の共振器の共振周波数は、高調波処理回路の出力部を短絡した場合に、トランジスタのドレーン出力部および接地面の間に形成されるｎ＋１個の極およびｎ個の零点の周波数にそれぞれ一致する。これら２ｎ＋１個の共振器のうち、２ｎ個の共振器の共振周波数は、２次から２ｎ＋１次の高調波の周波数にそれぞれ一致している。
　また、特許文献３（特開２０１１－６６８３９号公報）には、マイクロ波高調波処理回路に係る発明が開示されている。このマイクロ波高調波処理回路は、直列伝送線路と、この直列伝送線路の出力端子に１点で並列接続された複数の並列先端開放スタブとを有する。この直列伝送線路は、入力端子がトランジスタの出力端子に接続されていて、所定の電気長を有する。これら複数の並列先端開放スタブは、２次以上でｎ次までの高調波に対してそれぞれが所定の電気長を持つ。ここで、ｎは任意の整数であって、複数の並列先端開放スタブの総数はｎ－１個である。このマイクロ波高調波処理回路は、第１伝送線路層と、第２伝送線路層と、接地層と、ビアとを有する。この第１伝送線路層は、直列伝送線路とｎ－１個の並列先端開放スタブの内の２つの並列先端開放スタブが１つの接続点で接続されて構成されている。この第２伝送線路層は、これら２つの並列先端開放スタブを除くｎ－３個の並列先端開放スタブが１つの接続点で接続されて構成されている。この接地層は、第１伝送線路層と、第２伝送線路層との間に配置されている。このビアは、第１伝送線路層における接続点と、第２伝送線路層における接続点とを電気的に接続する。
特許４３３５６３３号 特開２０１１－５５１５２号公報 特開２０１１－６６８３９号公報
Ｐ．　Ｃｏｌａｎｔｏｎｉｏ，　Ｆ．Ｇｉａｎｎｉ，　Ｒ．　Ｇｉｏｆｒｅ，　Ｅ．　Ｌｉｍｉｔｉ，　Ａ．　Ｓｅｒｉｎｏ，　Ｍ．　Ｐｅｒｏｎｉ，　Ｐ．　Ｒｏｍａｎｉｎｉ，　ａｎｄ　Ｃ．　Ｐｒｏｉｅｔｔｉ，　"Ａ　Ｃ－ｂａｎｄ　ｈｉｇｈ０ｅｆｆｉｃｉｅｎｃｙ　ｓｅｃｏｎｄ－ｈａｒｍｏｎｉｃ－ｔｕｎｅｄ　ｈｙｂｒｉｄ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｉｎ　ＧａＮ　ｔｅｃｈｎｏｌｏｇｙ"，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｍｉｃｒｏｗ．　Ｔｈｅｏｒｙ　Ｔｅｃｈ．，　ｖｏｌ．　５４，　ｎｏ．６　ｐｐ．　２７１３－２７２２．　Ｊｕｎｅ　２００６ Ｙ．　Ｈａｏ，　Ｌ．　Ｙａｎｇ，　Ｘ．　Ｍａ，　Ｊ．　Ｍａ，　Ｍ．　Ｃａｏ，　Ｃ．　Ｐａｎ，　Ｃ．　Ｗａｎｇ，　ａｎｄ　Ｊ．　Ｚｈａｎｇ，　"Ｈｉｇｈ－Ｐｅｒｆｏｒｍａｎｃｅ　Ｍｉｃｒｏｗａｖｅ　Ｇａｔｅ－Ｒｅｃｅｓｓｅｄ　ＡｌＧａＮ／ＡｌＮ／ＧａＮ　ＭＯＳ－ＨＥＭＴ　Ｗｉｔｈ　７３％　Ｐｏｗｅｒ－Ａｄｄｅｄ　Ｅｆｆｉｃｉｅｎｃｙ"，　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ．，　ｖｏｌ．　３２，　ｎｏ．　５，　ｐｐ．　６２６－６２８．　Ｍａｙ　２０１１ Ｒ．　Ｎｅｇｒａ，　ａｎｄ　Ｗ．　Ｂａｃｈｔｏｌｄ，　"ＢｉＣＭＯＳ　ＭＭＩＣ　ｃｌａｓｓ－Ｅ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｆｏｒ　５　ｔｏ　６ＧＨｚ　ｗｉｒｅｌｅｓｓ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　ｓｙｓｔｅｍｓ"，　ｉｎ　Ｐｒｏｃ．　３５ｔｈ　Ｅｕｒ．　Ｍｉｃｒｏｗ．　Ｃｏｎｆ．，　Ｐａｒｉｓ，　Ｆｒａｎｃｅ，　Ｏｃｔ．　２００５，　ｐｐ．　４４５－４４８． Ｙ．　Ｔｓｕｙａｍａ，　Ｋ．　Ｙａｍａｎａｋａ，　Ｋ．　Ｎａｍｕｒａ，　Ｓ．　Ｃｈａｋｉ，　ａｎｄ　Ｎ．　Ｓｈｉｎｏｈａｒａ，　"Ｉｎｔｅｒｎａｌｌｙ－ｍａｔｃｈｅｄ　ＧａＮ　ＨＥＭＴ　ｈｉｇｈ　ｅｆｆｉｃｉｅｎｔｙ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｆｏｒ　ＳＰＳ"，　ＩＥＥＥ　ＭＴＴ－Ｓ　Ｉｎｔ．　Ｍｉｃｒｏｗ．　Ｗｏｒｋｓ．　Ｄｉｇ．，　Ｋｙｏｔｏ，　Ｊａｐａｎ，　Ｍａｙ　２０１１，　ｐｐ．４１－４４． Ｋ．　Ｋｕｒｏｄａ，　Ｒ．　Ｉｓｈｉｋａｗａ，　Ｋ．　Ｈｏｎｊｏ，　"Ｐａｒａｓｉｔｉｃ　ｃｏｍｐｅｎｓａｔｉｏｎ　ｄｅｓｉｇｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒ　ａ　Ｃ－ｂａｎｄ　ＧａＮ　ＨＥＭＴ　ｃｌａｓｓ－Ｆ　ａｍｐｌｉｆｉｅｒ"，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｍｉｃｒｏｗ．　Ｔｈｅｏｒｙ　Ｔｅｃｈ．，　ｖｏｌ．　５８，　ｎｏ．　１１　ｐｐ．２７４１－２７５０，　Ｎｏｖ．　２０１０．
　このように、Ｆ級増幅器および逆Ｆ級増幅器は、きわめて優れた電力効率を実現するものである。しかし、実際には、電流および電圧を完全に分離するためには、高調波成分として大きな振幅が必要となり、すなわち、高周波性能のより高いトランジスタが必要となる。また、Ｆ級増幅器および逆Ｆ級増幅器は、回路損失の影響を受けやすいので、特にマイクロ波帯域では理想状態の実現が比較的困難となる場合がある。
　本発明の目的は、マイクロ波帯域を含む高周波帯域においても比較的実現しやすい高効率電力増幅器を提供することである。
　以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
　本発明による高効率電力増幅器は、トランジスタ（１０）と、出力電力処理回路部（３０）とを具備する。ここで、トランジスタ（１０）は、電流および電圧に基本角周波数成分を有する入力電力を増幅して出力電力を出力する。出力電力処理回路部（３０）は、トランジスタ（１０）の後段に接続されている。出力電力処理回路部（１０）は、出力整合回路部（３２）と、出力高調波処理回路部（３１）とを具備する。ここで、出力整合回路部（３２）は、出力電力の基本角周波数成分におけるインピーダンス整合を行う。出力高調波処理回路部（３１）は、出力電力のうち、基本角周波数の整数倍である複数の高調波角周波数をそれぞれ有する複数の高調波成分を無効電力化するように形成されている。出力高調波処理回路部（３１）は、複数の高調波成分のうち少なくとも１つにおいて、無効電力化を、出力電力における電流および電圧の位相を直交させることで実現するように形成されている。
　本発明による高効率電力増幅器では、トランジスタの後段に、出力電力の高調波成分を無効電力化する出力電力処理回路部を設けている。この出力電力処理回路部は、高調波成分の少なくとも一部を、その電流および電圧の位相を直交させることで無効電力化する。これにより、マイクロ波帯域を含む高周波帯域においても比較的容易に高効率の電力増幅器を実現することが出来る。
図１Ａは、Ｆ級増幅器の、トランジスタに流れ込む電流と、トランジスタの出力端子に生じる電圧とにおける時間変化の一例を示すグラフ群である。 図１Ｂは、高調波毎に位相が直交するときの、トランジスタに流れ込む電流と、トランジスタの出力端子に生じる電圧とにおける時間変化の一例を示すグラフ群である。 図２は、本発明の実施形態による高効率電力増幅器の基本的な構成を示す回路図である。 図３は、本発明の実施形態による高効率電力増幅器の構成の実装例を示す回路図である。 図４Ａは、本発明の実施形態による入力電力処理回路部の平面図である。 図４Ｂは、本発明の実施形態による出力電力処理回路部の平面図である。 図５は、本発明の実施形態による高効率電力増幅器の特性を測定して得られた結果を示すスミスチャートである。 図６は、本発明の実施形態による高効率電力増幅器の、５．７Ｇｈｚ帯における電力効率を測定した結果を示すグラフ群である。
　添付図面を参照して、本発明による高効率電力増幅器を実施するための形態を以下に説明する。
　（実施形態）
　トランジスタ内の消費電力を抑制する手法として、Ｆ級増幅器や逆Ｆ級増幅器のように、トランジスタに流れ込む電流と、トランジスタの出力端子に生じる電圧とを時間領域で分離してトランジスタによる消費電力を零化する手法のほかに、高調波の電流および電圧の位相を直交させて無効電力化する手法が考えられる。本発明による高効率電力増幅器では、高調波の電流および電圧の位相を直交させる手法を、Ｆ級増幅器や逆Ｆ級増幅器の手法に併せて利用することで、もしくは単独で利用することで、トランジスタ内の高調波消費電力の抑制を行う。
　図１Ｂは、高調波毎に位相が直交するときの、トランジスタに流れ込む電流と、トランジスタの出力端子に生じる電圧とにおける時間変化の一例を示すグラフ群である。図１Ｂのグラフ群は、トランジスタに流れ込む電流を示す第１のグラフ１Ｂｉと、トランジスタの出力端子に生じる電圧を示す第２のグラフ１Ｂｖとを含んでいる。図１Ｂにおいて、横軸は基本周波数の周期を単位とした時間経過を示しており、縦軸は電流および電圧の振幅を示している。第１のグラフ１Ｂｉに示す電流ｉｄ（ｔ）と、第２のグラフ１Ｂｖに示す電圧ｖｄｓ（ｔ）とは、以下の式（２）によって表される。
Figure JPOXMLDOC01-appb-M000002
 なお、上記式（２）は、より現実的な以下の式（３）において、位相差「Φ」がゼロである場合を表している。
Figure JPOXMLDOC01-appb-M000003
　図１Ｂの例に示したように、電流にも、電圧にも、ゼロレベルを保つ期間は特に無い。しかし、電流および電圧を積算したトランジスタ内消費電力の時間積分はゼロになり、すなわち理論的には１００％の電力効率を有する電力増幅器が得られる。ただし、本発明の高効率電力増幅器では、所望の基本波以外の高調波のそれぞれにおいて、電流および電圧の位相差が、理想的な値である±９０°から多少ずれていても、後述するように、ドレーン効率が実測で９０％を超える極めて高い電力効率が得られた。
　図２は、本発明の実施形態による高効率電力増幅器の基本的な構成を概念的に示す回路図である。図２に示された高効率電力増幅器の構成要素について説明する。図２に示された高効率電力増幅器は、トランジスタ１０と、電源回路部２０と、出力電力処理回路部３０と、入力部５０と、出力部６０とを具備している。
　電源回路部２０は、電源２１と、インピーダンス回路部２２とを具備している。トランジスタ１０は、ドレーン１１と、ゲート１２と、ソース１３とを具備している。出力電力処理回路部３０は、出力高調波処理回路部３１と、出力整合回路部３２とを具備している。
　なお、図２の例では、トランジスタ１０としてＧａＮ（窒化ガリウム）ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）を用いているが、本発明はこの例に限定されない。例えば、トランジスタ１０として、バイポーラトランジスタや、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化膜半導体）ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）などを用いても良い。ただし、その場合は必要に応じて周囲の回路を適宜に変更するものとする。
　図２に示した高効率電力増幅器の構成要素の接続関係について説明する。入力部５０は、トランジスタ１０のゲート１２に接続されている。電源２１における一方の端部は、接地されている。電源２１における他方の端部は、インピーダンス回路部２２における一方の端部に接続されている。インピーダンス回路部２２における他方の端部は、トランジスタ１０のドレーン１１と、出力高調波処理回路部３１の入力部とに共通接続されている。トランジスタ１０のソース１３は、接地されている。出力高調波処理回路部３１の出力部は、出力整合回路部３２の入力部に接続されている。出力整合回路部３２の出力部は、出力部６０に接続されている。なお、図２では、出力整合回路部３２は接地されているが、接地されていなくても良い。また、出力部６０は、図２に示したように、外部の負荷４０に接続されていても良い。
　図２に示した高効率電力増幅器の動作について説明する。トランジスタ１０は、ゲート１２から、基本角周波数ω０を有する入力電力を入力する。トランジスタ１０は、電源回路部２０から電力を供給されつつ、入力電力を増幅し、増幅された出力電力をドレーン１１から出力する。ここで、図２でドレーン１１を流れる電流２ｉは、出力電力の電流ｉｄ（ｔ）を示し、同じく図２でドレーン１１およびソース１３の間の電圧２ｖは、出力電力の電圧ｖｄｓ（ｔ）を示している。
　このとき、トランジスタ１０から出力される出力電力には、基本角周波数ω０を有する基本波成分のみならず、基本角周波数ω０の整数倍の角周波数を有する高調波成分もが含まれているのが一般的である。これらの高調波成分が増幅器内で消費されてしまうと、増幅器の効率が低下してしまう。
　そこで、本実施形態による出力高調波処理回路部３１は、トランジスタ１０の後段に接続されて、出力電力の高調波成分の大部分を無効電力化する。図２に示した例では、出力高調波処理回路部３１は、第１～第３の高調波処理回路部を含んでいる。ここで、第１の高調波処理回路部は、出力電力のうち、基本角周波数ω０の２倍の角周波数２ω０を有する２次高調波成分を無効電力化する。同様に、第２の高調波処理回路部は、出力電力のうち、基本角周波数ω０の３倍の角周波数３ω０を有する３次高調波成分を無効電力化する。さらに、第３の高調波処理回路部は、出力電力のうち、基本角周波数ω０の４倍の角周波数４ω０を有する４次高調波成分を無効電力化する。なお、無効電力化された高調波成分は、高効率電力増幅器の内部で消費される訳ではなく、最終的には基本波成分として出力されるので、無効電力化は電力増幅の効率向上に寄与することになる。
　なお、これらの高調波処理回路部が、どの高調波成分を無効電力化するかは、自由に選択可能であって、上記に説明で用いた例は本発明を限定しない。高調波ごとの振幅は、トランジスタ１０の特性に大きく依存するので、当然ながら、無効電力化する対象として振幅の大きい高調波を優先的に選ぶことが望ましい。あえて極端な例を挙げれば、偶数次高調波成分ばかりを無効電力化しても構わない。
　従来技術では、これらの高調波成分の消費電力を抑制するにあたって、高調波ごとに、電圧および電流が交互にゼロレベルとなるように調整する、Ｆ級増幅器や逆Ｆ級増幅器の手法が用いられている。本発明は、この手法を否定するものでは決してないが、高調波成分の抑制をさらに推し進めるために、高調波ごとに、電圧および電流の位相が直交するように調整する無効電力化の手法を、高調波の一部または全てに導入する。すなわち、制御対象として選んだ高調波のうち、その一部については電圧および電流の位相を直交させることで無効電力化し、残りについてはＦ級増幅器や逆Ｆ級増幅器の手法を用いてトランジスタ内での消費電力を零化する。例えば、４次以降の高調波成分については電圧および電流の位相を直交させることで無効電力化し、２次および３次の高調波成分についてはＦ級増幅器や逆Ｆ級増幅器の手法を用いてトランジスタ内での消費電力を零化する。あるいは、奇数次（偶数次）の高調波成分については電圧および電流の位相を直交させることで無効電力化し、偶数次（奇数次）の高調波成分についてはＦ級増幅器や逆Ｆ級増幅器の手法を用いてトランジスタ内での消費電力を零化する。もしくは、制御対象として選んだ高調波の全てを、電圧および電流の位相を直交させることで無効電力化しても良い。
　高調波成分の消費電力の抑制に２種類の手法を混在させることで、出力高調波処理回路部３１または出力電力処理回路部３０の設計にさらなる自由度をもたらす効果も得られる。特に、Ｆ級増幅または逆Ｆ級増幅の消費電力零化にマイクロストリップ線路を用いる場合は、複数の先端開放型スタブを同一の接続点に集める必要が生じる場合があり、それらの配置には幾何学的な困難が発生し得る。ここで、先端開放型スタブを接続するべき位置は、所望の基本波成分の電気長に換算して、トランジスタ１０の出力部（図３の場合はドレーン１１）から４分の１波長の距離にある。この距離は、厳密には、トランジスタ１０の寄生容量を考慮して、４分の１波長より多少短い。しかし、電流および電圧の位相を直交するためにマイクロストリップ線路を用いる場合は、複数の先端開放型スタブを、主線路部３４の任意の位置にそれぞれ配置した複数の接続点に分散することが可能であり、それらの配置に幾何学的な困難が発生しにくい。
　出力整合回路部３２は、出力電力の基本波成分について、後段とのインピーダンス整合を行う。インピーダンス整合は、従来技術と同様であるので、さらなる詳細な説明を省略する。ただし、出力整合回路部３２は、必要に応じて出力高調波処理回路部３１と一体化して出力電力処理回路部３０を構成しても構わない。
　位相が直交するような調整によって、全ての高調波において電流および電圧の位相差が±９０度に保たれることが理想的である。この場合、理論的な効率は１００％となる。ただし、実際には、効率をいくらか犠牲にすることで、位相差に多少の誤差を許容するものとする。その許容範囲は、基本波の振幅と、各次高調波の振幅との比率などに依存する。
　基本波成分の位相差がゼロである場合には、直流投入電力を増やせば良い。一方、直流投入電力が与条件である場合には、基本波成分の位相差を調整すれば良い。
　トランジスタ１０を、出力等価電流源を含む等価回路として考える場合、出力電力の基本波成分についてインピーダンス整合を行うことで、この出力等価電流源から負荷４０側を見たインピーダンスは、基本波においては共役整合となる。また、出力電力の高調波成分について無効電力化を行うことで、この出力等価電流源から負荷４０側を見たインピーダンスは、この高調波成分において純リアクタンスとなる。
　トランジスタ１０の出力等価電流源から、出力電力処理回路部３０の後段側を見たインピーダンスが、無効電力化を施された高調波成分については純リアクタンスとなり、かつ、基本波成分については直流投入電力に等しい有効電力成分に相当する力率に設定されているようにしても良い。
　図３は、本発明の実施形態による高効率電力増幅器の実装例を示す回路図である。図３の高効率電力増幅器は、図２に示した本発明の実施形態による高効率電力増幅器に、２つの変更を加えたものに等しい。第１の変更点は、本発明の実施形態による出力電力処理回路部３０を具体化し、マイクロストリップ線路などの分布定数回路で形成した出力電力処理回路部３３としたことである。第２の変更点は、トランジスタ１０のゲート１２と、入力部５０との間に、マイクロストリップ線路などの分布定数回路で形成した入力電力処理回路部７０を追加したことである。
　なお、図３では、簡単のために、電源２１と、外部の負荷４０とを省略している。本実施形態による高効率電力増幅器におけるその他の構成については、図２に示した本発明の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
　図４Ａは、本発明の実施形態の実装例による入力電力処理回路部７０の平面図である。図４Ａに示した入力電力処理回路部７０は、主線路部７１と、入力基本波整合回路部７２と、入力高調波処理回路部７３とを具備している。ここで、入力基本波整合回路部７２と、入力高調波処理回路部７３とは、先端開放スタブである。
　主線路部７１は、一方の端部が入力部５０に接続されており、他方の端部がトランジスタ１０のゲート１２に接続されている。入力基本波整合回路部７２は、一方の端部が主線路部７１に接続されている。入力高調波処理回路部７３は、一方の端部が主線路部７１に接続されている。ここで、主線路部７１において、入力部５０との接続部と、入力基本波整合回路部７２との接続部と、入力高調波処理回路部７３との接続部と、トランジスタ１０のゲート１２との接続部とは、この順番に配置されている。
　入力基本波整合回路部７２は、入力部５０から供給される入力電力のうち、所望の基本角周波数ω０を有する基本波成分について、インピーダンス整合を行う。
　入力高調波処理回路部７３は、トランジスタ１０の出力側に生じた電圧の２次の高調波成分のうち、トランジスタ１０内にある帰還容量を介したトランジスタ１０の入力側への帰還成分に対して位相調整を行う。ここで、対象を２次高調波成分に絞っているのは、基本波成分を除いた高調波成分のうち、振幅が大きいため、効果が一番大きいことが一般的に期待されるからである。したがって、２次高調波成分よりも大きい振幅を有する高次高調波が存在するなら、２次高調波成分の代わりにこの高次高調波成分を位相調整の対象とすることが好ましい。このように、入力高調波処理回路部７３は、２よりも高次の高調波を取り扱っても構わないし、また、複数の高次高調波成分を位相調整するために複数の入力高調波処理回路部７３を設けても構わない。なお、図４Ａの例では、入力高調波処理回路部７３の形状は扇型であるが、これはあくまでも一例であって本発明を限定しない。
　図４Ｂは、本発明の実施形態の実装例による出力電力処理回路部３３の平面図である。図４Ｂに示した出力電力処理回路部３３は、主線路部３４と、第１の出力高調波処理回路部３５と、第２の出力高調波処理回路部３６と、第３の出力高調波処理回路部３７と、出力基本波整合回路部３８とを具備している。ここで、第１の出力高調波処理回路部３５と、第２の出力高調波処理回路部３６と、第３の出力高調波処理回路部３７と、出力基本波整合回路部３８とは、それぞれ先端開放スタブである。
　主線路部３４は、一方の端部がトランジスタ１０のドレーン１１に接続されており、他方の端部が出力部６０に接続されている。第１の出力高調波処理回路部３５と、第２の出力高調波処理回路部３６と、第３の出力高調波処理回路部３７とは、それぞれにおける一方の端部が、主線路部３４における共通接続部に共通接続されている。出力基本波整合回路部３８は、一方の端部が主線路部３４に接続されている。ここで、主線路部３４において、トランジスタ１０のドレーン１１との接続部と、第１～第３の出力高調波処理回路部３５～３７との共通接続部と、出力基本波整合回路部３８との接続部と、出力部６０との接続部とは、この順番に配置されている。
　なお、共通接続部に共通接続された複数の出力高調波処理回路部３５～３７と、この共通接続部の両側に伸びる主線路部３４の両部分は、相互の影響を抑えるために、なるべく等角度で接続されていることが望ましい。
　図４Ａに示した入力電力処理回路部７０と、図４Ｂに示した出力電力処理回路部３３とを製作し、その特性を測定した結果について説明する。
　図５は、本発明の実施形態の実装例による高効率電力増幅器の特性を測定して得られた結果を示すスミスチャートである。図５のスミスチャートには、理論値を表す合計４個の点５１ａ、５２ａ、５３ａおよび５４ａと、実測地を表す合計４個の点５１ｂ、５２ｂ、５３ｂおよび５４ｂとが示されている。点５１ａは、基本波成分の理論値を表す。点５２ａは、２次高調波成分の理論値を表す。点５３ａは、３次高調波成分の理論値を表す。点５４ａは、４次高調波成分の理論値を表す。点５１ｂは、基本波成分の実測値を表す。点５２ｂは、２次高調波成分の実測値を表す。点５３ｂは、３次高調波成分の実測値を表す。点５４ｂは、４次高調波成分の実測値を表す。
　これらの点５１ｂ、５２ｂ、５３ｂおよび５４ｂからは、電圧Ｖｎと、電流Ｉｎと、電圧Ｖｎおよび電流Ｉｎの位相差θｎとが読み取れる。ここで、ｎは１～４の整数を表し、１は基本波成分を示し、２～４は２次～４次高調波成分を示す。基本波成分および２次～４次高調波成分のそれぞれにおける電圧Ｖｎと、電流Ｉｎと、位相差θｎとの実測値を、下記の「表１」に示す。なお、下記の「表１」には、図５のスミスチャートに示されない５次高調波成分も示されている。
Figure JPOXMLDOC01-appb-T000004
　「表１」から読み取れるように、出力電力の無効電力化が施されている２次～４次高調波成分については、電圧および電流の位相差の絶対値が８６．７°～９９°の範囲に収まっており、すなわちほぼ直交していることが確認される。言い換えれば、電圧および電流の位相差の絶対値が９０°であれば、力率がゼロになり完全に無効電力化されるが、２次～４次高調波成分はこの状態に近い。しかし、無効電力化の対象外である５次高調波成分についてはこの限りではない。すなわち、電圧および電流の位相差の絶対値がゼロまたは１８０°であれば、力率が１００％になり完全に有効電力化されるが、５次高調波成分はこの状態に近い。また、所望の基本波成分については、電圧および電流の位相差の絶対値が１２０．４°であり、無効電力化されていないことが確認される。この位相差は、有効電力と無効電力の入り混じった状態を表し、現実的には十分に効果があると言える。
　図６は、本発明の実施形態の実装例による高効率電力増幅器の、５．７Ｇｈｚ帯における電力効率を測定した結果を示すグラフ群である。図６のグラフ群は、第１～第３のグラフ６ａ～６ｃを含んでいる。第１のグラフ６ａは、入力電力Ｐｉｎに対する出力電力Ｐｏｕｔをデシベル（ｄＢｍ）で表している。第２のグラフ６ｂは、入力電力Ｐｉｎに対する付加電力効率ＰＡＥをパーセント（％）で表している。第３のグラフ６ｃは、入力電力Ｐｉｎに対するドレーン効率ηＤをパーセント（％）で表している。
　図６の測定では、９０．７％のドレーン効率と、７９．５％の付加電力効率とが、５．７ＧＨｚ帯で得られた。この結果を、従来技術による電力増幅器の場合と比較する。下記の「表２」は、本発明の実施形態の実装例による高効率電力増幅器の測定結果と、第１～第５の従来技術による電力増幅器の測定結果とを示している。
Figure JPOXMLDOC01-appb-T000005
　上記の「表２」において、第１の従来技術は、「Ｐ．　Ｃｏｌａｎｔｏｎｉｏ，　Ｆ．Ｇｉａｎｎｉ，　Ｒ．　Ｇｉｏｆｒｅ，　Ｅ．　Ｌｉｍｉｔｉ，　Ａ．　Ｓｅｒｉｎｏ，　Ｍ．　Ｐｅｒｏｎｉ，　Ｐ．　Ｒｏｍａｎｉｎｉ，　ａｎｄ　Ｃ．　Ｐｒｏｉｅｔｔｉ，　“Ａ　Ｃ－ｂａｎｄ　ｈｉｇｈ０ｅｆｆｉｃｉｅｎｃｙ　ｓｅｃｏｎｄ－ｈａｒｍｏｎｉｃ－ｔｕｎｅｄ　ｈｙｂｒｉｄ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｉｎ　ＧａＮ　ｔｅｃｈｎｏｌｏｇｙ”，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｍｉｃｒｏｗ．　Ｔｈｅｏｒｙ　Ｔｅｃｈ．，　ｖｏｌ．　５４，　ｎｏ．６　ｐｐ．　２７１３－２７２２．　Ｊｕｎｅ　２００６」に記載されている。第２の従来技術は、「Ｙ．　Ｈａｏ，　Ｌ．　Ｙａｎｇ，　Ｘ．　Ｍａ，　Ｊ．　Ｍａ，　Ｍ．　Ｃａｏ，　Ｃ．　Ｐａｎ，　Ｃ．　Ｗａｎｇ，　ａｎｄ　Ｊ．　Ｚｈａｎｇ，　“Ｈｉｇｈ－Ｐｅｒｆｏｒｍａｎｃｅ　Ｍｉｃｒｏｗａｖｅ　Ｇａｔｅ－Ｒｅｃｅｓｓｅｄ　ＡｌＧａＮ／ＡｌＮ／ＧａＮ　ＭＯＳ－ＨＥＭＴ　Ｗｉｔｈ　７３％　Ｐｏｗｅｒ－Ａｄｄｅｄ　Ｅｆｆｉｃｉｅｎｃｙ”，　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ．，　ｖｏｌ．　３２，　ｎｏ．　５，　ｐｐ．　６２６－６２８．　Ｍａｙ　２０１１」に記載されている。第３の従来技術は、「Ｒ．　Ｎｅｇｒａ，　ａｎｄ　Ｗ．　Ｂａｃｈｔｏｌｄ，　“ＢｉＣＭＯＳ　ＭＭＩＣ　ｃｌａｓｓ－Ｅ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｆｏｒ　５　ｔｏ　６ＧＨｚ　ｗｉｒｅｌｅｓｓ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　ｓｙｓｔｅｍｓ”，　ｉｎ　Ｐｒｏｃ．　３５ｔｈ　Ｅｕｒ．　Ｍｉｃｒｏｗ．　Ｃｏｎｆ．，　Ｐａｒｉｓ，　Ｆｒａｎｃｅ，　Ｏｃｔ．　２００５，　ｐｐ．　４４５－４４８．」に記載されている。第４の従来技術は、「Ｙ．　Ｔｓｕｙａｍａ，　Ｋ．　Ｙａｍａｎａｋａ，　Ｋ．　Ｎａｍｕｒａ，　Ｓ．　Ｃｈａｋｉ，　ａｎｄ　Ｎ．　Ｓｈｉｎｏｈａｒａ，　“Ｉｎｔｅｒｎａｌｌｙ－ｍａｔｃｈｅｄ　ＧａＮ　ＨＥＭＴ　ｈｉｇｈ　ｅｆｆｉｃｉｅｎｔｙ　ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ　ｆｏｒ　ＳＰＳ”，　ＩＥＥＥ　ＭＴＴ－Ｓ　Ｉｎｔ．　Ｍｉｃｒｏｗ．　Ｗｏｒｋｓ．　Ｄｉｇ．，　Ｋｙｏｔｏ，　Ｊａｐａｎ，　Ｍａｙ　２０１１，　ｐｐ．４１－４４．」に記載されている。第５の従来技術は、「Ｋ．　Ｋｕｒｏｄａ，　Ｒ．　Ｉｓｈｉｋａｗａ，　Ｋ．　Ｈｏｎｊｏ，　“Ｐａｒａｓｉｔｉｃ　ｃｏｍｐｅｎｓａｔｉｏｎ　ｄｅｓｉｇｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒ　ａ　Ｃ－ｂａｎｄ　ＧａＮ　ＨＥＭＴ　ｃｌａｓｓ－Ｆ　ａｍｐｌｉｆｉｅｒ”，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｍｉｃｒｏｗ．　Ｔｈｅｏｒｙ　Ｔｅｃｈ．，　ｖｏｌ．　５８，　ｎｏ．　１１　ｐｐ．２７４１－２７５０，　Ｎｏｖ．　２０１０．」に記載されている。
　上記の「表２」から読み取れるように、ドレーン効率で比較すると、従来技術の中で最高値だった７９．９％（第５の従来技術）を、本発明の実施形態の実装例による高効率電力増幅器では、実に１０％以上もの大幅な改善が実現されている。
　本発明の実施形態による高効率電力増幅器の他の実装例としては、図２に示した本発明の実施形態による高効率電力増幅器に、次の変更を加えたバリエーションもある。すなわち、出力電力処理回路部を、キャパシタやインダクタンスなどの集中定数回路を用いて形成する。本実施形態による高効率電力増幅器のその他の構成および動作は、図２に示した本発明の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
　上記のような変更を加えることで、本実施形態による高効率電力増幅器は、メガヘルツ帯域を用いる電気自動車の非接触型充電システムにおける電力送信装置などでも利用し易くなる。
　以上に説明した本発明の各実施形態は、技術的に矛盾しない範囲において、自由に組み合わせることが可能である。例えば、図３に示した実施形態の実装例による高効率電力増幅器において、入力電力処理回路部と、出力電力処理回路部とを、実施形態の他の実装例で説明した集中定数回路を用いて形成しても構わない。

Claims (14)

  1. 　電流および電圧に基本角周波数を有する基本波成分を含む入力電力を増幅して出力電力を出力するトランジスタと、
    　前記トランジスタの後段に接続された出力電力処理回路部と
    を具備し、
    　前記出力電力処理回路部は、
    　前記出力電力の基本波成分におけるインピーダンス整合を行う出力整合回路部と、
    　前記出力電力のうち、前記基本角周波数の整数倍である複数の高調波角周波数をそれぞれ有する複数の高調波成分を無効電力化するように形成された出力高調波処理回路部と
    を具備し、
    　前記出力高調波処理回路部は、前記複数の高調波成分のうち少なくとも１つにおいて、前記無効電力化を、前記出力電力における電流および電圧の位相を直交させることで実現するように形成されている
    　高効率電力増幅器。
  2. 　請求項１に記載の高効率電力増幅器において、
    　前記出力高調波処理回路部は、
    　所定の次数の高調波で短絡することで前記所定の次数の高調波成分における前記無効電力化を実現する位相調整回路部
    を具備する
    　高効率電力増幅器。
  3. 　請求項２に記載の高効率電力増幅器において、
    　前記出力高調波処理回路部は、
    　他の次数の高調波で短絡することで前記他の次数の高調波成分における前記無効電力化を実現する他の位相調整回路部
    をさらに具備し、
    　前記出力電力処理回路部は、
    　前記トランジスタの出力部と、後段の負荷との間に接続された主線路部
    をさらに具備し、
    　前記位相調整回路部と、前記他の位相調整回路とは、前記主線路部における複数の接続点にそれぞれ接続されている
    　高効率電力増幅器。
  4. 　請求項１～３のいずれかに記載の高効率電力増幅器において、
    　前記トランジスタの出力等価電流源から、前記出力電力処理回路部の後段側を見たインピーダンスが、前記基本波成分については共役整合されていて、かつ、前記無効電力化を施された前記高調波成分については純リアクタンスとなる
    　高効率電力増幅器。
  5. 　請求項１～３のいずれかに記載の高効率電力増幅器において、
    　前記トランジスタの出力等価電流源から、前記出力電力処理回路部の後段側を見たインピーダンスが、前記無効電力化を施された前記高調波成分については純リアクタンスとなり、かつ、前記基本波成分については直流投入電力に等しい有効電力成分に相当する力率に設定されている
    　高効率電力増幅器。
  6. 　請求項１～３のいずれかに記載の高効率電力増幅器において、
    　前記無効電力化される前記複数の高調波成分は、
    　前記基本角周波数の２倍の角周波数を有する２次高調波成分と、
    　前記基本角周波数の３倍の角周波数を有する３次高調波成分と、
    　前記基本角周波数の４倍の角周波数を有する４次高調波成分と
    を含む
    　高効率電力増幅器。
  7. 　請求項１～６のいずれかに記載の高効率電力増幅器において、
    　前記出力高調波処理回路部は、
    　前記基本波成分の実質的な電気長に換算して前記トランジスタの出力部から４分の１波長離れた位置に接続されて、前記複数の高調波成分のうちの少なくとも１つについて、前記少なくとも１つの高調波成分における電圧または電流の一方の振幅をゼロレベルにするように形成された先端開放型スタブ
    を具備する
    　高効率電力増幅器。
  8. 　請求項１～７のいずれかに記載の高効率電力増幅器において、
    　前記出力高調波処理回路部は、
    　前記複数の高調波の少なくとも１つを無効電力化する分布定数回路部
    を具備する
    　高効率電力増幅器。
  9. 　請求項８に記載の高効率電力増幅器において、
    　前記分布定数回路部は、
    　無効電力化される高調波の１／４波長の電気長を有する先端開放スタブ
    を具備する
    　高効率電力増幅器。
  10. 　請求項８に記載の高効率電力増幅器において、
    　前記分布定数回路部は、
    　無効電力化される複数の高調波のそれぞれにおける１／４波長の電気長を有する複数の先端開放スタブを具備し、
    　前記複数の先端開放スタブのそれぞれにおける一方の端部は、前記出力高調波処理回路部における一点に共通接続されている
    　高効率電力増幅器。
  11. 　請求項１～１０のいずれかに記載の高効率電力増幅器において、
    　前記トランジスタの前段に接続された入力電力処理回路部
    をさらに具備し、
    　前記入力電力処理回路部は、
    　前記基本波電力のインピーダンス整合を行う入力整合回路部と、
    　前記複数の高調波電力のうち少なくとも１つにおいて、無効電力化を行う入力高調波処理回路部と
    を具備する
    　高効率電力増幅器。
  12. 　請求項１～１１のいずれかに記載の高効率電力増幅器において、
    　前記トランジスタは、
    　ＧａＮ（窒化ガリウム）ＨＥＭＴ（高電子移動度トランジスタ）
    を具備する
    　高効率電力増幅器。
  13. 　請求項１～１２のいずれかに記載の高効率電力増幅器において、
    　前記出力高調波処理回路部は、
    　前記複数の高調波電力の少なくとも１つを無効電力化する集中定数回路部
    を具備する
    　高効率電力増幅器。
  14. 　請求項１～１３のいずれかに記載の
    　出力高調波処理回路部。
PCT/JP2012/071909 2011-08-29 2012-08-29 高効率電力増幅器 WO2013031865A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201280041707.6A CN103765765B (zh) 2011-08-29 2012-08-29 高效率功率放大器
JP2013531380A JP5979559B2 (ja) 2011-08-29 2012-08-29 高効率電力増幅器
US14/241,503 US9257948B2 (en) 2011-08-29 2012-08-29 High efficiency power amplifier
KR1020147005400A KR101802572B1 (ko) 2011-08-29 2012-08-29 고효율 전력 증폭기
EP12827288.7A EP2752990A4 (en) 2011-08-29 2012-08-29 HIGHLY EFFICIENT POWER AMPLIFIER

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-186626 2011-08-29
JP2011186626 2011-08-29

Publications (1)

Publication Number Publication Date
WO2013031865A1 true WO2013031865A1 (ja) 2013-03-07

Family

ID=47756345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/071909 WO2013031865A1 (ja) 2011-08-29 2012-08-29 高効率電力増幅器

Country Status (6)

Country Link
US (1) US9257948B2 (ja)
EP (1) EP2752990A4 (ja)
JP (1) JP5979559B2 (ja)
KR (1) KR101802572B1 (ja)
CN (1) CN103765765B (ja)
WO (1) WO2013031865A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014182362A1 (en) * 2013-05-10 2014-11-13 Raytheon Company Broadband power amplifier having high efficiency
JP2015002621A (ja) * 2013-06-14 2015-01-05 国立大学法人電気通信大学 増幅・整流一体型装置および通信システム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300925B (zh) * 2014-10-24 2017-06-23 天津大学 一种高效率f类/逆f类功率放大器
JP6189880B2 (ja) * 2015-01-27 2017-08-30 株式会社東芝 高周波半導体増幅器
CN104935278B (zh) * 2015-07-01 2017-09-15 东南大学 氮化镓基低漏电流固支梁开关乙类推挽功率放大器及制备
CN104935263B (zh) * 2015-07-01 2017-09-15 东南大学 氮化镓基低漏电流悬臂梁开关乙类推挽功率放大器
CN105811895B (zh) * 2016-02-28 2018-05-22 浙江铖昌科技有限公司 基于谐波终端优化高效率k波段mmic功率放大器
CN106654585A (zh) * 2016-10-31 2017-05-10 宇龙计算机通信科技(深圳)有限公司 阻抗匹配电路、天线和终端
CN106603017A (zh) * 2016-11-16 2017-04-26 电子科技大学 一种谐波抑制功率放大器
WO2018146850A1 (ja) * 2017-02-09 2018-08-16 住友電気工業株式会社 増幅装置
CN108736832B (zh) * 2017-04-14 2024-04-26 天津大学（青岛）海洋工程研究院有限公司 一种新型高效率逆f类功率放大器多次谐波匹配电路
CN107147365B (zh) * 2017-04-27 2020-12-11 中国科学院微电子研究所 一种Class-E功率放大器
CN108988792A (zh) * 2017-06-02 2018-12-11 中兴通讯股份有限公司 一种放大器电路
US10673387B2 (en) * 2017-12-05 2020-06-02 Nxp Usa, Inc. Amplifiers with in-package radial stub harmonic traps
TWI644512B (zh) 2017-12-08 2018-12-11 財團法人工業技術研究院 可變增益放大器及其方法
CN108683412A (zh) * 2018-04-11 2018-10-19 杭州电子科技大学 一种应用于异相功率放大系统的多路功率合成电路
JP6815564B2 (ja) * 2018-06-27 2021-01-20 三菱電機株式会社 電力増幅器及びフィルタ
US20220023670A1 (en) * 2018-11-30 2022-01-27 Ulthera, Inc. Systems and methods for enhancing efficacy of ultrasound treatment
CN109981063A (zh) * 2019-05-07 2019-07-05 成都理工大学 一种高效率五阶f类功率放大器
CN109936338B (zh) * 2019-05-07 2024-02-09 成都理工大学 一种高效率五阶逆f类功率放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794974A (ja) * 1993-09-20 1995-04-07 Nec Corp 高効率増幅回路
JP2001111362A (ja) * 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
JP2009081605A (ja) * 2007-09-26 2009-04-16 Univ Of Electro-Communications 逆ｆ級増幅回路
JP4335633B2 (ja) 2003-10-03 2009-09-30 株式会社ナノテコ Ｆ級増幅回路，及びｆ級増幅器用負荷回路
JP2011055152A (ja) 2009-08-31 2011-03-17 Univ Of Electro-Communications 増幅回路
JP2011066839A (ja) 2009-09-18 2011-03-31 Univ Of Electro-Communications マイクロ波高調波処理回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669002B2 (ja) * 1986-05-23 1994-08-31 日本電信電話株式会社 高周波増幅器
JP5255744B2 (ja) * 2000-10-10 2013-08-07 カリフォルニア・インスティテュート・オブ・テクノロジー Ｅ／ｆ級スイッチング電力増幅器
EP2321901B1 (en) 2008-09-01 2019-08-07 Telefonaktiebolaget LM Ericsson (publ) Hybrid class amplifier
JP5762690B2 (ja) * 2009-10-02 2015-08-12 富士通株式会社 フィルタ及び送受信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794974A (ja) * 1993-09-20 1995-04-07 Nec Corp 高効率増幅回路
JP2001111362A (ja) * 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
JP4335633B2 (ja) 2003-10-03 2009-09-30 株式会社ナノテコ Ｆ級増幅回路，及びｆ級増幅器用負荷回路
JP2009081605A (ja) * 2007-09-26 2009-04-16 Univ Of Electro-Communications 逆ｆ級増幅回路
JP2011055152A (ja) 2009-08-31 2011-03-17 Univ Of Electro-Communications 増幅回路
JP2011066839A (ja) 2009-09-18 2011-03-31 Univ Of Electro-Communications マイクロ波高調波処理回路

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
"BiCMOS MMIC class-E power amplifier for 5 to 6GHz wireless communication systems", PROC. 35TH EUR. MICROW. CONF., October 2005 (2005-10-01), pages 445 - 448
K. KURODA; R. ISHIKAWA; K. HONJO: "Parasitic compensation design technique for a C-band GaN HEMT class-F amplifier", IEEE TRANS. MICROW. THEORY TECH., vol. 58, no. 11, November 2010 (2010-11-01), pages 2741 - 2750
K. KURODA; R. ISHIKAWA; K. HONJO: "Parasitic compensation design technique for a C-band GaN HEMT class-F amplifier", IEEE TRANS. MICROW. THEORY TECH., vol. 58, no. 11, pages 2741 - 2750
P. COLANTONIO; F. GIANNI; R. GIOFRE; E. LIMITI; A. SERINO; M. PERON; P. ROMANINI; C. PROIETTI: "A C-band high efficiency second-harmonic-tuned hybrid power amplifier in GaN technology", IEEE TRANS. MICROW. THEORY TECH., vol. 54, no. 6, June 2006 (2006-06-01), pages 2713 - 2722
P. COLANTONIO; F. GIANNI; R. GIOFRE; E. LIMITI; A. SERINO; M. PERONI; P. ROMANINI; C. PROIETTI: "A C-band high efficiency second-harmonic-tuned hybrid power amplifier in GaN technology", IEEE TRANS. MICROW. THEORY TECH., vol. 54, no. 6, June 2006 (2006-06-01), pages 2713 - 2722
R. NEGRA; W. BACHTOLD: "BiCMOS MMIC class-E power amplifier for 5 to 6 GHz wireless communication systems", PROC. 35TH EUR. MICROW. CONF., PARIS, FRANCE, October 2005 (2005-10-01), pages 445 - 448
R. NEGRA; W. BACHTOLD; Y. TSUYAMA; K. YAMANAKA; K. NAMURA; S. CHAKI; N. SHINOHARA: "Internally-matched GaN HEMT high efficient power amplifier for SPS", IEEE MTT-S INT. MICROW. WORKS. DIG., May 2011 (2011-05-01), pages 41 - 44
See also references of EP2752990A4
Y. HAO; L. YANG; X. MA; J. MA; M. CAO; C. PAN; C. WANG; J. ZHANG: "High-Performance Microwave Gate-Recessed AlGaN/AlN/GaN MOS-HEMT With 73% Power-Added Efficiency", IEEE ELECTRON DEVICE LETT., vol. 32, no. 5, May 2011 (2011-05-01), pages 626 - 628
Y. HAO; L. YANG; X. MA; J. MA; M. CAO; C. PAN; C. WANG; J. ZHANG: "High-Performance Microwave Gate-Recessed AlGaN/AlN/GaN MOSHEMT With 73% Power-Added Efficiency", IEEE ELECTRON DEVICE LETT., vol. 32, no. 5, May 2011 (2011-05-01), pages 626 - 628
Y. TSUYAMA; K. YAMANAKA; K. NAMURA; S. CHAKI; N. SHINOHARA: "Internally-matched GaN HEMT high efficiency power amplifier for SPS", IEEE MTT-S INT. MICROW. WORKS. DIG., KYOTO, May 2011 (2011-05-01), pages 41 - 44

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014182362A1 (en) * 2013-05-10 2014-11-13 Raytheon Company Broadband power amplifier having high efficiency
US9160289B2 (en) 2013-05-10 2015-10-13 Raytheon Company Broadband power amplifier having high efficiency
JP2016518090A (ja) * 2013-05-10 2016-06-20 レイセオン カンパニーＲａｙｔｈｅｏｎ Ｃｏｍｐａｎｙ 高効率を有するブロードバンド電力増幅器
US9881729B2 (en) 2013-05-10 2018-01-30 Raytheon Company Broadband power amplifier having high efficiency
JP2015002621A (ja) * 2013-06-14 2015-01-05 国立大学法人電気通信大学 増幅・整流一体型装置および通信システム

Also Published As

Publication number Publication date
US9257948B2 (en) 2016-02-09
US20140225671A1 (en) 2014-08-14
KR101802572B1 (ko) 2017-11-28
EP2752990A4 (en) 2015-07-08
EP2752990A1 (en) 2014-07-09
JPWO2013031865A1 (ja) 2015-03-23
KR20140053253A (ko) 2014-05-07
JP5979559B2 (ja) 2016-08-24
CN103765765A (zh) 2014-04-30
CN103765765B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
JP5979559B2 (ja) 高効率電力増幅器
US20050195031A1 (en) Switched mode power amplifier using lumped element impedance inverter for parallel combining
JP5177675B2 (ja) 高調波処理回路及びこれを用いた増幅回路
US20190036487A1 (en) Four-way Doherty Amplifier and Mobile Telecommunications Base Station
US20140132343A1 (en) Power amplifier based on doherty power amplifier
JP2006157900A (ja) 増幅器
JP2006191590A (ja) 非対称電力駆動を用いた電力増幅装置
SE516847C2 (sv) Sammansatt förstärkare samt sändare som innefattar en sådan förstärkare
WO2015069426A1 (en) A quasi-doherty architecture amplifier and method
WO2014087479A1 (ja) 高周波電力増幅器
Ekhteraei et al. High-efficiency low voltage inverse class-F power amplifier design based on harmonic control network analysis
EP2879291A1 (en) Broadband RF power amplifier with active load modulation
JP5646302B2 (ja) 周波数逓倍器
TWI655843B (zh) 多路射頻功率放大裝置
JP2009130472A (ja) 逆ｆ級増幅回路
JP6122044B2 (ja) ドハティ増幅器
JP6156148B2 (ja) 逆ｆ級増幅回路及び逆ｆ級増幅回路の寄生回路補償方法
JP2005341447A (ja) 高周波電力増幅器
JP5161856B2 (ja) バイアス回路
WO2014087886A1 (ja) 広帯域増幅器
WO2016041575A1 (en) A power efficient frequency multiplier
JP2009081605A (ja) 逆ｆ級増幅回路
Baylis et al. LINC power amplifiers for reducing out-of-band spectral re-growth: A comparative study
Kumar et al. Design and Implementation of a High Efficiency CMOS Power Amplifier for Wireless Communication at 2.45 GHz
Mariappan et al. A 23.3 dBm CMOS power amplifier with third-order gm cancellation linearization technique achieving OIP3 of 34 dBm

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12827288

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147005400

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14241503

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013531380

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE