WO2013008271A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2013008271A1
WO2013008271A1 PCT/JP2011/003979 JP2011003979W WO2013008271A1 WO 2013008271 A1 WO2013008271 A1 WO 2013008271A1 JP 2011003979 W JP2011003979 W JP 2011003979W WO 2013008271 A1 WO2013008271 A1 WO 2013008271A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
light emitting
voltage
power supply
display device
Prior art date
Application number
PCT/JP2011/003979
Other languages
English (en)
French (fr)
Inventor
浩平 戎野
敏行 加藤
泰生 瀬川
晋也 小野
洋介 井澤
崇 大迫
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to KR1020127033476A priority Critical patent/KR101836543B1/ko
Priority to EP11869299.5A priority patent/EP2733691B1/en
Priority to JP2012544777A priority patent/JP5738888B2/ja
Priority to CN201180032663.6A priority patent/CN103038809B/zh
Priority to PCT/JP2011/003979 priority patent/WO2013008271A1/ja
Publication of WO2013008271A1 publication Critical patent/WO2013008271A1/ja
Priority to US13/768,334 priority patent/US9105231B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Definitions

  • the present invention relates to an active matrix display device using a current drive type light emitting element represented by an organic EL, and more particularly to a display device having a high power consumption reduction effect.
  • the luminance of the organic EL element depends on the drive current supplied to the element, and the light emission luminance of the element increases in proportion to the drive current. Therefore, the power consumption of the display made of the organic EL element is determined by the average of the display luminance. That is, unlike the liquid crystal display, the power consumption of the organic EL display largely fluctuates depending on the display image.
  • the organic EL element is a current drive element, current flows through the power supply wiring, and a voltage drop proportional to the wiring resistance occurs. Therefore, the power supply voltage supplied to the display is set with a voltage drop margin to compensate for the voltage drop.
  • the voltage drop margin to compensate for the voltage drop is set based on the assumption that the power consumption of the display is the largest, as in the case of the power supply circuit design and the battery capacity described above. Wasteful power is consumed.
  • the voltage drop margin to compensate for the voltage drop is negligibly small compared to the voltage consumed by the light emitting pixel.
  • the voltage drop caused by the power supply wiring can not be ignored.
  • Patent Document 1 Although the power consumption in each light emitting pixel can be reduced, the voltage drop margin to compensate for the voltage drop can not be reduced, and a large size of 30 or more for home use It is insufficient as the power consumption reduction effect in the display device.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a display device having a high power consumption reduction effect.
  • a power supply unit configured to output at least one of output potentials on the high potential side and the low potential side and a plurality of light emitting pixels are arranged in a matrix.
  • a display unit receiving power from the power supply unit, and at least one light emitting pixel in the display unit, one end of which is connected along the row direction or the column direction of the plurality of light emitting pixels arranged in a matrix;
  • the detection line for transmitting the high potential side potential or the low potential side potential applied to the light emitting pixel, and the other end of the detection line, the high potential side potential and the reference potential
  • the power supply such that any one of a potential difference between the low potential side and the reference potential and a potential difference between the high potential side and the low potential side is a predetermined potential difference.
  • the high potential side and said the force characterized in that it comprises a voltage adjusting unit for adjusting at least one of the output potential on the low potential side.
  • a display device with high power consumption reduction effect can be realized.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a perspective view schematically showing the structure of the organic EL display unit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing an example of a specific configuration of a light emitting pixel for monitoring.
  • FIG. 4 is a block diagram showing an example of a specific configuration of the variable voltage source according to the first embodiment.
  • FIG. 5 is a flowchart showing an operation of the display device according to Embodiment 1 of the present invention.
  • FIG. 6 is a diagram showing an example of the required voltage conversion table according to the first embodiment.
  • FIG. 7 is a diagram showing an example of a voltage margin conversion table.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a perspective view schematically showing the structure of the organic EL display unit according to the first embodiment.
  • FIG. 8 is a timing chart showing the operation of the display according to the first embodiment in the Nth frame to the N + 2th frame.
  • FIG. 9 is a view schematically showing an image displayed on the organic EL display unit.
  • FIG. 10 is a wiring layout diagram of the organic EL display unit in the conventional display device.
  • FIG. 11 is a wiring layout diagram of the organic EL display unit having a monitor wiring.
  • FIG. 12 is a wiring layout diagram of the organic EL display unit according to Embodiment 1 of the present invention.
  • FIG. 13 is a wiring layout diagram of the organic EL display unit showing a first modified example of the first embodiment of the present invention.
  • FIG. 14 is a wiring layout diagram of the organic EL display unit showing a second modification of the first embodiment of the present invention.
  • FIG. 10 is a wiring layout diagram of the organic EL display unit in the conventional display device.
  • FIG. 11 is a wiring layout diagram of the organic EL display unit having a monitor wiring.
  • FIG. 12 is a
  • FIG. 15 is a wiring layout diagram of an organic EL display unit showing a third modification of the first embodiment of the present invention.
  • FIG. 16 is a wiring layout diagram of the organic EL display portion showing a fourth modification of the first embodiment of the present invention.
  • FIG. 17 is a wiring layout diagram of the organic EL display portion showing a fifth modification of the first embodiment of the present invention.
  • FIG. 18 is a diagram comparing the wiring directions of the monitor wiring in the organic EL display unit.
  • FIG. 19 is a block diagram showing a schematic configuration of a display device according to Embodiment 2 of the present invention.
  • FIG. 20 is a block diagram showing an example of a specific configuration of the variable voltage source according to the second embodiment.
  • FIG. 21 is a flowchart showing the operation of the display device of the present invention.
  • FIG. 21 is a flowchart showing the operation of the display device of the present invention.
  • FIG. 22 is a diagram showing an example of the required voltage conversion table.
  • FIG. 23 is a block diagram showing a schematic configuration of a display device according to Embodiment 3 of the present invention.
  • FIG. 24 is a block diagram showing an example of a specific configuration of the variable voltage source according to the third embodiment.
  • FIG. 25 is a timing chart showing the operation of the display according to the second embodiment in the Nth frame to the N + 2th frame.
  • FIG. 26 is a block diagram showing an example of a schematic configuration of a display device according to Embodiment 4 of the present invention.
  • FIG. 27 is a block diagram showing another example of a schematic configuration of a display device according to Embodiment 4 of the present invention.
  • FIG. 28A is a view schematically showing an example of an image displayed on the organic EL display unit according to Embodiment 4.
  • FIG. 28B is a graph showing the amount of voltage drop of the first power supply wiring in the x-x 'line.
  • FIG. 29A is a view schematically showing another example of an image displayed on the organic EL display unit according to Embodiment 4.
  • FIG. 29B is a graph showing the amount of voltage drop of the first power supply wire on the line x-x '.
  • FIG. 30 is a block diagram showing a schematic configuration of a display device according to Embodiment 5 of the present invention.
  • FIG. 31 is a block diagram showing an example of a schematic configuration of a display device according to Embodiment 6 of the present invention.
  • FIG. 32 is a perspective view schematically showing a configuration of the organic EL display unit according to the sixth embodiment.
  • FIG. 33A is a circuit configuration diagram of a light emitting pixel connected to the monitor wiring on the high potential side.
  • FIG. 33B is a circuit configuration diagram of a light emitting pixel connected to the low potential side monitor wiring.
  • FIG. 34 is a block diagram showing a schematic configuration of a display device according to Embodiment 7 of the present invention.
  • FIG. 35 is a diagram showing potential distribution and detection point arrangement of the display device according to the seventh embodiment of the present invention.
  • FIG. 36 is a block diagram showing a schematic configuration of a display device according to Embodiment 8 of the present invention.
  • FIG. 37A is a circuit configuration diagram of a light emitting pixel connected to the monitor wiring on the high potential side.
  • FIG. 37B is a circuit configuration diagram of a light emitting pixel connected to the low potential side monitor wiring.
  • FIG. 38 is a block diagram showing a schematic configuration of a display device according to Embodiment 9 of the present invention.
  • FIG. 39 is a block diagram showing an example of a specific configuration of a variable voltage source according to a ninth embodiment.
  • FIG. 40A is a schematic view of a display panel of a display device of the present invention.
  • FIG. 40B is a perspective view schematically showing the configuration in the vicinity of the outer periphery of the display panel included in the display device of the present invention.
  • FIG. 41 is a block diagram showing a schematic configuration of a display apparatus according to Embodiment 10 of the present invention.
  • FIG. 42 is a diagram showing the potential distribution and the detection point arrangement of the display according to the tenth embodiment of the present invention.
  • FIG. 43 is a graph showing the light emission luminance of a normal light emission pixel and the light emission luminance of a light emission pixel having a monitor wiring, which correspond to the gradation of video data.
  • FIG. 44 is a view schematically showing an image in which a line defect has occurred.
  • FIG. 45 is a graph showing the current-voltage characteristic of the drive transistor and the current-voltage characteristic of the organic EL element.
  • FIG. 46 is an external view of a thin flat TV incorporating the display device of the present invention.
  • the display device is a display in which a power supply unit for outputting at least one of high potential side and low potential side output potential and a plurality of light emitting pixels are arranged in a matrix and receives power supply from the power supply unit. And one end connected to at least one light emitting pixel in the display unit, the high voltage applied to the light emitting pixel being arranged along the row direction or the column direction of the plurality of light emitting pixels arranged in a matrix
  • a detection line for transmitting a potential on the potential side or a potential on the low potential side, and the other end of the detection line, the potential difference between the potential on the high potential side and the reference potential, the potential on the low potential side and the reference
  • At least one of the output potential on the high potential side of the power supply unit and the output potential on the low potential side of the power supply unit is adjusted according to the voltage drop amount generated from the power supply unit to at least one light emitting pixel. Power consumption can be reduced.
  • the detection lines for detecting the potentials of the light emitting pixels are arranged along the row direction or the column direction of the light emitting pixels, the potentials of the light emitting pixels can be changed without changing the matrix arrangement of the plurality of light emitting pixels. It can be detected.
  • the display device includes a plurality of the detection lines, and the plurality of detection lines each have a high potential side potential applied to the three or more light emitting pixels. At least one of three or more high potential detection lines for transmission and three or more low potential detection lines for transmitting the low potential side potential applied to the three or more light emitting pixels, At least one of the high potential detection line and the low potential detection line may be arranged such that the intervals between adjacent detection lines are the same.
  • the output potential on the high potential side of the power supply unit and the output potential on the low potential side of the power supply unit can be adjusted more appropriately, even when the display unit is enlarged. Power consumption can be reduced effectively. Further, since the detection lines are arranged so as to have equal intervals, the wiring layout of the display portion can have periodicity, and the manufacturing efficiency is improved.
  • each of the plurality of light emitting pixels includes a driving element having a source electrode and a drain electrode, and a light emitting element having a first electrode and a second electrode.
  • the first electrode is connected to one of a source electrode and a drain electrode of the drive element, and the high potential side potential is applied to one of the other of the source electrode and the drain electrode and the second electrode;
  • the potential on the low potential side may be applied to the other of the source electrode and the drain electrode and the other of the second electrode.
  • the other of the source electrode and the drain electrode of the driving element included in the light emitting pixels adjacent to each other in at least one of the row direction and the column direction are electrically connected.
  • the plurality of light emitting pixels may receive power supply from the power supply unit via the first power line and the second power line.
  • the detection line may be formed in the same layer as the first power supply line.
  • the detection line is formed by the same process as the first power supply line, so that the manufacturing process of the display panel is not complicated.
  • one aspect of the display device further controls the light emitting pixels formed in the same layer as the detection line and arranged along at least one of the row direction and the column direction.
  • a plurality of control lines may be provided, and the distance between the detection line and the control line adjacent to the detection line may be equal to the distance between the adjacent control lines.
  • control lines are arranged in the row direction, in the column direction, or in a lattice, so that, for example, several of the control lines arranged in the column direction can be diverted as detection lines. Therefore, since the regular pattern such as the pixel pitch and the wiring width of the light emitting pixel is not changed by arranging the light emitting pixel to which the detection line is connected, the sense of incongruity on the display is eliminated and the boundary is hardly visually recognized.
  • the detection line may be formed by the same process as the control line.
  • an insulating layer is formed between the layer in which the first power supply line is formed and the layer in which the second power supply line is formed, One end of the detection line may be connected to the second electrode through a contact portion formed in the insulating layer.
  • the detection line in the case of detecting the potential of the second power supply line, if the detection line is provided in the same layer as the layer in which the second power supply line is disposed, the regularity of the light emitting pixel is disturbed and the boundary is visually recognized
  • a detection line for detecting the potential of the second power supply line is provided, and a layer in which a first power supply line is provided, which is a layer different from the layer in which the second power supply line is provided. Wire to That is, the detection line is formed in the same layer as the first power supply line.
  • the detection point of the potential of the second power supply line and the detection line are electrically connected at a contact portion formed in the insulating layer.
  • the detection line is wired in a layer different from the layer in which the second power supply line is disposed, so the regularity of the light emitting pixel is not disturbed, and the boundary is less likely to be recognized.
  • one aspect of the display device further includes a plurality of auxiliary electrode lines electrically connected to the second power supply line and arranged along the row direction or the column direction, and the detection line May be formed in the same layer as the auxiliary electrode line, and an insulating layer may be formed between the detection line and the first power supply line.
  • the detection lines in the same layer as the auxiliary electrode lines, it is not necessary to separately provide a layer for detection lines, and the manufacturing process of the display panel is not complicated.
  • the detection line may be formed in the same layer as the first electrode.
  • the detection line by arranging the detection line in the same layer as the auxiliary electrode line and the first electrode, it is not necessary to separately provide a layer for the detection line, and the manufacturing process of the display panel is not complicated.
  • the distance between the detection line and the auxiliary electrode line adjacent to the detection line is arranged to be the same as the distance between the adjacent auxiliary electrode lines. May be
  • the auxiliary electrode lines are arranged in the row direction or the column direction, so that, for example, several columns of auxiliary electrode lines arranged in the column direction can be diverted as detection lines. Therefore, since the regular pattern such as the pixel pitch and the wiring width of the light emitting pixel does not change by arranging the light emitting pixel to which the auxiliary electrode line is connected, the sense of incongruity on the display is eliminated and the boundary is hardly visible.
  • the detection line may be formed in the same step as the auxiliary electrode line.
  • the detection line is formed by the same process as the auxiliary electrode line, so that the manufacturing process of the display panel is not complicated.
  • a distance between the detection line and at least one light emitting pixel in the display portion and a feeding portion disposed in the peripheral portion of the display portion is shortest. It may be arranged.
  • the detection line is formed in a predetermined layer different from the layer in which the light emitting element, the first power supply line, and the second power supply line are formed.
  • a wiring area of the detection line may be larger than a wiring area of an electrical wiring other than the detection line.
  • the detection line by arranging the detection line in a predetermined layer different from the layer in which the light emitting element, the first power supply line and the second power supply line are formed, the pixel pitch of the light emitting pixel, the wiring width, or Since the regular pattern such as the area of the pixel circuit element and the wiring width does not change, the sense of incongruity on the display is eliminated, and the boundary is hardly visible. Further, the degree of freedom of the detection line layout is increased, and for example, the high potential side detection line and the low potential side detection line can be arranged in the same layer.
  • the light emitting element may be an organic EL element.
  • Embodiment 1 The display device according to the present embodiment includes a power supply unit that outputs a high potential side potential and a low potential side potential, and a display unit that has a plurality of light emitting pixels arranged in a matrix and receives power supply from the power supply unit.
  • a voltage adjustment unit configured to adjust at least one of the high potential side output potential and the low potential side output potential output from the power supply unit.
  • the display device achieves a high power consumption reduction effect.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to Embodiment 1 of the present invention.
  • the display device 50 shown in the figure includes an organic EL display unit 110, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a signal processing circuit 165, a potential difference detection circuit 170, and a voltage margin.
  • a setting unit 175, a variable voltage source 180, and a monitor wiring 190 are provided.
  • FIG. 2 is a perspective view schematically showing the configuration of the organic EL display unit 110 according to the first embodiment.
  • the upper side in the drawing is the display surface side.
  • the organic EL display unit 110 has a plurality of light emitting pixels 111, a first power supply wiring 112, and a second power supply wiring 113.
  • the light emitting pixel 111 is connected to the first power supply wiring 112 and the second power supply wiring 113, and emits light at a luminance according to the pixel current ipix flowing to the light emitting pixel 111. At least one predetermined light emitting pixel among the plurality of light emitting pixels 111 is connected to the monitor wiring 190 at the detection point M1.
  • the light emitting pixel 111 directly connected to the monitor wiring 190 will be referred to as a light emitting pixel 111M for monitoring.
  • the light emitting pixel 111 ⁇ / b> M for monitoring is disposed near the center of the organic EL display unit 110. Note that the vicinity of the center includes the center and its periphery.
  • the first power supply line 112 is a first power supply line formed in a mesh shape, to which a potential corresponding to the potential on the high potential side output from the variable voltage source 180 is applied.
  • the second power supply wire 113 is a second power supply wire formed as a solid film on the organic EL display unit 110, and on the low potential side output from the peripheral portion of the organic EL display unit 110 by the variable voltage source 180. A potential corresponding to the potential of is applied.
  • FIG. 2 in order to show the resistance component of the 1st power wire 112 and the 2nd power wire 113, the 1st power wire 112 and the 2nd power wire 113 are typically illustrated in mesh shape.
  • the second power supply wiring 113 may be, for example, a ground line, and may be grounded to the common ground potential of the display device 50 at the periphery of the organic EL display unit 110.
  • the light emitting pixel 111 is connected to the write scan driving circuit 130 and the data line driving circuit 120, and a scanning line for controlling the timing of light emission and extinction of the light emitting pixel 111; It is also connected to a data line for supplying a signal voltage corresponding to the light emission luminance of.
  • FIG. 3 is a circuit diagram showing an example of a specific configuration of the light emitting pixel 111M for monitoring.
  • a light emitting pixel 111 shown in the figure includes a driving element and a light emitting element, the driving element includes a source electrode and a drain electrode, and the light emitting element includes a first electrode and a second electrode, and the first The electrode is connected to one of the source electrode and the drain electrode of the drive element, a high potential side potential is applied to one of the other of the source electrode and the drain electrode and the second electrode, and the other of the source electrode and the drain electrode A low potential side potential is applied to the other of the second electrode and the other.
  • the light emitting pixel 111 includes an organic EL element 121, a data line 122, a scanning line 123, a switch transistor 124, a drive transistor 125, and a storage capacitor 126.
  • the light emitting pixels 111 are arranged in, for example, a matrix in the organic EL display unit 110.
  • the organic EL element 121 is a light emitting element according to the present invention, and the anode is connected to the drain of the driving transistor 125, the cathode is connected to the second power supply wiring 113, and the current is supplied according to the current flowing between the anode and the cathode. It emits light at luminance.
  • An electrode on the cathode side of the organic EL element 121 constitutes a part of a common electrode provided in common to the plurality of light emitting pixels 111, and a potential is applied to the common electrode from the periphery thereof Are electrically connected to the variable voltage source 180. That is, the common electrode functions as the second power supply wiring 113 in the organic EL display unit 110.
  • the electrode on the cathode side is formed of a transparent conductive material made of metal oxide.
  • the electrode on the anode side of the organic EL element 121 is the first electrode of the present invention, and the electrode on the cathode side of the organic EL element 121 is the second electrode of the present invention.
  • the data line 122 is connected to the data line drive circuit 120 and one of the source and the drain of the switch transistor 124, and a signal voltage corresponding to video data is applied by the data line drive circuit 120.
  • the scanning line 123 is connected to the write scan drive circuit 130 and the gate of the switch transistor 124, and turns the switch transistor 124 on and off in accordance with the voltage applied by the write scan drive circuit 130.
  • the switch transistor 124 is, for example, a P-type thin film transistor (TFT) in which one of the source and the drain is connected to the data line 122 and the other of the source and the drain is connected to the gate of the drive transistor 125 and one end of the storage capacitor 126. .
  • TFT P-type thin film transistor
  • the drive transistor 125 is a drive element of the present invention, and the source is connected to the first power supply wiring 112, the drain is connected to the anode of the organic EL element 121, the gate is one end of the storage capacitor 126 and the source of the switch transistor 124 It is, for example, a P-type TFT connected to the other of the drain and the drain.
  • the driving transistor 125 supplies the organic EL element 121 with a current corresponding to the voltage held by the holding capacitor 126.
  • the source of the drive transistor 125 is connected to the monitor wiring 190.
  • the storage capacitor 126 has one end connected to the other of the source and the drain of the switch transistor 124, the other end connected to the first power supply line 112, and the potential and drive of the first power supply line 112 when the switch transistor 124 is turned off.
  • the potential difference with the potential of the gate of the transistor 125 is held. That is, the voltage corresponding to the signal voltage is held.
  • the data line drive circuit 120 outputs a signal voltage corresponding to the video data to the light emitting pixel 111 via the data line 122.
  • the write scan drive circuit 130 sequentially scans the plurality of light emitting pixels 111 by outputting a scan signal to the plurality of scan lines 123. Specifically, the switch transistor 124 is turned on and off row by row. Thus, the signal voltages output to the plurality of data lines 122 are applied to the plurality of light emitting pixels 111 in the row selected by the write scan drive circuit 130. Thus, the light emitting pixel 111 emits light at a luminance according to the video data.
  • Control circuit 140 instructs each of data line drive circuit 120 and write scan drive circuit 130 to drive timing.
  • the signal processing circuit 165 outputs a signal voltage corresponding to the input video data to the data line drive circuit 120.
  • the potential difference detection circuit 170 is a voltage measurement unit of the present invention in the present embodiment, and measures the potential on the high potential side applied to the monitor light emitting pixel 111M for the monitor light emitting pixel 111M. Specifically, the potential difference detection circuit 170 measures the potential on the high potential side applied to the light emitting pixel 111 ⁇ / b> M for monitoring through the monitoring wire 190. That is, the potential of the detection point M1 is measured. Further, the potential difference detection circuit 170 measures the output potential on the high potential side of the variable voltage source 180 and measures the high potential on the high potential side of the variable voltage source 180 applied to the measured light emitting pixel 111M. The potential difference ⁇ V with the output potential is measured. Then, the measured potential difference ⁇ V is output to the voltage margin setting unit 175.
  • the voltage margin setting unit 175 is a voltage adjustment unit according to the present invention in the present embodiment, and emits light for monitoring from the (VEL + VTFT) voltage at peak gradation and the potential difference ⁇ V detected by the potential difference detection circuit 170.
  • the variable voltage source 180 is adjusted to set the potential of the pixel 111M to a predetermined potential.
  • voltage margin setting unit 175 obtains voltage margin Vdrop based on the potential difference detected by potential difference detection circuit 170.
  • the (VEL + VTFT) voltage at the peak gradation and the voltage margin Vdrop are summed, and the summed result VEL + VTFT + Vdrop is output to the variable voltage source 180 as the voltage of the first reference voltage Vref1A.
  • the variable voltage source 180 is a power supply unit of the present invention in the present embodiment, and outputs the high potential side potential and the low potential side potential to the organic EL display unit 110.
  • the variable voltage source 180 uses the first reference voltage Vref1A output from the voltage margin setting unit 175 to set the output voltage Vout such that the high potential side of the light emitting pixel 111M for monitoring becomes a predetermined potential (VEL + VTFT). Output.
  • One end of the monitor wiring 190 is connected to the light emitting pixel 111M for monitoring, the other end is connected to the potential difference detection circuit 170, and the monitor is disposed along the row direction or the column direction of the matrix of the organic EL display unit 110 Is a detection line for transmitting the potential on the high potential side applied to the light emitting pixel 111M.
  • variable voltage source 180 Next, the detailed configuration of the variable voltage source 180 will be briefly described.
  • FIG. 4 is a block diagram showing an example of a specific configuration of the variable voltage source according to the first embodiment.
  • the organic EL display unit 110 and the voltage margin setting unit 175 connected to the variable voltage source are also shown in FIG.
  • the variable voltage source 180 shown in the figure includes a comparison circuit 181, a PWM (Pulse Width Modulation) circuit 182, a drive circuit 183, a switching element SW, a diode D, an inductor L, a capacitor C, and an output terminal 184. , Converts the input voltage Vin into an output voltage Vout according to the first reference voltage Vref1, and outputs the output voltage Vout from the output terminal 184.
  • Vref1 the first reference voltage
  • an AC-DC converter is inserted in the front stage of the input terminal to which the input voltage Vin is input, and for example, conversion from AC 100 V to DC 20 V is completed.
  • the comparison circuit 181 includes an output detection unit 185 and an error amplifier 186, and outputs a voltage corresponding to the difference between the output voltage Vout and the first reference voltage Vref1 to the PWM circuit 182.
  • the output detection unit 185 has two resistors R1 and R2 inserted between the output terminal 184 and the ground potential, and divides and divides the output voltage Vout in accordance with the resistance ratio of the resistors R1 and R2.
  • the output voltage Vout is output to the error amplifier 186.
  • the error amplifier 186 compares the Vout divided by the output detection unit 185 with the first reference voltage Vref1A output from the voltage margin setting unit 175, and outputs a voltage according to the comparison result to the PWM circuit 182.
  • the error amplifier 186 includes an operational amplifier 187 and resistors R3 and R4.
  • the operational amplifier 187 has an inverting input terminal connected to the output detection unit 185 via the resistor R 3, a non-inverting input terminal connected to the voltage margin setting unit 175, and an output terminal connected to the PWM circuit 182.
  • the output terminal of the operational amplifier 187 is connected to the inverting input terminal via the resistor R4.
  • the error amplifier 186 outputs, to the PWM circuit 182, a voltage corresponding to the potential difference between the voltage input from the output detection unit 185 and the first reference voltage Vref1A input from the voltage margin setting unit 175.
  • a voltage corresponding to the potential difference between the output voltage Vout and the first reference voltage Vref1A is output to the PWM circuit 182.
  • the PWM circuit 182 outputs a pulse waveform having a different duty to the drive circuit 183 according to the voltage output from the comparison circuit 181. Specifically, the PWM circuit 182 outputs a pulse waveform with a long on-duty when the voltage output from the comparison circuit 181 is large, and outputs a pulse waveform with a short on-duty when the output voltage is small. In other words, when the potential difference between the output voltage Vout and the first reference voltage Vref1A is large, a long pulse waveform of on-duty is output, and when the potential difference between the output voltage Vout and the first reference voltage Vref1A is small, the short pulse waveform of on-duty Output.
  • the on period of the pulse waveform is a period in which the pulse waveform is active.
  • the drive circuit 183 turns on the switching element SW while the pulse waveform output from the PWM circuit 182 is active, and turns off the switching element SW while the pulse waveform output from the PWM circuit 182 is inactive.
  • the switching element SW is turned on and off by the drive circuit 183.
  • the input voltage Vin is output as the output voltage Vout to the output terminal 184 via the inductor L and the capacitor C only while the switching element SW is on. Therefore, the output voltage Vout gradually approaches 20 V (Vin) from 0 V. At this time, the inductor L and the capacitor C are charged. Since a voltage is applied (charged) to both ends of the inductor L, the output voltage Vout has a potential lower than the input voltage Vin by that amount.
  • the voltage input to the PWM circuit 182 decreases, and the on-duty of the pulse signal output from the PWM circuit 182 decreases.
  • the time for which the switching element SW is turned on also becomes short, and the output voltage Vout gradually converges to the first reference voltage Vref1A.
  • variable voltage source 180 generates the output voltage Vout to be the first reference voltage Vref1A output from the voltage margin setting unit 175, and supplies the output voltage Vout to the organic EL display unit 110.
  • FIG. 5 is a flowchart showing the operation of the display device 100 of the present invention.
  • the voltage margin setting unit 175 reads out from the memory the (VEL + VTFT) voltage corresponding to the peak gradation, which is set in advance (S10). Specifically, the voltage margin setting unit 175 determines the VTFT + VEL corresponding to the gradation of each color by using a required voltage conversion table indicating the required voltage of VTFT + VEL corresponding to the peak gradation of each color.
  • FIG. 6 is a diagram showing an example of the required voltage conversion table to which the voltage margin setting unit 175 refers.
  • the necessary voltage conversion table stores the necessary voltage of VTFT + VEL corresponding to the peak gradation (255 gradations).
  • the required voltage at the peak gradation of R is 11.2 V
  • the required voltage at the peak gradation of G is 12.2 V
  • the required voltage at the peak gradation of B is 8.4 V.
  • the maximum voltage is 12.2 V of G. Therefore, the voltage margin setting unit 175 determines VTFT + VEL to be 12.2V.
  • the potential difference detection circuit 170 detects the potential of the detection point M1 via the monitor wiring 190 (step S14).
  • the potential difference detection circuit 170 detects a potential difference ⁇ V between the potential of the output terminal 184 of the variable voltage source 180 and the potential of the detection point M1 (step S15). Then, the detected potential difference ⁇ V is output to the voltage margin setting unit 175. Note that steps S10 to S15 thus far correspond to the potential measurement process of the present invention.
  • the voltage margin setting unit 175 determines a voltage margin Vdrop corresponding to the potential difference ⁇ V detected by the potential difference detection circuit 170 from the potential difference signal output from the potential difference detection circuit 170 (step S16). Specifically, voltage margin setting unit 175 has a voltage margin conversion table indicating voltage margin Vdrop corresponding to potential difference ⁇ V.
  • FIG. 7 is a diagram showing an example of a voltage margin conversion table to which the voltage margin setting unit 175 refers.
  • the voltage margin conversion table stores a voltage margin Vdrop corresponding to the potential difference ⁇ V.
  • the potential difference ⁇ V is 3.4 V
  • the voltage margin Vdrop is 3.4 V. Therefore, voltage margin setting unit 175 determines voltage margin Vdrop to be 3.4V.
  • the potential difference ⁇ V and the voltage margin Vdrop have a relation of an increasing function. Further, the output voltage Vout of the variable voltage source 180 becomes higher as the voltage margin Vdrop is larger. That is, the potential difference ⁇ V and the output voltage Vout have a relation of an increasing function.
  • the voltage margin setting unit 175 determines the output voltage Vout to be output to the variable voltage source 180 in the next frame period (step S17). Specifically, the output voltage Vout to be output to the variable voltage source 180 in the next frame period corresponds to the VTFT + VEL and the potential difference ⁇ V determined in the determination of the voltage necessary for the organic EL element 121 and the drive transistor 125 (step S13) It is set as VTFT + VEL + Vdrop which is a total value with the voltage margin Vdrop determined by determination of the voltage margin to be performed (step S15).
  • the voltage margin setting unit 175 adjusts the variable voltage source 180 by setting the first reference voltage Vref1A to VTFT + VEL + Vdrop at the beginning of the next frame period (step S18).
  • variable voltage source 180 that outputs the potential on the high potential side and the potential on the low potential side, and the light emitting pixel 111M for monitoring in the organic EL display unit 110.
  • a potential difference detection circuit 170 that measures the potential on the high potential side applied to the light emitting pixel 111M for monitoring and the output voltage Vout on the high potential side of the variable voltage source 180, and the monitor measured by the potential difference detection circuit 170
  • a voltage margin setting unit 175 for adjusting the variable voltage source 180 so as to set the high potential side potential applied to the light emitting pixel 111M to a predetermined potential (VTFT + VEL).
  • the potential difference detection circuit 170 further measures the output voltage Vout on the high potential side of the variable voltage source 180, and measures the output voltage Vout on the high potential side and the high potential side applied to the light emitting pixel 111M for monitoring.
  • the voltage margin setting unit 175 adjusts the variable voltage source in accordance with the potential difference detected by the potential difference detection circuit 170.
  • the display device 50 detects a voltage drop due to the first power supply wire resistance R1h in the horizontal direction and the first power supply wire resistance R1v in the vertical direction, and feeds back the degree of the voltage drop to the variable voltage source 180.
  • the extra voltage can be reduced and the power consumption can be reduced.
  • the output voltage of the variable voltage source 180 is obtained even when the organic EL display unit 110 is enlarged by arranging the light emitting pixel 111M for monitoring near the center of the organic EL display unit 110. Vout can be easily adjusted.
  • the heat generation of the organic EL element 121 can be suppressed by reducing the power consumption, the deterioration of the organic EL element 121 can be prevented.
  • FIG. 8 the transition of the display pattern when the input video data changes between the Nth frame and before and the N + 1th frame or later in the above-described display device 50 will be described using FIGS. 8 and 9.
  • FIG. 8 the transition of the display pattern when the input video data changes between the Nth frame and before and the N + 1th frame or later in the above-described display device 50 will be described using FIGS. 8 and 9.
  • FIG. 8 is a timing chart showing the operation of the display device 50 according to the first embodiment in the Nth frame to the N + 2th frame.
  • the drawing shows the potential difference ⁇ V detected by the potential difference detection circuit 170, the output voltage Vout from the variable voltage source 180, and the pixel brightness of the light emitting pixel 111M for monitoring. Also, at the end of each frame period, a blanking period is provided.
  • FIG. 9 is a view schematically showing an image displayed on the organic EL display unit.
  • the signal processing circuit 165 inputs the video data of the Nth frame.
  • the voltage margin setting unit 175 sets the required voltage 12.2 V at the peak gradation of G as the (VTFT + VEL) voltage using the required voltage conversion table.
  • the voltage margin setting unit 175 sets the voltage of the first reference voltage Vref1A as the sum VTFT + VEL + Vdrop (for example, 13.2 V) of the voltage (VTFT + VEL) and the voltage margin Vdrop.
  • video data corresponding to portions other than the central portion of the organic EL display unit 110 have gray gradations that appear lighter than the Nth frame.
  • the power supply voltage of the light emitting pixel 111 in the central part of the organic EL display unit 110 which is the light emitting pixel 111 in the brightly displayed region, is insufficient.
  • the signal processing circuit 165 inputs the video data of the (N + 1) th frame.
  • the voltage margin setting unit 175 sets the required voltage 12.2 V at the peak gradation of G continuously as the (VTFT + VEL) voltage using the required voltage conversion table.
  • the display device 50 temporarily loses luminance, but for a very short period, it has almost no influence on the user.
  • FIG. 10 is a wiring layout diagram of the organic EL display unit in the conventional display device.
  • the data lines 122 are disposed for each pixel column
  • the scanning lines 123 are disposed for each pixel row
  • the first power supply wiring 112 and the reference potential line are disposed for each pixel column among the plurality of light emitting pixels 111 disposed in a matrix.
  • each pixel row is not disposed in the circuit diagram of the light emitting pixel shown in FIG. 3, a reference potential line for applying a reference potential to the electrode of the storage capacitor 126 may be separately disposed.
  • a control line represented by a reference potential line is described as being disposed as a pixel circuit.
  • the first power supply lines 112 are arranged in a grid on the same plane in the schematic view of FIG. 2, but are arranged in the row direction as the first metal in the first layer in the line layout view of FIG. In the second layer different from the first layer, the second metal is disposed in the column direction as the second metal.
  • the row direction wiring and the column direction wiring of the first power supply wiring 112 are electrically connected by a contact plug penetrating the insulating film between the layers.
  • the row potential wire and the column direction wire are disposed in different layers in the reference potential line, and the two wires are electrically connected by the contact plug.
  • the first power supply line 112 and the reference potential line realize the lattice-like arrangement described in FIG. 2 by the arrangement of the two-layer structure.
  • FIG. 11 is a wiring layout diagram of the organic EL display unit in which the monitor wiring is inserted.
  • a monitoring wiring is newly disposed in the downward direction of the drawing from the detection point M1.
  • the pixel circuit (the light emitting pixel 111M for monitoring and its adjacent (in the lower direction in the drawing) light emitting pixel) has an irregular shape in comparison with the other parts in the place where the monitor wiring is provided. I have no choice but to As a result, adverse effects such as reduction in pixel capacitance below standard conditions, reduction in transistor size, and increase in parasitic capacitance can be considered. Therefore, it is expected that a problem in which a dark line or a bright line is generated in the organic EL display unit along the monitor wiring is expected.
  • the monitor wiring does not follow the pixel array, for example, when the pixels are arranged in a matrix while the monitor wiring is diagonally wired, the periodicity of the pixel array is As it is greatly disturbed, display problems are more emphasized.
  • the display device of the present invention arranges the monitor wiring while overcoming the above specific cause.
  • the wiring layout of the monitor wiring in the display device of the present invention will be described.
  • FIG. 12 is a wiring layout diagram of the organic EL display unit according to Embodiment 1 of the present invention.
  • a part of the reference potential lines arranged in the column direction is cut out in the area A1 and diverted to the monitoring wiring 10A.
  • the area A1 which is the separation point to the upper side of the drawing is used as a reference potential line, and the lower side of the drawing is used as the monitoring wiring 10A.
  • the monitor wiring 10A is connected to the adjacent first power supply wiring 112 in the area A1. Furthermore, since the monitoring wiring 10A must be separated from the first power supply wiring 112 to be detected, the contacts in the area B1 and the area C1 are removed so as not to short with other reference potential lines. .
  • the monitor wiring 10A is formed in the same layer as the first power supply wiring 112, and the distance between the monitor wiring 10A and the adjacent reference potential line is the same as the distance between adjacent reference potential lines. Be placed.
  • the potential of the first power supply wiring 112 in the region A1 is measured, and the potential on the high potential side applied to the light emitting pixel 111M for monitoring is transmitted to the potential difference detection circuit 170.
  • the reference potential lines are two-dimensionally arranged in a lattice by the above-described two-layer structure, for example, even if several rows of reference potential lines arranged in the column direction are diverted as monitoring wiring, A reference potential is supplied to the light emitting pixel through a reference potential line arranged in the row direction. Therefore, the influence on the display quality by diverting a part of the reference potential line as the monitor wiring 10A is small.
  • the regular pattern such as the pixel pitch and the wiring width of the light emitting pixels does not change, so the sense of discomfort on the display is eliminated and the boundary is hardly visible.
  • the monitor wiring 10A is formed by the same process as the reference potential line, and the regular pattern is maintained, so that the manufacturing process of the display panel is not complicated. Moreover, since the design is diverted from the existing wiring, it is not necessary to newly arrange the monitor wiring, and the design change can be simplified and simplified.
  • FIG. 13 is a wiring layout diagram of the organic EL display unit showing a first modified example of the first embodiment of the present invention.
  • a part of power supply wiring existing in almost all pixel circuits is diverted as the monitoring wiring 10B.
  • the data lines 122 are arranged for each pixel column
  • the scanning lines 123 are arranged for each pixel row
  • the first power supply wiring 112 is arranged for each pixel column between the plurality of light emitting pixels 111 arranged in a matrix. It is arranged for each pixel row.
  • the wiring layer of the first power supply wiring 112 differs between the row direction and the column direction of the two-dimensional wiring as in the wiring layout of FIG. 13, in the diverted monitor wiring 10B, the wirings in the row direction and the column direction are mutually connected.
  • the contacts may be removed in the regions B2 and C2 so as not to short. That is, the monitor wiring 10B is formed in the same layer as the first power supply wiring 112. According to this wiring layout, there is no clear separation point of the first power supply wiring 112.
  • the potential of the first power supply wiring 112 in the region A2 is measured, and the potential on the high potential side applied to the light emitting pixel 111M for monitoring is transmitted to the potential difference detection circuit 170.
  • the regular pattern such as the pixel pitch and the wiring width of the light emitting pixels does not change, so the sense of discomfort on the display is eliminated and the boundary is hardly visible.
  • the monitor wiring 10B is formed by the same process as the first power supply wiring 112, and the manufacturing process of the display panel is not complicated by the maintenance of the regular pattern. Further, since the design is diverted from the existing wiring, it is not necessary to newly arrange a monitor line, and the design change can be simplified and simplified. In addition, since the power supply lines exist in almost all the pixel circuits, the wiring layout can be realized without depending on the circuit configuration.
  • FIG. 14 is a wiring layout diagram of the organic EL display unit showing a second modification of the first embodiment of the present invention.
  • the wiring layout of the present invention described in the same figure is for detecting the potential on the low potential side applied to the light emitting pixel for monitoring, and is a power source wiring of the low potential side two-dimensionally arranged in a single layer. A part is diverted as the monitoring wiring 10C.
  • Auxiliary electrode lines are arranged in a grid shape between the plurality of light emitting pixels 111 (R pixel, G pixel, B pixel) arranged in a matrix.
  • the auxiliary electrode line is electrically connected to the second power supply line 113.
  • the second power supply wiring 113 is a transparent electrode (cathode) on which a solid film is formed.
  • the auxiliary electrode line has a function of reinforcing the potential of the second power supply line 113 made of a material having high resistivity as an electrode material, represented by ITO or the like.
  • the organic EL display unit according to the present modification includes a drive circuit layer including a drive transistor, a switch transistor, a storage capacitor, and the like, and light emission constituting the organic EL element. It has a laminated structure with a layer, and illustrates a so-called top emission type structure emitted toward the transparent electrode side which is a cathode.
  • the drive circuit layer and the light emitting layer are stacked via a planarizing film which is an insulating layer, and are electrically connected by a contact plug formed in the insulating layer.
  • the first power supply wiring 112 is formed in the drive circuit layer.
  • the auxiliary electrode line above the detection point and the detection point The lower side of the drawing is separated in the area A3.
  • connection portions in the row direction or the column direction are disconnected so that the portion diverted as the monitor wiring 10C and the original auxiliary electrode line do not short.
  • the monitoring wire 10C is formed in the same layer as the auxiliary electrode wire, and the distance between the monitoring wire 10C and the auxiliary electrode wire adjacent to the monitoring wire 10C is the same as the distance between adjacent auxiliary electrode wires. It is arranged to become.
  • a planarizing film which is an insulating layer, is formed between the anode, which is the first electrode, and the monitor wiring 10C, and the monitor wiring 10C is the same layer as the anode. Is formed.
  • the regular pattern such as the pixel pitch and the wiring width of the light emitting pixels does not change, so the sense of discomfort on the display is eliminated and the boundary is hardly visible.
  • the monitor wiring 10C is formed by the same process as the auxiliary electrode line, and by maintaining the regular pattern, the manufacturing process of the display panel is not complicated. Further, since the design is diverted from the existing wiring, it is not necessary to newly arrange a monitor line, and the design change can be simplified and simplified.
  • the present wiring layout can be applied even if the auxiliary electrode line is a one-dimensional wiring. This is because the transparent electrode plays the role of supplying power even in the direction in which the auxiliary electrode line is not wired.
  • FIG. 15 is a wiring layout diagram of an organic EL display unit showing a third modification of the first embodiment of the present invention.
  • the wiring layout of the present invention described in the figure is for detecting the high potential side potential applied to the light emitting pixel for monitoring, and the monitoring wiring connected to the power supply wiring disposed in the drive circuit layer. 10D are arranged in the same drive circuit layer.
  • the organic EL display unit according to the present modification includes a drive circuit layer including a drive transistor, a switch transistor, and a storage capacitor, and a light emitting layer forming an organic EL element. And a so-called top emission type structure which emits toward the transparent electrode side which is the cathode.
  • the drive circuit layer and the light emitting layer are stacked via a planarizing film which is an insulating layer, and are electrically connected by a contact plug formed in the insulating layer.
  • the first power supply wiring 112 is formed in the drive circuit layer.
  • the first power supply wiring 112 and the monitoring wiring 10D are disposed in the same drive circuit layer.
  • the monitor wiring 10D is connected to the first power supply wiring 112 at the detection point M1 in the drive circuit layer.
  • the monitor wiring 10D and the first power supply wiring 112 are in the same layer, and the film thickness is substantially the same.
  • the flatness of the anode, which is the reflective electrode thereon, or the distance from the opposite substrate is substantially unchanged between the pixels on the monitor wiring 10D and the pixels on the first power supply wiring 112.
  • the distance of the reflective electrode from the surface of the opposing substrate can be regarded as substantially equal over all the light emitting pixels, the deviation of the light emission wavelength due to the difference of the optical path length hardly occurs, and the boundary by arranging the monitor wiring 10D is visually recognized Hateful.
  • the potential of the first power supply wiring 112 at the detection point M1 is measured, and the potential on the high potential side applied to the light emitting pixel 111M for monitoring is transmitted to the potential difference detection circuit 170.
  • the arrangement of the light emitting pixels for monitoring does not change the optical distance of the light emitting pixels, so that the sense of incongruity on the display is eliminated and the boundary is hardly visible.
  • FIG. 16 is a wiring layout diagram of the organic EL display portion showing a fourth modification of the first embodiment of the present invention.
  • the wiring layout of the present invention described in the same figure is for detecting the potential on the low potential side applied to the light emitting pixel for monitoring, and the monitoring wiring connected to the transparent electrode which is the second power supply wiring 113.
  • 10E is disposed in a drive circuit layer different from the second power supply wiring 113.
  • a plurality of light emitting pixels 111 (R pixel, G pixel, B pixel) arranged in a matrix are arranged.
  • the second power supply wiring 113 is a transparent cathode on which a solid film is formed.
  • FIG. 16 is a wiring layout diagram of the organic EL display portion showing a fourth modification of the first embodiment of the present invention.
  • the wiring layout of the present invention described in the same figure is for detecting the potential on the low potential side applied to the light emitting pixel for monitoring, and the monitoring wiring connected to the transparent electrode which is the second power supply wiring
  • the organic EL display unit includes a drive circuit layer configured of a drive transistor, a switch transistor, a storage capacitor, and the like, It has a laminated structure with a layer, and illustrates a so-called top emission type structure emitted toward the transparent electrode side which is a cathode.
  • the drive circuit layer and the light emitting layer are stacked via a planarizing film which is an insulating layer, and are electrically connected by a contact plug formed in the insulating layer.
  • the first power supply wiring 112 is formed in the drive circuit layer.
  • the monitor wiring 10E for detecting the potential on the low potential side is wired in the drive circuit layer which is the lower layer than the light emitting layer. That is, the monitor wiring 10E is formed in the same layer as the first power supply wiring 112. The detection point of the light emitting layer and the monitor wiring 10E are electrically connected by a contact plug. In this case, a part of the anode, which is the first electrode of the monitor light emitting pixel 111M, is cut off to directly contact the transparent electrode (cathode) and the reflective electrode (anode).
  • the monitor wiring 10E a part of the reflective electrode (anode) in contact is connected to the monitor wiring 10E disposed in the drive circuit layer through the contact plug provided in the planarization film. That is, one end of the monitor wiring 10E is connected to the transparent electrode (cathode) through the contact plug and the reflective electrode.
  • the monitor wiring 10E since the monitor wiring 10E is provided in the lower layer of the reflective electrode, the monitor wiring 10E is not directly in contact with the eye, and thus the boundary is more borderline than when the monitor wiring is arranged directly on the transparent electrode. Is less noticeable.
  • FIG. 17 is a wiring layout diagram of the organic EL display portion showing a fifth modification of the first embodiment of the present invention.
  • the wiring layout of the present invention described in the same figure is for detecting the potential on the high potential side applied to the light emitting pixel for monitoring, and in the layer different from the wiring layer in which the pixel circuit element is arranged,
  • the monitor wiring 10E connected to the 1 power supply wiring 112 is disposed.
  • the organic EL display unit according to the present modification includes a drive circuit layer including a drive transistor, a switch transistor, and a storage capacitor, and a light emitting layer forming an organic EL element. And a so-called top emission type structure which emits toward the transparent electrode side which is the cathode.
  • a detection line layer in which the monitor wiring 10F is disposed is formed between the drive circuit layer and the light emitting layer.
  • the drive circuit layer and the detection line layer are stacked via the flattening film A, which is an insulating layer, and the detection line layer and the light emitting layer are stacked via the flattening film B, which is an insulating layer. They are electrically connected by contact plugs formed in the planarization film.
  • the first power supply wiring 112 is formed in the drive circuit layer. That is, the monitor wiring 10F is formed in a detection line layer different from the light emitting layer including the transparent electrode and the reflective electrode and the layer in which the first power supply wiring 112 is formed. In the detection line layer, the monitor wiring 10F is The wiring area of is larger than the wiring area of the electrical wiring other than the monitoring wiring 10F.
  • the monitoring wiring 10F is connected to the first power supply wiring 112 at the detection point via the contact plug.
  • the monitor wiring 10F and the first power supply wiring 112 are formed in different layers.
  • the degree of freedom in the wiring layout of the monitor wiring is increased, and for example, the high potential side monitor wiring and the low potential side monitor wiring can be arranged in the same layer.
  • the pixel capacitance is reduced by the area of the monitor wiring or the wiring width is narrowed, which easily causes an increase in voltage drop and the like.
  • the display quality is slightly reduced. This becomes more remarkable as the detection line is increased.
  • the detection line can be disposed without any influence on the pixel circuits disposed in the drive circuit layer.
  • the monitor wiring 10F by arranging the monitor wiring 10F in a layer different from the light emitting layer and the driving circuit layer, regular patterns such as the pixel pitch and the wiring width of light emitting pixels or the area and the wiring width of pixel circuit elements Because there is no change in the display, there is no sense of incongruity on the display, and the border is hard to be recognized.
  • the monitor wiring for detecting the potentials of the light emitting pixels is arranged in the conventional matrix-like light emitting pixel arrangement Can be deployed without making any changes.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • FIG. 18 is a diagram comparing the wiring directions of the monitor wiring in the organic EL display unit.
  • the monitor wiring when the monitor wiring is arranged in the vertical direction as the detection point, the detection line may become long, and the division line defect may also be noticeable. Therefore, as shown in the right figure, arranging the monitor wiring in the lateral direction shortens the line defect and makes it less noticeable. That is, in order to make the line defect inconspicuous, the monitor wiring should be arranged along the row direction or the column direction (along the pixel array) so as to be the shortest distance from the detection point to the peripheral feeding portion. Is preferred.
  • the display device changes the reference voltage input to the variable voltage source depending on the change in the potential difference ⁇ V detected by the potential difference detection circuit. Not only that, but it also differs depending on the peak signal detected for each frame from the input video data.
  • the description of the same points as the first embodiment will be omitted, and the points different from the first embodiment will be mainly described.
  • the drawings overlapping with the first embodiment the drawings applied to the first embodiment are used.
  • FIG. 19 is a block diagram showing a schematic configuration of a display device according to Embodiment 2 of the present invention.
  • the display device 100 shown in the figure includes an organic EL display unit 110, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a peak signal detection circuit 150, a signal processing circuit 160, and a potential difference.
  • a detection circuit 170, a variable voltage source 180, and a monitor wiring 190 are provided.
  • the organic EL display unit 110 is the same as the configuration described in FIGS. 2 and 3 of the first embodiment.
  • the peak signal detection circuit 150 detects the peak value of the video data input to the display device 100, and outputs a peak signal indicating the detected peak value to the signal processing circuit 160. Specifically, the peak signal detection circuit 150 detects data of the highest gradation from the video data as a peak value.
  • the high gradation data corresponds to an image displayed brightly in the organic EL display unit 110.
  • the signal processing circuit 160 is a voltage adjustment unit according to the present invention in the present embodiment, and is used for monitoring from the peak signal output from the peak signal detection circuit 150 and the potential difference ⁇ V detected by the potential difference detection circuit 170.
  • the variable voltage source 180 is adjusted to set the potential of the light emitting pixel 111M to a predetermined potential. Specifically, the signal processing circuit 160 determines a voltage necessary for the organic EL element 121 and the drive transistor 125 when the light emitting pixel 111 is made to emit light by the peak signal output from the peak signal detection circuit 150. Further, the signal processing circuit 160 obtains a voltage margin based on the potential difference detected by the potential difference detection circuit 170.
  • the determined voltage VEL required for the organic EL element 121, the voltage VTFT required for the drive transistor 125, and the voltage margin Vdrop are summed, and the resultant VEL + VTFT + Vdrop is used as the voltage of the first reference voltage Vref1 as a variable voltage source Output to 180.
  • the signal processing circuit 160 also outputs a signal voltage corresponding to the video data input via the peak signal detection circuit 150 to the data line drive circuit 120.
  • the potential difference detection circuit 170 is a voltage measurement unit of the present invention in the present embodiment, and measures the potential on the high potential side applied to the monitor light emitting pixel 111M for the monitor light emitting pixel 111M. Specifically, the potential difference detection circuit 170 measures the potential on the high potential side applied to the light emitting pixel 111 ⁇ / b> M for monitoring through the monitoring wire 190. That is, the potential of the detection point M1 is measured. Further, the potential difference detection circuit 170 measures the output potential on the high potential side of the variable voltage source 180 and measures the high potential on the high potential side of the variable voltage source 180 applied to the measured light emitting pixel 111M. The potential difference ⁇ V with the output potential is measured. Then, the measured potential difference ⁇ V is output to the signal processing circuit 160.
  • the variable voltage source 180 is a power supply unit of the present invention in the present embodiment, and outputs the high potential side potential and the low potential side potential to the organic EL display unit 110.
  • the variable voltage source 180 outputs an output voltage Vout such that the potential on the high potential side of the light emitting pixel 111M for monitoring becomes a predetermined potential (VEL + VTFT) by the first reference voltage Vref1 output from the signal processing circuit 160 Do.
  • One end of the monitor wiring 190 is connected to the light emitting pixel 111M for monitoring, the other end is connected to the potential difference detection circuit 170, and the monitor is disposed along the row direction or the column direction of the matrix of the organic EL display unit 110 Is a detection line for transmitting the potential on the high potential side applied to the light emitting pixel 111M.
  • variable voltage source 180 Next, the detailed configuration of the variable voltage source 180 will be briefly described.
  • FIG. 20 is a block diagram showing an example of a specific configuration of the variable voltage source according to the second embodiment. The figure also shows the organic EL display unit 110 and the signal processing circuit 160 connected to the variable voltage source.
  • variable voltage source 180 shown in the figure is the same as the variable voltage source 180 described in the first embodiment.
  • the error amplifier 186 compares the Vout divided by the output detection unit 185 with the first reference voltage Vref1 output from the signal processing circuit 160, and outputs a voltage according to the comparison result to the PWM circuit 182.
  • the error amplifier 186 includes an operational amplifier 187 and resistors R3 and R4.
  • the operational amplifier 187 has an inverting input terminal connected to the output detection unit 185 via the resistor R 3, a non-inverting input terminal connected to the signal processing circuit 160, and an output terminal connected to the PWM circuit 182.
  • the output terminal of the operational amplifier 187 is connected to the inverting input terminal via the resistor R4.
  • the error amplifier 186 outputs, to the PWM circuit 182, a voltage corresponding to the potential difference between the voltage input from the output detection unit 185 and the first reference voltage Vref1 input from the signal processing circuit 160.
  • a voltage corresponding to the potential difference between the output voltage Vout and the first reference voltage Vref1 is output to the PWM circuit 182.
  • the PWM circuit 182 outputs a pulse waveform having a different duty to the drive circuit 183 according to the voltage output from the comparison circuit 181. Specifically, the PWM circuit 182 outputs a pulse waveform with a long on-duty when the voltage output from the comparison circuit 181 is large, and outputs a pulse waveform with a short on-duty when the output voltage is small. In other words, when the potential difference between the output voltage Vout and the first reference voltage Vref1 is large, a long pulse waveform of on duty is output, and when the potential difference between the output voltage Vout and the first reference voltage Vref1 is small, the pulse waveform of short on duty Output.
  • the on period of the pulse waveform is a period in which the pulse waveform is active.
  • the voltage input to the PWM circuit 182 decreases, and the on-duty of the pulse signal output by the PWM circuit 182 decreases.
  • the time for which the switching element SW is turned on also becomes short, and the output voltage Vout gradually converges to the first reference voltage Vref1.
  • variable voltage source 180 generates the output voltage Vout that is equal to the first reference voltage Vref1 output from the signal processing circuit 160, and supplies the output voltage Vout to the organic EL display unit 110.
  • FIG. 21 the operation of the above-described display device 100 will be described with reference to FIGS. 21, 22, and 7.
  • FIG. 21 is a flowchart showing the operation of the display device 100 of the present invention.
  • the peak signal detection circuit 150 acquires video data of one frame period input to the display device 100 (step S11).
  • the peak signal detection circuit 150 has a buffer and stores video data of one frame period in the buffer.
  • the peak signal detection circuit 150 detects the peak value of the acquired video data (step S12), and outputs a peak signal indicating the detected peak value to the signal processing circuit 160. Specifically, the peak signal detection circuit 150 detects the peak value of the video data for each color. For example, it is assumed that video data is represented by 256 gradations of 0 to 255 (the larger the luminance is, the higher the luminance is) for each of red (R), green (G) and blue (B).
  • the signal processing circuit 160 determines the VTFT + VEL corresponding to the gradation of each color by using a required voltage conversion table indicating the required voltage of the VTFT + VEL corresponding to the gradation of each color.
  • FIG. 22 is a diagram illustrating an example of a required voltage conversion table included in the signal processing circuit 160.
  • the required voltage conversion table stores the required voltage of VTFT + VEL corresponding to the gradation of each color.
  • the required voltage corresponding to the peak value 177 of R is 8.5 V
  • the required voltage corresponding to the peak value 177 of G is 9.9 V
  • the required voltage corresponding to the peak value 176 of B is 6.7 V.
  • the maximum voltage is 9.9 V corresponding to the peak value of G. Accordingly, the signal processing circuit 160 determines VTFT + VEL to be 9.9V.
  • the potential difference detection circuit 170 detects the potential of the detection point M1 via the monitor wiring 190 (step S14).
  • the potential difference detection circuit 170 detects a potential difference ⁇ V between the potential of the output terminal 184 of the variable voltage source 180 and the potential of the detection point M1 (step S15). Then, the detected potential difference ⁇ V is output to the signal processing circuit 160.
  • the steps S11 to S15 so far correspond to the potential measurement process of the present invention.
  • the signal processing circuit 160 determines a voltage margin Vdrop corresponding to the potential difference ⁇ V detected by the potential difference detection circuit 170 from the potential difference signal output from the potential difference detection circuit 170 (step S16). Specifically, the signal processing circuit 160 has a voltage margin conversion table indicating a voltage margin Vdrop corresponding to the potential difference ⁇ V.
  • the voltage margin conversion table stores a voltage margin Vdrop corresponding to the potential difference ⁇ V. For example, when the potential difference ⁇ V is 3.4 V, the voltage margin Vdrop is 3.4 V. Therefore, the signal processing circuit 160 determines the voltage margin Vdrop to be 3.4V.
  • the potential difference ⁇ V and the voltage margin Vdrop have a relation of an increasing function. Further, the output voltage Vout of the variable voltage source 180 becomes higher as the voltage margin Vdrop is larger. That is, the potential difference ⁇ V and the output voltage Vout have a relation of an increasing function.
  • the signal processing circuit 160 determines an output voltage Vout to be output to the variable voltage source 180 in the next frame period (step S17).
  • the output voltage Vout to be output to the variable voltage source 180 in the next frame period corresponds to the VTFT + VEL and the potential difference ⁇ V determined in the determination of the voltage necessary for the organic EL element 121 and the drive transistor 125 (step S13) It is set as VTFT + VEL + Vdrop which is a total value with the voltage margin Vdrop determined by determination of the voltage margin to be performed (step S15).
  • the signal processing circuit 160 adjusts the variable voltage source 180 by setting the first reference voltage Vref1 to VTFT + VEL + Vdrop (step S18).
  • variable voltage source 180 that outputs the potential on the high potential side and the potential on the low potential side and the light emitting pixel 111M for monitoring in the organic EL display unit 110
  • a potential difference detection circuit 170 that measures the potential on the high potential side applied to the light emitting pixel 111M for monitoring and the output voltage Vout on the high potential side of the variable voltage source 180, and the monitor measured by the potential difference detection circuit 170
  • a signal processing circuit 160 for adjusting the variable voltage source 180 so as to set the potential on the high potential side applied to the light emitting pixel 111M to a predetermined potential (VTFT + VEL).
  • the potential difference detection circuit 170 further measures the output voltage Vout on the high potential side of the variable voltage source 180, and measures the output voltage Vout on the high potential side and the high potential side applied to the light emitting pixel 111M for monitoring.
  • the signal processing circuit 160 adjusts the variable voltage source according to the potential difference detected by the potential difference detection circuit 170.
  • the display device 100 detects a voltage drop due to the first power supply wire resistance R1h in the horizontal direction and the first power supply wire resistance R1v in the vertical direction, and feeds back the degree of the voltage drop to the variable voltage source 180.
  • the extra voltage can be reduced and the power consumption can be reduced.
  • the output voltage of the variable voltage source 180 is obtained even when the organic EL display unit 110 is enlarged by arranging the light emitting pixel 111M for monitoring near the center of the organic EL display unit 110. Vout can be easily adjusted.
  • the heat generation of the organic EL element 121 can be suppressed by reducing the power consumption, the deterioration of the organic EL element 121 can be prevented.
  • FIG. 8 transition of display patterns when input video data changes between the Nth frame and before and the N + 1th frame or later in the above-described display device 100 will be described using FIGS. 8 and 9.
  • FIG. 8 transition of display patterns when input video data changes between the Nth frame and before and the N + 1th frame or later in the above-described display device 100 will be described using FIGS. 8 and 9.
  • FIG. 8 shows the potential difference ⁇ V detected by the potential difference detection circuit 170, the output voltage Vout from the variable voltage source 180, and the pixel luminance of the light emitting pixel 111M for monitoring. Also, at the end of each frame period, a blanking period is provided.
  • the peak signal detection circuit 150 detects the peak value of the video data of the Nth frame.
  • the signal processing circuit 160 determines VTFT + VEL from the peak value detected by the peak signal detection circuit 150.
  • the signal processing circuit 160 uses the required voltage conversion table to obtain the required voltage VTFT + VEL of the (N + 1) th frame. For example, it is determined that 12.2V.
  • the signal processing circuit 160 sets the voltage of the first reference voltage Vref1 as the sum VTFT + VEL + Vdrop (for example, 13.2 V) of the determined required voltage VTFT + VEL and the voltage margin Vdrop.
  • video data corresponding to portions other than the central portion of the organic EL display unit 110 have gray gradations that appear lighter than the Nth frame.
  • the power supply voltage of the light emitting pixel 111 in the central part of the organic EL display unit 110 which is the light emitting pixel 111 in the brightly displayed region, is insufficient.
  • the display device 100 temporarily decreases in luminance in the (N + 1) -th frame, but has a very short period and has almost no influence on the user.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 110.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the display device according to the present embodiment is different from the display device 100 according to the second embodiment in that the potential difference of the detection point M1 is input to the variable voltage source without the potential difference detection circuit 170. Also, the signal processing circuit differs in that the voltage output to the variable voltage source is the required voltage VTFT + VEL. As a result, the display device according to the present embodiment can adjust the output voltage Vout of the variable voltage source in real time according to the voltage drop amount, so that temporary decrease in pixel luminance can be achieved as compared to the first embodiment. It can prevent.
  • FIG. 23 is a block diagram showing a schematic configuration of a display device according to Embodiment 3 of the present invention.
  • the display device 200 does not include the potential difference detection circuit 170 as compared with the display device 100 according to the second embodiment shown in FIG. It differs in that a wiring 290 is provided, a signal processing circuit 260 is provided instead of the signal processing circuit 160, and a variable voltage source 280 is provided instead of the variable voltage source 180.
  • the signal processing circuit 260 determines the voltage of the second reference voltage Vref2 to be output to the variable voltage source 280 from the peak signal output from the peak signal detection circuit 150. Specifically, the signal processing circuit 260 determines the sum VTFT + VEL of the voltage VEL required for the organic EL element 121 and the voltage VTFT required for the drive transistor 125 using the required voltage conversion table. Then, the determined VTFT + VEL is used as the voltage of the second reference voltage Vref2.
  • the second reference voltage Vref2 output from the signal processing circuit 260 of the display device 200 according to the present embodiment to the variable voltage source 280 is a variable voltage of the signal processing circuit 160 of the display device 100 according to the second embodiment. Unlike the first reference voltage Vref1 output to the source 180, it is a voltage determined corresponding to only video data. That is, the second reference voltage Vref2 does not depend on the potential difference ⁇ V between the output voltage Vout of the variable voltage source 280 and the potential of the detection point M1.
  • the variable voltage source 280 measures the potential on the high potential side applied to the light emitting pixel 111 ⁇ / b> M for monitoring via the monitoring wire 290. That is, the potential of the detection point M1 is measured. Then, in accordance with the measured potential of the detection point M1 and the second reference voltage Vref2 output from the signal processing circuit 260, the output voltage Vout is adjusted.
  • One end of the monitor wiring 290 is connected to the detection point M1, the other end is connected to the variable voltage source 280, and the potential of the detection point M1 is transmitted to the variable voltage source 280.
  • FIG. 24 is a block diagram showing an example of a specific configuration of variable voltage source 280 according to the third embodiment. The figure also shows the organic EL display unit 110 and the signal processing circuit 260 connected to the variable voltage source.
  • Variable voltage source 280 shown in the figure is substantially the same as the configuration of variable voltage source 180 shown in FIG. 20, but instead of comparison circuit 181, a comparison is made to compare the potential at detection point M1 with second reference voltage Vref2. The difference is that the circuit 281 is provided.
  • the comparison circuit 281 is different in comparison object from the comparison circuit 181, the comparison result is the same. That is, in the second embodiment and the third embodiment, when the voltage drop amounts from the output terminal 184 of the variable voltage source 280 to the detection point M1 are equal, the voltage output to the PWM circuit by the comparison circuit 181 and the comparison circuit 281 Is the same as the voltage output to the PWM circuit. As a result, the output voltage Vout of the variable voltage source 180 and the output voltage Vout of the variable voltage source 280 become equal. Also in the third embodiment, the potential difference ⁇ V and the output voltage Vout have a relationship of an increasing function.
  • the display device 200 configured as described above can adjust the output voltage Vout in real time according to the potential difference ⁇ V between the output terminal 184 and the detection point M1. This is because, in the display device 100 according to the second embodiment, the first reference voltage Vref1 in the frame is changed only at the beginning of each frame period from the signal processing circuit 160. On the other hand, in the display device 200 according to the present embodiment, the voltage depending on ⁇ V, that is, Vout ⁇ V is directly input to the comparison circuit 181 of the variable voltage source 280 without the signal processing circuit 260. This is because Vout can be adjusted independently of the control of the signal processing circuit 260.
  • B 50: 50: 50
  • FIG. 25 is a timing chart showing the operation of the display device 200 according to Embodiment 2 in the Nth frame to the N + 2th frame.
  • the peak signal detection circuit 150 detects the peak value of the video data of the Nth frame.
  • the signal processing circuit 260 obtains VTFT + VEL from the peak value detected by the peak signal detection circuit 150.
  • the signal processing circuit 160 uses the required voltage conversion table to obtain the required voltage VTFT + VEL of the (N + 1) th frame. For example, it is determined that 12.2V.
  • the output detection unit 185 always detects the potential of the detection point M1 via the monitor wire 290.
  • the signal processing circuit 260 sets the voltage of the second reference voltage Vref2 to the determined necessary voltage VTFT + TEL (for example, 12.2 V).
  • the organic EL display unit 110 sequentially displays images corresponding to the video data of the (N + 1) th frame.
  • the amount of current supplied from the variable voltage source 280 to the organic EL display unit 110 gradually increases as described in the first embodiment. Therefore, the voltage drop in the first power supply line 112 gradually increases as the amount of current increases. That is, the potential at the detection point M1 gradually decreases. In other words, the potential difference ⁇ V between the output voltage Vout and the potential at the detection point M1 gradually increases.
  • the error amplifier 186 outputs, in real time, a voltage corresponding to the potential difference between VTFT + VEL and Vout ⁇ V, so it outputs a voltage that raises Vout according to the increase in the potential difference ⁇ V.
  • variable voltage source 280 raises Vout in real time in response to the increase of the potential difference ⁇ V.
  • the signal processing circuit 160, the error amplifier 186 of the variable voltage source 280, the PWM circuit 182, and the drive circuit 183 are for monitoring as measured by the output detection unit 185.
  • the potential difference between the potential on the high potential side of the light emitting pixel 111M and the predetermined potential is detected, and the switching element SW is adjusted in accordance with the detected potential difference.
  • the display device 200 according to the present embodiment can adjust the output voltage Vout of the variable voltage source 280 in real time according to the voltage drop amount.
  • the organic EL display unit 110 is a display unit according to the present invention
  • the output detection unit 185 is a voltage measurement unit according to the present invention, and is a signal processing circuit surrounded by an alternate long and short dash line in FIG.
  • Reference numeral 160, the error amplifier 186 of the variable voltage source 280, the PWM circuit 182, and the drive circuit 183 are the voltage adjustment unit of the present invention, and are represented by the switching element SW, the diode D, and the inductor.
  • L and the capacitor C are power supply parts of the present invention.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 110.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • Embodiment 4 The display device according to the present embodiment measures the potential on the high potential side for each of the two or more light emitting pixels 111 as compared to the display device 100 according to the second embodiment, and measures each of the plurality of measured potentials. The difference is that the potential difference with the output voltage of the variable voltage source 180 is detected, and the variable voltage source 180 is adjusted according to the maximum potential difference among the detection results.
  • FIG. 26 is a block diagram showing an example of a schematic configuration of a display device according to Embodiment 4 of the present invention.
  • a display device 300A according to the present embodiment shown in the figure is substantially the same as the display device 100 according to the second embodiment shown in FIG. 19, but further includes a potential comparison circuit 370A in comparison with the display device 100.
  • the present embodiment is different in that an organic EL display unit 310 is provided instead of the organic EL display unit 110, and monitor wirings 391 to 395 are provided instead of the monitor wiring 190.
  • the organic EL display unit 310 is substantially the same as the organic EL display unit 110, but is provided in one-to-one correspondence with the detection points M1 to M5 in comparison with the organic EL display unit 110. The difference is that monitor wires 391 to 395 for measuring the potential are arranged.
  • the detection points M1 to M5 be equally provided in the organic EL display unit 310. As shown in FIG. 26, for example, the center of the organic EL display unit 310 and the organic EL display unit 310 are divided into four. The center of each region is desirable. Although five detection points M1 to M5 are illustrated in the figure, the number of detection points may be plural, and may be two or three.
  • the monitor wires 391 to 395 are connected to the corresponding detection points M1 to M5 and the potential comparison circuit 370A, respectively, and transmit the potentials of the corresponding detection points M1 to M5.
  • the potential comparison circuit 370A can measure the potentials at the detection points M1 to M5 through the monitor wirings 391 to 395.
  • the potential comparison circuit 370A measures the potentials at the detection points M1 to M5 through the monitor wirings 391 to 395. In other words, the potential on the high potential side applied to the plurality of monitor light emitting pixels 111M is measured. Furthermore, the minimum potential is selected from the measured potentials of the detection points M1 to M5, and the selected potential is output to the potential difference detection circuit 170.
  • the potential difference detection circuit 170 detects the potential difference ⁇ V between the input potential and the output voltage Vout of the variable voltage source 180 as in the first embodiment, and outputs the detected potential difference ⁇ V to the signal processing circuit 160.
  • the signal processing circuit 160 adjusts the variable voltage source 180 based on the potential selected by the potential comparison circuit 370A.
  • the variable voltage source 180 supplies the organic EL display unit 310 with an output voltage Vout that does not cause a decrease in luminance in any of the plurality of monitor light emitting pixels 111M.
  • the potential comparison circuit 370A measures the potential on the high potential side to be applied for each of the plurality of light emitting pixels 111 in the organic EL display unit 310, The lowest potential is selected among the measured potentials of the plurality of light emitting pixels 111. Then, the potential difference detection circuit 170 detects a potential difference ⁇ V between the minimum potential selected by the potential comparison circuit 370A and the output voltage Vout of the variable voltage source 180. Then, the variable voltage source 180 is adjusted according to the potential difference ⁇ V detected by the signal processing circuit 160.
  • variable voltage source 180 is the power supply unit of the present invention
  • organic EL display 310 is the display of the present invention
  • part of potential comparison circuit 370A is the present.
  • the voltage measurement unit of the present invention, the other part of the potential comparison circuit 370A, the potential difference detection circuit 170 and the signal processing circuit 160 are the voltage adjustment unit of the present invention.
  • the potential comparison circuit 370A and the potential difference detection circuit 170 are separately provided, but instead of the potential comparison circuit 370A and the potential difference detection circuit 170, the output voltage Vout of the variable voltage source 180 and the detection points M1 to M5 A potential comparison circuit may be provided to compare the potential of each of
  • FIG. 27 is a block diagram showing another example of a schematic configuration of a display device according to Embodiment 4 of the present invention.
  • the display device 300B shown in the figure has substantially the same configuration as the display device 300A shown in FIG. 26, but differs in that a potential comparison circuit 370B is provided instead of the potential comparison circuit 370A and the potential difference detection circuit 170.
  • the potential comparison circuit 370 B detects a plurality of potential differences corresponding to the detection points M 1 to M 5 by comparing the output voltage Vout of the variable voltage source 180 with the respective potentials of the detection points M 1 to M 5. Then, the largest potential difference is selected from the detected potential differences, and the potential difference ⁇ V which is the maximum potential difference is output to the signal processing circuit 160.
  • the signal processing circuit 160 adjusts the variable voltage source 180 similarly to the signal processing circuit 160 of the display device 300A.
  • variable voltage source 180 is the power supply unit of the present invention
  • organic EL display unit 310 is the display unit of the present invention
  • a part of the potential comparison circuit 370B is the voltage measurement unit of the present invention.
  • the other part of the potential comparison circuit 370B and the signal processing circuit 160 are the voltage adjustment part of the present invention.
  • the display devices 300A and 300B supply the organic EL display unit 310 with the output voltage Vout such that the decrease in luminance does not occur in any of the plurality of monitor light emitting pixels 111M. . That is, by setting the output voltage Vout to a more appropriate value, power consumption is further reduced, and a decrease in luminance of the light-emitting pixel 111 is suppressed.
  • this effect will be described with reference to FIGS. 28A to 28B.
  • FIG. 28A is a view schematically showing an example of an image displayed on the organic EL display unit 310
  • FIG. 28B is a first power supply wiring 112 along line xx ′ when the image shown in FIG. 28A is displayed. It is a graph which shows the amount of voltage drops of.
  • FIG. 29A is a view schematically showing another example of the image displayed on the organic EL display unit 310
  • FIG. 29B is a diagram showing a part of line xx ′ when the image shown in FIG. 29A is displayed.
  • 5 is a graph showing a voltage drop amount of one power supply wiring 112.
  • the worst case of the voltage drop can be understood by examining the potential at the detection point M1 at the center of the screen. Therefore, by adding the voltage margin Vdrop corresponding to the voltage drop amount ⁇ V of the detection point M1 to VTFT + VEL, all the light emitting pixels 111 in the organic EL display unit 310 can emit light with accurate luminance.
  • the amount of voltage drop of the first power supply wiring 112 is as shown in FIG. 29B.
  • the organic EL All the light emitting pixels 111 in the display unit 310 can emit light with accurate brightness.
  • to emit light with accurate luminance means that the driving transistor 125 of the light emitting pixel 111 is operating in the saturation region.
  • the voltage margin Vdrop since 1.3 V is always required as the voltage margin Vdrop, the power consumption reduction effect is reduced.
  • the screen is divided into four, and the potentials at five detection points M1 to M5 of the center of the screen and the center of the entire screen are measured.
  • the configuration can increase the accuracy of detecting the voltage drop amount.
  • the amount of additional offset can be reduced to enhance the power consumption reduction effect.
  • the power supply voltage of 1.1 V can be further reduced as compared with the case where
  • the display devices 300A and 300B have more detection points than the display devices 100 and 200, and can adjust the output voltage Vout according to the maximum value of the plurality of measured voltage drops. Become. Therefore, even when the organic EL display unit 310 is enlarged, power consumption can be effectively reduced.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 110.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the display device measures the potential on the high potential side for each of the two or more light emitting pixels 111, and measures each of the plurality of measured potentials. And the voltage difference between the output voltage of the variable voltage source. Then, the variable voltage source is adjusted so that the output voltage of the variable voltage source changes in accordance with the largest potential difference among the detection results.
  • the display device is different from display devices 300A and 300B in that the potential selected by the potential comparison circuit is input not to the signal processing circuit but to the variable voltage source.
  • the display device can adjust the output voltage Vout of the variable voltage source in real time according to the voltage drop amount, so that the pixel brightness is improved compared to the display devices 300A and 300B according to the third embodiment. Can prevent the temporary decline of
  • FIG. 30 is a block diagram showing a schematic configuration of a display device according to Embodiment 5 of the present invention.
  • the display device 400 shown in the figure has almost the same configuration as the display device 300A according to the fourth embodiment, but includes a variable voltage source 280 instead of the variable voltage source 180 and a signal processing circuit 260 instead of the signal processing circuit 160. , And does not include the potential difference detection circuit 170, and is different in that the potential selected by the potential comparison circuit 370A is input to the variable voltage source 280.
  • variable voltage source 280 raises output voltage Vout in real time according to the lowest voltage selected by potential comparison circuit 370A.
  • the display device 400 can eliminate a temporary decrease in pixel luminance as compared with the display devices 300A and 300B.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 110.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • Embodiment 1 by monitoring the potential on the high potential side or the low potential side of one light emitting pixel, the potential difference between the potential on the high potential side and the reference potential, or the potential on the low potential side and the reference potential The display device is described which adjusts the potential difference between the On the other hand, in this embodiment, the potential on the high potential side is monitored by monitoring the potential on the high potential side of one light emitting pixel and the potential on the low potential side of the light emitting pixel different from the light emitting pixel.
  • a display device in which the potential difference with the reference potential A is adjusted to a predetermined potential difference and the potential difference between the low potential side potential and the reference potential B is adjusted to a predetermined potential difference will be described.
  • FIG. 31 is a block diagram showing a schematic configuration of a display device according to Embodiment 6 of the present invention.
  • the display device 500 shown in the figure includes an organic EL display unit 510, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a signal processing circuit 165, and a high potential side potential difference detection circuit 170A.
  • Low potential side potential difference detection circuit 170B, high potential side voltage margin setting portion 175A, low potential side voltage margin setting portion 175B, high potential side variable voltage source 180A, low potential side variable voltage source 180B, monitoring Wirings 190A and 190B are provided.
  • the display device 500 according to the present embodiment has two potential difference detection circuits on the high potential side and the low potential side, two monitor wirings, and two variable voltages, as compared with the display device 50 according to the first embodiment. It differs in having a source.
  • the same points as the first embodiment will not be described, and only different points will be described.
  • FIG. 32 is a perspective view schematically showing a configuration of the organic EL display unit 510 according to the sixth embodiment.
  • the upper side in the drawing is the display surface side.
  • the organic EL display unit 510 has a plurality of light emitting pixels 111, a first power supply wiring 112, and a second power supply wiring 113.
  • the plurality of light emitting pixels 111 at least one light emitting pixel predetermined is connected to the monitor wire 190A at the detection point M A on the high potential side.
  • at least one light emitting pixel predetermined is connected to the monitor line 190B at the detection point M B on the low potential side.
  • luminescent pixels 111 connected directly to the monitor wiring 190A and the light emitting pixel 111M A for monitoring referred to as luminescent pixels 111M B for monitoring the light emission pixels 111 connected directly to the monitor wiring 190B.
  • the first power supply wiring 112 is formed in a mesh shape corresponding to the light emitting pixels 111 arranged in a matrix, and is electrically connected to the high potential side variable voltage source 180A arranged at the peripheral portion of the organic EL display unit 510. It is connected to the.
  • the first power supply wiring 112 When the high potential side variable voltage source 180A outputs the high potential side power source potential, the first power supply wiring 112 has a potential corresponding to the high potential side power source potential output from the high potential side variable voltage source 180A.
  • the second power supply wiring 113 is formed as a solid film on the organic EL display unit 510 and is connected to the low potential side variable voltage source 180 B arranged at the peripheral portion of the organic EL display unit 510. When the low potential side variable voltage source 180B outputs the low potential side power source potential, the second power supply wiring 113 has a potential corresponding to the low potential side power source potential output from the low potential side variable voltage source 180B. Applied.
  • Emitting pixel 111M A and 111M B for monitoring the process of wiring the first power line 112 and the second power line 113, the first power line resistor R1h and R1v value, and the value of the second power supply line resistance R2h and R2v
  • the optimal position is determined.
  • the detection points M B of the detection points M A and the low potential side of the high potential side are arranged in different light emitting pixels. This enables optimization of the detection point.
  • the voltage drop of the high potential side of the light emitting pixel 111M A in the light-emitting area is arranged in a greater tendency to place the light emission pixels 111M B to the light-emitting region tends voltage drop of the low potential side (rise) is large Because it is not necessary to place detection points at unnecessary places, the total number of detection points can be reduced.
  • the cathode electrode of the organic EL element 121 constituting a part of the common electrode of the second power supply wiring 113 uses a transparent electrode (for example, ITO) having a high sheet resistance, so the voltage of the first power supply wiring 112
  • the amount of voltage increase of the second power supply line 113 may be larger than the amount of decrease. Therefore, by adjusting according to the electric potential of the low electric potential side applied to the luminescent pixel for monitoring, the output electric potential of a power supply part can be adjusted more appropriately, and power consumption can be reduced further.
  • FIG. 33A and 33B are circuit diagrams showing an example of a specific configuration of the light emitting pixel 111.
  • FIG. 33A is a circuit diagram of the light emitting pixel 111M A connected to the monitor wire 190A on the high potential side
  • FIG. 33B is a light emitting pixel connected to the monitor wire 190B on the low potential side.
  • it is a circuit diagram of a 111M B.
  • the light emitting pixel 111,111M A and 111M B includes each organic EL element 121, a data line 122, a scanning line 123, a switch transistor 124, a driving transistor 125, and a storage capacitor 126 . Further, the light emitting pixel 111M A is at least one place in the organic EL display unit 510, the light emitting pixel 111M B also disposed at least one organic EL display unit 510.
  • the high potential side potential difference detection circuit 170A is a voltage detection unit of the present invention in this embodiment, a light-emitting pixel 111M A for monitoring, the high potential side of the potential applied to the light emitting pixel 111M A for monitoring taking measurement.
  • the high-potential side potential difference detection circuit 170A includes a high-potential side of the potential applied to the light emitting pixel 111M A for monitor is measured through the monitor wire 190A.
  • the high-potential side potential difference detection circuit 170A includes a potential difference between the high-potential-side variable voltage source to measure the output voltage of 180A, the high-potential side potential and the reference potential applied to the light emitting pixel 111M A for measured monitor
  • the potential difference ⁇ VH with the output potential of the high potential side variable voltage source 180A is measured.
  • the measured potential difference ⁇ VH is output to the high potential side voltage margin setting unit 175A.
  • the low potential side potential difference detection circuit 170B is a voltage detection unit of the present invention in this embodiment, a light-emitting pixel 111M B for monitoring the low-potential side of the potential applied to the light emitting pixel 111M B for monitoring taking measurement. Specifically, the low potential side potential difference detection circuit 170B are the low potential side of the potential applied to the light emitting pixel 111M B for monitor is measured through the monitor wire 190B.
  • the low potential side potential difference detection circuit 170B includes a potential difference between the low-potential-side variable voltage source to measure the output potential of 180B, low potential side potential and a reference potential applied to the light emitting pixel 111M B for measured monitor
  • the potential difference ⁇ VL with the output potential of the low potential side variable voltage source 180B is measured.
  • the measured potential difference ⁇ VL is output to the low potential side voltage margin setting unit 175B.
  • High potential side voltage margin setting portion 175A is the high potential side voltage adjustment portion of the present invention in the present embodiment, and is detected by (VEL + VTFT) voltage at peak gradation and high potential side potential difference detection circuit 170A. and a potential difference .DELTA.VH, adjusting the high-potential-side variable voltage source 180A to the potential difference between the potential and the reference potential a of the light emitting pixel 111M a for monitoring a predetermined voltage.
  • high potential side voltage margin setting unit 175A determines voltage margin VHdrop based on the potential difference detected by high potential side potential difference detection circuit 170A.
  • the low potential side voltage margin setting unit 175B is the low potential side voltage adjustment unit of the present invention in the present embodiment, and is detected by the (VEL + VTFT) voltage at peak gradation and the low potential side potential difference detection circuit 170B. and a potential difference .DELTA.VL, to adjust the low-potential-side variable voltage source 180B to the potential difference between the potential of the light emitting pixel 111M B for monitoring the reference potential B to a predetermined voltage. Specifically, the low potential side voltage margin setting unit 175B obtains the voltage margin VLdrop based on the potential difference detected by the low potential side potential difference detection circuit 170B.
  • the high potential side variable voltage source 180A is a power supply unit of the present invention in the present embodiment, and outputs the potential on the high potential side to the organic EL display unit 310.
  • the high potential side variable voltage source 180A is the first high-potential-side reference voltage VHref1 outputted from the high potential side voltage margin setting unit 175A, the potential of the high potential side of the light emitting pixel 111M A for monitoring and the reference potential A
  • the high potential side output voltage VHout is output such that the potential difference of the potentials becomes a predetermined voltage (VEL + VTFT ⁇ reference potential A).
  • the reference potential A may be a potential serving as a reference in the display device 100.
  • the low potential side variable voltage source 180 B is a power supply unit of the present invention in the present embodiment, and outputs the potential on the low potential side to the organic EL display unit 310.
  • the low-potential-side variable voltage source 180B is a first lower reference voltage VLref1 output from the low potential side voltage margin setting unit 175B, the potential of the low potential side of the light emitting pixel 111M B for monitor and the reference potential B
  • the low potential side output voltage VLout is output such that the potential difference of the voltage V.sub.out becomes a predetermined voltage (reference potential B-VEL-VTFT).
  • Monitoring wire 190A has one end connected to the light emitting pixel 111M A for monitoring, the other end is connected to the high potential side potential difference detection circuit 170A, along a row or column direction of the matrix of the organic EL display unit 110 disposed It has been a high potential side of the detection line for transmitting the potential of the high potential side to the high potential side potential difference detection circuit 170A is applied to a light emitting pixel 111M a for monitoring.
  • Monitoring wire 190B has one end connected to the light emitting pixel 111M B for monitoring, the other end is connected to the low potential side potential difference detection circuit 170B, along a row or column direction of the matrix of the organic EL display unit 110 disposed has been a low potential side of the detection line for transmitting the potential of the low potential side to the low potential side potential difference detection circuit 170B is applied to a light emitting pixel 111M B for monitoring.
  • the configurations of the high potential side variable voltage source 180A and the low potential side variable voltage source 180B according to the present embodiment are the same as the configurations of the variable voltage source 180 according to the first embodiment, and the low potential side variable voltage source
  • the circuit of the low potential side variable voltage source 180 B is changed by changing the arrangement of the switching element SW, the diode D, the inductor L, and the capacitor C in FIG. Is configured.
  • step S14 to step S18 the operation from step S14 to step S18 is referred to as the high potential side. Execute in parallel with the low potential side.
  • the voltage drop due to the first power supply wire resistance R1h and the first power supply wire resistance R1v on the high potential side, and the second power supply wire resistance R2h and the second power supply wire resistance on the low potential side is detected, and the voltage drop and the voltage rise degree are fed back to the high potential side variable voltage source 180A and the low potential side variable voltage source 180B, respectively, to reduce excess voltage and reduce power consumption. It can be reduced.
  • the heat generation of the organic EL element 121 can be suppressed by reducing the power consumption, the deterioration of the organic EL element 121 can be prevented.
  • the display device 500 compared with the case where the output voltage of the power supply unit is adjusted based on the potential difference between the high potential side potential of the monitor light emitting pixel and the reference potential, Since the voltage margin can be set in consideration of the voltage rise proportional to the line resistance of the line, the power consumption can be reduced more effectively in the display mode in which the change of the voltage distribution of the low potential side power supply line is severe. It becomes possible.
  • the high potential side potential and the reference potential are monitored by monitoring the high potential side potential of one light emitting pixel and the low potential side potential of the light emitting pixel different from the light emitting pixel.
  • the display device has been described in which the potential difference between the two is adjusted to a predetermined potential difference and the potential difference between the low potential side potential and the reference potential is adjusted to a predetermined potential difference, the high potential side potential is detected
  • the light emitting pixel and the light emitting pixel in which the potential on the low potential side is detected may be the same light emitting pixel.
  • the high potential side variable voltage source 180A adjusts the potential difference between the high potential side potential and the reference potential to a predetermined potential difference
  • the low potential side variable voltage source 180B sets the potential on the low potential side and the reference potential.
  • the display device for adjusting the potential difference with the reference potential to a predetermined potential difference is also included in the present invention.
  • four components for adjusting the potential on the high potential side include the monitor wiring 190A, the high potential side potential difference detection circuit 170A, the high potential side variable voltage source 180A,
  • the four components for adjusting the potential on the low potential side are the monitor wire 190B, the low potential side potential difference detection circuit 170B, the low potential side variable voltage source 180B, and the low potential.
  • the side voltage margin setting unit 175B is used, the four components for adjusting the high potential side potential or the four components for adjusting the low potential side potential may not be provided.
  • the light emitting pixel 111M A or a light-emitting pixel 111M B is placed in an organic EL display unit 510.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 510.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the potential difference between the high-potential-side potential specified from the monitored high-potential-side potentials and the reference potential is determined by monitoring the high-potential-side potentials of the plurality of light emitting pixels.
  • the display apparatus which adjusts to the electrical potential difference of is demonstrated.
  • FIG. 34 is a block diagram showing a schematic configuration of a display device according to Embodiment 7 of the present invention.
  • the display device 600 shown in the figure includes an organic EL display unit 610, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a peak signal detection circuit 150, a signal processing circuit 160, and A potential side potential difference detection circuit 170 A, a high potential side variable voltage source 180 A, monitor wires 191, 192 and 193, and a potential comparison circuit 470 are provided.
  • the display device 600 according to the present embodiment is different from the display device 100 according to the second embodiment in that a plurality of monitor wirings and a potential comparison circuit 470 are provided.
  • a plurality of monitor wirings and a potential comparison circuit 470 are provided.
  • the organic EL display unit 610 is substantially the same as the organic EL display unit 110, but is provided in one-to-one correspondence with the detection points M1 to M3 in comparison with the organic EL display unit 110, Monitor wirings 191 to 193 for measuring the potential are arranged.
  • the optimum positions of the light emitting pixels 111M1 to 111M3 for monitoring are determined according to the wiring method of the first power supply wiring 112 and the values of the first power supply wiring resistors R1h and R1v.
  • the monitor wirings 191 to 193 are connected to the corresponding detection points M1 to M3 and the potential comparison circuit 470, respectively, transmit the potentials of the corresponding detection points M1 to M3 to the potential comparison circuit 470, and display the organic EL
  • the detection lines are arranged along the row direction or the column direction of the matrix of the part 610.
  • the potential comparison circuit 470 can measure the potentials at the detection points M1 to M3 through the monitor wirings 191 to 193.
  • the potential comparison circuit 470 measures the potentials at the detection points M1 to M3 through the monitor wirings 191 to 193. In other words, the potential on the high potential side applied to the plurality of monitor light emitting pixels 111M1 to 111M3 is measured. Further, the minimum potential is selected among the measured potentials of the detection points M1 to M3, and the selected potential is output to the high potential side potential difference detection circuit 170A.
  • the signal processing circuit 160 adjusts the high potential side variable voltage source 180A based on the potential difference between the potential selected by the potential comparison circuit 470 and the reference potential. As a result, the high potential side variable voltage source 180A supplies the organic EL display unit 610 with an output voltage Vout that does not cause a decrease in luminance in any of the plurality of monitor light emitting pixels 111M1 to 111M3.
  • the potential comparison circuit 470 measures the potential on the high potential side applied to each of the plurality of light emitting pixels 111 in the organic EL display unit 610, The lowest potential is selected among the plurality of measured high potentials. Then, the high potential side potential difference detection circuit 170A detects a potential difference ⁇ V between the potential difference between the minimum potential selected by the potential comparison circuit 470 and the reference potential and the output voltage Vout of the high potential side variable voltage source 180A. Then, the high potential side variable voltage source 180A is adjusted according to the potential difference ⁇ V detected by the signal processing circuit 160.
  • the high potential side variable voltage source 180A is a power supply portion of the present invention
  • the organic EL display portion 610 is a display portion of the present invention
  • one of the potential comparison circuits 470 The part is a voltage detection part of the present invention
  • the other part of the potential comparison circuit 470, the high potential side potential difference detection circuit 170A and the signal processing circuit 160 are a voltage adjustment part of the present invention.
  • the potential comparison circuit 470 and the high potential side potential difference detection circuit 170A are separately provided, but instead of the potential comparison circuit 470 and the high potential side potential difference detection circuit 170A, the high potential side variable voltage source 180A
  • a potential comparison circuit may be provided to compare the output voltage Vout with the potential of each of the detection points M1 to M3.
  • FIG. 35 is a diagram showing potential distribution and detection point arrangement of the display device according to the seventh embodiment of the present invention.
  • the left view of FIG. 35 shows a potential distribution when 15 V is applied as the power supply output on the high potential side and 0 V which is the ground potential is applied on the low potential side. Since the potential distribution on the high potential side assumes that the ratio of the first power supply wiring resistance R1h to the first power supply wiring resistance R1v is 1:10, there is a drastic potential change in the vertical direction of the display panel. On the other hand, although the potential distribution on the low potential side is assumed to have a ratio of the second power supply wire resistance R2h to the second power supply wire resistance R2v of 10: 1, the potential change is small throughout the display panel. That is, the potential distribution on the low potential side tends to be substantially uniform in the plane.
  • the amount of voltage drop (rising) on the low potential side is set based on the potential distribution on the high potential side. It is possible to do.
  • the maximum voltage drop detected from the potential distribution on the high potential side is 3 V (15 V-12 V), half (1.5 V) of the detected drop (3 V) , It is always regarded as the amount of voltage drop (rise) on the low potential side.
  • the monitor wiring does not exist on the low potential side, in the case of a panel configuration in which light is emitted from the low potential side, there is also a merit that a line defect caused by the monitor wiring is hardly visible.
  • the number of detection points may be plural, and the optimum position and the number of points are determined according to the wiring method of the power supply wiring and the value of the wiring resistance. do it.
  • the wiring layout described in the first embodiment and the first to fifth modified embodiments is applied to the layout of the monitor wiring in the organic EL display unit 610.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the monitor wirings 191 to 193 be arranged such that the intervals between adjacent monitor wirings are equal to each other.
  • the monitoring wirings are arranged so as to have equal intervals, the wiring layout of the organic EL display unit 610 can have periodicity, and the manufacturing efficiency is improved.
  • the display device includes a power supply unit that outputs output potentials on the high potential side and the low potential side, and a display unit in which a plurality of light emitting pixels are arranged in a matrix and receives power supply from the power supply unit.
  • a high potential side potential or a low potential applied to the light emitting pixels one end of which is connected to the first light emitting pixel or the second light emitting pixel in the display portion and arranged along the row direction or the column direction of the matrix.
  • the potential difference between the detection line for transferring the potential on the potential side and the applied potential on the high potential side of the first light emitting pixel and the applied potential on the low potential side of the second light emitting pixel is a predetermined potential difference.
  • a signal processing circuit that adjusts at least one of the high potential side and the low potential side output potential output from the power supply unit.
  • the display device achieves a high power consumption reduction effect.
  • FIG. 36 is a block diagram showing a schematic configuration of a display device according to Embodiment 8 of the present invention.
  • the display device 700 shown in the figure includes an organic EL display unit 510, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a peak signal detection circuit 150, a signal processing circuit 160, and a potential difference.
  • a detection circuit 170, a variable voltage source 180, and monitoring wires 190A and 190B are provided.
  • the display device 700 according to the present embodiment has the high potential side potential and the low potential side, respectively, by two monitor wirings arranged in different light emitting pixels.
  • the configuration of the organic EL display unit 510 according to the present embodiment is the same as the configuration of the organic EL display unit 510 according to the sixth embodiment described in FIG.
  • FIG. 37A is a circuit configuration diagram of the light emitting pixel 111M A connected to the monitor wiring 190A on the high potential side
  • FIG. 37B is a circuit configuration of the light emitting pixel 111M B connected to the monitor wiring 190B on the low potential side.
  • Each of the light emitting pixels arranged in a matrix includes a driving element and a light emitting element, the driving element includes a source electrode and a drain electrode, and the light emitting element includes a first electrode and a second electrode, The first electrode is connected to one of the source electrode and the drain electrode of the drive element, and a high potential side potential is applied to one of the other of the source electrode and the drain electrode and the second electrode.
  • the light emitting pixel 111M A for monitoring are connected the other to monitor the wiring 190A of the source electrode and the drain electrode of the driving element, the light emitting pixel 111 B of the monitor is further first light emitting element
  • the monitor wiring 190 B is connected to the electrode 2.
  • Emitting pixel 111M A and 111M B, respectively, are arranged at least one organic EL display unit 110.
  • the source electrode of the driving transistor 125 is connected to the monitor line 190A.
  • a cathode electrode of the organic EL element 121 is the cathode of the light emitting pixel 111M B, is connected to the monitor line 190B.
  • the signal processing circuit 160 is a voltage adjustment unit according to the present invention in the present embodiment, and is used for monitoring from the peak signal output from the peak signal detection circuit 150 and the potential difference ⁇ V detected by the potential difference detection circuit 170.
  • the inter-pixel potential is the potential difference between the potential on the low potential side of the light emitting pixel 111M B for high potential side of the monitor light-emitting pixel 111M a, to adjust the variable voltage source 180 to a predetermined potential difference.
  • the signal processing circuit 160 determines a voltage necessary for the organic EL element 121 and the drive transistor 125 when the light emitting pixel 111 is made to emit light by the peak signal output from the peak signal detection circuit 150.
  • the signal processing circuit 160 obtains a voltage margin based on the potential difference detected by the potential difference detection circuit 170. Then, the determined voltage VEL required for the organic EL element 121, the voltage VTFT required for the drive transistor 125, and the voltage margin Vdrop are summed, and the resultant VEL + VTFT + Vdrop is used as the voltage of the first reference voltage Vref1 as a variable voltage source Output to 180.
  • Potential difference detection circuit 170 a voltage detection unit of the present invention in this embodiment, the high potential side of the potential applied to the light emitting pixel 111M A for monitoring, and are applied to the luminescence pixel 111M B for monitoring Measure the potential on the low potential side.
  • the potential difference detection circuit 170, the high potential side of the potential applied to the light emitting pixel 111M A for monitoring were measured via a monitoring line 190A, it is applied to the light emitting pixel 111M B for monitoring
  • the potential on the low potential side is measured via the monitor wiring 190B.
  • the potential difference detection circuit 170 calculates inter-pixel potential is the potential difference between the potential on the low potential side of the light emitting pixel 111M B for high potential side of the monitor light-emitting pixel 111M A for the measured monitor. Furthermore, the potential difference detection circuit 170 measures the output voltage of the variable voltage source 180, and measures the potential difference ⁇ V between the output voltage and the calculated potential difference between pixels. Then, the measured potential difference ⁇ V is output to the signal processing circuit 160.
  • the variable voltage source 180 is the power supply unit of the present invention in the present embodiment, and outputs at least one of the high potential side potential and the low potential side potential to the organic EL display unit 110.
  • the variable voltage source 180, the first reference voltage Vref1 output from the signal processing circuit 160, such as light-emitting pixel 111M A and 111M pixel detected potential difference between the B for the monitor becomes the predetermined voltage (VEL + VTFT) Output the output voltage Vout.
  • Monitoring wire 190A has one end connected to the light emitting pixel 111M A for monitoring, the other end is connected to the potential difference detection circuit 170, which is arranged along a row or column direction of the matrix of the organic EL display unit 510, a high potential side of the detection line for transmitting the potential of the high potential side to the potential difference detection circuit 170 is applied to a light emitting pixel 111M a for monitoring.
  • One end of the monitor wiring 190 B is connected to the light emitting pixel 111 MB for monitoring, and the other end is connected to the potential difference detection circuit 170, and arranged along the row direction or the column direction of the matrix of the organic EL display unit 510.
  • a detection line on the low potential side to transmit the potential of the low potential side to the potential difference detection circuit 170 is applied to a light emitting pixel 111M B for monitoring.
  • the peak signal detection circuit 150 acquires video data of one frame period input to the display device 700 (step S11).
  • the peak signal detection circuit 150 detects the peak value of the acquired video data (step S12), and outputs a peak signal indicating the detected peak value to the signal processing circuit 160.
  • step S13 the voltage VTFT required for the drive transistor 125 when the organic EL element 121 emits light at the peak value output from the peak signal detection circuit 150, and the voltage VEL required for the organic EL element 121. And (step S13).
  • the potential difference detection circuit 170 detects the potentials of the detection points M A and M B via the monitor wirings 190 A and 190 B , respectively, and the pixels which are the potential differences between the potentials of the detection point M A and M B The potential difference is calculated (step S14).
  • the potential difference detection circuit 170 detects a potential difference ⁇ V between the output voltage of the output terminal 184 of the variable voltage source 180 and the potential difference between the pixels (step S15). Then, the detected potential difference ⁇ V is output to the signal processing circuit 160.
  • the steps S11 to S15 so far correspond to the potential measurement process of the present invention.
  • the signal processing circuit 160 determines a voltage margin Vdrop corresponding to the potential difference ⁇ V detected by the potential difference detection circuit 170 from the potential difference signal output from the potential difference detection circuit 170 (step S16).
  • the signal processing circuit 160 determines an output voltage Vout to be output to the variable voltage source 180 in the next frame period (step S17).
  • the output voltage Vout to be output to the variable voltage source 180 in the next frame period corresponds to the VTFT + VEL and the potential difference ⁇ V determined in the determination of the voltage necessary for the organic EL element 121 and the drive transistor 125 (step S13) It is set as VTFT + VEL + Vdrop which is a total value with the voltage margin Vdrop determined by determination of the voltage margin to be performed (step S15).
  • the signal processing circuit 160 adjusts the variable voltage source 180 by setting the first reference voltage Vref1 to VTFT + VEL + Vdrop (step S18).
  • the variable voltage source 180 for outputting at least one of the high potential side potential and the low potential side potential, luminescence pixel for two different monitors 111M A and 111M
  • a potential difference detection circuit 170 which calculates the potential difference between the pixels from the potential applied to B and measures the output voltage Vout of the variable voltage source 180, and the variable voltage source 180 so as to set the potential difference between the pixels to a predetermined voltage (VTFT + VEL) And a signal processing circuit 160 to be adjusted.
  • the potential difference detection circuit 170 further detects the potential difference between the measured output voltage Vout on the high potential side and the potential difference between the pixels, and the signal processing circuit 160 is variable according to the potential difference detected by the potential difference detection circuit 170.
  • the voltage source 180 is adjusted.
  • the display device 700 causes a voltage drop due to the first power supply wiring resistance R1h in the horizontal direction and the first power supply wiring resistance R1v in the vertical direction, and the second power supply wiring resistance R2h in the horizontal direction and the second power supply wiring in the vertical direction.
  • the display device 700 By detecting the voltage rise due to the resistor R1v and feeding back the voltage drop and the degree of the voltage rise to the variable voltage source 180, it is possible to reduce the excess voltage and reduce the power consumption.
  • the display device 700 has a high potential compared to the case where the high potential side potential and the low potential side potential applied to the light emitting pixels are detected from the same monitor light emitting pixel.
  • the display device 700 In a display mode in which the wiring resistance distribution of the side power supply line and the wiring resistance distribution of the low potential side power supply line are different, it is possible to reduce power consumption more effectively.
  • the heat generation of the organic EL element 121 can be suppressed by reducing the power consumption, the deterioration of the organic EL element 121 can be prevented.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 510.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the display device according to the present embodiment is substantially the same as display device 700 according to the eighth embodiment, but a pixel for calculating the potential difference between detection point M A and detection point M B without including potential difference detection circuit 170.
  • the difference is that the circuit includes a potential difference calculation circuit, and the calculated potential difference between pixels is input to the variable voltage source.
  • the signal processing circuit differs in that the voltage output to the variable voltage source is the required voltage VTFT + VEL.
  • the display device according to the present embodiment can adjust the output voltage Vout of the variable voltage source in real time according to the voltage drop amount. It can prevent.
  • FIG. 38 is a block diagram showing a schematic configuration of a display device according to Embodiment 9 of the present invention.
  • Display device 800 compared to the display device 700 according to the embodiment 8 shown in FIG. 36, does not include the potential difference detection circuit 170, detection point and the detection point M A M
  • the difference is that an inter-pixel potential difference calculation circuit 171 that calculates a potential difference with B is provided, a signal processing circuit 260 is provided instead of the signal processing circuit 160, and a variable voltage source 280 is provided instead of the variable voltage source 180.
  • the same points as the eighth embodiment will not be described, and only different points will be described.
  • the signal processing circuit 260 determines the voltage of the second reference voltage Vref2 to be output to the variable voltage source 280 from the peak signal output from the peak signal detection circuit 150. Specifically, the signal processing circuit 260 determines the sum VTFT + VEL of the voltage VEL required for the organic EL element 121 and the voltage VTFT required for the drive transistor 125 using the required voltage conversion table. Then, the determined VTFT + VEL is used as the voltage of the second reference voltage Vref2.
  • the second reference voltage Vref2 output from the signal processing circuit 260 of the display device 800 according to the present embodiment to the variable voltage source 280 is a variable voltage of the signal processing circuit 160 of the display device 700 according to the eighth embodiment.
  • the second reference voltage Vref2 is a voltage determined corresponding to only video data. That is, the second reference voltage Vref2 does not depend on the potential difference ⁇ V between the output voltage Vout of the variable voltage source 280 and the potential difference between the pixels.
  • Inter-pixel difference calculation circuit 171 a high potential side of the potential applied to the light emitting pixel 111M A for monitoring were measured via a monitoring line 190A, also low is applied to a light emitting pixel 111M B for monitoring The potential on the potential side is measured via the monitor wiring 190B. Then, a potential difference between pixels which is a potential difference between the measured potential of the detection point M A and the potential of the detection point M B is calculated.
  • variable voltage source 280 inputs the potential difference between the pixels from the potential difference between pixels calculation circuit 171. Then, in accordance with the input inter-pixel potential difference and the second reference voltage Vref2 output from the signal processing circuit 260, the output voltage Vout is adjusted.
  • Monitoring wire 190A has one end connected to the detection point M A, the other end is connected to the inter-pixel difference calculation circuit 171, arranged along a row or column direction of the matrix of the organic EL display unit 510, the detection a detection line on the high-potential side that transmits the potential at a point M a on the inter-pixel difference calculation circuit 171.
  • Monitoring wire 190B has one end connected to the detection point M B, the other end is connected to the inter-pixel difference calculation circuit 171, arranged along a row or column direction of the matrix of the organic EL display unit 510, the detection a detection line on the low potential side that transmits the potential at a point M B on the inter-pixel difference calculation circuit 171.
  • FIG. 39 is a block diagram showing an example of a specific configuration of the variable voltage source 280 according to the ninth embodiment. The figure also shows the organic EL display unit 510 and the signal processing circuit 260 connected to the variable voltage source.
  • variable voltage source 280 shown in the same figure is substantially the same as the configuration of the variable voltage source 180 shown in FIG. 20, but instead of the comparison circuit 181, the second potential difference between pixels output from the second potential difference calculation circuit 171 The difference is that a comparison circuit 281 for comparing the reference voltage Vref2 is provided.
  • the comparison circuit 281 is different in comparison object from the comparison circuit 181, the comparison result is the same. That is, in the ninth embodiment and the eighth embodiment, when the voltage drop amount from the output terminal 184 of the variable voltage source 280 until detection point M A and M B are equal, the voltage comparator circuit 181 outputs to the PWM circuit and The voltage output from the comparator circuit 281 to the PWM circuit is the same. As a result, the output voltage Vout of the variable voltage source 180 and the output voltage Vout of the variable voltage source 280 become equal. Also in the ninth embodiment, the potential difference ⁇ V and the output voltage Vout have a relation of an increasing function.
  • Display device 800 configured as described above, as compared with the display device 700 according to the eighth embodiment, corresponding to a potential difference ⁇ V of the output voltage of the output terminal 184 and the inter-pixel difference of the detection points M A and M B
  • the output voltage Vout can be adjusted in real time. This is because, in the display device 700 according to the eighth embodiment, the first reference voltage Vref1 in the frame is changed only at the beginning of each frame period from the signal processing circuit 160.
  • the voltage depending on ⁇ V, that is, Vout ⁇ V is directly input to the comparison circuit 181 of the variable voltage source 280 without the signal processing circuit 260. This is because Vout can be adjusted independently of the control of the signal processing circuit 260.
  • variable voltage source 280 raises Vout in real time in response to the increase of the potential difference ⁇ V.
  • the signal processing circuit 260, the error amplifier 186 of the variable voltage source 280, the PWM circuit 182, and the drive circuit 183 The potential difference between the inter-pixel potential difference from the potential difference calculation circuit 171 and a predetermined voltage is detected, and the switching element SW is adjusted in accordance with the detected potential difference.
  • display device 800 according to the present embodiment can adjust output voltage Vout of variable voltage source 280 in real time according to the voltage drop amount. Compared to the eighth aspect, it is possible to prevent a temporary decrease in pixel brightness.
  • the organic EL display unit 510 is the display unit of the present invention
  • the inter-pixel potential difference calculation circuit 171 and the output detection unit 185 are the voltage detection units of the present invention.
  • the signal processing circuit 260, the error amplifier 186 of the variable voltage source 280, the PWM circuit 182, and the drive circuit 183 are the voltage adjustment units of the present invention, and are surrounded by a two-dot chain line in FIG.
  • the element SW, the diode D, the inductor L and the capacitor C are power supply parts of the present invention.
  • the output voltage from the variable voltage source is adjusted based on the potential difference between the voltage applied to the light emitting pixel and the voltage output from the variable voltage source.
  • the current path from the variable voltage source to the light emitting pixel includes a wiring path outside the display area and a wiring path in the display area in which the light emitting pixel is disposed. That is, in the above-described Embodiments 1 to 9, the voltage drop in both the display area and the display area is detected by detecting the potential difference between the voltage applied to the light emitting pixel and the voltage output from the variable voltage source. The output voltage from the variable voltage source is adjusted according to the amount.
  • the output voltage from the variable voltage source is adjusted according to the voltage drop amount only in the display area. It becomes possible to adjust. This will be described below with reference to FIGS. 40A and 40B by exemplifying the display devices according to the sixth to ninth embodiments.
  • FIG. 40A is a schematic view of a display panel of a display device of the present invention. Further, FIG. 40B is a perspective view schematically showing the configuration in the vicinity of the outer periphery of the display panel included in the display device of the present invention.
  • a driver such as a write scan drive circuit or a data line drive circuit, a high potential side power supply line, and a low potential side power supply are provided on the outer periphery of a display panel in which a plurality of light emitting pixels 111 are arranged in a matrix.
  • a wire and a flexible pad that is an interface for making an electrical connection with an external device are disposed.
  • the variable voltage source is connected to the display panel via the high potential side power supply line and the flexible pad, and the low potential side power supply line and the flexible pad. As shown in FIG. 40B, a resistance component is present outside the display area, and the resistance component is due to the flexible pad, the high potential side power supply line, and the low potential side power supply line.
  • the potential difference between the voltage of the light emitting pixel M A and the voltage of the output point Z A of the high potential side variable voltage source is detected.
  • the voltage of the light emitting pixel M a it is also possible to detect the potential difference between the voltage at the connection point Y a of the display panel and the high potential side power supply line. This makes it possible to adjust the output voltage of the variable voltage source according to the amount of voltage drop only in the display area.
  • the low potential side, the voltage of the light emitting pixel M B it is also possible to detect the potential difference between the voltage at the connection point Y B of the display panel and the low potential side power supply line.
  • the potential difference between the pixel at the detection point M A and the potential at the detection point M B and the voltage at the output point Z A on the high potential side of the variable voltage source and the output on the low potential side The power supply potential difference of the point Z B is detected, and the output voltage of the variable voltage source is adjusted by the potential difference ⁇ V between the inter-pixel potential difference and the power supply potential difference.
  • connection of the display panel and the high potential side power supply line may detect the potential difference between the current path on the potential difference is a potential difference between the connection point Y B of the point Y a and the low potential side power supply line. This makes it possible to adjust the output voltage of the variable voltage source according to the amount of voltage drop only in the display area.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 510.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • FIG. 41 is a block diagram showing a schematic configuration of a display apparatus according to Embodiment 10 of the present invention.
  • the display device 900 shown in the figure includes an organic EL display unit 910, a data line drive circuit 120, a write scan drive circuit 130, a control circuit 140, a peak signal detection circuit 150, a signal processing circuit 160, and a potential difference.
  • a detection circuit 170, a variable voltage source 180, monitor wirings 191A, 191B, 192A and 193A, and a potential comparison circuit 370 are provided.
  • the display device 900 according to the present embodiment includes a plurality of monitor wirings and a potential comparison circuit 370 for detecting the potential on the high potential side of the light emitting pixel as compared to the display device 700 according to the eighth embodiment.
  • the point is different.
  • the same points as the eighth embodiment will not be described, and only different points will be described.
  • the organic EL display unit 910 is substantially the same as the organic EL display unit 510, but for measuring the potential on the high potential side of the detection points M1 A , M2, and M3 as compared to the organic EL display unit 510.
  • a monitor wires 191A ⁇ 193A, and a monitor wiring 191B for measuring the potential on the low potential side of the detection point M1 B are arranged.
  • the detection points M1 A and M1 B is, for example, a potential measuring point on the high potential side and the low potential side of the light emitting pixels 111M1 for the same monitor.
  • the light emitting pixels 111M1 to 111M3 for monitoring have optimum positions according to the wiring method of the first power supply wiring 112 and the second power supply wiring 113, the values of the first power supply wiring resistors R1h and R1v, and the second power supply wiring resistors R2h and R2v Is determined.
  • the monitor wires 191A, 191B, 192A and 193A are connected to the corresponding detection points M1 A , M1 B , M2 and M3 and the potential comparison circuit 370, and the potentials of the corresponding detection points are connected to the potential comparison circuit 370.
  • the detection lines are transmitted along the row direction or the column direction of the matrix of the organic EL display unit 510.
  • the potential comparison circuit 370 measures the potential at the corresponding detection point via the monitor wirings 191A, 191B, 192A and 193A. In other words, the potential on the high potential side applied to the plurality of monitor light emitting pixels 111M1 to 111M3 and the potential on the low potential side applied to the monitor light emitting pixel 111M1 are measured. Further, the minimum potential is selected from among the potentials on the high potential side of the detected detection points M1 A , M2 and M3, and the selected potential is output to the potential difference detection circuit 170. Note that if there are a plurality of measured low potential-side potentials, the largest potential among them is selected, and the selected potential is output to the potential difference detection circuit 170. In this embodiment, since the measured low potential side potential is one, the potential is output to the potential difference detection circuit 170 as it is.
  • the potential difference detection circuit 170 is a voltage detection unit according to the present invention in the present embodiment, and the minimum potential among the potentials on the high potential side of the measured detection points M1 A , M2 and M3 and the detection point M1 B The potential on the low potential side is input from the potential comparison circuit 370. Then, the potential difference detection circuit 170 calculates an inter-pixel potential difference between the minimum potential of the measured high potentials of the detection points M1 A , M2 and M3 and the low potential of the detection point M1 B. Furthermore, the potential difference detection circuit 170 measures the output voltage of the variable voltage source 180, and measures the potential difference ⁇ V between the output voltage and the calculated potential difference between pixels. Then, the measured potential difference ⁇ V is output to the signal processing circuit 160.
  • the signal processing circuit 160 adjusts the variable voltage source 180 based on the potential difference ⁇ V.
  • the variable voltage source 180 supplies the organic EL display unit 910 with an output voltage Vout that does not cause a decrease in luminance in any of the plurality of monitor light emitting pixels 111M1 to 111M3.
  • the potential comparison circuit 370 measures and measures the potential on the high potential side applied to each of the plurality of light emitting pixels 111 in the organic EL display unit 910. The lowest potential is selected among the plurality of potentials on the high potential side.
  • the potential comparison circuit 370 measures the potential on the low potential side to be applied for each of the plurality of light emitting pixels 111 in the organic EL display unit 910, and the largest of the measured potentials on the low potential side is measured. The potential is selected.
  • the potential difference detection circuit 170 sets the potential difference ⁇ V between the minimum potential on the high potential side and the maximum potential on the low potential side selected by the potential comparison circuit 370 and the output voltage Vout of the variable voltage source 180. To detect Then, the signal processing circuit 160 adjusts the variable voltage source 180 according to the potential difference ⁇ V.
  • variable voltage source 180 is the power supply unit of the present invention
  • organic EL display unit 910 is the display unit of the present invention
  • part of potential comparison circuit 370 is the present.
  • the other part of the potential comparison circuit 370, the potential difference detection circuit 170, and the signal processing circuit 160 are the voltage adjustment part of the present invention.
  • the potential comparison circuit 370 and the potential difference detection circuit 170 are separately provided, but instead of the potential comparison circuit 370 and the potential difference detection circuit 170, the output voltage Vout of the variable voltage source 180 and the detection point M1 A , M2, and M3 may be provided.
  • FIG. 42 is a diagram showing the potential distribution and the detection point arrangement of the display according to the tenth embodiment of the present invention.
  • the left view of FIG. 42 shows a potential distribution when 15 V is applied as the power supply output on the high potential side and 0 V which is the ground potential is applied on the low potential side. Since the potential distribution on the high potential side assumes that the ratio of the first power supply wiring resistance R1h to the first power supply wiring resistance R1v is 1:10, there is a drastic potential change in the vertical direction of the display panel.
  • the potential distribution on the low potential side is assumed to have a ratio of the second power supply wire resistance R2h to the second power supply wire resistance R2v of 10: 1, the potential change is small throughout the display panel. That is, the potential distribution on the low potential side tends to be substantially uniform in the plane. Further, it is assumed that a voltage required to saturate the light emitting pixel is 10V.
  • the places where the potential difference between the high potential side and the low potential side is minimum are positions close to the upper and lower ends of the display panel, and the potential difference is approximately 10.5 V (12 V) at these positions. -1.5V). Therefore, the voltage that can be originally reduced is 0.5 V (10.5 V ⁇ the required voltage 10 V).
  • the measured inter-pixel potential difference is detected as 12.5 V (14 V-1.5 V), and as a result, the voltage that can be reduced is 2 .5V (12.5V-required voltage 10V) will cause false detection.
  • the light emitting pixels for detecting the high potential side potential are three locations of the light emitting pixels A0 to A2 shown in the right of FIG. 42, and the light emitting pixels for detecting the low potential side potential are shown. If the detection points are arranged at four locations in total of these as one location of the light emitting pixel A0, the minimum inter-pixel potential difference is known, so that false detection can be prevented.
  • the light emitting pixels A0 to A0 are always detected because the same light emitting pixel always detects the high potential side potential and the low potential side potential. For each of A2, it is necessary to measure the potential on the high potential side and the potential on the low potential side, which requires measurement at a total of six points.
  • one light emitting pixel out of the plurality of light emitting pixels for detecting the potential on the high potential side and the light emitting pixel for detecting the potential on the low potential side are different. Since the pixel is a light emitting pixel, it ideally has the merit that only four detection points need to be provided.
  • the number of the detection points may be plural, and depending on the wiring method of the power supply wiring and the value of the wiring resistance, The optimal position and the score may be determined.
  • the wiring layout described in the first embodiment and the first to fifth modifications is applied to the layout of the monitor wiring in the organic EL display unit 910.
  • the monitoring wiring for detecting the potential of the light emitting pixel can be arranged without changing the conventional matrix light emitting pixel arrangement.
  • the pixel pitch does not change due to the monitor wiring, and the boundary portion of the light emitting pixel in the portion where the monitor wiring is disposed is not visually recognized as a line defect, and thus display with high power consumption reduction effect while maintaining display quality.
  • the device can be realized.
  • the monitor wirings 191A to 193A be arranged such that the intervals between adjacent monitor wirings are equal to each other.
  • the monitor wiring lines are arranged to be equal, the wiring layout of the organic EL display unit 910 can have periodicity, and the manufacturing efficiency is improved.
  • the display device according to the present invention has been described above based on the embodiment, the display device according to the present invention is not limited to the above-described embodiment. With respect to Embodiments 1 to 10, modifications obtained by applying various modifications that those skilled in the art may think on without departing from the spirit of the present invention, and various devices incorporating the display device according to the present invention are also included in the present invention. Be
  • the decrease in light emission luminance of the light emitting pixel in which the monitor wiring in the organic EL display unit is disposed may be compensated.
  • FIG. 43 is a graph showing the light emission luminance of a normal light emission pixel and the light emission luminance of a light emission pixel having a monitor wiring, which correspond to the gradation of video data.
  • the normal light emitting pixel is a light emitting pixel other than the light emitting pixel on which the monitor wiring is disposed among the light emitting pixels of the organic EL display unit.
  • FIG. 44 is a view schematically showing an image in which a line defect has occurred.
  • the display device may correct the signal voltage supplied from the data line drive circuit 120 to the organic EL display unit. Specifically, since the position of the light emitting pixel having the monitor wiring is known at the time of design, the signal voltage to be applied to the pixel in the corresponding place may be set higher in advance by the decrease in luminance. Thus, it is possible to prevent a line defect due to the provision of the monitor wiring.
  • the signal processing circuit has the required voltage conversion table indicating the required voltage of VTFT + VEL corresponding to the gradation of each color
  • the current-voltage characteristic of the drive transistor 125 and the organic EL element 121 are used instead of the required voltage conversion table. It may have current-voltage characteristics, and two current-voltage characteristics may be used to determine VTFT + VEL.
  • FIG. 45 is a graph showing the current-voltage characteristic of the drive transistor and the current-voltage characteristic of the organic EL element.
  • the horizontal axis is positive in the direction of lowering with respect to the source potential of the driving transistor.
  • the figure shows the current-voltage characteristics of the drive transistor corresponding to two different gradations and the current-voltage characteristic of the organic EL element, and the current-voltage characteristic of the drive transistor corresponding to the low gradation is Vsig1, which is high.
  • the current-voltage characteristic of the drive transistor corresponding to the gray scale is shown by Vsig2.
  • the drive transistor In order to eliminate the influence of display defects caused by fluctuations in the drain-source voltage of the drive transistor, it is necessary to operate the drive transistor in the saturation region.
  • the light emission luminance of the organic EL element is determined by the drive current. Therefore, in order to accurately cause the organic EL element to emit light corresponding to the gradation of the video data, the organic EL corresponding to the drive current of the organic EL element from the voltage between the source of the drive transistor and the cathode of the organic EL element.
  • the drive voltage (VEL) of the element is subtracted, and the remaining voltage obtained by subtraction may be a voltage that can operate the drive transistor in the saturation region. Furthermore, in order to reduce power consumption, it is desirable that the drive voltage (VTFT) of the drive transistor be low.
  • VTFT + VEL obtained by the characteristic passing through the point where the current-voltage characteristic of the drive transistor intersects the current-voltage characteristic of the organic EL element on the line indicating the boundary between the linear region and the saturation region of the drive transistor is The organic EL element accurately emits light corresponding to the gradation of the video data, and the power consumption can be reduced most.
  • the necessary voltage of VTFT + VEL corresponding to the gradation of each color may be converted using the graph shown in FIG.
  • the signal processing circuit changes the first reference voltage Vref1 for each of a plurality of frames (for example, three frames) without changing the first reference voltage Vref1 for each frame. It is also good.
  • variable voltage source 180 can be reduced because the potential of the first reference voltage Vref1 fluctuates.
  • the signal processing circuit may measure the potential difference output from the potential difference detection circuit or the potential comparison circuit over a plurality of frames, average the measured potential differences, and adjust the variable voltage source in accordance with the averaged potential difference.
  • the detection process of the potential at the detection point (step S14) and the detection process of the potential difference (step S15) are executed over a plurality of frames, and the voltage margin determination process (step S16)
  • the potential differences of the plurality of frames detected in the detection process (step S15) may be averaged, and the voltage margin may be determined corresponding to the averaged potential difference.
  • the signal processing circuit may determine the first reference voltage Vref1 and the second reference voltage Vref2 in consideration of the aging deterioration margin of the organic EL element 121. For example, assuming that the aging deterioration margin of the organic EL element 121 is Vad, the signal processing circuit 160 may set the voltage of the first reference voltage Vref1 to VTFT + VEL + Vdrop + Vad, and the signal processing circuit 260 may set the voltage of the second reference voltage Vref2 to VTFT + VEL + Vad .
  • the switch transistor 124 and the drive transistor 125 are described as P-type transistors, but they may be N-type transistors.
  • switch transistor 124 and the drive transistor 125 are TFTs, they may be other field effect transistors.
  • the processing units included in the display devices according to the first to tenth embodiments are typically realized as an LSI which is an integrated circuit. Note that part of the processing units included in the display device can be integrated on the same substrate as the organic EL display unit. Also, it may be realized by a dedicated circuit or a general purpose processor. In addition, a field programmable gate array (FPGA) that can be programmed after manufacturing the LSI, or a reconfigurable processor that can reconfigure connection and setting of circuit cells in the LSI may be used.
  • FPGA field programmable gate array
  • the data line drive circuit, the write scan drive circuit, the control circuit, the peak signal detection circuit, the signal processing circuit, and part of the function of the potential difference detection circuit included in the display device according to Embodiments 1 to 10 of the present invention are included.
  • a processor such as a CPU may execute the program.
  • the present invention may be realized as a method of driving a display device including characteristic steps realized by the respective processing units included in the display device.
  • the display device is an active matrix organic EL display device.
  • the present invention is applied to organic EL display devices other than the active matrix type.
  • the present invention may be applied to display devices other than organic EL display devices using current-driven light emitting elements, such as liquid crystal display devices.
  • the display device according to the present invention is incorporated in a thin flat TV as described in FIG.
  • a thin flat TV capable of high-accuracy image display reflecting a video signal is realized.
  • the present invention is particularly useful for an active type organic EL flat panel display.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　本発明の表示装置は、高電位側及び低電位側の出力電位の少なくとも一方を出力する電源供給部と、複数の発光画素（１１１）がマトリクス状に配置され、電源供給部から電源供給を受ける表示部と、当該表示部内における少なくとも一つの発光画素（１１１Ｍ）に一端が接続され、マトリクス状に配置された発光画素（１１１）の列方向に沿って配置された、発光画素（１１１Ｍ）に印加される高電位側の電位を伝達するためのモニタ用配線（１０Ａ）と、モニタ用配線（１０Ａ）の他端に接続され、高電位側の電位と低電位側の電位との電位差が所定の電位差となるように、電源供給部から出力される高電位側及び低電位側の出力電位の少なくとも一方を調整する電圧調整部とを備える。

Description

表示装置
　本発明は、有機ＥＬに代表される電流駆動型発光素子を用いたアクティブマトリクス型表示装置に関し、さらに詳しくは、消費電力低減効果の高い表示装置に関する。
　一般に、有機ＥＬ素子の輝度は、素子に供給される駆動電流に依存し、駆動電流に比例して素子の発光輝度が大きくなる。従って、有機ＥＬ素子からなるディスプレイの消費電力は、表示輝度の平均で決まる。即ち、液晶ディスプレイと異なり、有機ＥＬディスプレイの消費電力は、表示画像によって大きく変動する。
　例えば、有機ＥＬディスプレイにおいては、全白画像を表示した場合に最も大きな消費電力を必要とするが、一般的な自然画の場合は、全白時に対して２０～４０％程度の消費電力で十分とされる。
　しかしながら、電源回路設計やバッテリ容量は、ディスプレイの消費電力が最も大きくなる場合を想定して設計されることから、一般的な自然画に対して３～４倍の消費電力を考慮しなければならず、機器の低消費電力化及び小型化の妨げとなっている。
　そこで従来では、映像データのピーク値を検出し、その検出データに基づいて有機ＥＬ素子のカソード電圧を調整して、電源電圧を減少させることにより表示輝度をほとんど低下させずに消費電力を抑制するという技術が提案されている（例えば、特許文献１参照）。
特開２００６－０６５１４８号公報
　さて、有機ＥＬ素子は電流駆動素子であることから、電源配線には電流が流れ、配線抵抗に比例した電圧降下が発生する。そのため、ディスプレイに供給される電源電圧は、電圧降下を補う電圧降下マージンを上乗せして設定されている。電圧降下分を補う電圧降下マージンについても、上述の電源回路設計やバッテリ容量と同様に、ディスプレイの消費電力が一番大きくなる場合を想定して設定されることから、一般的な自然画に対して無駄な電力が消費されていることになる。
　モバイル機器用途を想定した小型ディスプレイでは、パネル電流が小さいので、電圧降下分を補う電圧降下マージンは発光画素で消費される電圧に比べて無視できるほど小さい。しかし、パネルの大型化に伴って電流が増加すると、電源配線で生じる電圧降下が無視できなくなる。
　しかしながら、上記特許文献１における従来技術においては、各発光画素における消費電力を低減することはできるが、電圧降下分を補う電圧降下マージンを低減することはできず、家庭向けの３０型以上の大型表示装置における消費電力低減効果としては不十分である。
　本発明は上述の問題に鑑みてなされたものであり、消費電力低減効果の高い表示装置を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る表示装置は、高電位側及び低電位側の出力電位の少なくとも一方を出力する電源供給部と、複数の発光画素がマトリクス状に配置され、前記電源供給部から電源供給を受ける表示部と、前記表示部内における少なくとも一つの発光画素に一端が接続され、マトリクス状に配置された前記複数の発光画素の行方向または列方向に沿って配置された、前記発光画素に印加される高電位側の電位または低電位側の電位を伝達するための検出線と、前記検出線の他端に接続され、前記高電位側の電位と基準電位との電位差、前記低電位側の電位と基準電位との電位差、及び、前記高電位側の電位と前記低電位側の電位との電位差のうち、いずれかが所定の電位差となるように、前記電源供給部から出力される高電位側及び前記低電位側の出力電位の少なくとも一方を調整する電圧調整部とを備えることを特徴とする。
　本発明によれば、消費電力低減効果の高い表示装置を実現できる。
図１は、本発明の実施の形態１に係る表示装置の概略構成を示すブロック図である。 図２は、実施の形態１に係る有機ＥＬ表示部の構成を模式的に示す斜視図である。 図３は、モニタ用の発光画素の具体的な構成の一例を示す回路図である。 図４は、実施の形態１に係る可変電圧源の具体的な構成の一例を示すブロック図である。 図５は、本発明の実施の形態１に係る表示装置の動作を示すフローチャートである。 図６は、実施の形態１に係る必要電圧換算テーブルの一例を示す図である。 図７は、電圧マージン換算テーブルの一例を示す図である。 図８は、第Ｎフレーム～第Ｎ＋２フレームにおける、実施の形態１に係る表示装置の動作を示すタイミングチャートである。 図９は、有機ＥＬ表示部に表示される画像を模式的に示す図である。 図１０は、従来の表示装置における有機ＥＬ表示部の配線レイアウト図である。 図１１は、モニタ用配線を有する有機ＥＬ表示部の配線レイアウト図である。 図１２は、本発明の実施の形態１に係る有機ＥＬ表示部の配線レイアウト図である。 図１３は、本発明の実施の形態１の第１の変形例を示す有機ＥＬ表示部の配線レイアウト図である。 図１４は、本発明の実施の形態１の第２の変形例を示す有機ＥＬ表示部の配線レイアウト図である。 図１５は、本発明の実施の形態１の第３の変形例を示す有機ＥＬ表示部の配線レイアウト図である。 図１６は、本発明の実施の形態１の第４の変形例を示す有機ＥＬ表示部の配線レイアウト図である。 図１７は、本発明の実施の形態１の第５の変形例を示す有機ＥＬ表示部の配線レイアウト図である。 図１８は、有機ＥＬ表示部におけるモニタ用配線の配線方向を比較する図である。 図１９は、本発明の実施の形態２に係る表示装置の概略構成を示すブロック図である。 図２０は、実施の形態２に係る可変電圧源の具体的な構成の一例を示すブロック図である。 図２１は、本発明の表示装置の動作を示すフローチャートである。 図２２は、必要電圧換算テーブルの一例を示す図である。 図２３は、本発明の実施の形態３に係る表示装置の概略構成を示すブロック図である。 図２４は、実施の形態３に係る可変電圧源の具体的な構成の一例を示すブロック図である。 図２５は、第Ｎフレーム～第Ｎ＋２フレームにおける、実施の形態２に係る表示装置の動作を示すタイミングチャートである。 図２６は、本発明の実施の形態４に係る表示装置の概略構成の一例を示すブロック図である。 図２７は、本発明の実施の形態４に係る表示装置の概略構成の他の一例を示すブロック図である。 図２８Ａは、実施の形態４に係る有機ＥＬ表示部に表示される画像の一例を模式的に示す図である。 図２８Ｂは、ｘ－ｘ’線における第１電源配線の電圧降下量を示すグラフである。 図２９Ａは、実施の形態４に係る有機ＥＬ表示部に表示される画像の他の一例を模式的に示す図である。 図２９Ｂは、ｘ－ｘ’線における第１電源配線の電圧降下量を示すグラフである。 図３０は、本発明の実施の形態５に係る表示装置の概略構成を示すブロック図である。 図３１は、本発明の実施の形態６に係る表示装置の概略構成の一例を示すブロック図である。 図３２は、実施の形態６に係る有機ＥＬ表示部の構成を模式的に示す斜視図である。 図３３Ａは、高電位側のモニタ用配線に接続された発光画素の回路構成図である。 図３３Ｂは、低電位側のモニタ用配線に接続された発光画素の回路構成図である。 図３４は、本発明の実施の形態７に係る表示装置の概略構成を示すブロック図である。 図３５は、本発明の実施の形態７に係る表示装置の電位分布及び検出点配置を表す図である。 図３６は、本発明の実施の形態８に係る表示装置の概略構成を示すブロック図である。 図３７Ａは、高電位側のモニタ用配線に接続された発光画素の回路構成図である。 図３７Ｂは、低電位側のモニタ用配線に接続された発光画素の回路構成図である。 図３８は、本発明の実施の形態９に係る表示装置の概略構成を示すブロック図である。 図３９は、実施の形態９に係る可変電圧源の具体的な構成の一例を示すブロック図である。 図４０Ａは、本発明の表示装置が有する表示パネルの構成概略図である。 図４０Ｂは、本発明の表示装置が有する表示パネルの外周付近の構成を模式的に示す斜視図である。 図４１は、本発明の実施の形態１０に係る表示装置の概略構成を示すブロック図である。 図４２は、本発明の実施の形態１０に係る表示装置の電位分布及び検出点配置を表す図である。 図４３は、映像データの階調に対応する、通常の発光画素の発光輝度及びモニタ用配線を有する発光画素の発光輝度を示すグラフである。 図４４は、線欠陥が発生している画像を模式的に示す図である。 図４５は、駆動トランジスタの電流－電圧特性と有機ＥＬ素子の電流－電圧特性とをあわせて示すグラフである。 図４６は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
　本発明に係る表示装置は、高電位側及び低電位側の出力電位の少なくとも一方を出力する電源供給部と、複数の発光画素がマトリクス状に配置され、前記電源供給部から電源供給を受ける表示部と、前記表示部内における少なくとも一つの発光画素に一端が接続され、マトリクス状に配置された前記複数の発光画素の行方向または列方向に沿って配置された、前記発光画素に印加される高電位側の電位または低電位側の電位を伝達するための検出線と、前記検出線の他端に接続され、前記高電位側の電位と基準電位との電位差、前記低電位側の電位と基準電位との電位差、及び、前記高電位側の電位と前記低電位側の電位との電位差のうち、いずれかが所定の電位差となるように、前記電源供給部から出力される高電位側及び前記低電位側の出力電位の少なくとも一方を調整する電圧調整部とを備えることを特徴とする。
　これにより、電源供給部から少なくとも一つの発光画素までに発生する電圧降下量に応じて、電源供給部の高電位側の出力電位及び電源供給部の低電位側の出力電位の少なくとも一方を調整することにより、消費電力を削減することができる。また、発光画素の電位を検出するための検出線が、発光画素の行方向または列方向に沿って配置されるので、複数の発光画素のマトリクス状配置に変更を加えることなく、発光画素の電位検出ができる。
　また、本発明に係る表示装置の一態様は、前記表示装置は、複数の前記検出線を備え、前記複数の検出線は、３以上の前記発光画素に印加される高電位側の電位をそれぞれ伝達するための３本以上の高電位検出線、及び、３以上の前記発光画素に印加される低電位側の電位をそれぞれ伝達するための３本以上の低電位検出線の少なくとも一方を含み、前記高電位検出線及び前記低電位検出線の少なくとも一方は、隣り合う検出線どうしの間隔が互いに同一となるよう配置されていてもよい。
　これにより、電源供給部の高電位側の出力電位及び電源供給部の低電位側の出力電位の少なくとも一方を、より適切に調整することが可能となり、表示部を大型化した場合であっても、消費電力を効果的に削減できる。また、検出線の間隔が等しくなるように配置されているので、表示部の配線レイアウトに周期性を持たせることができ、製造効率が向上する。
　また、本発明に係る表示装置の一態様は、前記複数の発光画素は、それぞれ、ソース電極及びドレイン電極を有する駆動素子と、第１の電極及び第２の電極を有する発光素子とを備え、前記第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、前記ソース電極及びドレイン電極の他方と前記第２の電極との一方に前記高電位側の電位が印加され、前記ソース電極及びドレイン電極の他方と前記第２の電極との他方に前記低電位側の電位が印加されてもよい。
　また、本発明に係る表示装置の一態様は、前記行方向及び列方向の少なくとも一つの方向において相互に隣接する発光画素の有する前記駆動素子の前記ソース電極及びドレイン電極の他方どうしを電気的に接続する第１の電源線と、前記行方向及び列方向において相互に隣接する発光画素の有する前記発光素子の前記第２の電極どうしを電気的に接続する第２の電源線とを具備し、前記複数の発光画素は、前記第１の電源線及び前記第２の電源線を介して前記電源供給部からの電源供給を受けてもよい。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記第１の電源線と同一の層に形成されていてもよい。
　これにより、検出線は、第１の電源線と同一の工程によって形成されるので、表示パネルの製造プロセスが複雑化されない。
　また、本発明に係る表示装置の一態様は、さらに、前記検出線と同一の層に形成され、前記行方向及び列方向の少なくとも一つの方向に沿って配置された、前記発光画素を制御するための制御線を複数備え、前記検出線と当該検出線に隣り合う前記制御線との間隔は、隣り合う前記制御線どうしの間隔と同一となるように配置されていてもよい。
　これにより、制御線は行方向、列方向、または格子状に配置されるので、例えば、列方向に配置された制御線のうち数列を検出線として転用できる。よって、検出線が接続された発光画素を配置したことで、発光画素の画素ピッチや配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記制御線と同一の工程によって形成されたものであってもよい。
　これにより、表示パネルの製造プロセスが複雑化されない。
　また、本発明に係る表示装置の一態様は、前記第１の電源線が形成された層と前記第２の電源線が形成された層との間には、絶縁層が形成されており、前記検出線の一端は、前記絶縁層に形成されたコンタクト部を介して前記第２の電極と接続されていてもよい。
　これによれば、第２の電源線の電位を検出する場合であって、第２の電源線が配置された層と同一の層に検出線を設けると発光画素の規則性が乱れ境界が視認されるような場合には、第２の電源線の電位を検出するための検出線を、第２の電源線が配置された層とは別層である第１の電源線が配置された層に配線する。つまり、上記検出線は、第１の電源線と同一の層に形成されている。なお、第２の電源線の電位の検出点と上記検出線とは、絶縁層に形成されたコンタクト部にて電気接続される。これにより、上記検出線は、第２の電源線が配置された層とは別の層に配線されるので、発光画素の規則性が乱れず、境界が視認されにくくなる。
　また、本発明に係る表示装置の一態様は、さらに、前記第２の電源線に電気的に接続され、前記行方向または列方向に沿って配置された補助電極線を複数備え、前記検出線は、前記補助電極線と同一の層に形成され、前記検出線と前記第１の電源線との間には絶縁層が形成されていてもよい。
　これによれば、補助電極線と同一の層に検出線を配置したことで、検出線用の層を別途設ける必要がなく、表示パネルの製造プロセスが複雑化されない。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記第１の電極と同一の層に形成されていてもよい。
　これによれば、補助電極線及び第１の電極と同一の層に検出線を配置したことで、検出線用の層を別途設ける必要がなく、表示パネルの製造プロセスが複雑化されない。
　また、本発明に係る表示装置の一態様は、前記検出線と当該検出線に隣り合う前記補助電極線との間隔は、隣り合う前記補助電極線どうしの間隔と同一となるように配置されていてもよい。
　これにより、補助電極線は行方向または列方向に配置されるので、例えば、列方向に配置された補助電極線のうち数列を検出線として転用できる。よって、補助電極線が接続された発光画素を配置したことで、発光画素の画素ピッチや配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記補助電極線と同一の工程によって形成されたものであってもよい。
　これにより、検出線は、補助電極線と同一の工程によって形成されるので、表示パネルの製造プロセスが複雑化されない。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記表示部内における少なくとも一つの発光画素と、前記表示部の周縁部に配置された給電部との距離が最短となるように配置されていてもよい。
　これにより、検出線による線欠陥が短くなり目立ちにくくなる。
　また、本発明に係る表示装置の一態様は、前記検出線は、前記発光素子、前記第１の電源線及び前記第２の電源線が形成された層と異なる所定の層に形成されており、当該所定の層において、前記検出線の配線面積は、検出線以外の電気配線の配線面積よりも大きくてもよい。
　これによれば、検出線を、発光素子、第１の電源線及び前記第２の電源線が形成された層と異なる所定の層に配置したことで、発光画素の画素ピッチや配線幅、あるいは、画素回路素子の面積や配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。また、検出線レイアウトの自由度が高くなり、例えば、高電位側検出線と低電位側検出線とを同じ層に配置することも可能となる。
　また、本発明に係る表示装置の一態様は、前記発光素子は、有機ＥＬ素子であってもよい。
　これにより、消費電力が下がることにより発熱が抑えられるので、有機ＥＬ素子の劣化を抑制できる。
　以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
　（実施の形態１）
　本実施の形態に係る表示装置は、高電位側の電位及び低電位側の電位を出力する電源供給部と、複数の発光画素がマトリクス状に配置され当該電源供給部から電源供給を受ける表示部と、当該表示部内における少なくとも一つの発光画素に一端が接続され、マトリクス状に配置された複数の発光画素の行方向または列方向に沿って配置された、発光画素に印加される高電位側の電位または低電位側の電位を伝達するための検出線と、当該検出線の他端に接続され、発光画素に印加される高電位側の電位と低電位側の電位との電位差が所定の電位差となるように、電源供給部から出力される高電位側及び低電位側の出力電位の少なくとも一方を調整する電圧調整部とを備える。
　これにより、本実施の形態に係る表示装置は、高い消費電力低減効果を実現する。
　以下、本発明の実施の形態１について、図を用いて具体的に説明する。
　図１は、本発明の実施の形態１に係る表示装置の概略構成を示すブロック図である。
　同図に示す表示装置５０は、有機ＥＬ表示部１１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、信号処理回路１６５と、電位差検出回路１７０と、電圧マージン設定部１７５と、可変電圧源１８０と、モニタ用配線１９０とを備える。
　図２は、実施の形態１に係る有機ＥＬ表示部１１０の構成を模式的に示す斜視図である。なお、図中上方が表示面側である。
　同図に示すように、有機ＥＬ表示部１１０は、複数の発光画素１１１と、第１電源配線１１２と、第２電源配線１１３とを有する。
　発光画素１１１は、第１電源配線１１２及び第２電源配線１１３に接続され、当該発光画素１１１に流れる画素電流ｉｐｉｘに応じた輝度で発光する。複数の発光画素１１１のうち、予め定められた少なくとも一つの発光画素は、検出点Ｍ１でモニタ用配線１９０に接続されている。以降、モニタ用配線１９０に直接接続された発光画素１１１をモニタ用の発光画素１１１Ｍと記載する。モニタ用の発光画素１１１Ｍは、有機ＥＬ表示部１１０の中央付近に配置されている。なお、中央付近とは、中央とその周辺部とを含む。
　第１電源配線１１２は、網目状に形成された第１の電源線であり、可変電圧源１８０で出力された高電位側の電位に対応した電位が印加される。一方、第２電源配線１１３は、有機ＥＬ表示部１１０にベタ膜状に形成された第２の電源線であり、有機ＥＬ表示部１１０の周縁部から可変電圧源１８０で出力された低電位側の電位に対応した電位が印加される。図２においては、第１電源配線１１２及び第２電源配線１１３の抵抗成分を示すために、第１電源配線１１２及び第２電源配線１１３を模式的にメッシュ状に図示している。なお、第２電源配線１１３は、例えばグランド線であり、有機ＥＬ表示部１１０の周縁部で表示装置５０の共通接地電位に接地されていてもよい。
　第１電源配線１１２には、水平方向の第１電源配線抵抗Ｒ１ｈと垂直方向の第１電源配線抵抗Ｒ１ｖが存在する。第２電源配線１１３には、水平方向の第２電源配線抵抗Ｒ２ｈと垂直方向の第２電源配線抵抗Ｒ２ｖとが存在する。なお、図示されていないが、発光画素１１１は、書込走査駆動回路１３０及びデータ線駆動回路１２０に接続され、発光画素１１１を発光及び消光するタイミングを制御するための走査線と、発光画素１１１の発光輝度に対応する信号電圧を供給するためのデータ線とも接続されている。
　図３は、モニタ用の発光画素１１１Ｍの具体的な構成の一例を示す回路図である。
　同図に示す発光画素１１１は、駆動素子と発光素子とを含み、駆動素子は、ソース電極及びドレイン電極を含み、発光素子は、第１の電極及び第２の電極を含み、当該第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、ソース電極及びドレイン電極の他方と第２の電極との一方に高電位側の電位が印加され、ソース電極及びドレイン電極の他方と第２の電極との他方に低電位側の電位が印加される。具体的には、発光画素１１１は、有機ＥＬ素子１２１と、データ線１２２と、走査線１２３と、スイッチトランジスタ１２４と、駆動トランジスタ１２５と、保持容量１２６とを有する。この発光画素１１１は、有機ＥＬ表示部１１０に、例えばマトリクス状に配置されている。
　有機ＥＬ素子１２１は、本発明の発光素子であって、アノードが駆動トランジスタ１２５のドレインに接続され、カソードが第２電源配線１１３に接続され、アノードとカソードとの間に流れる電流値に応じた輝度で発光する。この有機ＥＬ素子１２１のカソード側の電極は、複数の発光画素１１１に共通して設けられた共通電極の一部を構成しており、該共通電極は、その周縁部から電位が印加されるように、可変電圧源１８０と電気的に接続されている。つまり、共通電極が有機ＥＬ表示部１１０における第２電源配線１１３として機能する。また、カソード側の電極は、金属酸化物からなる透明導電性材料で形成されている。なお、有機ＥＬ素子１２１のアノード側の電極は本発明の第１の電極であり、有機ＥＬ素子１２１のカソード側の電極は本発明の第２の電極である。
　データ線１２２は、データ線駆動回路１２０と、スイッチトランジスタ１２４のソース及びドレインの一方に接続され、データ線駆動回路１２０により映像データに対応する信号電圧が印加される。
　走査線１２３は、書込走査駆動回路１３０と、スイッチトランジスタ１２４のゲートに接続され、書込走査駆動回路１３０により印加される電圧に応じて、スイッチトランジスタ１２４をオン及びオフする。
　スイッチトランジスタ１２４は、ソース及びドレインの一方がデータ線１２２に接続され、ソース及びドレインの他方が駆動トランジスタ１２５のゲート及び保持容量１２６の一端に接続された、例えば、Ｐ型薄膜トランジスタ（ＴＦＴ）である。
　駆動トランジスタ１２５は、本発明の駆動素子であって、ソースが第１電源配線１１２に接続され、ドレインが有機ＥＬ素子１２１のアノードに接続され、ゲートが保持容量１２６の一端及びスイッチトランジスタ１２４のソース及びドレインの他方に接続された、例えば、Ｐ型ＴＦＴである。これにより、駆動トランジスタ１２５は、保持容量１２６に保持された電圧に応じた電流を有機ＥＬ素子１２１に供給する。また、モニタ用の発光画素１１１Ｍにおいて、駆動トランジスタ１２５のソースは、モニタ用配線１９０と接続されている。
　保持容量１２６は、一端がスイッチトランジスタ１２４のソース及びドレインの他方に接続され、他端が第１電源配線１１２に接続され、スイッチトランジスタ１２４がオフされたときの第１電源配線１１２の電位と駆動トランジスタ１２５のゲートの電位との電位差を保持する。つまり、信号電圧に対応する電圧を保持する。
　データ線駆動回路１２０は、映像データに対応する信号電圧を、データ線１２２を介して発光画素１１１に出力する。
　書込走査駆動回路１３０は、複数の走査線１２３に走査信号を出力することで、複数の発光画素１１１を順に走査する。具体的には、スイッチトランジスタ１２４を行単位でオン及びオフする。これにより、書込走査駆動回路１３０により選択されている行の複数の発光画素１１１に、複数のデータ線１２２に出力された信号電圧が印加される。よって、発光画素１１１が映像データに応じた輝度で発光する。
　制御回路１４０は、データ線駆動回路１２０及び書込走査駆動回路１３０のそれぞれに、駆動タイミングを指示する。
　信号処理回路１６５は、入力された映像データに対応する信号電圧をデータ線駆動回路１２０へ出力する。
　電位差検出回路１７０は、本実施の形態における本発明の電圧測定部であって、モニタ用の発光画素１１１Ｍについて、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を測定する。具体的には、電位差検出回路１７０は、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を、モニタ用配線１９０を介して測定する。つまり、検出点Ｍ１の電位を測定する。さらに、電位差検出回路１７０は、可変電圧源１８０の高電位側の出力電位を測定し、測定したモニタ用の発光画素１１１Ｍに印加される高電位側の電位と可変電圧源１８０の高電位側の出力電位との電位差ΔＶを測定する。そして、測定した電位差ΔＶを電圧マージン設定部１７５へ出力する。
　電圧マージン設定部１７５は、本実施の形態における本発明の電圧調整部であって、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、電位差検出回路１７０で検出された電位差ΔＶとから、モニタ用の発光画素１１１Ｍの電位を所定の電位にするように可変電圧源１８０を調整する。具体的には、電圧マージン設定部１７５は、電位差検出回路１７０で検出された電位差を元に、電圧マージンＶｄｒｏｐを求める。そして、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、電圧マージンＶｄｒｏｐとを合計し、合計結果のＶＥＬ＋ＶＴＦＴ＋Ｖｄｒｏｐを第１基準電圧Ｖｒｅｆ１Ａの電圧として可変電圧源１８０に出力する。
　可変電圧源１８０は、本実施の形態における本発明の電源供給部であって、高電位側の電位及び低電位側の電位を有機ＥＬ表示部１１０に出力する。この可変電圧源１８０は、電圧マージン設定部１７５から出力される第１基準電圧Ｖｒｅｆ１Ａにより、モニタ用の発光画素１１１Ｍの高電位側の電位が所定の電位（ＶＥＬ＋ＶＴＦＴ）となるような出力電圧Ｖｏｕｔを出力する。
　モニタ用配線１９０は、一端がモニタ用の発光画素１１１Ｍに接続され、他端が電位差検出回路１７０に接続され、有機ＥＬ表示部１１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を伝達する検出線である。
　次に、この可変電圧源１８０の詳細な構成について簡単に説明する。
　図４は、実施の形態１に係る可変電圧源の具体的な構成の一例を示すブロック図である。なお、同図には可変電圧源に接続されている有機ＥＬ表示部１１０及び電圧マージン設定部１７５も示されている。
　同図に示す可変電圧源１８０は、比較回路１８１と、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）回路１８２と、ドライブ回路１８３と、スイッチング素子ＳＷと、ダイオードＤと、インダクタＬと、コンデンサＣと、出力端子１８４とを有し、入力電圧Ｖｉｎを第１基準電圧Ｖｒｅｆ１に応じた出力電圧Ｖｏｕｔに変換し、出力端子１８４から出力電圧Ｖｏｕｔを出力する。なお、図示していないが、入力電圧Ｖｉｎが入力される入力端子の前段には、ＡＣ－ＤＣ変換器が挿入され、例えば、ＡＣ１００ＶからＤＣ２０Ｖへの変換が済んでいるものとする。
　比較回路１８１は、出力検出部１８５及び誤差増幅器１８６を有し、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１との差分に応じた電圧をＰＷＭ回路１８２に出力する。
　出力検出部１８５は、出力端子１８４と、接地電位との間に挿入された２つの抵抗Ｒ１及びＲ２を有し、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２の抵抗比に応じて分圧し、分圧された出力電圧Ｖｏｕｔを誤差増幅器１８６へ出力する。
　誤差増幅器１８６は、出力検出部１８５で分圧されたＶｏｕｔと、電圧マージン設定部１７５から出力された第１基準電圧Ｖｒｅｆ１Ａとを比較し、その比較結果に応じた電圧をＰＷＭ回路１８２へ出力する。具体的には、誤差増幅器１８６は、オペアンプ１８７と、抵抗Ｒ３及びＲ４とを有する。オペアンプ１８７は、反転入力端子が抵抗Ｒ３を介して出力検出部１８５に接続され、非反転入力端子が電圧マージン設定部１７５に接続され、出力端子がＰＷＭ回路１８２と接続されている。また、オペアンプ１８７の出力端子は、抵抗Ｒ４を介して反転入力端子と接続されている。これにより、誤差増幅器１８６は、出力検出部１８５から入力された電圧と電圧マージン設定部１７５から入力された第１基準電圧Ｖｒｅｆ１Ａとの電位差に応じた電圧をＰＷＭ回路１８２へ出力する。言い換えると、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１Ａとの電位差に応じた電圧をＰＷＭ回路１８２へ出力する。
　ＰＷＭ回路１８２は、比較回路１８１から出力された電圧に応じてデューティの異なるパルス波形をドライブ回路１８３に出力する。具体的には、ＰＷＭ回路１８２は、比較回路１８１から出力された電圧が大きい場合オンデューティの長いパルス波形を出力し、出力された電圧が小さい場合オンデューティの短いパルス波形を出力する。言い換えると、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１Ａとの電位差が大きい場合オンデューティの長いパルス波形を出力し、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１Ａとの電位差が小さい場合オンデューティの短いパルス波形を出力する。なお、パルス波形のオンの期間とは、パルス波形がアクティブの期間である。
　ドライブ回路１８３は、ＰＷＭ回路１８２から出力されたパルス波形がアクティブの期間にスイッチング素子ＳＷをオンし、ＰＷＭ回路１８２から出力されたパルス波形が非アクティブの期間にスイッチング素子ＳＷをオフする。
　スイッチング素子ＳＷは、ドライブ回路１８３によりオン及びオフする。スイッチング素子ＳＷがオンの間だけ、入力電圧ＶｉｎがインダクタＬ及びコンデンサＣを介して、出力端子１８４に出力電圧Ｖｏｕｔとして出力される。よって、出力電圧Ｖｏｕｔは０Ｖから徐々に２０Ｖ（Ｖｉｎ）に近づいていく。この時、インダクタＬ及びコンデンサＣに充電がなされる。インダクタＬの両端には電圧が印加されている（充電されている）ので、その分だけ出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い電位となる。
　出力電圧Ｖｏｕｔが第１基準電圧Ｖｒｅｆ１Ａに近づくにつれて、ＰＷＭ回路１８２に入力される電圧は小さくなり、ＰＷＭ回路１８２が出力するパルス信号のオンデューティは短くなる。
　するとスイッチング素子ＳＷがオンする時間も短くなり、出力電圧Ｖｏｕｔは緩やかに第１基準電圧Ｖｒｅｆ１Ａに収束してゆく。
　最終的に、Ｖｏｕｔ＝Ｖｒｅｆ１Ａ付近の電位でわずかに電圧変動しながら出力電圧Ｖｏｕｔの電位が確定する。
　このように、可変電圧源１８０は、電圧マージン設定部１７５から出力された第１基準電圧Ｖｒｅｆ１Ａとなるような出力電圧Ｖｏｕｔを生成し、有機ＥＬ表示部１１０へ供給する。
　次に、上述した表示装置５０の動作について図５～図７を用いて説明する。
　図５は、本発明の表示装置１００の動作を示すフローチャートである。
　まず、電圧マージン設定部１７５は、予め設定された、ピーク階調に対応する（ＶＥＬ＋ＶＴＦＴ）電圧をメモリから読み出す（Ｓ１０）。具体的には、電圧マージン設定部１７５は、各色のピーク階調に対応するＶＴＦＴ＋ＶＥＬの必要電圧を示す必要電圧換算テーブルを用いて各色の階調に対応するＶＴＦＴ＋ＶＥＬを決定する。
　図６は、電圧マージン設定部１７５が参照する必要電圧換算テーブルの一例を示す図である。同図に示すように、必要電圧換算テーブルにはピーク階調（２５５階調）に対応するＶＴＦＴ＋ＶＥＬの必要電圧が格納されている。例えば、Ｒのピーク階調での必要電圧は１１．２Ｖ、Ｇのピーク階調での必要電圧は１２．２Ｖ、Ｂのピーク階調での必要電圧は８．４Ｖとなる。各色のピーク階調での必要電圧のうち、最大の電圧はＧの１２．２Ｖである。よって、電圧マージン設定部１７５は、ＶＴＦＴ＋ＶＥＬを１２．２Ｖと決定する。
　一方、電位差検出回路１７０は、検出点Ｍ１の電位を、モニタ用配線１９０を介して検出する（ステップＳ１４）。
　次に、電位差検出回路１７０は、可変電圧源１８０の出力端子１８４の電位と、検出点Ｍ１の電位との電位差ΔＶを検出する（ステップＳ１５）。そして、検出した電位差ΔＶを電圧マージン設定部１７５へ出力する。なお、ここまでのステップＳ１０～Ｓ１５は、本発明の電位測定処理に相当する。
　次に、電圧マージン設定部１７５は、電位差検出回路１７０から出力された電位差信号から、電位差検出回路１７０が検出した電位差ΔＶに対応する電圧マージンＶｄｒｏｐを決定する（ステップＳ１６）。具体的には、電圧マージン設定部１７５は、電位差ΔＶに対応する電圧マージンＶｄｒｏｐを示す電圧マージン換算テーブルを有する。
　図７は、電圧マージン設定部１７５が参照する電圧マージン換算テーブルの一例を示す図である。同図に示すように、電圧マージン換算テーブルには、電位差ΔＶに対応する電圧マージンＶｄｒｏｐが格納されている。例えば、電位差ΔＶが３．４Ｖの場合、電圧マージンＶｄｒｏｐは３．４Ｖである。よって、電圧マージン設定部１７５は、電圧マージンＶｄｒｏｐを３．４Ｖと決定する。
　ところで、電圧マージン換算テーブルに示すように、電位差ΔＶと電圧マージンＶｄｒｏｐとは増加関数の関係となっている。また、可変電圧源１８０の出力電圧Ｖｏｕｔは電圧マージンＶｄｒｏｐが大きいほど高くなる。つまり、電位差ΔＶと出力電圧Ｖｏｕｔとは増加関数の関係となっている。
　次に、電圧マージン設定部１７５は、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを決定する（ステップＳ１７）。具体的には、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを、有機ＥＬ素子１２１と駆動トランジスタ１２５に必要な電圧の決定（ステップＳ１３）で決定されたＶＴＦＴ＋ＶＥＬと電位差ΔＶに対応する電圧マージンの決定（ステップＳ１５）で決定された電圧マージンＶｄｒｏｐとの合計値であるＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとする。
　最後に、電圧マージン設定部１７５は、次のフレーム期間の最初に、第１基準電圧Ｖｒｅｆ１ＡをＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとすることにより、可変電圧源１８０を調整する（ステップＳ１８）。これにより、次のフレーム期間において、可変電圧源１８０は、Ｖｏｕｔ＝ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとして、有機ＥＬ表示部１１０へ供給する。なお、ステップＳ１６～ステップＳ１８は、本発明の電圧調整処理に相当する。
　このように、本実施の形態に係る表示装置５０は、高電位側の電位及び低電位側の電位を出力する可変電圧源１８０と、有機ＥＬ表示部１１０における、モニタ用の発光画素１１１Ｍについて、当該モニタ用の発光画素１１１Ｍに印加される高電位側の電位、及び、可変電圧源１８０の高電位側の出力電圧Ｖｏｕｔを測定する電位差検出回路１７０と、電位差検出回路１７０で測定されたモニタ用の発光画素１１１Ｍに印加される高電位側の電位を所定の電位（ＶＴＦＴ＋ＶＥＬ）にするように可変電圧源１８０を調整する電圧マージン設定部１７５とを含む。また、電位差検出回路１７０は、さらに、可変電圧源１８０の高電位側の出力電圧Ｖｏｕｔを測定し、測定した高電位側の出力電圧Ｖｏｕｔと、モニタ用の発光画素１１１Ｍに印加される高電位側の電位との電位差を検出し、電圧マージン設定部１７５は、電位差検出回路１７０で検出された電位差に応じて可変電圧源を調整する。
　これにより、表示装置５０は、水平方向の第１電源配線抵抗Ｒ１ｈ及び垂直方向の第１電源配線抵抗Ｒ１ｖによる電圧降下を検出し、その電圧降下の程度を可変電圧源１８０にフィードバックすることで、余分な電圧を減らし、消費電力を削減することができる。
　また、表示装置５０は、モニタ用の発光画素１１１Ｍが有機ＥＬ表示部１１０の中央付近に配置されていることにより、有機ＥＬ表示部１１０が大型化した場合にも、可変電圧源１８０の出力電圧Ｖｏｕｔを簡便に調整できる。
　また、消費電力を削減することにより有機ＥＬ素子１２１の発熱が抑えられるので、有機ＥＬ素子１２１の劣化を防止できる。
　次に、上述の表示装置５０において、第Ｎフレーム以前と第Ｎ＋１フレーム以降とで、入力される映像データが変わる場合の表示パターンの変遷について、図８及び図９を用いて説明する。
　最初に、第Ｎフレーム及び第Ｎ＋１フレームに入力されたと想定する映像データについて説明する。
　まず、第Ｎフレーム以前において、有機ＥＬ表示部１１０の中心部に対応する映像データは、有機ＥＬ表示部１１０の中心部が白く見えるようなピーク階調（Ｒ：Ｇ：Ｂ＝２５５：２５５：２５５）とする。一方、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、有機ＥＬ表示部１１０の中心部以外がグレーに見えるようなグレー階調（Ｒ：Ｇ：Ｂ＝５０：５０：５０）とする。
　また、第Ｎ＋１フレーム以降において、有機ＥＬ表示部１１０の中心部に対応する映像データは、第Ｎフレームと同様にピーク階調（Ｒ：Ｇ：Ｂ＝２５５：２５５：２５５）とする。一方、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、第Ｎフレームよりも明るいグレーに見えるようなグレー階調（Ｒ：Ｇ：Ｂ＝１５０：１５０：１５０）とする。
　次に、第Ｎフレーム及び第Ｎ＋１フレームに上述のような映像データが入力された場合の、表示装置５０の動作について説明する。
　図８は、第Ｎフレーム～第Ｎ＋２フレームにおける、実施の形態１に係る表示装置５０の動作を示すタイミングチャートである。
　同図には、電位差検出回路１７０で検出された電位差ΔＶと、可変電圧源１８０からの出力電圧Ｖｏｕｔと、モニタ用の発光画素１１１Ｍの画素輝度とが示されている。また、各フレーム期間の最後には、ブランキング期間が設けられている。
　図９は、有機ＥＬ表示部に表示される画像を模式的に示す図である。
　時間ｔ＝Ｔ１０において、信号処理回路１６５は第Ｎフレームの映像データを入力する。電圧マージン設定部１７５は、必要電圧換算テーブルを用いてＧのピーク階調での必要電圧１２．２Ｖを（ＶＴＦＴ＋ＶＥＬ）電圧と設定する。
　一方、このとき電位差検出回路１７０は、モニタ用配線１９０を介して検出点Ｍ１の電位を検出し、可変電圧源１８０から出力されている出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。例えば、時間ｔ＝Ｔ１０においてΔＶ＝１Ｖを検出する。そして、電圧マージン換算テーブルを用いて、第Ｎ＋１フレームの電圧マージンＶｄｒｏｐを１Ｖと決定する。
　時間ｔ＝Ｔ１０～Ｔ１１は第Ｎフレームのブランキング期間であり、この期間において有機ＥＬ表示部１１０には、時間ｔ＝Ｔ１０と同じ画像が表示される。
　図９（ａ）は、時間ｔ＝Ｔ１０～Ｔ１１において、有機ＥＬ表示部１１０に表示される画像を模式的に示す図である。この期間において、有機ＥＬ表示部１１０に表示される画像は、第Ｎフレームの映像データに対応して、中心部が白く、中心部以外がグレーとなっている。
　時間ｔ＝Ｔ１１において、電圧マージン設定部１７５は、第１基準電圧Ｖｒｅｆ１Ａの電圧を、上記（ＶＴＦＴ＋ＶＥＬ）電圧と、電圧マージンＶｄｒｏｐとの合計ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐ（例えば、１３．２Ｖ）とする。
　時間ｔ＝Ｔ１１～Ｔ１６にかけて、有機ＥＬ表示部１１０には、第Ｎ＋１フレームの映像データに対応する画像が順に表示されていく（図９（ｂ）～図９（ｆ））。このとき、可変電圧源１８０からの出力電圧Ｖｏｕｔは、常に、時間ｔ＝Ｔ１１で第１基準電圧Ｖｒｅｆ１Ａの電圧に設定したＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとなっている。しかしながら、第Ｎ＋１フレームでは、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、第Ｎフレームよりも明るいグレーに見えるようなグレー階調である。よって、可変電圧源１８０から有機ＥＬ表示部１１０に供給する電流量は、時間ｔ＝Ｔ１１～Ｔ１６にかけて徐々に増加し、この電流量の増加に伴い第１電源配線１１２の電圧降下が徐々に大きくなる。これにより、明るく表示されている領域の発光画素１１１である、有機ＥＬ表示部１１０の中心部の発光画素１１１の電源電圧が不足する。言い換えると、第Ｎ＋１フレームの映像データＲ：Ｇ：Ｂ＝２５５：２５５：２５５に対応する画像よりも輝度が低下する。つまり、時間ｔ＝Ｔ１１～Ｔ１６にかけて、有機ＥＬ表示部１１０の中心部の発光画素１１１の発光輝度は徐々に低下する。
　次に、時間ｔ＝Ｔ１６において、信号処理回路１６５は第Ｎ＋１フレームの映像データを入力する。電圧マージン設定部１７５は、必要電圧換算テーブルを用いて、Ｇのピーク階調での必要電圧１２．２Ｖを、継続して（ＶＴＦＴ＋ＶＥＬ）電圧と設定する。
　一方、このとき電位差検出回路１７０は、モニタ用配線１９０を介して検出点Ｍ１の電位を検出し、可変電圧源１８０から出力されている出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。例えば、時間ｔ＝Ｔ１６においてΔＶ＝３Ｖを検出する。そして、電圧マージン換算テーブルを用いて、第Ｎ＋１フレームの電圧マージンＶｄｒｏｐを３Ｖと決定する。
　次に、時間ｔ＝Ｔ１７において、電圧マージン設定部１７５は、第１基準電圧Ｖｒｅｆ１Ａの電圧を、上記（ＶＴＦＴ＋ＶＥＬ）電圧と、電圧マージンＶｄｒｏｐとの合計ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐ（例えば、１５．２Ｖ）とする。よって、時間ｔ＝Ｔ１７以降、検出点Ｍ１の電位は、所定の電位であるＶＴＦＴ＋ＶＥＬとなる。
　このように、表示装置５０は、第Ｎ＋１フレームにおいて、一時的に輝度が低下するが、非常に短い期間であり、ユーザにとってほとんど影響はない。
　次に、本発明の特徴である、有機ＥＬ表示部１１０におけるモニタ用配線１９０の配線レイアウトについて説明する。
　まず、モニタ用配線が配置されていない従来の表示装置における各配線の配線レイアウトを示す。
　図１０は、従来の表示装置における有機ＥＬ表示部の配線レイアウト図である。同図には、有機ＥＬ表示部の上面から見た透視図が描かれている。マトリクス状に配置された複数の発光画素１１１の間に、データ線１２２が画素列ごとに配置され、走査線１２３が画素行ごとに配置され、第１電源配線１１２及び基準電位線が画素列ごとに、かつ、画素行ごとに配置されている。なお、図３に記載された発光画素の回路図では、基準電位線が配置されていないが、保持容量１２６の電極等に基準電位を与えるための基準電位線が別途配置される場合がある。ここでは、基準電位線に代表される制御線が画素回路として配置されているものとして説明する。
　第１電源配線１１２は、図２の模式図では、同一平面上において格子状に配置されているが、図１０の配線レイアウト図では、第１層には第１メタルとして行方向に配置され、第１層とは別層の第２層には第２メタルとして列方向に配置されている。第１電源配線１１２の行方向配線と列方向配線とは層間の絶縁膜を貫通するコンタクトプラグで電気接続されている。
　基準電位線も、第１電源配線１１２と同じく、行方向配線と列方向配線とが別層で配置されており、両配線はコンタクトプラグにて電気接続されている。
　第１電源配線１１２及び基準電位線は、上記２層構造の配置により、図２に記載された格子状の配置を実現している。
　図１１は、モニタ用配線を挿入した有機ＥＬ表示部の配線レイアウト図である。同図の配線レイアウトに描かれているように、モニタ用の発光画素１１１Ｍの高電位側の電位を検出するため、検出点Ｍ１から、図面下方向にモニタ用配線が新たに配置されている。このため、モニタ用配線を設けた箇所ではスペースの都合上、画素回路（モニタ用の発光画素１１１Ｍ及びその隣接する（図面下方向の）発光画素）が他の部分と比較して不規則な形状を取らざるを得なくなる。これにより、画素容量が標準条件より少なくなる、トランジスタのサイズが小さくなる、寄生容量が増加する、などの悪影響が考えられる。そのため、モニタ用配線に沿って有機ＥＬ表示部に暗線あるいは明線が生じる不具合が出ることが予想される。
　特に、モニタ用配線が画素配列に沿わない場合、例えば、画素が行列に配置されているのに対して、モニタ用配線が斜めに配線されているなどの場合には、画素配列の周期性が大きく乱れるので、表示上の不具合がより強調されてしまう。
　上述したモニタ用配線による表示上の不具合の具体的原因としては、（１）平面構造が変わる、（２）光学距離が変わる（膜厚等が変わる）、（３）画素回路の電気的特性が変わる、ことにより輝度がずれることが考えられる。本発明の表示装置は、上記具体的原因を克服してモニタ用配線を配置している。以下、本発明の表示装置におけるモニタ用配線の配線レイアウトについて説明する。
　図１２は、本発明の実施の形態１に係る有機ＥＬ表示部の配線レイアウト図である。同図に描かれた配線レイアウトでは、列方向に配置された基準電位線の一部を領域Ａ１で切り取って、モニタ用配線１０Ａに転用している。この切り離し点である領域Ａ１から図面上側は、基準電位線として使用され、図面下側はモニタ用配線１０Ａとして使用される。モニタ用配線１０Ａは、領域Ａ１で、隣接する第１電源配線１１２と接続される。さらに、モニタ用配線１０Ａは、検出対象の第１電源配線１１２以外とは切り離されていなければならないので、他の基準電位線とショートしないように、領域Ｂ１及び領域Ｃ１におけるコンタクトが除去されている。つまり、モニタ用配線１０Ａは、第１電源配線１１２と同一の層に形成され、モニタ用配線１０Ａと隣接する基準電位線との間隔は、隣り合う基準電位線どうしの間隔と同一となるように配置される。この配置構成により、領域Ａ１における第１電源配線１１２の電位が測定され、モニタ用の発光画素１１１Ｍに印加される高電位側の電位が電位差検出回路１７０に伝達される。
　また、基準電位線は上述した２層構造により格子状に二次元配置されているので、例えば、列方向に配置された基準電位線のうち数列をモニタ用配線として転用しても、モニタ用の発光画素には行方向に配置された基準電位線を介して基準電位が供給される。よって、基準電位線を一部モニタ用配線１０Ａとして転用したことによる表示品質への影響は小さい。
　この配線レイアウトによれば、モニタ用の発光画素を配置したことで、発光画素の画素ピッチや配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。また、モニタ用配線１０Ａは、基準電位線と同一の工程によって形成されたものであり、上記規則的パターンが維持されるので、表示パネルの製造プロセスも複雑化されない。また、設計上は既存の配線からの転用なので、新規にモニタ用配線を配置する必要が無く、設計変更が簡略化及び簡素化できる。
　図１３は、本発明の実施の形態１の第１の変形例を示す有機ＥＬ表示部の配線レイアウト図である。同図に記載された本発明の配線レイアウトは、ほぼ全ての画素回路に存在する電源配線の一部をモニタ用配線１０Ｂとして転用するものである。マトリクス状に配置された複数の発光画素１１１の間に、データ線１２２が画素列ごとに配置され、走査線１２３が画素行ごとび配置され、第１電源配線１１２が画素列ごとに、かつ、画素行ごとに配置されている。
　図１３の配線レイアウトのように、二次元配線の行方向と列方向とで第１電源配線１１２の配線層が異なる場合は、転用したモニタ用配線１０Ｂにおいて、行方向と列方向との配線同士がショートしないように領域Ｂ２及び領域Ｃ２にてコンタクトを除去すればよい。つまり、モニタ用配線１０Ｂは、第１電源配線１１２と同一の層に形成されている。この配線レイアウトによれば、第１電源配線１１２の明確な切り離し点は存在しない。この配置構成により、領域Ａ２における第１電源配線１１２の電位が測定され、モニタ用の発光画素１１１Ｍに印加される高電位側の電位が電位差検出回路１７０に伝達される。
　この配線レイアウトによれば、モニタ用の発光画素を配置したことで、発光画素の画素ピッチや配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。また、モニタ用配線１０Ｂは、第１電源配線１１２と同一の工程によって形成されたものであり、上記規則的パターンが維持されることで、表示パネルの製造プロセスも複雑化されない。また、設計上は既存の配線からの転用なので、新規にモニタ線を配置する必要が無く、設計変更が簡略化及び簡素化できる。また、電源線は、ほぼ全ての画素回路に存在するので、回路構成に依存せずに上記配線レイアウトを実現することができる。
　図１４は、本発明の実施の形態１の第２の変形例を示す有機ＥＬ表示部の配線レイアウト図である。同図に記載された本発明の配線レイアウトは、モニタ用の発光画素に印加される低電位側の電位を検出するものであり、単層内に二次元配置された低電位側の電源配線の一部をモニタ用配線１０Ｃとして転用するものである。マトリクス状に配置された複数の発光画素１１１（Ｒ画素、Ｇ画素、Ｂ画素）の間に、補助電極線が格子状に配置されている。補助電極線は、第２電源配線１１３に電気的に接続されている。ここでは、第２電源配線１１３は、ベタ膜形成された透明電極（陰極）である。補助電極線は、ＩＴＯ等に代表される、電極材料としては抵抗率の高い材料からなる第２電源配線１１３の電位を補強する機能を有する。また、図１４に示された断面図のように、本変形例に係る有機ＥＬ表示部は、駆動トランジスタ、スイッチトランジスタ及び保持容量などで構成される駆動回路層と、有機ＥＬ素子を構成する発光層との積層構造となっており、陰極である透明電極側へ向けて出射される、いわゆるトップエミッション型構造を例示している。駆動回路層と発光層とは、絶縁層である平坦化膜を介して積層されており、当該絶縁層内に形成されたコンタクトプラグにより電気接続されている。また、第１電源配線１１２は、駆動回路層内に形成されている。
　上記構造において、二次元配線の行方向と列方向とで配線層が同層である配線をモニタ用配線１０Ｃとして転用する場合は、例えば、検出点より図面上側の補助電極線と、検出点より図面下側とは領域Ａ３にて切り離しておく。また、モニタ用配線１０Ｃとして転用した部分と本来の補助電極線とがショートしないように、領域Ｂ３及び領域Ｃ３にて、行方向あるいは列方向の接続箇所を切断された状態にしておく。つまり、モニタ用配線１０Ｃは、補助電極線と同一の層に形成され、モニタ用配線１０Ｃとモニタ用配線１０Ｃに隣り合う補助電極線との間隔は、隣り合う補助電極線どうしの間隔と同一となるように配置されている。また、図示していないが、第１の電極である陽極とモニタ用配線１０Ｃとの間には絶縁層である平坦化膜が形成されており、モニタ用配線１０Ｃは、当該陽極と同一の層に形成されている。この配置構成により、領域Ａ３における第２電源配線１１３の電位が測定され、モニタ用の発光画素１１１Ｍに印加される低電位側の電位が電位差検出回路１７０に伝達される。
　この配線レイアウトによれば、モニタ用の発光画素を配置したことで、発光画素の画素ピッチや配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。また、モニタ用配線１０Ｃは、補助電極線と同一の工程によって形成されたものであり、上記規則的パターンが維持されることで、表示パネルの製造プロセスも複雑化されない。また、設計上は既存の配線からの転用なので、新規にモニタ線を配置する必要が無く、設計変更が簡略化及び簡素化できる。
　なお、透明電極が全面に共通で配置されている場合は、補助電極線は一次元配線であっても、本配線レイアウトを適用することが可能である。これは、透明電極が、補助電極線が配線されていない方向においても、電源を供給する役割を果たすことによるものである。
　図１５は、本発明の実施の形態１の第３の変形例を示す有機ＥＬ表示部の配線レイアウト図である。同図に記載された本発明の配線レイアウトは、モニタ用の発光画素に印加される高電位側の電位を検出するものであり、駆動回路層に配置された電源配線に接続されたモニタ用配線１０Ｄを、同じ駆動回路層に配置するものである。図１５に示された断面図のように、本変形例に係る有機ＥＬ表示部は、駆動トランジスタ、スイッチトランジスタ及び保持容量などで構成される駆動回路層と、有機ＥＬ素子を構成する発光層との積層構造となっており、陰極である透明電極側へ向けて出射される、いわゆるトップエミッション型構造を例示している。駆動回路層と発光層とは、絶縁層である平坦化膜を介して積層されており、当該絶縁層内に形成されたコンタクトプラグにより電気接続されている。また、第１電源配線１１２は、駆動回路層内に形成されている。
　上記構造において、第１電源配線１１２とモニタ用配線１０Ｄとを同じ駆動回路層に配置する。モニタ用配線１０Ｄは、駆動回路層内において、第１電源配線１１２と検出点Ｍ１にて接続される。このとき、モニタ用配線１０Ｄと第１電源配線１１２とは同層であり、膜厚もほぼ同じである。そうすると、その上の反射電極である陽極の平坦度、または、対向基板からの距離は、モニタ用配線１０Ｄ上の画素と第１電源配線１１２上の画素とでほぼ変わらないことになる。つまり、対向基板面からの反射電極の距離は、全発光画素にわたりほぼ同等とみなせるので、光路長の違いによる発光波長のズレが発生しにくく、モニタ用配線１０Ｄを配置したことによる境界は視認されにくい。この配置構成により、検出点Ｍ１における第１電源配線１１２の電位が測定され、モニタ用の発光画素１１１Ｍに印加される高電位側の電位が電位差検出回路１７０に伝達される。
　この配線レイアウトによれば、モニタ用の発光画素を配置したことで、発光画素の光学距離に影響は変わらないので、表示上の違和感がなくなり境界が視認されにくい。
　図１６は、本発明の実施の形態１の第４の変形例を示す有機ＥＬ表示部の配線レイアウト図である。同図に記載された本発明の配線レイアウトは、モニタ用の発光画素に印加される低電位側の電位を検出するものであり、第２電源配線１１３である透明電極に接続されたモニタ用配線１０Ｅを、第２電源配線１１３とは別層の駆動回路層に配置するものである。マトリクス状に配置された複数の発光画素１１１（Ｒ画素、Ｇ画素、Ｂ画素）が配置されている。第２電源配線１１３は、ベタ膜形成された透明陰極である。また、図１６に示された断面図のように、本変形例に係る有機ＥＬ表示部は、駆動トランジスタ、スイッチトランジスタ及び保持容量などで構成される駆動回路層と、有機ＥＬ素子を構成する発光層との積層構造となっており、陰極である透明電極側へ向けて出射される、いわゆるトップエミッション型構造を例示している。駆動回路層と発光層とは、絶縁層である平坦化膜を介して積層されており、当該絶縁層内に形成されたコンタクトプラグにより電気接続されている。また、第１電源配線１１２は、駆動回路層内に形成されている。
　上記構造において、透明電極側に図１４に示されたような補助電極線が設置されていない場合（つまり、透明電極だけの場合）、発光層にモニタ用配線を引くと明らかに規則性が乱れ境界が視認される。
　よって、本変形例に係る配線レイアウトでは、低電位側（透明電極側）の電位を検出するためのモニタ用配線１０Ｅを、発光層より下層である駆動回路層において配線する。つまり、モニタ用配線１０Ｅは、第１電源配線１１２と同一の層に形成されている。なお、発光層の検出点とモニタ用配線１０Ｅとはコンタクトプラグにて電気接続される。この場合、モニタ用の発光画素１１１Ｍの第１の電極である陽極の一部を切り取って、透明電極（陰極）と反射電極（陽極）とを直接コンタクトさせる。そして、コンタクトさせた反射電極（陽極）の一部を、平坦化膜内に設けられたコンタクトプラグを介して駆動回路層に配置されたモニタ用配線１０Ｅと接続する。つまり、モニタ用配線１０Ｅの一端は、コンタクトプラグ及び反射電極を介して透明電極（陰極）と接続されている。そうすると、モニタ用配線１０Ｅは、反射電極の下層に配線されるので、直接モニタ用配線１０Ｅが眼に触れることは無いので、透明電極上に直接モニタ用配線を配置する場合に比べると、より境界が目立たなくなる。
　図１７は、本発明の実施の形態１の第５の変形例を示す有機ＥＬ表示部の配線レイアウト図である。同図に記載された本発明の配線レイアウトは、モニタ用の発光画素に印加される高電位側の電位を検出するものであり、画素回路素子が配置された配線層とは別層において、第１電源配線１１２に接続されたモニタ用配線１０Ｅを配置するものである。図１７に示された断面図のように、本変形例に係る有機ＥＬ表示部は、駆動トランジスタ、スイッチトランジスタ及び保持容量などで構成される駆動回路層と、有機ＥＬ素子を構成する発光層との積層構造となっており、陰極である透明電極側へ向けて出射される、いわゆるトップエミッション型構造を例示している。また、駆動回路層と発光層との間には、モニタ用配線１０Ｆが配置された検出線層が形成されている。駆動回路層と検出線層とは、絶縁層である平坦化膜Ａを介して積層されており、検出線層と発光層とは、絶縁層である平坦化膜Ｂを介して積層されており、当該平坦化膜内に形成されたコンタクトプラグにより電気接続されている。また、第１電源配線１１２は、駆動回路層内に形成されている。つまり、モニタ用配線１０Ｆは、透明電極と反射電極とを含む発光層及び第１電源配線１１２が形成された層と異なる検出線層に形成されており、当該検出線層において、モニタ用配線１０Ｆの配線面積は、モニタ用配線１０Ｆ以外の電気配線の配線面積よりも大きい。
　上記構造において、モニタ用配線１０Ｆは、コンタクトプラグを介して、第１電源配線１１２と検出点にて接続される。このとき、モニタ用配線１０Ｆと第１電源配線１１２とは別層に形成されている。このように、検出線専用の層を増やすことで、任意の場所の電位を検出することが可能となる。これにより、モニタ用配線の配線レイアウトの自由度が高くなり、例えば、高電位側モニタ配線と低電位側モニタ配線とを同じ層に配置することも可能となる。
　また、回路素子が配置されている駆動回路層に検出線を追加すると、モニタ配線の面積分だけ画素容量が小さくなったり、配線幅が細くなったりするため、電圧降下量の増加などを引き起こし易くなり表示品質が多少低下する。これは、検出線を増やすほど顕著になる。これに対し、本変形例のように検出線専用の層を備えることで、駆動回路層内に配置された画素回路には全く影響を与えずに検出線を配置することが可能となる。
　この配線レイアウトによれば、モニタ用配線１０Ｆを発光層及び駆動回路層と別層に配置したことで、発光画素の画素ピッチや配線幅、あるいは、画素回路素子の面積や配線幅といった規則的パターンは変わらないので、表示上の違和感がなくなり境界が視認されにくい。
　上述した実施の形態１及びその第１～第５の変形例に係る表示装置の配線レイアウトによれば、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　なお、モニタ用配線を配置することにより、発光画素の境界部が線欠陥となって視認され得る場合であっても、有機ＥＬ表示部上においてモニタ用配線の配線長を最短にすることが望ましい。
　図１８は、有機ＥＬ表示部におけるモニタ用配線の配線方向を比較する図である。検出点を、左図に示すように、縦方向にモニタ用配線を配置すると検出線が長くなり、その分線欠陥も目立ちやすくなる場合がある。そこで、右図のように、横方向にモニタ用配線を配置すれば線欠陥が短くなり目立ちにくくなる。つまり、線欠陥を目立ちにくくするため、検出点から周辺の給電部に対して最短距離となる様に、行方向または列方向に沿って（画素配列に沿って）、モニタ用配線を配置することが好ましい。
　（実施の形態２）
　本実施の形態に係る表示装置は、実施の形態１に係る表示装置と比較して、可変電圧源へ入力される基準電圧が、電位差検出回路で検出された電位差ΔＶの変化に依存して変化するだけでなく、入力された映像データからフレームごと検出されたピーク信号にも依存して変化する点が異なる。以下、実施の形態１と同じ点は説明を省略し、実施の形態１と異なる点を中心に説明する。また、実施の形態１と重複する図面については、実施の形態１に適用された図面を用いる。
　以下、本発明の実施の形態２について、図を用いて具体的に説明する。
　図１９は、本発明の実施の形態２に係る表示装置の概略構成を示すブロック図である。
　同図に示す表示装置１００は、有機ＥＬ表示部１１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、ピーク信号検出回路１５０と、信号処理回路１６０と、電位差検出回路１７０と、可変電圧源１８０と、モニタ用配線１９０とを備える。
　有機ＥＬ表示部１１０については、実施の形態１の図２及び図３に記載された構成と同様である。
　ピーク信号検出回路１５０は、表示装置１００に入力された映像データのピーク値を検出し、検出したピーク値を示すピーク信号を信号処理回路１６０へ出力する。具体的には、ピーク信号検出回路１５０は、映像データの中から最も高階調のデータをピーク値として検出する。高階調のデータとは、有機ＥＬ表示部１１０で明るく表示される画像に対応する。
　信号処理回路１６０は、本実施の形態における本発明の電圧調整部であって、ピーク信号検出回路１５０から出力されたピーク信号と、電位差検出回路１７０で検出された電位差ΔＶとから、モニタ用の発光画素１１１Ｍの電位を所定の電位にするように可変電圧源１８０を調整する。具体的には、信号処理回路１６０は、ピーク信号検出回路１５０から出力されたピーク信号で発光画素１１１を発光させた場合に、有機ＥＬ素子１２１と駆動トランジスタ１２５とに必要な電圧を決定する。また、信号処理回路１６０は、電位差検出回路１７０で検出された電位差を元に、電圧マージンを求める。そして、決定した、有機ＥＬ素子１２１に必要な電圧ＶＥＬと、駆動トランジスタ１２５に必要な電圧ＶＴＦＴと、電圧マージンＶｄｒｏｐとを合計し、合計結果のＶＥＬ＋ＶＴＦＴ＋Ｖｄｒｏｐを第１基準電圧Ｖｒｅｆ１の電圧として可変電圧源１８０に出力する。
　また、信号処理回路１６０は、ピーク信号検出回路１５０を介して入力された映像データに対応する信号電圧をデータ線駆動回路１２０へ出力する。
　電位差検出回路１７０は、本実施の形態における本発明の電圧測定部であって、モニタ用の発光画素１１１Ｍについて、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を測定する。具体的には、電位差検出回路１７０は、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を、モニタ用配線１９０を介して測定する。つまり、検出点Ｍ１の電位を測定する。さらに、電位差検出回路１７０は、可変電圧源１８０の高電位側の出力電位を測定し、測定したモニタ用の発光画素１１１Ｍに印加される高電位側の電位と可変電圧源１８０の高電位側の出力電位との電位差ΔＶを測定する。そして、測定した電位差ΔＶを信号処理回路１６０へ出力する。
　可変電圧源１８０は、本実施の形態における本発明の電源供給部であって、高電位側の電位及び低電位側の電位を有機ＥＬ表示部１１０に出力する。この可変電圧源１８０は、信号処理回路１６０から出力される第１基準電圧Ｖｒｅｆ１により、モニタ用の発光画素１１１Ｍの高電位側の電位が所定の電位（ＶＥＬ＋ＶＴＦＴ）となるような出力電圧Ｖｏｕｔを出力する。
　モニタ用配線１９０は、一端がモニタ用の発光画素１１１Ｍに接続され、他端が電位差検出回路１７０に接続され、有機ＥＬ表示部１１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を伝達する検出線である。
　次に、この可変電圧源１８０の詳細な構成について簡単に説明する。
　図２０は、実施の形態２に係る可変電圧源の具体的な構成の一例を示すブロック図である。なお、同図には可変電圧源に接続されている有機ＥＬ表示部１１０及び信号処理回路１６０も示されている。
　同図に示す可変電圧源１８０は、実施の形態１で説明した可変電圧源１８０と同様である。
　誤差増幅器１８６は、出力検出部１８５で分圧されたＶｏｕｔと、信号処理回路１６０から出力された第１基準電圧Ｖｒｅｆ１とを比較し、その比較結果に応じた電圧をＰＷＭ回路１８２へ出力する。具体的には、誤差増幅器１８６は、オペアンプ１８７と、抵抗Ｒ３及びＲ４とを有する。オペアンプ１８７は、反転入力端子が抵抗Ｒ３を介して出力検出部１８５に接続され、非反転入力端子が信号処理回路１６０に接続され、出力端子がＰＷＭ回路１８２と接続されている。また、オペアンプ１８７の出力端子は、抵抗Ｒ４を介して反転入力端子と接続されている。これにより、誤差増幅器１８６は、出力検出部１８５から入力された電圧と信号処理回路１６０から入力された第１基準電圧Ｖｒｅｆ１との電位差に応じた電圧をＰＷＭ回路１８２へ出力する。言い換えると、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１との電位差に応じた電圧をＰＷＭ回路１８２へ出力する。
　ＰＷＭ回路１８２は、比較回路１８１から出力された電圧に応じてデューティの異なるパルス波形をドライブ回路１８３に出力する。具体的には、ＰＷＭ回路１８２は、比較回路１８１から出力された電圧が大きい場合オンデューティの長いパルス波形を出力し、出力された電圧が小さい場合オンデューティの短いパルス波形を出力する。言い換えると、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１との電位差が大きい場合オンデューティの長いパルス波形を出力し、出力電圧Ｖｏｕｔと第１基準電圧Ｖｒｅｆ１との電位差が小さい場合オンデューティの短いパルス波形を出力する。なお、パルス波形のオンの期間とは、パルス波形がアクティブの期間である。
　出力電圧Ｖｏｕｔが第１基準電圧Ｖｒｅｆ１に近づくにつれて、ＰＷＭ回路１８２に入力される電圧は小さくなり、ＰＷＭ回路１８２が出力するパルス信号のオンデューティは短くなる。
　するとスイッチング素子ＳＷがオンする時間も短くなり、出力電圧Ｖｏｕｔは緩やかに第１基準電圧Ｖｒｅｆ１に収束してゆく。
　最終的に、Ｖｏｕｔ＝Ｖｒｅｆ１付近の電位でわずかに電圧変動しながら出力電圧Ｖｏｕｔの電位が確定する。
　このように、可変電圧源１８０は、信号処理回路１６０から出力された第１基準電圧Ｖｒｅｆ１となるような出力電圧Ｖｏｕｔを生成し、有機ＥＬ表示部１１０へ供給する。
　次に、上述した表示装置１００の動作について図２１、図２２及び図７を用いて説明する。
　図２１は、本発明の表示装置１００の動作を示すフローチャートである。
　まず、ピーク信号検出回路１５０は、表示装置１００に入力された１フレーム期間の映像データを取得する（ステップＳ１１）。例えば、ピーク信号検出回路１５０は、バッファを有し、そのバッファに１フレーム期間の映像データを蓄積する。
　次に、ピーク信号検出回路１５０は、取得した映像データのピーク値を検出（ステップＳ１２）し、検出したピーク値を示すピーク信号を信号処理回路１６０へ出力する。具体的には、ピーク信号検出回路１５０は、色ごとに映像データのピーク値を検出する。例えば、映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれについて０～２５５（大きいほど輝度が高い）までの２５６階調で表されているとする。ここで、有機ＥＬ表示部１１０の一部の映像データがＲ：Ｇ：Ｂ＝１７７：１２４：１３５、有機ＥＬ表示部１１０の他の一部の映像データがＲ：Ｇ：Ｂ＝２４：１７７：５０、さらに他の一部の映像データがＲ：Ｇ：Ｂ＝１０：７０：１７６の場合、ピーク信号検出回路１５０はＲのピーク値として１７７、Ｇのピーク値として１７７、Ｂのピーク値として１７６を検出し、検出した各色のピーク値を示すピーク信号を信号処理回路１６０へ出力する。
　次に、信号処理回路１６０は、ピーク信号検出回路１５０から出力されたピーク値で有機ＥＬ素子１２１を発光させた場合の駆動トランジスタ１２５に必要な電圧ＶＴＦＴと、有機ＥＬ素子１２１に必要な電圧ＶＥＬとを決定する（ステップＳ１３）。具体的には、信号処理回路１６０は、各色の階調に対応するＶＴＦＴ＋ＶＥＬの必要電圧を示す必要電圧換算テーブルを用いて各色の階調に対応するＶＴＦＴ＋ＶＥＬを決定する。
　図２２は、信号処理回路１６０が有する必要電圧換算テーブルの一例を示す図である。
　同図に示すように、必要電圧換算テーブルには各色の階調に対応するＶＴＦＴ＋ＶＥＬの必要電圧が格納されている。例えば、Ｒのピーク値１７７に対応する必要電圧は８．５Ｖ、Ｇのピーク値１７７に対応する必要電圧は９．９Ｖ、Ｂのピーク値１７６に対応する必要電圧は６．７Ｖとなる。各色のピーク値に対応する必要電圧のうち、最大の電圧はＧのピーク値に対応する９．９Ｖである。よって、信号処理回路１６０は、ＶＴＦＴ＋ＶＥＬを９．９Ｖと決定する。
　一方、電位差検出回路１７０は、検出点Ｍ１の電位を、モニタ用配線１９０を介して検出する（ステップＳ１４）。
　次に、電位差検出回路１７０は、可変電圧源１８０の出力端子１８４の電位と、検出点Ｍ１の電位との電位差ΔＶを検出する（ステップＳ１５）。そして、検出した電位差ΔＶを信号処理回路１６０へ出力する。なお、ここまでのステップＳ１１～Ｓ１５は、本発明の電位測定処理に相当する。
　次に、信号処理回路１６０は、電位差検出回路１７０から出力された電位差信号から、電位差検出回路１７０が検出した電位差ΔＶに対応する電圧マージンＶｄｒｏｐを決定する（ステップＳ１６）。具体的には、信号処理回路１６０は、電位差ΔＶに対応する電圧マージンＶｄｒｏｐを示す電圧マージン換算テーブルを有する。
　図７に示すように、電圧マージン換算テーブルには、電位差ΔＶに対応する電圧マージンＶｄｒｏｐが格納されている。例えば、電位差ΔＶが３．４Ｖの場合、電圧マージンＶｄｒｏｐは３．４Ｖである。よって、信号処理回路１６０は、電圧マージンＶｄｒｏｐを３．４Ｖと決定する。
　ところで、電圧マージン換算テーブルに示すように、電位差ΔＶと電圧マージンＶｄｒｏｐとは増加関数の関係となっている。また、可変電圧源１８０の出力電圧Ｖｏｕｔは電圧マージンＶｄｒｏｐが大きいほど高くなる。つまり、電位差ΔＶと出力電圧Ｖｏｕｔとは増加関数の関係となっている。
　次に、信号処理回路１６０は、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを決定する（ステップＳ１７）。具体的には、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを、有機ＥＬ素子１２１と駆動トランジスタ１２５に必要な電圧の決定（ステップＳ１３）で決定されたＶＴＦＴ＋ＶＥＬと電位差ΔＶに対応する電圧マージンの決定（ステップＳ１５）で決定された電圧マージンＶｄｒｏｐとの合計値であるＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとする。
　最後に、信号処理回路１６０は、次のフレーム期間の最初に、第１基準電圧Ｖｒｅｆ１をＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとすることにより、可変電圧源１８０を調整する（ステップＳ１８）。これにより、次のフレーム期間において、可変電圧源１８０は、Ｖｏｕｔ＝ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとして、有機ＥＬ表示部１１０へ供給する。なお、ステップＳ１６～ステップＳ１８は、本発明の電圧調整処理に相当する。
　このように、本実施の形態に係る表示装置１００は、高電位側の電位及び低電位側の電位を出力する可変電圧源１８０と、有機ＥＬ表示部１１０における、モニタ用の発光画素１１１Ｍについて、当該モニタ用の発光画素１１１Ｍに印加される高電位側の電位、及び、可変電圧源１８０の高電位側の出力電圧Ｖｏｕｔを測定する電位差検出回路１７０と、電位差検出回路１７０で測定されたモニタ用の発光画素１１１Ｍに印加される高電位側の電位を所定の電位（ＶＴＦＴ＋ＶＥＬ）にするように可変電圧源１８０を調整する信号処理回路１６０とを含む。また、電位差検出回路１７０は、さらに、可変電圧源１８０の高電位側の出力電圧Ｖｏｕｔを測定し、測定した高電位側の出力電圧Ｖｏｕｔと、モニタ用の発光画素１１１Ｍに印加される高電位側の電位との電位差を検出し、信号処理回路１６０は、電位差検出回路１７０で検出された電位差に応じて可変電圧源を調整する。
　これにより、表示装置１００は、水平方向の第１電源配線抵抗Ｒ１ｈ及び垂直方向の第１電源配線抵抗Ｒ１ｖによる電圧降下を検出し、その電圧降下の程度を可変電圧源１８０にフィードバックすることで、余分な電圧を減らし、消費電力を削減することができる。
　また、表示装置１００は、モニタ用の発光画素１１１Ｍが有機ＥＬ表示部１１０の中央付近に配置されていることにより、有機ＥＬ表示部１１０が大型化した場合にも、可変電圧源１８０の出力電圧Ｖｏｕｔを簡便に調整できる。
　また、消費電力を削減することにより有機ＥＬ素子１２１の発熱が抑えられるので、有機ＥＬ素子１２１の劣化を防止できる。
　次に、上述の表示装置１００において、第Ｎフレーム以前と第Ｎ＋１フレーム以降とで、入力される映像データが変わる場合の表示パターンの変遷について、図８及び図９を用いて説明する。
　最初に、第Ｎフレーム及び第Ｎ＋１フレームに入力されたと想定する映像データについて説明する。
　まず、第Ｎフレーム以前において、有機ＥＬ表示部１１０の中心部に対応する映像データは、有機ＥＬ表示部１１０の中心部が白く見えるようなピーク階調（Ｒ：Ｇ：Ｂ＝２５５：２５５：２５５）とする。一方、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、有機ＥＬ表示部１１０の中心部以外がグレーに見えるようなグレー階調（Ｒ：Ｇ：Ｂ＝５０：５０：５０）とする。
　また、第Ｎ＋１フレーム以降において、有機ＥＬ表示部１１０の中心部に対応する映像データは、第Ｎフレームと同様にピーク階調（Ｒ：Ｇ：Ｂ＝２５５：２５５：２５５）とする。一方、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、第Ｎフレームよりも明るいグレーに見えるようなグレー階調（Ｒ：Ｇ：Ｂ＝１５０：１５０：１５０）とする。
　次に、第Ｎフレーム及び第Ｎ＋１フレームに上述のような映像データが入力された場合の、表示装置１００の動作について説明する。
　図８には、電位差検出回路１７０で検出された電位差ΔＶと、可変電圧源１８０からの出力電圧Ｖｏｕｔと、モニタ用の発光画素１１１Ｍの画素輝度とが示されている。また、各フレーム期間の最後には、ブランキング期間が設けられている。
　時間ｔ＝Ｔ１０において、ピーク信号検出回路１５０は第Ｎフレームの映像データのピーク値を検出する。信号処理回路１６０は、ピーク信号検出回路１５０で検出されたピーク値からＶＴＦＴ＋ＶＥＬを決定する。ここで、第Ｎフレームの映像データのピーク値はＲ：Ｇ：Ｂ＝２５５：２５５：２５５であるので、信号処理回路１６０は、必要電圧換算テーブルを用いて第Ｎ＋１フレームの必要電圧ＶＴＦＴ＋ＶＥＬを、例えば１２．２Ｖと決定する。
　一方、このとき電位差検出回路１７０は、モニタ用配線１９０を介して検出点Ｍ１の電位を検出し、可変電圧源１８０から出力されている出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。例えば、時間ｔ＝Ｔ１０においてΔＶ＝１Ｖを検出する。そして、電圧マージン換算テーブルを用いて、第Ｎ＋１フレームの電圧マージンＶｄｒｏｐを１Ｖと決定する。
　時間ｔ＝Ｔ１０～Ｔ１１は第Ｎフレームのブランキング期間であり、この期間において有機ＥＬ表示部１１０には、時間ｔ＝Ｔ１０と同じ画像が表示される。
　図９（ａ）は、時間ｔ＝Ｔ１０～Ｔ１１において、有機ＥＬ表示部１１０に表示される画像を模式的に示す図である。この期間において、有機ＥＬ表示部１１０に表示される画像は、第Ｎフレームの映像データに対応して、中心部が白く、中心部以外がグレーとなっている。
　時間ｔ＝Ｔ１１において、信号処理回路１６０は、第１基準電圧Ｖｒｅｆ１の電圧を、決定した必要電圧ＶＴＦＴ＋ＶＥＬと、電圧マージンＶｄｒｏｐとの合計ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐ（例えば、１３．２Ｖ）とする。
　時間ｔ＝Ｔ１１～Ｔ１６にかけて、有機ＥＬ表示部１１０には、第Ｎ＋１フレームの映像データに対応する画像が順に表示されていく（図９（ｂ）～図９（ｆ））。このとき、可変電圧源１８０からの出力電圧Ｖｏｕｔは、常に、時間ｔ＝Ｔ１１で第１基準電圧Ｖｒｅｆ１の電圧に設定したＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとなっている。しかしながら、第Ｎ＋１フレームでは、有機ＥＬ表示部１１０の中心部以外に対応する映像データは、第Ｎフレームよりも明るいグレーに見えるようなグレー階調である。よって、可変電圧源１８０から有機ＥＬ表示部１１０に供給する電流量は、時間ｔ＝Ｔ１１～Ｔ１６にかけて徐々に増加し、この電流量の増加に伴い第１電源配線１１２の電圧降下が徐々に大きくなる。これにより、明るく表示されている領域の発光画素１１１である、有機ＥＬ表示部１１０の中心部の発光画素１１１の電源電圧が不足する。言い換えると、第Ｎ＋１フレームの映像データＲ：Ｇ：Ｂ＝２５５：２５５：２５５に対応する画像よりも輝度が低下する。つまり、時間ｔ＝Ｔ１１～Ｔ１６にかけて、有機ＥＬ表示部１１０の中心部の発光画素１１１の発光輝度は徐々に低下する。
　次に、時間ｔ＝Ｔ１６において、ピーク信号検出回路１５０は第Ｎ＋１フレームの映像データのピーク値を検出する。ここで検出される第Ｎ＋１フレームの映像データのピーク値はＲ：Ｇ：Ｂ＝２５５：２５５：２５５であるので、信号処理回路１６０は第Ｎ＋２フレームの必要電圧ＶＴＦＴ＋ＶＥＬを、例えば１２．２Ｖと決定する。
　一方、このとき電位差検出回路１７０は、モニタ用配線１９０を介して検出点Ｍ１の電位を検出し、可変電圧源１８０から出力されている出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。例えば、時間ｔ＝Ｔ１６においてΔＶ＝３Ｖを検出する。そして、電圧マージン換算テーブルを用いて、第Ｎ＋１フレームの電圧マージンＶｄｒｏｐを３Ｖと決定する。
　次に、時間ｔ＝Ｔ１７において、信号処理回路１６０は、第１基準電圧Ｖｒｅｆ１の電圧を、決定した必要電圧ＶＴＦＴ＋ＶＥＬと、電圧マージンＶｄｒｏｐとの合計ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐ（例えば、１５．２Ｖ）とする。よって、時間ｔ＝Ｔ１７以降、検出点Ｍ１の電位は、所定の電位であるＶＴＦＴ＋ＶＥＬとなる。
　このように、表示装置１００は、第Ｎ＋１フレームにおいて、一時的に輝度が低下するが、非常に短い期間であり、ユーザにとってほとんど影響はない。
　また、本実施の形態においても、有機ＥＬ表示部１１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態３）
　本実施の形態に係る表示装置は、実施の形態２に係る表示装置１００と比較して、電位差検出回路１７０を備えず、検出点Ｍ１の電位が可変電圧源に入力される点が異なる。また、信号処理回路は、可変電圧源に出力する電圧を必要電圧ＶＴＦＴ＋ＶＥＬとする点が異なる。これにより、本実施の形態に係る表示装置は、電圧降下量に応じてリアルタイムに可変電圧源の出力電圧Ｖｏｕｔを調整できるので、実施の形態１と比較して、画素輝度の一時的な低下を防止できる。
　図２３は、本発明の実施の形態３に係る表示装置の概略構成を示すブロック図である。
　同図に示す本実施の形態に係る表示装置２００は、図１９に示した実施の形態２に係る表示装置１００と比較して、電位差検出回路１７０を備えず、モニタ用配線１９０に代わりモニタ用配線２９０を備え、信号処理回路１６０に代わり信号処理回路２６０を備え、可変電圧源１８０に代わり可変電圧源２８０を備える点が異なる。
　信号処理回路２６０は、ピーク信号検出回路１５０から出力されたピーク信号から、可変電圧源２８０に出力する第２基準電圧Ｖｒｅｆ２の電圧を決定する。具体的には、信号処理回路２６０は、必要電圧換算テーブルを用いて、有機ＥＬ素子１２１に必要な電圧ＶＥＬと駆動トランジスタ１２５に必要な電圧ＶＴＦＴとの合計ＶＴＦＴ＋ＶＥＬを決定する。そして、決定したＶＴＦＴ＋ＶＥＬを第２基準電圧Ｖｒｅｆ２の電圧とする。
　このように、本実施の形態に係る表示装置２００の信号処理回路２６０が可変電圧源２８０に出力する第２基準電圧Ｖｒｅｆ２は、実施の形態２に係る表示装置１００の信号処理回路１６０が可変電圧源１８０に出力する第１基準電圧Ｖｒｅｆ１と異なり、映像データのみに対応して決定される電圧である。つまり、第２基準電圧Ｖｒｅｆ２は、可変電圧源２８０の出力電圧Ｖｏｕｔと検出点Ｍ１の電位との電位差ΔＶに依存しない。
　可変電圧源２８０は、モニタ用の発光画素１１１Ｍに印加される高電位側の電位を、モニタ用配線２９０を介して測定する。つまり、検出点Ｍ１の電位を測定する。そして、測定した検出点Ｍ１の電位と、信号処理回路２６０から出力された第２基準電圧Ｖｒｅｆ２とに応じて、出力電圧Ｖｏｕｔを調整する。
　モニタ用配線２９０は、一端が検出点Ｍ１に接続され、他端が可変電圧源２８０に接続され、検出点Ｍ１の電位を可変電圧源２８０に伝達する。
　図２４は、実施の形態３に係る可変電圧源２８０の具体的な構成の一例を示すブロック図である。なお、同図には可変電圧源に接続されている有機ＥＬ表示部１１０及び信号処理回路２６０も示されている。
　同図に示す可変電圧源２８０は、図２０に示した可変電圧源１８０の構成とほぼ同じであるが、比較回路１８１に代わり、検出点Ｍ１の電位と第２基準電圧Ｖｒｅｆ２とを比較する比較回路２８１を備える点が異なる。
　ここで、可変電圧源２８０の出力電位をＶｏｕｔとし、可変電圧源２８０の出力端子１８４から検出点Ｍ１までの電圧降下量をΔＶとすると、検出点Ｍ１の電位はＶｏｕｔ－ΔＶとなる。つまり、本実施の形態において、比較回路２８１はＶｒｅｆ２とＶｏｕｔ－ΔＶとを比較している。上述したように、Ｖｒｅｆ２＝ＶＴＦＴ＋ＶＥＬなので、比較回路２８１はＶＴＦＴ＋ＶＥＬとＶｏｕｔ－ΔＶとを比較していると言える。
　一方、実施の形態２において、比較回路１８１はＶｒｅｆ１とＶｏｕｔとを比較している。上述したように、Ｖｒｅｆ１＝ＶＴＦＴ＋ＶＥＬ＋ΔＶなので、実施の形態２において、比較回路１８１はＶＴＦＴ＋ＶＥＬ＋ΔＶとＶｏｕｔとを比較していると言える。
　よって、比較回路２８１は、比較回路１８１と比較対象が異なるが、比較結果は同じである。つまり、実施の形態２と実施の形態３とで、可変電圧源２８０の出力端子１８４から検出点Ｍ１までの電圧降下量が等しい場合、比較回路１８１がＰＷＭ回路に出力する電圧と、比較回路２８１がＰＷＭ回路に出力する電圧とは同じである。その結果、可変電圧源１８０の出力電圧Ｖｏｕｔと可変電圧源２８０の出力電圧Ｖｏｕｔとは等しくなる。また、実施の形態３においても、電位差ΔＶと出力電圧Ｖｏｕｔとは増加関数の関係となっている。
　以上のように構成された表示装置２００は、実施の形態２に係る表示装置１００と比較して、出力端子１８４と検出点Ｍ１との電位差ΔＶに応じて出力電圧Ｖｏｕｔをリアルタイムに調整できる。なぜならば、実施の形態２に係る表示装置１００においては、信号処理回路１６０から各フレーム期間の最初にだけ、当該フレームにおける第１基準電圧Ｖｒｅｆ１の変更がされていた。一方、本実施の形態に係る表示装置２００においては、信号処理回路２６０を介さずに、可変電圧源２８０の比較回路１８１に直接ΔＶに依存した電圧、つまりＶｏｕｔ－ΔＶ、が入力されることにより、信号処理回路２６０の制御に依存せずにＶｏｕｔを調整することができるからである。
　次に、このように構成された表示装置２００において、実施の形態２と同様に、第Ｎフレーム以前と第Ｎ＋１フレーム以降とで、入力される映像データが変わる場合の、表示装置２００の動作について説明する。なお、入力される映像データは実施の形態２と同様に、第Ｎフレーム以前の、有機ＥＬ表示部１１０の中心部がＲ：Ｇ：Ｂ＝２５５：２５５：２５５、中心部以外がＲ：Ｇ：Ｂ＝５０：５０：５０とし、第Ｎ＋１フレーム以降の、有機ＥＬ表示部１１０の中心部がＲ：Ｇ：Ｂ＝２５５：２５５：２５５、中心部以外がＲ：Ｇ：Ｂ＝１５０：１５０：１５０とする。
　図２５は、第Ｎフレーム～第Ｎ＋２フレームにおける、実施の形態２に係る表示装置２００の動作を示すタイミングチャートである。
　時間ｔ＝Ｔ２０において、ピーク信号検出回路１５０は第Ｎフレームの映像データのピーク値を検出する。信号処理回路２６０は、ピーク信号検出回路１５０で検出されたピーク値からＶＴＦＴ＋ＶＥＬを求める。ここで、第Ｎフレームの映像データのピーク値はＲ：Ｇ：Ｂ＝２５５：２５５：２５５であるので、信号処理回路１６０は、必要電圧換算テーブルを用いて第Ｎ＋１フレームの必要電圧ＶＴＦＴ＋ＶＥＬを、例えば１２．２Ｖと決定する。
　一方、出力検出部１８５は、モニタ用配線２９０を介して検出点Ｍ１の電位を、常に検出している。
　次に、時間ｔ＝Ｔ２１において、信号処理回路２６０は、第２基準電圧Ｖｒｅｆ２の電圧を、決定した必要電圧ＶＴＦＴ＋ＴＥＬ（例えば、１２．２Ｖ）とする。
　時間ｔ＝Ｔ２１～Ｔ２２にかけて、有機ＥＬ表示部１１０には、第Ｎ＋１フレームの映像データに対応する画像が順に表示されていく。このとき、可変電圧源２８０から有機ＥＬ表示部１１０に供給する電流量は、実施の形態１で説明したように徐々に増加する。よって、電流量の増加に伴い第１電源配線１１２における電圧降下が徐々に大きくなる。つまり、検出点Ｍ１の電位が徐々に低下する。言い換えると、出力電圧Ｖｏｕｔと検出点Ｍ１の電位との電位差ΔＶが徐々に増大する。
　ここで、誤差増幅器１８６は、ＶＴＦＴ＋ＶＥＬとＶｏｕｔ－ΔＶとの電位差に応じた電圧をリアルタイムに出力するので、電位差ΔＶの増大に応じてＶｏｕｔを上昇させるような電圧を出力する。
　よって、可変電圧源２８０は、電位差ΔＶの増大に応じてＶｏｕｔをリアルタイムに上昇する。
　これにより、明るく表示されている領域の発光画素１１１である、有機ＥＬ表示部１１０の中心部の発光画素１１１の電源電圧の不足は解消する。つまり、画素輝度の低下を解消する。
　以上のように、本実施の形態に係る表示装置２００において、信号処理回路１６０と、可変電圧源２８０の誤差増幅器１８６、ＰＷＭ回路１８２及びドライブ回路１８３は、出力検出部１８５で測定されたモニタ用の発光画素１１１Ｍの高電位側の電位と、所定の電位との電位差を検出し、検出した電位差に応じてスイッチング素子ＳＷを調整する。これにより、本実施の形態に係る表示装置２００は、実施の形態２に係る表示装置１００と比較して、電圧降下量に応じてリアルタイムに可変電圧源２８０の出力電圧Ｖｏｕｔを調整できるので、実施の形態１と比較して、画素輝度の一時的な低下を防止できる。
　なお、本実施の形態において、有機ＥＬ表示部１１０は本発明の表示部であり、出力検出部１８５は本発明の電圧測定部であり、図２４において一点鎖線で囲まれている、信号処理回路１６０と、可変電圧源２８０の誤差増幅器１８６、ＰＷＭ回路１８２及びドライブ回路１８３とは本発明の電圧調整部であり、図２４において２点鎖線で囲まれている、スイッチング素子ＳＷ、ダイオードＤ、インダクタＬ及びコンデンサＣは本発明の電源供給部である。
　また、本実施の形態においても、有機ＥＬ表示部１１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態４）
　本実施の形態に係る表示装置は、実施の形態２に係る表示装置１００と比較して、２以上の発光画素１１１のそれぞれについて高電位側の電位を測定し、測定した複数の電位のそれぞれと可変電圧源１８０の出力電圧との電位差を検出し、その検出結果のうち、最大の電位差に応じて、可変電圧源１８０を調整する点が異なる。
　これにより、可変電圧源１８０の出力電圧Ｖｏｕｔをより適切に調整することが可能となる。よって、有機ＥＬ表示部を大型化した場合であっても、消費電力を効果的に削減できる。
　図２６は、本発明の実施の形態４に係る表示装置の概略構成の一例を示すブロック図である。
　同図に示す本実施の形態に係る表示装置３００Ａは、図１９に示した実施の形態２に係る表示装置１００とほぼ同じであるが、表示装置１００と比較してさらに電位比較回路３７０Ａを備え、有機ＥＬ表示部１１０に代わり有機ＥＬ表示部３１０を備え、モニタ用配線１９０に代わりモニタ用配線３９１～３９５を備える点が異なる。
　有機ＥＬ表示部３１０は、有機ＥＬ表示部１１０とほぼ同じであるが、有機ＥＬ表示部１１０と比較して、検出点Ｍ１～Ｍ５と１対１に対応して設けられ、対応する検出点の電位を測定するためのモニタ用配線３９１～３９５が配置されている点が異なる。
　検出点Ｍ１～Ｍ５は、有機ＥＬ表示部３１０内に均等に設けられていることが望ましく、図２６に示すように、例えば、有機ＥＬ表示部３１０の中心と、有機ＥＬ表示部３１０を４分割した各領域の中心とが望ましい。なお、同図には、５つの検出点Ｍ１～Ｍ５が図示されているが、検出点は複数であればよく、２つでも、３つでもよい。
　モニタ用配線３９１～３９５は、それぞれ、対応する検出点Ｍ１～Ｍ５と、電位比較回路３７０Ａとに接続され、対応する検出点Ｍ１～Ｍ５の電位を伝達する。これにより、電位比較回路３７０Ａは、モニタ用配線３９１～３９５を介して検出点Ｍ１～Ｍ５の電位を測定できる。
　電位比較回路３７０Ａは、モニタ用配線３９１～３９５を介して検出点Ｍ１～Ｍ５の電位を測定する。言い換えると、複数のモニタ用の発光画素１１１Ｍに印加される高電位側の電位を測定する。さらに、測定した検出点Ｍ１～Ｍ５の電位のうち最小の電位を選択し、選択した電位を電位差検出回路１７０へ出力する。
　電位差検出回路１７０は、実施の形態１と同様に入力された電位と可変電圧源１８０の出力電圧Ｖｏｕｔとの電位差ΔＶを検出し、検出した電位差ΔＶを信号処理回路１６０へ出力する。
　よって、信号処理回路１６０は電位比較回路３７０Ａで選択された電位に基づいて可変電圧源１８０を調整する。その結果、可変電圧源１８０は、複数のモニタ用の発光画素１１１Ｍのいずれにおいても輝度の低下が生じないような出力電圧Ｖｏｕｔを、有機ＥＬ表示部３１０に供給する。
　以上のように、本実施の形態に係る表示装置３００Ａは、電位比較回路３７０Ａが、有機ＥＬ表示部３１０内における複数の発光画素１１１のそれぞれについて、印加される高電位側の電位を測定し、測定した複数の発光画素１１１の電位のうち最小の電位を選択する。そして、電位差検出回路１７０が、電位比較回路３７０Ａで選択された最小の電位と、可変電圧源１８０の出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。そして、信号処理回路１６０が検出された電位差ΔＶに応じて可変電圧源１８０を調整する。
　なお、本実施の形態に係る表示装置３００Ａにおいて、可変電圧源１８０は本発明の電源供給部であり、有機ＥＬ表示部３１０は本発明の表示部であり、電位比較回路３７０Ａの一部は本発明の電圧測定部であり、電位比較回路３７０Ａの他部、電位差検出回路１７０及び信号処理回路１６０は本発明の電圧調整部である。
　また、表示装置３００Ａでは電位比較回路３７０Ａと電位差検出回路１７０とを別に設けていたが、電位比較回路３７０Ａと電位差検出回路１７０の代わりに、可変電圧源１８０の出力電圧Ｖｏｕｔと検出点Ｍ１～Ｍ５のそれぞれの電位とを比較する電位比較回路を備えてもよい。
　図２７は、本発明の実施の形態４に係る表示装置の概略構成の他の一例を示すブロック図である。
　同図に示す表示装置３００Ｂは、図２６に示した表示装置３００Ａとほぼ同じ構成であるが、電位比較回路３７０Ａと電位差検出回路１７０の代わりに、電位比較回路３７０Ｂを備える点が異なる。
　電位比較回路３７０Ｂは、可変電圧源１８０の出力電圧Ｖｏｕｔと検出点Ｍ１～Ｍ５のそれぞれの電位とを比較することで、検出点Ｍ１～Ｍ５に対応する複数の電位差を検出する。そして、検出した電位差のうち、最大の電位差を選択し、当該最大の電位差である電位差ΔＶを信号処理回路１６０へと出力する。
　信号処理回路１６０は、表示装置３００Ａの信号処理回路１６０と同様に、可変電圧源１８０を調整する。
　なお、表示装置３００Ｂにおいて、可変電圧源１８０は本発明の電源供給部であり、有機ＥＬ表示部３１０は本発明の表示部であり、電位比較回路３７０Ｂの一部は本発明の電圧測定部であり、電位比較回路３７０Ｂの他部及び信号処理回路１６０は本発明の電圧調整部である。
　以上のように、本実施の形態に係る表示装置３００Ａ及び３００Ｂは、複数のモニタ用の発光画素１１１Ｍのいずれにおいても輝度の低下が生じないような出力電圧Ｖｏｕｔを有機ＥＬ表示部３１０に供給する。つまり、出力電圧Ｖｏｕｔをより適切な値とすることで、消費電力をより低減し、かつ、発光画素１１１の輝度の低下を抑制する。以下、この効果について、図２８Ａ～図２８Ｂを用いて説明する。
　図２８Ａは有機ＥＬ表示部３１０に表示される画像の一例を模式的に示す図であり、図２８Ｂは図２８Ａに示す画像を表示している場合のｘ－ｘ’線における第１電源配線１１２の電圧降下量を示すグラフである。また、図２９Ａは有機ＥＬ表示部３１０に表示される画像の他の一例を模式的に示す図であり、図２９Ｂは図２９Ａに示す画像を表示している場合のｘ－ｘ’線における第１電源配線１１２の電圧降下量を示すグラフである。
　図２８Ａに示すように、有機ＥＬ表示部３１０の全ての発光画素１１１が同じ輝度で発光している場合、第１電源配線１１２の電圧降下量は図２８Ｂに示すようになる。
　従って、画面中心の検出点Ｍ１の電位を調べれば、電圧降下のワーストケースがわかる。よって、検出点Ｍ１の電圧降下量ΔＶに対応する電圧マージンＶｄｒｏｐをＶＴＦＴ＋ＶＥＬに加算することにより、有機ＥＬ表示部３１０内の全ての発光画素１１１を正確な輝度で発光させることができる。
　一方、図２９Ａに示すように、画面を上下方向に２等分割かつ横方向に２等分割した領域、つまり画面を４分割した領域、の中心部の発光画素１１１が同じ輝度で発光かつ他の発光画素１１１が消光している場合、第１電源配線１１２の電圧降下量は図２９Ｂに示すようになる。
　従って、画面中心の検出点Ｍ１の電位のみを測定する場合は、検出した電位に、あるオフセット電位を加えた電圧を、電圧マージンとして設定する必要がある。例えば、画面中心の電圧降下量（０．２Ｖ）に対して、常に１．３Ｖのオフセットを追加した電圧を、電圧マージンＶｄｒｏｐとして設定するように電圧マージン換算テーブルを設定しておけば、有機ＥＬ表示部３１０内の全発光画素１１１を、正確な輝度で発光させることができる。ここで、正確な輝度で発光するとは、発光画素１１１の駆動トランジスタ１２５が飽和領域で動作しているということである。
　しかし、この場合、電圧マージンＶｄｒｏｐとして常に１．３Ｖが必要になるので、消費電力低減効果が小さくなってしまう。例えば、実際の電圧降下量が０．１Ｖの画像の場合でも、電圧マージンとして０．１＋１．３＝１．４Ｖ持つことになるので、その分だけ出力電圧Ｖｏｕｔが高くなり、消費電力の低減効果が小さくなる。
　そこで、画面中心の検出点Ｍ１だけでなく、図２９Ａに示すように、画面を四分割し、そのそれぞれの中心と、画面全体の中心との５箇所の検出点Ｍ１～Ｍ５の電位を測定する構成にすることにより、電圧降下量を検出する精度を高めることができる。よって、追加のオフセット量を少なくして、消費電力低減効果を高めることができる。
　例えば、図２９Ａ及び図２９Ｂにおいて、検出点Ｍ２～Ｍ５の電位が１．３Ｖの場合、０．２Ｖのオフセットを追加した電圧を電圧マージンとして設定するようにすれば、有機ＥＬ表示部３１０内の全発光画素１１１を正確な輝度で発光させることができる。
　この場合は、実際の電圧降下量が０．１Ｖの画像の場合でも、電圧マージンＶｄｒｏｐとして設定される値は０．１＋０．２＝０．３Ｖなので、画面中心の検出点Ｍ１の電位のみを測定した場合に比べてさらに１．１Ｖの電源電圧を低減することができる。
　以上のように、表示装置３００Ａ及び３００Ｂは、表示装置１００及び２００と比較して、検出点が多く、測定した複数の電圧降下量の最大値に応じて出力電圧Ｖｏｕｔを調整することが可能となる。よって、有機ＥＬ表示部３１０を大型化した場合であっても、消費電力を効果的に削減できる。
　また、本実施の形態においても、有機ＥＬ表示部１１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態５）
　本実施の形態に係る表示装置は、実施の形態４に係る表示装置３００Ａ及び３００Ｂと同様に、２以上の発光画素１１１のそれぞれについて高電位側の電位を測定し、測定した複数の電位のそれぞれと可変電圧源の出力電圧との電位差を検出する。そして、その検出結果のうち、最大の電位差に応じて、可変電圧源の出力電圧が変化するように、可変電圧源を調整する。ただし、本実施の形態に係る表示装置は、表示装置３００Ａ及び３００Ｂと比較して、電位比較回路で選択された電位が信号処理回路ではなく、可変電圧源に入力されている点が異なる。
　これにより、本実施の形態に係る表示装置は、電圧降下量に応じてリアルタイムに可変電圧源の出力電圧Ｖｏｕｔを調整できるので、実施の形態３に係る表示装置３００Ａ及び３００Ｂと比較して画素輝度の一時的な低下を防止できる。
　図３０は、本発明の実施の形態５に係る表示装置の概略構成を示すブロック図である。
　同図に示す表示装置４００は、実施の形態４に係る表示装置３００Ａとほぼ同様の構成を有するが、可変電圧源１８０に代わり可変電圧源２８０を備え、信号処理回路１６０に代わり信号処理回路２６０を備え、電位差検出回路１７０を備えず、電位比較回路３７０Ａで選択された電位が可変電圧源２８０に入力される点が異なる。
　これにより、可変電圧源２８０は、電位比較回路３７０Ａで選択された最も低い電圧に応じて出力電圧Ｖｏｕｔをリアルタイムに上昇する。
　よって、本実施の形態に係る表示装置４００は、表示装置３００Ａ及び３００Ｂと比較して、画素輝度の一時的な低下を解消できる。
　また、本実施の形態においても、有機ＥＬ表示部１１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態６）
　実施の形態１では、一の発光画素の高電位側または低電位側の電位をモニタすることにより、当該高電位側の電位と基準電位との電位差、または、当該低電位側の電位と基準電位との電位差を所定の電位差へと調整する表示装置を説明した。これに対し、本実施の形態では、一の発光画素の高電位側の電位と、当該発光画素とは異なる発光画素の低電位側の電位とをモニタすることにより、当該高電位側の電位と基準電位Ａとの電位差を所定の電位差へと調整し、また、当該低電位側の電位と基準電位Ｂとの電位差を所定の電位差へと調整する表示装置を説明する。
　以下、本発明の実施の形態６について、図を用いて具体的に説明する。
　図３１は、本発明の実施の形態６に係る表示装置の概略構成を示すブロック図である。　　　
　同図に示す表示装置５００は、有機ＥＬ表示部５１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、信号処理回路１６５と、高電位側電位差検出回路１７０Ａと、低電位側電位差検出回路１７０Ｂと、高電位側電圧マージン設定部１７５Ａと、低電位側電圧マージン設定部１７５Ｂと、高電位側可変電圧源１８０Ａと、低電位側可変電圧源１８０Ｂと、モニタ用配線１９０Ａ及び１９０Ｂとを備える。
　本実施の形態に係る表示装置５００は、実施の形態１に係る表示装置５０と比較して、高電位側及び低電位側の２つの電位差検出回路、２本のモニタ用配線、２つの可変電圧源を備える点が異なる。以下、実施の形態１と同じ点は説明を省略し、異なる点のみ説明する。
　図３２は、実施の形態６に係る有機ＥＬ表示部５１０の構成を模式的に示す斜視図である。なお、図中上方が表示面側である。同図に示すように、有機ＥＬ表示部５１０は、複数の発光画素１１１と、第１電源配線１１２と、第２電源配線１１３とを有する。複数の発光画素１１１のうち、予め定められた少なくとも一つの発光画素は、高電位側の検出点ＭＡでモニタ用配線１９０Ａに接続されている。また、複数の発光画素１１１のうち、予め定められた少なくとも一つの発光画素は、低電位側の検出点ＭＢでモニタ用配線１９０Ｂに接続されている。以降、モニタ用配線１９０Ａに直接接続された発光画素１１１をモニタ用の発光画素１１１ＭＡと記し、モニタ用配線１９０Ｂに直接接続された発光画素１１１をモニタ用の発光画素１１１ＭＢと記す。
　第１電源配線１１２は、マトリクス状に配置された発光画素１１１に対応させて、網目状に形成され、有機ＥＬ表示部５１０の周縁部に配置されている高電位側可変電圧源１８０Ａに電気的に接続されている。高電位側可変電圧源１８０Ａから高電位側の電源電位が出力されることにより、第１電源配線１１２には高電位側可変電圧源１８０Ａから出力された高電位側の電源電位に対応した電位が印加される。一方、第２電源配線１１３は、有機ＥＬ表示部５１０にベタ膜状に形成され、有機ＥＬ表示部５１０の周縁部に配置されている低電位側可変電圧源１８０Ｂに接続されている。低電位側可変電圧源１８０Ｂから低電位側の電源電位が出力されることにより、第２電源配線１１３には低電位側可変電圧源１８０Ｂから出力された低電位側の電源電位に対応した電位が印加される。
　モニタ用の発光画素１１１ＭＡ及び１１１ＭＢは、第１電源配線１１２及び第２電源配線１１３の配線方法、第１電源配線抵抗Ｒ１ｈ及びＲ１ｖの値、ならびに第２電源配線抵抗Ｒ２ｈ及びＲ２ｖの値に応じて、最適位置が決定される。本実施の形態では、高電位側の検出点ＭＡ及び低電位側の検出点ＭＢを、異なる発光画素に配置している。これにより、検出点の最適化が可能となる。例えば、高電位側の電圧降下が大きい傾向にある発光領域に発光画素１１１ＭＡを配置し、低電位側の電圧降下（上昇）が大きい傾向にある発光領域に発光画素１１１ＭＢを配置することにより、不要な箇所に検出点を配置する必要がなくなり、検出点の総数を減らすことができる。
　第２電源配線１１３が有する共通電極の一部を構成している有機ＥＬ素子１２１のカソード電極は、シート抵抗の高い透明電極（例えば、ＩＴＯ）を用いているので、第１電源配線１１２の電圧降下量よりも第２電源配線１１３の電圧上昇量が大きい場合がある。よって、モニタ用の発光画素に印加される低電位側の電位に応じて調整することにより、電源供給部の出力電位をより適切に調整でき、消費電力を一層削減することができる。
　図３３Ａ及び図３３Ｂは、発光画素１１１の具体的な構成の一例を示す回路図である。具体的には、図３３Ａは、高電位側のモニタ用配線１９０Ａに接続された発光画素１１１ＭＡの回路構成図であり、図３３Ｂは、低電位側のモニタ用配線１９０Ｂに接続された発光画素１１１ＭＢの回路構成図である。発光画素１１１ＭＡは、駆動素子のソース電極及びドレイン電極の他方にモニタ用配線１９０Ａが接続されており、発光画素１１１ＭＢは、発光素子の第２電極にモニタ用配線１９０Ｂが接続されている。具体的には、発光画素１１１、１１１ＭＡ及び１１１ＭＢは、それぞれ、有機ＥＬ素子１２１と、データ線１２２と、走査線１２３と、スイッチトランジスタ１２４と、駆動トランジスタ１２５と、保持容量１２６とを有する。また、発光画素１１１ＭＡは、有機ＥＬ表示部５１０に少なくとも１つ配置され、発光画素１１１ＭＢも、有機ＥＬ表示部５１０に少なくとも１つ配置される。
　以下、図３１に記載された各構成要素の機能について図３２、図３３Ａ及び図３３Ｂを参照しながら説明する。
　高電位側電位差検出回路１７０Ａは、本実施の形態における本発明の電圧検出部であって、モニタ用の発光画素１１１ＭＡについて、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を測定する。具体的には、高電位側電位差検出回路１７０Ａは、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を、モニタ用配線１９０Ａを介して測定する。さらに、高電位側電位差検出回路１７０Ａは、高電位側可変電圧源１８０Ａの出力電位を測定し、測定したモニタ用の発光画素１１１ＭＡに印加される高電位側の電位と基準電位との電位差と、高電位側可変電圧源１８０Ａの出力電位との電位差ΔＶＨを測定する。そして、測定した電位差ΔＶＨを高電位側電圧マージン設定部１７５Ａへ出力する。
　低電位側電位差検出回路１７０Ｂは、本実施の形態における本発明の電圧検出部であって、モニタ用の発光画素１１１ＭＢについて、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を測定する。具体的には、低電位側電位差検出回路１７０Ｂは、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を、モニタ用配線１９０Ｂを介して測定する。さらに、低電位側電位差検出回路１７０Ｂは、低電位側可変電圧源１８０Ｂの出力電位を測定し、測定したモニタ用の発光画素１１１ＭＢに印加される低電位側の電位と基準電位との電位差と、低電位側可変電圧源１８０Ｂの出力電位との電位差ΔＶＬを測定する。そして、測定した電位差ΔＶＬを低電位側電圧マージン設定部１７５Ｂへ出力する。
　高電位側電圧マージン設定部１７５Ａは、本実施の形態における本発明の高電位側電圧調整部であって、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、高電位側電位差検出回路１７０Ａで検出された電位差ΔＶＨとから、モニタ用の発光画素１１１ＭＡの電位と基準電位Ａとの電位差を所定の電圧にするように高電位側可変電圧源１８０Ａを調整する。具体的には、高電位側電圧マージン設定部１７５Ａは、高電位側電位差検出回路１７０Ａで検出された電位差を元に、電圧マージンＶＨｄｒｏｐを求める。そして、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、電圧マージンＶＨｄｒｏｐとを合計し、合計結果のＶＥＬ＋ＶＴＦＴ＋ＶＨｄｒｏｐの基準電位Ａよりも高い電圧分を第１高電位側基準電圧ＶＨｒｅｆ１として高電位側可変電圧源１８０Ａに出力する。
　また、低電位側電圧マージン設定部１７５Ｂは、本実施の形態における本発明の低電位側電圧調整部であって、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、低電位側電位差検出回路１７０Ｂで検出された電位差ΔＶＬとから、モニタ用の発光画素１１１ＭＢの電位と基準電位Ｂとの電位差を所定の電圧にするように低電位側可変電圧源１８０Ｂを調整する。具体的には、低電位側電圧マージン設定部１７５Ｂは、低電位側電位差検出回路１７０Ｂで検出された電位差を元に、電圧マージンＶＬｄｒｏｐを求める。そして、ピーク階調での（ＶＥＬ＋ＶＴＦＴ）電圧と、電圧マージンＶＬｄｒｏｐとを合計し、合計結果のＶＥＬ＋ＶＴＦＴ＋ＶＬｄｒｏｐの基準電位Ｂよりも低い電圧分を第１低電位側基準電圧ＶＬｒｅｆ１として低電位側可変電圧源１８０Ｂに出力する。
　高電位側可変電圧源１８０Ａは、本実施の形態における本発明の電源供給部であって、高電位側の電位を有機ＥＬ表示部３１０に出力する。この高電位側可変電圧源１８０Ａは、高電位側電圧マージン設定部１７５Ａから出力される第１高電位側基準電圧ＶＨｒｅｆ１により、モニタ用の発光画素１１１ＭＡの高電位側の電位と基準電位Ａとの電位差が所定の電圧（ＶＥＬ＋ＶＴＦＴ－基準電位Ａ）となるような高電位側出力電圧ＶＨｏｕｔを出力する。基準電位Ａとは、表示装置１００において基準となる電位であればよい。
　低電位側可変電圧源１８０Ｂは、本実施の形態における本発明の電源供給部であって、低電位側の電位を有機ＥＬ表示部３１０に出力する。この低電位側可変電圧源１８０Ｂは、低電位側電圧マージン設定部１７５Ｂから出力される第１低電位側基準電圧ＶＬｒｅｆ１により、モニタ用の発光画素１１１ＭＢの低電位側の電位と基準電位Ｂとの電位差が所定の電圧（基準電位Ｂ－ＶＥＬ－ＶＴＦＴ）となるような低電位側出力電圧ＶＬｏｕｔを出力する。
　モニタ用配線１９０Ａは、一端がモニタ用の発光画素１１１ＭＡに接続され、他端が高電位側電位差検出回路１７０Ａに接続され、有機ＥＬ表示部１１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を高電位側電位差検出回路１７０Ａに伝達する高電位側の検出線である。
　モニタ用配線１９０Ｂは、一端がモニタ用の発光画素１１１ＭＢに接続され、他端が低電位側電位差検出回路１７０Ｂに接続され、有機ＥＬ表示部１１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を低電位側電位差検出回路１７０Ｂに伝達する低電位側の検出線である。
　また、本実施の形態に係る高電位側可変電圧源１８０Ａ及び低電位側可変電圧源１８０Ｂの構成は、実施の形態１に係る可変電圧源１８０の構成と同様であり、低電位側可変電圧源１８０Ｂにおいて低電位側出力電圧ＶＬｏｕｔが負である場合には、図２０において、スイッチング素子ＳＷ、ダイオードＤ、インダクタＬ、及びコンデンサＣの配置を変更することにより、低電位側可変電圧源１８０Ｂの回路が構成される。
　また、本実施の形態に係る表示装置５００の動作フローについては、実施の形態１に係る表示装置５０の動作フローを説明する図５において、ステップＳ１４～ステップＳ１８までの動作を、高電位側と低電位側とで並行して実行する。
　本実施の形態により、表示装置５００は、高電位側の第１電源配線抵抗Ｒ１ｈ及び第１電源配線抵抗Ｒ１ｖによる電圧降下、及び、低電位側の第２電源配線抵抗Ｒ２ｈ及び第２電源配線抵抗Ｒ２ｖによる電圧上昇を検出し、その電圧降下及び電圧上昇の程度を、それぞれ、高電位側可変電圧源１８０Ａ及び低電位側可変電圧源１８０Ｂにフィードバックすることで、余分な電圧を減らし、消費電力を削減することができる。
　また、消費電力を削減することにより有機ＥＬ素子１２１の発熱が抑えられるので、有機ＥＬ素子１２１の劣化を防止できる。
　さらに、本実施の形態に係る表示装置５００は、モニタ発光画素の高電位側の電位と基準電位との電位差に基づいて電源供給部の出力電圧を調整する場合と比較して、低電位側電源線の配線抵抗に比例した電圧上昇も考慮に入れた電圧マージンの設定が可能となるので、低電位側電源線の電圧分布の変化が激しい表示態様においては、より効果的に消費電力を削減することが可能となる。
　なお、本実施の形態では、一の発光画素の高電位側の電位と、当該発光画素とは異なる発光画素の低電位側の電位とをモニタすることにより、当該高電位側の電位と基準電位との電位差を所定の電位差へと調整し、また、当該低電位側の電位と基準電位との電位差を所定の電位差へと調整する表示装置を説明したが、高電位側の電位が検出される発光画素と低電位側の電位が検出される発光画素とは、同一の発光画素であってもよい。この場合でも、高電位側可変電圧源１８０Ａが当該高電位側の電位と基準電位との電位差を所定の電位差へと調整し、低電位側可変電圧源１８０Ｂが当該低電位側の電位と基準電位との電位差を所定の電位差へと調整する。
　また、本実施の形態では、一の発光画素の高電位側または低電位側の電位をモニタすることにより、当該高電位側の電位と基準電位との電位差、または、当該低電位側の電位と基準電位との電位差を所定の電位差へと調整する表示装置も、本発明に含まれる。
　この場合には、図３１における表示装置５００において、高電位側の電位を調整するための４つの構成要素は、モニタ用配線１９０Ａ、高電位側電位差検出回路１７０Ａ、高電位側可変電圧源１８０Ａ及び高電位側電圧マージン設定部１７５Ａであり、低電位側の電位を調整するための４つの構成要素は、モニタ用配線１９０Ｂ、低電位側電位差検出回路１７０Ｂ、低電位側可変電圧源１８０Ｂ及び低電位側電圧マージン設定部１７５Ｂでるが、高電位側の電位を調整するための４つの構成要素または低電位側の電位を調整するための４つの構成要素がなくてもよい。そして、発光画素１１１ＭＡまたは発光画素１１１ＭＢが、有機ＥＬ表示部５１０に配置される。
　また、本実施の形態においても、有機ＥＬ表示部５１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態７）
　本実施の形態では、複数の発光画素の高電位側の電位をモニタすることにより、モニタされた複数の高電位側の電位から特定された高電位側の電位と基準電位との電位差を、所定の電位差へと調整する表示装置を説明する。
　以下、本発明の実施の形態７について、図を用いて具体的に説明する。
　図３４は、本発明の実施の形態７に係る表示装置の概略構成を示すブロック図である。　　　
　同図に示す表示装置６００は、有機ＥＬ表示部６１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、ピーク信号検出回路１５０と、信号処理回路１６０と、高電位側電位差検出回路１７０Ａと、高電位側可変電圧源１８０Ａと、モニタ用配線１９１、１９２及び１９３と、電位比較回路４７０とを備える。
　本実施の形態に係る表示装置６００は、実施の形態２に係る表示装置１００と比較して、複数のモニタ用配線及び電位比較回路４７０を備える点が異なる。以下、実施の形態２と同じ点は説明を省略し、異なる点のみ説明する。
　有機ＥＬ表示部６１０は、有機ＥＬ表示部１１０とほぼ同じであるが、有機ＥＬ表示部１１０と比較して、検出点Ｍ１～Ｍ３と１対１に対応して設けられ、対応する検出点の電位を測定するためのモニタ用配線１９１～１９３が配置されている。
　モニタ用の発光画素１１１Ｍ１～１１１Ｍ３は、第１電源配線１１２の配線方法、第１電源配線抵抗Ｒ１ｈ及びＲ１ｖの値に応じて、最適位置が決定される。
　モニタ用配線１９１～１９３は、それぞれ、対応する検出点Ｍ１～Ｍ３と、電位比較回路４７０とに接続され、対応する検出点Ｍ１～Ｍ３の電位を、電位比較回路４７０に伝達し、有機ＥＬ表示部６１０のマトリクスの行方向または列方向に沿って配置された検出線である。これにより、電位比較回路４７０は、モニタ用配線１９１～１９３を介して検出点Ｍ１～Ｍ３の電位を測定できる。
　電位比較回路４７０は、モニタ用配線１９１～１９３を介して検出点Ｍ１～Ｍ３の電位を測定する。言い換えると、複数のモニタ用の発光画素１１１Ｍ１～１１１Ｍ３に印加される高電位側の電位を測定する。さらに、測定した検出点Ｍ１～Ｍ３の電位のうち最小の電位を選択し、選択した電位を高電位側電位差検出回路１７０Ａへ出力する。
　信号処理回路１６０は、電位比較回路４７０で選択された電位と基準電位との電位差に基づいて高電位側可変電圧源１８０Ａを調整する。その結果、高電位側可変電圧源１８０Ａは、複数のモニタ用の発光画素１１１Ｍ１～１１１Ｍ３のいずれにおいても輝度の低下が生じないような出力電圧Ｖｏｕｔを、有機ＥＬ表示部６１０に供給する。
　以上のように、本実施の形態に係る表示装置６００は、電位比較回路４７０が、有機ＥＬ表示部６１０内における複数の発光画素１１１のそれぞれについて、印加される高電位側の電位を測定し、測定した複数の高電位側の電位のうち最小の電位を選択する。そして、高電位側電位差検出回路１７０Ａが、電位比較回路４７０で選択された最小の電位と基準電位との電位差と、高電位側可変電圧源１８０Ａの出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。そして、信号処理回路１６０が検出された電位差ΔＶに応じて高電位側可変電圧源１８０Ａを調整する。
　これにより、高電位側可変電圧源１８０Ａの出力電圧Ｖｏｕｔをより適切に調整することが可能となる。よって、有機ＥＬ表示部を大型化した場合であっても、消費電力を効果的に削減できる。
　なお、本実施の形態に係る表示装置６００において、高電位側可変電圧源１８０Ａは本発明の電源供給部であり、有機ＥＬ表示部６１０は本発明の表示部であり、電位比較回路４７０の一部は本発明の電圧検出部であり、電位比較回路４７０の他部、高電位側電位差検出回路１７０Ａ及び信号処理回路１６０は本発明の電圧調整部である。
　また、表示装置６００では電位比較回路４７０と高電位側電位差検出回路１７０Ａとを別に設けていたが、電位比較回路４７０と高電位側電位差検出回路１７０Ａの代わりに、高電位側可変電圧源１８０Ａの出力電圧Ｖｏｕｔと検出点Ｍ１～Ｍ３のそれぞれの電位とを比較する電位比較回路を備えてもよい。
　次に、本実施の形態に係る表示装置６００により奏される効果について説明する。
　図３５は、本発明の実施の形態７に係る表示装置の電位分布及び検出点配置を表す図である。図３５の左図では、高電位側の電源出力として１５Ｖを、また低電位側には接地電位である０Ｖが印加された場合の電位分布が示されている。高電位側の電位分布は、第１電源配線抵抗Ｒ１ｈと第１電源配線抵抗Ｒ１ｖとの比が１：１０と仮定しているため、表示パネルの垂直方向に激しい電位変化となっている。一方、低電位側の電位分布は、第２電源配線抵抗Ｒ２ｈと第２電源配線抵抗Ｒ２ｖとの比が１０：１と仮定しているが、表示パネル全体にわたり、小さい電位変化となっている。つまり、低電位側の電位分布は面内でほぼ均一になる傾向となっている。
　このような傾向のある場合には、例えば、極端な分布を持つ高電位側の電位分布のみを測定し、低電位側の電圧降下（上昇）量は、高電位側の電位分布に基づいて設定することが考えられる。図３５の例で言うと、高電位側の電位分布から検出される最大電圧降下量が３Ｖ（１５Ｖ－１２Ｖ）であるのに対し、その検出降下量（３Ｖ）の半分（１．５Ｖ）を、常に低電位側の電圧降下（上昇）量とみなすことである。
　図３５に表された特性を有する表示パネルでは、上述したように低電位側の電圧降下（上昇）量を測定せずとも大きなエラーは生じず、結果として低電位側の検出点を削減しつつ省電力効果が得られるメリットが有る。すなわち、設定した発光画素１１１Ｍ１～１１１Ｍ３のそれぞれについて、高電位側の電位及び低電位側の電位を測定せずとも、発光画素１１１Ｍ１～Ｍ３のそれぞれについて、高電位側の電位のみを測定すればよく、検出点が６点→３点に削減できる。これにより、モニタ用配線の配置を考慮に入れなければならない表示パネル内の設計が容易となり、また、モニタ用配線の追加による画質劣化を回避できる。
　さらに, 低電位側にはモニタ用配線が存在しなくなるので, 低電位側から光を射出するようなパネル形態の場合は, モニタ用配線に起因する線欠陥が視認されにくくなるというメリットもある。
　なお、同図には、３つの検出点Ｍ１～Ｍ３が図示されているが、検出点は複数であればよく、電源配線の配線方法、配線抵抗の値に応じて、最適位置及び点数を決定すればよい。
　また、本実施の形態においても、有機ＥＬ表示部６１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　また、モニタ用配線１９１～１９３は、隣り合うモニタ用配線どうしの間隔が互いに同一となるよう配置されていることが好ましい。これにより、モニタ用配線の間隔が等しくなるように配置されるので、有機ＥＬ表示部６１０の配線レイアウトに周期性を持たせることができ、製造効率が向上する。
　（実施の形態８）
　本実施の形態に係る表示装置は、高電位側及び低電位側の出力電位を出力する電源供給部と、複数の発光画素がマトリクス状に配置され当該電源供給部から電源供給を受ける表示部と、当該表示部内における第１の発光画素または第２の発光画素に一端が接続され、上記マトリクスの行方向または列方向に沿って配置された、発光画素に印加される高電位側の電位または低電位側の電位を伝達するための検出線と、第１の発光画素の高電位側の印加電位と第２の発光画素の低電位側の印加電位との電位差が所定の電位差となるように、電源供給部から出力される高電位側及び低電位側の出力電位の少なくとも一方を調整する信号処理回路とを備える。
　これにより、本実施の形態に係る表示装置は、高い消費電力低減効果を実現する。
　以下、本発明の実施の形態８について、図を用いて具体的に説明する。
　図３６は、本発明の実施の形態８に係る表示装置の概略構成を示すブロック図である。
　同図に示す表示装置７００は、有機ＥＬ表示部５１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、ピーク信号検出回路１５０と、信号処理回路１６０と、電位差検出回路１７０と、可変電圧源１８０と、モニタ用配線１９０Ａ及び１９０Ｂとを備える。
　本実施の形態に係る表示装置７００は、実施の形態２に係る表示装置１００と比較して、異なる発光画素に配置された２本のモニタ用配線により、それぞれ高電位側の電位及び低電位側の電位を測定する点が異なる。以下、実施の形態２と同じ点は説明を省略し、異なる点のみ説明する。
　本実施の形態に係る有機ＥＬ表示部５１０の構成は、図３２に記載された実施の形態６に係る有機ＥＬ表示部５１０の構成と同じである。
　　図３７Ａは、高電位側のモニタ用配線１９０Ａに接続された発光画素１１１ＭＡの回路構成図であり、図３７Ｂは、低電位側のモニタ用配線１９０Ｂに接続された発光画素１１１ＭＢの回路構成図である。マトリクス状に配置された発光画素のそれぞれは、駆動素子と発光素子とを含み、駆動素子は、ソース電極及びドレイン電極を含み、発光素子は、第１の電極及び第２の電極を含み、当該第１の電極が駆動素子のソース電極及びドレイン電極の一方に接続され、ソース電極及びドレイン電極の他方と第２の電極との一方に高電位側の電位が印加され、ソース電極及びドレイン電極の他方と第２の電極との他方に低電位側の電位が印加される。具体的には、モニタ用の発光画素１１１ＭＡは、駆動素子のソース電極及びドレイン電極の他方にモニタ用配線１９０Ａが接続されており、モニタ用の発光画素１１１Ｂは、さらに、発光素子の第２の電極にモニタ用配線１９０Ｂが接続されている。発光画素１１１ＭＡ及び１１１ＭＢは、それぞれ、有機ＥＬ表示部１１０に少なくとも１つ配置される。また、モニタ用の発光画素１１１ＭＡにおいて、駆動トランジスタ１２５のソース電極はモニタ用配線１９０Ａと接続されている。一方、モニタ用の発光画素１１１ＭＢにおいて、有機ＥＬ素子１２１のカソード電極は発光画素１１１ＭＢの陰極であり、モニタ用配線１９０Ｂと接続されている。
　信号処理回路１６０は、本実施の形態における本発明の電圧調整部であって、ピーク信号検出回路１５０から出力されたピーク信号と、電位差検出回路１７０で検出された電位差ΔＶとから、モニタ用の発光画素１１１ＭＡの高電位側の電位とモニタ用の発光画素１１１ＭＢの低電位側の電位との電位差である画素間電位差を、所定の電位差にするように可変電圧源１８０を調整する。具体的には、信号処理回路１６０は、ピーク信号検出回路１５０から出力されたピーク信号で発光画素１１１を発光させた場合に、有機ＥＬ素子１２１と駆動トランジスタ１２５とに必要な電圧を決定する。また、信号処理回路１６０は、電位差検出回路１７０で検出された電位差を元に、電圧マージンを求める。そして、決定した、有機ＥＬ素子１２１に必要な電圧ＶＥＬと、駆動トランジスタ１２５に必要な電圧ＶＴＦＴと、電圧マージンＶｄｒｏｐとを合計し、合計結果のＶＥＬ＋ＶＴＦＴ＋Ｖｄｒｏｐを第１基準電圧Ｖｒｅｆ１の電圧として可変電圧源１８０に出力する。
　電位差検出回路１７０は、本実施の形態における本発明の電圧検出部であって、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位、及び、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を測定する。具体的には、電位差検出回路１７０は、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を、モニタ用配線１９０Ａを介して測定し、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を、モニタ用配線１９０Ｂを介して測定する。そして、電位差検出回路１７０は、測定されたモニタ用の発光画素１１１ＭＡの高電位側の電位とモニタ用の発光画素１１１ＭＢの低電位側の電位との電位差である画素間電位差を算出する。さらに、電位差検出回路１７０は、可変電圧源１８０の出力電圧を測定し、当該出力電圧と算出された画素間電位差との電位差ΔＶを測定する。そして、測定した電位差ΔＶを信号処理回路１６０へ出力する。
　可変電圧源１８０は、本実施の形態における本発明の電源供給部であって、高電位側の電位及び低電位側の電位の少なくとも一方を有機ＥＬ表示部１１０に出力する。この可変電圧源１８０は、信号処理回路１６０から出力される第１基準電圧Ｖｒｅｆ１により、モニタ用の発光画素１１１ＭＡ及び１１１ＭＢから検出された画素間電位差が所定の電圧（ＶＥＬ＋ＶＴＦＴ）となるような出力電圧Ｖｏｕｔを出力する。
　モニタ用配線１９０Ａは、一端がモニタ用の発光画素１１１ＭＡに接続され、他端が電位差検出回路１７０に接続され、有機ＥＬ表示部５１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を電位差検出回路１７０に伝達する高電位側の検出線である。
　モニタ用配線１９０Ｂは、一端がモニタ用の発光画素１１１ＭＢに接続され、他端が電位差検出回路１７０に接続され、有機ＥＬ表示部５１０のマトリクスの行方向または列方向に沿って配置された、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を電位差検出回路１７０に伝達する低電位側の検出線である。
　次に、上述した表示装置７００の動作について図２１により説明する。
　まず、ピーク信号検出回路１５０は、表示装置７００に入力された１フレーム期間の映像データを取得する（ステップＳ１１）。
　次に、ピーク信号検出回路１５０は、取得した映像データのピーク値を検出（ステップＳ１２）し、検出したピーク値を示すピーク信号を信号処理回路１６０へ出力する。
　次に、信号処理回路１６０は、ピーク信号検出回路１５０から出力されたピーク値で有機ＥＬ素子１２１を発光させた場合の駆動トランジスタ１２５に必要な電圧ＶＴＦＴと、有機ＥＬ素子１２１に必要な電圧ＶＥＬとを決定する（ステップＳ１３）。
　一方、電位差検出回路１７０は、検出点ＭＡ及びＭＢの電位を、それぞれ、モニタ用配線１９０Ａ及び１９０Ｂを介して検出し、検出点ＭＡの電位とＭＢの電位との電位差である画素間電位差を算出する（ステップＳ１４）。
　次に、電位差検出回路１７０は、可変電圧源１８０の出力端子１８４の出力電圧と、上記画素間電位差との電位差ΔＶを検出する（ステップＳ１５）。そして、検出した電位差ΔＶを信号処理回路１６０へ出力する。なお、ここまでのステップＳ１１～Ｓ１５は、本発明の電位測定処理に相当する。
　次に、信号処理回路１６０は、電位差検出回路１７０から出力された電位差信号から、電位差検出回路１７０が検出した電位差ΔＶに対応する電圧マージンＶｄｒｏｐを決定する（ステップＳ１６）。
　次に、信号処理回路１６０は、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを決定する（ステップＳ１７）。具体的には、次のフレーム期間に可変電圧源１８０に出力させる出力電圧Ｖｏｕｔを、有機ＥＬ素子１２１と駆動トランジスタ１２５に必要な電圧の決定（ステップＳ１３）で決定されたＶＴＦＴ＋ＶＥＬと電位差ΔＶに対応する電圧マージンの決定（ステップＳ１５）で決定された電圧マージンＶｄｒｏｐとの合計値であるＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとする。
　最後に、信号処理回路１６０は、次のフレーム期間の最初に、第１基準電圧Ｖｒｅｆ１をＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとすることにより、可変電圧源１８０を調整する（ステップＳ１８）。これにより、次のフレーム期間において、可変電圧源１８０は、Ｖｏｕｔ＝ＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐとして、有機ＥＬ表示部１１０へ供給する。なお、ステップＳ１６～ステップＳ１８は、本発明の電圧調整処理に相当する。
　このように、本実施の形態に係る表示装置７００は、高電位側の電位及び低電位側の電位の少なくとも一方を出力する可変電圧源１８０と、異なる２つのモニタ用の発光画素１１１ＭＡ及び１１１ＭＢに印加される電位から画素間電位差を算出し可変電圧源１８０の出力電圧Ｖｏｕｔを測定する電位差検出回路１７０と、上記画素間電位差を所定の電圧（ＶＴＦＴ＋ＶＥＬ）にするように可変電圧源１８０を調整する信号処理回路１６０とを含む。また、電位差検出回路１７０は、さらに、測定した高電位側の出力電圧Ｖｏｕｔと上記画素間電位差との電位差を検出し、信号処理回路１６０は、電位差検出回路１７０で検出された電位差に応じて可変電圧源１８０を調整する。
　これにより、表示装置７００は、水平方向の第１電源配線抵抗Ｒ１ｈ及び垂直方向の第１電源配線抵抗Ｒ１ｖによる電圧降下、及び、水平方向の第２電源配線抵抗Ｒ２ｈ及び垂直方向の第２電源配線抵抗Ｒ１ｖによる電圧上昇を検出し、その電圧降下及び電圧上昇の程度を可変電圧源１８０にフィードバックすることで、余分な電圧を減らし、消費電力を削減することができる。
　さらに、本実施の形態に係る表示装置７００は、発光画素に印加される高電位側の電位及び低電位側の電位を、同一のモニタ用の発光画素から検出する場合と比較して、高電位側電源線の配線抵抗分布と低電位側電源線の配線抵抗分布が異なる表示態様においては、より効果的に消費電力を削減することが可能となる。
　また、消費電力を削減することにより有機ＥＬ素子１２１の発熱が抑えられるので、有機ＥＬ素子１２１の劣化を防止できる。
　また、本実施の形態においても、有機ＥＬ表示部５１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態９）
　本実施の形態に係る表示装置は、実施の形態８に係る表示装置７００とほぼ同じであるが、電位差検出回路１７０を備えず、検出点ＭＡと検出点ＭＢとの電位差を算出する画素間電位差算出回路を備え、算出された画素間電位差が可変電圧源に入力される点が異なる。また、信号処理回路は、可変電圧源に出力する電圧を必要電圧ＶＴＦＴ＋ＶＥＬとする点が異なる。これにより、本実施の形態に係る表示装置は、電圧降下量に応じてリアルタイムに可変電圧源の出力電圧Ｖｏｕｔを調整できるので、実施の形態７と比較して、画素輝度の一時的な低下を防止できる。
　図３８は、本発明の実施の形態９に係る表示装置の概略構成を示すブロック図である。
　同図に示す本実施の形態に係る表示装置８００は、図３６に示した実施の形態８に係る表示装置７００と比較して、電位差検出回路１７０を備えず、検出点ＭＡと検出点ＭＢとの電位差を算出する画素間電位差算出回路１７１を備え、信号処理回路１６０に代わり信号処理回路２６０を備え、可変電圧源１８０に代わり可変電圧源２８０を備える点が異なる。以下、実施の形態８と同じ点は説明を省略し、異なる点のみ説明する。
　信号処理回路２６０は、ピーク信号検出回路１５０から出力されたピーク信号から、可変電圧源２８０に出力する第２基準電圧Ｖｒｅｆ２の電圧を決定する。具体的には、信号処理回路２６０は、必要電圧換算テーブルを用いて、有機ＥＬ素子１２１に必要な電圧ＶＥＬと駆動トランジスタ１２５に必要な電圧ＶＴＦＴとの合計ＶＴＦＴ＋ＶＥＬを決定する。そして、決定したＶＴＦＴ＋ＶＥＬを第２基準電圧Ｖｒｅｆ２の電圧とする。
　このように、本実施の形態に係る表示装置８００の信号処理回路２６０が可変電圧源２８０に出力する第２基準電圧Ｖｒｅｆ２は、実施の形態８に係る表示装置７００の信号処理回路１６０が可変電圧源１８０に出力する第１基準電圧Ｖｒｅｆ１と異なり、映像データのみに対応して決定される電圧である。つまり、第２基準電圧Ｖｒｅｆ２は、可変電圧源２８０の出力電圧Ｖｏｕｔと上記画素間電位差との電位差ΔＶに依存しない。
　画素間電位差算出回路１７１は、モニタ用の発光画素１１１ＭＡに印加される高電位側の電位を、モニタ用配線１９０Ａを介して測定し、また、モニタ用の発光画素１１１ＭＢに印加される低電位側の電位を、モニタ用配線１９０Ｂを介して測定する。そして、測定された検出点ＭＡの電位と検出点ＭＢの電位との電位差である画素間電位差を算出する。
　可変電圧源２８０は、上記画素間電位差を画素間電位差算出回路１７１から入力する。そして、入力された画素間電位差と、信号処理回路２６０から出力された第２基準電圧Ｖｒｅｆ２とに応じて、出力電圧Ｖｏｕｔを調整する。
　モニタ用配線１９０Ａは、一端が検出点ＭＡに接続され、他端が画素間電位差算出回路１７１に接続され、有機ＥＬ表示部５１０のマトリクスの行方向または列方向に沿って配置された、検出点ＭＡの電位を画素間電位差算出回路１７１に伝達する高電位側の検出線である。
　モニタ用配線１９０Ｂは、一端が検出点ＭＢに接続され、他端が画素間電位差算出回路１７１に接続され、有機ＥＬ表示部５１０のマトリクスの行方向または列方向に沿って配置された、検出点ＭＢの電位を画素間電位差算出回路１７１に伝達する低電位側の検出線である。
　図３９は、実施の形態９に係る可変電圧源２８０の具体的な構成の一例を示すブロック図である。なお、同図には可変電圧源に接続されている有機ＥＬ表示部５１０及び信号処理回路２６０も示されている。
　同図に示す可変電圧源２８０は、図２０に示した可変電圧源１８０の構成とほぼ同じであるが、比較回路１８１に代わり、画素間電位差算出回路１７１から出力された画素間電位差と第２基準電圧Ｖｒｅｆ２とを比較する比較回路２８１を備える点が異なる。
　ここで、可変電圧源２８０の出力電圧をＶｏｕｔとし、可変電圧源２８０の出力端子１８４から検出点ＭＡ及びＭＢでの電圧降下量をΔＶとすると、検出点ＭＡ及びＭＢでの画素間電位差はＶｏｕｔ－ΔＶとなる。つまり、本実施の形態において、比較回路２８１はＶｒｅｆ２とＶｏｕｔ－ΔＶとを比較している。上述したように、Ｖｒｅｆ２＝ＶＴＦＴ＋ＶＥＬなので、比較回路２８１はＶＴＦＴ＋ＶＥＬとＶｏｕｔ－ΔＶとを比較していると言える。
　一方、実施の形態８において、比較回路１８１はＶｒｅｆ１とＶｏｕｔとを比較している。上述したように、Ｖｒｅｆ１＝ＶＴＦＴ＋ＶＥＬ＋ΔＶなので、実施の形態８において、比較回路１８１はＶＴＦＴ＋ＶＥＬ＋ΔＶとＶｏｕｔとを比較していると言える。
　よって、比較回路２８１は、比較回路１８１と比較対象が異なるが、比較結果は同じである。つまり、実施の形態８と実施の形態９とで、可変電圧源２８０の出力端子１８４から検出点ＭＡ及びＭＢまでの電圧降下量が等しい場合、比較回路１８１がＰＷＭ回路に出力する電圧と、比較回路２８１がＰＷＭ回路に出力する電圧とは同じである。その結果、可変電圧源１８０の出力電圧Ｖｏｕｔと可変電圧源２８０の出力電圧Ｖｏｕｔとは等しくなる。また、実施の形態９においても、電位差ΔＶと出力電圧Ｖｏｕｔとは増加関数の関係となっている。
　以上のように構成された表示装置８００は、実施の形態８に係る表示装置７００と比較して、出力端子１８４の出力電圧と検出点ＭＡ及びＭＢの画素間電位差との電位差ΔＶに応じて出力電圧Ｖｏｕｔをリアルタイムに調整できる。なぜならば、実施の形態８に係る表示装置７００においては、信号処理回路１６０から各フレーム期間の最初にだけ、当該フレームにおける第１基準電圧Ｖｒｅｆ１の変更がされていた。一方、本実施の形態に係る表示装置２００においては、信号処理回路２６０を介さずに、可変電圧源２８０の比較回路１８１に直接ΔＶに依存した電圧、つまりＶｏｕｔ－ΔＶ、が入力されることにより、信号処理回路２６０の制御に依存せずにＶｏｕｔを調整することができるからである。
　よって、可変電圧源２８０は、電位差ΔＶの増大に応じてＶｏｕｔをリアルタイムに上昇する。
　これにより、明るく表示されている領域の発光画素１１１である、有機ＥＬ表示部５１０の中心部の発光画素１１１の電源電圧の不足は解消する。つまり、画素輝度の低下を解消する。
　以上のように、本実施の形態に係る表示装置８００において、信号処理回路２６０と、可変電圧源２８０の誤差増幅器１８６、ＰＷＭ回路１８２及びドライブ回路１８３は、出力検出部１８５で測定された画素間電位差算出回路１７１からの画素間電位差と、所定の電圧との電位差を検出し、検出した電位差に応じてスイッチング素子ＳＷを調整する。これにより、本実施の形態に係る表示装置８００は、実施の形態８に係る表示装置７００と比較して、電圧降下量に応じてリアルタイムに可変電圧源２８０の出力電圧Ｖｏｕｔを調整できるので、実施の形態８と比較して、画素輝度の一時的な低下を防止できる。
　なお、本実施の形態において、有機ＥＬ表示部５１０は本発明の表示部であり、画素間電位差算出回路１７１及び出力検出部１８５は本発明の電圧検出部であり、図３９において一点鎖線で囲まれている、信号処理回路２６０と、可変電圧源２８０の誤差増幅器１８６、ＰＷＭ回路１８２及びドライブ回路１８３とは本発明の電圧調整部であり、図３９において２点鎖線で囲まれている、スイッチング素子ＳＷ、ダイオードＤ、インダクタＬ及びコンデンサＣは本発明の電源供給部である。
　なお、実施の形態１～９では、発光画素に印加された電圧と、可変電圧源から出力された電圧との電位差に基づいて、可変電圧源からの出力電圧を調整している。この場合には、可変電圧源から発光画素までの電流径路は、表示領域外の配線経路と発光画素が配置された表示領域内の配線経路とを含んでいる。つまり、上述した実施の形態１～９では、発光画素に印加された電圧と可変電圧源から出力された電圧との電位差を検出することにより、表示領域内と表示領域外との双方における電圧降下量に応じて可変電圧源からの出力電圧を調整している。これに対し、発光画素に印加された電圧と、表示領域外の配線経路上における電圧との電位差を検出することにより、表示領域内のみにおける電圧降下量に応じて可変電圧源からの出力電圧を調整することが可能となる。これについて、以下、実施の形態６～９に係る表示装置を例示し、図４０Ａ及び図４０Ｂを用いて説明する。
　図４０Ａは、本発明の表示装置が有する表示パネルの構成概略図である。また、図４０Ｂは、本発明の表示装置が有する表示パネルの外周付近の構成を模式的に示す斜視図である。図４０Ａにおいて、複数の発光画素１１１がマトリクス状に配置された表示パネルの外周部には、書込走査駆動回路やデータ線駆動回路などのドライバーと、高電位側電源線と、低電位側電源線と、外部機器との電気接続をするインターフェイスであるフレキパッドとが配置されている。可変電圧源は、高電位側電源線とフレキパッド、及び、低電位側電源線とフレキパッド、を介して表示パネルに接続されている。図４０Ｂに示すように、表示領域外にも抵抗成分が存在し、当該抵抗成分は上記フレキパッド、高電位側電源線及び低電位側電源線によるものである。
　前述した実施の形態６及び７では、例えば、発光画素ＭＡの電圧と高電位側可変電圧源の出力点ＺＡの電圧との電位差を検出するものであるが、表示領域内のみの電圧降下量に応じた可変電圧源からの出力電圧調整を目的として、発光画素ＭＡの電圧と、表示パネル及び高電位側電源線の接続点ＹＡの電圧との電位差を検出することとしてもよい。これにより、表示領域内のみにおける電圧降下量に応じて、可変電圧源の出力電圧を調整することが可能となる。また、低電位側についても、発光画素ＭＢの電圧と、表示パネル及び低電位側電源線の接続点ＹＢの電圧との電位差を検出することとしてもよい。
　また、前述した実施の形態８及び９では、検出点ＭＡの電位及び検出点ＭＢの電位の画素間電位差と可変電圧源の高電位側の出力点ＺＡの電圧及び低電位側の出力点ＺＢの電源電位差とを検出し、当該画素間電位差と当該電源電位差との電位差ΔＶにより、可変電圧源の出力電圧を調整するものである。これに対し、表示領域内のみの電圧降下量に応じた可変電圧源からの出力電圧調整を目的として、検出点ＭＡ及びＭＢの画素間電位差と、表示パネル及び高電位側電源線の接続点ＹＡ及び低電位側電源線の接続点ＹＢの電位差である電流径路上電位差との電位差を検出することとしてもよい。これにより、表示領域内のみにおける電圧降下量に応じて、可変電圧源の出力電圧を調整することが可能となる。
　また、本実施の形態においても、有機ＥＬ表示部５１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　（実施の形態１０）
　本実施の形態では、複数の発光画素の高電位側の電位をモニタすることにより、モニタされた複数の高電位側の電位から特定された高電位側の電位と低電位側の電位との電位差を、所定の電位差へと調整する表示装置を説明する。
　以下、本発明の実施の形態１０について、図を用いて具体的に説明する。
　図４１は、本発明の実施の形態１０に係る表示装置の概略構成を示すブロック図である。　同図に示す表示装置９００は、有機ＥＬ表示部９１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、ピーク信号検出回路１５０と、信号処理回路１６０と、電位差検出回路１７０と、可変電圧源１８０と、モニタ用配線１９１Ａ、１９１Ｂ、１９２Ａ及び１９３Ａと、電位比較回路３７０とを備える。
　本実施の形態に係る表示装置９００は、実施の形態８に係る表示装置７００と比較して、発光画素の高電位側の電位を検出するための複数のモニタ用配線及び電位比較回路３７０を備える点が異なる。以下、実施の形態８と同じ点は説明を省略し、異なる点のみ説明する。
　有機ＥＬ表示部９１０は、有機ＥＬ表示部５１０とほぼ同じであるが、有機ＥＬ表示部５１０と比較して、検出点Ｍ１Ａ、Ｍ２、Ｍ３の高電位側の電位を、それぞれ測定するためのモニタ用配線１９１Ａ～１９３Ａと、検出点Ｍ１Ｂの低電位側の電位を測定するためのモニタ用配線１９１Ｂとが配置されている。なお、検出点Ｍ１Ａ及びＭ１Ｂは、例えば、同一のモニタ用の発光画素１１１Ｍ１における高電位側及び低電位側の電位測定点である。
　モニタ用の発光画素１１１Ｍ１～１１１Ｍ３は、第１電源配線１１２及び第２電源配線１１３の配線方法、第１電源配線抵抗Ｒ１ｈ及びＲ１ｖならびに第２電源配線抵抗Ｒ２ｈ及びＲ２ｖの値に応じて、最適位置が決定される。
　モニタ用配線１９１Ａ、１９１Ｂ、１９２Ａ及び１９３Ａは、それぞれ、対応する検出点Ｍ１Ａ、Ｍ１Ｂ、Ｍ２、Ｍ３と、電位比較回路３７０とに接続され、対応する検出点の電位を電位比較回路３７０に伝達し、有機ＥＬ表示部５１０のマトリクスの行方向または列方向に沿って配置された検出線である。
　電位比較回路３７０は、モニタ用配線１９１Ａ、１９１Ｂ、１９２Ａ及び１９３Ａを介して、対応する上記検出点の電位を測定する。言い換えると、複数のモニタ用の発光画素１１１Ｍ１～１１１Ｍ３に印加される高電位側の電位及びモニタ用の発光画素１１１Ｍ１に印加される低電位側の電位を測定する。さらに、測定した検出点Ｍ１Ａ、Ｍ２、Ｍ３の高電位側の電位のうち最小の電位を選択し、選択した電位を電位差検出回路１７０へ出力する。なお、測定した低電位側の電位が複数存在する場合には、これらのうち最大の電位を選択し、選択した電位を電位差検出回路１７０へ出力する。本実施の形態では、測定した低電位側の電位が１つであるため、当該電位をそのまま電位差検出回路１７０へ出力する。
　電位差検出回路１７０は、本実施の形態における本発明の電圧検出部であって、測定された検出点Ｍ１Ａ、Ｍ２、Ｍ３の高電位側の電位のうち最小の電位、及び、検出点Ｍ１Ｂの低電位側の電位を電位比較回路３７０から入力する。そして、電位差検出回路１７０は、測定された検出点Ｍ１Ａ、Ｍ２、Ｍ３の高電位側の電位のうち最小の電位と検出点Ｍ１Ｂの低電位側の電位との画素間電位差を算出する。さらに、電位差検出回路１７０は、可変電圧源１８０の出力電圧を測定し、当該出力電圧と算出された画素間電位差との電位差ΔＶを測定する。そして、測定した電位差ΔＶを信号処理回路１６０へ出力する。
　信号処理回路１６０は、上記電位差ΔＶに基づいて可変電圧源１８０を調整する。その結果、可変電圧源１８０は、複数のモニタ用の発光画素１１１Ｍ１～１１１Ｍ３のいずれにおいても輝度の低下が生じないような出力電圧Ｖｏｕｔを、有機ＥＬ表示部９１０に供給する。
　以上のように、本実施の形態に係る表示装置９００は、電位比較回路３７０により有機ＥＬ表示部９１０内における複数の発光画素１１１のそれぞれについて、印加される高電位側の電位が測定され、測定された複数の高電位側の電位のうち最小の電位が選択される。また、電位比較回路３７０により、有機ＥＬ表示部９１０内における複数の発光画素１１１のそれぞれについて、印加される低電位側の電位を測定し、測定された複数の低電位側の電位のうち最大の電位が選択される。そして、電位差検出回路１７０が、電位比較回路３７０で選択された高電位側の最小の電位と低電位側の最大の電位との画素間電位差と、可変電圧源１８０の出力電圧Ｖｏｕｔとの電位差ΔＶを検出する。そして、信号処理回路１６０により、上記電位差ΔＶに応じて可変電圧源１８０が調整される。
　これにより、可変電圧源１８０の出力電圧Ｖｏｕｔをより適切に調整することが可能となる。よって、有機ＥＬ表示部を大型化した場合であっても、消費電力を効果的に削減できる。
　なお、本実施の形態に係る表示装置９００において、可変電圧源１８０は本発明の電源供給部であり、有機ＥＬ表示部９１０は本発明の表示部であり、電位比較回路３７０の一部は本発明の電圧検出部であり、電位比較回路３７０の他部、電位差検出回路１７０及び信号処理回路１６０は本発明の電圧調整部である。
　また、表示装置９００では、電位比較回路３７０と電位差検出回路１７０とを別に設けていたが、電位比較回路３７０と電位差検出回路１７０の代わりに、可変電圧源１８０の出力電圧Ｖｏｕｔと検出点Ｍ１Ａ、Ｍ２、Ｍ３のそれぞれの電位とを比較する電位比較回路を備えてもよい。
　次に、本実施の形態に係る表示装置９００により奏される効果について説明する。
　図４２は、本発明の実施の形態１０に係る表示装置の電位分布及び検出点配置を表す図である。図４２の左図では、高電位側の電源出力として１５Ｖを、また低電位側には接地電位である０Ｖが印加された場合の電位分布が示されている。高電位側の電位分布は、第１電源配線抵抗Ｒ１ｈと第１電源配線抵抗Ｒ１ｖとの比が１：１０と仮定しているため、表示パネルの垂直方向に激しい電位変化となっている。一方、低電位側の電位分布は、第２電源配線抵抗Ｒ２ｈと第２電源配線抵抗Ｒ２ｖとの比が１０：１と仮定しているが、表示パネル全体にわたり、小さい電位変化となっている。つまり、低電位側の電位分布は面内でほぼ均一になる傾向となっている。また、発光画素を飽和動作させるために必要な電圧は１０Ｖであると仮定する。
　このような表示傾向において、例えば、表示パネルの中央に配置された発光画素Ａ０のみの高電位側と低電位側の電位差を検出することにより、可変電圧源の出力電圧を調整する場合を考える。 
　図４２の左図において、高電位側と低電位側の電位差が最小となる場所は、表示パネルの上下の端に近い位置となっており、これらの位置において当該電位差は略１０．５Ｖ（１２Ｖ－１．５Ｖ）となっている。よって、本来削減可能な電圧は０．５Ｖ（１０．５Ｖ－必要電圧１０Ｖ）である。
　ところが、検出点が表示パネルの中心点に位置する発光画素Ａ０のみの場合、測定される画素間電位差は、１２．５Ｖ（１４Ｖ－１．５Ｖ）と検出され、その結果、削減できる電圧が２．５Ｖ（１２．５Ｖ－必要電圧１０Ｖ）もあると誤検出をしてしまう。
　上記誤検出を防ぐためには、高電位側の電位を検出する発光画素を、図４２の右図に表された発光画素Ａ０～Ａ２の３箇所とし、低電位側の電位を検出する発光画素を、発光画素Ａ０の１箇所とし、これらの合計４箇所に検出点を配置していれば、最小の画素間電位差が解るので誤検出を防ぐことができる。
　また、上述した誤検出のない正確な削減電圧の検出を、従来手法により実施する場合、高電位側の電位と低電位側の電位とを、必ず同じ発光画素で検出するため、発光画素Ａ０～Ａ２のそれぞれについて高電位側の電位と低電位側の電位とを測定する必要があり、合計６点での測定が必要となる。
　これに対し、本発明の実施の形態１０に係る表示装置９００では、高電位側の電位を検出する複数の発光画素のうち一の発光画素と低電位側の電位を検出する発光画素とは別の発光画素であるので、理想的には、４箇所の検出点を設けるだけでよいというメリットを有する。
　よって、高電位側及び低電位側で別々の発光画素の電位をモニタすることにより, 誤検出による必要以上の電源電圧の低減を回避でき、少ない検出点で省電力制御の精度を高めることができる。
　なお、同図には、高電位側の電位測定点として３つの検出点が図示されているが、当該検出点は複数であればよく、電源配線の配線方法、配線抵抗の値に応じて、最適位置及び点数を決定すればよい。
　また、本実施の形態においても、有機ＥＬ表示部９１０におけるモニタ用配線のレイアウトについては、実施の形態１及びその第１～第５の変形例において説明した配線レイアウトが適用される。
　上記配線レイアウトにより、発光画素の電位を検出するためのモニタ用配線を、従来からのマトリクス状の発光画素配置に変更を加えることなく配置することができる。
　よって、モニタ用配線によって画素ピッチが変わらず、モニタ用配線が配置された部分における発光画素の境界部が線欠陥となって視認されないので、表示品質を維持しつつ、消費電力低減効果の高い表示装置を実現できる。
　また、モニタ用配線１９１Ａ～１９３Ａは、隣り合うモニタ用配線どうしの間隔が互いに同一となるよう配置されていることが好ましい。これにより、モニタ用配線の間隔が等しくなるように配置されるので、有機ＥＬ表示部９１０の配線レイアウトに周期性を持たせることができ、製造効率が向上する。
　以上、本発明に係る表示装置について実施に形態に基づき説明したが、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１～１０に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
　例えば、有機ＥＬ表示部内のモニタ用配線が配置されている発光画素の発光輝度の低下を補償してもよい。
　図４３は、映像データの階調に対応する、通常の発光画素の発光輝度及びモニタ用配線を有する発光画素の発光輝度を示すグラフである。なお、通常の発光画素とは、有機ＥＬ表示部の発光画素のうちモニタ用配線が配置されている発光画素以外の発光画素のことである。
　同図から明らかなように、映像データの階調が同じ場合、モニタ用配線を有する発光画素の輝度は、通常の発光画素の輝度よりも低下する。これは、モニタ用配線を設けたことにより、発光画素の保持容量１２６の容量値が減少してしまうからである。よって、有機ＥＬ表示部の全面を均一に同じ輝度で発光させるような映像データが入力されても、実際に有機ＥＬ表示部に表示される画像は、モニタ用配線を有する発光画素の輝度が他の発光画素の輝度より低くなるような画像となる。つまり、線欠陥が発生する。図４４は、線欠陥が発生している画像を模式的に示す図である。
　線欠陥を防止するために、表示装置は、データ線駆動回路１２０から有機ＥＬ表示部に供給する信号電圧を補正してもよい。具体的には、モニタ用配線を有する発光画素の位置は設計時に分かっているので、該当する場所の画素に与える信号電圧を、予め輝度が低下する分だけ高めに設定しておけばよい。これにより、モニタ用配線を設けたことによる線欠陥を防止できる。
　また、信号処理回路は、各色の階調に対応するＶＴＦＴ＋ＶＥＬの必要電圧を示す必要電圧換算テーブルを有するとしたが、必要電圧換算テーブルに代わり駆動トランジスタ１２５の電流－電圧特性と有機ＥＬ素子１２１の電流－電圧特性とを有し、２つの電流－電圧特性を用いてＶＴＦＴ+ＶＥＬを決定してもよい。
　図４５は、駆動トランジスタの電流－電圧特性と有機ＥＬ素子の電流－電圧特性とをあわせて示すグラフである。横軸は、駆動トランジスタのソース電位に対して下がる方向を正方向としている。
　同図には、２つの異なる階調に対応する駆動トランジスタの電流－電圧特性及び有機ＥＬ素子の電流－電圧特性が示され、低い階調に対応する駆動トランジスタの電流－電圧特性がＶｓｉｇ１、高い階調に対応する駆動トランジスタの電流－電圧特性がＶｓｉｇ２で示されている。
　駆動トランジスタのドレイン－ソース電圧の変動に起因する表示不良の影響を無くすためには、駆動トランジスタを飽和領域で動作させることが必要である。一方、有機ＥＬ素子の発光輝度は駆動電流によって決定される。したがって、映像データの階調に対応して有機ＥＬ素子を正確に発光させるためには、駆動トランジスタのソースと有機ＥＬ素子のカソードとの間の電圧から有機ＥＬ素子の駆動電流に対応する有機ＥＬ素子の駆動電圧（ＶＥＬ）を差し引き、差し引いた残りの電圧が駆動トランジスタを飽和領域で動作させることが可能な電圧となっていればよい。また、消費電力を低減するためには、駆動トランジスタの駆動電圧（ＶＴＦＴ）が低いことが望ましい。
　よって、図４５において、駆動トランジスタの線形領域と飽和領域との境界を示す線上で駆動トランジスタの電流－電圧特性と有機ＥＬ素子の電流－電圧特性とが交差する点を通る特性により求められるＶＴＦＴ＋ＶＥＬが、映像データの階調に対応して有機ＥＬ素子を正確に発光し、かつ、消費電力が最も低減できる。
　このように、図４５に示したグラフを用いて、各色の階調に対応するＶＴＦＴ＋ＶＥＬの必要電圧を換算してもよい。
　これにより、消費電力を一層削減することができる。
　また、実施の形態２、４～８及び１０において、信号処理回路は、フレームごとに第１基準電圧Ｖｒｅｆ１を変えずに、複数フレーム（例えば、３フレーム）ごとに第１基準電圧Ｖｒｅｆ１を変えてもよい。
　これにより、第１基準電圧Ｖｒｅｆ１の電位が変動するために可変電圧源１８０で生じる消費電力を低減できる。
　また、信号処理回路は複数フレームにわたって電位差検出回路又は電位比較回路から出力された電位差を測定し、測定した電位差を平均化し、平均化した電位差に応じて可変電圧源を調整してもよい。具体的には、図２１に示すフローチャートにおいて検出点の電位の検出処理（ステップＳ１４）及び電位差の検出処理（ステップＳ１５）を複数フレームにわたって実行し、電圧マージンの決定処理（ステップＳ１６）において、電位差の検出処理（ステップＳ１５）で検出された複数フレームの電位差を平均化し、平均化した電位差に対応して電圧マージンを決定してもよい。
　また、信号処理回路は、有機ＥＬ素子１２１の経年劣化マージンを考慮して、第１基準電圧Ｖｒｅｆ１及び第２基準電圧Ｖｒｅｆ２を決定してもよい。例えば、有機ＥＬ素子１２１の経年劣化マージンをＶａｄとすると、信号処理回路１６０は第１基準電圧Ｖｒｅｆ１の電圧をＶＴＦＴ＋ＶＥＬ＋Ｖｄｒｏｐ＋Ｖａｄとしてもよく、信号処理回路２６０は第２基準電圧Ｖｒｅｆ２の電圧をＶＴＦＴ＋ＶＥＬ＋Ｖａｄとしてもよい。
　また、上記実施の形態においては、スイッチトランジスタ１２４及び駆動トランジスタ１２５をＰ型トランジスタとして記載したが、これらをＮ型トランジスタで構成してもよい。
　また、スイッチトランジスタ１２４及び駆動トランジスタ１２５は、ＴＦＴであるとしたが、その他の電界効果トランジスタであってもよい。
　また、上記実施の形態１～１０に係る表示装置に含まれる処理部は、典型的には集積回路であるＬＳＩとして実現される。なお、上記表示装置に含まれる処理部の一部を、有機ＥＬ表示部と同一の基板上に集積することも可能である。また、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　また、本発明の実施の形態１～１０に係る表示装置に含まれるデータ線駆動回路、書込走査駆動回路、制御回路、ピーク信号検出回路、信号処理回路及び電位差検出回路の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。また、本発明は、上記表示装置が備える各処理部により実現される特徴的なステップを含む表示装置の駆動方法として実現してもよい。
　また、上記説明では、実施の形態１～１０に係る表示装置がアクティブマトリクス型の有機ＥＬ表示装置である場合を例に述べたが、本発明を、アクティブマトリクス型以外の有機ＥＬ表示装置に適用してもよいし、電流駆動型の発光素子を用いた有機ＥＬ表示装置以外の表示装置、例えば液晶表示装置に適用してもよい。
　また、例えば、本発明に係る表示装置は、図４６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
　本発明は、とりわけアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
　１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１９０、１９０Ａ、１９０Ｂ、１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９３、１９３Ａ、２９０、３９１、３９２、３９３、３９４、３９５　　モニタ用配線
　５０、１００、２００、３００Ａ、３００Ｂ、４００、５００、６００、７００、８００、９００　　表示装置
　１１０、３１０、５１０、６１０、９１０　　有機ＥＬ表示部
　１１１、１１１Ｍ、１１１Ｍ１、１１１Ｍ２、１１１Ｍ３、１１１ＭＡ、１１１ＭＢ　　発光画素
　１１２　　第１電源配線
　１１３　　第２電源配線
　１２０　　データ線駆動回路
　１２１　　有機ＥＬ素子
　１２２　　データ線
　１２３　　走査線
　１２４　　スイッチトランジスタ
　１２５　　駆動トランジスタ
　１２６　　保持容量
　１３０　　書込走査駆動回路
　１４０　　制御回路
　１５０　　ピーク信号検出回路
　１６０、１６５、２６０　　信号処理回路
　１７０　　電位差検出回路
　１７０Ａ　　高電位側電位差検出回路
　１７０Ｂ　　低電位側電位差検出回路
　１７１　　画素間電位差算出回路
　１７５　　電圧マージン設定部
　１７５Ａ　　高電位側電圧マージン設定部
　１７５Ｂ　　低電位側電圧マージン設定部
　１８０、２８０　　可変電圧源
　１８０Ａ　　高電位側可変電圧源
　１８０Ｂ　　低電位側可変電圧源
　１８１、２８１　　比較回路
　１８２　　ＰＷＭ回路
　１８３　　ドライブ回路
　１８４　　出力端子
　１８５　　出力検出部
　１８６　　誤差増幅器
　３７０、３７０Ａ、３７０Ｂ、４７０　　電位比較回路
　Ｍ１、Ｍ２、Ｍ３　　検出点
　Ｒ１ｈ、Ｒ１ｖ　　第１電源配線抵抗
　Ｒ２ｈ、Ｒ２ｖ　　第２電源配線抵抗

Claims (15)

  1. 　高電位側及び低電位側の出力電位の少なくとも一方を出力する電源供給部と、
    　複数の発光画素がマトリクス状に配置され、前記電源供給部から電源供給を受ける表示部と、
    　前記表示部内における少なくとも一つの発光画素に一端が接続され、マトリクス状に配置された前記複数の発光画素の行方向または列方向に沿って配置された、前記発光画素に印加される高電位側の電位または低電位側の電位を伝達するための検出線と、
    　前記検出線の他端に接続され、前記高電位側の電位と基準電位との電位差、前記低電位側の電位と基準電位との電位差、及び、前記高電位側の電位と前記低電位側の電位との電位差のうち、いずれかが所定の電位差となるように、前記電源供給部から出力される高電位側及び前記低電位側の出力電位の少なくとも一方を調整する電圧調整部とを備える、
    　表示装置。
  2. 　前記表示装置は、複数の前記検出線を備え、
    　前記複数の検出線は、３以上の前記発光画素に印加される高電位側の電位をそれぞれ伝達するための３本以上の高電位検出線、及び、３以上の前記発光画素に印加される低電位側の電位をそれぞれ伝達するための３本以上の低電位検出線の少なくとも一方を含み、
    　前記高電位検出線及び前記低電位検出線の少なくとも一方は、隣り合う検出線どうしの間隔が互いに同一となるよう配置されている、
    　請求項１に記載の表示装置。
  3. 　前記複数の発光画素は、それぞれ、
    　ソース電極及びドレイン電極を有する駆動素子と、
    　第１の電極及び第２の電極を有する発光素子とを備え、
    　前記第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、前記ソース電極及びドレイン電極の他方と前記第２の電極との一方に前記高電位側の電位が印加され、前記ソース電極及びドレイン電極の他方と前記第２の電極との他方に前記低電位側の電位が印加される、
    　請求項１に記載の表示装置。
  4. 　前記行方向及び列方向の少なくとも一つの方向において相互に隣接する発光画素の有する前記駆動素子の前記ソース電極及びドレイン電極の他方どうしを電気的に接続する第１の電源線と、前記行方向及び列方向において相互に隣接する発光画素の有する前記発光素子の前記第２の電極どうしを電気的に接続する第２の電源線とを具備し、
    　前記複数の発光画素は、前記第１の電源線及び前記第２の電源線を介して前記電源供給部からの電源供給を受ける、
    　請求項３に記載の表示装置。
  5. 　前記検出線は、前記第１の電源線と同一の層に形成されている、
    　請求項４に記載の表示装置。
  6. 　さらに、前記検出線と同一の層に形成され、前記行方向及び列方向の少なくとも一つの方向に沿って配置された、前記発光画素を制御するための制御線を複数備え、
    　前記検出線と当該検出線に隣り合う前記制御線との間隔は、隣り合う前記制御線どうしの間隔と同一となるように配置されている、
    　請求項５に記載の表示装置。
  7. 　前記検出線は、前記制御線と同一の工程によって形成されたものである、
    　請求項６に記載の表示装置。
  8. 　前記第１の電源線が形成された層と前記第２の電源線が形成された層との間には、絶縁層が形成されており、
    　前記検出線の一端は、前記絶縁層に形成されたコンタクト部を介して前記第２の電極と接続されている、
    　請求項５に記載の表示装置。
  9. 　さらに、前記第２の電源線に電気的に接続され、前記行方向または列方向に沿って配置された補助電極線を複数備え、
    　前記検出線は、前記補助電極線と同一の層に形成され、前記検出線と前記第１の電源線との間には絶縁層が形成されている、
    　請求項４に記載の表示装置。
  10. 　前記検出線は、前記第１の電極と同一の層に形成されている、
    　請求項９に記載の表示装置。
  11. 　前記検出線と当該検出線に隣り合う前記補助電極線との間隔は、隣り合う前記補助電極線どうしの間隔と同一となるように配置されている、
    　請求項１０に記載の表示装置。
  12. 　前記検出線は、前記補助電極線と同一の工程によって形成されたものである、
    　請求項１１に記載の表示装置。
  13. 　前記検出線は、前記表示部内における少なくとも一つの発光画素と、前記表示部の周縁部に配置された給電部との距離が最短となるように配置されている、
    　請求項４に記載の表示装置。
  14. 　前記検出線は、前記発光素子、前記第１の電源線及び前記第２の電源線が形成された層と異なる所定の層に形成されており、当該所定の層において、前記検出線の配線面積は、検出線以外の電気配線の配線面積よりも大きい、
    　請求項４に記載の表示装置。
  15. 　前記発光素子は、有機ＥＬ素子である、
    　請求項３に記載の表示装置。
PCT/JP2011/003979 2011-07-12 2011-07-12 表示装置 WO2013008271A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020127033476A KR101836543B1 (ko) 2011-07-12 2011-07-12 표시 장치
EP11869299.5A EP2733691B1 (en) 2011-07-12 2011-07-12 Display device
JP2012544777A JP5738888B2 (ja) 2011-07-12 2011-07-12 表示装置
CN201180032663.6A CN103038809B (zh) 2011-07-12 2011-07-12 显示装置
PCT/JP2011/003979 WO2013008271A1 (ja) 2011-07-12 2011-07-12 表示装置
US13/768,334 US9105231B2 (en) 2011-07-12 2013-02-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003979 WO2013008271A1 (ja) 2011-07-12 2011-07-12 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/768,334 Continuation US9105231B2 (en) 2011-07-12 2013-02-15 Display device

Publications (1)

Publication Number Publication Date
WO2013008271A1 true WO2013008271A1 (ja) 2013-01-17

Family

ID=47505595

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003979 WO2013008271A1 (ja) 2011-07-12 2011-07-12 表示装置

Country Status (6)

Country Link
US (1) US9105231B2 (ja)
EP (1) EP2733691B1 (ja)
JP (1) JP5738888B2 (ja)
KR (1) KR101836543B1 (ja)
CN (1) CN103038809B (ja)
WO (1) WO2013008271A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9185751B2 (en) 2011-06-16 2015-11-10 Joled Inc. Display device
JP2019075304A (ja) * 2017-10-17 2019-05-16 株式会社Ｊｏｌｅｄ 表示パネル及び表示装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793141B2 (ja) * 2010-07-02 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置およびその駆動方法
WO2013051236A1 (ja) 2011-10-05 2013-04-11 パナソニック株式会社 表示装置
KR102074719B1 (ko) * 2013-10-08 2020-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102171466B1 (ko) * 2014-06-27 2020-11-02 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동방법
KR102370379B1 (ko) * 2014-08-13 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102231774B1 (ko) 2014-09-24 2021-03-25 삼성디스플레이 주식회사 전원 전압의 변동을 보상하는 표시 장치
KR20170009477A (ko) * 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 구동신호 제어회로 및 구동장치
JP6568755B2 (ja) * 2015-09-11 2019-08-28 株式会社ジャパンディスプレイ 表示装置
KR102456607B1 (ko) * 2015-12-11 2022-10-21 삼성디스플레이 주식회사 영상 표시 방법 및 영상 표시 장치
US10043855B1 (en) * 2017-05-31 2018-08-07 National Technology & Engineering Solutions Of Sandia, Llc Compensating for parasitic voltage drops in circuit arrays
US20190088231A1 (en) * 2017-09-15 2019-03-21 HKC Corporation Limited Display apparatus and driving method thereof
US20190088201A1 (en) * 2017-09-15 2019-03-21 HKC Corporation Limited Display apparatus and driving method thereof
KR102379191B1 (ko) * 2017-09-25 2022-03-25 엘지디스플레이 주식회사 유기발광표시장치 및 이의 구동방법
KR102365205B1 (ko) * 2017-10-18 2022-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 감마 기준 전압 설정 방법
CN108648690B (zh) * 2018-04-26 2020-04-17 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN111370432A (zh) * 2018-12-26 2020-07-03 松下知识产权经营株式会社 摄像装置
CN110136671B (zh) * 2019-05-27 2024-03-12 深圳市雪貂科技有限公司 车载lvds接口lcd自适应应用装置
JP2021076828A (ja) * 2019-11-12 2021-05-20 株式会社Ｊｏｌｅｄ 制御方法および制御装置
CN111028754A (zh) 2019-12-06 2020-04-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN113823219B (zh) * 2020-06-19 2022-06-24 北京小米移动软件有限公司 改善显示屏的显示效果的方法、装置、终端设备及介质
KR20220060045A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
JP2022149555A (ja) * 2021-03-25 2022-10-07 セイコーエプソン株式会社 光学モジュールおよび画像表示装置
KR20230033142A (ko) * 2021-08-30 2023-03-08 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040871A1 (fr) * 1997-03-12 1998-09-17 Seiko Epson Corporation Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant
JP2006065148A (ja) 2004-08-30 2006-03-09 Sony Corp 表示装置及びその駆動方法
JP2006251602A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 駆動回路、電気光学装置、及び電子機器
JP2008268914A (ja) * 2007-04-24 2008-11-06 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305283B2 (ja) 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP3995504B2 (ja) 2002-03-22 2007-10-24 三洋電機株式会社 有機ｅｌディスプレイ装置
JP3687648B2 (ja) 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路
JP2004246250A (ja) 2003-02-17 2004-09-02 Toshiba Corp 画像表示装置
KR100832613B1 (ko) 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
US8194006B2 (en) * 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US7570242B2 (en) 2004-10-08 2009-08-04 Samsung Mobile Display Co., Ltd. Data driving apparatus in a current driving type display device
JP2006220851A (ja) * 2005-02-09 2006-08-24 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
CN101273398B (zh) 2005-09-27 2011-06-01 卡西欧计算机株式会社 显示装置及显示装置的驱动方法
JP2007121430A (ja) 2005-10-25 2007-05-17 Hitachi Displays Ltd 平板型画像表示装置
US8421718B2 (en) 2007-05-21 2013-04-16 Lg Display Co., Ltd. Organic light emitting device
JP2008299019A (ja) 2007-05-30 2008-12-11 Sony Corp カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法
KR100896046B1 (ko) * 2007-07-24 2009-05-11 엘지전자 주식회사 유기전계발광표시장치
GB2453373A (en) 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Voltage controlled display driver for an electroluminescent display
KR101361981B1 (ko) * 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
JP2009294376A (ja) 2008-06-04 2009-12-17 Hitachi Displays Ltd 画像表示装置
JP5010030B2 (ja) 2008-07-04 2012-08-29 パナソニック株式会社 表示装置及びその制御方法
KR101517207B1 (ko) 2008-11-06 2015-05-04 페어차일드코리아반도체 주식회사 제어 장치 및 이를 이용하는 ｌｅｄ 발광 장치
JP2010199501A (ja) 2009-02-27 2010-09-09 Mitsubishi Electric Corp Ｌｅｄ装置と、そのｌｅｄ装置を用いた映像装置
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
TWI416467B (zh) 2009-09-08 2013-11-21 Au Optronics Corp 主動式矩陣有機發光二極體顯示器及其像素電路與資料電流寫入方法
JP5146521B2 (ja) * 2009-12-28 2013-02-20 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
CN102203845B (zh) 2010-01-13 2015-11-25 株式会社日本有机雷特显示器 显示装置以及其驱动方法
US8767812B2 (en) 2010-04-15 2014-07-01 Ikanos Communications, Inc. Systems and methods for frequency domain realization of non-integer fractionally spaced time domain equalization
CN102971779B (zh) 2011-06-16 2016-01-27 株式会社日本有机雷特显示器 显示装置
WO2012172607A1 (ja) 2011-06-16 2012-12-20 パナソニック株式会社 表示装置
WO2012176241A1 (ja) 2011-06-23 2012-12-27 パナソニック株式会社 表示装置及びその駆動方法
KR101836536B1 (ko) 2011-07-12 2018-03-08 가부시키가이샤 제이올레드 표시 장치 및 표시 장치의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040871A1 (fr) * 1997-03-12 1998-09-17 Seiko Epson Corporation Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant
JP2006065148A (ja) 2004-08-30 2006-03-09 Sony Corp 表示装置及びその駆動方法
JP2006251602A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 駆動回路、電気光学装置、及び電子機器
JP2008268914A (ja) * 2007-04-24 2008-11-06 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2733691A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9185751B2 (en) 2011-06-16 2015-11-10 Joled Inc. Display device
JP2019075304A (ja) * 2017-10-17 2019-05-16 株式会社Ｊｏｌｅｄ 表示パネル及び表示装置

Also Published As

Publication number Publication date
JPWO2013008271A1 (ja) 2015-02-23
EP2733691A4 (en) 2014-11-26
KR20140045257A (ko) 2014-04-16
EP2733691B1 (en) 2017-09-20
EP2733691A1 (en) 2014-05-21
KR101836543B1 (ko) 2018-03-08
US9105231B2 (en) 2015-08-11
US20130162622A1 (en) 2013-06-27
CN103038809A (zh) 2013-04-10
CN103038809B (zh) 2016-01-06
JP5738888B2 (ja) 2015-06-24

Similar Documents

Publication Publication Date Title
JP5738888B2 (ja) 表示装置
JP5485155B2 (ja) 表示装置及びその駆動方法
JP5770712B2 (ja) 表示装置
JP5753183B2 (ja) 表示装置
US8941638B2 (en) Display device
JP5807007B2 (ja) 表示装置
JP5752113B2 (ja) 表示装置及びその駆動方法
JP5770726B2 (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180032663.6

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2012544777

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20127033476

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2011869299

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011869299

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11869299

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE