JP2021076828A - 制御方法および制御装置 - Google Patents

Abstract

【課題】フレーム期間が変動してもフリッカ現象を抑制することができる制御方法等を提供する。
【解決手段】同一の画像が表示され続ける期間であるフレーム期間の発光期間と消光期間とを制御する制御方法であって、フレーム期間の開始を示す信号を検出した場合、当該信号を検出した時点から所定時間後に、当該フレーム期間として、当該フレーム期間を構成するｎ（ｎは２以上の整数）個のサブフレーム期間を最初のサブフレーム期間から順次開始する。ｎ個のサブフレーム期間のすべては、予め定められた同一の長さの期間となるように制御され、かつ、ｎ個のサブフレーム期間のおける発光期間及び消光期間の割合であるデューティ比は予め定められた同一の比となるように制御される。
【選択図】図９

Description

本開示は、制御方法および制御装置に関し、特にディスプレイの表示輝度を制御する制御方法および制御装置に関する。

例えば液晶及び有機ＥＬなどを用いたディスプレイでは、リフレッシュレートを低くするとフリッカ（ちらつき）が視認できるようになる一方で、リフレッシュレートを７２Ｈｚ程度にまで上げるとフリッカをほとんど視認できなくなることが知られている。

また、有機ＥＬを用いたディスプレイでは、画素情報を更新するためには一旦表示を消して画素をリセットすることが必要となるので、非発光期間が生じる。この非発光期間は、１フレーム期間に対して一定の期間を占有する。１フレーム期間は、同一の画面（画像）が表示され続ける期間である。発光期間と非発光期間の比率を変えることで輝度を調節することもできるが、有機ＥＬを用いたディスプレイでは、例えば６０Ｈｚのリフレッシュレートで映像表示を行ったとしても、１フレーム期間における発光期間と非発光期間との比率（デューティ比）によってはフリッカが視認される場合もある。

そこで、例えば特許文献１では、輝度情報に対応して設定されるデューティ比に応じて１フレーム期間を構成するサブフレーム数を変化させ、サブフレーム内のデューティ比を１フレーム期間のデューティ比と同じにする技術が開示されている。これにより、輝度調整等により発光期間を変化させた場合においても、表示画面に発生するフリッカを抑制することができる。

特開２００６−３０５１６号公報

ところで、近年、パーソナルコンピュータおよびモバイルデバイスなどのディスプレイにおける映像描画は、ＧＰＵ（Graphics Processing Unit）と呼ばれる映像処理装置によって行われつつある。そして、ディスプレイの表示速度は、ＧＰＵの性能により決定されるようになりつつある。換言すると、近年では、ＧＰＵが処理する内容次第でフレーム期間（フレームレート）が変動するようになっている。

しかしながら、特許文献１に開示される従来技術は、フレーム期間が一定であることを前提とした技術であるとの問題がある。

より具体的には、特許文献１に開示される従来技術では、予め想定される表示画面の垂直ライン数と輝度情報とに基づいて、フレーム期間に対するデューティを設定し、設定したデューティ比に応じて１フレーム期間を構成するサブフレーム数を決定する。しかしながら、フレーム期間が変動する場合、例えばフレーム期間が長い（フレームレートが小さい）ときには、サブフレーム期間も長くなり、発光期間及び消光期間も長くなってしまう。これにより、人間の目は、発光と非発光（消光）との切り替わりすなわち点滅を認識し易くなるので、フリッカが視認されてしまうという問題がある。

本開示は、上述の事情を鑑みてなされたもので、フレーム期間が変動してもフリッカ現象を抑制することができる制御方法および制御装置を提供することを目的とする。

上記目的を達成するために、本開示の一態様に係る制御方法は、同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するが、正確なフレーム期間が予めわからない場合の制御方法であって、入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレームでフレーム期間を再構成するように前記サブフレームの個数を変更し、画像を表示する。

これにより、フレーム期間が大きく変動しても、画像を表示する表示パネルにおいてフリッカが視認されないようにすることができる。つまり、フレーム期間が変動してもフリッカ現象を抑制することができる。

また、同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するが、正確なフレーム期間が予めわからない場合の制御方法であって、入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレームでフレーム期間を再構成するように前記サブフレームの個数を変更するが、最終のサブフレーム実行後の追加サブフレーム期間において次のフレーム期間の開始を示す信号を検出した場合に、検出タイミングが１サブフレーム期間に対して、開始から一定の閾値以下の時間での検出であった場合に、途中で前記追加サブフレーム期間を打ち切り、次のフレーム期間を開始してもよい。

このように、追加されたサブフレーム期間の開始時点から閾値以下の時間内で垂直同期信号などの信号を検出した場合、追加されたそのサブフレーム期間を途中で終了し、次のフレーム期間を構成する最初のサブフレーム期間を開始する。これにより、１フレーム期間が伸長するが、伸長幅が小さい場合には輝度変化が十分に小さくなる。これにより、フレーム期間が変動してもフリッカ現象を抑制することができる。

ここで、前記ｎ個の各サブフレーム期間は、予め定められた略同一の長さとなる期間で構成されるように制御してもよい。

また、フレーム期間の開始を示す信号をサブフレーム期間中に検出した場合、当該信号を検出した時点から所定時間後に、前記フレーム期間として、前記フレーム期間を構成するｎ（ｎは２以上の整数）個のサブフレーム期間を最初のサブフレーム期間から順次実行していくとしてもよい。

また、前記所定時間は、前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出した場合の、前記最後のサブフレーム期間のフレーム開始信号の検出時間からサブフレーム期間終了までの期間としてもよい。

また、前記フレーム期間の開始検出信号は、垂直同期信号またはフレーム先頭の映像期間信号であってもよい。

これにより、１フレーム期間を、垂直同期信号またはフレーム先頭の映像期間の検出を起点として定めることができる。

また、前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出しない場合、前記フレーム期間が前記サブフレーム期間の整数倍ではないと判断し、前記最後のサブフレーム期間の終了時に１個のサブフレーム期間をさらに開始してもよい。

また、前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出しない場合、前記フレーム期間がまだ終了していないものと判断し、前記最後のサブフレーム期間の終了後に更に１サブフレーム期間を開始してもよい。

また、前記１サブフレーム期間は、次のフレーム期間の開始を検出しない場合に、繰り返し実行してもよい。

このように、フレーム期間が予め定められたサブフレーム期間の整数倍でなくても、複数のサブフレーム期間を用いて発光期間及び消光期間を一定の間隔で繰り返すことができ、フリッカが視認されないようにすることができる。つまり、フレーム期間が変動してもフリッカ現象を抑制することができる。

また、前記フレーム期間は、ＧＰＵの処理時間に応じて描画開始タイミングを可変とする規格に対応して、入力映像信号に合わせてフレーム期間を構成するサブフレーム個数を動的に変動してもよい。

これにより、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ規格のようなフレーム期間が可変となる場合における映像同期信号の仕様について規定されるものや、ＧＰＵベンダが認証規格として規定するＧ−ＳＹＮＣ及びＦｒｅｅＳｙｎｃに対応し、大きな同期変動にも追従しながらフリッカの発生を抑制することができる。

また、前記ｎ個のサブフレーム期間は、発光期間と消光期間を有してもよい。

また、前記発光期間及び前記消光期間の割合であるデューティ比は、予め定められた略同一の比となるように制御されてもよい。

また、さらに、画像が表示される表示パネルが有する発光特性に応じて、前記フレーム期間を構成する前記ｎ個のサブフレーム期間のそれぞれのデューティ比を調整してもよい。

これにより、複数のサブフレーム期間のそれぞれのデューティ比を調整することにより、表示パネル特有の発光特性により、１フレーム期間を構成する複数のサブフレーム期間のそれぞれでの平均輝度が目標とする輝度から外れることを抑制することができる。よって、表示パネル特有の発光特性の影響を抑制しつつ、フリッカ現象を抑制することができる。

また、前記ｎ個のサブフレーム期間のそれぞれのデューティ比を調整する場合、前記ｎ個のサブフレーム期間のうちの最初のサブフレーム期間における消光期間の後に続く発光期間が、前記略同一の比で定まる長さよりも短くなるように、前記デューティ比を調整してもよい。

これにより、表示パネル特有の発光特性により発生するオーバシュートの影響を抑制することができる。よって、表示パネル特有の発光特性の影響を抑制しつつ、フリッカ現象を抑制することができる。

また、前記ｎ個のサブフレーム期間の最初のサブフレーム期間における消光期間は、前記画像を表示する表示パネルが有し、行列状に配置された複数の画素回路を初期化するための初期化期間を含んでもよい。

このように、フレーム期間の最初に配置された消光期間に、複数の画素回路を初期化するための初期化期間を含めることにより、当該フレーム期間における映像表示を適切に行うことができる。

また、前記画像を表示する表示パネルを構成する画素は、有機ＥＬ素子を含む電流駆動で発光する発光素子からなってもよい。

これにより、ＧＰＵの処理能力等によりフレーム期間が大きく変動しても、ＯＬＥＤを用いた表示パネルにおいてフリッカが視認されないようにすることができる。つまり、フレーム期間が変動しても、ＯＬＥＤを用いた表示パネルのフリッカ現象を抑制することができる。

また、前記画像を表示する表示パネルを構成する画素は、液晶素子からなり、前記発光期間は、バックライトスキャンにおけるバックライトが点灯される期間であり、前記消光期間は、前記バックライトが消灯される期間であってもよい。

これにより、バックライトスキャンのフレーム期間が大きく変動しても、液晶を用いた表示パネルにおいてフリッカが視認されないようにすることができる。つまり、バックライトスキャンのフレーム期間が変動しても、液晶を用いた表示パネルのフリッカ現象を抑制することができる。

また、上記目的を達成するために、本開示の一態様に係る制御装置は、同一画像が表示され続ける期間であるフレーム期間の発光期間と消光期間とを制御する制御装置であって、フレーム期間の開始を示す信号を検出した場合、前記信号を検出した時点から所定時間後に、前記フレーム期間として、前記フレーム期間を構成する複数のサブフレーム期間を最初のサブフレーム期間から順次開始するデューティ制御部とを備え、前記デューティ制御部は、前記複数のサブフレーム期間のすべてが、予め定められた略同一の長さの期間になるように制御し、かつ、前記複数のサブフレーム期間における発光期間及び消光期間の割合であるデューティ比が予め定められた略同一の比となるように制御する。

これにより、フレーム期間における消光期間を複数のサブフレーム期間を用いて分散させる、すなわち、複数のサブフレーム期間を用いて発光期間及び消光期間を一定の間隔で繰り返すことができる。よって、フレーム期間が大きく変動しても、画像を表示する表示パネルにおいてフリッカが視認されないようにすることができる。つまり、フレーム期間が変動してもフリッカ現象を抑制することができる。

本開示に係る制御方法および制御装置によれば、フレーム期間が変動してもフリッカ現象を抑制することができる。

実施の形態に係る表示装置の構成例を示す概略図である。 実施の形態に係る画素回路の構成を模式的に示す回路図である。 図２に示す画素回路の初期化動作を示すタイミングチャートである。 図２に示す画素回路の消光動作を示すタイミングチャートである。 実施の形態に係る表示装置に備えられる制御装置の構成を示すブロック図である。 実施の形態に係るデューティ制御部が行うデューティ制御の概要を示す図である。 実施の形態に係るデューティ制御部の詳細構成を示すブロック図である。 実施の形態に係る制御装置のフレーム期間の発光期間と消光期間とを制御する動作の概要を示すフローチャートである。 図７に示すステップＳ２の詳細動作を示すフローチャートである。 図７に示すステップＳ３の詳細動作を示すフローチャートである。 実施の形態に係る制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係る垂直同期信号の検出を基準として１フレーム期間が開始される場合を示す図である。 実施の形態に係る映像期間信号の検出を基準として１フレーム期間が開始される場合を示す図である。 実施の形態に係るフレーム期間が変動する場合に構成されるサブフレーム期間の個数を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 実施の形態の実施例２に係るデューティ制御部が行うデューティ制御の概要を示す図である。 実施の形態の実施例２に係るデューティ制御部が行うデューティ制御の具体例を示す図である。 比較例に係る表示装置の構成例を示す概略図である。 図２１Ａに示す同期制御部がゲート駆動回路に出力するゲート波形を示す図である。 比較例に係る制御装置がフレーム期間の変動に関係なく消光期間を一定にした場合におけるフレーム期間ごとの発光期間と消光期間とを示す図である。 比較例に係る制御装置がフレーム期間の変動に応じて消光期間を変更してデューティ比を一定にする場合におけるフレーム期間ごとの発光期間と消光期間とを示す図である。 実施の形態の変形例１に係る画素回路の構成の一例を模式的に示す回路図である。 実施の形態の変形例１に係る画素回路の構成の別の一例を模式的に示す回路図である。 実施の形態の変形例２に係る画素回路の構成の一例を模式的に示す回路図である。 実施の形態の変形例２に係るバックライトスキャンのフレーム期間のタイミングチャートの一例である。 その他の実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。 フレーム期間が１４４Ｈｚである場合に構成される複数のサブフレーム期間におけるデューティ波形の一例を示す図である。 図２７Ａに示されるデューティ波形に対する実際の発光波形の一例を示す図である。 図２７Ｂに示される１フレーム期間における実際の発光波形から消光期間を除いたときの実際の発光波形とその平均輝度とを示す図である。 その他の実施の形態に係る複数のサブフレーム期間のそれぞれのデューティ比を調整する方法を説明するための図である。

以下、本開示の実施の形態について、図面を参照しながら説明する。以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態）
まず、本開示の制御装置が含まれる表示装置の構成について説明する。本実施の形態では、表示装置に有機エレクトロルミネッセンス（Electro Luminescence:ＥＬ）素子を用いた場合を例に挙げて説明する。

［１．表示装置の構成］
図１は、本実施の形態に係る表示装置１の構成例を示す概略図である。表示装置１は、図１に示すように、表示パネル１０と、制御装置２０とで構成されている。表示装置１は、例えば有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。

［２．表示パネルの構成］
表示パネル１０は、図１に示すように、複数の画素回路３０を有する表示部１２を備え、また、表示部１２の周辺回路として、ゲート駆動回路１４と、ソース駆動回路１６とを備える。なお、表示部１２と、ゲート駆動回路１４と、ソース駆動回路１６と、走査線４０と、信号線４２とは、例えば、ガラスまたはアクリル等の樹脂により形成されているパネル基板（不図示）に実装されている。

表示部１２は、外部から表示装置１に入力された映像信号に基づいて映像を表示する。表示部１２は、図１に示すように、行列状に配置された複数の画素回路３０を備え、行状の走査線４０と、列状の信号線４２とが配線されている。表示部１２では、初期化動作、書き込み動作、および発光動作を複数の画素回路３０の行順次に実行される。

複数の画素回路３０は、表示パネル１０に有され、行列状に配置される。より具体的には、複数の画素回路３０のそれぞれは、走査線４０と信号線４２とが交差する位置に配置される。詳細は後述する。

走査線４０は、複数の画素回路３０の行ごとに配されている。走査線４０の一端は、画素回路３０に接続され、走査線４０の他端は、ゲート駆動回路１４に接続されている。

信号線４２は、複数の画素回路３０の列ごとに配されている。信号線４２の一端は、画素回路３０に接続され、信号線４２の他端は、ソース駆動回路１６に接続されている。

ゲート駆動回路１４は、走査線駆動回路とも呼ばれ、例えばシフトレジスタ等によって構成される。ゲート駆動回路１４は、走査線４０に接続されており、走査線４０にゲート制御信号を出力することで、画素回路３０が有する各トランジスタのオンおよびオフを制御する。本実施の形態では、ゲート駆動回路１４は、画素回路３０が有する各トランジスタのオンおよびオフを制御するゲート制御信号として、例えば制御信号ＷＳ、制御信号ＲＥＦ、制御信号ＩＮＩおよび消光信号ＥＮを、画素回路３０が有する各トランジスタのゲートに出力する。

ソース駆動回路１６は、信号線駆動回路とも呼ばれる。ソース駆動回路１６は、信号線４２に接続されており、制御装置２０からフレーム単位で供給される映像信号を、信号線４２に出力することで、当該映像信号を各画素回路３０に供給する。ソース駆動回路１６は、信号線４２を通して、画素回路３０の各々に対して映像信号に基づく輝度情報を電流値または電圧値の形で書き込む。なお、ソース駆動回路１６に入力される映像信号は、例えば、ＲＧＢ三原色の色毎のデジタルシリアルデータ（映像信号Ｒ、Ｇ、Ｂ）である。ソース駆動回路１６に入力された映像信号Ｒ、Ｇ、Ｂは、ソース駆動回路１６の内部で行単位のパラレルデータに変換される。さらに、行単位のパラレルデータは、ソース駆動回路１６の内部で行単位のアナログデータに変換され、映像信号として信号線４２に出力される。

［３．画素回路の構成］
複数の画素回路３０は、例えばＮ行Ｍ列に配置されている。Ｎ、Ｍは、表示画面のサイズおよび解像度により異なる。例えば、ＨＤ（High Definition）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路３０が隣接する場合、Ｎは少なくとも１０８０行であり、Ｍは少なくとも１９２０×３列である。本実施の形態では、各画素回路３０は、有機ＥＬ素子を発光素子として有する。

図２は、本実施の形態に係る画素回路３０の構成を模式的に示す回路図である。

画素回路３０は、図２に示すように、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３４、３６および３７と、画素容量３８とを備える。なお、図２において、画素容量３８はＣｓとも表記されている。

発光素子３２は、カソードが電源Ｖｃａｔｈ（負電源線）に接続されており、アノードが駆動トランジスタ３３のソースに接続されている。発光素子３２は、駆動トランジスタ３３から供給される、映像信号の信号電圧に対応した電流が流れることにより、当該信号電圧に応じた輝度で発光する。発光素子３２は、例えばＯＬＥＤ（Organic Light Emitting Diode）などの有機ＥＬ素子である。なお、発光素子３２は、有機ＥＬ素子に限らず、無機ＥＬ素子またはＱＬＥＤなどの自発光素子でもよいし、電流駆動で制御する素子であれば自発光素子でなくてもよい。

駆動トランジスタ３３は、ゲートが画素容量３８の一方の電極等に接続され、ドレインがスイッチトランジスタ３４のソースに接続され、ソースが発光素子３２のアノードに接続されている。図２では、さらにソースが画素容量３８の他方の電極等に接続されている。駆動トランジスタ３３は、ゲート−ソース間に印加された信号電圧から、当該信号電圧に対応した電流（ドレイン−ソース間の電流と称する。）に変換する。そして、駆動トランジスタ３３は、オン状態となることで、ドレイン−ソース間の電流を発光素子３２に供給することで発光素子３２を発光させる。駆動トランジスタ３３は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

スイッチトランジスタ３４は、ゲートが走査線４０に接続され、ソース及びドレインの一方が電源Ｖｃｃに接続され、ソース及びドレインの他方が駆動トランジスタ３３のドレインに接続されている。スイッチトランジスタ３４は、走査線４０から供給される消光信号ＥＮに応じてオン状態またはオフ状態となる。スイッチトランジスタ３４は、オン状態となることで駆動トランジスタ３３を電源Ｖｃｃに接続し、駆動トランジスタ３３のドレイン−ソース間の電流を発光素子３２に供給させる。スイッチトランジスタ３４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

選択トランジスタ３５は、ゲートが走査線４０に接続され、ソース及びドレインの一方が信号線４２に接続され、ソース及びドレインの他方が画素容量３８の一方の電極に接続されている。選択トランジスタ３５は、走査線４０から供給される制御信号ＷＳに応じてオン状態またはオフ状態となる。選択トランジスタ３５は、オン状態となることで、信号線４２から供給される映像信号の信号電圧を画素容量３８の電極に印加し、当該信号電圧に応じた電荷を画素容量３８に蓄積させる。選択トランジスタ３５は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

スイッチトランジスタ３６は、ゲートが走査線４０に接続され、ソース及びドレインの一方が電源Ｖｒｅｆに接続され、ソース及びドレインの他方が画素容量３８の一方の電極等に接続されている。スイッチトランジスタ３６は、走査線４０から供給される制御信号ＲＥＦに応じてオン状態またはオフ状態となる。スイッチトランジスタ３６は、オン状態となることで、画素容量３８の電極を電源Ｖｒｅｆの電圧（基準電圧）に設定する。スイッチトランジスタ３６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

スイッチトランジスタ３７は、ゲートが走査線４０に接続され、ソース及びドレインの一方がスイッチトランジスタ３４のソースおよび駆動トランジスタのドレインに接続され、ソース及びドレインの他方が電源Ｖｉｎｉに接続されている。スイッチトランジスタ３７は、走査線４０から供給される制御信号ＩＮＩに応じてオン状態またはオフ状態となる。スイッチトランジスタ３７は、駆動トランジスタ３３がオン状態であり、スイッチトランジスタ３４がオン状態にあって電源Ｖｃｃとの接続が遮断されている中で、オン状態となることで、発光素子３２のアノードを電源Ｖｉｎｉの電圧（基準電圧）に設定する。スイッチトランジスタ３７は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

画素容量３８は、一方の電極が、駆動トランジスタ３３のゲート及び選択トランジスタ３５のソース及びスイッチトランジスタ３６のソースに接続され、他方の電極が駆動トランジスタ３３のソースに接続されたコンデンサである。画素容量３８は、信号線４２から供給された信号電圧に対応した電荷を蓄積する。画素容量３８は、例えば、選択トランジスタ３５及びスイッチトランジスタ３６がオフ状態となった後に、駆動トランジスタ３３のゲート−ソース電極間の電圧を安定的に保持する。このように、画素容量３８は、選択トランジスタ３５及びスイッチトランジスタ３６がオフ状態のときに、蓄積された電荷による信号電位に応じて、駆動トランジスタ３３のゲート・ソース間に電圧を印加する。

ＥＬ容量３９は、ＥＬ素子に内在する寄生容量であり、この容量がチャージされて電極間の電圧が上昇した後に、ＥＬ素子側に電流が流れだし、ＥＬ素子が発光を開始する。

なお、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６およびスイッチトランジスタ３７の各トランジスタの導電型は、上述したものに限られず、ｎ型とｐ型のＴＦＴを適宜混在させてもよい。また、各トランジスタは、ポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴ等で構成されていてもよい。

次に、画素回路３０の動作について説明する。

図３Ａは、図２に示す画素回路３０の初期化動作を示すタイミングチャートである。

画素回路３０の初期化とは、信号電圧に対応した電荷を画素容量３８に蓄積する（に書き込まれる）前に、発光素子３２及びＥＬ容量３９に逆バイアスをかけて初期化、画素容量３８の電極間電圧を駆動トランジスタ３３の特性ズレに合わせて補正する（リセットする）ことである。画素回路３０の初期化期間とは、発光素子３２及びＥＬ容量３９に逆バイアスをかけて初期化、画素容量３８の電極間電圧を駆動トランジスタ３３の特性ズレにあわせて補正（リセット）しておくための期間である。なお、本実施の形態では、画素回路３０の初期化期間中には、発光素子３２が消光されている。換言すると、画素回路３０の初期化期間は、消光期間(非発光期間とも呼ばれる)に含まれる。

より具体的には、画素回路３０において、図３Ａに示すように、消光期間が始まる前の時刻ｔ０１では、全ての制御信号ＷＳ、ＲＥＦ、ＩＮＩおよび消光信号ＥＮがローレベルとなっている。この状態では、選択トランジスタ３５、スイッチトランジスタ３６及びスイッチトランジスタ３７は、ｎ型のトランジスタであるので、オフ状態となっている。一方、スイッチトランジスタ３４は、ｐ型のトランジスタであるので、オン状態となっている。つまり、駆動トランジスタ３３では、ドレインは、オン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続され、ソースは発光素子３２のアノードに接続され、ゲート及びソースは画素容量３８の電極に接続されている状態である。そして、画素容量３８に信号電圧に対応した電荷が蓄積されているので、駆動トランジスタ３３は、信号電圧に対応したゲート−ソース間の電流を発光素子３２に供給し、発光素子３２を発光させる。

次に、消光期間の開始時の時刻ｔ０２では、消光信号ＥＮ及び制御信号ＩＮＩがローレベルからハイレベルに切り替わる。消光信号ＥＮがハイレベルとなるので、スイッチトランジスタ３４がオフ状態となり、駆動トランジスタ３３のドレインは電源Ｖｃｃから切り離される。したがって、発光素子３２の発光は停止（消光）する。また、制御信号ＩＮＩがハイレベルとなるので、スイッチトランジスタ３７がオン状態となる。スイッチトランジスタ３７がオン状態となることで、駆動トランジスタ３３を介して発光素子３２のアノードおよびＥＬ容量３９の一方の電極が電源Ｖｉｎｉとも接続され、ＥＬ容量３９に逆バイアスがかかった状態となり容量が放電されることで初期化させる。なお、選択トランジスタ３５、スイッチトランジスタ３６、およびスイッチトランジスタ３４の全てはオフ状態のままである。

次に、初期化期間の開始時の時刻ｔ０３では、制御信号ＲＥＦがローレベルからハイレベルに切り替わる。制御信号ＲＥＦがハイレベルとなるので、スイッチトランジスタ３６がオン状態となり、駆動トランジスタ３３のゲートと画素容量３８の一方の電極は、電源Ｖｒｅｆに接続される。制御信号ＩＮＩはハイレベルのままであるので、スイッチトランジスタ３７もオン状態のままである。これにより、駆動トランジスタ３３では、ゲートが電源Ｖｒｅｆに、ソースが電源Ｖｉｎｉに接続される。また、画素容量３８でも、一方の電極が電源Ｖｒｅｆに接続され、他方の電極が電源Ｖｉｎｉに接続された状態となり、画素容量３８が放電され、初期化された状態となる。

その後、スイッチトランジスタ３６がオンのままで、スイッチトランジスタ３４とスイッチトランジスタ３７がオフになると、画素容量３８の一方がＶｒｅｆに、他方がＥＬ容量３９を介してＶｃａｔｈと接続される。そして画素容量３８の電極間電圧は駆動トランジスタ３３の閾値電圧になるところで落ち着く。

次に、初期化期間の終了時の時刻ｔ０４では、制御信号ＲＥＦがハイレベルからローレベルに切り替わる。制御信号ＲＥＦがローレベルとなるので、スイッチトランジスタ３６がオフ状態となる。さらに、時刻ｔ０４では、制御信号ＩＮＩ及び消光信号ＥＮがローレベルとなっており、スイッチトランジスタ３４はオン状態、スイッチトランジスタ３７はオフ状態となっている。つまり、駆動トランジスタ３３のドレインは、オン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続され、駆動トランジスタ３３のゲート及びソースは画素容量３８の電極に接続されている状態である。しかし、画素容量３８は、上述したように、初期化されているため、駆動トランジスタ３３は、発光素子３２を発光させない。

次に、時刻ｔ０５では、制御信号ＷＳがローレベルからハイレベルに切り替わる。制御信号ＷＳがハイレベルとなるので、選択トランジスタ３５がオン状態となり、信号線４２を介して伝達される映像信号の信号電圧が画素容量３８に書き込まれる。そして、時刻ｔ０６では、映像信号の信号電圧に応じた電荷が画素容量３８に蓄積完了しており、制御信号ＷＳがハイレベルからローレベルに切り替わり、選択トランジスタ３５がオフ状態となる。これにより、発光素子３２の発光が開始する。つまり、消光期間が終了する。

図３Ｂは、図２に示す画素回路３０の消光動作を示すタイミングチャートである。図３Ｂには、画素回路３０が消光期間中に初期化動作を行わず消光動作のみを行う場合が示されている。

より具体的には、画素回路３０において、図３Ｂに示すように、消光期間が始まる前の時刻ｔ１１では、全ての制御信号ＷＳ、ＲＥＦ、ＩＮＩおよび消光信号ＥＮがローレベルとなっている。この状態では、選択トランジスタ３５、スイッチトランジスタ３６及びスイッチトランジスタ３７は、オフ状態となっている。一方、スイッチトランジスタ３４は、オン状態となっている。つまり、駆動トランジスタ３３では、ドレインはオン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続され、ソースは発光素子３２のアノードに接続され、ゲート及びソースは画素容量３８の電極に接続されている状態である。そして、画素容量３８に信号電圧に対応した電荷が蓄積されているので、駆動トランジスタ３３は、信号電圧に対応したゲート−ソース間の電流を発光素子３２に供給し発光素子３２を発光させている。

次に、消光期間の開始時の時刻ｔ１２では、消光信号ＥＮ及び制御信号ＩＮＩがローレベルからハイレベルに切り替わる。消光信号ＥＮがハイレベルとなるので、スイッチトランジスタ３４がオフ状態となり、駆動トランジスタ３３のドレインは電源Ｖｃｃから切り離される。また、制御信号ＩＮＩがハイレベルとなるので、スイッチトランジスタ３７がオン状態となる。スイッチトランジスタ３７がオン状態となることで、駆動トランジスタのドレインが電源Ｖｉｎｉとも接続される。これにより、駆動トランジスタ３３は電流を発光素子３２に流さないようになるので、発光素子３２の発光は停止し、消光される。なお、選択トランジスタ３５、スイッチトランジスタ３６、およびスイッチトランジスタ３４の全てはオフ状態のままである。

次に、消光期間の終了時の時刻ｔ１３では、消光信号ＥＮ及び制御信号ＩＮＩがハイレベルからローレベルに切り替わる。消光信号ＥＮがローレベルとなるので、スイッチトランジスタ３４がオン状態となり、駆動トランジスタ３３のドレインは電源Ｖｃｃと接続される。また、制御信号ＩＮＩがローレベルとなるので、スイッチトランジスタ３７がオフ状態となる。これにより、駆動トランジスタ３３のドレインは、オン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続され、駆動トランジスタ３３のゲート及びソースは画素容量３８の電極に接続されている状態となる。そして、画素容量３８には信号電圧に対応した電荷が蓄積されたままであるので、駆動トランジスタ３３は、信号電圧に対応したゲート−ソース間の電流を発光素子３２に供給して発光素子３２の発光を開始させることになる。

［４．制御装置２０の構成］
本開示の制御装置は、同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するものの、正確なフレーム期間が予めわからない場合、入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレームでフレーム期間を再構成するように前記サブフレームのフレーム長を変更し、画像を表示する制御を行う。以下、本開示の一態様として、実施の形態に係る制御装置２０について説明する。

次に、本実施の形態に係る制御装置２０の構成について説明する。

図４は、本実施の形態に係る表示装置１に備えられる制御装置２０の構成を示すブロック図である。

制御装置２０は、表示パネル１０の外部に配置される、例えば外部システム回路基板（不図示）上に形成される。制御装置２０は、例えばＴＣＯＮ（Timing Controller）としての機能を有し、表示装置１の全体の動作を制御する。具体的には、制御装置２０は、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ、映像期間信号ＤＥに基づいて生成したゲート制御信号を、ゲート駆動回路１４に対して出力する。また、制御装置２０は、ソース駆動回路１６に対して、映像信号Ｒ、Ｇ、Ｂのデジタルシリアルデータを供給する。

本実施の形態では、制御装置２０は、同一画像が表示され続ける期間であるフレーム期間の発光期間と消光期間とを少なくとも制御する。制御装置２０は、フレーム期間それぞれを発光期間及び消光期間を一定の間隔で繰り返す複数のサブフレーム期間で構成することで、フレーム期間の消光期間を分散（分割）させる。制御装置２０は、図４に示すように、ラインバッファ２６と、同期制御部２８と、デューティ制御部５０とを備える。

ラインバッファ２６は、映像信号Ｒ、Ｇ、Ｂを一時的に保持するバッファである。ラインバッファ２６は、外部から受信した一ラインごとの映像信号Ｒ、Ｇ、Ｂを順に保持し、所定のタイミングでソース駆動回路１６に出力する。例えばラインバッファ２６は、発光期間が開始されると、保持している映像信号を読み出し、ソース駆動回路１６に出力する。

同期制御部２８は、映像信号Ｒ、Ｇ、Ｂが表示部１２に表示されるタイミングを制御するための制御部である。同期制御部２８は、外部から垂直同期信号ＶＳ、水平同期信号ＨＳおよび映像期間信号ＤＥを受信し、デューティ制御部５０およびラインバッファ２６に出力する。

デューティ制御部５０は、映像信号Ｒ、Ｇ、Ｂが所望のタイミングで表示部１２に表示されるように、ゲート駆動回路１４を制御するためのゲート制御信号を生成する。デューティ制御部５０は、生成したゲート制御信号をゲート駆動回路１４に出力する。本実施の形態では、デューティ制御部５０は、垂直同期信号ＶＳまたは映像期間信号ＤＥの受信を検出する。また、デューティ制御部５０は、発光期間及び消光期間を一定の間隔で繰り返す複数のサブフレーム期間を実行させるゲート制御信号を生成する。詳細は後述するが、デューティ制御部５０は、フレーム期間の開始を示す信号を検出すると、検出時に実行するサブフレーム期間の次のサブフレーム期間では、消光期間中に初期化期間を実行させるゲート制御信号を生成する。デューティ制御部５０は、それ以外すなわちフレーム期間の開始を示す信号を検出しないときには、一定の間隔の発光期間及び消光期間からなるサブフレーム期間を繰り返し実行させるゲート制御信号を生成する。

［５．デューティ制御部の詳細］
以下、本実施の形態に係るデューティ制御部５０の詳細について説明する。

図５は、本実施の形態に係るデューティ制御部５０が行うデューティ制御の概要を示す図である。

デューティ制御部５０は、フレーム期間の開始を示す信号を検出する。フレーム期間の開始を示す信号は、垂直同期信号ＶＳであってもよいし、映像期間信号ＤＥであってもよい。以下、フレーム期間は可変であるとして説明するが、固定であってもよい。

デューティ制御部５０は、ゲート駆動回路１４に、図５に示すようなデューティ制御を行わせるためのゲート制御信号を生成する。より具体的には、デューティ制御部５０は、当該信号を検出した場合、当該信号を検出した時点から所定時間後に、フレーム期間として、フレーム期間を構成するｎ（ｎは２以上の整数）個のサブフレーム期間を最初のサブフレーム期間から順次開始させるゲート制御信号を生成する。そして、このゲート制御信号により、複数のサブフレーム期間のすべては、予め定められた同一の長さの期間になり、かつ、複数のサブフレーム期間における発光期間及び消光期間の割合であるデューティ比が予め定められた同一の比となるように制御される。

なお、複数のサブフレーム期間のそれぞれは、予め定められた同一の長さの期間に限定されず、略同一の（完全同一に限らず一定の誤差を含み同一とみなせる範囲を含む）長さとなる期間で構成されていてもよい。同様に、デューティ比は、予め定められた同一の比である場合に限定されず、略同一の比（完全同一の比に限らず一定の誤差を含み同一の比とみなせる範囲）であればよい。

また、デューティ制御部５０は、ｎ個のサブフレーム期間の最初のサブフレーム期間における消光期間に、複数の画素回路３０を初期化するための初期化期間を含むように制御するゲート制御信号を生成する。

なお、当該所定時間は、ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、フレーム期間の次のフレーム期間の開始を示す信号が検出された場合、最後のサブフレーム期間中の当該信号の検出時点から当該最後のサブフレーム期間の終了時点までの期間となる。

図５に示す例で説明すると、デューティ制御部５０は、１フレーム期間をそれぞれ同一の長さの複数のサブフレーム期間で構成し、それぞれで同一の長さの消光期間となるように同一のデューティ比をそれぞれのサブフレーム期間に設定するゲート制御信号を生成する。ただし、デューティ制御部５０は、１フレーム期間を構成する最初のサブフレーム期間の消光期間には初期化期間を含ませるゲート制御信号を生成する。図５では、１フレーム期間が１４４Ｈｚであり、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であり、１フレーム期間が５個のサブフレーム期間で構成される場合の例が示されている。図５に示すゲート制御信号のオン状態の期間が消光期間に対応し、ハッチングされているオン状態の期間が初期化期間を含む消光期間に対応する。

続いて、本実施の形態に係るデューティ制御部５０の詳細構成について説明する。

図６は、本実施の形態に係るデューティ制御部５０の詳細構成を示すブロック図である。

本実施の形態では、デューティ制御部５０は、例えば図６に示すように、発光制御部５２と、シーケンサ５４とを備える。

シーケンサ５４は、サブフレーム期間を予め定められた長さの期間に設定し、かつ、当該サブフレーム期間におけるデューティ比を予め定められた比に設定し、サブフレーム期間を連続して実行することを示すシーケンスを発光制御部５２に出力する。なお、シーケンサ５４は、フレーム期間の開始を示す信号を検出した場合には、検出時に実行するサブフレーム期間の次のサブフレーム期間では、消光期間に初期化期間を含めることを、シーケンスに含めて発光制御部５２に出力する。

シーケンサ５４は、図６に示すように、シーケンス制御部５４１と、ラインカウンタ５４２と、初期化期間カウンタ５４３と、消光期間カウンタ５４４とを備える。

シーケンス制御部５４１は、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ、映像期間信号ＤＥに基づいて、映像信号Ｒ、Ｇ、Ｂの表示タイミングを制御するシーケンスを生成する。

本実施の形態では、シーケンス制御部５４１は、フレーム期間の開始を示す信号を検出する。また、シーケンス制御部５４１は、ラインカウンタ５４２と、初期化期間カウンタ５４３と、消光期間カウンタ５４４とが出力するカウント値を取得する。シーケンス制御部５４１は、入力されるサブフレーム期間の長さ、初期化パラメータ、及び、消光パラメータと、当該信号の検出の有無と、取得したカウント値とに基づき、発光制御部５２に出力するシーケンスを生成する。

ここで、サブフレーム期間の長さは、ユーザ等により予め設定され、固定となる。サブフレーム期間は、例えば７２０Ｈｚ（１．３９ｍｓ）などであるが、これに限定されない。また、消光パラメータは、サブフレーム期間における消光期間と消光動作の開始タイミングとを示し、ユーザ等により予め設定され、サブフレーム期間において固定となる。初期化パラメータは、サブフレーム期間における初期化期間と初期化動作の開始タイミングとを示し、ユーザ等により予め設定され、サブフレーム期間において固定となる。また、当該信号の検出の有無とは、垂直同期信号ＶＳまたは映像期間信号ＤＥを検出したか否かである。

そして、シーケンス制御部５４１は、ラインカウンタ５４２等が出力するカウント値から、連続するサブフレーム期間の開始タイミング、当該サブフレーム期間における消光動作及び初期化動作の開始及び終了タイミングを示すシーケンスを生成し、発光制御部５２に出力する。

ラインカウンタ５４２は、例えばタイマーであり、１ラインごとに独立にカウントしている。ラインカウンタ５４２は、カウントしているカウント値をシーケンス制御部５４１に出力する。そして、シーケンス制御部５４１は、ラインカウンタ５４２により出力されたカウント値から、例えばサブフレーム期間の開始時点および終了時点を示すカウント値がわかる。

初期化期間カウンタ５４３は、例えばタイマーである。初期化期間カウンタ５４３は、サブフレーム期間の初期化期間を含む消光期間の開始時点から終了時点までをカウントする。初期化期間カウンタ５４３は、カウントの開始とともにカウント値をシーケンス制御部５４１に出力する。初期化期間カウンタ５４３は、サブフレーム期間の終了時点に０に戻される。そして、シーケンス制御部５４１は、初期化期間カウンタ５４３により出力されたカウント値から、サブフレーム期間の消光期間の開始時点および終了時点、初期化期間の開始時点および終了時点などを示すカウント値がわかる。

消光期間カウンタ５４４は、例えばタイマーである。消光期間カウンタ５４４は、サブフレーム期間の消光期間の開始時点から終了時点までをカウントする。消光期間カウンタ５４４は、カウントの開始とともにカウント値をシーケンス制御部５４１に出力する。消光期間カウンタ５４４は、サブフレーム期間の終了時点に０に戻される。そして、シーケンス制御部５４１は、消光期間カウンタ５４４により出力されたカウント値から、サブフレーム期間の消光期間の開始時点および終了時点を示すカウント値がわかる。

発光制御部５２は、シーケンサ５４により入力されるシーケンスに従って、発光素子３２の発光および消光を制御するためのゲート制御信号を生成し、ゲート駆動回路１４に出力する。

本実施の形態では、発光制御部５２は、シーケンサ５４により入力されるシーケンスに従って、ゲート制御信号として制御信号ＷＳ、制御信号ＲＥＦ、制御信号ＩＮＩおよび消光信号ＥＮを生成し、ゲート駆動回路１４に供給する。例えば、発光制御部５２は、例えば図３Ａまたは図３Ｂのタイミングチャートに示されるようなゲート制御信号を生成する。この場合、図３Ａの時刻ｔ０１は、フレーム期間の最初のサブフレーム期間の開始時点に該当する。図３Ｂの時刻ｔ１１は、サブフレーム期間の開始時点に該当する。

［６．制御装置の動作］
次に、本実施の形態に係る制御装置２０の動作について説明する。

図７は、本実施の形態に係る制御装置２０のフレーム期間の発光期間と消光期間とを制御する動作の概要を示すフローチャートである。

図７に示すように、まず、制御装置２０は、フレーム期間の開始を示す信号を検出したかを、常時確認している（Ｓ１）。フレーム期間の開始を示す信号は、上述したように、垂直同期信号ＶＳまたは映像期間信号ＤＥである。

ステップＳ１において、制御装置２０は、フレーム期間の開始を示す信号を検出した場合（Ｓ１でＹｅｓ）、信号を検出した時点から所定時間後に、消光期間に初期化期間を含めたサブフレーム期間（初期化）を実行する（Ｓ２）。サブフレーム期間（初期化）は、フレーム期間として、フレーム期間を構成する複数のサブフレーム期間のうちの最初のサブフレーム期間である。

次に、制御装置２０は、サブフレーム期間（消光）を実行する（Ｓ３）。サブフレーム期間（消光）は、フレーム期間として、フレーム期間を構成する複数のサブフレーム期間のうちの最初のサブフレーム期間を除いたサブフレーム期間である。

次に、制御装置２０は、ステップＳ３のサブフレーム期間（消光）を実行中に、フレーム期間の開始を示す信号を検出した場合（Ｓ４でＹｅｓ）、ステップＳ２に戻り、所定の時間後として、実行中のサブフレーム期間（消光）の終了後に、サブフレーム期間（初期化）を実行する。一方、制御装置２０は、サブフレーム期間（消光）を実行中に、フレーム期間の開始を示す信号を検出しなかった場合（Ｓ４でＮｏ）、ステップＳ３に戻り、実行中のサブフレーム期間（消光）の終了後に、サブフレーム期間（消光）を実行する。

続いて、サブフレーム期間（初期化）およびサブフレーム期間（消光）を実行する際の詳細動作について説明する。

図８Ａは、図７に示すステップＳ２の詳細動作を示すフローチャートである。図８Ｂは、図７に示すステップＳ３の詳細動作を示すフローチャートである。図９は、本実施の形態に係る制御装置２０が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。図９では、一例として、１フレーム期間が１４４Ｈｚであり、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であり、１フレーム期間が５個のサブフレーム期間で構成される場合の例が示されている。

まず、図８Ａに示すステップＳ２の詳細動作について説明する。すなわち、図８Ａに示すように、ステップＳ２おいて、制御装置２０は、フレーム期間の開始を示す信号を検出した時点から所定時間後に、サブフレーム期間（初期化）を開始する（Ｓ２１）。本実施の形態では、制御装置２０は、ラインカウンタ５４２のカウント値を利用して、サブフレーム期間（初期化）を開始させる。図９に示す例では、制御装置２０は、垂直同期信号ＶＳを検出した時間から所定時間後にＳｕｂＦｒａｍｅ１（初期化）を開始する。ＳｕｂＦｒａｍｅ１（初期化）は、サブフレーム期間（初期化）に該当する。

次に、制御装置２０は、サブフレーム期間（初期化）の開始からオフセット時間１が経過したかどうかを判定する（Ｓ２２）。

ステップＳ２２において、制御装置２０は、ラインカウンタ５４２のカウント値から、サブフレーム期間（初期化）の開始からオフセット時間１が経過したことを判定すると（Ｓ２２でＹｅｓ）、初期化シーケンスを開始する（Ｓ２３）。なお、制御装置２０は、オフセット時間１が経過していない場合には（Ｓ２２でＮｏ）、オフセット時間１が経過するまで待つことになる。本実施の形態では、制御装置２０は、初期化期間カウンタ５４３のカウント値を利用して、初期化シーケンスを開始する。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ１（初期化）において、オフセット時間１が経過した後、消光信号ＥＮおよび制御信号ＩＮＩをハイレベルにしたゲート制御信号を生成し、ゲート駆動回路１４に出力することで、初期化シーケンスを開始する。これにより、表示パネル１０の画素回路３０が有する発光素子３２を消光させることができる。なお、消光信号ＥＮおよび制御信号ＩＮＩ、ＲＥＦ、ＷＳについては図３Ａで説明した通りであるのでここでの説明は省略する。

次に、制御装置２０は、初期化が完了したかどうかを判定する（Ｓ２４）。本実施の形態では、制御装置２０は、初期化期間カウンタ５４３のカウント値を利用して、画素回路３０の初期化が完了したことを判定する。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ１（初期化）において、初期化期間カウンタ５４３のカウント値に従い、初期化を完了させることで、初期化が完了したことがわかる。なお、制御装置２０は、初期化シーケンスの開始後、消光信号ＥＮおよび制御信号ＩＮＩをローレベルにさせ、制御信号ＲＥＦをハイレベルに一定期間させた後にローレベルにさせたゲート制御信号を生成し、ゲート駆動回路１４に出力することで、初期化を完了させる。

ステップＳ２４において、制御装置２０は、初期化期間カウンタ５４３のカウント値から、初期化が完了したことを判定すると（Ｓ２４でＹｅｓ）、画素回路３０への書き込みを開始する（Ｓ２５）。本実施の形態では、制御装置２０は、初期化期間カウンタ５４３のカウント値を利用して、画素回路３０への書き込みを実行する。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ１（初期化）において、初期化期間カウンタ５４３のカウント値に従い、制御信号ＲＥＦをローレベルにさせた後に制御信号ＷＳをハイレベルに一定期間させるゲート制御信号を生成する。そして、制御装置２０は、生成したゲート制御信号をゲート駆動回路１４に出力することで、書き込みを開始する。

次に、制御装置２０は、書き込みが完了したかどうかを判定する（Ｓ２６）。本実施の形態では、制御装置２０は、初期化期間カウンタ５４３のカウント値を利用して、画素回路３０への書き込みが完了したことを判定する。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ１（初期化）において、初期化期間カウンタ５４３のカウント値に従い、画素回路３０への書き込みを完了させることで、書き込みが完了したことがわかる。

ステップＳ２６において、制御装置２０は、初期化期間カウンタ５４３のカウント値から、書き込みが完了したことを判定すると（Ｓ２６でＹｅｓ）、書き込みの完了時点からオフセット時間２が経過したかどうかを判定する（Ｓ２７）。

ステップＳ２７において、制御装置２０は、ラインカウンタ５４２のカウント値から、書き込みの完了時点からオフセット時間２が経過したことを判定すると（Ｓ２７でＹｅｓ）、サブフレーム期間（初期化）を終了する（Ｓ２８）。なお、制御装置２０は、オフセット時間２が経過していない場合には（Ｓ２７でＮｏ）、オフセット時間２が経過するまで待つことになる。本実施の形態では、制御装置２０は、ラインカウンタ５４２と初期化期間カウンタ５４３のカウント値を利用して、サブフレーム期間（初期化）を終了させる。図９に示す例では、制御装置２０は、書き込みの完了時点からオフセット時間２が経過した時点にＳｕｂＦｒａｍｅ１（初期化）を終了させる。

続いて、図８Ｂに示すステップＳ３の詳細動作について説明する。すなわち、図８Ｂに示すように、ステップＳ３おいて、制御装置２０は、サブフレーム期間（初期化）または前のサブフレーム期間（消光）に続けて、サブフレーム期間（消光）を開始する（Ｓ３１）。本実施の形態では、制御装置２０は、ラインカウンタ５４２のカウント値を利用して、サブフレーム期間（消光）を開始させる。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ１（初期化）の終了時点からＳｕｂＦｒａｍｅ２（消光）を開始する。また、制御装置２０は、ＳｕｂＦｒａｍｅ２（消光）の終了時点からＳｕｂＦｒａｍｅ３（消光）を開始する。ＳｕｂＦｒａｍｅ４（消光）およびＳｕｂＦｒａｍｅ５（消光）も同様である。

次に、制御装置２０は、サブフレーム期間（消光）の開始からオフセット時間１が経過したかどうかを判定する（Ｓ３２）。なお、オフセット時間１は、ステップＳ２２のオフセット時間１と同じ時間が設定されてもよいし異なる時間が設定されてもよい。

ステップＳ３２において、制御装置２０は、ラインカウンタ５４２のカウント値から、サブフレーム期間（消光）の開始からオフセット時間１が経過したことを判定すると（Ｓ３２でＹｅｓ）、消光動作を開始する（Ｓ３３）。なお、制御装置２０は、オフセット時間１が経過していない場合には（Ｓ３２でＮｏ）、オフセット時間１が経過するまで待つことになる。本実施の形態では、制御装置２０は、消光期間カウンタ５４４のカウント値を利用して、画素回路３０の消光動作を開始する。図９に示す例では、制御装置２０は、例えばＳｕｂＦｒａｍｅ２（消光）において、オフセット時間１が経過した後、消光信号ＥＮおよび制御信号ＩＮＩをハイレベルにしたゲート制御信号を生成し、ゲート駆動回路１４に出力することで、消光動作（消光期間）を開始させる。これにより、表示パネル１０の画素回路３０が有する発光素子３２を消光させることができる。なお、消光信号ＥＮおよび制御信号ＩＮＩ、ＲＥＦ、ＷＳについては図３Ｂで説明した通りであるのでここでの説明は省略する。

次に、制御装置２０は、消光期間が経過したかどうかを判定する（Ｓ３４）。

ステップＳ３４において、制御装置２０は、消光期間カウンタ５４４のカウント値から、画素回路３０の消光期間が完了したことを判定すると（Ｓ３４でＹｅｓ）、画素回路３０が有する発光素子３２を再発光させる（Ｓ３５）。

本実施の形態では、制御装置２０は、消光期間カウンタ５４４のカウント値を利用して、画素回路３０の消光期間が経過したことを判定する。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ２（消光）において、消光期間カウンタ５４４のカウント値に従い、画素回路３０の消光期間を完了させることで、当該消光期間が完了したことがわかる。なお、制御装置２０は、消光期間の終了後、消光信号ＥＮおよび制御信号ＩＮＩをローレベルにさせたゲート制御信号を生成し、ゲート駆動回路１４に出力することで、消光期間を完了させる。これにより、制御装置２０は、画素回路３０が有する発光素子３２を再発光させることができる。図９に示す例では、制御装置２０は、ＳｕｂＦｒａｍｅ２（消光）において、消光期間カウンタ５４４のカウント値に従い、消光信号ＥＮおよび制御信号ＩＮＩをローレベルにさせたゲート制御信号を生成し、ゲート駆動回路１４に出力する。これにより、制御装置２０は、ＳｕｂＦｒａｍｅ２（消光）において、消光期間を完了させるとともに画素回路３０が有する発光素子３２を再発光させることができる。

次に、制御装置２０は、消光期間が経過した時点からオフセット時間２が経過したかどうかを判定する（Ｓ３６）。

ステップＳ３６において、制御装置２０は、ラインカウンタ５４２のカウント値から、消光期間が経過した時点からオフセット時間２が経過したことを判定すると（Ｓ３６でＹｅｓ）、サブフレーム期間（消光）を終了する（Ｓ３７）。なお、制御装置２０は、オフセット時間２が経過していない場合には（Ｓ３６でＮｏ）、オフセット時間２が経過するまで待つことになる。本実施の形態では、制御装置２０は、ラインカウンタ５４２と消光期間カウンタ５４４のカウント値を利用して、サブフレーム期間（消光）を終了させる。図９に示す例では、制御装置２０は、消光期間の終了時点からオフセット時間２が経過した時点にＳｕｂＦｒａｍｅ２（消光）を終了させる。

なお、上記の図９では、フレーム期間の開始を示す信号として垂直同期信号ＶＳを例にあげて説明したが、これに限らない。映像期間信号ＤＥであってもよい。以下、フレーム期間の開始を示す信号と１フレーム期間との関係について説明する。

図１０は、本実施の形態に係る垂直同期信号ＶＳの検出を基準として１フレーム期間が開始される場合を示す図である。図１１は、本実施の形態に係る映像期間信号ＤＥの検出を基準として１フレーム期間が開始される場合を示す図である。すなわち、フレーム期間の開始を示す信号として垂直同期信号ＶＳを検出する場合には、垂直同期信号ＶＳの検出に応じてフレーム期間を開始させればよい。本実施の形態では、垂直同期信号ＶＳを検出すると、垂直同期信号ＶＳを検出した時点から所定の時間後（当該時点のサブフレーム期間の終了後）に、垂直同期信号ＶＳにより示されるフレーム期間を構成する最初のサブフレーム期間を開始すればよい。

一方、フレーム期間の開始を示す信号として映像期間信号ＤＥを検出する場合には、映像期間信号ＤＥの検出に応じてフレーム期間を開始させればよい。本実施の形態では、映像期間信号ＤＥを検出すると、映像期間信号ＤＥを検出した時点から所定の時間後（当該時点のサブフレーム期間の終了後）に、映像期間信号ＤＥにより示されるフレーム期間を構成する最初のサブフレーム期間を開始すればよい。

（実施例１）
上記では、１フレーム期間が１４４Ｈｚであり、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であり、１フレーム期間が５個のサブフレーム期間で構成される場合の例を挙げて説明したがこれに限らない。以下、フレーム期間が変動する場合に構成されるサブフレーム期間の個数について説明する。

図１２は、実施の形態に係るフレーム期間が変動する場合に構成されるサブフレーム期間の個数を示す図である。図１２では、フレーム期間をフレームレートで表しており、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であるとしている。

図１２の（ａ）に示すように、フレーム期間が１４４Ｈｚである場合、１フレーム期間が５個のサブフレーム期間で構成される。同様に、図１２の（ｂ）に示すように、フレーム期間が１２０Ｈｚである場合、１フレーム期間が６個のサブフレーム期間で構成される。図１２の（ｃ）に示すように、フレーム期間が９０Ｈｚである場合、１フレーム期間が８個のサブフレーム期間で構成される。また、図１２の（ｄ）に示すように、フレーム期間が６０Ｈｚである場合、１フレーム期間が１２個のサブフレーム期間で構成される。図１２の（ｅ）に示すように、フレーム期間が４８Ｈｚである場合、１フレーム期間が１５個のサブフレーム期間で構成される。図１２の（ｆ）に示すように、フレーム期間が４０Ｈｚである場合、１フレーム期間が１８個のサブフレーム期間で構成される。

次に、図１３〜図１８を用いて、図１２の（ａ）〜（ｆ）に示される複数のサブフレーム期間を具体的に説明する。図１３〜図１８は、本実施の形態に係るフレーム期間が変動する場合における制御装置２０が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。なお、図９と同様なところについては説明を省略する。

図１３には、フレーム期間が１４４Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１３に示すように、フレーム期間が１４４Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ５（消光）の５つのサブフレーム期間で構成される。

図１４には、フレーム期間が１２０Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１４に示すように、フレーム期間が１２０Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ６（消光）の６つのサブフレーム期間で構成される。

図１５には、フレーム期間が９０Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１５に示すように、フレーム期間が９０Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ８（消光）の８つのサブフレーム期間で構成される。

図１６には、フレーム期間が６０Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１６に示すように、フレーム期間が６０Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ１２（消光）の１２つのサブフレーム期間で構成される。

図１７には、フレーム期間が４８Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１７に示すように、フレーム期間が４８Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ１５（消光）の１５つのサブフレーム期間で構成される。

図１８には、フレーム期間が４０Ｈｚである場合に構成される複数のサブフレーム期間が示されている。図１８に示すように、フレーム期間が４０Ｈｚである場合、１フレーム期間は、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ１８（消光）の１８つのサブフレーム期間で構成される。

（実施例２）
実施例１では、変動する１フレーム期間が、サブフレーム期間で割り切れる、すなわち、フレーム期間がサブフレーム期間の整数倍である場合について例を挙げて説明したが、これらの例に限定されない。フレーム期間がサブフレーム期間の整数倍でなくてもよい。

以下、この場合の例について、実施例２として説明する。

図１９は、本実施の形態の実施例２に係るデューティ制御部５０が行うデューティ制御の概要を示す図である。図１９に示す例では、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であるが、１フレーム期間を示すフレームレートが、１４４Ｈｚより小さく１２０Ｈｚよりも大きい場合の例が示されている。また、図１９に示す例では、Ｘ番目のフレーム期間であるＦｒａｍｅＸを構成する５個のサブフレーム期間の終了時までに、垂直同期信号ＶＳなどのフレーム期間の開始を示す信号が検出されていない。この場合、制御装置２０は、最後のサブフレーム期間である５個目のサブフレーム期間の終了時に１個のサブフレーム期間（図でextra）をさらに実行する。

図２０は、本実施の形態の実施例２に係るデューティ制御部５０が行うデューティ制御の具体例を示す図である。図２０に示す例では、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であり、１フレーム期間が、（５＋１／５）個のサブフレーム期間で構成される場合の例が示されている。

この場合、デューティ制御部５０が行うデューティ制御として、５フレーム期間ごとに１回、５個のサブフレーム期間に１個のサブフレーム期間（ｅｘｔｒａ）分を加えればよい。換言すると、図２０に示すように、５フレーム期間ごとに、最後（５個目）のサブフレーム期間の実行中にフレーム期間の開始を示す信号が検出されない。この場合、５フレーム期間の最後（５個目）のサブフレーム期間の終了後、１個のサブフレーム期間（図でextra）をさらに実行すればよい。

より具体的には、デューティ制御部５０は、フレーム期間の開始を示す信号を検出した場合、当該信号を検出した時点から所定時間後に、当該フレーム期間として、当該フレーム期間を構成するｎ（ｎは２以上の整数）個のサブフレーム期間を最初のサブフレーム期間から順次開始する。ここで、デューティ制御部５０は、ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、フレーム期間の次のフレーム期間の開始を示す信号を検出しないとする。この場合、デューティ制御部５０は、フレーム期間がサブフレーム期間の整数倍ではないとして、最後のサブフレーム期間の終了時に１個のサブフレーム期間をさらに開始する。なお、１個のサブフレーム期間とｎ個のサブフレーム期間とのすべては、予め定められた同一の長さの期間となるように制御される。また、１個のサブフレーム期間とｎ個のサブフレーム期間とにおける発光期間及び消光期間の割合であるデューティ比は予め定められた同一の比となるように制御される。

本実施例でも、デューティ制御部５０は、フレーム期間の開始を示す信号を検出すると、検出時に実行するサブフレーム期間の次のサブフレーム期間では、消光期間に初期化期間を含ませるゲート制御信号を生成する。一方、デューティ制御部５０は、それ以外すなわちフレーム期間の開始を示す信号を検出しないときには、一定の間隔の発光期間及び消光期間からなるサブフレーム期間を繰り返し実行するゲート制御信号を生成すればよい。デューティ制御部５０は、このような制御を行うことで、フレーム期間がサブフレーム期間の整数倍でない場合でも、フレーム期間における消光期間を複数のサブフレーム期間を用いて分散させ、発光期間及び消光期間を一定の間隔で繰り返すことができる。

なお、デューティ制御部５０は、ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、フレーム期間の次のフレーム期間の開始を示す信号を検出しないときに、フレーム期間がサブフレーム期間の整数倍ではないと判断することに限らない。このとき、フレーム期間がまだ終了していないものと判断してもよい。具体的には、デューティ制御部５０は、ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、フレーム期間の次のフレーム期間の開始を示す信号を検出しないとする。この場合、デューティ制御部５０は、フレーム期間がまだ終了していないものと判断し、最後のサブフレーム期間の終了後にさらに１個のサブフレーム期間をさらに開始してもよい。さらに、デューティ制御部５０は、当該１個のサブフレーム期間の終了時点までに次のフレーム期間の開始を検出しない場合には、次のフレーム期間の開始を検出するまで、サブフレーム期間を繰り返し実行してもよい。

［７．効果等］
まず、比較例について説明する。

図２１Ａは、比較例に係る表示装置９の構成例を示す概略図である。図２１Ｂは、図２１Ａに示す同期制御部９８がゲート駆動回路に出力するゲート波形を示す図である。なお、図４等と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図２１Ａに示すように比較例に係る表示装置９は、表示パネル１０と、ラインバッファ２６および同期制御部９８で構成される制御装置とを備える。

同期制御部９８は、垂直同期信号ＶＳの入力を起点とし、図２１Ｂに示すような消光動作、初期化動作、書き込み動作を含むゲートドライバの波形を生成する。

しかしながら、図２１Ｂに示すようなゲートドライバの波形を生成する場合、１フレームの期間が変動すると、消光動作から書き込み動作までの期間が変動するので、フリッカが視認されてしまう。以下、この課題について例を挙げて説明する。

図２２Ａおよび図２２Ｂは、比較例に係る表示装置９の課題を説明するための図である。図２２Ａは、比較例に係る制御装置がフレーム期間の変動に関係なく消光期間を一定にした場合におけるフレーム期間ごとの発光期間と消光期間とを示す図である。つまり、図２２Ａには、フレームレートすなわち１フレーム期間における垂直ライン数が変更されても消光期間の長さを一定とする場合の例が示されている。

図２２Ａに示されるように、フレーム期間の変動に関係なく消光期間を一定にする場合、フレームレートが小さくなると発光期間が長くなり、大きくなると発光期間が短くなる。そして、このように発光期間が一定の間隔で繰り返されないため画面の明るさが一定でなく画面にちらつきを感じるため、フリッカが視認されてしまうことになる。

また、図２２Ｂは、比較例に係る制御装置がフレーム期間の変動に応じて消光期間を変更してデューティ比を一定にする場合における、フレーム期間ごとの発光期間と消光期間とを示す図である。つまり、図２２Ｂには、フレームレートが変更されると消光期間の長さを変更してデューティ比を一定にする場合の例が示されている。

図２２Ｂに示されるように、フレーム期間の変動に応じて消光期間を変更しデューティ比を一定する場合、フレームレートが小さくなると発光期間だけでなく消光期間も長くなる。このため、人間の目が点滅を認識し易くなり、画面にちらつきを感じるため、フリッカが視認されてしまうことになる。さらに、フレーム期間が変動し、垂直ライン数が予めわからない場合、１フレーム期間での総発光期間がわからないため、どの程度のオフデューティを設けるべきかわからないという問題もある。

これに対し、本実施の形態に係る制御装置２０によれば、１フレーム期間を一定の長さの複数のサブフレーム期間に分割して実行することで、フレーム期間における消光期間を分散させ、かつ、発光期間及び消光期間を一定の間隔で繰り返させることができる。また、垂直ライン数が予めわからなくて、さらに、フレーム期間が常にまたは時に大きく変動する場合でも、予め定めた長さのオンデューティとオフデューティとをサブフレーム期間という一定周期で繰り返すことができる。

これにより、フレーム期間が大きく変動しても、画像を表示する表示パネルにおいてフリッカが視認されないようにすることができる。つまり、フレーム期間が変動してもフリッカ現象を抑制することができる。

また、本実施の形態に係る制御装置２０によれば、フレーム期間を構成する最後のサブフレーム期間の実行中に、当該フレーム期間の次のフレーム期間の開始を示す信号を検出した場合、当該最後のサブフレーム期間に続けて次のフレーム期間の最初のサブフレーム期間を開始する。これにより、フレーム期間の変動に容易に追従することができるので、フレーム期間が変動してもフリッカ現象を抑制することができる。

また、本実施の形態に係る制御装置２０によれば、フレーム期間が予め定められたサブフレーム期間の整数倍でなくても、複数のサブフレーム期間を用いて発光期間及び消光期間を一定の間隔で繰り返すことができ、フリッカが視認されないようにすることができる。

また、本実施の形態に係る制御装置２０によれば、フレーム期間の最初に配置された消光期間に、複数の画素回路を初期化するための初期化期間を含めることにより、当該フレーム期間における映像表示を適切に行うことができる。

なお、本実施の形態に係る制御装置２０がＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応していてもよい。換言すると、本実施の形態に係る制御装置２０は、ＧＰＵの処理時間に応じて描画開始タイミングを可変とする規格に対応して、入力映像信号に合わせてフレーム期間を構成するサブフレーム期間の個数を動的に変動させてもよい。より具体的には、フレーム期間は可変であってもよく、さらに、フレーム期間はＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応して動的に変動させてもよい。ここで、Ａｄａｐｔｉｖｅ−Ｓｙｎｃは、ＧＰＵのフレーム処理の終了タイミングに合わせて画面を描画することで、スタッターまたはティアリングの課題を回避するための技術であり、ディスプレイデバイスのリフレッシュレートをリアルタイムで調整することができる。本実施の形態に係る制御装置２０がＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応することで、例えば、フレームレートがディスプレイデバイスの最速のフレームレートに届かない時には、表示開始タイミングを遅らせてＧＰＵの処理終了を待ち、処理終了後に速やかに描画を開始することで、可能な限り最大のフレームレートを維持することができる。なお、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ規格として定められるものの他に、ＧＰＵベンダが認証仕様として規定するＧ−ＳＹＮＣ及びＦｒｅｅＳｙｎｃなどが知られている。

このように、本実施の形態に係る制御装置２０によれば、Ｇ−ＳＹＮＣ及びＦｒｅｅＳｙｎｃなどの認証規格や、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ規格に対応してもよく、この場合、大きな同期変動にも追従しながらフリッカの発生を抑制することができる。

（変形例１）
上記の実施の形態の画素回路３０の構成は、図２を用いて説明したが、これに限らない。以下、図２に示す画素回路３０と異なる構成例を変形例１として説明する。

図２３Ａは、本実施の形態の変形例１に係る画素回路３０Ａの構成の一例を模式的に示す回路図である。図２３Ｂは、本実施の形態の変形例１に係る画素回路３０Ｂの構成の別の一例を模式的に示す回路図である。図２と同様の要素には同一の符号を付しており、詳細な説明は省略する。

つまり、図２に示す画素回路３０は、図２３Ａに示す画素回路３０Ａであってもよいし、図２３Ｂに示す画素回路３０Ｂであってもよい。

画素回路３０Ａは、図２に示す画素回路３０に対して、スイッチトランジスタ３４および３６を備えていない点で異なる。

画素回路３０Ａは、スイッチトランジスタ３４を備えていないので、スイッチトランジスタ３７により、発光素子３２の発光または消光すなわち画素回路３０Ａの発光動作または消光動作を行う。また、画素回路３０Ａは、スイッチトランジスタ３６を備えていないので、スイッチトランジスタ３７により、初期化動作を行う。

より具体的には、画素回路３０Ａの消光動作は、次のように行われる。すなわち、駆動トランジスタ３３のドレイン−ソース間電流は、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＡＺが印加され、スイッチトランジスタ３７がオン状態になると、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。これにより、発光素子３２は消光する。また、画素回路３０Ａの発光動作は、次のように行われる。すなわち、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７のゲートへの制御信号ＡＺの印加が停止され、スイッチトランジスタ３７がオフ状態になると、発光素子３２に流れる。これにより、発光素子３２は発光する。

また、画素回路３０Ｂは、図２に示す画素回路３０に対して、スイッチトランジスタ３４を備えていない点で異なる。画素回路３０Ｂは、スイッチトランジスタ３４を備えていないので、スイッチトランジスタ３７により、発光素子３２の発光または消光すなわち画素回路３０Ａの発光動作または消光動作を行う。

より具体的には、画素回路３０Ｂの消光動作は、次のように行われる。すなわち、駆動トランジスタ３３のドレイン−ソース間電流は、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＩＮＩが印加され、スイッチトランジスタ３７がオン状態になると、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。よって、発光素子３２は消光する。また、画素回路３０Ｂの発光動作は、次のように行われる。すなわち、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７のゲートへの制御信号ＩＮＩの印加が停止され、スイッチトランジスタ３７がオフ状態になると、発光素子３２に流れる。これにより、発光素子３２は発光する。

なお、表示装置１が有する画素回路の構成は、上述した構成に限らない。例えば、駆動トランジスタ、選択トランジスタおよび画素容量を備える構成であれば、他のスイッチトランジスタの配置は適宜変更してもよい。また、画素回路に設けられる複数のトランジスタは、ポリシリコンＴＦＴであってもよいし、アモルファスシリコンＴＦＴ等他のトランジスタで構成されていてもよい。また、トランジスタの導電型はｎ型であってもよいしｐ型であってもよいし、これらを組み合わせたものであってもよい。

（変形例２）
上記の実施の形態では、表示装置１が有する画素回路は、有機ＥＬ素子である発光素子を備えるとして説明したが、これに限らない。液晶を備える画素回路であってもよい。

図２４は、本実施の形態の変形例２に係る画素回路３０Ｃの構成の一例を模式的に示す回路図である。画素回路３０Ｃは、図２４に示すように、発光素子を有さず、コンデンサ、液晶、ダイオード、および駆動トランジスタを備えている。つまり、画像を表示する表示パネル１０を構成する画素は、液晶素子からなってもよく、表示装置１が有する画素回路を、液晶にも適用してもよい。

また、表示装置１に液晶を適用する場合、表示装置１はさらに、バックライトスキャンを行うバックライトを有すればよい。ここでバックライトスキャンとは、書き換え対象となる画素を含むライン付近のバックライトを順次オフしていく技術である。また、液晶のバックライトは、通常、映像に同期していない。しかし、本変形例では、バックライトスキャンさせる際に、映像に同期して動作させ、発光期間を、バックライトスキャンにおけるバックライトが点灯される期間とし、消光期間を、バックライトが消灯される期間とする。

これにより、バックライトスキャンのフレーム期間が大きく変動しても、液晶を用いた表示パネルにおいてフリッカが視認されないようにすることができる。つまり、フレーム期間が変動しても、液晶を用いた表示パネルのフリッカ現象を抑制することができる。

図２５は、本実施の形態の変形例２に係るバックライトスキャンのフレーム期間のタイミングチャートの一例である。図２５では、１フレーム期間が１４４Ｈｚであり、サブフレーム期間が７２０Ｈｚ（１．３９ｍｓ）であり、１フレーム期間が５個のサブフレーム期間で構成される場合の例が示されている。図２５に示すバックライト信号のオン状態が発光期間に対応し、バックライト信号のオフ状態が消光期間に対応する。図２５では、先頭ラインについてのタイミングチャートが示されており、ラインを書き換える前後のバックライトをオフにしている。

このように、表示装置１に液晶を適用する場合でも、予め定めた長さのオンデューティとオフデューティとをサブフレーム期間という一定周期で繰り返すことで、フレーム期間が大きく変動しても、画像を表示する表示パネルにおいてフリッカが視認されないようにすることができる。

（その他の実施の形態）
（１）なお、上記の実施の形態および変形例では、変動するフレーム期間を、それぞれ略同一の長さを有する複数のサブフレーム期間に再構成して実行し、発光期間及び消光期間を略一定の間隔で繰り返すことについて説明したが、これに限らない。最後のサブフレーム期間の終了後に追加されたサブフレーム期間の実行中に、フレーム期間の開始を示す信号が検出された場合に、当該追加されたサブフレーム期間を途中で打ち切り、次のフレーム期間を開始してもよい。

図２６は、その他の実施の形態に係るフレーム期間が変動する場合における制御装置が行うフレーム期間の発光期間と消光期間とを制御する動作の詳細の一例を示す図である。

図２６では、追加されたサブフレーム期間が開始されてから閾値以内（閾値以下の時間）に、フレーム期間の開始を示す信号が検出されている。そして、当該追加されたサブフレーム期間が途中で打ち切られ、次のフレーム期間が開始されている。

より具体的には、入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレーム期間でフレーム期間を再構成するようにサブフレーム期間のフレーム長を変更する。そして、最後のサブフレーム期間の実行後に追加されたサブフレーム期間中において、次のフレーム期間の開始を示す信号を検出した場合に、検出タイミングが当該追加されたサブフレーム期間に対して、開始から一定の閾値以下の時間での検出であったとき、途中で当該追加されたサブフレーム期間を打ち切り、次のフレーム期間を開始してもよい。

このように、追加されたサブフレーム期間の開始時点から閾値以下の時間内で垂直同期信号などの信号を検出した場合、追加されたサブフレーム期間を途中で終了し、次のフレーム期間を構成する最初のサブフレーム期間を開始する。これにより、１フレーム期間が伸長するが、伸長幅が小さい場合には輝度変化が十分に小さくなる。これにより、フレーム期間が変動してもフリッカ現象を抑制することができる。

（２）また、上記の実施の形態および変形例では、変動するフレーム期間を構成する複数のサブフレーム期間それぞれのデューティ比が予め定められた略同一の比となるように制御されると説明したが、これに限らない。表示パネル１０が有する特有の発光特性に応じて、フレーム期間を構成する複数のサブフレーム期間のそれぞれのデューティ比を微調整してもよい。

これについて、フレーム期間が１４４Ｈｚである場合を例に挙げて、図２７Ａ〜図２９を用いて以下説明する。

図２７Ａは、フレーム期間が１４４Ｈｚである場合に構成される複数のサブフレーム期間におけるデューティ波形の一例を示す図である。図１３と同様なところについては説明を省略する。

図２７Ａに示す例では、ＳｕｂＦｒａｍｅ１（初期化）、ＳｕｂＦｒａｍｅ２（消光）〜ＳｕｂＦｒａｍｅ５（消光）の５つのサブフレーム期間それぞれに、略一定の消光期間が設けられている。換言すると、５つのサブフレーム期間それぞれでは、発光期間及び消光期間の割合であるデューティ比は予め定められた同一の比となるように制御される。ここで、発光期間をハイ、消光期間をローとするデューティ波形で表現すると、図２７Ａの最下部に示されるデューティ波形となる。

図２７Ｂは、図２７Ａに示されるデューティ波形に対する実際の発光波形の一例を示す図である。上記の実施の形態および変形例では、表示パネル１０は、図２７Ａに示されるデューティ波形に従った発光波形により画像（映像）を表示するとして説明していた。しかしながら、表示パネル１０は、実際にはパネル特有の発光特性を有するため、図２７Ｂに示される実際の発光波形により画像（映像）を表示することになる。

図２８は、図２７Ｂに示される１フレーム期間における実際の発光波形から消光期間を除いたときの実際の発光波形とその平均輝度とを示す図である。図２８に示す実際の発光波形はなまっており、1つ目の発光期間で上振れ（オーバシュート）し、その後の発光期間で徐々に下がっている（一定でない）。

より具体的には、図２８において、１つ目の発光期間におけるｓ領域では、発光波形がオーバシュートしている。これは、１つ目の発光期間の前に表示パネル１０の画素（図２で画素回路３０）が初期化されることで、画素の発光素子３２の寄生容量が空になっていたために生じる。理想的には、初期化された後に続く複数の発光期間において、当該初期化後に書き込まれた画素容量３８（Ｃｓ）により駆動トランジスタ３３に流れる映像信号の信号電圧に対応した電流が発光素子３２に流れる。しかしながら、実際には、１つ目の発光期間の前に画素における発光素子３２の寄生容量が初期化されて空になるため、１つ目の発光期間では発光素子３２の寄生容量もチャージされる。つまり、１つ目の発光期間では、発光素子３２の寄生容量にチャージされる分だけ、映像信号の信号電圧に対応した電流よりも大きな電流が発光素子３２に流れることになる。このため、１つ目の発光期間におけるｓ領域では、発光波形がオーバシュートし、平均輝度が目標とした輝度よりも高くなってしまう。

一方、図２８において、１つ目の発光期間の途中から３つ目の発光期間を跨ぐｔ領域では、発光波形が徐々に下がっていき、４つ目と５つ目との発光期間を跨ぐｕ領域では、発光波形の低下が極小になっている。これを例えば図２を用いて説明する。理想的には、当該初期化後に書き込まれた画素容量３８（Ｃｓ）に書き込まれた電荷は、初期化後の複数の発光期間において、維持される。しかしながら、実際には、当該初期化後に画素容量３８（Ｃｓ）に書き込まれた電荷は、微小ではあるものの徐々に漏れ（リークし）、その漏れ量は、徐々に収まっていく。このため、ｔ領域では、発光期間の時間の経過とともに平均輝度が徐々に低くなってしまい、ｕ領域では、平均輝度が発光期間の時間の経過とともに極めて徐々に低くなって（または維持されて）しまう。

そこで、図２９に示すように、フレーム期間を構成する複数のサブフレーム期間のそれぞれのデューティ比を微調整する。

図２９は、その他の実施の形態に係る複数のサブフレーム期間のそれぞれのデューティ比を調整する方法を説明するための図である。図２９の（ａ）には、図２７Ｂに示す実際の発光波形が示されている。図２９の（ｂ）には、図２９の（ａ）に示される実際の発光波形に対して、予め定められたデューティ比が調整されたデューティ波形が示されている。図２９の（ｃ）には、図２９の（ｂ）に示されるようにデューティ比が調整されたデューティ波形により得られる平均輝度が示されている。

より具体的には、図２９の（ｂ）及び（ｃ）に示されるように、得られる平均輝度が一定（均一）になるように、予め定められたデューティ比を調整して、１つ目と３つ目〜５つ目の発光期間の長さを調整する。

より詳細には、オーバシュートする１つ目の発光期間の長さは短くなるようにデューティ比を調整する。換言すると、１つ目の発光期間すなわち複数のサブフレーム期間のうちの最初のサブフレーム期間における消光期間の後に続く発光期間が、予め定められた略同一のデューティ比で定まる長さよりも短くなるように、デューティ比を調整する。これにより、表示パネル特有の発光特性により発生するオーバシュートの影響を抑制することができる。

また、発光波形が下がる３つ目〜５つ目の発光期間の長さは長くなるようにデューティ比を調整する。また、４つ目〜５つ目の発光期間の長さは、３つ目の発光期間の長さよりも長くなるようにデューティ比を調整する。これにより、図２９の（ｃ）に示される平均輝度が一定になる。

なお、複数のサブフレーム期間のそれぞれのデューティ比は、フレームレートすなわちフレーム期間の長さに応じて調整されるとよい。複数のサブフレーム期間のそれぞれのデューティ比の調整の程度は、表示パネル特有の発光特性（実際の発光波形）に依存するため、表示パネルが製造された時点で定めることができる。このため、複数のサブフレーム期間のそれぞれのデューティ比の調整の程度は、フレームレート毎に予め定めることができる。

また、図２８で説明した実際の発光波形の低下（なまり）による平均輝度の低下は、図１２で挙げたフレーム期間の例で説明すると、６０Ｈｚ程度のフレームレートまではあまり目立たないが、４８Ｈｚ及び３０Ｈｚのフレームレートになると目立つようになる。４８Ｈｚ及び３０Ｈｚ程度のフレームレートにおける発光期間の長さになると、画素（画素容量３８の電荷）のリークが無視できなくなるためである。

以上のように、複数のサブフレーム期間のそれぞれのデューティ比を、さらに、フレームレートに応じてサブフレーム期間単位で調整してもよい。これにより、表示パネル特有の発光特性を原因として、１フレーム期間を構成する複数のサブフレーム期間のそれぞれでの平均輝度が目標とする輝度から外れることを抑制することができる。よって、表示パネル１０特有の発光特性の影響を抑制しつつ、フリッカ現象を抑制することができる。

（３）また、本開示は、上述した実施の形態および変形例に記載した構成に限定されるものではなく、適宜変更を加えてもよい。

以上、本開示の一つまたは複数の態様に係る制御方法および制御装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。

本開示は、特に、高速および高解像度の表示が要望されるテレビシステム、ゲーム機およびパーソナルコンピュータのディスプレイ等の技術分野に有用である。

１、９ 表示装置
１０ 表示パネル
１２ 表示部
１４ ゲート駆動回路
１６ ソース駆動回路
２０ 制御装置
２６ ラインバッファ
２８ 同期制御部
３０、３０Ａ、３０Ｂ、３０Ｃ 画素回路
３２ 発光素子
３３ 駆動トランジスタ
３４、３６、３７ スイッチトランジスタ
３５ 選択トランジスタ
３８ 画素容量
３９ ＥＬ容量
４０ 走査線
４２ 信号線
５０ デューティ制御部
５２ 発光制御部
５４ シーケンサ
５４１ シーケンス制御部
５４２ ラインカウンタ
５４３ 初期化期間カウンタ
５４４ 消光期間カウンタ

Claims (19)

1. 同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するが、正確なフレーム期間が予めわからない場合の制御方法であって、
   入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレーム期間でフレーム期間を再構成するように前記サブフレーム期間の個数を変更し、画像を表示する、
   制御方法。
2. 同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するが、正確なフレーム期間が予めわからない場合の制御方法であって、
   入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレーム期間でフレーム期間を再構成するように前記サブフレーム期間の個数を変更するが、最終のサブフレーム期間実行後の追加サブフレーム期間において次のフレーム期間の開始を示す信号を検出した場合に、検出タイミングが１サブフレーム期間に対して、開始から一定の閾値以下の時間での検出であった場合に、途中で前記追加サブフレーム期間を打ち切り、次のフレーム期間を開始する、
   制御方法。
3. 前記ｎ個のサブフレーム期間のそれぞれは、予め定められた略同一の長さとなる期間で構成されるように制御する、
   請求項１または２に記載の制御方法。
4. フレーム期間の開始を示す信号をサブフレーム期間中に検出した場合、当該信号を検出した時点から所定時間後に、前記フレーム期間として、前記フレーム期間を構成するｎ（ｎは２以上の整数）個のサブフレーム期間を最初のサブフレーム期間から順次実行していく、
   請求項１〜３のいずれか１項に記載の制御方法。
5. 前記所定時間は、前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出した場合の、前記最後のサブフレーム期間のフレーム開始信号の検出時間からサブフレーム期間終了までの期間とする、
   請求項４に記載の制御方法。
6. 前記フレーム期間の開始検出信号は、垂直同期信号またはフレーム先頭の映像期間信号である、
   請求項１、２、４または５に記載の制御方法。
7. 前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出しない場合、前記フレーム期間が前記サブフレーム期間の整数倍ではないと判断し、前記最後のサブフレーム期間の終了時に１個のサブフレーム期間をさらに開始する、
   請求項１〜６のいずれか１項に記載の制御方法。
8. 前記ｎ個のサブフレーム期間の最後のサブフレーム期間の実行中に、前記フレーム期間の次のフレーム期間の開始を示す信号を検出しない場合、前記フレーム期間がまだ終了していないものと判断し、前記最後のサブフレーム期間の終了後に更に１サブフレーム期間を開始する、
   請求項１〜６のいずれか１項に記載の制御方法。
9. 前記１サブフレーム期間は、次のフレーム期間の開始を検出しない場合に、繰り返し実行する、
   請求項８に記載の制御方法。
10. 前記フレーム期間は、ＧＰＵの処理時間に応じて描画開始タイミングを可変とする規格に対応して、入力映像信号に合わせてフレーム期間を構成するサブフレーム数を動的に変動する、
    請求項１〜９のいずれか１項に記載の制御方法。
11. 前記ｎ個のサブフレーム期間のそれぞれは、発光期間と消光期間を有する、
    請求項１〜１０のいずれか１項に記載の制御方法。
12. 前記発光期間及び前記消光期間の割合であるデューティ比は、予め定められた略同一の比となるように制御される
    請求項１１に記載の制御方法。
13. さらに、画像が表示される表示パネルが有する発光特性に応じて、前記フレーム期間を構成する前記ｎ個のサブフレーム期間のそれぞれのデューティ比を調整する、
    請求項１２に記載の制御方法。
14. 前記ｎ個のサブフレーム期間のそれぞれのデューティ比を調整する場合、
    前記ｎ個のサブフレーム期間のうちの最初のサブフレーム期間における消光期間の後に続く発光期間が、前記略同一の比で定まる長さよりも短くなるように、前記デューティ比を調整する、
    請求項１３に記載の制御方法。
15. 前記ｎ個のサブフレーム期間の最初のサブフレーム期間における消光期間は、前記画像を表示する表示パネルが有し、行列状に配置された複数の画素回路を初期化するための初期化期間を含む、
    請求項１１〜１４のいずれか１項に記載の制御方法。
16. 前記画像を表示する表示パネルを構成する画素は、有機ＥＬ素子を含む電流駆動で発光する発光素子からなる、
    請求項１〜１５のいずれか１項に記載の制御方法。
17. 前記画像を表示する表示パネルを構成する画素は、液晶素子からなり、
    前記ｎ個のサブフレーム期間のそれぞれは、発光期間と消光期間を有し、
    前記発光期間は、バックライトスキャンにおけるバックライトが点灯される期間であり、
    前記消光期間は、前記バックライトが消灯される期間である、
    請求項１〜１５のいずれか１項に記載の制御方法。
18. 同一画像が表示され続ける期間であるフレーム期間の発光期間と消光期間とを制御する制御装置であって、
    フレーム期間の開始を示す信号を検出した場合、前記信号を検出した時点から所定時間後に、前記フレーム期間として、前記フレーム期間を構成する複数のサブフレーム期間を最初のサブフレーム期間から順次開始するデューティ制御部とを備え、
    前記デューティ制御部は、前記複数のサブフレーム期間のすべてが、予め定められた略同一の長さの期間になるように制御し、かつ、前記複数のサブフレーム期間における発光期間及び消光期間の割合であるデューティ比が予め定められた略同一の比となるように制御する、
    制御装置。
19. 同一の画像が表示され続ける期間であるフレーム期間が、フレームごとに一定の範囲で変動または一時的に安定するが、正確なフレーム期間が予めわからない場合の制御装置であって、
    入力されるフレーム期間によらず、ｎ（ｎは２以上の整数）個のサブフレームでフレーム期間を再構成するように前記サブフレームのフレーム個数を変更するが、最終のサブフレーム実行後の追加サブフレーム期間において次のフレーム期間の開始を示す信号を検出した場合に、検出タイミングが１サブフレーム期間に対して、開始から一定の閾値以下の時間での検出であった場合に、途中で前記追加サブフレーム期間を打ち切り、次のフレーム期間を開始する、
    制御装置。

Images