WO2013005289A1 - 電子デバイスとその製造方法、及び電子デバイスの駆動方法 - Google Patents

電子デバイスとその製造方法、及び電子デバイスの駆動方法 Download PDF

Info

Publication number
WO2013005289A1
WO2013005289A1 PCT/JP2011/065271 JP2011065271W WO2013005289A1 WO 2013005289 A1 WO2013005289 A1 WO 2013005289A1 JP 2011065271 W JP2011065271 W JP 2011065271W WO 2013005289 A1 WO2013005289 A1 WO 2013005289A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
electrode
film
contact electrode
silicon
Prior art date
Application number
PCT/JP2011/065271
Other languages
English (en)
French (fr)
Inventor
中谷　忠司
奥田　久雄
勝木　隆史
上田　知史
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2013522627A priority Critical patent/JP5679058B2/ja
Priority to PCT/JP2011/065271 priority patent/WO2013005289A1/ja
Publication of WO2013005289A1 publication Critical patent/WO2013005289A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00976—Control methods for avoiding stiction, e.g. controlling the bias voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H01H2001/0084—Switches making use of microelectromechanical systems [MEMS] with perpendicular movement of the movable contact relative to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • H01H2059/0072—Electrostatic relays; Electro-adhesion relays making use of micromechanics with stoppers or protrusions for maintaining a gap, reducing the contact area or for preventing stiction between the movable and the fixed electrode in the attracted position

Definitions

  • the present invention relates to an electronic device, a manufacturing method thereof, and a driving method of the electronic device.
  • MEMS Micro Electro Mechanical Systems
  • RF Radio-Frequency
  • micromirror elements In an electronic device such as a mobile phone, MEMS (Micro Electro Mechanical Systems) technology is being adopted in order to advance the miniaturization of the mounted electronic device.
  • Examples of electronic devices manufactured by MEMS technology include RF (Radio-Frequency) switches, micromirror elements, and acceleration sensors.
  • the contact for switching the RF signal has a sufficient life.
  • the contact resistance of the contact can be kept low even after switching several billion times or more.
  • An object of the present invention is to extend the life of an electronic device in the electronic device, its manufacturing method, and electronic device driving method.
  • the base material and each of the one end portion and the other end portion are fixed to the base material and can be elastically deformed upward, and the first end closer to the one end portion.
  • a second portion near the other end, a first contact electrode provided on an upper surface of the second portion of the beam, and above the first contact electrode
  • an electronic device having a second contact electrode capable of contacting the first contact electrode, wherein the rigidity of the first portion is greater than the rigidity of the second portion.
  • each of the one end and the other end is fixed to the base material and can be elastically deformed upward, and the first portion near the one end And a second portion near the other end, forming a beam in which the rigidity of the first portion is greater than the rigidity of the second portion, and the second portion of the beam
  • Manufacturing an electronic device comprising: forming a first contact electrode on an upper surface; and forming a second contact electrode that can contact the first contact electrode above the first contact electrode A method is provided.
  • the base material and each of the one end portion and the other end portion are fixed to the base material and can be elastically deformed upward, and close to the one end portion.
  • a beam having a first portion and a second portion closer to the other end, wherein the first portion has a rigidity greater than that of the second portion; and
  • a first drive electrode provided on an upper surface; a second drive electrode provided above the first drive electrode to which a drive voltage is applied to the first drive electrode; and the beam
  • An electron having a first contact electrode provided on an upper surface of the second portion, and a second contact electrode provided above the first contact electrode and capable of contacting the first contact electrode
  • a method of driving a device wherein the drive voltage is a minimum required to bring the first contact electrode into contact with the second contact electrode. Method of driving an electronic device to be higher than the voltage are provided.
  • FIG. 1 is a plan view of an electronic device according to a first example of preliminary matters.
  • 2A is a cross-sectional view taken along line II in FIG. 1
  • FIG. 2B is a cross-sectional view taken along line II-II in FIG. 3A and 3B are cross-sectional views for explaining the switching operation of the electronic device according to the first example of the preliminary matter.
  • FIG. 4 is a plan view of the electronic device according to the second example of the preliminary matter.
  • FIG. 5 is a sectional view taken along line III-III in FIG.
  • FIG. 6 is a cross-sectional view for explaining the switching operation of the electronic device according to the second example of the preliminary matter.
  • FIG. 1 is a plan view of an electronic device according to a first example of preliminary matters.
  • 2A is a cross-sectional view taken along line II in FIG. 1
  • FIG. 2B is a cross-sectional view taken along line II-II in FIG. 3A and 3B are cross-sectional views for explaining the
  • FIG. 6 is a cross-sectional view for explaining a problem when the drive voltage is increased in the electronic device according to the second example of the preliminary matter.
  • FIG. 8 is a plan view of the electronic device according to the first embodiment.
  • FIG. 9 is a cross-sectional view taken along line IV-IV in FIG. 10A is a cross-sectional view taken along line VV in FIG. 8, and
  • FIG. 10B is a cross-sectional view taken along line VI-VI in FIG.
  • FIG. 11 is an enlarged plan view of a beam of the electronic device according to the first embodiment and its surroundings.
  • FIG. 12 is a cross-sectional view for explaining the switching operation of the electronic device according to the first embodiment.
  • 13A and 13B are cross-sectional views (part 1) in the middle of manufacturing the electronic device according to the first embodiment.
  • 14A and 14B are cross-sectional views (part 2) in the course of manufacturing the electronic device according to the first embodiment.
  • 15A and 15B are cross-sectional views (part 3) in the middle of manufacturing the electronic device according to the first embodiment.
  • 16A and 16B are cross-sectional views (part 4) in the middle of manufacturing the electronic device according to the first embodiment.
  • 17A and 17B are cross-sectional views (part 5) in the middle of manufacturing the electronic device according to the first embodiment.
  • FIG. 18 is a cross-sectional view (No. 6) in the middle of manufacturing the electronic device according to the first embodiment.
  • FIG. 19 is a plan view (part 1) of the electronic device according to the first embodiment in the middle of manufacture.
  • FIG. 20 is a plan view (part 2) of the electronic device according to the first embodiment during manufacture.
  • FIG. 21 is a plan view of an electronic device according to the second embodiment.
  • FIG. 22 is a cross-sectional view of an electronic device according to the third embodiment.
  • FIG. 23 is a cross-sectional view of the electronic device according to the third embodiment in the ON state.
  • FIG. 24 is a cross-sectional view of the electronic device according to the third embodiment during manufacture.
  • FIG. 25 is a plan view illustrating an example of a planar layout of the electronic device according to the third embodiment.
  • FIG. 26 is a plan view of the electronic device according to the fourth embodiment.
  • FIG. 27 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 28 is a cross-sectional view for explaining the switching operation of the electronic device according to the fourth embodiment
  • 29A and 29B are cross-sectional views (part 1) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • 30A and 30B are cross-sectional views (part 2) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIGS. 31A and 31B are cross-sectional views (part 3) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 32 is a cross-sectional view (part 4) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 33 is a sectional view (No. 5) of the electronic device according to the fourth embodiment in the middle of manufacture.
  • FIG. 34 is a cross-sectional view (No. 6) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 35 is a sectional view (No. 7) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 36 is a cross-sectional view (No. 8) during the manufacture of the electronic device according to the fourth embodiment.
  • FIG. 37 is a sectional view (No. 9) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 38 is a sectional view (No. 10) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 39 is a cross-sectional view (No. 11) during the manufacture of the electronic device according to the fourth embodiment.
  • FIG. 40 is a cross-sectional view (No.
  • FIG. 41 is a cross-sectional view (No. 13) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 42 is a plan view (part 1) of the electronic device according to the fourth embodiment in the middle of manufacture.
  • FIG. 43 is a plan view (part 2) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 44 is a plan view (part 3) in the middle of manufacturing the electronic device according to the fourth embodiment.
  • FIG. 45 is a cross-sectional view of the electronic device according to the fifth embodiment.
  • FIG. 46 is a plan view of the electronic device according to the fifth embodiment.
  • FIG. 47 is a cross-sectional view for explaining the switching operation of the electronic device according to the fifth embodiment.
  • 48A and 48B are sectional views (part 1) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • 49A and 49B are cross-sectional views (part 2) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • 50A and 50B are sectional views (part 3) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • 51A and 51B are cross-sectional views (part 4) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • FIG. 52 is a sectional view (No. 5) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • FIG. 53 is a cross-sectional view (No. 6) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • FIG. 54 is a sectional view (No.
  • FIG. 55 is a plan view (part 1) of the electronic device according to the fifth embodiment during manufacture.
  • FIG. 56 is a plan view (part 2) of the electronic device according to the fifth embodiment during manufacture.
  • FIG. 57 is a plan view (part 3) of the electronic device according to the fifth embodiment in the middle of manufacture.
  • FIG. 58 is a plan view (part 4) of the electronic device according to the fifth embodiment in the middle of manufacture.
  • FIG. 59 is a plan view (part 5) in the middle of manufacturing the electronic device according to the fifth embodiment.
  • FIG. 60 is a cross-sectional view of the electronic device according to the fifth embodiment when a cap is provided.
  • FIG. 1 is a plan view of an electronic device according to a first example.
  • the electronic device 10 is an RF switch, and includes an input electrode 12, an output electrode 13, a lower drive electrode 14, and a beam 15 on a base material 11.
  • the RF signal to be switched is input from the input electrode 12 and is output from the output electrode 13 when the switch is on.
  • FIG. 2A is a cross-sectional view taken along the line II of FIG.
  • one end of the beam 15 is supported by an anchor 16 made of an insulator such as silicon oxide, and can be elastically deformed up and down with the end as a fulcrum. is there.
  • the beam 15 in which only one end is supported is also referred to as a holding beam.
  • an upper drive electrode 17 is provided on the upper surface of the beam 15 so as to face the lower drive electrode 14. Further, on the lower surface of the beam 15, a contact electrode 18 having a protrusion 18a used as a switch contact is formed.
  • FIG. 2B is a cross-sectional view taken along the line II-II in FIG.
  • each protrusion 18a faces the input electrode 12 and the output electrode 13, respectively.
  • FIG. 3A and 3B are cross-sectional views for explaining the switching operation of the electronic device 10, and FIG. 3A corresponds to a cross-sectional view taken along the line II of FIG. FIG. 3B corresponds to a cross-sectional view taken along the line II-II in FIG.
  • an electrostatic attractive force is applied between these electrodes by applying a drive voltage V between the upper drive electrode 17 and the lower drive electrode 14. And the beam 15 is bent downward by the electrostatic attractive force.
  • each of the two protrusions 18a comes into contact with the input electrode 12 and the output electrode 13, and the switch is turned on.
  • the input electrode 12 and the output electrode 13 are electrically connected via the contact electrode 18, and an RF signal flows from the input electrode 12 to the output electrode 13.
  • electrical resistivity is used as the material of the input electrode 12, the output electrode 13, and the contact electrode 18. It is preferable to use gold having a low value.
  • the application of the drive voltage V may be stopped to turn off the electronic device 10.
  • each of the two protrusions 18 a remains attached to the input electrode 12 and the output electrode 13 even when application of the drive voltage is stopped in order to change from the on state to the off state. There is. Such a phenomenon is called sticking and becomes one of the factors that cause the electronic device 10 to be defective.
  • the adhesive strength thereof becomes stronger than in the case of one protrusion, and sticking occurs remarkably.
  • the protrusion 18a is likely to stick to the input electrode 12 and the output electrode 13 and the occurrence of sticking is promoted.
  • the electronic device 10 may not be able to stably perform the switching on / off operation due to sticking.
  • FIG. 4 is a plan view of the electronic device according to the second example.
  • the electronic device 20 is an RF switch, and includes a base material 21, a beam 24b, an input electrode 25, and an upper drive electrode 27.
  • the outline of the beam 24b is defined by the slit 24a formed in the base 21 and is supported by the base 21 at the two end portions P.
  • the input electrode 25 has one end fixed to the base material 21 and the other end provided with a protrusion 25a used as a contact point of the switch.
  • the upper drive electrode 27 is formed so as to cross the beam 24 b from above, and both ends thereof are fixed to the base material 21.
  • an output electrode 26 and a lower drive electrode 28 are provided on the upper surface of the beam 24b.
  • the lower drive electrode 28 is formed so as to overlap the upper drive electrode 27 in plan view.
  • the output electrode 26 is formed so that one end thereof overlaps the protrusion 25a in plan view.
  • FIG. 5 is a sectional view taken along line III-III in FIG.
  • an SOI (Silicon On Insulator) substrate in which a silicon oxide film 23 and a silicon film 24 are formed in this order on a silicon substrate 22 is used as the base material 21. Then, the silicon oxide film 23 under the beam 24b is removed, so that the beam 24b can be elastically deformed upward.
  • FIG. 6 is a cross-sectional view for explaining the switching operation of the electronic device 20, and corresponds to a cross-sectional view taken along line III-III in FIG.
  • a drive voltage V is applied to each of the upper drive electrode 27 and the lower drive electrode.
  • an electrostatic attractive force is generated between the upper drive electrode 27 and the lower drive electrode 28, and the beam 24b is bent upward by the electrostatic attractive force.
  • the protrusion 25a of the input electrode 25 and the output electrode 26 come into contact with each other, an RF signal flows between these electrodes 25 and 26, and the switch is turned on.
  • the application of the drive voltage V to the upper drive electrode 27 and the lower drive electrode 28 may be stopped.
  • the output electrode 26 contacts only one protrusion 25a when the switch is on. Therefore, in this example, the adhesive force between the input electrode 25 and the output electrode 26 becomes weaker than in the first example having two protrusions, and the occurrence of sticking can be suppressed.
  • the contact surfaces deteriorate as the input electrode 25 and the output electrode 26 repeatedly contact, and the contact resistance between the electrodes 25 and 26 may increase.
  • the contact resistance increases in this way, the RF signal flowing from the input electrode 25 to the output electrode 26 when the switch is on is attenuated, and the life of the electronic device is shortened.
  • the electrostatic attractive force generated between the upper drive electrode 27 and the lower drive electrode 28 is approximately proportional to the square of the drive voltage V. Therefore, if the drive voltage is increased, a strong load is applied between the protrusion 25a and the output electrode 26, and an increase in contact resistance between them can be suppressed.
  • the drive voltage V is set to 50V rather than 40V.
  • the contact resistance can be reduced.
  • FIG. 7 is a cross-sectional view for explaining a problem when the drive voltage V is increased, and corresponds to a cross-sectional view taken along line III-III in FIG.
  • an insulating film may be formed on the surface of each of the upper drive electrode 27 and the lower drive electrode 28.
  • the insulating film is charged while being repeatedly turned on and off, and the electrostatic attractive force between the upper drive electrode 27 and the lower drive electrode 28 is gradually reduced by the electrostatic force generated from the insulating film.
  • FIG. 8 is a plan view of the electronic device 30 according to the present embodiment.
  • the electronic device 30 is an RF switch and includes a base material 31 and a beam 34x. Among these, the outline of the beam 34 x is defined by the slit 34 a formed in the substrate 31.
  • first drive electrode 35 and the first contact electrode 36 are formed on the upper surface of the beam 34x with an interval therebetween.
  • a second drive electrode 40a is provided on the base material 31 so as to overlap the first drive electrode 35 in plan view, and the second drive electrode 40a is overlapped with the first contact electrode 36 in plan view.
  • a contact electrode 40b is provided.
  • each electrode is not particularly limited.
  • gold having a lower electrical resistance than other metal materials is used as the material of the first drive electrode 35, the first contact electrode 36, the second drive electrode 40a, and the second contact electrode 40b. To do.
  • an electrode pad 40 c for supplying an RF signal to be switched is formed at the end of the first contact electrode 36.
  • a single protrusion 40d serving as a switch contact is provided on the lower surface of the second contact electrode 40b.
  • the electronic device 30 is turned on when the upper surface of the first contact electrode 36 abuts against the protrusion 40d as will be described later, and between the first contact electrode 36 and the second contact electrode 40b. RF signal will flow.
  • FIG. 9 is a sectional view taken along line IV-IV in FIG.
  • the base material 31 is an SOI substrate obtained by laminating a silicon oxide film 33 and a silicon film 34 on a silicon substrate 32 in this order. A part of the silicon film 34 functions as the beam 34x.
  • the silicon oxide film 33 under the beam 34x is removed, and a gap S is formed under the beam 34x.
  • the beam 34x is released from the restraining force of the silicon oxide film 33 and can be elastically deformed upward.
  • the electrode pad 40c is formed on the first contact electrode 36 through a seed layer 37 such as a molybdenum film formed at the time of manufacturing the electronic device 30.
  • FIG. 10A is a cross-sectional view taken along line VV in FIG. 8, and FIG. 10B is a cross-sectional view taken along line VI-VI in FIG.
  • each of the second drive electrode 40a and the second contact electrode 40b is a bridge in cross-sectional shape, and an end portion is interposed through the seed layer 37. Connected to the substrate 31.
  • FIG. 11 is an enlarged plan view of the beam 34x and its surroundings.
  • the beam 34x is fixed to the base material 31 at the first end 34c and the second end 34d, and the first portion P1 near the first end 34c, 2 and a second portion P2 near the end 34d.
  • the width W2 of the second portion P2 is narrower than the width W1 of the first portion P1.
  • the rigidity of the first part P1 when the first end 34c is used as a fulcrum is greater than the rigidity of the second part P2 when the second end 34d is used as a fulcrum. Therefore, the first portion P1 is less elastically deformed than the second portion P2.
  • the planar shape of the beam 34x is not particularly limited. In the present embodiment, the planar shape of the beam 34x is symmetric with respect to a straight line L connecting the first end 34c and the second end 34d.
  • the first contact electrode 36 has a linear planar shape and extends from the second portion P2 toward the first portion P1.
  • the first drive electrode 35 is formed in the first portion P ⁇ b> 1 and is wider than the linear first contact electrode 36.
  • FIG. 12 is a cross-sectional view for explaining the switching operation of the electronic device 30, and corresponds to a cross-sectional view taken along line IV-IV in FIG.
  • the drive voltage V is applied between the first drive electrode 35 and the second drive electrode 40a, so that the static voltage is applied between the first drive electrode 35 and the second drive electrode 40a.
  • An electric attractive force is generated, and the beam 34x is bent upward by the electrostatic attractive force.
  • the first contact electrode 36 comes into contact with the protrusion 40d of the second contact electrode 40b, the electronic device 30 is turned on, and an RF current flows between the electrodes 36 and 40b.
  • the application of the drive voltage V may be stopped in order to turn it off.
  • the drive voltage V is increased as much as possible.
  • the rigidity of the beam 34x in the first portion P1 is larger than the rigidity in the second portion P2 as described above, even if the drive voltage V is increased in this way, It is possible to suppress contact between the two drive electrodes 40a.
  • the drive voltage V is increased without worrying about an electrical short between the first drive electrode 35 and the second drive electrode 40a, and the contact resistance between the first contact electrode 36 and the protrusion 40d is reduced.
  • the life of the electronic device 30 can be extended.
  • the drive voltage V is not particularly limited.
  • the minimum voltage V min that should be applied between the first drive electrode 35 and the second drive electrode 40a in order to bring the first contact electrode 36 into contact with the second contact electrode 40b.
  • the minimum voltage V min is about 40V
  • the drive voltage V is about 70V.
  • the minimum voltage V min is sometimes called a pull-in voltage.
  • the contact area between the first contact electrode 36 and the second contact electrode 40b as compared with the case where a plurality of protrusions 40d are provided. Decrease. Thereby, the adhesive force between the 1st contact electrode 36 and the 2nd contact electrode 40b can be reduced, and it can prevent that each electrode 36 and 40 produces sticking.
  • the second portion P2 of the beam 34x is easily elastically deformed because its rigidity is smaller than that of the first portion P1, the first contact electrode 36 is brought into contact with the second contact electrode 40b.
  • the required minimum voltage V min can also be reduced.
  • FIGS. 13 to 18 are cross-sectional views of the electronic device according to the present embodiment during manufacture, and FIGS. 19 to 20 are plan views thereof. 13 to 20, the same elements as those described above are denoted by the same reference numerals as those described above, and the description thereof is omitted below.
  • the first cross section corresponds to a cross section taken along line IV-IV in FIG. 8
  • the second cross section corresponds to a cross section taken along line VII-VII in FIG.
  • the electronic device 30 is manufactured as follows using MEMS technology.
  • an SOI substrate is prepared as the base material 31.
  • the thickness of the silicon substrate 32 in the base material 31 is about 525 ⁇ m, and the thickness of the silicon oxide film 33 is about 4 ⁇ m.
  • the thickness of the silicon film 34 is about 15 ⁇ m.
  • the silicon film 34 serves as a base for the first drive electrode 35 and the first contact electrode 36 (see FIG. 9). Therefore, in order to prevent the first drive electrode 35 and the first contact electrode 36 from being electrically connected via the silicon film 34, the silicon film 34 is controlled by controlling impurities in the silicon film 34.
  • the resistivity is preferably as high as possible, for example, 1000 ⁇ cm or more.
  • these stacked films are patterned by ion milling to form the first drive electrode 35 and the first film.
  • the contact electrodes 36 are formed at a distance from each other.
  • the thickness of the first drive electrode 35 and the first contact electrode 36 is not particularly limited.
  • the thickness of the chromium film is about 50 nm, and the thickness of the gold film is about 500 nm.
  • FIG. 19 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line IV-IV in FIG. 19
  • the second cross section corresponds to a cross section taken along line VII-VII in FIG.
  • a photoresist is applied on the base material 31, and it is exposed and developed to form a first resist pattern 39.
  • the silicon film 34 is dry-etched by RIE (Reactive Ion Etching) using the first resist pattern 39 as a mask to form a slit 34 a having a width of about 2 ⁇ m in the silicon film 34.
  • RIE Reactive Ion Etching
  • Deep-RIE As the dry etching, it is preferable to employ Deep-RIE having high etching anisotropy.
  • Deep-RIE by alternately supplying SF 6 and C 4 F 8 in the etching atmosphere, side wall protection and etching by deposits proceed alternately, and the side wall of the slit 34 a is placed on the upper surface of the substrate 31. It becomes possible to make it perpendicular to it.
  • a part of the silicon film 34 is defined as a beam 34x.
  • FIG. 20 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line IV-IV in FIG. 20
  • the second cross section corresponds to a cross section taken along line VII-VII in FIG.
  • the size of the beam 34x defined by the slit 34a is not particularly limited.
  • the length L1 of the beam 34x in the first portion P1 is about 250 ⁇ m, and the width W1 is about 150 ⁇ m.
  • the length L2 is about 400 ⁇ m, and the width W2 is about 30 ⁇ m, which is narrower than the width W1.
  • a silicon oxide film is formed as a sacrificial insulating film 41 on the silicon film 34, the first drive electrode 35, and the first contact electrode 36 by a plasma CVD method to a thickness of about 5 ⁇ m. To form.
  • first and second recesses 41a and 41b and an opening 41c are formed in the sacrificial insulating film 41 by photolithography and etching.
  • the first recess 41a is the shallowest. And it becomes deep in order of the 2nd recessed part 41b and the opening 41c.
  • photolithography and etching may be performed a plurality of times.
  • the depth of the first recess 41a is about 4 ⁇ m, and the depth of the second recess 41b is about 4.5 ⁇ m.
  • a seed layer 37 having a thickness of about 50 nm is formed on the upper surface of the sacrificial insulating film 41 and the inner surfaces of the first and second recesses 41a and 41b and the opening 41c.
  • a molybdenum film and a gold film having a thickness of about 300 nm are formed in this order by sputtering.
  • a photoresist is applied on the seed layer 37, and the second resist pattern 39 is formed by exposing and developing the photoresist.
  • the second resist pattern 39 includes a window 39a on each of the first and second recesses 41a and 41b and the opening 41c.
  • a gold film is grown by electroplating to a thickness of about 20 ⁇ m in the window 39a while using the seed layer 37 as a power feeding layer, and the gold film is grown to the second drive electrode 40a, the second contact electrode 40b, and the electrode pad. 40c.
  • the second drive electrode 40a and the second contact electrode 40b are formed on the sacrificial insulating film 41 at a distance from each other.
  • a protrusion 40d reflecting the shape of the second recess 41b is formed on the second contact electrode 40b.
  • the seed layer 37 on the sacrificial insulating film 41 is removed by wet etching while using a mixed solution of iodine and potassium iodide as an etching solution.
  • the seed layer 37 under each of the first drive electrode 40a, the second contact electrode 40b, and the electrode pad 40c remains without being etched because these electrodes and pads serve as a mask.
  • the sacrificial insulating film 41 is removed by wet etching.
  • an etchant that can be used in this wet etching for example, there is a hydrofluoric acid solution.
  • the hydrofluoric acid solution also enters the silicon oxide film 33 below the slit 34a of the silicon film 34. Therefore, the silicon oxide film 33 under the beam 34x is also wet-etched with a hydrofluoric acid solution to form a gap S.
  • the beam 34x is released from the restraining force of the silicon oxide film 33, and the beam 34x can be elastically deformed upward.
  • FIG. 21 is a plan view of the electronic device 40 according to the present embodiment.
  • the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.
  • the width W3 near the first end 34c of the first part P1 is narrower than the width W4 near the second part P2 of the first part P1.
  • the rigidity of the first portion P1 when the first end portion 34c is used as a fulcrum becomes smaller than in the first embodiment. Therefore, even if the drive voltage V applied to the first drive electrode 35 and the second drive electrode 40a is weaker than that of the first embodiment, the beam 34x can be easily elastically deformed upward, and the switch is turned on.
  • the minimum voltage V min for achieving the above can be reduced as compared with the first embodiment.
  • width W3 and W4 are not particularly limited, in the present embodiment, the width W4 is about 150 ⁇ m and the width W3 is about 70 ⁇ m.
  • the rigidity of the first portion P1 and the second portion P2 is changed depending on the width of the beam 34x.
  • the rigidity of the first portion P1 and the second portion P2 is changed according to the thickness of the beam 34x as follows.
  • FIG. 22 is a cross-sectional view of the electronic device 50 according to the present embodiment.
  • the same elements as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and description thereof is omitted below.
  • the thickness T2 of a part of the beam 34x in the second part P2 is made thinner than the thickness T1 of the beam 34x in the first part P1.
  • the thicknesses T1 and T2 are not particularly limited, but in the present embodiment, the thickness T1 is about 15 ⁇ m and the thickness T2 is about 10 ⁇ m.
  • FIG. 23 is a cross-sectional view of the electronic device 50 when the drive voltage V is applied between the first drive electrode 35 and the second drive electrode 40a and the switch is turned on.
  • the thickness T2 is thinner than the thickness T1
  • the rigidity of the first part P1 is larger than the rigidity of the second part P2, and the first part P1 is hardly elastically deformed upward.
  • the second portion P2 where the first contact electrode 36 is formed is less rigid than the first portion P1. Therefore, the beam 34x in the second portion P2 can be easily bent upward by the driving voltage V, and the first contact electrode 36 can be reliably brought into contact with the second contact electrode 40b.
  • FIG. 24 is a cross-sectional view of the electronic device 50 being manufactured.
  • the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.
  • an SOI substrate formed by sequentially forming a silicon oxide film 33 and a silicon film 34 on a silicon substrate 32 is prepared as a base material 31.
  • the thickness T1 of the silicon film 34 is about 15 ⁇ m.
  • a photoresist is applied on the base material 31, and it is exposed and developed to form a third resist pattern 51.
  • the silicon film 34 is dry-etched to an intermediate depth by RIE, so that the thickness T2 of the silicon film 34 that is not covered with the third resist pattern 51 is obtained. Is reduced to about 10 ⁇ m.
  • the etching gas used in the RIE is not particularly limited, but SF 6 gas is used in this embodiment.
  • planar shape of the beam 34x of the electronic device 50 is not particularly limited.
  • FIG. 25 is a plan view showing an example of a planar layout of the electronic device 50, and FIGS. 22 to 24 correspond to cross-sectional views taken along line VIII-VIII in FIG.
  • the beam 34x has a belt-like planar shape with a constant width W5.
  • the rigidity of the beam 34x in the second portion P2 is further reduced by making the width W2 narrower than the width W1 as shown in FIG. 11 of the first embodiment.
  • the second portion P2 may be easily elastically deformed upward.
  • FIG. 26 is a plan view of the electronic device 60 according to the present embodiment.
  • the same elements as those described in the first to third embodiments are denoted by the same reference numerals as those in these embodiments, and the description thereof is omitted below.
  • the electronic device 60 is an RF switch and includes a base material 31 and a beam 34x. Among these, the outline of the beam 34 x is defined by the slit 34 a formed in the substrate 31.
  • a piezoelectric element Q formed by forming a lower electrode 61a, a piezoelectric film 62, and an upper electrode 63a in this order is formed.
  • platinum can be used as the material of the lower electrode 61a and the upper electrode 63a
  • PZT Lead Zirconate Titanate: PbZrTiO 3
  • PbZrTiO 3 Lead Zirconate Titanate
  • the 1st contact electrode 36 is formed on the 2nd part P2 of the beam 34x similarly to 1st Embodiment.
  • the size of the beam 34x is not particularly limited.
  • the minimum width W1 of the first portion P1 is about 150 ⁇ m
  • the minimum width W2 of the second portion P2 is about 30 ⁇ m.
  • the length of the first portion P1 is about 300 ⁇ m
  • the length of the second portion P2 is about 400 ⁇ m.
  • the rigidity of the first portion P1 when the first end 34c is used as a fulcrum, as in the first embodiment, can be reduced to the second end 34d. Can be made larger than the rigidity of the second portion P2.
  • planar shape of the beam 34x is not particularly limited. As shown in FIG. 21 of the second embodiment, the width W3 of the first portion P1 near the first end 34c is made smaller than the width W4 of the first portion P1 near the second portion P2. Also good.
  • the thickness T2 of a part of the beam 34x in the second part P2 may be made thinner than the thickness T1 of the beam 34x in the first part P1.
  • FIG. 27 is a sectional view taken along line IX-IX in FIG.
  • the piezoelectric element Q is formed on the base material 31 via a base insulating film 65 such as a silicon oxide film.
  • the silicon substrate 32 and the silicon oxide film 33 are removed, and the beam 34x is elastically deformable upward.
  • FIG. 28 is a cross-sectional view for explaining the switching operation of the electronic device 60, and corresponds to a cross-sectional view along the line IX-IX in FIG.
  • the piezoelectric film 62a is in-plane by the piezoelectric effect. Shrink in the direction.
  • the beam 34x bends upward, the first contact electrode 36 comes into contact with the protrusion 40d of the second contact electrode 40b, and the electronic device 60 is turned on. Note that the application of the drive voltage V may be stopped in order to turn it off.
  • the electrostatic force is not used to bend the beam 34x, the first drive electrode 35 (see FIG. 12) for generating the electrostatic force and the first The second drive electrode 40a becomes unnecessary. Therefore, the problem that the first drive electrode 35 and the second drive electrode 40a come into contact with each other and are electrically short-circuited cannot occur in this embodiment.
  • the switch is turned on with a weaker driving voltage V compared to the first to third embodiments using electrostatic force. Can be.
  • the rigidity of the first portion P1 where the piezoelectric element Q is formed in the beam 34x is higher than that of the second portion P2. Therefore, by stopping the application of the drive voltage V, the first portion P1 returns immediately to its original flat state with its rigidity, and the first contact electrode 36 remains stuck to the second contact electrode 40b. Risk can be reduced.
  • the contact resistance between the first contact electrode 36 and the protrusion 40d can be reduced. As a result, the life of the electronic device 60 can be extended.
  • the rigidity of the second portion P2 of the beam 34x is lower than that of the first portion P1, the beam 34x is easily elastically deformed upward, and the drive voltage V is increased more than necessary to turn on the switch. There is no need.
  • FIGS. 42 to 44 are plan views thereof.
  • 29 to 43 the same elements as those described in the first to third embodiments are denoted by the same reference numerals as those in these embodiments, and the description thereof is omitted below.
  • the first cross section corresponds to the cross section along the line IX-IX in FIG. 26, and the second cross section corresponds to the cross section along the line XX in FIG.
  • the electronic device 60 is manufactured as follows using MEMS technology.
  • an SOI substrate is prepared as the base material 31.
  • the thickness of the silicon substrate 32 in the base material 31 is about 525 ⁇ m, and the thickness of the silicon oxide film 33 is about 4 ⁇ m.
  • the thickness of the silicon film 34 is about 15 ⁇ m.
  • the silicon film 34 serves as a base for each of the first contact electrode 36 (see FIG. 26) and the second contact electrode 40b. Therefore, in order to prevent the first contact electrode 36 and the second contact electrode 40 b from being electrically connected via the silicon film 34, the impurities in the silicon film 34 are controlled by controlling the impurities in the silicon film 34.
  • the resistivity is preferably as high as possible, for example, 1000 ⁇ cm or more.
  • a thermal oxide film is formed as a base insulating film 65 to a thickness of about 500 nm. Since thermal oxidation also proceeds on the back surface of the silicon substrate 32, a base insulating film 65 is also formed on the back surface.
  • a titanium film having a thickness of about 50 nm and a platinum film having a thickness of about 200 nm are formed in this order on the base insulating film 65 in this order, and the laminated film is used as the first conductive film 61.
  • a PZT film is formed as a piezoelectric film 62 on the first conductive film 61 by a sol-gel method.
  • the formation and firing of the PZT coating film are repeated a plurality of times until the thickness of the piezoelectric film 62 reaches about 1 ⁇ m.
  • the substrate temperature at the time of baking is about 450 degreeC.
  • a platinum film having a thickness of about 200 nm is formed on the piezoelectric film 62 as a second conductive film 63 by sputtering.
  • the second conductive film 63 is patterned by ion milling to form an upper electrode 63a.
  • the piezoelectric film 62 is patterned by wet-etching the piezoelectric film 62 using a buffered hydrofluoric acid solution as an etching solution while using a resist pattern (not shown) as a mask.
  • the first conductive film 61 is patterned by ion milling to form the lower electrode 61a.
  • the piezoelectric element Q formed by forming the lower electrode 61a, the piezoelectric film 62, and the upper electrode 63a in this order is formed.
  • FIG. 42 is a plan view after this process is completed.
  • the first cross section corresponds to the cross section along the line IX-IX in FIG. 42
  • the second cross section corresponds to the cross section along the line XX in FIG.
  • the base insulating film 65 is omitted.
  • the piezoelectric film 62 and the upper electrode 63a are rectangular, and the lower electrode 61a is generally T-shaped.
  • the thermal oxide film formed as the base insulating film 65 is removed by wet etching using a buffer hydrofluoric acid solution as an etchant while using a resist pattern (not shown) as a mask.
  • the base insulating film 65 is left only under and around the piezoelectric element Q.
  • RTA Rapid Thermal Anneal
  • a titanium film having a thickness of about 50 nm and a gold film having a thickness of about 500 nm are formed in this order as the first contact electrode 36 on the silicon film 34 spaced from the piezoelectric element Q.
  • the titanium film and the gold film are patterned into the shape of the first contact electrode 36 by a lift-off method using a resist pattern (not shown).
  • FIG. 43 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line IX-IX in FIG. 43
  • the second cross section corresponds to a cross section taken along line XX in FIG.
  • the base insulating film 65 is omitted.
  • the first contact electrode 36 has a substantially T-shaped shape in plan view.
  • a photoresist is applied to the entire upper surface of the base material 31, and is exposed and developed to form a first resist pattern 64. Then, using this second resist pattern 64 as a mask, the silicon film 34 is dry etched by RIE to form a slit 34 a having a width of about 2 ⁇ m in the silicon film 34.
  • Deep-RIE that alternately supplies SF 6 and C 4 F 8 in the etching atmosphere.
  • the outline of the beam 34x is defined by the slit 34a.
  • FIG. 44 is a plan view after this process is completed.
  • the first cross section corresponds to the cross section along the line IX-IX in FIG. 44
  • the second cross section corresponds to the cross section along the line XX in FIG.
  • the base insulating film 65 is omitted.
  • the slit 34a is formed so as to surround each of the piezoelectric element Q and the first contact electrode 36 in plan view.
  • a silicon oxide film is formed as a sacrificial insulating film 67 on each of the piezoelectric element Q and the first contact electrode 36 by a plasma CVD method to a thickness of about 5 ⁇ m.
  • recesses 67a and openings 67b having different depths are formed in the sacrificial insulating film 67 by photolithography and etching.
  • photolithography and etching may be performed a plurality of times.
  • the depth of the recess 67a is not particularly limited. In this embodiment, the depth of the recess 67a is about 3.7 ⁇ m, and the depth of the opening 67b is about 5 ⁇ m, which is the same as the thickness of the sacrificial insulating film 67.
  • a molybdenum film having a thickness of about 50 nm and a gold film having a thickness of about 500 nm are formed as a seed layer 37 on the upper surface of the sacrificial insulating film 67 and the inner surfaces of the recesses 67a and the openings 67b. They are formed in this order by sputtering.
  • a photoresist is applied on the seed layer 37, and is exposed and developed to form a second resist pattern 68.
  • the second resist pattern 68 includes a window 68a on each of the concave portion 67a and the opening 67b.
  • a gold film is grown in the window 68a to a thickness of about 20 ⁇ m by electrolytic plating while using the seed layer 37 as a power feeding layer, and the gold film is used as the second contact electrode 40b.
  • a projection 40d reflecting the shape of the recess 67a is formed on the second contact electrode 40b thus formed.
  • the second resist pattern 68 is removed.
  • the seed layer 37 on the sacrificial insulating film 67 is removed by wet etching while using a mixed solution of iodine and potassium iodide as an etching solution. Note that the seed layer 37 under the second contact electrode 40b remains without being etched because the second contact electrode 40b serves as a mask.
  • a third resist pattern 69 having a window 69a is formed by applying a photoresist to the back surface of the silicon substrate 32 and exposing and developing it.
  • the silicon substrate 32 is dry-etched by Deep-RIE through the window 69a, and a partial region R of the silicon substrate 32 is removed.
  • the etching gas used in the dry etching is not particularly limited. In this embodiment, SF 6 and C 4 F 8 are alternately supplied as etching gases in the etching atmosphere.
  • the thermal oxide film remaining on the back surface of the silicon substrate 32 is previously removed with a hydrofluoric acid solution, so that the thermal oxide film becomes a mask for dry etching in this step. May be prevented.
  • the silicon oxide film 33 in the partial region R is removed by dry etching using CF 4 gas as an etching gas, and the window The back surface of the silicon film 34 is exposed in 69a.
  • the beam 34x is released from the restraining force of the silicon substrate 32 and can be elastically deformed.
  • the sacrificial insulating film 67 is removed by etching using hydrofluoric acid vapor. In the etching, the base insulating film 65 in a portion not covered with the lower electrode 61a is also removed.
  • the beam 34x warps upward by about 1 ⁇ m due to the tensile stress of each of the lower electrode 61a, the piezoelectric film 62, and the upper electrode 63a.
  • the first contact electrode 36 and the second contact are still in contact.
  • the distance from the electrode 40b can be about 0.3 ⁇ m, and there is no problem in practical use. The same applies to the fifth embodiment described later.
  • the beam 34x can be elastically deformed by removing the partial region R of the silicon substrate 32.
  • the beam 34x is made elastically deformable while leaving the silicon substrate 32 as follows.
  • FIG. 45 is a cross-sectional view of the electronic device 70 according to the present embodiment.
  • FIG. 45 the same elements as those described in the first to fourth embodiments are denoted by the same reference numerals as those in these embodiments, and the description thereof is omitted below.
  • the electronic device 70 is an RF switch and is manufactured using an SOI substrate prepared as the base material 31.
  • a plurality of holes 34b are formed in the silicon film 34 of the base material 31, and the silicon oxide film 33 around the holes 34b is removed.
  • a gap S is formed between the silicon substrate 32 and the silicon film 34 in the partial region R, and the beam 34 x can be elastically deformed without being restrained by the silicon oxide film 33.
  • FIG. 46 is a plan view of the electronic device 70. Note that FIG. 45 corresponds to a cross-sectional view taken along the line XI-XI in FIG. 46, and the outline of the beam 34x is defined by the slit 34a formed in the base 31.
  • the piezoelectric element Q is formed on the first portion P1 of the beam 34x, and the first contact electrode 36 is formed on the second portion P2.
  • the size of the beam 34x is not particularly limited.
  • the minimum width W1 of the first portion P1 is about 150 ⁇ m
  • the minimum width W2 of the second portion P2 is about 30 ⁇ m.
  • the length of the first portion P1 is about 300 ⁇ m
  • the length of the second portion P2 is about 400 ⁇ m.
  • the rigidity of the first portion P1 when the first end 34c is used as a fulcrum, as in the first embodiment, can be reduced to the second end 34d. Can be made larger than the rigidity of the second portion P2.
  • planar shape of the beam 34x is not particularly limited. As shown in FIG. 21 of the second embodiment, the width W3 of the first portion P1 near the first end 34c is made smaller than the width W4 of the first portion P1 near the second portion P2. Also good.
  • the thickness T2 of a part of the beam 34x in the second part P2 may be made thinner than the thickness T1 of the beam 34x in the first part P1.
  • 47 is a cross-sectional view for explaining the switching operation of the electronic device 70, and corresponds to a cross-sectional view taken along line XI-XI in FIG.
  • the driving voltage V of about 10V is applied to the piezoelectric element Q to bend the beam 34x to turn on the electronic device 70, and the application of the driving voltage V is stopped. The electronic device 70 is turned off.
  • the piezoelectric element Q By using the piezoelectric element Q in this way, unlike the first to third embodiments, it is not necessary to generate an electrostatic force for bending the beam 34x. Therefore, the first drive electrode 35 (see FIG. 12) and the second drive electrode 40a for generating an electrostatic force are not necessary, and the first drive electrode 35 and the second drive electrode 40a come into contact with each other. Can avoid the problem of electrical shorting.
  • the switch is turned on with a weaker driving voltage V compared to the first to third embodiments using electrostatic force. Can be.
  • the rigidity of the first portion P1 of the beam 34x is higher than that of the second portion P2
  • the first portion P1 by stopping the application of the driving voltage V, the first portion P1 returns to its original flat state with its rigidity. Return immediately. Therefore, it is possible to reduce the risk that the first contact electrode 36 and the second contact electrode 40b remain stuck even though the application of the drive voltage V is stopped.
  • the contact resistance between the first contact electrode 36 and the protrusion 40d can be reduced. As a result, the life of the electronic device 60 can be extended.
  • the rigidity of the second portion P2 of the beam 34x is lower than that of the first portion P1, the beam 34x is easily elastically deformed upward, and the drive voltage V is increased more than necessary to turn on the switch. There is no need.
  • FIGS. 55 to 59 are plan views thereof. 48 to 59, the same elements as those described in the first to fourth embodiments are denoted by the same reference numerals as those in these embodiments, and the description thereof is omitted below.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 46
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • the electronic device 70 is manufactured as follows using MEMS technology.
  • an SOI substrate is prepared as the base material 31. Since the thickness of the SOI substrate, the resistivity of the silicon film 34, and the like are the same as those in the fourth embodiment, they are omitted here.
  • a photoresist is applied to the entire upper surface of the base material 31, and it is exposed and developed to form a first resist pattern 66.
  • the silicon film 34 is dry-etched by Deep-RIE that alternately supplies SF 6 and C 4 F 8 in the etching atmosphere, whereby a plurality of silicon films 34 are etched. Hole 34b is formed.
  • FIG. 48 (a) some holes 34b are omitted in order to prevent the figure from becoming complicated.
  • FIG. 55 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 55
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • the silicon oxide film 33 is wet-etched through the plurality of holes 34b while using a buffered hydrofluoric acid solution as an etching solution, and silicon oxide under and around each hole 34b.
  • the film 33 is removed.
  • a gap S is formed in the partial region R of the base material 31, and the silicon film 34 in the partial region R can be elastically deformed.
  • FIG. 56 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 56
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • a silicon oxide film is formed as a base insulating film 65 on the silicon film 34 by a plasma CVD method to a thickness of about 1 ⁇ m, and each hole 34 b is formed in the base insulating film 65. Block it.
  • the CVD method it is preferable to form the dense base insulating film 65 by setting the substrate temperature to about 300 ° C.
  • each hole 34b is previously closed by the base insulating film 65, the piezoelectric film 62 having good flatness can be formed above the base insulating film 65, and the unevenness of the base The deterioration of the piezoelectric characteristics of PZT in the piezoelectric film 65 can be prevented.
  • the first conductive film 61, the piezoelectric film 62, and the second conductive film 63 are patterned to form the lower electrode 61a, the piezoelectric film 62, and the upper electrode.
  • a piezoelectric element Q formed by forming 63a in this order is formed.
  • the patterning method of the first conductive film 61, the piezoelectric film 62, and the second conductive film 63 is the same as that of the fourth embodiment, and therefore the details thereof are omitted here.
  • FIG. 57 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 57
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • FIG. 57 the base insulating film 65 and the gap S are omitted. This also applies to FIGS. 58 and 59 described later.
  • unnecessary portions of the silicon oxide film formed as the base insulating film 65 are formed using a buffered hydrofluoric acid solution as an etching solution while using a resist pattern (not shown) as a mask. It is removed by wet etching.
  • RTA is performed on the piezoelectric film 62 under the condition that the substrate temperature is 750 ° C., and PZT in the piezoelectric film 62 is crystallized to improve its piezoelectric characteristics.
  • a titanium film having a thickness of about 50 nm and a gold film having a thickness of about 500 nm are formed in this order as the first contact electrode 36 on the base insulating film 65 spaced from the piezoelectric element Q.
  • the titanium film and the gold film are patterned into the shape of the first contact electrode 36 by a lift-off method using a resist pattern (not shown).
  • FIG. 58 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 58
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • a photoresist is applied to the entire upper surface of the base material 31, and it is exposed and developed to form a second resist pattern 72. Then, the silicon film 34 is dry-etched using the second resist pattern 72 as a mask to form slits 34 a in the silicon film 34.
  • the width of the slit 34a is not particularly limited, but in the present embodiment, the slit 34a is formed to a width of about 2 ⁇ m. Further, as the dry etching in this step, it is preferable to employ Deep-RIE that alternately supplies SF 6 and C 4 F 8 in the etching atmosphere.
  • the portion of the silicon film 34 whose contour is defined by the slit 34a becomes the beam 34x.
  • FIG. 59 is a plan view after this process is completed.
  • the first cross section corresponds to a cross section taken along line XI-XI in FIG. 59
  • the second cross section corresponds to a cross section taken along line XII-XII in FIG.
  • the sacrificial insulating film 67 and the second contact electrode 40b are formed on the substrate 31 by performing the steps of FIGS. 32 to 37 described in the fourth embodiment.
  • the sacrificial insulating film 67 it is preferable to form a silicon oxide film that is less dense than the base insulating film 65 by a plasma CVD method with a substrate temperature of about 200 ° C.
  • the sacrificial insulating film 67 is removed by etching using hydrofluoric acid vapor. In the etching, the base insulating film 65 in a portion not covered with the lower electrode 61a and the first contact electrode 36 is also removed.
  • the base insulating film 65 is formed more densely than the sacrificial insulating film 67, the etching rate of the base insulating film 65 with respect to hydrofluoric acid vapor is lower than that of the sacrificial insulating film 67. Therefore, the undercut formed in the base insulating film 65 by this etching is sufficiently small, and there is no possibility that the first contact electrode 36 and the lower electrode 61a are peeled off due to the undercut.
  • an etchant that can be used in this step for example, there is a mixed solution of phosphoric acid, acetic acid, and nitric acid.
  • the slit 34a is exposed in the partial region R in a cross section different from FIG.
  • the front surface side and the back surface side of the base material 31 communicate with each other through the slit 34a.
  • the silicon substrate 32 is not removed in this embodiment, the front surface side and the back surface side of the base material 31 can be isolated by the silicon substrate 32.
  • WLP Wafer Level Package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

【課題】電子デバイスとその製造方法及び電子デバイスの駆動方法において、電子デバイスの高寿命化を図ること。 【解決手段】基材３１と、一方の端部３１ｃと他方の端部３１ｄの各々が基材３１に固定されて上下に弾性変形可能であり、一方の端部３１ｃ寄りの第１の部分Ｐ１と他方の端部３１ｄ寄りの第２の部分Ｐ２とを備えた梁３４ｘと、梁３５ｘの第２の部分Ｐ２の上面に設けられた第１の接触電極３６と、第１の接触電極３６の上方に設けられ、第１の接触電極３６に当接可能な第２の接触電極４０ｂとを有し、第１の部分Ｐ１の剛性が第２の部分Ｐ２の剛性よりも大きい電子デバイスによる。

Description

電子デバイスとその製造方法、及び電子デバイスの駆動方法
　本発明は、電子デバイスとその製造方法、及び電子デバイスの駆動方法に関する。
　携帯電話等の電子機器では、搭載される電子デバイスの微細化を進めるためにMEMS（Micro Electro Mechanical Systems）技術が採用されつつある。MEMS技術で作製される電子デバイスとしては、例えば、RF（Radio Frequency）スイッチ、マイクロミラー素子、および加速度センサ等がある。
　このうち、RFスイッチでは、RF信号をスイッチングする接点が十分な寿命を有することが好ましい。例えば、携帯電話機に用いられるRFスイッチでは、スイッチングを数十億回以上行っても接点の接触抵抗が低い状態に維持できるのが好ましい。
特開２００２－２０４２２２号公報
　電子デバイスとその製造方法及び電子デバイスの駆動方法において、電子デバイスの高寿命化を図ることを目的とする。
　以下の開示の一観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、前記梁の前記第２の部分の上面に設けられた第１の接触電極と、前記第１の接触電極の上方に設けられ、該第１の接触電極に当接可能な第２の接触電極とを有し、前記第１の部分の剛性が前記第２の部分の剛性よりも大きい電子デバイスが提供される。
　また、その開示の別の観点によれば、一方の端部と他方の端部の各々が基材に固定されて上方に弾性変形可能であって、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、前記第１の部分の剛性が前記第２の部分の剛性よりも大きい梁を形成する工程と、前記梁の前記第２の部分の上面に第１の接触電極を形成する工程と、前記第１の接触電極の上方に、前記第１の接触電極に当接可能な第２の接触電極を形成する工程とを有する電子デバイスの製造方法が提供される。
　そして、その開示の他の観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、前記第１の部分の剛性が前記第２の部分の剛性よりも大きい梁と、前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間で駆動電圧が印加される第２の駆動電極と、前記梁の前記第２の部分の上面に設けられた第１の接触電極と、前記第１の接触電極の上方に設けられ、該第１の接触電極に当接可能な第２の接触電極とを有する電子デバイスの駆動方法であって、前記駆動電圧を、前記第２の接触電極に前記第１の接触電極を当接させるのに要する最小電圧よりも高くする電子デバイスの駆動方法が提供される。
図１は、予備的事項の第１例に係る電子デバイスの平面図である。 図２（ａ）は図１のI－I線に沿う断面図であり、図２（ｂ）は図１のII－II線に沿う断面図である。 図３（ａ）、（ｂ）は、予備的事項の第１例に係る電子デバイスのスイッチング動作について説明するための断面図である。 図４は、予備的事項の第２例に係る電子デバイスの平面図である。 図５は、図４のIII－III線に沿う断面図である。 図６は、予備的事項の第２例に係る電子デバイスのスイッチング動作について説明するための断面図である。 図６は、予備的事項の第２例に係る電子デバイスにおいて、駆動電圧を高めた場合の問題について説明するための断面図である。 図８は、第１実施形態に係る電子デバイスの平面図である。 図９は、図８のIV－IV線に沿う断面図である。 図１０（ａ）は図８のV－V線に沿う断面図であり、図１０（ｂ）は図８のVI－VI線に沿う断面図である。 図１１は、第１実施形態に係る電子デバイスの梁とその周囲の拡大平面図である。 図１２は、第１実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。 図１３（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。 図１４（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。 図１５（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その３）である。 図１６（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その４）である。 図１７（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その５）である。 図１８は、第１実施形態に係る電子デバイスの製造途中の断面図（その６）である。 図１９は、第１実施形態に係る電子デバイスの製造途中の平面図（その１）である。 図２０は、第１実施形態に係る電子デバイスの製造途中の平面図（その２）である。 図２１は、第２実施形態に係る電子デバイスの平面図である。 図２２は、第３実施形態に係る電子デバイスの断面図である。 図２３は、オン状態における第３実施形態に係る電子デバイスの断面図である。 図２４は、第３実施形態に係る電子デバイスの製造途中の断面図である。 図２５は、第３実施形態に係る電子デバイスの平面レイアウトの一例を示す平面図である。 図２６は、第４実施形態に係る電子デバイスの平面図である。 図２７は、図２６のIX－IX線に沿う断面図である。 図２８は、第４実施形態に係る電子デバイスのスイッチング動作について説明するための断面図であって、 図２９（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その１）である。 図３０（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その２）である。 図３１（ａ）、（ｂ）は、第４実施形態に係る電子デバイスの製造途中の断面図（その３）である。 図３２は、第４実施形態に係る電子デバイスの製造途中の断面図（その４）である。 図３３は、第４実施形態に係る電子デバイスの製造途中の断面図（その５）である。 図３４は、第４実施形態に係る電子デバイスの製造途中の断面図（その６）である。 図３５は、第４実施形態に係る電子デバイスの製造途中の断面図（その７）である。 図３６は、第４実施形態に係る電子デバイスの製造途中の断面図（その８）である。 図３７は、第４実施形態に係る電子デバイスの製造途中の断面図（その９）である。 図３８は、第４実施形態に係る電子デバイスの製造途中の断面図（その１０）である。 図３９は、第４実施形態に係る電子デバイスの製造途中の断面図（その１１）である。 図４０は、第４実施形態に係る電子デバイスの製造途中の断面図（その１２）である。 図４１は、第４実施形態に係る電子デバイスの製造途中の断面図（その１３）である。 図４２は、第４実施形態に係る電子デバイスの製造途中の平面図（その１）である。 図４３は、第４実施形態に係る電子デバイスの製造途中の平面図（その２）である。 図４４は、第４実施形態に係る電子デバイスの製造途中の平面図（その３）である。 図４５は、第５実施形態に係る電子デバイスの断面図である。 図４６は、第５実施形態に係る電子デバイスの平面図である。 図４７は、第５実施形態に係る電子デバイスのスイッチング動作について説明するための断面図である。 図４８（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その１）である。 図４９（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その２）である。 図５０（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その３）である。 図５１（ａ）、（ｂ）は、第５実施形態に係る電子デバイスの製造途中の断面図（その４）である。 図５２は、第５実施形態に係る電子デバイスの製造途中の断面図（その５）である。 図５３は、第５実施形態に係る電子デバイスの製造途中の断面図（その６）である。 図５４は、第５実施形態に係る電子デバイスの製造途中の断面図（その７）である。 図５５は、第５実施形態に係る電子デバイスの製造途中の平面図（その１）である。 図５６は、第５実施形態に係る電子デバイスの製造途中の平面図（その２）である。 図５７は、第５実施形態に係る電子デバイスの製造途中の平面図（その３）である。 図５８は、第５実施形態に係る電子デバイスの製造途中の平面図（その４）である。 図５９は、第５実施形態に係る電子デバイスの製造途中の平面図（その５）である。 図６０は、第５実施形態に係る電子デバイスにキャップを設けた場合の断面図である。
　本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。以下では、電子デバイスの二つの例について説明する。
　・第１例
　図１は、第１例に係る電子デバイスの平面図である。
　この電子デバイス１０は、RFスイッチであって、基材１１の上に、入力電極１２、出力電極１３、下部駆動電極１４、及び梁１５を備える。
　スイッチングの対象となるRF信号は、入力電極１２から入力され、スイッチがオン状態のときに出力電極１３から出力されることになる。
　図２（ａ）は、図１のI－I線に沿う断面図である。
　図２（ａ）に示すように、梁１５は、酸化シリコン等の絶縁体を材料とするアンカー１６によって片方の端部が支持されており、その端部を支点にして上下に弾性変形可能である。このように片方の端部のみが支持された梁１５は型持ち梁とも呼ばれる。
　また、梁１５の上面には、下部駆動電極１４に対向して上部駆動電極１７が設けられる。更に、その梁１５の下面には、スイッチの接点として供される突起１８ａを備えた接触電極１８が形成される。
　図２（ｂ）は、図１のII－II線に沿う断面図である。
　図２（ｂ）に示すように、上記の突起１８ａは接触電極１８に二つ設けられており、各突起１８ａはそれぞれ入力電極１２と出力電極１３に対向する。
　図３（ａ）、（ｂ）は、この電子デバイス１０のスイッチング動作について説明するための断面図であって、図３（ａ）は図１のI－I線に沿う断面図に相当し、図３（ｂ）は図１のII－II線に沿う断面図に相当する。
　図３（ａ）に示すように、電子デバイス１０をオン状態にするには、上部駆動電極１７と下部駆動電極１４との間に駆動電圧Vを印加することによりこれらの電極間に静電引力を発生させ、その静電引力によって梁１５を下方に撓ます。
　これにより、図３（ｂ）に示すように、二つの突起１８ａのそれぞれが入力電極１２と出力電極１３に当接してスイッチがオン状態になる。その結果、入力電極１２と出力電極１３とが接触電極１８を介して電気的に接続され、入力電極１２から出力電極１３にRF信号が流れるようになる。
　なお、オン状態における突起１８ａと入力電極１２との接触抵抗や、突起１８ａと出力電極１３との接触抵抗を低減するために、入力電極１２、出力電極１３及び接触電極１８の材料として電気抵抗率が低い金を用いるのが好ましい。
　また、電子デバイス１０をオフ状態にするには駆動電圧Vの印加を停止すればよい。
　ところで、この電子デバイス１０においては、オン状態からオフ状態にするために駆動電圧の印加を停止した場合でも、二つの突起１８ａの各々が入力電極１２と出力電極１３に貼り付いたままになることがある。このような現象は、スティッキングと呼ばれ、電子デバイス１０が不良になる要因の一つになる。
　スティッキングは、梁１５が元の形に戻ろうとする弾性力と比較して、突起１８ａと入力電極１２との粘着力や、突起１８ａと出力電極１３との粘着力の方が大きい場合に発生し得る。
　特に、この例のように二つの突起１８ａを設ける場合では、突起が一つの場合と比較してその粘着力が強くなり、スティッキングが顕著に発生する。
　更に、突起１８ａの材料として使用される金は他の金属材料と比較して軟らかいので、突起１８ａが入力電極１２や出力電極１３に貼り付き易く、スティッキングの発生が助長されてしまう。
　このように、電子デバイス１０では、スティッキングが原因でスイッチングのオンオフ動作を安定して行うことができなくなるおそれがある。
　・第２例
　第１例では、スイッチの接点として供される突起が二つの電子デバイスについて説明した。これに対し、本例では、その突起が一つの電子デバイスについて説明する。
　図４は、第２例に係る電子デバイスの平面図である。
　この電子デバイス２０は、RFスイッチであって、基材２１、梁２４ｂ、入力電極２５、及び上部駆動電極２７を備える。
　このうち、梁２４ｂは、基材２１に形成されたスリット２４ａによってその輪郭が画定されており、二つの端部Ｐにおいて基材２１に支持される。
　また、入力電極２５は、一方の端部が基材２１に固定されており、他方の端部にスイッチの接点として供される突起２５ａを備える。そして、上部駆動電極２７は、梁２４ｂを上から横断するように形成され、その両端が基材２１に固定される。
　また、梁２４ｂの上面には、出力電極２６と下部駆動電極２８が設けられる。このうち、下部駆動電極２８は、平面視で上部駆動電極２７と重なるように形成される。一方、出力電極２６は、一方の端部が平面視で突起２５ａに重なるように形成される。
　図５は、図４のIII－III線に沿う断面図である。
　図５に示されるように、基材２１としては、シリコン基板２２の上に酸化シリコン膜２３とシリコン膜２４をこの順に形成してなるSOI(Silicon On Insulator)基板が使用される。そして、梁２４ｂの下の酸化シリコン膜２３は除去されており、これにより梁２４ｂが上方に弾性変形可能となる。
　図６は、この電子デバイス２０のスイッチング動作について説明するための断面図であって、図４のIII－III線に沿う断面図に相当する。
　図６に示すように、電子デバイス２０をオン状態にするには、上部駆動電極２７と下部駆動電極２８の各々に駆動電圧Vを印加する。これにより、上部駆動電極２７と下部駆動電極２８との間に静電引力が発生し、その静電引力によって梁２４ｂが上方に撓む。そして、入力電極２５の突起２５ａと出力電極２６とが当接してこれらの電極２５、２６間にRF信号が流れ、スイッチがオン状態となる。
　なお、スイッチをオフ状態にするには、上部駆動電極２７と下部駆動電極２８への駆動電圧Vの印加を停止すればよい。
　上記の電子デバイス２０では、スイッチがオン状態のときに出力電極２６が一つの突起２５ａのみに当接する。よって、本例では、突起が二つの第１例と比較して、入力電極２５と出力電極２６との粘着力が弱くなり、スティッキングの発生を抑えることができる。
　但し、この電子デバイス２０では、入力電極２５と出力電極２６とが当接を繰り返すうちにこれらの接触面が劣化し、これらの電極２５、２６間の接触抵抗が上昇するおそれがある。このように接触抵抗が上昇すると、スイッチがオン状態のときに入力電極２５から出力電極２６に流れるRF信号が減衰してしまい、電子デバイスの寿命が縮まってしまう。
　そのような接触抵抗の上昇に対する対策として駆動電圧Vを高くすることが考えられる。
　上部駆動電極２７と下部駆動電極２８との間で発生する静電引力は駆動電圧Vの２乗に略比例する。したがって、駆動電圧を高くすれば突起２５ａと出力電極２６との間に強い荷重が加わり、これらの間の接触抵抗が増大するのを抑制できる。
　例えば、入力電極２５に出力電極２６を当接させるために上部駆動電極２７と下部駆動電極２８間に印加すべき最小電圧Vminが４０Vの場合、駆動電圧Vを４０Vとするよりも５０Vとした方が接触抵抗を小さくすることができる。
　但し、このように駆動電圧Vを高くすると、接触抵抗の増大は抑制されるものの、以下のような問題が発生するおそれがある。
　図７は、駆動電圧Ｖを高くした場合の問題について説明するための断面図であり、図４のIII－III線に沿う断面図に相当する。
　図７に示すように、駆動電圧Ｖを例えば６０V程度まで高めると、上部駆動電極２７と下部駆動電極２８との間の静電引力が必要以上に高められ、上部電極２７と下部駆動電極２８が接触してこれらが電気的にショートしてしまう。
　なお、このようなショートを防止するため、上部駆動電極２７や下部駆動電極２８の各々の表面に絶縁膜を形成することも考えられる。しかし、これではオンオフを繰り返すうちに絶縁膜が帯電し、その絶縁膜から生じる静電力によって上部駆動電極２７と下部駆動電極２８との間の静電引力がしだいに低下してしまう。
　本願発明者は、このような知見に鑑みて、以下に説明するような本実施形態に想到した。
　（第１実施形態）
　図８は、本実施形態に係る電子デバイス３０の平面図である。
　電子デバイス３０は、RFスイッチであって、基材３１と梁３４ｘとを有する。このうち、梁３４ｘは、基板３１に形成されたスリット３４ａによりその輪郭が画定される。
　また、梁３４ｘの上面には、第１の駆動電極３５と第１の接触電極３６が間隔をおいて形成される。
　そして、基材３１の上には、平面視で第１の駆動電極３５と重なるように第２の駆動電極４０ａが設けられると共に、平面視で第１の接触電極３６と重なるように第２の接触電極４０ｂが設けられる。
　各電極の材料は特に限定されない。本実施形態では、第１の駆動電極３５、第１の接触電極３６、第２の駆動電極４０ａ、及び第２の接触電極４０ｂの材料として、他の金属材料よりも電気抵抗が低い金を使用する。
　なお、上記の第１の接触電極３６の端部には、スイッチングの対象となるRF信号を供給するための電極パッド４０ｃが形成される。また、第２の接触電極４０ｂの下面には、スイッチの接点として供される単一の突起４０ｄが設けられる。
　実使用下においては後述のように第１の接触電極３６の上面が突起４０ｄに当接することで電子デバイス３０がオン状態となり、第１の接触電極３６と第２の接触電極４０ｂとの間にRF信号が流れることになる。
　図９は、図８のIV－IV線に沿う断面図である。
　図９に示すように、基材３１は、シリコン基板３２の上に酸化シリコン膜３３とシリコン膜３４とをこの順に積層してなるSOI基板である。そして、そのシリコン膜３４の一部が上記の梁３４ｘとして機能する。
　更に、本実施形態では梁３４ｘの下の酸化シリコン膜３３が除去されており、梁３４ｘの下に隙間Ｓが形成される。これにより、梁３４ｘは、酸化シリコン膜３３の拘束力から開放され、上方に弾性変形可能となる。
　また、電極パッド４０ｃは、電子デバイス３０の製造時に形成されたモリブデン膜等のシード層３７を介して第１の接触電極３６の上に形成される。
　図１０（ａ）は図８のV－V線に沿う断面図であり、図１０（ｂ）は図８のVI－VI線に沿う断面図である。
　図１０（ａ）、（ｂ）に示されるように、第２の駆動電極４０ａと第２の接触電極４０ｂは、いずれもその断面形状がブリッジであって、端部がシード層３７を介して基材３１に接続される。
　図１１は、梁３４ｘとその周囲の拡大平面図である。
　図１１に示すように、梁３４ｘは、第１の端部３４ｃと第２の端部３４ｄにおいて基材３１に固定されており、第１の端部３４ｃ寄りの第１の部分Ｐ１と、第２の端部３４ｄ寄りの第２の部分Ｐ２とを有する。
　このうち、第２の部分Ｐ２の幅Ｗ２は第１の部分Ｐ１の幅Ｗ１よりも狭い。
　このように幅が異なることで、第１の端部３４ｃを支点にした場合の第１の部分Ｐ１の剛性は、第２の端部３４ｄを支点にした場合の第２の部分Ｐ２の剛性よりも大きくなるため、第１の部分Ｐ１は第２の部分Ｐ２よりも弾性変形し難くなる。
　梁３４ｘの平面形状は特に限定されない。本実施形態では、梁３４ｘの平面形状を、第１の端部３４ｃと第２の端部３４ｄを結ぶ直線Ｌについて線対称にする。
　また、上記の第１の接触電極３６は、線状の平面形状を有しており、第２の部分Ｐ２から第１の部分Ｐ１に向けて延在する。一方、第１の駆動電極３５は、第１の部分Ｐ１に形成されており、線状の第１の接触電極３６よりも幅が広い。
　次に、この電子デバイス３０のスイッチング動作について説明する。
　図１２は、電子デバイス３０のスイッチング動作について説明するための断面図であって、図８のIV－IV線に沿う断面図に相当する。
　実使用下においては、第１の駆動電極３５と第２の駆動電極４０ａとの間に駆動電圧Vを印加することにより、第１の駆動電極３５と第２の駆動電極４０ａとの間に静電引力を発生させ、その静電引力によって梁３４ｘを上方に撓ませる。
　これにより、第２の接触電極４０ｂの突起４０ｄに第１の接触電極３６が当接して電子デバイス３０がオン状態となり、各電極３６、４０ｂ間にRF電流が流れるようになる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
　ここで、突起４０ｄと第１の接触電極３６との間の接触抵抗が原因で各電極３６、４０ｂ間を流れるRF信号が減衰するのを防止するには、上記の駆動電圧Vをなるべく高めることにより突起４０ｂに第１の接触電極３６を強く押圧するのが好ましい。
　本実施形態では、上記のように第１の部分Ｐ１における梁３４ｘの剛性を第２の部分Ｐ２における剛性よりも大きくしたため、このように駆動電圧Vを高めても第１の駆動電極３５と第２の駆動電極４０ａが接触するのを抑制できる。
　よって、第１の駆動電極３５と第２の駆動電極４０ａとが電気的にショートするのを懸念せずに駆動電圧Vを高め、第１の接触電極３６と突起４０ｄとの間の接触抵抗を低減することができ、ひいては電子デバイス３０の長寿命化を実現できる。
　駆動電圧Ｖは特に限定されない。本実施形態では、第２の接触電極４０ｂに第１の接触電極３６を当接させるために第１の駆動電極３５と第２の駆動電極４０ａとの間に印加すべき最小電圧Ｖminよりも駆動電圧Ｖを高めることにより、上記の電極３６、４０ｂ間の接触抵抗の増大を抑制する。
　例えば、上記の最小電圧Ｖminが約４０Ｖの場合、駆動電圧Ｖを約７０Ｖとする。なお、最小電圧Ｖminはプルイン電圧と呼ばれることもある。
　しかも、本実施形態では第２の接触電極４０ｂに単一の突起４０ｄのみを設けるため、突起４０ｄを複数設ける場合と比較して第１の接触電極３６と第２の接触電極４０ｂとの接触面積が減る。これにより、第１の接触電極３６と第２の接触電極４０ｂとの間の粘着力を低減でき、各電極３６、４０にスティッキングが生じるのを防止できる。
　更に、梁３４ｘの第２の部分Ｐ２は、その剛性が第１の部分Ｐ１よりも小さいため容易に弾性変形するので、第２の接触電極４０ｂに第１の接触電極３６を当接させるのに要する最小電圧Ｖminを低減することもできる。
　次に、この電子デバイス３０の製造方法について説明する。
　図１３～図１８は、本実施形態に係る電子デバイスの製造途中の断面図であり、図１９～図２０はその平面図である。なお、図１３～図２０において、上記で説明したのと同じ要素には上記と同じ符号を付し、以下ではその説明を省略する。
　なお、図１３～図１８において、第１断面は図８のIV－IV線に沿う断面に相当し、第２断面は図８のVII－VII線に沿う断面に相当する。
　この電子デバイス３０は、MEMS技術を用いて以下のように製造される。
　まず、図１３（ａ）に示すように、基材３１としてSOI基板を用意する。
　その基材３１におけるシリコン基板３２の厚さは約５２５μmであり、酸化シリコン膜３３の厚さは約４μmである。また、シリコン膜３４の厚さは約１５μmである。
　なお、シリコン膜３４は上記した第１の駆動電極３５と第１の接触電極３６（図９参照）との下地となる。そのため、第１の駆動電極３５と第１の接触電極３６同士がシリコン膜３４を介して電気的に接続されるのを防止するために、シリコン膜３４中の不純物を制御することによりシリコン膜３４の抵抗率をなるべく高く、例えば１０００Ωcm以上とするのが好ましい。
　次に、図１３（ｂ）に示すように、スパッタ法によりクロム膜と金膜とをこの順に形成した後、これらの積層膜をイオンミリングによりパターニングして、第１の駆動電極３５と第１の接触電極３６とを互いに間隔をおいて形成する。
　第１の駆動電極３５と第１の接触電極３６の厚さは特に限定されない。本実施形態では、上記したクロム膜の厚さを約５０nmとし、金膜の厚さを約５００nmとする。
　図１９は、本工程を終了後の平面図である。先の図１３（ｂ）において、第１断面は図１９のIV－IV線に沿う断面に相当し、第２断面は図１９のVII－VII線に沿う断面に相当する。
　続いて、図１４（ａ）に示すように、基材３１の上にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン３９を形成する。
　そして、第２断面に示すように、第１のレジストパターン３９をマスクにしてシリコン膜３４をRIE(Reactive Ion Etching)によりドライエッチングし、シリコン膜３４に幅が約２μmのスリット３４ａを形成する。
　そのドライエッチングとしては、エッチングの異方性が高いDeep-RIEを採用するのが好ましい。Deep-RIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、スリット３４ａの側壁を基材３１の上面に対して垂直にすることが可能となる。
　このようにスリット３４ａを形成することで、シリコン膜３４の一部が梁３４ｘとして画定される。
　この後に、第１のレジストパターン３９は除去される。
　図２０は、本工程を終了後の平面図である。先の図１４（ａ）において、第１断面は図２０のIV－IV線に沿う断面に相当し、第２断面は図２０のVII－VII線に沿う断面に相当する。
　スリット３４ａで画定される梁３４ｘのサイズは特に限定されない。本実施形態では、第１の部分Ｐ１における梁３４ｘの長さＬ１を約２５０μmとし、幅Ｗ１を約１５０μmとする。また、梁３４ｘの第２の部分Ｐ２については、長さＬ２を約４００μmとし、幅Ｗ２を上記の幅Ｗ１よりも狭い約３０μmとする。
　次いで、図１４（ｂ）に示すように、シリコン膜３４、第１の駆動電極３５、及び第１の接触電極３６の上に犠牲絶縁膜４１として酸化シリコン膜をプラズマＣＶＤ法で約５μmの厚さに形成する。
　次に、図１５（ａ）に示すように、フォトリソグラフィとエッチングにより犠牲絶縁膜４１に第１及び第２の凹部４１ａ、４１ｂと開口４１ｃを形成する。
　これらのうち、第１の凹部４１ａが最も浅い。そして、第２の凹部４１ｂ、開口４１ｃの順に深くなる。このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。
　本実施形態では、第１の凹部４１ａの深さを約４μmとし、第２の凹部４１ｂの深さを約４．５μmとする。
　続いて、図１５（ｂ）に示すように、犠牲絶縁膜４１の上面と、第１及び第２の凹部４１ａ、４１ｂと開口４１ｃの各々の内面に、シード層３７として厚さが約５０nmのモリブデン膜と厚さが約３００nmの金膜をこの順にスパッタ法で形成する。
　次に、図１６（ａ）に示す断面構造を得るまでの工程について説明する。
　まず、シード層３７の上にフォトレジストを塗布し、それを露光、現像して第２のレジストパターン３９を形成する。第２のレジストパターン３９は、上記した第１及び第２の凹部４１ａ、４１ｂと開口４１ｃの各々の上に窓３９ａを備える。
　そして、シード層３７を給電層にしながら窓３９ａ内に金膜を約２０μmの厚さに電解めっきにより成長させ、その金膜を第２の駆動電極４０ａ、第２の接触電極４０ｂ、及び電極パッド４０ｃとする。
　これら第２の駆動電極４０ａと第２の接触電極４０ｂは、犠牲絶縁膜４１の上に互いに間隔をおいて形成される。そして、第２の接触電極４０ｂには、第２の凹部４１ｂの形状を反映した突起４０ｄが形成される。
　その後に、図１６（ｂ）に示すように、第２のレジストパターン３９を除去する。
　続いて、図１７（ａ）に示すように、エッチング液としてヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜４１上のシード層３７をウエットエッチングにより除去する。なお、第１の駆動電極４０ａ、第２の接触電極４０ｂ、及び電極パッド４０ｃの各々の下のシード層３７は、これらの電極やパッドがマスクとなるためエッチングされずに残存する。
　次に、図１７（ｂ）に示すように、犠牲絶縁膜４１をウエットエッチングして除去する。このウエットエッチングで使用し得るエッチング液としては、例えばフッ酸溶液がある。
　第２断面に示すように、そのフッ酸溶液はシリコン膜３４のスリット３４ａを通じてその下の酸化シリコン膜３３にも侵入する。そのため、梁３４ｘの下の酸化シリコン膜３３もフッ酸溶液によりウエットエッチングされて隙間Ｓが形成される。
　そして、このように隙間Ｓが形成されることで、梁３４ｘが酸化シリコン膜３３の拘束力から開放され、梁３４ｘが上方に弾性変形可能となる。
　続いて、図１８に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、第２の駆動電極４０ａと第２の接触電極４０ｂの各々の下に残存するシード層３７のうちモリブデン膜のみをウエットエッチングして除去する。
　これにより、第２の接触電極４０ｂの下面に低抵抗の金膜が露出するため、梁３４ｘが上方に弾性変形したときに第１の接触電極３６と第２の接触電極４０ｂとの接触抵抗を低減することができる。
　以上により、本実施形態に係る電子デバイス３０の基本構造が完成する。
　（第２実施形態）
　図２１は、本実施形態に係る電子デバイス４０の平面図である。なお、図２１において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　図２１に示すように、本実施形態では、梁３４ｘの第１の部分Ｐ１の平面形状のみが第１実施形態と異なり、これ以外については第１実施形態と同じである。
　その第１の部分Ｐ１の第１の端部３４ｃ寄りの幅Ｗ３は、当該第１の部分Ｐ１の第２の部分Ｐ２寄りの幅Ｗ４よりも狭い。
　このように幅Ｗ３を狭くすると、第１の端部３４ｃを支点にしたときの第１の部分Ｐ１の剛性が第１実施形態におけるよりも小さくなる。そのため、第１の駆動電極３５と第２の駆動電極４０ａに印加する駆動電圧Vを第１実施形態よりも弱くしても梁３４ｘを上方に容易に弾性変形させることができ、スイッチをオン状態にするための最小電圧Vminを第１実施形態よりも低減することができる。
　なお、上記の幅Ｗ３、Ｗ４は特に限定されないが、本実施形態では幅Ｗ４を約１５０μmとし、幅Ｗ３を約７０μmとする。
　（第３実施形態）
　第１実施形態と第２実施形態では、梁３４ｘの幅により第１の部分Ｐ１と第２の部分Ｐ２の剛性を変えた。
　これに対し、本実施形態では、以下のように梁３４ｘの厚さにより第１の部分Ｐ１と第２の部分Ｐ２の剛性を変える。
　図２２は、本実施形態に係る電子デバイス５０の断面図である。なお、図２２において、第１実施形態と同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　図２２に示すように、本実施形態では、第２の部分Ｐ２における梁３４ｘの一部の厚さＴ２を、第１の部分Ｐ１における梁３４ｘの厚さＴ１よりも薄くする。
　厚さＴ１、Ｔ２は特に限定されないが、本実施形態では厚さＴ１を約１５μmとし、厚さＴ２を約１０μmとする。
　図２３は、第１の駆動電極３５と第２の駆動電極４０ａとの間に駆動電圧Vを印加し、スイッチをオン状態にしたときの電子デバイス５０の断面図である。
　上記のように厚さＴ２が厚さＴ１よりも薄いため、第１の部分Ｐ１の剛性が第２の部分Ｐ２の剛性よりも大きくなり、第１の部分Ｐ１は上方に弾性変形し難くなる。
　よって、第１実施形態と同様に、第２の接触電極４０ｂに第１の接触電極３６を強く押圧すべく駆動電圧Vを高めても、第１の駆動電極３５と第２の駆動電極４０ｂが接触する危険性を低減できる。
　一方、第１の接触電極３６が形成される第２の部分Ｐ２は第１の部分Ｐ１よりも剛性が小さい。そのため、上記の駆動電圧Vによって第２の部分Ｐ２における梁３４ｘを上方に容易に撓ませて、第２の接触電極４０ｂに第１の接触電極３６を確実に当接させることができる。
　次に、この電子デバイス５０の製造方法について、図２４を参照して説明する。
　図２４は、電子デバイス５０の製造途中の断面図である。なお、図２４において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　この電子デバイス５０を製造するには、まず、シリコン基板３２の上に酸化シリコン膜３３とシリコン膜３４とを順に形成してなるSOI基板を基材３１として用意する。このうち、シリコン膜３４の厚さＴ１は約１５μmである。
　そして、その基材３１の上にフォトレジストを塗布し、それを露光、現像して第３のレジストパターン５１を形成する。
　そして、その第３のレジストパターン５１をマスクにしながら、RIEによりシリコン膜３４を途中の深さまでドライエッチングすることにより、第３のレジストパターン５１で覆われていない部分のシリコン膜３４の厚さＴ２を約１０μm程度にまで薄くする。
　なお、そのRIEで使用するエッチングガスは特に限定されないが、本実施形態ではSF6ガスを使用する。
　この後は、第１実施形態で説明した図１３（ｂ）～図１８と同じ工程を行うことで、図２２に示した電子デバイス５０の基本構造が得られる。
　なお、その電子デバイス５０の梁３４ｘの平面形状は特に限定されない。
　図２５は、電子デバイス５０の平面レイアウトの一例を示す平面図であって、先の図２２～図２４は図２５のVIII－VIII線に沿う断面図に相当する。
　図２５の例では、梁３４ｘは幅Ｗ５が一定の帯状の平面形状を有する。
　なお、このように幅Ｗ５を一定にするのではなく、第１実施形態の図１１のように幅Ｗ２を幅Ｗ１よりも狭めることにより、第２の部分Ｐ２における梁３４ｘの剛性を更に小さくし、第２の部分Ｐ２を上方に弾性変形し易くしてもよい。
　（第４実施形態）
　第１～第３実施形態では、静電引力によって梁を撓ます電子デバイスについて説明した。
　これに対し、本実施形態では、圧電膜に生じる応力を利用して梁を撓ませる電子デバイスについて説明する。
　図２６は、本実施形態に係る電子デバイス６０の平面図である。なお、図２６において、第１～第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　この電子デバイス６０は、RFスイッチであって、基材３１と梁３４ｘとを有する。このうち、梁３４ｘは、基板３１に形成されたスリット３４ａによりその輪郭が画定される。
　その梁３４ｘの第１の部分Ｐ１の上には、下部電極６１ａ、圧電膜６２、及び上部電極６３ａをこの順に形成してなる圧電素子Qが形成される。このうち、下部電極６１ａと上部電極６３ａの材料としては白金を使用し、圧電膜６２の材料としてはPZT(Lead Zirconate Titanate: PbZrTiO3)を使用し得る。
　そして、梁３４ｘの第２の部分Ｐ２の上には、第１実施形態と同様に、第１の接触電極３６が形成される。
　梁３４ｘの大きさは特に限定されない。本実施形態では、第１の部分Ｐ１の最小幅Ｗ１を約１５０μmとし、第２の部分Ｐ２の最小幅Ｗ２を約３０μmとする。更に、第１の部分Ｐ１の長さは約３００μmとし、第２の部分Ｐ２の長さは約４００μmとする。
　このように幅W1を幅W2よりも広くすることで、第１実施形態と同様に、第１の端部３４ｃを支点にした場合の第１の部分Ｐ１の剛性を、第２の端部３４ｄを支点にした場合の第２の部分Ｐ２の剛性よりも大きくすることができる。
　なお、梁３４ｘの平面形状は特に限定されない。第２実施形態の図２１のように、第１の部分Ｐ１の第１の端部３４ｃ寄りの幅Ｗ３を、当該第１の部分Ｐ１の第２の部分Ｐ２寄りの幅Ｗ４よりも狭くしてもよい。
　更に、第３実施形態の図２２のように、第２の部分Ｐ２における梁３４ｘの一部の厚さＴ２を、第１の部分Ｐ１における梁３４ｘの厚さＴ１よりも薄くしてもよい。
　図２７は、図２６のIX－IX線に沿う断面図である。
　図２７に示すように、上記の圧電素子Qは、酸化シリコン膜等の下地絶縁膜６５を介して、基材３１の上に形成される。
　そして、梁３４ｘの下の一部領域Rでは、シリコン基板３２と酸化シリコン膜３３が除去されており、梁３４ｘが上方に弾性変形可能な状態となっている。
　次に、この電子デバイス６０のスイッチング動作について説明する。
　図２８は、電子デバイス６０のスイッチング動作について説明するための断面図であって、図２６のIX－IX線に沿った断面図に相当する。
　図２８に示すように、実使用下においては、圧電素子Qの下部電極６１ａと上部電極６３ａとの間に約１０Ｖ程度の駆動電圧Vを印加することにより、圧電効果で圧電膜６２ａを面内方向に収縮させる。
　これにより、梁３４ｘが上方に撓み、第２の接触電極４０ｂの突起４０ｄに第１の接触電極３６が当接して電子デバイス６０がオン状態となる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。
　本実施形態では、第１～第３実施形態とは異なり、梁３４ｘを撓ませるのに静電力を利用しないので、静電力を発生させるための第１の駆動電極３５（図１２参照）と第２の駆動電極４０ａが不要となる。よって、第１の駆動電極３５と第２の駆動電極４０ａとが接触してこれらが電気的にショートするという問題が本実施形態では生じ得ない。
　更に、圧電膜６２ａの圧電効果を利用することで梁３４ｘを簡単に撓ますことができるため、静電力を利用する第１～第３実施形態と比較して弱い駆動電圧Ｖでスイッチをオン状態にすることができる。
　しかも、梁３４ｘのうち、圧電素子Qが形成される第１の部分Ｐ１の剛性は第２の部分Ｐ２のそれよりも高い。そのため、駆動電圧Ｖの印加を停止することで第１の部分Ｐ１がその剛性で元の平坦な状態にすぐさま戻り、第１の接触電極３６が第２の接触電極４０ｂに張り付いたままになる危険性を低減できる。
　その結果、第１の接触電極３６と第２の接触電極４０ｂとの張り付くのを懸念せずに駆動電圧Ｖを高めることで、第１の接触電極３６と突起４０ｄとの間意の接触抵抗を低減し、ひいては電子デバイス６０の長寿命化を実現できる。
　更に、梁３４ｘの第２の部分Ｐ２の剛性を第１の部分Ｐ１よりも低くしたため、梁３４ｘが上方に弾性変形し易くなり、スイッチをオン状態にするのに駆動電圧Ｖを必要以上に高める必要がない。
　次に、この電子デバイス６０の製造方法について説明する。
　図２９～図４１は、本実施形態に係る電子デバイスの製造途中の断面図であり、図４２～図４４はその平面図である。なお、図２９～図４３において、第１～第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　また、図２９～図４０において、第１断面は図２６のIX－IX線に沿う断面に相当し、第２断面は図２６のX－X線に沿う断面に相当する。
　この電子デバイス６０は、MEMS技術を用いて以下のように製造される。
　まず、図２９（ａ）に示すように、基材３１としてSOI基板を用意する。
　その基材３１におけるシリコン基板３２の厚さは約５２５μmであり、酸化シリコン膜３３の厚さは約４μmである。また、シリコン膜３４の厚さは約１５μmである。
　なお、シリコン膜３４は上記した第１の接触電極３６（図２６参照）と第２の接触電極４０ｂの各々との下地となる。そのため、第１の接触電極３６と第２の接触電極４０ｂがシリコン膜３４を介して電気的に接続されるのを防止するために、シリコン膜３４中の不純物を制御することによりシリコン膜３４の抵抗率をなるべく高く、例えば１０００Ωcm以上とするのが好ましい。
　そして、そのようなSOI基板のシリコン膜３４の表面を熱酸化することにより、下地絶縁膜６５として熱酸化膜を約５００nm程度の厚さに形成する。なお、熱酸化はシリコン基板３２の裏面においても進行するので、当該裏面にも下地絶縁膜６５が形成される。
　次に、図２９（ｂ）に示す断面構造を得るまでの工程について説明する。
　まず、下地絶縁膜６５の上に、厚さが約５０nmのチタン膜と厚さが約２００nmのプラチナ膜をこの順にスパッタ法で形成し、これらの積層膜を第１の導電膜６１とする。
　そして、第１の導電膜６１の上に、圧電膜６２としてゾルゲル法でPZT膜を形成する。そのゾルゲル法では、圧電膜６２の厚さが約１μmになるまで、PZT塗膜の形成とその焼成とを複数回繰り返す。なお、焼成時の基板温度は約４５０℃である。
　その後に、圧電膜６２の上に第２の導電膜６３としてスパッタ法でプラチナ膜を約２００nmの厚さに形成する。
　続いて、図３０（ａ）に示すように、第２の導電膜６３をイオンミリングによりパターニングして上部電極６３ａを形成する。
　更に、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて圧電膜６２をウエットエッチングすることにより、圧電膜６２をパターニングする。
　その後、第１の導電膜６１をイオンミリングによりパターニングして下部電極６１ａを形成する。
　ここまでの工程により、下部電極６１ａ、圧電膜６２、及び上部電極６３ａをこの順に形成してなる圧電素子Qが形成されたことになる。
　図４２は、本工程を終了した後の平面図である。上記の図３０（ａ）において、第１断面は図４２のIX－IX線に沿う断面に相当し、第２断面は図４２のX－X線に沿う断面に相当する。なお、図４２では下地絶縁膜６５を省略してある。
　図４２に示すように、平面視したときに、圧電膜６２と上部電極６３ａは矩形状であり、下部電極６１ａは概略Ｔ字型である。
　次いで、図３０（ｂ）に示すように、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜６５として形成した熱酸化膜をウエットエッチングにより除去する。これにより、下地絶縁膜６５は、圧電素子Qの下とその周囲にのみ残されることになる。
　次に、図３１（ａ）に示す断面構造を得るまでの工程について説明する。
　まず、基板温度を７５０℃とする条件で圧電膜６２に対してRTA(Rapid Thermal Anneal)を行い、圧電膜６２中のPZTを結晶化させてその圧電特性を向上させる。
　そして、圧電素子Qから間隔をおいた部分のシリコン膜３４の上に、第１の接触電極３６として厚さが約５０nmのチタン膜と厚さが約５００nmの金膜をこの順に形成する。なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により第１の接触電極３６の形状にパターニングされる。
　図４３は、本工程を終了した後の平面図である。上記の図３１（ａ）において、第１断面は図４３のIX－IX線に沿う断面に相当し、第２断面は図４３のX－X線に沿う断面に相当する。なお、図４３では下地絶縁膜６５を省略してある。
　図４３に示すように、第１の接触電極３６は平面視で概略Ｔ字型の形状を有する。
　次いで、図３１（ｂ）に示すように、基材３１の上側全面にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン６４を形成する。そして、この第２のレジストパターン６４をマスクにしてシリコン膜３４をRIEによりドライエッチングし、シリコン膜３４に幅が約２μmのスリット３４ａを形成する。
　第１実施形態と同様に、そのドライエッチングとしては、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeep-RIEを採用するのが好ましい。
　そして、そのスリット３４ａによって梁３４ｘの輪郭が画定される。
　この後に、第１のレジストパターン６４は除去される。
　図４４は、本工程を終了した後の平面図である。上記の図３１（ｂ）において、第１断面は図４４のIX－IX線に沿う断面に相当し、第２断面は図４４のX－X線に沿う断面に相当する。なお、図４４では下地絶縁膜６５を省略してある。
　図４４に示すように、スリット３４ａは、平面視で圧電素子Qと第１の接触電極３６の各々を囲うように形成される。
　続いて、図３２に示すように、圧電素子Qと第１の接触電極３６の各々の上に、犠牲絶縁膜６７として酸化シリコン膜をプラズマＣＶＤ法で約５μmの厚さに形成する。
　次に、図３３に示すように、フォトリソグラフィとエッチングにより犠牲絶縁膜６７に深さが異なる凹部６７ａと開口６７ｂを形成する。このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。
　凹部６７ａの深さは特に限定されないが、本実施形態では凹部６７ａの深さを約３．７μmとし、開口６７ｂの深さを犠牲絶縁膜６７の厚さと同じ約５μmとする。
　次いで、図３４に示すように、犠牲絶縁膜６７の上面と、凹部６７ａ及び開口６７ｂの各々の内面に、シード層３７として厚さが約５０nmのモリブデン膜と厚さが約５００nmの金膜をこの順にスパッタ法で形成する。
　次に、図３５に示す断面構造を得るまでの工程について説明する。
　まず、シード層３７の上にフォトレジストを塗布し、それを露光、現像して第２のレジストパターン６８を形成する。第２のレジストパターン６８は、上記した凹部６７ａと開口６７ｂの各々の上に窓６８ａを備える。
　そして、シード層３７を給電層にしながら窓６８ａ内に金膜を約２０μmの厚さに電解めっきにより成長させ、その金膜を第２の接触電極４０ｂとする。そのようにして形成された第２の接触電極４０ｂには、凹部６７ａの形状を反映した突起４０ｄが形成される。
　続いて、図３６に示すように、第２のレジストパターン６８を除去する。
　次いで、図３７に示すように、エッチング液としてヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜６７上のシード層３７をウエットエッチングにより除去する。なお、第２の接触電極４０ｂの下のシード層３７は、第２の接触電極４０ｂがマスクとなるため、エッチングされずに残存する。
　次に、図３８に示すように、シリコン基板３２の裏面にフォトレジストを塗布し、それを露光、現像することにより、窓６９ａを備えた第３のレジストパターン６９を形成する。
　そして、その窓６９ａを通じてDeep-RIEによりシリコン基板３２をドライエッチングし、シリコン基板３２の一部領域Rを除去する。そのドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスとしてSF6とC4F8とを交互に供給する。
　なお、第２のレジストパターン６９を形成する前に、シリコン基板３２の裏面に残存する熱酸化膜をフッ酸溶液で予め除去することにより、その熱酸化膜が本工程のドライエッチングのマスクになるのを防止してもよい。
　続いて、図３９に示すように、第３のレジストパターン６９を引き続きマスクに使用しながら、エッチングガスとしてCF4ガスを使用するドライエッチングにより一部領域Rにおける酸化シリコン膜３３を除去し、窓６９ａ内にシリコン膜３４の裏面を露出させる。
　この後に、第３のレジストパターン６９は除去される。
　このように一部領域Rにおけるシリコン基板３２と酸化シリコン膜３３を除去することで、梁３４ｘがシリコン基板３２の拘束力から開放されて弾性変形可能となる。
　次に、図４０に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜６７を除去する。なお、そのエッチングでは、下部電極６１ａで覆われていない部分の下地絶縁膜６５も除去される。
　その後に、図４１に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、第２の接触電極４０ｂの下に残存するシード層３７のうちモリブデン膜のみをウエットエッチングして除去する。
　これにより、第２の接触電極４０ｂの下面に低抵抗の金膜が露出するため、梁３４ｘが上方に弾性変形したときに第１の接触電極３６と第２の接触電極４０ｂとの接触抵抗を低減することができる。
　以上により、本実施形態に係る電子デバイス６０の基本構造が完成する。
　なお、その電子デバイス６０では、下部電極６１ａ、圧電膜６２、及び上部電極６３ａの各々の引張応力によって梁３４ｘは約１μm程度上方に反るが、それでも第１の接触電極３６と第２の接触電極４０ｂとの間隔は約０．３μm程度確保でき、実用上は問題ない。これについては後述の第５実施形態でも同様である。
　（第５実施形態）
　上記した第４実施形態では、図２７に示したように、シリコン基板３２の一部領域Rを除去することにより梁３４ｘを弾性変形可能にした。
　これに対し、本実施形態では、以下のようにシリコン基板３２を残しつつ、梁３４ｘを弾性変形可能にする。
　図４５は、本実施形態に係る電子デバイス７０の断面図である。
　なお、図４５において、第１～第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　この電子デバイス７０はRFスイッチであって、基材３１として用意されたSOI基板を利用して作製される。
　その基材３１のシリコン膜３４には複数の孔３４ｂが形成されると共に、その孔３４ｂの周囲の酸化シリコン膜３３が除去される。
　これにより、一部領域Rにおけるシリコン基板３２とシリコン膜３４の間に隙間Sが形成され、梁３４ｘが酸化シリコン膜３３に拘束されることなく弾性変形可能となる。
　図４６は、この電子デバイス７０の平面図である。なお、先の図４５は、図４６のXI－XIに沿う断面図に相当する
　図４６に示すように、上記の梁３４ｘの輪郭は、基材３１に形成されたスリット３４ａによって画定される。
　そして、第４実施形態と同様に、梁３４ｘの第１の部分Ｐ１の上には圧電素子Qが形成され、第２の部分Ｐ２の上には第１の接触電極３６が形成される。
　梁３４ｘの大きさは特に限定されない。本実施形態では、第１の部分Ｐ１の最小幅Ｗ１を約１５０μmとし、第２の部分Ｐ２の最小幅Ｗ２を約３０μmとする。更に、第１の部分Ｐ１の長さは約３００μmとし、第２の部分Ｐ２の長さは約４００μmとする。
　このように幅W1を幅W2よりも広くすることで、第１実施形態と同様に、第１の端部３４ｃを支点にした場合の第１の部分Ｐ１の剛性を、第２の端部３４ｄを支点にした場合の第２の部分Ｐ２の剛性よりも大きくすることができる。
　なお、梁３４ｘの平面形状は特に限定されない。第２実施形態の図２１のように、第１の部分Ｐ１の第１の端部３４ｃ寄りの幅Ｗ３を、当該第１の部分Ｐ１の第２の部分Ｐ２寄りの幅Ｗ４よりも狭くしてもよい。
　更に、第３実施形態の図２２のように、第２の部分Ｐ２における梁３４ｘの一部の厚さＴ２を、第１の部分Ｐ１における梁３４ｘの厚さＴ１よりも薄くしてもよい。
　次に、この電子デバイス７０のスイッチング動作について説明する。
　図４７は、電子デバイス７０のスイッチング動作について説明するための断面図であって、図４６のXI－XI線に沿った断面図に相当する。
　第４実施形態と同様に、本実施形態でも圧電素子Qに約１０Ｖ程度の駆動電圧Vを印加することで梁３４ｘを撓ませて電子デバイス７０をオン状態にし、駆動電圧Vの印加を停止して電子デバイス７０をオフ状態にする。
　このように圧電素子Qを利用することで、第１～第３実施形態とは異なり、梁３４ｘを撓ませるための静電力を発生させる必要がない。そのため、静電力を発生させるための第１の駆動電極３５（図１２参照）と第２の駆動電極４０ａが不要となり、第１の駆動電極３５と第２の駆動電極４０ａとが接触してこれらが電気的にショートするという問題を回避できる。
　更に、圧電膜６２ａの圧電効果を利用することで梁３４ｘを簡単に撓ますことができるため、静電力を利用する第１～第３実施形態と比較して弱い駆動電圧Ｖでスイッチをオン状態にすることができる。
　しかも、梁３４ｘの第１の部分Ｐ１の剛性が第２の部分Ｐ２のそれよりも高いため、駆動電圧Ｖの印加を停止することで第１の部分Ｐ１がその剛性で元の平坦な状態にすぐさま戻る。そのため、駆動電圧Vの印加を停止したにも関わらず第１の接触電極３６と第２の接触電極４０ｂが張り付いたままになる危険性を低減することが可能となる。
　その結果、第１の接触電極３６と第２の接触電極４０ｂとの張り付くのを懸念せずに駆動電圧Ｖを高めることで、第１の接触電極３６と突起４０ｄとの間意の接触抵抗を低減し、ひいては電子デバイス６０の長寿命化を実現できる。
　更に、梁３４ｘの第２の部分Ｐ２の剛性を第１の部分Ｐ１よりも低くしたため、梁３４ｘが上方に弾性変形し易くなり、スイッチをオン状態にするのに駆動電圧Ｖを必要以上に高める必要がない。
　次に、この電子デバイス７０の製造方法について説明する。
　図４８～図５４は、本実施形態に係る電子デバイスの製造途中の断面図であり、図５５～図５９はその平面図である。なお、図４８～図５９において第１～第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　また、図４８～図５４において、第１断面は図４６のXI－XI線に沿う断面に相当し、第２断面は図４６のXII－XII線に沿う断面に相当する。
　この電子デバイス７０は、MEMS技術を用いて以下のように製造される。
　まず、図４８（ａ）に示すように、基材３１としてSOI基板を用意する。そのSOI基板の厚さや、シリコン膜３４の抵抗率等は第４実施形態におけるのと同じなので、ここでは省略する。
　次いで、その基材３１の上側全面にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン６６を形成する。
　そして、第１のレジストパターン６６をマスクにしながら、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeep-RIEによりシリコン膜３４をドライエッチングすることにより、シリコン膜３４に複数の孔３４ｂを形成する。
　なお、図４８（ａ）では、図が煩雑になるのを防ぐため、一部の孔３４ｂを省略してある。
　その後に、第１のレジストパターン６６は除去される。
　図５５は、本工程を終了した後の平面図である。上記の図４８（ａ）において、第１断面は図５５のXI－XI線に沿う断面に相当し、第２断面は図５５のXII－XII線に沿う断面に相当する。
　次に、図４８（ｂ）に示すように、エッチング液として緩衝フッ酸溶液を使用しながら、複数の孔３４ｂを通じて酸化シリコン膜３３をウエットエッチングし、各孔３４ｂの下とその周囲の酸化シリコン膜３３を除去する。
　これにより、基材３１の一部領域Rに隙間Sが形成され、当該一部領域Rにおけるシリコン膜３４が弾性変形可能になる。
　図５６は、本工程を終了した後の平面図である。上記の図４８（ｂ）において、第１断面は図５６のXI－XI線に沿う断面に相当し、第２断面は図５６のXII－XII線に沿う断面に相当する。
　次いで、図４９（ａ）に示すように、シリコン膜３４の上に下地絶縁膜６５としてプラズマCVD法により酸化シリコン膜を約１μmの厚さに形成し、その下地絶縁膜６５で各孔３４ｂを塞ぐ。そのCVD法では、基板温度を約３００℃とすることにより、緻密な下地絶縁膜６５を形成するのが好ましい。
　その後に、図４９（ｂ）に示すように、第４実施形態の図２９（ｂ）と同じ工程を行い、第１の導電膜６１、圧電膜６２、及び第２の導電膜６３をこの順に形成する。
　ここで、本実施形態では、下地絶縁膜６５によって各孔３４ｂを予め塞いでおいたので、下地絶縁膜６５の上方に平坦性が良好な圧電膜６２を形成することができ、下地の凹凸によって圧電膜６５中のPZTの圧電特性が劣化するのを防止できる。
　次に、図５０（ａ）に示すように、第１の導電膜６１、圧電膜６２、及び第２の導電膜６３の各々をパターニングすることにより、下部電極６１ａ、圧電膜６２、及び上部電極６３ａをこの順に形成してなる圧電素子Qを形成する。
　なお、第１の導電膜６１、圧電膜６２、及び第２の導電膜６３のパターニング方法は第４実施形態と同じなので、ここではその詳細については省略する。
　図５７は、本工程を終了した後の平面図である。上記の図５０（ａ）において、第１断面は図５７のXI－XI線に沿う断面に相当し、第２断面は図５７のXII－XII線に沿う断面に相当する。
　なお、図５７では、下地絶縁膜６５と隙間Ｓを省略してある。これについては後述の図５８と図５９でも同様である。
　続いて、図５０（ｂ）に示すように、不図示のレジストパターンをマスクにしながら、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜６５として形成した酸化シリコン膜のうち不要な部分をウエットエッチングにより除去する。
　次に、図５１（ａ）に示す断面構造を得るまでの工程について説明する。
　まず、基板温度を７５０℃とする条件で圧電膜６２に対してRTAを行い、圧電膜６２中のPZTを結晶化させてその圧電特性を向上させる。
　そして、圧電素子Qから間隔をおいた部分の下地絶縁膜６５の上に、第１の接触電極３６として厚さが約５０nmのチタン膜と厚さが約５００nmの金膜をこの順に形成する。なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により第１の接触電極３６の形状にパターニングされる。
　図５８は、本工程を終了した後の平面図である。上記の図５１（ａ）において、第１断面は図５８のXI－XI線に沿う断面に相当し、第２断面は図５８のXII－XII線に沿う断面に相当する。
　次いで、図５１（ｂ）に示すように、基材３１の上側全面にフォトレジストを塗布し、それを露光、現像して第２のレジストパターン７２を形成する。そして、この第２のレジストパターン７２をマスクにしてシリコン膜３４をドライエッチングし、シリコン膜３４にスリット３４ａを形成する。
　そのスリット３４ａの幅は特に限定されないが、本実施形態では約２μm程度の幅にスリット３４ａを形成する。また、本工程のドライエッチングとしては、エッチング雰囲気中にSF6とC4F8とを交互に供給するDeep-RIEを採用するのが好ましい。
　そして、そのスリット３４ａにより輪郭が画定された部分のシリコン膜３４が梁３４ｘとなる。
　この後に、第２のレジストパターン７２は除去される。
　図５９は、本工程を終了した後の平面図である。上記の図５１（ｂ）において、第１断面は図５９のXI－XI線に沿う断面に相当し、第２断面は図５９のXII－XII線に沿う断面に相当する。
　次に、図５２に示すように、第４実施形態で説明した図３２～３７の工程を行うことにより、基材３１の上に犠牲絶縁膜６７と第２の接触電極４０ｂを形成する。
　なお、犠牲絶縁膜６７としては、基板温度を約２００℃とするプラズマCVD法により、下地絶縁膜６５よりも緻密性の劣る酸化シリコン膜を形成するのが好ましい。
　次いで、図５３に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜６７を除去する。そのエッチングでは、下部電極６１ａと第１の接触電極３６で覆われていない部分の下地絶縁膜６５も除去される。
　ここで、下地絶縁膜６５を犠牲絶縁膜６７よりも緻密に形成したため、フッ酸蒸気に対する下地絶縁膜６５のエッチングレートは犠牲絶縁膜６７のそれよりも小さい。よって、このエッチングにより下地絶縁膜６５に形成されるアンダーカットは十分に小さく、アンダーカットが原因で第１の接触電極３６や下部電極６１ａが剥離するおそれはない。
　その後に、図５４に示すように、第２の接触電極４０ｂの下に残存するシード層３７のうちモリブデン膜のみをウエットエッチングして除去することにより、シード層３７の金膜を露出させ、第１の接触電極３６と第２の接触電極４０ｂとの接触抵抗を低減する。
　なお、本工程で使用し得るエッチング液としては、例えば、リン酸と酢酸と硝酸の混合溶液がある。
　以上により、本実施形態に係る電子デバイス７０の基本構造が完成する。
　第４実施形態では、図２７に示したように、一部領域Rにおけるシリコン基板３２と酸化シリコン膜３３を除去したので、図２７とは別の断面において一部領域Rにスリット３４ａが表出し、スリット３４ａを介して基材３１の表面側と裏面側とが連通する。
　これに対し、本実施形態ではシリコン基板３２を除去しないので、基材３１の表面側と裏面側とをシリコン基板３２で隔離することができる。
　よって、図６０に示すように、基材３１の表面側に金属性のキャップ８０を接合することでキャップ８０の内側の空間の気密性を確保でき、気密性を維持するのに基材３１の裏面側にもキャップを設ける必要がなく、電子デバイスの低背化と低コスト化を実現できる。
　更に、基材３１をダイシングする前に基材３１にそのキャップ８０を接合することによりWLP(Wafer Level Package)も可能になる。
                                                                                

Claims (20)

  1. 　基材と、
    　一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備えた梁と、
    　前記梁の前記第２の部分の上面に設けられた第１の接触電極と、
    　前記第１の接触電極の上方に設けられ、該第１の接触電極に当接可能な第２の接触電極とを有し、
    　前記第１の部分の剛性が前記第２の部分の剛性よりも大きいことを特徴とする電子デバイス。
  2. 　前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
    　前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間で駆動電圧が印加される第２の駆動電極とを更に有することを特徴とする請求項１に記載の電子デバイス。
  3. 　前記梁の前記第１の部分の上面に設けられた下部電極と、
    　前記下部電極の上の設けられた圧電膜と、
    　前記圧電膜の上に設けられ、前記下部電極との間で駆動電極が印加される上部電極とを更に有することを特徴とする請求項１に記載の電子デバイス。
  4. 　前記第２の部分における前記梁の幅は、前記第１の部分における前記梁の幅よりも狭いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイス。
  5. 　前記第２の部分における前記梁の一部の厚さは、前記第１の部分における前記梁の厚さよりも薄いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子デバイス。
  6. 　前記第１の部分の前記一方の端部寄りの幅は、前記第１の部分の前記第２の部分寄りの幅よりも狭いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子デバイス。
  7. 　前記第２の接触電極は、前記第１の接触電極に当接する単一の突起を有することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子デバイス。
  8. 　前記基材は、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI(Silicon On Insulator)基板であり、
    　前記梁は、前記シリコン膜の一部であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子デバイス。
  9. 　前記梁の輪郭を画定するスリットが前記シリコン膜に形成されたことを特徴とする請求項８に記載の電子デバイス。
  10. 　前記梁の下の前記酸化シリコン膜が除去されたことを特徴とする請求項８に記載の電子デバイス。
  11. 　一方の端部と他方の端部の各々が基材に固定されて上方に弾性変形可能であって、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、前記第１の部分の剛性が前記第２の部分の剛性よりも大きい梁を形成する工程と、
    　前記梁の前記第２の部分の上面に第１の接触電極を形成する工程と、
    　前記第１の接触電極の上方に、前記第１の接触電極に当接可能な第２の接触電極を形成する工程と、
    　を有することを特徴とする電子デバイスの製造方法。
  12. 　前記梁の前記第１の部分の上面に第１の駆動電極を形成する工程と、
    　前記第１の駆動電極の上方に、前記第１の駆動電極との間で駆動電圧が印加される第２の駆動電極を形成する工程とを更に有することを特徴とする請求項１１に記載の電子デバイスの製造方法。
  13. 　前記梁の前記第１の部分の上に下部電極を形成する工程と、
    　前記下部電極の上に圧電膜を形成する工程と、
    　前記圧電膜の上に、前記下部電極との間で駆動電圧が印加される上部電極を形成する工程とを更に有することを特徴とする請求項１１に記載の電子デバイスの製造方法。
  14. 　前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、
    　前記梁の下方の前記シリコン基板と前記酸化シリコン膜とを除去することにより、前記梁を弾性変形可能にする工程を更に有することを特徴とする請求項１３に記載の電子デバイスの製造方法。
  15. 　前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、
    　前記シリコン膜に孔を形成する工程と、
    　前記孔を通じて前記酸化シリコン膜をエッチングすることにより、前記孔の周囲の一部領域における前記酸化シリコン膜を除去して、該一部領域における前記シリコン膜を弾性変形可能にする工程と、
    　前記酸化シリコン膜をエッチングした後、前記シリコン膜の上に下地絶縁膜を形成し、該下地絶縁膜で前記孔を塞ぐ工程と、
    　前記シリコン膜にスリットを形成して、該スリットで輪郭が画定された部分の前記シリコン膜を前記梁にする工程とを更に有し、
    　前記下部電極を形成する工程において、前記下地絶縁膜の上に該下部電極を形成することを特徴とする請求項１３に記載の電子デバイスの製造方法。
  16. 　前記梁を形成する工程において、前記第２の部分における前記梁の幅を前記第１の部分における前記梁の幅よりも狭くすることを特徴とする請求項１１乃至請求項１５のいずれか１項に記載の電子デバイスの製造方法。
  17. 　前記梁を形成する工程において、前記第２の部分における前記梁の厚さを前記第１の部分における前記梁の厚さよりも薄くすることを特徴とする請求項１１乃至請求項１５のいずれか１項に記載の電子デバイスの製造方法。
  18. 　前記梁を形成する工程において、前記第１の部分の前記一方の端部寄りの幅を前記第１の部分の前記第２の部分寄りの幅よりも狭くすることを特徴とする請求項１１乃至請求項１５のいずれか１項に記載の電子デバイス。
  19. 　前記基材として、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板を使用し、
    　前記梁を形成する工程は、
    　前記シリコン膜にスリットを形成して、該スリットで輪郭が画定された部分の前記シリコン膜を前記梁にする工程と、
    　前記スリットを通じて前記梁の下の前記酸化シリコン膜をエッチングして除去することにより、前記梁を弾性変形可能にする工程とを有することを特徴とする請求項１１に記載の電子デバイスの製造方法。
  20. 　基材と、
    　一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第１の部分と前記他方の端部寄りの第２の部分とを備え、前記第１の部分の剛性が前記第２の部分の剛性よりも大きい梁と、
    　前記梁の前記第１の部分の上面に設けられた第１の駆動電極と、
    　前記第１の駆動電極の上方に設けられ、該第１の駆動電極との間で駆動電圧が印加される第２の駆動電極と、
    　前記梁の前記第２の部分の上面に設けられた第１の接触電極と、
    　前記第１の接触電極の上方に設けられ、該第１の接触電極に当接可能な第２の接触電極とを有する電子デバイスの駆動方法であって、
    　前記駆動電圧を、前記第２の接触電極に前記第１の接触電極を当接させるのに要する最小電圧よりも高くすることを特徴とする電子デバイスの駆動方法。
                                                                                    
PCT/JP2011/065271 2011-07-04 2011-07-04 電子デバイスとその製造方法、及び電子デバイスの駆動方法 WO2013005289A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013522627A JP5679058B2 (ja) 2011-07-04 2011-07-04 電子デバイスとその製造方法、及び電子デバイスの駆動方法
PCT/JP2011/065271 WO2013005289A1 (ja) 2011-07-04 2011-07-04 電子デバイスとその製造方法、及び電子デバイスの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/065271 WO2013005289A1 (ja) 2011-07-04 2011-07-04 電子デバイスとその製造方法、及び電子デバイスの駆動方法

Publications (1)

Publication Number Publication Date
WO2013005289A1 true WO2013005289A1 (ja) 2013-01-10

Family

ID=47436662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065271 WO2013005289A1 (ja) 2011-07-04 2011-07-04 電子デバイスとその製造方法、及び電子デバイスの駆動方法

Country Status (2)

Country Link
JP (1) JP5679058B2 (ja)
WO (1) WO2013005289A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009226497A (ja) * 2008-03-19 2009-10-08 Toshiba Corp マイクロマシン装置及びマイクロマシン装置の製造方法
JP2010108836A (ja) * 2008-10-31 2010-05-13 Fujitsu Ltd スイッチング素子および通信機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367136A (en) * 1993-07-26 1994-11-22 Westinghouse Electric Corp. Non-contact two position microeletronic cantilever switch
US6529093B2 (en) * 2001-07-06 2003-03-04 Intel Corporation Microelectromechanical (MEMS) switch using stepped actuation electrodes
JP2009277617A (ja) * 2008-05-19 2009-11-26 Nippon Telegr & Teleph Corp <Ntt> 微細電子機械スイッチおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009226497A (ja) * 2008-03-19 2009-10-08 Toshiba Corp マイクロマシン装置及びマイクロマシン装置の製造方法
JP2010108836A (ja) * 2008-10-31 2010-05-13 Fujitsu Ltd スイッチング素子および通信機器

Also Published As

Publication number Publication date
JPWO2013005289A1 (ja) 2015-02-23
JP5679058B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
JP4417861B2 (ja) マイクロスイッチング素子
US8564176B2 (en) Piezoelectric MEMS switch and method of manufacturing piezoelectric MEMS switch
JP4739173B2 (ja) マイクロスイッチング素子
WO2004038819A2 (en) Piezoelectric switch for tunable electronic components
JP4879760B2 (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
JP2005243576A (ja) マイクロスイッチング素子製造方法およびマイクロスイッチング素子
WO2011136315A1 (ja) 振動発電デバイス
US9272898B2 (en) Electric device and method of manufacturing the same
JPWO2005015595A1 (ja) マイクロスイッチング素子およびその製造方法
JP5118546B2 (ja) 電気式微小機械スイッチ
JP2009238547A (ja) Ｍｅｍｓスイッチ
JP5679058B2 (ja) 電子デバイスとその製造方法、及び電子デバイスの駆動方法
JP2007196303A (ja) マイクロ構造体製造方法およびマイクロ構造体
JP2007222957A (ja) Ｍｅｍｓデバイスの製造方法
JP5812096B2 (ja) Ｍｅｍｓスイッチ
JP5180683B2 (ja) スイッチトキャパシタ
JP2004306208A (ja) Ｍｅｍｓ素子及びのその製造方法
JP5314932B2 (ja) 電気式微少機械スイッチ
JP4174761B2 (ja) 機構デバイスの製造方法及び機構デバイス
JP2006221956A (ja) ヒューズ
JP2009252516A (ja) Ｍｅｍｓスイッチ
JP2007207487A (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
WO2022153696A1 (ja) Ｍｅｍｓスイッチ
JP2010021252A (ja) 可変容量素子およびその製造方法
JP2009140799A (ja) スイッチとその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11868941

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013522627

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11868941

Country of ref document: EP

Kind code of ref document: A1