WO2012173203A1 - 太陽電池およびその製造方法 - Google Patents

太陽電池およびその製造方法 Download PDF

Info

Publication number
WO2012173203A1
WO2012173203A1 PCT/JP2012/065274 JP2012065274W WO2012173203A1 WO 2012173203 A1 WO2012173203 A1 WO 2012173203A1 JP 2012065274 W JP2012065274 W JP 2012065274W WO 2012173203 A1 WO2012173203 A1 WO 2012173203A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
solder
solar cell
bus bar
semiconductor substrate
Prior art date
Application number
PCT/JP2012/065274
Other languages
English (en)
French (fr)
Inventor
耕太朗 梅田
良太 手島
菅原　信
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2013520586A priority Critical patent/JP5726303B2/ja
Publication of WO2012173203A1 publication Critical patent/WO2012173203A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell such as a solar cell element and a manufacturing method thereof.
  • connection of the lead frame around the back surface of the silicon substrate constituting the solar cell A step of applying and drying a silver paste to the planned area, a step of applying and drying an aluminum paste on the back surface so as to overlap a part of the silver paste of the planned connection area of the lead frame, and a BSF (Back Surface Field) layer by baking
  • a method of manufacturing a solar cell having a step of forming a pad silver electrode has been proposed (see, for example, JP-A-5-326990).
  • an object of the present invention is to provide a solar cell excellent in reliability and the like and a method for manufacturing the same, which can surely reduce the amount of silver or other electrode material used.
  • a solar cell includes a semiconductor substrate, a finger electrode having a plurality of linear conductors disposed on the semiconductor substrate, and at least the finger electrode on the semiconductor substrate adjacent to each other.
  • An anti-reflection layer disposed between the linear conductors, and a plurality of the anti-reflection layers arranged across the linear conductors of the finger electrodes across the plurality of anti-reflection layers;
  • a bus bar electrode made of solder is connected.
  • a method for manufacturing a solar cell includes a finger electrode forming step of forming a finger electrode having a plurality of linear conductors on a semiconductor substrate, and an antireflection layer between the adjacent linear conductors.
  • the bus bar electrode can be directly bonded to the antireflection layer with solder. Accordingly, it is possible to reliably reduce the amount of electrode material that has been used in the past, and to further improve the adhesion between the solder and the antireflection layer, thereby providing a highly reliable solar cell. Can do. Moreover, also when providing a wiring conductor on solder, the adhesiveness of a wiring conductor and solder can be improved and a highly reliable solar cell can be provided.
  • FIG. 1 is a schematic plan view of an example of a solar cell according to one embodiment of the present invention as viewed from the light-receiving surface side.
  • FIG. 2 is a schematic plan view of an example of the solar cell according to one embodiment of the present invention, as viewed from the non-light-receiving surface side.
  • 3 is a diagram illustrating an example of a solar cell according to an embodiment of the present invention.
  • FIG. 3A is a schematic cross-sectional view taken along the line AA in FIG. 1
  • FIG. FIG. 2 is a schematic cross-sectional view taken along the line BB in FIG. 1.
  • 4A and 4B are perspective views schematically illustrating an example of a method for manufacturing a solar cell according to an embodiment of the present invention.
  • FIG. 1 is a schematic plan view of an example of a solar cell according to one embodiment of the present invention as viewed from the light-receiving surface side.
  • FIG. 2 is a schematic plan view of an example of the solar cell according to
  • FIGS. 5 is a perspective view schematically illustrating an example of the solar battery according to one embodiment of the present invention.
  • FIGS. 6A to 6C are perspective views schematically illustrating an example of a method for manufacturing a solar cell according to an embodiment of the present invention.
  • FIGS. 7A and 7B are enlarged views showing examples of a part of a solar cell according to one embodiment of the present invention, and a cross section showing an example in which a wiring conductor is arranged on a bus bar electrode. It is a schematic diagram.
  • FIGS. 8A to 8C are perspective views each schematically illustrating an example of a method for manufacturing a solar cell according to an embodiment of the present invention.
  • FIGS. 11A and 11B are diagrams showing modifications of the finger electrodes at locations where the bus bar electrodes are arranged, respectively, and are schematic enlarged plan views at locations similar to the portion C of FIG. 10A.
  • FIG. 12 is a view showing a modification of the finger electrode at the place where the bus bar electrode is arranged, FIG.
  • FIG. 12 (a) is a schematic plan view
  • FIG. 12 (b) is an enlarged view at a portion D in FIG. 12 (a).
  • FIGS. 13A and 13B are enlarged schematic cross-sectional views showing modified examples of finger electrodes at locations where bus bar electrodes are arranged.
  • 14A and 14B are diagrams illustrating a modified example of the solar cell according to one embodiment of the present invention.
  • FIG. 14A is a schematic plan view
  • FIG. 14B is an EE in FIG. It is the cross-sectional schematic diagram cut
  • FIG. 15 is a schematic plan view illustrating a modification of the solar cell according to one embodiment of the present invention.
  • FIG. 16 is a schematic plan view illustrating a modification of the conductor arrangement region of the solar cell according to one embodiment of the present invention.
  • FIG. 17 is a schematic plan view illustrating a modified example of the conductor arrangement region of the solar cell according to one embodiment of the present invention.
  • FIG. 18 is a schematic plan view illustrating a modified example of the conductor arrangement region of the solar cell according to one embodiment of the present invention.
  • FIGS. 19A and 19B are perspective views schematically illustrating modifications of the wiring conductor of the solar cell according to one embodiment of the present invention.
  • FIG. 20 is a schematic cross-sectional view illustrating a modification of the wiring conductor of the solar cell according to one embodiment of the present invention.
  • FIG. 21 is a perspective view schematically illustrating a modified example of the wiring conductor of the solar cell according to one embodiment of the present invention.
  • FIG. 22 is an exploded perspective view schematically illustrating an example of the solar battery according to one embodiment of the present invention.
  • a solar cell 10 which is a solar cell element includes a light receiving surface (hereinafter referred to as a first surface) 10a on which light is incident and a non-light receiving surface (on the opposite side of the first surface 10a). (Hereinafter referred to as the second surface) 10b. Moreover, the solar cell 10 is provided with the plate-shaped semiconductor base
  • the semiconductor substrate 9 includes, for example, a substrate-like first semiconductor portion 1 that is a one-conductivity type semiconductor region, and a reverse conductivity type that is a reverse-conductivity type semiconductor region provided on the first surface 10a side of the first semiconductor portion 1.
  • the second semiconductor part 2 of the mold layer is not limited to, but not limited to, a substrate-like first semiconductor portion 1 that is a one-conductivity type semiconductor region, and a reverse conductivity type that is a reverse-conductivity type semiconductor region provided on the first surface 10a side of the first semiconductor portion 1.
  • the solar cell 10 includes an antireflection layer 3 and a first electrode 4 disposed on the semiconductor substrate 9.
  • the 1st electrode 4 has the finger electrode 4b which has a some linear conductor, and the bus-bar electrode 4a which is thicker than the width
  • the antireflection layer 3 is disposed on the semiconductor substrate 9 and is disposed between the adjacent linear conductors of the finger electrodes 4b.
  • the bus bar electrode 4a is disposed on the antireflection layer 3 so as to cross the linear conductors of the finger electrodes 4b across the plurality of antireflection layers 3.
  • the bus bar electrode 4a is connected to the linear electrode of the finger electrode 4b.
  • the finger electrode 4b and the bus bar electrode 4a may be made of different materials. For example, you may comprise the finger electrode 4b with the silver material excellent in electroconductivity, for example.
  • the second electrode 5 which is a back surface electrode having the conductor arrangement region 8 is provided in the conductor arrangement region 8, and each of the semiconductor substrate 9 and the second electrode 5 is provided. It is good also as a structure which has the solder 7 which has adhered.
  • the conductor arrangement region 8 means a portion where at least the solder 7 as a conductor is in contact with the semiconductor substrate 9 on the second surface 10b side of the solar cell 10, and a wiring conductor such as a lead frame in the region. Refers to the place where can be placed.
  • the bus bar electrode 4a and the antireflection layer 3 are firmly bonded, for example, by ultrasonic soldering using ultrasonic vibration.
  • the solder 7 and the semiconductor substrate 9 are firmly joined to the semiconductor substrate 9 by, for example, ultrasonic soldering using ultrasonic vibration.
  • the removal of oxides present on the surfaces of the antireflection layer 3 and the semiconductor substrate 9 is promoted by ultrasonic soldering which does not require flux.
  • the bus bar electrode 4a adheres directly and firmly to the antireflection layer 3, and the solder 7 adheres directly and firmly to the semiconductor substrate 9.
  • the bus bar electrode 4 and the antireflection layer 3 and the solder 7 and the semiconductor substrate 9 are firmly bonded to each other without using a flux that causes corrosion or the like. can do.
  • the first semiconductor unit 1 includes, for example, a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element (impurity for conductivity control) and exhibiting one conductivity type (for example, p-type).
  • a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element (impurity for conductivity control) and exhibiting one conductivity type (for example, p-type).
  • the thickness of the first semiconductor part 1 is preferably 250 ⁇ m or less, and more preferably 150 ⁇ m or less.
  • the shape of the first semiconductor portion 1 is not particularly limited, but as shown in the drawing, if the shape of the first semiconductor portion 1 is a quadrangular shape in plan view, the solar cell module is formed by arranging a large number of solar cell elements on the manufacturing method. It is preferable from the viewpoint.
  • the semiconductor substrate 9 it is preferable to use a crystalline silicon-based material whose main component is silicon containing 50 mass% or more of silicon, but a semiconductor material other than crystalline silicon-based material may be used.
  • a semiconductor material other than crystalline silicon-based material for example, a thin film silicon-based (including at least one of amorphous silicon and microcrystalline silicon) semiconductor material such as silicon germanium can be used.
  • the use of crystalline silicon as the semiconductor substrate 9 is easy to manufacture and is preferable in terms of manufacturing cost, photoelectric conversion efficiency, and the like.
  • the solar cell 10 may have a configuration in which, in addition to the above configuration, at least a wiring conductor described later is provided on at least one of the bus bar electrode 4a and the solder 7. Also in this case, the adhesion between the bus bar electrode 4a and the wiring conductor 11 can be improved by using ultrasonic soldering or the like, and the adhesion between the wiring conductor 11, the solder 7 and the semiconductor substrate 9 can be improved. Therefore, a highly reliable solar cell can be provided.
  • the solar cell 10 does not indicate only a solar cell element, but a solar cell module having a configuration in which one or more solar cell elements are sealed on a support substrate using an appropriate material as will be described later. Etc.
  • the second semiconductor part 2 is a layer having a conductivity type opposite to that of the first semiconductor part 1, and is provided on the first surface 10 a side in the first semiconductor part 1. That is, the second semiconductor part 2 is formed in the surface layer of the semiconductor substrate 9.
  • the second semiconductor unit 2 is formed so as to exhibit n-type conductivity.
  • the second semiconductor unit 2 is formed to exhibit p-type conductivity.
  • a pn junction is formed between the p-type conductivity type region and the n-type conductivity type region.
  • Such a second semiconductor part 2 can be formed, for example, by diffusing impurities such as phosphorus on the side of the silicon substrate that becomes the first surface 10a when using a silicon substrate exhibiting p-type conductivity.
  • the antireflection layer 3 plays the role of reducing the reflectance of light in a desired wavelength region and increasing the amount of photogenerated carriers, so that the photocurrent density Jsc of the solar cell element 10 can be improved.
  • the antireflection layer 3 includes, for example, a silicon nitride film, a titanium oxide film, a silicon oxide film, a magnesium oxide film, an indium tin oxide film, a tin oxide film, or a zinc oxide film.
  • the thickness of the antireflection layer 3 may be selected as appropriate depending on the material to be used, as long as the antireflection layer 3 can realize a non-reflection condition.
  • the antireflective layer 3 when the semiconductor substrate 9 made of silicon is used, the antireflective layer 3 preferably has a refractive index of about 1.8 to 2.3 and a thickness of about 500 to 1200 mm.
  • the use of a silicon nitride film for the antireflection layer 3 is preferable because it also has a passivation effect.
  • a BSF region 6 is provided at a site where the second electrode 5 is formed.
  • the BSF region 6 has a role of reducing a decrease in efficiency due to minority carrier recombination in the vicinity of the second surface 10 b in the first semiconductor portion 1, and an internal electric field is formed on the second surface 10 b side in the first semiconductor portion 1. Is formed.
  • the BSF region 6 has the same conductivity type as that of the first semiconductor portion 1. However, if the first semiconductor portion 1 exhibits the p-type, the BSF region 6 becomes a p + semiconductor region having a higher impurity concentration. ing.
  • the BSF region 6 is formed, for example, by diffusing a dopant element such as boron or aluminum on the second surface 10b side so that the concentration of these dopant elements is about 1 ⁇ 10 18 to 5 ⁇ 10 21 atoms / cm 3. It is good to be done.
  • a dopant element such as boron or aluminum
  • the first electrode 4 includes a bus bar electrode 4a that is an output extraction electrode and a finger electrode 4b that is a collecting electrode having a plurality of linear conductors. A part of the bus bar electrode 4a intersects and is connected to the finger electrode 4b.
  • the bus bar electrode 4a is formed on the semiconductor substrate 9 at least across the antireflection layers 3 disposed between the adjacent linear conductors of the finger electrode 4b.
  • the plurality of linear conductors of the electrode 4b are crossed and connected to these linear conductors.
  • the bus bar electrode 4a has a width of about 1.3 to 2.5 mm, for example.
  • the finger electrode 4b is linear and has a width of about 50 to 200 ⁇ m, the width is smaller than that of the bus bar electrode 4a.
  • the finger electrode 4b is provided with a plurality of linear electrodes spaced from each other by about 1.5 to 3 mm.
  • the finger electrode 4b may further include a plurality of linear electrodes that electrically connect them. Further, the thickness of the first electrode 4 is about 10 to 40 ⁇ m.
  • the finger electrode 4b can be formed by, for example, applying a conductive paste containing a metal material having good conductivity, such as silver, to a desired shape by screen printing or the like and then baking it.
  • the bus bar electrode 4a is formed by ultrasonic soldering so that the solder is brought into contact with the antireflection layer 3 and intersects the linear conductor of the finger electrode 4b.
  • the thickness of the second electrode 5 is about 1 to 40 ⁇ m, and is formed on substantially the entire surface of the first semiconductor portion 1 on the second surface 10b side.
  • the second electrode 5 can be formed, for example, by applying a conductive paste containing silver or aluminum as a main component and then baking, or by forming a film using a sputtering method or a vapor deposition method.
  • the second electrode 5 having a conductive layer is electrically connected to the first semiconductor unit 1 through the BSF region 6.
  • the solar cell 10 may have a solder 7 on the second surface 10b side.
  • the sealing material at the time of using a sealing material It is possible to suppress corrosion due to acid from, and to suppress warping due to the electrode material. If aluminum is used as the second electrode 5, the BSF region 6 can be formed wider by widening the aluminum formation region.
  • a conductor arrangement region 8 having a width of about 2 to 4 mm, for example, is provided in order to ensure the adhesion strength between the electrode material and the semiconductor substrate 9.
  • an electrode material such as silver is arranged in the conductor arrangement region 8, it is difficult to increase the aluminum formation region.
  • the adhesion strength between the semiconductor substrate 9 and the solder is larger than the adhesion strength between the semiconductor substrate 9 and an electrode material such as silver.
  • the aluminum formation area can be increased by reducing the lateral width, that is, by reducing the area of the conductor arrangement area 8.
  • the solder 7 may be bonded to the side surface of the second electrode 5 facing the conductor arrangement region 8 without being bonded to the upper surface of the second electrode 5.
  • the volume of the solder 7 can be reduced, and the influence on the solar cell 10 due to the thermal contraction of the solder 7 can be reduced.
  • the curvature of the solar cell 10 can be reduced, and the highly reliable solar cell 10 can be provided.
  • the solder 7 may be attached to both the upper surface of the second electrode 5 and the side surface of the second electrode 5 facing the conductor arrangement region 8. In this case, since the solder 7 covers the upper surface of the second electrode 5, the contact area between the second electrode 2 and the semiconductor substrate 9 can be increased, which is advantageous for the solar cell characteristics.
  • the composition of the bus bar electrode 4a and the solder 7 is not particularly limited.
  • the mass ratio of tin: lead should be 60-80: 20-40, and antimony is contained in an amount of about 1-20% by mass with respect to the whole alloy (100% by mass). It is good to make it.
  • the mass ratio of tin: zinc is preferably 80-99.9: 0.1-20.
  • composition of the bus bar electrode 4a and the solder 7 may include an alloy of tin, silver and bismuth.
  • the mass ratio of tin: silver: bismuth is preferably 78-99: 0.1-20: 0.1-10.
  • composition of the bus bar electrode 4a and the solder 7 may include an alloy of tin, silver and copper.
  • the mass ratio of tin: silver: copper is preferably 78 to 99: 0.1 to 10: 0.1 to 10.
  • the composition of the bus bar electrode 4a and the solder 7 may include tin and aluminum, gallium, or indium.
  • the solder 7 has such a composition, the p-type dopant element diffuses into the first semiconductor portion 1, thereby reducing efficiency due to recombination of minority carriers in the vicinity of the second surface 10 b in the first semiconductor portion 1. Can be reduced.
  • the bus bar electrode 4a and the solder 7 are preferably made of lead-free solder, for example, tin-zinc-antimony solder, in consideration of the environment.
  • the second electrode 5 contains aluminum as a main component (60% by mass or more), and an alloy layer containing a solder component and aluminum is present at the joint between the solder 7 and the second electrode 5.
  • This alloy layer is preferable because the contact resistance between the solder 7 and the second electrode 5 can be reduced. Further, the ultrasonic soldering removes the oxide film formed on the surfaces of the solder 7 and the second electrode 5, and an alloy layer is easily formed.
  • the conductor arrangement region 8 may be a plurality of through holes that expose the semiconductor substrate 9 at a plurality of locations.
  • the conductor placement region 8 may include a long region that exposes the semiconductor substrate 9 from one end of the semiconductor substrate 9 to a predetermined position in plan view.
  • the conductor placement region 8 may be a long region that exposes the semiconductor substrate 9 from one end to the other end of the second electrode 5 in plan view.
  • the width of the portion located on the one end side of the second electrode 5 in the conductor arrangement region 8 is wider than the other portions, the wiring conductor 11 and the semiconductor substrate 9 to be described later provided at this portion in this wide portion. This is preferable because the adhesion to the surface is improved.
  • the surface of the wiring conductor 11 is coated with a solder having the above composition to a thickness of about 5 to 100 ⁇ m. It may be.
  • the composition of the solder to be coated is not particularly limited.
  • the wiring conductor 11 may be a metal foil such as a copper foil or an aluminum foil having a thickness of about 0.1 to 0.8 mm.
  • the melting point of the solder constituting the bus bar electrode 4 a and the solder 7 is preferably higher than the melting point of the solder covering the surface of the wiring conductor 11.
  • the antireflection layer 3 is formed between the finger electrode 4b having a plurality of linear conductors on the semiconductor substrate 9 and the adjacent linear conductors.
  • Antireflection layer forming step Thereafter, a bus bar electrode forming step is performed in which the bus bar electrodes 4a are formed across the antireflection layers 3 at a plurality of locations so as to cross and connect to the linear conductors of the finger electrodes 4b.
  • a solder of the above composition is brought into contact with the antireflection layer 3 to form a bus bar electrode 4a made of solder by ultrasonic soldering.
  • a wiring conductor connecting step for connecting the wiring conductor 11 on the bus bar electrode 4a can be performed.
  • a metal foil such as a copper foil or an aluminum foil may be used as the wiring conductor 11.
  • the wiring conductor 11 may be a metal foil such as a copper foil whose surface is covered with solder containing the above-described composition.
  • solder dipping method or a solder plating method As a method of covering the surface of the wiring conductor 11 with solder.
  • the substrate preparation process of the semiconductor substrate 9 will be described.
  • a single crystal silicon substrate is used for the first semiconductor portion 1 that mainly constitutes the semiconductor substrate 9, it is manufactured by, for example, a pulling method.
  • a polycrystalline silicon substrate is used for the first semiconductor portion 1, it is produced by, for example, a casting method.
  • p-type polycrystalline silicon is used as the substrate prepared first.
  • a p-type polycrystalline silicon ingot is produced by, for example, a casting method.
  • the ingot is sliced to a thickness of, for example, 250 ⁇ m or less to obtain a substrate.
  • the surface is etched by a very small amount with a solution using NaOH, KOH, hydrofluoric acid, or hydrofluoric acid. Note that it is more desirable to form a minute uneven structure on the surface of the substrate using a wet etching method after this etching step.
  • the above-described damaged layer removing step can be omitted. In this way, the semiconductor substrate 9 having the first semiconductor part 1 can be prepared.
  • the second semiconductor part 2 has a coating thermal diffusion method in which P 2 O 5 in a paste state is applied to the surface of the first semiconductor part 1 and thermally diffused, and phosphorus oxychloride (POCl 3 ) in a gas state is used. It is formed by a vapor phase thermal diffusion method using a diffusion source or an ion implantation method for directly diffusing phosphorus ions.
  • the second semiconductor portion 2 is formed to a depth of about 0.2 to 2 ⁇ m and a sheet resistance of about 60 to 150 ⁇ / ⁇ .
  • the method for forming the second semiconductor portion 2 is not limited to the above-described method.
  • a crystalline silicon film including a hydrogenated amorphous silicon film or a microcrystalline silicon film may be formed using thin film technology. Good.
  • an i-type silicon region may be formed between the first semiconductor part 1 and the second semiconductor part 2.
  • the second semiconductor portion 2 is formed on the second surface 10b side of the first semiconductor portion 1, only the second surface 10b side is removed by etching, so that a p-type conductivity type region is formed. It may be exposed.
  • the second semiconductor part 2 is removed by immersing only the second surface 10b side of the first semiconductor part 1 in a hydrofluoric acid solution.
  • the phosphor glass adhering to the surface of the first semiconductor part 1 is removed by etching.
  • the phosphorus glass serves as an etching mask by removing the second semiconductor portion 2 formed on the second surface 10b side while leaving the phosphor glass. Thereby, it is possible to reduce the removal or damage of the second semiconductor portion 2 on the first surface 10a side.
  • the semiconductor substrate 9 including the first semiconductor part 1 and the second semiconductor part 2 having the p-type semiconductor region can be prepared.
  • the antireflection layer 3 is formed on the semiconductor substrate 9.
  • the antireflection layer 3 is formed by using, for example, a PECVD (plasma enhanced chemical vapor deposition) method, a vapor deposition method or a sputtering method.
  • PECVD plasma enhanced chemical vapor deposition
  • the reaction chamber is set to about 500 ° C.
  • a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is nitrogen (N 2 ) gas.
  • the antireflective layer 3 is formed by diluting with plasma and depositing the plasma by glow discharge decomposition.
  • the first electrode 4 (the bus bar electrode 4a and the finger electrode 4b) and the second electrode 5 are formed as follows.
  • the finger electrode 4b formed on the first surface 10a side uses a silver paste containing, for example, a metal powder made of silver or the like, an organic vehicle, and glass frit. Produced.
  • This silver paste is applied on the first surface 10a side of the semiconductor substrate 9, and then baked at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes.
  • a finger electrode 4b that breaks through the antireflection layer 3 is formed on the semiconductor substrate 9 by the fire-through method.
  • a screen printing method or the like can be used.
  • coating silver paste it is good to evaporate the solvent in silver paste at predetermined temperature, and to dry it.
  • An aluminum paste containing, for example, aluminum powder and an organic vehicle is applied to the predetermined region.
  • a screen printing method or the like can be used.
  • the aluminum paste after applying the aluminum paste, if the solvent in the aluminum paste is evaporated and dried at a predetermined temperature, the aluminum paste may be difficult to adhere to other parts during operation.
  • the semiconductor substrate 9 is fired in a firing furnace at a maximum temperature of 600 to 850 ° C. for about several tens of seconds to several tens of minutes, so that the BSF region 6 becomes the first semiconductor as shown in FIG.
  • An aluminum layer that is formed on the second surface 10 b side of the part 1 and serves as the second electrode 5 is formed.
  • pn separation may be performed using a laser or the like only on the peripheral portion on the first surface 10a side or the second surface 10b side.
  • the conductor arrangement region 8 is simultaneously formed in the region where the aluminum paste is not formed.
  • the bus bar electrode 4a is formed by bringing the solder wire 60 into contact with the finger electrode 4b by ultrasonic soldering on the antireflection layer 3 on the first surface 10a side.
  • This ultrasonic soldering apparatus is provided with a solder rod 50 provided with an ultrasonic oscillator in a conventional saddle type soldering apparatus, and the solder rod 50 can be moved in the XYZ axial directions.
  • An appropriate amount of solder from the solder wire 60 is deposited on the antireflection layer 3.
  • the ultrasonic oscillation frequency is preferably about 40 to 100 kHz
  • the ultrasonic oscillation output is about 1 to 15 W
  • the temperature adjustment is about 180 to 450 ° C.
  • the table on which the semiconductor substrate 9 is placed may be heated at about 50 to 100 ° C.
  • the surface of the antireflection layer 3 can be cleaned by this ultrasonic soldering, and the bus bar electrode 4 a can be firmly bonded to the antireflection layer 3.
  • the thickness of the solder can be adjusted by adjusting the distance between the soldering iron 50 and the antireflection layer 3, the moving speed of the soldering iron 50, and the amount of the solder wire 60 to be introduced.
  • the solder is formed to a thickness of about 5 to 40 ⁇ m, for example.
  • the wiring conductor 11 may be disposed on the bus bar electrode 4a by the same method as described later, or as shown in FIG. You may arrange
  • the solder is also disposed on the upper and side surfaces of the wiring conductor 11. However, the solder may be disposed only on the lower portion of the wiring conductor 11 as long as there is no problem in the adhesion area and electrical resistance.
  • the conductor arrangement region 8 will be described by taking as an example a case in which the semiconductor substrate 9 is exposed from the one end portion 5a to the other end portion 5b of the second electrode 5 in plan view.
  • a solder wire 60 containing the above-described composition is placed on the second surface 10b side in the conductor placement region 8, and ultrasonic soldering is performed thereon. Also in this ultrasonic soldering, an appropriate amount of solder from the solder wire 60 is used in the conductor arrangement region 8 by using a soldering iron provided with an ultrasonic oscillator in a conventional vertical soldering apparatus that can move in the XYZ axial directions. Is deposited in the conductor placement region 8.
  • the ultrasonic oscillation frequency is about 40 to 100 kHz
  • the ultrasonic oscillation output is about 1 to 15 W
  • the temperature adjustment is about 180 to 450 ° C.
  • the table on which the semiconductor substrate 9 is placed may be heated at about 50 to 100 ° C. Further, by making the width of the solder wire 60 and the width of the tip of the solder iron smaller than the width of the conductor arrangement region 8, the solder 7 is not joined to the upper surface 5 c of the second electrode 5 and the inner wall of the conductor arrangement region 8. Can be firmly bonded to each other. Further, the surface of the semiconductor substrate 9 can be cleaned by ultrasonic soldering, and the removal of oxides such as a natural oxide film is promoted. Thereby, the solder 7 can be firmly attached to the semiconductor substrate 9.
  • the solder melted by ultrasonic soldering enters between the metal particles of the second electrode 5 and promotes removal of surface oxides.
  • the contact resistance between the solder 7 and the second electrode 5 can be reduced, which is preferable.
  • an alloy layer with a solder component is formed on the surface of the metal particles by ultrasonic soldering.
  • the thickness of the solder 7 can be adjusted by adjusting the distance between the soldering iron and the semiconductor substrate 9, the moving speed of the soldering iron, and the amount of the solder wire 60 to be fed.
  • the thickness of the solder 7 is formed to about 5 to 40 ⁇ m.
  • a long wiring conductor 11 is arranged on the solder 7 adhered to the conductor arrangement region 8, and as shown in FIG.
  • the wiring conductor 11 is adhered to the solder 7 by scissors or ultrasonic soldering.
  • the side view seen from one end side of the semiconductor substrate 9 at this time is as shown in FIG.
  • the wiring conductor 11 and the solder 7 may be joined by a known soldering method, and a reflow furnace or hot air may be used.
  • the solder 7 may be adhered to the upper surface of the second electrode 5.
  • the solder 7 may be formed so as to cover the upper surface of the second electrode 5 during the operation shown in FIG. 8A or the operation shown in FIG.
  • the solder tip For example, by making the width of the solder tip larger than the width of the conductor arrangement region 8, the solder melted from the solder wire 60 covers the upper surface of the second electrode 5 in the vicinity of the conductor arrangement region 8, and the solder 7 It is formed.
  • a solder with a width of about 1 to 5 mm at the tip of the solder may be used.
  • solder melted by ultrasonic soldering may enter between the metal particles of the second electrode 5, and the amount of solder entering the second electrode 5 may be reduced. It is good also from the surface of this to the middle of the thickness direction.
  • the amount of solder that enters the second electrode 5 can be adjusted by appropriately adjusting the time for ultrasonic soldering.
  • the solar cell element 10 can be manufactured as described above. According to the present embodiment, the amount of electrode material such as silver for connecting the wiring conductor 11 and the solar cell can be reduced, the adhesion between the bus bar electrode 4a and the antireflection layer 3, and Adhesive strength between the solder 7 and the semiconductor substrate 9 can be increased, and as a result, a highly reliable solar cell can be provided. In addition, when the wiring conductor 11 is provided on the bus bar electrode 4a and the solder 7, the adhesion between the wiring conductor 11, the solder 7 and the semiconductor substrate 9 can be improved, thereby providing a highly reliable solar cell. it can.
  • a modification of the bus bar electrode 4a and its arrangement location will be described.
  • a part of the linear electrode of the finger electrode 4b is made about three times thicker than other parts. Also good.
  • positioning the bus-bar electrode 4a can be made easy.
  • the contact area between the bus bar electrode 4a and the finger electrode 4b can be increased, and the solder wettability can be improved to improve the electrical connection.
  • Fig.11 (a) in the part of the finger electrode 4b which arrange
  • two or more wide portions may be provided, whereby the contact area with the bus bar electrode 4a can be increased, and heat transfer at the time of adhesion of solder is better than in the example shown in FIG. Time can be shortened.
  • a part of the linear electrode of the finger electrode 4b is made about three times longer than the other portion, so that the bus bar electrode You may make it provide a long convex part in the advancing direction of the soldering iron at the time of forming 4a.
  • the heating time can be increased even at the same tact time, and the reliability of ultrasonic soldering can be improved.
  • the linear conductor of the finger electrode 4b may be divided at the place where the bus bar electrode 4a is arranged, and the divided end portion may be thickened. Thereby, the influence by the thermal expansion / contraction of the linear conductor of the finger electrode 4b can be suppressed, and the wettability of solder when forming the bus bar electrode 4a can be suppressed.
  • the finger electrode 4b is changed by changing the thickness of the mask when the finger electrode 4b is screen printed at the finger electrode 4b where the bus bar electrode 4a is disposed.
  • a part of the linear electrode may be made thicker than other portions (FIG. 13A) or thinned (FIG. 13B).
  • an auxiliary fine wire 15 for electrically connecting adjacent linear conductors of the finger electrode 4b is provided, and the bus bar electrode 4a is disposed thereon. Also good.
  • the electrical connection between the bus bar electrode 4a and the finger electrode 4b can be improved, and the line resistance is also reduced. be able to.
  • the material, width and height of the auxiliary thin wire 15 are preferably the same as those of the finger electrode 4b.
  • auxiliary thin wires 15 may be provided in a plurality of regions in the arrangement direction of the bus bar electrodes 4a to reduce the amount of auxiliary thin wires 15 used.
  • the conductor arrangement region 8 on the second surface 10b side an example in which the semiconductor substrate 9 is exposed from one end portion to the other end portion of the second electrode 5 in plan view has been described.
  • the conductor arrangement region 8 includes a long region that exposes the semiconductor substrate 9 from the one end portion 5a of the second electrode 5 to a predetermined position 5d indicated by a one-dot chain line in plan view. There may be. As shown in FIG.
  • the conductor placement region 8 includes a long region where the semiconductor substrate 9 is exposed from one end portion 5 a of the second electrode 5 to a predetermined position 5 d in plan view, and the other end portion 5 b of the second electrode 5.
  • a long region that exposes the semiconductor substrate 9 to a predetermined position 5e indicated by a one-dot chain line may be provided. This is preferable because the area where the second electrode 5 is formed can be increased between the predetermined position 5d and the predetermined position 5e.
  • the conductor arrangement region 8 may have a plurality of through portions that expose the semiconductor substrate 9 at a plurality of locations.
  • the plurality of through portions may be arranged in a line from one end portion to the other end portion of the second electrode 5. This is preferable because the formation area of the second electrode 5 can be further increased as compared with the example shown in FIG.
  • the solder 7 is provided only on the conductor arrangement region 8 or on the side surface of the second electrode 5 facing the conductor arrangement region 8 and the upper surface of the second electrode 5 in the vicinity thereof, and the soldered portion with the wiring conductor 11 is formed in an island shape.
  • the solder 7 is formed by forming the solder 7 on the upper surface of the second electrode 5 positioned between the through portions arranged in a row, that is, on the upper surface of the second electrode 5 in contact with the wiring conductor 11. The contact resistance between the second electrode 5 and the second electrode 5 is reduced, and the solar cell characteristics can be improved.
  • the width is other than If the width is larger than this part, the adhesion between the solder 7 and the semiconductor substrate 9 arranged in a region where the wiring conductor 11 is likely to peel off is improved.
  • the wiring conductor 11 may be, for example, one having a plurality of through holes 11 a in the longitudinal direction of the long wiring conductor 11.
  • the through-hole 11a is aligned with the position of the conductor arrangement region 8, the wiring conductor 11 is installed in the solar cell 10, and ultrasonic soldering is performed while supplying a solder wire 60 (not shown).
  • the solder is preferably supplied to the conductor arrangement region 8 through the through hole 11a and adheres to the second electrode, and further adheres to the wiring conductor 11 as well.
  • the wiring conductor 11 may be covered with solder.
  • solder in the through hole 11a prevents the solder wire 60 from being used. Further, by soldering by ultrasonic soldering, the solder existing in the through hole 11 a is supplied to the conductor placement region 8 and adheres to the second electrode 5, and this solder further adheres to the wiring conductor 11. This is preferable because strong bonding can be realized by a simple method.
  • the width (or length in the short direction) of the wiring conductor 11 has a portion wider than the width (or length in the short direction) of the conductor arrangement region 8, or the wiring conductor. 11 may completely cover the conductor placement region 8 (or cover the upper surface of the second electrode 5 in the vicinity of the conductor placement region 8).
  • the solder 7 may cover the upper surface of the second electrode 5, or may be bonded to the inner wall of the conductor arrangement region 8 without covering the upper surface of the second electrode 5.
  • the wiring conductor 11 when the wiring conductor 11 completely covers the conductor placement region 8, the wiring conductor 11 is in electrical contact with the second electrode 5, reducing the electrical resistance and improving the power generation efficiency. This is preferable because it is possible.
  • the width of the solder 7 may be larger than the width of the wiring conductor 11, and the above configuration is preferable because the electric resistance can be reduced and the power generation efficiency can be improved.
  • the wiring conductor 11 may be formed of an assembly of a plurality of thin conducting wires 13 and the surface of the assembly is covered with solder 14 by a solder dipping technique. Good. As a result, a plurality of thin conductors are not separated, and the resistance to bending of the wiring conductor 11 in the lateral direction is reduced to reduce the stress on the solar cell, so that cracks and the like can hardly occur. Is preferred.
  • the solar cell of the present embodiment can also be applied to a solar cell module 20 as shown in FIG. As shown in FIG. 22, for example, a single solar cell (solar cell element) 10 described above or a plurality of solar cells as shown on a transparent support substrate 21 such as glass or resin.
  • a transparent support substrate 21 such as glass or resin.
  • a plurality of solar cell element strings 23 in which the solar cell elements 10 are electrically connected in series by the wiring conductors 11 are made of a first filler 22 and a second material such as ethylene vinyl acetate (EVA) excellent in moisture resistance.
  • EVA ethylene vinyl acetate
  • a back sheet 25 made of polyethylene terephthalate (PET), polyvinyl fluoride resin (PVF), or the like is further provided thereon after sealing with the filler 24.
  • a frame such as metal or resin may be provided around the support substrate 21.
  • a semiconductor substrate 9 having a p-type first semiconductor portion 1 which is a polycrystalline silicon substrate having a thickness of 260 ⁇ m, an outer shape of 156 mm ⁇ 156 mm, and a specific resistance of 1.5 ⁇ ⁇ cm is prepared.
  • the damaged layer was etched and washed with a NaOH solution.
  • a texture was formed on the first surface 10a side of the semiconductor substrate 9 by a wet etching method using hydrofluoric acid and nitric acid. Then, the second semiconductor part 2 was formed by a vapor phase thermal diffusion method using POCl 3 as a diffusion source. After preparing the semiconductor substrate 9 in this way, the phosphor glass was removed by etching with a hydrofluoric acid solution and pn separation was performed with a laser. Thereafter, a silicon nitride film to be the antireflection layer 3 was formed on the first surface 10a side of the semiconductor substrate 9 by PECVD.
  • the first electrode 4 was formed by applying and baking a silver paste (a glass frit content mass is 5% with respect to a silver powder content mass of 100%) on the first surface 10a.
  • the bus bar electrode 4a has a finger extending over at least a plurality of antireflection layers 3 arranged between adjacent linear conductors of the finger electrode 4b on the semiconductor substrate 9.
  • the electrode 4b was formed so as to cross the plurality of linear conductors and to be connected to these linear conductors.
  • the bus bar electrode 4a had a width of 2 mm.
  • the width of the linear conductor of the finger electrode 4b was 100 ⁇ m.
  • the finger electrode 4b was provided with a plurality of linear electrodes spaced from each other by 2 mm.
  • the thickness of the first electrode 4 was 30 ⁇ m.
  • the bus bar electrode 4a formed by ultrasonic soldering has an alloy composition ratio (mass ratio) of tin and zinc of 96: 4.
  • the ultrasonic soldering conditions were an ultrasonic oscillation frequency of 60 kHz, an ultrasonic oscillation output of 3 W, and a heating temperature of 350 ° C.
  • the first electrode 4 (the bus bar electrode 4a and the finger electrode 4b) having the same shape and size as described above is applied and baked with a silver paste having the same composition as above, and the same as the sample 1
  • an electrode for connection to the wiring conductor 11 was formed.
  • the adhesion strength of the wiring conductor 11 was measured with respect to the samples 1 and 2 at six positions at arbitrary equal intervals using a tensile strength tester.

Abstract

　電極材料の使用量を極力減らすことができて、信頼性の高い優れた太陽電池およびその製造方法を提供するために、本発明に係る太陽電池１０は、半導体基体９と、半導体基体９の上に配置されている、複数の線状導体を有するフィンガー電極４ｂと、半導体基体９の上の少なくともフィンガー電極４ｂの隣り合う線状導体の間に配置されている反射防止層３と、複数箇所の反射防止層３に渡ってフィンガー電極４ｂの線状導体に交差して配置されて、交差している線状導体に接続されている、はんだからなるバスバー電極４ａとを有する。

Description

太陽電池およびその製造方法
　本発明は太陽電池素子等の太陽電池およびその製造方法に関する。
　太陽電池の電極に用いる銀等の高価な材料の使用量を減らして、電極と半導体基板との接着力を高めるために、例えば、太陽電池を構成するシリコン基板の裏面周辺部のリードフレームの接続予定領域に銀ペーストを塗布乾燥する工程と、リードフレームの接続予定領域の銀ペーストの一部に重なるように、裏面にアルミペーストを塗布乾燥する工程と、焼成によってＢＳＦ（Back Surface Field）層およびパッド銀電極を形成する工程とを有する太陽電池の製造方法が提案されている（例えば、特開平５－３２６９９０号公報等を参照）。
　しかしながら、従来の製造方法では信頼性の高い太陽電池を得るには不十分であったので、さらに、銀等の電極材料の使用量を低減しつつ、電極と半導体基板との接着力を確実に向上させることができる優れた太陽電池が望まれている。
　そこで、本発明では銀等の電極材料の使用量を確実に減らすことができて、信頼性等に優れた太陽電池およびその製造方法を提供することを目的の一つとする。
　本発明の一形態に係る太陽電池は、半導体基体と、該半導体基体の上に配置されている、複数の線状導体を有するフィンガー電極と、前記半導体基体の上の少なくとも前記フィンガー電極の隣り合う前記線状導体の間に配置されている反射防止層と、複数の前記反射防止層に渡って前記フィンガー電極の前記線状導体に交差して配置されて、交差している前記線状導体に接続されている、はんだからなるバスバー電極とを有する。
　本発明の一形態に係る太陽電池の製造方法は、半導体基体の上に複数の線状導体を有するフィンガー電極を形成するフィンガー電極形成工程と、隣り合う前記線状導体の間に反射防止層を形成する反射防止層形成工程と、前記フィンガー電極の前記線状導体に交差して接続されるように、複数の前記反射防止層に渡って、はんだからなるバスバー電極を形成するバスバー電極形成工程とを有する。
　上記構成の太陽電池およびその製造方法によれば、バスバー電極をはんだによって直接反射防止層に接合させることができる。これにより、従来使用してきた電極材料の使用量を確実に低減することができて、さらに、はんだと反射防止層との密着性を高めることができるので、信頼性の高い太陽電池を提供することができる。また、はんだの上に配線導体を設ける場合にも、配線導体とはんだとの密着性を高めることができて、信頼性の高い太陽電池を提供できる。
図１は、本発明の一形態に係る太陽電池の一例を受光面側からみた平面模式図である。 図２は、本発明の一形態に係る太陽電池の一例を非受光面側からみた平面模式図である。 図３は、本発明の一形態に係る太陽電池の一例を示す図であり、図３（ａ）は図１におけるＡ－Ａ線方向で切断した断面模式図であり、図３（ｂ）は図１におけるＢ－Ｂ線方向で切断した断面模式図である。 図４（ａ），（ｂ）は、それぞれ本発明の一形態に係る太陽電池の製造方法の一例を模式的に説明する斜視図である。 図５は、本発明の一形態に係る太陽電池の一例を模式的に説明する斜視図である。 図６（ａ）～（ｃ）は、それぞれ本発明の一形態に係る太陽電池の製造方法の一例を模式的に説明する斜視図である。 図７（ａ），（ｂ）は、それぞれ本発明の一形態に係る太陽電池の一部分の例を拡大して示す図であり、バスバー電極の上に配線導体を配置する場合の一例を示す断面模式図である。 図８（ａ）～（ｃ）は、それぞれ本発明の一形態に係る太陽電池の製造方法の一例を模式的に説明する斜視図である。 図９（ａ）～（ｃ）は、それぞれ本発明の一形態に係る太陽電池の一部分の例を拡大して示す断面模式図である。 図１０は、バスバー電極を配置する箇所におけるフィンガー電極の変形例を示す図であり、図１０（ａ）は平面模式図であり、図１０（ｂ）は図１０（ａ）のＣ部における拡大平面模式図である。 図１１（ａ），（ｂ）は、それぞれバスバー電極を配置する箇所におけるフィンガー電極の変形例を示す図であり、図１０（ａ）のＣ部と同様な箇所における拡大平面模式図である。 図１２は、バスバー電極を配置する箇所におけるフィンガー電極の変形例を示す図であり、図１２（ａ）は平面模式図であり、図１２（ｂ）は図１２（ａ）のＤ部における拡大平面模式図である。 図１３（ａ），（ｂ）は、それぞれバスバー電極を配置する箇所におけるフィンガー電極の変形例を示す拡大断面模式図である。 図１４は、本発明の一形態に係る太陽電池の変形例を説明する図であり、図１４（ａ）は平面模式図であり、図１４（ｂ）は図１４（ａ）におけるＥ－Ｅ線方向で切断した断面模式図である。 図１５は、本発明の一形態に係る太陽電池の変形例を説明する平面模式図である。 図１６は、本発明の一形態に係る太陽電池の導体配置領域の変形例を説明する平面模式図である。 図１７は、本発明の一形態に係る太陽電池の導体配置領域の変形例を説明する平面模式図である。 図１８は、本発明の一形態に係る太陽電池の導体配置領域の変形例を説明する平面模式図である。 図１９（ａ），（ｂ）は、それぞれ本発明の一形態に係る太陽電池の配線導体の変形例を模式的に説明する斜視図である。 図２０は、本発明の一形態に係る太陽電池の配線導体の変形例を説明する断面模式図である。 図２１は、本発明の一形態に係る太陽電池の配線導体の変形例を模式的に説明する斜視図である。 図２２は、本発明の一形態に係る太陽電池の一例を模式的に説明する分解斜視図である。
　以下、本発明の一形態に係る太陽電池およびその製造方法について図面を参照しつつ詳細に説明する。なお、図面は模式的に示したものであるので、図面における各構成の寸法比および位置関係等は必ずしも正確ではない。
　＜太陽電池の基本的構成＞
　太陽電池の基本的構成の一例について説明する。図１乃至３に示すように、太陽電池素子である太陽電池１０は、光が入射する受光面（以下、第１面という）１０ａと、第１面１０ａの反対側に位置する非受光面（以下、第２面という）１０ｂとを有する。また、太陽電池１０は、例えば板状の半導体基体９を備えている。
　半導体基体９は、例えば、一導電型の半導体領域である基板状の第１半導体部１と、第１半導体部１における第１面１０ａ側に設けられた逆導電型の半導体領域である逆導電型層の第２半導体部２とから構成される。
　また、太陽電池１０は、半導体基体９の上に配置されている反射防止層３と第１電極４とを備えている。第１電極４は、複数の線状導体を有するフィンガー電極４ｂと、フィンガー電極４ｂの線状導体の幅よりも太い、はんだからなるバスバー電極４ａとを有する。
　反射防止層３は、半導体基体９の上に配置されているとともに、フィンガー電極４ｂの隣り合う線状導体の間に配置されている。また、バスバー電極４ａは、複数の反射防止層３に渡って、これら反射防止層３の上に、フィンガー電極４ｂの線状導体に交差して配置されている。そして、バスバー電極４ａはフィンガー電極４ｂの線状電極に接続されている。フィンガー電極４ｂとバスバー電極４ａとは、互いに異なる材料からなるものとしてもよい。例えば、フィンガー電極４ｂを導電性に優れた例えば銀材料で構成してもよい。
　半導体基体９の第２面１０ｂ上には、導体配置領域８を有する裏面電極である第２電極５と、導体配置領域８に設けられているとともに、半導体基体９および第２電極５のそれぞれに付着しているはんだ７とを少なくとも有している構成としてもよい。ここで、導体配置領域８とは、太陽電池１０の第２面１０ｂ側において、少なくとも導体であるはんだ７が半導体基体９に接している部分をいうものとし、その領域においてリードフレーム等の配線導体が配置され得る箇所をいうものとする。
　バスバー電極４ａと反射防止層３とは、例えば超音波振動を利用した超音波はんだ付によって強固に接合されている。また、はんだ７と半導体基体９とにおいても、例えば超音波振動を利用した超音波はんだ付によって、はんだ７が半導体基体９に強固に接合されている。特にフラックスを不要とする超音波はんだ付によって、反射防止層３および半導体基体９の表面に存在していた酸化物の除去が促進される。これにより、バスバー電極４ａが反射防止層３に直接強固に付着して、また、はんだ７が半導体基体９に直接強固に付着する。このように、超音波はんだ付を用いることによって、腐食等の原因となるフラックスを用いることなく、バスバー電極４と反射防止層３とを、また、はんだ７と半導体基体９とをそれぞれ強固に接合することができる。
　第１半導体部１には、例えば所定のドーパント元素（導電型制御用の不純物）を有して一導電型（例えばｐ型）を呈する単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。第１半導体部１の厚みは、例えば、２５０μｍ以下であるのが好ましく、１５０μｍ以下とするのがさらに好ましい。第１半導体部１の形状は、特に限定されないが、図示されているように、平面視して四角形状であれば製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際の観点等から好適である。なお、半導体基体９としては、シリコンが５０質量％以上含まれたシリコンが主成分の結晶質シリコン系の材料を使用すると好適であるが、結晶質シリコン系以外の半導体材料を用いてもよい。半導体基体９は、例えば、薄膜シリコン系（アモルファスシリコンおよび微結晶シリコンのうち少なくとも一方を含む）の半導体材料またはシリコンゲルマニウム等の半導体材料が使用可能である。ただし、半導体基体９として結晶質シリコンを用いると作製が容易であり、製造コストおよび光電変換効率等の点で好適である。
　太陽電池１０は、上記構成に加えて、バスバー電極４ａおよびはんだ７の少なくとも一方の上に、後述する配線導体を少なくとも設けた構成であってもよい。この場合においても、超音波はんだ付等を用いることによって、バスバー電極４ａと配線導体１１との密着性を高めることができて、また、配線導体１１とはんだ７と半導体基体９との密着性を高めることができるので、信頼性の高い太陽電池を提供できる。
　なお、太陽電池１０は前述したように単に太陽電池素子のみを指すのではなく、後述するように１以上の太陽電池素子を適当な材料を用いて支持基板上に封止した構成の太陽電池モジュール等を含むものとする。
　＜太陽電池の具体的構成＞
　次に、太陽電池１０のより具体的構成の例について説明する。ｐ型の導電型を呈する結晶シリコン基板を用いる例を説明する。結晶シリコンからなる第１半導体部１がｐ型を呈するようにする場合、ドーパント元素としては、例えばボロンまたはガリウムを用いるのが好適である。
　第２半導体部２は、第１半導体部１と逆の導電型を呈する層であり、第１半導体部１における第１面１０ａ側に設けられている。すなわち、第２半導体部２は半導体基体９の表層内に形成されている。第１半導体部１としてｐ型の導電型を呈するシリコン基板を使用する場合、第２半導体部２はｎ型の導電型を呈するように形成される。一方、第１半導体部１としてｎ型の導電型を呈するシリコン基板を使用する場合、第２半導体部２は、ｐ型の導電型を呈するように形成される。また、ｐ型の導電型の領域とｎ型の導電型の領域との間にはｐｎ接合部が形成される。このような第２半導体部２は、ｐ型の導電型を呈するシリコン基板を用いる場合、例えば、このシリコン基板における第１面１０ａとなる側にリン等の不純物を拡散させることによって形成できる。
　反射防止層３は、所望の波長領域の光の反射率を低減させて、光生成キャリア量を増大させる役割を果たすので、太陽電池素子１０の光電流密度Ｊｓｃを向上させることができる。反射防止層３は、例えば窒化シリコン膜、酸化チタン膜、酸化シリコン膜、酸化マグネシウム膜、酸化インジウムスズ膜、酸化スズ膜または酸化亜鉛膜などを含む。反射防止層３の厚みは、用いる材料によって適宜選択されて、入射光に対して無反射条件を実現できる厚みであればよい。例えばシリコンからなる半導体基体９を用いる場合には、反射防止層３の屈折率は１．８～２．３程度であって、その厚みは５００～１２００Å程度であることが好ましい。また、反射防止層３に窒化シリコン膜を用いた場合は、パッシベーション効果も有するので好適である。
　第１半導体部１の第２面１０ｂ側において、第２電極５が形成される部位にはＢＳＦ領域６が設けられている。ＢＳＦ領域６は第１半導体部１における第２面１０ｂの近傍で少数キャリアの再結合による効率の低下を低減させる役割を有しており、第１半導体部１における第２面１０ｂ側に内部電界を形成するものである。ＢＳＦ領域６は第１半導体部１と同一の導電型を呈しているが、ＢＳＦ領域６は、第１半導体部１がｐ型を呈するのであれば、不純物濃度がより高いｐ＋半導体領域となっている。ＢＳＦ領域６は、例えば第２面１０ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が１×１０１８～５×１０２１atoms／ｃｍ３程度となるように形成されるとよい。
　図１に示すように、第１電極４は出力取出電極であるバスバー電極４ａと複数の線状導体を有した集電電極であるフィンガー電極４ｂとを有する。バスバー電極４ａの一部は、フィンガー電極４ｂと交差して接続している。
　図３（ａ）に示すように、バスバー電極４ａは、半導体基体９の上の少なくともフィンガー電極４ｂの隣り合う線状導体の間に配置されている複数箇所の反射防止層３に渡って、フィンガー電極４ｂの複数の線状導体に交差して、これらの線状導体に接続されている。このバスバー電極４ａは、例えば、１．３～２．５ｍｍ程度の幅を有している。
　一方、フィンガー電極４ｂは線状であり、その幅が５０～２００μｍ程度であるため、バスバー電極４ａよりも幅が小さい。また、フィンガー電極４ｂは、複数の線状電極が互いに１．５～３ｍｍ程度の間隔を空けて設けられている。フィンガー電極４ｂは、さらにこれらを電気的に接続する複数の線状電極を有していてもよい。また、このような第１電極４の厚みは１０～４０μｍ程度である。
　フィンガー電極４ｂは、例えば銀のように導電性が良好な金属材料を含む導電ペーストを、スクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。また、バスバー電極４ａははんだを反射防止層３に接触させてフィンガー電極４ｂの線状導体に交差するように超音波はんだ付にて形成する。
　第２電極５の厚みは１～４０μｍ程度であり、第１半導体部１における第２面１０ｂ側の面の略全面に形成される。この第２電極５は、例えば銀またはアルミニウムを主成分とする導電ペーストを塗布した後に焼成する、または、スパッタリング法もしくは蒸着法を用いて製膜することによって形成することができる。導電層を有する第２電極５はＢＳＦ領域６を通じて第１半導体部１と電気的に接続される。
　また、図３（ｂ）に示すように、太陽電池１０の第２面１０ｂ側にはんだ７を有する構成としてよい。このように第２面１０ｂ側を構成すれば、従来のように配線導体１１と太陽電池とを接続するための銀等の電極材料を使用しないので、封止材を使用した場合の封止材からの酸による腐食を抑制することができる上に、電極材料による反りも抑制できる。また、第２電極５としてアルミニウムを使用すればアルミニウムの形成領域を広くすることによって、ＢＳＦ領域６を広く形成することができる。従来、はんだ７を設ける領域に銀等の電極材料を配する場合、電極材料と半導体基板９との密着強度を確保するために、例えば２～４ｍｍ程度の横幅の導体配置領域８を設けて、この導体配置領域８に銀等の電極材料を配置するようにすると、アルミニウムの形成領域を増やすことは困難であった。一方、本実施形態では、半導体基体９とはんだとの密着強度は半導体基体９と銀等の電極材料との密着強度よりも大きいので、同等の密着強度を必要とする場合、導体配置領域８の横幅を小さくして、つまり導体配置領域８の領域を小さくして、アルミニウムの形成領域を増やすことができる。
　また、例えば、はんだ７は第２電極５の上面に接合しない状態で導体配置領域８に面した第２電極５の側面に接合してもよい。この場合、第２電極５の上面がはんだ７で覆われていないので、はんだ７の体積を少なくして、はんだ７の熱収縮による太陽電池１０への影響を少なくすることができる。これにより、太陽電池１０の反りを少なくすることが可能であり、信頼性の高い太陽電池１０を提供できる。
　また、例えば、はんだ７は第２電極５の上面と導体配置領域８に面した第２電極５の側面との双方に付着していてもよい。この場合、はんだ７が第２電極５の上面を覆っているので、第２電極２と半導体基体９との接触面積を広くすることができて太陽電池特性に有利である。
　また、バスバー電極４ａおよびはんだ７の組成は特に限定されないが、例えばスズと鉛との合金またはスズと亜鉛との合金を含むものとするのがよい。はんだ７がスズと鉛との合金の場合、スズ：鉛の質量比は６０～８０：２０～４０とするとよく、さらにアンチモンを合金全体（１００質量％）に対して１～２０質量％程度含ませるのがよい。また、はんだ７がスズと亜鉛との合金の場合、スズ：亜鉛の質量比は８０～９９．９：０．１～２０とするとよい。
　また、バスバー電極４ａおよびはんだ７の組成は、スズと銀とビスマスとの合金を含むものであってもよい。はんだ７がスズと銀とビスマスとの合金の場合、スズ：銀：ビスマスの質量比は７８～９９：０．１～２０：０．１～１０とするのがよい。
　また、バスバー電極４ａおよびはんだ７の組成は、スズと銀と銅との合金を含むものであってもよい。はんだ７がスズと銀と銅との合金の場合、スズ：銀：銅の質量比は７８～９９：０．１～１０：０．１～１０とするのがよい。
　また、バスバー電極４ａおよびはんだ７の組成は、スズとアルミニウム、またはガリウム、またはインジウムを含むものであってもよい。はんだ７をこれらの組成とすると、第１半導体部１に上記ｐ型のドーパント元素が拡散することによって、第１半導体部１における第２面１０ｂの近傍で少数キャリアの再結合による効率の低下を低減させることができる。
　また、バスバー電極４ａおよびはんだ７は、環境面への配慮から鉛を含まないもの、例えばスズ－亜鉛－アンチモン系のはんだを用いることが好ましい。
　第２電極５としてアルミニウムを主成分（６０質量％以上）として含み、はんだ７と第２電極５との接合部にははんだ成分とアルミニウムを含む合金層が存在している。この合金層によって、はんだ７と第２電極５とのコンタクト抵抗を低減でき好適である。また、超音波はんだ付によって、はんだ７と第２電極５の表面に形成されている酸化膜が除去され、合金層が形成されやすくなる。
　導体配置領域８は半導体基体９を複数箇所で露出させる複数の貫通孔であってもよい。また、導体配置領域８は平面視して半導体基体９の一端部から所定位置まで半導体基体９を露出させる長尺領域を含むものであってもよい。また、導体配置領域８は平面視して第２電極５の一端部から他端部まで半導体基体９を露出させる長尺領域であってもよい。ここで、特に導体配置領域８の第２電極５の一端側に位置している部位の幅が他の部位よりも広いと、この広い箇所においてこの箇所に設ける後記する配線導体１１と半導体基体９との密着性が向上するため好適である。
　図４に示すように、太陽電池１０の第１面１０ａ側において、バスバー電極４ａの上に長尺のリードフレーム等の配線導体１１を設けたものである場合、または図５に示すように、太陽電池１０の第２面１０ｂの側においても、はんだ７の上に配線導体１１を設けたものである場合、配線導体１１の表面は上記した組成のはんだで厚さ５～１００μｍ程度に被覆されていてもよい。この場合、被覆するはんだの組成は特に限定されないが、上述した組成とすることによって、配線導体１１はバスバー電極４ａの上に、または配線導体１１ははんだ７の上に、それぞれ強固に接着することが可能となる。これにより、配線導体１１とバスバー電極４ａとの密着性、および配線導体１１とはんだ７との密着性が向上する。また、配線導体１１は厚さ０．１～０．８ｍｍ程度の銅箔またはアルミ箔等の金属箔であってもよい。
　また、バスバー電極４ａおよびはんだ７を構成するはんだの融点は、配線導体１１の表面を被覆するはんだの融点よりも高くするとよい。これにより、配線導体１１をバスバー電極４ａおよびはんだ７に接着する際の温度を、例えば２５５℃以上３０５℃以下の高温で接着した場合であっても、半導体基体９側のはんだ７が溶融しないことから、配線導体１１と半導体基体９側との密着性が向上する。
　＜太陽電池の製造方法＞
　次に、太陽電池１０の製造方法の例について説明する。
　まず、本実施形態の太陽電池の基本的な製造方法の一例について説明する。上記構成の太陽電池の製造方法において、図３（ａ）に示すように、半導体基体９上に複数の線状導体を有するフィンガー電極４ｂおよび隣り合う線状導体の間に反射防止層３を形成する（反射防止層形成工程）。その後、フィンガー電極４ｂの線状導体に交差して接続されるように、複数箇所の反射防止層３に渡ってバスバー電極４ａを形成するバスバー電極形成工程を行なう。
　このバスバー電極形成工程において、反射防止層３の上に上記組成のはんだを接触させて超音波はんだ付にてはんだからなるバスバー電極４ａを形成する。また、バスバー電極形成工程の後に、バスバー電極４ａの上に配線導体１１を接続する配線導体接続工程を行なうこともできる。また、配線導体１１として銅箔またはアルミ箔等の金属箔を用いてもよい。または、配線導体１１として表面が上述した組成を含むはんだで被覆された銅箔等の金属箔を用いてもよい。なお、はんだで配線導体１１の表面を被覆する方法としては、はんだディップ法またははんだメッキ法がある。
　次に、太陽電池１０の製造方法の具体例について説明する。まず、半導体基体９の基体準備工程について説明する。半導体基体９を主に構成する第１半導体部１に単結晶シリコン基板を使用する場合は、例えば引き上げ法などによって作製される。一方、第１半導体部１に多結晶シリコン基板を使用する場合は、例えば鋳造法などによって作製される。なお、以下では、最初に用意する基体としてｐ型の多結晶シリコンを使用する例について説明する。
　最初に、例えば鋳造法によってｐ型の多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば２５０μｍ以下の厚みにスライスして基板を得る。その後、この基板の切断面の機械的ダメージ層および汚染層を清浄化するために、表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などを用いた溶液によってごく微量エッチングするのが望ましい。なお、このエッチング工程の後に、ウェットエッチング方法を用いて、基板の表面に微小な凹凸構造を形成するのがさらに望ましい。また、ウェットエッチング法において、前述のダメージ層の除去工程を省略することも可能である。このようにして、第１半導体部１を有する半導体基体９を用意することができる。
　次に、第１半導体部１における第１面１０ａ側にｎ型の第２半導体部２を形成する。このような第２半導体部２は、ペースト状態にしたＰ２Ｏ５を第１半導体部１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたオキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法、またはリンイオンを直接拡散させるイオン打ち込み法などによって形成される。この第２半導体部２は０．２～２μｍ程度の深さ、６０～１５０Ω／□程度のシート抵抗に形成される。なお、第２半導体部２の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、第１半導体部１と第２半導体部２との間にｉ型シリコン領域を形成してもよい。
　次に、第１半導体部１の第２面１０ｂ側に第２半導体部２が形成された場合には、第２面１０ｂ側のみをエッチングして除去することによって、ｐ型の導電型領域を露出させてもよい。例えば、フッ硝酸溶液に第１半導体部１における第２面１０ｂ側のみを浸して第２半導体部２を除去する。その後、第２半導体部２を形成する際に、第１半導体部１の表面に付着した燐ガラスをエッチングして除去する。このように、燐ガラスを残存させて第２面１０ｂ側に形成された第２半導体部２を除去することによって、燐ガラスがエッチングマスクの役割を果たす。これにより、第１面１０ａ側の第２半導体部２が除去されたり、ダメージを受けるのを低減することができる。
　以上により、ｐ型半導体領域を有する第１半導体部１と第２半導体部２とを備えた半導体基体９を準備することができる。
　次に、図６（ａ）に示すように、半導体基体９上に反射防止層３を形成する。反射防止層３は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層３をＰＥＣＶＤ法で形成する場合、反応室内を５００℃程度にして、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）ガスで希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層３が形成される。
　次に、第１電極４（バスバー電極４ａ、フィンガー電極４ｂ）と第２電極５とを以下のようにして形成する。
　次に、図６（ｂ）に示すように、第１面１０ａ側に形成するフィンガー電極４ｂは、例えば銀等からなる金属粉末と、有機ビヒクルと、ガラスフリットとを含有する銀ペーストを用いて作製される。この銀ペーストを半導体基体９の第１面１０ａ側に塗布して、その後、最高温度６００～８５０℃で数十秒～数十分程度焼成する。ファイヤースルー法によって反射防止層３を突き破ったフィンガー電極４ｂが半導体基体９の上に形成される。上記銀ペーストの塗布法としてはスクリーン印刷法などを用いることができる。なお、銀ペーストの塗布後に、所定の温度で銀ペースト中の溶剤を蒸散させて乾燥させるとよい。
　次に、図３（ｂ）に示す第２面１０ｂ側のＢＳＦ領域６の形成について説明する。所定領域に例えばアルミニウム粉末と有機ビヒクルとを含有するアルミニウムペーストを塗布する。この塗布法としては、スクリーン印刷法などを用いることができる。ここで、アルミニウムペーストを塗布した後、所定の温度でアルミニウムペースト中の溶剤を蒸散させて乾燥させると、作業時にアルミニウムペーストがその他の部分に付着しにくいのでよい。
　次に、半導体基体９を焼成炉内にて最高温度が６００～８５０℃で数十秒～数十分程度焼成することによって、図３（ｂ）に示すように、ＢＳＦ領域６が第１半導体部１の第２面１０ｂ側に形成されて、第２電極５となるアルミニウム層が形成される。このとき、第２面１０ｂ側に第２半導体部２が形成された場合であっても、第２面１０ｂ側の第２半導体部２を除去する必要はない。ｐｎ接合部の連続領域を分離するｐｎ分離の方法としては、第１面１０ａ側または第２面１０ｂ側の周辺部のみレーザー等を用いてｐｎ分離を行えばよい。また、このとき、アルミニウムペーストの非形成領域において同時に導体配置領域８が形成される。
　次に、図６（ｃ）に示すように、第１面１０ａ側の反射防止層３の上に、はんだ線６０を接触させて超音波はんだ付にてフィンガー電極４ｂに交差させたバスバー電極４ａを形成する。この超音波はんだ付の装置は従来の鏝式はんだ付装置に超音波発振器を設けたはんだ鏝５０を備えたものであり、はんだ鏝５０をＸＹＺ軸方向に移動可能である。はんだ線６０からの適当量のはんだを反射防止層３上に付着させる。この際の超音波発振周波数は例えば４０～１００ｋＨｚ程度、超音波発振出力は１～１５Ｗ程度、温度調整は１８０～４５０℃程度とするとよい。なお、半導体基体９を載置するテーブルを５０～１００℃程度加熱してもよい。また、この超音波はんだ付によって、反射防止層３表面を清浄にすることができて、バスバー電極４ａを反射防止層３に対して強固に接合させることが可能となる。また、はんだ鏝５０と反射防止層３との間隔、はんだ鏝５０の移動速度、および、はんだ線６０の投入量を各々調整することによって、はんだの厚みを調整することができる。はんだは例えば５～４０μｍ程度の厚みに形成される。
　次に、図７（ａ）に示すように、バスバー電極４ａ上に後記する方法と同様な方法にて配線導体１１を配置してもよいし、図７（ｂ）に示すように、バスバー電極４ａ上にはんだ１２を被覆した配線導体１１を配置してもよい。なお、図中では配線導体１１の上部および側面にもはんだを配したが、接着面積および電気抵抗において支障がなければ配線導体１１の下部にのみはんだを配するものとしてもよい。
　次に、導体配置領域８にはんだ７を付着させて、このはんだ７の上に配線導体１１を配置する方法について説明する。導体配置領域８は平面視して第２電極５の一端部５ａから他端部５ｂまで半導体基体９を露出させる長尺領域とした場合を例にとり説明する。
　図８（ａ）に示すように、第２面１０ｂ側に上述した組成を含むはんだ線６０を導体配置領域８に置いて、その上から超音波はんだ付を行なう。この超音波はんだ付においても、ＸＹＺ軸方向に移動可能で従来の鏝式はんだ付装置に超音波発振器を設けたはんだ鏝を用いて、導体配置領域８において、はんだ線６０からの適当量のはんだを導体配置領域８内に付着させる。この際の超音波発振周波数は例えば４０～１００ｋＨｚ程度、超音波発振出力は１～１５Ｗ程度、温度調整は１８０～４５０℃程度とする。なお、半導体基体９を載置するテーブルを５０～１００℃程度加熱してもよい。また、はんだ線６０の幅およびはんだ鏝の鏝先の幅を導体配置領域８の幅よりも小さくすることによって、はんだ７は第２電極５の上面５ｃに接合しない状態で導体配置領域８の内壁に強固に接合させることができる。また、超音波はんだ付によって、半導体基体９の表面を清浄にすることができて、自然酸化膜等の酸化物の除去などが促進される。これにより、はんだ７が半導体基体９に対して強固に付着させることが可能になる。また、第２電極５が導電性ペーストを焼成して形成した場合には、超音波はんだ付によって溶融したはんだが第２電極５の金属粒子間に入りこみ、また、表面の酸化物の除去が促進されて、はんだ７と第２電極５とのコンタクト抵抗を低減できることになり好適である。また、超音波はんだ付によって金属粒子の表面にはんだ成分との合金層が形成される。また、はんだ鏝と半導体基体９との間隔、はんだ鏝の移動速度、また、はんだ線６０の投入量を各々調整することによって、はんだ７の厚みを調整することができる。例えば、はんだ７の厚みは５～４０μｍ程度に形成される。
　次に、図８（ｂ）に示すように、導体配置領域８に付着されたはんだ７の上に長尺の配線導体１１を配置して、図８（ｃ）に示すように、通常のはんだ鏝または超音波はんだ付によって、配線導体１１をはんだ７に対して付着させる。このときの半導体基体９の一端部側からみた側面図は、図９（ａ）に示すとおりである。なお、配線導体１１とはんだ７との接合は、周知のはんだ付方法であればよく、リフロー炉またはホットエアーを使用してもよい。
　ここで、図９（ｂ）に示すように、はんだ７は第２電極５の上面にも付着するようにしてもよい。この場合には、図８（ａ）に示す作業または図８（ｃ）に示す作業の際に、はんだ７が第２電極５の上面を覆うように形成させるとよい。例えば、はんだの鏝先における幅を導体配置領域８の幅よりも大きくすることによって、はんだ線６０から溶けたはんだが、導体配置領域８の近傍の第２電極５の上面を覆い、はんだ７が形成される。例えば、はんだの鏝先における幅は１～５ｍｍ程度のものを使用してよい。また、第２電極５が導電性ペーストを焼成して形成された場合、超音波はんだ付によって溶融したはんだが第２電極５の金属粒子間に入り込んでもよく、はんだが入り込む量を第２電極５の表面から厚み方向の途中までとしてもよい。超音波はんだ付の時間を適宜調整することによってはんだの第２電極５中への入り込む量を調整することができる。
　また、図９（ｃ）に示すように、はんだ７の上に銅箔等の導体の表面をはんだ７と同様な材質のはんだ１２がはんだメッキによって被覆された配線導体１１を配置するようにしてもよい。
　以上のようにして、太陽電池素子１０を作製することができる。本実施形態によれば、配線導体１１と太陽電池とを接続するための銀等の電極材料の使用量を低減することができて、バスバー電極４ａと反射防止層３との密着力、および、はんだ７と半導体基体９との密着力を高めることができて、ひいては信頼性の高い太陽電池を提供することができる。また、バスバー電極４ａおよびはんだ７の上に配線導体１１を設ける場合には、配線導体１１とはんだ７と半導体基体９との密着性を高めることができて、ひいては信頼性の高い太陽電池を提供できる。
　＜変形例＞
　なお、本発明は上述した実施形態に限定されるものではなく、本発明の範囲内で多くの修正および変更を加えることができる。
　まず、第１面１０ａ側における種々の変形例について説明する。
　バスバー電極４ａおよびその配置箇所における変形例について説明する。例えば図１０（ａ），（ｂ）に示すように、バスバー電極４ａを配置させるフィンガー電極４ｂの箇所において、フィンガー電極４ｂの線状電極の一部を他の箇所よりも３倍程度太くしてもよい。これにより、バスバー電極４ａを配置する際の位置決めを容易にすることができる。さらに、バスバー電極４ａとフィンガー電極４ｂとの接触面積を広くすることができて、はんだ濡れ性を向上させて電気的接続を良好にすることができる。
　また、図１１（ａ）に示すように、バスバー電極４ａを配置させるフィンガー電極４ｂの箇所において、フィンガー電極４ｂの線状電極の一部を他の箇所よりも３倍程度太くした平面視で円形状にしてもよい。この場合、幅広部を２以上設けてもよく、これによって、バスバー電極４ａとの接触面積を増やすことができて、図１０に示す例よりもはんだの付着の際の熱伝達を良好として、加熱時間を短縮することができる。
　また、図１１（ｂ）に示すように、バスバー電極４ａを配置させるフィンガー電極４ｂの箇所において、フィンガー電極４ｂの線状電極の一部を他の箇所よりも３倍程長くして、バスバー電極４ａを形成する際のはんだ鏝の進行方向に長い凸部を設けるようにしてもよい。これにより、同一タクトタイムでも加熱時間を長くとれるようにして、超音波はんだ付の信頼性を向上させることができる。
　また、図１２（ａ），（ｂ）に示すように、フィンガー電極４ｂの線状導体をバスバー電極４ａの配置箇所において分断して、分断した端部を太くしてもよい。これにより、フィンガー電極４ｂの線状導体の熱伸縮による影響を抑制できる上に、バスバー電極４ａを形成する際のはんだの濡れ性が低下することを抑制できる。
　また、図１３（ａ），（ｂ）に示すように、バスバー電極４ａを配置させるフィンガー電極４ｂの箇所において、フィンガー電極４ｂをスクリーン印刷する際のマスクの厚みを変えるなどして、フィンガー電極４ｂの線状電極の一部を他の箇所よりも厚くしたり（図１３（ａ））、薄くしたり（図１３（ｂ））してもよい。または、バスバー電極４ａを配置させるフィンガー電極４ｂの箇所において、フィンガー電極４ｂの線状電極の一部を他の箇所の表面よりも粗くしてもよい。さらには、フィンガー電極４ｂの複数の線状導体において、上記述べた態様を組み合わせてもよい。これらの態様により、バスバー電極４ａとフィンガー電極４ｂとの接触面積を広くすることができて、バスバー電極４ａとフィンガー電極４ｂとの接触抵抗を小さくすることができる。
　また、図１４（ａ），（ｂ）に示すように、フィンガー電極４ｂの隣り合う線状導体の間を電気的に接続する補助細線１５を設けて、この上にバスバー電極４ａを配置してもよい。このように、バスバー電極４ａとフィンガー電極４ｂとの間に補助細線１５を介在させることによって、バスバー電極４ａとフィンガー電極４ｂとの電気的接続を良好とすることができて、線抵抗も小さくすることができる。なお、補助細線１５の材質、幅および高さはフィンガー電極４ｂと同一にするとよい。
　また、図１５に示すように、補助細線１５を各バスバー電極４ａの配置方向の複数領域に設けて、補助細線１５の使用量を減らすようにしてもよい。
　次に、第２面１０ｂ側における変形例について説明する。上記実施形態では、第２面１０ｂ側の導体配置領域８の態様として、平面視して第２電極５の一端部から他端部まで半導体基体９を露出させる長尺領域とした例について説明したが、例えば、図１６に示すように、導体配置領域８は平面視して第２電極５の一端部５ａから一点鎖線で示す所定位置５ｄまで半導体基体９を露出させる長尺領域を含むものであってもよい。図１６に示すように、導体配置領域８は平面視して第２電極５の一端部５ａから所定位置５ｄまで半導体基体９を露出させる長尺領域と、第２電極５の他端部５ｂから一点鎖線で示す所定位置５ｅまで半導体基体９を露出させる長尺領域とを有するものとしてもよい。これにより、所定位置５ｄから所定位置５ｅ間に第２電極５の形成領域を増やすことができるので好適である。
　また、図１７に示すように、導体配置領域８は半導体基体９を複数箇所で露出させる複数の貫通部を有していてもよい。特に、これら複数の貫通部は第２電極５の一端部から他端部へ一列に並ぶようにするとよい。これにより、図５に示す例よりもさらに第２電極５の形成領域を増やすことができるので好適である。また、はんだ７を導体配置領域８のみ、または導体配置領域８に面した第２電極５の側面とその近傍の第２電極５の上面とに設け、配線導体１１とのはんだ付け箇所を島状に点在させることによって、配線導体１１の熱伸縮を逃がすことが容易となり、太陽電池１０の反りを軽減させることができる。また、はんだ７を列状に並ぶ貫通部どうしの間に位置している第２電極５の上面、つまり、配線導体１１と接する第２電極５の上面にはんだ７を形成することによって、はんだ７と第２電極５とのコンタクト抵抗が低減して、太陽電池特性を向上させることができる。
　また、図１８に示すように、導体配置領域８が複数の貫通部等である場合に、例えば導体配置領域８の第２電極５における一端側に位置している部位８ａにおいて、その幅が他の部位の幅よりも広いと、特に配線導体１１の剥がれが生じやすい領域に配置させるはんだ７と半導体基体９との密着性が向上するので好適である。
　配線導体１１は、図１９（ａ）に示すように、例えば、長尺の配線導体１１の長手方向に貫通孔１１ａを複数設けたものを用いてもよい。図１９（ｂ）に示すように、貫通孔１１ａを導体配置領域８の位置に合わせて、配線導体１１を太陽電池１０に設置し、はんだ線６０（不図示）を供給しながら超音波はんだ付けする。このように簡便な方法によって、貫通孔１１ａを通してはんだが導体配置領域８に供給され第２電極に付着して、さらに配線導体１１にも付着するので好適である。また、配線導体１１がはんだで被覆されていてもよい。このとき、貫通孔１１ａにはんだが存在することによって、はんだ線６０を用いることがない。また、超音波はんだ付によってはんだ付けすることによって、貫通孔１１ａに存在するはんだが導体配置領域８に供給されて第２電極５に付着して、このはんだがさらに配線導体１１とも付着することができて、簡易な方法によって強固な接合が実現されるので好適である。
　また、図２０に示すように、配線導体１１の幅（または短手方向の長さ）は導体配置領域８の幅（または短手方向の長さ）よりも広い部分を有するか、または配線導体１１が導体配置領域８を完全に覆う（または第２電極５の導体配置領域８近傍の上面を覆う）ようにしてもよい。この場合は、はんだ７は第２電極５の上面を覆うようにしてもよいし、第２電極５の上面を覆わない状態で導体配置領域８の内壁に接合させるようにしてもよい。特に、配線導体１１が導体配置領域８を完全に覆うようにした場合には、配線導体１１が第２電極５と電気的に接触して、電気抵抗が低減して発電効率を向上させることができるので好適である。また、はんだ７の幅が配線導体１１の幅よりも大きくてもよく、上記構成によって電気抵抗が低減して発電効率を向上させることができるので好適である。
　また、配線導体１１は、図２１に示すように、複数の細い導線１３の集合体からなるようにして、この集合体の表面をはんだディップ技術によってはんだ１４で覆うようにしたものを用いてもよい。これにより、複数の細い導線がばらばらになることがなく、また配線導体１１の横方向への曲がりの抵抗を少なくして太陽電池へのストレスを減らして、クラック等が生じ難くすることができるので好適である。
　また、本実施形態の太陽電池は、図２２に示すような太陽電池モジュール２０にも適用可能である。図２２に示すように、例えば、ガラスまたは樹脂等の透光性の支持基板２１上に、上述した１つの太陽電池（太陽電池素子）１０、または、図示されているように、複数の太陽電池（太陽電池素子）１０を配線導体１１によって電気的に直列接続等させた太陽電池素子ストリング２３の複数を、耐湿性に優れた例えばエチレンビニルアセテート（ＥＶＡ）等の第１充填材２２および第２充填材２４によって封止して、さらにポリエチレンテレフタレート（ＰＥＴ）、ポリフッ化ビニル樹脂（ＰＶＦ）等からなる裏面シート２５をその上に設けた構成とすることが可能である。なおこの場合、金属または樹脂等の枠体を支持基板２１の周囲に設けてもよい。
　次に、本実施形態の実施例について説明する。まず、厚さ２６０μｍ、外形１５６ｍｍ×１５６ｍｍおよび比抵抗１．５Ω・ｃｍの多結晶からなるシリコン基板であるｐ型の第１半導体部１を有する半導体基体９を用意して、半導体基体９の表面のダメージ層をＮａＯＨ溶液でエッチングして洗浄した。
　次に、フッ酸と硝酸とを使用したウェットエッチング法で半導体基体９の第１面１０ａ側にテクスチャを形成した。そして、ＰＯＣｌ３を拡散源とした気相熱拡散法で第２半導体部２を形成した。このようにして半導体基体９を準備した後に、フッ酸溶液による燐ガラスのエッチング除去とレーザーによるｐｎ分離とを行なった。その後、半導体基体９の第１面１０ａ側に、ＰＥＣＶＤ法によって反射防止層３となる窒化シリコン膜を形成した。
　さらに、第１面１０ａに銀ペースト（銀粉末の含有質量１００％に対してガラスフリットの含有質量が５％）を塗布・焼成して第１電極４を形成した。図３（ａ）に示すように、バスバー電極４ａは、半導体基体９の上の少なくともフィンガー電極４ｂの隣り合う線状導体の間に配置されている複数箇所の反射防止層３に渡って、フィンガー電極４ｂの複数の線状導体に交差して、これらの線状導体に接続されるように形成した。バスバー電極４ａは、２ｍｍの幅とした。フィンガー電極４ｂの線状導体の幅は１００μｍとした。フィンガー電極４ｂは、複数の線状電極が互いに２ｍｍの間隔を空けて設けた。また、第１電極４の厚みは３０μｍとした。
　試料１においては、超音波はんだ付で形成したバスバー電極４ａは、スズと亜鉛との合金組成比（質量比）が９６：４からなるものを用いた。また、上記超音波はんだ付の条件は超音波発振周波数を６０ｋＨｚ、超音波発振出力を３Ｗ、加熱温度を３５０℃とした。そして、バスバー電極４ａの上に、銅箔の全面に上記合金組成と同一のはんだを被覆した配線導体１１をはんだ鏝で溶着した。
　一方、比較対象の試料２においては、上記と同じ形状・大きさの第１電極４（バスバー電極４ａおよびフィンガー電極４ｂ）を上記と同一組成の銀ペーストを塗布・焼成して、試料１と同様にして配線導体１１に接続するための電極を形成した。そして、この電極に、銅箔の全面に上記合金組成と同一のはんだを被覆した配線導体１１をはんだ鏝で溶着した。
　次に、試料１，２に対して引張強度試験機を用いて、配線導体１１の密着強度の測定を任意の等間隔位置の６箇所に対して行なった。
　その結果、試料２においては平均密着強度が２．１６Ｎであったのに対して、試料１においては平均密着強度が５．３１Ｎであった。この結果から、密着強度が大幅に改善されたことを確認した。
１　　：第１半導体部
２　　：第２半導体部
３　　：反射防止層
４　　：第１電極
　４ａ　：バスバー電極
　４ｂ　：フィンガー電極
５　　：第２電極
６　　：ＢＳＦ領域
７　　：はんだ
８　　：導体配置領域
９　　：半導体基体
１０　：太陽電池（太陽電池素子）
　１０ａ：第１面
　１０ｂ：第２面
１１　：配線導体
２０　：太陽電池（太陽電池モジュール）
５０　：はんだ鏝
６０　：はんだ線

Claims (12)

  1. 　半導体基体と、
    該半導体基体の上に配置されている、複数の線状導体を有するフィンガー電極と、
    前記半導体基体の上の少なくとも前記フィンガー電極の隣り合う前記線状導体の間に配置されている反射防止層と、
    複数の前記反射防止層に渡って前記フィンガー電極の前記線状導体に交差して配置されて、交差している前記線状導体に接続されている、はんだからなるバスバー電極とを有する太陽電池。
  2. 　前記フィンガー電極と前記バスバー電極とは互いに異なる材料からなる請求項１に記載の太陽電池。
  3.   前記はんだは錫と鉛との合金または錫と亜鉛との合金を含む請求項１または２に記載の太陽電池。
  4. 　前記はんだはアンチモンをさらに含む請求項３に記載の太陽電池。
  5. 　前記はんだは錫と銀とビスマスとの合金を含む請求項１または２に記載の太陽電池。
  6. 　前記半導体基体はシリコンを主成分として含む請求項１乃至５のいずれかの項に記載の太陽電池。
  7. 　前記バスバー電極の上に設けられている配線導体をさらに有する請求項１乃至６のいずれかの項に記載の太陽電池。
  8. 　前記配線導体は表面がはんだで被覆されている請求項７に記載の太陽電池。
  9. 　前記配線導体は金属箔である請求項７または８に記載の太陽電池。
  10. 　半導体基体の上に複数の線状導体を有するフィンガー電極を形成するフィンガー電極形成工程と、
    隣り合う前記線状導体の間に反射防止層を形成する反射防止層形成工程と、
    前記フィンガー電極の前記線状導体に交差して接続されるように、複数の前記反射防止層に渡って、はんだからなるバスバー電極を形成するバスバー電極形成工程とを有する太陽電池の製造方法。
  11. 　前記バスバー電極形成工程において、前記反射防止層の上にはんだを接触させて超音波はんだ付けにてはんだからなる前記バスバー電極を形成する請求項１０に記載の太陽電池の製造方法。
  12. 　前記バスバー電極形成工程の後に、前記バスバー電極に配線導体を接続する配線導体接続工程を行なう請求項１０または１１に記載の太陽電池の製造方法。
PCT/JP2012/065274 2011-06-14 2012-06-14 太陽電池およびその製造方法 WO2012173203A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013520586A JP5726303B2 (ja) 2011-06-14 2012-06-14 太陽電池およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011132504 2011-06-14
JP2011-132504 2011-06-14

Publications (1)

Publication Number Publication Date
WO2012173203A1 true WO2012173203A1 (ja) 2012-12-20

Family

ID=47357184

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/065274 WO2012173203A1 (ja) 2011-06-14 2012-06-14 太陽電池およびその製造方法

Country Status (2)

Country Link
JP (1) JP5726303B2 (ja)
WO (1) WO2012173203A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127506A (ja) * 2012-12-25 2014-07-07 Kyocera Corp 光電変換素子
DE102013212845A1 (de) * 2013-07-02 2015-01-08 Solarworld Industries Sachsen Gmbh Photovoltaikmodul
JP2015029014A (ja) * 2013-07-30 2015-02-12 京セラ株式会社 太陽電池素子および太陽電池モジュール
WO2015064696A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 太陽電池セルおよび太陽電池モジュール
CN104867992A (zh) * 2015-04-27 2015-08-26 中建材浚鑫科技股份有限公司 一种晶体硅太阳能电池电极栅线结构
TWI603486B (zh) * 2015-09-14 2017-10-21 亞特比目股份有限公司 太陽電池及太陽電池之製造方法
TWI603483B (zh) * 2015-03-30 2017-10-21 亞特比目股份有限公司 太陽電池及太陽電池的製造方法
JP2017533596A (ja) * 2014-10-31 2017-11-09 ビーワイディー カンパニー リミテッドＢｙｄ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 太陽電池ユニット、太陽電池アレイ、太陽電池モジュール、及びこれらの製造方法
JP2018107478A (ja) * 2014-09-30 2018-07-05 エルジー エレクトロニクス インコーポレイティド 太陽電池及びそれを含む太陽電池パネル
WO2018159251A1 (ja) * 2017-02-28 2018-09-07 アートビーム有限会社 太陽電池および太陽電池の製造方法
CN108598186A (zh) * 2014-07-07 2018-09-28 Lg电子株式会社 太阳能电池模块
TWI688110B (zh) * 2017-11-15 2020-03-11 日商三菱電機股份有限公司 太陽電池單元及太陽電池單元的製造方法
WO2021182061A1 (ja) * 2020-03-13 2021-09-16 アートビーム有限会社 太陽電池、太陽電池の製造方法、およびその測定装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259487A (ja) * 1992-01-16 1993-10-08 Sanyo Electric Co Ltd 太陽電池の製造方法
JPH06283735A (ja) * 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 太陽電池の半田部形成方法及び半田部形成装置
JPH08264819A (ja) * 1995-03-20 1996-10-11 Kanegafuchi Chem Ind Co Ltd 半導体装置及び該製造方法
JP2003158279A (ja) * 2001-09-04 2003-05-30 Canon Inc 光起電力素子、光起電力素子集合体及び光起電力素子の製造方法
JP2005216963A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 太陽電池モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259487A (ja) * 1992-01-16 1993-10-08 Sanyo Electric Co Ltd 太陽電池の製造方法
JPH06283735A (ja) * 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 太陽電池の半田部形成方法及び半田部形成装置
JPH08264819A (ja) * 1995-03-20 1996-10-11 Kanegafuchi Chem Ind Co Ltd 半導体装置及び該製造方法
JP2003158279A (ja) * 2001-09-04 2003-05-30 Canon Inc 光起電力素子、光起電力素子集合体及び光起電力素子の製造方法
JP2005216963A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 太陽電池モジュール

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127506A (ja) * 2012-12-25 2014-07-07 Kyocera Corp 光電変換素子
DE102013212845A1 (de) * 2013-07-02 2015-01-08 Solarworld Industries Sachsen Gmbh Photovoltaikmodul
JP2015029014A (ja) * 2013-07-30 2015-02-12 京セラ株式会社 太陽電池素子および太陽電池モジュール
WO2015064696A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 太陽電池セルおよび太陽電池モジュール
JPWO2015064696A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 太陽電池セルおよび太陽電池モジュール
US9608140B2 (en) 2013-10-30 2017-03-28 Kyocera Corporation Solar cell and solar cell module
CN108598186A (zh) * 2014-07-07 2018-09-28 Lg电子株式会社 太阳能电池模块
JP2018107478A (ja) * 2014-09-30 2018-07-05 エルジー エレクトロニクス インコーポレイティド 太陽電池及びそれを含む太陽電池パネル
JP2021168405A (ja) * 2014-09-30 2021-10-21 エルジー エレクトロニクス インコーポレイティドLg Electronics Inc. 太陽電池及びそれを含む太陽電池パネル
JP2017533596A (ja) * 2014-10-31 2017-11-09 ビーワイディー カンパニー リミテッドＢｙｄ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 太陽電池ユニット、太陽電池アレイ、太陽電池モジュール、及びこれらの製造方法
TWI603483B (zh) * 2015-03-30 2017-10-21 亞特比目股份有限公司 太陽電池及太陽電池的製造方法
CN104867992A (zh) * 2015-04-27 2015-08-26 中建材浚鑫科技股份有限公司 一种晶体硅太阳能电池电极栅线结构
TWI603486B (zh) * 2015-09-14 2017-10-21 亞特比目股份有限公司 太陽電池及太陽電池之製造方法
WO2018159251A1 (ja) * 2017-02-28 2018-09-07 アートビーム有限会社 太陽電池および太陽電池の製造方法
JP2018142683A (ja) * 2017-02-28 2018-09-13 アートビーム有限会社 太陽電池および太陽電池の製造方法
KR20190102085A (ko) * 2017-02-28 2019-09-02 아토비무 유겐가이샤 태양전지 및 태양전지의 제조방법
CN110337729A (zh) * 2017-02-28 2019-10-15 亚特比目有限会社 太阳能电池及太阳能电池的制造方法
KR102314772B1 (ko) * 2017-02-28 2021-10-18 아토비무 유겐가이샤 태양전지 및 태양전지의 제조방법
TWI688110B (zh) * 2017-11-15 2020-03-11 日商三菱電機股份有限公司 太陽電池單元及太陽電池單元的製造方法
WO2021182061A1 (ja) * 2020-03-13 2021-09-16 アートビーム有限会社 太陽電池、太陽電池の製造方法、およびその測定装置

Also Published As

Publication number Publication date
JPWO2012173203A1 (ja) 2015-02-23
JP5726303B2 (ja) 2015-05-27

Similar Documents

Publication Publication Date Title
JP5726303B2 (ja) 太陽電池およびその製造方法
JP5806304B2 (ja) 太陽電池およびその製造方法
US9006559B2 (en) Solar cell module
JP4738149B2 (ja) 太陽電池モジュール
JP6189971B2 (ja) 太陽電池セルおよび太陽電池モジュール
US20040200522A1 (en) Solar cell element and solar cell module
JP6272332B2 (ja) 太陽電池素子およびその製造方法
US9252300B2 (en) Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module
JP6495649B2 (ja) 太陽電池素子および太陽電池モジュール
WO2011132707A1 (ja) 太陽電池素子およびそれを用いた太陽電池モジュール
WO2012053079A1 (ja) 光起電力装置およびその製造方法
JP4953562B2 (ja) 太陽電池モジュール
JP4185332B2 (ja) 太陽電池セル及びそれを用いた太陽電池モジュール
JP2006156693A (ja) 太陽電池素子及び、これを用いた太陽電池モジュール
JP2000340812A (ja) 太陽電池
JP4557622B2 (ja) 太陽電池素子の接続構造及びこれを含む太陽電池モジュール
WO2012046306A1 (ja) 光起電力装置およびその製造方法
JP6298152B2 (ja) 太陽電池およびこれを用いた太陽電池モジュール
JP5452755B2 (ja) 光起電力装置の製造方法
JP2016178280A (ja) 太陽電池素子およびこれを用いた太陽電池モジュール
JP2015029014A (ja) 太陽電池素子および太陽電池モジュール
JP2010267990A (ja) 太陽電池素子および太陽電池モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12800948

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013520586

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12800948

Country of ref document: EP

Kind code of ref document: A1