WO2012157645A1 - 電力増幅器およびその動作方法 - Google Patents

電力増幅器およびその動作方法 Download PDF

Info

Publication number
WO2012157645A1
WO2012157645A1 PCT/JP2012/062419 JP2012062419W WO2012157645A1 WO 2012157645 A1 WO2012157645 A1 WO 2012157645A1 JP 2012062419 W JP2012062419 W JP 2012062419W WO 2012157645 A1 WO2012157645 A1 WO 2012157645A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
band
power
matching circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/062419
Other languages
English (en)
French (fr)
Inventor
生馬 太田
弘晃 猪瀬
俊 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013515167A priority Critical patent/JP5696911B2/ja
Publication of WO2012157645A1 publication Critical patent/WO2012157645A1/ja
Priority to US13/908,135 priority patent/US8614601B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Definitions

  • the present invention relates to a power amplifier and a method for operating the same, and more particularly to a power amplification efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state.
  • the present invention relates to a technique effective in improving the quality.
  • a mobile communication device terminal that operates on a battery such as a mobile phone, it is necessary to improve the power efficiency of a power amplifier that transmits an RF transmission signal to a base station. In order to enable a talk time as long as possible by charging the battery once, it is necessary to reduce the power consumption of the power amplifier.
  • a first amplifying element having a small element size and a second amplifying element having a large element size are connected in parallel, and power amplification is performed by the first amplifying element in a low power state, while in a high power state Describes that power amplification is performed by the second amplifying element.
  • the first amplifying element with a small element size exhibits high power added efficiency (PAE) in the low power state
  • the second amplifying element with a large element size exhibits high power added efficiency (PAE) in the high power state. Therefore, it is possible to improve the power added efficiency of the power amplifier with a wide range of transmission power from the low power state to the high power state.
  • a first output stage whose output transistor element size is optimized for high power and a second output stage whose output transistor element size is optimized for low power are connected in parallel to form a bias. It is described that the control circuit selects the first output stage when the power is high, and selects the second output stage when the power is low.
  • the first output stage and the second output stage are connected to a single output impedance matching circuit, and the single output impedance matching circuit includes a plurality of capacitors and a plurality of inductors.
  • Patent Document 1 is US Patent Application Publication No. 2007 / 0298736A1, and the Japanese patent corresponding to the following Patent Document 2 has not been confirmed.
  • the present inventors engaged in the development of a power amplifier that can be mounted on third generation (3G) and fourth generation (4G) mobile phones and can transmit a plurality of frequency bands. . Further, the power amplifier is required to have high power added efficiency (PAE) in order to enable a long talk time.
  • PAE power added efficiency
  • FIG. 23 is a diagram showing a configuration of the power amplifier PA studied by the inventors prior to the present invention.
  • the power amplifier PA examined by the inventors prior to the present invention shown in FIG. 23 includes a first amplifier 1 having a large element size, a second amplifier 2 having a small element size, a first output matching circuit 3, and the like. And a second output matching circuit 4.
  • the first amplifier 1 functions as a main amplifier including a transistor having a large element size so as to exhibit high power added efficiency (PAE) in a high power state, while the second amplifier 2 has high power added efficiency (PAE) in a low power state.
  • the sub-amplifier includes a transistor having a small element size.
  • the first amplifier enable signal is supplied to the first control terminal 201, while when operating the second amplifier 2, the second amplifier enable signal is supplied to the second control terminal 202. Is done.
  • the input terminal of the first amplifier 1 and the input terminal of the second amplifier 2 are commonly connected to the RF signal input terminal 101 of the power amplifier PA, and the RF input signal RFIN supplied to the RF signal input terminal 101 is the first amplifier 1 or Amplified by the second amplifier 2.
  • the ground terminal of the first amplifier 1 and the ground terminal of the second amplifier 2 are commonly connected to the ground terminal of the power amplifier PA.
  • the ground electrode of the power amplifier PA is electrically connected to the ground wiring of the cellular phone motherboard with a very small wiring resistance. Therefore, the first amplifier 1 and the second amplifier 2 execute a very stable RF amplification operation. Furthermore, the ground electrode of the power amplifier PA is mechanically connected to the ground wiring of the cellular phone motherboard with a very small thermal resistance. Therefore, the Joule heat generated from the first amplifier 1 and the second amplifier 2 can be effectively radiated from the mother board of the mobile phone.
  • the output terminal of the first amplifier 1 is connected to the input terminal of the first output matching circuit 3, while the output terminal of the second amplifier 2 is connected to the input terminal of the second output matching circuit 4.
  • the output terminal of the second output matching circuit 4 is connected to the input terminal of the first output matching circuit 3, and finally the output terminal of the first output matching circuit 3 is connected to the output terminal 102 of the power amplifier PA.
  • the input electrode and the ground electrode of the transistor Q1 having a large element size are connected to the input terminal and the ground terminal of the first amplifier 1, respectively, and the output electrode of the transistor Q1 having a large element size is the first one.
  • a power supply terminal 205 of the power amplifier PA is connected via a load, and an output electrode of the transistor Q1 having a large element size is connected to an output terminal of the first amplifier 1.
  • the input electrode and the ground electrode of the transistor Q2 having a small element size are connected to the input terminal and the ground terminal of the second amplifier 2, respectively, and the output electrode of the transistor Q2 having a small element size is a second element.
  • the output electrode of the transistor Q2 having a small element size is connected to the output terminal of the second amplifier 2 and connected to the power supply terminal 205 of the power amplifier PA via a load.
  • the first amplifier 1 has a relatively small output impedance due to the large element size transistor Q1 of the first amplifier 1, whereas the second amplifier 2 has a relatively large output due to the small element size transistor Q2 of the second amplifier 2.
  • Has impedance For example, the output impedance of the first amplifier 1 is several ⁇ , while the output impedance of the second amplifier 2 is several tens of ⁇ .
  • the first output matching circuit 3 whose input terminal is connected to the output terminal of the first amplifier 1 has an output impedance of several ⁇ of the first amplifier 1 and a 50 ⁇ transmission connected to the output terminal 102 of the first output matching circuit 3. Perform matching between the impedance of the antenna. That is, by setting the input impedance of the first output matching circuit 3 to several ⁇ , the output impedance of the first amplifier 1 and the input impedance of the first output matching circuit 3 are matched. As a result, the reflection of the RF signal between the output of the first amplifier 1 and the input of the first output matching circuit 3 can be sufficiently reduced.
  • the first output matching circuit 3 can be composed of a plurality of inductors and a plurality of capacitors.
  • the second output matching circuit 4 performs matching between the output impedance of several tens ⁇ of the second amplifier 2 and the input impedance of several ⁇ of the first output matching circuit 3. That is, by setting the input impedance of the second output matching circuit 4 to several tens of ⁇ , the output impedance of the second amplifier 2 and the input impedance of the second output matching circuit 4 are matched. As a result, the reflection of the RF signal between the output of the second amplifier 2 and the input of the second output matching circuit 4 can be sufficiently reduced. Furthermore, by setting the output impedance of the second output matching circuit 4 to several ⁇ , the output impedance of the second output matching circuit 4 and the input impedance of the first output matching circuit 3 are matched. As a result, the reflection of the RF signal between the output of the second output matching circuit 4 and the input of the first output matching circuit 3 can be sufficiently reduced.
  • the second output matching circuit 4 of the power amplifier PA studied by the present inventors prior to the present invention includes an inductor L1, a capacitor C1, and a first switch (SW1) 60.
  • one end of the inductor L1 is connected to the output terminal of the first amplifier 1, the input terminal of the first output matching circuit 3, and the output terminal of the second output matching circuit 4, and the other end of the inductor L1 is the output of the second amplifier 2.
  • the terminal and the input terminal of the second output matching circuit 4 are connected.
  • one end of the capacitor C1 is connected to the output terminal of the second amplifier 2 and the input terminal of the second output matching circuit 4, and the other end of the capacitor C1 is connected to the ground potential GND.
  • the first switch (SW1) 60 When the second amplifier 2 is deactivated by the second amplifier enable signal supplied to the second control terminal 202, the first switch (SW1) 60 outputs the second output to the output terminal of the first amplifier 1. The influence of the matching circuit 4 is reduced. In the example shown in FIG. 23, the first switch (SW1) 60 is connected between the other end of the inductor L1 and one end of the capacitor C1.
  • FIG. 24 is a diagram showing a Smith chart for explaining the operation of the second output matching circuit 4 of the power amplifier PA examined by the present inventors prior to the present invention shown in FIG.
  • the output impedance Zout_SA of the second amplifier 2 is set to a value larger than the actual tens of ⁇ .
  • a relatively small output impedance Zout_MA of the first amplifier 1 and a relatively large output of the second amplifier 2 are on a straight line connecting a point having a resistance value of zero (0) and a point having a resistance value of infinity ( ⁇ ).
  • Impedance Zout_SA is shown.
  • the relatively small output impedance Zout_MA of the first amplifier 1 is located slightly to the right of the point where the resistance value is zero (0).
  • the relatively large output impedance Zout_SA of the second amplifier 2 is shown on the right side of the point where the resistance value is 50 ⁇ , but actually, it is actually at a point between the point where the resistance value is 25 ⁇ and the point where the resistance value is 50 ⁇ . It is what is located.
  • FIG. 24 also shows the input impedance Zin_MN of the first output matching circuit 3 that is matched to an impedance substantially equal to the relatively small output impedance Zout_MA of the first amplifier 1.
  • the first amplifier 1 is controlled to be inactive by the first amplifier enable signal supplied to the first control terminal 201
  • the second amplifier 2 is controlled by the second amplifier enable signal supplied to the second control terminal 202.
  • the second output matching circuit 4 needs to execute the following impedance matching operation between the output impedance Zout_SA of the second amplifier 2 and the input impedance Zin_MN of the first output matching circuit 3. .
  • the impedance Z L at the other end of the inductor L1 by the inductor L1 and the second output matching circuit 4 is moved in a clockwise direction on the arc of constant resistance circle starting from the input impedance Zin_MN the first output matching circuit 3 To do.
  • the amount of movement at that time is the magnitude of ⁇ L1 corresponding to the impedance j ⁇ L1 of the inductor L1.
  • ⁇ is an angular frequency.
  • impedance at one end of the capacitor C1 by the second output matching circuit 4 of the capacitor C1 moves in the clockwise direction starting from the impedance Z L at the other end of the inductor L1 on the arc of constant conductance circle.
  • the amount of movement at that time is the magnitude of ⁇ C1 corresponding to the admittance j ⁇ C1 of the capacity C1.
  • the movement destination by the sum of the movement amount ⁇ L1 due to the inductor L1 and the movement amount ⁇ C1 due to the capacitor C1 needs to coincide with the output impedance Zout_SA of the second amplifier 2. Due to this coincidence, the output impedance Zout_SA of the second amplifier 2 and the input impedance Zin_MN of the first output matching circuit 3 can be matched by the second output matching circuit 4 with almost no loss.
  • the power amplifier PA examined by the inventors prior to the present invention shown in FIG. 23 was designed to amplify the RF input signal RFIN having a transmission frequency of a single frequency band. Accordingly, the second output matching circuit 4 shown in FIG. 24 is also designed to match the output impedance Zout_SA of the second amplifier 2 and the input impedance Zin_MN of the first output matching circuit 3 at the transmission frequency of a single frequency band. It was a thing.
  • the power amplifier PA which was studied by the inventors prior to the present invention shown in FIG. 23, is mounted on the third generation (3G) and fourth generation (4G) mobile phones, a plurality of frequency bands are used. A need has arisen to amplify an RF input signal RFIN having a transmission frequency by the power amplifier PA of FIG.
  • the initial transmission frequency of a single frequency band was a high transmission frequency f HB among a plurality of frequency band transmission frequencies.
  • the second output matching circuit 4 shown in FIG. 23 is used as shown in FIG.
  • the destination of movement which is the sum of the amount of movement ⁇ L1 due to the inductor L1 and the amount of movement ⁇ C1 due to the capacitor C1, coincide with the output impedance Zout_SA of the second amplifier 2.
  • the second output matching circuit 4 shown in FIG. 23 is used as shown in FIG. Even so, it is impossible to make the destination of movement, which is the sum of the amount of movement ⁇ L1 due to the inductor L1 and the amount of movement ⁇ C1 due to the capacitor C1, coincide with the output impedance Zout_SA of the second amplifier 2. This is because the amount of movement ⁇ L1 due to the inductor L1 and the amount of movement ⁇ C1 due to the capacitor C1 decrease at the transmission frequency f LB in the low band.
  • the present invention has been made as a result of the examination by the present inventors prior to the present invention as described above.
  • an object of the present invention is to enable power amplification over a wide range from a low power state to a high power state, and further improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. There is to do.
  • a power amplifier (PA) includes an RF signal input terminal (101), a first amplifier (1), a second amplifier (2), and a first output matching circuit ( 3), a second output matching circuit (4), and an RF signal output terminal (102).
  • the first amplifier includes a first transistor (Q1) having a larger element size
  • the second amplifier includes a second transistor (Q2) having a smaller element size than the first transistor
  • the input of the first amplifier and the input of the second amplifier are connected to the RF signal input terminal, and the RF input signal can be amplified by the first amplifier and the second amplifier.
  • the output of the first amplifier is connected to the input of the first output matching circuit, and the output of the second amplifier is connected to the input of the second output matching circuit.
  • the output of the second output matching circuit is connected to the input of the first output matching circuit, and the output of the first output matching circuit is connected to the RF signal output terminal.
  • An inductive reactance (L1) is connected between the output of the second output matching circuit and the input of the second output matching circuit, and between the input of the second output matching circuit and the ground voltage (GND).
  • Capacitive reactances (C1, C2) are connected to.
  • the RF input signal is amplified by the first amplifier, and the first RF amplified output signal of the first amplifier is output to the RF signal output terminal via the first output matching circuit.
  • the RF input signal is amplified by the second amplifier, and the second RF amplified output signal of the second amplifier is passed through the second output matching circuit and the first output matching circuit. Output to the signal output terminal.
  • the inductive reactance and the capacitive reactance of the second output matching circuit are respectively predetermined. (L1, C1).
  • the inductive reactance of the second output matching circuit and the At least one of the reactances with the capacitive reactance can be set to a value (C1, C2) larger than the predetermined value (see FIG. 1).
  • power amplification can be performed over a wide range from a low power state to a high power state, and the power added efficiency can be improved when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. it can.
  • FIG. 1 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification in a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 1 of.
  • FIG. 2 is a diagram showing a Smith chart for explaining the operation of second output matching circuit 4 included in power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • FIG. 3 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state.
  • FIG. 4 is a diagram showing power added efficiency (PAE) when the power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 operates in the low power mode LPM.
  • FIG. 5 is a diagram showing an adjacent channel leakage ratio (ACLR) when the power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 operates in the low power mode LPM.
  • FIG. 6 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification in a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • FIG. 4 is a diagram showing power added efficiency (PAE) when the power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 operates in the low power mode LPM.
  • FIG. 5 is a diagram showing an adjacent channel leakage ratio (ACLR) when the power amplifier PA according to the second embodiment of the present invention shown in FIG.
  • FIG. 7 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • FIG. 8 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • FIG. 9 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • FIG. 10 illustrates the implementation of the present invention to enable power amplification over a wide range from a low power state to a high power state, and to improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • FIG. 10 illustrates the implementation of the present invention to enable power amplification over a wide range from a low power state to a high power state, and to improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • FIG. 11 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • FIG. 12 illustrates the implementation of the present invention to enable power amplification over a wide range from a low power state to a high power state, and to improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • FIG. 13 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • FIG. 14 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves the power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • FIG. 15 is a diagram showing the configuration of various switches that can be used as the first switch (SW1) 60 in the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6, FIG. 7, and FIG.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention shown in FIGS. 6, 7, and 8.
  • FIG. 17 is a diagram showing configurations of various variable inductor circuits that can be used as variable inductor circuit (L1) 41 in power amplifier PA according to the fourth embodiment of the present invention shown in FIGS. 9, 10 and 11. .
  • FIG. 9 variable inductor circuit
  • FIG. 18 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state, and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 6.
  • FIG. 19 is a diagram for explaining the operation of the power amplifier PA according to the sixth embodiment of the present invention shown in FIG.
  • FIG. 20 shows an implementation of the present invention that enables power amplification in a wide range from a low power state to a high power state, and further improves power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 7.
  • FIG. 19 is a diagram for explaining the operation of the power amplifier PA according to the sixth embodiment of the present invention shown in FIG.
  • FIG. 20 shows an implementation of the present invention that enables power amplification in a wide range from a low power state to
  • FIG. 21 is a diagram for explaining the operation of the power amplifier PA according to the seventh embodiment of the present invention shown in FIG.
  • FIG. 22 shows a configuration of first output matching circuit 3 included in power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • FIG. 23 is a diagram showing a configuration of a power amplifier PA studied by the present inventors prior to the present invention.
  • FIG. 24 is a diagram showing a Smith chart for explaining the operation of the second output matching circuit 4 of the power amplifier PA examined by the present inventors prior to the present invention shown in FIG.
  • a power amplifier (PA) according to a typical embodiment of the present invention includes an RF signal input terminal (101), a first amplifier (1), a second amplifier (2), and a first output matching circuit. (3), a second output matching circuit (4), and an RF signal output terminal (102).
  • the first amplifier includes a first transistor (Q1) having a large element size so as to exhibit high power added efficiency in a high power state, while the second amplifier exhibits high power added efficiency in a low power state.
  • a second transistor (Q2) having an element size smaller than one transistor is included.
  • the input terminal of the first amplifier and the input terminal of the second amplifier are commonly connected to the RF signal input terminal, and the RF input signal supplied to the RF signal input terminal is supplied by the first amplifier and the second amplifier. Amplification is possible.
  • the output terminal of the first amplifier is connected to the input terminal of the first output matching circuit, and the output terminal of the second amplifier is connected to the input terminal of the second output matching circuit.
  • the output terminal of the second output matching circuit is connected to the input terminal of the first output matching circuit, and the output terminal of the first output matching circuit is connected to the RF signal output terminal.
  • An inductive reactance (L1) is connected between the output terminal of the second output matching circuit and the input terminal of the second output matching circuit, and the input terminal of the second output matching circuit and the ground voltage (
  • the capacitive reactances (C1, C2) are connected to the ground (GND).
  • the RF input signal is amplified by the first amplifier, and the first RF amplified output signal of the first amplifier is passed through the first output matching circuit. Output to the RF signal output terminal is enabled.
  • the RF input signal is amplified by the second amplifier, and the second RF amplified output signal of the second amplifier is coupled to the second output matching circuit and the second power amplifier. It is possible to output to the RF signal output terminal via a single output matching circuit.
  • the second output matching circuit When the power amplifier performs the power amplification in the low power state and the RF input signal having a first frequency (f HB ) is amplified by the second amplifier, the second output matching circuit
  • the inductive reactance and the capacitive reactance can be set to predetermined values (L1, C1), respectively.
  • the reactance of at least one of the inductive reactance and the capacitive reactance of the second output matching circuit can be set to a value (C1, C2) larger than the predetermined value. Yes (see Figure 1).
  • power amplification can be performed over a wide range from a low power state to a high power state, and the power added efficiency can be improved when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. it can.
  • the capacitive reactance Can when the power amplifier performs the power amplification in the low power state and the RF input signal having the first frequency is amplified by the second amplifier, the capacitive reactance Can be set to a predetermined capacity value (C1).
  • the capacitive reactance is the predetermined capacitance value ( C1) It is possible to set a larger capacitance value (C1 + C2) (see FIG. 1).
  • the induction The sex reactance can be set to a predetermined inductor value (L1).
  • the inductive reactance is the predetermined inductor value ( L1) can be set to a larger inductor value (L1 + L2) (see FIG. 9).
  • a frequency band selection signal (Band ⁇ ⁇ Select) can be supplied to the second output matching circuit.
  • the inductive reactance and the capacitive reactance of the second output matching circuit can be set to the predetermined values, respectively.
  • the one reactance of the second output matching circuit can be set to the large value. Yes (see Figure 1).
  • the second output matching circuit includes a first switch (60) capable of supplying a mode selection signal (Mode Select).
  • the first switch When the mode selection signal indicates the high power state, the first switch is controlled to one of an on state and an off state, thereby matching the second output to the output terminal of the first amplifier. The influence of the circuit is reduced.
  • the first switch When the mode selection signal indicates the low power state, the first switch is controlled to the other of the on state and the off state, so that the second RF amplification output signal of the second amplifier is It is possible to supply to the input terminal of the first output matching circuit via the second output matching circuit including the first switch controlled to the other (see FIG. 1). .
  • the first amplifier when the power amplifier performs the power amplification in the high power state, the first amplifier is controlled in the active state and the second amplifier is controlled in the inactive state.
  • the first amplifier When the power amplifier performs the power amplification in the low power state, the first amplifier is controlled in an inactive state and the second amplifier is controlled in an active state ( (See FIG. 1).
  • the one reactance includes a second switch (61) capable of supplying the frequency band selection signal.
  • the second switch When the frequency band selection signal is in the first state, the second switch is controlled to one of an on state and an off state, and the second switch controlled to the one is the second output matching circuit.
  • Each of the inductive reactance and the capacitive reactance can be set to the predetermined value.
  • the second switch When the frequency band selection signal is in the second state, the second switch is controlled to the other of the on state and the off state, and the second switch controlled to the other is the second output.
  • the one reactance of the matching circuit can be set to the large value (see FIG. 1).
  • the inductive reactance and the first switch are connected in series between the input terminal of the second output matching circuit and the output terminal of the second output matching circuit. Is done.
  • the capacitive reactance includes a first capacitor (C1) and a second capacitor (C2).
  • One end of the first capacitor and one end of the second capacitor are connected to the input terminal of the second output matching circuit, and the other end of the first capacitor is connected to the ground voltage. The end is connected to the ground voltage via the second switch (see FIG. 1).
  • the capacitive reactance includes a first capacitor and a second capacitor.
  • One end of the first capacitor and one end of the second capacitor are connected to the input terminal of the second output matching circuit, and the other end of the first capacitor is connected to the ground voltage via the first switch.
  • the other end of the second capacitor is connected to the ground voltage via the second switch (see FIG. 3).
  • the second output matching circuit includes another capacitor (C3).
  • the serial connection of the first switch and the other capacitor is connected in parallel with the inductive reactance between the input terminal of the second output matching circuit and the output terminal of the second output matching circuit. .
  • the on-state control of the first switch forms a parallel resonant circuit of the other capacitor and the inductive reactance, and the first amplifier The influence of the second output matching circuit on the output terminal is reduced.
  • the first switch When the mode selection signal indicates the low power state, the first switch is controlled to the off state, and the second RF amplification output signal of the second amplifier is controlled to the off state. It is possible to supply to the input terminal of the first output matching circuit via the second output matching circuit including a switch (see FIG. 8).
  • the RF signal input terminal includes a high-band RF signal input terminal (101H) and a low-band RF signal input terminal (101L).
  • the RF signal output terminal includes a high band RF signal output terminal (102H) and a low band RF signal output terminal (102L).
  • the first amplifier includes a high-band first amplifier (151H) and a low-band first amplifier (151L).
  • the second amplifier includes a high-band second amplifier (152H) and a low-band second amplifier (152L).
  • the first output matching circuit includes a high-band first output matching circuit (153H) and a low-band first output matching circuit (153L).
  • the second output matching circuit includes a high-band second output matching circuit (154H) and a low-band second output matching circuit (154L).
  • the high-band RF input signal supplied to the high-band RF signal input terminal includes the high-band first amplifier, the high-band second amplifier, the high-band first output matching circuit, and the high-band second output matching circuit. And a high-band RF amplified signal can be output to the high-band RF signal output terminal.
  • the low-band first amplifier, the low-band second amplifier, the low-band first output matching circuit, and the low-band second output matching circuit amplify a low-band RF input signal supplied to the low-band RF signal input terminal, An RF amplified signal can be output to the low-band RF signal output terminal.
  • the power amplifier further includes a control circuit (150) capable of receiving a band selection signal (BS2) at a common terminal.
  • a control circuit 150
  • BS2 band selection signal
  • the control circuit can control the high-band second output matching circuit and the low-band second output matching circuit in response to the band selection signal received at the common terminal. Yes (see FIG. 18).
  • the high-band first amplifier, the high-band second amplifier, the high-band first output matching circuit, and the high-band second output matching circuit are the high-band RF signal input terminal. It is possible to amplify the high-band RF input signal of the WCDMA system supplied to.
  • the low-band first amplifier, the low-band second amplifier, the low-band first output matching circuit, and the low-band second output matching circuit amplify the WCDMA low-band RF input signal supplied to the low-band RF signal input terminal. This is characterized by being made possible (see FIG. 18).
  • the power amplifier includes a GSM® high band RF signal input terminal (175H), a GSM low band RF signal input terminal (175L), and a GSM high band RF signal output terminal (176H). ), A GSM low band RF signal output terminal (176L), a GSM high band amplifier (172H), and a GSM low band amplifier (172L).
  • the GSM high-band amplifier is connected between the GSM high-band RF signal input terminal and the GSM high-band RF signal output terminal, and the GSM low-band amplifier is connected to the GSM low-band RF signal input terminal and the GSM low-band RF signal output terminal. Connected between.
  • the control circuit (170) In response to a mode switching signal (GMODE) received at the first common terminal, the control circuit (170) causes the GSM high band amplifier and the GSM low band amplifier to perform a GSM GMSK operation and a GSM EDGE. It is possible to switch to operation.
  • GMODE mode switching signal
  • the control circuit (170) transmits GSM time division multiple access (TDMA) to the GSM high band amplifier and the GSM low band amplifier in response to a ramp voltage (VRAMP) received at a second common terminal. It is possible to execute a ramp-up / ramp-down operation and an EDGE amplitude modulation operation in a slot.
  • TDMA time division multiple access
  • VRAMP ramp voltage
  • the control circuit can control the high-band second output matching circuit and the low-band second output matching circuit in response to a plurality of band selection signals received at the first common terminal and the second common terminal. (See FIG. 20).
  • a typical embodiment of another aspect of the present invention is an RF signal input terminal (101), a first amplifier (1), a second amplifier (2), and a first output matching circuit (3 ), A second output matching circuit (4), and an RF signal output terminal (102).
  • the first amplifier includes a first transistor (Q1) having a large element size so as to exhibit high power added efficiency in a high power state, while the second amplifier exhibits high power added efficiency in a low power state.
  • a second transistor (Q2) having an element size smaller than one transistor is included.
  • the input terminal of the first amplifier and the input terminal of the second amplifier are commonly connected to the RF signal input terminal, and the RF input signal supplied to the RF signal input terminal is supplied by the first amplifier and the second amplifier. Amplification is possible.
  • the output terminal of the first amplifier is connected to the input terminal of the first output matching circuit, and the output terminal of the second amplifier is connected to the input terminal of the second output matching circuit.
  • the output terminal of the second output matching circuit is connected to the input terminal of the first output matching circuit, and the output terminal of the first output matching circuit is connected to the RF signal output terminal.
  • An inductive reactance (L1) is connected between the output terminal of the second output matching circuit and the input terminal of the second output matching circuit, and the input terminal of the second output matching circuit and the ground voltage (
  • the capacitive reactances (C1, C2) are connected to the ground (GND).
  • the RF input signal is amplified by the first amplifier, and the first RF amplified output signal of the first amplifier is passed through the first output matching circuit. Output to the RF signal output terminal.
  • the RF input signal is amplified by the second amplifier, and the second RF amplified output signal of the second amplifier is coupled to the second output matching circuit and the second power amplifier.
  • the signal is output to the RF signal output terminal via a single output matching circuit.
  • the second output matching circuit When the power amplifier performs the power amplification in the low power state and the RF input signal having a first frequency (f HB ) is amplified by the second amplifier, the second output matching circuit The inductive reactance and the capacitive reactance are respectively set to predetermined values (L1, C1).
  • the power amplifier When the power amplifier performs the power amplification in the low power state and the RF input signal having a second frequency (f LB ) lower than the first frequency is amplified by the second amplifier,
  • the reactance of at least one of the inductive reactance and the capacitive reactance of the second output matching circuit is set to a value (C1, C2) larger than the predetermined value. (See FIG. 1).
  • power amplification can be performed over a wide range from a low power state to a high power state, and the power added efficiency can be improved when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. it can.
  • FIG. 1 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification in a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 1 of.
  • the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 includes a first amplifier 1 having a large element size, a second amplifier 2 having a small element size, a first output matching circuit 3, and a second output matching. Circuit 4.
  • the first amplifier 1 functions as a main amplifier including a transistor having a large element size so as to exhibit high power added efficiency (PAE) in a high power state, while the second amplifier 2 has high power added efficiency (PAE) in a low power state.
  • the sub-amplifier includes a transistor having a small element size.
  • the first amplifier enable signal When operating the first amplifier 1, the first amplifier enable signal is supplied to the first control terminal 201, while when operating the second amplifier 2, the second amplifier enable signal is supplied to the second control terminal 202. Is done.
  • the first amplifier enable signal and the second amplifier enable signal can be generated, for example, from either an RF signal processing semiconductor integrated circuit or a baseband processor mounted on a mobile phone terminal.
  • the input terminal of the first amplifier 1 and the input terminal of the second amplifier 2 are commonly connected to the RF signal input terminal 101 of the power amplifier PA, and the RF input signal RFIN supplied to the RF signal input terminal 101 is the first amplifier 1 or Amplified by the second amplifier 2.
  • the RF input signal RFIN supplied to the RF signal input terminal 101 can be generated from a transmission signal generation circuit unit of an RF signal processing semiconductor integrated circuit mounted on a mobile phone terminal.
  • the ground terminal of the first amplifier 1 and the ground terminal of the second amplifier 2 are commonly connected to the ground terminal of the power amplifier PA.
  • the ground electrode of the power amplifier PA is electrically connected to the ground wiring of the cellular phone motherboard with a very small wiring resistance. Therefore, the first amplifier 1 and the second amplifier 2 execute a very stable RF amplification operation. Furthermore, the ground electrode of the power amplifier PA is mechanically connected to the ground wiring of the cellular phone motherboard with a very small thermal resistance. Therefore, the Joule heat generated from the first amplifier 1 and the second amplifier 2 can be effectively radiated from the mother board of the mobile phone.
  • the output terminal of the first amplifier 1 is connected to the input terminal of the first output matching circuit 3, while the output terminal of the second amplifier 2 is connected to the input terminal of the second output matching circuit 4.
  • the output terminal of the second output matching circuit 4 is connected to the input terminal of the first output matching circuit 3, and finally the output terminal of the first output matching circuit 3 is connected to the output terminal 102 of the power amplifier PA.
  • the input electrode and the ground electrode of the transistor Q1 having a large element size are connected to the input terminal and the ground terminal of the first amplifier 1, respectively, and the output electrode of the transistor Q1 having a large element size is the first one.
  • a power supply terminal 205 of the power amplifier PA is connected via a load, and an output electrode of the transistor Q1 having a large element size is connected to an output terminal of the first amplifier 1.
  • the input electrode and the ground electrode of the transistor Q2 having a small element size are connected to the input terminal and the ground terminal of the second amplifier 2, respectively, and the output electrode of the transistor Q2 having a small element size is a second element.
  • the output electrode of the transistor Q2 having a small element size is connected to the output terminal of the second amplifier 2 and connected to the power supply terminal 205 of the power amplifier PA via a load.
  • the first amplifier 1 has a relatively small output impedance due to the large element size transistor Q1 of the first amplifier 1, whereas the second amplifier 2 has a relatively large output due to the small element size transistor Q2 of the second amplifier 2.
  • Has impedance For example, the output impedance of the first amplifier 1 is several ⁇ , while the output impedance of the second amplifier 2 is several tens of ⁇ .
  • the transistors Q1 and Q2 are formed by, for example, heterojunction bipolar transistors (HBTs) integrated on a compound semiconductor chip such as GaAs. It is configured.
  • HBTs heterojunction bipolar transistors
  • the element size of the transistors Q1 and Q2 of the power amplifier PA are formed of heterojunction bipolar transistors (HBT)
  • the element size of the heterojunction bipolar transistor (HBT) is set by the number of fingers.
  • the transistors Q1 and Q2 of the power amplifier PA can be configured by LD type N-channel power MOS transistors.
  • the element size in this case is set by gate width Wg / gate length Lg.
  • a power transistor of a power amplifier is constituted by a parallel connection of a plurality of unit transistors, and the unit transistor has a predetermined gate parameter Wg / Lg. Therefore, the element size of the LD type MOS transistor is also set by the number of fingers.
  • LD is an abbreviation for LaterallyLaDiffused (lateral diffusion).
  • the first output matching circuit 3 whose input terminal is connected to the output terminal of the first amplifier 1 has an output impedance of several ⁇ of the first amplifier 1 and a 50 ⁇ transmission connected to the output terminal 102 of the first output matching circuit 3. Perform matching between the impedance of the antenna. That is, by setting the input impedance of the first output matching circuit 3 to several ⁇ , the output impedance of the first amplifier 1 and the input impedance of the first output matching circuit 3 are matched. As a result, the reflection of the RF signal between the output of the first amplifier 1 and the input of the first output matching circuit 3 can be sufficiently reduced.
  • the first output matching circuit 3 can be composed of a plurality of inductors and a plurality of capacitors.
  • FIG. 22 is a diagram showing a configuration of the first output matching circuit 3 included in the power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • the first output matching circuit 3 shown in FIG. 22A includes three microstrip lines MSL31, MSL32, and MSL33 as inductors and three capacitors C31, C32, and C33.
  • the input terminal IN of the first output matching circuit 3 is connected to the output terminal of the first amplifier 1, and the output terminal OUT of the first output matching circuit 3 is connected to the transmitting antenna ANT having an impedance of 50 ⁇ .
  • three microstrip lines MSL31, MSL32, MSL33 and a capacitor C33 are connected in series.
  • a capacitor C31 is connected between the connection node of the microstrip lines MSL31 and MSL32 and the ground voltage GND, and a capacitor C32 is connected between the connection node of the microstrip lines MSL32 and MSL33 and the ground voltage GND.
  • the first output matching circuit 3 shown in FIG. 22B includes four microstrip lines MSL31, MSL32, MSL33, and MSL34 as inductors and four capacitors C31, C32, C33, and C34.
  • the input terminal IN of the first output matching circuit 3 is connected to the output terminal of the first amplifier 1, and the output terminal OUT of the first output matching circuit 3 is connected to the transmitting antenna ANT having an impedance of 50 ⁇ .
  • four microstrip lines MSL31, MSL32, MSL33, MSL34 and a capacitor C34 are connected in series.
  • a capacitor C31 is connected between the connection node of the microstrip lines MSL31 and MSL32 and the ground voltage GND, and a capacitor C32 is connected between the connection node of the microstrip lines MSL32 and MSL33 and the ground voltage GND.
  • a capacitor C33 is connected between the connection node of the microstrip lines MSL33 and MSL34 and the ground voltage GND.
  • the first output matching circuit 3 shown in FIG. 22C is obtained by adding a switch SW_MN between the capacitor C32 included in the first output matching circuit 3 shown in FIG. 22B and the ground voltage GND. It is. That is, in the first output matching circuit 3 shown in FIG. 22C, the capacitor C32 is set to the use state by controlling the switch SW_MN to be in the on state, and the capacitor C32 is not set by controlling the switch SW_MN to be in the off state. It is supposed to be in use.
  • the second output matching circuit 4 included in the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 includes an output impedance of several tens ⁇ of the second amplifier 2 and an input of several ⁇ of the first output matching circuit 3. Perform matching between impedances. That is, by setting the input impedance of the second output matching circuit 4 to several tens of ⁇ , the output impedance of the second amplifier 2 and the input impedance of the second output matching circuit 4 are matched. As a result, the reflection of the RF signal between the output of the second amplifier 2 and the input of the second output matching circuit 4 can be sufficiently reduced.
  • the output impedance of the second output matching circuit 4 is set to several ⁇ , and the output impedance of the second output matching circuit 4 and the input impedance of the first output matching circuit 3 are matched. As a result, the reflection of the RF signal between the output of the second output matching circuit 4 and the input of the first output matching circuit 3 can be sufficiently reduced.
  • the second output matching circuit 4 included in the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 includes an inductor (L1) 41, a variable capacitance circuit 52, and a first switch (SW1) 60. ing.
  • variable capacitance circuit 52 connected to the output terminal of the second amplifier 2 and the input terminal of the second output matching circuit 4 includes a first capacitor C1, a second capacitor C2, and a second switch (SW2) 61. It is out.
  • the second switch (SW2) 61 is controlled by a frequency band selection signal supplied to the frequency band selection terminal 204.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 can also be generated, for example, from either an RF signal processing semiconductor integrated circuit or a baseband processor mounted on a mobile phone terminal. .
  • the second switch (SW2) 61 When the frequency band selection signal supplied to the frequency band selection terminal 204 selects the high band transmission frequency f HB , the second switch (SW2) 61 is controlled to be in the OFF state, and the capacitance value of the variable capacitance circuit 52 is It is determined only by the first capacitor C1.
  • the second switch (SW2) 61 When the frequency band selection signal supplied to the frequency band selection terminal 204 selects the low band transmission frequency f LB , the second switch (SW2) 61 is controlled to be in the ON state, and the capacitance value of the variable capacitance circuit 52 is It is determined by the parallel capacity of the first capacity C1 and the second capacity C2.
  • the first capacitor C1 is set to a capacitance value of approximately 6 pF
  • the second capacitor C2 is The capacitance value is set to about 2 pF
  • the inductor (L1) 41 is set to an inductance of about 3 nH.
  • the first amplifier enable signal of high level supplied to the first control terminal 201 One amplifier 1 is activated, and the second amplifier 2 is deactivated by a low-level second amplifier enable signal supplied to the second control terminal 202.
  • the first switch (SW1) 60 is controlled to be turned off by the low-level high power mode signal HPM supplied to the mode selection terminal 203. Accordingly, the first switch (SW1) 60 in the off state reduces the influence of the second output matching circuit 4 on the output terminal of the first amplifier 1.
  • the first switch (SW1) 60 is connected between the inductor (L1) 41 and the variable capacitance circuit 52.
  • the high power mode signal HPM supplied to the mode selection terminal 203 can also be generated, for example, from either an RF signal processing semiconductor integrated circuit or a baseband processor mounted on a mobile phone terminal. .
  • the first amplifier 1 when the power amplifier PA performs power amplification in the high power state, the first amplifier 1 amplifies the RF input signal RFIN having the high band transmission frequency f HB , and the low band transmission frequency.
  • the amplification operation in which the first amplifier 1 amplifies the RF input signal RFIN having f LB is the same amplification operation.
  • the first amplifier enable signal at the low level supplied to the first control terminal 201 One amplifier 1 is deactivated, and the second amplifier 2 is activated by a high-level second amplifier enable signal supplied to the second control terminal 202.
  • the first switch (SW1) 60 is controlled to be in an ON state by a high-level low power mode signal LPM supplied to the mode selection terminal 203.
  • the RF amplified output signal at the output terminal of the second amplifier 2 is supplied to the input terminal of the first output matching circuit 3 via the second output matching circuit 4 including the first switch (SW1) 60 in the ON state.
  • the low power mode signal LPM supplied to the mode selection terminal 203 can also be generated, for example, from either an RF signal processing semiconductor integrated circuit or a baseband processor mounted on a mobile phone terminal. .
  • the frequency band selection terminal 204 is used. Since the frequency band selection signal supplied to the signal selects the high-band transmission frequency f HB , the second switch (SW2) 61 is controlled to be in the OFF state, and the capacitance value of the variable capacitance circuit 52 is determined only by the first capacitance C1. Is done.
  • the frequency band selection terminal 204 is used. Since the frequency band selection signal supplied to the low-band transmission frequency f LB is selected, the second switch (SW2) 61 is controlled to be in the ON state, and the capacitance value of the variable capacitance circuit 52 is the first capacitance C1 and the second capacitance. It is determined by the parallel capacity of the capacity C2.
  • the second amplifier 2 when the power amplifier PA performs power amplification in the low power state, the second amplifier 2 amplifies the RF input signal RFIN having the high band transmission frequency f HB , and the low band transmission frequency.
  • the amplification operation differs from the amplification operation in which the second amplifier 2 amplifies the RF input signal RFIN having f LB.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 can also be generated, for example, from either an RF signal processing semiconductor integrated circuit or a baseband processor mounted on a mobile phone terminal. .
  • FIG. 2 is a diagram showing a Smith chart for explaining the operation of second output matching circuit 4 included in power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • the output impedance Zout_SA of the second amplifier 2 is set to a value larger than the actual tens of ⁇ in order to facilitate understanding of the operation.
  • a relatively small output impedance Zout_MA of the first amplifier 1 and a relatively large value of the second amplifier 2 are arranged on a straight line connecting a point having a resistance value of zero (0) and a point having a resistance value of infinity ( ⁇ ).
  • the output impedance Zout_SA is shown.
  • the relatively small output impedance Zout_MA of the first amplifier 1 is located slightly to the right of the point where the resistance value is zero (0).
  • the relatively large output impedance Zout_SA of the second amplifier 2 is shown on the right side of the point where the resistance value is 50 ⁇ , but actually, it is actually at a point between the point where the resistance value is 25 ⁇ and the point where the resistance value is 50 ⁇ . It is what is located.
  • FIG. 2 also shows the input impedance Zin_MN of the first output matching circuit 3 matched to an impedance substantially equal to the relatively small output impedance Zout_MA of the first amplifier 1.
  • the first amplifier 1 is controlled to be inactive by the first amplifier enable signal supplied to the first control terminal 201
  • the second amplifier 2 is controlled by the second amplifier enable signal supplied to the second control terminal 202.
  • the second output matching circuit 4 needs to execute the following impedance matching operation between the output impedance Zout_SA of the second amplifier 2 and the input impedance Zin_MN of the first output matching circuit 3. .
  • the RF input signal RFIN having the high-band transmission frequency f HB is amplified by the second amplifier 2 of the power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • the value is determined only by the first capacitor C1.
  • only the first capacitor C1 is used, and the movement destination by the sum of the movement amount ⁇ L1 by the inductor L1 and the movement amount ⁇ C1 by the capacitor C1 is set as the output impedance Zout_SA of the second amplifier 2. Can be matched.
  • the RF input signal RFIN having the low-band transmission frequency f LB is amplified by the second amplifier 2 of the power amplifier PA according to the first embodiment of the present invention shown in FIG.
  • the value is determined by the parallel capacitance of the first capacitor C1 and the second capacitor C2.
  • the destination of movement is the sum of the amount of movement ⁇ L1 due to the inductor L1 and the amount of movement ⁇ (C1 + C2) due to the parallel capacitance C1 + C2.
  • FIG. 3 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of the concrete power amplifier PA by the form 2 of.
  • a specific power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 is different from the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 in the following points.
  • variable capacitance circuit 52 of the power amplifier PA shown in FIG. 1 is replaced with the capacitance circuit 50, the first switch (SW1) 60, and the second switch (SW2) 61 of the power amplifier PA shown in FIG. Yes.
  • a specific power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 includes a compound semiconductor chip 211, a silicon semiconductor chip 212, and a module wiring board 213. That is, the first amplifier 1, the second amplifier 2, and the first capacitor C 1 and the second capacitor C 2 of the capacitor circuit 50 are integrated on the compound semiconductor chip 211 such as GaAs, and the MOS constituting the first switch (SW 1) 60. The transistor and the MOS transistor constituting the second switch (SW 2) 61 are integrated on the silicon semiconductor chip 212. Further, the module wiring board 213 is formed with the first output matching circuit 3 and the inductor (L1) 41 of the second output matching circuit 4. In the capacitor circuit 50, the first capacitor C1 is set to a relatively large capacitance value of approximately 6 pF, while the second capacitor C2 is set to a relatively small capacitance value of approximately 2 pF.
  • the RF signal input terminal 101 of the power amplifier PA is connected to the input terminal of the first amplifier 1 and the input terminal of the second amplifier 2 via the first input capacitor Cin1 and the second input capacitor Cin2, respectively.
  • the supplied RF input signal RFIN is amplified by the first amplifier 1 or the second amplifier 2.
  • the first bonding pad BP1 functioning as the output terminal of the first amplifier 1 is connected to the input terminal of the first output matching circuit 3 and one end of the inductor (L1) 41 of the second output matching circuit 4 via the first bonding wire BW1.
  • the second bonding pad BP2 functioning as the output terminal of the second amplifier 2 is connected to the other end of the inductor (L1) 41 of the second output matching circuit 4 via the second bonding wire BW2.
  • One end of the first capacitor C1 and one end of the second capacitor C2 of the capacitor circuit 50 are connected to the output terminal of the second amplifier 2, and the third bonding pad BP3 functioning as the other end of the first capacitor C1 is a third bonding wire.
  • the fourth bonding pad BP4 that is connected to the fifth bonding pad BP5 via BW3 and functions as the other end of the second capacitor C2 is connected to the sixth bonding pad BP6 via the fourth bonding wire BW4.
  • the drain / source current path of the MOS transistor constituting the first switch (SW1) 60 is connected between the fifth bonding pad BP5 and the ground potential, while the sixth bonding pad BP6 and the ground potential are connected. Between the potential, the drain / source current path of the MOS transistor constituting the second switch (SW2) 61 is connected.
  • a low-level high power mode signal HPM and a high-level low power mode signal LPM can be supplied to the gate of the MOS transistor of the first switch (SW1) 60 functioning as the mode selection terminal 203, while frequency band selection is performed.
  • a high band selection signal and a low band selection signal can be supplied to the gate of the MOS transistor of the second switch (SW2) 61 functioning as the terminal 204.
  • the first amplifier 1 is activated by the high-level first amplifier enable signal supplied to the first control terminal 201 and is supplied to the second control terminal 202.
  • the second amplifier 2 is deactivated by the second amplifier enable signal.
  • the first switch (SW1) 60 is controlled to be turned off by the low-level high power mode signal HPM supplied to the mode selection terminal 203, and the first switch (SW1) 60 is controlled by the low-level control signal supplied to the frequency band selection terminal 204.
  • the two switch (SW2) 61 is controlled to be in an off state. Accordingly, the first switch (SW1) 60 in the off state and the second switch (SW2) 61 in the off state reduce the influence of the second output matching circuit 4 on the output terminal of the first amplifier 1.
  • the first switch (SW1) 60 is connected in series to the RF signal path of the second output matching circuit 4, whereas FIG. In the power amplifier PA according to the second embodiment of the present invention, the first switch (SW1) 60 is connected between the RF signal path of the second output matching circuit 4 and the ground potential GND.
  • the first switch (SW1) 60 was lost.
  • the RF signal loss on the RF signal path of the output matching circuit 4 can be reduced. It becomes possible.
  • the first amplifier 1 when the power amplification in the low power state is executed, the first amplifier 1 is not turned on by the low-level first amplifier enable signal supplied to the first control terminal 201.
  • the second amplifier 2 When activated, the second amplifier 2 is activated by a high-level second amplifier enable signal supplied to the second control terminal 202.
  • the first switch (SW1) 60 is controlled to be turned on by the high-level low power mode signal LPM supplied to the mode selection terminal 203, and the capacitance circuit 50 is set to a relatively large capacitance value of about 6 pF.
  • the first capacitor C1 is in use.
  • the second amplifier 2 When the second amplifier 2 amplifies the RF input signal RFIN having the high-band transmission frequency f HB , a low-level high-band selection signal is supplied to the frequency band selection terminal 204, so that the second switch (SW 2) 61 Is controlled to be in an off state, and the capacitance value of the capacitance circuit 50 is determined only by the first capacitance C1 of approximately 6 pF.
  • the second amplifier 2 When the second amplifier 2 amplifies the RF input signal RFIN of the low-band transmission frequency f LB , the high-level low-band selection signal is supplied to the frequency band selection terminal 204, so the second switch (SW 2) 61 Is controlled to be in an on state, and the capacitance value of the capacitance circuit 50 is determined by a parallel capacitance of a first capacitance C1 of approximately 6 pF and a second capacitance C2 of approximately 2 pF.
  • the movement destination by the sum of the movement amount ⁇ L1 by the inductor L1 and the movement amount ⁇ (C1 + C2) by the parallel capacitance C1 + C2 is determined. It is possible to match the output impedance Zout_SA of the second amplifier 2.
  • FIG. 4 is a diagram showing power added efficiency (PAE) when the power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 operates in the low power mode LPM.
  • PAE power added efficiency
  • FIG. 4 represents the transmission frequency of the RF input signal RFIN supplied to the RF signal input terminal 101, while the vertical axis in FIG. 4 represents the power added efficiency (PAE) of the power amplifier PA in FIG.
  • PAE power added efficiency
  • the power amplification in the low power state is executed, so that the RF input signal RFIN supplied to the RF signal input terminal 101 is amplified by the second amplifier 2 and then the second output matching circuit 4 and the first The signal is transmitted to the output terminal 102 of the power amplifier PA via the output matching circuit 3.
  • the second amplifier 2 When the second amplifier 2 amplifies the power of the RF input signal RFIN having a high transmission frequency f HB called the band 8 in the WCDMA system having the transmission frequency of 880 MHz to 915 MHz in the amplification operation of the low power mode LPM, the broken line in FIG. In the capacitor circuit 50, only the first capacitor C1 is put into use by the first switch (SW1) 60 in the on state.
  • the power added efficiency (PAE) of the power amplifier PA of FIG. 3 can achieve a target specification (Spec) of 22% or more in the amplification operation of the WCDMA band 8 low power mode LPM of 880 MHz to 915 MHz. It becomes possible.
  • WCDMA is an abbreviation for Wideband Code Division Multiple Access.
  • FIG. 5 is a diagram showing an adjacent channel leakage ratio (ACLR) when the power amplifier PA according to the second embodiment of the present invention shown in FIG. 3 operates in the low power mode LPM.
  • the adjacent channel leakage ratio (ACLR) in the power amplifier PA is the magnitude of the interference signal that leaks from the desired transmission channel to the adjacent channel due to signal distortion in the power amplification of the F input signal RFIN of the power amplifier PA. It is a parameter to show.
  • FIG. 5 represents the transmission frequency of the RF input signal RFIN supplied to the RF signal input terminal 101, while the vertical axis in FIG. 5 represents the adjacent channel leakage ratio (ACLR) of the power amplifier PA in FIG.
  • ACLR adjacent channel leakage ratio
  • the solid line in FIG. 7 in the capacitor circuit 50, the parallel capacitance of the first capacitor C1 and the second capacitor C2 is put into use by the first switch (SW1) 60 in the on state and the second switch (SW2) 61 in the on state.
  • the power added efficiency (PAE) of the power amplifier PA in FIG. 3 can achieve a target specification (Spec) of ⁇ 38 dBc or less in the amplification operation of the WCDMA band 5 low power mode LPM of 829 MHz to 949 MHz. It becomes possible.
  • FIG. 6 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification in a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6 is different from the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 in the following points.
  • the first switch (SW1) connected between the inductor (L1) 41 of the second output matching circuit 4 and the variable capacitance circuit 52.
  • Various switches can be used for 60, and various variable capacitors can be used for the variable capacitor circuit 52 of the second output matching circuit 4.
  • FIG. 7 shows the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • the power amplifier PA according to the third embodiment of the present invention shown in FIG. 7 is different from the power amplifier PA according to the second embodiment of the present invention shown in FIG.
  • variable capacitors can be used for the variable capacitance circuit 52 of the second output matching circuit 4, and the variable capacitance circuit 52 and the ground
  • switches can be used for the first switch (SW1) 60 connected to the voltage GND.
  • FIG. 8 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 3 of.
  • the power amplifier PA according to the third embodiment of the present invention shown in FIG. 8 is different from the power amplifier PA according to the first embodiment of the present invention shown in FIG. 1 in the following points.
  • the separation circuit to be reduced includes a third capacitor C3, a first switch (SW1) 60, and an inductor (L1) 41.
  • a series connection of a third capacitor C3 and a first switch (SW1) 60 and an inductor (L1) 41 are connected in parallel, and the separation circuit is configured in the form of an LC parallel resonance circuit.
  • the first switch is switched by the low-level high power mode signal HPM supplied to the mode selection terminal 203.
  • (SW1) 60 is controlled to be in an ON state, and a separation circuit of the LC parallel resonance circuit of the third capacitor C3 and the inductor (L1) 41 is formed.
  • the impedance of the separation circuit constituted by the LC parallel resonant circuit of the third capacitor C3 and the inductor (L1) 41 is extremely high. Set to a large value. Therefore, when the power amplifier PA according to the third embodiment of the present invention shown in FIG. 8 performs power amplification in the high power state, the influence of the second output matching circuit 4 on the output terminal of the first amplifier 1 is sufficient. It becomes possible to be reduced.
  • the first switch is activated by the high-level low power mode signal HLPM supplied to the mode selection terminal 203. Since (SW1) 60 is controlled to be in the off state, the separation circuit of the LC parallel resonance circuit of the third capacitor C3 and the inductor (L1) 41 is not formed. Therefore, the RF amplified output signal from the output terminal of the second amplifier 2 passes through the RF signal path between the input terminal and the output terminal of the second output matching circuit 4 including the variable capacitance circuit 52 and the inductor (L1) 41. Via the input terminal of the first output matching circuit 3.
  • various switches can be used as the first switch (SW1) 60 of the LC parallel resonant circuit of the second output matching circuit 4,
  • Various variable capacitors can be used for the variable capacitor circuit 52 of the second output matching circuit 4.
  • FIG. 15 is a diagram showing the configuration of various switches that can be used as the first switch (SW1) 60 in the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6, FIG. 7, and FIG.
  • the first switch (SW1) 60 shown in FIG. 15A can be configured by a resistor R and a transistor Q as shown in FIG. 15B.
  • the transistor Q a MOS-type or MES-type field effect transistor or bipolar transistor can be used. By supplying a control signal to the control electrode of the transistor Q via the resistor R, the impedance of the output current path of the transistor Q is reduced, and the transistor Q can operate as a switching element.
  • the first switch (SW1) 60 shown in FIG. 15A can be configured by a resistor R and a PIN diode D as shown in FIG. 15C.
  • the PIN diode D has an intrinsic semiconductor formed at the junction of the PN junction, the forward bias PIN diode D is turned on, and the reverse bias PIN diode D is turned off. .
  • the voltage supplied to the PIN diode D via the resistor R is a forward bias, the voltage between the anode and the cathode of the PIN diode D is turned on, and the voltage supplied to the PIN diode D via the resistor R Is a reverse bias, the anode and cathode of the PIN diode D are turned off.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention shown in FIGS. 6, 7, and 8.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention shown in FIGS. 6, 7, and 8.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention shown in FIGS. 6, 7, and 8.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention shown in FIGS. 6, 7, and 8.
  • FIG. 16 is a diagram showing configurations of various variable capacitance circuits that can be used as variable capacitance circuit 52 in power amplifier PA according to the third embodiment of the present invention
  • variable capacitance circuit 52 shown in FIG. 16A includes a plurality of capacitors C0, C1,... Cn and a plurality of switches SW0, SW1,.
  • the first capacitor C0 and the first switch SW0 are connected in series
  • the second capacitor C1 and the second switch SW1 are connected in series
  • the last capacitor Cn and the last switch SWn are connected in series.
  • the various switches shown in FIG. 15 can be used for each of the plurality of switches SW0, SW1,.
  • variable capacitance circuit 52 shown in FIG. 16A includes a plurality of capacitors C0, C1,... Cn and a plurality of switches SW1.
  • the first capacitor C0 is connected between the two terminals of the variable capacitance circuit 52.
  • the second capacitor C1 and the second switch SW1 are connected in series, the last capacitor Cn and the last switch SWn are connected in series, and the plurality of series connections are between the two terminals of the variable capacitor circuit 52. Connected in parallel.
  • the various switches shown in FIG. 15 can be used for each of the plurality of switches SW1... SWn.
  • variable capacitance circuit 52 shown in FIG. 16A can be configured by a resistor R and a variable capacitance diode D as shown in FIG.
  • the variable capacitance diode D called a varactor diode has a large voltage dependency of the depletion layer capacitance of the PN junction. Accordingly, in response to a change in the applied voltage supplied to the variable capacitance diode D via the resistor R, the capacitance between the cathode and the anode of the variable capacitance diode D changes continuously.
  • FIG. 9 illustrates the implementation of the present invention to improve power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies by enabling power amplification over a wide range from a low power state to a high power state. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 9 is different from the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6 in the following points.
  • variable capacitance circuit 52 of the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6 is the first of the fixed capacitance value of about 6 pF in the power amplifier PA according to the fourth embodiment of the present invention shown in FIG.
  • the capacitor C1 is replaced.
  • the fixed inductor (L1) 41 having an inductance of about 3 nH included in the power amplifier PA according to the third embodiment of the present invention shown in FIG. 6 is the power amplifier PA according to the fourth embodiment of the present invention shown in FIG.
  • it is replaced with a variable inductor circuit (L1) 41 having a variable inductance.
  • FIG. 10 illustrates the implementation of the present invention to enable power amplification over a wide range from a low power state to a high power state, and to improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 10 is different from the power amplifier PA according to the third embodiment of the present invention shown in FIG. 7 in the following points.
  • variable capacitance circuit 52 of the power amplifier PA according to the third embodiment of the present invention shown in FIG. 7 is the first of the fixed capacitance value of about 6 pF in the power amplifier PA according to the fourth embodiment of the present invention shown in FIG.
  • the capacitor C1 is replaced.
  • the fixed inductor (L1) 41 having an inductance of about 3 nH included in the power amplifier PA according to the third embodiment of the present invention shown in FIG. 7 is the power amplifier PA according to the fourth embodiment of the present invention shown in FIG.
  • the variable inductor circuit (L1) 41 having a variable inductance is replaced.
  • FIG. 11 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 4 of.
  • the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 11 is different from the power amplifier PA according to the third embodiment of the present invention shown in FIG. 8 in the following points.
  • variable capacitance circuit 52 of the power amplifier PA according to the third embodiment of the present invention shown in FIG. 8 is the first of the fixed capacitance value of about 6 pF in the power amplifier PA according to the fourth embodiment of the present invention shown in FIG.
  • the capacitor C1 is replaced.
  • the fixed inductor (L1) 41 having an inductance of about 3 nH of the LC parallel resonance circuit of the separation circuit of the power amplifier PA according to the third embodiment of the present invention shown in FIG. 8 is the same as the embodiment of the present invention shown in FIG. 4 is replaced by a variable inductor circuit (L1) 41 having a variable inductance.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 When selecting the high band transmission frequency f HB , the inductance of the variable inductor circuit (L1) 41 is determined by the first inductor L1. As a result, by using the first inductor L1, it is possible to make the movement destination, which is the sum of the movement amount ⁇ L1 due to the inductor L1 and the movement amount ⁇ C1 due to the capacitance C1, coincide with the output impedance Zout_SA of the second amplifier 2.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 When the low-band transmission frequency f LB is selected, the inductance of the variable inductor circuit (L1) 41 is determined by the total inductance of the first inductor L1 and the second inductor L2.
  • FIG. 17 is a diagram showing configurations of various variable inductor circuits that can be used as variable inductor circuit (L1) 41 in power amplifier PA according to the fourth embodiment of the present invention shown in FIGS. 9, 10 and 11. .
  • variable inductor circuit 41 shown in FIG. 17A includes a plurality of inductors L0, L1,... Ln and a plurality of switches SW0, SW1,.
  • the first inductor L0 and the first switch SW0 are connected in series
  • the second inductor L1 and the second switch SW1 are connected in series
  • the last inductor Ln and the last switch SWn are connected in series
  • the plurality of series connections are connected in parallel between the two terminals of the variable inductor circuit 41.
  • the various switches shown in FIG. 15 can be used for each of the plurality of switches SW0, SW1,.
  • variable inductor circuit 41 shown in FIG. 17A includes a plurality of inductors L0, L1,... Ln and a plurality of switches SW1,.
  • the first inductor L0 is connected between the two terminals of the variable inductor circuit 41.
  • the second inductor L1 and the second switch SW1 are connected in series, the last inductor Ln and the last switch SWn are connected in series, and the plurality of series connections are parallel between the two terminals of the variable inductor circuit 41.
  • the various switches shown in FIG. 15 can be used for each of the plurality of switches SW1... SWn.
  • variable inductor circuit 41 shown in FIG. 17A includes a plurality of inductors L0, L1,... Ln and a plurality of switches SW1,.
  • the first inductor L0, the second inductor L1, and the last inductor Ln are connected in series between the two terminals of the variable inductor circuit 41.
  • the second inductor L1 and the second switch SW1 are connected in parallel, and the last inductor Ln and the last switch SWn are connected in parallel.
  • the various switches shown in FIG. 15 can be used for each of the plurality of switches SW1... SWn.
  • FIG. 12 illustrates the implementation of the present invention to enable power amplification over a wide range from a low power state to a high power state, and to improve power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • the power amplifier PA according to the fifth embodiment of the present invention shown in FIG. 12 is different from the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 9 in the following points.
  • the first capacitance C1 having a fixed capacitance value of about 6 pF of the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 9 is the variable capacitance of the power amplifier PA according to the fifth embodiment of the present invention shown in FIG.
  • the circuit 52 is replaced.
  • FIG. 13 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • the power amplifier PA according to the fifth embodiment of the present invention shown in FIG. 13 is different from the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 10 in the following points.
  • the first capacitance C1 having a fixed capacitance value of about 6 pF of the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 10 is the variable capacitance circuit of the power amplifier PA according to the fifth embodiment of the present invention shown in FIG. 52.
  • FIG. 14 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state and further improves the power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies.
  • FIG. 10 is a diagram showing a configuration of a power amplifier PA according to the fifth embodiment.
  • the power amplifier PA according to the fifth embodiment of the present invention shown in FIG. 14 is different from the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 11 in the following points.
  • the first capacitor C1 having a fixed capacitance value of about 6 pF of the power amplifier PA according to the fourth embodiment of the present invention shown in FIG. 11 is the variable capacitance circuit of the power amplifier PA according to the fifth embodiment of the present invention shown in FIG. 52.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 is When the high band transmission frequency f HB is selected, the capacitance value of the variable capacitance circuit 52 is determined by the first capacitance C1, and the inductance of the variable inductor circuit (L1) 41 is determined by the first inductor L1.
  • the destination of movement by the sum of the amount of movement ⁇ L1 due to the inductor L1 and the amount of movement ⁇ C1 due to the capacitor C1 is matched with the output impedance Zout_SA of the second amplifier 2. Is possible.
  • the frequency band selection signal supplied to the frequency band selection terminal 204 is When the low band transmission frequency f LB is selected, the capacitance value of the variable capacitance circuit 52 is determined by the parallel capacitance of the first capacitance C1 and the second capacitance C2, and the inductance of the variable inductor circuit (L1) 41 is the first inductor. It is determined by the total inductance of L1 and the second inductor L2.
  • the total inductor is obtained.
  • the destination of movement which is the sum of the amount of movement ⁇ (L1 + L2) due to L1 + L2 and the amount of movement ⁇ (C1 + C2) due to the parallel capacitance (C1 + C2), can be matched with the output impedance Zout_SA of the second amplifier 2.
  • the degree of freedom in setting the matching with the output impedance Zout_SA of the second amplifier 2 is improved. It becomes possible. Therefore, even when the second amplifier 2 is constituted by a transistor having a very small element size so as to exhibit high power added efficiency in a very low power state, the present invention can be used even when the output impedance of the second amplifier 2 increases to a very high value.
  • the fifth embodiment of the invention it is possible to realize a good impedance matching between the output of the second amplifier 2 and the input of the second output matching circuit 4.
  • FIG. 18 shows an implementation of the present invention that enables power amplification over a wide range from a low power state to a high power state, and further improves power added efficiency when power amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 6.
  • a power amplifier PA according to Embodiment 6 of the present invention shown in FIG. 18 includes a high-band first amplifier 151H having a large element size, a high-band second amplifier 152H having a small element size, and a high-band first output matching circuit. 153H and a high-band second output matching circuit 154H. Since a high-band 3G input signal including WCDMA band 1, band 2, and band 4 is supplied to the first RF signal input terminal 101H, the high-band 3G input signal is the high-band first amplifier 151H or the high-band second amplifier 152H. And a high-band 3G output signal including WCDMA band 1, band 2, and band 4 is generated from the first RF signal output terminal 102H.
  • the transmission frequency of WCDMA band 1 is 1920 MHz to 1980 MHz
  • the transmission frequency of band 2 of WCDMA system is 1850 MHz to 1910 MHz
  • the transmission frequency of band 4 of WCDMA system is 1710 MHz to 1755 MHz.
  • the high-band first amplifier 151H, the high-band second amplifier 152H, the high-band first output matching circuit 153H, and the high-band second output matching circuit 154H in FIG. 18 are respectively the embodiments of the present invention shown in FIG. 1 is configured in the same manner as the first amplifier 1, the second amplifier 2, the first output matching circuit 3, and the second output matching circuit 4 included in the power amplifier PA 1 and operates in the same manner.
  • a power amplifier PA according to Embodiment 6 of the present invention shown in FIG. 18 includes a low-band first amplifier 151L having a large element size, a low-band second amplifier 152L having a small element size, and a low-band first output matching circuit 153L. , A low-band second output matching circuit 154L. Since the low-band 3G input signal including WCDMA band 5 and band 8 is supplied to the second RF signal input terminal 101L, the low-band 3G input signal is amplified by the low-band first amplifier 151L or the low-band second amplifier 152L, and the second RF signal is input. A low-band 3G output signal including WCDMA band 5 and band 8 is generated from the signal output terminal 102L.
  • the transmission frequency of WCDMA band 5 is 824 MHz to 849 MHz
  • the transmission frequency of WCDMA band 8 is 880 MHz to 915 MHz.
  • the low-band first amplifier 151L, the low-band second amplifier 152L, the low-band first output matching circuit 153L, and the low-band second output matching circuit 154L in FIG. 18 are respectively the power amplifiers according to the first embodiment of the present invention shown in FIG.
  • the first amplifier 1, the second amplifier 2, the first output matching circuit 3, and the second output matching circuit 4 included in the PA are configured in the same manner and operate in the same manner.
  • the power amplifier PA according to the sixth embodiment of the present invention shown in FIG. 18 includes a bias matching control circuit 150.
  • the bias matching control circuit 150 includes an enable signal ENA, a mode signal MODE, a first band selection signal BS1, and a second band selection from any of an RF signal processing semiconductor integrated circuit mounted on a mobile phone terminal and a baseband processor.
  • a signal BS2 and a third band selection signal BS3 are supplied.
  • a main bias Main ⁇ Bias as a high-band first amplifier enable signal and a sub-bias Sub Bias as a high-band second amplifier enable signal are generated from the bias matching control circuit 150, and the high-band first amplifier 151H and the high-band second amplifier are generated.
  • the signals are supplied to the amplifiers 152H.
  • a main bias Main ⁇ Bias as a low-band first amplifier enable signal and a sub-bias Sub Bias as a low-band second amplifier enable signal are generated from the bias matching control circuit 150, and a low-band first amplifier 151L and a low-band second amplifier 152L are generated. Are supplied respectively.
  • the mode signal MODE, the WCDMA band 5 selection signal B5, and the WCDMA band 8 selection signal B8 are supplied from the bias matching control circuit 150 to the low-band second output matching circuit 154L.
  • FIG. 19 is a diagram for explaining the operation of the power amplifier PA according to the sixth embodiment of the present invention shown in FIG.
  • the first line in FIG. 19 includes, from left to right, a band Band field, a power mode Power Mode field, an enable signal ENA field, a mode signal MODE field, a first band selection signal BS1 field, and a second band selection.
  • a column for signal BS2 and a column for third band selection signal BS3 are arranged.
  • the band (frequency band) Band in the leftmost column of FIG. 19 includes a low band Low Band and a high band High Band.
  • the low band Low Band includes a WCDMA Band 5 and a Band 8.
  • High Band includes Band 1, Band 2, and Band 4 of the WCDMA system.
  • the power mode Power Mode in the second column from the left in FIG. 19 includes high power High Power meaning high power mode HPM and low power Low Power meaning low power mode LPM.
  • the enable signal ENA in the third column from the left in FIG. 19 includes a high level “H”. Accordingly, in all the operation states shown in FIG. 19, the power amplifier PA according to the sixth embodiment of the present invention shown in FIG. 18 is set to the operation enable state.
  • the mode signal MODE in the fourth column from the left in FIG. 19 includes a high level “H” (corresponding to high power) and a low level “L” (corresponding to low power).
  • the first band selection signal BS1 in the fifth column from the left in FIG. 19 includes a low level “L” (corresponding to low band Low Band) and a high level “H” (corresponding to high band High Band).
  • the second band selection signal BS2 in the sixth column from the left in FIG. 19 and the third band selection signal BS3 in the rightmost column include a high level “H” and a low level “L”.
  • Two bits of the second band selection signal BS2 and the third band selection signal BS3 are used to set the frequency characteristics of the high band second output matching circuit 154H and the low band second output matching circuit 154L.
  • the power amplifier PA according to the sixth embodiment of the present invention shown in FIG. 18 is set to an operation enabled state.
  • the high-band first amplifier 151H is activated by the main bias Main Bias of the high-band first amplifier enable signal.
  • the high-band second amplifier 152H is deactivated by the sub-bias Sub Bias of the high-band second amplifier disable signal.
  • the first switch (SW1) 60 in the high-band second output matching circuit 154H is controlled, the influence of the high-band second output matching circuit 154H on the output terminal of the high-band first amplifier 151H is reduced. .
  • the low-band first amplifier 151L is activated by the main bias Main Bias of the low-band first amplifier enable signal, while the low-band second amplifier 152L is not activated by the sub-bias Sub Bias of the low-band second amplifier disable signal. Activated. Further, since the first switch (SW1) 60 inside the low-band second output matching circuit 154L is controlled, the influence of the low-band second output matching circuit 154L on the output terminal of the low-band first amplifier 151L is reduced.
  • the high-band first amplifier 151H is driven by the main bias Main Bias of the high-band first amplifier disable signal.
  • the high-band second amplifier 152H is activated by the sub-bias Sub Bias of the high-band second amplifier enable signal.
  • the RF amplified output signal from the output terminal of the high-band second amplifier 152H is sent to the high-band first output matching circuit via the RF signal path between the input terminal and the output terminal of the high-band second output matching circuit 154H.
  • 153H can be supplied to the input terminal.
  • the low-band first amplifier 151L is deactivated by the main bias Main Bias of the low-band first amplifier disable signal, while the low-band second amplifier 152L is deactivated by the sub-bias Sub Bias of the low-band second amplifier enable signal. Is activated.
  • the RF amplified output signal from the output terminal of the low-band second amplifier 152L is input to the low-band first output matching circuit 153L via the RF signal path between the input terminal and the output terminal of the low-band second output matching circuit 154L. It can be supplied to the terminal.
  • the WCDMA band supplied to the second RF signal input terminal 101L When one bit of the first band selection signal BS1 supplied to the bias matching control circuit 150 is at low level “L” (corresponding to low band Low Band), the WCDMA band supplied to the second RF signal input terminal 101L.
  • the low-band first amplifier 151L, the low-band second amplifier 152L, the low-band first output matching circuit 153L, and the low-band second output matching circuit 154L for amplifying the low-band 3G input signal including 5 and band 8 are activated.
  • the WCDMA system supplied to the first RF signal input terminal 101H is used.
  • High-band first amplifier 151H, high-band second amplifier 152H, high-band first output matching circuit 153H, and high-band second output matching for amplifying high-band 3G input signals including band 1, band 2, and band 4 Circuit 154H is activated.
  • the second band selection signal BS2 and the third band selection signal BS3 set the frequency characteristics of the low-band second output matching circuit 154L as follows.
  • the frequency characteristic of the low-band second output matching circuit 154L is optimized at 849 MHz.
  • the capacitance value of the variable capacitance circuit 52 of the low-band second output matching circuit 154L is determined by the parallel capacitance C1 + C2 of the first capacitance C1 and the second capacitance C2, or the low-band second output matching circuit.
  • the inductance of the 154L variable inductor circuit (L1) 41 is determined by the total inductance L1 + L2 of the first inductor L1 and the second inductor L2.
  • the frequency characteristic of the low-band second output matching circuit 154L is optimized to the transmission frequency 880 MHz to 915 MHz of the WCDMA band 8 on the high frequency side. Is done.
  • the capacitance value of the variable capacitance circuit 52 of the low-band second output matching circuit 154L is determined by the single capacitance C1 of the first capacitance C1, or the variable inductor circuit of the low-band second output matching circuit 154L.
  • the inductance of (L1) 41 is determined by the single inductance L1 of the first inductor L1.
  • the second band selection signal BS2 and the third band selection signal BS3 set the frequency characteristics of the high-band second output matching circuit 154H as follows.
  • the transmission frequency 1920 MHz to 1980 MHz of the high frequency WCDMA band 1 is high band.
  • the frequency characteristics of the second output matching circuit 154H are optimized.
  • the capacitance value of the variable capacitance circuit 52 of the high-band second output matching circuit 154H is set to the minimum capacitance C S or the variable inductor circuit (L1 of the high-band second output matching circuit 154H). ) 41 is set to the minimum inductance L S.
  • the transmission frequency of the intermediate frequency WCDMA band 2 is set to 1850 MHz to 1910 MHz.
  • the frequency characteristics of the high-band second output matching circuit 154H are optimized.
  • the capacitance value of the variable capacitance circuit 52 of the high-band second output matching circuit 154H is set to an intermediate capacitance C M larger than the minimum capacitance C S , or the high-band second output matching circuit 154H.
  • inductance of the variable inductor circuit (L1) 41 is set from the minimum inductance L S in a large intermediate inductance L M of.
  • the transmission frequency of the low frequency WCDMA band 4 is increased to 1710 MHz to 1755 MHz.
  • the frequency characteristic of the band second output matching circuit 154H is optimized.
  • the capacitance value of the variable capacitance circuit 52 of the high-band second output matching circuit 154H is set to the maximum capacitance C L larger than the intermediate capacitance C M , or the high-band second output matching circuit 154H.
  • the inductance of the variable inductor circuit (L1) 41 is set to a maximum inductance L L larger than the intermediate inductance L M.
  • the power amplifier PA according to the sixth embodiment of the present invention described with reference to FIGS. 18 and 19, in the multiband of the band 1, the band 2, the band 4, the band 5, and the band 8 of the WCDMA system.
  • high power added efficiency can be realized in a wide range of transmission operations from the low power mode LPM to the high power mode HPM.
  • FIG. 20 shows an implementation of the present invention that enables power amplification in a wide range from a low power state to a high power state, and further improves power added efficiency when amplifying an RF input signal having a plurality of frequency band transmission frequencies. It is a figure which shows the structure of power amplifier PA by the form 7.
  • the power amplifier PA according to the seventh embodiment of the present invention shown in FIG. 20 includes the high-band first amplifier 151H and the high-band first amplifier included in the power amplifier PA according to the sixth embodiment of the present invention shown in FIG. 2-amplifier 152H, high-band first output matching circuit 153H, high-band second output matching circuit 154H, low-band first amplifier 151L, low-band second amplifier 152L, low-band first output matching circuit 153L, and low-band second output matching circuit 154L And a bias matching control circuit 150.
  • the power amplifier PA according to the seventh embodiment of the present invention shown in FIG. 20 is supplied with the WCDMA supplied to the first RF signal input terminal 101H in the same manner as the power amplifier PA according to the sixth embodiment of the present invention shown in FIG. It is possible to amplify a high-band 3G input signal including band 1, band 2 and band 4 and a low-band 3G input signal including WCDMA band 5 and band 8 supplied to the second RF signal input terminal 101L. is there.
  • the power amplifier PA according to the seventh embodiment of the present invention shown in FIG. 20 includes a logic decoder circuit 170, a control circuit 171, a high-band third amplifier 172H, a high-band third output matching circuit 173H, and a high-band output detector 174H.
  • the high-band 2G input signal including GSM type DCS 1800 and PCS 1900 is supplied to the third RF signal input terminal 175H, the high-band 2G input signal is amplified by the high-band third amplifier 172H. Since the amplified output signal from the high-band third amplifier 172H is transmitted to the third RF signal output terminal 176H via the high-band third output matching circuit 173H and the high-band output detector 174H, the third RF signal output terminal 176H A high band 2G output signal including GSM DCS 1800 and PCS 1900 is generated.
  • GSM is an abbreviation for Global ⁇ System for Mobile Communication
  • DCS is an abbreviation for Digital Cellar System
  • PCS is an abbreviation for Personal Communication System.
  • the transmission frequency of DCS 1800 is 1710 MHz to 1785 MHz
  • the transmission frequency of PCS 1900 is 1850 MHz to 1910 MHz.
  • the low-band 2G input signal including GSM-type GSM850 and GSM900 is supplied to the fourth RF signal input terminal 175L, the low-band 2G input signal is amplified by the low-band third amplifier 172L. Since the amplified output signal from the low-band third amplifier 172L is transmitted to the fourth RF signal output terminal 176L via the low-band third output matching circuit 173L and the low-band output detector 174L, the fourth RF signal output terminal 176L uses the GSM method. A low-band 2G output signal including GSM850 and GSM900 is generated.
  • the transmission frequency of GSM850 is 824 MHz to 849 MHz
  • the transmission frequency of GSM900 is 880 MHz to 915 MHz.
  • the high band output detector 174H is constituted by a directional coupler (Coupler), for example. Accordingly, the high band output detector 174H generates the first detection voltage VdetH proportional to the transmission power level of the amplified output signal of the high band third amplifier 172H via the high band third output matching circuit 173H.
  • the first detection voltage VdetH from the high band output detector 174H is supplied to the detection circuit 1713 inside the control circuit 171.
  • the ramp voltage VRAMP is supplied to one input terminal of the error amplifier 1711 inside the control circuit 171, and the detection output voltage of the detection circuit 1713 is supplied to the other input terminal of the error amplifier 1711.
  • the output signal of the error amplifier 1711 is supplied to a bias control circuit 1712 inside the control circuit 171, and the amplification gain of the high-band third amplifier 172H by the bias voltage Bias supplied from the bias control circuit 1712 to the high-band third amplifier 172H. Is set. As a result, the voltage level of the ramp voltage VRAMP supplied to one input terminal of the error amplifier 1711 matches the detection output voltage of the detection circuit 1713 supplied to the other input terminal of the error amplifier 1711. The amplification gain of the three amplifier 172H is set.
  • the low-band output detector 174L is configured by, for example, a directional coupler (Coupler). Accordingly, the low-band output detector 174L generates the second detection voltage VdetL proportional to the transmission power level of the amplified output signal of the low-band third amplifier 172L via the low-band third output matching circuit 173L.
  • a directional coupler Coupler
  • the second detection voltage VdetL from the low-band output detector 174L is supplied to the detection circuit 1713 inside the control circuit 171.
  • the ramp voltage VRAMP is supplied to one input terminal of the error amplifier 1711 inside the control circuit 171, and the detection output voltage of the detection circuit 1713 is supplied to the other input terminal of the error amplifier 1711.
  • the output signal of the error amplifier 1711 is supplied to a bias control circuit 1712 inside the control circuit 171, and the amplification gain of the low-band third amplifier 172L is set by the bias voltage Bias supplied from the bias control circuit 1712 to the low-band third amplifier 172L. Is done.
  • the low-band third signal is set so that the voltage level of the ramp voltage VRAMP supplied to one input terminal of the error amplifier 1711 matches the detection output voltage of the detection circuit 1713 supplied to the other input terminal of the error amplifier 1711.
  • the amplification gain of the amplifier 172L is set.
  • the GSM DCS1800 or PCS1900 high-band 2G input signal supplied to the third RF signal input terminal 175H contains only the phase modulation component of the GMSK system, it is supplied to one input terminal of the error amplifier 1711.
  • the ramp voltage VRAMP is used for ramp-up and ramp-down in a transmission slot of GSM time division multiple access (TDMA: Time Division Multiple Access).
  • GMSK is an abbreviation for GaussianussMinimum Shift Keying.
  • the GSM GSM850 or GSM900 low-band 2G input signal supplied to the fourth RF signal input terminal 175L contains only the GMSK phase modulation component, it is supplied to one input terminal of the error amplifier 1711.
  • the ramp voltage VRAMP is used for ramp-up and ramp-down in a GSM time division multiple access (TDMA) transmission slot.
  • the GSM DCS1800 or PCS1900 high-band 2G input signal supplied to the third RF signal input terminal 175H includes not only the GMSK phase modulation component but also the EDGE amplitude modulation component, the error amplifier 1711
  • the ramp voltage VRAMP supplied to one input terminal is used not only for ramp-up and ramp-down in the GSM time division multiple access (TDMA) transmission slot, but also for bias control for amplitude modulation in the EDGE scheme. Also used.
  • the GSM GSM850 or GSM900 low-band 2G input signal supplied to the fourth RF signal input terminal 175L includes not only the GMSK phase modulation component but also the EDGE amplitude modulation component, the error amplifier 1711.
  • the ramp voltage VRAMP supplied to one of the input terminals is not only used for ramp-up and ramp-down in a GSM time division multiple access (TDMA) transmission slot, but also for bias control for EDGE amplitude modulation. Also used for.
  • TDMA time division multiple access
  • the logic decoder circuit 170 of FIG. 20 includes an enable signal ENA, a band selection signal BS, a G mode signal GMODE, and a first W signal from any of an RF signal processing semiconductor integrated circuit and a baseband processor mounted on a mobile phone terminal.
  • a mode signal WMODE1, a second W mode signal WMODE2, and a ramp voltage VRAMP are supplied.
  • the control signal generated from logic decoder circuit 170 controls the internal operation of power amplifier PA according to the seventh embodiment of the present invention shown in FIG.
  • the band selection signal BS of FIG. 20 corresponds to the first band selection signal BS1 of FIG. 18, and the G mode signal GMODE of FIG. 20 also corresponds to the second band selection signal BS2 of FIG. Furthermore, the ramp voltage VRAMP of FIG. 20 also corresponds to the third band selection signal BS3 of FIG. Furthermore, the first W mode signal WMODE1 and the second W mode signal WMODE2 in FIG. 20 are extended from the mode signal MODE in FIG.
  • FIG. 21 is a diagram for explaining the operation of the power amplifier PA according to the seventh embodiment of the present invention shown in FIG.
  • the column of Mode Mode In the first line of FIG. 21, from left to right, the column of Mode Mode, the column of Band, the column of power mode Power Mode, the column of enable signal ENA, the band selection signal BS (corresponding to the first band selection signal BS1) Column, G-mode signal GMODE (corresponding to the second band selection signal BS2) column, ramp voltage VRAMP (corresponding to the third band selection signal BS3) column, first W-mode signal WMODE1 column, second W-mode signal WMODE2 The column is arranged.
  • Mode Mode in the leftmost column of FIG. 21 includes a GMSK method, an EDGE method, and a WCDMA method.
  • the GMSK band Band includes a low band Low ⁇ ⁇ ⁇ Band and a high band High Band
  • the EDGE band Band includes a low band Low Band and a high band High Band
  • the WCDMA band Band includes a low band Low Band and a high band High Band.
  • the WCDMA low band Low Band includes WCDMA band 5 and Band 8
  • the WCDMA high band High Band includes WCDMA band 1, Band 2, and Band 4.
  • the power mode Power Mode is not adopted in the GMSK method and the EDGE method, and the WCDMA method means high power mode HPM. It includes a high power and a medium power Medium power which means an intermediate output mode MPM and a low power low power which means a low power mode LPM.
  • the enable signal ENA in the fourth column from the left in FIG. 21 includes a high level “H”. Accordingly, in all the operation states shown in FIG. 21, the power amplifier PA according to the seventh embodiment of the present invention shown in FIG. 20 is set to the operation enable state.
  • the band selection signal BS (corresponding to the first band selection signal BS1) in the fifth column from the left in FIG. 21 is the same as the first band selection signal BS1 in the fifth column from the left in FIG. "(Corresponding to low band Low Band) and high level" H "(corresponding to high band High Band).
  • the GMSK method adopts the high level “H” GMSK method
  • the EDGE method is It is shown that the low level “L” EDGE system is adopted.
  • the WCDMA system in this column includes a high level “H” and a low level “L” as in the second band selection signal BS2 in the sixth column from the left in FIG.
  • this ramp voltage VRAMP is used for ramping (ramp up and ramp down in the GSM time division multiple access (TDMA) transmission slot). It has been shown that.
  • the symbol * is shown in the EDGE system. The symbol * indicates that the ramp voltage VRAMP is used for GMSK ramping and bias control for EDGE amplitude modulation.
  • the WCDMA system in this column includes a high level “H” and a low level “L”, like the third band selection signal BS3 in the rightmost column of FIG.
  • the two bits of the first W mode signal WMODE1 in the eighth column from the left and the second W mode signal WMODE2 in the rightmost column in FIG. 21 indicate the third WCDMA power mode Power Mode from the left in FIG. Therefore, in these two columns, it is indicated that the power mode Power ⁇ Mode is not adopted (“LL”) for these 2 bits of the GMSK method and these 2 bits of the EDGE method.
  • these two bits of the WCDMA system indicate high power High Power in the combination of “HL”, medium power Medium ⁇ Power in the combination of “LH”, and low power in the combination of “HH”. Indicates Low Power.
  • the high-band first transistor Q1 having a large element size transistor Q1 is switched by switching from high power High power to medium power Medium power.
  • the first amplifier 151H and the low-band first amplifier 151L are switched from the active state to the inactive state, and the high-band second amplifier 152H and the low-band second amplifier 152L having the transistor Q2 having a small element size are changed from the inactive state to the active state. Switch.
  • a power transistor of a power amplifier is configured by a parallel connection of a plurality of unit transistors. Therefore, by reducing the parallel connection of the plurality of unit transistors of the transistor Q2 having a small element size by half, the operation rate of the transistor Q2 having a small element size can be easily reduced to about 50%. As a result, it is possible to further improve the power added efficiency (PAE) of the power amplifier PA according to the seventh embodiment of the present invention shown in FIG.
  • PAE power added efficiency
  • the power amplifier PA according to the seventh embodiment of the present invention described with reference to FIGS. 20 and 21 also applies this operation principle.
  • the high-band first amplifier 151H and the low-band first amplifier 151L having the transistor Q1 having a large element size are switched from the active state to the inactive state by switching from the high power High power to the medium power Medium power.
  • the high-band second amplifier 152H and the low-band second amplifier 152L having the transistor Q2 having a small element size are switched from the inactive state to the active state.
  • PAE power added efficiency
  • an external terminal for the G mode signal GMODE and an external terminal for the ramp voltage VRAMP are respectively provided. It is possible to share the input of the second band selection signal BS2 and the input of the third band selection signal BS3. As a result, the number of external terminals of the power amplifier PA can be reduced, and the cost of the power amplifier PA can be reduced.
  • the power amplifier PA according to the seventh embodiment of the present invention shown in FIG. 20 has a transistor Q1 having a large element size by switching from medium power Medium Power to low power LowMediPower during the operation of the WCDMA system as another example.
  • the high-band first amplifier 151H and the low-band first amplifier 151L are switched from the active state to the inactive state, and the high-band second amplifier 152H and the low-band second amplifier 152L having the small element size transistor Q2 are switched from the inactive state. Switch to active state. Further, by switching from Medium Power to High Power High Power, the operation rate of the transistor Q1 having a large element size of the high-band first amplifier 151H and the low-band first amplifier 151L is increased to about 200%.
  • the standby transistor Q1 having a large element size is made to stand by, and the amplification operation of the standby transistor Q1 that has been on standby is started by switching from medium power Medium to high power.
  • PAE power added efficiency
  • the high-band output detector 174H and the low-band output detector 174L are configured by a current sense in addition to being configured by a directional coupler (Coupler). It is also possible to employ a mold output detector.
  • the current sense type output detector connects a detection transistor of small element size in parallel with the output transistor of the power amplifier, and the small detection AC / DC operation current proportional to the AC / DC operation current of the output transistor is AC / DC operation. This is a method of flowing current.
  • the transistors Q1 and Q2 of the power amplifier PA of the invention use not only a heterojunction bipolar transistor (HBT) and an LD type MOS transistor but also a compound semiconductor MESFET such as GaAs or InP or an N-channel field effect transistor such as HEMT. It is also possible to do.
  • HBT heterojunction bipolar transistor
  • LD type MOS transistor a compound semiconductor MESFET such as GaAs or InP or an N-channel field effect transistor such as HEMT. It is also possible to do.
  • PA power amplifier 1 ... first amplifier 2 ... second amplifier 3 ... first output matching circuit 4 ... second output matching circuit Q1, Q2 ... transistor 41 (L1) ... inductor 52 ... variable capacitance circuit C1, C2 ... capacitance 60 (SW1) ... first switch 61 (SW2) ... second switch 101 ... RF signal input terminal 102 ... RF signal output terminal 201 ... first control terminal 202 ... second control terminal 203 ... mode selection terminal 204 ... frequency band selection terminal 205 ... Power supply terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

　低電力から高電力の広範囲の電力増幅を可能とし複数の周波数バンドのＲＦ入力信号の電力増幅の際に電力付加効率を向上する。第１増幅器１と第２増幅器２は大サイズ素子と小サイズ素子を含み、ＲＦ入力信号ＲＦＩＮは増幅器１、２により増幅される。増幅器１の出力は第１出力整合回路３の入力に接続され、増幅器２の出力は第２出力整合回路４の入力に接続され、回路４の出力は回路３の入力に接続され、回路３の出力はＲＦ信号出力端子１０２に接続される。高電力状態の場合にＲＦＩＮは増幅器１で増幅され、低電力状態の場合にＲＦＩＮは増幅器２で増幅される。低電力で高周波数ｆHBの増幅の場合に回路４のリアクタンスは所定値Ｌ１、Ｃ１に設定され、低電力で低周波数ｆLBの増幅の場合に回路４のリアクタンスは大きな値Ｃ１、Ｃ２に設定される。

Description

電力増幅器およびその動作方法
　本発明は、電力増幅器およびその動作方法に関し、特に低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するのに有効な技術に関するものである。
　携帯電話等のようにバッテリーによって動作する携帯通信機器端末においては、基地局にＲＦ送信信号を送信する電力増幅器の電力効率を向上することが必要とされる。バッテリーの１回の充電により可能な限り長時間の通話時間を可能とするためには、電力増幅器の消費電力を低減することが必要となる。
　下記特許文献１には、素子サイズの小さな第１増幅素子と素子サイズの大きな第２増幅素子とを並列接続して、低電力状態では第１増幅素子によって電力増幅を実行する一方、高電力状態では第２増幅素子によって電力増幅を実行することが記載されている。低電力状態では素子サイズの小さな第１増幅素子が高い電力付加効率(ＰＡＥ：Power Added Efficiency)を示して、高電力状態では素子サイズの大きな第２増幅素子が高い電力付加効率(ＰＡＥ)を示すので、低電力状態から高電力状態までの広範囲の送信電力で電力増幅器の電力付加効率を向上することが可能となる。
　下記特許文献２には、出力トランジスタの素子サイズが高電力に最適化された第１出力段と出力トランジスタの素子サイズが低電力に最適化された第２出力段とを並列接続して、バイアス制御回路が高電力時には第１出力段を選択して低電力時には第２出力段を選択することが記載されている。第１出力段と第２出力段とは単一の出力インピーダンス整合回路に接続され、この単一の出力インピーダンス整合回路は複数の容量と複数のインダクタとを含んでいる。
　尚、下記特許文献１に対応する米国特許は米国特許出願公開第２００７／０２９８７３６Ａ１号明細書であり、下記特許文献２に対応する日本特許は確認されていない。
特開２００８－３５４８７号　公報 米国特許　第７，１５７，９６６号　明細書
　本発明者等は本発明に先立って、第３世代(３Ｇ)と第４世代(４Ｇ)の携帯電話に搭載可能であり、また複数の周波数バンドの送信が可能な電力増幅器の開発に従事した。更にこの電力増幅器には、長時間の通話時間を可能とするために高い電力付加効率(ＰＡＥ)が要求された。
　図２３は、本発明に先立って本発明者等によって検討された電力増幅器ＰＡの構成を示す図である。
　図２３に示した本発明に先立って本発明者等によって検討された電力増幅器ＰＡは、素子サイズの大きな第１増幅器１と、素子サイズの小さな第２増幅器２と、第１出力整合回路３と、第２出力整合回路４とを含んでいる。
　第１増幅器１は高電力状態で高い電力付加効率(ＰＡＥ)を示すように大きな素子サイズのトランジスタを含むメイン増幅器として機能する一方、第２増幅器２は低電力状態で高い電力付加効率(ＰＡＥ)を示すように小さな素子サイズのトランジスタを含むサブ増幅器として機能するものである。
　第１増幅器１を動作させる場合には第１制御端子２０１に第１増幅器イネーブル信号が供給される一方、第２増幅器２を動作させる場合には第２制御端子２０２に第２増幅器イネーブル信号が供給される。
　第１増幅器１の入力端子と第２増幅器２の入力端子とは電力増幅器ＰＡのＲＦ信号入力端子１０１に共通接続され、ＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮは第１増幅器１または第２増幅器２によって増幅される。
　第１増幅器１の接地端子と第２増幅器２の接地端子とは、電力増幅器ＰＡの接地端子に共通接続される。電力増幅器ＰＡの接地電極は、携帯電話のマザーボードの接地配線と極めて小さな配線抵抗で電気的に接続される。従って、第１増幅器１と第２増幅器２とは、極めて安定なＲＦ増幅動作を実行する。更に電力増幅器ＰＡの接地電極は、携帯電話のマザーボードの接地配線と極めて小さな熱抵抗で、機械的に接続される。従って、第１増幅器１と第２増幅器２から生成されるジュール熱は、効果的に携帯電話のマザーボードから放熱されることが可能となる。
　第１増幅器１の出力端子は第１出力整合回路３の入力端子に接続される一方、第２増幅器２の出力端子は第２出力整合回路４の入力端子に接続される。第２出力整合回路４の出力端子は第１出力整合回路３の入力端子に接続され、最後に第１出力整合回路３の出力端子は電力増幅器ＰＡの出力端子１０２に接続される。
　第１増幅器１の内部では、大きな素子サイズのトランジスタＱ１の入力電極と接地電極とは第１増幅器１の入力端子と接地端子とにそれぞれ接続され、大きな素子サイズのトランジスタＱ１の出力電極は第１負荷を介して電力増幅器ＰＡの電源端子２０５に接続され、大きな素子サイズのトランジスタＱ１の出力電極は第１増幅器１の出力端子に接続されている。
　第２増幅器２の内部では、小さな素子サイズのトランジスタＱ２の入力電極と接地電極とは第２増幅器２の入力端子と接地端子とにそれぞれ接続され、小さな素子サイズのトランジスタＱ２の出力電極は第２負荷を介して電力増幅器ＰＡの電源端子２０５に接続され、小さな素子サイズのトランジスタＱ２の出力電極は第２増幅器２の出力端子に接続されている。
　第１増幅器１の大きな素子サイズのトランジスタＱ１によって第１増幅器１は比較的小さな出力インピーダンスを有するのに対して、第２増幅器２の小さな素子サイズのトランジスタＱ２によって第２増幅器２は比較的大きな出力インピーダンスを有する。例えば、第１増幅器１の出力インピーダンスは数Ωであるのに対して、第２増幅器２の出力インピーダンスは数十Ωとなる。
　第１増幅器１の出力端子に入力端子が接続された第１出力整合回路３は、第１増幅器１の数Ωの出力インピーダンスと第１出力整合回路３の出力端子１０２に接続される５０Ωの送信アンテナのインピーダンスとの間の整合を実行する。すなわち、第１出力整合回路３の入力インピーダンスが数Ωに設定されることで、第１増幅器１の出力インピーダンスと第１出力整合回路３の入力インピーダンスとが整合する。その結果、第１増幅器１の出力と第１出力整合回路３の入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。更に、第１出力整合回路３の出力インピーダンスが５０Ωに設定されることで、第１出力整合回路３の出力インピーダンスと５０Ωの送信アンテナの入力インピーダンスとが整合する。その結果、第１出力整合回路３の出力と送信アンテナの入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。尚、第１出力整合回路３は、複数のインダクタと複数の容量とによって構成されることが可能である。
　第２出力整合回路４は、第２増幅器２の数十Ωの出力インピーダンスと第１出力整合回路３の数Ωの入力インピーダンスとの間の整合を実行する。すなわち、第２出力整合回路４の入力インピーダンスが数十Ωに設定されることで、第２増幅器２の出力インピーダンスと第２出力整合回路４の入力インピーダンスが整合する。その結果、第２増幅器２の出力と第２出力整合回路４の入力の間でのＲＦ信号の反射を、十分に低減することが可能となる。更に、第２出力整合回路４の出力インピーダンスが数Ωに設定されることで、第２出力整合回路４の出力インピーダンスと第１出力整合回路３の入力インピーダンスとが整合する。その結果、第２出力整合回路４の出力と第１出力整合回路３の入力の間でのＲＦ信号の反射を、十分に低減することが可能となる。
　図２３に示した本発明に先立って本発明者等によって検討された電力増幅器ＰＡの第２出力整合回路４は、インダクタＬ１と容量Ｃ１と第１スイッチ(ＳＷ１)６０とによって構成されている。まず、インダクタＬ１の一端は第１増幅器１の出力端子と第１出力整合回路３の入力端子と第２出力整合回路４の出力端子に接続され、インダクタＬ１の他端は第２増幅器２の出力端子と第２出力整合回路４の入力端子に接続されている。次に、容量Ｃ１の一端は第２増幅器２の出力端子と第２出力整合回路４の入力端子に接続され、容量Ｃ１の他端は接地電位ＧＮＤに接続されている。
　第２制御端子２０２に供給される第２増幅器イネーブル信号によって第２増幅器２が非活性状態とされる場合には、第１スイッチ(ＳＷ１)６０は第１増幅器１の出力端子への第２出力整合回路４の影響を低減するものである。図２３に示した例では、第１スイッチ(ＳＷ１)６０はインダクタＬ１の他端と容量Ｃ１の一端との間に接続されている。
　図２４は、図２３に示した本発明に先立って本発明者等によって検討された電力増幅器ＰＡの第２出力整合回路４の動作を説明するためのスミスチャートを示す図である。
　尚、図２４では、動作の理解を容易とするために、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡは、実際の数十Ωよりも大きな値とされている。
　図２４では抵抗値がゼロ(０)の点と抵抗値が無限大(∞)の点を結ぶ直線上に、第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡと第２増幅器２の比較的大きな出力インピーダンスＺｏｕｔ＿ＳＡとが示されている。第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡは、抵抗値がゼロ(０)の点より若干右側に位置している。第２増幅器２の比較的大きな出力インピーダンスＺｏｕｔ＿ＳＡは抵抗値が５０Ωの点の右側に示されているが、実際は抵抗値が２５Ωの点と抵抗値が５０Ωの点との間の点に実際には位置するものである。
　更に図２４には、第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡと略等しいインピーダンスに整合された第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮも示されている。
　従って、第１制御端子２０１に供給される第１増幅器イネーブル信号により第１増幅器１が非活性状態に制御されて、第２制御端子２０２に供給される第２増幅器イネーブル信号により第２増幅器２が活性状態に制御される場合には、第２出力整合回路４は第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮの間で以下のインピーダンス整合動作を実行する必要がある。
　すなわち、第２出力整合回路４のインダクタＬ１によってインダクタＬ１の他端でのインピーダンスＺＬは、第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮから出発して定抵抗円の円弧の上で時計方向に移動する。その際の移動量は、インダクタＬ１のインピーダンスｊωＬ１に対応するωＬ１の大きさとなる。尚、ωは、角周波数である。
　更に、第２出力整合回路４の容量Ｃ１によって容量Ｃ１の一端でのインピーダンスは、インダクタＬ１の他端でのインピーダンスＺＬから出発して定コンダクタンス円の円弧の上で時計方向に移動する。その際の移動量は、容量Ｃ１のアドミッタンスｊωＣ１に対応するωＣ１の大きさとなる。
　従って、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１との合計による移動先は、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致する必要がある。この一致によって、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮとは、第２出力整合回路４によって略無損失で整合されることが可能となる。
　図２３に示した本発明に先立って本発明者等によって検討された電力増幅器ＰＡは、単一の周波数バンドの送信周波数を有するＲＦ入力信号ＲＦＩＮを増幅するために設計されたものであった。従って、図２４に示す第２出力整合回路４も、単一の周波数バンドの送信周波数において第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮを整合するために設計されたものであった。
　しかし、図２３に示す本発明に先立って本発明者等によって検討された電力増幅器ＰＡを第３世代(３Ｇ)と第４世代(４Ｇ)との携帯電話に搭載する要望から、複数の周波数バンド送信周波数を有するＲＦ入力信号ＲＦＩＮを図２３の電力増幅器ＰＡによって増幅する必要性が生じた。
　当初の単一の周波数バンドの送信周波数は、複数の周波数バンド送信周波数のうちの高い送信周波数ｆHBであった。
　従って、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを図２３に示す電力増幅器ＰＡにより増幅する場合には、図２４に示すように、図２３の第２出力整合回路４を使用することにより、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１との合計による移動先を第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となった。
　それに対して、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを図２３に示す電力増幅器ＰＡにより増幅する場合には、図２４に示すように、図２３の第２出力整合回路４を使用しても、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１との合計による移動先を第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが不可能となった。その原因は、低バンドの送信周波数ｆLBでは、インダクタＬ１による移動量ωＬ１の大きさと、容量Ｃ１による移動量ωＣ１の大きさとが、減少するためである。その結果、このインピーダンス不整合によって、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを図２３に示す電力増幅器ＰＡにより増幅する場合には、電力付加効率(ＰＡＥ)が低下すると言う問題が、本発明に先立った本発明者等による検討の結果、明らかとされたものである。
　本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
　従って、本発明の目的とするところは、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上することにある。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
　すなわち、本発明の代表的な実施の形態による電力増幅器(ＰＡ)は、ＲＦ信号入力端子(１０１)と、第１増幅器(１)と、第２増幅器(２)と、第１出力整合回路(３)と、第２出力整合回路(４)と、ＲＦ信号出力端子(１０２)とを具備する。
　前記第１増幅器は大きな素子サイズの第１トランジスタ(Ｑ１)を含み、前記第２増幅器は前記第１トランジスタよりも小さな素子サイズの第２トランジスタ(Ｑ２)を含む。
　前記第１増幅器の入力と前記第２増幅器の入力は前記ＲＦ信号入力端子に接続され、ＲＦ入力信号は前記第１増幅器と前記第２増幅器によって増幅可能とされる。
　前記第１増幅器の出力は前記第１出力整合回路の入力に接続され、前記第２増幅器の出力は前記第２出力整合回路の入力に接続される。
　前記第２出力整合回路の出力は前記第１出力整合回路の前記入力に接続され、前記第１出力整合回路の出力は前記ＲＦ信号出力端子に接続される。
　前記第２出力整合回路の前記出力と前記第２出力整合回路の前記入力の間には誘導性リアクタンス(Ｌ１)が接続され、前記第２出力整合回路の前記入力と接地電圧(ＧＮＤ)の間には容量性リアクタンス(Ｃ１、Ｃ２)が接続される。
　高電力状態の場合には、前記ＲＦ入力信号が前記第１増幅器により増幅され、前記第１増幅器の第１ＲＦ増幅出力信号は前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力される。
　低電力状態の場合には、前記ＲＦ入力信号が前記第２増幅器により増幅され、前記第２増幅器の第２ＲＦ増幅出力信号は前記第２出力整合回路と前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力される。
　低電力状態で第１周波数(ｆHB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ所定の値(Ｌ１、Ｃ１)に設定される。
　低電力状態で前記第１周波数よりも低い第２周波数(ｆLB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとの少なくともいずれか一方のリアクタンスは前記所定の値よりも大きな値(Ｃ１、Ｃ２)に設定可能とされたことを特徴とするものである(図１参照)。
　本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
　すなわち、本発明によれば、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上することができる。
図１は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態１による電力増幅器ＰＡの構成を示す図である。 図２は、図１に示した本発明の実施の形態１による電力増幅器ＰＡに含まれた第２出力整合回路４の動作を説明するためのスミスチャートを示す図である。 図３は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態２による具体的な電力増幅器ＰＡの構成を示す図である。 図４は、図３に示した本発明の実施の形態２による電力増幅器ＰＡが低電力モードＬＰＭで動作する場合での電力付加効率(ＰＡＥ)を示す図である。 図５は、図３に示した本発明の実施の形態２による電力増幅器ＰＡが低電力モードＬＰＭで動作する場合での隣接チャンネル漏洩比(ＡＣＬＲ)を示す図である。 図６は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。 図７は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。 図８は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。 図９は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。 図１０は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。 図１１は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。 図１２は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。 図１３は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。 図１４は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。 図１５は、図６と図７と図８に示した本発明の実施の形態３による電力増幅器ＰＡにおいて第１スイッチ(ＳＷ１)６０として使用可能な種々のスイッチの構成を示す図である。 図１６は、図６と図７と図８に示した本発明の実施の形態３による電力増幅器ＰＡにおいて可変容量回路５２として使用可能な種々の可変容量回路の構成を示す図である。 図１７は、図９と図１０と図１１に示した本発明の実施の形態４による電力増幅器ＰＡにおいて可変インダクタ回路(Ｌ１)４１として使用可能な種々の可変インダクタ回路の構成を示す図である。 図１８は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態６による電力増幅器ＰＡの構成を示す図である。 図１９は、図１８に示した本発明の実施の形態６による電力増幅器ＰＡの動作を説明する図である。 図２０は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態７による電力増幅器ＰＡの構成を示す図である。 図２１は、図２０に示した本発明の実施の形態７による電力増幅器ＰＡの動作を説明する図である。 図２２は、図１に示す本発明の実施の形態１による電力増幅器ＰＡに含まれた第１出力整合回路３の構成を示す図である。 図２３は、本発明に先立って本発明者等によって検討された電力増幅器ＰＡの構成を示す図である。 図２４は、図２３に示した本発明に先立って本発明者等によって検討された電力増幅器ＰＡの第２出力整合回路４の動作を説明するためのスミスチャートを示す図である。
１．実施の形態の概要
　まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
　〔１〕本発明の代表的な実施の形態による電力増幅器(ＰＡ)は、ＲＦ信号入力端子(１０１)と、第１増幅器(１)と、第２増幅器(２)と、第１出力整合回路(３)と、第２出力整合回路(４)と、ＲＦ信号出力端子(１０２)とを具備する。
　前記第１増幅器は高電力状態で高い電力付加効率を示すように大きな素子サイズの第１トランジスタ(Ｑ１)を含む一方、前記第２増幅器は低電力状態で高い電力付加効率を示すように前記第１トランジスタよりも小さな素子サイズの第２トランジスタ(Ｑ２)を含む。
　前記第１増幅器の入力端子と前記第２増幅器の入力端子とは前記ＲＦ信号入力端子に共通接続され、前記ＲＦ信号入力端子に供給されるＲＦ入力信号は前記第１増幅器と前記第２増幅器によって増幅可能とされる。
　前記第１増幅器の出力端子は前記第１出力整合回路の入力端子に接続され、前記第２増幅器の出力端子は前記第２出力整合回路の入力端子に接続される。
　前記第２出力整合回路の出力端子は前記第１出力整合回路の前記入力端子に接続され、前記第１出力整合回路の出力端子は前記ＲＦ信号出力端子に接続される。
　前記第２出力整合回路の前記出力端子と前記第２出力整合回路の前記入力端子との間には誘導性リアクタンス(Ｌ１)が接続され、前記第２出力整合回路の前記入力端子と接地電圧(ＧＮＤ)との間には容量性リアクタンス(Ｃ１、Ｃ２)が接続される。
　前記電力増幅器が高電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第１増幅器により増幅され、前記第１増幅器の第１ＲＦ増幅出力信号は前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力可能とされる。
　前記電力増幅器が低電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第２増幅器により増幅され、前記第２増幅器の第２ＲＦ増幅出力信号は前記第２出力整合回路と前記第１出力整合回路とを介して前記ＲＦ信号出力端子に出力可能とされる。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して第１周波数(ｆHB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ所定の値(Ｌ１、Ｃ１)に設定可能とされる。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数よりも低い第２周波数(ｆLB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとの少なくともいずれか一方のリアクタンスは前記所定の値よりも大きな値(Ｃ１、Ｃ２)に設定可能とされたことを特徴とするものである(図１参照)。
　前記実施の形態によれば、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上することができる。
　好適な実施の形態では、前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは所定の容量値(Ｃ１)に設定可能とされる。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは前記所定の容量値(Ｃ１)より大きな容量値(Ｃ１＋Ｃ２)に設定可能とされたことを特徴とするものである(図１参照)。
　他の好適な実施の形態では、前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは所定のインダクタ値(Ｌ１)に設定可能とされる。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは前記所定のインダクタ値(Ｌ１)より大きなインダクタ値(Ｌ１＋Ｌ２)に設定可能とされたことを特徴とするものである(図９参照)。
　更に他の好適な実施の形態では、前記第２出力整合回路には、周波数バンド選択信号(Band Select)が供給可能とされる。
　前記周波数バンド選択信号が第１状態である場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ前記所定の値に設定可能とされる。
　前記周波数バンド選択信号が前記第１状態と異なった第２状態である場合には、前記第２出力整合回路の前記一方のリアクタンスは前記大きな値に設定可能とされたことを特徴とするものである(図１参照)。
　より好適な実施の形態では、前記第２出力整合回路は、モード選択信号(Mode Select)が供給可能とされた第１スイッチ(６０)を含む。
　前記モード選択信号が前記高電力状態を示す場合には、前記第１スイッチはオン状態とオフ状態との一方に制御されることによって、前記第１増幅器の前記出力端子への前記第２出力整合回路の影響が低減される。
　前記モード選択信号が前記低電力状態を示す場合には、前記第１スイッチは前記オン状態と前記オフ状態との他方に制御されることによって、前記第２増幅器の前記第２ＲＦ増幅出力信号は前記他方に制御された前記第１スイッチを含んだ前記第２出力整合回路を介して前記第１出力整合回路の前記入力端子に供給可能とされたことを特徴とするものである(図１参照)。
　他のより好適な実施の形態では、前記電力増幅器が前記高電力状態の前記電力増幅を実行する場合には、前記第１増幅器は活性状態に制御され前記第２増幅器は非活性状態に制御される。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行する場合には、前記第１増幅器は非活性状態に制御され前記第２増幅器は活性状態に制御されることを特徴とするものである(図１参照)。
　更に他のより好適な実施の形態では、前記一方のリアクタンスは、前記周波数バンド選択信号が供給可能とされた第２スイッチ(６１)を含む。
　前記周波数バンド選択信号が前記第１状態である場合には、前記第２スイッチはオン状態とオフ状態との一方に制御され、前記一方に制御された前記第２スイッチは前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとをそれぞれ前記所定の値に設定可能とされる。
　前記周波数バンド選択信号が前記第２状態である場合には、前記第２スイッチは前記オン状態と前記オフ状態との他方に制御され、前記他方に制御された前記第２スイッチは前記第２出力整合回路の前記一方のリアクタンスを前記大きな値に設定可能とされたことを特徴とするものである(図１参照)。
　別のより好適な実施の形態では、前記誘導性リアクタンスと前記第１スイッチとは、前記第２出力整合回路の前記入力端子と前記第２出力整合回路の前記出力端端子との間に直列接続される。
　前記容量性リアクタンスは、第１容量(Ｃ１)と第２容量(Ｃ２)とを含む。
　前記第１容量の一端と前記第２容量の一端とは前記第２出力整合回路の前記入力端子に接続され、前記第１容量の他端は前記接地電圧に接続され、前記第２容量の他端は前記第２スイッチを介して前記接地電圧に接続されたことを特徴とするものである(図１参照)。
　更に別のより好適な実施の形態では、前記容量性リアクタンスは、第１容量と第２容量とを含む。
　前記第１容量の一端と前記第２容量の一端とは前記第２出力整合回路の前記入力端子に接続され、前記第１容量の他端は前記第１スイッチを介して前記接地電圧に接続され、前記第２容量の他端は前記第２スイッチを介して前記接地電圧に接続されたことを特徴とするものである(図３参照)。
　具体的な実施の形態では、前記第２出力整合回路では、他の容量(Ｃ３)を含む。
　前記第１スイッチと前記他の容量との直列接続は、前記第２出力整合回路の前記入力端子と前記第２出力整合回路の前記出力端端子との間で前記誘導性リアクタンスと並列接続される。
　前記モード選択信号が前記高電力状態を示す場合には、前記第１スイッチは前記オン状態制御されることによって前記他の容量と前記誘導性リアクタンスとの並列共振回路が形成され、前記第１増幅器の前記出力端子への前記第２出力整合回路の影響が低減される。
　前記モード選択信号が前記低電力状態を示す場合には、前記第１スイッチは前記オフ状態に制御されて、前記第２増幅器の前記第２ＲＦ増幅出力信号は前記オフ状態に制御された前記第１スイッチを含んだ前記第２出力整合回路を介して前記第１出力整合回路の前記入力端子に供給可能とされたことを特徴とするものである(図８参照)。
　他の具体的な実施の形態では、前記ＲＦ信号入力端子は、ハイバンドＲＦ信号入力端子(１０１Ｈ)とローバンドＲＦ信号入力端子(１０１Ｌ)とを含む。
　前記ＲＦ信号出力端子は、ハイバンドＲＦ信号出力端子(１０２Ｈ)とローバンドＲＦ信号出力端子(１０２Ｌ)とを含む。
　前記第１増幅器は、ハイバンド第１増幅器(１５１Ｈ)とローバンド第１増幅器(１５１Ｌ)とを含む。
　前記第２増幅器は、ハイバンド第２増幅器(１５２Ｈ)とローバンド第２増幅器(１５２Ｌ)とを含む。
　前記第１出力整合回路は、ハイバンド第１出力整合回路(１５３Ｈ)とローバンド第１出力整合回路(１５３Ｌ)とを含む。
　前記第２出力整合回路は、ハイバンド第２出力整合回路(１５４Ｈ)とローバンド第２出力整合回路(１５４Ｌ)とを含む。
　前記ハイバンド第１増幅器と前記ハイバンド第２増幅器と前記ハイバンド第１出力整合回路と前記ハイバンド第２出力整合回路とは、前記ハイバンドＲＦ信号入力端子に供給されるハイバンドＲＦ入力信号を増幅して、ハイバンドＲＦ増幅信号を前記ハイバンドＲＦ信号出力端子に出力可能とされる。
　前記ローバンド第１増幅器と前記ローバンド第２増幅器と前記ローバンド第１出力整合回路と前記ローバンド第２出力整合回路とは、前記ローバンドＲＦ信号入力端子に供給されるローバンドＲＦ入力信号を増幅して、ローバンドＲＦ増幅信号を前記ローバンドＲＦ信号出力端子に出力可能とされる。
　前記電力増幅器は、共通端子にバンド選択信号(ＢＳ２)を受信可能な制御回路(１５０)を更に具備する。
　前記制御回路は、前記共通端子に受信される前記バンド選択信号に応答して前記ハイバンド第２出力整合回路と前記ローバンド第２出力整合回路とを制御可能とされたことを特徴とするものである(図１８参照)。
　より具体的な実施の形態では、前記ハイバンド第１増幅器と前記ハイバンド第２増幅器と前記ハイバンド第１出力整合回路と前記ハイバンド第２出力整合回路とは、前記ハイバンドＲＦ信号入力端子に供給されるＷＣＤＭＡ方式の前記ハイバンドＲＦ入力信号を増幅可能とされる。
　前記ローバンド第１増幅器と前記ローバンド第２増幅器と前記ローバンド第１出力整合回路と前記ローバンド第２出力整合回路とは、前記ローバンドＲＦ信号入力端子に供給されるＷＣＤＭＡ方式の前記ローバンドＲＦ入力信号を増幅可能とされたことを特徴とするものである(図１８参照)。
　最も具体的な実施の形態では、前記電力増幅器は、ＧＳＭ（登録商標）ハイバンドＲＦ信号入力端子(１７５Ｈ)と、ＧＳＭローバンドＲＦ信号入力端子(１７５Ｌ)と、ＧＳＭハイバンドＲＦ信号出力端子(１７６Ｈ)と、ＧＳＭローバンドＲＦ信号出力端子(１７６Ｌ)と、ＧＳＭハイバンド増幅器(１７２Ｈ)と、ＧＳＭローバンド増幅器(１７２Ｌ)とを更に具備する。
　前記ＧＳＭハイバンド増幅器は前記ＧＳＭハイバンドＲＦ信号入力端子と前記ＧＳＭハイバンドＲＦ信号出力端子との間に接続され、前記ＧＳＭローバンド増幅器は前記ＧＳＭローバンドＲＦ信号入力端子と前記ＧＳＭローバンドＲＦ信号出力端子との間に接続される。
　前記制御回路(１７０)は、第１共通端子に受信されるモード切換信号(ＧＭＯＤＥ)に応答して、前記ＧＳＭハイバンド増幅器と前記ＧＳＭローバンド増幅器とを、ＧＳＭ方式のＧＭＳＫ動作とＧＳＭ方式のＥＤＧＥ動作に切換可能とされる。
　前記制御回路(１７０)は、第２共通端子に受信されるランプ電圧(ＶRAMP)に応答して、前記ＧＳＭハイバンド増幅器と前記ＧＳＭローバンド増幅器とにＧＳＭ方式の時分割多元接続(ＴＤＭＡ)の送信スロットでのランプアップとランプダウンの動作とＥＤＧＥ方式の振幅変調の動作とを実行可能とされる。
　前記制御回路は、前記第１共通端子と前記第２共通端子とに受信される複数のバンド選択信号に応答して前記ハイバンド第２出力整合回路と前記ローバンド第２出力整合回路とを制御可能とされたことを特徴とするものである(図２０参照)。
　〔２〕本発明の別の観点の代表的な実施の形態は、ＲＦ信号入力端子(１０１)と、第１増幅器(１)と、第２増幅器(２)と、第１出力整合回路(３)と、第２出力整合回路(４)と、ＲＦ信号出力端子(１０２)とを具備する電力増幅器(ＰＡ)の動作方法である。
　前記第１増幅器は高電力状態で高い電力付加効率を示すように大きな素子サイズの第１トランジスタ(Ｑ１)を含む一方、前記第２増幅器は低電力状態で高い電力付加効率を示すように前記第１トランジスタよりも小さな素子サイズの第２トランジスタ(Ｑ２)を含む。
　前記第１増幅器の入力端子と前記第２増幅器の入力端子とは前記ＲＦ信号入力端子に共通接続され、前記ＲＦ信号入力端子に供給されるＲＦ入力信号は前記第１増幅器と前記第２増幅器によって増幅可能とされる。
　前記第１増幅器の出力端子は前記第１出力整合回路の入力端子に接続され、前記第２増幅器の出力端子は前記第２出力整合回路の入力端子に接続される。
　前記第２出力整合回路の出力端子は前記第１出力整合回路の前記入力端子に接続され、前記第１出力整合回路の出力端子は前記ＲＦ信号出力端子に接続される。
　前記第２出力整合回路の前記出力端子と前記第２出力整合回路の前記入力端子との間には誘導性リアクタンス(Ｌ１)が接続され、前記第２出力整合回路の前記入力端子と接地電圧(ＧＮＤ)との間には容量性リアクタンス(Ｃ１、Ｃ２)が接続される。
　前記電力増幅器が高電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第１増幅器により増幅され、前記第１増幅器の第１ＲＦ増幅出力信号は前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力される。
　前記電力増幅器が低電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第２増幅器により増幅され、前記第２増幅器の第２ＲＦ増幅出力信号は前記第２出力整合回路と前記第１出力整合回路とを介して前記ＲＦ信号出力端子に出力される。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して第１周波数(ｆHB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ所定の値(Ｌ１、Ｃ１)に設定される。
　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数よりも低い第２周波数(ｆLB)を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとの少なくともいずれか一方のリアクタンスは前記所定の値よりも大きな値(Ｃ１、Ｃ２)に設定されることを特徴とするものである(図１参照)。
　前記実施の形態によれば、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上することができる。
　２．実施の形態の詳細
　次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
　［実施の形態１］
　《電力増幅器の構成》
　図１は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態１による電力増幅器ＰＡの構成を示す図である。
　図１に示した本発明の実施の形態１による電力増幅器ＰＡは、素子サイズの大きな第１増幅器１と、素子サイズの小さな第２増幅器２と、第１出力整合回路３と、第２出力整合回路４とを含んでいる。
　《第１増幅器と第２増幅器》
　第１増幅器１は高電力状態で高い電力付加効率(ＰＡＥ)を示すように大きな素子サイズのトランジスタを含むメイン増幅器として機能する一方、第２増幅器２は低電力状態で高い電力付加効率(ＰＡＥ)を示すように小さな素子サイズのトランジスタを含むサブ増幅器として機能するものである。
　第１増幅器１を動作させる場合には第１制御端子２０１に第１増幅器イネーブル信号が供給される一方、第２増幅器２を動作させる場合には第２制御端子２０２に第２増幅器イネーブル信号が供給される。尚、第１増幅器イネーブル信号と第２増幅器イネーブル信号とは、例えば、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから生成されることが可能である。
　第１増幅器１の入力端子と第２増幅器２の入力端子とは電力増幅器ＰＡのＲＦ信号入力端子１０１に共通接続され、ＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮは第１増幅器１または第２増幅器２によって増幅される。ＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮは、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路の送信信号生成回路ユニットから生成されることが可能である。
　第１増幅器１の接地端子と第２増幅器２の接地端子とは、電力増幅器ＰＡの接地端子に共通接続される。電力増幅器ＰＡの接地電極は、携帯電話のマザーボードの接地配線と極めて小さな配線抵抗で電気的に接続される。従って、第１増幅器１と第２増幅器２とは、極めて安定なＲＦ増幅動作を実行する。更に電力増幅器ＰＡの接地電極は、携帯電話のマザーボードの接地配線と極めて小さな熱抵抗で、機械的に接続される。従って、第１増幅器１と第２増幅器２から生成されるジュール熱は、効果的に携帯電話のマザーボードから放熱されることが可能となる。
　第１増幅器１の出力端子は第１出力整合回路３の入力端子に接続される一方、第２増幅器２の出力端子は第２出力整合回路４の入力端子に接続される。第２出力整合回路４の出力端子は第１出力整合回路３の入力端子に接続され、最後に第１出力整合回路３の出力端子は電力増幅器ＰＡの出力端子１０２に接続される。
　第１増幅器１の内部では、大きな素子サイズのトランジスタＱ１の入力電極と接地電極とは第１増幅器１の入力端子と接地端子とにそれぞれ接続され、大きな素子サイズのトランジスタＱ１の出力電極は第１負荷を介して電力増幅器ＰＡの電源端子２０５に接続され、大きな素子サイズのトランジスタＱ１の出力電極は第１増幅器１の出力端子に接続されている。
　第２増幅器２の内部では、小さな素子サイズのトランジスタＱ２の入力電極と接地電極とは第２増幅器２の入力端子と接地端子とにそれぞれ接続され、小さな素子サイズのトランジスタＱ２の出力電極は第２負荷を介して電力増幅器ＰＡの電源端子２０５に接続され、小さな素子サイズのトランジスタＱ２の出力電極は第２増幅器２の出力端子に接続されている。
　第１増幅器１の大きな素子サイズのトランジスタＱ１によって第１増幅器１は比較的小さな出力インピーダンスを有するのに対して、第２増幅器２の小さな素子サイズのトランジスタＱ２によって第２増幅器２は比較的大きな出力インピーダンスを有する。例えば、第１増幅器１の出力インピーダンスは数Ωであるのに対して、第２増幅器２の出力インピーダンスは数十Ωとなる。図１に示した本発明の実施の形態１による電力増幅器ＰＡでは、トランジスタＱ１、Ｑ２は、例えばＧａＡｓ等の化合物半導体チップに集積化されたヘテロ接合バイポーラトランジスタ(ＨＢＴ：Hetero-junction Bipolar Transistor)によって構成されている。
　このように、電力増幅器ＰＡのトランジスタＱ１、Ｑ２がヘテロ接合バイポーラトランジスタ(ＨＢＴ)によって構成されている場合には、素子サイズはエミッタ面積ＡEによって設定される。一般的に電力増幅器のパワートランジスタは複数の単位トランジスタの並列接続によって構成されており、単位トランジスタは所定のエミッタ面積ＡEを有する。また複数の単位トランジスタの並列接続の数は、フィンガー数と呼ばれる。従って、ヘテロ接合バイポーラトランジスタ(ＨＢＴ)の素子サイズは、フィンガー数により設定される。
　他の例では、電力増幅器ＰＡのトランジスタＱ１、Ｑ２がＬＤ型ＮチャンネルパワーＭＯＳトランジスタによって構成されることも可能である。この場合の素子サイズは、ゲート幅Ｗg／ゲート長Ｌgによって設定される。一般的に電力増幅器のパワートランジスタは複数の単位トランジスタの並列接続によって構成され、単位トランジスタは所定のゲート・パラメータＷg／Ｌgを有している。従って、ＬＤ型ＭＯＳトランジスタの素子サイズも、フィンガー数により設定される。尚、ＬＤは、Laterally Diffused(横方向拡散)の略である。
　《第１出力整合回路》
　第１増幅器１の出力端子に入力端子が接続された第１出力整合回路３は、第１増幅器１の数Ωの出力インピーダンスと第１出力整合回路３の出力端子１０２に接続される５０Ωの送信アンテナのインピーダンスとの間の整合を実行する。すなわち、第１出力整合回路３の入力インピーダンスが数Ωに設定されることで、第１増幅器１の出力インピーダンスと第１出力整合回路３の入力インピーダンスとが整合する。その結果、第１増幅器１の出力と第１出力整合回路３の入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。更に、第１出力整合回路３の出力インピーダンスが５０Ωに設定されることで、第１出力整合回路３の出力インピーダンスと５０Ωの送信アンテナの入力インピーダンスとが整合する。その結果、第１出力整合回路３の出力と送信アンテナの入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。尚、第１出力整合回路３は、複数のインダクタと複数の容量とによって構成されることが可能である。
　図２２は、図１に示す本発明の実施の形態１による電力増幅器ＰＡに含まれた第１出力整合回路３の構成を示す図である。
　図２２(Ａ)に示した第１出力整合回路３は、インダクタとしての３個のマイクロストリップラインＭＳＬ３１、ＭＳＬ３２、ＭＳＬ３３と３個の容量Ｃ３１、Ｃ３２、Ｃ３３とによって構成される。第１出力整合回路３の入力端子ＩＮは第１増幅器１の出力端子と接続され、第１出力整合回路３の出力端子ＯＵＴは５０Ωのインピーダンスの送信アンテナＡＮＴに接続される。第１出力整合回路３の入力端子ＩＮと出力端子ＯＵＴとの間には、３個のマイクロストリップラインＭＳＬ３１、ＭＳＬ３２、ＭＳＬ３３と容量Ｃ３３とが直列接続されている。マイクロストリップラインＭＳＬ３１、ＭＳＬ３２の接続ノードと接地電圧ＧＮＤとの間には容量Ｃ３１が接続されて、マイクロストリップラインＭＳＬ３２、ＭＳＬ３３の接続ノードと接地電圧ＧＮＤとの間には容量Ｃ３２が接続されている。
　図２２(Ｂ)に示した第１出力整合回路３は、インダクタとしての４個のマイクロストリップラインＭＳＬ３１、ＭＳＬ３２、ＭＳＬ３３、ＭＳＬ３４と４個の容量Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４とによって構成される。第１出力整合回路３の入力端子ＩＮは第１増幅器１の出力端子と接続され、第１出力整合回路３の出力端子ＯＵＴは５０Ωのインピーダンスの送信アンテナＡＮＴに接続される。第１出力整合回路３の入力端子ＩＮと出力端子ＯＵＴとの間には、４個のマイクロストリップラインＭＳＬ３１、ＭＳＬ３２、ＭＳＬ３３、ＭＳＬ３４と容量Ｃ３４が直列接続されている。マイクロストリップラインＭＳＬ３１、ＭＳＬ３２の接続ノードと接地電圧ＧＮＤとの間には容量Ｃ３１が接続されて、マイクロストリップラインＭＳＬ３２、ＭＳＬ３３の接続ノードと接地電圧ＧＮＤとの間には容量Ｃ３２が接続されて、マイクロストリップラインＭＳＬ３３、ＭＳＬ３４の接続ノードと接地電圧ＧＮＤとの間には容量Ｃ３３が接続されている。
　図２２(Ｃ)に示した第１出力整合回路３は、図２２(Ｂ)に示した第１出力整合回路３に含まれた容量Ｃ３２と接地電圧ＧＮＤとの間にスイッチＳＷ＿ＭＮを追加したものである。すなわち、図２２(Ｃ)に示した第１出力整合回路３では、スイッチＳＷ＿ＭＮをオン状態に制御することで容量Ｃ３２は使用状態とされ、スイッチＳＷ＿ＭＮをオフ状態に制御することで容量Ｃ３２は不使用状態とされるものである。
　《第２出力整合回路》
　図１に示す本発明の実施の形態１による電力増幅器ＰＡに含まれた第２出力整合回路４は、第２増幅器２の数十Ωの出力インピーダンスと第１出力整合回路３の数Ωの入力インピーダンスの間の整合を実行する。すなわち、第２出力整合回路４の入力インピーダンスが数十Ωに設定されることによって、第２増幅器２の出力インピーダンスと第２出力整合回路４の入力インピーダンスとが整合する。その結果、第２増幅器２の出力と第２出力整合回路４の入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。更に、第２出力整合回路４の出力インピーダンスが数Ωに設定され、第２出力整合回路４の出力インピーダンスと第１出力整合回路３の入力インピーダンスとが整合する。その結果、第２出力整合回路４の出力と第１出力整合回路３の入力との間でのＲＦ信号の反射を、十分に低減することが可能となる。
　図１に示した本発明の実施の形態１による電力増幅器ＰＡに含まれた第２出力整合回路４は、インダクタ(Ｌ１)４１と可変容量回路５２と第１スイッチ(ＳＷ１)６０とによって構成されている。
　インダクタ(Ｌ１)４１の一端は第１増幅器１の出力端子と第１出力整合回路３の入力端子と第２出力整合回路４の出力端子に接続され、インダクタ(Ｌ１)４１の他端は第２増幅器２の出力端子と第２出力整合回路４の入力端子に接続されている。次に、第２増幅器２の出力端子と第２出力整合回路４の入力端子とに接続され可変容量回路５２は、第１容量Ｃ１と第２容量Ｃ２と第２スイッチ(ＳＷ２)６１とを含んでいる。第１容量Ｃ１の一端と第２容量Ｃ２の一端とは第２増幅器２の出力端子と第２出力整合回路４の入力端子に接続され、第１容量Ｃ１の他端は接地電位ＧＮＤに接続され、第２容量Ｃ２の他端は第２スイッチ(ＳＷ２)６１を介して接地電位ＧＮＤに接続される。周波数バンド選択端子２０４に供給される周波数バンド選択信号によって、第２スイッチ(ＳＷ２)６１は制御される。ここで、周波数バンド選択端子２０４に供給される周波数バンド選択信号も、例えば、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから生成されることが可能である。
　周波数バンド選択端子２０４に供給される周波数バンド選択信号が高バンド送信周波数ｆHBを選択する場合には、第２スイッチ(ＳＷ２)６１はオフ状態に制御されて、可変容量回路５２の容量値は第１容量Ｃ１のみで決定される。周波数バンド選択端子２０４に供給される周波数バンド選択信号が低バンド送信周波数ｆLBを選択する場合には、第２スイッチ(ＳＷ２)６１はオン状態に制御されて、可変容量回路５２の容量値は第１容量Ｃ１と第２容量Ｃ２の並列容量で決定される。
　また、図１に示した本発明の実施の形態１による電力増幅器ＰＡに含まれた第２出力整合回路４では、第１容量Ｃ１は略６ｐＦの容量値に設定されて、第２容量Ｃ２は略２ｐＦの容量値に設定されて、インダクタ(Ｌ１)４１は略３ｎＨのインダクタンスに設定されている。
　《第１増幅器による増幅》
　図１に示した本発明の実施の形態１による電力増幅器ＰＡにおいて、高電力状態での電力増幅を実行する場合では、第１制御端子２０１に供給されるハイレベルの第１増幅器イネーブル信号によって第１増幅器１が活性状態とされて、第２制御端子２０２に供給されるローレベルの第２増幅器イネーブル信号によって第２増幅器２が非活性状態とされる。その場合には、モード選択端子２０３に供給されるローレベルの高電力モード信号ＨＰＭによって、第１スイッチ(ＳＷ１)６０はオフ状態に制御される。従って、オフ状態の第１スイッチ(ＳＷ１)６０は、第１増幅器１の出力端子への第２出力整合回路４の影響を低減するものである。尚、図１に示した本発明の実施の形態１による電力増幅器ＰＡにおいては、第１スイッチ(ＳＷ１)６０は、インダクタ(Ｌ１)４１と可変容量回路５２との間に接続されている。ここで、モード選択端子２０３に供給される高電力モード信号ＨＰＭも、例えば、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから生成されることが可能である。
　このように電力増幅器ＰＡが高電力状態の電力増幅を実行する場合には、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを第１増幅器１が増幅する増幅動作と、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを第１増幅器１が増幅する増幅動作とは、同一の増幅動作となる。
　《第２増幅器による増幅》
　図１に示した本発明の実施の形態１による電力増幅器ＰＡにおいて、低電力状態での電力増幅を実行する場合では、第１制御端子２０１に供給されるローレベルの第１増幅器イネーブル信号によって第１増幅器１が非活性状態とされて、第２制御端子２０２に供給されるハイレベルの第２増幅器イネーブル信号によって第２増幅器２が活性状態とされる。その場合には、モード選択端子２０３に供給されるハイレベルの低電力モード信号ＬＰＭによって、第１スイッチ(ＳＷ１)６０はオン状態に制御される。従って、第２増幅器２の出力端子のＲＦ増幅出力信号は、オン状態の第１スイッチ(ＳＷ１)６０を含んだ第２出力整合回路４を介して、第１出力整合回路３の入力端子に供給される。ここで、モード選択端子２０３に供給される低電力モード信号ＬＰＭも、例えば、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから生成されることが可能である。
　このように電力増幅器ＰＡが低電力状態の電力増幅を実行する場合には、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が高バンド送信周波数ｆHBを選択するので、第２スイッチ(ＳＷ２)６１はオフ状態に制御されて、可変容量回路５２の容量値は第１容量Ｃ１のみで決定される。
　このように電力増幅器ＰＡが低電力状態の電力増幅を実行する場合には、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が低バンド送信周波数ｆLBを選択するので、第２スイッチ(ＳＷ２)６１はオン状態に制御されて、可変容量回路５２の容量値は第１容量Ｃ１と第２容量Ｃ２の並列容量で決定される。
　このように電力増幅器ＰＡが低電力状態の電力増幅を実行する場合には、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する増幅動作と、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する増幅動作とは、相違した増幅動作となる。ここで、周波数バンド選択端子２０４に供給される周波数バンド選択信号も、例えば、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから生成されることが可能である。
　《第２出力整合回路の動作》
　図２は、図１に示した本発明の実施の形態１による電力増幅器ＰＡに含まれた第２出力整合回路４の動作を説明するためのスミスチャートを示す図である。
　尚、図２でも、動作の理解を容易とするために、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡは、実際の数十Ωよりも大きな値とされている。
　図２では抵抗値がゼロ(０)の点と抵抗値が無限大(∞)の点とを結ぶ直線上に、第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡと第２増幅器２の比較的大きな出力インピーダンスＺｏｕｔ＿ＳＡとが示されている。第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡは、抵抗値がゼロ(０)の点より若干右側に位置している。第２増幅器２の比較的大きな出力インピーダンスＺｏｕｔ＿ＳＡは抵抗値が５０Ωの点の右側に示されているが、実際は抵抗値が２５Ωの点と抵抗値が５０Ωの点との間の点に実際には位置するものである。
　更に、図２には、第１増幅器１の比較的小さな出力インピーダンスＺｏｕｔ＿ＭＡと略等しいインピーダンスに整合された第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮも示されている。
　従って、第１制御端子２０１に供給される第１増幅器イネーブル信号により第１増幅器１が非活性状態に制御されて、第２制御端子２０２に供給される第２増幅器イネーブル信号により第２増幅器２が活性状態に制御される場合には、第２出力整合回路４は第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと第１出力整合回路３の入力インピーダンスＺｉｎ＿ＭＮの間で以下のインピーダンス整合動作を実行する必要がある。
　従って、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを図１に示した本発明の実施の形態１による電力増幅器ＰＡの第２増幅器２により増幅する場合には、可変容量回路５２の容量値は第１容量Ｃ１のみで決定される。その結果、図２に示したように、第１容量Ｃ１のみを使用して、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１との合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　一方、低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを図１に示した本発明の実施の形態１による電力増幅器ＰＡの第２増幅器２により増幅する場合には、可変容量回路５２の容量値は第１容量Ｃ１と第２容量Ｃ２の並列容量で決定される。その結果、図２に示すように、第１容量Ｃ１と第２容量Ｃ２の並列容量を使用して、インダクタＬ１による移動量ωＬ１と並列容量Ｃ１＋Ｃ２による移動量ω(Ｃ１＋Ｃ２)との合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　［実施の形態２］
　《具体的な電力増幅器の構成》
　図３は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態２による具体的な電力増幅器ＰＡの構成を示す図である。
　図３に示す本発明の実施の形態２による具体的な電力増幅器ＰＡが図１に示した本発明の実施の形態１による電力増幅器ＰＡと相違するのは、下記の点である。
　最初に、図１に示した電力増幅器ＰＡの可変容量回路５２は、図３に示す電力増幅器ＰＡの容量回路５０と第１スイッチ(ＳＷ１)６０と第２スイッチ(ＳＷ２)６１とに置換されている。
　次に、図３に示す本発明の実施の形態２による具体的な電力増幅器ＰＡは、化合物半導体チップ２１１とシリコン半導体チップ２１２と、モジュール配線基板２１３とによって構成されている。すなわち、第１増幅器１と第２増幅器２と容量回路５０の第１容量Ｃ１と第２容量Ｃ２とはＧａＡｓ等の化合物半導体チップ２１１に集積化され、第１スイッチ(ＳＷ１)６０を構成するＭＯＳトランジスタと第２スイッチ(ＳＷ２)６１を構成するＭＯＳトランジスタとはシリコン半導体チップ２１２に集積化されている。更にモジュール配線基板２１３には、第１出力整合回路３と第２出力整合回路４のインダクタ(Ｌ１)４１とが形成されている。また、容量回路５０では、第１容量Ｃ１は略６ｐＦの比較的大きな容量値に設定される一方、第２容量Ｃ２は略２ｐＦの比較的小さな容量値に設定される。
　電力増幅器ＰＡのＲＦ信号入力端子１０１は第１入力容量Ｃin1と第２入力容量Ｃin2を介してそれぞれ第１増幅器１の入力端子と第２増幅器２の入力端子に接続され、ＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮは第１増幅器１または第２増幅器２によって増幅される。
　第１増幅器１の出力端子として機能する第１ボンディングパッドＢＰ１は第１ボンディングワイヤＢＷ１を介して第１出力整合回路３の入力端子と第２出力整合回路４のインダクタ(Ｌ１)４１の一端に接続され、第２増幅器２の出力端子として機能する第２ボンディングパッドＢＰ２は第２ボンディングワイヤＢＷ２を介して第２出力整合回路４のインダクタ(Ｌ１)４１の他端に接続されている。
　容量回路５０の第１容量Ｃ１の一端と第２容量Ｃ２の一端とは第２増幅器２の出力端子と接続され、第１容量Ｃ１の他端として機能する第３ボンディングパッドＢＰ３は第３ボンディングワイヤＢＷ３を介して第５ボンディングパッドＢＰ５と接続され、第２容量Ｃ２の他端として機能する第４ボンディングパッドＢＰ４は第４ボンディングワイヤＢＷ４を介して第６ボンディングパッドＢＰ６と接続される。シリコン半導体チップ２１２では、第５ボンディングパッドＢＰ５と接地電位との間には第１スイッチ(ＳＷ１)６０を構成するＭＯＳトランジスタのドレイン・ソース電流経路が接続される一方、第６ボンディングパッドＢＰ６と接地電位との間には第２スイッチ(ＳＷ２)６１を構成するＭＯＳトランジスタのドレイン・ソース電流経路が接続されている。
　モード選択端子２０３として機能する第１スイッチ(ＳＷ１)６０のＭＯＳトランジスタのゲートにはローレベルの高電力モード信号ＨＰＭとハイレベルの低電力モード信号ＬＰＭとが供給可能とされる一方、周波数バンド選択端子２０４として機能する第２スイッチ(ＳＷ２)６１のＭＯＳトランジスタのゲートには高バンド選択信号と低バンド選択信号とが供給可能とされる。
　《第１増幅器による増幅》
　図３に示した本発明の実施の形態２による電力増幅器ＰＡにおいて、高電力状態での電力増幅を実行する場合について説明する。この高電力状態での電力増幅動作は、高バンドの送信周波数ｆHBを有するＲＦ入力信号ＲＦＩＮを増幅する場合と低バンドの送信周波数ｆLBを有するＲＦ入力信号ＲＦＩＮを増幅する場合とで、同一の動作となる。
　高電力状態での電力増幅動作では、第１制御端子２０１に供給されるハイレベルの第１増幅器イネーブル信号によって第１増幅器１が活性状態とされて、第２制御端子２０２に供給されるローレベルの第２増幅器イネーブル信号によって第２増幅器２が非活性状態とされる。従って、モード選択端子２０３に供給されるローレベルの高電力モード信号ＨＰＭによって第１スイッチ(ＳＷ１)６０はオフ状態に制御されて、周波数バンド選択端子２０４に供給されるローレベルの制御信号によって第２スイッチ(ＳＷ２)６１はオフ状態に制御される。従って、オフ状態の第１スイッチ(ＳＷ１)６０とオフ状態の第２スイッチ(ＳＷ２)６１とは、第１増幅器１の出力端子への第２出力整合回路４の影響を低減するものである。
　従って、図１に示した本発明の実施の形態１による電力増幅器ＰＡでは第１スイッチ(ＳＷ１)６０は第２出力整合回路４のＲＦ信号経路に直列接続されていたのに対して、図３に示す本発明の実施の形態２による電力増幅器ＰＡでは第１スイッチ(ＳＷ１)６０は第２出力整合回路４のＲＦ信号経路と接地電位ＧＮＤとの間に接続されている。その結果、図１の本発明の実施の形態１による電力増幅器ＰＡの低電力状態での電力増幅動作では第２増幅器２のＲＦ増幅出力信号の一部が、出力整合回路４のＲＦ信号経路上の第１スイッチ(ＳＷ１)６０で損失されていた。それに対して、図３に示した本発明の実施の形態２による電力増幅器ＰＡの低電力状態での電力増幅動作では、出力整合回路４のＲＦ信号経路上でのＲＦ信号損失を低減することが可能となる。
　《第２増幅器による増幅》
　図３に示す本発明の実施の形態２において、低電力状態での電力増幅を実行する場合では、第１制御端子２０１に供給されるローレベルの第１増幅器イネーブル信号によって第１増幅器１が非活性状態とされて、第２制御端子２０２に供給されるハイレベルの第２増幅器イネーブル信号によって第２増幅器２が活性状態とされる。更に、モード選択端子２０３に供給されるハイレベルの低電力モード信号ＬＰＭによって、第１スイッチ(ＳＷ１)６０はオン状態に制御され、容量回路５０では略６ｐＦの比較的大きな容量値に設定された第１容量Ｃ１は使用状態とされる。
　高バンドの送信周波数ｆHBのＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する場合には、ローレベルの高バンド選択信号が周波数バンド選択端子２０４に供給されるので、第２スイッチ(ＳＷ２)６１はオフ状態に制御され、容量回路５０の容量値は略６ｐＦの第１容量Ｃ１のみで決定される。
　その結果、図２に示したように第１容量Ｃ１のみを使用して、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１の合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　低バンドの送信周波数ｆLBのＲＦ入力信号ＲＦＩＮを第２増幅器２が増幅する場合には、ハイレベルの低バンド選択信号が周波数バンド選択端子２０４に供給されるので、第２スイッチ(ＳＷ２)６１はオン状態に制御され、容量回路５０の容量値は略６ｐＦの第１容量Ｃ１と略２ｐＦの第２容量Ｃ２との並列容量で決定される。
　その結果、図２に示すように第１容量Ｃ１と第２容量Ｃ２の並列容量を使用して、インダクタＬ１による移動量ωＬ１と並列容量Ｃ１＋Ｃ２による移動量ω(Ｃ１＋Ｃ２)との合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　《低電力モードでの電力付加効率》
　図４は、図３に示した本発明の実施の形態２による電力増幅器ＰＡが低電力モードＬＰＭで動作する場合での電力付加効率(ＰＡＥ)を示す図である。
　図４の横軸はＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮの送信周波数を示す一方、図４の縦軸は図３の電力増幅器ＰＡの電力付加効率(ＰＡＥ)を示す。
　低電力モードＬＰＭでは、低電力状態の電力増幅を実行するので、ＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮは第２増幅器２によって電力増幅された後に第２出力整合回路４と第１出力整合回路３とを介して電力増幅器ＰＡの出力端子１０２に伝達される。
　低電力モードＬＰＭの増幅動作で送信周波数が８８０ＭＨｚ～９１５ＭＨｚのＷＣＤＭＡ方式でバンド８と呼ばれる高い送信周波数ｆHBのＲＦ入力信号ＲＦＩＮが第２増幅器２によって電力増幅される場合には、図４の破線で示すように容量回路５０ではオン状態の第１スイッチ(ＳＷ１)６０によって第１容量Ｃ１だけが使用状態とされる。その結果、８８０ＭＨｚ～９１５ＭＨｚのＷＣＤＭＡ方式のバンド８の低電力モードＬＰＭの増幅動作では、図３の電力増幅器ＰＡの電力付加効率(ＰＡＥ)は２２％以上の目標仕様(Ｓｐｅｃ)を達成することが可能となる。尚、ＷＣＤＭＡは、Wideband Code Division Multiple Accessの略である。
　低電力モードＬＰＭの増幅動作で送信周波数が８２９ＭＨｚ～９４９ＭＨｚのＷＣＤＭＡ方式でバンド５と呼ばれる低い送信周波数ｆLBのＲＦ入力信号ＲＦＩＮが第２増幅器２によって電力増幅される場合には、図４の実線で示すように容量回路５０ではオン状態の第１スイッチ(ＳＷ１)６０とオン状態の第２スイッチ(ＳＷ２)６１とによって第１容量Ｃ１と第２容量Ｃ２の並列容量が使用状態とされる。その結果、８２９ＭＨｚ～９４９ＭＨｚのＷＣＤＭＡ方式のバンド５の低電力モードＬＰＭの増幅動作では、図３の電力増幅器ＰＡの電力付加効率(ＰＡＥ)は２２％以上の目標仕様(Ｓｐｅｃ)を達成することが可能となる。
　《低電力モードでの隣接チャンネル漏洩比》
　図５は、図３に示した本発明の実施の形態２による電力増幅器ＰＡが低電力モードＬＰＭで動作する場合での隣接チャンネル漏洩比(ＡＣＬＲ：Adjacent Channel power Leakage Ratio)を示す図である。尚、電力増幅器ＰＡでの隣接チャンネル漏洩比(ＡＣＬＲ)は、電力増幅器ＰＡのＦ入力信号ＲＦＩＮの電力増幅での信号歪みに起因して送信希望チャンネルから隣接チャンネルに漏洩する妨害信号の大きさを示すパラメータである。
　図５の横軸はＲＦ信号入力端子１０１に供給されるＲＦ入力信号ＲＦＩＮの送信周波数を示す一方、図５の縦軸は図３の電力増幅器ＰＡの隣接チャンネル漏洩比(ＡＣＬＲ)を示す。
　低電力モードＬＰＭの増幅動作で送信周波数が８８０ＭＨｚ～９１５ＭＨｚのＷＣＤＭＡ方式でバンド８と呼ばれる高い送信周波数ｆHBのＲＦ入力信号ＲＦＩＮが第２増幅器２によって電力増幅される場合には、図５の破線で示すように容量回路５０ではオン状態の第１スイッチ(ＳＷ１)６０によって第１容量Ｃ１だけが使用状態とされる。その結果、８８０ＭＨｚ～９１５ＭＨｚのＷＣＤＭＡ方式のバンド８の低電力モードＬＰＭの増幅動作では、図３の電力増幅器ＰＡの隣接チャンネル漏洩比(ＡＣＬＲ)は、－３８ｄＢｃ以下の目標仕様(Ｓｐｅｃ)を達成することが可能となる。
　低電力モードＬＰＭの増幅動作で送信周波数が８２９ＭＨｚ～９４９ＭＨｚのＷＣＤＭＡ方式でバンド５と呼ばれる低い送信周波数ｆLBのＲＦ入力信号ＲＦＩＮが第２増幅器２によって電力増幅される場合には、図５の実線で示すように容量回路５０ではオン状態の第１スイッチ(ＳＷ１)６０とオン状態の第２スイッチ(ＳＷ２)６１とによって第１容量Ｃ１と第２容量Ｃ２の並列容量が使用状態とされる。その結果、８２９ＭＨｚ～９４９ＭＨｚのＷＣＤＭＡ方式のバンド５の低電力モードＬＰＭの増幅動作では、図３の電力増幅器ＰＡの電力付加効率(ＰＡＥ)は－３８ｄＢｃ以下の目標仕様(Ｓｐｅｃ)を達成することが可能となる。
　［実施の形態３］
　図６は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。
　図６に示す本発明の実施の形態３による電力増幅器ＰＡが図１に示した本発明の実施の形態１による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図６に示した本発明の実施の形態３による電力増幅器ＰＡにおいては、第２出力整合回路４のインダクタ(Ｌ１)４１と可変容量回路５２の間に接続された第１スイッチ(ＳＷ１)６０には種々のスイッチが使用可能であり、第２出力整合回路４の可変容量回路５２には種々の可変容量が使用可能である。
　図７は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。
　図７に示す本発明の実施の形態３による電力増幅器ＰＡが図３に示した本発明の実施の形態２による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図７に示した本発明の実施の形態３による電力増幅器ＰＡにおいては、第２出力整合回路４の可変容量回路５２には種々の可変容量が使用可能であり、可変容量回路５２と接地電圧ＧＮＤとの間に接続された第１スイッチ(ＳＷ１)６０には種々のスイッチが使用可能である。
　図８は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態３による電力増幅器ＰＡの構成を示す図である。
　図８に示す本発明の実施の形態３による電力増幅器ＰＡが図１に示した本発明の実施の形態１による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図８に示した本発明の実施の形態３による電力増幅器ＰＡにおいては、高電力状態の電力増幅を実行する場合に第１増幅器１の出力端子への第２出力整合回路４の影響を低減する分離回路は、第３容量Ｃ３と第１スイッチ(ＳＷ１)６０とインダクタ(Ｌ１)４１とによって構成されている。この分離回路では第３容量Ｃ３と第１スイッチ(ＳＷ１)６０との直列接続とインダクタ(Ｌ１)４１が並列接続され、分離回路はＬＣ並列共振回路の形式に構成されている。
　図８に示した本発明の実施の形態３による電力増幅器ＰＡが高電力状態の電力増幅を実行する場合には、モード選択端子２０３に供給されるローレベルの高電力モード信号ＨＰＭにより第１スイッチ(ＳＷ１)６０はオン状態に制御され、第３容量Ｃ３とインダクタ(Ｌ１)４１のＬＣ並列共振回路の分離回路が形成される。
　高い送信周波数ｆHBのＲＦ入力信号ＲＦＩＮが第１増幅器１によって電力増幅される場合には、第３容量Ｃ３とインダクタ(Ｌ１)４１のＬＣ並列共振回路によって構成される分離回路のインピーダンスは、極めて大きな値に設定される。従って、図８に示した本発明の実施の形態３による電力増幅器ＰＡが高電力状態の電力増幅を実行する際に、第１増幅器１の出力端子への第２出力整合回路４の影響が十分に低減されることが可能となる。
　図８に示した本発明の実施の形態３による電力増幅器ＰＡが低電力状態の電力増幅を実行する場合には、モード選択端子２０３に供給されるハイレベルの低電力モード信号ＨＬＰＭによって第１スイッチ(ＳＷ１)６０はオフ状態に制御されるので、第３容量Ｃ３とインダクタ(Ｌ１)４１のＬＣ並列共振回路の分離回路が形成されないものとなる。従って、第２増幅器２の出力端子からのＲＦ増幅出力信号は、可変容量回路５２とインダクタ(Ｌ１)４１とを含む第２出力整合回路４の入力端子と出力端子との間のＲＦ信号経路を介して第１出力整合回路３の入力端子に供給されることが可能となる。
　更に図８に示した本発明の実施の形態３による電力増幅器ＰＡでも、第２出力整合回路４のＬＣ並列共振回路の第１スイッチ(ＳＷ１)６０には種々のスイッチが使用可能であって、第２出力整合回路４の可変容量回路５２には種々の可変容量が使用可能である。
　《種々のスイッチ》
　図１５は、図６と図７と図８に示した本発明の実施の形態３による電力増幅器ＰＡにおいて第１スイッチ(ＳＷ１)６０として使用可能な種々のスイッチの構成を示す図である。
　図１５(Ａ)に示す第１スイッチ(ＳＷ１)６０は、具体的には図１５(Ｂ)に示すように抵抗ＲとトランジスタＱによって構成されることが可能である。トランジスタＱには、ＭＯＳ型またはＭＥＳ型の電界効果トランジスタまたはバイポーラトランジスタが使用さることが可能である。抵抗Ｒを介してトランジスタＱの制御電極に制御信号が供給されることによって、トランジスタＱの出力電流経路のインピーダンスが小さくなり、トランジスタＱはスイッチング素子として動作可能となる。
　図１５(Ａ)に示す第１スイッチ(ＳＷ１)６０は、具体的には図１５(Ｃ)に示すように抵抗ＲとＰＩＮダイオードＤによって構成されることが可能である。良く知られているように、ＰＩＮダイオードＤはＰＮ接合の接合部分に真性半導体が形成され、順方向バイアスのＰＩＮダイオードＤはオン状態となって、逆方向バイアスのＰＩＮダイオードＤはオフ状態となる。すなわち、抵抗Ｒを介してＰＩＮダイオードＤに供給される電圧が順方向バイアスであれば、ＰＩＮダイオードＤのアノードとカソードの間はオン状態となり、抵抗Ｒを介してＰＩＮダイオードＤに供給される電圧が逆方向バイアスであれば、ＰＩＮダイオードＤのアノードとカソードの間はオフ状態となる。
　《種々の可変容量回路》
　図１６は、図６と図７と図８に示した本発明の実施の形態３による電力増幅器ＰＡにおいて可変容量回路５２として使用可能な種々の可変容量回路の構成を示す図である。
　図１６(Ａ)に示す可変容量回路５２は、具体的には図１６(Ｂ)に示すように複数の容量Ｃ０、Ｃ１…Ｃｎと複数のスイッチＳＷ０、ＳＷ１…ＳＷｎとによって構成されている。１番目の容量Ｃ０と１番目のスイッチＳＷ０とは直列接続され、２番目の容量Ｃ１と２番目のスイッチＳＷ１とは直列接続され、最後の容量Ｃｎと最後のスイッチＳＷｎとは直列接続され、これらの複数の直列接続は可変容量回路５２の２端子間に並列接続される。複数のスイッチＳＷ０、ＳＷ１…ＳＷｎの各スイッチには、図１５に示した種々のスイッチが使用されることが可能である。
　図１６(Ａ)に示す可変容量回路５２は、具体的には図１６(Ｃ)に示すように複数の容量Ｃ０、Ｃ１…Ｃｎと複数のスイッチＳＷ１…ＳＷｎによって構成されている。１番目の容量Ｃ０は、可変容量回路５２の２端子間に接続される。２番目の容量Ｃ１と２番目のスイッチＳＷ１とは直列接続され、最後の容量Ｃｎと最後のスイッチＳＷｎとは直列接続されて、これらの複数の直列接続は可変容量回路５２の２端子の間に並列接続される。複数のスイッチＳＷ１…ＳＷｎの各スイッチには、図１５に示した種々のスイッチが使用されることが可能である。
　図１６(Ａ)に示す可変容量回路５２は、具体的には図１６(Ｃ)に示すように抵抗Ｒと可変容量ダイオードＤによって構成されることが可能である。良く知られているように、バラクタダイオードと呼ばれる可変容量ダイオードＤはＰＮ接合の空乏層容量の電圧依存性が大きく設定されている。従って、抵抗Ｒを介して可変容量ダイオードＤに供給される印加電圧の変化に応答して、可変容量ダイオードＤのカソード・アノード間容量は連続的に変化するものとなる。
　［実施の形態４］
　図９は、低電力状態から高電力状態までの広範囲の電力増幅を可能として更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。
　図９に示す本発明の実施の形態４による電力増幅器ＰＡが図６に示した本発明の実施の形態３による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図６に示した本発明の実施の形態３による電力増幅器ＰＡの可変容量回路５２は、図９に示す本発明の実施の形態４による電力増幅器ＰＡでは略６ｐＦの固定容量値の第１容量Ｃ１に置換されている。次に図６に示した本発明の実施の形態３による電力増幅器ＰＡに含まれた略３ｎＨのインダクタンスの固定インダクタ(Ｌ１)４１は、図９に示す本発明の実施の形態４による電力増幅器ＰＡでは可変インダクタンスの可変インダクタ回路(Ｌ１)４１に置換されている。
　図１０は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。
　図１０に示す本発明の実施の形態４による電力増幅器ＰＡが図７に示す本発明の実施の形態３による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図７に示した本発明の実施の形態３による電力増幅器ＰＡの可変容量回路５２は、図１０に示す本発明の実施の形態４による電力増幅器ＰＡでは略６ｐＦの固定容量値の第１容量Ｃ１に置換されている。次に図７に示した本発明の実施の形態３による電力増幅器ＰＡに含まれた略３ｎＨのインダクタンスの固定インダクタ(Ｌ１)４１は、図１０に示す本発明の実施の形態４による電力増幅器ＰＡで可変インダクタンスの可変インダクタ回路(Ｌ１)４１に置換されている。
　図１１は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態４による電力増幅器ＰＡの構成を示す図である。
　図１１に示す本発明の実施の形態４による電力増幅器ＰＡが図８に示す本発明の実施の形態３による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図８に示した本発明の実施の形態３による電力増幅器ＰＡの可変容量回路５２は、図１１に示す本発明の実施の形態４による電力増幅器ＰＡでは略６ｐＦの固定容量値の第１容量Ｃ１に置換されている。次に図８に示した本発明の実施の形態３による電力増幅器ＰＡの分離回路のＬＣ並列共振回路の略３ｎＨのインダクタンスの固定インダクタ(Ｌ１)４１は、図１１に示す本発明の実施の形態４による電力増幅器ＰＡでは可変インダクタンスの可変インダクタ回路(Ｌ１)４１に置換されている。
　図９と図１０と図１１に示した本発明の実施の形態４による電力増幅器ＰＡで第２増幅器２が増幅動作を実行する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が高バンド送信周波数ｆHBを選択する際に、可変インダクタ回路(Ｌ１)４１のインダクタンスは第１インダクタＬ１で決定される。その結果、第１インダクタＬ１を使用することによって、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１の合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　図９と図１０と図１１に示した本発明の実施の形態４による電力増幅器ＰＡで第２増幅器２が増幅動作を実行する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が低バンド送信周波数ｆLBを選択する際に、可変インダクタ回路(Ｌ１)４１のインダクタンスは第１インダクタＬ１と第２インダクタＬ２との合計インダクタンスで決定される。その結果、可変インダクタ回路(Ｌ１)４１の第１インダクタＬ１と第２インダクタＬ２との合計インダクタンスを使用して、合計インダクタＬ１＋Ｌ２による移動量ω(Ｌ１＋Ｌ２)と第１容量Ｃ１による移動量ωＣ１との合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　《種々の可変インダクタ回路》
　図１７は、図９と図１０と図１１に示した本発明の実施の形態４による電力増幅器ＰＡにおいて可変インダクタ回路(Ｌ１)４１として使用可能な種々の可変インダクタ回路の構成を示す図である。
　図１７(Ａ)に示す可変インダクタ回路４１は、具体的には図１７(Ｂ)に示すように複数のインダクタＬ０、Ｌ１…Ｌｎと複数のスイッチＳＷ０、ＳＷ１…ＳＷｎとによって構成されている。１番目のインダクタＬ０と１番目のスイッチＳＷ０とは直列接続され、２番目のインダクタＬ１と２番目のスイッチＳＷ１とは直列接続され、最後のインダクタＬｎと最後のスイッチＳＷｎとは直列接続されて、これらの複数の直列接続は可変インダクタ回路４１の２端子の間に並列接続される。複数のスイッチＳＷ０、ＳＷ１…ＳＷｎの各スイッチには、図１５に示した種々のスイッチが使用されることが可能である。
　図１７(Ａ)に示す可変インダクタ回路４１は、具体的には図１７(Ｃ)に示すように複数のインダクタＬ０、Ｌ１…Ｌｎと複数のスイッチＳＷ１…ＳＷｎとによって構成されている。１番目のインダクタＬ０は、可変インダクタ回路４１の２端子間に接続される。２番目のインダクタＬ１と２番目のスイッチＳＷ１とは直列接続され、最後のインダクタＬｎと最後のスイッチＳＷｎとは直列接続されて、これらの複数の直列接続は可変インダクタ回路４１の２端子間に並列接続される。複数のスイッチＳＷ１…ＳＷｎの各スイッチには、図１５に示した種々のスイッチが使用されることが可能である。
　図１７(Ａ)に示す可変インダクタ回路４１は、具体的には図１７(Ｄ)に示すように複数のインダクタＬ０、Ｌ１…Ｌｎと複数のスイッチＳＷ１…ＳＷｎとによって構成されている。１番目のインダクタＬ０と２番目のインダクタＬ１と最後のインダクタＬｎとは、可変インダクタ回路４１の２端子間に直列接続されている。２番目のインダクタＬ１と２番目のスイッチＳＷ１とは並列接続され、最後のインダクタＬｎと最後のスイッチＳＷｎとは並列接続されている。複数のスイッチＳＷ１…ＳＷｎの各スイッチには、図１５に示した種々のスイッチが使用されることが可能である。
　［実施の形態５］
　図１２は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。
　図１２に示した本発明の実施の形態５による電力増幅器ＰＡが図９に示した本発明の実施の形態４による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図９に示した本発明の実施の形態４による電力増幅器ＰＡの略６ｐＦの固定容量値の第１容量Ｃ１は、図１２に示す本発明の実施の形態５による電力増幅器ＰＡの可変容量回路５２に置換されている。
　図１３は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。
　図１３に示す本発明の実施の形態５による電力増幅器ＰＡが図１０に示した本発明の実施の形態４による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図１０に示す本発明の実施の形態４による電力増幅器ＰＡの略６ｐＦの固定容量値の第１容量Ｃ１は、図１３に示す本発明の実施の形態５による電力増幅器ＰＡの可変容量回路５２に置換されている。
　図１４は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態５による電力増幅器ＰＡの構成を示す図である。
　図１４に示す本発明の実施の形態５による電力増幅器ＰＡが図１１に示した本発明の実施の形態４による電力増幅器ＰＡと相違するのは、下記の点である。
　すなわち、図１１に示す本発明の実施の形態４による電力増幅器ＰＡの略６ｐＦの固定容量値の第１容量Ｃ１は、図１４に示す本発明の実施の形態５による電力増幅器ＰＡの可変容量回路５２に置換されている。
　図１２と図１３と図１４に示す本発明の実施の形態５による電力増幅器ＰＡで第２増幅器２が増幅動作を実行する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が高バンド送信周波数ｆHBを選択する際には、可変容量回路５２の容量値は第１容量Ｃ１で決定され、可変インダクタ回路(Ｌ１)４１のインダクタンスは第１インダクタＬ１で決定される。その結果、第１容量Ｃ１と第１インダクタＬ１を使用することによって、インダクタＬ１による移動量ωＬ１と容量Ｃ１による移動量ωＣ１の合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　図１２と図１３と図１４に示す本発明の実施の形態５による電力増幅器ＰＡで第２増幅器２が増幅動作を実行する場合には、周波数バンド選択端子２０４に供給される周波数バンド選択信号が低バンド送信周波数ｆLBを選択する際に、可変容量回路５２の容量値は第１容量Ｃ１と第２容量Ｃ２との並列容量で決定され、可変インダクタ回路(Ｌ１)４１のインダクタンスは第１インダクタＬ１と第２インダクタＬ２との合計インダクタンスで決定される。その結果、可変容量回路５２の第１容量Ｃ１と第２容量Ｃ２との並列容量と可変インダクタ回路(Ｌ１)４１の第１インダクタＬ１と第２インダクタＬ２との合計インダクタンスを使用して、合計インダクタＬ１＋Ｌ２による移動量ω(Ｌ１＋Ｌ２)と並列容量(Ｃ１＋Ｃ２)による移動量ω(Ｃ１＋Ｃ２)の合計による移動先を、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡと一致させることが可能となる。
　以上、図１２と図１３と図１４を使用して説明した本発明の実施の形態５による電力増幅器ＰＡによれば、第２増幅器２の出力インピーダンスＺｏｕｔ＿ＳＡとの整合の設定の自由度を向上することが可能となる。従って、第２増幅器２が極めて低い低電力状態で高い電力付加効率を示すように極めて小さな素子サイズのトランジスタによって構成され、第２増幅器２の出力インピーダンスが極めて高い値に増加する場合にも、本発明の実施の形態５を採用することによって第２増幅器２の出力と第２出力整合回路４の入力の間の良好なインピーダンス整合を実現することが可能となる。
　［実施の形態６］
　図１８は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態６による電力増幅器ＰＡの構成を示す図である。
　最初に図１８に示す本発明の実施の形態６による電力増幅器ＰＡは、素子サイズの大きなハイバンド第１増幅器１５１Ｈと、素子サイズの小さなハイバンド第２増幅器１５２Ｈと、ハイバンド第１出力整合回路１５３Ｈと、ハイバンド第２出力整合回路１５４Ｈとを含んでいる。ＷＣＤＭＡ方式のバンド１とバンド２とバンド４を含むハイバンド３Ｇ入力信号が第１ＲＦ信号入力端子１０１Ｈに供給されるので、ハイバンド３Ｇ入力信号はハイバンド第１増幅器１５１Ｈまたはハイバンド第２増幅器１５２Ｈによって増幅されて、第１ＲＦ信号出力端子１０２ＨからＷＣＤＭＡ方式のバンド１とバンド２とバンド４を含むハイバンド３Ｇ出力信号が生成される。尚、ＷＣＤＭＡ方式のバンド１の送信周波数は１９２０ＭＨｚ～１９８０ＭＨｚであり、ＷＣＤＭＡ方式のバンド２の送信周波数は１８５０ＭＨｚ～１９１０ＭＨｚであり、ＷＣＤＭＡ方式のバンド４の送信周波数は１７１０ＭＨｚ～１７５５ＭＨｚである。また、図１８のハイバンド第１増幅器１５１Ｈとハイバンド第２増幅器１５２Ｈとハイバンド第１出力整合回路１５３Ｈとハイバンド第２出力整合回路１５４Ｈとはそれぞれ、図１に示す本発明の実施の形態１による電力増幅器ＰＡに含まれた第１増幅器１と第２増幅器２と第１出力整合回路３と第２出力整合回路４と同様に構成されて、同様に動作するものである。
　次に、図１８に示す本発明の実施の形態６による電力増幅器ＰＡは、素子サイズの大きなローバンド第１増幅器１５１Ｌと、素子サイズの小さなローバンド第２増幅器１５２Ｌと、ローバンド第１出力整合回路１５３Ｌと、ローバンド第２出力整合回路１５４Ｌとを含んでいる。ＷＣＤＭＡ方式のバンド５とバンド８を含むローバンド３Ｇ入力信号が第２ＲＦ信号入力端子１０１Ｌに供給されるので、ローバンド３Ｇ入力信号はローバンド第１増幅器１５１Ｌまたはローバンド第２増幅器１５２Ｌによって増幅されて、第２ＲＦ信号出力端子１０２ＬからＷＣＤＭＡ方式のバンド５とバンド８を含むローバンド３Ｇ出力信号が生成される。上述のように、ＷＣＤＭＡ方式のバンド５の送信周波数は８２４ＭＨｚ～８４９ＭＨｚであり、ＷＣＤＭＡ方式のバンド８の送信周波数は８８０ＭＨｚ～９１５ＭＨｚである。また、図１８のローバンド第１増幅器１５１Ｌとローバンド第２増幅器１５２Ｌとローバンド第１出力整合回路１５３Ｌとローバンド第２出力整合回路１５４Ｌとはそれぞれ、図１に示す本発明の実施の形態１による電力増幅器ＰＡに含まれた第１増幅器１と第２増幅器２と第１出力整合回路３と第２出力整合回路４と同様に構成されて、同様に動作するものである。
　最後に、図１８に示した本発明の実施の形態６による電力増幅器ＰＡは、バイアス整合制御回路１５０を含んでいる。バイアス整合制御回路１５０には、携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから、イネーブル信号ＥＮＡとモード信号ＭＯＤＥと第１バンド選択信号ＢＳ１と第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３とが供給される。
　バイアス整合制御回路１５０からハイバンド第１増幅器イネーブル信号としてのメインバイアスMain Biasとハイバンド第２増幅器イネーブル信号としてのサブバイアスSub Biasとが生成されて、ハイバンド第１増幅器１５１Ｈとハイバンド第２増幅器１５２Ｈとにそれぞれ供給される。更にバイアス整合制御回路１５０からローバンド第１増幅器イネーブル信号としてのメインバイアスMain Biasとローバンド第２増幅器イネーブル信号としてのサブバイアスSub Biasとが生成されて、ローバンド第１増幅器１５１Ｌとローバンド第２増幅器１５２Ｌとにそれぞれ供給される。
　バイアス整合制御回路１５０からハイバンド第２出力整合回路１５４Ｈに、モード信号ＭＯＤＥと、ＷＣＤＭＡ方式のバンド１の選択信号Ｂ１と、ＷＣＤＭＡ方式のバンド２の選択信号Ｂ２と、ＷＣＤＭＡ方式のバンド４の選択信号Ｂ４とが供給される。
　バイアス整合制御回路１５０からローバンド第２出力整合回路１５４Ｌに、モード信号ＭＯＤＥと、ＷＣＤＭＡ方式のバンド５の選択信号Ｂ５と、ＷＣＤＭＡ方式のバンド８の選択信号Ｂ８とが供給される。
　図１９は、図１８に示した本発明の実施の形態６による電力増幅器ＰＡの動作を説明する図である。
　図１９の一行目には、左から右へ、バンドＢａｎｄの欄、パワーモードPower Modeの欄、イネーブル信号ＥＮＡの欄、モード信号ＭＯＤＥの欄、第１バンド選択信号ＢＳ１の欄、第２バンド選択信号ＢＳ２の欄、第３バンド選択信号ＢＳ３の欄が配置されている。
　図１９の１番左の欄のバンド(周波数帯)Ｂａｎｄには、ローバンドLow BandとハイバンドHigh Bandとが配置されて、ローバンドLow BandはＷＣＤＭＡ方式のBand 5とBand 8とを含み、ハイバンドHigh BandはＷＣＤＭＡ方式のBand 1とBand 2とBand 4とを含んでいる。
　図１９の左から２番目の欄のパワーモードPower Modeは、高電力モードＨＰＭを意味するハイパワーHigh Powerと低電力モードＬＰＭを意味するローパワーLow Powerとを含んでいる。
　図１９の左から３番目の欄のイネーブル信号ＥＮＡは、ハイレベル“Ｈ”を含んでいる。従って、図１９に示された全ての動作状態で、図１８に示す本発明の実施の形態６による電力増幅器ＰＡは動作イネーブルの状態に設定される。
　図１９の左から４番目の欄のモード信号ＭＯＤＥは、ハイレベル“Ｈ”(ハイパワーに対応)とローレベル“Ｌ”(ローパワーに対応)とを含んでいる。
　図１９の左から５番目の欄の第１バンド選択信号ＢＳ１は、ローレベル“Ｌ”(ローバンドLow Bandに対応)とハイレベル“Ｈ”(ハイバンドHigh Bandに対応)とを含んでいる。
　図１９の左から６番目の欄の第２バンド選択信号ＢＳ２と一番右の欄の第３バンド選択信号ＢＳ３とは、ハイレベル“Ｈ”とローレベル“Ｌ”を含んでいる。第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３との２ビットは、ハイバンド第２出力整合回路１５４Ｈとローバンド第２出力整合回路１５４Ｌの周波数特性を設定するために使用される。
　バイアス整合制御回路１５０に供給されるハイレベル“Ｈ”のイネーブル信号ＥＮＡに応答して、図１８に示した本発明の実施の形態６による電力増幅器ＰＡは動作イネーブルの状態に設定される。
　バイアス整合制御回路１５０に供給されるモード信号ＭＯＤＥがハイレベル“Ｈ”(ハイパワーに対応)の場合には、ハイバンド第１増幅器イネーブル信号のメインバイアスMain Biasによってハイバンド第１増幅器１５１Ｈが活性化される一方、ハイバンド第２増幅器ディスイネーブル信号のサブバイアスSub Biasによってハイバンド第２増幅器１５２Ｈが非活性化される。またハイバンド第２出力整合回路１５４Ｈの内部の第１スイッチ(ＳＷ１)６０が制御されるので、ハイバンド第１増幅器１５１Ｈの出力端子へのハイバンド第２出力整合回路１５４Ｈの影響が低減される。更にこの場合には、ローバンド第１増幅器イネーブル信号のメインバイアスMain Biasによってローバンド第１増幅器１５１Ｌが活性化される一方、ローバンド第２増幅器ディスイネーブル信号のサブバイアスSub Biasによってローバンド第２増幅器１５２Ｌが非活性化される。またローバンド第２出力整合回路１５４Ｌの内部の第１スイッチ(ＳＷ１)６０が制御されるので、ローバンド第１増幅器１５１Ｌの出力端子へのローバンド第２出力整合回路１５４Ｌの影響が低減される。
　バイアス整合制御回路１５０に供給されるモード信号ＭＯＤＥがローレベル“Ｌ”(ローパワーに対応)の場合には、ハイバンド第１増幅器ディスイネーブル信号のメインバイアスMain Biasによってハイバンド第１増幅器１５１Ｈが非活性化される一方、ハイバンド第２増幅器イネーブル信号のサブバイアスSub Biasによってハイバンド第２増幅器１５２Ｈが活性化される。更に、ハイバンド第２増幅器１５２Ｈの出力端子からのＲＦ増幅出力信号は、ハイバンド第２出力整合回路１５４Ｈの入力端子と出力端子との間のＲＦ信号経路を介してハイバンド第１出力整合回路１５３Ｈの入力端子に供給されることが可能となる。更に、この場合には、ローバンド第１増幅器ディスイネーブル信号のメインバイアスMain Biasによってローバンド第１増幅器１５１Ｌが非活性化される一方、ローバンド第２増幅器イネーブル信号のサブバイアスSub Biasによってローバンド第２増幅器１５２Ｌが活性化される。更に、ローバンド第２増幅器１５２Ｌの出力端子からのＲＦ増幅出力信号は、ローバンド第２出力整合回路１５４Ｌの入力端子と出力端子との間のＲＦ信号経路を介してローバンド第１出力整合回路１５３Ｌの入力端子に供給されることが可能となる。
　バイアス整合制御回路１５０に供給される第１バンド選択信号ＢＳ１の１ビットがローレベル“Ｌ”(ローバンドLow Bandに対応)の場合には、第２ＲＦ信号入力端子１０１Ｌに供給されるＷＣＤＭＡ方式のバンド５とバンド８を含むローバンド３Ｇ入力信号を増幅するためのローバンド第１増幅器１５１Ｌとローバンド第２増幅器１５２Ｌとローバンド第１出力整合回路１５３Ｌとローバンド第２出力整合回路１５４Ｌとが活性化される。
　バイアス整合制御回路１５０に供給される第１バンド選択信号ＢＳ１の１ビットがハイレベル“Ｈ”(ハイバンドHigh Bandに対応)の場合には、第１ＲＦ信号入力端子１０１Ｈに供給されるＷＣＤＭＡ方式のバンド１とバンド２とバンド４とを含むハイバンド３Ｇ入力信号を増幅するためのハイバンド第１増幅器１５１Ｈとハイバンド第２増幅器１５２Ｈとハイバンド第１出力整合回路１５３Ｈとハイバンド第２出力整合回路１５４Ｈとが活性化される。
　バイアス整合制御回路１５０に供給される第１バンド選択信号ＢＳ１の１ビットがローレベル“Ｌ”(ローバンドLow Bandに対応)の場合には、第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３との２ビットによってローバンド第２出力整合回路１５４Ｌの周波数特性は下記のように設定される。
　すなわち、第３バンド選択信号ＢＳ３の１ビットは無関係であり、第２バンド選択信号ＢＳ２の１ビットがハイレベル“Ｈ”の場合には、低周波数側のＷＣＤＭＡ方式のバンド５の送信周波数８２４ＭＨｚ～８４９ＭＨｚにローバンド第２出力整合回路１５４Ｌの周波数特性が最適化される。具体的な例によれば、ローバンド第２出力整合回路１５４Ｌの可変容量回路５２の容量値が第１容量Ｃ１と第２容量Ｃ２の並列容量Ｃ１＋Ｃ２で決定されるか、またはローバンド第２出力整合回路１５４Ｌの可変インダクタ回路(Ｌ１)４１のインダクタンスが第１インダクタＬ１と第２インダクタＬ２の合計インダクタンスＬ１＋Ｌ２で決定される。
　また第２バンド選択信号ＢＳ２の１ビットがローレベル“Ｌ”の場合には、高周波数側のＷＣＤＭＡ方式のバンド８の送信周波数８８０ＭＨｚ～９１５ＭＨｚにローバンド第２出力整合回路１５４Ｌの周波数特性が最適化される。具体的な例によれば、ローバンド第２出力整合回路１５４Ｌの可変容量回路５２の容量値が第１容量Ｃ１の単独容量Ｃ１で決定されるか、またはローバンド第２出力整合回路１５４Ｌの可変インダクタ回路(Ｌ１)４１のインダクタンスが第１インダクタＬ１の単独インダクタンスＬ１で決定される。
　バイアス整合制御回路１５０に供給される第１バンド選択信号ＢＳ１の１ビットがハイレベル“Ｈ”(ハイバンドhigh Bandに対応)の場合には、第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３の２ビットによってハイバンド第２出力整合回路１５４Ｈの周波数特性は下記のように設定される。
　すなわち、第２バンド選択信号ＢＳ２がローレベル“Ｌ”であり第３バンド選択信号ＢＳ３がローレベル“Ｌ”である場合には、高周波のＷＣＤＭＡ方式のバンド１の送信周波数１９２０ＭＨｚ～１９８０ＭＨｚにハイバンド第２出力整合回路１５４Ｈの周波数特性が最適化される。具体的な一例によれば、ハイバンド第２出力整合回路１５４Ｈの可変容量回路５２の容量値が最小容量ＣSに設定されるか、またはハイバンド第２出力整合回路１５４Ｈの可変インダクタ回路(Ｌ１)４１のインダクタンスが最小インダクタンスＬSに設定される。
　次に、第２バンド選択信号ＢＳ２がハイレベル“Ｈ”であり第３バンド選択信号ＢＳ３がローレベル“Ｌ”である場合には、中間周波数のＷＣＤＭＡ方式のバンド２の送信周波数１８５０ＭＨｚ～１９１０ＭＨｚにハイバンド第２出力整合回路１５４Ｈの周波数特性が最適化される。具体的な一例によれば、ハイバンド第２出力整合回路１５４Ｈの可変容量回路５２の容量値が最小容量ＣSより大きな中間容量ＣMに設定されるか、またはハイバンド第２出力整合回路１５４Ｈの可変インダクタ回路(Ｌ１)４１のインダクタンスが最小インダクタンスＬSより大きな中間インダクタンスＬMに設定される。
　最後に第２バンド選択信号ＢＳ２がハイレベル“Ｈ”であり第３バンド選択信号ＢＳ３がハイレベル“Ｈ”である場合には、低周波のＷＣＤＭＡ方式のバンド４の送信周波数１７１０ＭＨｚ～１７５５ＭＨｚにハイバンド第２出力整合回路１５４Ｈの周波数特性が最適化される。具体的な一例によれば、ハイバンド第２出力整合回路１５４Ｈの可変容量回路５２の容量値が中間容量ＣMより大きな最大容量ＣLに設定されるか、またはハイバンド第２出力整合回路１５４Ｈの可変インダクタ回路(Ｌ１)４１のインダクタンスが中間インダクタンスＬMより大きな最大インダクタンスＬLに設定される。
　以上、図１８と図１９とを使用して説明した本発明の実施の形態６による電力増幅器ＰＡによれば、ＷＣＤＭＡ方式のバンド１とバンド２とバンド４とバンド５とバンド８のマルチバンドにおいて、低電力モードＬＰＭから高電力モードＨＰＭまでの広範囲の送信動作で高い電力付加効率を実現することが可能となる。
　［実施の形態７］
　図２０は、低電力状態から高電力状態までの広範囲の電力増幅を可能とし更に複数の周波数バンド送信周波数を有するＲＦ入力信号を電力増幅する際に電力付加効率を向上するための本発明の実施の形態７による電力増幅器ＰＡの構成を示す図である。
　最初に図２０に示す本発明の実施の形態７による電力増幅器ＰＡは、図１８に示した本発明の実施の形態６による電力増幅器ＰＡに含まれていたハイバンド第１増幅器１５１Ｈとハイバンド第２増幅器１５２Ｈとハイバンド第１出力整合回路１５３Ｈとハイバンド第２出力整合回路１５４Ｈとローバンド第１増幅器１５１Ｌとローバンド第２増幅器１５２Ｌとローバンド第１出力整合回路１５３Ｌとローバンド第２出力整合回路１５４Ｌとバイアス整合制御回路１５０とを含んでいる。
　従って、図２０に示した本発明の実施の形態７による電力増幅器ＰＡは、図１８に示した本発明の実施の形態６による電力増幅器ＰＡと同様に第１ＲＦ信号入力端子１０１Ｈに供給されるＷＣＤＭＡ方式のバンド１とバンド２とバンド４を含むハイバンド３Ｇ入力信号と第２ＲＦ信号入力端子１０１Ｌに供給されるＷＣＤＭＡ方式のバンド５とバンド８を含むローバンド３Ｇ入力信号とを増幅することが可能である。
　更に図２０に示した本発明の実施の形態７による電力増幅器ＰＡは、ロジックデコーダ回路１７０と制御回路１７１とハイバンド第３増幅器１７２Ｈとハイバンド第３出力整合回路１７３Ｈとハイバンド出力検出器１７４Ｈとローバンド第３増幅器１７２Ｌとローバンド第３出力整合回路１７３Ｌとローバンド出力検出器１７４Ｌとを含んでいる。
　第３ＲＦ信号入力端子１７５ＨにはＧＳＭ方式のＤＣＳ１８００とＰＣＳ１９００を含むハイバンド２Ｇ入力信号が供給されるので、ハイバンド２Ｇ入力信号はハイバンド第３増幅器１７２Ｈによって増幅される。ハイバンド第３増幅器１７２Ｈからの増幅出力信号はハイバンド第３出力整合回路１７３Ｈとハイバンド出力検出器１７４Ｈを介して第３ＲＦ信号出力端子１７６Ｈに伝達されるので、第３ＲＦ信号出力端子１７６ＨからはＧＳＭ方式のＤＣＳ１８００とＰＣＳ１９００を含むハイバンド２Ｇ出力信号が生成される。尚、ＧＳＭはGlobal System for Mobile Communicationの略、ＤＣＳはDigital Cellar Systemの略、ＰＣＳはPersonal Communication Systemの略である。ＤＣＳ１８００の送信周波数は１７１０ＭＨｚ～１７８５ＭＨｚであり、ＰＣＳ１９００の送信周波数は１８５０ＭＨｚ～１９１０ＭＨｚである。
　第４ＲＦ信号入力端子１７５ＬにはＧＳＭ方式のＧＳＭ８５０とＧＳＭ９００を含むローバンド２Ｇ入力信号が供給されるので、ローバンド２Ｇ入力信号はローバンド第３増幅器１７２Ｌによって増幅される。ローバンド第３増幅器１７２Ｌからの増幅出力信号はローバンド第３出力整合回路１７３Ｌとローバンド出力検出器１７４Ｌを介して第４ＲＦ信号出力端子１７６Ｌに伝達されるので、第４ＲＦ信号出力端子１７６ＬからはＧＳＭ方式のＧＳＭ８５０とＧＳＭ９００とを含むローバンド２Ｇ出力信号が生成される。ＧＳＭ８５０の送信周波数は８２４ＭＨｚ～８４９ＭＨｚで、ＧＳＭ９００の送信周波数は８８０ＭＨｚ～９１５ＭＨｚである。
　ハイバンド出力検出器１７４Ｈは、例えば方向性結合器(Coupler)によって構成されている。従って、ハイバンド出力検出器１７４Ｈは、ハイバンド第３出力整合回路１７３Ｈを経由したハイバンド第３増幅器１７２Ｈの増幅出力信号の送信電力レベルに比例した第１検出電圧ＶdetHを生成する。
　ハイバンド出力検出器１７４Ｈからの第１検出電圧ＶdetHは、制御回路１７１の内部の検波回路１７１３に供給される。制御回路１７１の内部の誤差増幅器１７１１の一方の入力端子にランプ電圧ＶRAMPが供給され、誤差増幅器１７１１の他方の入力端子には検波回路１７１３の検波出力電圧が供給される。
　誤差増幅器１７１１の出力信号は制御回路１７１の内部のバイアス制御回路１７１２に供給されて、バイアス制御回路１７１２からハイバンド第３増幅器１７２Ｈに供給されるバイアス電圧Biasによりハイバンド第３増幅器１７２Ｈの増幅ゲインが設定される。その結果、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPの電圧レベルと誤差増幅器１７１１の他方の入力端子に供給される検波回路１７１３の検波出力電圧が一致するように、ハイバンド第３増幅器１７２Ｈの増幅ゲインが設定される。
　ローバンド出力検出器１７４Ｌは、例えば方向性結合器(Coupler)によって構成されている。従って、ローバンド出力検出器１７４Ｌは、ローバンド第３出力整合回路１７３Ｌを経由したローバンド第３増幅器１７２Ｌの増幅出力信号の送信電力レベルに比例した第２検出電圧ＶdetLを生成する。
　ローバンド出力検出器１７４Ｌからの第２検出電圧ＶdetLは、制御回路１７１の内部の検波回路１７１３に供給される。制御回路１７１の内部の誤差増幅器１７１１の一方の入力端子にランプ電圧ＶRAMPが供給され、誤差増幅器１７１１の他方の入力端子には検波回路１７１３の検波出力電圧が供給される。
　誤差増幅器１７１１の出力信号は制御回路１７１の内部のバイアス制御回路１７１２に供給されて、バイアス制御回路１７１２からローバンド第３増幅器１７２Ｌに供給されるバイアス電圧Biasによりローバンド第３増幅器１７２Ｌの増幅ゲインが設定される。その結果、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPの電圧レベルと誤差増幅器１７１１の他方の入力端子に供給される検波回路１７１３の検波出力電圧が一致するように、ローバンド第３増幅器１７２Ｌの増幅ゲインが設定される。
　第３ＲＦ信号入力端子１７５Ｈに供給されるＧＳＭ方式のＤＣＳ１８００またはＰＣＳ１９００のハイバンド２Ｇ入力信号がＧＭＳＫ方式の位相変調成分だけを含んでいる場合には、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPはＧＳＭ方式の時分割多元接続(ＴＤＭＡ：Time Divisional Multiple Access)の送信スロットでのランプアップとランプダウンに使用される。尚、ＧＭＳＫは、Gaussian Minimum Shift Keyingの略である。
　同様に第４ＲＦ信号入力端子１７５Ｌに供給されるＧＳＭ方式のＧＳＭ８５０またはＧＳＭ９００のローバンド２Ｇ入力信号がＧＭＳＫ方式の位相変調成分だけを含んでいる場合には、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPはＧＳＭ方式の時分割多元接続(ＴＤＭＡ)の送信スロットでのランプアップとランプダウンに使用される。
　第３ＲＦ信号入力端子１７５Ｈに供給されるＧＳＭ方式のＤＣＳ１８００またはＰＣＳ１９００のハイバンド２Ｇ入力信号がＧＭＳＫ方式の位相変調成分だけでなくＥＤＧＥ方式の振幅変調成分を含んでいる場合には、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPはＧＳＭ方式の時分割多元接続(ＴＤＭＡ)の送信スロットでのランプアップとランプダウンに使用されるだけではなくＥＤＧＥ方式の振幅変調のためのバイアス制御にも使用される。
　同様に第４ＲＦ信号入力端子１７５Ｌに供給されるＧＳＭ方式のＧＳＭ８５０またはＧＳＭ９００のローバンド２Ｇ入力信号がＧＭＳＫ方式の位相変調成分だけではなくＥＤＧＥ方式の振幅変調成分を含んでいる場合には、誤差増幅器１７１１の一方の入力端子に供給されるランプ電圧ＶRAMPはＧＳＭ方式の時分割多元接続(ＴＤＭＡ)の送信スロットでのランプアップとランプダウンに使用されるだけではなくＥＤＧＥ方式の振幅変調のためのバイアス制御にも使用される。
　一方、図２０のロジックデコーダ回路１７０には携帯電話端末に搭載されるＲＦ信号処理半導体集積回路とベースバンドプロセッサとのいずれかから、イネーブル信号ＥＮＡとバンド選択信号ＢＳとＧモード信号ＧＭＯＤＥと第１Ｗモード信号ＷＭＯＤＥ１と第２Ｗモード信号ＷＭＯＤＥ２とランプ電圧ＶRAMPとが供給される。これらの信号がロジックデコーダ回路１７０によってデコードされることによって、ロジックデコーダ回路１７０から生成される制御信号によって図２０に示す本発明の実施の形態７による電力増幅器ＰＡの内部動作が制御される。
　ここで、図２０のバンド選択信号ＢＳは図１８の第１バンド選択信号ＢＳ１に対応しており、図２０のＧモード信号ＧＭＯＤＥは図１８の第２バンド選択信号ＢＳ２にも対応しており、また更に、図２０のランプ電圧ＶRAMPは図１８の第３バンド選択信号ＢＳ３にも対応する。更に、図２０の第１Ｗモード信号ＷＭＯＤＥ１と第２Ｗモード信号ＷＭＯＤＥ２とは、図１８のモード信号ＭＯＤＥから拡張されたものである。
　図２１は、図２０に示した本発明の実施の形態７による電力増幅器ＰＡの動作を説明する図である。
　図２１の一行目には、左から右へ、モードＭｏｄｅの欄、バンドＢａｎｄの欄、パワーモードPower Modeの欄、イネーブル信号ＥＮＡの欄、バンド選択信号ＢＳ(第１バンド選択信号ＢＳ１に対応)の欄、Ｇモード信号ＧＭＯＤＥ(第２バンド選択信号ＢＳ２に対応)の欄、ランプ電圧ＶRAMP(第３バンド選択信号ＢＳ３に対応)の欄、第１Ｗモード信号ＷＭＯＤＥ１の欄、第２Ｗモード信号ＷＭＯＤＥ２の欄が配置されている。
　図２１の１番左の欄のモードＭｏｄｅには、ＧＭＳＫ方式とＥＤＧＥ方式とＷＣＤＭＡ方式とが含まれている。
　図２１の左から２番目の欄では、ＧＭＳＫ方式のバンドＢａｎｄにはローバンドLow BandとハイバンドHigh Bandとが含まれ、ＥＤＧＥ方式のバンドＢａｎｄにはローバンドLow BandとハイバンドHigh Bandとが含まれ、ＷＣＤＭＡ方式のバンドＢａｎｄには、ローバンドLow BandとハイバンドHigh Bandとが含まれている。ＷＣＤＭＡ方式のローバンドLow BandはＷＣＤＭＡ方式のBand 5とBand 8とを含み、ＷＣＤＭＡ方式のハイバンドHigh BandはＷＣＤＭＡ方式のBand 1とBand 2とBand 4とを含んでいる。
　図２１の左から３番目のパワーモードPower Modeの欄では、ＧＭＳＫ方式とＥＤＧＥ方式とではパワーモードPower Modeが不採用であることが示され、ＷＣＤＭＡ方式は、高電力モードＨＰＭを意味するハイパワーHigh Powerと中間出力モードＭＰＭを意味するミディアムパワーMedium Powerと低電力モードＬＰＭを意味するローパワーLow Powerとを含んでいる。
　図２１の左から４番目の欄のイネーブル信号ＥＮＡは、ハイレベル“Ｈ”を含んでいる。従って、図２１に示された全ての動作状態で、図２０に示す本発明の実施の形態７による電力増幅器ＰＡは動作イネーブルの状態に設定される。
　図２１の左から５番目の欄のバンド選択信号ＢＳ(第１バンド選択信号ＢＳ１に対応)は、図１９の左から５番目の欄の第１バンド選択信号ＢＳ１と同様に、ローレベル“Ｌ”(ローバンドLow Bandに対応)とハイレベル“Ｈ”(ハイバンドHigh Bandに対応)とを含んでいる。
　図２１の左から６番目のＧモード信号ＧＭＯＤＥ(第２バンド選択信号ＢＳ２に対応)の欄では、ＧＭＳＫ方式はハイレベル“Ｈ”のＧＭＳＫ方式が採用であることが示されて、ＥＤＧＥ方式はローレベル“Ｌ”のＥＤＧＥ方式が採用であることが示されている。また、この欄のＷＣＤＭＡ方式は、図１９の左から６番目の欄の第２バンド選択信号ＢＳ２と同様にハイレベル“Ｈ”とローレベル“Ｌ”を含んでいる。
　図２１の左から７番目のランプ電圧ＶRAMPの欄では、ＧＭＳＫ方式ではこのランプ電圧ＶRAMPは、ランピィング(ＧＳＭ方式の時分割多元接続(ＴＤＭＡ)の送信スロットでのランプアップとランプダウン)に使用されることが示されている。また、この欄では、ＥＤＧＥ方式では、記号＊が示されている。記号＊は、ランプ電圧ＶRAMPがＧＭＳＫ方式のランピィングとＥＤＧＥ方式の振幅変調のためのバイアス制御とに使用されることを示されている。更に、この欄のＷＣＤＭＡ方式は、図１９の一番右の欄の第３バンド選択信号ＢＳ３と同様に、ハイレベル“Ｈ”とローレベル“Ｌ”を含んでいる。
　すなわち、図２１の左から６番目のＧモード信号ＧＭＯＤＥの欄と左から７番目のランプ電圧ＶRAMPの欄のＷＣＤＭＡ方式の第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３との２ビットは、ハイバンド第２出力整合回路１５４Ｈの周波数特性とローバンド第２出力整合回路１５４Ｌの周波数特性とを設定するために使用される。
　図２１の左から８番目の欄の第１Ｗモード信号ＷＭＯＤＥ１と最右欄の第２Ｗモード信号ＷＭＯＤＥ２の２ビットは、図２１の左から３番目のＷＣＤＭＡ方式のパワーモードPower Modeを示している。従って、この２つの欄で、ＧＭＳＫ方式のこの２ビットとＥＤＧＥ方式のこの２ビットはパワーモードPower Modeが不採用(“ＬＬ”)であることが示されている。一方、この２つの欄では、ＷＣＤＭＡ方式のこの２ビットは、“ＨＬ”の組合せでハイパワーHigh Powerを示し、“ＬＨ”の組合せでミディアムパワーMedium Powerを示し、“ＨＨ”の組合せでローパワーLow Powerを示している。
　図２０に示す本発明の実施の形態７による電力増幅器ＰＡでは、一例としてＷＣＤＭＡ方式の動作時に、ハイパワーHigh PowerからミディアムパワーMedium Powerへの切り換えで、大きな素子サイズのトランジスタＱ１を有するハイバンド第１増幅器１５１Ｈとローバンド第１増幅器１５１Ｌとを活性状態から非活性状態に切り換えて、小さな素子サイズのトランジスタＱ２を有するハイバンド第２増幅器１５２Ｈとローバンド第２増幅器１５２Ｌとを非活性状態から活性状態に切り換える。更にミディアムパワーMedium PowerからローパワーLow Powerの切り換えで、ハイバンド第２増幅器１５２Ｈとローバンド第２増幅器１５２Ｌの小さな素子サイズのトランジスタＱ２の稼働率を略５０％に低減する。一般的に電力増幅器のパワートランジスタは、複数の単位トランジスタの並列接続によって構成される。従って、小さな素子サイズのトランジスタＱ２の複数の単位トランジスタの並列接続を半分に低減することによって、小さな素子サイズのトランジスタＱ２の稼働率を容易に略５０％に低減することが可能となる。その結果、ローパワーLow Powerの動作時の図２０に示した本発明の実施の形態７による電力増幅器ＰＡの電力付加効率(ＰＡＥ)を更に改善することが可能となる。
　このように、電力増幅器ＰＡの送信電力の低下に応答した第１増幅器１から第２増幅器２への切り換えと、この切り換えで必要となる第２出力整合回路４を高周波数と低周波数とで適合させることは、本発明の実施の形態１から本発明の実施の形態６までに、詳細に説明した。
　図２０と図２１を使用して説明した本発明の実施の形態７による電力増幅器ＰＡも、この動作原理を応用したものである。
　すなわち、ＷＣＤＭＡ方式の動作時に、ハイパワーHigh PowerからミディアムパワーMedium Powerへの切り換えで、大きな素子サイズのトランジスタＱ１を有するハイバンド第１増幅器１５１Ｈとローバンド第１増幅器１５１Ｌとを活性状態から非活性状態に切り換え、小さな素子サイズのトランジスタＱ２を有するハイバンド第２増幅器１５２Ｈとローバンド第２増幅器１５２Ｌとを非活性状態から活性状態に切り換える。それによって、ミディアムパワーMedium Powerでの電力増幅器ＰＡの電力付加効率(ＰＡＥ)を、改善することが可能となる。
　更に、図２１の左から６番目のＧモード信号ＧＭＯＤＥの欄と左から７番目のランプ電圧ＶRAMPの欄のＷＣＤＭＡ方式の第２バンド選択信号ＢＳ２と第３バンド選択信号ＢＳ３との２ビットを使用することで、ハイバンド第２出力整合回路１５４Ｈの周波数特性とローバンド第２出力整合回路１５４Ｌの周波数特性とをＷＣＤＭＡ方式のバンド１とバンド２とバンド４とバンド５とバンド８のマルチバンドに適合させるものである。
　また更に、図２０と図２１とを使用して説明した本発明の実施の形態７による電力増幅器ＰＡによれば、Ｇモード信号ＧＭＯＤＥのための外部端子とランプ電圧ＶRAMPのための外部端子をそれぞれ第２バンド選択信号ＢＳ２の入力と第３バンド選択信号ＢＳ３の入力とに兼用することが可能となる。その結果、電力増幅器ＰＡの外部端子数の削減が可能となり、電力増幅器ＰＡのコストを低減することが可能となる。
　以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
　例えば、図２０に示す本発明の実施の形態７による電力増幅器ＰＡでは、他の例としてＷＣＤＭＡ方式の動作時にミディアムパワーMedium PowerからローパワーLow Powerへの切り換えで、大きな素子サイズのトランジスタＱ１を有するハイバンド第１増幅器１５１Ｈとローバンド第１増幅器１５１Ｌとを活性状態から非活性状態に切り換えて、小さな素子サイズのトランジスタＱ２を有するハイバンド第２増幅器１５２Ｈとローバンド第２増幅器１５２Ｌとを非活性状態から活性状態に切り換える。更にミディアムパワーMedium PowerからハイパワーHigh Powerの切り換えで、ハイバンド第１増幅器１５１Ｈとローバンド第１増幅器１５１Ｌとの大きな素子サイズのトランジスタＱ１の稼働率を略２００％に増加する。すなわち、大きな素子サイズの予備のトランジスタＱ１を待機させておき、ミディアムパワーMedium PowerからハイパワーHigh Powerの切り換えで、待機していた予備のトランジスタＱ１の増幅動作を開始するものである。その結果、ハイパワーHigh Powerの動作時の図２０に示した本発明の実施の形態７による電力増幅器ＰＡの電力付加効率(ＰＡＥ)を、更に改善することが可能となる。
　更に、図１８に示した本発明の実施の形態６による電力増幅器ＰＡでは、ハイバンド出力検出器１７４Ｈとローバンド出力検出器１７４Ｌとは方向性結合器(Coupler)によって構成される以外に、カレントセンス型出力検出器を採用することも可能である。カレントセンス型出力検出器は、電力増幅器の出力トランジスタと並列に小さな素子サイズの検出トランジスタを接続して、出力トランジスタのＡＣ・ＤＣ動作電流に比例する小さな検出ＡＣ・ＤＣ動作電流をＡＣ・ＤＣ動作電流に流す方式である。
　更に、発明の電力増幅器ＰＡのトランジスタＱ１、Ｑ２には、ヘテロ接合バイポーラトランジスタ(ＨＢＴ)とＬＤ型ＭＯＳトランジスタだけでなく、ＧａＡｓやＩｎＰなどの化合物半導体のＭＥＳＦＥＴやＨＥＭＴのＮチャンネル電界効果トランジスタを使用することも可能である。
　ＰＡ…電力増幅器
　１…第１増幅器
　２…第２増幅器
　３…第１出力整合回路
　４…第２出力整合回路
　Ｑ１、Ｑ２…トランジスタ
　４１(Ｌ１)…インダクタ
　５２…可変容量回路
　Ｃ１、Ｃ２…容量
　６０(ＳＷ１)…第１スイッチ
　６１(ＳＷ２)…第２スイッチ
　１０１…ＲＦ信号入力端子
　１０２…ＲＦ信号出力端子
　２０１…第１制御端子
　２０２…第２制御端子
　２０３…モード選択端子
　２０４…周波数バンド選択端子
　２０５…電源端子

Claims (20)

  1. 　ＲＦ信号入力端子と、第１増幅器と、第２増幅器と、第１出力整合回路と、第２出力整合回路と、ＲＦ信号出力端子とを具備する電力増幅器であって、
    　前記第１増幅器は高電力状態で高い電力付加効率を示すように大きな素子サイズの第１トランジスタを含む一方、前記第２増幅器は低電力状態で高い電力付加効率を示すように前記第１トランジスタよりも小さな素子サイズの第２トランジスタを含み、
    　前記第１増幅器の入力端子と前記第２増幅器の入力端子とは前記ＲＦ信号入力端子に共通接続され、前記ＲＦ信号入力端子に供給されるＲＦ入力信号は前記第１増幅器と前記第２増幅器によって増幅可能とされ、
    　前記第１増幅器の出力端子は前記第１出力整合回路の入力端子に接続され、前記第２増幅器の出力端子は前記第２出力整合回路の入力端子に接続され、
    　前記第２出力整合回路の出力端子は前記第１出力整合回路の前記入力端子に接続され、前記第１出力整合回路の出力端子は前記ＲＦ信号出力端子に接続され、
    　前記第２出力整合回路の前記出力端子と前記第２出力整合回路の前記入力端子との間には誘導性リアクタンスが接続され、前記第２出力整合回路の前記入力端子と接地電圧との間には容量性リアクタンスが接続され、
    　前記電力増幅器が高電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第１増幅器により増幅され、前記第１増幅器の第１ＲＦ増幅出力信号は前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力可能とされ、
    　前記電力増幅器が低電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第２増幅器により増幅され、前記第２増幅器の第２ＲＦ増幅出力信号は前記第２出力整合回路と前記第１出力整合回路とを介して前記ＲＦ信号出力端子に出力可能とされ、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ所定の値に設定可能とされ、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数よりも低い第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとの少なくともいずれか一方のリアクタンスは前記所定の値よりも大きな値に設定可能とされた
    ことを特徴とする電力増幅器。
  2. 　請求項１において、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは所定の容量値に設定可能とされ、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは前記所定の容量値より大きな容量値に設定可能とされた
    ことを特徴とする電力増幅器。
  3. 　請求項１において、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは所定のインダクタ値に設定可能とされ、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは前記所定のインダクタ値より大きなインダクタ値に設定可能とされた
    ことを特徴とする電力増幅器。
  4. 　請求項１において、
    　前記第２出力整合回路には、周波数バンド選択信号が供給可能とされ、
    　前記周波数バンド選択信号が第１状態である場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ前記所定の値に設定可能とされ、
    　前記周波数バンド選択信号が前記第１状態と異なった第２状態である場合には、前記第２出力整合回路の前記一方のリアクタンスは前記大きな値に設定可能とされた
    ことを特徴とする電力増幅器。
  5. 　請求項４において、
    　前記第２出力整合回路は、モード選択信号が供給可能とされた第１スイッチを含み、
    　前記モード選択信号が前記高電力状態を示す場合には、前記第１スイッチはオン状態とオフ状態との一方に制御されることによって、前記第１増幅器の前記出力端子への前記第２出力整合回路の影響が低減され、
    　前記モード選択信号が前記低電力状態を示す場合には、前記第１スイッチは前記オン状態と前記オフ状態との他方に制御されることによって、前記第２増幅器の前記第２ＲＦ増幅出力信号は前記他方に制御された前記第１スイッチを含んだ前記第２出力整合回路を介して前記第１出力整合回路の前記入力端子に供給可能とされた
    ことを特徴とする電力増幅器。
  6. 　請求項５において、
    　前記電力増幅器が前記高電力状態の前記電力増幅を実行する場合には、前記第１増幅器は活性状態に制御され前記第２増幅器は非活性状態に制御され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行する場合には、前記第１増幅器は非活性状態に制御され前記第２増幅器は活性状態に制御される
    ことを特徴とする電力増幅器。
  7. 　請求項６において、
    　前記一方のリアクタンスは、前記周波数バンド選択信号が供給可能とされた第２スイッチを含み、
    　前記周波数バンド選択信号が前記第１状態である場合には、前記第２スイッチはオン状態とオフ状態との一方に制御され、前記一方に制御された前記第２スイッチは前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとをそれぞれ前記所定の値に設定可能とされ、
    　前記周波数バンド選択信号が前記第２状態である場合には、前記第２スイッチは前記オン状態と前記オフ状態との他方に制御され、前記他方に制御された前記第２スイッチは前記第２出力整合回路の前記一方のリアクタンスを前記大きな値に設定可能とされた
    ことを特徴とする電力増幅器。
  8. 　請求項７において、
    　前記誘導性リアクタンスと前記第１スイッチとは、前記第２出力整合回路の前記入力端子と前記第２出力整合回路の前記出力端端子との間に直列接続され、
    　前記容量性リアクタンスは、第１容量と第２容量とを含み、
    　前記第１容量の一端と前記第２容量の一端とは前記第２出力整合回路の前記入力端子に接続され、前記第１容量の他端は前記接地電圧に接続され、前記第２容量の他端は前記第２スイッチを介して前記接地電圧に接続された
    ことを特徴とする電力増幅器。
  9. 　請求項７において、
    　前記容量性リアクタンスは、第１容量と第２容量とを含む。
    　前記第１容量の一端と前記第２容量の一端とは前記第２出力整合回路の前記入力端子に接続され、前記第１容量の他端は前記第１スイッチを介して前記接地電圧に接続され、前記第２容量の他端は前記第２スイッチを介して前記接地電圧に接続された
    ことを特徴とする電力増幅器。
  10. 　請求項７において、
    　前記第２出力整合回路では、他の容量を含み、
    　前記第１スイッチと前記他の容量との直列接続は、前記第２出力整合回路の前記入力端子と前記第２出力整合回路の前記出力端端子との間で前記誘導性リアクタンスと並列接続され、
    　前記モード選択信号が前記高電力状態を示す場合には、前記第１スイッチは前記オン状態制御されることによって前記他の容量と前記誘導性リアクタンスとの並列共振回路が形成され、前記第１増幅器の前記出力端子への前記第２出力整合回路の影響が低減され、
    　前記モード選択信号が前記低電力状態を示す場合には、前記第１スイッチは前記オフ状態に制御されて、前記第２増幅器の前記第２ＲＦ増幅出力信号は前記オフ状態に制御された前記第１スイッチを含んだ前記第２出力整合回路を介して前記第１出力整合回路の前記入力端子に供給可能とされた
    ことを特徴とする電力増幅器。
  11. 　請求項７において、
    　前記ＲＦ信号入力端子は、ハイバンドＲＦ信号入力端子とローバンドＲＦ信号入力端子とを含み、
    　前記ＲＦ信号出力端子は、ハイバンドＲＦ信号出力端子とローバンドＲＦ信号出力端子とを含み、
    　前記第１増幅器は、ハイバンド第１増幅器とローバンド第１増幅器とを含み、
    　前記第２増幅器は、ハイバンド第２増幅器とローバンド第２増幅器とを含み、
    　前記第１出力整合回路は、ハイバンド第１出力整合回路とローバンド第１出力整合回路とを含み、
    　前記第２出力整合回路は、ハイバンド第２出力整合回路とローバンド第２出力整合回路とを含み、
    　前記ハイバンド第１増幅器と前記ハイバンド第２増幅器と前記ハイバンド第１出力整合回路と前記ハイバンド第２出力整合回路とは、前記ハイバンドＲＦ信号入力端子に供給されるハイバンドＲＦ入力信号を増幅して、ハイバンドＲＦ増幅信号を前記ハイバンドＲＦ信号出力端子に出力可能とされ、
    　前記ローバンド第１増幅器と前記ローバンド第２増幅器と前記ローバンド第１出力整合回路と前記ローバンド第２出力整合回路とは、前記ローバンドＲＦ信号入力端子に供給されるローバンドＲＦ入力信号を増幅して、ローバンドＲＦ増幅信号を前記ローバンドＲＦ信号出力端子に出力可能とされ、
    　前記電力増幅器は、共通端子にバンド選択信号を受信可能な制御回路を更に具備して、
    　前記制御回路は、前記共通端子に受信される前記バンド選択信号に応答して前記ハイバンド第２出力整合回路と前記ローバンド第２出力整合回路とを制御可能とされた
    ことを特徴とする電力増幅器。
  12. 　請求項１１において、
    　前記ハイバンド第１増幅器と前記ハイバンド第２増幅器と前記ハイバンド第１出力整合回路と前記ハイバンド第２出力整合回路とは、前記ハイバンドＲＦ信号入力端子に供給されるＷＣＤＭＡ方式の前記ハイバンドＲＦ入力信号を増幅可能とされ、
    　前記ローバンド第１増幅器と前記ローバンド第２増幅器と前記ローバンド第１出力整合回路と前記ローバンド第２出力整合回路とは、前記ローバンドＲＦ信号入力端子に供給されるＷＣＤＭＡ方式の前記ローバンドＲＦ入力信号を増幅可能とされた
    ことを特徴とする電力増幅器。
  13. 　請求項１２において、
    　前記電力増幅器は、ＧＳＭハイバンドＲＦ信号入力端子と、ＧＳＭローバンドＲＦ信号入力端子と、ＧＳＭハイバンドＲＦ信号出力端子と、ＧＳＭローバンドＲＦ信号出力端子と、ＧＳＭハイバンド増幅器と、ＧＳＭローバンド増幅器とを更に具備して、
    　前記ＧＳＭハイバンド増幅器は前記ＧＳＭハイバンドＲＦ信号入力端子と前記ＧＳＭハイバンドＲＦ信号出力端子との間に接続され、前記ＧＳＭローバンド増幅器は前記ＧＳＭローバンドＲＦ信号入力端子と前記ＧＳＭローバンドＲＦ信号出力端子との間に接続されも
    　前記制御回路は、第１共通端子に受信されるモード切換信号に応答して、前記ＧＳＭハイバンド増幅器と前記ＧＳＭローバンド増幅器とを、ＧＳＭ方式のＧＭＳＫ動作とＧＳＭ方式のＥＤＧＥ動作に切換可能とされ、
    　前記制御回路は、第２共通端子に受信されるランプ電圧に応答して、前記ＧＳＭハイバンド増幅器と前記ＧＳＭローバンド増幅器とにＧＳＭ方式の時分割多元接続の送信スロットでのランプアップとランプダウンの動作とＥＤＧＥ方式の振幅変調の動作とを実行可能とされ、
    　前記制御回路は、前記第１共通端子と前記第２共通端子とに受信される複数のバンド選択信号に応答して前記ハイバンド第２出力整合回路と前記ローバンド第２出力整合回路とを制御可能とされた
    ことを特徴とする電力増幅器。
  14. 　ＲＦ信号入力端子と、第１増幅器と、第２増幅器と、第１出力整合回路と、第２出力整合回路と、ＲＦ信号出力端子とを具備する電力増幅器の動作方法であって、
    　前記第１増幅器は高電力状態で高い電力付加効率を示すように大きな素子サイズの第１トランジスタを含む一方、前記第２増幅器は低電力状態で高い電力付加効率を示すように前記第１トランジスタよりも小さな素子サイズの第２トランジスタを含み、
    　前記第１増幅器の入力端子と前記第２増幅器の入力端子とは前記ＲＦ信号入力端子に共通接続され、前記ＲＦ信号入力端子に供給されるＲＦ入力信号は前記第１増幅器と前記第２増幅器によって増幅可能とされ、
    　前記第１増幅器の出力端子は前記第１出力整合回路の入力端子に接続され、前記第２増幅器の出力端子は前記第２出力整合回路の入力端子に接続され、
    　前記第２出力整合回路の出力端子は前記第１出力整合回路の前記入力端子に接続され、前記第１出力整合回路の出力端子は前記ＲＦ信号出力端子に接続され、
    　前記第２出力整合回路の前記出力端子と前記第２出力整合回路の前記入力端子との間には誘導性リアクタンスが接続され、前記第２出力整合回路の前記入力端子と接地電圧との間には容量性リアクタンスが接続され、
    　前記電力増幅器が高電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第１増幅器により増幅され、前記第１増幅器の第１ＲＦ増幅出力信号は前記第１出力整合回路を介して前記ＲＦ信号出力端子に出力され、
    　前記電力増幅器が低電力状態の電力増幅を実行する場合には、前記ＲＦ入力信号が前記第２増幅器により増幅され、前記第２増幅器の第２ＲＦ増幅出力信号は前記第２出力整合回路と前記第１出力整合回路とを介して前記ＲＦ信号出力端子に出力され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ所定の値に設定され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数よりも低い第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとの少なくともいずれか一方のリアクタンスは前記所定の値よりも大きな値に設定される
    ことを特徴とする電力増幅器の動作方法。
  15. 　請求項１４において、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは所定の容量値に設定され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記容量性リアクタンスは前記所定の容量値より大きな容量値に設定される
    ことを特徴とする電力増幅器の動作方法。
  16. 　請求項１４において、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第１周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは所定のインダクタ値に設定され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行して前記第２周波数を有する前記ＲＦ入力信号が前記第２増幅器により増幅される場合には、前記誘導性リアクタンスは前記所定のインダクタ値より大きなインダクタ値に設定される
    ことを特徴とする電力増幅器の動作方法。
  17. 　請求項１４において、
    　前記第２出力整合回路には、周波数バンド選択信号が供給され、
    　前記周波数バンド選択信号が第１状態である場合には、前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとはそれぞれ前記所定の値に設定され、
    　前記周波数バンド選択信号が前記第１状態と異なった第２状態である場合には、前記第２出力整合回路の前記一方のリアクタンスは前記大きな値に設定される
    ことを特徴とする電力増幅器の動作方法。
  18. 　請求項１７において、
    　前記第２出力整合回路は、モード選択信号が供給可能とされた第１スイッチを含み、
    　前記モード選択信号が前記高電力状態を示す場合には、前記第１スイッチはオン状態とオフ状態との一方に制御されることによって、前記第１増幅器の前記出力端子への前記第２出力整合回路の影響が低減され、
    　前記モード選択信号が前記低電力状態を示す場合には、前記第１スイッチは前記オン状態と前記オフ状態との他方に制御されることによって、前記第２増幅器の前記第２ＲＦ増幅出力信号は前記他方に制御された前記第１スイッチを含んだ前記第２出力整合回路を介して前記第１出力整合回路の前記入力端子に供給される
    ことを特徴とする電力増幅器の動作方法。
  19. 　請求項１８において、
    　前記電力増幅器が前記高電力状態の前記電力増幅を実行する場合には、前記第１増幅器は活性状態に制御され前記第２増幅器は非活性状態に制御され、
    　前記電力増幅器が前記低電力状態の前記電力増幅を実行する場合には、前記第１増幅器は非活性状態に制御され前記第２増幅器は活性状態に制御される
    ことを特徴とする電力増幅器の動作方法。
  20. 　請求項１９において、
    　前記一方のリアクタンスは、前記周波数バンド選択信号が供給可能とされた第２スイッチを含み、
    　前記周波数バンド選択信号が前記第１状態である場合には、前記第２スイッチはオン状態とオフ状態との一方に制御され、前記一方に制御された前記第２スイッチは前記第２出力整合回路の前記誘導性リアクタンスと前記容量性リアクタンスとをそれぞれ前記所定の値に設定され、
    　前記周波数バンド選択信号が前記第２状態である場合には、前記第２スイッチは前記オン状態と前記オフ状態との他方に制御され、前記他方に制御された前記第２スイッチは前記第２出力整合回路の前記一方のリアクタンスを前記大きな値に設定される
    ことを特徴とする電力増幅器の動作方法。
PCT/JP2012/062419 2011-05-18 2012-05-15 電力増幅器およびその動作方法 Ceased WO2012157645A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013515167A JP5696911B2 (ja) 2011-05-18 2012-05-15 電力増幅器およびその動作方法
US13/908,135 US8614601B2 (en) 2011-05-18 2013-06-03 Power amplifier and operating method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011111296 2011-05-18
JP2011-111296 2011-05-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/908,135 Continuation US8614601B2 (en) 2011-05-18 2013-06-03 Power amplifier and operating method thereof

Publications (1)

Publication Number Publication Date
WO2012157645A1 true WO2012157645A1 (ja) 2012-11-22

Family

ID=47176962

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062419 Ceased WO2012157645A1 (ja) 2011-05-18 2012-05-15 電力増幅器およびその動作方法

Country Status (3)

Country Link
US (1) US8614601B2 (ja)
JP (1) JP5696911B2 (ja)
WO (1) WO2012157645A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112156A (ko) * 2015-03-18 2016-09-28 삼성전기주식회사 전력 증폭기 및 전력 증폭기의 출력 제어 방법
DE102013224618B4 (de) 2012-12-19 2019-05-23 Murata Manufacturing Co., Ltd. Leistungsverstärker
WO2020235571A1 (ja) * 2019-05-23 2020-11-26 株式会社村田製作所 方向性結合器
WO2021143193A1 (zh) * 2020-01-19 2021-07-22 广州慧智微电子有限公司 功率控制装置及方法、存储介质
US11309842B2 (en) * 2019-09-11 2022-04-19 Murata Manufacturing Co., Ltd. Power amplifier circuit
JP2023052191A (ja) * 2015-02-15 2023-04-11 スカイワークス ソリューションズ，インコーポレイテッド 整合ネットワークの排除により効率が向上した電力増幅器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162753A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 回路、送受信機および通信システム
JP5900756B2 (ja) * 2014-02-28 2016-04-06 株式会社村田製作所 電力増幅モジュール
JP6386312B2 (ja) * 2014-09-09 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6216753B2 (ja) * 2014-09-16 2017-10-18 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. バンドローディングを低減するマルチバンドデバイス
US9882588B2 (en) 2015-07-06 2018-01-30 Mediatek Inc. Matching network for load line change
US11201595B2 (en) * 2015-11-24 2021-12-14 Skyworks Solutions, Inc. Cascode power amplifier with switchable output matching network
WO2017169645A1 (ja) * 2016-03-30 2017-10-05 株式会社村田製作所 高周波信号増幅回路、電力増幅モジュール、フロントエンド回路および通信装置
JP6710606B2 (ja) * 2016-08-23 2020-06-17 株式会社村田製作所 高周波増幅器モジュール
KR102304850B1 (ko) * 2017-03-16 2021-09-27 현대자동차주식회사 통합안테나 모듈 및 그를 이용한 차량용 루프 안테나
KR20230056449A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 증폭기 모듈을 포함하는 통신 회로와 그것을 포함한 전자 장치
US20230370027A1 (en) * 2022-05-11 2023-11-16 Skyworks Solutions, Inc. Power amplifier system with adjustable signal path for multiple-modes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336168A (ja) * 1994-06-09 1995-12-22 Mitsubishi Electric Corp 電力増幅器
JP2001185962A (ja) * 1999-12-27 2001-07-06 Toshiba Corp 増幅器
JP2001292033A (ja) * 2000-04-05 2001-10-19 Toshiba Corp 高周波回路及び通信システム
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157966B2 (en) 2004-12-17 2007-01-02 Fairchild Semiconductor Corporation Multi-mode power amplifier
JP2008035487A (ja) 2006-06-19 2008-02-14 Renesas Technology Corp Ｒｆ電力増幅器
JP4836253B2 (ja) * 2006-09-01 2011-12-14 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 電力増幅装置および携帯電話端末
US7907009B2 (en) * 2006-11-30 2011-03-15 Mitsubishi Electric Corporation High frequency amplifier
US7876160B2 (en) * 2008-02-04 2011-01-25 Skyworks Solutions, Inc. Multi-mode high efficiency linear power amplifier
US7863979B2 (en) * 2009-01-26 2011-01-04 Skyworks Solutions, Inc. High efficiency power amplifier having embedded switching
US8971830B2 (en) * 2009-05-12 2015-03-03 Qualcomm Incorporated Multi-mode multi-band power amplifier module
US7944291B2 (en) * 2009-06-30 2011-05-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Power amplifier having parallel amplification stages and associated impedance matching networks
US8536950B2 (en) * 2009-08-03 2013-09-17 Qualcomm Incorporated Multi-stage impedance matching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336168A (ja) * 1994-06-09 1995-12-22 Mitsubishi Electric Corp 電力増幅器
JP2001185962A (ja) * 1999-12-27 2001-07-06 Toshiba Corp 増幅器
JP2001292033A (ja) * 2000-04-05 2001-10-19 Toshiba Corp 高周波回路及び通信システム
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224618B4 (de) 2012-12-19 2019-05-23 Murata Manufacturing Co., Ltd. Leistungsverstärker
JP2023052191A (ja) * 2015-02-15 2023-04-11 スカイワークス ソリューションズ，インコーポレイテッド 整合ネットワークの排除により効率が向上した電力増幅器
JP7395778B2 (ja) 2015-02-15 2023-12-11 スカイワークス ソリューションズ，インコーポレイテッド 整合ネットワークの排除により効率が向上した電力増幅器
KR20160112156A (ko) * 2015-03-18 2016-09-28 삼성전기주식회사 전력 증폭기 및 전력 증폭기의 출력 제어 방법
KR102127815B1 (ko) 2015-03-18 2020-06-29 삼성전기주식회사 전력 증폭기 및 전력 증폭기의 출력 제어 방법
WO2020235571A1 (ja) * 2019-05-23 2020-11-26 株式会社村田製作所 方向性結合器
US12068521B2 (en) 2019-05-23 2024-08-20 Murata Manufacturing Co., Ltd. Directional coupler
US11309842B2 (en) * 2019-09-11 2022-04-19 Murata Manufacturing Co., Ltd. Power amplifier circuit
WO2021143193A1 (zh) * 2020-01-19 2021-07-22 广州慧智微电子有限公司 功率控制装置及方法、存储介质

Also Published As

Publication number Publication date
US8614601B2 (en) 2013-12-24
JP5696911B2 (ja) 2015-04-08
JPWO2012157645A1 (ja) 2014-07-31
US20130265111A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
JP5696911B2 (ja) 電力増幅器およびその動作方法
US9231533B2 (en) Apparatus and methods for power amplifiers
US10135408B2 (en) Amplifier with termination circuit and resonant circuit
KR102677033B1 (ko) 선형의 효율적인 광대역 전력 증폭기들에 관한 시스템들 및 방법들
US7679438B2 (en) High frequency circuit, semiconductor device, and high frequency power amplification device
US8564366B2 (en) High-frequency power amplifier device
JP3877558B2 (ja) 高周波電力増幅器、高周波電力増幅器モジュール及び携帯電話機
US10110168B2 (en) Multi-mode stacked amplifier
JP5812449B2 (ja) 電力増幅器およびその動作方法
US20150009980A1 (en) Apparatus and methods for wide local area network power amplifiers
CN103312272B (zh) 多模式Doherty功率放大器
US11658622B2 (en) Power amplifier circuit
JP2011015240A (ja) 高周波電力増幅器
JP2008118624A (ja) 高周波電力増幅装置
US8269561B1 (en) Systems and methods for CMOS power amplifiers with power mode control
US8860506B2 (en) Amplifying apparatus
JP2013131802A (ja) Ｒｆ電力増幅器およびその動作方法
CN102570998B (zh) 高频功率放大器设备
HK1226201A1 (zh) 通过消除频带选择开关而效率增强的多频带功率放大系统
JP2005229141A (ja) 送信回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12785562

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013515167

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12785562

Country of ref document: EP

Kind code of ref document: A1