WO2012121415A1 - 酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置 - Google Patents

酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置 Download PDF

Info

Publication number
WO2012121415A1
WO2012121415A1 PCT/JP2012/056492 JP2012056492W WO2012121415A1 WO 2012121415 A1 WO2012121415 A1 WO 2012121415A1 JP 2012056492 W JP2012056492 W JP 2012056492W WO 2012121415 A1 WO2012121415 A1 WO 2012121415A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
oxide semiconductor
indium
electrode
Prior art date
Application number
PCT/JP2012/056492
Other languages
English (en)
French (fr)
Inventor
小池 淳一
まゆみ 内藤
ピルサン ユン
英昭 川上
Original Assignee
合同会社先端配線材料研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合同会社先端配線材料研究所 filed Critical 合同会社先端配線材料研究所
Publication of WO2012121415A1 publication Critical patent/WO2012121415A1/ja
Priority to US14/018,625 priority Critical patent/US9123821B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Definitions

  • the present invention relates to an electrode for a conductive oxide semiconductor containing indium or the like for manufacturing an oxide semiconductor device such as a thin film transistor, and a method for forming the same.
  • a conductive oxide semiconductor has been attracting attention as a material constituting an operation (channel) layer of an oxide semiconductor device such as an optically transparent transparent electrode or a thin film transistor (English abbreviation: TFT) (patent) Reference 1-7).
  • Thin film transistors using an oxide semiconductor as an operation layer are actively applied to liquid crystal display devices (abbreviation: LCD) and organic electroluminescence (abbreviation: EL) devices which are types of display devices.
  • a transparent electrode including an oxide semiconductor as a constituent element is applied to a two-dimensional or three-dimensional display device such as a display panel, a touch panel for a portable communication device, or the like.
  • Wirings and electrodes for the oxide semiconductor are made of a metal material having high conductivity and low electrical resistance for the purpose of reducing RC delay of signal transmission.
  • a metal material having high conductivity and low electrical resistance for the purpose of reducing RC delay of signal transmission.
  • it is made of, for example, aluminum (element symbol: Al), titanium (element symbol: Ti) (see non-patent document 1), or molybdenum (element symbol: Mo) (see non-patent document 2).
  • an electrode or a wiring in which dissimilar metal layers of an alloy of titanium, aluminum, and silicon (element symbol: Si) are stacked is used (see Patent Document 1).
  • a technique for forming an electrode for an oxide semiconductor from copper (element symbol: Cu) having a lower electric resistance is known (see Patent Document 8).
  • a thin film transistor used for a liquid crystal display device uses an ohmic electrode or copper wiring of a source electrode and a drain electrode using a copper alloy (see Patent Documents 8 and 9).
  • a copper alloy in which an appropriate additive element is added to copper is used, and a metal oxide film formed by the additive element suppresses oxidation of copper, and a copper ohmic electrode having a small electrical contact resistance or an RC delay.
  • a technique for producing a small copper wiring is disclosed.
  • the appropriate additive element is a metal having a smaller oxide formation energy than copper, and manganese (element symbol: Mn) is given as an example (see Patent Document 10).
  • Non-Patent Document 3 discloses a technique for forming an electrode (copper electrode) made of copper on a thin film transistor using a conductive oxide semiconductor as an operation (channel) layer. Specifically, it is a technique for forming a copper electrode using a copper / manganese (CuMn) alloy for a thin film transistor having an amorphous gallium / indium / zinc composite oxide (English abbreviation: IGZO) semiconductor layer as an operation layer. (Refer nonpatent literature 3).
  • an object of the present invention is to provide a method for forming the oxide semiconductor electrode and to provide an oxide semiconductor device including the oxide semiconductor electrode.
  • the first invention of the present invention is an oxide semiconductor layer made of an oxide semiconductor material containing indium, and a metal oxide layer made of a metal oxide provided on the oxide semiconductor layer;
  • An electrode for an oxide semiconductor comprising an electrode layer made of metal provided on the metal oxide layer, wherein the metal oxide layer is formed at a position intermediate between the metal oxide layer and the electrode layer.
  • a layer made of metal (metal layer) is inserted, and a layer in which indium is concentrated (indium concentrated layer) is provided between the metal oxide layer and the metal layer. This is an electrode for an oxide semiconductor.
  • the oxide constituting the oxide semiconductor layer in which the metal forming the metal layer contains indium is chemically added. It is an electrode for an oxide semiconductor, which is made of a metal to be reduced.
  • the concentration of the metal constituting the metal layer in the metal layer decreases toward the metal oxide layer.
  • the electrode for oxide semiconductors characterized by the above-mentioned. For example, inside the metal layer made of titanium, the atomic concentration of titanium monotonously decreases from the surface of the titanium metal layer toward the metal oxide layer made of titanium oxide. Electrode.
  • the concentration of the metal constituting the metal oxide is constant inside the metal oxide layer.
  • the oxide semiconductor electrode is characterized in that the atomic concentration of magnesium is constant in the depth direction in the metal oxide layer made of magnesium oxide.
  • the concentration of the metal constituting the metal oxide in the metal oxide layer is different from that of the oxide semiconductor layer.
  • the electrode for an oxide semiconductor is characterized by decreasing from the boundary to the center of the thickness of the oxide semiconductor layer.
  • an oxide semiconductor characterized in that the atomic concentration of manganese monotonously decreases toward the center of the layer thickness of the IGZO oxide semiconductor layer for example Electrode.
  • the concentration of the metal constituting the metal oxide is determined from the boundary with the oxide semiconductor layer.
  • the degree of the thickness of the metal layer with respect to the thickness decreasing toward the center is smaller than the degree of the thickness of the metal constituting the metal layer inside the metal layer with respect to the thickness decreasing toward the metal oxide layer.
  • the seventh invention of the present invention is an oxidation characterized in that, in addition to the structure of the invention described in the above [6], the metal layer is composed of manganese, titanium, aluminum, and magnesium. This is a physical semiconductor electrode.
  • An eighth invention of the present invention is an electrode for an oxide semiconductor, wherein the metal layer is made of manganese in addition to the structure of the invention described in the above item [7]. .
  • a ninth invention of the present invention is centered on the center of the thickness of the oxide semiconductor layer in addition to the configuration of the invention described in any one of [1] to [8] above.
  • the oxide semiconductor electrode is characterized in that the concentration distribution of indium is symmetric.
  • the oxide semiconductor electrode is characterized in that the atomic concentration of indium changes in a normal distribution curve with the center of the thickness of the oxide semiconductor layer as the center of line symmetry.
  • the concentration of indium is maximized at the center of the layer thickness of the oxide semiconductor layer.
  • This is an electrode for an oxide semiconductor.
  • the distribution of indium concentration in the indium concentrated layer is different between the metal layer and the metal oxide layer.
  • the electrode for an oxide semiconductor is characterized in that it is symmetric about a boundary.
  • the oxide semiconductor electrode is characterized in that the atomic concentration of indium exhibits a distribution of a normal distribution curve with the boundary as the center of line symmetry.
  • the concentration of indium in the indium concentrated layer is maximized at the boundary between the metal layer and the metal oxide layer. This is an electrode for an oxide semiconductor.
  • the maximum concentration of indium in the indium concentrated layer is greater than the concentration of indium inside the metal layer.
  • the maximum concentration of indium in the indium concentrated layer is a maximum indium in the oxide semiconductor layer.
  • the oxide semiconductor electrode is characterized in that the concentration of is lower.
  • the fifteenth aspect of the present invention is characterized in that, in addition to the configuration of the invention described in the above item [14], atomic indium is contained inside the indium concentrated layer. An electrode for an oxide semiconductor.
  • the indium-concentrated layer contains a compound of metal and indium constituting the metal layer. This is an electrode for an oxide semiconductor.
  • the oxide semiconductor electrode includes a metal layer made of manganese and an indium concentration layer containing a manganese-indium compound having a composition of Mn 3 In, for example.
  • an oxide semiconductor layer made of an oxide semiconductor material containing indium a metal oxide layer made of a metal oxide provided on the oxide semiconductor layer, and A method for forming an electrode for an oxide semiconductor comprising a metal layer made of metal provided on a metal oxide layer and an electrode layer made of metal provided on the metal layer, the method comprising (1) indium (2) forming a metal film over the oxide semiconductor layer; (3) heating the metal film to form a metal film on the surface side of the metal oxide layer; Forming a metal oxide layer that is partly oxidized by oxygen inside the oxide semiconductor layer, and leaving the upper part of the metal film as a metal layer without being oxidized by oxygen inside the oxide semiconductor layer, At the same time, the intermediate between the metal oxide layer and the metal layer A step of indium to form an indium-rich layer which
  • the metal layer is made of manganese (element symbol: Mn), titanium (element symbol: Ti), aluminum (element symbol: Al), magnesium. It is formed from (Mg), It is the formation method of the electrode for oxide semiconductors characterized by the above-mentioned.
  • the metal layer is formed of manganese, and the method for forming an electrode for an oxide semiconductor It is.
  • the steps (1) and (2) are performed.
  • the electrode layer is formed on the metal film formed in the step (5), and then the heat treatment in the step (3) is performed. is there.
  • the metal film has a pressure of 1 ⁇ 10 ⁇ 2 Pascal (unit of pressure: Pa).
  • a method for forming an electrode for an oxide semiconductor comprising performing a heat treatment in a temperature range of 200 ° C. to 300 ° C. for 15 minutes to 90 minutes in a vacuum as described below.
  • a twenty-second invention of the present invention is characterized in that, in addition to the configuration of the invention described in the above [21], heat treatment is performed in a vacuum using a residual gas as an inert gas.
  • This is a method for forming an electrode for an oxide semiconductor.
  • a method for forming an electrode for an oxide semiconductor comprising performing heat treatment in a high vacuum in which a main component of a residual gas is argon (element symbol: Ar).
  • An oxide semiconductor comprising the oxide semiconductor electrode according to any one of [1] to [16], wherein the oxide semiconductor electrode comprises the electrode for an oxide semiconductor according to any one of [1] to [16].
  • Device is characterized in that, in addition to the configuration of the invention described in the above [21], heat treatment is performed in a vacuum using a residual gas as an inert gas.
  • An oxide semiconductor comprising the oxide semiconductor electrode according to any one of the above [17] to [22], wherein the 24th invention of the present invention comprises the oxide semiconductor electrode according to any one of the above [17] to [22].
  • Device for example, an oxide semiconductor thin film transistor (TFT) for touch panel use.
  • TFT oxide semiconductor thin film transistor
  • a twenty-fifth aspect of the present invention includes an oxide semiconductor electrode as an ohmic electrode in addition to the configuration of the invention described in the above [23] or [24].
  • the oxide semiconductor device is characterized.
  • an oxide semiconductor layer made of an oxide semiconductor material containing indium a metal oxide layer made of a metal oxide provided on the oxide semiconductor layer, and An electrode for an oxide semiconductor comprising an electrode layer made of metal provided on a metal oxide layer, wherein the metal oxide layer and the electrode layer are formed at a position intermediate between the metal oxide layer and the electrode.
  • an indium-concentrated layer indium-concentrated layer is provided between the metal oxide layer and the metal layer, so that the oxide semiconductor layer is electrically Provide an electrode with low contact resistance.
  • the metal layer is chemically formed of an oxide constituting an oxide semiconductor layer containing indium, for example, indium oxide (composition formula In ⁇ O ⁇ : ⁇ , ⁇ > 0). Since it can be reduced and self is composed of a metal that is easily oxidized, it is effective to easily form a metal oxide layer using oxygen liberated due to the reducing action. At the same time, the chemical reduction action of the metal generates indium atoms that accumulate in the indium enriched layer, which is effective in providing an indium enriched layer with low electrical resistance. Therefore, it can contribute to providing an electrode for an oxide semiconductor having a low electrical contact resistance.
  • indium oxide composition formula In ⁇ O ⁇ : ⁇ , ⁇ > 0
  • the concentration of the metal constituting the metal layer is reduced toward the metal oxide layer inside the metal layer, in other words, diffusion that causes such a concentration decrease. Since the metal layer is made of a metal that is easy to form, the easily diffusible metal can be easily diffused into the oxide semiconductor layer, and oxygen generated by chemical reduction inside the oxide semiconductor layer can be accurately detected. It is possible to efficiently form a diffusion barrier made of a metal oxide layer that is trapped in and prevents oxygen from entering the electrode layer.
  • the oxide semiconductor electrode is configured using the metal oxide layer in which the concentration of the metal composing the metal oxide is constant, A metal oxide layer having a uniform composition in the vertical direction can be obtained, and a diffusion barrier layer serving as a barrier against oxygen diffusion can be provided stably.
  • the oxide in which the concentration of the metal constituting the metal oxide decreases from the boundary with the oxide semiconductor layer toward the center of the thickness of the oxide semiconductor layer. Since the oxide semiconductor electrode is formed using the semiconductor layer, it is possible to suppress the oxide semiconductor layer from being damaged due to the intrusion of the metal, and the oxide semiconductor layer maintaining good conductivity can be obtained. It is possible to provide an oxide semiconductor electrode having a low electric resistance.
  • the degree to the thickness at which the concentration of the metal constituting the metal oxide decreases from the boundary with the oxide semiconductor layer toward the center of the layer thickness of the oxide semiconductor layer is The concentration of the metal that constitutes the metal layer inside is smaller than the degree to the thickness that decreases toward the metal oxide layer. That is, a sufficient amount of metal is diffused from the metal layer to reliably form a compositionally uniform metal oxide layer, and the amount of metal diffused from the metal oxide layer into the oxide semiconductor layer is reduced. Since the number is reduced, an oxide semiconductor electrode having a low electrical resistance can be configured using an oxide semiconductor layer in which good conductivity is maintained.
  • the metal layer is formed of an oxide semiconductor layer containing indium, for example, manganese, titanium, aluminum, and magnesium that can chemically reduce indium oxide.
  • a metal oxide layer as an oxygen diffusion barrier layer and an indium-concentrated layer excellent in conductivity can be efficiently provided.
  • the metal layer is made of magnesium having a large tendency to ionize, it contains indium reduced together with a metal oxide layer made of magnesium oxide that captures oxygen released by the reduction action.
  • An indium enriched layer can be provided efficiently. Therefore, an oxide semiconductor electrode having a low electrical contact resistance can be provided.
  • the metal layer is made of manganese
  • a metal oxide layer made of manganese oxide that can effectively prevent diffusion of oxygen into the electrode layer can be provided.
  • Indium generated due to the reduction can easily pass through the inside of the metal oxide layer made of manganese oxide. Therefore, indium can be efficiently passed toward the indium concentrated layer, and an indium concentrated layer in which indium is accumulated at a high concentration can be provided. Therefore, an oxide semiconductor electrode having a low electrical contact resistance can be provided.
  • the oxide semiconductor layer is formed using the oxide semiconductor layer having a symmetric distribution of indium concentration around the center of the layer thickness.
  • An oxide semiconductor electrode can be formed using an oxide semiconductor layer that maintains good properties, which is advantageous in obtaining an oxide semiconductor electrode with low electrical resistance.
  • the oxide semiconductor electrode is formed by using the oxide semiconductor layer in which the concentration of indium is maximum at the center of the layer thickness.
  • An oxide semiconductor electrode can be formed using an oxide semiconductor layer that maintains particularly good properties, which is further advantageous for obtaining an oxide semiconductor electrode with low electrical resistance.
  • the indium concentration layer in which the concentration distribution of indium in the interior is symmetric about the boundary between the metal layer and the metal oxide layer is divided into the metal layer and the metal oxide layer.
  • the oxide semiconductor electrode is constituted by using the indium concentrated layer in which the concentration of indium is maximized at the boundary between the metal oxide layer and the metal layer.
  • the oxide semiconductor electrode is configured using the indium-concentrated layer in which the maximum concentration of indium is larger than the concentration of indium inside the metal layer.
  • an oxide semiconductor electrode is formed using an indium concentration layer in which the maximum concentration of indium is smaller than the maximum concentration of indium inside the oxide semiconductor layer; did. That is, an indium concentration layer is provided that can reduce the electrical contact resistance between the metal layer and the metal oxide layer while maintaining the indium concentration in the oxide semiconductor layer sufficiently to ensure conductivity. Therefore, it is a good idea to obtain an oxide semiconductor electrode having a small electric resistance.
  • an oxide semiconductor electrode is formed using an indium concentrated layer containing atomic indium, for example, a concentrated layer made of metallic indium. For this reason, an indium concentration layer can be made into a highly conductive layer, and the electrode for oxide semiconductors with especially small electrical contact resistance can be provided.
  • an oxide semiconductor electrode is formed using an indium concentrated layer containing a compound of metal and indium constituting the metal layer. For example, in a metal layer made of manganese, for example, an oxide semiconductor electrode is formed using an indium concentrated layer containing a manganese / indium compound having a composition of Mn 3 In in addition to atomic indium, for example. did.
  • an oxide semiconductor layer made of an oxide semiconductor material containing indium a metal oxide layer made of a metal oxide provided on the oxide semiconductor layer, and A method for forming an electrode for an oxide semiconductor comprising a metal layer made of metal provided on a metal oxide layer and an electrode layer made of metal provided on the metal layer, wherein the metal layer is heated
  • the metal forming the metal layer is diffused into the inside of the oxide semiconductor layer, and the oxide semiconductor forming the oxide semiconductor layer is reduced to form the metal oxide layer and simultaneously reduced.
  • the oxide semiconductor electrode including the metal oxide layer and the indium concentrated layer can be easily formed.
  • the metal layer is formed of manganese, titanium, aluminum, or magnesium (Mg). Therefore, the metal oxide layer can be formed by reliably capturing oxygen generated by the reduction of the oxide forming the oxide semiconductor layer, and the indium concentrated layer is stably formed using indium generated by the reduction. it can. Therefore, an oxide semiconductor electrode having a small electrical contact resistance can be stably formed.
  • the metal layer is particularly formed from manganese.
  • an electrode layer is further formed on the metal film formed through the above steps (1) and (2) by the above step (5), and then the above (3). The heat treatment of the process of) was decided to be performed.
  • the heat treatment is performed to form the indium concentrated layer together with the metal oxide layer, so that the metal oxide layer and the indium concentrated layer can be more easily formed.
  • An oxide semiconductor electrode comprising can be formed.
  • the metal film is heat-treated in a vacuum at a pressure of 1 ⁇ 10 ⁇ 2 Pa or less and in a temperature range of 200 ° C. or more and 300 ° C. or less for 15 minutes or more and 90 minutes or less. It was decided to. For this reason, there exists an advantage which can form stably the electrode for oxide semiconductors which contains the metal oxide layer which consists of a metal oxide which comprises a metal film, and an indium concentration layer together.
  • the concentration of indium atoms can be maximized at the center in the thickness direction, and can contribute to providing a highly conductive oxide semiconductor layer in which indium atoms are distributed symmetrically with respect to the center.
  • heat treatment is performed in a vacuum containing an inert gas as a main component of the residual gas, for example, a high vacuum containing helium, neon, argon or other inert gas as the main component of the residual gas. Heat treatment was performed in the inside. For this reason, it is possible to prevent the surface of the metal film from being roughly roughened during the heat treatment, and a metal layer having excellent surface flatness can be formed from the metal film, so that an electrode layer having excellent adhesion is conveniently formed thereon.
  • the oxide semiconductor device is configured using the oxide semiconductor electrode having a low electrical contact resistance according to the invention of the present invention. Since the oxide semiconductor device is formed using the oxide semiconductor device, for example, an oxide semiconductor thin film transistor that has low power consumption loss and exhibits a highly reliable operation over a long period of time can be provided. In a twenty-fourth aspect of the present invention, an oxide semiconductor device is configured using the oxide semiconductor electrode formed according to the present invention. Therefore, the oxide semiconductor device has an oxide semiconductor electrode with a small electrical contact resistance. For example, an oxide semiconductor thin film transistor (TFT) for use in a touch panel capable of high-speed operation with a small RC delay can be provided.
  • TFT oxide semiconductor thin film transistor
  • an oxide semiconductor device is configured using an oxide semiconductor electrode having a low electrical contact resistance according to the present invention as an ohmic electrode, for example, a source electrode or a drain electrode.
  • an ohmic electrode for example, a source electrode or a drain electrode.
  • a thin film transistor having a small loss with respect to the element operating power to be input can be provided.
  • FIG. 1 is a schematic diagram showing a cross-sectional structure of a prototype laminated structure for constituting an electrode according to the present invention.
  • FIG. 2 is a schematic diagram showing a cross-sectional structure of the laminated structure after the heat treatment for forming an electrode.
  • FIG. 3 is an analysis diagram showing a distribution state of elements inside the original laminated structure.
  • FIG. 4 is an analysis diagram showing the distribution of elements inside the laminated structure after the heat treatment for forming an electrode.
  • FIG. 5 is a cross-sectional transmission electron microscope image of a part of the laminated structure described in the examples.
  • FIG. 6 is a cross-sectional transmission electron microscope image of a part of the laminated structure after the heat treatment described in the examples.
  • FIG. 1 is a schematic diagram showing a cross-sectional structure of a prototype laminated structure for constituting an electrode according to the present invention.
  • FIG. 2 is a schematic diagram showing a cross-sectional structure of the laminated structure after the heat treatment for forming an electrode.
  • FIG. 7 is a transmission electron diffraction image of the metal oxide layer (manganese oxide layer) forming the laminated structure.
  • FIG. 8 is an analysis diagram showing the bonding state of indium inside the indium-concentrated layer and the surrounding layers.
  • FIG. 9 is a diagram showing current-voltage characteristics of the electrodes described in the examples.
  • FIG. 10 is a cross-sectional view schematically showing the structure of a thin film transistor that can be formed using the oxide semiconductor electrode according to the present invention.
  • FIG. 1 schematically shows a stacked structure as a prototype for obtaining the oxide semiconductor electrode of the present invention. Illustrated in FIG. 1 is a laminated structure (10) that becomes a prototype when a source or drain electrode of a thin film transistor is formed.
  • the components included in the original laminated structure (10) are (1) the base (101), (2) the insulating film (102) provided on the base, and (3) indium provided on the insulating film (102). (4) a metal film (104) provided on the indium-containing oxide semiconductor layer (103), and (5) an electrode layer (105) provided on the metal film (104). ).
  • a silicon substrate, a glass substrate, or the like is used for the substrate (101).
  • the insulating film (102) provided on the substrate (101) is made of silicon dioxide (SiO2).
  • the insulating film is made of an organosilicon compound to which a methyl group or an ethyl group is added.
  • the insulating film can be formed by chemical vapor deposition (abbreviation: CVD) using tetraethoxysilicon (abbreviation: TEOS) as a raw material, SiO 2 2 Can be formed by a physical vapor deposition (English abbreviation: PVD) method such as a high-frequency sputtering method using a target as a target material.
  • the oxide semiconductor layer (103) is composed of an oxide semiconductor having high conductivity and containing indium as a constituent element. Conductive and optically transparent indium-containing oxide semiconductors can still be suitably used in the present invention.
  • the indium-containing oxide semiconductor be composed of an oxide semiconductor having lower electrical resistance and higher mobility.
  • the thickness of the oxide semiconductor layer (103) needs to be set so as to obtain desired characteristics in consideration of the electrical resistivity of the oxide semiconductor material constituting the layer (103). For example, when it is used as a channel layer of a thin film transistor, the thickness is sufficient to obtain a desired drain current and a predetermined pinch-off voltage.
  • the metal oxide layer is formed by subjecting the metal film (104) to heat treatment inside the oxide semiconductor layer (103). Therefore, the thickness of the oxide semiconductor layer in the prototype is reduced by a thickness corresponding to the metal oxide layer to be formed. Therefore, even after the metal oxide layer is formed inside, the oxide semiconductor layer is formed thick in advance so that a sufficient thickness is obtained to obtain a desired drain current and a predetermined pinch-off voltage.
  • the thickness of the oxide semiconductor layer (103) in advance is preferably set to be twice or more the thickness of the metal oxide layer (201) provided by the heat treatment.
  • the thickness of the oxide semiconductor layer (103) is preferably 10 nm or more in advance.
  • the thickness of the metal oxide layer to be formed is desirably 1 nm or more. If the thickness is 1 nm or more, it can act as a diffusion barrier layer sufficient to prevent diffusion or penetration of oxygen into a metal layer or electrode layer. On the other hand, since the metal oxide generally has a larger electric resistance than the single metal, the thickness of the metal oxide layer is preferably 20 nm or less. In the metal oxide layer made of the metal described later, which serves to reduce the oxide semiconductor and is suitable for constituting the metal oxide layer, if the thickness of the layer exceeds 20 nm, the resulting contact of the electrode This causes a problem that the resistance increases rapidly.
  • the metal film (104) provided over the oxide semiconductor layer (103) is a layer serving as a material for forming a metal oxide layer (201) and a metal layer (202) described later.
  • the metal film (104) is formed of indium oxide (eg, a composition formula In) contained in the oxide semiconductor layer (103). 2 O 3 Is made of a metal that is easily chemically reduced (represented by the symbol Me).
  • the reaction with the metal Me is, for example, a reduction reaction exemplified in the following chemical reaction (1).
  • the metal constituting the gold film (104) is composed of a metal (Me) that is more easily oxidized than a metal that is a metal oxide mainly contained in the oxide semiconductor layer (103).
  • a metal (Me) that is more easily oxidized than indium, which is a constituent element of the same layer.
  • the metal is easily oxidized by oxygen generated by the above reduction chemical reaction (1) according to the following chemical reaction (2).
  • the metal oxide (MeO) generated by oxidizing the metal (Me) contributes to the metal oxide layer (201).
  • the metal film (104) provided on the oxide semiconductor layer (103) made of an indium-containing oxide semiconductor such as an abbreviation IGZO is composed of a metal that chemically reduces the oxide semiconductor forming the oxide semiconductor layer. It is desirable to do. For example, it is formed using a metal having an action of reducing IGZO. If a metal that exhibits a reducing action on the oxide semiconductor is used, there is an advantage that a metal oxide layer can be easily formed together.
  • the metal film is preferably composed of manganese, titanium, aluminum, and magnesium that are easily oxidized. These are all metals that have a smaller enthalpy of oxide formation than indium. In other words, this is because the metal is suitable for efficiently reducing the indium mainly forming the indium-containing oxide semiconductor layer.
  • ⁇ H of these metals f The value of, for example, is a small ⁇ H that is substantially the same as indium among the metal constituting elements that constitute the oxide semiconductor layer made of the abbreviation IGZO. f It is a lower value than gallium having Standard enthalpy of formation of metal oxide ( ⁇ H f Therefore, magnesium is most easily oxidized among the above metals.
  • the indium oxide forming the oxide semiconductor layer is chemically reduced, and the number of atomic indium (In), oxygen (O), and bonded oxygen atoms is reduced by the chemical reaction (1).
  • indium unsaturated oxide (In) having an increased number of bonds with oxygen vacancies ⁇ -1 O ⁇ -1 ).
  • ⁇ H of manganese f Is larger than magnesium, but can form a metal oxide layer convenient for passing atomic indium generated by the above chemical reduction reaction. Therefore, if the metal film (104) is made of manganese and the manganese oxide layer is formed as a metal oxide layer (201) using the manganese film as a raw material, the indium concentrated layer (203) is later convenient. Can be formed.
  • an electrode layer (105) is provided in order to flow an element operating current for operating the thin film transistor.
  • the electrode layer (105) is preferably not composed of a material having a relatively high electrical resistance such as a metal oxide but an alloy having a low electrical resistance or a pure metal.
  • the metal film is preferably made of a metal that has a low electrical resistance and is less likely to be oxidized than the metal of the metal film (104) that forms the metal oxide layer (201). This is to prevent oxygen generated by the above-described reduction chemical reaction (1) from entering and oxidizing the metal, resulting in the electrode layer being composed of a metal oxide having high electrical resistance.
  • the metal film (104) is made of manganese, and a copper / manganese alloy film or copper film is deposited thereon to form the electrode layer (105) from pure copper (the electrical resistivity of pure copper). Is 1.6 ⁇ 10 -6 ⁇ ⁇ cm).
  • an electrode for an oxide semiconductor having a small electrical contact resistance is formed by performing heat treatment on the above-described stacked structure.
  • FIG. 2 schematically shows a cross-sectional structure of the laminated structure (20) after the heat treatment.
  • the same components as those shown in FIG. 1 are denoted by the same reference numerals in FIG.
  • the characteristic components in the laminated structure (20) after the heat treatment shown in FIG. 2 are a metal oxide layer (201) formed by using a metal film (104) as a raw material, and the metal oxide layer ( 201), a metal layer (202) in which the metal film (104) is left, and an indium concentrated layer (203) formed in the junction region.
  • the heat treatment for forming the metal oxide layer (201) is performed by diffusing the metal forming the metal film ((104) in FIG. 1) into the oxide semiconductor layer (103) to form the metal film (104).
  • the metal oxide layer (201) In order to form the metal oxide layer (201) in the upper region in the oxide semiconductor layer (103) on the side to be bonded to the substrate. In addition, this heating does not diffuse and move all the metal elements constituting the metal film (104) to the oxide semiconductor layer (104), but allows some metal elements to remain without diffusing. It is desirable to do in. This is because the metal layer (202) can be formed simultaneously from the metal film (104) together with the metal oxide layer (201), which is convenient. When the metal oxide layer (201) is formed inside the oxide semiconductor layer (104) by heat treatment, the thickness of the oxide semiconductor layer (104) is equivalent to the thickness of the metal oxide layer (201).
  • the total thickness of the metal oxide layer (201) and the oxide semiconductor layer (104) remaining even after the heat treatment remains the same as the thickness of the oxide semiconductor (104) in the prototype.
  • an electrode for an oxide semiconductor having a small electrical contact resistance can be easily obtained because the electrical resistance of the metal oxide layer (201) made of a polycrystal is smaller than that of amorphous.
  • a metal oxide layer made of a single crystal is considered to exhibit a smaller electric resistance than a polycrystalline oxide semiconductor layer.
  • heating under severe conditions is required. For this reason, indium contained in the oxide semiconductor layer is lost and the electric resistance of the oxide semiconductor layer (103) is unnecessarily increased.
  • a part of the metal element forming the metal film (103) is diffused to form a polycrystalline metal oxide layer (201) in a region on the upper surface side of the oxide semiconductor layer (103).
  • the metal layer (202) is suitable to form the metal layer (202) from the metal remaining without being diffused, in a vacuum atmosphere at a temperature range of 200 ° C. or more and 300 ° C. or less, and for a treatment time of 15 minutes or more and 90 minutes or less It is processing.
  • the pressure is 1 ⁇ 10 -2 Heating in a vacuum of Pa or less is suitable.
  • the remaining metal layer (202) made of metal is oxidized and converted into a metal oxide layer with high electrical resistance, and small electrical contact is made.
  • Formation of the electrode for an oxide semiconductor having a structure having resistance is hindered.
  • the metal forming the electrode layer (105) is oxidized by the oxygen contained in the atmosphere, and the metal oxide having a high electric resistance is used.
  • the electrode layer (105) is formed, which hinders the formation of an oxide semiconductor electrode having a small electrical contact resistance. According to the heat treatment in vacuum presented in the present invention, oxidation of the metal layer (202) and the electrode layer (105) can be suppressed regardless of the timing of the heat treatment.
  • the metal layer (202) is effective in causing it to act as a conductive layer for better flowing the element operating current from the electrode layer (105) to the metal oxide layer (201).
  • Another advantage provided by the heat treatment presented by the present invention is that an indium enriched layer (203) having a higher concentration of indium than the surroundings can be formed in a region where the metal layer (202) is joined.
  • the indium enriched layer (203) is formed by local accumulation of indium that is reduced by the chemical reaction (1) and passes through the metal oxide layer (201).
  • the process of forming the indium enriched layer (203) will be described while comparing the distribution of the elements in the depth direction of the elements inside the laminated structure before and after the heat treatment.
  • FIG. 3 shows the state of element distribution in the original laminated structure before heat treatment
  • FIG. 4 shows the distribution of elements in the laminated structure after heat treatment (see FIG. 2 in FIG. 2).
  • the prototype laminated structure is a structure obtained by removing the electrode layer (105) in the laminated structure shown in FIG. 10 of FIG. 1 in order to easily perform elemental analysis.
  • the laminated structure after the heat treatment is a structure obtained by removing the electrode layer (105) from the laminated structure shown in FIG.
  • the pressure is 6.0 ⁇ 10 -4 It is carried out at a temperature of 250 ° C. for 1 hour in a vacuum of Pa.
  • a metal oxide layer made of manganese oxide is formed.
  • manganese diffused from the metal film chemically reduces indium oxide or the like that forms the oxide semiconductor layer according to the above chemical reaction (1), and is combined with oxygen generated by the reaction. It is suggested that it is formed.
  • the atomic concentration of manganese existing in this region is substantially constant in the depth direction, and the ratio of the atomic concentration of manganese and oxygen is also substantially constant.
  • this region is mainly composed of, for example, manganese oxide (composition formula: MnO) having a constant composition ratio between manganese atoms and oxygen atoms.
  • the metal film made of manganese remaining without contributing to the formation of the manganese oxide layer inside the oxide semiconductor layer is left as the metal layer according to the present invention.
  • the feature of the metal layer composed of the metal film that is also used as a material for forming the metal oxide layer is that the atomic concentration of the internal metal monotonously decreases toward the oxide semiconductor layer as described above. (See FIG. 4).
  • the metal oxide forming the oxide semiconductor layer generated by the above-described reduction chemical reaction (1) The metal generated by the reduction of the product moves to the metal layer side.
  • the metal oxide layer responsible for the action of accurately capturing oxygen generated by the reduction reaction and preventing oxygen from being mixed into the metal layer is composed of a metal that easily allows indium to pass through, an indium concentrated layer is formed. It will be convenient.
  • the metal oxide layer is made of manganese oxide, as shown in FIG. 4, formation of an indium concentrated layer containing indium locally accumulated in the junction region between the metal layer and the metal oxide layer is promoted.
  • the region below the region where the metal oxide layer is formed inside the oxide semiconductor layer remains as the oxide semiconductor layer.
  • the atomic concentration of indium is maximized.
  • the atomic concentration of manganese is monotonously decreasing toward the point where the atomic concentration of indium becomes maximum. It is advantageous to have atomic indium present in the indium enriched layer.
  • Mn 3 Preferably non-stoichiometric intermetallic compounds such as In are included.
  • Atomic indium, an indium ion derived therefrom, and an indium compound having a non-stoichiometric composition are excellent in electrical conductivity. For this reason, it is because the indium concentration layer containing these contributes to reduction of the electrical contact resistance of a metal oxide layer and a metal layer.
  • the concentration of indium is symmetric in a normal distribution centering on the junction between the metal layer and the metal oxide layer that is maximized It is preferable to distribute them (see FIGS. 3 and 4). When the concentration of indium is asymmetrically distributed to the maximum on either side of the metal layer or metal oxide layer, the electrical contact resistance between the metal oxide layer and the metal layer is reduced well. Can not.
  • indium Even if indium is distributed so that the concentration is maximized in the metal layer side with respect to the above-mentioned junction, it cannot contribute to reducing the electrical contact resistance between the metal layer and the metal oxide layer. If indium is distributed so that the concentration is maximized at the junction between the metal layer and the metal oxide layer, that is, where the two layers are in contact with each other, it is effective in reducing the electrical contact resistance between the two layers. Is. In particular, when indium is distributed so that the concentration is maximized inside the metal oxide layer close to the joint between the metal layer and the metal oxide layer, the metal film that adheres well to the metal oxide layer can be stabilized. It becomes difficult to obtain.
  • the pressure is x10 -2 It is preferable to carry out in a high vacuum of Pa or less.
  • the residual gas is oxygen molecules (molecular formula: O 2 ) And water molecules (molecular formula: H 2 Nitrogen (molecular formula: N) instead of O) 2 ) And inert gas, and the pressure is x10 -2 It is preferable to carry out in a high vacuum of Pa or less. Heat treatment in a high vacuum using an inert gas as a residual gas is preferable to sufficiently avoid the metal forming the metal layer from being nitrided and composed of a metal nitride having a high electric resistance.
  • heat treatment is performed in a high vacuum containing argon (element symbol: Ar) as a main component of the residual gas.
  • Ar argon
  • the inert gas forming the residual gas include neon (element symbol: Ne) and helium (element symbol: He).
  • the inert gas such as helium is circulated inside the vacuum vessel or the like to be subjected to the heat treatment, exhausted with oxygen and water molecules, and then the circulation is stopped. It is easy to create by performing an operation of sweeping to a vacuum.
  • the ratio of the inert gas in the residual gas components can be increased, which helps to create a vacuum atmosphere in which the main component of the residual gas is the inert gas.
  • the above-mentioned non-contrast indium concentration distribution is abruptly generated by heat treatment exceeding 300 ° C. regardless of the indium-containing oxide material forming the oxide semiconductor layer.
  • heat treatment at a temperature exceeding about 320 ° C., which is twice the melting point of indium (157 ° C.) is not desirable because the concentration distribution of indium becomes significantly asymmetric.
  • the maximum concentration of indium at the center in the depth direction of the indium concentrated layer corresponding to the junction between the metal layer and the metal oxide layer is higher than the concentration of indium inside the adjacent metal oxide layer and metal layer. Is preferred. This is because the higher the maximum concentration of indium, the more effective it is to reduce the electrical contact resistance between the metal oxide layer and the metal layer.
  • the maximum value of the indium concentration inside the indium concentrated layer is preferably lower than the concentration of indium inside the oxide semiconductor layer after the heat treatment (see FIG. 4).
  • the maximum concentration of indium in the indium concentrated layer is preferably about 2/3 of the inside of the oxide semiconductor layer.
  • the maximum concentration of indium in the indium-concentrated layer is higher than that in the oxide semiconductor layer means that the indium constituting the oxide semiconductor diffuses and moves in large quantities to the indium-concentrated layer by heat treatment. Yes.
  • indium diffuses in a large amount, the electrical conductivity of the remaining oxide semiconductor layer is impaired, and an oxide layer with high electrical resistance is obtained.
  • Such an oxide semiconductor layer having a high resistance is inconvenient in obtaining an oxide semiconductor electrode having a low electrical resistance.
  • the main reason is that the heat treatment is performed under conditions that cause a chemical reduction reaction of the oxide semiconductor by the metal that forms the metal layer or metal oxide layer.
  • heat treatment under limited conditions is also necessary to keep the maximum concentration of indium inside the oxide semiconductor layer higher than that of the indium concentrated layer. .
  • heat treatment at a temperature of 200 ° C. or higher and 300 ° C. or lower and a time of 15 minutes or longer and 90 minutes or shorter in the high vacuum is preferable.
  • the temperature is lower than 200 ° C.
  • the metal forming the metal layer does not diffuse and the metal oxide layer cannot be stably formed.
  • the chemical reduction reaction of the indium oxide forming the oxide semiconductor layer is not accelerated, and indium forming the indium concentrated layer cannot be generated efficiently.
  • the chemical reduction reaction of indium oxide forming the oxide semiconductor layer proceeds remarkably, and a large amount of reduced indium moves to form an indium concentrated layer. For this reason, after all, the concentration of indium inside the oxide semiconductor layer decreases, and conversely, the indium concentration of the indium concentrated layer increases, which leads to an undesirable situation.
  • the heat treatment time is shorter as the heat treatment temperature is higher. In addition, the lower the temperature, the better the result. In any case, the heat treatment at a temperature in the range of 200 ° C. or more and 300 ° C. or less requires a treatment time of 15 minutes or more.
  • the chemical reduction reaction of indium oxide constituting the oxide semiconductor layer is promoted to generate indium sufficient to form an indium concentrated layer. Since the heat treatment for a long time exceeding 90 minutes facilitates the diffusion of the reduced indium, the oxide semiconductor layer and the indium enriched layer having the above-described preferable magnitude relationship with respect to the maximum concentration of indium are stably obtained. Not reached. Further, when the heating time at a temperature in the range of 200 ° C. or more and 300 ° C. or less is limited to 90 minutes or less, the surface of the metal layer formed using the metal film as a raw material can be prevented from being roughly roughened. For this reason, the electrode layer excellent in adhesiveness can be conveniently formed on the metal layer which consists of metal films.
  • the distribution in the depth direction of the metal element (here, manganese) obtained under suitable heat treatment conditions is as illustrated in FIG.
  • the concentration atom of manganese monotonously decreases from the boundary between the manganese oxide layer and the oxide semiconductor layer toward the center in the middle of the depth of the oxide semiconductor layer.
  • the atomic concentration of indium at the center of the oxide semiconductor layer is good and is minimal (the concentration is low close to the detection limit of analysis). For this reason, it is presumed that the conductivity of the oxide semiconductor layer by the indium that is conveniently distributed so as to maximize the conductivity of the oxide semiconductor layer is maintained without being impaired.
  • the degree of decrease in the atomic concentration of manganese is smaller than the degree of decrease in the atomic concentration of manganese from the metal film (metal layer) toward the metal oxide film. It is taught that the chemical reduction reaction of indium oxide or the like is proceeding gently inside the oxide semiconductor layer because the degree of decrease in the atomic concentration of manganese with respect to the change in film thickness is small. When the heat treatment is performed under severe conditions, the chemical reduction reaction proceeds violently, and manganese is distributed in a substantially uniform concentration inside the oxide semiconductor layer. In addition, indium is not distributed with a local maximum concentration in the oxide semiconductor layer, and as a result, an oxide semiconductor layer having a high electrical resistance is obtained.
  • FIG. 5 is a cross-sectional transmission electron microscope (TEM) image of a part of the laminated structure for constituting the electrode described in this example.
  • FIG. 6 is a cross-sectional TEM image after the laminated structure having the cross-sectional structure shown in FIG.
  • FIG. 7 is an electron diffraction pattern of a metal oxide layer (manganese oxide layer) formed by heat treatment.
  • FIG. 8 is a binding energy analysis diagram showing the presence of indium in the indium-concentrated layer formed by heat treatment and the layers adjacent thereto.
  • FIG. 9 is a diagram showing current-voltage characteristics of the electrodes described in this example.
  • the laminated structure shown in FIG. 5 was formed by the following procedure. First, a silicon dioxide (SiO 2 ) insulating film 502 having a thickness of 50 nm was formed on a p-type conductive silicon substrate 501 using tetraethoxy silicon (TEOS) as a raw material.
  • TEOS tetraethoxy silicon
  • An oxide semiconductor layer 503 made of n-type amorphous gallium oxide / indium / zinc (a-GaInZnO) having a thickness of 100 nm is deposited on the SiO 2 insulating film 502 by a general high-frequency sputtering method. did.
  • the oxide semiconductor layer 503 is formed by sputtering a target made of GaInZnO 4 oxide in a mixed atmosphere of argon and oxygen (99.5 vol% Ar + 0.5 vol% O 2 ) with a pressure maintained at 0.1 Pa. Formed.
  • the applied high frequency power was 50 watts (W), and the deposition rate of the GaInZnO film forming the oxide semiconductor layer 503 was 18 nm per minute.
  • the resistivity of the GaInZnO film was less than 0.5 ⁇ ⁇ cm.
  • the surface of the oxide semiconductor layer 503 is covered with a manganese film as the metal film 504 according to the present invention, which is a material for later forming a metal oxide layer and a metal layer, by a general high-frequency sputtering method. I wore it.
  • the thickness of the manganese film 504 was set to 100 nm, which is the same as the thickness of the oxide semiconductor layer 503.
  • the distribution of the atomic concentration of manganese and indium in the depth direction was analyzed by general Auger electron spectroscopy (abbreviation: AES). From the analysis results, at this point, (1) no decrease in the atomic concentration of manganese inside the manganese film 504 toward the oxide semiconductor layer 503 is observed, and (2) the oxide semiconductor layer The atomic concentration of indium inside the layer 503 is uniform in the layer thickness direction, and (3) no evidence of a manganese oxide layer being formed inside the oxide semiconductor layer 503 is observed. The presence of a region where indium was locally accumulated in the boundary region between the manganese film 504 and the oxide semiconductor layer 503 was not recognized.
  • this laminated structure 50 was heat-treated in a vacuum at a pressure of 6.0 ⁇ 10 ⁇ 4 Pa with the main component of the residual gas being argon.
  • the heating temperature was 250 ° C. and the heating time was 60 minutes.
  • the temperature of the laminated structure 50 is cooled to a temperature close to room temperature ( ⁇ 25 ° C.) while keeping the degree of vacuum at approximately 6.0 ⁇ 10 ⁇ 4 Pa. did.
  • the laminated structure 50 was taken out from the vacuum vessel used for the heat treatment, and structural changes were investigated using a transmission electron microscope (TEM) or the like.
  • TEM transmission electron microscope
  • a cross-sectional TEM image showing a cross-sectional structure of the laminated structure 50 after the heat treatment is shown in FIG.
  • a manganese oxide layer 601 as a metal oxide layer is formed in a region corresponding to 1 ⁇ 2 of the thickness of the original oxide semiconductor layer 503, and below the metal oxide layer 601 is an oxide semiconductor layer Had changed to a leftover structure.
  • the atomic concentration of manganese inside the metal oxide layer 601 formed in the region on the surface side of the oxide semiconductor layer 503 was constant as shown in FIG.
  • FIG. 7 shows an electron beam diffraction image of the metal oxide layer 601 captured using a general TEM. Since the diffraction spot is scattered on the Debye diffraction ring, the metal oxide layer 601 was shown to be a polycrystal layer.
  • the polycrystalline metal oxide layer 601 was identified as being composed of manganese monoxide (composition formula: MnO).
  • the diffractive ring is “thin” and is unclear at first glance. Therefore, a white circular ring is inserted so as to trace the circumference of the diffractive ring.
  • the manganese oxide layer 503 moves toward the center in the thickness direction of the remaining oxide semiconductor layer 503. It was observed that the atomic concentration decreased monotonously (see FIG. 4).
  • the thickness of the manganese film used as the metal film 504 as the material for forming the metal oxide layer 601 is not appreciably reduced, and remains as the metal layer 602 with the original thickness. It became.
  • the atomic concentration of manganese monotonously decreased from the surface of the metal layer 602 toward the metal oxide layer 601 as shown in FIG.
  • the degree of decrease in the intensity of manganese Auger electrons with respect to the change in the layer thickness of the metal layer 602 was measured. The degree of intensity decrease was 38 on average per 1 nm layer thickness change.
  • FIG. 8 shows a binding energy chart of indium for the indium concentrated layer 603, the metal oxide layer 601 and the like measured using the AES method.
  • peaks that become minimum at a binding energy of 405 electron volts (unit: eV) and 412 eV appear.
  • the line profile indicated by the symbol “IN” in FIG. 8 indicates the binding energy for indium inside the indium concentrated layer 603.
  • the minimum peak for indium appears at 405 eV and 413 eV as binding energies. That is, it was verified that the indium concentration layer 603 contained atomic indium.
  • an analysis diagram of the binding energy of indium contained in the metal oxide layer 601 made of manganese oxide is indicated by a symbol “d” in FIG.
  • the minimum peaks representing the binding energy of indium contained in the metal oxide layer 601 appear at the positions of 406 eV and 412 eV. That is, it is proof that the metal oxide layer 601 also contains atomic indium.
  • atomic indium is also contained in the metal oxide layer 601 because the metal oxide layer 601 allows the indium generated by the chemical reduction of the oxide semiconductor layer 503 to pass therethrough. This is an advantage brought about by the fact that it is composed of convenient manganese oxide.
  • the analysis result of the binding energy of indium inside the remaining IGZO oxide semiconductor layer 503 is indicated by a symbol “e” in FIG.
  • the indium binding energy in the same layer 503 is determined by the indium enriched layer 603 (see the line profile “IN” in FIG. 8) or the metal oxide layer 602 (the line in FIG. 8). It is clearly different from the inside of the profile “d”).
  • the binding energy of indium in the oxide semiconductor layer 503 is 401 eV and 408 eV. That is, the bond energy that atomic atomic indium can take (less than 405 eV and 412 eV.
  • the bond energy shifts to a lower value side, so that the oxide semiconductor layer 503 Indium, it is interpreted that indium exists in the form of an oxide, which means that a highly conductive oxide semiconductor layer remains.
  • the maximum atomic concentration of indium at the center of the remaining oxide semiconductor layer 503 in the layer thickness direction was 3 ⁇ 10 3 in terms of Auger electron intensity. This Auger signal intensity is a depth at which the atomic concentration of oxygen rapidly decreases from the metal oxide layer 601 toward the metallic layer 602, and the atomic concentration of manganese inside the metallic layer 602 changes to a constant concentration from a monotonic decrease.
  • the signal intensity corresponding to the maximum concentration of the indium concentrated layer 603 determined by setting the AES analysis conditions to be the same as those of the oxide semiconductor layer 503 was 2 ⁇ 10 3 . That is, the signal intensity of the indium enriched layer 603 relative to that of the oxide semiconductor layer 503 relative to indium was 2/3. Accordingly, a larger amount of indium was left in the oxide semiconductor layer 503 than in the indium concentrated layer 603.
  • the surface of the metal film 504, and after the heat treatment, the oxide film 505 serving as a surface protective film covering the surface of the metal layer 602 was removed by wet etching. Thereafter, an electrode layer 604 made of copper was once formed on the entire surface of the exposed metal layer 602 by a general high-frequency sputtering method. Sputtering was performed using high-purity (99.9999%) oxygen-free copper as a target. Thereafter, the electrode layer 604 was patterned by using a known photolithography technique to form parallel plane electrodes having different intervals (L) as shown in the upper right inset in FIG.
  • the electrical contact resistance was measured by TLM (Transmission Line Mode) method. The contact resistance at room temperature (about 25 ° C.) was calculated to be a low value of 0.29 ⁇ ⁇ cm 2 .
  • the ohmic electrode made of copper of the present invention can be used, for example, as a source or drain electrode of a thin film transistor having an indium-containing oxide semiconductor as an operating layer.
  • the cross-sectional schematic diagram of FIG. 9 illustrates the structure of a thin film transistor using an electrode with low electrical contact resistance according to the present invention.
  • a SiO 2 insulating film is provided on the surface of a p-type silicon substrate using TEOS as a raw material.
  • the thickness of the SiO 2 insulating film is, for example, 50 nm.
  • an amorphous IGZO film is provided as an operation (channel) layer.
  • the thickness of the IGZO film is 50 nm, for example.
  • an ohmic electrode having an indium concentrated layer and having a structure according to the present invention is provided on the IGZO channel film.
  • the width of the source and drain electrodes (W: the length in the direction perpendicular to the flow direction of the operating current) is, for example, 120 ⁇ m.
  • the length of these ohmic electrodes (L: the length in a direction parallel to the flow direction of the operating current) is, for example, 25 ⁇ m.
  • a thin film transistor is formed by providing a gate electrode made of aluminum on the back surface of the silicon substrate.
  • An electrode for an oxide semiconductor according to the present invention is a light-emitting diode (an abbreviation: LED) having a layer made of an optically transparent oxide semiconductor for efficiently transmitting light emission to the outside.
  • DH gallium indium nitride

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

 薄膜トランジスタなどの素子動作層をなす導電性インジウム含有酸化物半導体層に電気的接触抵抗が小さい金属電極を形成できるようにする。 インジウム含有酸化物半導体層とその層の上方に設けた素子動作電流を流通させる金属電極層との間に、酸化物半導体層をなすインジウム酸化物などを化学的に還元でき、且つ易酸化性の金属からなる金属膜を素材とした金属酸化物層と金属層とを設け、更に、金属酸化物層と金属層との境界には還元されたインジウムを蓄積したインジウム濃化層を設ける構成とする。

Description

酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置
 本発明は、薄膜トランジスタなどの酸化物半導体装置を作製するためのインジウムなどを含む導電性酸化物半導体用の電極、及びその形成方法に関する。
 近年、導電性の酸化物半導体は、光学的に透明な透明電極や薄膜トランジスタ(英略称:TFT)などの酸化物半導体装置の動作(チャネル:channel)層を構成する材料として注目されている(特許文献1~7参照)。酸化物半導体を動作層として用いた薄膜トランジスタは、表示装置の一種である液晶表示装置(英略称:LCD)や有機エレクトロルミネッセンス(英略称:EL)装置へ盛んに応用されている。また、酸化物半導体を構成要素として含む透明電極は、ディスプレイ(display)パネル(panel)などの2次元或いは3次元表示装置や携帯通信機器用のタッチ(touch)パネルなどに応用されている。
 酸化物半導体のための配線及び電極は信号伝達のRC遅延を小さくするなどの目的で、導電性が高く、電気的に低抵抗な金属材料から構成されている。従来では、例えばアルミニウム(元素記号:Al)やチタン(元素記号:Ti)(非特許文献1参照)、或いはモリブデン(元素記号:Mo)(非特許文献2参照)から構成されている。また、チタンやアルミニウムと珪素(元素記号:Si)の合金の異種金属層を積層させた電極や配線が用いられている(特許文献1参照)。最近では、より低い電気抵抗の銅(元素記号:Cu)から酸化物半導体用の電極を形成する技術が知られている(特許文献8参照)。
 例えば、液晶ディスプレイ装置(英略称:LCD)などに用いられる薄膜トランジスタには、銅合金を用いたソース電極及びドレイン電極のオーミック(Ohmic)電極や銅配線が用いられている(特許文献8及び9参照)。特許文献10には、銅に適切な添加元素を添加した銅合金を用いて、その添加元素の形成する金属酸化膜が銅の酸化を抑止して電気的接触抵抗の小さな銅オーミック電極やRC遅延の小さな銅配線をもたらす技術が開示されている。上記の適切な添加元素は、銅より酸化物の形成エネルギーを小とする金属であり、例として、マンガン(元素記号:Mn)が挙げられている(特許文献10参照)。
 非特許文献3には、導電性の酸化物半導体を動作(チャネル)層として用いた薄膜トランジスタに銅からなる電極(銅電極)を形成する技術を開示されている。具体的には、非晶質のガリウム・インジウム・亜鉛複合酸化物(英略称:IGZO)半導体層を動作層とする薄膜トランジスタに銅・マンガン(CuMn)合金を用いて銅電極を形成する技術である(非特許文献3参照)。銅・マンガン合金を用いてIGZOなどのインジウム含有酸化物半導体に銅電極を形成する場合、酸化物半導体と銅電極の接合領域には、酸化マンガン層が形成されることが知られている(非特許文献3参照)。
特開2010−140919号公報 特開2010−093240号公報 特開2010−080952号公報 米国特許出願公開第2008/0258143号公報 米国特許出願公開第2010/0090217号公報 米国特許出願公開第2010/0117073号公報 米国特許出願公開第2010/0117074号公報 特開2010−050112号公報 特開2004−163901号公報 国際公開第2006/025347号公報
Pilsang Yun,Junichi Koike,"Microstructure Analysis and Electrical Properties of Cu−Mn Electrode for Back−Channel Etching a−IGZO TFT",第17回ディスプレイ国際ワークショップ(IDW’10)(2010.12.1.~12.3.、福岡市、日本)、論文番号FMC2−3,プロシーディング1873~1876頁。 A.Sato他、アプライド フィジクス レターズ(Appl.Phys.Lett.)、133502(2009,USA). P.S.Yun,J.Koike,2010年春季第37回応用物理学会関係連合講演会(2010年3月17日~3月20日)、講演番号17a−TL−4、「Cu−Mn/In−Ga−Zn−O薄膜の反応界面における組織学的分析」
 酸化物半導体に被着させた銅・マンガン合金を熱処理して銅電極を形成する上記の従来技術に依れば、銅・マンガン合金に含まれるマンガンの合金の内部から酸化物半導体側へ熱拡散に因り、銅電極と酸化物半導体との間に酸化マンガン層が形成される。この酸化マンガン層の形成に伴い、酸化物半導体から遊離して来る酸素はマンガン酸化物として捕らえられる。このため、酸化マンガン層上には、酸素含有量が少ない、即ち、電極として好適に利用できる電気抵抗の小さな銅層を残置させられる。
 しかしながら、一方で、酸化マンガンの電気抵抗は金属マンガンよりも高い。金属マンガンの電気抵抗率(20℃で1.6×10−4オーム・センチメートル(Ω・cm))であるのに対し、酸化マンガンの電気抵抗率は総じて、それよりも大である。従って、酸化物半導体について電気的接触抵抗の更に小さい銅電極を得るには、電極を構成する上での更なる新規で進歩的な構成を創意するのが必要である。
 本発明は、IGZO等のインジウム含有酸化物半導体に係る新規で進歩的な電極の構成技術の必要性に鑑みてなされたもので、インジウム含有酸化物半導体について、電気的接触抵抗の小さな酸化物半導体用電極としての銅電極をもたらすための構成を提示するものである。併せて、その酸化物半導体用電極の形成方法を提示し、また、その酸化物半導体用電極を備えた酸化物半導体装置を提供することを目的とするものである。
 即ち、[1]本発明の第1の発明は、インジウムを含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極にあって、金属酸化物層と電極層の中間の位置に、その金属酸化物層をなす金属からなる層(金属層)が挿入されており、金属酸化物層と金属層との中間には、インジウムが濃化された層(インジウム濃化層)が設けられている、ことを特徴とする酸化物半導体用電極である。
 [2]本発明の第2の発明は、上記の[1]項に記載の発明の構成に加えて、金属層をなす金属がインジウムを含む酸化物半導体層を構成する酸化物を化学的に還元する金属から構成されている、ことを特徴とする酸化物半導体用電極である。
 [3]本発明の第3の発明は、上記の[2]項に記載の発明の構成に加えて、金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少している、ことを特徴とする酸化物半導体用電極である。例えば、チタンからなる金属層の内部において、チタンの原子濃度がチタン金属層の表面から、チタン酸化物からなる金属酸化物層に向けて単調に減少している、ことを特徴とする酸化物半導体用電極である。
 [4]本発明の第4の発明は、上記の[3]項に記載の発明の構成に加えて、金属酸化物層の内部で金属酸化物を構成する金属の濃度が一定となっている、ことを特徴とする酸化物半導体用電極である。例えば、マグネシウム酸化物からなる金属酸化物層の内部において、マグネシウムの原子濃度が同層内の深さ方向で一定となっている、ことを特徴とする酸化物半導体用電極である。
 [5]本発明の第5の発明は、上記の[4]項に記載の発明の構成に加えて、金属酸化物層の内部で金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少している、ことを特徴とする酸化物半導体用電極である。例えば、マンガン酸化物からなる金属酸化物層の内部において、マンガンの原子濃度が、例えばIGZO酸化物半導体層の層厚の中央に向けて単調に減少している、ことを特徴とする酸化物半導体用電極である。
 [6]本発明の第6の発明は、上記の[5]項に記載の発明の構成に加えて、 金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少する厚さに対する度合いが、金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少する厚さに対する度合いよりも小さい、ことを特徴とする酸化物半導体用電極である。
 [7]本発明の第7の発明は、上記の[6]項に記載の発明の構成に加えて、 金属層がマンガン、チタン、アルミニウム、マグネシウムから構成されている、ことを特徴とする酸化物半導体用電極である。
 [8]本発明の第8の発明は、上記の[7]項に記載の発明の構成に加えて、 金属層がマンガンから構成されている、ことを特徴とする酸化物半導体用電極である。
 [9]本発明の第9の発明は、上記の[1]乃至[8]項の何れか1項に記載の発明の構成に加えて、酸化物半導体層の層厚についての中央を中心としてインジウムの濃度の分布が対称となっている、ことを特徴とする酸化物半導体用電極である。インジウムの原子濃度が酸化物半導体層の層厚についての中央を線対称の中心として正規分布曲線状に変化している、ことを特徴とする酸化物半導体用電極である。
 [10]本発明の第10の発明は、上記の[9]項に記載の発明の構成に加えて、酸化物半導体層層の層厚についての中央でインジウムの濃度が極大となっている、ことを特徴とする酸化物半導体用電極である。
 [11]本発明の第11の発明は、上記の[10]項に記載の発明の構成に加えて、インジウム濃化層の内部におけるインジウムの濃度の分布が金属層と金属酸化物層との境界を中心として対称となっている、ことを特徴とする酸化物半導体用電極である。例えば、その境界を線対称の中心として、インジウムの原子濃度が正規分布曲線状の分布を呈している、ことを特徴とする酸化物半導体用電極である。
 [12]本発明の第12の発明は、上記の[11]項に記載の発明の構成に加えて、インジウム濃化層のインジウムの濃度が金属層と金属酸化物層との境界で極大となっている、ことを特徴とする酸化物半導体用電極である。
 [13]本発明の第13の発明は、上記の[12]項に記載の発明の構成に加えて、インジウム濃化層のインジウムの極大の濃度が金属層の内部のインジウムの濃度より大である、ことを特徴とする酸化物半導体用電極である。
 [14]本発明の第14の発明は、上記の[13]項に記載の発明の構成に加えて、インジウム濃化層のインジウムの極大の濃度が酸化物半導体層の内部でのインジウムの極大の濃度がより小である、ことを特徴とする酸化物半導体用電極である。
 [15]本発明の第15の発明は、上記の[14]項に記載の発明の構成に加えて、インジウム濃化層の内部には、原子状のインジウムが含まれている、ことを特徴とする酸化物半導体用電極である。
 [16]本発明の第16の発明は、上記の[15]項に記載の発明の構成に加えて、インジウム濃化層の内部には、金属層を構成する金属とインジウムとの化合物が含まれている、ことを特徴とする酸化物半導体用電極である。例えば、マンガンからなる金属層にあって、例えば組成をMnInとするマンガン・インジウム化合物を含むインジウム濃化層を備えている、ことを特徴とする酸化物半導体用電極である。
 [17]本発明の第17の発明は、インジウムを含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる金属層と、その金属層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極の形成方法であって、(1)インジウムを含む酸化物半導体層を形成する工程と、(2)酸化物半導体層上に金属膜を形成する工程と、(3)金属膜を加熱して、金属酸化物層の表面側に、金属膜の一部が酸化物半導体層の内部の酸素により酸化されてなる金属酸化物層を形成すると共に、金属膜の上部を酸化物半導体層の内部の酸素により酸化させずに金属層として残存させ、併せて同時に金属酸化物層と金属層との中間にインジウムが濃化されたインジウム濃化層を形成する工程と、(4)金属層上に電極層を形成する工程、を含む、ことを特徴とする酸化物半導体用電極の形成方法である。
 [18]本発明の第18の発明は、上記の(2)の工程において、金属層を、マンガン(元素記号:Mn)、チタン(元素記号:Ti)、アルミニウム(元素記号:Al)、マグネシウム(Mg)から形成する、ことを特徴とする酸化物半導体用電極の形成方法である。
 [19]本発明の第19の発明は、上記の[18]項に記載の発明の構成に加えて、金属層を、マンガンから形成する、ことを特徴とする酸化物半導体用電極の形成方法である。
 [20]本発明の第20の発明は、上記の[17]乃至[19]の何れか1項に記載の発明の構成に加えて、上記の(1)並び(2)の工程を経由して形成した金属膜上に、上記の(5)の工程により電極層を形成した後に、上記の(3)の工程の加熱処理をする、ことを特徴とする酸化物半導体用電極の形成方法である。
 [21]本発明の第21の発明は、上記の[17]又は[20]に記載の発明の構成に加えて、金属膜を、圧力を1×10−2パスカル(圧力の単位:Pa)以下とする真空中で200℃以上300℃以下の温度範囲で、15分間以上90分間以下の時間での加熱処理する、ことを特徴とする酸化物半導体用電極の形成方法である。
 [22]本発明の第22の発明は、上記の[21]項に記載の発明の構成に加えて、残留ガスを不活性ガスとする真空中で加熱処理をする、ことを特徴とする、酸化物半導体用電極の形成方法である。残留ガスの主成分がアルゴン(元素記号:Ar)である高真空中で加熱処理をする、ことを特徴とする、酸化物半導体用電極の形成方法である。
 [23]本発明の第23の発明は、上記の[1]乃至[16]の何れか1項に記載の発明に係る酸化物半導体用電極を備えている、ことを特徴とする酸化物半導体装置である。
 [24]本発明の第24の発明は、上記の[17]乃至[22]の何れか1項に記載の発明に係る酸化物半導体用電極を備えている、ことを特徴とする酸化物半導体装置である。例えば、タッチパネル用途の酸化物半導体薄膜トランジスタ(TFT)である。
 [25]本発明の第25の発明は、上記の[23]又は[24]項に記載の発明の構成に加えて、酸化物半導体用電極をオーミック(Ohmic)電極として備えている、ことを特徴とする酸化物半導体装置である。例えば、酸化物半導体用電極をソース(source)電極やドレイン(drain)電極として備えている薄膜トランジスタ(TFT)である。
 本発明の第1の発明に依れば、インジウムを含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極にあって、金属酸化物層と電極層の中間の位置に、その金属酸化物層をなす金属からなる層(金属層)を設け、更に、金属酸化物層と金属層との中間には、インジウムが濃化された層(インジウム濃化層を設けることとしたので、酸化物半導体層について電気的接触抵抗の小さな電極をもたせる。
 本発明の第2の発明に依れば、金属層を、インジウムを含む酸化物半導体層を構成する酸化物、例えば酸化インジウム(組成式Inαβ:α、β>0)を化学的に還元でき、自己は容易に酸化される金属から構成することとしたので、還元作用に因り遊離した酸素を利用して金属酸化物層を簡便に形成するのに効果的となる。併せて同時に、その金属の化学的還元作用によりインジウム濃化層に蓄積させるインジウム原子を発生させられ、電気抵抗の小さなインジウム濃化層をもたらすのに効果的となる。従って、電気的接触抵抗の小さな酸化物半導体用電極を提供するのに貢献できる。
 本発明の第3の発明に依れば、金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少している、換言すれば、その様な濃度減少を生じる拡散し易い金属から金属層を構成することとしたので、易拡散性の金属を酸化物半導体層の内部へと容易に拡散でき、従って、酸化物半導体層内部で化学的還元により生じた酸素を的確に捕獲して、酸素の電極層への侵入を防ぐ金属酸化物層からなる拡散バリア(barrier)を効率的に形成できる。
 本発明の第4の発明に依れば、内部で金属酸化物を構成する金属の濃度が一定となっている金属酸化物層を用いて酸化物半導体用電極を構成することとしたので、厚さ方向に一様な組成を有する金属酸化物層を得ることができ、安定して酸素の拡散に対して障壁となる拡散バリア層をもたらせる。
 本発明の第5の発明に依れば、内部で金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少している酸化物半導体層を用いて酸化物半導体用電極を構成することとしたので、金属の侵入に因り酸化物半導体層の導電性が損なわれるのを抑制でき、良好な導電性を維持した酸化物半導体層を用いた電気抵抗の小さな酸化物半導体用電極をもたらせる。
 本発明の第6の発明では、金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少する厚さに対する度合いが、金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少する厚さに対する度合いよりも小さくしている。即ち、組成的に一様な金属酸化物層を確実に形成するために金属層から充分な量の金属を拡散させると共に、金属酸化物層から酸化物半導体層の内部へ拡散する金属の量を減少させたので、良導性が維持された酸化物半導体層を利用してした電気抵抗の小さな酸化物半導体用電極を構成できる。
 本発明の第7の発明に依れば、金属層を、インジウムを含む酸化物半導体層をなす、例えば酸化インジウムを化学的に還元できるマンガン、チタン、アルミニウム、マグネシウムから構成することとしたので、酸素の拡散バリア層としての金属酸化物層と、併せて導電性に優れるインジウム濃化層と効率的にもたらすことができる。例えば、金属層をイオン(ion)化傾向の大きなマグネシウムから構成することとしたので、その還元作用により遊離した酸素を捕らえて酸化マグネシウムからなる金属酸化物層と、併せて還元されたインジウムを含むインジウム濃化層とを効率的にもたらせる。従って、電気的接触抵抗の小さな酸化物半導体用電極を提供できる。
 本発明の第8の発明に依れば、特に、マンガンから金属層を構成することとしたので、酸素の電極層への拡散を有効に防止できる酸化マンガンからなる金属酸化物層をもたらせる。還元に因り生じたインジウムは、酸化マンガンからなる金属酸化物層の内部を容易に通過できる。このため、インジウム濃化層へ向けてインジウムを効率的に通過させられ、インジウムが高濃度に蓄積されたインジウム濃化層をもたらせる。従って、電気的接触抵抗の小さな酸化物半導体用電極を提供できる。
 本発明の第9の発明に依れば、層厚についての中央を中心としてインジウムの濃度の分布を対称とする酸化物半導体層を用いて酸化物半導体用電極を構成することとしたので、導電性を良好に維持した酸化物半導体層を用いて酸化物半導体用電極を構成することができ、電気抵抗の小さな酸化物半導体用電極を得るに優位となる。
 本発明の第10の発明に依れば、特に、層厚についての中央でインジウムの濃度が極大となっている酸化物半導体層を用いて酸化物半導体用電極を構成することとしたので、導電性が特に良好に維持した酸化物半導体層を用いて酸化物半導体用電極を構成することができ、電気抵抗の小さな酸化物半導体用電極を得るに更に優位となる。
 本発明の第11の発明に依れば、内部におけるインジウムの濃度の分布が金属層と金属酸化物層との境界を中心として対称となっているインジウム濃化層を金属層と金属酸化物層との境界領域に配置する構成としたので、金属層と金属酸化物層との電気的接触抵抗を減少させるのに効果を上げられ、しいては、電気抵抗の小さな酸化物半導体用電極を得ることができる。
 本発明の第12の発明に依れば、インジウムの濃度が金属酸化物層と金属層の境界で極大となっているインジウム濃化層を用いて酸化物半導体用電極を構成することとしたので、金属層と金属酸化物層との電気的接触抵抗を減少させるのに特に、効果を上げられ、しいては、電気抵抗の小さな酸化物半導体用電極を得るのに貢献できる。
 本発明の第13の発明に依れば、インジウムの極大の濃度が金属層の内部のインジウムの濃度より大であるインジウム濃化層を用いて酸化物半導体用電極を構成することとしたので、金属層と金属酸化物層との電気的接触抵抗を減少させるのに殊更、効果を上げられ、しいては、電気抵抗の小さな酸化物半導体用電極を得るのに貢献できる。
 本発明の第14の発明では、インジウムの極大の濃度が酸化物半導体層の内部でのインジウムの極大の濃度がより小であるインジウム濃化層を用いて酸化物半導体用電極を構成することとした。即ち、酸化物半導体層のインジウムの濃度を、導電性を確保するために充分に維持しつつ、金属層と金属酸化物層との電気的接触抵抗を低減できるインジウム濃化層を設ける構成としたので、電気抵抗の小さな酸化物半導体用電極を得るのに得策となる。
 本発明の第15の発明では、原子状のインジウムが含まれているインジウム濃化層、例えば金属インジウムからなる濃化層を用いて酸化物半導体用電極を構成することとした。このため、インジウム濃化層を導電性の高い層とすることができ、電気的接触抵抗の特に小さな酸化物半導体用電極を提供できる。
 本発明の第16の発明では、内部に、金属層を構成する金属とインジウムとの化合物を含むインジウム濃化層を用いて酸化物半導体用電極を構成することとした。例えば、マンガンからなる金属層にあって、例えば原子状のインジウムに加えて、組成をMnInとするマンガン・インジウム化合物を含むインジウム濃化層を用いて酸化物半導体用電極を構成することとした。即ち、インジウム濃化層に導電性に優れる金属間化合物を含ませたため、電気的接触抵抗の小さな酸化物半導体用電極を提供するのに貢献できる。
 本発明の第17の発明に依れば、インジウムを含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる金属層と、その金属層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極の形成方法であって、金属層を加熱処理して、金属層をなす金属を酸化物半導体層の内部へと拡散させ、酸化物半導体層をなす酸化物半導体を還元させて、金属酸化物層を形成させると共に、併せて同時に、還元されたインジウムを逆に金属層側へ移動させてインジウム濃化層を形成することとしたので、金属酸化物層とインジウム濃化層とを含んでなる酸化物半導体用電極を簡便に形成できる。
 本発明の第18の発明では、上記の(2)の工程において、金属層を、マンガン、チタン、アルミニウム、又はマグネシウム(Mg)から形成することとした。このため、酸化物半導体層をなす酸化物の還元で発生する酸素を確実に捉えて金属酸化物層を形成できると共に、その還元で生じたインジウムを利用してインジウム濃化層を安定して形成できる。従って、電気的接触抵抗の小さな酸化物半導体用電極を安定して形成できる。
 本発明の第19の発明では、特にマンガンから金属層を形成することとした。このため、酸化物半導体層を構成する酸化物の還元に因り生じた酸素を確実に捕捉して電極層への酸素の侵入を防ぐための金属酸化物半導体層を形成できる。また、マンガンからなる金属酸化物層は、還元により生じたインジウムを容易に通過させることができるため、インジウムを高濃度に含むインジウム濃化層を金属酸化物層と金属層との接合領域に形成するのに寄与できる。従って、電気的接触抵抗の小さな酸化物半導体用電極を安定して形成できる。
 本発明の第20の発明では、上記の(1)並び(2)の工程を経て形成した金属膜上に、更に、上記の(5)の工程により電極層を形成した後に、上記の(3)の工程の加熱処理をすることとした。即ち、金属膜上に電極層を形成した後に加熱処理をして金属酸化物層と併せて同時にインジウム濃化層とを形成することとしたのでより簡便に金属酸化物層とインジウム濃化層とを含んでなる酸化物半導体用電極を形成できる。
 本発明の第21の発明では、金属膜を、圧力を1×10−2Pa以下とする真空中で200℃以上300℃以下の温度範囲で、15分間以上90分間以下の時間での加熱処理することとした。このため、金属膜を構成する金属の酸化物からなる金属酸化物層と、併せてインジウム濃化層とを含んでなる酸化物半導体用電極を安定して形成できる利点がある。更には、インジウムの原子の濃度を厚さ方向の中央で極大とし、且つ、その中央を中心として濃度的に対称にインジウム原子を分布させた良導性の酸化物半導体層をもたらすにも貢献できる。
 本発明の第22の発明では、不活性ガスを残留ガスの主成分とする真空中で加熱処理をする、例えば、ヘリウム、ネオン、アルゴンその他の不活性ガスを残留ガスの主成分とする高真空中で加熱処理をすることとした。このため、加熱処理時に金属膜の表面が粗雑に荒れるのを防ぐことができ、金属膜から表面の平坦性に優れる金属層が形成できるため、その上には密着性に優れる電極層を好都合に被着させられる利点がある。
 本発明の第23の発明では、本発明の物の発明に係る電気的接触抵抗の小さな酸化物半導体用電極を利用して酸化物半導体装置を構成することとしたので、酸化物半導体用電極を用いて酸化物半導体装置を構成することとしたので、例えば、消費電力の損失が少なく、長期間に亘り信頼性の高い動作を呈する酸化物半導体薄膜トランジスタなどを提供できる。
 本発明の第24の発明は、本発明により形成された酸化物半導体用電極を利用して酸化物半導体装置を構成することとしたので、電気的接触抵抗の小さな酸化物半導体用電極を有し、RC遅延が小さく、高速動作が可能な例えばタッチパネル用途の酸化物半導体薄膜トランジスタ(TFT)を提供できる。
 本発明の第25の発明では、本発明に係る電気的接触抵抗の小さな酸化物半導体用電極をオーミック電極、例えばソース電極やドレイン電極として利用して酸化物半導体装置を構成することとしたので、投入する素子動作電力に対して損失(loss)の少ない例えば、薄膜トランジスタを提供できる。
 図1は本発明に係る電極を構成するための原型の積層構造体の断面構造を示す模式図である。
 図2は電極となすための加熱処理を施した後の積層構造体の断面構造を示す模式図である。
 図3は原型の積層構造体の内部の元素の分布状況を示す分析図である。
 図4は電極となすための加熱処理を施した後の積層構造体の内部の元素の分布状況を示す分析図である。
 図5は実施例に記載の積層構造体の一部の断面透過電子顕微鏡像である。
 図6は実施例に記載の加熱処理後の積層構造体の一部の断面透過電子顕微鏡像である。
 図7は積層構造体をなす金属酸化物層(マンガン酸化物層)の透過電子線回折像である。
 図8はインジウム濃化層及びその周辺の層の内部でのインジウムの結合状態を示す分析図である。
 図9は実施例に記載の電極の電流−電圧特性を示す図である。
 図10は本発明に係る酸化物半導体用電極を利用して構成できる薄膜トランジスタの構造を模式的に示す断面図である。
 本発明の酸化物半導体用電極を得るための原型となる積層構造を図1に模式的に示す。図1に例示するのは、薄膜トランジスタのソース又はドレイン電極を構成する場合に原型となる積層構造体(10)である。原型の積層構造体(10)に含まれる構成物は、(1)基体(101)、(2)基体上に設けた絶縁膜(102)、(3)絶縁膜(102)上に設けたインジウムを含む酸化物半導体層(103)、(4)インジウム含有酸化物半導体層(103)上に設けた金属膜(104)と、(5)その金属膜(104)上に設けた電極層(105)である。
 基体(101)には、シリコン基板やガラス基板などを用いる。基体(101)上に設ける絶縁膜(102)は、二酸化珪素(SiO、X>0であって、X=2である。)、窒化珪素(Si、X,Y>0であって、例えばX=3、Y=4である。)、炭化酸化珪素(SiOC)その他の無機珪素化合物からなる膜である。或いは、メチル(methyl)基やエチル(ethyl)基が付加された有機珪素化合物からなる絶縁膜である。絶縁膜は、テトラエトキシシリコン(英略称:TEOS)を原料とする化学的気相堆積(英略称:CVD)法や、SiOをターゲット(target)材とする高周波スパッタ(sputter)法などの物理的気相堆積(英略称:PVD)法などで形成できる。
 酸化物半導体層(103)は、導電性の高い、インジウムを構成元素として含有する酸化物半導体から構成する。導電性があり更に、光学的に透明なインジウム含有酸化物半導体は、本発明には尚更、好適に利用できる。インジウム含有酸化物半導体とはいっても、高速のトランジスタ動作を達成するためには、より電気抵抗が小さく、移動度(mobility)の高い酸化物半導体から構成するのが望ましい。例えば、アルミニウムを含む電気抵抗の比較的に高いInAlO(0<X≦1、0<Y<1、X+Y=1)よりもInGaO(0<X≦1、0<Y<1、X+Y=1)やInZnO(0<X≦1、0<Z<1、X+Z=1)から好ましく構成できる。
 また、錫(元素記号:Sn)を一構成元素として含むインジウム・錫複合酸化物(英略称:ITO)よりも高い電子移動度を有するガリウム・インジウム・亜鉛複合酸化物(英略称:IGZO)(組成式InGaZnO:0<X≦1、0≦Y<1、0≦Z<1、X+Y+Z=1)から好ましく構成できる。IGZOとは、例えば酸化インジウム(組成式In)と酸化ガリウム(組成式Ga)と酸化亜鉛(組成式ZnO)との混合からなる3元複合酸化物((Inα(Gaβ(ZnO)γ:α、β及びγはモル(mol)分率を表し、α+β+γ=1である。)である(H.Hosono,J.Non−Cryt.Solids,352(2006),851−858.参照)。例えば、(In0.7(Ga0.1(ZnO)0.2複合酸化物である。
 酸化物半導体層(103)の厚さは、その層(103)を構成する酸化物半導体材料の電気的抵抗率を勘案して、所望の特性を得られる様に設定する必要がある。例えば、薄膜トランジスタのチャネル(channel)層として利用する場合には、所望のドレイン電流や予定するピンチオフ電圧を得るに充分な厚さとする。本発明では、後述する様に、酸化物半導体層(103)の内部に金属膜(104)を素材に加熱処理を施して金属酸化物層を形成する。従って、形成される金属酸化物層に相当する厚さ分、原型における酸化物半導体層の厚さは減る。従って、内部に金属酸化物層が形成された後においても尚、所望のドレイン電流や予定するピンチオフ電圧を得るに充分な厚さが確保される様に、予め酸化物半導体層は厚く形成しておくのが肝要である。
 予めの酸化物半導体層(103)の厚さは、加熱処理によってもたらされる金属酸化物層(201)の厚さの2倍以上とするのが適する。例えば、5ナノメートル(長さの単位:nm)の厚さの金属酸化物層(201)が形成される場合、酸化物半導体層(103)の厚さは予め、10nm以上とするのが適する。酸化物半導体層(103)の予めの厚さの1/2を超える同層(103)の表面側の領域に金属酸化物層(201)を形成するのは好ましくない。残存させる酸化物半導体層(103)の領域が狭められ、良導性のチャネル層を形成するのに不都合となるからである。
 形成する金属酸化物層の厚さは1nm以上とするのが望ましい。厚さが1nm以上であれば、酸素などの金属層或いは電極層への拡散、侵入を防止するのに充分な拡散バリア層として作用できる。一方、金属酸化物は単体金属よりも電気抵抗が総じて大きいため、金属酸化物層の厚さは20nm以下とするのが得策である。酸化物半導体を還元する働きをし、金属酸化物層を構成するのに適する後記の金属からなる金属酸化物層にあって、その層の厚さが20nmを越えると、帰結される電極の接触抵抗が急激に増加してしまう不具合を生ずる。
 酸化物半導体層(103)上に設ける金属膜(104)は、後述する金属酸化物層(201)及び金属層(202)を形成するための素材となる層である。金属膜(104)は、酸化物半導体層(103)に含まれる酸化インジウム(例えば組成式Inで表される酸化インジウム)を化学的に還元(reduction)し易い金属(記号Meで表す。)から構成する。金属Meによる反応とは例えば、次の化学反応(1)に例示する還元反応である。
 Inαβ→In+Inα−1β−1+O(酸素)・・・(化学反応1)
 また、金膜(104)を構成する金属は、酸化物半導体層(103)に主体的に含まれる金属酸化物をなす金属よりも酸化され易い金属(Me)から構成する。例えば英略称IZOからなる酸化物半導体層について、同層の一構成元素であるインジウムより酸化され易い金属(Me)を用いて形成する。その金属は上記の還元化学反応(1)により生じた酸素により、次の化学反応(2)に従い容易に酸化される。
 Me+O −(酸化反応)→ MeO(金属酸化物)・・・(化学反応2)
金属(Me)が酸化されることにより生成された金属酸化物(MeO)は、金属酸化物層(201)を構成するのに寄与する。
 略称IGZOなどのインジウム含有酸化物半導体からなる酸化物半導体層(103)上に設ける金属膜(104)は、その酸化物半導体層をなす酸化物半導体を化学的に還元(reduction)する金属から構成するのが望ましい。例えばIGZOを還元する作用を有する金属を用いて形成する。酸化物半導体への還元作用を発揮する金属を用いれば、併せて簡便に金属酸化物層を形成できる利点がある。酸化物半導体層上に、酸化物半導体に還元反応を起こす金属からなる層を形成した後、還元反応を促進するための加熱処理をする。加熱に因り還元反応はより進み、還元により遊離する酸素の量が増えるため、金属層は容易に酸化され、金属酸化物層が簡便に形成されることとなる。
 このことからして、金属膜は酸化され易いマンガン、チタン、アルミニウム、マグネシウムから構成するのが好ましい。これらは、何れも、インジウムより酸化物の形成エンタルピーを小とする金属である。即ち、換言すれば、インジウム含有酸化物半導体層を主体的になすインジウムを効率的に還元するのに適する金属であるからである。併せて、その易酸化性により、還元反応によってインジウム酸化物から離脱してくる酸素原子を優先的に捕獲して金属酸化物層を形成するのに適するからである。
 因みに、金属酸化物の標準生成エンタルピー(ΔH)は、酸化マグネシウム(組成式:MgO)にあっては、−(マイナス)601.8KJ/molである。酸化チタン(組成式:TiO)にあっては、−519.0KJ/molである。また、二酸化マンガン(組成式:MnO)にあっては、−519.7KJ/molである。これらの金属のΔHの値は、例えば英略称IGZOからなる酸化物半導体層をなす酸化物を構成する金属構成元素の中でインジウムと略同等の小さなΔHを有するガリウムよりも低い値である。
 金属酸化物の標準生成エンタルピー(ΔH)からして、上記の金属の中では、マグネシウムが最も酸化され易い。換言すれば、酸化物半導体層をなすインジウム酸化物を化学的に還元し、上記の化学反応(1)により原子状のインジウム(In)、酸素(O)や結合する酸素原子の数が減少した、言い換えれば、酸素の空孔(vacancy)との結合数を増したインジウム不飽和酸化物(Inα−1β−1)を発生させるに優位となる。一方で、マンガンのΔHは、マグネシウムのよりより大であるものの、上記の化学還元反応により生じた原子状のインジウムを通過させるに都合の良い金属酸化物層を形成できる。従って、金属膜(104)をマンガンから構成し、そのマンガン膜を素材として金属酸化物層(201)としてのマンガン酸化物層を形成することとすると、後に、インジウム濃化層(203)を好都合に形成できる。
 金属膜(104)上には、例えば薄膜トランジスタを動作させるための素子動作電流を流通させるために電極層(105)を設ける。電極層(105)は金属酸化物などの電気抵抗の比較的高い材料からではなく、電気抵抗の小さな合金や純粋な金属から構成するのが適する。特に、電気抵抗が小さく、且つ金属酸化物層(201)をなすこととなる金属膜(104)の金属より酸化されがたい金属から構成するのが好ましい。上記の還元化学反応(1)により発生した酸素が侵入して、金属が酸化され、結果として電気抵抗の高い金属酸化物から電極層が構成されることを回避するためである。例えば、金属膜(104)をマンガンから構成し、その上に銅・マンガン合金膜又は銅膜を被着させて、電極層(105)を純粋な銅から形成する(純粋な銅の電気抵抗率は1.6×10−6Ω・cmである)。
 本発明では、上記の原型をなす積層構造体に加熱処理を施して、小さな電気的接触抵抗を有する酸化物半導体用の電極を構成する。図2にその加熱処理を経た後の積層構造体(20)の断面構造を模式的に示す。図1に図示したのと同一の構成要素は、図2に於いても同一の図番で示してある。図2に示す加熱処理後に於ける積層構造体(20)に於ける特徴的な構成要素は、金属膜(104)を素材として形成した金属酸化物層(201)と、その金属酸化物層(201)と金属膜(104)を残存させてなる金属層(202)と接合領域に形成したインジウム濃化層(203)である。
 金属酸化物層(201)を形成するための加熱処理は、金属膜(図1の(104))をなす金属を、酸化物半導体層(103)の内部へと拡散させ、金属膜(104)と接合する側の酸化物半導体層(103)内の上部の領域に金属酸化物層(201)を形成するために行うものである。また、この加熱は、金属膜(104)を構成する金属元素の全てを酸化物半導体層(104)に拡散、移動させるのではなく、一部の金属元素を拡散せずに残留させられる条件下で行うのが望ましい。金属酸化物層(201)と併せて、金属膜(104)から金属層(202)を同時に形成でき得て利便となるからである。
 加熱処理により、酸化物半導体層(104)の内部に金属酸化物層(201)を形成した場合、金属酸化物層(201)の層厚に相当する分だけ酸化物半導体層(104)の厚さは減るが、金属酸化物層(201)と加熱処理後でも残存する酸化物半導体層(104)の合計の厚さは、原型における酸化物半導体(104)の厚さと然して変わらない。一金属膜を素材として、金属層(202)と金属酸化物層(201)とを形成する本発明に依ってもたらされる一つの特徴でもある。そうではなく、酸化物半導体層と金属酸化物層とを各別に形成する場合は、酸化物半導体層と金属酸化物層の合計の厚さは両層の厚さの合計となるのは至極、当然のことである。
 更には、残留した金属からなる金属層(201)が多結晶層となる条件下で加熱を施すのが望ましい。非晶質(amorphous)よりも多結晶からなる金属酸化物層(201)の電気抵抗は小さいため、電気的接触抵抗の小さな酸化物半導体用電極が得られ易いからである。単結晶からなる金属酸化物層は、多結晶酸化物半導体層よりも小さな電気抵抗を呈すると察せられる。しかし、一般には非晶質である酸化物半導体層に接して単結晶の金属酸化物層を形成するには、過酷な条件での加熱が必要となる。そのため、却って、酸化物半導体層に含まれるインジウムなどが抜けて酸化物半導体層(103)の電気抵抗が不必要に増加してしまう不具合を生ずる。
 金属膜(103)をなす一部の金属元素を拡散させて酸化物半導体層(103)の上部表面側の領域に多結晶からなる金属酸化物層(201)を形成し、(2)併せて同時に、拡散せずに残留した金属から金属層(202)形成するのに適するのは、真空雰囲気中で200℃以上300℃以下の温度範囲で、処理時間にして15分間以上90分間以下の加熱処理である。特に、圧力を圧力が1×10−2Pa以下である真空中での加熱が適する。
 金属膜(103)を形成した後、電極層(105)を形成する以前に、酸素(分子式:O)を含む不活性ガス、例えばアルゴン(元素記号:Ar)雰囲気内で加熱をすることもできる。しかし、金属膜を形成した後に、その雰囲気で加熱をすれば、残留した金属からなる金属層(202)が酸化され、電気抵抗の高い金属酸化物層へと変換されてしまい、小さな電気的接触抵抗をもたせる構成からなる酸化物半導体用電極の形成が阻害される。電極層(105)を形成した後に、その雰囲気で加熱処理した場合にあっても、雰囲気内に含まれる酸素により、電極層(105)をなす金属は酸化され、電気抵抗の大きな金属酸化物から電極層(105)が構成されることとなり、小さな電気的接触抵抗をもたせる酸化物半導体用電極を構成するに支障を来たす。
 本発明で提示する真空中での加熱処理に依れば、加熱処理を施す時期に拘わらず、金属層(202)及び電極層(105)が酸化されるのを抑制できる。このため、金属層(202)が、電極層(105)から素子動作電流を金属酸化物層(201)へより良く流通させる導電層として作用させるのに効果が奏される。逆に、酸素を含む雰囲気内で金属膜(104)を加熱して、金属膜(104)の全体を半ば強制的に酸化して金属酸化物層(201)を形成する手段も有り得る。しかし、この技術手段では、電極層(105)との電気抵抗を減少させる役目を果たす金属層(202)を金属酸化物層(201)上に、加熱処理後に改めて設ける必要が生じ、工程的に煩雑となる。
 本発明が提示する加熱処理によってもたらされる別の利点は、金属層(202)との接合する領域に、インジウムの濃度が周辺より高いインジウム濃化層(203)を形成できることにある。インジウム濃化層(203)は、上記の化学反応(1)により還元され、金属酸化物層(201)の内部を通過して来るインジウムが局所的に蓄積することにより形成される。
 加熱処理前後での積層構造体の内部の元素の深さ方向の分布の状況を対比させながら、インジウム濃化層(203)が形成される過程を説明する。図3は加熱処理前の原型の積層構造体の、また図4は加熱処理後の積層構造体(図2の図番20参照)の内部での元素の分布の状況を各々、示す。原型の積層構造体とは、元素分析を簡便に果たすために、図1の図番10に図示する積層構造体にあって電極層(105)を除去した構造体である。加熱処理後の積層構造体とは、同じく元素分析を簡便に果たすために、図2の図番20に示す積層構造体から電極層(105)を除去した構造体である。
 原型の積層構造体をなす絶縁層はTEOSを原料として形成した酸化珪素(層厚=45nm)から、酸化物半導体層はIGZO(層厚=100nm)から、また、加熱処理後に金属層と金属酸化物層とをなすこととなる金属からなる金属膜(層厚=100nm)はマンガンから構成されている。加熱処理は、圧力を6.0×10−4Paとする真空中で、温度250℃で、1時間に亘り実施している。
 先ず、加熱処理の前後でのマンガンの原子濃度の変化をみてみる。金属膜の内部のマンガンの原子濃度は、加熱処理前では略一定である(図3参照)。マンガンを酸化物半導体層の内部へと拡散させるための加熱処理後では、金属膜の内部のマンガンの原子濃度は、酸化物半導体層側に向けて単調に減少している。また、加熱処理後では、拡散金属膜と接する側の酸化物半導体層の表面の近傍に、拡散したマンガンを含む領域が形成されている。マンガンを含む領域が形成されるのは、上記の条件下での加熱では、酸化物半導体層(厚さ=100nm)の表面から同層の層厚の半分にあたる約50nmの深さの領域である。
 その領域の構成を、制限視野電子線回折(英略称:SED)法などで解析すると、マンガン酸化物からなる金属酸化物層が形成されているのが知れる。この金属酸化物層は、金属膜から拡散して来るマンガンが酸化物半導体層をなすインジウム酸化物などを上記の化学反応(1)に従い化学的に還元し、その反応により生じた酸素と結合して形成されると示唆される。また、この領域に存在するマンガンの原子濃度は深さ方向に略一定であり、またマンガンと酸素の原子濃度の比率も略一定であるのが特徴となっている。このことからして、この領域では、マンガン原子と酸素原子との構成比率が一定な、例えば酸化マンガン(組成式:MnO)などから主に構成されていると推定される。
 酸化物半導体層の内部でのマンガン酸化物層の形成に寄与せずに残留したマンガンからなる金属膜は、本発明の云う金属層として残置される。金属酸化物層を形成するための素材としても兼用した金属膜からなる金属層の特徴は、上記の如く内部の金属の原子濃度が酸化物半導体層に向けて単調に減少していることにある(図4参照)。
 マンガンなどの金属膜をなす金属が加熱処理により、酸化物半導体層の内部へと拡散、移動するのとは逆に、上記の還元化学反応(1)により生じた酸化物半導体層をなす金属酸化物の還元より生じた金属は金属層側へと移動する。還元反応により生じた酸素を的確に捕獲し、金属層への酸素の混入を防止する作用を担う金属酸化物層を、インジウムなどを通過させ易い金属から構成するとインジウム濃化層を形成するのに好都合となる。金属酸化物層をマンガン酸化物から構成すると、図4に示す如く、金属層と金属酸化物層との接合領域に局所的に蓄積したインジウムを含むインジウム濃化層の形成が促進される。
 主に還元反応が生ずる領域で発生したインジウムに移動すると推考される。加熱処理後でも酸化物半導体層の内部の、金属酸化物層が形成された領域の下方は、そのまま酸化物半導体層として残存している。その残存領域の中央で、インジウムの原子濃度は極大となっている。一方、インジウムの原子濃度が極大となる地点に向けてマンガンの原子濃度は単調に減少している。
 インジウム濃化層には、原子状のインジウムを存在させるのが好都合である。または、残存させた金属膜からなる金属層をなす金属とインジウムとの金属間化合物を存在させるのが好都合である。例えばマンガンからなる金属層にあって、例えばMnInなどの非化学量論的な金属間化合物が含まれているのが好適である。原子状のインジウムやそれから派生したインジウムイオンや非化学量論的組成のインジウム化合物は、電気伝導性に優れる。このため、これらを含むインジウム濃化層は、金属酸化物層と金属層との電気的接触抵抗の低減に寄与するからである。
 インジウム濃化層の内部では、残置された酸化物半導体層の内部の場合と同様に、インジウムの濃度は、極大となる金属層と金属酸化物層との接合箇所を中心として正規分布状に対称的に分布させるのが好適である(図3及び図4参照)。金属層又は金属酸化物層の何れかの偏った側でインジウムの濃度が極大となる様に非対称的に分布している場合、金属酸化物層と金属層との電気的接触抵抗を良好に低減できない。上記の接合箇所よりも金属層側の内部で濃度が極大となる様にインジウムを分布させても金属層と金属酸化物層との電気的接触抵抗を減少させるのに然して寄与できない。金属層と金属酸化物層との接合箇所、即ち、両層が接触する箇所で濃度が極大となる様にインジウムを分布させてこそ、両層間の電気的接触抵抗を減ずるに効果が奏されるものである。
 また特に、金属層と金属酸化物層との接合箇所に近い金属酸化物層の内部で濃度が極大となる様にインジウムを分布させると金属酸化物層に良好に密着する金属膜を安定して得られ難くなる。これは、金属層との接合領域にインジウムの酸化物層が形成されることに因り、インジウムと金属層をなす金属との“濡れ”性の悪化にも一因があると推量される。酸素を含む雰囲気内で加熱処理をすると、雰囲気より侵入して来る酸素により、化学的還元反応に因り金属層側へ拡散、移動して来るインジウムの酸化が促進される。これより、インジウム酸化物が金属層と金属酸化物層との接合箇所、特に近隣の金属酸化物層の内部に形成され易くなる。
 従って、加熱処理は酸素を含まない雰囲気中、例えば圧力を×10−2Pa以下とする真空中で行うのが望ましい。更には、圧力を×10−2Pa以下の高真空中で行うのが好ましい。特に、残留ガスを酸素分子(分子式:O)や水の分子(分子式:HO)でなく窒素(分子式:N)や不活性ガスとし、圧力を×10−2Pa以下とする高真空中で行うのが好ましい。金属層をなす金属が窒化され電気抵抗の高い金属窒化物から構成されるのを充分に回避するは不活性ガスを残留ガスとする高真空中での加熱処理が好ましい。例えばチタンからなる金属層が窒化により窒化チタンから構成されるのを防ぐために、アルゴン(元素記号:Ar)を残留ガスの主成分とする高真空中で加熱処理をする。残留ガスをなす不活性ガスとしては、他にネオン(元素記号:Ne)やヘリウム(元素記号:He)を例示できる。
 残留ガスを不活性とする真空雰囲気は、加熱処理に供する真空容器等の内部に不活性ガス、例えばヘリウムを流通させて、酸素や水分子を随伴させて排気した後、今度は流通を絶ち、真空に掃引する操作をすれば創出され易い。この充満/真空排気の操作を繰り返し行えば、残留ガスの成分に占める不活性ガスの割合を増加させられ、残留ガスの主たる成分を不活性ガスとする真空雰囲気を創出するのに役立つ。
 また、この様な非対称的なインジウムの濃度分布の形成を回避するには、加熱処理の温度を300℃以下とするのが肝要である。上記の非対照的なインジウムの濃度分布は、酸化物半導体層をなすインジウム含有酸化物材料に殆ど依らず、300℃を超える加熱処理により急激に発生する。特に、インジウムの融点(157℃)の倍の約320℃を超える温度での加熱処理は、インジウムの濃度分布が顕著に非対称的となるため望ましくはない。
 金属層と金属酸化物層との接合箇所に相当するインジウム濃化層の深さ方向の中央でのインジウムの極大濃度は、隣接する金属酸化物層及び金属層の内部のインジウムの濃度より高いのが好ましい。インジウムの極大濃度が高い程、金属酸化物層と金属層との間の電気的接触抵抗を低減するのに効果的となるからである。
 一方で、インジウム濃化層の内部でのインジウム濃度の極大値は、加熱処理後に於ける酸化物半導体層の内部でのインジウムの濃度より低いのが望ましい(図4参照)。例えば、インジウム濃化層のインジウムの極大濃度は、酸化物半導体層の内部の2/3程度であるのが望ましい。酸化物半導体層よりもインジウム濃化層のインジウムの極大濃度が高いとは、酸化物半導体を構成するインジウムが加熱処理により、インジウムの濃化層へと大量に拡散、移動することを意味している。多量にインジウムが拡散することにより、残置される酸化物半導体層の電気伝導性は損なわれ、電気抵抗の高い酸化物層となる。この様な高抵抗となった酸化物半導体層は、そもそも電気抵抗の小さな酸化物半導体用電極を得るに不都合となる。
 金属層や金属酸化物層をなすこととなる金属による酸化物半導体の化学的還元反応を激しく起こす条件下で加熱処理を施しているのが主因である。酸化物半導体層の導電性を高く維持するために、同層の内部のインジウムの極大濃度をインジウム濃化層より高く維持するのには、やはり限定された条件下での加熱処理が必要である。具体的には上記の高真空中で、200℃以上300℃以下の温度で、15分間以上90分間以下の時間での加熱処理が好適である。
 200℃未満の低温では、金属層をなす金属の拡散が然して生ぜず、安定して金属酸化物層を形成するにも至らない。ましてや、酸化物半導体層をなすインジウム酸化物の化学的還元反応も然して促進されず、インジウム濃化層をなすインジウムをそもそも効率的に発生させられない。一方、300℃を超える高温では、酸化物半導体層をなすインジウム酸化物の化学的還元反応が顕著に進行し、還元された多量のインジウムがインジウム濃化層を形成のために移動する。このため、結局のところ、酸化物半導体層の内部のインジウムの濃度は低下し、逆にインジウム濃化層のインジウム濃度が高くなる好ましくない事態を招く。
 加熱処理時間は、加熱処理温度を高温とする程、短時間とする。また、低温とする程、長時間とすると好結果が得られる。200℃以上300℃以下の範囲の温度での加熱処理では、何れにしても15分間以上の処理時間が必要である。酸化物半導体層を構成するインジウム酸化物の化学的還元反応を促進させ、インジウム濃化層を形成するに足るインジウムを発生させるためである。90分間を超える長時間の加熱処理は、還元されたインジウムの拡散を徒に助長するため、インジウムの極大濃度につき上記の好ましい大小関係を有する酸化物半導体層とインジウム濃化層を安定して得るに至らない。
 また、200℃以上300℃以下の範囲の温度での加熱時間を90分間以下に制限すると、金属膜を素材として形成する金属層の表面が粗雑に荒れるのを防ぐことができる。このため、金属膜からなる金属層の上に密着性に優れる電極層を好都合に形成できる。
 好適な加熱処理条件が施された場合に得られる金属元素(此処ではマンガン)の深さ方向の分布は図4に例示する如くである。図4に明示される様に、マンガンの濃度原子は、マンガン酸化物層と酸化物半導体層との境界から酸化物半導体層の深さ中方向の中央に向けて単調に減少している。また、酸化物半導体層の中央のインジウムの原子濃度が極大となる所で体よく、最小となっている(分析の検出限界に近い低い濃度となっている)のが特徴である。このため、酸化物半導体層の導電性を中央部で極大となる様に好都合に分布しているインジウムによる酸化物半導体層の導電性が損なわれることなく維持されていると推考される。
 また、そのマンガンの原子濃度の減少の度合いは、金属膜(金属層)から金属酸化物膜の方向へ向けてのマンガンの原子濃度の減少の度合いよりも小さくなっている。膜厚の変化に対するマンガンの原子濃度の減少の度合いが小さいことから、酸化物半導体層の内部で穏やかにインジウム酸化物などの化学的還元反応が進行していることが教示される。加熱処理を過酷な条件下で行うと、化学的還元反応が激しく進み、酸化物半導体層の内部で略一様な濃度でマンガンが分布する様相となる。加えてインジウムは酸化物半導体層の内部で濃度的に極大値をもって分布することはなくなり、従って、電気抵抗の高い酸化物半導体層が帰結される結果を帰結する。
 本発明の内容を、略称IGZOからなるインジウム含有酸化物半導体層にオーミック性の電極を形成する場合を例にして説明する。
 図面図5は、本実施例に記載の電極を構成するための積層構造体の一部の断面透過電子顕微鏡(TEM)像である。図6は、図5に示す断面構造の積層構造体を加熱処理した後における断面TEM像である。尚、図6において、図5に掲示したのと同一の構成要素については、図5と同一の符号を付してある。図7は、加熱処理により形成した金属酸化物層(マンガン酸化物層)の電子線回折像である。図8は、加熱処理により形成したインジウム濃化層及びそれに近隣する層でのインジウムの存在状態を示す結合エネルギー分析図である。図9は、本実施例に記載の電極の電流−電圧特性を示す図である。
 図5に掲示する積層構造体は次の手順で形成した。先ず、p形伝導性のシリコン基板501上に、テトラエトキシシリコン(TEOS)を原料として厚さ50nmの二酸化珪素(SiO)絶縁膜502を形成した。
 SiO絶縁膜502上には、一般的な高周波スパッタリング法により厚さを100nmとするn形で非晶質の酸化ガリウム・インジウム・亜鉛(a−GaInZnO)からなる酸化物半導体層503を被着した。酸化物半導体層503は、GaInZnO酸化物からなるターゲットを、圧力を0.1Paに保持したアルゴンと酸素との混合雰囲気(99.5体積%Ar+0.5体積%O)内でスパッタリングして形成した。印加した高周波電力は50ワット(W)とし、酸化物半導体層503をなすGaInZnO膜の堆積速度は毎分18nmとした。そのGaInZnO膜の抵抗率は0.5Ω・cm未満であった。
 次に、その酸化物半導体層503の表面には、一般的な高周波スパッタリング法により、後に金属酸化物層及び金属層をなすための素材とする本発明の云う金属膜504としてのマンガン膜を被着させた。マンガン膜504の膜厚は、酸化物半導体層503の層厚と同じく100nmとした。
 マンガン膜504の表面には、マンガン膜504の酸化を防止するための表面保護膜として、SiO膜505(厚さ=70nm)を被着しておいた。
 被着後、一般的なオージェ電子分光法(英略称:AES)により、マンガンやインジウムの原子濃度の深さ方向の分布を分析した。分析結果からして、この時点では、(1)マンガン膜504の内部でのマンガンの原子濃度の酸化物半導体層503側に向けての減少は認められず、また、(2)酸化物半導体層503の内部でのインジウムの原子濃度は層厚方向に一様であり、また、(3)酸化物半導体層503の内部でマンガン酸化物層が形成されている形跡も認められず、また(4)マンガン膜504と酸化物半導体層503との境界領域でのインジウムが局所的に蓄積した領域の存在も認められなかった。総括すれば、加熱処理前のこの時点でのマンガンやインジウムなどの深さ方向の原子濃度の分布は図3に示したものと同様であった。
 次に、この積層構造体50を、残留ガスの主成分をアルゴンとする圧力6.0×10−4Paの真空中で加熱処理した。加熱温度は250℃とし、加熱時間は60分間とした。加熱処理後は、加熱処理に用いた真空容器内で、真空度をほぼ6.0×10−4Paに保ちつつ、積層構造体50の温度を室温(~25℃)近傍の温度迄、冷却した。
 冷却後、加熱処理に用いた真空容器から積層構造体50を容器外に取り出し、構造的な変化などを透過電子顕微鏡(TEM)などを使用して調査した。この加熱処理後における積層構造体50の断面構造を示す断面TEM像を図6に示す。図3の断面TEM像から明らかな様に、酸化物半導体層503の表面側には、マンガンの酸化物層601が形成されていた。マンガン酸化物層601の厚さは、加熱処理前のIGZO酸化物半導体層503の層厚(=100nm)の1/2に達した。即ち、もともとの酸化物半導体層503の厚さの1/2に相当する領域に金属酸化物層としてのマンガン酸化物層601が形成され、その金属酸化物層601の下方は、酸化物半導体層が残置された構造に変化していた。
 酸化物半導体層503の表面側の領域に形成された金属酸化物層601の内部でのマンガンの原子濃度は、図4に示した様に、一定であった。また、一般的なTEMを利用して撮像した金属酸化物層601の電子線回折像を図7に示す。デバイ(Debye)回折環上に回折斑点(spot)が点在している像であることから、この金属酸化物層601は多結晶からなる層であるのが示された。入射電子線の入射中心位置と回折環との距離からして、この多結晶の金属酸化物層601は、一酸化マンガン(組成式:MnO)から構成されているものと同定された。尚、図7の電子線回折像の原画では、回折環が“薄く”、一見、不明瞭なため、回折環の円周をなぞる様に白色円形環を挿入してある。
 また、一般的なAES分析から、一酸化マンガンからなる金属酸化物層601と酸化物半導体層503との境界から、残存した酸化物半導体層503の層厚方向の中央部に向けて、マンガンの原子濃度が単調に減少しているのが認められた(図4参照)。オージェ電子の信号強度が原子濃度に直線的に比例して増減する分析条件下で、金属酸化物層601から酸化物半導体層503の中央に至る間のマンガンの原子濃度が単調に減少する領域で、層厚の変化に対するマンガンのオージェ電子の強度の低下の度合いを測定した。その強度の減少の度合いは、1nmの層厚の変化につき平均して160であった。
 残存した酸化物半導体層503の内部では、インジウムは加熱処理前とはうって変わって、同層503の層厚方向の中央で濃度を極大とする正規分布状の濃度分布をしていた(図4参照)。ガリウムも同様に残存するIGZO酸化物半導体層503の内部では、同層の膜厚方向の中央で原子濃度を極大とする、対称的な濃度分布を呈した。図4に示す様に、インジウムとガリウムの極大の濃度に対応するオージェ電子の強度はほぼ同一であった。実際に双方の原子濃度がほぼ同一であるのか、はたまた、単に元素に依り検出感度が異なるが故に、たまたま、信号強度がほぼ同一となっているのかは詳細に検討しなかった。亜鉛も同層の層厚方向の中央で濃度が極大となる様に分布を呈すると見受けられるものの、IGZO酸化物層503を構成する酸化亜鉛(ZnO)の比率が小さいことによるのか、インジウムやガリウムに比べればその分布様式は明瞭ではなかった。
 一方、金属酸化物層601をなすための素材とした金属膜504として用いたマンガン膜の厚さには然したる減少は認められず、元の厚さのままで金属層602として残留する結果となった。一般的なAES分析に依れば、マンガンの原子濃度は図4に示す様に、金属層602の表面から金属酸化物層601側へ向けて単調に減少していた。オージェ電子の信号強度が原子濃度に直線的に比例して増減する分析条件下で、金属層602の層厚の変化に対するマンガンのオージェ電子の強度の低下の度合いを測定した。その強度の減少の度合いは、1nmの層厚の変化につき平均して38であった。
 加熱処理後の積層構造体50のインジウムについてのAES分析の結果から、金属酸化物層601と金属層602の境界にインジウムが蓄積された領域が形成されているのが示された(図4参照)。このインジウムが蓄積された領域を便宜上、インジウム濃化層603と呼称すれば、そのインジウム濃化層603の厚さは約10nmであった。このインジウム濃化層603の内部においても、インジウムの原子濃度は膜厚方向の中央で極大となる様な分布を呈していた。
 インジウム濃化層603の内部に蓄積されたインジウムの存在形態を結合エネルギ−の分析により調査した。図8にAES法を利用して計測したインジウム濃化層603や金属酸化物層601などについてのインジウムの結合エネルギーチャートを示す。因みに原子状のインジウムであれば、チャート上で、結合エネルギーにして405エレクトロンボルト(単位:eV)及び412eVで極小となるピーク(peak)が現われる。図8の記号“IN”で示す線プロファイルがインジウム濃化層603の内部のインジウムについて結合エネルギーを示している。そのインジウムについての極小ピークは結合エネルギーにして405eV及び413eVに現われている。即ち、インジウム濃化層603の内部に含まれるのは、原子状のインジウムであることが認証された。
 また、マンガン酸化物からなる金属酸化物層601の内部に含まれるインジウムの結合エネルギーの分析図を図8に記号“d”で示す。線プロファイル“d”に示す如く、金属酸化物層601の内部に含まれるインジウムの結合エネルギーを表す極小ピークは、406eVと412eVの位置に現われている。これ即ち、金属酸化物層601にも原子状のインジウムが含まれていることの証しである。この様に、金属酸化物層601の内部にも原子状のインジウムが含まれているのは、その金属酸化物層601が酸化物半導体層503の化学的還元により生じたインジウムを通過させるのに好都合な酸化マンガンから構成したことによってもたらされる利点であることに他ならない。
 一方、残存させたIGZO酸化物半導体層503の内部のインジウムの結合エネルギーの分析結果を図8に記号“e”で示す。線プロファイル“e”に示す如く、同層503の内部のインジウムの結合エネルギーは、上記のインジウム濃化層603(図8の線プロファイル“IN”参照)や金属酸化物層602(図8の線プロファイル“d”参照)の内部とは、明らかに異なっている。酸化物半導体層503の内のインジウムの結合エネルギーは401eV及び408eVである。即ち、原子状のインジウムが取り得る結合エネルギー(405eV及び412eVよりも小さい。インジウムが酸化物の状態で存在すると結合エネルギーは低値側にシフト(shift)することからして、酸化物半導体層503の内部では、インジウムは酸化物の形態を保って存在していると解釈される。従って、良導性の酸化物半導体層が残存されていることを表している。
 また、残存させた酸化物半導体層503の層厚方向の中央でのインジウムの極大の原子濃度は、オージェ電子の強度にして3×10であった。このオージェ信号強度を、金属酸化物層601から金属層602に向けて酸素の原子濃度が急激に減少し、且つ金属層602の内部のマンガンの原子濃度が単調減少より一定の濃度に転ずる深さの所で形成されている(図4参照)インジウム濃化層603の層厚方向の中央部でのインジウムの極大濃度に対応する信号強度と比較してみる。AES分析条件を酸化物半導体層503の場合と同一に設定して定量したインジウム濃化層603の極大の濃度に対応する信号強度は2×10であった。即ち、酸化物半導体層503に対するインジウム濃化層603のそれの相対的なインジウムについての信号強度は2/3であった。従って、酸化物半導体層503の内部には、インジウム濃化層603よりも多量にインジウムを残留させられた。
 次に、金属膜504の表面、加熱処理後においては金属層602の表面を被服していた表面保護膜としての酸化膜505を湿式エッチングにより除去した。その後、露出させた金属層602の表面の全面に、一旦、一般的な高周波スパッタリング法により、銅からなる電極層604を形成した。スパッタリングは、高純度(99.9999%)の無酸素銅をターゲットに用いて形成した。その後、公知のフォトリソグラフィー技術を利用し、電極層604をパターニング加工して、図8の右上方の挿入図に示す如くの間隔(L)を相違する平行平面電極を形成した。隣接する電極間の距離(L)は相違させたものの(L=15~50ミクロンメートル(長さの単位:μm))、各平行平面電極の幅(電流の通流方向に垂直な方向の長さ)は120μmとし、長さ(電流の通流方向に平行な方向の長さ)は25μmに統一した。とする平面形状の電極に加工した後、対向する電極間に直流電流を通流した。
 異なる離間(L)の電極間で測定した電流(I)−電圧(V)特性を図8に示す。電極間間隔(L)の大小に拘わらず(L=25~45μm)、同図に示す様に低い印加電圧からも直線的に電流が増加する良好なオーミック特性を呈する電極が得られた。TLM(Transmission Line Mode)法により電気的接触抵抗を測定した。室温(約25℃)の接触抵抗は、低値の0.29Ω・cmと計算された。
 本発明の銅からなるオーミック電極は例えば、インジウム含有酸化物半導体を動作層とする薄膜トランジスタのソースやドレイン電極として利用できる。
 図9の断面模式図に、本発明に係る低い電気的接触抵抗の電極を利用する薄膜トランジスタの構造を例示する。例えばp形シリコン基板の表面にTEOSを原料としてSiO絶縁膜を設ける。SiO絶縁膜の厚さは、例えば50nmとする。絶縁膜上には、動作(チャネル)層として非晶質のIGZO膜を設ける。IGZO膜の厚さは、例えば50nmとする。IGZOチャネル膜上には、インジウム濃化層を備えた本発明に係る構成のオーミック性の電極を設ける。ソース及びドレイン電極の幅(W:動作電流の通流方向に垂直な方向の長さ)は例えば120μmとする。それらのオーミック電極の長さ(L:動作電流の通流方向に平行な方向の長さ)は例えば25μmとする。シリコン基板の裏面には、アルミニウムからなるゲート(gate)電極を設けて薄膜トランジスタを構成する。
 また、本発明に係る酸化物半導体用電極は、発光を外部へ効率的に透過させるための光学的に透明な酸化物半導体からなる層を有する発光ダイオード(英略称:LED)にあって、その窓(window)層足る酸化物半導体層に設けるオーミック電極として利用できる。例えば、窒化ガリウム・インジウム(GaInN:0≦x,y≦1、x+y=1)を発光層とするpn接合型ダブルヘテロ(英略称:DH)構造のLED用途のIGZO膜からなる窓層に設けるオーミック電極として利用できる。
 10  原型の積層構造体
 101 基体
 102 絶縁膜
 103 インジウム含有酸化物半導体層
 104 金属膜
 105 電極層
 20  加熱処理後の積層構造体
 201 金属酸化物層
 202 金属層
 203 インジウム濃化層
 50  加熱処理後の積層構造体
 501 シリコン基板
 502 SiO絶縁膜
 503 酸化物半導体層
 504 金属膜
 505 酸化保護膜
 601 金属酸化物層
 602 金属層
 603 インジウム濃化層
 604 電極層

Claims (25)

  1.  インジウム(元素記号:In)を含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極にあって、金属酸化物層と電極層の中間の位置に、その金属酸化物層をなす金属からなる層(金属層)が挿入されており、金属酸化物層と金属層との中間には、インジウムが濃化された層(インジウム濃化層)が設けられている、ことを特徴とする酸化物半導体用電極。
  2.  金属層をなす金属がインジウムを含む酸化物半導体層を構成する酸化物を化学的に還元する金属から構成されている、ことを特徴とする請求項1に記載の酸化物半導体用電極。
  3.  金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少している、ことを特徴とする請求項2に記載の酸化物半導体用電極。
  4.  金属酸化物層の内部で金属酸化物を構成する金属の濃度が一定となっている、ことを特徴とする請求項3に記載の酸化物半導体用電極。
  5.  酸化物半導体層の内部で金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少している、ことを特徴とする請求項4に記載の酸化物半導体用電極。
  6.  金属酸化物を構成する金属の濃度が酸化物半導体層との境界から酸化物半導体層の層厚の中央に向けて減少する厚さに対する度合いが、金属層の内部で金属層を構成する金属の濃度が金属酸化物層に向けて減少する厚さに対する度合いよりも小さい、ことを特徴とする請求項5に記載の酸化物半導体用電極。
  7.  金属層がマンガン(元素記号:Mn)、チタン(元素記号:Ti)、アルミニウム(元素記号:Al)、マグネシウム(元素記号:Mg)から構成されている、ことを特徴とする請求項6に記載の酸化物半導体用電極。
  8.  金属層がマンガンから構成されている、ことを特徴とする請求項7に記載の酸化物半導体用電極。
  9.  酸化物半導体層の層厚についての中央を中心としてインジウムの濃度の分布が対称となっている、ことを特徴とする請求項1乃至8の何れか1項に記載の酸化物半導体用電極。
  10.  酸化物半導体層層の層厚についての中央でインジウムの濃度が極大となっている、ことを特徴とする請求項9に記載の酸化物半導体用電極。
  11.  インジウム濃化層の内部におけるインジウムの濃度の分布が金属層と金属酸化物層との境界を中心として対称となっている、ことを特徴とする請求項10に記載の酸化物半導体用電極。
  12.  インジウム濃化層のインジウムの濃度が金属層と金属酸化物層との境界で極大となっている、ことを特徴とする請求項11に記載の酸化物半導体用電極。
  13.  インジウム濃化層のインジウムの極大の濃度が金属層の内部のインジウムの濃度より大である、ことを特徴とする請求項12に記載の酸化物半導体用電極。
  14.  インジウム濃化層のインジウムの極大の濃度が酸化物半導体層の内部でのインジウムの極大の濃度がより小である、ことを特徴とする請求項13に記載の酸化物半導体用電極。
  15.  インジウム濃化層の内部には、原子状のインジウムが含まれている、ことを特徴とする請求項14に記載の酸化物半導体用電極。
  16.  インジウム濃化層の内部には、金属層を構成する金属とインジウムとの化合物が含まれている、ことを特徴とする請求項15に記載の酸化物半導体用電極。
  17.  インジウム(元素記号:In)を含む酸化物半導体材料からなる酸化物半導体層と、その酸化物半導体層上に設けられた金属の酸化物からなる金属酸化物層と、その金属酸化物層上に設けられた金属からなる金属層と、その金属層上に設けられた金属からなる電極層とを備えた酸化物半導体用の電極の形成方法であって、(1)インジウムを含む酸化物半導体層を形成する工程と、(2)酸化物半導体層上に金属膜を形成する工程と、(3)金属膜を加熱して、金属酸化物層の表面側に、金属膜の一部が酸化物半導体層の内部の酸素により酸化されてなる金属酸化物層を形成すると共に、金属膜の上部を酸化物半導体層の内部の酸素により酸化させずに金属層として残存させ、併せて同時に金属酸化物層と金属層との中間にインジウムが濃化されたインジウム濃化層を形成する工程と、(4)金属層上に電極層を形成する工程、を含む、ことを特徴とする酸化物半導体用電極の形成方法。
  18.  上記の(2)の工程で形成する金属層を、マンガン(元素記号:Mn)、チタン(元素記号:Ti)、アルミニウム(元素記号:Al)、マグネシウム(Mg)から形成する、ことを特徴とする請求項17に記載の酸化物半導体用電極の形成方法。
  19.  金属層を、マンガンから形成する、ことを特徴とする請求項18に記載の酸化物半導体用電極の形成方法。
  20.  上記の(1)並び(2)の工程を経由して形成した金属膜上に、上記の(5)の工程により電極層を形成した後に、上記の(3)の工程の加熱処理をする、ことを特徴とする請求項17乃至19の何れか1項に記載の酸化物半導体用電極の形成方法。
  21.  金属膜を、圧力を1×10−2パスカル(圧力の単位:Pa)以下とする真空中で200℃以上300℃以下の温度範囲で、15分間以上90分間以下の時間での加熱処理する、ことを特徴とする請求項17又は20に記載の酸化物半導体用電極の形成方法。
  22.  残留ガスを不活性ガスとする真空中で加熱処理をする、ことを特徴とする、請求項21に記載の酸化物半導体用電極の形成方法。
  23.  請求項1乃至16の何れか1項に記載の酸化物半導体用電極を備えている、ことを特徴とする酸化物半導体装置。
  24.  請求項17乃至22の何れか1項に記載の酸化物半導体用電極の形成方法により形成された酸化物半導体層電極を備えている、ことを特徴とする酸化物半導体装置。
  25.  酸化物半導体用電極をオーミック(Ohmic)電極として備えている、ことを特徴とする請求項23又は24に記載の酸化物半導体装置。
PCT/JP2012/056492 2011-03-08 2012-03-07 酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置 WO2012121415A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/018,625 US9123821B2 (en) 2011-03-08 2013-09-05 Electrode for oxide semiconductor, method of forming the same, and oxide semiconductor device provided with the electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-66676 2011-03-08
JP2011066676A JP5429718B2 (ja) 2011-03-08 2011-03-08 酸化物半導体用電極、その形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/018,625 Continuation-In-Part US9123821B2 (en) 2011-03-08 2013-09-05 Electrode for oxide semiconductor, method of forming the same, and oxide semiconductor device provided with the electrode

Publications (1)

Publication Number Publication Date
WO2012121415A1 true WO2012121415A1 (ja) 2012-09-13

Family

ID=46798359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/056492 WO2012121415A1 (ja) 2011-03-08 2012-03-07 酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置

Country Status (3)

Country Link
US (1) US9123821B2 (ja)
JP (1) JP5429718B2 (ja)
WO (1) WO2012121415A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103751327A (zh) * 2014-01-15 2014-04-30 刘保国 葡萄糖酸锌vc泡腾片
JP7475422B2 (ja) 2012-11-08 2024-04-26 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
CN108572208B (zh) * 2017-03-09 2023-10-03 深圳先进技术研究院 一种柔性可拉伸葡萄糖传感器及其制备方法和应用
JP7218314B2 (ja) * 2020-03-13 2023-02-06 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626665B2 (en) 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101767864B1 (ko) 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010140919A (ja) 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
WO2011043195A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475422B2 (ja) 2012-11-08 2024-04-26 株式会社半導体エネルギー研究所 表示装置
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
CN103751327A (zh) * 2014-01-15 2014-04-30 刘保国 葡萄糖酸锌vc泡腾片

Also Published As

Publication number Publication date
JP5429718B2 (ja) 2014-02-26
JP2012191149A (ja) 2012-10-04
US20140070207A1 (en) 2014-03-13
US9123821B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
WO2012121415A1 (ja) 酸化物半導体用電極、その形成方法、及びその電極を備えた酸化物半導体装置
US11011549B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
TWI478308B (zh) Wiring construction and display device
JP5403527B2 (ja) 半導体装置
US9024322B2 (en) Wiring structure and display device
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
JP5453663B2 (ja) 薄膜トランジスタ
JP6169605B2 (ja) 薄膜トランジスタの製造方法
TW201244084A (en) Oxide semiconductor layer and semiconductor device
WO2014034874A1 (ja) 薄膜トランジスタおよび表示装置
TW201234433A (en) Wiring structure
WO2014034872A1 (ja) 薄膜トランジスタおよび表示装置
JP6505804B2 (ja) 薄膜トランジスタ
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR101249483B1 (ko) CuO 박막형성방법, 산화물 박막 트랜지스터 제조방법, 박막 트랜지스터 제조방법으로 제조된 산화물 박막 트랜지스터 및 CuO 박막이 형성된 산화물 박막 트랜지스터
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
JP6893372B2 (ja) 導電性積層体及び電子素子
JP2014007311A (ja) 薄膜トランジスタおよびその製造方法
JP2009124033A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12754394

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12754394

Country of ref document: EP

Kind code of ref document: A1