WO2012121255A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2012121255A1
WO2012121255A1 PCT/JP2012/055707 JP2012055707W WO2012121255A1 WO 2012121255 A1 WO2012121255 A1 WO 2012121255A1 JP 2012055707 W JP2012055707 W JP 2012055707W WO 2012121255 A1 WO2012121255 A1 WO 2012121255A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
esd protection
protection element
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/055707
Other languages
English (en)
French (fr)
Inventor
貴昭 金子
尚也 井上
林　喜宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to US14/002,548 priority Critical patent/US9263399B2/en
Priority to JP2013503558A priority patent/JP5583266B2/ja
Priority to CN201280012204.6A priority patent/CN103415920B/zh
Priority to KR1020137023397A priority patent/KR101862900B1/ko
Priority to TW105116181A priority patent/TW201631732A/zh
Priority to TW101107963A priority patent/TWI552301B/zh
Publication of WO2012121255A1 publication Critical patent/WO2012121255A1/ja
Anticipated expiration legal-status Critical
Priority to US14/995,706 priority patent/US9530769B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants

Definitions

  • the present invention relates to a semiconductor device, and in particular, ESD (electro-static).
  • ESD electro-static
  • the present invention relates to a semiconductor device including a discharge protection element.
  • an ESD protection element is integrated in a semiconductor device including an integrated circuit in order to protect the integrated circuit from ESD.
  • an active element such as a transistor or a diode in order to obtain an active action such as a variable resistor.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of such a semiconductor device.
  • the semiconductor device 100 in FIG. 1 includes a logic region 100A and an ESD protection element region 100B.
  • the logic area 100A is an area where a logic circuit and other integrated circuits are formed.
  • a semiconductor element 102 such as a MOS transistor is formed in the logic region 100A of the semiconductor substrate 101, and a plurality of (six layers in FIG. 1) wiring layers 103 are provided above the semiconductor element 102.
  • Each wiring layer 103 is formed with a wiring 104 and an interlayer insulating film 105 that electrically isolates the wiring 104 of the adjacent wiring layer 103.
  • the wiring 104 of the wiring layer 103 located on the lowermost side with the semiconductor element 102 and the wirings 104 of the two adjacent wiring layers 103 are electrically connected by a via 106 provided through the interlayer insulating film 105.
  • An integrated circuit is formed by the semiconductor element 102, the wiring 104 and the via 106.
  • the ESD protection element region 100B is a region where the ESD protection element 107 is formed.
  • An ESD protection element 107 is formed in the ESD protection element region 100B of the semiconductor substrate 101.
  • An active element is used as the ESD protection element 107.
  • a thyristor having a PNPN structure is formed as the ESD protection element 107.
  • the ESD protection element 107 is connected to an I / O pad and a ground pad provided in the uppermost wiring layer 103 via a wiring 104 and a via 106 provided in each wiring layer 103.
  • the wiring connected to the I / O pad is denoted by reference numeral 108
  • the wiring connected to the ground pad is denoted by reference numeral 109.
  • One problem of a semiconductor device using a transistor or a diode formed on a semiconductor substrate as an ESD protection element as shown in FIG. 1 is that the chip area is increased due to the formation of the ESD protection element. Since the ESD protection element is formed on the semiconductor substrate, it is necessary to provide a region for forming the ESD protection element separately from a region for forming the integrated circuit. This leads to an increase in chip area. Moreover, since a large current can flow through the ESD protection element when an ESD surge is applied, it is necessary to form a transistor or a diode having a large area as the ESD protection element. This makes the problem of increasing chip area increasingly serious.
  • Japanese Patent Application Laid-Open No. 2010-141230 discloses a technique in which a semiconductor layer is provided in a wiring layer and a semiconductor element is formed using the semiconductor layer.
  • the material of the semiconductor layer include oxide semiconductors such as InGaZnO (IGZO) and ZnO, polysilicon, and amorphous silicon.
  • IGZO InGaZnO
  • ZnO zinc-oxide
  • polysilicon silicon
  • amorphous silicon silicon
  • a transistor which is a switching element is cited.
  • a technique in which a trap film and a back gate electrode are provided on the semiconductor element, and the semiconductor element is used as a memory element.
  • Japanese Unexamined Patent Application Publication No. 2010-141230 does not mention any ESD protection.
  • Japanese Patent Application Laid-Open Nos. 2010-41058, 2010-98280, and 2010-135762 disclose thin film transistors including an oxide semiconductor film.
  • a thin film transistor including an oxide semiconductor film is used in a liquid crystal display device or other active matrix display devices.
  • an object of the present invention is to reduce the chip size of a semiconductor device provided with an ESD protection element.
  • a semiconductor device is provided on a semiconductor substrate on which a semiconductor element is formed, first and second pads, a first insulating film formed above the semiconductor substrate, and a first insulating film.
  • a plurality of wirings embedded in the trench, a second insulating film provided so as to cover the first insulating film and the plurality of wirings, a semiconductor layer formed on the second insulating film, and a semiconductor A source electrode connected to the layer; and a drain electrode connected to the semiconductor layer.
  • the plurality of wirings include a gate electrode provided at a position facing the semiconductor layer.
  • the semiconductor layer, the source electrode, the drain electrode, and the gate electrode constitute an ESD protection element that discharges current due to an ESD surge from the first pad to the second pad.
  • the chip size of a semiconductor device provided with an ESD protection element can be reduced.
  • FIG. 3 is a cross-sectional view showing a structure in the vicinity of an ESD protection element of the semiconductor device of FIG. 2.
  • FIG. 3 is a layout diagram illustrating a planar layout of an ESD protection element in the semiconductor device of FIG. 2.
  • FIG. 4B is a layout diagram illustrating a planar layout of an ESD protection element in the semiconductor device of FIG. 4B.
  • FIG. 5 is a graph showing the relationship between the thickness of a SiN film used as a gate insulating film and the gate-drain breakdown voltage. It is sectional drawing which shows the structure of the ESD protection element in which the drain electrode overlaps with the gate electrode among the measured ESD protection elements. It is sectional drawing which shows the structure of the ESD protection element from which the position of the edge of a drain electrode corresponds with the position of the edge of a gate electrode in planar structure among the measured ESD protection elements. It is sectional drawing which shows the structure of the ESD protection element from which the drain electrode does not overlap with the gate electrode among the measured ESD protection elements.
  • FIG. 6 is a graph showing drain current characteristics of an ESD protection element including a 20 nm SiN film as a gate insulating film and having overlap lengths of 0.16 ⁇ m, 0.0 ⁇ m, and ⁇ 0.16 ⁇ m.
  • 4 is a graph showing drain current characteristics of an ESD protection element including a 30 nm SiN film as a gate insulating film and having an overlap length of 0.16 ⁇ m, 0.0 ⁇ m, and ⁇ 0.16 ⁇ m.
  • 5 is a graph showing drain current characteristics of an ESD protection element including a 50 nm SiN film as a gate insulating film and having overlap lengths of 0.16 ⁇ m, 0.0 ⁇ m, and ⁇ 0.16 ⁇ m.
  • FIG. 10 is a graph showing the relationship between the overlap length of the ESD protection element of FIGS. 9A to 9C and the gate-drain breakdown voltage. It is a circuit diagram which shows an example of the circuit structure which uses an ESD protection element for protection of an internal circuit. It is sectional drawing which shows the example of the structure of the semiconductor device of the circuit structure of FIG. It is a circuit diagram which shows the other example of the circuit structure which uses an ESD protection element for protection of an internal circuit. It is sectional drawing which shows the example of the structure of the semiconductor device of the circuit structure of FIG.
  • FIG. 2 is a cross-sectional view showing the configuration of the semiconductor device 10 according to an embodiment of the present invention.
  • a semiconductor element 2 such as a MOS transistor is formed on the surface portion of the semiconductor substrate 1, and a plurality of wiring layers 3 are formed thereabove.
  • a silicon substrate is used as the semiconductor substrate 1.
  • Each wiring layer 3 includes an interlayer insulating film 4 and wiring 5 embedded in a wiring groove provided on the surface thereof.
  • the wiring 5 in the uppermost wiring layer 3 is an aluminum wiring, and the wirings 5 in other wiring layers 3 are copper wirings.
  • the number of wiring layers 3 is eight.
  • a low dielectric constant insulating layer having a dielectric constant lower than that of silicon oxide is used as the interlayer insulating film 4.
  • Examples of the low dielectric constant insulating layer include an SiOC film, an SiLK film (SiLK is a registered trademark), an HSQ (hydrogensilsesquioxane) film, an MHSQ (methylated hydrogensilsesquioxane) film, and an MSQ (methyl).
  • SiLK SiLK is a registered trademark
  • HSQ hydrogensilsesquioxane
  • MHSQ methylated hydrogensilsesquioxane
  • MSQ methyl
  • the uppermost wiring layer 3 may be referred to as a wiring layer 3-1
  • the second wiring layer 3 from the top may be referred to as a wiring layer 3-3
  • the uppermost interlayer insulating film 4 may be referred to as an interlayer insulating film 4-1
  • the second interlayer insulating film 4 from the top may be referred to as an interlayer insulating film 4-2.
  • the diffusion prevention layer 7 is an insulating film for preventing diffusion of the material of the wiring 5 (particularly, copper constituting the copper wiring).
  • the diffusion preventing layer 7 for example, a SiN film, a SiO 2 film, and a SiCN film can be used.
  • the thickness of the diffusion preventing layer 7 is, for example, 10 to 50 nm.
  • the uppermost diffusion prevention layer 7 may be referred to as a diffusion prevention layer 7-1.
  • FIG. 3 is a cross-sectional view showing the structure of the semiconductor device 10 around the ESD protection element 11 and its periphery.
  • the wirings 5-1 and 5-2 are both copper wirings, and are formed using the damascene method in the same wiring forming process.
  • the wiring 5-2 is used as a gate electrode of a thin film transistor used as the ESD protection element 11. Therefore, hereinafter, the wiring 5-2 may be referred to as the gate electrode 13.
  • the semiconductor layer 12 is formed on the upper surface of the diffusion preventing layer 7-1 so as to face the gate electrode 13.
  • the semiconductor layer 12 is formed of an oxide semiconductor such as InGaZnO (IGZO), InZnO (IZO), ZnO, ZnAlO, or ZnCuO.
  • IGZO InGaZnO
  • IZO InZnO
  • ZnO ZnAlO
  • ZnCuO ZnCuO.
  • These oxide semiconductors can be formed at a relatively low temperature (for example, at a temperature of 400 ° C. or lower).
  • a wiring located below the semiconductor layer 12 is used.
  • the semiconductor layer 12 can be formed at a temperature suitable for a wiring process generally used for forming the layer 3.
  • a hard mask layer 14 is formed on the semiconductor layer 12.
  • the hard mask layer 14 is an insulating film used as a mask in the process of patterning the semiconductor layer 12.
  • a SiO 2 film or a SiN film is used as the hard mask layer 14.
  • the hard mask layer 14 also serves to suppress the reduction of the semiconductor layer 12 in the manufacturing process of the semiconductor device 10.
  • the uppermost interlayer insulating film 4-1 is formed so as to cover the semiconductor layer 12 and the hard mask layer 14.
  • barrier metal layers 8-3 to 8-5 are formed in contact with the wiring 5-1 belonging to the wiring layer 3-2, and the barrier metal layers 8-4 and 8-5 are in contact with the semiconductor layer 12. Formed.
  • the material of the barrier metal layers 8-3 to 8-5 include Ti, Ta, Ru, W, nitrides or oxides thereof.
  • the barrier metal layers 8-3 to 8-5 may be a single-layer film made of these materials, or may be a laminate of two or more layers.
  • Examples of the laminated barrier metal layers 8-3 to 8-5 include, for example, a laminate of TiN (upper layer) / Ti (lower layer) or TaN (upper layer) / Ta (lower layer).
  • the barrier metal layers 8-3 to 8-5 are collectively formed in the same formation process.
  • the barrier metal layers 8-4 to 8-5 are formed so that an ohmic contact is formed at a contact portion with the semiconductor layer 12.
  • Wirings 5-3 to 5-5 and vias 6-3 to 6-5 are formed in the wiring grooves and via holes covered with the barrier metal layers 8-3 to 8-5, respectively.
  • the wirings 5-3 to 5-5 are all wirings belonging to the wiring layer 3-1.
  • the wirings 5-3 to 5-5 and the vias 6-3 to 6-5 are collectively formed in the same formation process.
  • the wiring 5-3 is connected to the wiring 5-1 of the wiring layer 3-2 through the via 6-3.
  • the wirings 5-4 and 5-5 are connected to the semiconductor layer 12 through vias 6-4 and 6-5, respectively.
  • the wiring 5-4, the via 6-4, and the barrier metal layer 8-4 are used as a source electrode of a thin film transistor used as the ESD protection element 11.
  • these may be collectively referred to as the source electrode 15.
  • the wiring 5-5, the via 6-5, and the barrier metal layer 8-5 are used as the drain electrode of the thin film transistor.
  • these may be collectively referred to as the drain electrode 16.
  • the wiring 5-1, 5-3 and the via 6-3 are components of an integrated circuit integrated in the semiconductor device 10.
  • the semiconductor layer 12, the gate electrode 13, the source electrode 15, the drain electrode 16, and the diffusion prevention layer 7-1 constitute a thin film transistor.
  • a portion of the diffusion prevention layer 7-1 located between the semiconductor layer 12 and the gate electrode 13 functions as a gate insulating film.
  • the thin film transistor having such a configuration is used as the ESD protection element 11.
  • the semiconductor layer 12 is formed of an oxide semiconductor such as InGaZnO (IGZO), InZnO (IZO), ZnO, ZnAlO, or ZnCuO
  • the semiconductor layer 12 is an n-type semiconductor
  • the ESD protection element 11 has electrons as carriers. Operates as a thin film transistor.
  • FIG. 4A is a plan view showing an example of a planar layout of the semiconductor layer 12, the gate electrode 13, the source electrode 15, and the drain electrode 16.
  • the x-axis is defined in the direction from the source electrode 15 to the drain electrode 16, and the y-axis is defined perpendicular to the x-axis.
  • a portion of the semiconductor layer 12 between the source electrode 15 and the drain electrode 16 faces the gate electrode 13, and this portion is used as a channel region.
  • the contact surfaces of the source electrode 15, the drain electrode 16, and the semiconductor layer 12 have the same rectangular shape, and the distance between the source electrode 15 and the drain electrode 16 along the semiconductor layer 12 is the same as that of the thin film transistor.
  • the gate width W is the gate length L, and the width in the y-axis direction of the contact surface of the source electrode 15, the drain electrode 16, and the semiconductor layer 12.
  • FIG. 4A shows a planar layout in which a part of the source electrode 15 and the drain electrode 16 overlaps the gate electrode 13.
  • the overlap length of the source electrode 15 with respect to the gate electrode 13 is indicated by a symbol d OL1
  • the overlap length of the drain electrode 16 with respect to the gate electrode 13 is indicated by a symbol d OL2 .
  • the overlap length is a distance in the in-plane direction from the end of the source electrode 15 or the drain electrode 16 to the end of the gate electrode 13.
  • a planar layout in which the source electrode 15 and the drain electrode 16 do not overlap with the gate electrode 13 may be used.
  • the drain electrode 16 does not overlap the gate electrode 13 (that is, the contact surface between the drain electrode 16 and the semiconductor layer 12 is the gate electrode in the vertical direction of the semiconductor substrate 1).
  • Adopting a structure that does not overlap 13) is effective for increasing the breakdown voltage between the drain electrode 16 and the gate electrode 13.
  • the distance d eff between the drain electrode 16 and the gate electrode 13 becomes large. By separating the distance, the effective electric field strength applied to the gate edge by the drain voltage is reduced as compared with the overlapping structure. Therefore, the breakdown voltage between the drain electrode 16 and the gate electrode 13 can be effectively increased.
  • FIGS. 5A and 5B are circuit diagrams illustrating examples of usage modes of the ESD protection element 11 in the semiconductor device 10.
  • the gate electrode 13 of the ESD protection element 11 is commonly connected to the source electrode 15, and the commonly connected gate electrode 13 and the source electrode 15 are connected to the ground pad 17.
  • the drain electrode 16 of the ESD protection element 11 is connected to an I / O pad 18 for inputting and outputting signals.
  • the ESD protection element 11 functions as a gate-grounded N-channel transistor.
  • a resistance element 19 may be connected to the gate electrode 13 as shown in FIG. 5B.
  • the resistance element 19 may be realized by a wiring resistance.
  • the configuration of the semiconductor device 10 according to the present embodiment described above has various advantages.
  • the chip area can be reduced.
  • the ESD protection element 11 can be provided above the region where the semiconductor element 2 of the semiconductor substrate 1 is provided, so a dedicated area for providing the ESD protection element 11 is prepared. There is no need. This is effective in reducing the chip area.
  • the ESD protection element 11 having the configuration of this embodiment has an advantage that the breakdown voltage can be adjusted in a wide range.
  • the breakdown voltage between the gate electrode 13 and the drain electrode 16 can be adjusted over a wide range by appropriately selecting the material and film thickness of the diffusion prevention layer 7-1. Further, as shown in FIGS. 4B and 4C, when the drain electrode 16 does not overlap the gate electrode 13, the breakdown voltage between the gate electrode 13 and the drain electrode 16 is reduced. Can be adjusted by distance.
  • the ESD protection element 11 of the present embodiment can be designed as a high breakdown voltage element by adjusting the breakdown voltage.
  • the breakdown voltage between the drain electrode 16 and the gate electrode 13 can be increased. 4B, when the drain electrode 16 does not overlap the gate electrode 13, the distance between the drain electrode 16 and the gate electrode 13 is increased to increase the distance between the gate electrode 13 and the drain electrode 16.
  • the withstand voltage can be increased.
  • the breakdown voltage between the source electrode 15 and the drain electrode 16 can be increased.
  • an oxide semiconductor generally has a band gap higher than the band gap of silicon (about 1.2 eV), so that the breakdown voltage between the source electrode 15 and the drain electrode 16 can be obtained by using an oxide semiconductor as the semiconductor layer 12.
  • the band gap of InGaZnO (IGZO) is 3.3 to 3.4 eV
  • other oxide semiconductors InZnO (IZO), ZnO, ZnAlO, ZnCuO, etc.
  • the ESD protection element 11 of the present embodiment having a withstand voltage of 20 to 100 V, which is difficult to realize with a CMOS integrated circuit using a general silicon semiconductor substrate due to its design. Can be realized.
  • the semiconductor device 10 of this embodiment has an advantage that the ESD surge does not reach the semiconductor substrate 1.
  • the ESD protection element 107 is provided on the semiconductor substrate 101
  • a large current is generated.
  • the semiconductor substrate 101 There is a possibility of flowing through the semiconductor substrate 101.
  • the ESD surge can be released to the ground pad 17 without flowing the current due to the ESD surge to the semiconductor substrate 1, and the semiconductor substrate 1 can be prevented from being thermally destroyed.
  • the conventional ESD protection element as shown in FIG. 1 and the ESD protection element 11 of the present embodiment in combination, it is possible to reduce the ESD surge transmitted to the semiconductor substrate. According to such a configuration, the characteristics of the ESD protection element can be improved without increasing the chip area.
  • FIG. 6 is a cross-sectional view showing an example of a configuration in which metal wiring having high thermal conductivity is provided in the vicinity of the ESD protection element 11.
  • heat radiation wires 21 and 22 are formed in the same wiring layer 3-1 as the source electrode 15 and the drain electrode 16.
  • a heat dissipation wiring 23 is formed in the wiring layer 3 located above the wiring layer 3-1 on which the source electrode 15 and the drain electrode 16 are formed.
  • the wirings 21 to 23 may be used also as power supply lines, ground lines, or signal transmission lines, or may be used exclusively for heat dissipation. When the wirings 21 to 23 are used exclusively for heat dissipation, they need not be connected to the other wirings 5 and elements.
  • the ESD protection element 11 may be used for protection from an ESD surge in the internal circuit.
  • the internal circuit is a circuit using an active element (mainly a MOS transistor) formed on the semiconductor substrate 1 and a circuit using an active element formed in the wiring layer 3 above the semiconductor substrate 1. (Active element using a semiconductor layer formed in the wiring layer 3) or a circuit including both an active element formed in the semiconductor substrate 1 and an active element formed in the wiring layer 3.
  • FIG. 12 shows an example of a circuit configuration using the ESD protection element 11 for protecting the internal circuit 203 from an ESD surge.
  • the grounding of the ESD protection element 11 and the ground of the internal circuit 203 are separated, the ground pad 201 is connected to the ESD protection element 11, and the ground pad 202 is connected to the internal circuit 203. Yes.
  • the grounding of the ESD protection element 11 and the grounding of the internal circuit 203 it is possible to reliably release a large current to the grounding pad 201 connected to the ESD protection element 11.
  • FIG. 13 is a cross-sectional view showing an example of the structure of the semiconductor device having the circuit configuration of FIG.
  • the I / O pad 18 is connected to both the internal circuit 203 and the ESD protection element 11, but the present invention is not limited to such a configuration.
  • an ESD surge 204 enters from the I / O pad 18, a current flows through the ESD protection element 11 formed in the wiring layer 3. That is, the ESD surge 204 can be released to the ground pad 201 connected to the ESD protection element 11 without causing the ESD surge 204 to enter the internal circuit 203 including the semiconductor element 2 formed on the semiconductor substrate 1. Thereby, destruction of the internal circuit 203 can be prevented.
  • FIG. 14 shows an example of a circuit configuration of a semiconductor device including both an internal circuit 206 using an active element formed on the semiconductor substrate 1 and an internal circuit 207 using an active element formed on the wiring layer 3.
  • the active element formed in the wiring layer 3 refers to an active element formed using a semiconductor layer formed in the wiring layer 3, similarly to the ESD protection element 11.
  • the internal circuits 206 and 207 are electrically connected, and an output signal from the active element formed on the semiconductor substrate 1 is input to the active element formed on the wiring layer 3.
  • the active elements formed on the semiconductor substrate 1 and the active elements formed on the wiring layer 3 may function separately without being electrically connected.
  • I / O pads are prepared for each. May be.
  • the I / O pad 18 connected to the internal circuit 206 and the I / O pad 18A connected to the internal circuit 207 are provided separately. It is preferable to connect an ESD protection element to each of the I / O pads 18 and 18A.
  • ESD protection elements 11 and 11A are connected to I / O pads 18 and 18A connected to internal circuits 206 and 207, respectively.
  • FIG. 15 is a cross-sectional view showing an example of the structure of the semiconductor device having the circuit configuration of FIG.
  • an internal circuit 206 using active elements formed on the semiconductor substrate 1 and an internal circuit 207 using active elements formed on the wiring layer 3 are electrically connected.
  • ESD protection elements 11 and 11A are provided for protecting the internal circuits 206 and 207, respectively.
  • FIG. 7A is a graph showing an example of characteristics when the ESD protection element 11 performs a transistor operation
  • FIG. 7B is a graph showing an example of characteristics when a diode operation is performed.
  • the semiconductor layer 12 is formed of IGZO, and 20 nm of SiN is used as the gate insulating film (diffusion prevention layer 7-1).
  • the source potential (the potential of the source electrode 15) is fixed at 0V
  • the positive potential bias is applied to the gate electrode 13 while the drain potential Vd (the potential of the drain electrode 16) is fixed at 1V.
  • drain current flows while applying a negative voltage bias blocks the drain current. This result means that the ESD protection element 11 actually performs the transistor operation.
  • the gate electrode 13 and the source electrode 15 are fixed at 0 V (this means that the ESD protection element 11 is diode-connected), and the drain electrode 16
  • the on-voltage is ⁇ 0.7V.
  • the ESD protection element 11 actually performs a diode operation (rectification operation).
  • the inventor has confirmed through experiments that the ESD protection element 11 provided in the wiring layer 3 actually operates as an active element (transistor or diode).
  • the advantage of the ESD protection element 11 of the present embodiment is that a high breakdown voltage characteristic can be realized and the degree of freedom in adjusting the breakdown voltage is great.
  • the inventors have actually produced an ESD protection element. 11 has been measured to demonstrate this advantage.
  • the configuration of the ESD protection element 11 for which the breakdown voltage was measured is as follows.
  • the semiconductor layer 12 is a 10 nm IGZO film, and a 20 to 50 nm SiN film is used as the gate insulating film (diffusion prevention layer 7-1).
  • the gate length L and the gate width W are both 0.6 ⁇ m.
  • the source electrode 15 and the drain electrode 16 overlap the gate electrode 13, and the overlap lengths d OL1 and d OL2 are 0.16 ⁇ m. As shown in FIG.
  • a voltage bias is applied to the drain electrode 16 with the gate electrode 13 and the source electrode 15 connected in common and fixed at 0V.
  • the ESD protection element 11 is used as a grounded gate N-channel transistor, the gate electrode 13 and the source electrode 15 are connected in common, so it is technically appropriate to measure the breakdown voltage with such connection.
  • FIG. 8B shows a voltage bias (drain potential Vd) applied to the drain electrode 16 when the semiconductor layer 12 is a 10 nm IGZO film and the gate insulating film (diffusion prevention layer 7-1) is a 20 nm SiN film.
  • Vd drain potential
  • FIG. 8B shows a voltage bias (drain potential Vd) applied to the drain electrode 16 when the semiconductor layer 12 is a 10 nm IGZO film and the gate insulating film (diffusion prevention layer 7-1) is a 20 nm SiN film.
  • Vd voltage bias
  • FIG. 8C is a graph showing the relationship between the measured breakdown voltage of the ESD protection element 11 and the thickness of the SiN film used as the gate insulating film.
  • a gate-drain breakdown voltage of 20 V or more can be realized.
  • the gate-drain breakdown voltage can be increased to about 50V.
  • the ESD protection element 11 of the present embodiment can realize a high breakdown voltage characteristic and further has a high degree of freedom in adjusting the breakdown voltage.
  • the breakdown voltage of the ESD protection element 11 can be increased by further increasing the thickness of the SiN film. However, if the thickness of the SiN film is excessively increased, the current flowing through the ESD protection element 11 is reduced.
  • the film thickness is preferably 100 nm or less.
  • the breakdown voltage between the gate and the drain can also be increased by separating the gate electrode 13 and the drain electrode 16 in the in-plane direction of the semiconductor layer 12 (that is, the drain electrode 16 is not overlapped with the gate electrode 13).
  • the inventor has demonstrated this by measuring the characteristics of the actually produced ESD protection element 11.
  • 9A to 9C are cross-sectional views showing the structure of the fabricated ESD protection element 11. As shown in FIG. In the structure of FIG. 9A, the drain electrode 16 overlaps the gate electrode 13, and in the structure of FIG. 9B, the end of the drain electrode 16 and the end of the gate electrode 13 coincide with each other in the in-plane direction. In the structure of FIG. 9C, the drain electrode 16 does not overlap with the gate electrode 13.
  • the distance from the drain electrode 16 to the gate electrode 13 in the in-plane direction is defined as a negative overlap length.
  • the semiconductor layer 12 is a 10 nm IGZO film, and a 20 to 50 nm SiN film is used as the gate insulating film (diffusion prevention layer 7-1).
  • the gate length L and the gate width W are both 0.6 ⁇ m.
  • 10A, 10B, and 10C are graphs of drain current characteristics when the thickness of the SiN film is 20 nm, 30 nm, and 50 nm, respectively.
  • the dashed line is when the overlap length is 0.16 ⁇ m
  • the broken line is when the overlap length is 0.0 ⁇ m
  • the solid line is when the overlap length is ⁇ 0.16 ⁇ m (ie, when there is no overlap) ) Shows the drain current.
  • the gate-drain voltage V GD in which the drain current changes suddenly indicates the gate-drain breakdown voltage.
  • FIG. 11 is a graph showing the relationship between the overlap length of the drain electrode 16 with respect to the gate electrode 13 and the gate-drain breakdown voltage.
  • the structure in which the drain electrode 16 overlaps the gate electrode 13 and the structure in which the end of the drain electrode 16 and the end of the gate electrode 13 coincide in the in-plane direction are The breakdown voltage between the drains does not depend on the overlap length. This is presumably because the distance def (when defined at the shortest position) between the drain electrode 16 and the gate electrode 13 is the same in the film thickness of the diffusion prevention layer 7-1.
  • the distance diff between the drain electrode 16 and the gate electrode 13 increases. The increase in the breakdown voltage between the gate and the drain is considered to be caused by the increase in the distance diff.
  • FIG. 2 discloses a configuration in which the semiconductor layer 12 is provided on the uppermost wiring layer 3-1, but the semiconductor layer 12 can be provided at an appropriate position as long as it is away from the semiconductor substrate 1. Please note that.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

　半導体装置が、半導体素子が形成された半導体基板と、第１及び第２パッドと、半導体基板の上方に形成された第１絶縁膜と、第１絶縁膜に設けられた溝に埋め込まれた複数の配線と、第１絶縁膜と複数の配線とを被覆するように設けられた第２絶縁膜と、第２絶縁膜の上に形成された半導体層と、半導体層に接続されたソース電極と、半導体層に接続されたドレイン電極とを具備する。該複数の配線は、半導体層に対向する位置に設けられたゲート電極を含む。半導体層とソース電極とドレイン電極とゲート電極とが、第１パッドから第２パッドにＥＳＤサージによる電流を放電するＥＳＤ保護素子を構成している。

Description

半導体装置
　本発明は、半導体装置に関し、特に、ＥＳＤ（electro-static
discharge）保護素子を備える半導体装置に関する。
　集積回路を備えた半導体装置には、一般に、ＥＳＤから当該集積回路を保護するために、ＥＳＤ保護素子が集積化される。このＥＳＤ保護素子としては、可変抵抗のような能動作用を得るために、トランジスタやダイオードのような能動素子を用いる必要がある。
　一般的な半導体装置では、能動素子が半導体基板（例えば、シリコン基板）に形成されることから、ＥＳＤ保護素子としても半導体基板に形成されたトランジスタ又はダイオードが使用される。図１は、このような半導体装置の構成の一例を示す断面図である。図１の半導体装置１００は、ロジック領域１００ＡとＥＳＤ保護素子領域１００Ｂとを備えている。
　ロジック領域１００Ａは、ロジック回路その他の集積回路が形成される領域である。詳細には、半導体基板１０１のロジック領域１００Ａの部分にはＭＯＳトランジスタ等の半導体素子１０２が形成されており、その上方には、複数の（図１では６層の）配線層１０３が設けられている。各配線層１０３は、配線１０４と、隣接する配線層１０３の配線１０４を電気的に分離する層間絶縁膜１０５とが形成されている。半導体素子１０２と最も下方に位置する配線層１０３の配線１０４、及び、隣接する２つの配線層１０３の配線１０４は、層間絶縁膜１０５を貫通して設けられるビア１０６によって電気的に接続される。半導体素子１０２と配線１０４とビア１０６によって集積回路が形成されている。
　一方、ＥＳＤ保護素子領域１００Ｂは、ＥＳＤ保護素子１０７が形成される領域である。半導体基板１０１のＥＳＤ保護素子領域１００Ｂの部分には、ＥＳＤ保護素子１０７が形成されている。ＥＳＤ保護素子１０７としては能動素子が用いられ、図１の例では、ＰＮＰＮ構造を有するサイリスタがＥＳＤ保護素子１０７として形成されている。そのＥＳＤ保護素子１０７は、各配線層１０３に設けられた配線１０４及びビア１０６を介して、最上層の配線層１０３に設けられたＩ／Ｏパッド、接地パッドに接続されている。図１では、Ｉ／Ｏパッドに接続された配線が符号１０８で、接地パッドに接続された配線が符号１０９で示されている。Ｉ／ＯパッドにＥＳＤサージが印加されると、ＥＳＤ保護素子１０７がオンして該ＥＳＤサージが接地パッドに逃がされる。このような動作により、内部の集積回路がＥＳＤサージから保護される。
　図１のような、ＥＳＤ保護素子として半導体基板に形成されたトランジスタ又はダイオードを使用する半導体装置の一つの問題は、ＥＳＤ保護素子の形成のためにチップ面積の増大を招く点である。ＥＳＤ保護素子が半導体基板に形成されるため、ＥＳＤ保護素子を形成するための領域を、集積回路を形成するための領域とは別に設ける必要がある。これは、チップ面積の増大に繋がる。しかも、ＥＳＤサージが印加された場合にはＥＳＤ保護素子に大電流が流れ得るから、ＥＳＤ保護素子としては面積の大きいトランジスタ又はダイオードを形成する必要がある。これは、チップ面積の増大の問題をますます深刻にする。
　なお、本出願に関連し得る技術として、特開２０１０－１４１２３０号公報は、配線層に半導体層を設け、当該半導体層を用いて半導体素子を形成する技術を開示している。半導体層の材料としては、ＩｎＧａＺｎＯ（ＩＧＺＯ）、ＺｎＯなどの酸化物半導体、ポリシリコン、アモルファスシリコンが挙げられている。配線層に設けられた半導体素子の用途としては、スイッチング素子であるトランジスタが挙げられている。また、該半導体素子にトラップ膜及びバックゲート電極を設け、該半導体素子をメモリ素子として用いる技術も開示されている。特開２０１０－１４１２３０号公報には、ＥＳＤ保護については何らの言及もない。
　更に、特開２０１０－４１０５８号公報、特開２０１０－９８２８０号公報及び特開２０１０－１３５７６２号公報は、酸化物半導体膜を備えた薄膜トランジスタを開示している。これらの公報に開示された技術では、酸化物半導体膜を備えた薄膜トランジスタが、液晶表示装置その他のアクティブマトリクス表示装置に使用されている。
特開２０１０－１４１２３０号公報 特開２０１０－４１０５８号公報 特開２０１０－９８２８０号公報 特開２０１０－１３５７６２号公報
　したがって、本発明の課題は、ＥＳＤ保護素子を備えた半導体装置のチップサイズを低減することにある。
　本発明の一の観点では、半導体装置が、半導体素子が形成された半導体基板と、第１及び第２パッドと、半導体基板の上方に形成された第１絶縁膜と、第１絶縁膜に設けられた溝に埋め込まれた複数の配線と、第１絶縁膜と複数の配線とを被覆するように設けられた第２絶縁膜と、第２絶縁膜の上に形成された半導体層と、半導体層に接続されたソース電極と、半導体層に接続されたドレイン電極とを具備する。該複数の配線は、半導体層に対向する位置に設けられたゲート電極を含む。半導体層とソース電極とドレイン電極とゲート電極とが、第１パッドから第２パッドにＥＳＤサージによる電流を放電するＥＳＤ保護素子を構成している。
　本発明によれば、ＥＳＤ保護素子を備えた半導体装置のチップサイズを低減することができる。
ＥＳＤ保護素子を備えた半導体装置の構造の一例を示す断面図である。 本発明の一実施形態の半導体装置の構造を示す断面図である。 図２の半導体装置のＥＳＤ保護素子の付近の構造を示す断面図である。 図２の半導体装置におけるＥＳＤ保護素子の平面レイアウトを示すレイアウト図である。 本実施形態の半導体装置のＥＳＤ保護素子の付近の他の構造を示す断面図である。 図４Ｂの半導体装置におけるＥＳＤ保護素子の平面レイアウトを示すレイアウト図である。 本発明の半導体装置におけるＥＳＤ保護素子の使用形態の一例を示す回路図である。 本発明の半導体装置におけるＥＳＤ保護素子の使用形態の他の例を示す回路図である。 本発明の半導体装置の変形例を示す断面図である。 本発明の一実施例におけるＥＳＤ保護素子のトランジスタ動作特性を示すグラフである。 本発明の一実施例におけるＥＳＤ保護素子のダイオード動作特性を示すグラフである。 耐圧を測定したＥＳＤ保護素子の端子接続を示す回路図である。 ２０ｎｍのＳｉＮ膜をゲート絶縁膜として含むＥＳＤ保護素子のドレイン電流特性を示すグラフである。 ゲート絶縁膜として使用されるＳｉＮ膜の膜厚とゲート－ドレイン間の耐圧の関係を示すグラフである。 測定を行ったＥＳＤ保護素子のうち、ドレイン電極がゲート電極にオーバーラップしているＥＳＤ保護素子の構造を示す断面図である。 測定を行ったＥＳＤ保護素子のうち、平面構造においてドレイン電極の端の位置がゲート電極の端の位置と一致するＥＳＤ保護素子の構造を示す断面図である。 測定を行ったＥＳＤ保護素子のうち、ドレイン電極がゲート電極にオーバーラップしていないＥＳＤ保護素子の構造を示す断面図である。 ２０ｎｍのＳｉＮ膜をゲート絶縁膜として含み、オーバーラップ長が０．１６μ、０．０μｍ、－０．１６μｍであるＥＳＤ保護素子のドレイン電流特性を示すグラフである。 ３０ｎｍのＳｉＮ膜をゲート絶縁膜として含み、オーバーラップ長が０．１６μ、０．０μｍ、－０．１６μｍであるＥＳＤ保護素子のドレイン電流特性を示すグラフである。 ５０ｎｍのＳｉＮ膜をゲート絶縁膜として含み、オーバーラップ長が０．１６μ、０．０μｍ、－０．１６μｍであるＥＳＤ保護素子のドレイン電流特性を示すグラフである。 図９Ａ～図９ＣのＥＳＤ保護素子のオーバーラップ長とゲート－ドレイン間の耐圧の関係を示すグラフである。 内部回路の保護のためにＥＳＤ保護素子を使用する回路構成の一例を示す回路図である。 図１２の回路構成の半導体装置の構造の例を示す断面図である。 内部回路の保護のためにＥＳＤ保護素子を使用する回路構成の他の例を示す回路図である。 図１４の回路構成の半導体装置の構造の例を示す断面図である。
　図２は、本発明の一実施形態における半導体装置１０の構成を示す断面図である。半導体基板１の表面部にはＭＯＳトランジスタ等の半導体素子２が形成されており、その上方に、複数の配線層３が形成されている。本実施形態では、半導体基板１として例えばシリコン基板が使用される。各配線層３は、層間絶縁膜４と、その表面に設けられた配線溝に埋め込まれた配線５とを備えている。本実施形態では、最も上方に位置する配線層３の配線５はアルミ配線であり、それ以外の配線層３の配線５は銅配線である。また、配線層３の数は８である。層間絶縁膜４としては、例えば、酸化シリコンよりも誘電率が低い低誘電率絶縁層が使用される。低誘電率絶縁層としては、例えば、ＳｉＯＣ膜、ＳｉＬＫ膜（ＳｉＬＫは、登録商標）、ＨＳＱ（ハイドロジェンシルセスキオキサン）膜、ＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）膜、ＭＳＱ（メチルシルセスキオキサン）膜、またはこれらの多孔質膜を用いることができる。半導体素子２と最も下方に位置する配線層３の配線５、及び、隣接する２つの配線層３の配線５は、層間絶縁膜４を貫通して設けられるビア６によって電気的に接続される。
　以下において、最も上方に位置する配線層３を配線層３－１と記載し、上から２番目の配線層３を配線層３－３と記載する場合がある。また、最も上方に位置する層間絶縁膜４を層間絶縁膜４－１と記載し、上から２番目の層間絶縁膜４を層間絶縁膜４－２と記載することがある。
　加えて、最上層の層間絶縁膜４－１以外の層間絶縁膜４と、それらに埋め込まれた配線５が、拡散防止層７で被覆されている。拡散防止層７は、配線５の材料（特に、銅配線を構成する銅）の拡散を防止するための絶縁膜である。拡散防止層７としては、例えば、ＳｉＮ膜、ＳｉＯ２膜、及びＳｉＣＮ膜が使用され得る。拡散防止層７の厚さは、例えば、１０～５０ｎｍである。なお、以下において、最も上方に位置する拡散防止層７を拡散防止層７－１と記載することがある。
　本実施形態の半導体装置１０の一つの特徴は、半導体基板１とは別に半導体層１２が形成され、その半導体層１２を用いて作製された能動素子をＥＳＤ保護素子１１として用いることである。本実施形態では、ＥＳＤ保護素子１１として薄膜トランジスタが使用される。図３は、ＥＳＤ保護素子１１とその周辺における半導体装置１０の構造を示す断面図である。
　上から２番目の層間絶縁膜４－２には配線溝が形成され、それらの配線溝に、配線５－１、５－２が埋め込まれている。本実施形態では、配線５－１、５－２がいずれも銅配線であり、同一の配線形成工程でダマシン法を用いて形成される。後述されるように、配線５－２は、ＥＳＤ保護素子１１として使用される薄膜トランジスタのゲート電極として使用される。このため、以下では、配線５－２のことを、ゲート電極１３と記載することがある。
　半導体層１２は、拡散防止層７－１の上面にゲート電極１３と対向するような位置に形成される。本実施形態では、半導体層１２が、ＩｎＧａＺｎＯ（ＩＧＺＯ）、ＩｎＺｎＯ（ＩＺＯ）、ＺｎＯ、ＺｎＡｌＯ、ＺｎＣｕＯ等の酸化物半導体で形成される。これらの酸化物半導体は比較的低温で（例えば、４００℃以下の温度で）形成可能であり、半導体層１２をこれらの酸化物半導体で形成することには、半導体層１２より下方に位置する配線層３の形成のために一般的に使用される配線工程に適合した温度で半導体層１２を形成できる利点がある。
　半導体層１２の上にはハードマスク層１４が形成されている。ハードマスク層１４は、半導体層１２をパターニングする工程においてマスクとして使用される絶縁膜であり、例えば、ＳｉＯ２膜、ＳｉＮ膜がハードマスク層１４として使用される。ハードマスク層１４は、半導体装置１０の製造プロセスにおいて、半導体層１２が還元されることを抑制する役割も果たす。最も上方に位置する層間絶縁膜４－１は、これらの半導体層１２とハードマスク層１４を覆うように形成される。
　層間絶縁膜４－１は配線溝とビアホールが形成され、その配線溝とビアホールは、バリアメタル層８－３～８－５で被覆される。バリアメタル層８－３～８－５は、配線層３－２に属する配線５－１に接触するように形成され、バリアメタル層８－４、８－５は、半導体層１２に接触するように形成される。バリアメタル層８－３～８－５の材料としては、例えば、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、これらの窒化物又は酸化物が挙げられる。バリアメタル層８－３～８－５は、これらの材料で構成された単層の膜であってもよく、２つ以上の層が積層したものであってもよい。積層されたバリアメタル層８－３～８－５の例としては、例えば、ＴｉＮ（上層）／Ｔｉ（下層）、又は、ＴａＮ（上層）／Ｔａ（下層）の積層体が挙げられる。バリアメタル層８－３～８－５は、同一の形成工程で一括して形成される。バリアメタル層８－４～８－５は、半導体層１２との接触部にオーミックコンタクトが形成されるように形成される。
　バリアメタル層８－３～８－５で被覆された該配線溝及びビアホールの内部に、それぞれ、配線５－３～５－５とビア６－３～６－５が形成される。配線５－３～５－５は、いずれも配線層３－１に属する配線である。配線５－３～５－５とビア６－３～６－５は、同一の形成工程で一括して形成される。配線５－３は、ビア６－３を介して配線層３－２の配線５－１に接続されている。一方、配線５－４、５－５は、それぞれビア６－４、６－５を介して半導体層１２に接続されている。
　後述されるように、配線５－４、ビア６－４及びバリアメタル層８－４は、ＥＳＤ保護素子１１として使用される薄膜トランジスタのソース電極として使用される。以下では、これらを総称してソース電極１５と呼ぶことがある。一方、配線５－５、ビア６－５及びバリアメタル層８－５は、該薄膜トランジスタのドレイン電極として使用される。以下では、これらを総称してドレイン電極１６と呼ぶことがある。
　以上の構成の半導体装置１０において、配線５－１、５－３、ビア６－３は、半導体装置１０に集積化される集積回路の構成要素となる。一方、半導体層１２と、ゲート電極１３と、ソース電極１５と、ドレイン電極１６と、拡散防止層７－１とは、薄膜トランジスタを構成している。このとき、拡散防止層７－１の半導体層１２とゲート電極１３との間に位置する部分がゲート絶縁膜として機能する。本実施形態では、このような構成の薄膜トランジスタがＥＳＤ保護素子１１として使用される。ＩｎＧａＺｎＯ（ＩＧＺＯ）、ＩｎＺｎＯ（ＩＺＯ）、ＺｎＯ、ＺｎＡｌＯ、ＺｎＣｕＯ等の酸化物半導体で半導体層１２が形成される場合、半導体層１２はｎ型半導体となり、ＥＳＤ保護素子１１は、キャリアが電子である薄膜トランジスタとして動作する。
　図４Ａは、半導体層１２、ゲート電極１３、ソース電極１５及びドレイン電極１６の平面レイアウトの例を示す平面図である。ここで、図４Ａにおいては、ソース電極１５からドレイン電極１６に向かう方向にｘ軸が定義され、ｘ軸に垂直にｙ軸が定義されている。半導体層１２のうちソース電極１５とドレイン電極１６の間にある部分はゲート電極１３に対向しており、この部分がチャネル領域として使用される。図４Ａの平面レイアウトでは、ソース電極１５とドレイン電極１６と半導体層１２の接触面は矩形の同一形状を有しており、半導体層１２に沿ったソース電極１５とドレイン電極１６の距離が薄膜トランジスタのゲート長Ｌ、ソース電極１５とドレイン電極１６と半導体層１２の接触面のｙ軸方向の幅がゲート幅Ｗとなる。
　図４Ａでは、ソース電極１５とドレイン電極１６の一部分が、ゲート電極１３にオーバーラップする平面レイアウトが図示されている。図４Ａでは、ソース電極１５のゲート電極１３に対するオーバーラップ長が記号ｄＯＬ１、ドレイン電極１６のゲート電極１３に対するオーバーラップ長が記号ｄＯＬ２で示されている。ここで、オーバーラップ長とは、ソース電極１５又はドレイン電極１６の端からゲート電極１３の端までの面内方向の距離のことである。
　ソース電極１５とドレイン電極１６がゲート電極１３にオーバーラップしない平面レイアウトを用いてもよい。特に、図４Ｂ、図４Ｃに図示されているように、ドレイン電極１６がゲート電極１３にオーバーラップしない構造（即ち、ドレイン電極１６と半導体層１２の接触面が半導体基板１の垂直方向においてゲート電極１３と重なっていない構造）を採用することは、ドレイン電極１６とゲート電極１３の間の耐圧を増大させるために有効である。図４Ｂ、図４Ｃに図示されているように、ドレイン電極１６がゲート電極１３にオーバーラップしない構造では、ドレイン電極１６とゲート電極１３の間の距離ｄｅｆｆが大きくなる。距離を離すことによってドレイン電圧によりゲート端にかかる実効電界強度が、オーバーラップする構造よりも低減される。そのため、ドレイン電極１６とゲート電極１３の間の耐圧を有効に増大させることが可能である。
　図５Ａ、図５Ｂは、半導体装置１０におけるＥＳＤ保護素子１１の使用態様の例を示す回路図である。一実施形態では、図５Ａに図示されているように、ＥＳＤ保護素子１１のゲート電極１３はソース電極１５に共通接続されており、共通接続されたゲート電極１３とソース電極１５は、接地パッド１７に接続される。一方、ＥＳＤ保護素子１１のドレイン電極１６は、信号を入出力するためのＩ／Ｏパッド１８に接続される。このような接続によれば、ＥＳＤ保護素子１１は、ゲート接地Ｎチャンネルトランジスタとして機能する。加えて、図５Ｂに図示されているように、ゲート電極１３に抵抗素子１９を接続してもよい。一例としては、抵抗素子１９は、配線抵抗によって実現してもよい。
　上記に説明した本実施形態の半導体装置１０の構成には様々な利点がある。第１に、本実施形態の半導体装置１０の構造によれば、チップ面積を低減することができる。図１に図示された半導体装置１００の構造では、ロジック回路領域１００Ａとは別にＥＳＤ保護素子領域１００Ｂを設ける必要がある。一方、本実施形態の半導体装置１０は、半導体基板１の半導体素子２が設けられる領域の上方にＥＳＤ保護素子１１を設けることができるので、ＥＳＤ保護素子１１を設けるための専用の領域を用意する必要がない。これは、チップ面積の低減に有効である。
　加えて、本実施形態の構成のＥＳＤ保護素子１１には、耐圧を広範囲に調節できるという利点もある。ゲート電極１３とドレイン電極１６の間の耐圧は、拡散防止層７－１の材料、膜厚を適切に選択することにより、広範囲に調節可能である。更に、図４Ｂ、図４Ｃに図示されているように、ドレイン電極１６がゲート電極１３にオーバーラップしない場合には、ゲート電極１３とドレイン電極１６の間の耐圧をドレイン電極１６とゲート電極１３との距離によって調節することができる。
　特に、本実施形態のＥＳＤ保護素子１１は、耐圧の調整によって高耐圧素子として設計可能である。まず、拡散防止層７－１の膜厚を厚くすれば、ドレイン電極１６とゲート電極１３との間の耐圧を増大できる。また、図４Ｂに図示されているように、ドレイン電極１６がゲート電極１３にオーバーラップしない場合には、ドレイン電極１６とゲート電極１３との距離を大きくすることによってゲート電極１３とドレイン電極１６の間の耐圧を増大することができる。更に、半導体層１２としてバンドギャップが大きい材料を選択することにより、ソース電極１５とドレイン電極１６の間の耐圧を増大させることができる。例えば、酸化物半導体は、一般に、シリコンのバンドギャップ（約１．２ｅＶ）よりも高いバンドギャップを有するので、半導体層１２として酸化物半導体を用いることでソース電極１５とドレイン電極１６の間の耐圧を高くすることができる。例えば、ＩｎＧａＺｎＯ（ＩＧＺＯ）のバンドギャップは、３．３～３．４ｅＶであり、他の酸化物半導体（ＩｎＺｎＯ（ＩＺＯ）、ＺｎＯ、ＺｎＡｌＯ、ＺｎＣｕＯ等）でも、３．２ｅＶ以上のバンドギャップを示す。このように、本実施形態のＥＳＤ保護素子１１の構造によれば、その設計によって、一般のシリコン半導体基板を用いたＣＭＯＳ集積回路では実現が難しい、耐圧が２０～１００ＶであるようなＥＳＤ保護素子を実現することができる。
　更に、本実施形態の半導体装置１０では、ＥＳＤサージを半導体基板１に到達させないという利点がある。図１において矢印で示されているように、ＥＳＤ保護素子１０７が半導体基板１０１に設けられている構成では、ＥＳＤサージがパッド（図１ではＩ／Ｏパッド）に印加されると、大電流が半導体基板１０１を流れる可能性がある。半導体基板１０１に大電流が流れると、電力消費による局所加熱が起こり、この熱により半導体基板１０１（例えば、シリコン基板）に熱破壊が生じる可能性がある。一方、本実施形態では、ＥＳＤサージによる電流を半導体基板１に流さずにＥＳＤサージを接地パッド１７へ逃がすことができ、半導体基板１の熱破壊を防ぐことが可能である。更に、図１に図示されているような従来のＥＳＤ保護素子と、本実施形態のＥＳＤ保護素子１１を併用することで、半導体基板に伝わってしまうＥＳＤサージを緩和する構成も可能である。このような構成によれば、チップ面積を増加することなく、ＥＳＤ保護素子の特性を改善することができる。
　本実施形態のように、配線層３に設けられたＥＳＤ保護素子１１を用いる場合、大電流、大電圧がかかることにより、ＥＳＤ保護素子１１と配線層３の配線５に局所的に熱が発生することが予想される。この問題に対処するためには、放熱経路として、ＥＳＤ保護素子１１の近傍に熱伝導率の高い金属配線（例えば、Ｃｕ配線やＡｌ配線）を形成してもよい。図６は、ＥＳＤ保護素子１１の近傍に熱伝導率の高い金属配線を設けた構成の例を示す断面図である。図６の構成では、ソース電極１５とドレイン電極１６と同一の配線層３－１に放熱用の配線２１、２２が形成されている。また、ソース電極１５とドレイン電極１６とが形成された配線層３－１より上に位置する配線層３に、放熱用の配線２３が形成されている。このように、ＥＳＤ保護素子１１と配線層３内に局所的に発生した熱を配線２１～２３により緩和する構造を取ることにより、ＥＳＤ保護素子１１の熱耐性、信頼性を高めることができる。配線２１～２３は、電源線、接地線、又は信号を伝送する配線と兼用してもよいし、放熱のために専用に用いられてもよい。配線２１～２３が放熱のために専用に用いられる場合、他の配線５や素子には接続しなくてもよい。
　上記のＥＳＤ保護素子１１は、内部回路のＥＳＤサージからの保護のために使用してもよい。ここで、内部回路とは、半導体基板１に形成された能動素子（主にはＭＯＳトランジスタ）を用いた回路、半導体基板１の上方にある配線層３内に形成された能動素子を用いた回路（配線層３内に形成された半導体層を用いた能動素子）、又は、半導体基板１に形成された能動素子および配線層３内に形成された能動素子の両方を含んだ回路を指す。
　図１２は、内部回路２０３のＥＳＤサージからの保護のために上記のＥＳＤ保護素子１１を用いる回路構成の一例である。図１２の回路構成では、ＥＳＤ保護素子１１の接地（grounding）と内部回路２０３の接地とが分離されており、接地パッド２０１がＥＳＤ保護素子１１に、接地パッド２０２が内部回路２０３に接続されている。ＥＳＤ保護素子１１の接地と内部回路２０３の接地とを分離することで、ＥＳＤ保護素子１１に接続された接地パッド２０１へ大電流を確実に逃がすことが可能となる。ＥＳＤ保護素子１１と内部回路２０３とで共通の接地が設けられる場合には内部回路２０３に動作電圧以上の電圧が瞬時に印加される恐れがあるが、接地を分離することで、その問題を回避することができる。これにより、ＥＳＤサージに対する信頼性を高めることが可能となる。
　図１３は、図１２の回路構成の半導体装置の構造の一例を示す断面図である。図１３のここでは、Ｉ／Ｏパッド１８が、内部回路２０３とＥＳＤ保護素子１１との両方に接続されているが、このような構成に限定されない。Ｉ／Ｏパッド１８からＥＳＤサージ２０４が入ってきた場合には、配線層３に形成されたＥＳＤ保護素子１１に電流が流れる。即ち、半導体基板１に形成された半導体素子２を含む内部回路２０３にＥＳＤサージ２０４を侵入させることなく、ＥＳＤサージ２０４をＥＳＤ保護素子１１に接続された接地パッド２０１に逃がすことができる。これにより、内部回路２０３の破壊を防止することができる。
　図１４は、半導体基板１に形成された能動素子を用いた内部回路２０６と、配線層３に形成された能動素子を用いた内部回路２０７の両方を含む半導体装置の回路構成の一例を示している。ここで、配線層３に形成された能動素子とは、ＥＳＤ保護素子１１と同様に、配線層３に形成された半導体層を用いて形成した能動素子をいう。内部回路２０６、２０７は電気的に接続されており、半導体基板１に形成された能動素子からの出力信号が配線層３に形成された能動素子に入力される。なお、半導体基板１に形成された能動素子と配線層３に形成された能動素子とが電気的に接続されずに、別々に機能していてもよい。半導体基板１に形成された能動素子を用いた内部回路２０６と、配線層３に形成された能動素子を用いた内部回路２０７の動作電圧が異なる場合は、それぞれに別々のＩ／Ｏパッドを用意してもよい。図１４の回路構成では、内部回路２０６に接続されたＩ／Ｏパッド１８と内部回路２０７に接続されたＩ／Ｏパッド１８Ａとが別々に設けられている。Ｉ／Ｏパッド１８、１８ＡのそれぞれにＥＳＤ保護素子を接続することが好ましい。図１４の回路構成では内部回路２０６、２０７にそれぞれに接続されたＩ／Ｏパッド１８、１８Ａに、ＥＳＤ保護素子１１、１１Ａが接続されている。
　図１５は、図１４の回路構成の半導体装置の構造の一例を示す断面図である。図１５の構造では、半導体基板１に形成された能動素子を用いた内部回路２０６と、配線層３に形成された能動素子を用いた内部回路２０７とが電気的に接続されている。更に、内部回路２０６、２０７の保護のために、それぞれ、ＥＳＤ保護素子１１、１１Ａが設けられている。
　以下では、実施例として、実際に作製されたＥＳＤ保護素子１１の特性を示す実験結果を説明する。
　図７Ａは、ＥＳＤ保護素子１１がトランジスタ動作を行う場合の特性の例を示すグラフであり、図７Ｂは、ダイオード動作を行う場合の特性の例を示すグラフである。測定されたＥＳＤ保護素子１１は、半導体層１２がＩＧＺＯで形成されており、また、ゲート絶縁膜（拡散防止層７－１）として２０ｎｍのＳｉＮが用いられている。図７Ａに示されているように、ソース電位（ソース電極１５の電位）を０Ｖに固定し、ドレイン電位Ｖｄ（ドレイン電極１６の電位）を１Ｖに固定したままゲート電極１３に正の電圧バイアスを加えるとドレイン電流が流れる一方で、負の電圧バイアスを加えるとドレイン電流が遮断される。この結果は、ＥＳＤ保護素子１１が実際にトランジスタ動作を行うことを意味している。一方、図７Ｂに示されているように、ゲート電極１３とソース電極１５とを０Ｖに固定したまま（これは、ＥＳＤ保護素子１１をダイオード接続をすることを意味している）、ドレイン電極１６に正の電圧バイアスを印加するとドレイン電流が遮断される一方、負の電圧バイアスを印加するとドレイン電流が流れる。図７Ｂの例では、オン電圧は、－０．７Ｖである。この結果は、ＥＳＤ保護素子１１が実際にダイオード動作（整流動作）を行うことを意味している。このように、発明者は、配線層３に設けられたＥＳＤ保護素子１１が実際に能動素子（トランジスタ又はダイオード）として動作することを実験によって確認している。
　上述のように本実施形態のＥＳＤ保護素子１１の利点は、高耐圧特性が実現でき、更に、耐圧の調節の自由度が大きいことであるが、発明者らは、実際に作製したＥＳＤ保護素子１１の耐圧を測定し、このような利点を実証している。耐圧の測定を行ったＥＳＤ保護素子１１の構成は、次のとおりである。半導体層１２は、１０ｎｍのＩＧＺＯ膜であり、ゲート絶縁膜（拡散防止層７－１）としては、２０～５０ｎｍのＳｉＮ膜が用いられている。ゲート長Ｌ、ゲート幅Ｗは、いずれも０．６μｍである。ソース電極１５、ドレイン電極１６は、ゲート電極１３にオーバーラップしており、オーバーラップ長ｄＯＬ１、ｄＯＬ２は、０．１６μｍである。図８Ａに図示されているように、ゲート電極１３とソース電極１５とが共通接続されて０Ｖに固定された状態で、ドレイン電極１６に電圧バイアスが印加されている。ＥＳＤ保護素子１１をゲート接地Ｎチャネルトランジスタとして使用する場合にはゲート電極１３とソース電極１５とが共通接続されるから、このような接続で耐圧を測定することは技術的に妥当である。
　図８Ｂは、半導体層１２が１０ｎｍのＩＧＺＯ膜であり、ゲート絶縁膜（拡散防止層７－１）が２０ｎｍのＳｉＮ膜である場合に、ドレイン電極１６に印加される電圧バイアス（ドレイン電位Ｖｄ）を変化させたときのドレイン電流Ｉｄ、ゲート電流Ｉｇの変化を示すグラフである。ドレイン電位Ｖｄを増大させると、２０Ｖより高いある電位でＥＳＤ保護素子１１が破壊し、ドレイン電流Ｉｄ及びゲート電流Ｉｇが急増した後に急減した。破壊モードは、ゲート絶縁膜の破壊であった。即ち、このような測定ではＥＳＤ保護素子１１のゲート－ドレイン間の耐圧を測定でき、ソース－ドレイン間の耐圧は測定されたゲート－ドレイン間の耐圧よりも高いことを意味している。
　図８Ｃは、このようにして測定したＥＳＤ保護素子１１の耐圧とゲート絶縁膜として用いられるＳｉＮ膜の膜厚の関係を示すグラフである。ＳｉＮ膜の膜厚を２０ｎｍに設定することで、２０Ｖ以上のゲート－ドレイン間の耐圧を実現できる。更に、ＳｉＮ膜の膜厚を５０ｎｍまで増大させることで、ゲート－ドレイン間の耐圧を約５０Ｖまで増大させることができる。このように、本実施形態のＥＳＤ保護素子１１は、高耐圧特性が実現できる上、更に、耐圧の調節の自由度が大きい。なお、ＳｉＮ膜の膜厚を更に厚くすることでＥＳＤ保護素子１１の耐圧を増大することができるが、ＳｉＮ膜の膜厚を厚くし過ぎるとＥＳＤ保護素子１１を流れる電流が小さくなるので、ＳｉＮ膜の膜厚は１００ｎｍ以下であることが好ましい。
　ゲート－ドレイン間の耐圧は、ゲート電極１３とドレイン電極１６とを半導体層１２の面内方向において離間させる（即ち、ドレイン電極１６をゲート電極１３に対してオーバーラップさせない）ことによっても増大できる。発明者は、このことを実際に作製したＥＳＤ保護素子１１の特性を測定することにより実証した。図９Ａ～図９Ｃは、作製したＥＳＤ保護素子１１の構造を示す断面図である。図９Ａの構造では、ドレイン電極１６がゲート電極１３にオーバーラップしており、図９Ｂの構造では、ドレイン電極１６の端とゲート電極１３の端が面内方向において一致している。また、図９Ｃの構造では、ドレイン電極１６がゲート電極１３にオーバーラップしていない。なお、ドレイン電極１６がゲート電極１３にオーバーラップしていない構造（図９Ｃ）については、面内方向におけるドレイン電極１６からゲート電極１３までの距離を負の値のオーバーラップ長として定義する。図８Ｂ、図８Ｃの場合と同様に、半導体層１２は、１０ｎｍのＩＧＺＯ膜であり、ゲート絶縁膜（拡散防止層７－１）としては、２０～５０ｎｍのＳｉＮ膜が用いられている。ゲート長Ｌ、ゲート幅Ｗは、いずれも０．６μｍである。
　図１０Ａ、図１０Ｂ、図１０Ｃは、それぞれ、ＳｉＮ膜の膜厚が２０ｎｍ、３０ｎｍ、５０ｎｍである場合のドレイン電流特性のグラフである。一点破線は、オーバーラップ長が０．１６μｍである場合、破線はオーバーラップ長が０．０μｍである場合、実線はオーバーラップ長が－０．１６μｍである場合（即ち、オーバーラップしていない場合）のドレイン電流を示している。ドレイン電流特性のグラフにおいて、ドレイン電流が急変しているゲート－ドレイン間電圧ＶＧＤが、ゲート－ドレイン間の耐圧を示している。
　図１１は、ドレイン電極１６のゲート電極１３に対するオーバーラップ長と、ゲート－ドレイン間の耐圧の関係を示すグラフである。図１１から理解されるように、ドレイン電極１６がゲート電極１３にオーバーラップしている構造及びドレイン電極１６の端とゲート電極１３の端が面内方向において一致している構造については、ゲート－ドレイン間の耐圧はオーバーラップ長に依存しない。これは、ドレイン電極１６とゲート電極１３の間の（最短位置で定義した場合の）距離ｄｅｆｆが、拡散防止層７－１の膜厚で同一であるためと考えられる。一方、ドレイン電極１６がゲート電極１３にオーバーラップしていない場合には、ドレイン電極１６とゲート電極１３の間の距離ｄｅｆｆが増大する。ゲート－ドレイン間の耐圧の増大は、距離ｄｅｆｆの増大に起因するものと考えられる。
　以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されるものではない。本発明は、当業者には自明的な様々な変更が行われた上で実施され得る。特に、図２には、最も上の配線層３－１に半導体層１２を設ける構成が開示されているが、半導体層１２は、半導体基板１から離れていれば、適宜の位置に設けられ得ることに留意されたい。
１０：半導体装置
１：半導体基板
２：半導体素子
３：配線層
４：層間絶縁膜
５：配線
６：ビア
７：拡散防止層
８：バリアメタル層
１１：ＥＳＤ保護素子
１２：半導体層
１３：ゲート電極
１４：ハードマスク層
１５：ソース電極
１６：ドレイン電極
１７：接地パッド
１８：Ｉ／Ｏパッド
１９：抵抗素子
２１、２２、２３：配線
１００：半導体装置
１０１：半導体基板
１０２：半導体素子
１０３：配線層
１０４：配線
１０５：層間絶縁膜
１０６：ビア
１０７：ＥＳＤ保護素子
１０８、１０９：配線
２０１、２０２：接地パッド
２０３：内部回路
２０４：ＥＳＤサージ
２０６、２０７：内部回路

Claims (7)

  1. 　半導体素子が形成された半導体基板と、
    　第１及び第２パッドと、
    　前記半導体基板の上方に形成された第１絶縁膜と、
    　前記第１絶縁膜に設けられた溝に埋め込まれた複数の配線と、
    　前記第１絶縁膜と前記複数の配線とを被覆するように設けられた第２絶縁膜と、
    　前記第２絶縁膜の上に形成された半導体層と、
    　前記半導体層に接続されたソース電極と、
    　前記半導体層に接続されたドレイン電極
    とを具備し、
    　前記複数の配線は、前記半導体層に対向する位置に設けられたゲート電極を含み、
    　前記半導体層と前記ソース電極と前記ドレイン電極と前記ゲート電極とが、前記第１パッドから前記第２パッドにＥＳＤサージによる電流を放電するＥＳＤ保護素子を構成している
    　半導体装置。
  2. 　請求項１に記載の半導体装置であって、
    　前記半導体層は、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＯ、ＺｎＡｌＯ又はＺｎＣｕＯのいずれかで形成されている
    　半導体装置。
  3. 　請求項１又は２に記載の半導体装置であって、
    　前記ドレイン電極が前記半導体層と接触する接触面が前記半導体基板に垂直な方向において前記ゲート電極に重ならない
    　半導体装置。
  4. 　請求項１乃至３のいずれかに記載の半導体装置であって、
    　前記ゲート電極と前記ドレイン電極との間の耐圧が２０Ｖ以上である
    　半導体装置。
  5. 　請求項４に記載の半導体装置であって、
    　前記第２絶縁膜がＳｉＮ膜である
    　半導体装置。
  6. 　請求項５に記載の半導体装置であって、
    　前記第２絶縁膜の膜厚が２０ｎｍ以上１００ｎｍ以下である
    　半導体装置。
  7. 　請求項１乃至６のいずれかに記載の半導体装置であって、
    　更に、前記ＥＳＤ保護素子の近傍に設けられた放熱用の配線を備える
    　半導体装置。
PCT/JP2012/055707 2011-03-09 2012-03-06 半導体装置 Ceased WO2012121255A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US14/002,548 US9263399B2 (en) 2011-03-09 2012-03-06 Semiconductor device with electro-static discharge protection device above semiconductor device area
JP2013503558A JP5583266B2 (ja) 2011-03-09 2012-03-06 半導体装置
CN201280012204.6A CN103415920B (zh) 2011-03-09 2012-03-06 半导体器件
KR1020137023397A KR101862900B1 (ko) 2011-03-09 2012-03-06 반도체 장치
TW105116181A TW201631732A (zh) 2011-03-09 2012-03-08 半導體裝置
TW101107963A TWI552301B (zh) 2011-03-09 2012-03-08 半導體裝置
US14/995,706 US9530769B2 (en) 2011-03-09 2016-01-14 Semiconductor device with electro-static discharge protection device above semiconductor device area

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-052209 2011-03-09
JP2011052209 2011-03-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/002,548 A-371-Of-International US9263399B2 (en) 2011-03-09 2012-03-06 Semiconductor device with electro-static discharge protection device above semiconductor device area
US14/995,706 Continuation US9530769B2 (en) 2011-03-09 2016-01-14 Semiconductor device with electro-static discharge protection device above semiconductor device area

Publications (1)

Publication Number Publication Date
WO2012121255A1 true WO2012121255A1 (ja) 2012-09-13

Family

ID=46798212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055707 Ceased WO2012121255A1 (ja) 2011-03-09 2012-03-06 半導体装置

Country Status (6)

Country Link
US (2) US9263399B2 (ja)
JP (1) JP5583266B2 (ja)
KR (1) KR101862900B1 (ja)
CN (1) CN103415920B (ja)
TW (2) TW201631732A (ja)
WO (1) WO2012121255A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075570A (ja) * 2012-09-14 2014-04-24 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
JP2015046561A (ja) * 2012-11-28 2015-03-12 株式会社半導体エネルギー研究所 表示装置
JP2017147385A (ja) * 2016-02-19 2017-08-24 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
US10056405B2 (en) 2015-10-02 2018-08-21 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP7665255B1 (ja) * 2024-12-27 2025-04-21 Ｎｃ技研株式会社 半導体装置および電子機器
WO2026074865A1 (ja) * 2024-10-04 2026-04-09 株式会社ソシオネクスト 半導体集積回路装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078340B1 (ko) * 2013-07-17 2020-02-18 삼성디스플레이 주식회사 정전기 보호 회로 및 이를 구비한 전자 장치
US10658318B2 (en) 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
CN106783842B (zh) 2017-01-04 2019-05-17 京东方科技集团股份有限公司 一种静电保护电路、阵列基板、显示面板及显示装置
JP6877261B2 (ja) * 2017-06-23 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN114451074B (zh) * 2019-09-27 2023-07-21 庆鼎精密电子（淮安）有限公司 中介板、中介板的制作方法及电路板组件
JP2024000771A (ja) * 2022-06-21 2024-01-09 キヤノン株式会社 半導体装置、半導体装置の製造方法、機器、基板、基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148161A (ja) * 1984-01-13 1985-08-05 Hitachi Ltd 半導体集積回路装置
JPH01295455A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Ind Co Ltd 半導体積層集積回路素子
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP2008218818A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体装置
WO2010030532A1 (en) * 2008-09-09 2010-03-18 Qualcomm Incorporated Systems and methods for enabling esd protection on 3-d stacked devices
JP2010129958A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2010141174A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2010206186A (ja) * 2009-02-09 2010-09-16 Semiconductor Energy Lab Co Ltd 保護回路、半導体装置、光電変換装置および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133433A (ja) * 2001-10-25 2003-05-09 Toshiba Corp 半導体装置およびその製造方法
JP3858883B2 (ja) * 2003-10-28 2006-12-20 ソニー株式会社 記録装置及びその制御方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR101533391B1 (ko) 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148161A (ja) * 1984-01-13 1985-08-05 Hitachi Ltd 半導体集積回路装置
JPH01295455A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Ind Co Ltd 半導体積層集積回路素子
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP2008218818A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体装置
WO2010030532A1 (en) * 2008-09-09 2010-03-18 Qualcomm Incorporated Systems and methods for enabling esd protection on 3-d stacked devices
JP2010129958A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2010141174A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2010206186A (ja) * 2009-02-09 2010-09-16 Semiconductor Energy Lab Co Ltd 保護回路、半導体装置、光電変換装置および電子機器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075570A (ja) * 2012-09-14 2014-04-24 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2025061127A (ja) * 2012-11-28 2025-04-10 株式会社半導体エネルギー研究所 表示装置
JP7375142B2 (ja) 2012-11-28 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
JP2025134989A (ja) * 2012-11-28 2025-09-17 株式会社半導体エネルギー研究所 表示装置
JP7735609B1 (ja) 2012-11-28 2025-09-08 株式会社半導体エネルギー研究所 表示装置
JP2019185054A (ja) * 2012-11-28 2019-10-24 株式会社半導体エネルギー研究所 表示装置
JP2021076860A (ja) * 2012-11-28 2021-05-20 株式会社半導体エネルギー研究所 半導体装置
JP2022183150A (ja) * 2012-11-28 2022-12-08 株式会社半導体エネルギー研究所 半導体装置
JP2015046561A (ja) * 2012-11-28 2015-03-12 株式会社半導体エネルギー研究所 表示装置
JP7707460B2 (ja) 2012-11-28 2025-07-14 株式会社半導体エネルギー研究所 表示装置
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
US10056405B2 (en) 2015-10-02 2018-08-21 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2017147385A (ja) * 2016-02-19 2017-08-24 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
WO2026074865A1 (ja) * 2024-10-04 2026-04-09 株式会社ソシオネクスト 半導体集積回路装置
JP7665255B1 (ja) * 2024-12-27 2025-04-21 Ｎｃ技研株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
TW201301475A (zh) 2013-01-01
JP5583266B2 (ja) 2014-09-03
CN103415920A (zh) 2013-11-27
KR20140047587A (ko) 2014-04-22
TWI552301B (zh) 2016-10-01
US20130334529A1 (en) 2013-12-19
CN103415920B (zh) 2016-11-09
TW201631732A (zh) 2016-09-01
US9530769B2 (en) 2016-12-27
US20160172354A1 (en) 2016-06-16
US9263399B2 (en) 2016-02-16
KR101862900B1 (ko) 2018-05-30
JPWO2012121255A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
JP5583266B2 (ja) 半導体装置
CN101047177B (zh) 半导体装置
JP5731904B2 (ja) 半導体装置及び半導体装置の製造方法
CN104979342B (zh) 具有静电放电保护结构的半导体器件
KR20090020528A (ko) 반도체 디바이스
JP2005019452A (ja) 半導体装置
JP6841161B2 (ja) 半導体装置
US20080135940A1 (en) Semiconductor Device
JP3729082B2 (ja) 半導体保護回路
TWI697092B (zh) 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
US9472544B2 (en) Semiconductor device comprising electrostatic discharge protection structure
JP4995364B2 (ja) 半導体集積回路装置
US8710589B2 (en) Semiconductor device
JP6100026B2 (ja) 半導体装置
JP7052972B2 (ja) 半導体集積回路
TWI575698B (zh) 半導體裝置
JP2006261154A (ja) 半導体装置およびその設計方法
WO2021205879A1 (ja) 半導体装置
JP2009141258A (ja) 半導体装置
JP2013149671A (ja) 半導体装置
JPH0777235B2 (ja) 半導体入力保護装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12755680

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013503558

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14002548

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137023397

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12755680

Country of ref document: EP

Kind code of ref document: A1