WO2012115052A1 - 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器 - Google Patents

表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器 Download PDF

Info

Publication number
WO2012115052A1
WO2012115052A1 PCT/JP2012/054003 JP2012054003W WO2012115052A1 WO 2012115052 A1 WO2012115052 A1 WO 2012115052A1 JP 2012054003 W JP2012054003 W JP 2012054003W WO 2012115052 A1 WO2012115052 A1 WO 2012115052A1
Authority
WO
WIPO (PCT)
Prior art keywords
screen
row control
display panel
control circuit
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/054003
Other languages
English (en)
French (fr)
Inventor
陽介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/000,964 priority Critical patent/US20130328840A1/en
Publication of WO2012115052A1 publication Critical patent/WO2012115052A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the present invention relates to a display panel in which various drive circuits are monolithically formed on a substrate, a display device including the display panel, and an electronic device including the display panel.
  • a display panel represented by a liquid crystal panel is generally put into practical use, and is mounted on various electronic devices, particularly portable electronic devices.
  • display panels in which various drive circuits using polycrystalline silicon are monolithically formed on a substrate have been commercialized.
  • a display panel having two display screens on one display panel has been commercialized by utilizing the fact that various circuits can be formed on one substrate.
  • Patent Document 1 discloses a display panel having two display screens. The configuration of such a display panel will be described with reference to FIGS. 4 and 5 are perspective views showing a schematic configuration of the display panel.
  • the display panel 100 has a configuration in which an opposing substrate 103 made of glass and an element substrate 105 are bonded together.
  • the external terminal 109, the first screen 110A, and the second screen 110B are connected to each other. They are in order.
  • the external terminal 109 is provided in a frame region (edge) surrounding the first screen 110A and the second screen 110B in a frame region facing the second screen 110B via the first screen 110A. It has been. Therefore, the external terminal 109 is provided only on one side among the four sides constituting the frame region.
  • the configuration in which the external terminal 109 is arranged only on one side of the frame region is called a “three-side free structure”, and in recent years, there is an advantage that it can be easily incorporated into an electric device. This is the preferred configuration.
  • the first screen 110A performs high-resolution (for example, 640 RGB ⁇ 960) transmissive color display
  • the second screen 110B has a low-resolution (for example, 208 ⁇ 40) transflective type. Is displayed in black and white.
  • the display panel 100 includes the first screen 110A and the second screen 110B, the display panel 100 can be selectively used depending on the content to be displayed and the usage scene.
  • the first screen 110A includes two first row control circuits 113A and a first column control circuit 114A that control the first screen 110A, and a first counter electrode 102A.
  • the second screen 110B includes a second row control circuit 113B and a second column control circuit 114B that control the second screen 110B, and a second counter electrode 102B.
  • the first screen 110A and the second screen 110B are electrically independent, and if necessary, one of the operations can be stopped to reduce power consumption.
  • each display element is formed in the vicinity of the intersection of the plurality of first row control lines 111A and the plurality of first column control lines 112A, and includes a thin film transistor (not shown) and a pixel electrode ( (Not shown) as a basic component.
  • individual display elements are formed in the vicinity of intersections of the plurality of second row control lines 111B and the plurality of second column control lines 112B, and thin film transistors (not shown) and A pixel electrode (not shown) is included as a basic component.
  • the two first row control circuits 113A include two frame regions (that is, left and right edge portions) parallel to the plurality of first column control lines 112A among the frame regions around the first screen 110A. ) And control the plurality of first row control lines 111A (gate bus lines) from the left and right.
  • the first row control circuit 113A may include a circuit 107 such as a buffer circuit or a protection circuit at an end portion on the external terminal 109 side.
  • the first column control circuit 114A is arranged in a frame area between the external terminal 109 and the first screen 110A, and controls a plurality of first column control lines 112A (source bus lines).
  • the protection circuits 6 may be disposed at both ends on the first row control circuit 113A side.
  • the first column control circuit 114A receives the video signal from the driver IC 116 in the first column of each of the red (R), green (G), and blue (B) sub-pixels constituting one pixel. It plays a role of a simple RGB switch assigned to the control line 112A. As a result, the number of output wirings from the driver IC 116 can be reduced, and high-definition display can be achieved even with a small number of driver ICs 116.
  • the first counter electrode 102A is electrically connected to the external terminal 109 of the element side substrate 105 via the first common transfer wiring 115A and the common transfer portions 120A to 120D.
  • first common transfer wiring 115A there are four common transition portions (A to D) connected to the first common transition wiring 115A, and these are formed in the vicinity of the four corners of the first screen 110A.
  • the second counter electrode 102B is electrically connected to the external terminal 109 of the element-side substrate 105 via the second common transition wiring 115B and the common transition portions 120E to 120H.
  • the common transition portions 120A to 120D and the counter electrode 102A, and the common dislocation portions 120E to 120H and the counter electrode 102B are electrically connected via a conductive member or conductive paste contained in the seal material 104, respectively.
  • Control lines including power supply lines and clock signal lines necessary for driving the second screen 110B pass through the frame area of the display panel 100 so as to bypass the first row control circuit 113A of the display panel 100.
  • the external terminal 109 provided on the display panel 100 is pulled out.
  • the control line of the second screen 110B is in the first row. Bypassing the side of the control circuit 113A, it is drawn out to the external terminal 109. For this reason, the wiring layout is concentrated on the corner portion of the frame area on the external terminal 109 side in the display panel 100. As a result, the frame area on the external terminal 109 side of the display panel 100 becomes large, and the attractiveness of the merchandise of an electronic device incorporating the display panel 100 becomes poor.
  • An object of the present invention is to provide a display panel that can prevent a corner portion of a frame region on the side from becoming large, a display device including the display panel, and an electronic device including the display panel.
  • a display panel is a display panel including a substrate having a display region and a frame region which is a non-display region surrounding the display region.
  • An external terminal disposed on only one of the four sides constituting the frame region, a plurality of first row control lines disposed in parallel with the side on which the external terminal is formed, and the plurality A plurality of first column control lines intersecting with the first row control lines, the first screen provided in the display area, and less than the plurality of first row control lines and A plurality of second row control lines arranged in parallel with the plurality of first row control lines, and a plurality of second column control lines intersecting with the plurality of second row control lines, In the display area, at a position facing the external terminal through the first screen.
  • a plurality of first row unit circuits provided for each of the first row control lines and arranged side by side in a direction orthogonal to the plurality of first row control lines.
  • a first row control circuit disposed on the side orthogonal to the side on which the external terminal is disposed, and the plurality of second row controls provided for each of the second row control lines.
  • a plurality of second row unit circuits arranged side by side in a direction orthogonal to the line, the second row control circuit arranged on the side where the first row control circuit is arranged, and the external A control line for controlling the second screen, extending through the frame area so as to bypass the first row control circuit from the terminal to the second screen.
  • the arrangement pitch of the plurality of first row unit circuits is the plurality of first row control lines.
  • the end on the second screen side of the first screen and the end on the second row control circuit side of the first row control circuit are arranged in a substantially straight line, which is smaller than the arrangement pitch. It is characterized by being.
  • the length (dimension in the column direction) of the first row control circuit can be reduced. As a result, an empty area can be created in the frame area around the first screen.
  • the second row control circuit side end portion of the first row control circuit and the second screen side end portion of the first screen are arranged substantially in a straight line. Thereby, the position of the end portion on the external terminal side in the first row control circuit can be moved to the second row control circuit side. As a result, a blank area is generated in the frame area on the external terminal side, more specifically, in the corner portion of the frame area on the external terminal side.
  • the arrangement pitch of the plurality of first row unit circuits is made smaller than that of the plurality of first row control lines, and the end of the first row control circuit on the second row control circuit side and the first screen
  • control lines including power supply lines and clock signal lines
  • the control line of the second screen can be drawn to the external terminal without enlarging the frame region on the external terminal side. it can.
  • a display device includes the above-described display panel.
  • the wiring layout is concentrated on the corner portion of the frame region on the external terminal side, so that the second screen can be controlled without enlarging the frame region on the external terminal side.
  • the control line can be pulled out to the external terminal.
  • an electronic device includes the above-described display panel.
  • the wiring layout is concentrated on the corner portion of the frame region on the external terminal side, so that the second screen can be controlled without enlarging the frame region on the external terminal side.
  • the control line can be pulled out to the external terminal.
  • the control for controlling the second screen without enlarging the frame region on the external terminal side.
  • the wire can be pulled out to the external terminal.
  • the frame region is reduced, a plurality of display panels can be arranged on the substrate. As a result, an increase in manufacturing cost of the display panel can be suppressed.
  • FIG. 1 is a perspective view illustrating a schematic configuration of a display panel according to an embodiment of the present invention. It is a figure which shows the qualitative relationship between the arrangement pitch of the several unit circuit which concerns on a 1st row control circuit, and the width
  • FIG. 2 is a perspective view showing a schematic configuration of the display panel 1 according to the present embodiment.
  • the extending direction of the first row control line and the second row control line is described as the row direction
  • the extending direction of the first column control line and the second column control line is described. Is described as the column direction.
  • the first row control line and the second row control line may be extended in the horizontal direction or in the vertical direction. Needless to say.
  • the display panel 1 is assumed to be a liquid crystal panel.
  • the present embodiment is not limited to this.
  • the first screen 10A includes two first row control circuits 13A and a first column control circuit 14A that control the first screen 10A, and a first counter electrode 2A.
  • the first counter electrode 2A is electrically connected to the external terminal 9 of the element side substrate 5 via the first common transfer wiring 15A and the common transfer portions 20A to 20D.
  • the common dislocation portions 20A to 20D are supplied with the potential from the counter electrode 2A through the common dislocation wiring 15A.
  • the second screen 10B includes a second row control circuit 13B and a second column control circuit 14B for controlling the second screen 10B, and a second counter electrode 2B.
  • the second counter electrode 2B is electrically connected to the external terminal 9 of the element side substrate 5 via the second common transition wiring 15B and the common transition portions 20E to 20H.
  • a potential from the counter electrode 2B is applied to the common dislocation portions 20E to 20H via the common dislocation wiring 15B.
  • Each of the common transition portions 20A to 20D and the counter electrode 2A, and each of the common dislocation portions 20E to 20H and the counter electrode 2B are electrically connected to each other via a conductive member contained in the sealing material 4.
  • Each of the common transition portions 20A to 20D and the counter electrode 2A, and each of the common dislocation portions 20E to 20H and the counter electrode 2B can be made conductive via a conductive paste.
  • the common dislocation portions 20B, 20C, 20E, and 20H are also close to each other. is there. Therefore, it is preferable to use a conductive member for conduction between the common transition portions 20A to 20D and the counter electrode 2A, and the common dislocation portions 20E to 20H and the counter electrode 2B.
  • the first screen 10A and the second screen 10B are electrically independent, and if necessary, one operation can be stopped to reduce power consumption.
  • high-resolution (for example, 4.23 type 540RGB ⁇ 960) transmissive color display is performed on the first screen 10A, and low-resolution (for example, 2.3 type) is displayed on the second screen 10B.
  • 07 type 304 ⁇ 56) transflective black and white display that is, if the number of rows on the first screen (the number of first row control lines 11A) is m and the number of rows on the second screen (the number of second row control lines 11B) is n, then m> n. Are in a relationship. Therefore, the number of second row control lines 11B is smaller than the number of first row control lines 11A.
  • FIG. 1 is an enlarged view of a part of the element-side substrate 5 of the display panel 1 according to the present embodiment.
  • the element side substrate 5 of the display panel 1 includes two first row control circuits 13A, a second row control circuit 13B, a first column control circuit 14A, and a second column.
  • a drive circuit such as the control circuit 14B and the external terminal 9 are monolithically arranged. These drive circuits and external terminals 9 are arranged in a frame area around the display area (the first screen 10A and the second screen 10B) in the display panel 1.
  • the frame area is a non-display area and is an area where no image is displayed.
  • the two first row control circuits 13A are respectively arranged in two frame regions extending in the row direction (that is, left and right edges on the paper surface) among the frame regions around the first screen 10A. Then, the plurality of first row control lines 11A are controlled from the left and right. Therefore, the first row control circuit 13A is arranged on two sides orthogonal to the side on which the external terminal 9 is arranged among the four sides constituting the frame region.
  • the first column control circuit 14A is disposed in a frame region (that is, an upper edge portion on the paper surface) between the external terminal 9 and the first screen 10A. Accordingly, the first column control circuit 14A is arranged on the side where the external terminal 9 is arranged among the four sides constituting the frame region.
  • the first column control circuit 14A controls the plurality of first column control lines 12A.
  • the plurality of first storage capacitor lines 17A are for forming an auxiliary capacitor, are extended in the row direction, and are arranged between two adjacent first row control lines 11A. Yes.
  • the second screen 10B includes a plurality of second row control lines 11B extending in the row direction (horizontal direction on the drawing) and a plurality of second column control lines 12B extending in the column direction (vertical direction on the drawing). And are provided.
  • the plurality of second row control lines 11B and the plurality of second column control lines 12B are provided so as to cross each other in a matrix, and one second row control line 11B and one second column are provided.
  • a region surrounded by the control line 12B is one pixel. That is, the area surrounded by the member number 30B in FIG. 1 is one pixel area.
  • the second screen 10B has a configuration in which the above pixels are arranged in a matrix.
  • the second row control circuit 13B is arranged in one of the two frame regions extending in the column direction (that is, the left and right edges on the paper surface) among the frame regions around the second screen 10B.
  • the plurality of second row control lines 11B are controlled. Therefore, the second row control circuit 13B is arranged on one of the two sides where the two first row control circuits 13A are arranged among the four sides constituting the frame region.
  • the second column control circuit 14B faces the first screen 10A through the second screen 10B among the frame regions around the second screen 10B and extends in the row direction (that is, the frame region (that is, the second screen 10B). , The lower edge on the paper surface). Therefore, the second column control circuit 14B is arranged on the side opposite to the side where the external terminal 9 is arranged among the four sides constituting the frame region.
  • the second column control circuit 14B controls a plurality of second column control lines 12B.
  • the individual display elements on the first screen 10A are formed in the vicinity of intersections of the plurality of first row control lines 11A and the plurality of first column control lines 12A, and include thin film transistors (not shown) and pixel electrodes (see FIG. And a first storage capacitor line 17A as basic components. That is, the display element is arranged for each subpixel.
  • P_PIX1 is the pitch in the column direction of subpixels (that is, the arrangement pitch of the plurality of first row control lines 11A), which is a structural unit of the first screen 10A
  • the pitch in the row direction that is, a plurality of pitches
  • the arrangement pitch of the first column control lines 12A is 1/3 of P_PIX1. This is because the three subpixels of RGB constitute one pixel.
  • the second screen 10B individual display elements are formed in the vicinity of intersections of the plurality of second row control lines 11B and the plurality of second column control lines 12B, and thin film transistors (not shown) and pixels are formed.
  • An electrode (not shown) is included as a basic component. That is, the display element is arranged for each pixel.
  • P_PIX2 is the pitch in the column direction of pixels (that is, the arrangement pitch of the plurality of second row control lines 11B), which is the constituent unit of the second screen 10B
  • the pitch in the row direction that is, the plurality of first rows
  • the arrangement pitch of the second row control lines 12B is also the same as P_PIX2.
  • the second screen 10B uses a square pixel for monochrome display.
  • the present invention is not necessarily limited to this, and the aspect ratio of the pixels may not be 1: 1. Therefore, for example, the aspect ratio of the pixels constituting the second screen 10B is not set to 1: 1, and the pixels of the structural unit of the second screen 10B may be sub-pixels as in the first screen 10A. .
  • each display element of the first screen 10A includes a plurality of first row control lines 11A and a plurality of first column control lines 12A. It is formed near the intersection.
  • Each display element has a thin film transistor (not shown), a pixel electrode (not shown), and a storage capacitor line 17A as basic components, and a dot inversion drive in which the first counter electrode 2A is applied with DC. It is the structure which performs.
  • the second screen 10B is configured to be able to be driven using a so-called “pixel memory liquid crystal” in which each pixel includes a pixel memory for storing image data supplied from an IC driver.
  • Each display element of the second screen 10B is formed in the vicinity of the intersection of the plurality of second row control lines 11B and the plurality of second column control lines 12B.
  • Each display element has an SRAM (not shown), and the second counter electrode 2B is configured to perform AC-driven frame inversion driving. Therefore, each display element on the second screen 10B applies a binary voltage to the power line and the liquid crystal for driving the SRAM in addition to the second row control line 11B and the second column control line 12B.
  • Power supply line and a plurality of thin film transistors (not shown). It should be noted that circuits (timing generator, VCOM circuit, etc.) relating to driving of the second screen 10B may be monolithically incorporated in the element side substrate 5.
  • the two first row control circuits 13A have two frame regions extending in the column direction among the frame regions around the first screen 10A (that is, the paper surface). They are monolithically arranged on the left and right edges).
  • the first row control circuit 13A drives m first row control lines 11A (for example, 960 in the case of resolution 540RGB ⁇ 960) from the left and right. This configuration is suitable for driving a high-definition display and contributes to the reduction of crosstalk (also called shadowing).
  • a control line 25A (including a power supply line and a clock signal line) is drawn from the first row control circuit 13A to the external terminal 9 through a frame area in the vicinity of the external terminal 9.
  • the display panel 1 shown in FIG. 1 includes a circuit 7 such as a buffer circuit or a protection circuit at the end of the first row control circuit 13A on the external terminal 109 side. These circuits 7 may be provided as necessary and are not necessarily provided.
  • the first row control circuit 13A is configured by repeatedly arranging unit circuits 13a (first row unit circuits) including a shift register and an output circuit in a column direction at a predetermined pitch.
  • Each unit circuit 13a may include a level shifter as necessary.
  • the arrangement pitch of the plurality of first row control lines 11A is P_PIX1
  • the arrangement pitch of the plurality of unit circuits 13a of the first row control circuit 13A is P_D1
  • P_PIX1> P_D1 A plurality of first row control lines 11A and a plurality of unit circuits 13a are arranged so that the above relationship is established.
  • the length of the first row control circuit 13A (dimension in the column direction (vertical direction in the drawing)) can be reduced.
  • FIG. 3 is a diagram showing a qualitative relationship between the arrangement pitch of the plurality of unit circuits 13a and the width of each unit circuit 13a.
  • a general unit circuit is rarely arranged in L / S (line / space) which is permitted in design, and it is in the direction of a thin film transistor, the direction of wiring, and the arrangement of various components. In many cases, it includes some free space generated for the reasons described above.
  • a unit circuit having a width B is formed as a result of arranging the arrangement pitch P_PIX1 of the plurality of first row control lines at the pitch A and arranging the plurality of unit circuits at the pitch A.
  • the arrangement pitch of the plurality of unit circuits and the width of each unit circuit are in a discrete relationship with each other.
  • the width of each unit circuit 13a is equal to the width of each unit circuit 13a when the plurality of first row control lines 11A and the plurality of unit circuits 13a are arranged at the same arrangement pitch. It is preferable that the arrangement pitch of the plurality of unit circuits 13a is smaller than the arrangement pitch of the plurality of first row control lines 11A. According to this, even if the arrangement pitch of the plurality of unit circuits 13a is reduced, the width of each unit circuit 13a does not change because of the potential nature of the unit circuit 13a, and therefore the first row control circuit 13A.
  • the frame area provided with is never narrowed. That is, even if the arrangement pitch of the plurality of unit circuits 13a is reduced, in order to increase the width (dimension in the row direction (horizontal direction)) of the frame area in which the first row control circuit 13A is provided, There is no need to increase the external dimensions of the display panel 1.
  • the width of the unit circuit 13a not being unreasonably large, the dimensions of the frame regions located on the left and right of the first screen 10A (that is, the first orthogonal to the side on which the external terminal 9 is disposed,
  • the shortest distance from the end of the screen 10A to the end of the substrate 3 parallel to the end is a, and the dimensions of the frame regions located on the left and right of the second screen 10B (external terminals 9 are arranged)
  • b is the shortest distance from the end of the second screen 10B, which is perpendicular to the edge of the second screen 10B, to the end of the substrate 3 parallel to the end, and a is approximately equal to b (a ⁇ b).
  • a display panel 1 is obtained. Therefore, it is convenient for incorporating the display panel 1 into an electronic device.
  • the diagonal size of the second screen 10B can be increased without changing the horizontal width (dimension in the horizontal direction of the drawing) of the display panel 1. Therefore, it is convenient when it is desired to emphasize the diagonal size of the second screen 10B. Note that it is preferable to set the optimum diagonal size in consideration of incorporation into an electronic device and accuracy during incorporation into the electronic device.
  • the first row control line near the external terminal 9 is used.
  • 11A is arranged to be a longer-distance diagonal wiring.
  • the first row control line 11A near the second screen 10B is arranged to be a diagonal wiring with a shorter distance. That is, the first row control lines 11A closer to the second screen 10B are arranged to be substantially horizontal lines (parallel to the first row control lines 11A).
  • the arrangement pitch of the plurality of unit circuits 13a is reduced, the end on the second row control circuit 13B side in the first row control circuit 13A, and the second screen 10B in the first screen 10A.
  • the side end is arranged in a substantially straight line.
  • the position of the end on the external terminal 9 side in the first row control circuit 13A can be moved to the second row control circuit 13B side.
  • the circuit 7 including the buffer circuit or the protection circuit 7 can be moved to the second screen 10B side, the frame region on the external terminal 9 side, more specifically, the frame region on the external terminal 9 side. An empty area is generated at the corner.
  • the arrangement pitch of the plurality of unit circuits 13a is made smaller than that of the plurality of first row control lines 11A, and the second row control circuit 13B side in the first row control circuit 13A.
  • the outer dimensions of the display panel 1 can be kept small, the merchantability of the display device or electronic device using the display panel 1 can be improved.
  • the frame region is reduced, a plurality of display panels 1 can be arranged on the substrate. As a result, an increase in manufacturing cost of the display panel 1 can be suppressed.
  • the first column control circuit 14A of the first screen 10A is monolithically formed in the frame region (that is, the upper edge on the paper surface) between the external terminal 9 and the first screen 10A on the element side substrate 5.
  • the first column control circuit 14A drives a plurality of first column control lines 12A (for example, resolution 540 ⁇ 3 in the case of resolution 540RGB ⁇ 960).
  • the first column control circuit 14A is connected to a driver IC externally attached to the display panel 1 through the video signal line 8.
  • the first column control circuit 14A is configured by repeatedly arranging unit circuits 14a (first column unit circuits) including a switch circuit in a row direction at a predetermined pitch.
  • Each unit circuit 14a may include a level shifter as necessary.
  • a video signal from the driver IC is sent to each unit circuit 14a of the first column control circuit 14A via the video signal line 8.
  • the first column control circuit 14A receives the input from one video signal line 8 as the first of the red (R), green (G), and blue (B) sub-pixels constituting one pixel.
  • a control line 25A (including a power supply line and a clock signal line) is drawn from the first column control circuit 14A to the external terminal 9 through a frame area in the vicinity of the external terminal 9. Therefore, protection circuits 6 are disposed at both ends of the first column control circuit 14A on the first row control circuit 13A side in order to protect the control lines 25A drawn from the first column control circuit 14A from static electricity. It may be. By the way, since the protection circuit 6 that protrudes in the row direction from the first column control circuit 14A may interfere with the first row control circuit 13A, the outer dimensions of the display panel 1 are increased in order to avoid the interference. May take action.
  • the arrangement pitch of the plurality of unit circuits 14a is slightly smaller than the arrangement pitch of the plurality of first column control lines 12A in order to avoid increasing the outer dimensions of the display panel 1. It is preferable to do.
  • the plurality of first column control lines 12A drawn between the first column control circuit 14A and the first screen 10A are fan-shaped diagonal wirings.
  • the second row control circuit 13B includes two frame regions extending in the column direction among the frame regions around the second screen 10B (that is, on the paper surface). It is arranged monolithically on either of the left and right edges.
  • the second row control circuit 13B drives n (for example, 56 in the case of a resolution of 304 ⁇ 56) second row control lines 11B.
  • n for example, 56 in the case of a resolution of 304 ⁇ 56
  • a control line 25B (including a power supply line and a clock signal line) is drawn from the second row control circuit 13B to the external terminal 9 so as to bypass the first row control circuit 13A.
  • the second row control circuit 13B is configured by repeatedly arranging unit circuits 13b (second row unit circuits) including a shift register and an output circuit in a column direction at a predetermined pitch. Each unit circuit 13b may include a level shifter as necessary.
  • the arrangement pitch of the plurality of second row control lines 11B on the second screen 10B is P_PIX2, and the arrangement pitch of the plurality of unit circuits 13b of the second row control circuit 13B is P_D2.
  • an empty area can be created in the frame area. it is conceivable that.
  • the arrangement pitch of the plurality of unit circuits 13b is preferably equal to the arrangement pitch of the plurality of second row control lines 11B.
  • the second column control circuit 14B of the second screen 10B faces the first screen 10A via the second screen 10B in the frame area around the second screen 10B in the element-side substrate 5.
  • the frame region is monolithically arranged in a frame region extending in the row direction (that is, a lower frame region on the paper surface).
  • the second column control circuit 14B controls a plurality of second column control lines 12B (for example, 304 in the case of 304 ⁇ 56 resolution).
  • a control line 25B (including a power supply line and a clock signal line) passes through the boundary region between the first screen 10A and the second screen 10B, and passes through the first row control circuit 14B. It is pulled out to the external terminal 9 so as to bypass 13A.
  • the control line 25B includes a power line for driving the SRAM provided in each display element of the second screen 10B and a power line for applying a binary voltage to the liquid crystal. These power supply lines traverse and traverse the second screen 10B.
  • the second column control circuit 14B serves as a binary driver for sending a binary signal (display ON / OFF) to each display element of the second screen 10B. Therefore, on the second screen 10B, the voltage for driving the liquid crystal is supplied from the power supply line for applying a binary voltage to the liquid crystal via the SRAM.
  • the second column control circuit 14B is configured by repeatedly arranging unit circuits 14b including a shift register and an output circuit in a row direction at a predetermined pitch.
  • Each unit circuit 14b may include a level shifter as necessary.
  • the boundary region between the first screen 10A and the second screen 10B is separated by a predetermined distance Q (for example, about 1 mm). Between the left and right frame regions (edges) on the paper surface through the wiring (for example, the first storage capacitor line 17A and the first common dislocation wiring 15A) for driving the first screen 10A in this boundary region It is good to cross. As a result, it becomes possible to increase the redundancy of the wiring and to improve the uniformity of the display on the first screen 10A.
  • wiring for driving the second screen 10B may be passed through the boundary area. For example, by passing the power supply line necessary for driving the SRAM through the boundary region, it is possible to route the power supply line from the outermost periphery of the display panel 1 toward the inside of the display panel 1 at a short distance.
  • the end on the second screen 10B side in the first screen 10A and the end on the second row control circuit 13B side in the first row control circuit 13A are arranged in a substantially straight line.
  • the end on the first screen 10A side in the second screen 10B and the end on the first row control circuit 13A side in the second row control circuit 13B are arranged in a substantially straight line.
  • the separation distance between the first row control circuit 13A and the second row control circuit 13B becomes substantially equal to the separation distance Q between the first screen 10A and the second screen 10B.
  • the wiring for driving the first screen 10A and the wiring for driving the second screen 10B can be surely passed through the boundary region between the first screen 10A and the second screen 10B. It becomes possible.
  • the configuration in which the display panel 1 includes the two first row control circuits 13A has been described, but the configuration is not necessarily limited thereto. Therefore, the first row control circuit 13A only needs to be arranged on at least one of the two sides adjacent to the side where the external terminal 9 is arranged among the four sides constituting the frame region.
  • the second row control circuit 13B is arranged on the side where the first row control circuit 13A is arranged among the four sides constituting the frame region.
  • the display medium may be a display medium having electro-optical characteristics, and may be, for example, electroluminescence (EL), plasma, or electrochromic.
  • EL electroluminescence
  • the present invention can be applied to display panels of various display devices using various display media such as liquid crystal display devices, EL display devices, and electrophoretic display devices.
  • a display panel having a relationship of m> n where m is the number of lines on the first screen and n is the number of lines on the second screen, and the four of the four sides constituting the frame area of the display panel
  • Any display panel in which an external terminal is provided only on one side can be applied to the present invention.
  • the display panel according to this embodiment can be used for an electronic device including the display device as a display unit.
  • electronic devices include cellular phones, PDAs (Personal Digital Assistants), DVD (Digital Versatile Disk) players, mobile game devices, notebook PCs (Personal Computers), PC monitors, and television receivers. Etc.
  • the electronic device according to the present embodiment includes the display device itself. That is, the electronic device according to the present embodiment (that is, the electronic device including the display panel according to the present embodiment) may be a display device such as a liquid crystal display device, and these display devices are used as a display unit. It may be a device provided.
  • the display panel according to the present invention has the above-mentioned 4. It is sufficient to have at least the configuration described in 5. ⁇ 8. It is not always necessary to have the configuration described in. Therefore, the above 5. ⁇ 8.
  • the configuration described in 1 is to be understood as a configuration that can be appropriately added to the display panel according to the present invention. In other words, the above 5.
  • ⁇ 8. The configuration described in is a modification of the display panel according to the present invention.
  • the array pitch of the plurality of second row control lines is substantially equal to the array pitch of the plurality of second row unit circuits. It is a feature.
  • an empty area can be created in the frame area by making the arrangement pitch of the plurality of second row unit circuits smaller than the arrangement pitch of the plurality of second row control lines. It is done. However, since the number of rows on the second screen (the number of second row control lines) is small, the entire second row control circuit occupies even if the arrangement pitch of the plurality of second row unit circuits is somewhat reduced. It is not possible to create an empty area as the area is reduced. Therefore, on the second screen, the arrangement pitch of the plurality of second row unit circuits is preferably equal to the arrangement pitch of the plurality of second row control lines.
  • an end portion on the first screen side in the second screen, and an end portion on the first row control circuit side in the second row control circuit. Is characterized by being arranged in a substantially straight line.
  • the separation distance between the first row control circuit and the second row control circuit is substantially equal to the separation distance between the first screen and the second screen.
  • the control line for controlling the second screen can be surely passed through the boundary area between the first screen and the second screen.
  • the first column unit provided for each of the first column control lines and arranged side by side in a direction orthogonal to the plurality of first column control lines.
  • a plurality of circuits further including a first column control circuit disposed on the side where the external terminal is disposed, wherein an arrangement pitch of the plurality of first column unit circuits is the plurality of first columns It is characterized by being smaller than the arrangement pitch of the column control lines.
  • the arrangement pitch of the plurality of first column unit circuits is slightly smaller than the arrangement pitch of the plurality of first column control lines.
  • the end of the substrate is parallel to the end from the end of the first screen, which is orthogonal to the side where the external terminal is disposed. Is approximately equal to the shortest distance from the edge of the second screen, which is orthogonal to the side where the external terminal is disposed, to the edge of the substrate, which is parallel to the edge. It is characterized by being.
  • the above configuration is convenient for incorporating the display panel into an electronic device.
  • the present invention can be applied to a display panel using, for example, electroluminescence (EL), plasma, electrochromic, or the like as a display medium.
  • the liquid crystal display device including the display panel according to the present invention, EL display The present invention can be applied to various display devices such as a device or an electrophoretic display device.
  • the display panel according to the present invention can also be used in an electronic device provided with the above display device as a display unit. Examples of such an electronic device include a mobile phone and a PDA (Personal Digital Assistant; A terminal), a DVD (Digital Versatile Disk) player, a mobile game machine, a notebook PC (Personal Computer), a PC monitor, a television receiver, and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本発明に係る表示パネル（１）においては、第１の画面（１０Ａ）における複数の第１の行制御線（１１Ａ）の配列ピッチをＰ＿ＰＩＸ１とし、第１の行制御回路（１３Ａ）の複数の単位回路（１３ａ）の配列ピッチをＰ＿Ｄ１とすると、Ｐ＿ＰＩＸ１＞Ｐ＿Ｄ１の関係が成立する。さらに、第１の行制御回路（１３Ａ）と第１の画面（１０Ａ）との間に引き出される複数の第１の行制御線（１１Ａ）のうち、外部端子（９）寄りのものは長距離の斜め配線とし、第２の画面（１０Ｂ）寄りのものは短距離の斜め配線としている。

Description

表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
　各種の駆動回路が基板上にモノリシック化されて形成されている表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器に関する。
　液晶パネルに代表される表示パネルは一般的に実用化されており、様々な電子機器、特に携帯電子機器に搭載されている。近年ではより一層の小型化を図るために、多結晶シリコンを利用した各種の駆動回路を基板上にモノリシックに形成した表示パネルが製品化されている。さらには、多様な回路を１枚の基板上に形成可能であることを利用して、１枚の表示パネルに２つの表示画面を備えた表示パネルも製品化されている。
　例えば、特許文献１には２つの表示画面を備えた表示パネルが開示されている。このような表示パネルの構成について、図４および図５を参照して説明する。図４および図５は、表示パネルの概略構成を示す斜視図である。
　図４に図示すように、表示パネル１００は、ガラスからなる対向側基板１０３と素子側基板１０５とが貼り合せられた構成をしている。この表示パネル１００では、該表示パネル１００を平面視したとき（すなわち、表示パネル１００を上方から見たとき）に、外部端子１０９と、第１の画面１１０Ａと、第２の画面１１０Ｂとがこの順で並んでいる。この際、外部端子１０９は、第１の画面１１０Ａおよび第２の画面１１０Ｂを取り囲む額縁領域（縁部）のうち、第１の画面１１０Ａを介して第２の画面１１０Ｂと対向する額縁領域に設けられている。したがって、外部端子１０９は、額縁領域を構成する四辺のうち、１つの辺にのみ設けられている。このように、額縁領域の１つの辺のみに外部端子１０９が配置された構成は「３辺フリー構造」と呼ばれ、電気機器への組み込みの扱いが容易になる利点があることから、近年特に好まれている構成である。
　表示パネル１００では、第１の画面１１０Ａには高解像度（例えば、６４０ＲＧＢ×９６０）の透過型のカラー表示を行い、第２の画面１１０Ｂには低解像度（例えば、２０８×４０）の半透過型の白黒表示を行っている。このように、表示パネル１００では、第１の画面１１０Ａおよび第２の画面１１０Ｂを備えていることから、表示したい内容とその利用場面とに応じた使い分けが可能な構成とされている。
　図５に示すように、第１の画面１１０Ａは、第１の画面１１０Ａを制御する２つの第１の行制御回路１１３Ａおよび第１の列制御回路１１４Ａ、ならびに、第１の対向電極１０２Ａを備えている。一方、第２の画面１１０Ｂは、第２の画面１１０Ｂを制御する第２の行制御回路１１３Ｂおよび第２の列制御回路１１４Ｂ、ならびに、第２の対向電極１０２Ｂを備えている。ここで、第１の画面１１０Ａと第２の画面１１０Ｂとは電気的に独立しており、必要であれば一方の動作を停止させて消費電力を削減することができる。
　第１の画面１１０Ａにおいては、個々の表示素子は複数の第１の行制御線１１１Ａと複数の第１の列制御線１１２Ａとの交点付近に形成され、薄膜トランジスタ（図示せず）および画素電極（図示せず）を基本構成物として有している。同様に、第２の画面１１０Ｂにおいては、複数の第２の行制御線１１１Ｂと複数の第２の列制御線１１２Ｂとの交点付近に個々の表示素子は形成され、薄膜トランジスタ（図示せず）および画素電極（図示せず）を基本構成物として有している。ここで、２つの第１の行制御回路１１３Ａは、第１の画面１１０Ａの周囲の額縁領域のうち、複数の第１の列制御線１１２Ａと平行な２つの額縁領域（すなわち、左右の縁部）にそれぞれ配置され、複数の第１の行制御線１１１Ａ（ゲートバスライン）を左右から制御する。なお、第１の行制御回路１１３Ａは、外部端子１０９側の端部にバッファ回路または保護回路等の回路１０７を備えている場合もある。また、第１の列制御回路１１４Ａは、外部端子１０９と第１の画面１１０Ａとの間の額縁領域に配置され、複数の第１の列制御線１１２Ａ（ソースバスライン）を制御する。なお、第１の列制御回路１１４Ａは、第１の行制御回路１１３Ａ側の両端部にそれぞれ保護回路６が配置されていてもよい。
　なお、第１の列制御回路１１４Ａは、ドライバＩＣ１１６からのビデオ信号を、１つの画素を構成する赤色（Ｒ）、緑色（Ｇ）、および、青色（Ｂ）の各副画素の第１の列制御線１１２Ａに振り分ける簡単なＲＧＢスイッチの役割を担う。これによって、ドライバＩＣ１１６からの出力配線の数を減らすことが可能になり、少ないドライバＩＣ１１６であっても高精細な表示が可能となる。
　第１の対向電極１０２Ａは、第１のコモン転移用配線１１５Ａおよびコモン転移部１２０Ａ～１２０Ｄを介して素子側基板１０５の外部端子１０９に電気的に接続されている。図５では、第１のコモン転移用配線１１５Ａに接続されているコモン転移部は４箇所（Ａ～Ｄ）あり、これらは第１の画面１１０Ａの４隅近傍に形成されている。一方、第２の対向電極１０２Ｂは、第２のコモン転移用配線１１５Ｂおよびコモン転移部１２０Ｅ～１２０Ｈを介して素子側基板１０５の外部端子１０９に電気的に接続されている。図５では、第２のコモン転移用配線１１５Ｂに接続されているコモン転移部は４箇所（Ｅ～Ｈ）あり、これらは第２の画面１１０Ｂの４隅近傍に形成されている。
　各コモン転移部１２０Ａ～１２０Ｄおよび対向電極１０２Ａ、ならびに、各コモン転位部１２０Ｅ～１２０Ｈおよび対向電極１０２Ｂは、それぞれシール材１０４に含有されている導電部材または導電性のペーストを介して電気的に接続されている。第２の画面１１０Ｂの駆動に必要な制御線（電源線およびクロック信号線等を含む）は、表示パネル１００の第１の行制御回路１１３Ａを迂回するように表示パネル１００の額縁領域を通り抜けて、表示パネル１００に設けられた外部端子１０９に引き出されている。
日本国公開特許公報「特開２００１－７５５０３号公報（２００１年３月２３日公開）」
　図５に示す表示パネル１００では、外部端子１０９と、第１の画面１１０Ａと、第２の画面１１０Ｂとがこの順で並んでいるため、第２の画面１１０Ｂの制御線は、第１の行制御回路１１３Ａの傍らを迂回して該外部端子１０９に引き出されている。このため、表示パネル１００における外部端子１０９側の額縁領域の隅部分に配線レイアウトが集中してしまう。この結果、表示パネル１００の外部端子１０９側の額縁領域が大きくなり、表示パネル１００を組み込んだ電子機器の商品性の魅力が乏しくなってしまう。
　そこで、本発明は上記の課題に鑑みてなされたものであり、その目的は、表示パネルにおける外部端子側の額縁領域の隅部分に配線レイアウトが集中することに起因して、表示パネルにおける外部端子側の額縁領域の隅部分が大きくなることを防ぐことができる表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器を提供することにある。
　本発明の一態様に係る表示パネルは、上記の課題を解決するために、表示領域と、当該表示領域を取り囲む非表示領域である額縁領域とを有する基板を備えた表示パネルであって、上記額縁領域を構成する四辺のうちいずれか１つの辺のみに配置されている外部端子と、上記外部端子が形成されている辺と平行に配置された複数の第１の行制御線と、該複数の第１の行制御線と交差する複数の第１の列制御線とを含み、上記表示領域内に設けられている第１の画面と、上記複数の第１の行制御線よりも少なくかつ上記複数の第１の行制御線と平行に配置されている複数の第２の行制御線と、該複数の第２の行制御線と交差する複数の第２の列制御線とを含み、上記表示領域内において上記第１の画面を介して上記外部端子と対向する位置に設けられている第２の画面と、上記第１の行制御線ごとに設けられかつ上記複数の第１の行制御線と直交する方向に並んで配置されている第１の行単位回路を複数含み、上記外部端子が配置されている上記辺と直交する上記辺に配置されている第１の行制御回路と、上記第２の行制御線ごとに設けられかつ上記複数の第２の行制御線と直交する方向に並んで配置された第２の行単位回路を複数含み、上記第１の行制御回路が配置されている上記辺に配置されている第２の行制御回路と、上記外部端子から上記第２の画面まで上記第１の行制御回路を迂回するように上記額縁領域内を通って延伸している、上記第２の画面を制御するための制御線とをさらに備えており、上記複数の第１の行単位回路の配列ピッチは、上記複数の第１の行制御線の配列ピッチよりも小さく、上記第１の画面における上記第２の画面側の端部と、上記第１の行制御回路における上記第２の行制御回路側の端部とは、略一直線上に並んでいることを特徴としている。
　上記の構成にすることによって、第１の行制御回路の長さ（列方向の寸法）を小さくすることができる。結果、第１の画面の周囲の額縁領域に空き領域を生み出すことができる。
　さらに、第１の行制御回路における第２の行制御回路側の端部と、第１の画面における第２の画面側の端部とが略一直線上に並ぶように構成している。これによって、第１の行制御回路における外部端子側の端部の位置を、第２の行制御回路側に移動することができる。結果、外部端子側の額縁領域、より具体的には、外部端子側の額縁領域の隅部分に空き領域が生じる。
　したがって、複数の第１の行制御線よりも複数の第１の行単位回路の配列ピッチを小さくすると共に、第１の行制御回路における第２の行制御回路側の端部と第１の画面における第２の画面側の端部とを略一直線上に並べていることによって、表示パネルの隅部分に空き領域を生み出すことができる。この生じた空き領域を利用して、制御線（電源線およびクロック信号線等を含む）を外部端子まで引き出すことができる。すなわち、外部端子側の額縁領域の隅部分に配線レイアウトが集中してしまうがために、外部端子側の額縁領域を大きくしなくても、第２の画面の制御線を外部端子まで引き出すことができる。
　また、本発明の一態様に係る表示装置は、上述した表示パネルを備えていることを特徴としている。
　上記の構成によれば、外部端子側の額縁領域の隅部分に配線レイアウトが集中してしまうがために、外部端子側の額縁領域を大きくしなくても、第２の画面を制御するための制御線を外部端子まで引き出すことができる。結果、商品性の高い表示パネルを提供することができる。
　また、本発明の一態様に係る電子機器は、上述した表示パネルを備えていることを特徴としている。
　上記の構成によれば、外部端子側の額縁領域の隅部分に配線レイアウトが集中してしまうがために、外部端子側の額縁領域を大きくしなくても、第２の画面を制御するための制御線を外部端子まで引き出すことができる。結果、商品性の高い電子機器を提供することができる。
　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
　本発明によれば、外部端子側の額縁領域の隅部分に配線レイアウトが集中してしまうがために、外部端子側の額縁領域を大きくしなくても、第２の画面を制御するための制御線を外部端子まで引き出すことができる。結果、表示パネルを使った表示装置あるいは電子機器の商品性を高めることができる。また、額縁領域が縮小されたことにより、表示パネルを基板上に複数配置することができる結果、表示パネルの製造コストの増加を抑制することができる。
本発明の実施の一形態に係る表示パネルの素子側基板の一部を拡大した図である。 本発明の実施の一形態に係る表示パネルの概略構成を示す斜視図である。 第１の行制御回路に係る複数の単位回路の配列ピッチと、各単位回路の幅との定性的な関係を示す図である。 従来の表示パネルの概略構成を示す斜視図である。 従来の表示パネルの概略構成を示す斜視図である。
　本発明の実施の形態について図面を参照して説明すれば、以下の通りである。
　（１．表示パネルの構成）
　まず、本実施の形態に係る表示パネルについて、図２を参照して説明する。図２は、本実施の形態に係る表示パネル１の概略構成を示す斜視図である。なお、説明の便宜上、以下の説明では、第１の行制御線および第２の行制御線の延伸方向を行方向として説明し、第１の列制御線および第２の列制御線の延伸方向を列方向として説明する。ただし、本実施の形態に係る表示パネル１の使用に際し、上記の第１の行制御線および第２の行制御線が横方向に延伸されていても、縦方向に延伸されていてもよいことは言うまでもない。ところで、以下では、表示パネル１が液晶パネルである場合を想定して説明するが、本実施の形態はこれに限定されるわけではない。
　図２に示すように、本実施の形態に係る表示パネル１は、従来の表示パネルと同じく、ガラスからなる対向側基板３および素子側基板５それぞれの表面に形成された構成物が互いに向かい合うようにして、シール材４を介して両基板を貼り合せた構成をとる。また、表示パネル１を平面視したとき（すなわち、表示パネル１を上方から見たとき）に、該表示パネル１の外部端子９と、第１の画面１０Ａと、第２の画面１０Ｂとがこの順で並んでいる。この際、外部端子９は、第１の画面１０Ａおよび第２の画面１０Ｂを取り囲む額縁領域（縁部）のうち、第１の画面１０Ａを介して第２の画面１０Ｂと対向し、行方向に延伸する額縁領域（すなわち、紙面上の上部の縁部）に設けられている。したがって、表示パネル１は、額縁領域を構成する四辺のうち、１つの辺にのみ外部端子９を設けている、いわゆる「３辺フリー構造」である。
　第１の画面１０Ａは、第１の画面１０Ａを制御する２つの第１の行制御回路１３Ａおよび第１の列制御回路１４Ａ、ならびに、第１の対向電極２Ａを備えている。第１の対向電極２Ａは、第１のコモン転移用配線１５Ａおよびコモン転移部２０Ａ～２０Ｄを介して素子側基板５の外部端子９に電気的に接続されている。図２では、第１のコモン転移用配線１５Ａに接続されているコモン転移部は４箇所（Ａ～Ｄ）あり、これらは第１の画面１０Ａの４隅近傍に形成されている。これらのコモン転位部２０Ａ～２０Ｄには、対向電極２Ａからの電位がコモン転位用配線１５Ａを介して与えられる。
　一方、第２の画面１０Ｂは、第２の画面１０Ｂを制御する第２の行制御回路１３Ｂおよび第２の列制御回路１４Ｂ、ならびに、第２の対向電極２Ｂを備えている。第２の対向電極２Ｂは、第２のコモン転移用配線１５Ｂおよびコモン転移部２０Ｅ～２０Ｈを介して素子側基板５の外部端子９に電気的に接続されている。図２では、第２のコモン転移用配線１５Ｂに接続されているコモン転移部は４箇所（Ｅ～Ｈ）あり、これらは第２の画面１０Ｂの４隅近傍に形成されている。これらのコモン転位部２０Ｅ～２０Ｈには、対向電極２Ｂからの電位がコモン転位用配線１５Ｂを介して与えられる。
　各コモン転移部２０Ａ～２０Ｄおよび対向電極２Ａ、ならびに、各コモン転位部２０Ｅ～２０Ｈおよび対向電極２Ｂは、それぞれシール材４に含有されている導電部材を介して電気的に接続されている。なお、各コモン転移部２０Ａ～２０Ｄおよび対向電極２Ａ、ならびに、各コモン転位部２０Ｅ～２０Ｈおよび対向電極２Ｂは、それぞれ導電性ペーストを介して導通させることは可能である。しかしながら、第１の画面１０Ａと第２の画面１０Ｂとが近接していることからコモン転位部２０Ｂ，２０Ｃ，２０Ｅ，２０Ｈも互いに近接しているため、導電性ペーストの塗布ミスにより短絡する虞がある。そのため、各コモン転移部２０Ａ～２０Ｄおよび対向電極２Ａ、ならびに、各コモン転位部２０Ｅ～２０Ｈおよび対向電極２Ｂの導通には、導電部材を用いるのが好ましい。
　ここで、第１の画面１０Ａと第２の画面１０Ｂとは電気的に独立しており、必要であれば一方の動作を停止させて消費電力を削減することができる。本実施の形態では、第１の画面１０Ａには高解像度（例えば、４．２３型の５４０ＲＧＢ×９６０）の透過型のカラー表示を行い、第２の画面１０Ｂには低解像度（例えば、２．０７型の３０４×５６）の半透過型の白黒表示を行う。つまり、第１の画面の行数（第１の行制御線１１Ａの数）をｍとし、第２の画面の行数（第２の行制御線１１Ｂの数）をｎとすると、ｍ＞ｎの関係にある。したがって、第２の行制御線１１Ｂの数は、第１の行制御線１１Ａの数よりも少ない。
　（２．画面の構成）
　以下では、表示パネル１の画面構成について、図１を参照して説明する。図１は、本実施の形態に係る表示パネル１の素子側基板５の一部を拡大した図である。
　図１に示すように、表示パネル１の素子側基板５には、２つの第１の行制御回路１３Ａ、第２の行制御回路１３Ｂ、第１の列制御回路１４Ａ、および、第２の列制御回路１４Ｂ等の駆動回路と、外部端子９とがモノリシックに配置されている。これらの駆動回路および外部端子９は、表示パネル１における表示領域（第１の画面１０Ａおよび第２の画面１０Ｂ）の周辺の額縁領域に配されている。ここで、額縁領域とは非表示領域であり、画像が表示されない領域である。
　表示パネル１の素子側基板５において、第１の画面１０Ａには、複数の第１の行制御線１１Ａと、複数の第１の列制御線１２Ａと、複数の第１の蓄積容量線１７Ａとが備えられている。複数の第１の行制御線１１Ａ（ゲートバスライン）は行方向（紙面水平方向）に延伸しており、複数の第１の列制御線１２Ａ（ソースバスライン）は列方向（紙面鉛直方向）に延伸している。複数の第１の行制御線１１Ａと複数の第１の列制御線１２Ａとは、マトリクス状に互いに交差して設けられており、１つの第１の行制御線１１Ａと１つの第１の列制御線１２Ａとによって囲まれた領域が１つの副画素である。すなわち、図１中の部材番号３０Ａによって囲まれた領域が１つの副画素領域である。第１の画面１０Ａは、各画素を構成する副画素をマトリクス状に配した構成を有している。
　ここで、２つの第１の行制御回路１３Ａは、第１の画面１０Ａの周囲の額縁領域のうち、行方向に延伸する２つの額縁領域（すなわち、紙面上の左右の縁部）にそれぞれ配置され、複数の第１の行制御線１１Ａを左右から制御する。したがって、額縁領域を構成する四辺のうち、外部端子９が配置されている辺に直交する２つの辺に、第１の行制御回路１３Ａは配置されている。一方、第１の列制御回路１４Ａは、外部端子９と第１の画面１０Ａとの間の額縁領域（すなわち、紙面上の上部の縁部）に配置されている。したがって、額縁領域を構成する四辺のうち、外部端子９が配置されている辺に、第１の列制御回路１４Ａは配置されている。該第１の列制御回路１４Ａは、複数の第１の列制御線１２Ａを制御する。なお、複数の第１の蓄積容量線１７Ａは、補助容量を形成するためのものであり、行方向に延伸して設けられ、隣り合う２つの第１の行制御線１１Ａの間に配置されている。
　一方、第２の画面１０Ｂには、行方向（紙面水平方向）に延伸する複数の第２の行制御線１１Ｂと、列方向（紙面鉛直方向）に延伸する複数の第２の列制御線１２Ｂとが備えられている。複数の第２の行制御線１１Ｂと複数の第２の列制御線１２Ｂとは、マトリクス状に互いに交差して設けられており、１つの第２の行制御線１１Ｂと１つの第２の列制御線１２Ｂとによって囲まれた領域が１つの画素である。すなわち、図１中の部材番号３０Ｂによって囲まれた領域が１つの画素領域である。第２の画面１０Ｂは、上記の画素をマトリクス状に配した構成を有している。
　ここで、第２の行制御回路１３Ｂは、第２の画面１０Ｂの周囲の額縁領域のうち、列方向に延伸する２つの額縁領域（すなわち、紙面上の左右の縁部）のいずれかに配置され、複数の第２の行制御線１１Ｂを制御する。したがって、額縁領域を構成する四辺のうち、２つの第１の行制御回路１３Ａが配置されている二辺のいずれかに、第２の行制御回路１３Ｂは配置されている。一方、第２の列制御回路１４Ｂは、第２の画面１０Ｂの周囲の額縁領域のうち、第２の画面１０Ｂを介して第１の画面１０Ａと対向し、行方向に延伸する額縁領域（すなわち、紙面上の下部の縁部）に配置されている。したがって、額縁領域を構成する四辺のうち、外部端子９が配置されている辺に対向する辺に、第２の列制御回路１４Ｂは配置されている。該第２の列制御回路１４Ｂは、複数の第２の列制御線１２Ｂを制御する。
　第１の画面１０Ａにおける個々の表示素子は、複数の第１の行制御線１１Ａと複数の第１の列制御線１２Ａとの交点付近に形成され、薄膜トランジスタ（図示せず）と画素電極（図示せず）と第１の蓄積容量線１７Ａとを基本構成物として有している。すなわち、副画素ごとに、上記の表示素子が配置されている。
　各副画素には、各画素電極に対応して赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）のいずれか１色の図示しないカラーフィルタが配されている。以下、赤色のカラーフィルタ、緑色のカラーフィルタ、および、青色のカラーフィルタを備えた副画素を、それぞれ赤色（Ｒ）の副画素、緑色（Ｇ）の副画素、青色（Ｂ）の副画素と称す。第１の画面１０Ａでは、ＲＧＢの３つの副画素が、行方向あるいは列方向に配列されている。このＲＧＢの３つの副画素からなる副画素群が、カラー表示を行うための最小構成単位の画素（３原色用画素）である。すなわち、１つの画素は、ＲＧＢの３つの副画素で構成されている。
　ここで、第１の画面１０Ａの構成単位である副画素の列方向のピッチ（すなわち、複数の第１の行制御線１１Ａの配列ピッチ）をＰ＿ＰＩＸ１とすると、行方向のピッチ（すなわち、複数の第１の列制御線１２Ａの配列ピッチ）はＰ＿ＰＩＸ１の１／３となる。これは、ＲＧＢの３つの副画素が１つの画素を構成しているためである。
　一方、第２の画面１０Ｂにおいては、複数の第２の行制御線１１Ｂと複数の第２の列制御線１２Ｂとの交点付近に個々の表示素子が形成され、薄膜トランジスタ（図示せず）と画素電極（図示せず）とを基本構成物として有している。すなわち、画素ごとに、上記の表示素子が配置されている。
　ここで、第２の画面１０Ｂの構成単位である画素の列方向のピッチ（すなわち、複数の第２の行制御線１１Ｂの配列ピッチ）をＰ＿ＰＩＸ２とすると、行方向のピッチ（すなわち、複数の第２の行制御線１２Ｂの配列ピッチ）もＰ＿ＰＩＸ２と同じになる。これは、第２の画面１０Ｂでは白黒表示を行うため、正方画素にしているからである。しかし、必ずしもこれに限定されるわけではなく、画素の縦横のアスペクトは１：１でなくてもよい。したがって、例えば、第２の画面１０Ｂを構成する画素のアスペクト比を１：１とはせず、第１の画面１０Ａと同様に、第２の画面１０Ｂの構成単位の画素を副画素としてもよい。
　（３．表示素子の駆動）　上述したように、本実施の形態では、第１の画面１０Ａの各表示素子は、複数の第１の行制御線１１Ａと複数の第１の列制御線１２Ａとの交点付近に形成されている。各表示素子は、薄膜トランジスタ（図示せず）、画素電極（図示せず）、および、蓄積容量線１７Ａを基本構成物として有しており、第１の対向電極２ＡがＤＣ印加となるドット反転駆動を行う構成である。一方、第２の画面１０Ｂは、ＩＣドライバから供給された画像データを記憶する画素メモリを各画素に備えた、いわゆる「画素メモリ液晶」を利用した駆動が可能な構成となっている。第２の画面１０Ｂの各表示素子は、複数の第２の行制御線１１Ｂと複数の第２の列制御線１２Ｂとの交点付近に形成されている。各表示素子は、ＳＲＡＭ（図示せず）を有しており、第２の対向電極２ＢがＡＣ駆動のフレーム反転駆動を行う構成である。したがって第２の画面１０Ｂの各表示素子は、第２の行制御線１１Ｂおよび第２の列制御線１２Ｂの他に、ＳＲＡＭを駆動するための電源線、液晶に２値の電圧を印加するための電源線、および、複数の薄膜トランジスタ（図示せず）を有している。なお、第２の画面１０Ｂの駆動に係る回路（タイミングジェネレータおよびＶＣＯＭ回路等）を素子側基板５にモノリシックに内蔵してもよい。
　（４．第１の行制御回路および第１の行制御線の構成）
　第１の画面１０Ａでは、素子側基板５において、２つの第１の行制御回路１３Ａは、第１の画面１０Ａの周囲の額縁領域のうち、列方向に延伸する２つの額縁領域（すなわち、紙面上の左右の縁部）にそれぞれモノリシックに配置されている。これらの第１の行制御回路１３Ａは、ｍ本（例えば、解像度５４０ＲＧＢ×９６０の場合は、９６０本）ある第１の行制御線１１Ａをそれぞれ左右から駆動している。この構成は高精細な表示の駆動に適しており、クロストーク（シャドウイングとも呼ぶ）の軽減に寄与している。
　第１の行制御回路１３Ａからは制御線２５Ａ（電源線およびクロック信号線等を含む）が、外部端子９近傍の額縁領域を通って、該外部端子９に引き出されている。なお、図１に示す表示パネル１では、第１の行制御回路１３Ａの外部端子１０９側の端部にバッファ回路または保護回路等の回路７を備えている。これらの回路７は必要に応じて設ければよく、必ずしも備えていなくてもよい。
　第１の行制御回路１３Ａは、シフトレジスタと出力回路とを備えた単位回路１３ａ（第１の行単位回路）を所定のピッチで列方向に繰り返し配列して構成されている。なお、各単位回路１３ａは、必要に応じてレベルシフタを備えていてもよい。ここで、本実施の形態においては、複数の第１の行制御線１１Ａの配列ピッチをＰ＿ＰＩＸ１とし、第１の行制御回路１３Ａの複数の単位回路１３ａの配列ピッチをＰ＿Ｄ１とすると、Ｐ＿ＰＩＸ１＞Ｐ＿Ｄ１の関係が成立するように複数の第１の行制御線１１Ａならびに複数の単位回路１３ａを配列している。
　複数の単位回路１３ａの配列ピッチを縮小することによって、第１の行制御回路１３Ａの長さ（列方向（紙面鉛直方向）の寸法）を小さくすることができる。結果、第１の画面１０Ａの周囲の額縁領域に空き領域を生み出すことができる。具体的に説明すれば、解像度５４０ＲＧＢ×９６０の場合は、ｍ＝９６０であり、０．５μｍの縮小により４８０μｍの空き領域を生み出すことができる。
　ここで、例えば、Ｐ＿ＰＩＸ１とＰ＿Ｄ１との差が０．５μｍ程度の僅かな差となるように、複数の単位回路１３ａの配列ピッチ（Ｐ＿Ｄ１）を縮小したとする。このような複数の単位回路１３ａの配列ピッチの縮小は、複数の単位回路１３ａ間の冗長な間隙を利用すれば比較的容易に、かつ、第１の行制御回路１３Ａの幅（行方向（紙面水平方向）の寸法）を大きくすることなく実現することができる。以下に、上記の縮小が可能な理由について、図３を用いて説明する。図３は、複数の単位回路１３ａの配列ピッチと各単位回路１３ａの幅との定性的な関係を示す図である。
　一般的な単位回路は、設計的に許容されているＬ／Ｓ（ライン／スペース）に配列されていることは少なく、薄膜トランジスタの向きであったり、配線の向きであったり、各種構成部材の配置の都合上生じた若干の空き領域を含んでいることが多い。例えば、複数の第１の行制御線の配列ピッチＰ＿ＰＩＸ１をピッチＡで配列し、複数の単位回路もピッチＡで配列した結果として、幅Ｂの単位回路ができた場合を想定する。この場合、図３に示すように、複数の単位回路の配列ピッチがピッチＡ－αとなるように該単位回路の配列を修正したとしても、各単位回路の幅は幅Ｂを維持することができる。このように、図３に示した通り、複数の単位回路の配列ピッチと各単位回路の幅とは、互いに離散的な関係となる。
　したがって、複数の単位回路１３ａの配列ピッチを縮小しすぎてしまうと、図３に示すように、却って各単位回路１３ａの幅が大きくなってしまう。したがって、本実施の形態では、各単位回路１３ａの幅が、複数の第１の行制御線１１Ａと複数の単位回路１３ａとをそれぞれ等しい配列ピッチで配列した場合の、各単位回路１３ａの幅と等しく、なおかつ、複数の単位回路１３ａの配列ピッチが、複数の第１の行制御線１１Ａの配列ピッチよりも小さいことが好ましい。これによれば、複数の単位回路１３ａの配列ピッチを縮小したとしても、単位回路１３ａが潜在的に有している性質から各単位回路１３ａの幅は変わらないため、第１の行制御回路１３Ａが設けられている額縁領域が狭くなることはない。すなわち、複数の単位回路１３ａの配列ピッチを縮小したとしても、該第１の行制御回路１３Ａが設けられている額縁領域の幅（行方向（紙面水平方向）の寸法）を大きくするために、表示パネル１の外形寸法を大きくする必要はない。
　よって、上記の単位回路１３ａの幅が不合理に大きくならない結果、第１の画面１０Ａの左右に位置する額縁領域の寸法（すなわち、外部端子９が配置されている辺と直交する、第１の画面１０Ａの端部から、該端部と平行する、基板３の端部までの最短距離）をａとし、第２の画面１０Ｂの左右に位置する額縁領域の寸法（外部端子９が配置されている辺と直交する、第２の画面１０Ｂの端部から、該端部と平行する、基板３の端部までの最短距離）をｂとすると、ａがｂと略同等（ａ≒ｂ）となる表示パネル１が得られる。そのため、該表示パネル１の電子機器への組み込みに好都合となる。
　ここで、ａ≒ｂとしているのは、第１の画面１０Ａの画素構成（ピッチ，数）と、第２の画面１０Ｂの画素構成（ピッチ，数）との組み合わせによっては、必ずしも幾何学的に単純にａ＝ｂとはならないことを指したものに過ぎない。したがって、利用者の便宜が損なわれない程度の差異であれば、ａ＞ｂであってもよいし、ａ＜ｂであってもよく、適宜対応可能である。
　なお、上記の単位回路１３ａの幅が大きくなった場合は、意図的にａ＞ｂとするとよい。この場合は、表示パネル１の横幅（紙面水平方向の寸法）を変えずに、第２の画面１０Ｂの対角サイズをより大きくすることができる。したがって、第２の画面１０Ｂの対角サイズを重視したい場合に好都合である。なお、電子機器への組み込み、および、電子機器への組み込み時の精度を考慮した上で最適な対角サイズとすることが好ましい。
　さらに、本実施の形態では、第１の行制御回路１３Ａと第１の画面１０Ａとの間に引き出される複数の第１の行制御線１１Ａのうち、外部端子９寄りの第１の行制御線１１Ａはより長距離の斜め配線となるように配置されている。一方、第２の画面１０Ｂ寄りの第１の行制御線１１Ａはより短距離の斜め配線となるように配置されている。すなわち、第２の画面１０Ｂに近い第１の行制御線１１Ａほど、実質的に水平線（第１の行制御線１１Ａと平行）になるように配置されている。
　これは言い換えると、複数の単位回路１３ａの配列ピッチを縮小すると共に、第１の行制御回路１３Ａにおける第２の行制御回路１３Ｂ側の端部と、第１の画面１０Ａにおける第２の画面１０Ｂ側の端部とが略一直線上に並ぶように構成されている。これにより、第１の行制御回路１３Ａにおける外部端子９側の端部の位置を、第２の行制御回路１３Ｂ側に移動することができる。結果、バッファ回路または保護回路等の回路７を含めて第２の画面１０Ｂ側に移動することができるため、外部端子９側の額縁領域、より具体的には、外部端子９側の額縁領域の隅部分に空き領域が生じる。
　したがって、本実施の形態によれば、複数の第１の行制御線１１Ａよりも複数の単位回路１３ａの配列ピッチを小さくすると共に、第１の行制御回路１３Ａにおける第２の行制御回路１３Ｂ側の端部と第１の画面１０Ａにおける第２の画面１０Ｂ側の端部とを略一直線上に並べていることによって、表示パネル１０の隅部分に空き領域を生み出すことができる。この生じた空き領域を利用して、第２の画面１０Ｂの駆動に必要な制御線２５Ｂ（電源線およびクロック信号線等を含む）を外部端子９まで引き出すことができる。すなわち、外部端子９側の額縁領域の隅部分に配線レイアウトが集中してしまうがために、外部端子９側の額縁領域を大きくしなくても、第２の画面の制御線２５Ｂを外部端子９まで引き出すことができる。
　このように、表示パネル１の外形寸法を小さく抑えることができることから、表示パネル１を使った表示装置あるいは電子機器の商品性を高めることができる。また、額縁領域が縮小されたことによって表示パネル１を基板上に複数配置することができる結果、表示パネル１の製造コストの増加を抑制することができる。
　（５．第１の列制御回路および第１の列制御線の構成）
　第１の画面１０Ａの第１の列制御回路１４Ａは、素子側基板５において、外部端子９と第１の画面１０Ａとの間の額縁領域（すなわち、紙面上の上部の縁部）にモノリシックに配置されている。この第１の列制御回路１４Ａは、複数本（例えば、解像度５４０ＲＧＢ×９６０の場合は、解像度５４０×３本）ある第１の列制御線１２Ａをそれぞれ駆動している。
　第１の列制御回路１４Ａは、ビデオ信号線８を介して、表示パネル１に外付けされたドライバＩＣと接続されている。ここで、第１の列制御回路１４Ａは、スイッチ回路を備えた単位回路１４ａ（第１の列単位回路）を所定のピッチで行方向に繰り返し配列して構成されている。なお、各単位回路１４ａは、必要に応じてレベルシフタを備えていてもよい。ドライバＩＣからのビデオ信号は、ビデオ信号線８を介して第１の列制御回路１４Ａの各単位回路１４ａに送られる。第１の列制御回路１４Ａは、１本のビデオ信号線８からの入力を、１つの画素を構成する赤色（Ｒ）、緑色（Ｇ）、および、青色（Ｂ）の各副画素の第１の列制御線１２Ａ（３本の第１の列制御線１２Ａ）に振り分ける簡単なＲＧＢスイッチの役割を担っている。これによって、第１の画面１０Ａの駆動に必要な第１の列制御線１２Ａ（例えば、解像度５４０ＲＧＢ×９６０の場合は、５４０×３本）と比べて、少ない本数（例えば、解像度５４０ＲＧＢ×９６０の場合は、５４０本）のビデオ信号線８を有するだけでよい。すなわち、ドライバＩＣからの出力配線の数を減らすことができ、少ないドライバＩＣであっても高精細な表示が可能となるという効果を奏する。また、ドライバＩＣからの出力配線の数を減らせることから、表示パネル１の信頼性の向上および実装部材の低減がもたらされる。
　なお、第１の列制御回路１４Ａからは制御線２５Ａ（電源線およびクロック信号線等を含む）が、外部端子９近傍の額縁領域を通って、該外部端子９に引き出されている。そこで、第１の列制御回路１４Ａにおける第１の行制御回路１３Ａ側の両端部に、該第１の列制御回路１４Ａから引き出される制御線２５Ａを静電気から保護するため保護回路６をそれぞれ配置していてもよい。ところで、第１の列制御回路１４Ａから行方向に飛び出す保護回路６は、第１の行制御回路１３Ａと干渉してしまう虞があるため、それを回避するために表示パネル１の外形寸法を大きくする処置をとる場合がある。そこで、保護回路６を設ける場合は、表示パネル１の外形寸法を大きくすることを避けるために、複数の単位回路１４ａの配列ピッチを複数の第１の列制御線１２Ａの配列ピッチよりも若干小さくすることが好ましい。この場合、第１の列制御回路１４Ａと第１の画面１０Ａとの間に引き出される複数の第１の列制御線１２Ａは、扇状の斜め配線となる。
　（６．第２の行制御回路および第２の行制御線の構成）
　第２の画面１０Ｂでは、素子側基板５において、第２の行制御回路１３Ｂは、第２の画面１０Ｂの周囲の額縁領域のうち、列方向に延伸する２つの額縁領域（すなわち、紙面上の左右の縁部）のいずれかにモノリシックに配置されている。この第２の行制御回路１３Ｂは、ｎ本（例えば、解像度３０４×５６の場合は、５６本）ある第２の行制御線１１Ｂをそれぞれ駆動している。この構成は、第２の画面１０Ｂが低解像度であり、かつ、白黒表示の画素メモリ液晶を利用した駆動を行うことから、クロストークに対する考慮は不要である。
　第２の行制御回路１３Ｂからは制御線２５Ｂ（電源線およびクロック信号線等を含む）が、第１の行制御回路１３Ａを迂回するようにして、外部端子９に引き出されている。該第２の行制御回路１３Ｂは、シフトレジスタと出力回路とを備えた単位回路１３ｂ（第２の行単位回路）を所定のピッチで列方向に繰り返し配列して構成されている。なお、各単位回路１３ｂは、必要に応じてレベルシフタを備えていてもよい。
　ここで、本実施の形態においては、第２の画面１０Ｂにおける複数の第２の行制御線１１Ｂの配列ピッチをＰ＿ＰＩＸ２とし、第２の行制御回路１３Ｂの複数の単位回路１３ｂの配列ピッチをＰ＿Ｄ２とすると、Ｐ＿ＰＩＸ２＝Ｐ＿Ｄ２の関係が成立するように複数の第２の行制御線１１Ｂならびに複数の単位回路１３ｂを配列している。この際、第１の画面１０Ａと同様に、複数の単位回路１３ｂの配列ピッチを複数の第２の行制御線１１Ｂの配列ピッチよりも小さくすることによって、額縁領域に空き領域を生み出すことができると考えられる。しかしながら、第２の画面１０Ｂの行数（第２の行制御線１１Ｂの数）が少ないため、複数の単位回路１３ｂの配列ピッチを多少縮小したとしても、第２の行制御回路１３Ｂ全体が占める面積を小さくするほどの空き領域を生み出すことはできない。例えば、解像度３０４×５６の場合は、ｎ＝５６であり、０．５μｍ程度縮小したとしても２８μｍの空き領域しか生み出せず、１桁オーダーを上げて５μｍの縮小を図ったところでも２８０μｍの空き領域でしかない。したがって、第２の画面１０Ｂにおいては、複数の単位回路１３ｂの配列ピッチは、複数の第２の行制御線１１Ｂの配列ピッチと等しくすることが好ましい。
　（７．第２の列制御回路および第２の列制御線の構成）
　第２の画面１０Ｂの第２の列制御回路１４Ｂは、素子側基板５において、第２の画面１０Ｂの周囲の額縁領域のうち、第２の画面１０Ｂを介して第１の画面１０Ａと対向し、行方向に延伸する額縁領域（すなわち、紙面上の下部の額縁領域）にモノリシックに配置されている。この第２の列制御回路１４Ｂは、複数本（例えば、解像度３０４×５６の場合は、３０４本）ある第２の列制御線１２Ｂをそれぞれ制御している。
　第２の列制御回路１４Ｂからは制御線２５Ｂ（電源線およびクロック信号線等を含む）が、第１の画面１０Ａと第２の画面１０Ｂとの境界領域を通って、第１の行制御回路１３Ａを迂回するようにして外部端子９に引き出されている。ここで、制御線２５Ｂには、第２の画面１０Ｂの各表示素子に設けられたＳＲＡＭを駆動するための電源線、および、液晶に２値の電圧を印加するための電源線が含まれており、これらの電源線は第２の画面１０Ｂを縦断および横断している。
　ここで、第２の列制御回路１４Ｂは、第２の画面１０Ｂの各表示素子に２値の信号（表示のオン／オフ）を送るためのバイナリドライバとしての役割を担っている。したがって、第２の画面１０Ｂにおいては、液晶を駆動させるための電圧は、上記の液晶に２値の電圧を印加するための電源線からＳＲＡＭを介して供給されている。
　なお、第２の列制御回路１４Ｂは、シフトレジスタと出力回路とを備えた単位回路１４ｂを所定のピッチで行方向に繰り返し配列して構成されている。各単位回路１４ｂは、必要に応じてレベルシフタを備えていてもよい。
　（８．第１の画面および第２の画面の境界領域の構成）
　第１の画面１０Ａと第２の画面１０Ｂとの間の境界領域は、所定の距離Ｑ（例えば、１ｍｍ程度）だけ離間されている。この境界領域に、第１の画面１０Ａを駆動するための配線（例えば、第１の蓄積容量線１７Ａおよび第１のコモン転位用配線１５Ａ等）を通して紙面上の左右の額縁領域（縁部）間を横断させるとよい。これによって、配線の冗長性を高めたり、第１の画面１０Ａの表示の均一性を高めたりすることが可能となる。
　また、上記の境界領域には、第２の画面１０Ｂを駆動するための配線を通してもよい。例えば、ＳＲＡＭの駆動に必要な電源線を上記の境界領域に通すことによって、表示パネル１の最外周から表示パネル１の内部に向かって短い距離で引き回すことができる。
　このような構成をとるためには、第１の行制御回路１３Ａおよび第２の行制御回路１３Ｂの間にも一定量の空き領域が必要である。ここで、上述したように、第１の画面１０Ａにおける第２の画面１０Ｂ側の端部と第１の行制御回路１３Ａにおける第２の行制御回路１３Ｂ側の端部とが略一直線上に並ぶように配置されている。したがって、本実施の形態では、これと同様にして、第２の画面１０Ｂにおける第１の画面１０Ａ側の端部と第２の行制御回路１３Ｂにおける第１の行制御回路１３Ａ側の端部とが略一直線上に並ぶように配置する。これによって、第１の行制御回路１３Ａと第２の行制御回路１３Ｂとの離間距離が、第１の画面１０Ａと第２の画面１０Ｂとの離間距離Ｑと略同等になる。結果、第１の画面１０Ａを駆動するための配線、および、第２の画面１０Ｂを駆動するための配線を、第１の画面１０Ａと第２の画面１０Ｂとの境界領域に確実に通すことが可能となる。
　以上では、表示パネル１が２つの第１の行制御回路１３Ａを備えている構成を示したが、必ずしもこれに限定されるわけではない。したがって、第１の行制御回路１３Ａは、額縁領域を構成する四辺のうち、外部端子９が配置されている辺に隣り合う２つの辺の少なくともいずれかに配置されていればよい。そして、第２の行制御回路１３Ｂは、額縁領域を構成する四辺のうち、第１の行制御回路１３Ａが配置されている辺に配置される。
　また、以上では、本発明の実施の形態について、表示パネルとして、表示媒体に液晶を用いた液晶パネルを用いて説明したが、本発明はこれに限定されるものではない。上記の表示媒体としては電気光学特性を有する表示媒体であればよく、例えば、エレクトロルミネッセンス（ＥＬ）、プラズマ、または、エレクトロクロミック等でもよい。本発明は、液晶表示装置、ＥＬ表示装置、または、電気泳動表示装置等、各種表示媒体を用いた各種表示装置の表示パネルに適用が可能である。すなわち、第１の画面の行数をｍとし、第２の画面の行数をｎとすると、ｍ＞ｎの関係にある表示パネルであって、該表示パネルの額縁領域を構成する四辺のうち、１つの辺にのみ外部端子が設けられている表示パネルであれば、本発明に適用できる。
　したがって、本実施の形態に係る表示パネルは、上記の表示装置を表示部として備えた電子機器にも利用可能である。このような電子機器としては、例えば、携帯電話、ＰＤＡ（Personal Digital Assistant；携帯情報端末）、ＤＶＤ（Digital Versatile Disk）プレイヤー、モバイルゲーム機器、ノートＰＣ（Personal Computer）、ＰＣモニター、テ
レビジョン受像機等が挙げられる。
　なお、本実施の形態に係る電子機器には、上記の表示装置そのものも含まれる。すなわち、本実施の形態に係る電子機器（つまり、本実施の形態に係る表示パネルを備えた電子機器）は、液晶表示装置等の表示装置であってもよいし、これら表示装置を表示部として備えた機器であってもよい。
　本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
　例えば、本発明に係る表示パネルは、上記の４．に記載の構成を少なくとも備えていればよく、上記の５．～８．に記載の構成を必ずしも備えていなくてもよい。したがって、上記の５．～８．に記載の構成は、本発明に係る表示パネルに適宜付加することが可能な構成として捉えられたい。換言すれば、上記の５．～８．に記載の構成は、本発明に係る表示パネルの変形例である。
　〔実施形態の総括〕
　以上のように、本発明の一態様に係る表示パネルにおいては、上記複数の第２の行制御線の配列ピッチは、上記複数の第２の行単位回路の配列ピッチと略同等であることを特徴としている。
　第１の画面と同様に、複数の第２の行単位回路の配列ピッチを複数の第２の行制御線の配列ピッチよりも小さくすることによって、額縁領域に空き領域を生み出すことができると考えられる。しかしながら、第２の画面の行数（第２の行制御線の数）が少ないため、複数の第２の行単位回路の配列ピッチを多少縮小したとしても、第２の行制御回路全体が占める面積を小さくするほど空き領域を生み出すことはできない。したがって、第２の画面においては、複数の第２の行単位回路の配列ピッチは、複数の第２の行制御線の配列ピッチと等しくすることが好ましい。
　また、本発明の一態様に係る表示パネルにおいては、上記第２の画面における上記第１の画面側の端部と、上記第２の行制御回路における上記第１の行制御回路側の端部とは、略一直線上に並んでいることを特徴としている。
　上記の構成によれば、第１の行制御回路と第２の行制御回路との離間距離が、第１の画面と第２の画面との離間距離と略同等になる。結果、第２の画面を制御する制御線を第１の画面と第２の画面との境界領域に確実に通すことが可能となる。
　また、本発明の一態様に係る表示パネルにおいては、上記第１の列制御線ごとに設けられかつ上記複数の第１の列制御線に直交する方向に並んで配置された第１の列単位回路を複数含み、上記外部端子が配置されている上記辺に配置されている第１の列制御回路をさらに備え、上記複数の第１の列単位回路の配列ピッチは、上記複数の第１の列制御線の配列ピッチよりも小さいことを特徴としている。
　表示パネルの外形寸法を大きくすることを避けるために、複数の第１の列単位回路の配列ピッチを複数の第１の列制御線の配列ピッチよりも若干小さくすることが好ましい。
　また、本発明の一態様に係る表示パネルにおいては、上記外部端子が配置されている上記辺と直交する、上記第１の画面の端部から、該端部と平行する、上記基板の端部までの最短距離が、上記外部端子が配置されている上記辺と直交する、上記第２の画面の端部から、該端部と平行する、上記基板の端部までの最短距離と略同等であることを特徴としている。
　上記の構成によれば、表示パネルの電子機器への組み込みに好都合となる。
　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
　本発明は、表示媒体として、例えば、エレクトロルミネッセンス（ＥＬ）、プラズマ、または、エレクトロクロミック等を用いた表示パネルに適用でき、さらには、本発明に係る表示パネルを備えた液晶表示装置、ＥＬ表示装置、または、電気泳動表示装置等の各種表示装置に適用が可能である。また、本発明に係る表示パネルは、上記の表示装置を表示部として備えた電子機器にも利用可能であり、このような電子機器としては、例えば、携帯電話、ＰＤＡ（Personal Digital Assistant；携帯情報端末）、ＤＶＤ（Digital Versatile Disk）プレイヤー、モバイルゲーム機器、ノートＰＣ（Personal Computer）、ＰＣモニター、テレビジョン受像機等が挙げられる。
１，１００　表示パネル
２Ａ，１０２Ａ　対向電極
２Ｂ，１０２Ｂ　対向電極
３，１０３　対向側基板
４，１０４　シール材
５，１０５　素子側基板
６，１０６　保護回路
７，１０７　回路
８，１０８　ビデオ信号線
９，１０９　外部端子
１０Ａ，１１０Ａ　第１の画面
１０Ｂ，１１０Ｂ　第２の画面
１１Ａ，１１１Ａ　第１の行制御線
１１Ｂ，１１１Ｂ　第２の行制御線
１２Ａ，１１２Ａ　第１の列制御線
１２Ｂ，１１２Ｂ　第２の列制御線
１３Ａ，１１３Ａ　第１の行制御回路
１３ａ　第１の行制御回路の単位回路
１３Ｂ，１１３Ｂ　第２の行制御回路
１３ｂ　第２の行制御回路の単位回路
１４Ａ，１１４Ａ　第１の列制御回路
１４ａ　第１の列制御回路の単位回路
１４Ｂ，１１４Ｂ　第２の列制御回路
１４ｂ　第２の列制御回路の単位回路
１５Ａ、１１５Ａ　第１のコモン転位用配線
１５Ｂ，１１５Ｂ　第２のコモン転位用配線
１１６　ドライバＩＣ
１７Ａ　第１の蓄積容量線
２０Ａ～２０Ｈ，１２０Ａ～１２０Ｈ　コモン転位部
３０Ａ　副画素領域
３０Ｂ　画素領域

Claims (7)

  1. 　表示領域と、当該表示領域を取り囲む非表示領域である額縁領域とを有する基板を備えた表示パネルであって、
    　上記額縁領域を構成する四辺のうちいずれか１つの辺のみに配置されている外部端子と、
    　上記外部端子が配置されている辺と平行に配置された複数の第１の行制御線と、該複数の第１の行制御線と交差する複数の第１の列制御線とを含み、上記表示領域内に設けられている第１の画面と、
    　上記複数の第１の行制御線よりも少なくかつ上記複数の第１の行制御線と平行に配置されている複数の第２の行制御線と、該複数の第２の行制御線と交差する複数の第２の列制御線とを含み、上記表示領域内において上記第１の画面を介して上記外部端子と対向する位置に設けられている第２の画面と、
    　上記第１の行制御線ごとに設けられかつ上記複数の第１の行制御線と直交する方向に並んで配置されている第１の行単位回路を複数含み、上記外部端子が配置されている上記辺と直交する上記辺に配置されている第１の行制御回路と、
    　上記第２の行制御線ごとに設けられかつ上記複数の第２の行制御線と直交する方向に並んで配置された第２の行単位回路を複数含み、上記第１の行制御回路が配置されている上記辺に配置されている第２の行制御回路と、
    　上記外部端子から上記第２の画面まで上記第１の行制御回路を迂回するように上記額縁領域内を通って延伸している、上記第２の画面を制御するための制御線とをさらに備えており、
    　上記複数の第１の行単位回路の配列ピッチは、上記複数の第１の行制御線の配列ピッチよりも小さく、
    　上記第１の画面における上記第２の画面側の端部と、上記第１の行制御回路における上記第２の行制御回路側の端部とは、略一直線上に並んでいることを特徴とする表示パネル。
  2. 　上記複数の第２の行制御線の配列ピッチは、上記複数の第２の行単位回路の配列ピッチと略同等であることを特徴とする請求項１に記載の表示パネル。
  3. 　上記第２の画面における上記第１の画面側の端部と、上記第２の行制御回路における上記第１の行制御回路側の端部とは、略一直線上に並んでいることを特徴とする請求項１または２に記載の表示パネル。
  4. 　上記第１の列制御線ごとに設けられかつ上記複数の第１の列制御線に直交する方向に並んで配置された第１の列単位回路を複数含み、上記外部端子が配置されている上記辺に配置されている第１の列制御回路をさらに備え、
    　上記複数の第１の列単位回路の配列ピッチは、上記複数の第１の列制御線の配列ピッチよりも小さいことを特徴とする請求項１～３のいずれか１項に記載の表示パネル。
  5. 　上記外部端子が配置されている上記辺と直交する、上記第１の画面の端部から、該端部と平行する、上記基板の端部までの最短距離が、上記外部端子が配置されている上記辺と直交する、上記第２の画面の端部から、該端部と平行する、上記基板の端部までの最短距離と略同等であることを特徴とする請求項１～４のいずれか１項に記載の表示パネル。
  6. 　請求項１～５のいずれか１項に記載の表示パネルを備えていることを特徴とする表示装置。
  7. 　請求項１～５のいずれか１項に記載の表示パネルを備えていることを特徴とする電子機
    器。
PCT/JP2012/054003 2011-02-25 2012-02-20 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器 Ceased WO2012115052A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/000,964 US20130328840A1 (en) 2011-02-25 2012-02-20 Display panel, display device provided with display panel, and electronic device provided with display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011040636 2011-02-25
JP2011-040636 2011-02-25

Publications (1)

Publication Number Publication Date
WO2012115052A1 true WO2012115052A1 (ja) 2012-08-30

Family

ID=46720829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054003 Ceased WO2012115052A1 (ja) 2011-02-25 2012-02-20 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器

Country Status (2)

Country Link
US (1) US20130328840A1 (ja)
WO (1) WO2012115052A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443781B2 (en) 2013-01-30 2016-09-13 Sharp Kabushiki Kaisha Display device
WO2017022620A1 (ja) * 2015-08-03 2017-02-09 シャープ株式会社 アクティブマトリクス基板及び表示パネル
US12277914B2 (en) 2023-02-28 2025-04-15 Sharp Display Technology Corporation Liquid crystal display device having two display regions arranged side by side in a horizontal direction

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096871B (zh) * 2015-08-11 2017-08-08 京东方科技集团股份有限公司 阵列基板驱动电路、阵列基板、显示面板、显示装置
TWI567450B (zh) 2015-10-16 2017-01-21 群創光電股份有限公司 顯示裝置
KR102690366B1 (ko) * 2016-09-12 2024-08-02 삼성디스플레이 주식회사 표시 장치
JP2019101145A (ja) * 2017-11-30 2019-06-24 シャープ株式会社 電子デバイス
WO2022027177A1 (zh) 2020-08-03 2022-02-10 京东方科技集团股份有限公司 显示基板和显示装置
WO2022027178A1 (zh) * 2020-08-03 2022-02-10 京东方科技集团股份有限公司 显示基板和显示装置
CN114822260B (zh) * 2022-05-09 2023-06-30 武汉华星光电技术有限公司 显示面板及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006331A (ja) * 2000-06-19 2002-01-09 Sharp Corp 液晶表示装置
JP2002148604A (ja) * 2000-11-07 2002-05-22 Matsushita Electric Ind Co Ltd 液晶表示装置およびそれを用いた携帯型情報通信装置
JP2003271070A (ja) * 2002-03-18 2003-09-25 Seiko Epson Corp 電気光学装置、および電子機器
JP2005173565A (ja) * 2003-11-18 2005-06-30 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005182005A (ja) * 2003-11-27 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
JP2006171727A (ja) * 2004-12-14 2006-06-29 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びそれを用いた液晶表示装置
JP2007058215A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd 薄膜トランジスタアレイ基板及びそれを含む液晶表示装置
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
WO2008053622A1 (en) * 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Device substrate and display device substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006331A (ja) * 2000-06-19 2002-01-09 Sharp Corp 液晶表示装置
JP2002148604A (ja) * 2000-11-07 2002-05-22 Matsushita Electric Ind Co Ltd 液晶表示装置およびそれを用いた携帯型情報通信装置
JP2003271070A (ja) * 2002-03-18 2003-09-25 Seiko Epson Corp 電気光学装置、および電子機器
JP2005173565A (ja) * 2003-11-18 2005-06-30 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005182005A (ja) * 2003-11-27 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
JP2006171727A (ja) * 2004-12-14 2006-06-29 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びそれを用いた液晶表示装置
JP2007058215A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd 薄膜トランジスタアレイ基板及びそれを含む液晶表示装置
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443781B2 (en) 2013-01-30 2016-09-13 Sharp Kabushiki Kaisha Display device
JPWO2014119478A1 (ja) * 2013-01-30 2017-01-26 シャープ株式会社 表示装置
WO2017022620A1 (ja) * 2015-08-03 2017-02-09 シャープ株式会社 アクティブマトリクス基板及び表示パネル
US10262590B2 (en) 2015-08-03 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and display panel
US12277914B2 (en) 2023-02-28 2025-04-15 Sharp Display Technology Corporation Liquid crystal display device having two display regions arranged side by side in a horizontal direction

Also Published As

Publication number Publication date
US20130328840A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
WO2012115052A1 (ja) 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
JP4302172B2 (ja) 表示装置
KR101623593B1 (ko) 액정표시장치
KR20250024026A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
CN102508372B (zh) 显示面板
JP4703128B2 (ja) 液晶表示装置
JP2008216894A (ja) アレイ基板
KR100531388B1 (ko) 표시 장치
KR101948895B1 (ko) 액정 표시장치
JP4049162B2 (ja) 電気光学装置及び電子機器
JP4542202B2 (ja) 表示装置
JP4163611B2 (ja) 液晶表示装置
JP3982992B2 (ja) アクティブマトリクス型表示装置
JP2008304684A (ja) 表示装置
CN100403386C (zh) 有源矩阵型显示装置
JP4541734B2 (ja) 表示装置
KR101336851B1 (ko) 액정표시장치 및 그 구동방법
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
JP4554584B2 (ja) 液晶表示装置
KR101562266B1 (ko) 액정표시장치
JP2007094089A (ja) 電気光学装置及び電子機器
US10976590B2 (en) Liquid crystal display device
JP4428330B2 (ja) 電気光学装置、および電子機器
US11347122B2 (en) Display apparatus
KR102262709B1 (ko) 평판표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12749085

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14000964

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12749085

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP