WO2012111285A1 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置 Download PDF

Info

Publication number
WO2012111285A1
WO2012111285A1 PCT/JP2012/000875 JP2012000875W WO2012111285A1 WO 2012111285 A1 WO2012111285 A1 WO 2012111285A1 JP 2012000875 W JP2012000875 W JP 2012000875W WO 2012111285 A1 WO2012111285 A1 WO 2012111285A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
gate electrode
electrode layer
protection diode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/000875
Other languages
English (en)
French (fr)
Inventor
晴好 八木
学 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN201280008087.6A priority Critical patent/CN103370792B/zh
Priority to US13/982,668 priority patent/US8981471B2/en
Publication of WO2012111285A1 publication Critical patent/WO2012111285A1/ja
Anticipated expiration legal-status Critical
Priority to US14/618,571 priority patent/US10121887B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias

Definitions

  • the MOSFET has a structure that can be surface-mounted, for example.
  • the substrate SB constituting the chip is formed by providing an n ⁇ type semiconductor layer on an n + type semiconductor substrate, and a known MOSFET element region 520 having a trench structure, for example, is disposed in a region inside the alternate long and short dash line of the main surface.
  • a p-type channel layer is disposed on the surface of the substrate SB (n-type semiconductor layer) and penetrates therethrough.
  • the gate electrode 507 is buried in a trench provided in a lattice shape.
  • a source region (not shown) is arranged around the gate electrode 507.
  • the long side le of the protective diode Di is set to such a length that a part of the protective diode Di can be disposed in the immediate vicinity of the gate pad portion 281 (see FIG. 1C).
  • the short side se of the protection diode Di is appropriately selected according to the breakdown voltage of the protection diode Di and the length of the long side le.
  • the long side le has a rectangular shape that is at least twice the short side se.
  • the shape of the protection diode Di is not limited to that shown in the figure, in the present embodiment, the protection diode Di is formed in a rectangular shape (strip shape), and a part thereof is disposed in the immediate vicinity of the gate pad portion 28.
  • the gate lead-out wiring 8 By arranging the gate lead-out wiring 8 along only one short side SE of the chip, The arrangement area of the gate lead-out wiring 8 on the chip can be reduced. As a result, the non-operation area can be reduced compared with the conventional structure in which the gate lead-out wiring is provided along the four sides of the chip with the same chip size, so that the area of the element region 20 can be increased and the on-resistance can be increased. Can be reduced. Further, when the area of the element region 20 is maintained equal to that of the conventional structure, the chip size can be reduced.
  • a gate lead-out wiring 8 is provided at the outer peripheral end of the element region 20.
  • the gate lead wiring 8 includes a lead part 81 and a connecting part 82.
  • the lead portion 81 is a region in which polysilicon similar to the gate electrode 7 is buried in the trench 6 extending only in the horizontal direction in the cross section of FIG. 4 from the outer peripheral end portion of the element region 20.
  • the width W of the lead portion 81 is, for example, about 8 ⁇ m to 10 ⁇ m.
  • the connecting portion 82 is a region where the polysilicon of the lead portion 81 is drawn to the surface of the substrate SB at the outer peripheral end portion of the channel layer 4.
  • the element region 20 of the present embodiment refers to a region where the transistor cell C is disposed, and is a region up to the end of the lead portion 81 in FIG.
  • FIG. 6 is a comparison table showing the effect of the present embodiment by reducing the arrangement area of the gate lead-out wiring 8.
  • FIG. 6A shows a case where the chip shape in plan view is a square (the length of one side is X mm (Ymm)), and
  • FIG. 6B shows a case where the chip shape is a rectangle (the side length is X mm, Y mm). It is.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ＭＯＳＦＥＴのゲート電極を基板の周囲において引き出すゲート引き出し配線の引き出し部は、素子領域内と同等の効率で機能するＭＯＳＦＥＴのトランジスタセルＣを配置することができない非動作領域となる。つまり、ゲート引き出し配線を、例えばチップの４辺に沿って配置すると、非動作領域が増加し、素子領域の面積拡大や、チップ面積の縮小に限界があった。 ゲート引き出し配線と、ゲート引き出し配線と保護ダイオードとを接続する導電体とを、チップの同一辺に沿って曲折しない一直線状に配置する。又これらの上に重畳して延在し、これらと保護ダイオードを接続する第１ゲート電極層の曲折部を１以下とする。更に保護ダイオードを導電体またはゲート引き出し配線と隣接して配置し、保護ダイオードの一部をゲートパッド部に近接して配置する。

Description

絶縁ゲート型半導体装置
　本発明は、絶縁ゲート型半導体装置に係り、チップの素子領域の面積を向上しオン抵抗の低減を実現する絶縁ゲート型半導体装置に関する。
　トレンチ構造の絶縁ゲート型半導体装置では、トレンチ内に埋設されたゲート電極は、
基板の４辺に沿った周辺領域において基板表面に引き出され、基板の周辺領域に延在する配線を介して、ゲートパッド部に接続する（例えば特許文献１参照）。
　図９の平面図を参照し、従来の絶縁ゲート型半導体装置について、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor)）を例に説明する。
　図９を参照して、ＭＯＳＦＥＴは例えば面実装が可能な構造である。チップを構成する基板ＳＢはｎ＋型の半導体基板の上にｎ－型半導体層を設けてなり、その主面の一点鎖線の内側の領域に既知の例えばトレンチ構造のＭＯＳＦＥＴの素子領域５２０が配置される。ＭＯＳＦＥＴのトランジスタセルの構造は既知のものと同様であるので図示および詳細な説明は省略するが、基板ＳＢ（ｎ－型半導体層）の表面にｐ型のチャネル層を配置し、これを貫通して例えば格子状に設けたトレンチにゲート電極５０７が埋設される。そしてゲート電極５０７の周囲にソース領域（不図示）が配置されたものである。
　素子領域５２０の略全面にはソース領域と接続するソース電極（不図示）が設けられ、
ソース電極上に略円形状のソースパッド部５２７が設けられる。更に素子領域５２０上に絶縁膜を介して略円形状のゲートパッド部５２８が設けられる。
　素子領域５２０のゲート電極５０７は基板ＳＢの周辺領域においてゲート引き出し配線５０８に接続する。ゲート引き出し配線５０８は、引き出し部５０８ａと連結部５０８ｂを有する。引き出し部５０８ａは、基板ＳＢ（ｎ－型半導体層）に設けられたトレンチにポリシリコンを埋設してなり、ゲート電極５０７を基板ＳＢ表面に引き出す。引き出し部５０８ａは直近の基板ＳＢの各辺に対して直交する方向に互いに離間して延在する。連結部５０８ｂは、基板ＳＢの各辺に沿って、近接する引き出し部５０８ａに略直交するように基板ＳＢ表面に延在するポリシリコン層であり、複数の引き出し部５０８ａを接続する。
　引き出し部５０８ａは例えば、素子領域５２０の格子状のゲート電極５０７の延在方向に平行な基板ＳＢの４辺に設けられる。連結部５０８ｂは、引き出し部５０８ａをすべて連結して基板ＳＢの周辺領域にほぼ環状に延在し、ゲートパッド部５２８直下に設けられた保護ダイオードＤｉに接続する。ゲート引き出し配線５０８と保護ダイオードＤｉとは、ポリシリコンに所望の不純物をドープした導電体（抵抗体）５０９によって接続される。更に、ゲート引き出し配線５０８上には、これと重畳してコンタクトし、ゲートパッド部５２８に接続する金属配線であるゲート電極層５１８が設けられる。
特開２００４－２８１５２４号公報
　図１０は、図９の破線丸印部分を拡大した平面概略図であり、図１０（Ａ）が図９の破線α部分の拡大図、図１０（Ｂ）が破線β部分の拡大図である。
　図１０（Ａ）を参照して、ゲート引き出し配線５０８の引き出し部５０８ａは、素子領域５２０内のゲート電極５０７を、素子領域５２０の外側の連結部５０８ｂに引き出して接続する領域（幅Ｗが例えば８μｍ～１０μｍ）であり、基板ＳＢ内に設けられる領域ではあるが、ソース領域５１５は配置されず、トランジスタ動作を行わない領域である。以下、トランジスタセルＣが配置されて動作する素子領域５２０に対して、トランジスタセルＣが配置されない領域を非動作領域と称する。
　つまり図９の如く、格子状のゲート電極５０７の延在方向のすべてに平行な半導体基板（チップ）の辺に沿って引き出し部５０８ａを配置する構造では、チップの４辺において非動作領域が形成されることになる。この面積は、例えばチップ面積全体の５％程度に及ぶため、素子領域５２０の面積の増加、およびこれによるオン抵抗の低減に限界があった。
　更に、図１０（Ｂ）を参照して、チップのコーナー部では引き出し部５０８ａは配置されない。しかし、これらを接続する連結部５０８ｂはチップの外周部分に設けられるのでコーナー部では小さい曲率で曲折（湾曲）している。この場合、素子領域５２０は、曲折した部分から所定の離間距離Ｔを確保する必要があるため、連結部５０８ｂが曲折するコーナー部において非動作領域が更に増加する問題があった。
　尚、コーナー部における非動作領域は、連結部５０８ｂに限らず、導電体５０９またはゲート電極層５１８が曲折する場合も同様に発生する。
　本発明はかかる課題に鑑みてなされ、一導電型半導体層と、前記一導電型半導体層の表面に設けられ、絶縁ゲート型半導体素子のトランジスタセルが配置される素子領域と、該素子領域上に設けられ前記トランジスタセルのゲート電極と接続するゲートパッド部と、前記トランジスタセルのソース電極と前記ゲート電極間に接続される保護ダイオードと、前記一導電型半導体層の周辺部に配置され、前記ゲート電極を前記一導電型半導体層上に引き出して前記ゲートパッド部に接続するゲート引き出し配線と、該ゲート引き出し配線と前記保護ダイオードとに接続する導電体と、を具備し、前記ゲート引き出し配線および前記導電体は曲折せず、前記一導電型半導体層の一の辺に沿って一直線状に設けられることにより解決するものである。
　本発明によれば、以下の効果が得られる、
　第１に、ゲート引き出し配線の引き出し部の配置面積を低減することによって、非動作領域を低減できるので、同じチップサイズの従来構造と比較して、素子領域の面積を拡大でき、オン抵抗を低減できる。また素子領域の面積を従来構造と同等に維持する場合には、チップサイズを縮小できる。
　第２に、ゲート引き出し配線（の連結部）および導電体を半導体基板の一辺に沿って曲折しないような一直線状に設けることにより、チップのコーナー部でこれらの湾曲した曲折部の形成を回避でき、これによる非動作領域の発生を低減できる。
　第３に、保護ダイオードを導電体またはゲート引き出し配線と隣接して配置することにより、これらと重畳して接続する第１ゲート電極層の曲折部も最小限にすることができる。第１ゲート電極層の曲折部もゲート引き出し配線等と同様に非動作領域を発生させるため、これを最小限にすることで、非動作領域の増加を防止できる。
　第４に、保護ダイオードを導電体またはゲート引き出し配線と隣接させ、且つ保護ダイオードをその一部がゲートパッド部の直近に配置される形状とすることにより、保護ダイオードとゲートパッド部と接続する第２ゲート電極層を最短にできる。第２ゲート電極層の下方は、２層構造のソース電極層が単層で（第１ソース電極層のみが）配置される領域であるので、この面積を低減することでソース抵抗の増加を抑制できる。
本発明の第１の実施形態の絶縁ゲート型半導体装置を説明する平面図である。 本発明の第１の実施形態の絶縁ゲート型半導体装置を説明する平面概要図である。 本発明の第１の実施形態の絶縁ゲート型半導体装置を説明する平面概要図である。 本発明の第１の実施形態の絶縁ゲート型半導体装置を説明する断面図である。 本発明の第１の実施形態の絶縁ゲート型半導体装置を説明する断面図である。 本発明の効果を説明する比較表である。 本発明の第２の実施形態の絶縁ゲート型半導体装置を説明する平面図である。 本発明の第３の実施形態の絶縁ゲート型半導体装置を説明する平面図である。 従来の絶縁ゲート型半導体装置を説明する平面図である。 従来の絶縁ゲート型半導体装置を説明する平面図である。
　本発明の実施の形態を、ｎチャネル型のＭＯＳＦＥＴを例に図１から図８を参照して説明する。
　まず、図１から図６を参照して、第１の実施形態について説明する。
　図１は、本実施形態のＭＯＳＦＥＴ１００を示す平面図であり、図１（Ａ）が全体図、
図１（Ｂ）が１層目の電極構造を示す図、図１（Ｃ）が２層目の電極構造を示す図である。
　図１（Ａ）を参照して、ＭＯＳＦＥＴ１００は、ｎ型半導体層２と、素子領域２０と、
ゲートパッド部２８１と、保護ダイオードＤｉと、ゲート引き出し配線８と、導電体９とを有する。
　基板ＳＢは、ｎ＋型シリコン半導体基板（ここでは不図示）の上にｎ－型半導体層２を積層してなり、ＭＯＳＦＥＴ１００のチップを構成する。ｎ－型半導体層２は例えば、ｎ＋型シリコン半導体基板上に例えばエピタキシャル成長などによって形成したシリコン半導体層である。基板ＳＢ（チップ）は例えば、平面視において長辺ＬＥと短辺ＳＥを有する矩形状に設けられる。素子領域２０（一点鎖線）は、ｎ－型半導体層２の表面に設けられ、ＭＯＳＦＥＴ１００のトランジスタセルＣが配置される。
　素子領域２０上は、ＭＯＳＦＥＴ１００のソース領域（不図示）に接続するソース電極層ＳＭで覆われる。ソース電極層ＳＭは、１層目の第１ソース電極層１７と２層目の第２ソース電極層２７の２層構造である。第２ソース電極層２７の一部はソースパッド部２７１となる。
　各トランジスタセルＣを構成するゲート電極７は基板ＳＢに平面視において格子状（多角形状）またはストライプ状に設けられたトレンチに埋設され、ゲート電極層ＧＭに接続する。ゲート電極層ＧＭは、１層目の第１ゲート電極層１８と２層目の第２ゲート電極層２８の２層構造である。第２ゲート電極層２８の一部はゲートパッド部２８１となる。
　ゲート引き出し配線８は、ｎ－型半導体層２の周辺部の一辺に沿って配置され、ゲート電極７をゲートパッド部２８１に接続する。ゲート引き出し配線８は、素子領域２０のゲート電極７と同様の構成でゲート電極７を素子領域２０外に引き出す引き出し部８１と、素子領域２０外でこれらを接続する連結部８２とを有する。すなわち引き出し部８１は、ここでは基板ＳＢに設けられたトレンチに不純物をドープしたポリシリコンを埋設してなり、連結部８２は、基板ＳＢ表面に当該ポリシリコンを延在させた構成である。引き出し部８１は、平面視において例えばチップの長辺ＬＥに平行なストライプ状に設けられる。連結部８２は平面視において例えばチップ短辺ＳＥに沿って、曲折しない一直線状に延在し、隣り合う複数の引き出し部８１を連結する。
　導電体９は、ゲート引き出し配線８と保護ダイオードＤｉとに接続する。導電体９はポリシリコンに不純物をドープして形成され、所望の抵抗値を有する抵抗体である。
　保護ダイオードＤｉは、外周端を構成するポリシリコン層が長辺ｌｅと短辺ｓｅからなる矩形状に設けられ、長辺ｌｅおよび短辺ｓｅがそれぞれチップの長辺ＬＥおよび短辺ＳＥに沿うように、チップのコーナー部の基板ＳＢの表面に配置される。保護ダイオードＤｉは、ゲートパッド部２８１と非重畳で、素子領域２０外に設けられる。
　図１（Ｂ）を参照して、１層目の電極構造について説明する。
　第１ゲート電極層１８は、ゲート引き出し配線８および導電体９上に、これらと重畳してそれぞれに接続する。第１ゲート電極層１８は、保護ダイオードＤｉまで連続して延在し、保護ダイオードＤｉの一端、および第２ゲート電極層と接続する。第１ゲート電極層１８は、平面視において例えば曲折部１８ｃが１つのＬ字状に設けられる。
　第１ソース電極層１７は、素子領域２０の略全面に設けられ、保護ダイオードＤｉの他端、および第２ソース電極層と接続する。
　図１（Ｃ）を参照して、２層目の電極層について説明する。
　第２ゲート電極層２８は、第１ソース電極層上に絶縁膜を介して設けられ、ゲートパッド部２８１、配線部２８２、接続部２８３からなる。接続部２８３は保護ダイオードＤｉ上において、第１ゲート電極層１８の一端と接続する。配線部２８２は、接続部２８３とゲートパッド部２８１を結ぶ配線であり、保護ダイオードＤｉとゲートパッド部２８１を最短の距離ＭＬで接続する。
　配線部２８２の距離ＭＬとは、素子領域２０上に延在する配線部２８２の長さをいい、
例えば図１の如く円形にゲートパッド部２８１を形成した場合はその外周端部から、素子領域２０端部までの距離をいう。
　第２ソース電極層２７は、第２ゲート電極層２８の配置領域を除いて、第１ソース電極層１７上に直接設けられ、その一部がソースパッド部２７１となる。
　図２は、本実施形態の保護ダイオードＤｉを示す平面図である。
　保護ダイオードＤｉは、一例として、外周端を構成するポリシリコン層が長辺ｌｅと短辺ｓｅからなる矩形状に設けられ、矩形または円（楕円）形の環状にｎ型半導体領域およびｐ型半導体領域を設け、これらを、同心状に交互に配置してｐｎ接合を複数設けた、双方向ダイオードである。ここでは、一例としてｐｎ接合を同心状に設けた同じ構成の２つの保護ダイオードＤｉ１、Ｄｉ２を隣り合わせて配置した場合を示す。これらの保護ダイオードＤｉ１、Ｄｉ２はそれぞれ、例えば最内周部を第１ゲート電極層と接続し、最外周部を第１ソース電極層と接続することにより、ＭＯＳＦＥＴ１００のゲートＧ－ソースＳ間に並列接続され、ゲート絶縁膜（不図示）を静電破壊等から保護する。
　保護ダイオードＤｉの長辺ｌｅは、保護ダイオードＤｉの一部がゲートパッド部２８１の直近に配置できる程度の長さとする（図１（Ｃ）参照）。保護ダイオードＤｉの短辺ｓｅは保護ダイオードＤｉの耐圧と長辺ｌｅの長さに応じて適宜選択されるが、一例として長辺ｌｅは短辺ｓｅの２倍以上の矩形状とする。尚、保護ダイオードＤｉの形状は図示のものに限らないが、本実施形態では保護ダイオードＤｉを矩形状（短冊状）としてその一部がゲートパッド部２８の直近に配置される形状とする。
　このような構成とすることで、静電破壊耐圧、ブレークダウン電圧およびリーク電流などの保護ダイオードの特性が同等の、同心状の１つの保護ダイオードを設ける場合と比較して、保護ダイオードの占有面積を小さくできる。
　再び図１を参照して、本実施形態では、ゲート引き出し配線８の連結部８２と導電体９がｎ－型半導体層２（チップ）の一の辺に沿って曲折部を有しない一直線状に設けられる。ここでは、チップの一つの短辺ＳＥに沿って、配置される例を示す。
　素子領域２０のゲート電極７が平面視において格子状（多角形状）のパターンの場合には、ゲート引き出し配線８（連結部８２）は、チップの一辺に面する素子領域２０の全体にわたって配置されなくてもよい。つまり、ゲート電極７が格子状の場合、ゲート引き出し配線８は、ゲート電極７の一部（たとえばチップの短辺ＳＥに面する素子領域２０の半分程度のゲート電極７）と連続していれば、全てのゲート電極７にゲート電位を印加できる。つまり、連結部８２は曲折部が形成されない長さが適宜選択される。
　また、保護ダイオードＤｉ、ゲート引き出し配線８および導電体９は互いに隣接して配置される。具体的には、保護ダイオードＤｉは上記の如く長辺ｌｅがチップの一の長辺ＬＥに沿うようにチップのコーナー部に配置される。一方、導電体９とゲート引き出し配線８の連結部８２とがチップの短辺ＳＥに沿って配置され、導電体９とゲート引き出し配線８の連結部８２は、いずれも曲折部を有しない。更に、これらに接続する第１ゲート電極層１８も、これらと重畳する形状とし、曲折部１８ｃは１以下とする（図１（Ｂ）参照）。
　これらは間に他の構成要素を含まず互いに隣り合って配置される。例えば、保護ダイオードＤｉが配置されるチップのコーナー部は、保護ダイオードＤｉ（のコーナー部）で占有され、チップの長辺ＬＥ側には保護ダイオードＤｉのみが配置され、チップの短辺ＳＥ側には保護ダイオードＤｉと導電体９とゲート引き出し配線８の連結部８２とが並んで配置される（図１（Ｃ）参照）。
　ゲート引き出し配線８を、チップの一つの短辺ＳＥのみに沿って配置することにより、
ゲート引き出し配線８のチップ上の配置面積を低減できる。これにより、同じチップサイズで、チップの４辺に沿ってゲート引き出し配線が設けられていた従来構造と比較して、非動作領域を低減できるので、素子領域２０の面積を拡大でき、オン抵抗を低減できる。また素子領域２０の面積を従来構造と同等に維持する場合には、チップサイズの縮小が実現できる。
　また、ゲート引き出し配線８の連結部８２および導電体９を半導体基板の一辺に沿って曲折しないような一直線状に設けることにより、チップのコーナー部でこれらの湾曲した曲折部の形成を回避でき、素子領域２０を拡張できる。
　図３を参照して具体的に説明する。図３は、図１（Ｂ）の破線丸印部分の平面概略図である。
　本実施形態ではチップのコーナー部に連結部８２および導電体９の曲折部が配置されないため、破線の如く連結部または導電体を曲折させた場合における、連結部（導電体）と素子領域との離間距離Ｔの制約（図１０（Ｂ）参照）が無くなる。これにより、素子領域２０を細一点鎖線から太一点鎖線のごとく拡大できる。
　またこれにより、導電体９およびゲート引き出し配線８と重畳して接続する第１ゲート電極層１８の曲折部も最小限にすることができる。例えば保護ダイオードＤｉと接続するために、図１（Ｂ）のごとく第１ゲート電極層１８を曲折させる場合もあるが、図３に示すコーナー部においては第１ゲート電極層１８は配置されない。第１ゲート電極層１８の曲折部も非動作領域を発生させるため、これを最小限にすることで、非動作領域の増加を防止できる。
　尚、保護ダイオードＤｉと接続するために、第１ゲート電極層１８を曲折する場合であっても、図１（Ｂ）の配置にすることで、非動作領域の発生を最小限にできる。すなわち、保護ダイオードＤｉのコーナー部とチップコーナー部とを合わせて、チップの短辺ＳＥに沿って保護ダイオードＤｉ、導電体９および連結部８２が隣接するように配置すると、保護ダイオードＤｉのコーナー部に沿って第１ゲート電極層１８の曲折部１８ｃが配置される。保護ダイオードＤｉの下方は、元々トランジスタセルを配置できない領域であるので、この上に第１ゲート電極層１８の唯一の曲折部を重ねることにより、他の領域において第１ゲート電極層１８の曲折による非動作領域が発生することを回避できる。
　図４は、図１（Ｃ）のａ－ａ線断面図である。
　基板ＳＢは、ｎ＋型シリコン半導体基板１上にｎ－型半導体層（例えばｎ－型シリコンエピタキシャル層）２を設けた構成である。ドレイン領域となるｎ－型半導体層２表面にはｐ型の不純物領域であるチャネル層４が設けられる。
　トレンチ６は、チャネル層４を貫通してｎ－型半導体層２まで到達させる。トレンチ６の内壁にはゲート絶縁膜１１を設ける。ゲート絶縁膜１１の膜厚は、ＭＯＳＦＥＴ１００の駆動電圧に応じて数百Å程度とする。また、トレンチ６内部には導電材料を埋設してゲート電極７を設ける。導電材料は例えばポリシリコンであり、そのポリシリコンには、低抵抗化を図るために例えばｎ型不純物が導入されている。
　ソース領域１５は、トレンチ６に隣接したチャネル層４表面にｎ型不純物を注入したｎ＋型不純物領域である。また、隣接するソース領域１５間のチャネル層４表面には、ｐ＋型不純物の拡散領域であるボディ領域１４を設け、基板の電位を安定化させる。これにより隣接するトレンチ６で囲まれた部分が１つのトランジスタセルＣとなり、これが多数個集まってＭＯＳＦＥＴ１００の素子領域２０を構成している。
　この断面において素子領域２０の外周端部には、ゲート引き出し配線８が設けられる。
ゲート引き出し配線８は引き出し部８１と連結部８２からなる。引き出し部８１は、素子領域２０の外周端部から図４の断面において水平方向にのみ延在するトレンチ６に、ゲート電極７と同様のポリシリコンが埋設された領域である。引き出し部８１の幅Ｗは、例えば８μｍ～１０μｍ程度である。また連結部８２は、引き出し部８１のポリシリコンをチャネル層４外周端部で基板ＳＢの表面に引き出した領域である。
　尚、本実施形態の素子領域２０は、トランジスタセルＣが配置される領域をいい、図４においては引き出し部８１端部までの領域とする。
　チャネル層４の外周には、高濃度のｐ型不純物領域２１が設けられる。ｐ型不純物領域２１は、素子領域２０に逆方向バイアスを印加した場合に、チャネル層４からｎ－型半導体層２に広がる空乏層の端部の曲率を緩和する、いわゆるガードリング領域である。
　１層目の電極層は、第１ソース電極層１７と第１ゲート電極層１８である。第１ゲート電極層１８は、連結部８２の上にこれと重畳するように設けられ、層間絶縁膜１６に設けたコンタクトホールを介して連結部８２と接続する。第１ゲート電極層１８は、保護ダイオード（不図示）上まで延在し保護ダイオードの一端と接続する。
　第１ソース電極層１７はアルミニウム（Ａｌ）等をスパッタして所望の形状にパターンニングした金属電極である。第１ソース電極層１７は素子領域２０上の全面を覆って設けられ、層間絶縁膜１６間のコンタクトホールを介してソース領域１５およびボディ領域１４と接続する。また第１ソース電極層１７は、保護ダイオード（不図示）の他端と接続する。
　第１ソース電極層１７および第１ゲート電極層１８上には所望のパターンで絶縁膜（窒化膜）２３が設けられ、その上に２層目の電極層となる第２ソース電極層２７および第２ゲート電極層２８が設けられる。第２ソース電極層２７および第２ゲート電極層２８はアルミニウム（Ａｌ）等をスパッタして所望の形状にパターンニングした金属電極である。
　第２ゲート電極層２８は、絶縁膜２３を介して、一部のトランジスタセルＣおよび第１ソース電極層１７上に配置される。第２ゲート電極層２８が配置される領域の下方は、第１ソース電極層１７のみが配置され、すなわちソース電極層ＳＭとしては、単層の領域となる。
　第２ソース電極層２７は、第２ゲート電極２８の配置領域には設けられず、それ以外の領域で第１ソース電極層１７と略重畳する。
　第２ソース電極層２７および第２ゲート電極層２８の表面に更に絶縁膜（窒化膜）２３が設けられ、その一部が開口されて、第２ソース電極層２７および第２ゲート電極層２８のそれぞれの一部がソースパッド部２７１およびゲートパッド部２８１として露出する。
　ソースパッド部２７１およびゲートパッド部２８１には、それぞれＵＢＭ（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）２４が設けられる。ＵＢＭ２４は、例えば無電解メッキ金属層である。また絶縁膜２３上には、ＵＢＭ２４が露出するポリイミド２５を設け、ＵＢＭ２４を下地電極とするスクリーン印刷を行う。これにより、ソースパッド部２７１およびゲートパッド部２８１上にそれぞれ、ソースバンプ電極３７およびゲートバンプ電極３８を設ける。外部接続電極としてバンプ電極を例に説明したが、ボンディングワイヤ等であってもよい。基板ＳＢの裏面側にはドレイン電極１９が設けられる。
　図５は図１（Ｃ）のｂ－ｂ線断面図である。
　第２ゲート電極層２８は、ゲートパッド部２８１、配線部２８２および接続部２８３からなる。ゲートパッド部２８１および配線部２８２の下方は、第１ソース電極層１７が単層で設けられる。配線部２８２の一部の下方にもトランジスタセルＣが配置される。接続部２８３の下方には、第１ゲート電極層１８が設けられる。接続部２８３は第１ゲート電極層１８を介してそのさらに下方の保護ダイオードＤｉの一端と接続する。保護ダイオードＤｉの他端は、第１ソース電極層１７と接続する。これにより、ＭＯＳＦＥＴ１００のゲート－ソース間に保護ダイオードＤｉを接続した構成が実現できる。これ以外の構成は、図４と同様であるので、説明は省略する。
　第１ソース電極層１７が単層で配置される領域は、第１ソース電極層１７と第２ソース電極層２８の２層構造となっている領域に比べてソース電極層ＳＭの抵抗が増加する。しかし本実施形態では、保護ダイオードＤｉの一部がゲートパッド部２８１の直近に配置されるような形状とし、配線部２８２の距離ＭＬを最短にすることで、第１ソース電極層１７が単層で配置される領域を低減でき、ソース電極層ＳＭの抵抗の増加を抑制できる。
　特に、図１（Ａ）の如く、面実装（フリップチップ実装）型のＭＯＳＦＥＴ１００では、ソースパッド部２７１およびゲートパッド部２８１の位置は、実装基板側の配線のパターンの制約を受け、自由に変更できない。更に、本実施形態では、ゲート引き出し配線８の連結部８２と導電体９をチップの同一辺に一直線状に設け、第１ゲート電極層１８の曲折部１８ｃも最小限となるように、例えば導電体９と隣接して保護ダイオードＤｉを配置する。
　従って、上記の如く第２ゲート電極層２８の配線部２８２の距離ＭＬを最短にできるように、保護ダイオードＤｉの外形形状と配置を選択している。
　尚、第１の実施形態では、チップの形状が長方形状であるが、これに限らず、正方形状であってもよい。また、素子領域２０のトレンチ６（ゲート電極７）が格子状の場合を例に説明したが、トレンチ６（ゲート電極７）は、チップの辺に平行なストライプ状であってもよい。
　特にチップの形状が長方形状の場合で、素子領域２０のトレンチ６（ゲート電極７）がストライプ状の場合には、ゲート電極７をチップの長辺ＬＥに沿ってこれと平行になるように配置し、ゲート引き出し配線８は、チップの長辺ＬＥと平行に引き出し部８１を設け、チップの短辺ＳＥと平行に連結部８２を配置するとよい。
　ゲート電極７がストライプ状の場合には、格子状（図１）の場合と異なり、全てのゲート電極７と引き出し部８１を連続させる必要がある。従って、連結部８２をチップの短辺ＳＥと平行に配置することにより、長辺ＬＥに平行に配置した場合と比較して、非動作面積を小さくできる。
　図６は、ゲート引き出し配線８の配置面積を低減したことによる、本実施形態の効果を示す比較表である。図６（Ａ）が平面視におけるチップ形状が正方形（一辺の長さがＸｍｍ（Ｙｍｍ））の場合であり、図６（Ｂ）がチップ形状が長方形（辺の長さＸｍｍ、Ｙｍｍ）の場合である。
　それぞれ３種類のチップ面積について、チップの４辺に沿ってゲート引き出し配線を設けた従来構造（図９）と、チップの１辺のみに沿ってゲート引き出し配線８を設けた本実施形態の構造について、素子領域面積とオン抵抗を比較した。
　オン抵抗低減効果は、従来構造に対する本実施形態のオン抵抗の割合であり、数値が小さいほうが、よりオン抵抗が低いことを示す。これらから、ゲート引き出し配線８の配置面積を低減したことで明らかにオン抵抗が低減し、またいずれの場合も、チップサイズが小さいほど、オン抵抗の低減に有利であることがわかる。
　図７を参照して、本発明の第２の実施形態について説明する。第２の実施形態は、第１ゲート電極層１８がＬ字状になる他の形態を示す。
　例えば図７（Ａ）の如く、チップの短辺ＳＥに沿って保護ダイオードＤｉの長辺ｌｅが沿うように配置され、チップの長辺ＬＥに沿って導電体９およびゲート引き出し配線８の連結部８２が配置される構成としてもよい。
　この場合も、ゲート引き出し配線８の連結部８２および導電体９は曲折せず同一辺（長辺ＬＥ）上に一直線状に配置され、保護ダイオードＤｉは一端がゲートパッド部２８１の直近に配置される。
　また図７（Ｂ）の如く、チップの長辺ＬＥに保護ダイオードＤｉの長辺ｌｅと導電体９が沿うように隣接して配置され、チップの短辺ＳＥ側に連結部８２が配置される構成であってもよい。第１ゲート電極層１８が曲折することによる非動作領域は形成されるが、ゲート引き出し配線８の配置面積が小さく、ゲート引き出し配線８および導電体９が曲折しないため、従来構造と比較して非動作領域を低減できる。
　図８を参照して、本発明の第３の実施形態について説明する。
　第３の実施形態は、ゲート引き出し配線８の連結部８２、導電体９がいずれも曲折しない一直線状で、更にこれらと保護ダイオードＤｉの長辺ｌｅが同一辺上に配置される場合である。これらは離間せず、隣接して配置される。これらはチップの長辺ＬＥに沿って配置されてもよいし、短辺ＳＥに沿って配置されてもよい。この場合は、第１ゲート電極層１８も曲折部を有しない一直線状となる。
　この場合は、例えば保護ダイオードＤｉの形状や導電体９又は連結部８２の長さを適宜変更するなどして、配線部２８２の距離ＭＬを最短にする。
　更に、保護ダイオードＤｉは、ＭＯＳＦＥＴ１００のゲート－ソース間に接続され、導電体（抵抗体）９は、ゲートに直列に接続されるものであるので、この回路構成が実現できれば、ゲート引き出し配線８、導電体９および保護ダイオードＤｉの並びは図示したものに限らない。例えば、多層配線構造によって、保護ダイオードＤｉと導電体９の間に、ゲート引き出し配線８が配置される構成としてもよい。
　尚、上記の実施形態では保護ダイオードＤｉは、同一構成の２つの同心状（中心が２つ）の保護ダイオードＤｉ１、Ｄｉ２を並列接続した場合（図２参照）を例に説明したが、これに限らない。すなわち、保護ダイオードＤｉ全体の外形が長辺ｌｅと短辺ｓｅを有する矩形状であって、１つの同心状（中心が１つ）にｐｎ接合を形成した保護ダイオードであってもよいし、３つ以上の同心状（中心が３つ以上）の保護ダイオードを並列接続した構成でもよい。また正方形状の複数の保護ダイオードＤｉ１、Ｄｉ２を一列に並べる形状であってもよい。
　また、ｐｎ接合を形成する環状のパターンは矩形状、円（楕円）形状、多角形状などであってもよい。
　更に、ｐｎ接合は環状のパターンに限らず、ｐｎ接合の端部がストライプ状に露出するように、一の方向に交互にｐｎ接合面を配置するものであってもよい。
　以上、本実施形態では素子領域２０にｎチャネル型ＭＯＳＦＥＴ１００が配置される場合を例に説明したが、これと導電型を逆にしたｐチャネル型ＭＯＳＦＥＴであってもよく、１つのチップにドレインを共通として２つのＭＯＳＦＥＴを配置した二次電池の保護回路用の絶縁ゲート型半導体装置であってもよく、同様の効果が得られる。
　また、トレンチ構造のＭＯＳＦＥＴを例に説明したが、ゲート電極７が基板表面に設けられるプレーナ構造であっても同様に実施できる。
　更に、図４に示すｎ＋型シリコン半導体基板１の下層にｐ型半導体領域を設けた、ｎチャネル型ＩＧＢＴ（(Insulated　Gate　Bipolar　Transistor）又はこれと導電型を逆に
したｐチャネル型ＩＧＢＴであっても同様に実施でき、同様の効果が得られる。
　１　　ｎ＋型シリコン半導体基板
　２　　ｎ－型半導体層
　７　　ゲート電極
　８　　ゲート引き出し配線
　８１　引き出し部
　８２　連結部
　９　　導電体
　１７　第１ゲート電極
　１８　第１ソース電極
　２７　第２ゲート電極
　２８　第２ソース電極
　２８１　ゲートパッド部
　２８２　配線部
　２８３　接続部

Claims (7)

  1. 　一導電型半導体層と、
    　前記一導電型半導体層の表面に設けられ、絶縁ゲート型半導体素子のトランジスタセルが配置される素子領域と、
    　該素子領域上に設けられ前記トランジスタセルのゲート電極と接続するゲートパッド部と、
    　前記トランジスタセルのソース電極と前記ゲート電極間に接続される保護ダイオードと、
    　前記一導電型半導体層の周辺部に配置され、前記ゲート電極を前記一導電型半導体層上に引き出して前記ゲートパッド部に接続するゲート引き出し配線と、
    　該ゲート引き出し配線と前記保護ダイオードとに接続する導電体と、
    　を具備し、
    　前記ゲート引き出し配線および前記導電体は曲折せず、前記一導電型半導体層の一の辺に沿って一直線状に設けられることを特徴とする絶縁ゲート型半導体装置。
  2. 　前記保護ダイオード、前記ゲート引き出し配線および前記導電体は隣接して配置されることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
  3. 　前記保護ダイオードは前記一の辺に沿って配置されることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
  4. 　前記保護ダイオードは前記ゲートパッド部の直近に配置されることを特徴とする請求項１から請求項３のいずれかに記載の絶縁ゲート型半導体装置。
  5. 　前記ゲート引き出し配線、前記導電体上に延在し前記保護ダイオードの一端に接続する第１ゲート電極層が設けられ、該第１ゲート電極層の曲折部は１以下であることを特徴とする請求項１から請求項４のいずれかに記載の絶縁ゲート型半導体装置。
  6. 　前記保護ダイオード上で前記第１ゲート電極層と接続する第２ゲート電極層が設けられ、前記ゲートパッド部は前記第２ゲート電極層の一部であることを特徴とする請求項１から請求項５のいずれかに記載の絶縁ゲート型半導体装置。
  7. 　前記一導電型半導体層は、短辺と長辺を有する矩形状であり、前記ゲート電極は前記長辺に沿ってストライプ状に延在し、前記ゲート引き出し配線は前記短辺に沿って配置されることを特徴とする請求項１から請求項６のいずれかに記載の絶縁ゲート型半導体装置。
PCT/JP2012/000875 2011-02-17 2012-02-09 絶縁ゲート型半導体装置 Ceased WO2012111285A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280008087.6A CN103370792B (zh) 2011-02-17 2012-02-09 绝缘栅极型半导体装置
US13/982,668 US8981471B2 (en) 2011-02-17 2012-02-09 Insulated gate semiconductor device
US14/618,571 US10121887B2 (en) 2011-02-17 2015-02-10 Insulated gate semiconductor device and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011032342A JP6000513B2 (ja) 2011-02-17 2011-02-17 絶縁ゲート型半導体装置
JP2011-032342 2011-02-17

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/982,668 A-371-Of-International US8981471B2 (en) 2011-02-17 2012-02-09 Insulated gate semiconductor device
US14/618,571 Continuation US10121887B2 (en) 2011-02-17 2015-02-10 Insulated gate semiconductor device and method

Publications (1)

Publication Number Publication Date
WO2012111285A1 true WO2012111285A1 (ja) 2012-08-23

Family

ID=46672232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000875 Ceased WO2012111285A1 (ja) 2011-02-17 2012-02-09 絶縁ゲート型半導体装置

Country Status (4)

Country Link
US (2) US8981471B2 (ja)
JP (1) JP6000513B2 (ja)
CN (1) CN103370792B (ja)
WO (1) WO2012111285A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212432A (ja) * 2016-05-18 2017-11-30 ローム株式会社 半導体装置
US11201237B2 (en) 2016-05-18 2021-12-14 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US20230154815A1 (en) * 2020-04-27 2023-05-18 Rohm Co., Ltd. Semiconductor device
US12477773B2 (en) 2020-09-17 2025-11-18 Rohm Co., Ltd. Semiconductor device including terminal electrodes

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000513B2 (ja) * 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
US9607984B2 (en) 2014-08-01 2017-03-28 Semiconductor Components Industries, Llc Common drain semiconductor device structure and method
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
CN110546757B (zh) * 2017-04-24 2023-05-19 罗姆股份有限公司 电子元器件和半导体装置
CN109994445B (zh) * 2017-12-29 2023-08-22 三垦电气株式会社 半导体元件和半导体装置
JP6998788B2 (ja) * 2018-02-09 2022-01-18 エイブリック株式会社 半導体装置
US11164813B2 (en) * 2019-04-11 2021-11-02 Cree, Inc. Transistor semiconductor die with increased active area
US12074079B2 (en) 2019-04-11 2024-08-27 Wolfspeed, Inc. Wide bandgap semiconductor device with sensor element
JP7454454B2 (ja) * 2020-06-18 2024-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022012503A (ja) * 2020-07-01 2022-01-17 ローム株式会社 半導体装置
WO2023064232A1 (en) * 2021-10-15 2023-04-20 Wolfspeed, Inc. Power semiconductor devices including multiple gate bond pads
KR102890102B1 (ko) * 2022-09-16 2025-11-24 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치 및 실장 기판
DE102022210413A1 (de) 2022-09-30 2024-04-04 Infineon Technologies Ag Halbleitervorrichtung und verfahren zu dessen herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125907A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 保護回路付きｍｏｓ電界効果型トランジスタ
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2010182740A (ja) * 2009-02-03 2010-08-19 Renesas Electronics Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100755B2 (ja) * 1992-05-28 2000-10-23 松下電子工業株式会社 縦型ｍｏｓ電界効果トランジスタ
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
JP2004281524A (ja) * 2003-03-13 2004-10-07 Sanyo Electric Co Ltd 半導体装置
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP6000513B2 (ja) * 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125907A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 保護回路付きｍｏｓ電界効果型トランジスタ
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2010182740A (ja) * 2009-02-03 2010-08-19 Renesas Electronics Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212432A (ja) * 2016-05-18 2017-11-30 ローム株式会社 半導体装置
US11201237B2 (en) 2016-05-18 2021-12-14 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US11955544B2 (en) 2016-05-18 2024-04-09 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US20230154815A1 (en) * 2020-04-27 2023-05-18 Rohm Co., Ltd. Semiconductor device
US12417954B2 (en) * 2020-04-27 2025-09-16 Rohm Co., Ltd. Semiconductor device
US12501654B2 (en) 2020-07-17 2025-12-16 Rohm Co., Ltd. Semiconductor device
US12477773B2 (en) 2020-09-17 2025-11-18 Rohm Co., Ltd. Semiconductor device including terminal electrodes
US12490457B2 (en) * 2020-09-17 2025-12-02 Rohm Co., Ltd. Semiconductor device including end insulating layer
US12490458B2 (en) 2020-09-17 2025-12-02 Rohm Co., Ltd. Semiconductor device including overlapping electrodes

Also Published As

Publication number Publication date
JP2012174726A (ja) 2012-09-10
US8981471B2 (en) 2015-03-17
US20150171071A1 (en) 2015-06-18
US20140001539A1 (en) 2014-01-02
JP6000513B2 (ja) 2016-09-28
CN103370792B (zh) 2015-12-09
US10121887B2 (en) 2018-11-06
CN103370792A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
JP6000513B2 (ja) 絶縁ゲート型半導体装置
US8431998B2 (en) Insulated gate semiconductor device
JP6274968B2 (ja) 半導体装置
JP5798024B2 (ja) 半導体装置
JP6624973B2 (ja) 半導体装置
US20080079079A1 (en) Insulated-gate semiconductor device
CN100585877C (zh) 半导体装置
JP5980515B2 (ja) 絶縁ゲート型半導体装置
JP2018061009A (ja) 半導体装置および半導体パッケージ
JP2019140169A (ja) 炭化珪素半導体装置
JP4791113B2 (ja) 半導体装置
JP2018093209A (ja) 半導体装置
JP2004273647A (ja) 半導体素子及びその製造方法
JP7769746B2 (ja) 半導体装置
JP5432492B2 (ja) 絶縁ゲート型半導体装置
JP2010087124A (ja) 絶縁ゲート型半導体装置
JP2011009630A (ja) 保護ダイオード
WO2023167161A1 (ja) 半導体装置
JP2022018931A (ja) 半導体装置
JP2010087126A (ja) 絶縁ゲート型半導体装置
JP2013008807A (ja) 絶縁ゲート型半導体装置
JP2009088004A (ja) 半導体装置
WO2022092035A1 (ja) 半導体装置
JP2024071021A (ja) 半導体装置
JP2010087127A (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280008087.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12747825

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13982668

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12747825

Country of ref document: EP

Kind code of ref document: A1