DE102022210413A1

DE102022210413A1 - Halbleitervorrichtung und verfahren zu dessen herstellung

Info

Publication number: DE102022210413A1
Application number: DE102022210413.7A
Authority: DE
Inventors: Andreas Korzenietz; Anton Mauder; Christoffer Erbert; Julia Zischang
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2022-09-30
Filing date: 2022-09-30
Publication date: 2024-04-04
Also published as: CN117810187A; US20240113053A1

Abstract

Die Anmeldung betrifft eine Leistungshalbleitervorrichtung (1), umfassend: einen Halbleiterkörper (2) mit einer Vorderseite (2-1), die mit einer Vorderseitenmetallisierung (3) gekoppelt ist, und einer Rückseite (2-2), die mit einer Rückseitenmetallisierung (4) gekoppelt ist und einen aktiven Bereich mit mehreren Transistorzellen (21) aufweist, wobei die Vorderseitenmetallisierung (3) eine erste Lastanschlussstruktur (36) und eine Steueranschlussstruktur (38) umfasst, wobei mindestens eine der ersten Schicht (31) und der zweiten Schicht (33) lateral segmentiert ist, wobei ein erstes Segment (31-1, 33-1) Teil der ersten Lastanschlussstruktur (36) ist und ein zweites Segment (31-2, 33-2) Teil der Steueranschlussstruktur (38) ist.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Beschreibung auf Aspekte einer Leistungshalbleitervorrichtung mit einer Vorderseitenmetallisierung, die zwei Metallschichten umfasst.
HINTERGRUND
Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, beruhen auf Leistungshalbleitervorrichtungen. Beispielsweise wurden Bipolartransistoren mit isoliertem Gate (IGBTs), Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich unter anderem Schalter in Leistungsversorgungen und Leistungswandlern.
Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper mit einem aktiven Bereich, der dazu ausgebildet ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen zu leiten. Beide Lastanschlüsse können durch eine jeweilige Metallisierung bereitgestellt sein. Im Fall einer vertikalen Leistungshalbleitervorrichtung ist der Halbleiterkörper üblicherweise zwischen den beiden Anschlüssen angeordnet. Für eine gesteuerte Leistungshalbleitervorrichtung, die z. B. eine Gate- oder Steuerelektrode aufweist, kann ein zusätzlicher Anschluss, z. B. ein Steuer- oder Gateanschluss, notwendig sein. Für jeden Anschluss kann ein Bondpad für eine Verbindung über Bonddrähte als Teil der Metallisierung bereitgestellt sein. Das Bondpad für den Gateanschluss verbraucht jedoch mehr Chipfläche des Halbleiterkörpers als für die Funktion der Halbleitervorrichtung notwendig ist.
Es ist daher wünschenswert, den Verlust von aktiver Fläche innerhalb des aktiven Bereichs durch das Bondpad zu reduzieren.
ZUSAMMENFASSUNG
Hierin beschriebene Aspekte beziehen sich auf ein spezifisches neuartiges Design eines Rückseitenbereichs einer Leistungshalbleitervorrichtung, das zum Beispiel die Verwendung von Chipfläche im Vergleich zu herkömmlichen Designs aufweisen kann.
Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper mit einer Vorderseite, die mit einer Vorderseitenmetallisierung gekoppelt ist, und einer Rückseite, die mit einer Rückseitenmetallisierung gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur und eine Steueranschlussstruktur umfasst, wobei die Rückseitenmetallisierung eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist, und wobei die Leistungshalbleitervorrichtung dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur zu leiten. Die Leistungshalbleitervorrichtung umfasst ferner einen aktiven Bereich mit einer Mehrzahl von Transistorzellen, wobei die Mehrzahl von Transistorzellen Gatestrukturen umfasst, die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur stehen, eine Mehrzahl von Sourcebereichen, die mit der ersten Lastanschlussstruktur gekoppelt sind, und einen Bodybereich, der mit der ersten Lastanschlussstruktur gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst, wobei mindestens eine der ersten Schicht und der zweiten Schicht lateral segmentiert ist, wobei ein erstes Segment Teil der ersten Lastanschlussstruktur ist und ein zweites Segment Teil der Steueranschlussstruktur ist.
Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper mit einer Vorderseite, die mit einer Vorderseitenmetallisierung gekoppelt ist, und einer Rückseite, die mit einer Rückseitenmetallisierung gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur und eine Steueranschlussstruktur umfasst, wobei die Rückseitenmetallisierung eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist, und wobei die Leistungshalbleitervorrichtung dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur zu leiten. Die Leistungshalbleitervorrichtung umfasst ferner einen aktiven Bereich mit einer Mehrzahl von Transistorzellen, wobei die Mehrzahl von Transistorzellen Gatestrukturen umfasst, die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur stehen, eine Mehrzahl von Sourcebereichen, die mit der ersten Lastanschlussstruktur gekoppelt sind, und einen Bodybereich, der mit der ersten Lastanschlussstruktur gekoppelt ist. Die Vorderseitenmetallisierung umfasst eine erste Schicht und eine zweite Schicht über der ersten Schicht, wobei sowohl die erste Schicht als auch die zweite Schicht lateral segmentiert sind, wobei jeweilige Segmente entweder mit dem ersten Lastanschluss oder dem Steueranschluss verbunden sind. Die Vorderseitenmetallisierung umfasst einen Gate-Runner-Bereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem Steueranschluss elektrisch verbunden sind, einen Überlappungsbereich, wo die erste Schicht mit dem ersten Lastanschluss elektrisch verbunden ist und die zweite Schicht mit dem Steueranschluss elektrisch verbunden ist, und einen Lastanschlussbereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem ersten Lastanschluss elektrisch verbunden sind.
Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite und einer Rückseite, die einen aktiven Bereich mit einer Mehrzahl von Transistorzellen bilden, wobei die Mehrzahl von Transistorzellen Steuerstrukturen umfasst, die dazu ausgebildet sind, einen Laststrom zu steuern, eine Mehrzahl von Sourcebereichen und einen Bodybereich; Bilden einer Rückseitenmetallisierung, die eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist; Bilden einer Vorderseitenmetallisierung, die mit der Vorderseite gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen und dem Bodybereich und eine Steueranschlussstruktur in elektrischer Verbindung mit den Steuerstrukturen umfasst. Dabei umfasst das Bilden der Vorderseitenmetallisierung das Bilden einer ersten Schicht, das Bilden einer zweiten Schicht über der ersten Schicht und das laterale Segmentieren mindestens einer der ersten Schicht und der zweiten Schicht in ein erstes Segment und ein zweites Segment, wobei das erste Segment Teil der ersten Lastanschlussstruktur ist und das zweite Segment Teil der Steueranschlussstruktur ist.
Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite und einer Rückseite, die einen aktiven Bereich mit einer Mehrzahl von Transistorzellen bilden, wobei die Mehrzahl von Transistorzellen Steuerstrukturen umfasst, die dazu ausgebildet sind, einen Laststrom zu steuern, eine Mehrzahl von Sourcebereichen und einen Bodybereich; Bilden einer Rückseitenmetallisierung, die eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist; Bilden einer Vorderseitenmetallisierung, die mit der Vorderseite gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen und dem Bodybereich und eine Steueranschlussstruktur in elektrischer Verbindung mit den Steuerstrukturen umfasst. Dabei umfasst das Bilden der Vorderseitenmetallisierung das Bilden einer ersten Schicht, das Bilden einer zweiten Schicht über der ersten Schicht und das laterale Segmentieren sowohl der ersten Schicht als auch der zweiten Schicht in ein erstes Segment und ein zweites Segment, wobei in einem Gate-Runner-Bereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem Steueranschluss elektrisch verbunden sind, in einem Überlappungsbereich die erste Schicht mit dem ersten Lastanschluss elektrisch verbunden ist und die zweite Schicht mit dem Steueranschluss elektrisch verbunden ist, und in einem Lastanschlussbereich sowohl die erste Schicht als auch die zweite Schicht mit dem ersten Lastanschluss elektrisch verbunden sind.
Fachleute auf dem Gebiet werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beigefügten Zeichnungen erkennen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Offenbarung ist beispielhaft und nicht einschränkend in den Figuren der beigefügten Zeichnungen veranschaulicht, in denen sich gleiche Bezugszeichen auf ähnliche oder identische Elemente beziehen. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Die Merkmale der verschiedenen veranschaulichten Beispiele können kombiniert werden, es sei denn, sie schließen einander aus.

1A veranschaulicht eine Querschnittsansicht einer Ausführungsform einer Leistungshalbleitervorrichtung, die eine Metallisierung umfasst, die eine erste Schicht und eine zweite Schicht umfasst.
1B veranschaulicht eine Draufsicht derselben Ausführungsform einer Leistungshalbleitervorrichtung, die eine erste Schicht umfasst.
2A bis 2D veranschaulichen eine andere Ausführungsform einer Leistungshalbleitervorrichtung, die eine Metallisierung umfasst, die eine erste Schicht und eine zweite Schicht umfasst, in einer Querschnittsansicht.
3 veranschaulicht eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung.

AUSFÜHRLICHE BESCHREIBUNG
Die hier beschriebenen Beispiele stellen eine Leistungshalbleitervorrichtung (in der folgenden Beschreibung auch als Halbleitervorrichtung erwähnt) bereit. Die Leistungshalbleitervorrichtung umfasst einen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche. Die Leistungshalbleitervorrichtung weist einen aktiven Bereich auf, der mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen der ersten Oberfläche und der zweiten Oberfläche umfasst. Die Leistungshalbleitervorrichtung umfasst einen Randabschlussbereich, der den aktiven Bereich von einem Chiprand trennt. Ferner umfasst die Leistungshalbleitervorrichtung eine erste Schicht, die unten ausführlich beschrieben wird.
In dieser Beschreibung bedeutet der Begriff „oben“, dass eine Schicht auf der Oberfläche dieser Vorrichtungsstrukturen oder -bereiche oder über eine oder mehrere andere Strukturen oder Schichten aufgebracht ist. Dadurch kann sich die Dünnfilmschicht direkt auf den Vorrichtungsstrukturen oder -bereichen befinden oder kann sich direkt auf eine andere Schicht oder ein anderes Element erstrecken. Es können auch dazwischenliegende Schichten oder Elemente vorhanden sein. Wenn im Gegensatz dazu eine Schicht oder ein Element als „direkt auf“ oder sich „direkt auf“ eine andere Schicht oder ein anderes Element erstreckend bezeichnet wird, sind keine dazwischenliegenden Schichten oder Elemente vorhanden.
Die Halbleitervorrichtung, wie etwa eine Hochspannungshalbleitervorrichtung (z. B. ein Halbleiterchip), kann beispielsweise als ein IGBT (Bipolartransistor mit isoliertem Gate), ein FET (Feldeffekttransistor), insbesondere ein MOSFET (Metalloxid-Halbleiter-FET), ein JFET (Sperrschicht-FET), ein Thyristor, insbesondere ein GTO (Gate Turn-Off)-Thyristor, ein BJT (Bipolarsperrschichttransistor), ein HEMT (Transistor mit hoher Elektronenbeweglichkeit) oder eine Diode konfiguriert sein. Beispielsweise können sich eine Sourceelektrode und eine Gateelektrode von z. B. einem FET oder MOSFET auf der oberen Seitenfläche befinden, während die Drainelektrode des FET oder MOSFET auf der unteren Seitenfläche angeordnet sein kann.
Der Halbleiterkörper kann ein Halbleitersubstrat umfassen, z. B. einen bearbeiteten Wafer oder einen Wafer mit epitaktischen Schichten, die mehrere Vorrichtungsstrukturen auf oder über einer Oberfläche des Wafers umfassen. Das Halbleitersubstrat kann ein Halbleitermaterial umfassen oder daraus sein, wie z. B. Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs usw. Beispielsweise kann das Halbleitersubstrat ein Wafer oder ein Chip sein, der einen aktiven Bereich umfasst. Der aktive Bereich kann mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss umfassen, die auf der ersten bzw. zweiten Oberfläche davon angeordnet sind. Beispielsweise können der erste und der zweite Lastanschluss durch eine elektrisch leitende Hochspannungsstruktur gebildet sein, die z. B. aus Metall hergestellt ist. Alle Arten von Metall oder Metalllegierung können für die Lastanschlüsse verwendet werden, obwohl das Metall in vielen Fällen Aluminium oder Kupfer oder eine Legierung aus Aluminium oder Kupfer umfassen oder daraus sein kann. Beispiele für die Lastanschlüsse sind weiter unten dargelegt. Es ist anzumerken, dass Lastanschlüsse relativ nahe an der Anode des aktiven Bereichs angeordnet sein können, um während des Betriebs der Halbleitervorrichtung hohen elektrischen Feldern ausgesetzt zu sein. Die Lastanschlüsse können dazu ausgebildet sein, während des Betriebs mit einer Hochspannung von gleich oder größer als 0,6 kV, 1 kV, 2 kV, 3 kV oder 4 kV oder 5 kV oder 6 kV oder 6,5 kV beaufschlagt zu werden. Diese Spannung kann zwischen einem ersten Lastanschluss (z. B. Anode, Source, Emitter oder eine andere elektrisch leitende Struktur, die mit dem ersten Lastanschluss verbunden ist) und einem zweiten Lastanschluss der Leistungshalbleitervorrichtung (z. B. einer Kathode, einem Drain oder einem Kollektor an der Unterseite des Halbleiterkörpers), der z. B. an einer Oberfläche des Halbleiterkörpers gegenüber der Oberfläche des Halbleiterkörpers angeordnet ist, wo der erste Lastanschluss bereitgestellt ist, angelegt werden.
Ein Randabschlussbereich kann zwischen dem aktiven Bereich und einem Chiprand des Halbleiterkörpers, z. B. nahe der ersten Oberfläche, liegen. Zum Beispiel kann der Randabschlussbereich innerhalb des Halbleiterkörpers in der Nähe der ersten Oberfläche oder angrenzend an die erste Oberfläche angeordnet sein. Der Chiprand kann eine laterale Grenze des Halbleiterkörpers sein. Der Chiprand kann eine Schneidkante sein, die aus dem Trennen des Halbleiterkörpers von einem Wafer während der Herstellung resultiert. Der Chiprand kann die Grenze zwischen der ersten Oberfläche und der zweiten Oberfläche des Halbleiterkörpers angeben. In einigen Beispielen kann der Chiprand auch die Grenze zu einem benachbarten Chip auf einem Wafersubstrat definieren. Zwei oder mehr solcher Chips können auf einem einzelnen Wafer platziert sein und jeder kann Chipränder aufweisen, die mit seinen benachbarten Chips in Beziehung stehen. Der Randabschlussbereich hilft somit, die auf einem Wafer integrierten Chips zu trennen. Darüber hinaus kann der Randabschlussbereich verwendet werden, um die Trennung der einzelnen Chips innerhalb des Randabschlussbereichs zu erleichtern, wenn die einzelnen Chips aus einem Wafer mit einer Anzahl von Chips während der Herstellung der Halbleitervorrichtung geschnitten werden.
Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper mit einer Vorderseite, die mit einer Vorderseitenmetallisierung gekoppelt ist, und einer Rückseite, die mit einer Rückseitenmetallisierung gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur und eine Steueranschlussstruktur umfasst, wobei die Rückseitenmetallisierung eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist, und wobei die Leistungshalbleitervorrichtung dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur zu leiten. Die Leistungshalbleitervorrichtung umfasst ferner einen aktiven Bereich mit einer Mehrzahl von Transistorzellen, wobei die Mehrzahl von Transistorzellen Gatestrukturen umfasst, die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur stehen, eine Mehrzahl von Sourcebereichen, die mit der ersten Lastanschlussstruktur gekoppelt sind, und einen Bodybereich, der mit der ersten Lastanschlussstruktur gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst, wobei mindestens eine der ersten Schicht und der zweiten Schicht lateral segmentiert ist, wobei ein erstes Segment Teil der ersten Lastanschlussstruktur ist und ein zweites Segment Teil der Steueranschlussstruktur ist.
Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper mit einer Vorderseite, die mit einer Vorderseitenmetallisierung gekoppelt ist, und einer Rückseite, die mit einer Rückseitenmetallisierung gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur und eine Steueranschlussstruktur umfasst, wobei die Rückseitenmetallisierung eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist, und wobei die Leistungshalbleitervorrichtung dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur zu leiten. Die Leistungshalbleitervorrichtung umfasst ferner einen aktiven Bereich mit einer Mehrzahl von Transistorzellen, wobei die Mehrzahl von Transistorzellen Gatestrukturen umfasst, die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur stehen, eine Mehrzahl von Sourcebereichen, die mit der ersten Lastanschlussstruktur gekoppelt sind, und einen Bodybereich, der mit der ersten Lastanschlussstruktur gekoppelt ist. Die Vorderseitenmetallisierung umfasst eine erste Schicht und eine zweite Schicht über der ersten Schicht, wobei sowohl die erste Schicht als auch die zweite Schicht lateral segmentiert sind, wobei jeweilige Segmente entweder mit dem ersten Lastanschluss oder dem Steueranschluss verbunden sind. Die Vorderseitenmetallisierung umfasst einen Gate-Runner-Bereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem Steueranschluss elektrisch verbunden sind, einen Überlappungsbereich, wo die erste Schicht mit dem ersten Lastanschluss elektrisch verbunden ist und die zweite Schicht mit dem Steueranschluss elektrisch verbunden ist, und einen Lastanschlussbereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem ersten Lastanschluss elektrisch verbunden sind.
Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite und einer Rückseite, die einen aktiven Bereich mit einer Mehrzahl von Transistorzellen bilden, wobei die Mehrzahl von Transistorzellen Steuerstrukturen umfasst, die dazu ausgebildet sind, einen Laststrom zu steuern, eine Mehrzahl von Sourcebereichen und einen Bodybereich; Bilden einer Rückseitenmetallisierung, die eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist; Bilden einer Vorderseitenmetallisierung, die mit der Vorderseite gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen und dem Bodybereich und eine Steueranschlussstruktur in elektrischer Verbindung mit den Steuerstrukturen umfasst. Dabei umfasst das Bilden der Vorderseitenmetallisierung das Bilden einer ersten Schicht, das Bilden einer zweiten Schicht über der ersten Schicht und das laterale Segmentieren mindestens einer der ersten Schicht und der zweiten Schicht in ein erstes Segment und ein zweites Segment, wobei das erste Segment Teil der ersten Lastanschlussstruktur ist und das zweite Segment Teil der Steueranschlussstruktur ist.
Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite und einer Rückseite, die einen aktiven Bereich mit einer Mehrzahl von Transistorzellen bilden, wobei die Mehrzahl von Transistorzellen Steuerstrukturen umfasst, die dazu ausgebildet sind, einen Laststrom zu steuern, eine Mehrzahl von Sourcebereichen und einen Bodybereich; Bilden einer Rückseitenmetallisierung, die eine zweite Lastanschlussstruktur umfasst, die mit der Rückseite gekoppelt ist; Bilden einer Vorderseitenmetallisierung, die mit der Vorderseite gekoppelt ist, wobei die Vorderseitenmetallisierung eine erste Lastanschlussstruktur in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen und dem Bodybereich und eine Steueranschlussstruktur in elektrischer Verbindung mit den Steuerstrukturen umfasst. Dabei umfasst das Bilden der Vorderseitenmetallisierung das Bilden einer ersten Schicht, das Bilden einer zweiten Schicht über der ersten Schicht und das laterale Segmentieren jeder der ersten Schicht und der zweiten Schicht in ein erstes Segment und ein zweites Segment, wobei in einem Gate-Runner-Bereich, wo sowohl die erste Schicht als auch die zweite Schicht mit dem Steueranschluss elektrisch verbunden sind, in einem Überlappungsbereich die erste Schicht mit dem ersten Lastanschluss elektrisch verbunden ist und die zweite Schicht mit dem Steueranschluss elektrisch verbunden ist, und in einem Lastanschlussbereich sowohl die erste Schicht als auch die zweite Schicht mit dem ersten Lastanschluss elektrisch verbunden sind.
Im Folgenden werden einige weitere Beispiele bereitgestellt, die für alle Ausführungsformen der vorliegenden Anmeldung gelten.
Beispielsweise kann das zweite Segment der ersten Schicht einen Gate-Runner bilden. Das zweite Segment der ersten Schicht kann den aktiven Bereich zumindest teilweise umschließen. Beispielsweise kann das zweite Segment der zweiten Schicht ein Bondpad bilden.
Beispielsweise sind sowohl die erste Schicht als auch die zweite Schicht lateral segmentiert, wobei die erste Schicht ein erstes Segment umfasst, das Teil der ersten Lastanschlussstruktur ist, und ein zweites Segment, das Teil der Steueranschlussstruktur ist, und die zweite Schicht ein erstes Segment umfasst, das Teil der ersten Lastanschlussstruktur ist, und ein zweites Segment, das Teil der Steueranschlussstruktur ist. Mit anderen Worten können sowohl die erste Schicht als auch die zweite Schicht separate Segmente umfassen, die voneinander elektrisch getrennt sind, so dass sie ein unterschiedliches Potential aufweisen. Beide Schichten können das Potential der Steueranschlussstruktur und der ersten Lastanschlussstruktur in jeweils unterschiedlichen Segmenten aufweisen. Beispielsweise können zweite Segmente sowohl der ersten als auch der zweiten Schicht mit dem Steueranschluss elektrisch verbunden sein (und auch Teil des Steueranschlusses sein). Beispielsweise können erste Segmente sowohl der ersten als auch der zweiten Schicht mit dem ersten Lastanschluss elektrisch verbunden sein (und auch Teil des ersten Lastanschlusses sein). In einem Lastanschlussbereich können sowohl die erste als auch die zweite Schicht mit dem ersten Lastanschluss elektrisch verbunden sein.
Beispielsweise überlappt in einem Überlappungsbereich das zweite Segment der zweiten Schicht das erste Segment der ersten Schicht lateral. In dem Überlappungsbereich kann das zweite Segment der zweiten Schicht mit der Steueranschlussstruktur elektrisch verbunden sein und das erste Segment der ersten Schicht kann mit der ersten Lastanschlussstruktur elektrisch verbunden sein.
Beispielsweise ist das zweite Segment der zweiten Schicht auf mindestens zwei gegenüberliegenden Flächen lateral von dem ersten Segment der zweiten Schicht umgeben. Beispielsweise ist das zweite Segment der zweiten Schicht lateral zwischen zwei Abschnitten des ersten Segments der zweiten Schicht angeordnet, insbesondere auf den mindestens zwei gegenüberliegenden Flächen. Das zweite Segment der zweiten Schicht kann das zweite Segment der zweiten Schicht lateral in diese zwei Abschnitte unterteilen. In diesem Fall kann das zweite Segment der zweiten Schicht als Gate-Finger konfiguriert sein, der sich durch den aktiven Bereich erstreckt, z. B. von der Mitte des Chips zumindest teilweise in Richtung des Chiprands.
Beispielsweise grenzt das zweite Segment der zweiten Schicht lateral an das erste Segment der zweiten Schicht auf mindestens zwei benachbarten Flächen an. Beispielsweise ist das zweite Segment der zweiten Schicht in einem Rand des aktiven Bereichs oder außerhalb des aktiven Bereichs angeordnet. In diesem Fall kann das zweite Segment der zweiten Schicht als Bondpad ausgebildet sein.
Beispielsweise ist das zweite Segment der ersten Schicht auf mindestens zwei gegenüberliegenden Flächen lateral von dem ersten Segment der ersten Schicht umgeben. Beispielsweise ist das zweite Segment der ersten Schicht lateral zwischen zwei Abschnitten des ersten Segments der ersten Schicht angeordnet, insbesondere auf den mindestens zwei gegenüberliegenden Flächen. Das zweite Segment der ersten Schicht kann das zweite Segment der ersten Schicht lateral in diese zwei Abschnitte unterteilen. In diesem Fall kann das zweite Segment der ersten Schicht als Gate-Finger ausgebildet sein, der sich durch den aktiven Bereich erstreckt, z. B. von der Mitte des Chips zumindest teilweise in Richtung des Chiprands.
Beispielsweise weist in einem lateralen Querschnitt das zweite Segment der ersten Schicht eine kleinere laterale Ausdehnung auf als das zweite Segment der zweiten Schicht. Beispielsweise kann das zweite Segment der zweiten Schicht über das zweite Segment der ersten Schicht hinausragen. Dies kann eine vergrößerte Fläche (in einer Draufsicht auf den Chip) des zweiten Segments der zweiten Schicht im Vergleich zu dem zweiten Segment der ersten Schicht bereitstellen. Die größere Fläche kann ein Bondpad bereitstellen. Andererseits kann durch Minimieren der lateralen Ausdehnung des zweiten Segments der ersten Schicht der Verlust von aktiver Fläche reduziert werden.
Beispielsweise umfasst die Vorderseitenmetallisierung eine dielektrische Struktur zwischen der ersten und der zweiten Schicht mindestens im Überlappungsbereich, wobei die erste und die zweite Schicht durch die dielektrische Struktur im Überlappungsbereich elektrisch isoliert sind. Die dielektrische Struktur bzw. eine dielektrische Schicht kann zwischen der ersten und der zweiten Schicht mindestens im Überlappungsbereich angeordnet sein. Die dielektrische Schicht bzw. der isolierende Abschnitt kann ausgebildet sein, um die unterschiedlichen Potentiale der ersten Schicht und der zweiten Schicht im Überlappungsbereich zu isolieren. Die dielektrische Struktur kann die dielektrische Schicht, z.B. eine Oxidschicht, umfassen. Die dielektrische Struktur kann eine Siliziumoxidschicht umfassen, z.B. eine abgeschiedene Siliziumoxidschicht oder eine abgeschiedene Siliziumnitridschicht oder eine abgeschiedene Siliziumoxynitridschicht oder einen Schichtstapel, der eine oder mehrere der vorgenannten Schichten umfasst.
Beispielsweise ist die dielektrische Struktur ferner zwischen dem ersten Segment der ersten Schicht und dem ersten Segment der zweiten Schicht angeordnet, wobei das erste Segment der ersten Schicht und das erste Segment der zweiten Schicht durch Öffnungen der dielektrischen Struktur elektrisch verbunden sind. Beispielsweise erstreckt sich die dielektrische Struktur auch zwischen dem ersten Segment der ersten Schicht und dem ersten Segment der zweiten Schicht, wobei das erste Segment der ersten Schicht und das erste Segment der zweiten Schicht durch Öffnungen der dielektrischen Struktur elektrisch verbunden sind. Beispielsweise erstreckt sich die dielektrische Struktur auch in den Lastanschlussbereich. Beispielsweise ist die dielektrische Struktur zumindest teilweise gitterförmig zwischen dem ersten Segment der ersten Schicht und dem ersten Segment der zweiten Schicht. Die erste und die zweite Schicht können auch durch Öffnungen im Gitter miteinander verbunden sein. Die dielektrische Struktur kann das gleiche Material sowohl im Überlappungsbereich als auch im Lastanschlussbereich umfassen.
Beispielsweise umfassen die erste Schicht und die zweite Schicht ein unterschiedliches Metall. Beispielsweise umfassen die erste Schicht und die zweite Schicht ein selbes Metall. Beispielsweise weist die zweite Schicht eine größere Dicke auf als die erste Schicht. Durch Variieren des Materials und/oder der Dicke kann die zweite Schicht zum Bonden unabhängig von der ersten Schicht optimiert werden.
Beispielsweise ist das zweite Segment der zweiten Schicht näher an einer Chipkante des Halbleiterkörpers angeordnet als jedes erste Segment der zweiten Schicht. Beispielsweise ist das zweite Segment der zweiten Schicht mit einem größeren lateralen Abstand zu einer Mitte des Halbleiterkörpers angeordnet als jedes erste Segment der zweiten Schicht. Beispielsweise kann das zweite Segment der zweiten Schicht in einer Ecke des Halbleiterkörpers angeordnet sein.
Beispielsweise bildet die zweite Schicht im Überlappungsbereich ein Bondpad des Steueranschlusses.
Beispielsweise kann eine Mehrzahl von Transistorzellen in dem aktiven Bereich angeordnet sein. Beispielsweise sind einige der Mehrzahl von Transistorzellen unterhalb des zweiten Segments der zweiten Schicht bzw. im Überlappungsbereich angeordnet.
Beispielsweise kann die Leistungshalbleitervorrichtung als RC-IGBT ausgebildet sein, wobei eine Diodenanodenstruktur unterhalb des zweiten Segments der zweiten Schicht bzw. im Überlappungsbereich angeordnet ist. Das Anordnen von Diodenzellen im Überlappungsbereich kann vorteilhaft sein, da keine Gräben erforderlich sind, selbst wenn die IGBT-Zellen auf Grabentechnologie basieren.
Im Folgenden wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann.
In dieser Hinsicht kann Richtungsterminologie, wie etwa „oben“, „unten“, „unter“, „vorne“, „hinten“, „hinten“, „führend“, „nachlaufend“, „oberhalb“ usw., unter Bezugnahme auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl verschiedener Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne aufzufassen, und der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
Nun wird ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird zur Erläuterung bereitgestellt und soll die Erfindung nicht einschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben sind, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen umfasst. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche einschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur zu Veranschaulichungszwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes angegeben ist.
Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Beispielsweise können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die unten erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche angeordnet ist, d. h. parallel zu der Normalen der Oberfläche des Halbleiterwafers/Chips/Dies. Beispielsweise kann die unten erwähnte Ausdehnungsrichtung Z eine Ausdehnungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Ausdehnungsrichtung Z wird hier auch als „vertikale Richtung Z“ bezeichnet.
In dieser Beschreibung wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
Im Kontext der vorliegenden Beschreibung sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass es eine niederohmige elektrische Verbindung oder einen niederohmigen Strompfad zwischen zwei Bereichen, Abschnitten, Zonen, Abschnitten oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil einer Halbleitervorrichtung gibt, wobei „niederohmig“ bedeuten kann, dass die Eigenschaften des jeweiligen Kontakts im Wesentlichen nicht durch den ohmschen Widerstand beeinflusst werden. Ferner soll im Kontext der vorliegenden Beschreibung der Begriff „in Kontakt“ beschreiben, dass es eine direkte physikalische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung gibt; z. B. kann ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, kein weiteres Zwischenelement oder dergleichen umfassen.
Zusätzlich wird im Kontext der vorliegenden Beschreibung der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Kontext seines allgemeinen gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Komponenten, die elektrisch voneinander isoliert sind, können jedoch dennoch miteinander gekoppelt sein, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt. Um ein Beispiel zu geben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert und gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
Spezifische Ausführungsformen, die in dieser Beschreibung beschrieben werden, betreffen, ohne darauf beschränkt zu sein, eine Leistungshalbleitervorrichtung, z. B. eine Leistungshalbleitervorrichtung, die in einem Leistungswandler oder einer Leistungsversorgung verwendet werden kann. Somit kann in einer Ausführungsform eine solche Vorrichtung dazu ausgebildet sein, einen Laststrom zu führen, der einer Last zuzuführen ist bzw. der von einer Leistungsquelle bereitgestellt wird. Beispielsweise kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleitereinheitszellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte MOSFET- oder IGBT-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Eine Mehrzahl solcher Zellen kann ein Zellenfeld bilden, das innerhalb des aktiven Bereichs der Leistungshalbleitervorrichtung angeordnet ist.
Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Beschreibung verwendet wird, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Hochspannungssperr- und/oder Hochstromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Ampere-Bereich, z. B. bis zu mehreren zehn oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, typischer 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, je nach der jeweiligen Anwendung vorgesehen.
Beispielsweise ist der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Beschreibung verwendet wird, nicht auf logische Halbleitervorrichtungen gerichtet, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder anderen Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
Die vorliegende Beschreibung bezieht sich insbesondere auf eine Leistungshalbleitervorrichtung, die als eine Diode, ein MOSFET oder IGBT, d. h. ein unipolarer oder bipolarer Leistungshalbleitertransistor oder eine Diode oder eine Ableitung davon, ausgeführt ist.
Beispielsweise kann die nachstehend beschriebene Leistungshalbleitervorrichtung ein einzelner Halbleiterchip sein, der z. B. eine Streifenzellenkonfiguration (oder eine Zell-/Nadelzellenkonfiguration) aufweist und dazu ausgebildet sein kann, als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung verwendet zu werden. Die hier vorgeschlagene technische Lehre kann jedoch auch auf eine Leistungshalbleitervorrichtung mit einer Zell-/Nadelzellenkonfiguration angewendet werden.
1B veranschaulicht einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Die Leistungshalbleitervorrichtung 1 weist beispielsweise eine IGBT-Konfiguration oder eine Diodenkonfiguration oder eine RC-IGBT-Konfiguration auf. Die Leistungshalbleitervorrichtung 1 umfasst einen Halbleiterkörper 10, der mit einer Vorderseitenmetallisierung 3 und einer Rückseitenmetallisierung 4 gekoppelt ist. Ein aktiver Bereich 1-2 ist dazu ausgebildet, einen Laststrom zwischen einer Vorderseite 2-1 und einer Rückseite 2-2 des Halbleiterkörpers 10 zu leiten. Der Halbleiterkörper 10 kann eine Driftzone 2 eines ersten Leitfähigkeitstyps umfassen.
Wie z.B. in 1A veranschaulicht, kann der Halbleiterkörper 10 zwischen der Vorderseitenmetallisierung 3 und der Rückseitenmetallisierung 4 angeordnet sein. Somit kann die Leistungshalbleitervorrichtung 1 eine vertikale Konfiguration aufweisen, gemäß der der Laststrom einem Pfad im Wesentlichen parallel zu der vertikalen Richtung Z folgt. Der aktive Bereich 1-2 kann durch eine Grenze begrenzt sein, wo der aktive Bereich 1-2 in den Randabschlussbereich 1-3 übergeht, der wiederum durch den Chiprand 1-4 abgeschlossen ist. Innerhalb des Randabschlussbereichs 1-3 kann die Leistungshalbleitervorrichtung 1 eine Randabschlussstruktur umfassen. Die Randabschlussstruktur kann zumindest teilweise innerhalb des Halbleiterkörpers 10 angeordnet sein, z.B. angrenzend an eine erste Oberfläche oder die Vorderseite 2-1 der Leistungshalbleitervorrichtung 1. Neben der zweiten Oberfläche 2-2 kann der Halbleiterkörper 10 einen hochdotierten Halbleiterbereich 29 umfassen, z.B. um eine ohmsche Verbindung zu der Rückseitenmetallisierung 4 bereitzustellen. Der Halbleiterbereich 29 kann den ersten Leitfähigkeitstyp oder den zweiten Leitfähigkeitstyp oder Abschnitte jedes Leitfähigkeitstyps umfassen.
Hierin werden die Begriffe aktiver Bereich und Randabschlussbereich in einem technischen Kontext verwendet, den der Fachmann typischerweise mit diesen Begriffen assoziiert. Dementsprechend ist der Zweck des aktiven Bereichs 1-2 in erster Linie, eine Laststromleitung sicherzustellen, während der Randabschlussbereich 1-3 dazu ausgebildet ist, den aktiven Bereich 1-2 zuverlässig abzuschließen, z.B. in Bezug auf Verläufe des elektrischen Felds während des Leitungszustands und während des Sperrzustands.
Die Vorderseitenmetallisierung 3 umfasst eine erste Lastanschlussstruktur 36 und eine Steueranschlussstruktur 38. Die Rückseitenmetallisierung umfasst eine zweite Lastanschlussstruktur 46, die mit der Rückseite 2-2 gekoppelt ist. Die Leistungshalbleitervorrichtung 1 ist dazu ausgebildet, den Laststrom zwischen der ersten Lastanschlussstruktur 36 und der zweiten Lastanschlussstruktur 46 zu leiten.
Zum Steuern des Laststroms kann die Leistungshalbleitervorrichtung 1 eine oder mehrere Halbleiterzellen umfassen, z. B. IGBT-Zellen, Diodenzellen, MOSFET-Zelle oder dergleichen. Auch eine Kombination verschiedener Typen von Halbleiterzellen ist möglich, z. B. eine Kombination von IGBT-Zellen und Diodenzellen im Fall eines RC-IGBT (rückwärts leitenden IGBT). Gemäß der Ausführungsform von 1A sind IGBT-Zellen 21 gezeigt. IGBT-Zellen 21 umfassen beispielsweise einen Bodybereich 22 und Sourcebereiche 23. Die Sourcebereiche 23 sind neben einer Steuerelektrode 24 angeordnet. Die Steuerelektrode 24 kann mit der Steueranschlussstruktur 38 gekoppelt sein. Die Steuerelektrode 24 kann innerhalb eines Grabens angeordnet sein, der sich von der Vorderseite 2-1 in den Halbleiterkörper (entlang der vertikalen Richtung Z) erstreckt. In anderen Beispielen kann die Steuerelektrode 24 planar sein. Die Steuerelektrode 24 ist durch ein Gatedielektrikum 242 von dem Halbleiterkörper elektrisch isoliert. Die Sourcebereiche 23 und der Bodybereich 22 sind mit der ersten Lastanschlussstruktur 36 elektrisch verbunden. Angrenzend an die Rückseite 2-2 kann der Halbleiterkörper 10 zumindest einen Rückseitenhalbleiterbereich umfassen, z.B. um einen ohmschen Kontakt zu dem zweiten Lastanschluss 46 bereitzustellen. Wie in 1A gezeigt, können nicht alle Gräben mit der Steuerelektrode 24 verbunden sein, sondern können auch mit einer anderen Elektrode verbunden sein, wie z.B. mit der Sourceelektrode oder der ersten Lastanschlussstruktur 36. Ferner können nicht alle Gräben, die mit der Steuerelektrode 24 verbunden sind, durch Sourcebereiche 23 benachbart sein.
Die Vorderseitenmetallisierung 3 umfasst eine erste Schicht 31 und eine zweite Schicht 33. Ferner umfasst die Vorderseitenmetallisierung 3 eine dielektrische Struktur 32. Die erste Schicht 31 und die zweite Schicht 33 sind lateral segmentiert. Die erste Schicht 31 umfasst ein erstes Segment 31-1, das Teil der ersten Lastanschlussstruktur 36 ist, und ein zweites Segment 31-2, das Teil der Steueranschlussstruktur 38 ist. Die zweite Schicht 33 umfasst ein erstes Segment 33-1, das Teil der ersten Lastanschlussstruktur 36 ist, und ein zweites Segment 33-2, das Teil der Steueranschlussstruktur 38 ist.
In einem Lastanschlussbereich 303 sind erste Segmente 31-1, 33-1 sowohl der ersten 31 als auch der zweiten Schicht 33 mit dem ersten Lastanschluss 36 elektrisch verbunden (und sind auch Teil des ersten Lastanschlusses 36). In einem Überlappungsbereich 302 überlappt das zweite Segment 33-2 der zweiten Schicht 33 das erste Segment 31-1 der ersten Schicht 31 lateral. In dem Überlappungsbereich 302 ist das zweite Segment 33-2 der zweiten Schicht 33 mit der Steueranschlussstruktur 38 elektrisch verbunden und das erste Segment 31-1 der ersten Schicht 31 ist mit der ersten Lastanschlussstruktur 36 elektrisch verbunden. In einem Gate-Runner-Bereich 301 sind zweite Segmente 31-2, 33-2 sowohl der ersten 31 als auch der zweiten Schicht 33 mit dem Steueranschluss 38 elektrisch verbunden (und sind auch Teil des Steueranschlusses 38). 1B zeigt einen Bondpadbereich 304 des Bondpads der Steueranschlussstruktur 38. Der Bondpadbereich 304 kann dem Gate-Runner-Bereich 301 und dem Überlappungsbereich 302 kombiniert entsprechen.
In dem lateralen Querschnitt von 1A weist das zweite Segment 31-2 der ersten Schicht 31 eine kleinere laterale Ausdehnung auf als das zweite Segment 33-2 der zweiten Schicht 33. Das zweite Segment 31-2 der zweiten Schicht 33 ragt daher lateral über das zweite Segment 31-2 der ersten Schicht 31 hinaus, wodurch die Fläche, die zum Bonden geeignet ist, vergrößert wird. Die zweite Schicht 33 weist eine größere Dicke auf als die erste Schicht 31. Durch Variieren des Materials und/oder der Dicke kann die zweite Schicht 33 zum Bonden unabhängig von der ersten Schicht 31 optimiert werden.
Beispielsweise kann das zweite Segment 31-2 der ersten Schicht 31 einen Gate-Runner bilden. Das zweite Segment 31-2 der ersten Schicht 31 kann den aktiven Bereich zumindest teilweise umschließen (vgl. 1B). Beispielsweise bildet das zweite Segment 33-2 der zweiten Schicht 33 ein Bondpad der Gateanschlussstruktur 38.
Das erste Segment 31-1 der ersten Schicht 31 verbindet die Halbleiterzellen, z.B. die Sourcebereiche 23 und den Bodybereich 22. Das erste Segment 31-1 der ersten Schicht 31 kann daher als Verdrahtungsschicht bezeichnet werden. Beispielsweise bildet das erste Segment 33-1 der zweiten Schicht 33 ein Bondpad der ersten Lastanschlussstruktur 36.
Die dielektrische Struktur 32 umfasst eine dielektrische Schicht 32-2 zwischen der ersten Schicht 31 und der zweiten Schicht 33 mindestens im Überlappungsbereich 302. Die erste 31 und die zweite Schicht 33 sind durch die dielektrische Struktur 32 bzw. die dielektrische Schicht 32-2 im Überlappungsbereich 302 elektrisch isoliert. Die dielektrische Struktur bzw. die dielektrische Schicht 32-2 kann zwischen der ersten 31 und der zweiten Schicht 33 mindestens im Überlappungsbereich 302 angeordnet sein.
Beispielsweise ist die dielektrische Struktur 32 ferner zwischen dem ersten Segment 31-1 der ersten Schicht 31 und dem ersten Segment 33-1 der zweiten Schicht 33 angeordnet. Innerhalb des Lastanschlussbereichs 303 sind die erste Schicht 31 und die zweite Schicht 32 durch Öffnungen 323 der dielektrischen Struktur 32 elektrisch verbunden. Wie in 1B dargestellt, kann die dielektrische Struktur innerhalb des Lastanschlussbereichs 303 zumindest teilweise gitterförmig sein.
2A zeigt eine weitere vertikale Projektion einer Ausführungsform einer Leistungshalbleitervorrichtung 1. Darin ist das Gate-Pad G in einer Mitte des Chips angeordnet. Gemäß den Ausführungsformen von 2C (Schnitt C-C' von 2A) und 2D (Schnitt D-D' von 2A) sind verschiedene Ausführungsformen eines Gate-Fingers gezeigt, der den aktiven Bereich 1-2 kreuzt. Der Gate-Finger erstreckt sich von der Mitte in Richtung des Chiprands 1-4 durch den aktiven Bereich 1-2. In jeder Ausführungsform ist der Gate-Finger in nur einer der beiden Schichten 31, 33 vorgesehen. 2B (Schnitt B-B' von 2A) entspricht den Ausführungsformen von 1A und 1B. In dem Beispiel entsprechen alle Ausführungsformen von 2B, 2C und 2D dem Beispiel von 2A. Es ist jedoch offensichtlich, dass Merkmale von 2B, 2C und 2D auch für sich genommen abgedeckt sind.
Gemäß den Ausführungsformen von 2C ist der Gate-Finger im zweiten Segment 31-2 der ersten Schicht 31 ausgebildet. Mindestens das zweite Segment 31-2 der ersten Schicht 31 ist durch eine dielektrische Schicht 244 von dem Halbleiterkörper 10 elektrisch isoliert. Die Steuerelektroden 24 können durch Öffnungen 243 mit dem zweiten Segment 31-2 der ersten Schicht 31 verbunden sein. 2C ist ein Schnitt entlang einer Steuerelektrode 24. Das zweite Segment 31-2 der ersten Schicht 31 verbindet die Steuerelektroden 24 mit der Steueranschlussstruktur 38. Das zweite Segment 31-2 der ersten Schicht 31 ist auf mindestens zwei gegenüberliegenden Flächen lateral von den ersten Segmenten 31-1 der ersten Schicht 31 umgeben. Insgesamt ist das zweite Segment 31-2 der ersten Schicht 31 auf drei Seiten, insbesondere auf den zwei gegenüberliegenden Flächen sowie von oben, lateral von Abschnitten (den ersten Segmenten 31-1 der ersten Schicht 31 und dem ersten Segment 33-1 der zweiten Schicht 33) des ersten Lastanschlusses 36 umgeben.
Gemäß den Ausführungsformen von 2D ist der Gate-Finger im zweiten Segment 33-2 der zweiten Schicht 33 ausgebildet. Das zweite Segment 33-2 der zweiten Schicht 33 ist durch eine dielektrische Struktur 32, z.B. eine Oxidschicht, von der ersten Schicht 31 (oder insbesondere dem ersten Segment 31-1 der ersten Schicht 31) elektrisch isoliert. Das zweite Segment 33-2 der zweiten Schicht 33 ist auf mindestens zwei gegenüberliegenden Flächen lateral von den ersten Segmenten 33-1 der zweiten Schicht 33 umgeben. Insgesamt ist das zweite Segment 33-2 der zweiten Schicht 33 auf drei Seiten, insbesondere auf den zwei gegenüberliegenden Flächen sowie von unten, lateral von Abschnitten (den ersten Segmenten 33-1 der zweiten Schicht 33 und dem ersten Segment 31-1 der ersten Schicht 31) des ersten Lastanschlusses 36 umgeben.
3 stellt ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (1) dar, umfassend die folgenden Schritte:

S1: Bereitstellen eines Halbleiterkörpers 2 mit einer Vorderseite 2-1 und einer Rückseite 2-2;
S2: Bilden eines aktiven Bereichs mit einer Mehrzahl von Transistorzellen 21, wobei die Mehrzahl von Transistorzellen 21 Steuerstrukturen 24 umfasst, die dazu ausgebildet sind, einen Laststrom zu steuern, eine Mehrzahl von Sourcebereichen 23 und einen Bodybereich 22.
S3: Bilden einer Rückseitenmetallisierung 4, die eine zweite Lastanschlussstruktur 46 umfasst, die mit der Rückseite 2-2 gekoppelt ist;
S4: Bilden einer Vorderseitenmetallisierung 3, die mit der Vorderseite 2-1 gekoppelt ist, wobei die Vorderseitenmetallisierung 3 eine erste Lastanschlussstruktur 36 in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen 23 und dem Bodybereich 22 und eine Steueranschlussstruktur 38 in elektrischer Verbindung mit den Steuerstrukturen 24 umfasst; wobei das Bilden der Vorderseitenmetallisierung 3 das Bilden einer ersten Schicht 31, das Bilden einer zweiten Schicht 33 über der ersten Schicht 31 und das laterale Segmentieren zumindest einer von der ersten Schicht 31 und der zweiten Schicht 33 in ein erstes Segment 31-1, 33-1 und ein zweites Segment 31-2, 33-2 umfasst, wobei das erste Segment 31-1, 33-1 Teil der ersten Lastanschlussstruktur 36 ist und das zweite Segment 31-2, 33-2 Teil der Steueranschlussstruktur 38 ist.

Obwohl spezifische Beispiele hierin veranschaulicht und beschrieben wurden, werden Fachleute auf dem Gebiet erkennen, dass eine Vielfalt von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Beispiele substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hierin erörterten spezifischen Beispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente eingeschränkt wird.
Es ist anzumerken, dass die Verfahren und Vorrichtungen einschließlich ihrer bevorzugten Ausführungsformen, wie in dem vorliegenden Dokument dargelegt, eigenständig oder in Kombination mit den anderen in diesem Dokument offenbarten Verfahren und Vorrichtungen verwendet werden können. Zusätzlich sind die im Kontext einer Vorrichtung dargelegten Merkmale auch auf ein entsprechendes Verfahren anwendbar und umgekehrt. Ferner können alle Aspekte der in dem vorliegenden Dokument dargelegten Verfahren und Vorrichtungen beliebig kombiniert werden. Insbesondere können die Merkmale der Ansprüche in beliebiger Weise miteinander kombiniert werden.
Es ist anzumerken, dass die Beschreibung und die Zeichnungen lediglich die Grundsätze der vorgeschlagenen Verfahren und Systeme veranschaulichen. Fachleute auf dem Gebiet werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl sie hierin nicht explizit beschrieben oder gezeigt sind, die Grundsätze der Erfindung verkörpern und in ihrem Sinn und Umfang enthalten sind. Ferner sollen alle in dem vorliegenden Dokument dargelegten Beispiele und Ausführungsformen hauptsächlich ausdrücklich nur zu Erläuterungszwecken dienen, um dem Leser beim Verständnis der Grundsätze der vorgeschlagenen Verfahren und Systeme zu helfen. Ferner sollen alle Aussagen hierin, die Grundsätze, Aspekte und Ausführungsformen der Erfindung sowie spezifische Beispiele davon bereitstellen, deren Äquivalente umschließen.

Claims

Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (2) mit einer Vorderseite (2-1), die mit einer Vorderseitenmetallisierung (3) gekoppelt ist, und einer Rückseite (2-2), die mit einer Rückseitenmetallisierung (4) gekoppelt ist, wobei ◯ die Vorderseitenmetallisierung (3) eine erste Lastanschlussstruktur (36) und eine Steueranschlussstruktur (38) umfasst, wobei ◯ die Rückseitenmetallisierung (4) eine zweite Lastanschlussstruktur (46) umfasst, die mit der Rückseite (2-2) gekoppelt ist, und wobei ◯ die Leistungshalbleitervorrichtung (1) dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur (36) und der zweiten Lastanschlussstruktur (46) zu leiten; - einen aktiven Bereich mit einer Mehrzahl von Transistorzellen (21), wobei die Mehrzahl von Transistorzellen (21) umfasst: ◯ Gatestrukturen (24), die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur (36) stehen, ◯ eine Mehrzahl von Sourcebereichen (23), die mit der ersten Lastanschlussstruktur (36) gekoppelt sind, ◯ einen Bodybereich (22), der mit der ersten Lastanschlussstruktur (36) gekoppelt ist; - wobei die Vorderseitenmetallisierung (3) eine erste Schicht (31) und eine zweite Schicht (33) über der ersten Schicht umfasst; - wobei zumindest eine von der ersten Schicht (31) und der zweiten Schicht (33) lateral segmentiert ist, wobei ein erstes Segment (31-1, 33-1) Teil der ersten Lastanschlussstruktur (36) ist und ein zweites Segment (31-2, 33-2) Teil der Steueranschlussstruktur (38) ist.
Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei sowohl die erste Schicht (31) als auch die zweite Schicht (33) lateral segmentiert sind, wobei die erste Schicht (31) ein erstes Segment (31-1), das Teil der ersten Lastanschlussstruktur (36) ist, und ein zweites Segment (31-2), das Teil der Steueranschlussstruktur (38) ist, umfasst und die zweite Schicht (33) ein erstes Segment (33-1), das Teil der ersten Lastanschlussstruktur (36) ist, und ein zweites Segment (33-2), das Teil der Steueranschlussstruktur (38) ist, umfasst.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei in einem Überlappungsbereich (302) das zweite Segment (33-2) der zweiten Schicht (33) das erste Segment (31-1) der ersten Schicht (31) lateral überlappt.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Segment (33-2) der zweiten Schicht (33) auf mindestens zwei gegenüberliegenden Flächen lateral von dem ersten Segment (33-1) der zweiten Schicht (33) umgeben ist.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Segment (31-2) der ersten Schicht (31) auf mindestens zwei gegenüberliegenden Flächen lateral von dem ersten Segment (31-1) der ersten Schicht (31) umgeben ist.
Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (2) mit einer Vorderseite (2-1), die mit einer Vorderseitenmetallisierung (3) gekoppelt ist, und einer Rückseite (2-2), die mit einer Rückseitenmetallisierung (4) gekoppelt ist, wobei ◯ die Vorderseitenmetallisierung (3) eine erste Lastanschlussstruktur (36) und eine Steueranschlussstruktur (38) umfasst, wobei ◯ die Rückseitenmetallisierung (4) eine zweite Lastanschlussstruktur (46) umfasst, die mit der Rückseite (2-2) gekoppelt ist, und wobei ◯ die Leistungshalbleitervorrichtung (1) dazu ausgebildet ist, einen Laststrom zwischen der ersten Lastanschlussstruktur (36) und der zweiten Lastanschlussstruktur (46) zu leiten; - einen aktiven Bereich mit einer Mehrzahl von Transistorzellen (21), wobei die Mehrzahl von Transistorzellen (21) umfasst: ◯ Gatestrukturen (24), die dazu ausgebildet sind, den Laststrom zu steuern, und in elektrischer Verbindung mit der Steueranschlussstruktur (38) stehen, ◯ eine Mehrzahl von Sourcebereichen (23), die mit der ersten Lastanschlussstruktur (36) gekoppelt sind, ◯ einen Bodybereich (22), der mit der ersten Lastanschlussstruktur (36) gekoppelt ist; - wobei die Vorderseitenmetallisierung (3) eine erste Schicht (31) und eine zweite Schicht (33) über der ersten Schicht (31) umfasst, wobei sowohl die erste Schicht (31) als auch die zweite Schicht (33) lateral segmentiert sind, wobei jeweilige Segmente entweder mit dem ersten Lastanschluss (36) oder dem Steueranschluss (38) verbunden sind, - wobei die Vorderseitenmetallisierung (3) umfasst: ◯ einen Gate-Runner-Bereich (301), wo sowohl die erste Schicht (31) als auch die zweite Schicht (33) mit dem Steueranschluss (38) elektrisch verbunden sind, ◯ einen Überlappungsbereich (302), wo die erste Schicht (31) mit dem ersten Lastanschluss (36) elektrisch verbunden ist und die zweite Schicht (33) mit dem Steueranschluss (38) elektrisch verbunden ist, und ◯ einen Lastanschlussbereich (303), wo sowohl die erste Schicht (31) als auch die zweite Schicht (33) mit dem ersten Lastanschluss (36) elektrisch verbunden sind.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei in einem lateralen Querschnitt das zweite Segment (31-2) der ersten Schicht (31) eine kleinere laterale Ausdehnung aufweist als das zweite Segment (33-2) der zweiten Schicht (33).
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Vorderseitenmetallisierung (3) eine dielektrische Struktur (32) zwischen der ersten (31) und der zweiten Schicht (33) mindestens im Überlappungsbereich umfasst, wobei die erste (31) und die zweite Schicht (33) durch die dielektrische Struktur (32) im Überlappungsbereich elektrisch isoliert sind.
Leistungshalbleitervorrichtung (1) nach Anspruch 8, wobei die dielektrische Struktur (32) auch zwischen dem ersten Segment (31-1) der ersten Schicht (31) und dem ersten Segment (33-1) der zweiten Schicht (33) angeordnet ist/sich erstreckt, wobei das erste Segment (31-1) der ersten Schicht (33-1) und das erste Segment (33-1) der zweiten Schicht (33) durch Öffnungen (323) der dielektrischen Struktur (32) elektrisch verbunden sind.
Leistungshalbleitervorrichtung (1) nach Anspruch 9, wobei die dielektrische Struktur (32) zumindest teilweise gitterförmig (32-1) zwischen dem ersten Segment (31-1) der ersten Schicht (31) und dem ersten Segment (33-1) der zweiten Schicht (33) ist.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (31) und die zweite Schicht (33) ein unterschiedliches Metall umfassen.
Vorrichtung nach einem der Ansprüche 1 bis 7, wobei die erste Schicht (31) und die zweite Schicht (33) ein selbes Metall umfassen.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Segment (33-2) der zweiten Schicht (33) näher an einer Chipkante des Halbleiterkörpers (2) angeordnet ist als jedes erste Segment (33-1) der zweiten Schicht (33).
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die zweite Schicht (33) im Überlappungsbereich (302) ein Bondpad (34) des Steueranschlusses (38) bildet.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei einige der Mehrzahl von Transistorzellen (21) unterhalb des zweiten Segments (33-2) der zweiten Schicht (33) bzw. im Überlappungsbereich (302) angeordnet sind.
Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die als RC-IGBT konfiguriert ist, wobei eine Diodenanodenstruktur unterhalb des zweiten Segments (33-2) der zweiten Schicht (33) bzw. im Überlappungsbereich (302) angeordnet ist.
Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (1), umfassend die folgenden Schritte: - Bereitstellen eines Halbleiterkörpers (2) mit einer Vorderseite (2-1) und einer Rückseite (2-2); - Bilden eines aktiven Bereichs mit einer Mehrzahl von Transistorzellen (21), wobei die Mehrzahl von Transistorzellen (21) umfasst: ◯ Steuerstrukturen (24), die dazu ausgebildet sind, einen Laststrom zu steuern, ◯ eine Mehrzahl von Sourcebereichen (23), und ◯ einen Bodybereich (22); - Bilden einer Rückseitenmetallisierung (4), die eine zweite Lastanschlussstruktur (46) umfasst, die mit der Rückseite (2-2) gekoppelt ist; - Bilden einer Vorderseitenmetallisierung (3), die mit der Vorderseite (2-1) gekoppelt ist, wobei die Vorderseitenmetallisierung (3) eine erste Lastanschlussstruktur (36) in elektrischer Verbindung mit der Mehrzahl von Sourcebereichen (23) und dem Bodybereich (22) und eine Steueranschlussstruktur (38) in elektrischer Verbindung mit den Steuerstrukturen (24) umfasst; wobei - das Bilden der Vorderseitenmetallisierung (3) umfasst ◯ Bilden einer ersten Schicht (31); ◯ Bilden einer zweiten Schicht (33) über der ersten Schicht (31); und ◯ laterales Segmentieren zumindest einer von der ersten Schicht (31) und der zweiten Schicht (33) in ein erstes Segment (31-1, 33-1) und ein zweites Segment (31-2, 33-2), wobei das erste Segment (31-1, 33-1) Teil der ersten Lastanschlussstruktur (36) ist und das zweite Segment (31-2, 33-2) Teil der Steueranschlussstruktur (38) ist.
Verfahren nach Anspruch 17, wobei zumindest eine von der ersten Schicht (31) und der zweiten Schicht (33) als zusammenhängende Schicht vor dem Schritt des Segmentierens gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche 17 oder 18, wobei das Bilden der Vorderseitenmetallisierung (3) ferner umfasst: ◯ Bilden einer dielektrischen Struktur (32) über der ersten Schicht (31), ◯ Segmentieren der dielektrischen Struktur (32), ◯ wobei die zweite Schicht (33) über der dielektrischen Struktur (32) nach dem Segmentieren der dielektrischen Struktur (32) gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche 17 bis 19, wobei das Segmentieren der dielektrischen Struktur (32) das Bilden eines Isolierabschnitts (32-2), der die erste Schicht (31) von der zweiten Schicht (33) isoliert, und eines Verbindungsabschnitts (33-1), z. B. eines gitterförmigen Abschnitts, umfasst, der Öffnungen (323) umfasst, die die erste Schicht (31) und die zweite Schicht (33) elektrisch verbinden.