CN117810187A - 半导体装置及其生产方法 - Google Patents

半导体装置及其生产方法 Download PDF

Info

Publication number
CN117810187A
CN117810187A CN202311279049.0A CN202311279049A CN117810187A CN 117810187 A CN117810187 A CN 117810187A CN 202311279049 A CN202311279049 A CN 202311279049A CN 117810187 A CN117810187 A CN 117810187A
Authority
CN
China
Prior art keywords
layer
section
terminal structure
semiconductor device
load terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311279049.0A
Other languages
English (en)
Inventor
A·科泽尼茨
A·莫德
C·艾伯特
J·齐尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117810187A publication Critical patent/CN117810187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及半导体装置及其生产方法。本申请涉及一种功率半导体装置(1)，所述功率半导体装置(1)包括：半导体主体(2)，具有耦合到正面金属化(3)的正面(2‑1)和耦合到背面金属化(4)的背面(2‑2)，并且具有有源区，所述有源区具有多个晶体管基元(21)，其中所述正面金属化(3)包括第一负载端子结构(36)和控制端子结构(38)，其中所述第一层(31)和所述第二层(33)中的至少一个沿侧向被分割，其中第一段(31‑1，33‑1)是所述第一负载端子结构(36)的一部分并且第二段(31‑2，33‑2)是所述控制端子结构(38)的一部分。

Description

半导体装置及其生产方法
技术领域
本公开涉及一种功率半导体装置的实施例。特别地，本说明书涉及具有包括两个金属层的正面金属化的功率半导体装置的方面。
背景技术
汽车、消费和工业应用中的现代装置的许多功能(诸如，转换电能和驱动电动机或电机)依赖于功率半导体装置。例如，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几例)已被用于各种应用，包括但不限于电源和功率转换器中的开关。
功率半导体装置通常包括半导体主体，半导体主体具有有源区，有源区被配置为沿着两个负载端子之间的负载电流路径传导负载电流。两个负载端子都可由相应金属化提供。在垂直功率半导体装置的情况下，半导体主体通常被夹在两个端子之间。对于受控功率半导体装置(例如，具有栅极或控制电极)，可能需要另外的端子，例如控制或栅极端子。对于每个端子，用于经由接合线连接的接合焊盘可被提供作为所述金属化的一部分。然而，与半导体装置的功能所需的芯片面积相比，用于栅极端子的接合焊盘消耗半导体主体的更大的芯片面积。
因此期望的是，减少由接合焊盘导致的有源区内的有源面积的损失。
发明内容
本文中描述的方面涉及一种功率半导体装置的背面区的特定新颖设计，与传统设计相比，所述特定新颖设计可例如芯片面积的使用。
根据实施例，一种功率半导体装置包括：半导体主体，具有耦合到正面金属化的正面和耦合到背面金属化的背面，其中正面金属化包括第一负载端子结构和控制端子结构，其中背面金属化包括耦合到背面的第二负载端子结构，并且其中所述功率半导体装置被配置用于在第一负载端子结构和第二负载端子结构之间传导负载电流。所述功率半导体装置还包括：有源区，具有多个晶体管基元，所述多个晶体管基元包括：栅极结构，被配置用于控制负载电流并且与控制端子结构处于电气连接；多个源极区，被耦合到第一负载端子结构；和主体区，被耦合到第一负载端子结构，其中正面金属化包括第一层和在第一层上方的第二层，其中第一层和第二层中的至少一个沿侧向被分割，其中第一段是第一负载端子结构的一部分并且第二段是控制端子结构的一部分。
根据实施例，一种功率半导体装置包括：半导体主体，具有耦合到正面金属化的正面和耦合到背面金属化的背面，其中正面金属化包括第一负载端子结构和控制端子结构，其中背面金属化包括耦合到背面的第二负载端子结构，并且其中所述功率半导体装置被配置用于在第一负载端子结构和第二负载端子结构之间传导负载电流。所述功率半导体装置还包括：有源区，具有多个晶体管基元，所述多个晶体管基元包括：栅极结构，被配置用于控制负载电流并且与控制端子结构处于电气连接；多个源极区，被耦合到第一负载端子结构；和主体区，被耦合到第一负载端子结构。正面金属化包括第一层和在第一层上方的第二层，第一层和第二层都沿侧向被分割，相应段被连接到第一负载端子或控制端子。所述正面金属化包括：栅极滑道(runner)区域，在该栅极滑道区域中，第一层和第二层都按照电气方式连接到控制端子；重叠区域，在该重叠区域中，第一层按照电气方式连接到第一负载端子并且第二层按照电气方式连接到控制端子；和负载端子区域，在该负载端子区域中，第一层和第二层都按照电气方式连接到第一负载端子。
根据实施例，一种用于制造功率半导体装置的方法包括下面的步骤：提供具有正面和背面的半导体主体；形成具有多个晶体管基元的有源区，所述多个晶体管基元包括被配置用于控制负载电流的控制结构、多个源极区和主体区；形成背面金属化，背面金属化包括耦合到背面的第二负载端子结构；形成耦合到正面的正面金属化，其中正面金属化包括与所述多个源极区和主体区处于电气连接的第一负载端子结构以及与控制结构处于电气连接的控制端子结构。其中，形成正面金属化包括：形成第一层；在第一层上方形成第二层；并且沿侧向将第一层和第二层中的至少一个层分割成第一段和第二段，第一段是第一负载端子结构的一部分并且第二段是控制端子结构的一部分。
根据实施例，一种用于制造功率半导体装置的方法包括下面的步骤：提供具有正面和背面的半导体主体；形成具有多个晶体管基元的有源区，所述多个晶体管基元包括被配置用于控制负载电流的控制结构、多个源极区和主体区；形成背面金属化，背面金属化包括耦合到背面的第二负载端子结构；形成耦合到正面的正面金属化，其中正面金属化包括与所述多个源极区和主体区处于电气连接的第一负载端子结构以及与控制结构处于电气连接的控制端子结构。其中，形成正面金属化包括：形成第一层；在第一层上方形成第二层；并且沿侧向将第一层和第二层中的每个层分割成第一段和第二段，其中在栅极滑道区域中，第一层和第二层都按照电气方式连接到控制端子，在重叠区域中，第一层按照电气方式连接到第一负载端子并且第二层按照电气方式连接到控制端子，并且在负载端子区域中，第一层和第二层都按照电气方式连接到第一负载端子。
本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。
附图说明
在附图的图中作为示例而非作为限制图示本公开，其中相同的标号指代类似或相同的元件。附图的元件未必相对于彼此按照比例绘制。各种图示的示例的特征能够被组合，除非它们彼此排斥。
图1A图示包括包含第一层和第二层的金属化的功率半导体装置的实施例的剖视图。
图1B图示包括第一层的功率半导体装置的同一实施例的顶视图。
图2A至2D以剖视图图示包括包含第一层和第二层的金属化的功率半导体装置的另一实施例。
图3图示用于制造半导体装置的方法的实施例。
具体实施方式
本文中描述的示例提供一种功率半导体装置(在下面的描述中，也被提及为半导体装置)。功率半导体装置包括半导体主体，半导体主体具有第一表面和第二表面。功率半导体装置具有有源区，有源区包括用于在第一表面和第二表面之间传导负载电流的至少一个半导体基元。功率半导体装置包括将有源区与芯片边缘分离的边缘终止区。另外，功率半导体装置包括以下详细地描述的第一层。
在本说明书中，术语“在...上方”意味着：在这些装置结构或区域的表面上或者经由一个或多个其它结构或层施加层。由此，薄膜层可直接位于所述装置结构或区域上，或者可直接延伸到另一层或元件上。也可存在中间层或元件。相比之下，当层或元件被称为“直接位于另一层或元件上”或“直接延伸到另一层或元件上”时，不存在中间层或元件。
半导体装置，诸如高压半导体装置(例如，半导体芯片)，可例如被配置为：IGBT(绝缘栅双极晶体管)；FET(场效应晶体管)，特别地，MOSFET(金属氧化物半导体FET)、JFET(结型栅极FET)；晶闸管，具体地讲，GTO(栅极关断)晶闸管；BJT(双极型结型晶体管)；HEMT(高电子迁移率晶体管)或二极管。作为示例，例如FET或MOSFET的源电极和栅电极可位于顶侧表面上，而FET或MOSFET的漏电极可被布置在底侧表面上。
半导体主体可包括半导体基底，例如已处理晶片或具有外延层的晶片，所述外延层包括在晶片的表面上或在晶片的表面上方的若干装置结构。半导体基底可包括或具有半导体材料，诸如例如Si、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等。例如，半导体基底可以是包括有源区的晶片或芯片。有源区可包括用于在分别布置在其第一表面和第二表面上的第一负载端子和第二负载端子之间传导负载电流的至少一个半导体基元。例如，第一负载端子和第二负载端子可由高压导电结构形成，所述高压导电结构例如由金属制成。所有种类的金属或金属合金可被用于负载端子，但在许多情况下，金属可包括或具有铝或铜或者铝或铜的合金。以下还阐述负载端子的示例。要注意的是，负载端子可被定位为相对靠近有源区的阳极以便在半导体装置的操作期间经受高电场。负载端子可被配置为在操作期间被施加等于或大于0.6kV、1kV、2kV、3kV或4kV或5kV或6kV或6.5kV的高电压。这个电压可被施加在功率半导体装置的第一负载端子(例如，阳极、源极、发射极或与第一负载端子连接的另一导电结构)和第二负载端子(例如，在半导体主体的底侧的阴极、漏极或集电极)之间，第二负载端子例如被布置在与提供第一负载端子的半导体主体的表面相对的半导体主体的表面。
边缘终止区可位于半导体主体的有源区和芯片边缘之间，例如在第一表面附近。例如，边缘终止区可在半导体主体内被布置为靠近第一表面或与第一表面邻接。芯片边缘可以是半导体主体的侧向边界。芯片边缘可以是由在制造期间将半导体主体与晶片分离而引起的切割边缘。芯片边缘可指示半导体主体的第一表面和第二表面之间的边界。在一些示例中，芯片边缘还可定义与晶片基底上的邻近芯片的边界。两个或更多个这种芯片可被放置在单个晶片上，并且每个芯片可具有与它的邻近芯片相关的芯片边缘。因此，边缘终止区帮助分离集成在一个晶片上的芯片。此外，当在半导体装置的制造期间从具有许多芯片的晶片对个体芯片进行切片时，边缘终止区能够被用于促进边缘终止区内的个体芯片的分离。
根据实施例，一种功率半导体装置包括：半导体主体，具有耦合到正面金属化的正面和耦合到背面金属化的背面，其中正面金属化包括第一负载端子结构和控制端子结构，其中背面金属化包括耦合到背面的第二负载端子结构，并且其中所述功率半导体装置被配置用于在第一负载端子结构和第二负载端子结构之间传导负载电流。所述功率半导体装置还包括：有源区，具有多个晶体管基元，所述多个晶体管基元包括：栅极结构，被配置用于控制负载电流并且与控制端子结构处于电气连接；多个源极区，被耦合到第一负载端子结构；和主体区，被耦合到第一负载端子结构，其中正面金属化包括第一层和在第一层上方的第二层，其中第一层和第二层中的至少一个沿侧向被分割，其中第一段是第一负载端子结构的一部分并且第二段是控制端子结构的一部分。
根据实施例，一种功率半导体装置包括：半导体主体，具有耦合到正面金属化的正面和耦合到背面金属化的背面，其中正面金属化包括第一负载端子结构和控制端子结构，其中背面金属化包括耦合到背面的第二负载端子结构，并且其中所述功率半导体装置被配置用于在第一负载端子结构和第二负载端子结构之间传导负载电流。所述功率半导体装置还包括：有源区，具有多个晶体管基元，所述多个晶体管基元包括：栅极结构，被配置用于控制负载电流并且与控制端子结构处于电气连接；多个源极区，被耦合到第一负载端子结构；和主体区，被耦合到第一负载端子结构。正面金属化包括第一层和在第一层上方的第二层，第一层和第二层都沿侧向被分割，相应段被连接到第一负载端子或控制端子。所述正面金属化包括：栅极滑道区域，在该栅极滑道区域中，第一层和第二层都按照电气方式连接到控制端子；重叠区域，在该重叠区域中，第一层按照电气方式连接到第一负载端子并且第二层按照电气方式连接到控制端子；和负载端子区域，在该负载端子区域中，第一层和第二层都按照电气方式连接到第一负载端子。
根据实施例，一种用于制造功率半导体装置的方法包括下面的步骤：提供具有正面和背面的半导体主体；形成具有多个晶体管基元的有源区，所述多个晶体管基元包括被配置用于控制负载电流的控制结构、多个源极区和主体区；形成背面金属化，背面金属化包括耦合到背面的第二负载端子结构；形成耦合到正面的正面金属化，其中正面金属化包括与所述多个源极区和主体区处于电气连接的第一负载端子结构以及与控制结构处于电气连接的控制端子结构。其中，形成正面金属化包括：形成第一层；在第一层上方形成第二层；并且沿侧向将第一层和第二层中的至少一个层分割成第一段和第二段，第一段是第一负载端子结构的一部分并且第二段是控制端子结构的一部分。
根据实施例，一种用于制造功率半导体装置的方法包括下面的步骤：提供具有正面和背面的半导体主体；形成具有多个晶体管基元的有源区，所述多个晶体管基元包括被配置用于控制负载电流的控制结构、多个源极区和主体区；形成背面金属化，背面金属化包括耦合到背面的第二负载端子结构；形成耦合到正面的正面金属化，其中正面金属化包括与所述多个源极区和主体区处于电气连接的第一负载端子结构以及与控制结构处于电气连接的控制端子结构。其中，形成正面金属化包括：形成第一层；在第一层上方形成第二层；并且沿侧向将第一层和第二层中的每个层分割成第一段和第二段，其中在栅极滑道区域中，第一层和第二层都按照电气方式连接到控制端子，在重叠区域中，第一层按照电气方式连接到第一负载端子并且第二层按照电气方式连接到控制端子，并且在负载端子区域中，第一层和第二层都按照电气方式连接到第一负载端子。
在下面，提供应用于本申请的所有实施例的一些另外的示例。
例如，第一层的第二段可形成栅极滑道。第一层的第二段可至少部分地涵盖(encompass)有源区。例如，第二层的第二段可形成接合焊盘。
例如，第一层和第二层都沿侧向被分割，第一层包括作为第一负载端子结构的一部分的第一段和作为控制端子结构的一部分的第二段，并且第二层包括作为第一负载端子结构的一部分的第一段和作为控制端子结构的一部分的第二段。换句话说，第一层和第二层都可包括按照电气方式彼此分离的分开的段，允许它们具有不同电势。两个层都可在每个不同段中具有控制端子结构和第一负载端子结构的电势。例如，第一层和第二层的第二段都可按照电气方式连接到控制端子(并且也是控制端子的一部分)。例如，第一层和第二层的第一段都可按照电气方式连接到第一负载端子(并且也是第一负载端子的一部分)。在负载端子区域中，第一层和第二层都可按照电气方式连接到第一负载端子。
例如，在重叠区域中，第二层的第二段沿侧向与第一层的第一段重叠。在重叠区域中，第二层的第二段可按照电气方式连接到控制端子结构，并且第一层的第一段可按照电气方式连接到第一负载端子结构。
例如，第二层的第二段沿侧向在至少两个相对的面上被第二层的第一段包围。例如，特别地在所述至少两个相对的面上，第二层的第二段沿侧向被布置在第二层的第一段的两个部分之间。第二层的第二段可沿侧向将第二层的第二段划分为这两个部分。在这种情况下，第二层的第二段可被配置为栅指，所述栅指例如从芯片的中心至少部分地朝着芯片边缘延伸通过有源区。
例如，在至少两个邻近的面上，第二层的第二段沿侧向与第二层的第一段相邻。例如，第二层的第二段被布置在有源区的边缘中，或布置在有源区之外。在这种情况下，第二层的第二段可被配置为接合焊盘。
例如，第一层的第二段沿侧向在至少两个相对的面上被第一层的第一段包围。例如，特别地在所述至少两个相对的面上，第一层的第二段沿侧向被布置在第一层的第一段的两个部分之间。第一层的第二段可沿侧向将第一层的第二段划分为这两个部分。在这种情况下，第一层的第二段可被配置为栅指，所述栅指例如从芯片的中心至少部分地朝着芯片边缘延伸通过有源区。
例如，在侧向剖面中，与第二层的第二段相比，第一层的第二段具有更小的侧向延伸部。例如，第二层的第二段可相对于第一层的第二段伸出。与第一层的第二段相比，这可提供第二层的第二段的增加的面积(在芯片上的顶视图中)。更大的面积可提供接合焊盘。另一方面，通过使第一层的第二段的侧向延伸部最小化，可减少有源面积的损失。
例如，正面金属化包括至少在重叠区域中的第一层和第二层之间的介电结构，第一层和第二层在重叠区域中通过介电结构而电绝缘。介电结构(或分别地，介电层)可至少在重叠区域中被布置在第一层和第二层之间。介电层或(或分别地，绝缘部分)可被配置为在重叠区域中使第一层和第二层的不同电势绝缘。介电结构可包括介电层，例如氧化物层。介电结构可包括氧化硅层，例如沉积的氧化硅层或沉积的氮化硅层或沉积的氮氧化硅层或者包括前述层中的一个或多个的层堆。
例如，介电结构还被布置在第一层的第一段和第二层的第一段之间，其中第一层的第一段和第二层的第一段通过介电结构的开口按照电气方式连接。例如，介电结构还在第一层的第一段和第二层的第一段之间延伸，其中第一层的第一段和第二层的第一段通过介电结构的开口按照电气方式连接。例如，介电结构还延伸到负载端子区域中。例如，介电结构在第一层的第一段和第二层的第一段之间至少部分地具有网格形状。第一层和第二层可然后通过网格中的开口而互连。介电结构可在重叠区域和负载端子区域中都包括相同材料。
例如，第一层和第二层包括不同金属。例如，第一层和第二层包括相同金属。例如，与第一层相比，第二层具有更大的厚度。通过改变材料和/或厚度，第二层可被优化以独立于第一层进行接合。
例如，与第二层的每个第一段相比，第二层的第二段被布置为靠近半导体主体的芯片边缘。例如，与第二层的每个第一段相比，第二层的第二段被布置为相对于半导体主体的中心具有更大的侧向距离。例如，第二层的第二段可被布置在半导体主体的拐角中。
例如，重叠区域中的第二层形成控制端子的接合焊盘。
例如，多个晶体管基元可被布置在有源区中。例如，所述多个晶体管基元中的一些晶体管基元被布置在第二层的第二段下方，或分别布置在重叠区域中。
例如，功率半导体装置可被配置为RC-IGBT，其中二极管阳极结构被布置在第二层的第二段下方，或分别布置在重叠区域中。将二极管基元布置在重叠区域中可能是有益的，因为即使IGBT基元基于沟槽技术，也不需要沟槽。
在下面，参照附图，附图形成其一部分并且在附图中作为说明示出了可实施本发明的特定实施例。
在这个方面，可参照正在描述的附图的方位使用方向术语，诸如“顶”、“底”、“在...下方”、“前”、“在...后面”、“后”、“首”、“尾”、“在...上方”等。因为实施例的部分能够位于许多不同方位，所以方向术语被用于说明的目的，而绝不是限制性的。要理解，在不脱离本发明的范围的情况下，可使用其它实施例并且可做出结构或逻辑改变。因此，不要在限制性意义上进行下面的详细描述，并且由所附权利要求定义本发明的范围。
现在将详细参照各种实施例，其一个或多个示例被图示在图中。作为解释而提供每个示例，并且每个示例不意味作为本发明的限制。例如，作为一个实施例的一部分图示或描述的特征能够被用在其它实施例上或结合其它实施例使用以产生另一实施例。旨在本发明包括这种修改和变化。使用特定语言描述示例，这不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。为了清楚，如果未另外陈述，则已在不同附图中由相同标号指定相同元件或制造步骤。
如本说明书中所使用，术语“水平”旨在描述基本上平行于半导体基底或半导体结构的水平表面的方位。这能够是例如半导体晶片或管芯或芯片的表面。例如，以下提及的第一侧向方向X和第二侧向方向Y都能够是水平方向，其中第一侧向方向X和第二侧向方向Y可彼此正交。
如本说明书中所使用，术语“垂直”旨在描述基本上布置为正交于水平表面(即，平行于半导体晶片/芯片/管芯的表面的法线方向)的方位。例如，以下提及的延伸方向Z可以是正交于第一侧向方向X和第二侧向方向Y二者的延伸方向。延伸方向Z也在本文中被称为“垂直方向Z”。
在本说明书中，n掺杂被称为“第一导电型”，而p掺杂被称为“第二导电型”。替代地，能够采用相反的掺杂关系，从而第一导电型能够是p掺杂并且第二导电型能够是n掺杂。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“按照电气方式连接”旨在描述：在半导体装置的两个区域、区段、区带、部分或部位之间或者在一个或多个装置的不同端子之间或者在半导体装置的端子或金属化或电极和部分或部位之间存在低欧姆电气连接或低欧姆电流路径，其中“低欧姆”可意味着相应接触的特性本质上不受欧姆电阻影响。另外，在本说明书的上下文中，术语“处于接触”旨在描述在相应半导体装置的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可不包括另一中间元件等。
另外，在本说明书的上下文中，如果未另外陈述，则在术语“电绝缘”的通常有效理解的上下文中使用术语“电绝缘”，并且因此，术语“电绝缘”旨在描述：两个或更多个部件被安置为彼此分开并且不存在连接那些部件的欧姆连接。然而，彼此电绝缘的部件可仍然彼此耦合，例如按照机械方式耦合和/或按照电容方式耦合和/或按照电感方式耦合。举个示例，电容器的两个电极可彼此电绝缘，并且同时，例如借助于绝缘(例如，电介质)按照机械方式并且按照电容方式彼此耦合。
在本说明书中描述的特定实施例涉及而不限于一种功率半导体装置，例如可用在功率转换器或电源内的功率半导体装置。因此，在实施例中，这种装置能够被配置为传送将要被馈送给负载和/或分别由电源提供的负载电流。例如，所述功率半导体装置可包括一个或多个有源功率半导体单元基元，诸如整体集成二极管基元、整体集成二极管基元的衍生物(例如，两个反串联连接的二极管的整体集成基元)、整体集成晶体管基元(例如，整体集成MOSFET或IGBT基元)和/或其衍生物。这种二极管/晶体管基元可被集成在功率半导体模块中。多个这种基元可构成基元场，所述基元场被布置在功率半导体装置的有源区内。
如本说明书中所使用，术语“功率半导体装置”旨在描述具有高压阻断和/或高电流传送能力的单个芯片上的半导体装置。换句话说，根据相应应用，这种功率半导体装置旨在用于：高电流，通常处于安培范围中，例如高达几十或几百安培；和/或高电压，通常高于15V，更加通常地为100V及以上，例如高达至少400V或甚至更高，例如高达至少3kV，或甚至高达10kV或更高。
例如，如本说明书中所使用，术语“功率半导体装置”不涉及用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体装置。
本说明书特别地涉及一种功率半导体装置，所述功率半导体装置被体现为二极管、MOSFET或IGBT，即单极或双极功率半导体晶体管或二极管或其衍生物。
例如，以下描述的功率半导体装置可以是例如表现出条纹基元配置(或蜂窝/针基元配置)的单个半导体芯片，并且能够被配置为在低压、中压和/或高压应用中用作功率部件。然而，本文中提出的技术教导还可被应用于具有蜂窝/针基元配置的功率半导体装置。
图1B图示根据一个或多个实施例的功率半导体装置1的水平投影的区段。功率半导体装置1表现出例如IGBT配置或二极管配置或RC-IGBT配置。功率半导体装置1包括半导体主体10，半导体主体10被耦合到正面金属化3和背面金属化4。有源区1-2被配置为在半导体主体10的正面2-1和背面2-2之间传导负载电流。半导体主体10可包括第一导电型的漂移区带2。
如例如图1A中所示，半导体主体10可被夹在正面金属化3和背面金属化4之间。因此，功率半导体装置1可表现出垂直配置，根据垂直配置，负载电流遵循基本上平行于垂直方向Z的路径。有源区1-2可由边界限制，在该边界，有源区1-2过渡到边缘终止区1-3中，边缘终止区1-3又由芯片边缘1-4终止。在边缘终止区1-3内，功率半导体装置1可包括边缘终止结构。边缘终止结构可被至少部分地布置在半导体主体10内，例如与功率半导体装置1的第一表面或正面2-1相邻。紧挨着第二表面2-2，半导体主体10可包括高度掺杂半导体区域29，以便例如为背面金属化4提供欧姆连接。半导体区域29可包括第一导电型或第二导电型或每个导电型的部分。
在本文中，术语有源区和边缘终止区被用在技术上下文中，技术人员通常将所述技术上下文与这些术语关联。因此，有源区1-2的目的主要是确保负载电流传导，而边缘终止区1-3被配置为例如就在传导状态期间以及在阻断状态期间的电场过程而言可靠地终止有源区1-2。
正面金属化3包括第一负载端子结构36和控制端子结构38。背面金属化包括耦合到背面2-2的第二负载端子结构46。功率半导体装置1被配置用于在第一负载端子结构36和第二负载端子结构46之间传导负载电流。
为了控制负载电流，功率半导体装置1可包括一个或多个半导体基元，例如IGBT基元、二极管基元、MOSFET基元等。此外，不同类型的半导体基元的组合是可能的，例如在RC-IGBT(反向导通IGBT)的情况下的IGBT基元和二极管基元的组合。根据图1A的实施例，IGBT基元21被示出。IGBT基元21例如包括主体区22和源极区23。源极区23被布置为紧挨着控制电极24。控制电极24可被耦合到控制端子结构38。控制电极24可被布置在从正面2-1延伸到半导体主体(沿着垂直方向Z)的沟槽内。在其它示例中，控制电极24可以是平面的。通过栅极电介质242，控制电极24与半导体主体电绝缘。源极区23和主体区22按照电气方式连接到第一负载端子结构36。与背面2-2邻接，半导体主体10可包括至少背面半导体区域，例如用于为第二负载端子46提供欧姆接触。如图1A中所示，并非所有沟槽可被连接到控制电极24，而是也可被连接到另一电极，比如例如连接到源电极或第一负载端子结构36。另外，连接到控制电极24的并非所有沟槽可由源极区23相邻。
正面金属化3包括第一层31和第二层33。另外，正面金属化3包括介电结构32。第一层31和第二层33沿侧向被分割。第一层31包括作为第一负载端子结构36的一部分的第一段31-1和作为控制端子结构38的一部分的第二段31-2。第二层33包括作为第一负载端子结构36的一部分的第一段33-1和作为控制端子结构38的一部分的第二段33-2。
在负载端子区域303中，第一层31和第二层33的第一段31-1、33-1都按照电气方式连接到第一负载端子36(并且也是第一负载端子36的一部分)。在重叠区域302中，第二层33的第二段33-2沿侧向与第一层31的第一段31-1重叠。在重叠区域302中，第二层33的第二段33-2按照电气方式连接到控制端子结构38，并且第一层31的第一段31-1按照电气方式连接到第一负载端子结构36。在栅极滑道区域301中，第一层31和第二层33的第二段31-2、33-2都按照电气方式连接到控制端子38(并且也是控制端子38的一部分)。图1B示出控制端子结构38的接合焊盘的接合焊盘区域304。接合焊盘区域304可对应于组合的栅极滑道区域301和重叠区域302。
在图1A的侧向剖面中，与第二层33的第二段33-2相比，第一层31的第二段31-2具有更小的侧向延伸部。第二层33的第二段31-2因此相对于第一层31的第二段31-2沿侧向伸出，因此增加适合于接合的面积。与第一层31相比，第二层33具有更大的厚度。通过改变材料和/或厚度，第二层33可被优化以独立于第一层31进行接合。
例如，第一层31的第二段31-2可形成栅极滑道。第一层31的第二段31-2可至少部分地涵盖有源区(参见图1B)。例如，第二层33的第二段33-2形成栅极端子结构38的接合焊盘。
第一层31的第一段31-1连接半导体基元，例如源极区23和主体区22。第一层31的第一段31-1可因此被称为配线层。例如，第二层33的第一段33-1形成第一负载端子结构36的接合焊盘。
介电结构32包括至少在重叠区域302中的第一层31和第二层33之间的介电层32-2。通过介电结构32或分别通过重叠区域302中的介电层32-2，第一层31和第二层33电绝缘。介电结构(或分别地，介电层32-2)可至少在重叠区域302中被布置在第一层31和第二层33之间。
例如，介电结构32还被布置在第一层31的第一段31-1和第二层33的第一段33-1之间。在负载端子区域303内，通过介电结构32的开口323，第一层31和第二层32按照电气方式连接。如图1B中所描绘，在负载端子区域303内，介电结构可至少部分地具有网格形状。
图2A示出功率半导体装置1的实施例的另一垂直投影。其中，栅极焊盘G被布置在芯片的中心中。根据图2C(图2A的剖面C-C’)和2D(图2A的剖面D-D’)的实施例，与有源区1-2交叉的栅指的不同实施例被示出。栅指例如从芯片的中心延伸通过有源区。栅指从中心朝着芯片边缘1-4延伸通过有源区1-2。在每个实施例中，栅指被提供在两个层31、33中的仅一个层中。图2B(图2A的剖面B-B’)对应于图1A和1B的实施例。在示例中，图2B、2C和2D的所有实施例对应于图2A的示例。然而，明显的是，图2B、2C和2D的特征也被独立地覆盖。
根据图2C的实施例，栅指被形成在第一层31的第二段31-2中。通过介电层244，至少第一层31的第二段31-2与半导体主体10电绝缘。通过开口243，控制电极24可被连接到第一层31的第二段31-2。图2C是沿着控制电极24的剖面。第一层31的第二段31-2将控制电极24连接到控制端子结构38。第一层31的第二段31-2沿侧向在至少两个相对的面上被第一层31的第一段31-1包围。总之，在三个侧面上，特别地在两个相对的面上以及从上方，第一层31的第二段31-2沿侧向被第一负载端子36的部分(第一层31的第一段31-1和第二层33的第一段33-1)包围。
根据图2D的实施例，栅指被形成在第二层33的第二段33-2中。通过介电结构32例如氧化物层，第二层33的第二段33-2与第一层31(或更特别地，第一层31的第一段31-1)电绝缘。第二层33的第二段33-2沿侧向在至少两个相对的面上被第二层33的第一段33-1包围。总之，在三个侧面上，特别地在两个相对的面上以及从下方，第二层33的第二段33-2沿侧向被第一负载端子36的部分(第二层33的第一段33-1和第一层31的第一段31-1)包围。
图3代表一种用于制造功率半导体装置(1)的方法，所述方法包括下面的步骤：
S1：提供具有正面2-1和背面2-2的半导体主体2；
S2：形成具有多个晶体管基元21的有源区，所述多个晶体管基元21包括被配置用于控制负载电流的控制结构、多个源极区23和主体区22。
S3：形成背面金属化4，背面金属化4包括耦合到背面2-2的第二负载端子结构46；
S4：形成耦合到正面2-1的正面金属化3，其中正面金属化3包括与所述多个源极区23和主体区22处于电气连接的第一负载端子结构36以及与控制结构24处于电气连接的控制端子结构38；其中形成正面金属化3包括：形成第一层31；在第一层31上方形成第二层33；并且沿侧向将第一层31和第二层33中的至少一个层分割成第一段31-1、33-1和第二段31-2、33-2，第一段31-1、33-1是第一负载端子结构36的一部分并且第二段31-2、33-2是控制端子结构38的一部分。
虽然已在本文中图示和描述特定示例，但本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代和/或等同实现可替换示出和描述的特定示例。本申请旨在覆盖本文中讨论的特定示例的任何适配或变化。因此，旨在本发明仅由权利要求及其等同物限制。
应该注意的是，如在本文件中所概述的包括其优选实施例的方法和装置可被独立使用，或者结合在本文件中公开的其它方法和装置使用。另外，在装置的上下文中概述的特征也可适用于对应方法，反之亦然。另外，在本文件中概述的方法和装置的所有方面可被任意组合。特别地，权利要求的特征可被按照任意方式彼此组合。
应该注意的是，描述和附图仅图示提出的方法和系统的原理。本领域技术人员将会能够实现各种布置，虽然未在本文中明确地描述或示出，但所述各种布置体现本发明的原理并且被包括在本发明的精神和范围内。另外，在本文件中概述的所有示例和实施例主要旨在明确地仅用于解释目的以帮助阅读者理解提出的方法和系统的原理。另外，本文中提供本发明的原理、方面和实施例以及本发明的特定示例的所有陈述旨在涵盖其等同物。

Claims (20)

1.一种功率半导体装置(1)，包括：
-半导体主体(2)，具有耦合到正面金属化(3)的正面(2-1)和耦合到背面金属化(4)的背面(2-2)，其中
ο所述正面金属化(3)包括第一负载端子结构(36)和控制端子结构(38)，其中
ο所述背面金属化(4)包括耦合到所述背面(2-2)的第二负载端子结构(46)，并且其中
ο所述功率半导体装置(1)被配置用于在所述第一负载端子结构(36)和所述第二负载端子结构(46)之间传导负载电流；
-有源区，具有多个晶体管基元(21)，所述多个晶体管基元(21)包括：
ο栅极结构(24)，被配置用于控制所述负载电流并且与所述控制端子结构(36)处于电气连接，
ο多个源极区(23)，被耦合到所述第一负载端子结构(36)，
ο主体区(22)，被耦合到所述第一负载端子结构(36)；
-其中所述正面金属化(3)包括第一层(31)和在所述第一层上方的第二层(33)；
-其中所述第一层(31)和所述第二层(33)中的至少一个沿侧向被分割，其中第一段(31-1，33-1)是所述第一负载端子结构(36)的一部分并且第二段(31-2，33-2)是所述控制端子结构(38)的一部分。
2.如权利要求1所述的功率半导体装置(1)，其中所述第一层(31)和所述第二层(33)都沿侧向被分割，所述第一层(31)包括作为所述第一负载端子结构(36)的一部分的第一段(31-1)和作为所述控制端子结构(38)的一部分的第二段(31-2)，并且所述第二层(33)包括作为所述第一负载端子结构(36)的一部分的第一段(33-1)和作为所述控制端子结构(38)的一部分的第二段(33-2)。
3.如前面权利要求中任何一项所述的功率半导体装置(1)，其中在重叠区域(302)中，所述第二层(33)的所述第二段(33-2)沿侧向与所述第一层(31)的所述第一段(31-1)重叠。
4.如前面权利要求中任何一项所述的功率半导体装置(1)，其中所述第二层(33)的所述第二段(33-2)沿侧向在至少两个相对的面上被所述第二层(33)的所述第一段(33-1)包围。
5.如前面权利要求之一所述的功率半导体装置(1)，其中所述第一层(31)的所述第二段(31-2)沿侧向在至少两个相对的面上被所述第一层(31)的所述第一段(31-1)包围。
6.功率半导体装置(1)，包括：
-半导体主体(2)，具有耦合到正面金属化(3)的正面(2-1)和耦合到背面金属化(4)的背面(2-2)，其中
ο所述正面金属化(3)包括第一负载端子结构(36)和控制端子结构(38)，其中
ο所述背面金属化(4)包括耦合到所述背面(2-2)的第二负载端子结构(46)，并且其中
ο所述功率半导体装置(1)被配置用于在所述第一负载端子结构(36)和所述第二负载端子结构(46)之间传导负载电流；
-有源区，具有多个晶体管基元(21)，所述多个晶体管基元(21)包括：
ο栅极结构(24)，被配置用于控制所述负载电流并且与所述控制端子结构(38)处于电气连接，
ο多个源极区(23)，被耦合到所述第一负载端子结构(36)，
ο主体区(22)，被耦合到所述第一负载端子结构(36)；
-其中所述正面金属化(3)包括第一层(31)和在所述第一层(31)上方的第二层(33)，所述第一层(31)和所述第二层(33)都沿侧向被分割，相应段被连接到所述第一负载端子(36)或所述控制端子(38)，
-其中所述正面金属化(3)包括：
ο栅极滑道区域(301)，在该栅极滑道区域中，所述第一层(31)和所述第二层(33)都按照电气方式连接到所述控制端子(38)，
ο重叠区域(302)，在该重叠区域中，所述第一层(31)按照电气方式连接到所述第一负载端子(36)并且所述第二层(33)按照电气方式连接到所述控制端子(38)，和
ο负载端子区域(303)，在该负载端子区域中，所述第一层(31)和所述第二层(33)都按照电气方式连接到所述第一负载端子(36)。
7.如前面权利要求中任何一项所述的功率半导体装置(1)，其中在侧向剖面中，与所述第二层(33)的所述第二段(33-2)相比，所述第一层(31)的所述第二段(31-2)具有更小的侧向延伸部。
8.如前面权利要求中任何一项所述的功率半导体装置(1)，其中所述正面金属化(3)包括至少在所述重叠区域中的所述第一层(31)和所述第二层(33)之间的介电结构(32)，所述第一层(31)和所述第二层(33)在所述重叠区域中通过所述介电结构(32)而电绝缘。
9.如权利要求8所述的功率半导体装置(1)，其中所述介电结构(32)还被布置在所述第一层(31)的所述第一段(31-1)和所述第二层(33)的所述第一段(33-1)之间/在所述第一层(31)的所述第一段(31-1)和所述第二层(33)的所述第一段(33-1)之间延伸，其中所述第一层(33-1)的第一段(31-1)和所述第二层(33)的所述第一段(33-1)通过介电结构(32)的开口(323)按照电气方式连接。
10.如权利要求9所述的功率半导体装置(1)，其中所述介电结构(32)在所述第一层(31)的所述第一段(31-1)和所述第二层(33)的所述第一段(33-1)之间至少部分地具有网格形状(32-1)。
11.如前面权利要求中任何一项所述的功率半导体装置(1)，其中所述第一层(31)和所述第二层(33)包括不同金属。
12.如权利要求1至7之一所述，其中所述第一层(31)和所述第二层(33)包括相同金属。
13.如前面权利要求中任何一项所述的功率半导体装置(1)，其中与所述第二层(33)的每个第一段(33-1)相比，所述第二层(33)的所述第二段(33-2)被布置为更靠近所述半导体主体(2)的芯片边缘。
14.如前面权利要求中任何一项所述的功率半导体装置(1)，其中所述重叠区域(302)中的所述第二层(33)形成所述控制端子(38)的接合焊盘(34)。
15.如前面权利要求中任何一项所述的功率半导体装置(1)，其中所述多个晶体管基元(21)中的一些晶体管基元(21)被布置在所述第二层(33)的所述第二段(33-2)下方，或分别布置在所述重叠区域(302)中。
16.如前面权利要求中任何一项所述的功率半导体装置(1)，被配置为RC-IGBT，其中二极管阳极结构被布置在所述第二层(33)的所述第二段(33-2)下方，或分别布置在所述重叠区域(302)中。
17.一种用于制造功率半导体装置(1)的方法，包括下面的步骤：
-提供具有正面(2-1)和背面(2-2)的半导体主体(2)；
-形成具有多个晶体管基元(21)的有源区，所述多个晶体管基元(21)包括：
ο被配置用于控制负载电流的控制结构(24)，
ο多个源极区(23)，和
ο主体区(22)；
-形成背面金属化(4)，所述背面金属化(4)包括耦合到所述背面(2-2)的第二负载端子结构(46)；
-形成耦合到所述正面(2-1)的正面金属化(3)，其中所述正面金属化(3)包括与所述多个源极区(23)和所述主体区(22)处于电气连接的第一负载端子结构(36)以及与所述控制结构(24)处于电气连接的控制端子结构(38)；其中
-形成所述正面金属化(3)包括：
ο形成第一层(31)；
ο在所述第一层(31)上方形成第二层(33)；并且
ο沿侧向将所述第一层(31)和所述第二层(33)中的至少一个层分割成第一段(31-1，33-1)和第二段(31-2，33-2)，所述第一段(31-1，33-1)是所述第一负载端子结构(36)的一部分并且所述第二段(31-2，33-2)是所述控制端子结构(38)的一部分。
18.如权利要求17所述的方法，其中在所述分割的步骤之前，所述第一层(31)和所述第二层(33)中的至少一个层被形成为连续层。
19.如前面权利要求17或18之一所述的方法，其中形成所述正面金属化(3)还包括：
ο在所述第一层(31)上方形成介电结构(32)，
ο分割所述介电结构(32)，
ο其中在分割所述介电结构(32)之后，所述第二层(33)被形成在所述介电结构(32)上方。
20.如前面权利要求17至19之一所述的方法，其中分割所述介电结构(32)包括形成：绝缘部分(32-2)，使所述第一层(31)与所述第二层(33)绝缘；和连接部分(33-1)，例如网格形状部分，包括按照电气方式连接所述第一层(31)和所述第二层(33)的开口(323)。
CN202311279049.0A 2022-09-30 2023-09-28 半导体装置及其生产方法 Pending CN117810187A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022210413.7 2022-09-30
DE102022210413.7A DE102022210413A1 (de) 2022-09-30 2022-09-30 Halbleitervorrichtung und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
CN117810187A true CN117810187A (zh) 2024-04-02

Family

ID=90246308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311279049.0A Pending CN117810187A (zh) 2022-09-30 2023-09-28 半导体装置及其生产方法

Country Status (3)

Country Link
US (1) US20240113053A1 (zh)
CN (1) CN117810187A (zh)
DE (1) DE102022210413A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
US8791525B2 (en) 2008-02-25 2014-07-29 International Rectifier Corporation Power semiconductor device including a double metal contact
JP6000513B2 (ja) 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US8502314B2 (en) 2011-04-21 2013-08-06 Fairchild Semiconductor Corporation Multi-level options for power MOSFETS
DE102021118992A1 (de) 2020-08-18 2022-02-24 Infineon Technologies Ag Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung

Also Published As

Publication number Publication date
DE102022210413A1 (de) 2024-04-04
US20240113053A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US9960156B2 (en) Integrated semiconductor device having a level shifter
US9087829B2 (en) Semiconductor arrangement
EP1128443A1 (en) Field-effect semiconductor device
JP2020021941A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US10418452B2 (en) Semiconductor device with different gate trenches
US20130264654A1 (en) Integrated Switching Device with Parallel Rectifier Element
US11398769B2 (en) Semiconductor device comprising switching elements and capacitors
CN107978640B (zh) 功率半导体器件终止结构
US11848354B2 (en) Diode structure of a power semiconductor device
US9923064B2 (en) Vertical semiconductor device
US10411126B2 (en) Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
US11251266B2 (en) Power semiconductor device and method of processing a power semiconductor device
US11387359B2 (en) Ppower semiconductor device with anticorrosive edge termination structure
CN109638075B (zh) 功率半导体器件的高电压终止结构
CN117810187A (zh) 半导体装置及其生产方法
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US20230010004A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
EP4270485A2 (en) Semiconductor switching device
CN112768513A (zh) 具有场电极的功率半导体器件
EP4310915A1 (en) Semiconductor die with a tungsten runner and a gate runner
CN113871452A (zh) 半导体器件
JP2777990B2 (ja) 自己消弧形サイリスタ
CN118156287A (zh) 半导体器件及其生产方法
CN110660795A (zh) 功率半导体器件
CN117116966A (zh) 半导体管芯

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication