CN117116966A - 半导体管芯 - Google Patents

半导体管芯 Download PDF

Info

Publication number
CN117116966A
CN117116966A CN202310534208.0A CN202310534208A CN117116966A CN 117116966 A CN117116966 A CN 117116966A CN 202310534208 A CN202310534208 A CN 202310534208A CN 117116966 A CN117116966 A CN 117116966A
Authority
CN
China
Prior art keywords
conductivity type
power semiconductor
region
semiconductor device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310534208.0A
Other languages
English (en)
Inventor
马国伟
弗兰克·迪特尔·普菲尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117116966A publication Critical patent/CN117116966A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体管芯包括：半导体衬底；在半导体衬底中形成的功率半导体器件；以及插入在功率半导体器件中的相邻功率半导体器件之间以及在功率半导体器件与半导体衬底的边缘之间的场终止结构。场终止结构包括：第一部分，其被设计用于在功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件；以及第二部分，其被设计用于在功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。

Description

半导体管芯
技术领域
本公开内容一般地涉及电子学领域，并且具体地涉及用于单片集成功率半导体器件的场终止结构。
背景技术
功率半导体器件，诸如IGBT(绝缘栅双极晶体管)、功率MOSFET(金属氧化物半导体场效应晶体管)、JFET(结场效应晶体管)、HEMT(高电子迁移率晶体管)、功率二极管等，需要在器件有源/单元区域之外的场终止结构。场终止结构使器件边缘周围的电场(E-field)增强最小化，使得击穿电压可以接近理想的平行平面值。例如，在反向阻断IGBT中，需要场终止结构来在两个方向上阻断全部额定电压。在这种情况下，场终止结构位于IGBT单元场与管芯(芯片)边缘之间。
场终止是高压功率半导体器件设计的必要组成部分，但不参与器件的有源功能。场终止所需的面积是除了实现有源器件功能所需的有源面积之外的面积，因此降低了管芯面积利用率，因此与有源面积相比被认为是开销。因为当器件额定电流降低时，场终止所需的管芯面积比有源面积减少的程度小，所以随着额定电流的降低，面积利用率进一步降低。这导致对于具有低电流额定值的功率半导体器件不利的成本效益。由于单片集成不同的功率半导体器件，场终止设计变得更加复杂。
因此，需要用于功率半导体器件的改进的场终止。
发明内容
根据半导体管芯的实施方式，该半导体管芯包括：半导体衬底；多个功率半导体器件，其形成在半导体衬底中并共享一个或更多个公共掺杂区，公共掺杂区在半导体衬底的第一侧形成公共功率端子，其中，在半导体衬底的与第一侧相对的第二侧，每个功率半导体器件具有单独功率端子，单独功率端子电耦接至与其他功率半导体器件隔离的一个或更多个单独掺杂区；以及场终止结构，其将功率半导体器件的一个或更多个单独掺杂区彼此分开并与半导体衬底的边缘分开，其中，场终止结构包括：第一部分，其被设计用于在功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件；以及第二部分，其被设计用于在功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。例如，第二部分被设计成防止在一个功率半导体器件中出现的空间电荷区仅在单向电势梯度的单个方向下而不是在相反方向下到达半导体衬底的边缘。
根据半导体管芯的另一实施方式，半导体管芯包括：半导体衬底；多个功率半导体器件，其形成在半导体衬底中；以及场终止结构，其插入在功率半导体器件中的相邻功率半导体器件之间以及功率半导体器件与半导体衬底的边缘之间，其中，场终止结构包括：第一部分，其被设计用于在功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件；以及第二部分，其被设计用于在功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。
本领域技术人员在阅读以下具体实施方式以及在查看附图后将认识到其他特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相似的附图标记表示对应的类似部件。可以将所示出的各种实施方式的特征进行结合，除非它们互相排斥。在附图中描绘了实施方式，并且在以下的描述中对实施方式进行了详细描述。
图1示出了具有用于单片集成在管芯中的功率半导体器件的场终止结构的半导体管芯的局部横截面图。
图2是可以由单片集成在半导体管芯中的功率半导体器件实现的三相逆变器桥的示意图。
图3A是可以由单片集成在半导体管芯中的功率半导体器件实现的H桥逆变器的示意图。
图3B是可以由单片集成在半导体管芯中的功率半导体器件实现的双向可控开关的示意图。
图4至图9示出了使用单独的晶体管和/或二极管管芯实现的不同类型的传统电力电子电路与图1的半导体管芯的相应示意性比较，其中，相同的功能单片集成在单个管芯或传统实现所需的管芯子集中。
图10是图1的半导体管芯在不同工作状态期间的示意性俯视图。
图11是场终止结构的不同部分中的三种电势分布的图。
图12是图1的半导体管芯的俯视图，并示出了用于三个功率半导体器件的场终止结构。
图13是根据实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图14是根据另一实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图15是根据另一实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图16是根据另一实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图17是根据另一实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图18是根据实施方式的在两个相邻功率半导体器件的有源区与衬底边缘彼此相邻的区域中的场终止结构的局部俯视图。
图19是沿着图18中标记为A至A’的线截取的对应横截面图。
图20是根据另一实施方式的在两个相邻功率半导体器件的有源区与衬底边缘彼此相邻的区域中的场终止结构的局部俯视图。
图21是根据另一实施方式的在两个相邻功率半导体器件的有源区与衬底边缘彼此相邻的区域中的场终止结构的局部俯视图。
图22是根据实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
图23是根据另一实施方式的在两个相邻功率半导体器件之间的区域中的场终止结构的局部横截面图。
具体实施方式
本文所描述的实施方式提供了用于单片集成功率半导体器件的场终止结构。场终止结构插入在相邻功率半导体器件之间以及功率半导体器件与管芯(芯片)边缘之间。场终止结构具有两个部分。第一部分被设计用于在功率半导体器件的工作期间的双向电势梯度，并且防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件。第二部分被设计用于在功率半导体器件的工作期间的单向电势梯度，并且防止在功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。例如，第二部分被设计成防止在一个功率半导体器件中出现的空间电荷区仅在单向电势梯度的单个方向下而不是在相反方向下到达半导体衬底的边缘。
接下来参照附图描述场终止结构的实施方式。
图1示出了半导体管芯100的局部截面图。半导体管芯100包括半导体衬底102。半导体衬底102包括用于形成功率半导体器件的一种或更多种半导体材料，诸如例如Si或SiC功率MOSFET、IGBT、JFET、HEMT、功率二极管等。换句话说，多个功率半导体器件可以形成在同一半导体衬底102内。多个功率半导体器件可以具有相同的工作原理，或者多个功率半导体器件中的至少一些可以具有彼此不同的工作原理。例如，半导体衬底102可以包括Si、碳化硅(SiC)、锗(Ge)、硅锗(SiGe)、氮化镓(GaN)、砷化镓(GaAs)等。半导体衬底102可以是主体半导体材料，或者可以包括生长在主体半导体材料上的一个或更多个外延层。
功率半导体器件104形成在半导体衬底102中，并且具有与其他器件隔离的至少一个功率端子。图1中示出了三(3)个功率半导体器件104。然而，取决于应用，半导体管芯100可以包括两(2)个功率半导体器件104或多于三个功率半导体器件104。
在电力电子应用中，功率半导体开关通常以不同形式的桥电路使用，诸如三相逆变器桥(图2)、H桥(图3A)或双向可控开关(图3B)。在多电平逆变器拓扑中，诸如T型中性点箝位(NPC-2)拓扑、H6.5拓扑、HERIC拓扑和矩阵转换器拓扑，需要能够控制正负方向电流的开关。这样的开关通常被称为双向可控开关、双向开关、完全可控开关或反向阻断开关。双向可控开关可以通过使用两个背对背串联的功率半导体开关来构造。
取决于应用，功率半导体器件104可以具有由背面金属化105形成的公共漏极/集电极端子“D/C”和由正面金属化107形成的隔离源极/发射极端子“S/EN”，或者由背面金属化105形成的公共源极/发射极端子“S/E”和由正面金属化107形成的隔离漏极/集电极端子“D/CN”，例如，如图2至图3B所示。此外，功率半导体器件104中的一个或更多个，例如所有功率半导体器件104还可以包括隔离控制端子。每个功率半导体器件104包括多个功率器件单元，出于说明的目的，图1中示出了一个单元。功率器件单元104被并联电耦接用于相应单独的功率半导体器件104，例如IGBT、功率MOSFET、JFET、功率二极管等。每个功率半导体器件104可以具有数十、数百、数千或甚至更多的功率器件单元。
图1所示的功率器件单元是沟槽晶体管单元。每个沟槽晶体管单元包括延伸至半导体衬底102中的栅极沟槽106。栅极沟槽106可以是“条形”的，因为栅极沟槽106可以在图1中的y方向上具有最长的线性尺寸。
栅极沟槽106包括通过栅极电介质绝缘材料110与周围的半导体衬底102分开的栅极电极108。栅极电极108可以由任何合适的导电材料制成，诸如但不限于多晶硅、金属(例如钨)、金属合金等。栅极电介质绝缘材料110可以包括例如SiOx，并且可以通过例如热氧化和/或沉积来形成。栅极电极108通过例如一个或更多个金属栅极流道和图1中不可见的相应触点/通孔电连接至栅极端子“G”。场板(未示出)可以包括在栅极电极108下方的栅极沟槽106中，或者包括在单独的沟槽(未示出)中，用于通过提供电荷载流子补偿来帮助优化对于给定击穿电压可实现的特定面积导通状态电阻。在平面栅极功率晶体管单元的情况下，栅极电极108可以形成在半导体衬底102上方并与半导体衬底102绝缘。在功率二极管单元的情况下，栅电极110被省略。
在功率晶体管器件的情况下，功率器件单元包括半导体衬底102中的第一导电类型的漂移区112。第一导电类型的源极/发射极区114通过第二导电类型的相应体区116与漂移区112分开。对于n沟道器件，第一电导性是n型，第二电导性是p型，而对于p沟道器件，第一电导性是p型，第二电导性是n型。
在Si或SiC JFET或功率MOSFET的情况下，所有功率器件单元共用的掺杂区118是第一导电类型的漏极区118。公共漏极区118在半导体衬底102的背面与各个功率器件单元的漂移区112相邻，其中漂移区112将同一功率器件单元的体区116与公共漏极区118分开。隔离源极端子“S/EN”设置在管芯100的相对侧。
在IGBT的情况下，公共掺杂区118替代为第二导电类型的集电极区，并且第一导电类型的缓冲区120可以与公共集电极区118相邻，其中漂移区112将每个功率器件单元的体区116与缓冲区120分开。缓冲区120可以包括在其他器件类型中，例如功率MOSFET。隔离发射极端子“S/EN”设置在管芯100的相对侧。
每个功率半导体器件104的功率器件单元还可以包括第二导电类型的体接触区121，并且具有比单独体区116更高的掺杂浓度，以提供到该功率器件104的源极/发射极端子“S/EN”的欧姆连接。源极/发射极区114也位于该功率器件104的相同源极/发射极端子S/EN处。
无论形成在半导体衬底102中的功率半导体器件104的类型如何，功率半导体器件104可以在半导体管芯100的一侧具有公共功率端子，并且在管芯100的相对侧具有隔离的单独功率端子。对于功率晶体管，功率半导体器件104可以具有公共漏极/集电极端子“D/C”和隔离源极/发射极端子“S/EN”，或者公共源极/发射极端子“S/E”和隔离漏极/集电极端子“D/CN”。
在图2所示的三相逆变器桥示例的情况下，逆变器桥的每个分支包括在开关节点“SWN”处与低侧晶体管“QLN”串联连接的高侧晶体管“QHN”。高侧晶体管QH1、QH2、QH3具有公共漏极/集电极端子D/C和隔离源极/发射极端子S/E1、S/E2、S/E3，而低侧晶体管QL1、QL2、QL3具有公共源极/发射极端子S/E和隔离漏极/集电极端子D/C1、D/C2、D/C3。
对于图3A所示的H桥示例，通过闭合开关S1和S4以及断开开关S2和S3，在端子U与V之间施加正电压。通过断开开关S1和S4以及闭合开关S2和S3来反转电压。开关S1和S3具有公共漏极/集电极端子D/C和隔离源极/发射极端子S/E1、S/E2，而开关S2和S4具有公共源极/发射极端子S/E和隔离漏极/集电极端子D/C1、D/C2。还有其他类型的电力电子拓扑利用具有公共端子和隔离端子的器件，例如上文所说明的。这些器件中的一些或全部可以形成在相同的半导体管芯中。
例如，包括在半导体管芯100中的功率半导体器件104可以与图2中的高侧开关QH1至QH3或图3A中的开关S1和S3对应，其中器件104具有公共漏极/集电极端子D/C和隔离源极/发射极端子S/EN。替代地，图2中的低侧开关QL1至QL3或图3A中的开关S2和S4可以单片集成在半导体管芯100中，其中器件104具有公共源极/发射极端子S/E和隔离漏极/集电极端子D/CN。
图3B示出了可以由单片集成在半导体管芯100中的功率半导体器件104实现的双向可控开关。主双向开关具有第一栅极GA和第二栅极GB、第一源极SA和第二源极SB以及公共或虚拟漏极D。主双向开关的第一源极SA电连接至第一输入输出端子Vss1。主双向开关的第二源极SB电连接至第二输入输出端子Vss2。主双向开关具有四种主要工作状态：关断/关断，其中主双向开关的两个栅极GA、GB都关断；导通/导通，其中主双向开关100的两个栅极GA、GB都导通；导通/关断，其中主双向开关的第一栅极GA为导通，主双向开关的第二栅极GB为关断；以及关断/导通，其中主双向开关的第一栅极GA为关断并且主双向开关的第二栅极GB为导通。双向开关的典型工作包括从关断/关断转换至导通/导通、导通/关断转换至导通/导通，以及从关断/导通转换至导通/导通。电流流向取决于第一输入输出端子Vss1和第二输入输出端子Vss2上的极性。通过改变极性可以反转电流流向。主双向开关示意性地由图3A中的主晶体管QBD1和QBD2表示。主晶体管QBD1和QBD2共享公共漏极D，并且在横向器件的情况下在主双向开关的相对端具有源极SA、SB，并且可以通过单片集成在半导体管芯100中的功率半导体器件104来实现。
图4示出了使用用于半桥的高侧开关204和低侧开关206的两个单独的晶体管管芯200、202实现的传统半桥和其中半桥的高侧开关204和低侧开关206可以单片集成的图1的半导体管芯100的示意性比较。
图5示出了使用用于逆变器的分支306、308、310的三个单独的较小管芯300、302、304实现的传统三相逆变器桥，和其中逆变器分支306、308、310可以单片集成的图1的半导体管芯100的示意性比较。
图6示出了使用用于逆变器的分支406、408、410的三个分开的较大管芯400、402、404实现的传统三相逆变器桥，和其中逆变器分支406、408、410可以单片集成的图1的半导体管芯100的示意性比较。
图7示出了使用用于升压组件502的一个管芯500和用于逆变器的分支510、512、514的三个独立管芯504、506、508实现的传统升压电路加三相逆变器桥，和其中升压组件502和逆变器分支510、512、514可以单片集成的图1的半导体管芯100的示意性比较。
图8示出了使用用于H桥的分支604、606的两个独立管芯600、602和用于3相逆变器的分支614、616、618的三个独立管芯608、610、612实现的传统H桥加3相逆变器桥，和其中H桥的分支604、606和3相逆变器的分支614、616、618可以单片集成的图1的半导体管芯100的示意性比较。
图9示出了使用用于相应3相逆变器的分支612、614、616、618、620、622的六个独立管芯600、602、604、606、608、610实现的传统双3相逆变器桥，和其中逆变器分支612、614、616、618、620、622可以单片集成的图1的半导体管芯100的示意性比较。
在图4至图9中的每个图中，相同的电路功能被单片集成在等效的传统实现所需的单个管芯或管芯的子集中。例如，高侧晶体管功能可以单片集成在一个管芯中，低侧晶体管功能可以单片集成在另一管芯中，其中每个管芯具有场终止结构，该场终止结构被设计用于在管芯的不同区域中双向电势梯度的两个方向和单向电势梯度的单一方向。
如图1所示，半导体管芯100包括场终止结构122，场终止结构122被设计用于在管芯100的不同区域中的双向电势梯度的两个方向和单向电势梯度的单一方向。场终止结构122将电耦接至单独功率端子的功率半导体器件104的单独掺杂区彼此分开并与半导体衬底102的边缘124分开。例如，在功率MOSFET或JFET器件的情况下，场终止结构122可以将电耦接至单独源极端子S/EN的功率半导体器件104的单独源极区114与体区116彼此分开，并且与半导体衬底102的边缘124分开。在功率IGBT器件的情况下，场终止结构122可以将电耦接至单独发射极端子S/EN的功率半导体器件104的单独发射极区114与体区116彼此分开，并且与半导体衬底102的边缘124分开。
一般而言，场终止结构122包括第一部分122a和第二部分122b。场终止结构122的第一部分122a被设计用于在功率半导体器件104的工作期间的双向电势梯度，并且防止在一个功率半导体器件104中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件104。场终止结构122的第二部分122b被设计用于在功率半导体器件104的工作期间的单向电势梯度，并且防止在一个功率半导体器件104中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底102的边缘124。
图10是半导体管芯100在不同工作状态期间的示意性俯视图。每个功率半导体器件104用“1”或“0”标记，以指示对于管芯100的每个工作状态，该器件104经受高电势还是低电势。当功率器件104导通时，器件104正在传导电流，因此不会受到前后之间的高电势差的影响。当功率器件104关断时，在器件功率端子(例如D/C和S/E)上建立电压电势，并且器件104经受高电势差。取决于器件104的导通/关断状态，在功率半导体器件104与半导体衬底102的边缘124之间的场终止结构122中出现电势图案1或电势图案2。第三电势图案出现在相邻功率半导体器件104之间的场终止结构122中。
图11示出了在场终止结构122的不同部分中以及在不同开关状态SW1和SW2下的三个矢量r1、r2、r3。图11中包括的曲线图示出了场终止结构122的指示区域中的每个矢量的电势分布。矢量r1从处于高电势状态(1)的功率半导体器件104的外边缘相对于半导体衬底102的前侧延伸。矢量r2从处于低电势状态(0)的功率半导体器件104的外边缘相对于半导体衬底102的前侧延伸。矢量r3在两个相邻功率半导体器件104之间延伸。
如图11所示，矢量r1和r2都可以具有远离衬底边缘124的内部双向电势梯度分量和靠近衬底边缘124的外部单向电势梯度分量。内部双向电势梯度分量对于图案1(高电场)是负的，对于图案2(低电场)是正的，因此导致平均电势梯度的空间反转。对于图案1(高电场)和图案2(低电场)，外部单向电势梯度分量都是负的。取决于相邻器件104的开关状态，相邻器件104之间的矢量r3具有双向电势梯度。
图12是半导体管芯100的俯视平面图，并示出了用于三个功率半导体器件104的场终止结构122。如本文先前所解释的，半导体管芯100可以包括两个、三个或更多个功率半导体器件104，它们共享至少一个公共功率端子，并且具有与其他器件隔离的至少一个功率端子。
场终止结构122的第一部分122a横向地围绕与其他器件104隔离的每个功率半导体器件104的一个或更多个单独掺杂区。在JFET或Si或SiC功率MOSFET的情况下，漏极区118可以对所有器件是共用的，但源极区114和体区116可以与其他器件104隔离。在IGBT的情况下，集电极区118可以对所有器件是共用的，但是发射极区114和体区116可以与其他器件104隔离。在功率二极管的情况下，衬底背面的公共掺杂区118可以是所有器件的公共阴极，并且每个二极管器件的阳极区可以与其他阳极区隔离。场终止结构122的第一部分122a横向围绕源极/发射极区114和体区116，并且可选地围绕用于功率晶体管器件的漂移区112和缓冲区(对于IGBT)120，或者用于二极管器件的隔离阳极区。场终止结构122的第一部分122a被设计用于功率半导体器件104工作期间的双向电势梯度。场终止结构122的第一部分122a防止在一个功率半导体器件104中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件104。
场终止结构122的第二部分122b横向地围绕场终止结构122的第一部分122a，并将第一部分122a与半导体衬底102的边缘124分开。场终止结构122的第二部分122b被设计用于在功率半导体器件104的工作期间的单向电势梯度，并且防止在一个功率半导体器件104中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底102的边缘124。关于图11，场终止结构122可以仅包括由矢量r3遍历的区域中的第一部分122a。对于由图11中的矢量r1和r2遍历的区域，场终止结构122可以包括用于处理远离衬底边缘124的内部双向梯度分量的第一部分122a和用于处理更靠近衬底边缘124的外部单向梯度分量的第二部分122b。
接下来结合图13至图23描述场终止结构122的各种实施方式。这些实施方式在IGBT的上下文中描述，但是可以容易地适用于其他功率半导体器件类型，诸如功率MOSFET、JFET、HEMT、功率二极管等。例如，在功率MOSFET的情况下，第二导电类型的IGBT集电极被第一导电类型的漏极区取代。在功率二极管的情况下，发射极/源极和体区被第二导电类型的阳极区取代，集电极/漏极区被第一导电类型的阴极区取代。与传统的场终止结构相比，接下来描述的实施方式减少了场终止结构122所需的管芯面积，而不包括场终止功能的有效性。
图13是根据实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。在所示区域中，场终止结构122的第一部分122a包括环绕每个功率半导体器件104的第二导电类型的环700。场终止结构122的第一部分122a还包括插入在第二导电类型的环700的第一组704与第二组706之间的第一导电类型的至少一个环702。
场终止结构122的第一部分122a被设计成停止从一个功率半导体器件104向外延伸的空间电荷区的横向延伸至达相邻功率半导体器件104的第二导电性的区域708。否则，可能会出现高漏电流。空间电荷区的边界用虚线表示。取决于器件104的导通/关断状态，图13所示的一个或两个空间电荷区可能同时出现。场板710可以设置在半导体衬底102上方，并且例如通过形成在半导体衬底102的前侧上的层间电介质712中的开口电耦接至第二导电类型的环700。场板710可以是电浮动的(即，不连接至限定的电势)或电耦接至由正面金属化107提供的电势(例如，发射极)。图13所示的实施方式阻断了两个方向上的高电压，但要求的宽度几乎是传统边缘终止结构的两倍。
图14是根据另一实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。在所示区域中，场终止结构122的第一部分122a包括环绕功率半导体器件104中的第一功率半导体器件的第二导电类型的环700的第一组704、环绕相邻功率半导体器件104的第二导电类型的环700的第二组706、插入在第二导电类型的环700的第一组704中包括的两个环700之间的第一导电类型的第一环800、以及插入在第二导电类型的环700的第二组706中包括的两个环700之间的第一导电类型的第二环802。第一导电类型的第一(左)环800被设计成停止从相邻(右)功率半导体器件104向外延伸的空间电荷区的横向延伸至达功率半导体器件104的第二导电性的区域708。第一导电类型的第二(右)环802被设计成停止从相邻(左)功率半导体器件104向外延伸的空间电荷区的横向延伸至达功率半导体器件104的第二导电性的区域708。第一导电类型的第一环800与第二环802之间的场终止结构122的区域在两个方向上使用，因此与图13所示的结构相比可以节省面积。第一导电类型的第一环800和第二环802可以对称地定位在场终止结构122的中心区域804的相对侧上。
在额定电压下，当电压在左侧器件104的前侧与右侧器件104的后侧之间时，从左侧器件104横向延伸的空间电荷区不应被第一导电类型的第一(左)环800停止。同样，当电压在右侧器件104的前侧与左侧器件104的后侧之间时，从右侧器件104横向延伸的空间电荷区不应被第一导电类型的第二(右)环802停止。
为了满足这些条件，第一场板710a可以朝向场终止结构122的中心区域804横向延伸，以便至少部分地在第一导电类型的第一环800上延伸。第二场板710b可以朝向场终止结构122的中心区域804横向延伸，以便至少部分地在第一导电类型的第二环802上延伸。如图14所示，第一场板710a可以在场终止结构122的中心区域804的方向上横向延伸超过第一导电类型的第一环800，并且甚至可以部分地与第二导电类型的相邻环700交叠。同样地，第二场板710b可以在场终止结构122的中心区域804的方向上横向延伸超过第一导电类型的第二环802，并且甚至可以部分地与第二导电类型的相邻环700交叠。第一场板710a和第二场板710b的这样的布置有助于在由对应的场板710a、710b覆盖的第一导电类型的环800、802上传输电势，这允许空间电荷区在一个方向上进一步扩展，而在另一方向上，场板710a、710b有助于停止空间电荷区。
图15是根据另一实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。与图14所示的结构相比，所示区域更紧凑，节省了更多的空间，但消除了冗余。在所示区域中，场终止结构122在第一导电类型的第一环800与与第一导电类型的第一环800相邻的功率半导体器件104的有源区1000之间没有第二导电类型的环700。场终止结构122在第一导电类型的第二环802与与第一导电类型的第二环802相邻的功率半导体器件104的有源区1002之间也没有第二导电类型的环700。术语“有源区”是指功率半导体器件104的区域，其被设计成当功率半导体器件104导通时传导电流。
图16是根据另一实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。在所示区域中，场板被实现为嵌入层间电介质712中的多晶硅场板1100。多晶硅场板1100上方的金属结构1102用作第二导电类型的环700与多晶硅场板1100之间的连接。导电通孔1104垂直地穿过多晶硅场板1100中的开口延伸至第二导电类型的环700，并且将多晶硅场板1100电连接至第二导电类型的环700。
图17是根据实施方式的在功率半导体器件104与半导体衬底102的边缘124之间的区域中的场终止结构122的局部横截面图。在所示区域中，场终止结构122包括第一部分122a，其被设计用于在功率半导体器件104的工作期间的双向电势梯度，并且防止在功率半导体器件104中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件104，以及第二部分122b，其被设计用于在功率半导体器件104的工作期间的单向电势梯度，并且防止在功率半导体器件104中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底102的边缘124。
场终止结构122的第二部分122b可以包括延伸至半导体衬底104的边缘124的第一导电类型的(沟道停止)区1200。沟道停止区1200改善了第二导电类型的最外环700与后侧电势的连接。沟道停止区1200可以与第二导电类型的最外环700隔开，或者可以直接与第二导电类型的最外环700相邻。单独地或组合地，沟道停止区1200可以越靠近半导体衬底102的表面1302就具有比在半导体衬底102的更深处更高的第一导电类型的掺杂浓度。
图18是根据实施方式的在两个相邻功率半导体器件104的有源区1000、1002与衬底边缘124彼此相邻的区域中的场终止结构的局部俯视图。图19是沿着图18中标记为A至A’的线截取的对应横截面图。
在每个功率半导体器件104与半导体衬底102的边缘124之间，场终止结构122的第一部分122a包括环绕每个功率半导体器件104的第二导电类型的至少两个环700和插入在第二导电类型的至少两个环700之间的第一导电类型的环800、802。场终止结构122可以包括第一导电类型的沟道停止区1200，其延伸至半导体衬底102的边缘124，并且与第二导电类型的最外环700隔开或直接与第二导电类型的最外环700相邻。场终止结构122的第二部分122b可以包括环绕所有功率半导体器件104的第一导电类型的附加环1300。第一导电类型的附加环1300可以插入在沟道停止区1200与第二导电类型的最外环700之间，或者可以从场终止结构122中省略。
插入在场终止结构122的第一部分122a中包括的第一导电类型的第一环800与第二环802之间的第二导电类型的环700可以具有在相邻功率半导体器件104之间或相邻功率半导体器件104与半导体衬底102的边缘124之间的过渡区1302中增加的宽度“W”。设置在过渡区1302上方的对应场板710/1100可以具有延伸宽度以适应不同场终止区域之间的过渡。单独地或组合地，奇数个第二导电类型的环700可以插入在场终止结构122的第一部分122a中包括的第一导电类型的环800、802之间。
图20是根据另一实施方式的在两个相邻功率半导体器件104的有源区1000、1002与衬底边缘124彼此相邻的区域中的场终止结构的局部俯视图。在相邻功率半导体器件104之间，场终止结构122的第一部分122a包括偶数个位于第一导电类型的环800、802之间的第二导电类型的环700。
图21是根据实施方式的在两个相邻功率半导体器件104的有源区1000、1002与衬底边缘124彼此相邻的区域中的场终止结构的局部俯视图。在过渡区1302中，第二导电类型的浮动区1400与第二导电类型的环700没有电连接。
图22是根据实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。在所示区域中，场终止结构122包括从第一(左)功率半导体器件104的有源区1000向第二(右)功率半导体器件104横向延伸的第二导电类型的第一结终止掺杂区(结终止延伸或JTE)1500，和从第二(右)功率半导体器件104的有源区1002向第一(左)功率半导体器件104横向延伸的第二导电类型的第二结终止掺杂区1502。每个结终止掺杂区1500、1502在阻断期间在横向上被耗尽至较大的程度，并且可以连接至相邻功率半导体器件104的第二导电性的区域708。例如，每个结终止掺杂区1500、1502对于Si可以具有5×1011至5×1012cm-2的掺杂浓度，或者对于SiC可以具有5×1012至5×1013cm-2的掺杂浓度。
场终止结构122还包括插入在结终止掺杂区1500、1502之间的第一导电类型的场停止区1504。第一导电类型的场停止区1504防止在第一(左)功率半导体器件104中出现的空间电荷区到达第二结终止掺杂区1502，并且防止在第二(右)功率半导体器件104中出现的空间电荷区到达第一结终止掺杂区1500。否则，可能会发生短路，从而导致高漏电流。空间电荷区的边界用虚线表示。取决于器件104的导通/关断状态，图22所示的一个或两个空间电荷区可能同时出现。
图23是根据另一实施方式的在两个相邻功率半导体器件104之间的区域中的场终止结构122的局部横截面图。在所示区域中，场终止结构122包括插入在第一(左)功率半导体器件104的有源区1000与第二(右)功率半导体器件104的有源区1002之间的第二导电类型的单个结终止掺杂(JTE)区1600、插入在第一(左)功率半导体器件104的有源区1000与结终止掺杂区1600之间的第一导电类型的第一场停止区1602、以及插入在第二(右)功率半导体器件104的有源区1002与结终止掺杂区1600之间的第一导电类型的第二场停止区1604。
第一导电类型的第一场停止区1602防止在第二(右)功率半导体器件104中出现的空间电荷区到达第一(左)功率半导体器件104的有源区1000。第一导电类型的第二场停止区1604防止在第一(左)功率半导体器件104中出现的空间电荷区到达第二(右)功率半导体器件104的有源区1002。通过使用第二导电类型的单个结终止掺杂区1600和第一导电类型的两个较小的场停止区1602、1604，图23所示的实施方式使用比图22所示的实施方式更少的空间，场停止区1602、1604将结终止掺杂区1600与相邻功率半导体器件104的有源区1000、1002中的第二导电性的最外层区域708分开。类似于第二导电类型的结终止掺杂区1500、1502的区域可以插入在相应的有源区1002和对应的场停止区1602、1604之间。
场终止结构122还可以包括位于半导体衬底102上方并覆盖第一导电类型的第一场停止区1602的第一多晶硅或金属场板1606，以及位于半导体衬底102上方并覆盖第一导电类型的第二场停止区1604的第二多晶硅或金属场板1608。场板1606、1608辅助场停止区1602、1604的作用，如本文先前所述。
尽管本公开内容不限于此，但以下编号的示例展示了本公开内容的一个或更多个方面。
示例1.一种半导体管芯，包括：半导体衬底；多个功率半导体器件，其形成在半导体衬底中并共享一个或更多个公共掺杂区，公共掺杂区在半导体衬底的第一侧形成公共功率端子，其中，在半导体衬底的与第一侧相对的第二侧，每个功率半导体器件具有单独功率端子，单独功率端子电耦接至与其他功率半导体器件隔离的一个或更多个单独掺杂区；以及场终止结构，其将功率半导体器件的一个或更多个单独掺杂区彼此分开并与半导体衬底的边缘分开，其中，场终止结构包括：第一部分，其被设计用于在功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件；以及第二部分，其被设计用于在功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。
示例2.根据实施方式1所述的半导体管芯，其中，多个功率半导体器件是IGBT(绝缘栅双极晶体管)，其中，一个或更多个公共掺杂区包括第二导电类型的公共集电极区，并且其中，功率半导体器件的一个或更多个单独掺杂区包括第二导电类型的体区和与体区相邻的与第二导电类型相反的第一导电类型的发射极区。
示例3.根据实施方式1所述的半导体管芯，其中，多个功率半导体器件是功率MOSFET(金属氧化物半导体场效应晶体管)，其中，一个或更多个公共掺杂区包括第一导电类型的公共漏极区，并且其中，功率半导体器件的一个或更多个单独掺杂区包括与第一导电类型相反的第二导电类型的体区和与体区相邻的第一导电类型的源极区。
示例4.根据实施方式1至3中任一项所述的半导体管芯，其中，在功率半导体器件中的相邻功率半导体器件之间，场终止结构包括：环绕每个功率半导体器件的第二导电类型的多个环；以及插入在第二导电类型环的第一组与第二组之间的第一导电类型的至少一个环。
示例5.根据实施方式4所述的半导体管芯，还包括位于半导体衬底上方并电耦接至第二导电类型的环的场板。
示例6.根据实施方式5所述的半导体管芯，其中，在功率半导体器件与半导体衬底的边缘之间，场终止结构还包括：第一导电类型的区域，其延伸至半导体衬底的边缘，并且与第二导电类型的环中的最外环隔开。
示例7.根据实施方式5所述的半导体管芯，其中，在功率半导体器件与半导体衬底的边缘之间，场终止结构还包括：第一导电类型的区域，其延伸至半导体衬底的边缘，并且直接与第二导电类型的环中的最外环相邻。
示例8.根据实施方式5所述的半导体管芯，其中，在功率半导体器件与半导体衬底的边缘之间，场终止结构还包括：第一导电类型的区域，其延伸至半导体衬底的边缘，并且越靠近半导体衬底的表面就具有比在半导体衬底的更深处更高的第一导电类型的掺杂浓度。
示例9.根据实施方式1至8中任一项所述的半导体管芯，其中，在功率半导体器件与半导体衬底的边缘之间，场终止结构包括：环绕每个功率半导体器件的第二导电类型的至少两个环；以及插入在第二导电类型的至少两个环之间的第一导电类型的环。
示例10.根据实施方式1至9中任一项所述的半导体管芯，其中，在功率半导体器件中的相邻功率半导体器件之间，场终止结构包括：环绕相邻功率半导体器件中的第一功率半导体器件的第二导电类型的环的第一组；环绕相邻功率半导体器件中的第二功率半导体器件的第二导电类型的环的第二组；插入在第二导电类型的环的第一组中包括的两个环之间的第一导电类型的第一环；以及插入在第二导电类型的环的第二组中包括的两个环之间的第一导电类型的第二环。
示例11.根据实施方式10所述的半导体管芯，还包括位于半导体衬底上方并电耦接至第二导电类型的环的场板。
示例12.根据实施方式11所述的半导体管芯，其中，第一导电类型的第一环和第二环位于场终止结构的中心区域的相对侧，其中，场板中的第一场板横向地朝向中心区域延伸，以便至少部分地在第一导电类型的第一环上延伸，并且其中，场板中的第二场板横向地朝向中心区域延伸，以便至少部分地在第一导电类型的第二环上延伸。
示例13.根据实施方式12所述的半导体管芯，其中，场板中的第一场板在中心区域的方向上横向延伸超过第一导电类型的第一环，并且其中，场板中的第二场板在中心区域的方向上横向延伸超过第一导电类型的第二环。
示例14.根据实施方式11至13中任一项所述的半导体管芯，其中，场板是多晶硅场板。
示例15.根据实施方式14所述的半导体管芯，还包括导电通孔，其垂直地穿过多晶硅场板中的开口延伸至第二导电类型的环，并且将多晶硅场板电连接至第二导电类型的环。
示例16.根据实施方式10至15中任一项所述的半导体管芯，其中，在功率半导体器件与半导体衬底的边缘之间，场终止结构还包括：第一导电类型的区域，其延伸至半导体衬底的边缘，并且与第二导电类型的环中的最外环隔开或直接与第二导电类型的环中的最外环相邻。
示例17.根据实施方式10至16中任一项所述的半导体管芯，其中，插入在第一导电类型的第一环与第一导电类型的第二环之间的第二导电类型的环具有在相邻功率半导体器件之间或相邻功率半导体器件与半导体衬底的边缘之间的过渡区中增加的宽度。
示例18.根据实施方式17所述的半导体管芯，其中，具有在过渡区中增加的宽度的第二导电类型的环终止而不在相邻功率半导体器件之间延伸。
示例19.根据实施方式1至18中任一项所述的半导体管芯，其中，在功率半导体器件中的相邻的第一功率半导体器件与第二功率半导体器件之间，场终止结构包括：从第一功率半导体器件的有源区向第二功率半导体器件横向延伸的第二导电类型的第一结终止掺杂区；从第二功率半导体器件的有源区向第一功率半导体器件横向延伸的第二导电类型的第二结终止掺杂区；以及插入在第一结终止掺杂区与第二结终止掺杂区之间的第一导电类型的场停止区，第一导电类型的场停止区被配置成防止在第一功率半导体器件中出现的空间电荷区到达第二结终止掺杂区，并且防止在第二功率半导体器件中出现的空间电荷区到达第一结终止掺杂区。
示例20.根据实施方式1至18中任一项所述的半导体管芯，其中，在功率半导体器件中的相邻的第一功率半导体器件与第二功率半导体器件之间，场终止结构包括：插入在第一功率半导体器件的有源区与第二功率半导体器件的有源区之间的第二导电类型的结终止掺杂区；插入在第一功率半导体器件的有源区与结终止掺杂区之间的第一导电类型的第一场停止区；以及插入在第二功率半导体器件的有源区与结终止掺杂区之间的第一导电类型的第二场停止区，其中，第一导电类型的第一场停止区被配置成防止在第二功率半导体器件中出现的空间电荷区到达第一功率半导体器件的有源区，其中，第一导电类型的第二场停止区被配置成防止在第一功率半导体器件中出现的空间电荷区到达第二功率半导体器件的有源区。
示例21.根据实施方式20所述的半导体管芯，还包括：位于半导体衬底上方并覆盖第一导电类型的第一场停止区的第一场板；以及位于半导体衬底上方并覆盖第一导电类型的第二场停止区的第二场板。
示例22.一种半导体管芯，包括：半导体衬底；多个功率半导体器件，其形成在半导体衬底中；以及场终止结构，其插入在功率半导体器件中的相邻功率半导体器件之间以及功率半导体器件与半导体衬底的边缘之间，其中，场终止结构包括：第一部分，其被设计用于在功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在双向电势梯度的两个方向下到达相邻功率半导体器件；以及第二部分，其被设计用于在功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在功率半导体器件中出现的空间电荷区在单向电势梯度的单一方向下到达半导体衬底的边缘。
诸如“第一”、“第二”等的术语被用于描述各种元件、区域、部分等，并且也不旨在是限制性的。在整个说明书中相同的术语指代相同的元件。
如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等为指示所陈述元件或特征的存在的开放性术语，但是不排除附加的元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
应当理解的是，除非另外特别指出，否则本文中描述的各种实施方式的特征可以彼此组合。
尽管本文已经说明和描述了特定实施方式，但式本领域的技术人员将理解，可以在不脱离本发明的范围的情况下用各种替选和/或等效实现替代所示出并且描述的特定实施方式。本申请旨在涵盖本文所讨论的特定实施方式的任何适配或变型。因此，本发明旨在仅由其权利要求书及其等同物限制。

Claims (20)

1.一种半导体管芯，包括：
半导体衬底；
多个功率半导体器件，其形成在所述半导体衬底中并共享一个或更多个公共掺杂区，所述公共掺杂区在所述半导体衬底的第一侧形成公共功率端子，其中，在所述半导体衬底的与所述第一侧相对的第二侧，每个功率半导体器件具有单独功率端子，所述单独功率端子电耦接至与其他功率半导体器件隔离的一个或更多个单独掺杂区；以及
场终止结构，其将所述功率半导体器件的一个或更多个单独掺杂区彼此分开并与所述半导体衬底的边缘分开，
其中，所述场终止结构包括：
第一部分，其被设计用于在所述功率半导体器件的工作期间的双向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在所述双向电势梯度的两个方向下到达相邻的功率半导体器件；以及
第二部分，其被设计用于在所述功率半导体器件的工作期间的单向电势梯度，并且被配置成防止在一个功率半导体器件中出现的空间电荷区在所述单向电势梯度的单一方向下到达所述半导体衬底的边缘。
2.根据权利要求1所述的半导体管芯，其中，所述多个功率半导体器件是绝缘栅双极晶体管，其中，所述一个或更多个公共掺杂区包括具有第二导电类型的公共集电极区，并且其中，所述功率半导体器件的一个或更多个单独掺杂区包括具有第二导电类型的体区和与所述体区相邻的、具有与所述第二导电类型相反的第一导电类型的发射极区。
3.根据权利要求1所述的半导体管芯，其中，所述多个功率半导体器件是功率金属氧化物半导体场效应晶体管，其中，所述一个或更多个公共掺杂区包括具有第一导电类型的公共漏极区，并且其中，所述功率半导体器件的一个或更多个单独掺杂区包括具有与所述第一导电类型相反的第二导电类型的体区和与所述体区相邻的具有第一导电类型的源极区。
4.根据权利要求1所述的半导体管芯，其中，在所述功率半导体器件的相邻功率半导体器件之间，所述场终止结构包括：
环绕每个功率半导体器件的多个具有第二导电类型的环；以及
插入在所述多个具有第二导电类型的环中的第一组环与第二组环之间的至少一个具有第一导电类型的环。
5.根据权利要求4所述的半导体管芯，还包括位于所述半导体衬底之上并且被电耦接至所述多个具有第二导电类型的环的场板。
6.根据权利要求5所述的半导体管芯，其中，在所述功率半导体器件与所述半导体衬底的边缘之间，所述场终止结构还包括：
具有第一导电类型的区域，其延伸至所述半导体衬底的边缘，并且与所述多个具有第二导电类型的环中的最外环间隔开。
7.根据权利要求5所述的半导体管芯，其中，在所述功率半导体器件与所述半导体衬底的边缘之间，所述场终止结构还包括：
具有第一导电类型的区域，其延伸至所述半导体衬底的边缘，并且与所述多个具有第二导电类型的环中的最外环直接相邻。
8.根据权利要求5所述的半导体管芯，其中，在所述功率半导体器件与所述半导体衬底的边缘之间，所述场终止结构还包括：
具有第一导电类型的区域，其延伸至所述半导体衬底的边缘，并且越靠近所述半导体衬底的表面就具有比在所述半导体衬底的更深部分处更高的具有第一导电类型的掺杂浓度。
9.根据权利要求1所述的半导体管芯，其中，在所述功率半导体器件与所述半导体衬底的边缘之间，所述场终止结构包括：
环绕每个功率半导体器件的至少两个具有第二导电类型的环；以及
插入在所述至少两个具有第二导电类型的环之间的具有第一导电类型的环。
10.根据权利要求1所述的半导体管芯，其中，在所述功率半导体器件的相邻功率半导体器件之间，所述场终止结构包括：
环绕所述相邻功率半导体器件中的第一功率半导体器件的具有第二导电类型的环中的第一组环；
环绕所述相邻功率半导体器件中的第二功率半导体器件的具有第二导电类型的环中的第二组环；
插入在具有第二导电类型的所述第一组环中包括的两个环之间的具有第一导电类型的第一环；以及
插入在具有第二导电类型的所述第二组环中包括的两个环之间的具有第一导电类型的第二环。
11.根据权利要求10所述的半导体管芯，还包括在所述半导体衬底之上并且被电耦接至所述具有第二导电类型的环的场板。
12.根据权利要求11所述的半导体管芯，其中，具有第一导电类型的所述第一环和所述第二环位于所述场终止结构的中心区域的相对侧，其中，所述场板中的第一场板朝向所述中心区域横向延伸，以至少部分地在具有第一导电类型的所述第一环上延伸，并且其中，所述场板中的第二场板朝向所述中心区域横向延伸，以至少部分地在具有第一导电类型的所述第二环上延伸。
13.根据权利要求12所述的半导体管芯，其中，所述场板中的第一场板在所述中心区域的方向上横向延伸超过具有第一导电类型的所述第一环，并且其中，所述场板中的第二场板在所述中心区域的方向上横向延伸超过具有第一导电类型的所述第二环。
14.根据权利要求11所述的半导体管芯，其中，所述场板是多晶硅场板。
15.根据权利要求14所述的半导体管芯，还包括导电通孔，所述导电通孔垂直地穿过所述多晶硅场板中的开口延伸至所述具有第二导电类型的环，并且将所述多晶硅场板电连接至所述具有第二导电类型的环。
16.根据权利要求10所述的半导体管芯，其中，在所述功率半导体器件与所述半导体衬底的边缘之间，所述场终止结构还包括：
具有第一导电类型的区域，其延伸至所述半导体衬底的边缘，并且与所述具有第二导电类型的环中的最外环间隔开或直接相邻。
17.根据权利要求10所述的半导体管芯，其中，所述具有第二导电类型的环中的插入在具有第一导电类型的所述第一环与具有第一导电类型的所述第二环之间的环，具有在相邻功率半导体器件之间或相邻功率半导体器件与所述半导体衬底的边缘之间的过渡区中增加的宽度。
18.根据权利要求1所述的半导体管芯，其中，在所述功率半导体器件中的相邻的第一功率半导体器件与第二功率半导体器件之间，所述场终止结构包括：
从所述第一功率半导体器件的有源区向所述第二功率半导体器件横向延伸的具有第二导电类型的第一结终止掺杂区；
从所述第二功率半导体器件的有源区向所述第一功率半导体器件横向延伸的具有第二导电类型的第二结终止掺杂区；以及
插入在所述第一结终止掺杂区与所述第二结终止掺杂区之间的具有第一导电类型的场停止区，所述具有第一导电类型的场停止区被配置成防止在所述第一功率半导体器件中出现的空间电荷区到达所述第二结终止掺杂区，并且防止在所述第二功率半导体器件中出现的空间电荷区到达所述第一结终止掺杂区。
19.根据权利要求1所述的半导体管芯，其中，在所述功率半导体器件中的相邻的第一功率半导体器件与第二功率半导体器件之间，所述场终止结构包括：
插入在所述第一功率半导体器件的有源区与所述第二功率半导体器件的有源区之间的具有第二导电类型的结终止掺杂区；
插入在所述第一功率半导体器件的有源区与所述结终止掺杂区之间的具有第一导电类型的第一场停止区；以及
插入在所述第二功率半导体器件的有源区与所述结终止掺杂区之间的具有第一导电类型的第二场停止区，
其中，所述具有第一导电类型的第一场停止区被配置成防止在所述第二功率半导体器件中出现的空间电荷区到达所述第一功率半导体器件的有源区，以及
其中，所述具有第一导电类型的第二场停止区被配置成防止在所述第一功率半导体器件中出现的空间电荷区到达所述第二功率半导体器件的有源区。
20.根据权利要求19所述的半导体管芯，还包括：
在所述半导体衬底之上并且覆盖所述具有第一导电类型的第一场停止区的第一场板；以及
在所述半导体衬底之上并且覆盖所述具有第一导电类型的第二场停止区的第二场板。
CN202310534208.0A 2022-05-24 2023-05-12 半导体管芯 Pending CN117116966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/751,909 2022-05-24
US17/751,909 US20230387195A1 (en) 2022-05-24 2022-05-24 Field termination structure for monolithically integrated power semiconductor devices

Publications (1)

Publication Number Publication Date
CN117116966A true CN117116966A (zh) 2023-11-24

Family

ID=88697083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310534208.0A Pending CN117116966A (zh) 2022-05-24 2023-05-12 半导体管芯

Country Status (3)

Country Link
US (1) US20230387195A1 (zh)
CN (1) CN117116966A (zh)
DE (1) DE102023204791A1 (zh)

Also Published As

Publication number Publication date
DE102023204791A9 (de) 2024-04-18
DE102023204791A1 (de) 2023-11-30
US20230387195A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US8049223B2 (en) Semiconductor device with large blocking voltage
US10854588B2 (en) Semiconductor device
US9960156B2 (en) Integrated semiconductor device having a level shifter
US6157049A (en) Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses
KR101668168B1 (ko) 활성 드리프트 구역을 갖는 반도체 장치
US20090072269A1 (en) Gallium nitride diodes and integrated components
US9087829B2 (en) Semiconductor arrangement
US8227831B2 (en) Semiconductor device having a junction FET and a MISFET for control
US11031479B2 (en) Semiconductor device with different gate trenches
JP2000252475A (ja) 電圧制御型半導体装置とその製法及びそれを用いた電力変換装置
US11848354B2 (en) Diode structure of a power semiconductor device
US5757034A (en) Emitter switched thyristor
US6734715B1 (en) Two terminal rectifier using normally off JFET
CN117116966A (zh) 半导体管芯
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
US5296725A (en) Integrated multicelled semiconductor switching device for high current applications
JP3376294B2 (ja) 半導体装置
CN111668212A (zh) 半导体装置
KR101836258B1 (ko) 반도체 소자 및 그 제조 방법
US20240113053A1 (en) Semiconductor device and method of producing thereof
US20230352579A1 (en) Semiconductor device
EP4270485A2 (en) Semiconductor switching device
TWI794647B (zh) 一種改良絕緣閘極雙極性電晶體（ｉｇｂｔ）輕負載效率的裝置
US11562995B2 (en) Semiconductor integrated circuit
JPH10154812A (ja) 高耐圧半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication