WO2012108445A1 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
WO2012108445A1
WO2012108445A1 PCT/JP2012/052789 JP2012052789W WO2012108445A1 WO 2012108445 A1 WO2012108445 A1 WO 2012108445A1 JP 2012052789 W JP2012052789 W JP 2012052789W WO 2012108445 A1 WO2012108445 A1 WO 2012108445A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon layer
deposit
etching
gas
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/052789
Other languages
English (en)
French (fr)
Inventor
一仁 遠江
祐介 平山
泰義 石山
渉 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US13/983,826 priority Critical patent/US8975191B2/en
Priority to KR1020137021021A priority patent/KR101894613B1/ko
Publication of WO2012108445A1 publication Critical patent/WO2012108445A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Definitions

  • the present invention provides a plasma etching method in which a plasma of a processing gas is supplied to a substrate on which a resist mask, an intermediate film containing silicon and nitrogen, and a silicon layer are stacked from above, and the silicon film is etched to form a recess. Regarding the method.
  • wafers substrates such as semiconductor wafers (hereinafter referred to as “wafers”) on which integrated circuits are mounted are three-dimensionally integrated, and wiring metal embedded in each wafer. Therefore, a structure for electrically connecting adjacent wafers to each other has been studied.
  • a recess such as a hole for embedding the wiring metal in the wafer is formed in each wafer by plasma etching.
  • a wafer includes, for example, a single crystal silicon (Si) layer in which the recess is formed, and a resist mask that is laminated above the silicon layer and patterned to correspond to the pattern of the recess. It has.
  • a CMP (Chemical Mechanical Policing) process performed to remove excess wiring metal after embedding wiring metal in the recess.
  • an intermediate film containing silicon such as a silicon nitride (SiN) film is interposed. Therefore, after etching the intermediate film to expose the silicon layer, the silicon layer is etched.
  • the recess may be formed to a depth of 100 ⁇ m with respect to an opening diameter of about 10 ⁇ m, for example. Therefore, for example, while the silicon layer is etched by the plasma of the processing gas containing sulfur fluoride (SF 6 ) gas or oxygen (O 2 ) gas, the sidewall of the silicon nitride film is exposed to the plasma. become. For this reason, the silicon nitride film may be side-etched from the side (recess side), and a gap may be formed between the resist mask and the silicon film around the recess. When this gap is formed, the desired metal characteristics cannot be obtained, for example, the wiring metal enters the gap in a subsequent process and the leakage current increases.
  • the processing gas containing sulfur fluoride (SF 6 ) gas or oxygen (O 2 ) gas oxygen
  • the silicon nitride film may be side-etched from the side (recess side), and a gap may be formed between the resist mask and the silicon film around the recess.
  • Patent Document 1 describes a technique for suppressing undercut generation by forming a protective film on the side wall of a photoresist film using, for example, plasma of C 4 F 8 gas.
  • JP2009-206410 (paragraph 0047 and the like)
  • the present invention has been made under such circumstances.
  • the object of the present invention is to provide a resist mask, an intermediate film containing silicon and nitrogen, and a substrate on which a silicon layer is laminated in this order from the upper side.
  • An object of the present invention is to provide a plasma etching method capable of suppressing the occurrence of side etching of the intermediate film when a recess is formed in a silicon layer by performing a plasma etching process through a mask pattern.
  • an intermediate film containing silicon and nitrogen located under a resist mask formed on the surface of a substrate is etched with a processing gas to expose a silicon layer located under the intermediate film.
  • the reaction product when the processing gas containing a compound of sulfur and fluorine is supplied to the silicon layer and the portion corresponding to the opening is etched to form the recess, the reaction product is an intermediate film. Therefore, the side etching of the intermediate film can be suppressed.
  • the wafer W includes, for example, a silicon nitride (SiN) film 2 containing silicon and nitrogen (N) 2 and a resist mask 3 in this order from the lower side on a single crystal silicon (Si) layer 1.
  • SiN silicon nitride
  • the silicon nitride (SiN) film 2 is an example of an intermediate film having a thickness dimension t of 100 ⁇ m, for example.
  • the resist mask 3 is made of resin or the like.
  • a cylindrical opening 11 having an opening diameter (diameter dimension) D1 of, for example, 11.2 ⁇ m is patterned at a plurality of locations. As will be described later, at a position corresponding to each opening 11.
  • a recess 12 (see FIG. 4) such as a hole having a depth of, for example, 100 ⁇ m is formed in the silicon nitride film 2 and the silicon layer 1 on the lower layer side by plasma of the processing gas.
  • the recess 12 when the recess 12 is formed in the silicon layer 1, the silicon nitride film 2 is not side-etched from the side (the recess 12 side) or the side of the silicon nitride film 2 is formed.
  • a protective film (attachment 13) is formed on the side wall of the silicon nitride film 2 so that etching is suppressed.
  • FIG. 1 an area near one opening 11 on the wafer W is shown enlarged.
  • the plasma etching step is a first step of etching the silicon nitride film 2 (step S1), and the silicon layer 1 is etched slightly (for example, about 1 ⁇ m) on the sidewall of the silicon nitride film 2.
  • the term “concave portion 12” is also used for a region formed by etching the silicon layer 1 in the step of forming the protective film.
  • Step S1 Etching process of silicon nitride film
  • the processing atmosphere in a processing container 50 described later
  • the processing gas plasma includes SF 6 (sulfur fluoride) gas and O 2 (oxygen) gas. Is supplied to the wafer W.
  • the silicon nitride film 2 is etched through the resist mask 3 to expose the lower silicon layer 1.
  • the resist mask 3 is also etched by the plasma, since the etching selectivity of the silicon nitride film 2 with respect to the resist mask 3 is considerably large, the illustration is omitted in FIG. The same applies to the subsequent FIGS.
  • Step S2 Protection Film Formation Process
  • the degree of vacuum of the processing atmosphere is set in the range of 6.67 Pa (50 mTorr) to 13.33 Pa (100 mTorr) and chlorine is used as the processing gas (etching gas).
  • (Cl 2 ) gas is supplied to the processing atmosphere at a flow rate of 200 sccm or more.
  • the degree of vacuum of the processing atmosphere is set to 6.67 Pa (50 mTorr), and chlorine (Cl 2 ) gas is supplied to the processing atmosphere as a processing gas (etching gas) at a flow rate of 400 sccm.
  • silicon chloride SiCl 4
  • SiCl 4 silicon chloride
  • the resist mask 3 the silicon nitride film 2
  • the silicon It adheres (deposits) as a deposit 13 on the side wall of the recess 12 in the layer 1.
  • the deposit 13 is less likely to be etched than the silicon layer 1 and the silicon nitride film 2. Therefore, the deposit 13 functions as a protective film for the silicon nitride film 2 in the etching process of the silicon layer 1 performed after the depositing process of the deposit 13.
  • the vertical axis represents the etching amount (film thickness) when various films (Si film, photoresist film, SiN film, SiO 2 film, and SiCl 4 film) are etched, and the horizontal axis represents The etching time for etching each film is shown.
  • 6 is an enlarged graph of the vicinity of the lower side (zero) of the vertical axis in FIG.
  • the opening diameter D1 of the recess 12 formed in the silicon layer 1 gradually narrows as the depositing process of the deposit 13 proceeds.
  • the recess 12 is formed to have approximately the same dimensions as the opening 11 of the resist mask 3, for example, as shown in FIG. If the deposit 13 adheres to the side wall of the recess 12 by this etching, the deposit 13 becomes a barrier against chlorine ions (plasma) drawn into the wafer W side. Therefore, as shown in FIG. 8, the silicon layer 1 is etched by the chlorine ions using the deposit 13 attached to the inner wall surface of the recess 12 of the silicon layer 1 in the circumferential direction as a mask. 7 and 8 schematically show the vicinity of the opening 11 of the resist mask 3 in an enlarged manner, and the depth dimension of the opening 11 is exaggerated and drawn greatly.
  • the deposit 13 again adheres to the newly exposed inner wall surface of the recess 12, and the silicon layer 1 is further etched using the deposit 13 as a mask.
  • the opening diameter D1 gradually decreases. Therefore, when the opening “D2” (see FIG. 4) is attached to the opening diameter at the lower end of the recess 12 formed by the attaching step of the attached matter 13, the upper end position of the silicon layer 1 is shown in FIG.
  • the tapered surface 14 whose opening diameter is gradually reduced from D1 to D2 from the upper side to the lower side is formed in the circumferential direction.
  • the taper of the silicon layer 1 from the resist mask 3 is continued.
  • the adhering matter 13 adheres and accumulates on the inner peripheral surfaces of the opening 11 and the recess 12 over the surface 14.
  • the depth dimension h1 of the silicon layer 1 etched by the plasma of chlorine gas is, for example, 1 ⁇ m.
  • the aforementioned opening diameter D2 is, for example, 10 ⁇ m. Since the silicon layer 1 is etched with high anisotropy by chlorine ions, side etching from the side of the silicon layer 1 is suppressed.
  • the width dimension u of the deposit 13 is set from the following viewpoint. As shown in FIGS. 5 and 6 described above, the deposit 13 containing silicon and chlorine is less etched than the silicon nitride film 2 and the silicon layer 1, but is slightly etched. Therefore, if the deposit 13 attached to the sidewall of the silicon nitride film 2 is removed (etched) in the course of the subsequent etching process of the silicon layer 1, the silicon nitride film 2 can be effectively protected. There is a risk of not being able to.
  • the deposit 13 remains on the side wall of the silicon nitride film 2 after the etching process of the silicon layer 1 is finished, it becomes difficult to bury the wiring metal in the recess 12 in the subsequent process, or There is also a risk of increasing the electrical resistance of the wiring metal. Therefore, in one embodiment of the present invention, when the etching process of the silicon layer 1 is completed, in this example, when the depth dimension h2 of the recess 12 is about 100 ⁇ m, the side wall attachment of the silicon nitride film 2 is performed. A process of setting the width u of the deposit 13 or removing the deposit 13 is added so that the deposit 13 is removed by etching or the deposit 13 is hardly left.
  • the silicon layer 1 and the deposit 13 are etched using a processing gas (etching gas) in the etching process of the silicon layer 1, and these silicon layers are etched.
  • the etching amount (film thickness) per unit time in each of 1 and the deposit 13 is measured in advance.
  • the time required for etching the depth dimension h2 (100 ⁇ m in this example) of the recess 12 formed in the silicon layer 1 is calculated, it is 20 minutes in this example. Therefore, the deposit 13 is preferably left for 20 minutes during the etching process of the silicon layer 1 (removed after 20 minutes).
  • the thickness of the deposit 13 etched in 20 minutes is about 0.6 ⁇ m, and therefore the width u of the deposit 13 formed on the sidewall of the silicon nitride film 2 is 0.6 ⁇ m.
  • the width u of the deposit 13 may vary from the upper end side to the lower end side of the silicon nitride film 2. Specifically, the width u of the deposit 13 may be thicker on the upper end side than on the lower end side. Accordingly, when it is desired to suppress the side etching of the silicon nitride film 2 as much as possible with respect to the width dimension u of the deposit 13 to be adhered to the sidewall of the silicon nitride film 2, the deposit 13 from the upper end side to the lower end side of the silicon nitride film 2 is prevented.
  • the minimum value of the width dimension u is set to be 0.6 ⁇ m or 0.6 ⁇ m or more as described above.
  • the maximum value of the width dimension u of the deposit 13 from the upper end side to the lower end side of the silicon nitride film 2 is 0 as described above. It is set to be 6 ⁇ m or 0.6 ⁇ m or less. At this time, as described above, instead of setting the width dimension u of the deposit 13 as described above, or the width dimension u is set as described above and the deposit 13 is removed. May be.
  • Step S3 Etching Process of Silicon Layer 1
  • SF 6 gas, SiF 4 (fluorinated) Plasma radical of a processing gas including silicon) gas, O 2 gas, and HBr (hydrogen bromide) gas is supplied to the wafer W.
  • SF 6 gas, SiF 4 (fluorinated) Plasma radical of a processing gas including silicon) gas, O 2 gas, and HBr (hydrogen bromide) gas is supplied to the wafer W.
  • SF 6 gas, SiF 4 (fluorinated) Plasma radical of a processing gas including silicon) gas, O 2 gas, and HBr (hydrogen bromide) gas is supplied to the wafer W.
  • HBr hydrogen bromide
  • the lower end side (inner peripheral side) of the tapered surface 14 described above is exposed. Therefore, since the lower end side of the tapered surface 14 is also etched downward, the tapered angle of the tapered surface 14 becomes steeper as the silicon layer 1 is etched. As the silicon layer 1 is etched, it is considered that fluorine derived from SF 6 gas or radicals (active species) containing fluorine and sulfur contribute particularly in the plasma.
  • the etching process of the silicon layer 1 is performed until the depth dimension h2 of the recess 12 reaches, for example, about 100 ⁇ m, the resist mask 3, the silicon nitride film 2, and the silicon layer 1 adhere to the upper end portions as shown in FIG.
  • the attached deposit 13 is removed or almost disappeared.
  • the tapered surface 14 described above is gradually exposed to plasma from the lower end side (inner peripheral side) toward the upper end side (outer peripheral side) as the etching of the silicon layer 1 proceeds, so the taper angle Becomes steeper (approaching the vertical direction), and for example, a tapered surface 14 is formed in the vertical direction of the recess 12.
  • the resist mask 3 is ashed with plasma of a processing gas containing O 2 gas, and then the surface of the wafer W is cleaned.
  • a wiring metal 15 such as copper (Cu) is embedded in the recess 12 by CVD (Chemical Mechanical Deposition), electrolytic plating, electroless plating, or the like.
  • CVD Chemical Mechanical Deposition
  • electrolytic plating electroless plating
  • excess wiring metal 15 formed on the surface of the wafer W is removed by CMP (Chemical Mechanical Policing) processing.
  • the silicon nitride film 2 acts as a stopper film, and the end point of the CMP process is detected at the upper end position of the silicon nitride film 2.
  • This apparatus includes a mounting table 31 that forms a lower electrode for mounting a wafer W, and a lower two-frequency unit that includes a gas shower head 32 provided on the upper side of the processing container 50 so as to face the mounting table 31. It is comprised as an etching apparatus.
  • the high-frequency power source 33a for plasma generation and the high-frequency power source 33b for bias in FIG. 12 are connected to the mounting table 31 via a matching unit 34a and a matching unit 34b, respectively.
  • the high frequency power supply 33a outputs a high frequency with a frequency of 40 MHz, for example, and the high frequency power supply 33b outputs a high frequency with a frequency of 2 MHz, for example.
  • the gas shower head 32 has a plurality of gas supply holes 32 a formed on the lower surface of the gas shower head 32.
  • the processing gas is output from the processing gas supply source 35 and is supplied above the wafer W held by the electrostatic chuck 31a on the mounting table 31 through the gas supply hole 32a.
  • the vacuum pump 36 evacuates the atmosphere in the processing container 50 from the floor surface side of the processing container 50.
  • a flow rate adjusting unit 37 including a valve or the like is connected to the processing gas supply source 35.
  • a butterfly valve 38 is connected to the vacuum pump 36.
  • a temperature control flow path 39 is provided on the mounting table 31.
  • the wafer W is loaded or unloaded from the transfer port 40 of the wafer W by opening and closing the gate valve 41.
  • the mounting table is connected via the transfer port 40 by the cooperative action of a transfer arm outside the apparatus and a lifting pin (not shown) provided on the lower side of the mounting table 31.
  • a wafer W is placed on 31.
  • the inside of the processing container 50 is evacuated to adjust the atmosphere in the processing container 50 to the processing pressure, and the processing gas is supplied into the processing container 50.
  • 1500 W of power is supplied from the high-frequency power source 33a for plasma generation and the high-frequency power source 33b for bias to the mounting table 31 to turn the processing gas into plasma and draw the plasma to the wafer W side.
  • the silicon nitride film 2 and the silicon layer 1 described above are etched.
  • the silicon layer 1 is slightly etched using plasma (ions) of a processing gas containing chlorine.
  • a deposit 13 containing chlorine and silicon is adhered to the side wall of the silicon film 2.
  • the deposit 13 is a substance that is harder to be etched than the silicon layer 1, and the chlorine ions are plasma that performs anisotropic etching. Therefore, even when the recess 12 having a depth of, for example, 100 ⁇ m is formed in the silicon layer 1, side etching can be suppressed for the silicon nitride film 2 that is easily etched by fluorine radicals.
  • the width dimension of the upper end position of the wiring metal 15 embedded in the recess 12 can be formed as designed, and for example, a short circuit between the wiring metals 15 and 15 adjacent to each other can be prevented. Therefore, deterioration of characteristics such as an increase in leakage current can be suppressed.
  • the side etching of the silicon nitride film 2 is suppressed, the occurrence of undercut (the opening diameter D1 of the recess 12 widens from the upper side toward the lower side) is suppressed with respect to the shape of the recess 12, and the upper side Since etching can be performed so that the opening diameter D2 on the lower side of the opening diameter D1 becomes a narrow taper shape, the wiring metal 15 can be easily embedded in the recess 12.
  • the lower end position of the recess 12 is equal to the width dimension u of the deposit 13 attached to the sidewall of the recess 12 (specifically, the width dimension u ⁇ 2). Since it is larger than the opening diameter D2, the opening diameter D2 can be formed as designed.
  • the width u of the deposit 13 is set so that the deposit 13 is removed by etching when the recess 12 is formed in the silicon layer 1 or the deposit 13 is hardly left by etching. . Therefore, for example, adverse effects on the wiring metal 15 such as blocking of the recess 12 and an increase in electrical resistance of the wiring metal 15 can be suppressed.
  • the deposit 13 can be quickly formed by setting the processing conditions (processing pressure and flow rate of the processing gas) as described above. Further, by setting the processing conditions in this way, the height dimension k of the deposit 13 can be formed large as shown in the examples described later, and therefore, the silicon layer 1 is attracted to the wafer W from above in the etching process of the silicon layer 1.
  • the deposit 13 can be highly resistant to the generated plasma.
  • the silicon nitride film 2 has been described as an example in the above-described example, but instead of the silicon nitride film 2, a silicon layer is used.
  • a compound species that is etched by fluorine radicals in the plasma used for the etching process 1 may be used, such as a SiCN film.
  • a treatment gas containing chlorine used for attaching the deposit 13 to the silicon-containing film (silicon nitride film 2) for example, Ar (argon) gas, He ( Helium) gas, O 2 (oxygen) gas, or the like may be used.
  • the recess 12 is formed to have a tapered shape, but may be formed to be vertical.
  • the step of depositing the deposit 13 on the sidewall of the silicon nitride film 2 is performed by setting the processing pressure to 3E ⁇ 6 Pa to 7E ⁇ 4 Pa (3 ⁇ 10 ⁇ 6 Pa to 7 ⁇ 10 ⁇ 4 Pa).
  • the supply flow rate of chlorine gas may be set to 50 to 1000 sccm.
  • a lower 1 frequency apparatus or an upper and lower 2 frequency plasma etching apparatus may be used instead of the apparatus of FIG.
  • Plasma etching is performed on a 300 mm (12 inch) size wafer W obtained by etching the silicon nitride film 2 so as to be in the state shown in FIG. went. Processing conditions other than the processing pressure are common conditions in each example, and the flow rate of chlorine gas was set to 100 sccm.
  • the gas flow rate is preferably 800 sccm or more, for example.
  • the deposit 13 is adhered by changing the amount of power supplied to the wafer W from the high frequency power source 33a for generating plasma and the high frequency power source 33b for biasing. It was. And about this deposit
  • FIG. 16 by setting the high-frequency power supplied from each of the high-frequency power sources 33a and 33b to 1000 W or more, a good deposit 13 (width dimension u is 0.6 ⁇ m or more) is generated. I understood.
  • the high-frequency power of the high-frequency power sources 33a and 33b is 1000 W or more, the dimensions of the deposit 13 are approximately the same.
  • the power amount of one of the high-frequency power sources 33a and 33b was set to 1000 W or 1500 W, the other power value was set to 50 W.
  • the intermediate film containing silicon and nitrogen located under the resist mask formed on the surface of the substrate is etched with the processing gas, A first step of exposing a silicon layer located below the intermediate film; and then a second step of supplying chlorine gas to the substrate and depositing a reaction product on the resist mask and side walls of the opening of the intermediate film. And a third step of forming a recess by etching a portion corresponding to the opening in the silicon layer using a processing gas containing a compound of sulfur and fluorine.
  • the second step may be performed in a pressure atmosphere of 3E ⁇ 6 Pa to 7E ⁇ 4 Pa (3 ⁇ 10 ⁇ 6 Pa to 7 ⁇ 10 ⁇ 4 Pa).
  • the substrate is a 12-inch wafer
  • chlorine gas is supplied from a gas shower head in which a large number of gas supply holes are formed on the opposing surface facing the substrate, and the supply flow rate of chlorine gas. May be set to 50 sccm to 1000 sccm.
  • the film thickness is adjusted so that the reaction product is removed by the processing gas containing the compound of sulfur and fluorine when the recess is formed in the silicon layer in the third step. Then, it may be a step of attaching the reaction product.

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第１の工程と、次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第２の工程と、その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第３の工程と、を含むことを特徴とするプラズマエッチング方法が提供される。

Description

プラズマエッチング方法
　本発明は、レジストマスク、シリコンと窒素とを含む中間膜及びシリコン層が上方側から積層された基板に対して処理ガスのプラズマを供給し、前記シリコン膜をエッチングして凹部を形成するプラズマエッチング方法に関する。
　近年におけるデバイス構造の３次元化に伴って、集積回路が実装された例えば半導体ウエハなどの基板（以下「ウエハ」と言う）同士を立体的に集積し、各々のウエハ内に埋め込まれた配線金属により互いに隣接するウエハ同士を電気的に接続する構造が検討されている。この場合、各々のウエハには、配線金属を当該ウエハに埋め込むためのホールなどの凹部がプラズマエッチング処理により形成される。このようなウエハは、具体的には前記凹部の形成される例えば単結晶シリコン（Ｓｉ）層と、当該シリコン層の上方に積層されると共に凹部のパターンに対応するようにパターニングされたレジストマスクとを備えている。そして、これらシリコン層とレジストマスクとの間には、凹部に配線金属を埋め込んだ後に余剰な配線金属を除去するために行われる例えばＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｃｉｎｇ）工程において、終点検出用のストッパ膜として用いるために、例えば窒化シリコン（ＳｉＮ）膜などのシリコンを含む中間膜が介在している。従って、この中間膜に対してエッチングを行ってシリコン層を露出させた後、当該シリコン層のエッチング処理が行われる。
　ここで、前記凹部は、例えば１０μｍ程度の大きさの開口径に対して１００μｍもの深さ寸法に形成される場合がある。従って、例えばフッ化硫黄（ＳＦ６）ガスや酸素（Ｏ２）ガスなどを含む処理ガスのプラズマによりシリコン層がエッチングされる間に亘って、当該プラズマに窒化シリコン膜の側壁が曝されることになる。そのため、窒化シリコン膜が側方側（凹部側）からサイドエッチングされて、凹部の周囲においてレジストマスクとシリコン膜との間に空隙が形成されてしまう場合がある。この空隙が形成されると、その後の工程において当該空隙に配線金属が入り込み、リーク電流が大きくなるなど、所望のデバイスの特性が得られなくなる。
　特許文献１には、例えばＣ４Ｆ８ガスのプラズマを用いてフォトレジスト膜の側壁に保護膜を形成して、アンダーカットの発生を抑制する技術について記載されている。
特開２００９－２０６４１０（段落００４７等）
　しかし、このようなＣＦガスを用いた場合には、堆積物（保護膜）の形成効率が悪くスループットの低下を招いてしまうおそれがある。また、処理チャンバーの内壁面に付着した付着物によって、処理チャンバーにおいて続いて行われる処理に悪影響を及ぼしてしまうおそれがある。
　本発明はこのような事情の下になされたものであり、その目的は、レジストマスク、シリコンと窒素とを含む中間膜及びシリコン層が上方側からこの順番で積層された基板に対して、レジストマスクのパターンを介してプラズマエッチング処理を行ってシリコン層に凹部を形成するにあたり、前記中間膜のサイドエッチングの発生を抑えることのできるプラズマエッチング方法を提供することにある。
　本発明のプラズマエッチング方法は、基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第１の工程と、次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第２の工程と、その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第３の工程と、を含む。
　本発明によれば、シリコン層に対してイオウとフッ素との化合物を含む処理ガスを供給して前記開口部に対応する部位をエッチングして凹部を形成するときに、前記反応生成物が中間膜の側壁の保護膜として機能するので、当該中間膜のサイドエッチングを抑えることができる。
本発明の一実施形態に係るプラズマエッチング方法が適用される基板の一例を示す縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の一連の工程を示すフロー図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係る各層のエッチング時間とエッチング量との関係を示したグラフである。 本発明の一実施形態に係る各層のエッチング時間とエッチング量との関係を示したグラフである。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法の作用を示す基板の縦断面図である。 本発明の一実施形態に係るプラズマエッチング方法を実施するためのプラズマエッチング装置の一例を示す縦断面図である。 本発明の実施例において得られた基板の縦断面を示す概観図である。 本発明の実施例にて得られた付着物の寸法を説明するための概略図である。 本発明の実施例において得られた基板の縦断面を示す概観図である。 本発明の実施例にて得られた特性を示す特性図である。
　［ウエハの構成及び概要］
　本発明の一実施形態に係るプラズマエッチング方法の実施の形態の一例について、図１～図１１を参照して説明する。先ず、このプラズマエッチング方法が適用される例えば１２インチサイズのウエハＷの構成の一例について説明する。このウエハＷは、図１に示すように、例えば単結晶シリコン（Ｓｉ）層１上に、シリコンと窒素（Ｎ）とを含む窒化シリコン（ＳｉＮ）膜２及びレジストマスク３が下側からこの順番で積層されている。窒化シリコン（ＳｉＮ）膜２は、例えば厚さ寸法ｔが１００μｍの中間膜の一例である。また、レジストマスク３は、樹脂などからなる。このレジストマスク３には、開口径（直径寸法）Ｄ１が例えば１１．２μｍの円筒状の開口部１１が複数箇所にパターニングされており、後述するように、各々の開口部１１に対応する位置において、下層側の窒化シリコン膜２及びシリコン層１に対して、処理ガスのプラズマにより例えば１００μｍもの深さを持つホールなどの凹部１２（図４参照）が形成される。そして、本発明の一実施形態では、シリコン層１に対して凹部１２を形成する時に、窒化シリコン膜２が側方側（凹部１２側）からサイドエッチングされないように、あるいは窒化シリコン膜２のサイドエッチングが抑えられるように、当該窒化シリコン膜２の側壁に保護膜（付着物１３）を形成している。尚、図１ではウエハＷ上における一つの開口部１１付近の領域を拡大して示している。
　次に、既述の付着物１３を形成する工程を含むプラズマエッチング方法について図２～図１１を参照して説明する。尚、プラズマエッチング工程を実施する装置は、公知のプラズマ装置を用いることができるため、この装置の一例については後述することとする。プラズマエッチング工程は、以下に詳述するように、窒化シリコン膜２をエッチングする第１の工程（ステップＳ１）、シリコン層１を僅かに（例えば１μｍ程度）エッチングしながら窒化シリコン膜２の側壁に保護膜を形成する第２の工程（ステップＳ２）及びシリコン層１に対してエッチングを行って例えば１００μｍもの深さの凹部１２を形成する第３の工程（ステップＳ３）によって構成されている。尚、前記保護膜を形成する工程においてシリコン層１のエッチングにより形成される領域についても、「凹部１２」の用語を用いる。
　［ステップＳ１：窒化シリコン膜のエッチング工程］
　先ず、窒化シリコン膜２に対してエッチング処理を行う。具体的には、ウエハＷの置かれる処理雰囲気（後述の処理容器５０内）を真空雰囲気に設定すると共に、ＳＦ６（フッ化硫黄）ガスとＯ２（酸素）ガスとを含む処理ガスのプラズマをウエハＷに供給する。このプラズマによって、図３に示すように、レジストマスク３を介して窒化シリコン膜２がエッチングされて下層側のシリコン層１が露出する。尚、前記プラズマによってレジストマスク３についてもエッチングされているが、レジストマスク３に対する窒化シリコン膜２のエッチング選択比がかなり大きいため、図３では図示を省略している。以降の図４～図１０についても同様である。
　［ステップＳ２：保護膜の形成工程］
　次いで、窒化シリコン膜２の側壁に保護膜を形成する。具体的には、前記処理ガスを排気した後、処理雰囲気の真空度を６．６７Ｐａ（５０ｍＴｏｒｒ）～１３．３３Ｐａ（１００ｍＴｏｒｒ）の範囲のいずれかに設定すると共に、処理ガス（エッチングガス）として塩素（Ｃｌ２）ガスを２００ｓｃｃｍ以上の流量で前記処理雰囲気に供給する。本実施形態では、処理雰囲気の真空度を６．６７Ｐａ（５０ｍＴｏｒｒ）に設定すると共に、処理ガス（エッチングガス）として塩素（Ｃｌ２）ガスを４００ｓｃｃｍの流量で前記処理雰囲気に供給する。そして、この処理ガスにプラズマ発生用の高周波電力を印加すると共に、ウエハＷに対してバイアス用の高周波電力を印加すると、処理ガスは、図４に示すように、プラズマ化（イオン化）されてウエハＷに向かって引き込まれていく。尚、後述の平行平板型プラズマ装置を用いる場合、平行平板電極間にプラズマ発生用の高周波電力が印加され、下部電極にバイアス用の高周波電力が印加されることになる。この塩素イオンがシリコン層１に接触すると、当該シリコン層１は開口部１１に対応するように極めて僅かにエッチングされて凹部１２が形成されていく。
　ここで、シリコン層１が塩素ガスのプラズマによりエッチングされると、シリコンと塩素とを含む反応生成物である塩化シリコン（ＳｉＣｌ４）が生成されて、レジストマスク３、窒化シリコン膜２及び当該シリコン層１における凹部１２の側壁に付着物１３として付着（堆積）する。この付着物１３は、図５及び図６に示すように、シリコン層１及び窒化シリコン膜２よりもエッチングされにくい。そのため、この付着物１３は、当該付着物１３の付着工程に続いて行われるシリコン層１のエッチング工程において、窒化シリコン膜２の保護膜として機能することになる。尚、図５及び図６において、縦軸は各種の膜（Ｓｉ膜、フォトレジスト膜、ＳｉＮ膜、ＳｉＯ２膜及びＳｉＣｌ４膜）を夫々エッチングしたときのエッチング量（膜厚）、横軸は各膜をエッチングしたエッチング時間を示している。また、図６は、図５における縦軸の下側（ゼロ）付近を拡大したグラフである。
　この時、付着物１３の付着工程が進行するにつれて、シリコン層１に形成される凹部１２の開口径Ｄ１が徐々に狭まっていくことになる。微視的な説明になるが、シリコン層１が極僅かにエッチングされた状態では、図７に示すように、凹部１２は、例えばレジストマスク３の開口部１１と概略同じ寸法に形成される。そして、このエッチングによって凹部１２の側壁に付着物１３が付着すると、この付着物１３は、ウエハＷ側に引き込まれて来る塩素イオン（プラズマ）に対して障壁となる。そのため、シリコン層１は、図８に示すように、シリコン層１の凹部１２の内壁面に周方向に亘って付着した付着物１３をマスクとして、前記塩素イオンによってエッチングされることになる。尚、図７及び図８は、レジストマスク３の開口部１１付近を拡大して模式的に示しており、開口部１１の深さ寸法については誇張して大きく描画している。
　続いて、新たに露出した凹部１２の内壁面に再度付着物１３が付着し、この付着物１３をマスクとしてシリコン層１が更にエッチングされ、こうして付着物１３の付着工程が進行するに従って凹部１２の開口径Ｄ１が徐々に狭まっていく。そのため、この付着物１３の付着工程によって形成された凹部１２の下端の開口径に符号「Ｄ２」（図４参照）を付すと、シリコン層１の上端位置には、既述の図４に示したように、上方側から下方側に向かって開口径がＤ１からＤ２に緩やかに縮径するテーパー面１４が周方向に亘って形成される。
　そして、この付着物１３の幅寸法（厚さ寸法）ｕが例えば０．６μｍ程度となるまで、例えば２分間に亘って付着物１３の付着工程を続けると、レジストマスク３からシリコン層１のテーパー面１４に亘って、開口部１１及び凹部１２の内周面に付着物１３が付着、堆積する。この時、塩素ガスのプラズマによりエッチングされたシリコン層１の深さ寸法ｈ１は、例えば１μｍとなる。また、既述の開口径Ｄ２は、例えば１０μｍとなる。前記シリコン層１は塩素イオンによって異方性高くエッチングされるため、当該シリコン層１は側方側からのサイドエッチングが抑えられる。
　ここで、付着物１３の幅寸法ｕは次の観点から設定される。既述の図５及び図６に示したように、シリコン及び塩素を含む付着物１３は、窒化シリコン膜２やシリコン層１よりもエッチングされにくいが、僅かにエッチングされる。そのため、窒化シリコン膜２の側壁に付着させた付着物１３について、続いて行われるシリコン層１のエッチング工程の途中において除去（エッチング）されてしまうと、窒化シリコン膜２の保護作用が良好に得られないおそれがある。一方、シリコン層１のエッチング工程が終了した後に窒化シリコン膜２の側壁に付着物１３が残ったままになると、更にその後に行われる工程において凹部１２内に配線金属を埋め込みにくくなったり、あるいは当該配線金属の電気抵抗の増大の要因となってしまうおそれもある。そこで、本発明の一実施形態では、シリコン層１のエッチング工程が終了した時に、この例では凹部１２の深さ寸法ｈ２が既述の１００μｍ程度となった時に、窒化シリコン膜２の側壁の付着物１３がエッチングによって除去されるように、あるいは付着物１３がほとんど残らないように、当該付着物１３の幅寸法ｕを設定する、または付着物１３を除去するプロセスを追加する。
　具体的には、図５及び図６に示すように、シリコン層１のエッチング工程の処理ガス（エッチングガス）を用いて、シリコン層１及び付着物１３（ＳｉＣｌ４）をエッチングして、これらシリコン層１及び付着物１３の各々において単位時間あたりのエッチング量（膜厚）を予め測定しておく。そして、シリコン層１に形成する凹部１２の深さ寸法ｈ２（この例では１００μｍ）をエッチングするために要する時間を算出すると、この例では２０分となる。そのため、付着物１３は、シリコン層１のエッチング処理の間、２０分間に亘って残っている（２０分後に除去される）ことが好ましい。図６において、２０分間でエッチングされる付着物１３の膜厚がおよそ０．６μｍ程度であり、従って窒化シリコン膜２の側壁に形成する付着物１３の幅寸法ｕは０．６μｍとなる。
　この時、後述の実施例に示すように、付着物１３の幅寸法ｕについて、窒化シリコン膜２の上端側から下端側にかけてばらつくことがある。具体的には、付着物１３の幅寸法ｕは、下端側よりも上端側において厚くなる場合がある。従って、窒化シリコン膜２の側壁に付着させる付着物１３の幅寸法ｕについて、窒化シリコン膜２のサイドエッチングをできるだけ抑えたい場合には、窒化シリコン膜２の上端側から下端側における付着物１３の幅寸法ｕの最小値が既述の０．６μｍあるいは０．６μｍ以上となるように設定する。一方、凹部１２の形成が完了した時に付着物１３ができるだけ残らないようにする場合には、窒化シリコン膜２の上端側から下端側における付着物１３の幅寸法ｕの最大値が既述の０．６μｍあるいは０．６μｍ以下となるように設定する。この時、既述のように、付着物１３の幅寸法ｕを既述のように設定することに代えて、あるいは幅寸法ｕを以上のように設定すると共に付着物１３を除去するプロセスを行っても良い。
　［ステップＳ３：シリコン層１のエッチング工程］
　次に、シリコン層１のエッチング工程について説明する。始めに、ウエハＷの置かれる処理雰囲気を排気して既述の塩素ガスを除去した後、真空雰囲気に設定された処理雰囲気において、図９に示すように、ＳＦ６ガス、ＳｉＦ４（フッ化シリコン）ガス、Ｏ２ガス及びＨＢｒ（臭化水素）ガスを含む処理ガスのプラズマ（ラジカル）をウエハＷに供給する。このプラズマにより、シリコン層１が下方側に向かってエッチングされると共に、レジストマスク３、窒化シリコン膜２及び凹部１２の側壁に付着した既述の付着物１３についても例えば側方側から僅かにエッチングされていく。この時、付着物１３が側方側からエッチングされるにつれて、既述のテーパー面１４の下端側（内周側）が露出する。そのため、テーパー面１４の下端側についても下方に向かってエッチングされるので、当該テーパー面１４は、シリコン層１のエッチング処理が進むにつれて、いわばテーパー角度が急峻になっていく。尚、シリコン層１がエッチングされていくにあたり、プラズマ中において、ＳＦ６ガス由来のフッ素、またはフッ素とイオウとを含むラジカル（活性種）が特に寄与していると考えられる。
　こうして凹部１２の深さ寸法ｈ２が例えば１００μｍ程度となるまでシリコン層１のエッチング処理を行うと、図１０に示すように、レジストマスク３、窒化シリコン膜２及びシリコン層１の上端部に付着していた付着物１３が除去されるか、あるいはほとんどなくなる。そして、既述のテーパー面１４については、シリコン層１のエッチングが進むにつれて下端側（内周側）から上端側（外周側）に向かって徐々にプラズマに曝されることになるので、テーパー角度が一層急峻になって（垂直に近づいて）いき、例えば凹部１２の上下方向に亘ってテーパー面１４が形成される。この凹部１２の下端における開口径は、予め設計していた寸法Ｄ２例えば１０μｍとなっている。従って、レジストマスク３の開口部１１の開口径Ｄ１は、付着物１３の幅寸法ｕの分（０．６μｍ×２）だけ大きく設計され、この例では１０μｍ＋０．６μｍ×２＝１１．２μｍとなる。
　［その後の工程］
　シリコン層１をエッチングした後、例えばレジストマスク３を、Ｏ２ガスを含む処理ガスのプラズマによってアッシングし、次いでウエハＷの表面の洗浄を行う。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｄｅｐｏｓｉｔｉｏｎ）法や電解メッキあるいは無電解メッキなどにより、凹部１２内に例えば銅（Ｃｕ）などの配線金属１５を埋め込む。その後、図１１に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｃｉｎｇ）加工により、ウエハＷの表面に形成された余剰な配線金属１５を除去する。この時、窒化シリコン膜２がストッパ膜として作用して、当該窒化シリコン膜２の上端位置においてＣＭＰ加工の終点検出が行われる。
　［エッチング装置］
　続いて、以上のプラズマエッチング方法を実施するためのプラズマエッチング装置の一例について、図１２を参照して簡単に説明する。この装置は、ウエハＷを載置するための下部電極をなす載置台３１と、この載置台３１に対向するように処理容器５０の上方側に設けられたガスシャワーヘッド３２を備えた下部２周波のエッチング装置として構成されている。図１２中のプラズマ発生用の高周波電源３３ａ及びバイアス用の高周波電源３３ｂは、各々整合器３４ａ及び整合器３４ｂを介して載置台３１に接続される。高周波電源３３ａは、例えば周波数が４０ＭＨｚの高周波を出力し、高周波電源３３ｂは、例えば周波数が２ＭＨｚの高周波を出力する。
　また、ガスシャワーヘッド３２には、ガスシャワーヘッド３２の下面にてガス供給孔３２ａが多数箇所形成されている。処理ガスは、処理ガス供給源３５から出力され、ガス供給孔３２ａを介して載置台３１上の静電チャック３１ａに保持されたウエハＷの上方に供給される。真空ポンプ３６は、処理容器５０の床面側から当該処理容器５０内の雰囲気を真空排気する。処理ガス供給源３５には、バルブなどを含む流量調整部３７が連結されている。真空ポンプ３６には、バタフライバルブ３８が連結されている。載置台３１には、温調流路３９が設けられている。ウエハＷは、ゲートバルブ４１の開閉により、ウエハＷの搬送口４０から搬入又は搬出される。
　この装置において既述のプラズマエッチング処理を行う時には、当該装置の外部の搬送アームと、載置台３１の下方側に設けられた図示しない昇降ピンとの協働作用により、搬送口４０を介して載置台３１にウエハＷを載置する。次いで、処理容器５０内を真空排気して、処理容器５０内の雰囲気を処理圧力に調整すると共に、当該処理容器５０内に処理ガスを供給する。そして、プラズマ発生用の高周波電源３３ａ及びバイアス用の高周波電源３３ｂから例えば各々１５００Ｗの電力を載置台３１に供給して、処理ガスをプラズマ化すると共にプラズマをウエハＷ側に引き込む。こうして既述の窒化シリコン膜２やシリコン層１がエッチングされる。
　上述の実施形態によれば、窒化シリコン膜２をエッチングしてシリコン層１を露出させた後、塩素を含む処理ガスのプラズマ（イオン）を用いて当該シリコン層１を僅かにエッチングして、窒化シリコン膜２の側壁に塩素とシリコンとを含む付着物１３を付着させている。この時、付着物１３はシリコン層１よりもエッチングされにくい物質であり、また塩素イオンは異方性エッチングを行うプラズマである。そのため、シリコン層１に例えば１００μｍもの深さの凹部１２を形成する場合であっても、フッ素ラジカルによってエッチングされやすい窒化シリコン膜２についてサイドエッチングを抑えることができる。従って、凹部１２に埋め込まれる配線金属１５の上端位置の幅寸法を設計通りに形成でき、例えば互いに隣り合う配線金属１５、１５同士の短絡を防ぐことができる。そのため、リーク電流の増大などの特性の劣化を抑えることができる。
　また、窒化シリコン膜２のサイドエッチングが抑えられることから、凹部１２の形状について、アンダーカット（凹部１２の開口径Ｄ１が上方側から下方側に向かうにつれて広がること）の発生を抑えて、上方側の開口径Ｄ１よりも下方側の開口径Ｄ２が狭いテーパー形状となるようにエッチングできるので、当該凹部１２に配線金属１５を容易に埋め込むことができる。
　更に、レジストマスク３の開口部１１の開口径Ｄ１について、凹部１２の側壁に付着させる付着物１３の幅寸法ｕの分（詳しくは幅寸法ｕ×２の分）だけ、凹部１２の下端位置の開口径Ｄ２よりも大きくしているので、当該開口径Ｄ２を設計通りに形成できる。
　更にまた、シリコン層１に凹部１２を形成した時に付着物１３がエッチングにより除去されるように、あるいはエッチングによってほとんど付着物１３が残らないように当該付着物１３の幅寸法ｕを設定している。そのため、例えば凹部１２の閉塞や配線金属１５の電気抵抗の増大などといった配線金属１５に対する悪影響を抑えることができる。
　そして、窒化シリコン膜２の側壁に付着物１３を付着させる工程において、処理条件（処理圧力及び処理ガスの流量）を既述のように設定することにより、付着物１３を速やかに形成できる。また、このように処理条件を設定することにより、後述の実施例に示すように、付着物１３の高さ寸法ｋを大きく形成できるので、シリコン層１のエッチング工程において上方側からウエハＷに引き寄せられるプラズマに対して付着物１３に高い耐性を持たせることができる。
　ここで、レジストマスク３とシリコン層１との間に積層される中間膜として、既述の例では窒化シリコン膜２を例に挙げて説明したが、この窒化シリコン膜２に代えて、シリコン層１のエッチング処理に用いられるプラズマ中のフッ素ラジカルによりエッチングされる化合物種例えばＳｉＣＮ膜などを用いても良い。また、このシリコンを含む膜（窒化シリコン膜２）に付着物１３を付着させるために用いる塩素を含む処理ガスとしては、既述の塩素ガスと共に希釈ガスとして、例えばＡｒ（アルゴン）ガス、Ｈｅ（ヘリウム）ガス、Ｏ２（酸素）ガスなどを用いても良い。更に、既述の例では凹部１２をテーパー形状となるように形成したが、垂直となるように形成しても良い。更に、窒化シリコン膜２の側壁に付着物１３を付着させる工程は、処理圧力を３Ｅ－６Ｐａ～７Ｅ－４Ｐａ（３×１０－６Ｐａ～７×１０－４Ｐａ）に設定して行っても良いし、また塩素ガスの供給流量を５０～１０００ｓｃｃｍに設定しても良い。
　既述のエッチング装置としては、図１２の装置に代えて、下部１周波の装置あるいは上下２周波のプラズマエッチング装置を用いても良い。
　続いて、実際に図１２の装置を用いて既述の付着物１３を窒化シリコン膜２の側壁に付着させた実験について説明する。
　（実験例１）
　既述の図３の状態となるように窒化シリコン膜２をエッチングした３００ｍｍ（１２インチ）サイズのウエハＷに対して、塩素ガスを用いて、以下のように処理圧力を種々変えてプラズマエッチングを行った。処理圧力以外の処理条件は、各例において共通の条件であり、塩素ガスの流量については１００ｓｃｃｍに設定した。
　（処理圧力）
　実施例：６．６７Ｐａ（５０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）
　比較例：２．６７Ｐａ（２０ｍＴｏｒｒ）
　その結果、図１３に示すように、処理圧力が高くなる（真空度が低くなる）程、付着物１３の高さ寸法ｋが高くなり、６．６７Ｐａ（５０ｍＴｏｒｒ）以上の処理圧力では付着物１３の上端部がレジストマスク３の表面付近にまで到達していた。従って、既述のようにシリコン層１のエッチング時において付着物１３の良好なエッチング耐性を得るためには、処理圧力は６．６７Ｐａ（５０ｍＴｏｒｒ）以上であることが好ましいことが分かった。尚、図１３の下側には、上側に示したＳＥＭ（ｓｃａｎｎｉｎｇ　ｅｌｅｃｔｒｏｎ　ｍｉｃｒｏｓｃｏｐｅ）写真を読み取って付着物１３と窒化シリコン膜２との境界を示した図を描画している。
　（実験例２）
　続いて、付着物１３を生成させる工程において、塩素ガスの流量を以下の表に示すように種々変えて実験を行った。そして、ウエハＷの中央（センター）と端部（エッジ）とにおいて、付着物１３の幅寸法ｕ及び高さ寸法ｋを各々測定した。この実験において、処理圧力を各々６．６７Ｐａ（５０ｍＴｏｒｒ）に設定すると共に、２分間に亘って各々エッチング処理を行った。尚、付着物１３の幅寸法ｕ及び高さ寸法ｋについては、図１４に示すように、夫々窒化シリコン膜２の上端位置における寸法及び当該付着物１３の上端位置から窒化シリコン膜２の上端位置までの間における寸法である。
Figure JPOXMLDOC01-appb-T000001
  
　その結果、上記表及び図１５に示すように、いずれの条件においても良好な付着物１３が得られた。付着物１３の幅寸法ｕについては、処理ガスの流量を増やす程厚くなっていることが分かった。そのため、付着物１３を速やかに得るためには、ガス流量が例えば８００ｓｃｃｍ以上であることが好ましい。尚、実験結果などの説明については省略するが、処理ガスの流量が２００ｓｃｃｍ以上であれば、各例と同様に付着物１３が得られる。
　（実験例３）
　また、既述の図１２のプラズマエッチング装置を用いて、プラズマ発生用の高周波電源３３ａ及びバイアス用の高周波電源３３ｂからウエハＷに対して各々供給する電力量を種々変えて付着物１３を付着させた。そして、この付着物１３について、ウエハＷの中央部側及び端部側において、幅寸法ｕ及び高さ寸法ｋを夫々測定した。その結果、図１６に示すように、各高周波電源３３ａ、３３ｂから供給する高周波電力を１０００Ｗ以上に設定することにより、良好な（幅寸法ｕが０．６μｍ以上の）付着物１３が生成することが分かった。また、これら高周波電源３３ａ、３３ｂの高周波電力が１０００Ｗ以上では、付着物１３の各寸法はほぼ同程度となっていた。尚、この実験において、各高周波電源３３ａ、３３ｂの一方の電力量を１０００Ｗあるいは１５００Ｗに設定するにあたり、他方の電力値については５０Ｗに設定した。
　（まとめ）
　以上に説明したように、本発明の一実施形態に係るプラズマエッチング方法は、基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第１の工程と、次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第２の工程と、その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第３の工程と、を含む。
　前記第２の工程は、３Ｅ－６Ｐａ～７Ｅ－４Ｐａ（３×１０－６Ｐａ～７×１０－４Ｐａ）の圧力雰囲気下で行っても良い。また、前記基板は１２インチウエハであり、前記第２の工程は、基板に対向する対向面に多数のガス供給孔が形成されたガスシャワーヘッドから塩素ガスを供給すると共に、塩素ガスの供給流量を５０ｓｃｃｍ～１０００ｓｃｃｍに設定して行っても良い。更に、前記第２の工程は、前記第３の工程において前記シリコン層に凹部を形成した時に、前記イオウとフッ素との化合物を含む処理ガスによって反応生成物が除去されるように膜厚を調整して反応生成物を付着させる工程であっても良い。
　これによれば、レジストマスクの下方に位置するシリコン及び窒素を含む中間膜をエッチングして、当該中間膜の下方に位置するシリコン層を露出させた後、塩素ガスを基板に供給して、中間膜の開口部の側壁に反応生成物を付着させている。そのため、シリコン層に対してイオウとフッ素との化合物を含む処理ガスを供給して前記開口部に対応する部位をエッチングして凹部を形成する時に、前記反応生成物が中間膜の側壁の保護膜として機能するので、当該中間膜のサイドエッチングを抑えることができる。
　以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
　本国際出願は、２０１１年２月８日に出願された日本国特許出願２０１１－０２５０８３号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
Ｗ　　ウエハ
１　シリコン層
２　窒化シリコン膜
３　レジストマスク
１１　開口部
１２　凹部
１３　付着物
１４　テーパー面
１５　配線金属

Claims (4)

  1. 　基板の表面に形成されたレジストマスクの下方に位置する、シリコン及び窒素を含む中間膜を処理ガスによりエッチングして、前記中間膜の下方に位置するシリコン層を露出させる第１の工程と、
    　次いで塩素ガスを基板に供給し、前記レジストマスク及び中間膜の開口部の側壁に反応生成物を付着させる第２の工程と、
    　その後、イオウとフッ素との化合物を含む処理ガスを用いて前記シリコン層における前記開口部に対応する部位をエッチングして凹部を形成する第３の工程と、を含むことを特徴とするプラズマエッチング方法。
  2. 　前記第２の工程は、３×１０－６Ｐａ～７×１０－４Ｐａの圧力雰囲気下で行うことを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 　前記基板は１２インチウエハであり、
    　前記第２の工程は、基板に対向する対向面に多数のガス供給孔が形成されたガスシャワーヘッドから塩素ガスを供給すると共に、塩素ガスの供給流量を５０ｓｃｃｍ～１０００ｓｃｃｍに設定して行うことを特徴とする請求項１に記載のプラズマエッチング方法。
  4. 　前記第２の工程は、前記第３の工程において前記シリコン層に凹部を形成した時に、前記イオウとフッ素との化合物を含む処理ガスによって反応生成物が除去されるように膜厚を調整して反応生成物を付着させる工程であることを特徴とする請求項１に記載のプラズマエッチング方法。
PCT/JP2012/052789 2011-02-08 2012-02-07 プラズマエッチング方法 Ceased WO2012108445A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/983,826 US8975191B2 (en) 2011-02-08 2012-02-07 Plasma etching method
KR1020137021021A KR101894613B1 (ko) 2011-02-08 2012-02-07 플라즈마 에칭 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-025083 2011-02-08
JP2011025083A JP5712653B2 (ja) 2011-02-08 2011-02-08 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
WO2012108445A1 true WO2012108445A1 (ja) 2012-08-16

Family

ID=46638658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052789 Ceased WO2012108445A1 (ja) 2011-02-08 2012-02-07 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US8975191B2 (ja)
JP (1) JP5712653B2 (ja)
KR (1) KR101894613B1 (ja)
TW (1) TWI475612B (ja)
WO (1) WO2012108445A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972055B (zh) * 2013-01-31 2016-09-07 中微半导体设备(上海)有限公司 光刻胶去除方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
CN105336664B (zh) * 2014-06-13 2018-06-01 中芯国际集成电路制造(上海)有限公司 刻蚀方法
US9564342B2 (en) * 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
WO2016160580A1 (en) * 2015-04-02 2016-10-06 Tokyo Electron Limited Partial etch memorization via flash addition
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP7589578B2 (ja) * 2021-02-16 2024-11-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004259927A (ja) * 2003-02-26 2004-09-16 Hitachi High-Technologies Corp ドライエッチング方法
JP2005175369A (ja) * 2003-12-15 2005-06-30 Japan Aviation Electronics Industry Ltd ドライエッチング方法及びその方法を用いて作製されたフォトニック結晶素子
JP2005310944A (ja) * 2004-04-20 2005-11-04 Hitachi High-Technologies Corp ドライエッチング方法
JP2006237356A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法
JP2007005377A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932488B2 (ja) * 1989-03-16 1999-08-09 ソニー株式会社 ドライエッチング方法
JPH11274137A (ja) * 1998-03-18 1999-10-08 Kenichi Nanbu エッチング方法
US6284606B1 (en) * 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP5352855B2 (ja) 2008-02-29 2013-11-27 独立行政法人産業技術総合研究所 成分間位相差ソリトンの制御方法及び成分間位相差ソリトン回路装置
US20100326954A1 (en) 2009-06-26 2010-12-30 Zhen Yu Zhuo Method of etching a multi-layer
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004259927A (ja) * 2003-02-26 2004-09-16 Hitachi High-Technologies Corp ドライエッチング方法
JP2005175369A (ja) * 2003-12-15 2005-06-30 Japan Aviation Electronics Industry Ltd ドライエッチング方法及びその方法を用いて作製されたフォトニック結晶素子
JP2005310944A (ja) * 2004-04-20 2005-11-04 Hitachi High-Technologies Corp ドライエッチング方法
JP2006237356A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法
JP2007005377A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20140045338A1 (en) 2014-02-13
KR20140051128A (ko) 2014-04-30
JP2012164875A (ja) 2012-08-30
TW201248718A (en) 2012-12-01
JP5712653B2 (ja) 2015-05-07
TWI475612B (zh) 2015-03-01
KR101894613B1 (ko) 2018-10-04
US8975191B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
JP5712653B2 (ja) プラズマエッチング方法
US9208997B2 (en) Method of etching copper layer and mask
US10049891B1 (en) Selective in situ cobalt residue removal
US10916442B2 (en) Etching method
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
KR101449081B1 (ko) 기판 처리 방법
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US9257301B2 (en) Method of etching silicon oxide film
WO2014185351A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
US9805945B2 (en) Etching method
US8177990B2 (en) Etching method, plasma processing system and storage medium
JP5203340B2 (ja) 半導体装置の製造方法
TW201635371A (zh) 蝕刻方法（三）
TWI384545B (zh) Focusing ring, plasma etch device and plasma etching method
JP2008198659A (ja) プラズマエッチング方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
TWI713486B (zh) 蝕刻方法（二）
EP2863416B1 (en) Method for etching copper layer
TW201721713A (zh) 被處理體之處理方法
JP4946138B2 (ja) エッチング方法
CN105810579B (zh) 蚀刻方法
JP4388645B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12745314

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137021021

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13983826

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12745314

Country of ref document: EP

Kind code of ref document: A1