WO2012102368A1 - 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール - Google Patents

太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール Download PDF

Info

Publication number
WO2012102368A1
WO2012102368A1 PCT/JP2012/051757 JP2012051757W WO2012102368A1 WO 2012102368 A1 WO2012102368 A1 WO 2012102368A1 JP 2012051757 W JP2012051757 W JP 2012051757W WO 2012102368 A1 WO2012102368 A1 WO 2012102368A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
aqueous solution
main surface
acid aqueous
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/051757
Other languages
English (en)
French (fr)
Inventor
学 古茂田
靖寛 岡田
佑介 名合
剛 井藤
中村　仁彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012554858A priority Critical patent/JP5677469B2/ja
Priority to US13/982,230 priority patent/US9123840B2/en
Publication of WO2012102368A1 publication Critical patent/WO2012102368A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a method for manufacturing a solar cell element, a solar cell element, and a solar cell module.
  • the reflection of light on the light receiving surface is reduced by forming irregularities on the surface of the silicon substrate.
  • a method for forming the concavo-convex portion on the surface of the silicon substrate for example, there is a method in which an acid aqueous solution composed of at least a hydrofluoric acid solution and a nitric acid solution is used, and the surface of the silicon substrate having a damaged layer is etched. (For example, refer to Patent Document 1).
  • the damage layer on the surface of the silicon substrate is usually formed when the silicon substrate is obtained by slicing a silicon ingot with a wire saw device.
  • the wire saw apparatus includes a loose abrasive type apparatus and a fixed abrasive type apparatus.
  • the loose abrasive type apparatus the silicon ingot is sliced by the lapping action of the wire by supplying the cutting fluid containing the abrasive grains.
  • the fixed abrasive type apparatus a silicon ingot is sliced by a wire (also referred to as an abrasive fixed wire) to which abrasive grains are fixed in advance.
  • a solar cell element provided with a silicon substrate
  • many metal elements are contained in the silicon substrate.
  • the metal element is a typical factor that deteriorates the characteristics of the solar cell element.
  • transition metal elements such as iron and copper deteriorate the output characteristics of the solar cell element. For this reason, reducing the deterioration of the characteristics of the solar cell element due to the presence of the metal element in the silicon substrate is essential for improving the conversion efficiency of the solar cell element.
  • Gettering technology is a technology that moves and fixes an impurity element from a region that expresses a main function as a device (also referred to as a device region) to other regions. For example, when a solar cell element is targeted, an impurity element is moved from a device region mainly including a photoactive region and a junction region to other regions by a gettering technique.
  • a typical example of the gettering technique is gettering of a metal element using phosphorus diffusion.
  • a gettering effect is obtained by using a layer in which phosphorus is diffused (also referred to as a phosphorus diffusion layer), so that the characteristics of the solar cell element can be improved.
  • a method for manufacturing a solar battery cell is disclosed (for example, see Patent Document 2).
  • Patent Document 2 phosphorus is thermally diffused on the surface of the silicon substrate to form a PSG (phosphosilicate glass) layer and a phosphorus diffusion layer. Then, the metal impurities contained in the PSG layer are removed by removing the PSG layer by acid treatment. Furthermore, gettering of metal impurities is performed by a second heat treatment using the remaining phosphorus diffusion layer. Then, the surface layer of the silicon substrate including the phosphorus diffusion layer is removed.
  • the manufacturing method disclosed in Patent Document 2 requires a large number of steps, which may increase the manufacturing cost.
  • solar cell elements are required to reduce manufacturing costs. For this reason, the manufacturing method of the solar cell element in which the solar cell element excellent in output characteristics is manufactured efficiently is desired.
  • a first object of the present invention is to realize a solar cell element having excellent output characteristics.
  • a second object of the present invention is to realize a solar cell element having excellent output characteristics by forming a suitable uneven portion on the surface of a semiconductor substrate.
  • the third object of the present invention is to realize a solar cell element excellent in output characteristics at a low manufacturing cost.
  • the first main surface of the first conductivity type semiconductor substrate is subjected to etching treatment with an acid aqueous solution, whereby the first main surface of the semiconductor substrate has an uneven portion.
  • grooved part formation process performs the 1st etching process which performs the 1st etching process by the 1st acid aqueous solution containing a hydrofluoric acid, nitric acid, and a sulfuric acid on the said 1st main surface of the said semiconductor substrate, This 1st etching process Thereafter, the first main surface of the semiconductor substrate has a second etching step of performing a second etching treatment with a second acid aqueous solution containing hydrofluoric acid and nitric acid and substantially free of sulfuric acid.
  • a method for manufacturing a solar cell element has a conductivity type opposite to the first conductivity type in a region on the first main surface side of a first conductivity type semiconductor substrate by a thermal diffusion method.
  • a laminated part forming step of forming a second conductive type semiconductor layer and a glass layer disposed on the semiconductor layer and including an element serving as a dopant of the second conductive type, and the glass using hydrofluoric acid and hydrochloric acid A glass layer removing step for removing the layer.
  • a solar cell element According to the method for manufacturing a solar cell element according to the above aspect, suitable uneven portions are formed on the surface of the semiconductor substrate. As a result, a solar cell element excellent in output characteristics is realized.
  • a solar cell element having excellent output characteristics can be realized at a low manufacturing cost.
  • FIG. 3 is a cross-sectional view showing an XZ cross section at a position indicated by a one-dot chain line III-III in FIG.
  • FIG. 3 is a cross-sectional view showing an XZ cross section at a position indicated by a one-dot chain line III-III in FIG.
  • It is an exploded view showing typically a section of a solar cell module concerning one embodiment.
  • It is a top view which shows typically the external appearance of the solar cell module which concerns on one Embodiment.
  • It is a flowchart which shows the manufacture flow of the solar cell element which concerns on one Embodiment.
  • 1 to 5 are provided with a right-handed XYZ coordinate system in which the extending direction of the first output extraction electrode 6a (the upward direction in the drawing of FIG. 1) is the Y direction.
  • ⁇ (1) Solar cell element> 1 to 3 are diagrams showing a solar cell element 10 according to an embodiment.
  • the solar cell element 10 has a first main surface 10 a and a second main surface 10 b.
  • the first major surface 10a is a surface that receives incident light (also referred to as a light receiving surface).
  • the 2nd main surface 10b is a surface (it is also called a non-light-receiving surface) located in the solar cell element 10 on the opposite side to the 1st main surface 10a.
  • the first main surface 10 a is drawn as the + Z side upper surface of the solar cell element 10
  • the second main surface 10 b is drawn as the ⁇ Z side lower surface of the solar cell element 10.
  • the solar cell element 10 includes a plate-like semiconductor substrate 1.
  • the semiconductor substrate 1 includes a first semiconductor layer 2 and a second semiconductor layer 3.
  • the first semiconductor layer 2 is a first conductivity type semiconductor layer.
  • the second semiconductor layer 3 is a second conductivity type semiconductor layer having a conductivity type opposite to the first conductivity type.
  • the second semiconductor layer 3 is disposed at least on the first main surface 10 a side of the first semiconductor layer 2.
  • the solar cell element 10 includes a first electrode 6 electrically connected to the second semiconductor layer 3 disposed on the first main surface 10a side.
  • the solar cell element 10 includes a semiconductor substrate 1, a third semiconductor layer 4, an antireflection layer 5, a first electrode 6, and a second electrode 7.
  • the semiconductor substrate 1 includes the first semiconductor layer 2 and the second semiconductor layer 3 provided on the first main surface 10a side of the first semiconductor layer 2.
  • the first semiconductor layer 2 a plate-like semiconductor having the first conductivity type can be adopted.
  • the first conductivity type may be a p-type, for example.
  • crystalline silicon such as single crystal silicon and polycrystalline silicon can be adopted.
  • the thickness of the first semiconductor layer 2 may be, for example, 250 ⁇ m or less, and may be 150 ⁇ m or less.
  • the shape of the first semiconductor layer 2 is not particularly limited, but for example, the first semiconductor layer 2 can be easily manufactured if the first semiconductor layer 2 has a quadrangular shape in plan view.
  • a plate-like substrate of crystalline silicon exhibiting p-type conductivity also referred to as a crystalline silicon substrate
  • the first semiconductor layer 2 can exhibit a p-type conductivity type.
  • the second semiconductor layer 3 is a semiconductor layer exhibiting a second conductivity type opposite to that of the first semiconductor layer 2.
  • the second semiconductor layer 3 is disposed at least on the first main surface 10 a side of the first semiconductor layer 2.
  • the first semiconductor layer 2 and the second semiconductor layer 3 form a pn junction region.
  • the second semiconductor layer 3 may be formed so as to exhibit n-type conductivity.
  • the second semiconductor layer is formed in the surface layer of the crystalline silicon substrate. 3 is formed.
  • a portion of the crystalline silicon substrate other than the second semiconductor layer 3 can be the first semiconductor layer 2.
  • the second semiconductor layer 3 may be formed so as to exhibit p-type conductivity.
  • an uneven portion 1aL is arranged on the first main surface 1a side of the semiconductor substrate 1.
  • the height of the convex portion in the uneven portion 1aL may be, for example, 0.1 ⁇ m or more and 10 ⁇ m or less, and the width of the convex portion may be, for example, about 1 ⁇ m or more and 20 ⁇ m or less.
  • grooved part 1aL should just be a substantially spherical shape, for example.
  • the height of the convex portion referred to here is based on a plane (also referred to as a reference plane) passing through the bottom surface of the concave portion and parallel to the second main surface 10b, and from the reference plane in the normal direction of the reference plane. It means the distance to the top surface of the convex part.
  • the width of the convex part means the distance between the top surfaces of an adjacent convex part in the direction parallel to the said reference plane.
  • the antireflection layer 5 is a film for improving the efficiency of light absorption in the solar cell element 10.
  • the antireflection layer 5 is disposed on the first main surface 1 a side of the semiconductor substrate 1.
  • a material of the antireflection layer 5 for example, silicon nitride, titanium oxide, silicon oxide, magnesium oxide, indium tin oxide, tin oxide or zinc oxide is employed.
  • the thickness of the antireflection layer 5 may be appropriately set according to the materials of the semiconductor substrate 1 and the antireflection layer 5. Thereby, in the solar cell element 10, it is possible to realize a condition in which light is not easily reflected by irradiation with various light.
  • the refractive index of the antireflection layer 5 may be, for example, about 1.8 or more and 2.3 or less, and the thickness of the antireflection layer 5 is For example, it may be about 50 nm or more and 120 nm or less.
  • the antireflection layer 5 functions as a passivation film, thereby realizing a passivation effect.
  • the third semiconductor layer 4 is formed on the second main surface 1 b side of the semiconductor substrate 1.
  • the third semiconductor layer 4 has the same conductivity type as the first semiconductor layer 2.
  • the concentration of the dopant element in the third semiconductor layer 4 is higher than the concentration of the dopant element in the first semiconductor layer 2. That is, the third semiconductor layer 4 is formed by doping the semiconductor substrate 1 with a dopant element at a higher concentration than the dopant element doped into the semiconductor substrate 1 to form the first semiconductor layer 2.
  • the third semiconductor layer 4 has a role of reducing carrier recombination in a region of the semiconductor substrate 1 on the second main surface 1b side. For this reason, the presence of the third semiconductor layer 4 reduces a decrease in conversion efficiency in the solar cell element 10.
  • the third semiconductor layer 4 generates an internal electric field on the second main surface 1 b side of the semiconductor substrate 1.
  • the third semiconductor is diffused by diffusing a dopant element such as boron or aluminum on the second main surface 1b side of the semiconductor substrate 1.
  • a dopant element such as boron or aluminum on the second main surface 1b side of the semiconductor substrate 1.
  • Layer 4 is formed.
  • the concentration of the dopant element in the third semiconductor layer 4 may be, for example, about 1 ⁇ 10 18 atoms / cm 3 or more and about 5 ⁇ 10 21 atoms / cm 3 or less.
  • the first electrode 6 is disposed on the first main surface 1 a side of the semiconductor substrate 1. As shown in FIG. 1, the first electrode 6 includes, for example, a plurality of first output extraction electrodes 6a extending in the Y direction and a large number of linear first current collecting electrodes 6b extending in the X direction. And are included. Here, at least a part of the first output extraction electrode 6a is electrically connected to the first current collecting electrode 6b by crossing the first current collecting electrode 6b.
  • the width of the first collector electrode 6b in the short direction may be, for example, about 50 ⁇ m or more and about 200 ⁇ m or less.
  • the width in the short direction of the first output extraction electrode 6a may be, for example, about 1.3 mm or more and 2.5 mm or less.
  • the width in the short direction of the first current collecting electrode 6b may be smaller than the width in the short direction of the first output extraction electrode 6a.
  • interval of the adjacent 1st current collection electrodes 6b among the some 1st current collection electrodes 6b should just be 1.5 mm or more and about 3 mm or less.
  • the thickness of the 1st electrode 6 should just be about 10 micrometers or more and about 40 micrometers or less, for example.
  • a conductive paste containing silver as a main component also referred to as a silver paste
  • the first electrode 6 is formed.
  • the second electrode 7 is disposed on the second main surface 1b side of the semiconductor substrate 1. As shown in FIG. 2, the second electrode 7 includes a second output extraction electrode 7a and a second current collecting electrode 7b.
  • the thickness of the second output extraction electrode 7a may be, for example, about 10 ⁇ m or more and about 30 ⁇ m or less.
  • the width of the second output extraction electrode 7a in the short direction may be, for example, not less than 1.3 mm and not more than 7 mm.
  • the second output extraction electrode 7a is formed by the same material and manufacturing method as the first electrode 6. That is, the second output extraction electrode 7a is formed, for example, by baking after a silver paste is applied in a desired pattern on the second main surface 1b side of the semiconductor substrate 1 by screen printing or the like.
  • the second current collecting electrode 7b may be formed on substantially the entire surface of the main surface on the second main surface 1b side of the semiconductor substrate 1 except for the region where the second output extraction electrode 7a is formed.
  • the thickness of the 2nd current collection electrode 7b should just be 15 micrometers or more and about 50 micrometers or less.
  • a conductive paste containing aluminum as a main component also referred to as an aluminum paste
  • the solar cell module 20 includes one or more solar cell elements 10.
  • the solar cell module 20 may include a plurality of solar cell elements 10 that are electrically connected.
  • Such a solar cell module 20 is formed by connecting a plurality of solar cell elements 10 in series and in parallel, for example, when the electric output of a single solar cell element 10 is small.
  • a practical electrical output can be taken out by combining a plurality of solar cell modules 20.
  • the solar cell module 20 includes a plurality of solar cell elements 10 will be described.
  • the solar cell module 20 is a laminate in which, for example, a transparent member 22, a front side filler 24, a plurality of solar cell elements 10, a wiring member 21, a back side filler 25, and a back surface protective material 23 are laminated.
  • the transparent member 22 is a member for protecting the light receiving surface that receives sunlight in the solar cell module 20.
  • the transparent member 22 may be, for example, a transparent flat plate member.
  • the front side filler 24 and the back side filler 25 may be, for example, a transparent filler.
  • the back surface protective material 23 is a member for protecting the solar cell module 20 from the back surface.
  • EVA ethylene / vinyl acetate copolymer
  • the back surface protective material 23 is a member for protecting the solar cell module 20 from the back surface.
  • PET polyethylene terephthalate
  • PVF polyvinyl fluoride resin
  • the back surface protective material 23 may have a single layer structure or a laminated structure.
  • the wiring member 21 is a member (also referred to as a connection member) that electrically connects the plurality of solar cell elements 10.
  • the solar cell elements 10 adjacent to each other in the Y direction are the first electrode 6 of one solar cell element 10 and the second electrode of the other solar cell element 10. 7 is connected by a wiring member 21.
  • the thickness of the wiring member 21 may be, for example, about 0.1 mm or more and about 0.2 mm or less.
  • the width of the wiring member 21 may be about 2 mm.
  • a member in which the entire surface of a copper foil is coated with solder is used as the wiring member 21.
  • the solar cell module 20 may be provided with the frame 28 which hold
  • the material of the frame body 28 for example, aluminum having both corrosion resistance and strength is employed.
  • the solar cell element 10 included in the solar cell module 20 for example, due to the presence of the concavo-convex portion 1aL, the reflectance of light on the light receiving surface is reduced, and the light enters the solar cell element 10 inside. It is possible to capture efficiently. Moreover, in the solar cell element 10, high output characteristics are easily realized by reducing metal elements mixed in the semiconductor substrate 1 described later. Therefore, the solar cell module 20 excellent in output characteristics is realized.
  • FIG. 6 is a flowchart showing a manufacturing flow of the solar cell element 10 according to the embodiment.
  • the solar cell element 10 is manufactured by sequentially performing steps S1 to S6.
  • step S1 a step of preparing the semiconductor substrate 1 exhibiting the first conductivity type (also referred to as a substrate preparation step) is performed.
  • the first conductivity type may be p-type, for example.
  • step S2 the first main surface 1a of the semiconductor substrate 1 is subjected to an etching process using an acid aqueous solution, whereby a step of forming the uneven portion 1aL on the first main surface 1a (also referred to as an uneven portion forming step). Done.
  • step S3 a process of forming a second semiconductor layer 3 of a second conductivity type opposite to the first conductivity type in a region on the first main surface 1a side of the semiconductor substrate 1 (also referred to as a semiconductor layer forming process). Is done.
  • a portion of the semiconductor substrate 1 other than the second semiconductor layer 3 can be the first semiconductor layer 2.
  • the semiconductor substrate 1 having the first semiconductor layer 2 exhibiting the p-type conductivity and the second semiconductor layer 3 exhibiting the n-type conductivity and having the uneven portion 1aL is formed.
  • step S4 a step of forming the antireflection layer 5 on the first main surface 1a of the semiconductor substrate 1, that is, the second semiconductor layer 3 (also referred to as an antireflection layer forming step) is performed.
  • step S5 a step of forming the third semiconductor layer 4 by diffusing the first conductivity type dopant element in a high concentration in the region on the second main surface 1b side of the semiconductor substrate 1 (a high concentration diffusion layer). Also referred to as a forming step).
  • step S ⁇ b> 6 the first electrode 6 is formed on the second conductive type second semiconductor layer 3 in the semiconductor substrate 1, and the second side opposite to the first main surface 1 a in the semiconductor substrate 1 is formed.
  • a step of forming second electrode 7 on main surface 1b (also referred to as an electrode forming step) is performed.
  • the semiconductor substrate 1 is a single crystal silicon substrate
  • the semiconductor substrate 1 is formed by, for example, a pulling method or the like.
  • the semiconductor substrate 1 is a polycrystalline silicon substrate
  • the semiconductor substrate 1 is formed by, for example, a casting method. In the following, an example in which a p-type polycrystalline silicon substrate is used as the semiconductor substrate 1 will be described.
  • FIG. 7 is a flowchart showing a processing flow according to one aspect of the substrate preparation process.
  • the semiconductor substrate 1 is prepared by sequentially performing the processes of steps S11 to S13.
  • step S11 for example, an ingot of polycrystalline silicon as a semiconductor material is manufactured by a casting method.
  • step S12 the ingot produced in step S11 is sliced to a thickness of 250 ⁇ m or less, for example.
  • the ingot is sliced by a fixed abrasive type wire saw apparatus using a wire (also referred to as an abrasive fixed wire) to which abrasive grains are fixed in advance.
  • the semiconductor substrate 1 is formed.
  • step S13 the semiconductor substrate 1 contaminated in step S12 is cleaned by cleaning with a cleaning liquid. Thereby, the semiconductor substrate 1 is prepared.
  • the semiconductor substrate 1 prepared by the substrate preparation step has a layer having mechanical damage (also referred to as a mechanical damage layer) in the cut surface and the region in the vicinity thereof, which are generated by being thinly sliced.
  • a layer having mechanical damage also referred to as a mechanical damage layer
  • the cut surface of the semiconductor substrate 1 formed by the fixed abrasive type wire saw device is compared with the cut surface of the semiconductor substrate formed by the free abrasive type wire saw device.
  • the electron microscope may be a scanning electron microscope (SEM), for example.
  • the cut surface of the semiconductor substrate 1 formed by the fixed abrasive type wire saw device is compressed to about 200 MPa or more and about 500 MPa or less. There is stress.
  • the compressive stress in the cut surface of the semiconductor substrate formed with the loose abrasive type wire saw device is 200 MPa or less. That is, it is presumed that the use of the fixed abrasive type wire saw device provides the semiconductor substrate 1 with a small mechanical damage layer and a small release of residual stress due to the occurrence of microcracks or the like.
  • the surface of the semiconductor substrate 1 may be subjected to a very small amount of etching process using an aqueous solution such as NaOH, KOH, hydrofluoric acid, or hydrofluoric acid.
  • an aqueous solution such as NaOH, KOH, hydrofluoric acid, or hydrofluoric acid.
  • Uneven portion forming step> As a method for forming the uneven portion 1aL, a wet etching process using an alkaline aqueous solution such as NaOH and an acid aqueous solution such as hydrofluoric acid, or a dry etching process using RIE (Reactive Ion Etching) or the like is adopted.
  • RIE Reactive Ion Etching
  • an etching treatment with an acid aqueous solution containing hydrofluoric acid and nitric acid is performed on the first main surface 1a.
  • grooved part 1aL is formed in the 1st main surface 1a.
  • at least one of an etching process using an acid aqueous solution containing hydrofluoric acid and hydrochloric acid (also referred to as a mixed acid aqueous solution) and an etching process using a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution is performed on the first main surface 1a. Applied.
  • a step in which the semiconductor substrate 1 is washed with water may be performed after the first treatment step and before the second treatment step.
  • a water washing process in which the semiconductor substrate 1 is washed with water may be performed.
  • these water washing steps may not be performed.
  • FIG. 8 is a flowchart showing an example of the processing flow of the first aspect of the uneven portion forming step.
  • the concavo-convex portion 1aL is formed on the first main surface 1a of the semiconductor substrate 1 by sequentially performing the processes of steps S21 to S25.
  • step S21 for example, a first processing step is performed.
  • the semiconductor substrate 1 is immersed in an acid aqueous solution containing hydrofluoric acid and nitric acid. Thereby, the uneven part 1aL is formed on the first main surface 1a of the semiconductor substrate 1.
  • step S22 a water washing process in which the semiconductor substrate 1 is washed with water is performed.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in water placed in a washing treatment tank.
  • the time for which the cassette is immersed in water may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water should just be about 15 degreeC or more and 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of the acid aqueous solution to the process in the next process of the water washing process is reduced.
  • step S23 the second processing step is performed. Thereby, the stain film formed on the surface of the semiconductor substrate 1 is removed.
  • the semiconductor substrate 1 may be immersed in an alkaline aqueous solution.
  • an aqueous solution containing at least one of sodium hydroxide, potassium hydroxide, ammonium hydroxide and sodium carbonate is employed as the alkaline aqueous solution.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in an aqueous ammonium hydroxide solution placed in a treatment tank.
  • the mass concentration of ammonium hydroxide in the aqueous ammonium hydroxide solution may be, for example, 0.005% or more and 5% or less.
  • the time for which the cassette is immersed in the aqueous ammonium hydroxide solution may be, for example, about 5 seconds or more and about 200 seconds or less.
  • the temperature of the ammonium hydroxide aqueous solution should just be about 10 degreeC or more and about 40 degrees C or less, for example.
  • step S24 a water washing process is performed in which the semiconductor substrate 1 is washed with water.
  • the process similar to the water washing process in step S22 should just be performed. Thereby, mixing of alkaline aqueous solution to the process in the next process of the water washing process is reduced.
  • step S25 a third processing step is performed.
  • the semiconductor substrate 1 is immersed in a mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid.
  • the alkaline aqueous solution adhering to the semiconductor substrate 1 is neutralized by the mixed acid aqueous solution or the like, and the oxide film formed on the surface of the semiconductor substrate 1 is removed.
  • sodium ions, potassium ions, and the like attached to the vicinity of the surface of the semiconductor substrate 1 in the second processing step in step S23 are removed by hydrochloric acid.
  • a water washing step and a drying step may be employed.
  • the immersion of the semiconductor substrate 1 in an aqueous hydrofluoric acid solution and the immersion of the semiconductor substrate 1 in an aqueous hydrochloric acid solution may be performed in order.
  • treatment with steam containing hydrofluoric acid and hydrochloric acid may be performed.
  • the steam containing hydrofluoric acid and hydrochloric acid is generated, for example, by heating a mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid.
  • the vapor containing hydrofluoric acid and hydrochloric acid is also generated by other methods such as carrier gas being blown into the mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid and vented.
  • treatment with steam containing hydrofluoric acid and treatment with steam containing hydrochloric acid may be performed in order. That is, in the third treatment step, it is only necessary to perform etching treatment with hydrofluoric acid and hydrochloric acid on the first main surface 1a.
  • the concavo-convex portion may also be formed on the second main surface 1b side of the semiconductor substrate 1.
  • a dry etching process using RIE or the like is performed.
  • an etching residue is attached to the first main surface 1a of the semiconductor substrate 1 to perform etching (also referred to as a residue utilizing etching step), and the first main surface 1a.
  • Steps for removing etching residues are sequentially performed.
  • an etching process using hydrofluoric acid and hydrochloric acid is performed on the first main surface 1a. Thereby, an etching residue is removed from the 1st main surface 1a.
  • FIG. 9 is a flowchart showing an example of the processing flow of the second aspect of the uneven portion forming step.
  • step S2 instead of step S2 in which the processes in steps S21 to S25 shown in FIG. 8 are performed, step S2A in which the processes in steps S21A to S22A are sequentially performed is performed.
  • the uneven part 1aL can be formed on the first main surface 1a of the semiconductor substrate 1.
  • step S21A an etching process using residue is performed.
  • a chlorine-based gas, a fluorine-based gas, and an oxygen gas are used as an etching gas, and the etching gas is turned into plasma, whereby the first main surface 1a is etched.
  • the constituent components are separated from the first main surface 1a of the semiconductor substrate 1 by the corrosive action, but a part of the constituent components are not completely detached from the first main surface 1a, and the semiconductor substrate The first main surface 1a may remain attached to the first main surface 1a. Further, a part of the constituent components once detached from the first main surface 1a can be adsorbed again on the first main surface 1a.
  • the constituent components remaining and adsorbed again on the first main surface 1a become etching residues. That is, in this etching process, an etching residue mainly composed of the material of the semiconductor substrate 1 is intentionally left and reattached to the first main surface 1a of the semiconductor substrate 1, and the etching residue is used as a mask. Then, the etching residue is used as a mask in the etching process, whereby the first main surface 1a of the semiconductor substrate 1 is roughened.
  • step S22A a residue removal process is performed.
  • the first major surface 1a of the semiconductor substrate 1 is treated with a mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid, whereby the etching residue is removed from the first major surface 1a.
  • a mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid for example, a dilute hydrofluoric acid aqueous solution containing hydrochloric acid having a mass concentration of hydrochloric acid of 2% or more and 20% or less is employed.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in a dilute hydrofluoric acid aqueous solution containing hydrochloric acid placed in a treatment tank.
  • the mass concentration of hydrochloric acid in the dilute hydrofluoric acid aqueous solution containing hydrochloric acid may be an arbitrary mass concentration set in advance.
  • the time for which the cassette is immersed in the dilute hydrofluoric acid aqueous solution containing hydrochloric acid may be, for example, about 5 seconds or longer and within about 120 seconds.
  • the temperature of the dilute hydrofluoric acid aqueous solution containing hydrochloric acid may be, for example, about 10 ° C. or more and about 60 ° C. or less.
  • a water washing step and a drying step may be employed.
  • the immersion of the semiconductor substrate 1 in a hydrofluoric acid aqueous solution and the immersion of the semiconductor substrate 1 in a hydrochloric acid aqueous solution may be sequentially performed.
  • treatment with steam containing hydrofluoric acid and hydrochloric acid may be performed.
  • the steam containing hydrofluoric acid and hydrochloric acid is generated, for example, by heating a mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid.
  • the vapor containing hydrofluoric acid and hydrochloric acid is also generated by other methods such as carrier gas being blown into the mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid and vented.
  • treatment with steam containing hydrofluoric acid and treatment with steam containing hydrochloric acid may be sequentially performed. That is, in the residue removal step, the first main surface 1a may be etched with hydrofluoric acid and hydrochloric acid.
  • the uneven portion 1aL formed by RIE becomes a fine uneven portion than the uneven portion 1aL formed by using a wet etching process. For this reason, the water repellency tends to deteriorate in the portion of the first main surface 1a where the uneven portion 1aL is formed.
  • the natural oxide film formed on the first main surface 1a by the contact with the atmosphere after the residue-use etching process in step S21A is effectively treated with, for example, a mixed acid aqueous solution containing hydrochloric acid. Removed. Thereby, the water repellency of the first main surface 1a of the semiconductor substrate 1 is improved. As a result, the first main surface 1a after the treatment with the liquid can be easily dried, and the generation of the watermark on the first main surface 1a is reduced.
  • the first main surface 1a is subjected to a first etching process using an acid aqueous solution (also referred to as a first acid aqueous solution) containing hydrofluoric acid, nitric acid and sulfuric acid.
  • the first main surface 1a is subjected to a second etching process using an acid aqueous solution (also referred to as a second acid aqueous solution) containing hydrofluoric acid and nitric acid and substantially free of sulfuric acid.
  • substantially free of sulfuric acid means that a very small amount of sulfuric acid is allowed to be contained.
  • a first water washing step in which the semiconductor substrate 1 is washed after the first etching treatment step and before the second etching treatment step may be performed.
  • the 2nd water washing process by which the semiconductor substrate 1 is washed with water may be performed after a 2nd etching process process.
  • any one of these 1st and 2nd water washing processes may be performed, and both do not need to be performed.
  • the stain film may be removed by immersing the semiconductor substrate 1 in an alkaline aqueous solution.
  • the 3rd water washing process by which the semiconductor substrate 1 is washed with water after the process by aqueous alkali solution may be performed.
  • FIG. 10 is a flowchart showing an example of the processing flow of the third aspect of the uneven portion forming step.
  • FIG. 11 is a figure for demonstrating the 3rd aspect of an uneven
  • step S2B instead of step S2 in which the processes in steps S21 to S25 shown in FIG. 8 are performed, step S2B in which the processes in steps S21B to S27B are sequentially performed is performed.
  • the uneven part 1aL is formed on the first main surface 1a of the semiconductor substrate 1.
  • the semiconductor substrate 1 is used which has few mechanical damage layers and little release of residual stress due to generation of microcracks or the like.
  • step S ⁇ b> 21 ⁇ / b> B the first etching process using the first acid aqueous solution 111 is performed on the first main surface 1 a of the semiconductor substrate 1.
  • a cassette 100 holding about tens to hundreds of semiconductor substrates 1 is immersed in a first acid aqueous solution 111 placed in a first treatment tank 101.
  • the semiconductor substrate 1 may be immersed in the first acid aqueous solution 111 such that the first main surface 1a of the semiconductor substrate 1 and the liquid surface of the first acid aqueous solution 111 have a substantially vertical relationship.
  • the method of immersing the semiconductor substrate 1 in the first acid aqueous solution 111 is not limited to the method of immersing the cassette 100 in the first acid aqueous solution 111.
  • the semiconductor substrate 1, and the like. are appropriately selected.
  • the first acid aqueous solution 111 is, for example, a mixture of a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a nitric acid aqueous solution having a nitric acid mass concentration of 60%, and a sulfuric acid aqueous solution having a mass concentration of sulfuric acid of 95%. If it is good.
  • the ratio of the volume of the hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 46%, the volume of the nitric acid aqueous solution having a mass concentration of 60% nitric acid, and the volume of the sulfuric acid aqueous solution having a mass concentration of sulfuric acid of 95% to be mixed.
  • the temperature of the first acid aqueous solution 111 may be, for example, about 15 ° C. or more and about 40 ° C. or less.
  • the time for which the semiconductor substrate 1 is immersed in the first acid aqueous solution 111 may be, for example, about 10 seconds or more and about 180 seconds or less.
  • the first acid aqueous solution 111 may contain other acid different from hydrofluoric acid, nitric acid, and sulfuric acid.
  • the etching speed in the first etching process may be controlled by adding acetic acid to the first acid aqueous solution 111.
  • the first acid aqueous solution 111 is used, so that the surface of the silicon substrate as the semiconductor substrate 1 is oxidized by nitric acid to form silicon oxide. At this time, bubbles such as a nitrogen oxide gas and a nitrogen oxide hydrogen gas are generated. The generated silicon oxide is etched with hydrofluoric acid.
  • the chemical formula of the main reaction in the first etching process is as follows.
  • HNO 2 gas bubbles are generated when HNO in a substance (also referred to as a reaction product) generated by the reaction further reacts with water.
  • a substance also referred to as a reaction product
  • the viscosity of the first acid aqueous solution 111 is increased by the inclusion of sulfuric acid.
  • the etching process of the semiconductor substrate 1 is slower in the region in contact with the bubbles than in the region not in contact with the bubbles, so One main surface 1a is suitably formed.
  • the HNO 2 gas bubbles are easily held locally between the semiconductor substrates 1 adjacent in the cassette 100.
  • the interval between adjacent semiconductor substrates 1 is not less than 3 mm and not more than 5 mm, bubbles are easily held between adjacent semiconductor substrates 1.
  • rate of the etching process of the semiconductor substrate 1 becomes slow.
  • a concavo-convex portion is further suitably formed on the first main surface 1 a of the semiconductor substrate 1.
  • the etching process can preferentially proceed even at a crystal defect portion in the damaged layer on the surface of the semiconductor substrate 1. For this reason, on the surface of the semiconductor substrate 1, the damaged layer is used as a starting point to form a recess, and the etching process can proceed. As a result, the shape of the concave portion on the surface of the semiconductor substrate 1 is increased, and the concave and convex portion is suitably formed.
  • the concavo-convex portion formed on the first main surface 1a in the first etching step has a larger number of regions where the convex portions are flat than the final concavo-convex portion 1aL of the semiconductor substrate 1. That is, in the concavo-convex portion formed by the first acid aqueous solution 111, the top surface of the bulge is wider than the final concavo-convex portion 1 aL of the semiconductor substrate 1.
  • the amount of etching of the semiconductor substrate 1 in the first etching step (also referred to as etching amount) is, for example, that the amount of change in the weight of the semiconductor substrate 1 before and after the etching process is converted into the thickness of the semiconductor substrate 1. Is calculated by The etching amount may be, for example, a thickness of 0.1 ⁇ m or more and 20 ⁇ m or less on one surface of the semiconductor substrate 1.
  • step S22B a first water washing step in which the semiconductor substrate 1 is washed with water is performed. Thereby, mixing of the 1st acid aqueous solution 111 to the 2nd acid aqueous solution 113 used in the 2nd etching process of step S23B is reduced. As a result, the etching rate in the second etching process is maintained.
  • the cassette 100 holding about several tens to hundreds of semiconductor substrates 1 is immersed in the water 112 placed in the first washing tank 102.
  • the time for which the cassette is immersed in the water 112 may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of the water 112 should just be 15 degreeC or more and about 40 degreeC or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of the 1st acid aqueous solution 111 to the process in the next process of a 1st water washing process is reduced.
  • step S23B a second etching process using the second acid aqueous solution 113 is performed on the first main surface 1a of the semiconductor substrate 1.
  • a cassette 100 holding about several tens to hundreds of semiconductor substrates 1 is immersed in a second acid aqueous solution 113 placed in a second treatment tank 103.
  • the etching process with the second acid aqueous solution 113 is performed on the first main surface 1a of the semiconductor substrate 1 that has been subjected to the etching process with the first acid aqueous solution 111.
  • the semiconductor substrate 1 may be immersed in the second acid aqueous solution 113 so that the first main surface 1a of the semiconductor substrate 1 and the liquid surface of the second acid aqueous solution 113 have a substantially vertical relationship.
  • the second acid aqueous solution 113 may be, for example, a mixture of a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a nitric acid aqueous solution having a mass concentration of nitric acid of 60%, and water.
  • the ratio of the volume of the hydrofluoric acid aqueous solution having a mass concentration of 46% hydrofluoric acid and the volume of the aqueous nitric acid having a mass concentration of nitric acid of 60% and the volume of water mixed at this time is, for example, 2 to 6:12. : 5 to 20 is sufficient.
  • the temperature of the second acid aqueous solution 113 may be, for example, about 5 ° C.
  • the time for which the semiconductor substrate 1 is immersed in the second acid aqueous solution 113 may be, for example, about 60 seconds or more and about 180 seconds or less.
  • the second acid aqueous solution 113 may contain other acid different from hydrofluoric acid, nitric acid, and sulfuric acid.
  • the rate of etching in the second etching process may be controlled by adding acetic acid to the second acid aqueous solution 113.
  • the second acid aqueous solution 113 is used, so that the etching process proceeds on the first main surface 1a based on the uneven portion formed by the first acid aqueous solution 111.
  • grooved part can reduce.
  • the concavo-convex portion 1aL where light reflection is suitably reduced is formed.
  • the chemical formula of the main reaction in the second etching step is as follows.
  • the amount (etching amount) by which the semiconductor substrate 1 is etched in the second etching step is calculated by converting the amount of change in the weight of the semiconductor substrate 1 before and after the etching process into the thickness of the semiconductor substrate 1. .
  • the etching amount may be, for example, a thickness of 1 ⁇ m or more and 5 ⁇ m or less on one surface of the semiconductor substrate 1.
  • the uneven part 1aL is formed on the first main surface 1a side of the semiconductor substrate 1.
  • the height of the convex portion in the uneven portion 1aL may be, for example, 0.1 ⁇ m or more and 10 ⁇ m or less, and the width of the convex portion may be, for example, about 1 ⁇ m or more and 20 ⁇ m or less.
  • grooved part 1aL should just be a substantially spherical shape, for example.
  • the temperature T2 of the second acid aqueous solution 113 in the second etching step may be lower than the temperature T1 of the first acid aqueous solution 111 in the first etching step. That is, the second etching process using the second acid aqueous solution 113 may be performed on the first main surface 1a of the semiconductor substrate 1 while the relationship of T1> T2 is satisfied. Thereby, the reaction between the second acid aqueous solution 113 and the semiconductor substrate 1 is reduced, and the portion where the bond between silicon atoms is weak is preferentially etched. As a result, the concavo-convex portion 1aL in which the reflection of light is further reduced is formed. In this case, the temperature of the 2nd acid aqueous solution 113 should just be set to 5 degreeC or more and 12 degrees C or less, for example.
  • the ratio of the mass of nitric acid to the mass of hydrofluoric acid in the second acid aqueous solution 113 may be larger than the ratio of the mass of nitric acid to the mass of hydrofluoric acid in the first acid aqueous solution 111.
  • the value obtained by dividing the mass of nitric acid by the mass of hydrofluoric acid may be larger in the second acid aqueous solution 113 than in the first acid aqueous solution 111.
  • the second etching process is performed on the semiconductor substrate 1 by the second acid aqueous solution 113 in which the ratio R2 of the mass of nitric acid to the mass of hydrofluoric acid is larger than the ratio R1 of the mass of nitric acid to the mass of hydrofluoric acid in the first acid aqueous solution 111.
  • the first main surface 1a may be provided.
  • the ratio R1 may be a value obtained by dividing the mass of nitric acid by the mass of hydrofluoric acid for the first acid aqueous solution 111.
  • the ratio R2 may be a value obtained by dividing the mass of nitric acid by the mass of hydrofluoric acid for the second acid aqueous solution 113.
  • the ratio R1 and the ratio R2 may be, for example, the ratio of the volume of the nitric acid aqueous solution to the volume of the hydrofluoric acid aqueous solution for the hydrofluoric acid aqueous solution and the nitric acid aqueous solution to be mixed. That is, a value obtained by dividing the volume of the nitric acid aqueous solution by the volume of the hydrofluoric acid aqueous solution may be used. In this case, for example, a hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 46% and a nitric acid aqueous solution having a mass concentration of nitric acid of 60% may be used.
  • step S24B a second water washing process is performed in which the semiconductor substrate 1 is washed with water. Thereby, mixing of the 2nd acid aqueous solution 113 to the alkaline aqueous solution used in the process of step S25B is reduced.
  • a cassette 100 holding several tens to hundreds of semiconductor substrates 1 is filled with water 114 placed in the second water washing tank 104. Soaked in.
  • the time for which the cassette is immersed in the water 114 may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water 114 should just be 15 degreeC or more and about 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of the 2nd acid aqueous solution 113 to the process in the next process of a 2nd water washing process is reduced.
  • the semiconductor substrate 1 may be rinsed for a longer time than the time in which the semiconductor substrate 1 is washed in the first water washing step. That is, the washing time T4 in the second washing step may be longer than the washing time T3 in the first washing step. In this case, excessive growth of the stain film in the first water washing step is reduced. As a result, in the second etching step, a decrease in the etching rate due to the stain film is reduced.
  • step S25B the stain film formed on the surface of the semiconductor substrate 1 is removed by treating the semiconductor substrate 1 with an alkaline aqueous solution.
  • the semiconductor substrate 1 may be immersed in an alkaline aqueous solution.
  • an aqueous solution containing at least one of sodium hydroxide, potassium hydroxide, ammonium hydroxide and sodium carbonate is employed as the alkaline aqueous solution.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in an aqueous ammonium hydroxide solution placed in a treatment tank.
  • the mass concentration of ammonium hydroxide in the aqueous ammonium hydroxide solution may be, for example, 0.005% or more and 5% or less.
  • the time for which the cassette is immersed in the aqueous ammonium hydroxide solution may be, for example, about 5 seconds or more and about 200 seconds or less.
  • the temperature of the ammonium hydroxide aqueous solution should just be about 10 degreeC or more and about 40 degrees C or less, for example.
  • step S26B a third water washing step in which the semiconductor substrate 1 is washed with water is performed. Thereby, mixing of alkaline aqueous solution to the process in the next process of a 3rd water washing process is reduced.
  • the cassette 100 holding about several tens to hundreds of semiconductor substrates 1 is immersed in water placed in a water washing tank.
  • the time for which the cassette is immersed in water may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water should just be about 15 degreeC or more and 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of alkaline aqueous solution to the process in the next process of a 3rd water washing process is reduced.
  • step S27B the surface of the semiconductor substrate 1 is treated with an acid aqueous solution or the like.
  • the alkaline aqueous solution adhering to the semiconductor substrate 1 is neutralized, and the oxide film formed on the surface of the semiconductor substrate 1 is removed.
  • the cassette 100 holding about several tens to hundreds of semiconductor substrates 1 is a dilute hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid in the treatment tank is 0.1% or more and 25% or less. Soaked in.
  • the temperature of dilute hydrofluoric acid aqueous solution should just be 10 degreeC or more and 40 degrees C or less, for example.
  • the etching process by a hydrofluoric acid and hydrochloric acid may be performed similarly to a 3rd process process.
  • a water washing step and a drying step may be employed.
  • the semiconductor substrate 1 is immersed in the first acid aqueous solution 111 containing hydrofluoric acid, nitric acid, and sulfuric acid, and then contains hydrofluoric acid, nitric acid, and sulfuric acid.
  • the concavo-convex portion 1aL is formed by being immersed in the second acid aqueous solution 113 which is not substantially contained.
  • a suitable uneven portion 1aL is formed on the first main surface 1a of the semiconductor substrate 1.
  • the width of the convex portion is larger in the concave-convex portion 1aL than the concave-convex portion formed by the etching process using only the first acid aqueous solution 111. That is, the concavo-convex portion 1aL where light reflection is suitably reduced is formed. And the presence of such an uneven portion 1aL reduces the reflectance of light on the light receiving surface, and the light is efficiently taken into the solar cell element 10.
  • the etching process time until a desired etching amount is obtained can be increased. For this reason, in order to reduce the decrease in the etching process speed, for example, a new solution of the first acid aqueous solution 111 is usually added to the processing tank. However, when the number of semiconductor substrates 1 to be etched by the first acid aqueous solution 111 is increased, even if a new solution of the first acid aqueous solution 111 is added to the processing tank, the etching process speed is greatly reduced, which is preferable. There is a possibility that the uneven portion 1aL is not formed.
  • the two-step etching process by the 1st etching process using the 1st acid aqueous solution 111 and the 2nd etching process using the 2nd acid aqueous solution 113 is carried out. Done. For this reason, the time for the etching process using the first acid aqueous solution 111 can be shortened. Thereby, even if the number of semiconductor substrates 1 subjected to the etching process using the first acid aqueous solution 111 is increased, a decrease in the etching process speed in the first etching process is reduced. As a result, the concavo-convex portion 1aL where light reflection is suitably reduced is formed.
  • the concavo-convex portion may also be formed on the second main surface 1b side of the semiconductor substrate 1.
  • the semiconductor layer forming step for example, the second semiconductor layer 3 is formed by using a thermal diffusion method.
  • a thermal diffusion method for example, a specific aspect of the semiconductor formation process will be described.
  • a step of forming a laminated portion of the second semiconductor layer 3 and the glass layer on the first main surface 1a side of the semiconductor substrate 1 (also referred to as a laminated portion forming step), and removing the glass layer Processes to be performed (also referred to as glass layer removal process) are performed in order.
  • the laminated portion forming step for example, a second semiconductor layer 3 and a glass layer disposed on the second semiconductor layer 3 in a region on the first main surface 1a side of the semiconductor substrate 1 by a thermal diffusion method.
  • a laminated portion in which is laminated is formed.
  • the glass layer contains an element that becomes a dopant of the second conductivity type.
  • the second semiconductor layer 3 and the glass layer are laminated not only in the region on the first main surface 1a side of the semiconductor substrate 1 but also in the region on the second main surface 1b side of the semiconductor substrate 1.
  • a laminated portion may be formed.
  • the glass layer removal step the glass layer using hydrofluoric acid and hydrochloric acid is removed.
  • the laminated part containing the 2nd semiconductor layer 3 and a glass layer is formed in the 2nd main surface 1b side of the semiconductor substrate 1, it is after a laminated part formation process and before a glass layer removal process.
  • the step of removing the laminated portion on the second main surface 1b side (also referred to as a laminated portion removing step) may be performed. Thereby, the glass layer and the second semiconductor layer 3 formed in the region on the second main surface 1b side are removed.
  • the productivity of the solar cell element 10 is improved by a series of steps in which the glass layer removal step is subsequently performed after the stacked portion removal step.
  • FIG. 12 is a flowchart illustrating a processing flow of one aspect of the semiconductor layer forming step.
  • the second semiconductor layer 3 is formed on the first main surface 1a side of the semiconductor substrate 1 by sequentially performing the processes of steps S31 to S33.
  • step S ⁇ b> 31 a laminated part forming process is performed in which the second semiconductor layer 3 and a glass layer disposed on the second semiconductor layer 3 are formed on the semiconductor substrate 1.
  • step S ⁇ b> 32 a stacked portion removing process is performed in which the stacked portion including the second semiconductor layer 3 and the glass layer formed on the second main surface 1 b side of the semiconductor substrate 1 is removed.
  • step S33 a glass layer removing process is performed in which the glass layer is removed using hydrofluoric acid and hydrochloric acid.
  • the second conductive type second semiconductor layer 3 and the glass layer are formed in the region of the semiconductor substrate 1 on the first main surface 1a side.
  • the second conductivity type may be n-type, for example.
  • the second conductive type second semiconductor layer 3 and the glass layer may be formed in a region on the second main surface 1b side of the semiconductor substrate 1.
  • the first semiconductor layer 3 As a method for forming the first semiconductor layer 3, for example, a coating thermal diffusion method in which thermal diffusion is performed after P 2 O 5 in a paste state is applied to the surface of the semiconductor substrate 1, and phosphorus oxychloride in a gas state A vapor phase thermal diffusion method using (POCl 3 ) as a diffusion source is employed.
  • the thickness of the first semiconductor layer 3 formed at this time may be about 0.2 ⁇ m or more and about 2 ⁇ m or less.
  • the thickness of the second semiconductor layer 3 is substantially equivalent to the depth at which the second semiconductor layer 3 is formed from the surface of the semiconductor substrate 1.
  • the sheet resistance of the second semiconductor layer 3 may be 40 ⁇ / ⁇ or more and about 200 ⁇ / ⁇ .
  • heat treatment in a temperature range of about 600 ° C. to 800 ° C. in an atmosphere containing a diffusion gas mainly containing POCl 3 or the like. May be applied to the semiconductor substrate 1.
  • the heat treatment time may be about 5 minutes or more and about 30 minutes or less.
  • a glass layer containing phosphorus as an element serving as an n-type conductivity dopant is formed in a region near the surface of the semiconductor substrate 1.
  • the glass layer containing phosphorus can include a layer of primarily phosphorus glass.
  • the semiconductor substrate 1 may be subjected to the next heat treatment in a high temperature range of 800 ° C.
  • the heat treatment time may be about 10 minutes or more and about 40 minutes or less.
  • Laminate removal process for example, an acid aqueous solution containing hydrofluoric acid and nitric acid (also referred to as a second mixed acid aqueous solution) is used, and the glass layer and the second layer formed on the second main surface 1b side of the semiconductor substrate 1 are used.
  • the stacked portion including the semiconductor layer 3 is removed. Thereby, the first semiconductor layer 2 of the first conductivity type is exposed on the second main surface 1b of the semiconductor substrate 1.
  • the first conductivity type may be p-type, for example.
  • the second semiconductor layer 3 is formed by a vapor phase thermal diffusion method or the like in a state where a diffusion mask is arranged on the second main surface 1b of the semiconductor substrate 1 in advance.
  • a diffusion mask is removed is also conceivable.
  • the semiconductor substrate 1 may have the same structure as that after the laminated portion removing step. In this case, since the second semiconductor layer 3 and the glass layer are not formed on the second main surface 1b side of the semiconductor substrate 1, the stacked portion removing step is not necessary.
  • FIG. 13 is a flowchart showing an example of the processing flow of the first aspect of the stacked portion removing step.
  • the glass layer formed in the region on the second main surface 1b side of the semiconductor substrate 1 is obtained by sequentially performing the processes of steps S321 to S322.
  • the stacked portion including the second semiconductor layer 3 is removed.
  • step S321 an etching process using a second mixed acid aqueous solution containing hydrofluoric acid and nitric acid is performed. Specifically, an etching process in which the second mixed acid aqueous solution is used to remove the laminated portion including the glass layer and the second semiconductor layer 3 formed in the region on the second main surface 1b side of the semiconductor substrate 1. Is given. More specifically, for example, a glass layer formed on the second main surface 1b side of the semiconductor substrate 1 by immersing the second main surface 1b side of the semiconductor substrate 1 in a hydrofluoric acid aqueous solution as the second mixed acid aqueous solution, The second semiconductor layer 3 is removed.
  • the glass layer and the second semiconductor layer 3 formed on the second main surface 1b side of the semiconductor substrate 1 in a state where the phosphor glass as the glass layer remains on the first main surface 1a side of the semiconductor substrate 1. Is removed.
  • the second semiconductor layer 3 disposed on the first main surface 1a side of the semiconductor substrate 1 is removed due to the presence of phosphorous glass as the glass layer disposed on the first main surface 1a side of the semiconductor substrate 1. Further, damage given to the second semiconductor layer 3 is reduced.
  • the second mixed acid aqueous solution may contain sulfuric acid in addition to hydrofluoric acid and nitric acid. That is, in the etching process of step S321, the second mixed acid aqueous solution containing hydrofluoric acid, nitric acid and sulfuric acid is used, and the glass layer and the second semiconductor layer formed in the region on the second main surface 1b side of the semiconductor substrate 1 are used. 3 may be subjected to an etching process in which the stacked portion including 3 is removed. In this case, the viscosity of the second mixed acid aqueous solution can increase. As a result, the second mixed acid aqueous solution scatters and the second mixed acid aqueous solution hardly adheres to the first main surface 1 a side of the semiconductor substrate 1. As a result, the removal of the second semiconductor layer 3 disposed on the first main surface 1a side of the semiconductor substrate 1 and the damage given to the second semiconductor layer 3 are further reduced.
  • step S322 an alkaline aqueous solution is used, and a process of treating the second main surface 1b (also referred to as a first alkali treatment process) is performed.
  • the semiconductor substrate 1 is immersed in an alkaline aqueous solution.
  • an aqueous solution containing at least one of sodium hydroxide, potassium hydroxide, ammonium hydroxide and sodium carbonate is employed as the alkaline aqueous solution.
  • the second main surface 1b side of the semiconductor substrate 1 may be immersed in an aqueous potassium hydroxide solution as an alkaline aqueous solution.
  • the mass concentration of potassium hydroxide in the potassium hydroxide aqueous solution may be, for example, 1% or more and 20% or less.
  • the time for which the cassette is immersed in the potassium hydroxide aqueous solution may be, for example, about 5 seconds or more and about 120 seconds or less.
  • the temperature of potassium hydroxide aqueous solution should just be about 10 degreeC or more and about 40 degrees C or less, for example.
  • step S321 the stain film formed on the second main surface 1b side of the semiconductor substrate 1 in the etching process of step S321 is removed by the first alkali treatment process. For this reason, a stain film may not be interposed between the second electrode 7 formed in the electrode forming process, which is a process subsequent to the semiconductor layer forming process, and the semiconductor substrate 1. As a result, the problem that the adhesion strength between the semiconductor substrate 1 and the second electrode 7 decreases due to the interposition of the stain film between the second electrode 7 and the semiconductor substrate 1 hardly occurs. Therefore, a decrease in output characteristics and a decrease in reliability of the solar cell element 10 are reduced.
  • the water washing step in which the semiconductor substrate 1 is washed with water is performed after the etching step similar to that in the first aspect of the stacked portion removing step is performed.
  • a first alkali treatment step similar to the first aspect of the stacked portion removing step may be performed.
  • a water washing step in which the semiconductor substrate 1 is washed with water may be performed after the first alkali treatment step.
  • FIG. 14 is a flowchart showing an example of the processing flow of the second aspect of the stacked portion removing step.
  • step S32A in which the processes of steps S321A to S324A are sequentially performed is performed instead of step S32 in which the processes of steps S321 to S322 shown in FIG. 14 are performed.
  • the laminated part including the glass layer and the second semiconductor layer 3 formed in the region on the second main surface 1b side of the semiconductor substrate 1 is removed.
  • step S321A an etching process similar to that in step S321 in FIG. 13 is performed. That is, the second mixed acid aqueous solution containing hydrofluoric acid and nitric acid is used, and the stacked portion including the glass layer and the second semiconductor layer 3 formed in the region on the second main surface 1b side of the semiconductor substrate 1 is removed. Etching is performed.
  • step S322A a water washing process in which the semiconductor substrate 1 is washed with water is performed.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in water placed in a washing treatment tank.
  • the time for which the cassette is immersed in water may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water should just be about 15 degreeC or more and 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of the 2nd mixed acid aqueous solution to the process in the next process of an etching process is reduced.
  • step S323A a first alkali treatment step similar to step S322 in FIG. 13 is performed. As a result, the stain film formed on the second main surface 1b side of the semiconductor substrate 1 in the etching step in step S321A is removed.
  • step S324A a water washing process in which the semiconductor substrate 1 is washed with water is performed.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in water contained in a rinsing treatment tank.
  • the time for which the cassette is immersed in water may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water should just be about 15 degreeC or more and 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower. Thereby, mixing of alkaline aqueous solution to the process in the process following a 1st alkali treatment process is reduced.
  • glass layer removal step for example, an etching process using hydrofluoric acid and hydrochloric acid is performed.
  • a wet etching process using an acid aqueous solution (also referred to as a first mixed acid aqueous solution) containing hydrofluoric acid and hydrochloric acid may be performed.
  • an etching process using a vapor of hydrofluoric acid and a vapor of hydrochloric acid may be performed.
  • the second conductivity type may be n-type, for example.
  • FIG. 15 is a flowchart showing an example of the processing flow of the first aspect of the glass layer removal step.
  • the glass layer formed on the first main surface 1a side of the semiconductor substrate 1 is removed by sequentially performing the processes of steps S331 to S333.
  • step S331 an etching process using hydrofluoric acid and hydrochloric acid is performed. Thereby, the glass layer arranged on the first main surface 1a side of the semiconductor substrate 1 is removed.
  • the glass layer may be phosphor glass or the like, for example.
  • the first main surface 1a side of the semiconductor substrate 1 is disposed on the first main surface 1a side of the semiconductor substrate 1 by being treated with a first mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid.
  • the glass layer is removed.
  • a cassette holding about tens to hundreds of semiconductor substrates 1 is immersed in a first mixed acid aqueous solution placed in a processing tank.
  • the semiconductor substrate 1 is immersed in the first mixed acid aqueous solution so that the first main surface 1a of the semiconductor substrate 1 and the liquid surface of the first mixed acid aqueous solution have a substantially vertical relationship.
  • the method in which the semiconductor substrate 1 is immersed in the first mixed acid aqueous solution is not limited to the method in which the cassette is immersed in the first mixed acid aqueous solution.
  • the shape of the semiconductor substrate 1, and the like. are appropriately selected.
  • the solar cell element 10 having excellent output characteristics is realized as compared with the case where the glass layer is removed only with hydrofluoric acid.
  • hydrochloric acid is contained in the first mixed acid aqueous solution used when the glass layer is removed, the removal efficiency of metal ions existing in the vicinity of the surface of the semiconductor substrate 1 due to the high reactivity of chloride ions. Can increase. That is, the removal efficiency of the metal element existing near the surface of the semiconductor substrate 1 can be increased.
  • in 1st mixed acid aqueous solution low pH is implement
  • the first mixed acid aqueous solution may be, for example, a mixture of a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35%, and water.
  • the ratio of the volume of the hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 46% and the volume of the aqueous hydrochloric acid solution having a mass concentration of hydrochloric acid of 35% and the volume of water mixed at this time is, for example, 1: 0.01. It may be up to 0.5: 5.
  • the ratio between the mass concentration of hydrofluoric acid and the mass concentration of hydrochloric acid in the first mixed acid aqueous solution may be, for example, 2 to 100: 1.
  • the mass concentration of hydrofluoric acid in the first mixed acid aqueous solution, may be not less than 2 times and not more than 100 times the mass concentration of hydrochloric acid.
  • the temperature of the first mixed acid aqueous solution when the etching process is performed may be, for example, about 15 ° C. or more and about 40 ° C. or less.
  • the time for which the semiconductor substrate 1 is immersed in the first mixed acid aqueous solution may be, for example, not less than 10 seconds and not more than 180 seconds.
  • step S331 instead of performing the etching process using the first mixed acid aqueous solution on the first main surface 1a side of the semiconductor substrate 1, for example, the etching process using the hydrofluoric acid aqueous solution and the etching process using the hydrochloric acid aqueous solution are performed on the semiconductor substrate 1.
  • the first main surface 1a may be provided in order.
  • step S332 a water washing process in which the semiconductor substrate 1 is washed with water is performed.
  • a cassette holding one or more semiconductor substrates 1 may be immersed in water placed in a washing treatment tank.
  • the time for which the cassette is immersed in water may be, for example, about 5 seconds or more and about 60 seconds or less.
  • the temperature of water should just be about 15 degreeC or more and 40 degrees C or less, for example.
  • the semiconductor substrate 1 may be washed with water by pouring water onto the semiconductor substrate 1 using a device such as a shower.
  • the water repellency on the surface of the semiconductor substrate 1 can be improved by etching the semiconductor substrate 1 with the first mixed acid aqueous solution.
  • step S333 a drying process in which the semiconductor substrate 1 is dried is performed.
  • the semiconductor substrate 1 is dried by spraying high-pressure nitrogen gas or air onto the surface of the semiconductor substrate 1 with a spray nozzle. At this time, drying is easily performed due to good water repellency on the surface of the semiconductor substrate 1. As a result, the generation of watermarks on the surface of the semiconductor substrate 1 is reduced.
  • a method in which the semiconductor substrate 1 is dried by using a centrifugal force of rotation in a centrifugal dryer to blow water droplets may be employed. .
  • the following first removal method may be used as a method of removing the glass layer disposed on the first main surface 1a side of the semiconductor substrate 1 by an etching process using a vapor containing acid.
  • a second removal method is employed.
  • the first main surface 1a side of the semiconductor substrate 1 is exposed to a vapor containing hydrofluoric acid and hydrochloric acid, so that the first main surface 1a side of the semiconductor substrate 1 is disposed.
  • the glass layer is removed.
  • a cassette holding one or more semiconductor substrates 1 is disposed in the processing chamber, and steam containing hydrofluoric acid and hydrochloric acid is fed into the processing chamber.
  • the glass layer distribute
  • the vapor containing hydrofluoric acid and hydrochloric acid is generated, for example, by heating the first mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid.
  • the vapor containing hydrofluoric acid and hydrochloric acid is also generated by other methods, for example, a carrier gas is blown into the first mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid and aerated. In this case, an etching process using a first mixed acid aqueous solution containing hydrofluoric acid and hydrochloric acid is performed.
  • the first mixed acid aqueous solution may be, for example, a mixture of a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 49% and a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35%.
  • the ratio of the volume of hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 49% and the volume of hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35% to be mixed at this time is, for example, 10 to 4: 1. It ’s fine.
  • the 1st main surface 1a side of the semiconductor substrate 1 is exposed to the vapor
  • the time for which the first main surface 1a side of the semiconductor substrate 1 is exposed to the vapor may be, for example, not less than 10 seconds and not more than 300 seconds.
  • the temperature in the chamber may be a room temperature of about 25 ° C., for example. Thereby, the glass layer arranged on the first main surface 1a side of the semiconductor substrate 1 is removed.
  • the etching process using hydrofluoric acid vapor and the etching process using hydrochloric acid vapor are separately performed. May be done. Specifically, for example, first, a first process is performed in which the first main surface 1a side of the semiconductor substrate 1 is exposed to vapor containing hydrofluoric acid. Thereby, the glass layer arranged on the first main surface 1a side of the semiconductor substrate 1 is removed. Thereafter, a second process is performed in which the first main surface 1a side of the semiconductor substrate 1 is exposed to vapor containing hydrochloric acid.
  • a cassette holding one or more semiconductor substrates 1 is arranged in the first processing chamber, and vapor containing hydrofluoric acid is fed into the first processing chamber.
  • arranged by the etching process at the 1st main surface 1a side of the semiconductor substrate 1 is removed.
  • the vapor containing hydrofluoric acid is generated, for example, by heating a hydrofluoric acid aqueous solution.
  • the vapor containing hydrofluoric acid is also generated by other methods such as a carrier gas being blown into an aqueous hydrofluoric acid solution and vented.
  • a cassette holding one or more semiconductor substrates 1 is arranged in the second processing chamber, and steam containing hydrochloric acid is fed into the second processing chamber.
  • steam containing hydrochloric acid is fed into the second processing chamber.
  • various metal ions existing in the vicinity of the surface of the semiconductor substrate 1 are removed.
  • the vapor containing hydrochloric acid is generated, for example, by heating an aqueous hydrochloric acid solution.
  • the vapor containing hydrochloric acid is also generated by other methods such as a carrier gas being blown into an aqueous hydrochloric acid solution and vented. In this case, an etching process using a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution is performed.
  • the semiconductor substrate 1 is introduced into the vapor generated by introducing air into a tank in which a hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 49% disposed in the chamber is placed.
  • the 1st main surface 1a side of is exposed.
  • the time for which the first main surface 1a side of the semiconductor substrate 1 is exposed to the vapor may be, for example, not less than 10 seconds and not more than 200 seconds.
  • the temperature in the chamber may be a room temperature of about 25 ° C., for example. Thereby, the glass layer arranged on the first main surface 1a side of the semiconductor substrate 1 is removed.
  • the first main component of the semiconductor substrate 1 is introduced into the vapor generated by introducing air into a tank in which a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35% disposed in the chamber is placed.
  • the surface 1a side is exposed.
  • the time for which the first main surface 1a side of the semiconductor substrate 1 is exposed to the vapor may be, for example, not less than 10 seconds and not more than 200 seconds.
  • the temperature in the chamber may be a room temperature of about 25 ° C., for example.
  • the antireflection layer 5 is formed on the first main surface 1 a side of the semiconductor substrate 1. That is, the antireflection layer 5 is formed on the second semiconductor layer 3.
  • a method of forming the antireflection layer 5 for example, PECVD (Plasma Enhanced Chemical Vapor Deposition) method, vapor deposition method, sputtering method, and the like are employed.
  • the PECVD method when used, for example, after a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is diluted with nitrogen (N 2 ), it is turned into plasma by glow discharge decomposition, and silicon nitride is mainly formed. Is deposited. Thereby, a film mainly containing silicon nitride is formed as the antireflection layer 5.
  • the temperature in the reaction chamber where the gas is turned into plasma by glow discharge decomposition may be about 500 ° C., for example.
  • the third semiconductor layer 4 is formed by diffusing the impurity element of the first conductivity type at a high concentration on the second main surface 1b side of the semiconductor substrate 1.
  • the following first formation method and second formation method are employed.
  • boron tribromide (BBr 3 ) is used as a diffusion source, and thermal diffusion is performed in a temperature range of about 800 ° C. to about 1100 ° C. Thereby, the third semiconductor layer 4 is formed on the second main surface 1b side of the semiconductor substrate 1.
  • the aluminum paste is at 600 ° C. or higher and Baking is performed at a temperature range of 850 ° C. or lower. At this time, aluminum diffuses into the semiconductor substrate 1. Thereby, the third semiconductor layer 4 is formed on the second main surface 1b side of the semiconductor substrate 1.
  • a region in which aluminum is selectively diffused (also referred to as a diffusion region) in a region in the vicinity of the surface of the second main surface 1b of the semiconductor substrate 1 on which the aluminum paste is applied. Say) is formed. Further, even when the second semiconductor layer 3 is formed on the second main surface 1b side of the semiconductor substrate 1 in the semiconductor formation step, aluminum paste is applied from above the second semiconductor layer 3 on the second main surface 1b side. The second semiconductor layer 3 on the second main surface 1b side is replaced with the third semiconductor layer 4 by being fired later. For this reason, the lamination
  • the manufacturing process of the solar cell element 10 can be simplified.
  • the glass layer removing step the glass layers on the first main surface 1a side and the second main surface 1b side of the semiconductor substrate 1 may be removed.
  • a groove portion for performing pn separation may be formed using a laser or the like in the peripheral portion of the semiconductor substrate 1 on the first main surface 1a side or the second main surface 1b side.
  • Electrode formation process In the electrode formation step, the first electrode 6 including the first output extraction electrode 6a and the first collector electrode 6b, and the second electrode 7 including the second output extraction electrode 7a and the second collector electrode 7b are formed.
  • the first electrode 6 is formed using, for example, a conductive paste containing a metal powder mainly containing silver (Ag) or the like, an organic vehicle, and glass frit.
  • a conductive paste containing a metal powder mainly containing silver (Ag) or the like, an organic vehicle, and glass frit.
  • the conductive paste is applied on the first main surface 1a of the semiconductor substrate 1, it reaches a maximum temperature of 600 ° C. or more and 850 ° C. or less in a time of several tens of seconds or more and within several tens of minutes.
  • the conductive paste is baked by the heat treatment to be held. Thereby, the first electrode 6 is formed.
  • a method of applying the conductive paste for example, a screen printing method or the like is employed.
  • the drying process which evaporates the component of the solvent in a conductive paste may be performed at preset temperature.
  • the first output extraction electrode 6a and the first collector electrode 6b are formed in one step without being formed separately.
  • the second current collecting electrode 7b is formed using, for example, an aluminum paste containing aluminum powder and an organic vehicle.
  • an aluminum paste is applied to substantially the entire surface of the second main surface 1b of the semiconductor substrate 1 except for a part of the portion where the second output extraction electrode 7a is formed.
  • a method of applying the aluminum paste for example, a screen printing method or the like is employed.
  • a drying step of evaporating the solvent component in the aluminum paste may be performed at a preset temperature. Thereby, in each process after this drying process, it is hard to adhere aluminum paste to each part other than the part which should be applied. For this reason, workability
  • the second current collecting electrode 7b may be formed by baking aluminum paste in the high concentration diffusion forming step.
  • the second output extraction electrode 7a is formed using, for example, a silver paste containing metal powder mainly containing silver powder or the like, an organic vehicle, and glass frit.
  • the silver paste has a predetermined shape on the second main surface 1b of the semiconductor substrate 1. It is applied to have. At this time, the silver paste is applied to a position in contact with a part of the aluminum paste for forming the second current collecting electrode 7b.
  • the second output extraction electrode 7a is formed so as to overlap a part of the second current collecting electrode 7b.
  • a method of applying the silver paste for example, a screen printing method or the like is employed.
  • coating a silver paste on the 2nd main surface 1b of the semiconductor substrate 1 the drying process which evaporates the component of the solvent in a silver paste may be performed at preset temperature.
  • the semiconductor substrate 1 coated with the aluminum paste and the silver paste is held at a maximum temperature of 600 ° C. or more and 850 ° C. or less in a baking furnace for a time of several tens of seconds or more and several tens of minutes or less. Heat treatment is performed. Thereby, the second electrode 7 is formed by firing the aluminum paste and the silver paste.
  • the method of forming the first and second electrodes 6 and 7 using printing and baking has been described, but the first and second electrodes 6 and 7 may be formed by, for example, a vapor deposition method, a sputtering method, and the like. It may be formed by other forming methods such as a plating method.
  • the first etching process using the first acid aqueous solution and the second etching process using the second acid aqueous solution are performed in this order.
  • the above-described preferable uneven portion 1aL is formed.
  • the reflectance of the light in a light-receiving surface is reduced, and the solar cell element 10 which can take in light inside efficiently is implement
  • the short-circuit current density is improved, and the solar cell element 10 having excellent output characteristics is realized. That is, the solar cell module 20 having excellent output characteristics is realized.
  • the metal element mixed in the semiconductor substrate 1 is employ
  • the manufacturing method of the solar cell element 10 which concerns on one Embodiment, before the glass layer removal process, in the said lamination
  • the conductive paste applied on the first main surface 1a of the semiconductor substrate 1 and the aluminum paste and silver paste applied on the second main surface 1b of the semiconductor substrate 1 are the same step. It may be fired.
  • a passivation film may be provided on the second main surface 1b side of the semiconductor substrate 1.
  • the passivation film can play a role of reducing carrier recombination on the second main surface 1 b which is the back surface of the semiconductor substrate 1.
  • a silicon nitride film for example, a silicon nitride film, a silicon oxide (SiO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a titanium oxide (TiO 2 ) film, or the like is employed.
  • examples of the silicon-based nitride film include a silicon nitride (Si 3 N 4 ) film and an amorphous silicon nitride (a-SiN x ) film.
  • the thickness of the passivation film may be about 10 nm or more and about 200 nm or less, for example.
  • a method for forming the passivation film a PECVD method, a vapor deposition method, a sputtering method, or the like is employed.
  • a structure used for a PERC (Passivated Emitter and Rear Cell) structure or a PERL (Passivated Emitter Rear Locally Diffused) structure is employed. good.
  • the passivation film is formed of the same film as the antireflection layer 5
  • the passivation film is formed in the same process as the process of forming the antireflection layer 5.
  • the second semiconductor layer 3 is a semiconductor layer exhibiting p-type conductivity containing boron
  • boron glass as a glass layer is removed by an etching process in the same process as the glass layer removing process. .
  • a back contact type structure in which the first output extraction electrode 6a is disposed on the second main surface 1b side of the semiconductor substrate 1 may be employed.
  • a conductive portion that penetrates the semiconductor substrate 1 is provided.
  • the conductive portion and the first current collecting electrode 6b arranged on the first main surface 1a of the semiconductor substrate 1 are electrically connected.
  • the conductive portion is electrically connected to the first output extraction electrode 6 a disposed on the second main surface 1 b side of the semiconductor substrate 1.
  • a polycrystalline silicon ingot is sliced with a fixed abrasive type wire saw device, and has a thickness of 220 ⁇ m, a square board shape with a side length of 156 mm, and a specific resistance of 1.5 ⁇ ⁇ cm.
  • a polycrystalline silicon substrate as the semiconductor substrate 1 was prepared. Then, the surface of the polycrystalline silicon substrate was cleaned.
  • an uneven portion 1aL was formed on the first main surface 1a of the semiconductor substrate 1.
  • the uneven portion 1aL was formed by the following three forming methods under the conditions 1 to 3.
  • the semiconductor substrate 1 was etched only by the first etching step. That is, in the formation method under Condition 1, the uneven portion 1aL was formed by etching the semiconductor substrate 1 with the first acid aqueous solution 111 containing hydrofluoric acid, nitric acid, and sulfuric acid.
  • the semiconductor substrate 1 was etched only by the second etching step.
  • the uneven portion 1aL was formed by etching the semiconductor substrate 1 with the second acid aqueous solution 113 containing hydrofluoric acid and nitric acid and substantially not containing sulfuric acid.
  • the semiconductor substrate 1 was etched by the second etching process. That is, in the formation method of Condition 3, after the semiconductor substrate 1 is etched with the first acid aqueous solution 111, the semiconductor substrate 1 is etched with the second acid aqueous solution 113, whereby the uneven portion 1aL is formed. Been formed.
  • the first acid aqueous solution 111 is composed of a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a nitric acid aqueous solution having a nitric acid mass concentration of 60%, and a sulfuric acid aqueous solution having a mass concentration of sulfuric acid of 95%.
  • a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46% a nitric acid aqueous solution having a nitric acid mass concentration of 60%
  • a sulfuric acid aqueous solution having a mass concentration of sulfuric acid of 95% The ratio was 1: 3: 10.
  • the second acid aqueous solution 113 was prepared by mixing a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a nitric acid aqueous solution having a nitric acid mass concentration of 60%, and water.
  • the ratio of the volume of the hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid to be mixed is 46% and the volume of the nitric acid aqueous solution in which the mass concentration of nitric acid is 60% and the volume of water is 3: 12: 7. It was done.
  • the second semiconductor layer 3 was formed on the first main surface 1a side of the semiconductor substrate 1 on which the concavo-convex portion 1aL was formed by a vapor phase thermal diffusion method using POCl 3 in a gas state as a diffusion source. At this time, the sheet resistance of the second semiconductor layer 3 was 70 ⁇ / ⁇ . Thus, the semiconductor substrate 1 including the first semiconductor layer 2 and the second semiconductor layer 3 was prepared.
  • a silicon nitride film that becomes the antireflection layer 5 is formed on the first main surface 1a by PECVD. Been formed.
  • the aluminum paste was applied to substantially the entire second main surface 1b of the semiconductor substrate 1, the aluminum paste was baked to form the third semiconductor layer 4 and the second current collecting electrode 7b. Also, after the silver paste is applied to the first main surface 1a and the second main surface 1b of the semiconductor substrate 1, the silver paste is baked to form the first electrode 6 and the second output extraction electrode 7a. It was.
  • a groove for performing pn separation by a laser was formed in the peripheral portion of the semiconductor substrate 1 on the second main surface 1b side, so that a solar cell element was manufactured.
  • the solar cell element of sample number 1 in which the uneven portion 1aL is formed by the formation method of condition 1 the solar cell element of sample number 2 in which the uneven portion 1aL is formed by the formation method of condition 2
  • a solar cell element of sample number 3 in which the uneven portion 1aL was formed by the forming method was manufactured.
  • the output characteristics (short-circuit current Isc, open-circuit voltage Voc, fill factor FF, conversion efficiency) of the solar cell elements of sample numbers 1 to 3 were measured. These output characteristics were measured under the condition that AM (air mass) was 1.5 and the irradiation intensity of light was 100 mW / cm 2 based on JIS C 8913. The measurement results are shown in Table 1.
  • the shape (arithmetic average roughness Ra, root mean square roughness RMS, surface area / area) of the uneven portion 1aL of the solar cell element was measured at five points. It was.
  • the lens magnification of the laser microscope is 150 times, the surface area is the surface area generated by the uneven portion 1aL of the semiconductor substrate, and the area is the area of the measured region.
  • Ra is 1.140 ⁇ m or more and 1.195 ⁇ m or less
  • RMS is 1.383 ⁇ m or more and 1.555 ⁇ m or less
  • the surface area / area was 5.748 or more and 5.809 or less
  • Ra is 0.210 ⁇ m or more and 0.233 ⁇ m or less
  • RMS is 0.251 ⁇ m or more and 0.280 ⁇ m or less
  • the surface area / area is 1.188 or more and 1.219 or less.
  • Ra is 0.913 ⁇ m or more and 0.994 ⁇ m or less
  • RMS is 1.182 ⁇ m or more and 1.280 ⁇ m or less
  • the surface area / area is 5.361 or more and 5.410 or less.
  • the increase in the short-circuit current density and conversion efficiency of these solar cell elements is considered to be due to the fact that the reflection of light was reduced by the formation of the suitable uneven portion 1aL.
  • an ingot of polycrystalline silicon is sliced with a free abrasive type wire saw device, and has a thickness of 220 ⁇ m, a square board shape with a side length of 156 mm, and a specific resistance of 1.5 ⁇ ⁇ cm.
  • a polycrystalline silicon substrate as the semiconductor substrate 1 was prepared. Then, the surface of the polycrystalline silicon substrate was cleaned.
  • the concavo-convex portion 1aL was formed by the four forming methods of the following conditions A to D.
  • the semiconductor substrate 1 is treated with a mixed acid aqueous solution containing hydrofluoric acid and nitric acid, a treatment with an alkaline aqueous solution consisting essentially of an aqueous sodium hydroxide solution, and an acid consisting essentially of an aqueous hydrofluoric acid solution.
  • the treatment with the aqueous solution was performed in this order.
  • the mixed acid aqueous solution was prepared by mixing a hydrofluoric acid aqueous solution having a hydrofluoric acid mass concentration of 46%, a nitric acid aqueous solution having a nitric acid mass concentration of 60%, and water.
  • the ratio of the volume of the hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid to be mixed is 46% and the volume of the nitric acid aqueous solution in which the mass concentration of nitric acid is 60% and the volume of water is 3: 12: 7. It was done.
  • the mass concentration of hydrofluoric acid in the acid aqueous solution substantially consisting of the hydrofluoric acid aqueous solution was 5%.
  • the semiconductor substrate 1 is treated with a mixed acid aqueous solution containing hydrofluoric acid and nitric acid, a treatment with an alkaline aqueous solution substantially consisting of a sodium hydroxide aqueous solution, a substantially hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution.
  • the treatment with the acid aqueous solution consisting of was performed in this order.
  • the mixed acid aqueous solution was the same as the mixed acid aqueous solution of Condition A.
  • an acid aqueous solution substantially composed of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution a hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 49%, a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35%, and water are mixed.
  • the ratio of the volume of the hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid to be mixed is 49% and the volume of the hydrochloric acid aqueous solution in which the mass concentration of hydrochloric acid is 35% and the volume of water is 1: 0.08: It was set to 10.
  • the semiconductor substrate 1 is processed by RIE using SF 6 gas, Cl 2 gas, and O 2 gas as an etching gas, and substantially comprises a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution.
  • the treatment with the acid aqueous solution was performed in this order.
  • an acid aqueous solution consisting essentially of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution
  • a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35% and water are mixed.
  • the ratio of the volume of the hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid to be mixed is 49% and the volume of the hydrochloric acid aqueous solution in which the mass concentration of hydrochloric acid is 35% and the volume of water is 1: 0.08: 2.
  • the second semiconductor layer 3 was formed on the first main surface 1a side of the semiconductor substrate 1 on which the concavo-convex portion 1aL was formed by a vapor phase thermal diffusion method using POCl 3 in a gas state as a diffusion source. At this time, the sheet resistance of the second semiconductor layer 3 was 70 ⁇ / ⁇ . Thus, the semiconductor substrate 1 including the first semiconductor layer 2 and the second semiconductor layer 3 was prepared.
  • phosphorus glass as a glass layer formed on the surface of the obtained semiconductor substrate 1 was removed by etching.
  • the phosphorus glass was removed by two removal methods under the following conditions a and b.
  • the phosphor glass as the glass layer was removed by the etching treatment with the first mixed acid aqueous solution substantially consisting of the hydrofluoric acid aqueous solution and the hydrochloric acid aqueous solution.
  • the first mixed acid aqueous solution was prepared by mixing a hydrofluoric acid aqueous solution having a mass concentration of hydrofluoric acid of 49%, a hydrochloric acid aqueous solution having a mass concentration of hydrochloric acid of 35%, and water.
  • the ratio of the volume of the hydrofluoric acid aqueous solution in which the mass concentration of hydrofluoric acid to be mixed is 49% and the volume of the hydrochloric acid aqueous solution in which the mass concentration of hydrochloric acid is 35% and the volume of water is 1: 0.08: It was set to 10.
  • a silicon nitride film to be the antireflection layer 5 was formed on the first main surface 1a by PECVD.
  • the aluminum paste was applied to substantially the entire second main surface 1b of the semiconductor substrate 1, the aluminum paste was baked to form the third semiconductor layer 4 and the second current collecting electrode 7b. Also, after the silver paste is applied to the first main surface 1a and the second main surface 1b of the semiconductor substrate 1, the silver paste is baked to form the first electrode 6 and the second output extraction electrode 7a. It was.
  • a groove for performing pn separation by a laser was formed in the peripheral portion of the semiconductor substrate 1 on the second main surface 1b side, so that a solar cell element was manufactured.
  • the solar cell element of sample number 4 was manufactured by adopting the formation method of condition A and the removal method of condition a.
  • the solar cell element of sample number 5 was manufactured by adopting the formation method of condition B and the removal method of condition a.
  • the solar cell element of sample number 6 was manufactured by adopting the formation method of condition C and the removal method of condition a.
  • the solar cell element of sample number 7 was manufactured by adopting the formation method of condition D and the removal method of condition a.
  • the solar cell element of sample number 8 was manufactured by adopting the forming method of condition A and the removing method of condition b.
  • the solar cell element of sample number 9 was manufactured by adopting the formation method of condition B and the removal method of condition b.
  • the method for forming condition C and the method for removing condition b were adopted to produce a solar cell element of sample number 10.
  • the solar cell element of sample number 11 was manufactured by adopting the formation method of condition D and the removal method of condition b.
  • the output characteristics (short circuit current Isc, open circuit voltage Voc, fill factor FF, conversion efficiency) of the solar cell elements were measured for the solar cell elements of sample numbers 4 to 11. These output characteristics were measured under the condition that AM (air mass) was 1.5 and the irradiation intensity of light was 100 mW / cm 2 based on JIS C 8913.
  • the measurement result is a value normalized by setting each output characteristic of the sample number 8 to 1, and Table 2 shows a comparison value with the sample number 8 in each sample number.
  • This increase in the conversion efficiency is considered to be due to the effect of using the first mixed acid aqueous solution consisting essentially of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution when the phosphorus glass was removed by the etching process.
  • the removal efficiency of the metal element existing near the surface of the semiconductor substrate 1 is enhanced by hydrochloric acid, and the adhesion of the metal element present in the solution to the surface of the semiconductor substrate 1 is reduced by hydrochloric acid. It is thought that it was because of.
  • the semiconductor substrate 1 is formed by an acid aqueous solution substantially consisting of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution in the concavo-convex portion forming step.
  • the semiconductor substrate 1 is formed by an acid aqueous solution substantially composed of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution in the concavo-convex portion forming step.
  • the semiconductor substrate 1 is formed by an acid aqueous solution substantially composed of a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution in the concavo-convex portion forming step.
  • the metal element existing in the vicinity of the surface of the semiconductor substrate 1 is further removed after the thermal diffusion process in the semiconductor layer forming step, so that the pn junction region is dramatically improved. It is thought that high conversion efficiency was realized because of the improved quality.
  • the solar cell element of sample number 7 has a relatively high conversion efficiency compared to the solar cell element of sample number 6.
  • One cause of the improvement in the output characteristics is that the oxide film formed on the uneven portion 1aL is effectively removed by the acid aqueous solution substantially composed of the hydrofluoric acid aqueous solution and the hydrochloric acid aqueous solution. This is considered to be because the water repellency on the 1 main surface 1a was greatly improved.
  • the output of the uneven diffusion of the dopant in the semiconductor substrate 1 during the thermal diffusion in the semiconductor layer forming process is improved by the significant improvement in water repellency on the first main surface 1a of the semiconductor substrate 1. This is thought to contribute to the improvement of characteristics.

Landscapes

  • Photovoltaic Devices (AREA)
  • Weting (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)

Abstract

　本発明は、出力特性に優れた太陽電池素子の製造方法を提供することを目的とする。本発明では、太陽電池素子（１０）が製造される際に、第１導電型の半導体基板（２）の第１主面（１０ａ）に酸水溶液によるエッチング処理が施されることで、該半導体基板の第１主面に凹凸部（１０ａＬ）が形成される。また、半導体基板の第１主面側の領域に第１導電型とは逆の導電型である第２導電型の半導体層（３）が形成される。そして、凹凸部が形成される工程では、半導体基板の第１主面に、フッ酸、硝酸および硫酸を含む第１酸水溶液による第１エッチング処理と、半導体基板の第１主面に、フッ酸および硝酸を含み且つ硫酸を実質的に含まない第２酸水溶液による第２エッチング処理とがこの順に施されることにより、硫黄成分が半導体基板の表面に付着することを防止し、高温加熱によって硫黄成分が半導体基板内部に拡散することで半導体基板のライフタイムが低下して太陽電池素子の出力特性が低下することを防止する。

Description

太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール
　本発明は、太陽電池素子の製造方法、太陽電池素子および太陽電池モジュールに関する。
　シリコン基板を備えた太陽電池素子においては、シリコン基板の表面に凹凸部が形成されることで、受光面における光の反射が低減される。
　シリコン基板の表面に凹凸部を形成する方法としては、例えば、少なくともフッ酸溶液と硝酸溶液とからなる酸水溶液が用いられて、ダメージ層を有するシリコン基板の表面にエッチング処理が施される方法が挙げられる（例えば、特許文献１参照）。
　ここで、シリコン基板の表面におけるダメージ層は、通常、ワイヤーソー装置によってシリコンのインゴットが薄切りにされることでシリコン基板が得られる際に形成される。該ワイヤーソー装置には、遊離砥粒タイプの装置と固着砥粒タイプの装置とがある。遊離砥粒タイプの装置によれば、砥粒を含む切削液が供給されることでワイヤーのラッピング作用によってシリコンのインゴットが薄切りにされる。固着砥粒タイプの装置によれば、予め砥粒が固着されたワイヤー（砥粒固着ワイヤーとも言う）によってシリコンのインゴットが薄切りにされる。
　また、シリコン基板を備えた太陽電池素子においては、シリコン基板中に多くの金属元素が含まれている。該金属元素は、太陽電池素子の特性を低下させる代表的な因子である。特に、鉄および銅等の遷移金属元素は、太陽電池素子の出力特性を低下させる。このため、シリコン基板中における金属元素の存在に因る太陽電池素子の特性の低下を低減することが、太陽電池素子における変換効率の向上には不可欠である。
　そこで、シリコン基板中に混入した金属元素の影響をその後の工程において極力低減できる技術が必要である。この技術としては、例えば、いわゆるゲッタリング技術が知られている。
　ゲッタリング技術は、デバイスとしての主要な機能を発現する領域（デバイス領域とも言う）からそれ以外の領域へ不純物元素を移動させて固定する技術である。例えば、太陽電池素子が対象とされる場合には、ゲッタリング技術によって、主に光活性領域と接合領域とを含むデバイス領域からそれ以外の領域へ不純物元素を移動させる。なお、ゲッタリング技術の代表例としては、リンの拡散を用いた金属元素のゲッタリングが挙げられる。
　例えば、リンの熱拡散によってｐｎ接合領域が形成される際に、リンが拡散した層（リン拡散層とも言う）が利用されてゲッタリング効果が働くことで、太陽電池素子の特性が向上し得る太陽電池セルの製造方法が開示されている（例えば、特許文献２参照）。
特表２００５－３４０６４３号公報 特開２００５－１２９７１４号公報
　ところで、ダメージ層が少ない半導体基板においては、上記特許文献１に開示された酸水溶液によるエッチング処理がシリコン基板の表面に施されても、シリコン基板の表面上に均一な凹凸部が形成されない場合があった。そこで、太陽電池素子の出力特性を向上させるために、ダメージ層が少ない半導体基板においても、酸水溶液によるエッチング処理によって、シリコン基板の表面に好適な凹凸部が形成される太陽電池素子の製造方法が望まれている。
　また、上記特許文献２に開示された製法では、シリコン基板の表面にリンの熱拡散が施されてＰＳＧ（リンシリケイトガラス）層およびリン拡散層が形成される。その後、酸処理によってＰＳＧ層が除去されることでＰＳＧ層に含まれる金属不純物が除去される。さらに、残留したリン拡散層を利用して、再度の熱処理によって金属不純物のゲッタリングが行われる。そして、リン拡散層を含むシリコン基板の表面層が除去される。このように、上記特許文献２に開示された製法では、多数の工程が必要であり、製造コストの増大を招き得る。しかしながら、太陽電池素子には、製造コストの低減が要求される。このため、出力特性に優れた太陽電池素子が効率良く製造される太陽電池素子の製造方法が望まれている。
　したがって、本発明の第１の目的は、出力特性に優れた太陽電池素子を実現することである。また、本発明の第２の目的は、半導体基板の表面に好適な凹凸部を形成することによって、出力特性に優れた太陽電池素子を実現することである。また、本発明の第３の目的は、低い製造コストで出力特性に優れた太陽電池素子を実現することである。
　本発明の一態様に係る太陽電池素子の製造方法は、第１導電型の半導体基板の第１主面に酸水溶液によるエッチング処理を施すことで、該半導体基板の前記第１主面に凹凸部を形成する凹凸部形成工程と、前記半導体基板の前記第１主面側の領域に前記第１導電型とは逆の導電型である第２導電型の半導体層を形成する半導体層形成工程とを有している。そして、前記凹凸部形成工程は、前記半導体基板の前記第１主面に、フッ酸、硝酸および硫酸を含む第１酸水溶液による第１エッチング処理を施す第１エッチング工程と、該第１エッチング工程の後に、前記半導体基板の前記第１主面に、フッ酸および硝酸を含み且つ硫酸を実質的に含まない第２酸水溶液による第２エッチング処理を施す第２エッチング工程とを有している。
　本発明の他の一態様に係る太陽電池素子の製造方法は、熱拡散法によって、第１導電型の半導体基板の第１主面側の領域に該第１導電型とは逆の導電型である第２導電型の半導体層および該半導体層上に配され且つ前記第２導電型に係るドーパントとなる元素を含むガラス層を形成する積層部形成工程と、フッ酸および塩酸を用いた前記ガラス層の除去を行うガラス層除去工程とを有している。
　上記一態様に係る太陽電池素子の製造方法によれば、半導体基板の表面に好適な凹凸部が形成される。その結果、出力特性に優れた太陽電池素子が実現される。
　上記他の一態様に係る太陽電池素子の製造方法によれば、低い製造コストで出力特性に優れた太陽電池素子が実現される。
一実施形態に係る太陽電池素子の第１主面の外観を模式的に示す平面図である。 図１に示す太陽電池素子の第２主面の外観を模式的に示す平面図である。 図１にて一点鎖線III－IIIで示した位置におけるＸＺ断面を示す断面図である。 一実施形態に係る太陽電池モジュールの断面を模式的に示す分解図である。 一実施形態に係る太陽電池モジュールの外観を模式的に示す平面図である。 一実施形態に係る太陽電池素子の製造フローを示すフローチャートである。 基板準備工程の一態様の処理フローを示すフローチャートである。 凹凸部形成工程の第１態様の処理フローを示すフローチャートである。 凹凸部形成工程の第２態様の処理フローを示すフローチャートである。 凹凸部形成工程の第３態様の処理フローを示すフローチャートである。 凹凸部形成工程の第３態様を説明するための斜視図である。 半導体層形成工程の処理フローを示すフローチャートである。 積層部除去工程の第１態様の処理フローを示すフローチャートである。 積層部除去工程の第２態様の処理フローを示すフローチャートである。 ガラス層除去工程の処理フローを示すフローチャートである。
　以下、本発明の一実施形態および各種バリエーションを図面に基づいて説明する。なお、図面においては同様な構成および機能を有する部分については同じ符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。なお、図１から図５には、第１出力取出電極６ａの延在方向（図１の図面視上方向）をＹ方向とする右手系のＸＹＺ座標系が付されている。
　＜(１)太陽電池素子＞
　図１から図３は、一実施形態に係る太陽電池素子１０を示す図である。図１から図３で示されるように、太陽電池素子１０は、第１主面１０ａおよび第２主面１０ｂを有している。第１主面１０ａは、入射光を受光する面（受光面とも言う）である。また、第２主面１０ｂは、太陽電池素子１０のうちの第１主面１０ａの反対側に位置する面（非受光面とも言う）である。図３では、第１主面１０ａが太陽電池素子１０の＋Ｚ側の上面として描かれており、第２主面１０ｂが太陽電池素子１０の－Ｚ側の下面として描かれている。
　また、太陽電池素子１０は、板状の半導体基板１を備えている。そして、図３に示されるように、半導体基板１は、第１半導体層２と第２半導体層３とを含んでいる。ここで、第１半導体層２は、第１導電型の半導体層である。第２半導体層３は、第１導電型とは逆の導電型である第２導電型の半導体層である。そして、第２半導体層３は、少なくとも第１半導体層２の第１主面１０ａ側に配されている。さらに、太陽電池素子１０は、第１主面１０ａ側に配されている第２半導体層３と電気的に接続された第１電極６を備えている。
　具体的には、図３で示されるように、太陽電池素子１０は、半導体基板１、第３半導体層４、反射防止層５、第１電極６および第２電極７を備えている。上述したように、半導体基板１は、第１半導体層２と、該第１半導体層２の第１主面１０ａ側に設けられた第２半導体層３とを含んでいる。
　第１半導体層２としては、第１導電型を呈する板状の半導体が採用され得る。ここで、第１導電型は、例えば、ｐ型であれば良い。第１半導体層２の半導体としては、単結晶シリコンおよび多結晶シリコン等といった結晶シリコンが採用され得る。第１半導体層２の厚さは、例えば、２５０μｍ以下であれば良く、さらには１５０μｍ以下であっても良い。第１半導体層２の形状は、特に限定されるものではないが、例えば、平面視した状態で四角形状であれば、第１半導体層２の製作が容易である。
　以下では、ｐ型の導電型を呈する結晶シリコンの板状の基板（結晶シリコン基板とも言う）が採用されて、ｐ型の導電型を呈する第１半導体層２が形成される一例を挙げて説明する。ここでは、ドーパント元素として、例えば、ボロンおよびガリウムのうちの少なくとも一方が用いられることで、第１半導体層２がｐ型の導電型を呈し得る。
　第２半導体層３は、第１半導体層２とは逆の第２導電型を呈する半導体層である。第２半導体層３は、少なくとも第１半導体層２の第１主面１０ａ側に配されている。これにより、第１半導体層２と第２半導体層３とがｐｎ接合領域を形成する。ここで、第１半導体層２がｐ型の導電型を呈する場合には、第２半導体層３はｎ型の導電型を呈するように形成されれば良い。この場合、例えば、ｐ型の導電型を呈する結晶シリコン基板のうちの第１主面１０ａ側の領域にリン等の不純物元素を拡散させることで、該結晶シリコン基板の表層内に第２半導体層３が形成される。このとき、結晶シリコン基板のうちの第２半導体層３以外の部分が第１半導体層２となり得る。なお、第１半導体層２がｎ型の導電型を呈する場合には、第２半導体層３はｐ型の導電型を呈するように形成されれば良い。
　また、図３で示されるように、半導体基板１のうちの第１主面１ａ側に、凹凸部１ａＬが配されている。ここで、凹凸部１ａＬにおける凸部の高さは、例えば、０．１μｍ以上で且つ１０μｍ以下であれば良く、凸部の幅は、例えば、１μｍ以上で且つ２０μｍ以下程度であれば良い。また、凹凸部１ａＬの凹部の面形状は、例えば、略球面状であれば良い。
　なお、ここで言う凸部の高さは、凹部の底面を通り且つ第２主面１０ｂに平行な面（基準面とも言う）を基準とし、該基準面の法線方向における、該基準面から凸部の頂面までの距離を意味する。また、ここで言う凸部の幅は、上記基準面に平行な方向における、隣接する凸部の頂面間の距離を意味する。
　反射防止層５は、太陽電池素子１０における光の吸収の効率を向上させるための膜である。反射防止層５は、半導体基板１の第１主面１ａ側に配されている。反射防止層５の材料としては、例えば、窒化シリコン、酸化チタン、酸化シリコン、酸化マグネシウム、酸化インジウムスズ、酸化スズまたは酸化亜鉛等が採用される。反射防止層５の厚さは、半導体基板１および反射防止層５の材料に応じて適宜設定されれば良い。これにより、太陽電池素子１０において、種々の光の照射に対して光が反射され難い条件が実現され得る。なお、半導体基板１が結晶シリコン基板である場合には、反射防止層５の屈折率は、例えば、１．８以上で且つ２．３以下程度であれば良く、反射防止層５の厚さは、例えば、５０ｎｍ以上で且つ１２０ｎｍ以下程度であれば良い。また、反射防止層５として窒化シリコンの膜が採用される場合には、反射防止層５がパッシベーション膜として機能することで、パッシベーション効果が実現される。
　第３半導体層４は、半導体基板１の第２主面１ｂ側に形成されている。第３半導体層４は、第１半導体層２と同一の導電型を呈している。そして、第３半導体層４におけるドーパント元素の濃度は、第１半導体層２におけるドーパント元素の濃度よりも高い。すなわち、第３半導体層４は、第１半導体層２を形成するために半導体基板１にドープされるドーパント元素よりも高い濃度で、ドーパント元素が半導体基板１にドープされることで形成される。該第３半導体層４は、半導体基板１のうちの第２主面１ｂ側の領域におけるキャリアの再結合を低減する役割を有している。このため、第３半導体層４の存在によって、太陽電池素子１０における変換効率の低下が低減される。また、第３半導体層４は、半導体基板１のうちの第２主面１ｂ側において内部電界を生じさせる。なお、第１半導体層２がｐ型の導電型を呈する場合には、例えば、半導体基板１のうちの第２主面１ｂ側にボロンまたはアルミニウム等のドーパント元素を拡散させることで、第３半導体層４が形成される。このとき、第３半導体層４におけるドーパント元素の濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上で且つ５×１０２１ａｔｏｍｓ／ｃｍ３以下程度であれば良い。
　第１電極６は、半導体基板１の第１主面１ａ側に配されている。図１で示されるように、第１電極６には、例えば、Ｙ方向に延在する複数の第１出力取出電極６ａと、Ｘ方向に延在する多数の線状の第１集電電極６ｂとが含まれている。ここで、第１出力取出電極６ａのうちの少なくとも一部は、第１集電電極６ｂと交差することで、該第１集電電極６ｂと電気的に接続されている。第１集電電極６ｂの短手方向における幅は、例えば、５０μｍ以上で且つ２００μｍ以下程度であれば良い。第１出力取出電極６ａの短手方向における幅は、例えば、１．３ｍｍ以上で且つ２．５ｍｍ以下程度であれば良い。つまり、第１集電電極６ｂの短手方向の幅は、第１出力取出電極６ａの短手方向の幅よりも小さければ良い。また、複数の第１集電電極６ｂのうちの隣り合う第１集電電極６ｂ同士の間隔は、１．５ｍｍ以上で且つ３ｍｍ以下程度であれば良い。さらに、第１電極６の厚さは、例えば、１０μｍ以上で且つ４０μｍ以下程度であれば良い。なお、例えば、銀を主成分として含有する導電性ペースト（銀ペーストとも言う）が、スクリーン印刷等によって半導体基板１の第１主面１ａ側に所望のパターンで塗布された後に焼成されることで、第１電極６が形成される。
　第２電極７は、半導体基板１の第２主面１ｂ側に配されている。図２で示されるように、第２電極７には、第２出力取出電極７ａと第２集電電極７ｂとが含まれている。第２出力取出電極７ａの厚さは、例えば、１０μｍ以上で且つ３０μｍ以下程度であれば良い。第２出力取出電極７ａの短手方向の幅は、例えば、１．３ｍｍ以上で且つ７ｍｍ以下程度であれば良い。なお、第２出力取出電極７ａは、上記第１電極６と同様な材料および製法によって形成される。つまり、第２出力取出電極７ａは、例えば、銀ペーストが、スクリーン印刷等によって半導体基板１の第２主面１ｂ側に所望のパターンで塗布された後に焼成されることで形成される。また、第２集電電極７ｂは、半導体基板１の第２主面１ｂ側の主面のうち、第２出力取出電極７ａが形成される領域を除く略全面に形成されれば良い。第２集電電極７ｂの厚さは、１５μｍ以上で且つ５０μｍ以下程度であれば良い。なお、例えば、アルミニウムを主成分として含有する導電性ペースト（アルミニウムペーストとも言う）が、スクリーン印刷等によって半導体基板１の第２主面１ｂ側に所望のパターンで塗布された後に焼成されることで、第２集電電極７ｂが形成される。
　＜(２)太陽電池モジュール＞
　一実施形態に係る太陽電池モジュール２０は、１つ以上の太陽電池素子１０を備えている。例えば、太陽電池モジュール２０は、電気的に接続されている複数の太陽電池素子１０を備えていれば良い。このような太陽電池モジュール２０は、単独の太陽電池素子１０の電気出力が小さな場合に、複数の太陽電池素子１０が例えば直列および並列に接続されることで形成される。そして、例えば、複数の太陽電池モジュール２０が組み合わされることで、実用的な電気出力が取り出され得る。以下では、太陽電池モジュール２０が、複数の太陽電池素子１０を備えている一例を挙げて説明する。
　図４で示されるように、太陽電池モジュール２０は、例えば、透明部材２２、表側充填材２４、複数の太陽電池素子１０、配線部材２１、裏側充填材２５および裏面保護材２３が積層された積層体を備えている。ここで、透明部材２２は、太陽電池モジュール２０のうちの太陽光を受光する受光面を保護するための部材である。該透明部材２２は、例えば、透明な平板状の部材であれば良い。透明部材２２の材料としては、例えばガラス等が採用される。表側充填材２４および裏側充填材２５は、例えば、透明な充填剤であれば良い。表側充填材２４および裏側充填材２５の材料としては、例えばエチレン・酢酸ビニル共重合体（ＥＶＡ）等が採用される。裏面保護材２３は、太陽電池モジュール２０を裏面から保護するための部材である。裏面保護材２３の材料としては、ポリエチレンテレフタレート（ＰＥＴ）またはポリフッ化ビニル樹脂（ＰＶＦ）等が採用される。なお、裏面保護材２３は、単層構造を有していても積層構造を有していても良い。
　配線部材２１は、複数の太陽電池素子１０を電気的に接続する部材（接続部材とも言う）である。太陽電池モジュール２０に含まれる複数の太陽電池素子１０のうちのＹ方向に隣り合う太陽電池素子１０同士は、一方の太陽電池素子１０の第１電極６と他方の太陽電池素子１０の第２電極７とが配線部材２１によって接続されている。これにより、複数の太陽電池素子１０が電気的に直列に接続されている。ここで、配線部材２１の厚さは、例えば、０．１ｍｍ以上で且つ０．２ｍｍ以下程度であれば良い。配線部材２１の幅は、約２ｍｍ程度であれば良い。そして、配線部材２１としては、例えば、銅箔の全面に半田が被覆された部材等が採用される。
　また、電気的に直列に接続されている複数の太陽電池素子１０のうち、最初の太陽電池素子１０の電極の一端と最後の太陽電池素子１０の電極の一端は、出力取出配線２６によって、それぞれ出力取出部としての端子ボックス２７に電気的に接続されている。また、図４では図示が省略されているが、図５で示されるように、太陽電池モジュール２０は、上記積層体を周囲から保持する枠体２８を備えていても良い。枠体２８の材料としては、例えば、耐食性と強度とを併せ持つアルミニウム等が採用される。
　そして、本実施形態に係る太陽電池モジュール２０に含まれる太陽電池素子１０では、例えば、上記凹凸部１ａＬの存在によって、受光面における光の反射率が低減され、光を太陽電池素子１０の内部に効率良く取り込むことが可能である。また、太陽電池素子１０では、後述する半導体基板１に混入した金属元素の低減によって、容易に高い出力特性が実現される。したがって、出力特性に優れた太陽電池モジュール２０が実現される。
　＜(３)太陽電池素子の製造方法＞
　　＜(３－１)太陽電池素子の製造方法の概要＞
　図６は、一実施形態に係る太陽電池素子１０の製造フローを示すフローチャートである。ここでは、図６で示されるように、ステップＳ１～Ｓ６が順に行われることで、太陽電池素子１０が製造される。
　まず、ステップＳ１では、第１導電型を呈する半導体基板１が準備される工程（基板準備工程とも言う）が行われる。第１導電型は、例えばｐ型であれば良い。ステップＳ２では、半導体基板１の第１主面１ａに酸水溶液によるエッチング処理が施されることで、該第１主面１ａに凹凸部１ａＬが形成される工程（凹凸部形成工程とも言う）が行われる。ステップＳ３では、半導体基板１のうちの第１主面１ａ側の領域に第１導電型とは逆の第２導電型の第２半導体層３が形成される工程（半導体層形成工程とも言う）が行われる。このとき、半導体基板１のうちの第２半導体層３以外の部分が第１半導体層２となり得る。これにより、ｐ型の導電型を呈する第１半導体層２とｎ型の導電型を呈する第２半導体層３とを備え、且つ凹凸部１ａＬを有している半導体基板１が形成される。
　次に、ステップＳ４では、半導体基板１の第１主面１ａ上、すなわち、第２半導体層３上に反射防止層５が形成される工程（反射防止層形成工程とも言う）が行われる。ステップＳ５では、半導体基板１の第２主面１ｂ側の領域に、第１導電型のドーパント元素が高濃度に拡散されることで、第３半導体層４が形成される工程（高濃度拡散層形成工程とも言う）が行われる。ステップＳ６では、半導体基板１のうちの第２導電型の第２半導体層３上に第１電極６が形成されるとともに、半導体基板１のうちの第１主面１ａとは逆側の第２主面１ｂ上に第２電極７が形成される工程（電極形成工程とも言う）が行われる。
　以下、太陽電池素子１０の製造フローにおける上記各工程について、詳細に説明する。
　　＜(３－２)基板準備工程＞
　半導体基板１が単結晶シリコン基板である場合は、例えば引き上げ法等によって半導体基板１が形成される。また、半導体基板１が多結晶シリコン基板である場合は、例えば鋳造法等によって半導体基板１が形成される。なお、以下では、半導体基板１としてｐ型の多結晶シリコン基板が用いられた一例について説明する。
　図７は、基板準備工程の一態様に係る処理フローを示すフローチャートである。基板準備工程では、図７で示されるように、ステップＳ１１～Ｓ１３の処理が順に行われることで、半導体基板１が準備される。
　まず、ステップＳ１１では、例えば、鋳造法によって半導体材料としての多結晶シリコンのインゴットが作製される。ステップＳ１２では、ステップＳ１１で作製されたインゴットが、例えば、２５０μｍ以下の厚さで薄切りにされる。このとき、予め砥粒が固着しているワイヤー（砥粒固着ワイヤーとも言う）を用いた固着砥粒タイプのワイヤーソー装置によって、インゴットが薄切りにされる。これにより、半導体基板１が形成される。ステップＳ１３では、ステップＳ１２において汚染された半導体基板１が、洗浄液によって洗浄されることで清浄化される。これにより、半導体基板１が準備される。
　ここで、上記基板準備工程によって準備された半導体基板１には、薄切りにされたことで生じる切断面およびその近傍の領域において、機械的なダメージを有する層（機械的ダメージ層とも言う）が存在する。電子顕微鏡を用いた観察によれば、固着砥粒タイプのワイヤーソー装置で形成された半導体基板１の切断面では、遊離砥粒タイプのワイヤーソー装置で形成された半導体基板の切断面と比較して、マイクロクラックの数が少なく、その深さも約１μｍ以下と小さい。電子顕微鏡は、例えば走査型電子顕微鏡（ＳＥＭ）であれば良い。また、顕微ラマン分光法を用いた切断面における残留応力の評価結果によれば、固着砥粒タイプのワイヤーソー装置で形成された半導体基板１の切断面では、２００ＭＰａ以上で且つ５００ＭＰａ以下程度の圧縮応力が存在する。これに対して、遊離砥粒タイプのワイヤーソー装置で形成された半導体基板の切断面における圧縮応力は、２００ＭＰａ以下となる。すなわち、固着砥粒タイプのワイヤーソー装置が用いられることで、機械的ダメージ層が少なく且つマイクロクラック等の発生による残留応力の開放が少ない半導体基板１が得られるものと推察される。
　なお、ステップＳ１３における半導体基板１の清浄化処理において、例えば、半導体基板１の表面に、ＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸等の水溶液を用いたごく微量のエッチング処理が施されても良い。これにより、半導体基板１の汚染された層（汚染層とも言う）と機械的ダメージ層が除去される。
　　＜(３－３)凹凸部形成工程＞
　凹凸部１ａＬの形成方法としては、ＮａＯＨ等のアルカリ水溶液およびフッ硝酸等の酸水溶液が用いられた湿式のエッチング処理、あるいはＲＩＥ（Reactive Ion Etching）等が使用された乾式のエッチング処理等が採用される。以下では、凹凸部形成工程の第１～３態様を例示して説明する。
　　　＜(３－３－１)凹凸部形成工程の第１態様＞
　凹凸部形成工程の第１態様では、酸水溶液を用いた湿式のエッチング処理およびアルカリ水溶液による処理が行われる。具体的には、凹凸部形成工程の第１態様では、半導体基板１の第１主面１ａにエッチング処理が施される第１処理工程と、アルカリ水溶液が用いられて第１主面１ａが処理される第２処理工程と、第１主面１ａにエッチング処理が施される第３処理工程が順に行われる。ここで、第１処理工程では、フッ酸および硝酸を含む酸水溶液によるエッチング処理が第１主面１ａに施される。これにより、第１主面１ａに凹凸部１ａＬが形成される。第３処理工程では、フッ酸および塩酸を含む酸水溶液（混合酸水溶液とも言う）によるエッチング処理、ならびにフッ酸水溶液および塩酸水溶液によるエッチング処理のうちの少なくとも一方のエッチング処理が第１主面１ａに施される。
　なお、第１処理工程の後であって、第２処理工程の前に、半導体基板１が水洗いされる工程（水洗工程とも言う）が行われても良い。また、第２処理工程の後であって、第３処理工程の前に、半導体基板１が水洗いされる水洗工程が行われても良い。但し、これらの水洗工程は行われなくても構わない。
　図８は、凹凸部形成工程の第１態様の処理フローの一例を示すフローチャートである。凹凸部形成工程の第１態様では、図８で示されるように、ステップＳ２１～Ｓ２５の処理が順に行われることで、半導体基板１の第１主面１ａに凹凸部１ａＬが形成される。
　まず、ステップＳ２１では、例えば、第１処理工程が行われる。この第１処理工程では、例えば、フッ酸および硝酸を含む酸水溶液に半導体基板１が浸漬される。これにより、半導体基板１のうちの第１主面１ａに凹凸部１ａＬが形成される。
　ステップＳ２２では、半導体基板１が水洗いされる水洗工程が行われる。この水洗工程では、例えば、１以上の半導体基板１が保持されているカセットが、水洗処理槽に入れられた水に浸漬されれば良い。ここで、カセットが水に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、水洗工程の次工程における処理への酸水溶液の混入が低減される。
　ステップＳ２３では、第２処理工程が行われる。これにより、半導体基板１の表面に形成されたステイン膜が除去される。この第２処理工程では、例えば、アルカリ水溶液に半導体基板１が浸漬されれば良い。ここで、アルカリ水溶液としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウムおよび炭酸ナトリウムのうちの１種以上を含む水溶液が採用される。より具体的には、例えば、１以上の半導体基板１が保持されているカセットが、処理槽に入れられた水酸化アンモニウム水溶液に浸漬されれば良い。この場合、水酸化アンモニウム水溶液における水酸化アンモニウムの質量濃度は、例えば、０．００５％以上で且つ５％以下であれば良い。また、カセットが水酸化アンモニウム水溶液に浸漬される時間は、例えば、５秒以上で且つ２００秒以内程度であれば良い。また、水酸化アンモニウム水溶液の温度は、例えば、１０℃以上で且つ４０℃以下程度であれば良い。
　ステップＳ２４では、半導体基板１が水洗いされる水洗工程が行われる。この水洗工程では、ステップＳ２２における水洗工程と同様な処理が行われれば良い。これにより、水洗工程の次工程における処理へのアルカリ水溶液の混入が低減される。
　ステップＳ２５では、第３処理工程が行われる。この第３処理工程では、例えば、フッ酸および塩酸を含む混合酸水溶液に半導体基板１が浸漬される。このとき、半導体基板１に付着しているアルカリ水溶液が混合酸水溶液等によって中和されるとともに、半導体基板１の表面に形成された酸化膜が除去される。また、例えば、ステップＳ２３における第２処理工程によって半導体基板１の表面近傍に付着したナトリウムイオン、カリウムイオン等が、塩酸によって除去される。これにより、その後の半導体層形成工程（図６のステップＳ３）等において、金属不純物が半導体基板１の内部に拡散する可能性が低減され得る。その結果、太陽電池素子１０における変換効率の低下が低減される。すなわち、出力特性に優れた太陽電池素子１０が実現される。また、次工程において水洗工程および乾燥工程が採用されても良い。
　この第３処理工程では、フッ酸水溶液への半導体基板１の浸漬と、塩酸水溶液への半導体基板１の浸漬とが順に行われても良い。また、第３処理工程では、フッ酸および塩酸を含む蒸気による処理が行われても良い。フッ酸および塩酸を含む蒸気は、例えば、フッ酸および塩酸を含む混合酸水溶液が加熱されることで生成される。また、フッ酸および塩酸を含む蒸気は、フッ酸および塩酸を含む混合酸水溶液にキャリアガスが吹き込まれて通気されるといった、その他の方法によっても生成される。また、第３処理工程では、フッ酸を含む蒸気による処理と、塩酸を含む蒸気による処理とが順に行われても良い。すなわち、第３処理工程では、フッ酸および塩酸によるエッチング処理が第１主面１ａに施されれば良い。
　なお、凹凸部形成工程の第１態様では、半導体基板１の第２主面１ｂ側にも凹凸部が形成されても良い。
　　　＜(３－３－２)凹凸部形成工程の第２態様＞
　凹凸部形成工程の第２態様では、ＲＩＥ等が用いられた乾式のエッチング処理が行われる。具体的には、凹凸部形成工程の第２態様では、半導体基板１の第１主面１ａにエッチング残渣を付着させてエッチングを施す工程（残渣利用エッチング工程とも言う）と、第１主面１ａからエッチング残渣を除去する工程（残渣除去工程とも言う）が順に行われる。ここで、残渣除去工程では、フッ酸および塩酸が用いられたエッチング処理が第１主面１ａに施される。これにより、第１主面１ａからエッチング残渣が除去される。
　図９は、凹凸部形成工程の第２態様の処理フローの一例を示すフローチャートである。ここでは、図９で示されるように、図８で示された上記ステップＳ２１～Ｓ２５の処理が行われるステップＳ２の代わりに、ステップＳ２１Ａ～Ｓ２２Ａの処理が順に行われるステップＳ２Ａが行われる。これにより、半導体基板１の第１主面１ａに凹凸部１ａＬが形成され得る。
　ステップＳ２１Ａでは、残渣利用エッチング工程が行われる。この残渣利用エッチング工程では、例えば、エッチングガスとして塩素系ガスとフッ素系ガスと酸素ガスとが用いられて、該エッチングガスがプラズマ化されることで、第１主面１ａにエッチング処理が施される。このエッチング処理では、腐食作用によって半導体基板１の第１主面１ａから構成成分が離脱していくが、該構成成分の一部が第１主面１ａから完全には離脱せずに、半導体基板１の第１主面１ａに付着した状態で残存し得る。また、第１主面１ａから一旦離脱した構成成分の一部が、第１主面１ａに再度吸着し得る。このため、第１主面１ａに残存および再度吸着している構成成分が、エッチング残渣となる。すなわち、本エッチング処理では、半導体基板１の材料を主成分とするエッチング残渣を、半導体基板１の第１主面１ａに意図的に残存および再付着させ、該エッチング残渣がマスクとして利用される。そして、このエッチング残渣が、エッチング処理におけるマスクとして利用されることで、半導体基板１の第１主面１ａの粗面化が実現される。
　ステップＳ２２Ａでは、残渣除去工程が行われる。この残渣除去工程では、例えば、半導体基板１の第１主面１ａがフッ酸および塩酸を含む混合酸水溶液で処理されることによって、該第１主面１ａからエッチング残渣が除去される。ここで、フッ酸および塩酸を含む混合酸水溶液としては、例えば、塩酸の質量濃度が２％以上で且つ２０％以下である塩酸を含む希フッ酸水溶液が採用される。そして、例えば、１以上の半導体基板１が保持されているカセットが、処理槽に入れられた塩酸を含む希フッ酸水溶液に浸漬されれば良い。この場合、塩酸を含む希フッ酸水溶液における塩酸の質量濃度は、予め設定された任意の質量濃度であれば良い。また、カセットが塩酸を含む希フッ酸水溶液に浸漬される時間は、例えば、５秒以上で且つ１２０秒以内程度であれば良い。また、塩酸を含む希フッ酸水溶液の温度は、例えば、１０℃以上で且つ６０℃以下程度であれば良い。また、次工程において水洗工程および乾燥工程が採用されても良い。
　この残渣除去工程では、フッ酸水溶液への半導体基板１の浸漬と、塩酸水溶液への半導体基板１の浸漬とが順に行われても良い。また、残渣除去工程では、フッ酸および塩酸を含む蒸気による処理が行われても良い。フッ酸および塩酸を含む蒸気は、例えば、フッ酸および塩酸を含む混合酸水溶液が加熱されることで生成される。また、フッ酸および塩酸を含む蒸気は、フッ酸および塩酸を含む混合酸水溶液にキャリアガスが吹き込まれて通気されるといった、その他の方法によっても生成される。また、残渣除去工程では、フッ酸を含む蒸気による処理と、塩酸を含む蒸気による処理とが順に行われても良い。すなわち、残渣除去工程では、フッ酸および塩酸によるエッチング処理が第１主面１ａに施されれば良い。
　なお、一般的にＲＩＥによって形成された凹凸部１ａＬは、湿式のエッチング処理が用いられて形成された凹凸部１ａＬよりも微小な凹凸部となる。このため、第１主面１ａのうちの凹凸部１ａＬが形成された部分では、撥水性が悪くなり易い。これに対し、ステップＳ２１Ａの残渣利用エッチング工程の後における大気との接触によって第１主面１ａ上に形成された自然酸化膜が、例えば、塩酸を含む混合酸水溶液で処理されることで効果的に除去される。これにより、半導体基板１の第１主面１ａにおける撥水性が向上する。その結果、液体による処理の後の第１主面１ａの乾燥が容易となり、第１主面１ａ上におけるウォーターマークの発生が低減される。
　　　＜(３－３－３)凹凸部形成工程の第３態様＞
　凹凸部形成工程の第３態様では、酸水溶液を用いた湿式のエッチング処理が行われる。具体的には、凹凸部形成工程の第３態様では、半導体基板１の第１主面１ａに第１エッチング処理が施される第１エッチング工程と、該第１主面１ａに第２エッチング処理が施される第２エッチング工程が順に行われる。これにより、第１主面１ａに凹凸部１ａＬが形成される。ここで、第１エッチング工程は、フッ酸、硝酸および硫酸を含む酸水溶液（第１酸水溶液とも言う）による第１エッチング処理が第１主面１ａに施される。第２エッチング工程では、フッ酸および硝酸を含み且つ硫酸を実質的に含まない酸水溶液（第２酸水溶液とも言う）による第２エッチング処理が第１主面１ａに施される。ここで、硫酸を実質的に含まないとは、ごく微量の硫酸を含むことが許容されることを意味している。
　また、凹凸部形成工程の第３態様では、第１エッチング処理工程の後であって、第２エッチング処理工程の前に、半導体基板１が水洗いされる第１水洗工程が行われても良い。また、第２エッチング処理工程の後に、半導体基板１が水洗いされる第２水洗工程が行われても良い。なお、これらの第１および第２水洗工程は、何れか一方が行われても良いし、両方とも行われなくても構わない。さらに、第２水洗工程の後に、半導体基板１の表面にステイン膜が形成される場合には、アルカリ水溶液に半導体基板１が浸漬されて、ステイン膜が除去されても良い。この場合、アルカリ水溶液による処理の後に、半導体基板１が水洗される第３水洗工程が行われても良い。
　図１０は、凹凸部形成工程の第３態様の処理フローの一例を示すフローチャートである。また、図１１は、凹凸部形成工程の第３態様を説明するための図である。ここでは、図１０で示されるように、図８で示された上記ステップＳ２１～Ｓ２５の処理が行われるステップＳ２の代わりに、ステップＳ２１Ｂ～Ｓ２７Ｂの処理が順に行われるステップＳ２Ｂが行われる。これにより、半導体基板１の第１主面１ａに凹凸部１ａＬが形成される。ここでは、例えば、固着砥粒タイプのワイヤーソー装置が用いられることで、機械的ダメージ層が少なく且つマイクロクラック等の発生による残留応力の開放が少ない半導体基板１が用いられる。
　ステップＳ２１Ｂでは、第１酸水溶液１１１による第１エッチング処理が半導体基板１のうちの第１主面１ａに施される。具体的には、例えば、図１１で示されるように、数十～百枚程度の半導体基板１が保持されたカセット１００が、第１処理槽１０１に入れられた第１酸水溶液１１１に浸漬される。このとき、例えば、半導体基板１の第１主面１ａと第１酸水溶液１１１の液面とが略垂直の関係を有するように、半導体基板１が第１酸水溶液１１１に浸漬されれば良い。なお、半導体基板１が第１酸水溶液１１１に浸漬される方法は、上述のカセット１００が第１酸水溶液１１１に浸漬される方法に限られず、例えば、エッチング装置および半導体基板１の形状等に応じて、適宜選択される。
　第１酸水溶液１１１については、例えば、フッ酸の質量濃度が４６％のフッ酸水溶液と硝酸の質量濃度が６０％の硝酸水溶液と硫酸の質量濃度が９５％の硫酸水溶液とが混合されたものであれば良い。このときに混合される、フッ酸の質量濃度が４６％のフッ酸水溶液の体積と硝酸の質量濃度が６０％の硝酸水溶液の体積と硫酸の質量濃度が９５％の硫酸水溶液の体積との比は、例えば、１：１～４：５～２０であれば良い。また、第１エッチング工程では、第１酸水溶液１１１の温度が、例えば、１５℃以上で且つ４０℃以下程度であれば良い。また、半導体基板１が第１酸水溶液１１１に浸漬される時間は、例えば、１０秒以上で且つ１８０秒以内程度であれば良い。なお、第１酸水溶液１１１には、フッ酸、硝酸および硫酸とは異なる他の酸が含まれていても良い。例えば、第１酸水溶液１１１に酢酸が加えられることで、第１エッチング処理におけるエッチングの速度が制御されても良い。
　第１エッチング処理では、第１酸水溶液１１１が用いられることで、硝酸によって半導体基板１としてのシリコン基板の表面が酸化されて酸化シリコンが形成される。このとき、酸化窒素系のガスおよび酸化窒素水素系のガス等の気泡が生成される。そして、生成された酸化シリコンはフッ酸によってエッチングされる。ここで、第１エッチング処理における主反応の化学式は、次のものとなる。
　Ｓｉ＋４ＨＦ＋ＨＮＯ３　→　ＳｉＦ４＋ＨＮＯ＋２Ｈ２Ｏ
　なお、反応によって生成される物質（反応生成物とも言う）中のＨＮＯが、さらに水と反応することで、ＨＮＯ２ガスの気泡が生成される。また、このとき、第１酸水溶液１１１の粘度が硫酸の含有によって高くなっている。このため、半導体基板１の第１主面１ａに気泡が接触した状態が保持され易い。その結果、半導体基板１の第１主面１ａにおいて、気泡と接触していない領域に比べて気泡と接触している領域では、半導体基板１のエッチング処理の速度が遅くなり、凹凸部を有する第１主面１ａが好適に形成される。
　なお、上記カセット１００が第１酸水溶液１１１に浸漬される方法が用いられる場合、カセット１００内で隣り合う半導体基板１の間で、局所的に上記ＨＮＯ２ガスの気泡が保持され易い。例えば、隣り合う半導体基板１の間隔が３ｍｍ以上で且つ５ｍｍ以下程度であれば、隣り合う半導体基板１の間に気泡が保持され易い。このため、半導体基板１の表面のうち、気泡と接触していない領域に比べて気泡と接触している領域では、半導体基板１のエッチング処理の速度が遅くなる。これにより、半導体基板１の第１主面１ａにおいて凹凸部がさらに好適に形成される。
　また、半導体基板１の表面にダメージ層が存在していれば、半導体基板１の表面のうちのダメージ層における結晶の欠陥部分においてもエッチング処理が優先的に進行し得る。このため、半導体基板１の表面では、ダメージ層が起点とされて凹部が形成されて、エッチング処理が進み得る。その結果、半導体基板１の表面における凹部の形状が大きくなり、凹凸部が好適に形成される。
　第１エッチング工程において第１主面１ａに形成される凹凸部は、半導体基板１の最終形状の凹凸部１ａＬと比較して、凸部が平坦な領域を多く有している。すなわち、第１酸水溶液１１１で形成される凹凸部では、半導体基板１の最終的な凹凸部１ａＬと比較して、凸部の頂面が広い。
　なお、第１エッチング工程において半導体基板１がエッチングされる量（エッチング量とも言う）は、例えば、エッチング処理の前後における半導体基板１の重量の変化量が半導体基板１の厚さに換算されることで算出される。このエッチング量は、例えば、半導体基板１の片面において、０．１μｍ以上で且つ２０μｍ以下程度の厚さであれば良い。
　ステップＳ２２Ｂでは、半導体基板１が水洗いされる第１水洗工程が行われる。これにより、ステップＳ２３Ｂの第２エッチング工程において用いられる第２酸水溶液１１３への第１酸水溶液１１１の混入が低減される。その結果、第２エッチング処理におけるエッチングの速度が維持される。ここでは、例えば、図１１で示されるように、数十～百枚程度の半導体基板１が保持されたカセット１００が、第１水洗槽１０２に入れられた水１１２に浸漬される。ここで、カセットが水１１２に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水１１２の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水１１２に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、第１水洗工程の次工程における処理への第１酸水溶液１１１の混入が低減される。
　ステップＳ２３Ｂでは、第２酸水溶液１１３による第２エッチング処理が半導体基板１のうちの第１主面１ａに施される。具体的には、例えば、図１１で示されるように、数十～百枚程度の半導体基板１が保持されたカセット１００が、第２処理槽１０３に入れられた第２酸水溶液１１３に浸漬される。これにより、第１酸水溶液１１１によるエッチング処理が施された半導体基板１の第１主面１ａに、第２酸水溶液１１３によるエッチング処理が施される。このとき、例えば、半導体基板１の第１主面１ａと第２酸水溶液１１３の液面とが略垂直の関係を有するように、半導体基板１が第２酸水溶液１１３に浸漬されれば良い。
　第２酸水溶液１１３については、例えば、フッ酸の質量濃度が４６％のフッ酸水溶液と硝酸の質量濃度が６０％の硝酸水溶液と水とが混合されたものであれば良い。このときに混合される、フッ酸の質量濃度が４６％のフッ酸水溶液の体積と硝酸の質量濃度が６０％の硝酸水溶液の体積と水の体積との比は、例えば、２～６：１２：５～２０であれば良い。また、第２エッチング工程では、第２酸水溶液１１３の温度が、例えば、５℃以上で且つ４０℃以下程度であれば良い。また、半導体基板１が第２酸水溶液１１３に浸漬される時間は、例えば、６０秒以上で且つ１８０秒以内程度であれば良い。なお、第２酸水溶液１１３には、フッ酸、硝酸および硫酸とは異なる他の酸が含まれていても良い。例えば、第２酸水溶液１１３に酢酸が加えられることで、第２エッチング処理におけるエッチングの速度が制御されても良い。
　第２エッチング工程では、第２酸水溶液１１３が用いられることで、第１主面１ａ上において、第１酸水溶液１１１で形成された凹凸部が基とされて、エッチング処理が進行する。これにより、凹凸部のうちの凸部の平坦な領域が減少し得る。その結果、光の反射が好適に低減される凹凸部１ａＬが形成される。ここで、第２エッチング工程における主反応の化学式は、次のものとなる。
　Ｓｉ＋６ＨＦ＋２ＨＮＯ３　→　Ｈ２ＳｉＦ６＋ＮＯ＋ＮＯ２＋３Ｈ２Ｏ
　また、第２エッチング工程において半導体基板１がエッチングされる量（エッチング量）は、エッチング処理の前後における半導体基板１の重量の変化量が半導体基板１の厚さに換算されることで算出される。このエッチング量は、例えば、半導体基板１の片面において、１μｍ以上で且つ５μｍ以下程度の厚さであれば良い。これにより、半導体基板１のうちの第１主面１ａ側に、凹凸部１ａＬが形成される。ここで、凹凸部１ａＬにおける凸部の高さは、例えば、０．１μｍ以上で且つ１０μｍ以下であれば良く、凸部の幅は、例えば、１μｍ以上で且つ２０μｍ以下程度であれば良い。また、凹凸部１ａＬの凹部の面形状は、例えば略球面状であれば良い。
　また、第２エッチング工程における第２酸水溶液１１３の温度Ｔ２は、第１エッチング工程における第１酸水溶液１１１の温度Ｔ１よりも低くても良い。すなわち、Ｔ１＞Ｔ２の関係が満たされつつ、第２酸水溶液１１３による第２エッチング処理が半導体基板１の第１主面１ａに施されても良い。これにより、第２酸水溶液１１３と半導体基板１との反応が低減され、シリコン原子同士の結合が弱い部分が優先的にエッチングされる。その結果、光の反射がさらに好適に低減される凹凸部１ａＬが形成される。この場合、第２酸水溶液１１３の温度は、例えば、５℃以上で且つ１２℃以下に設定されれば良い。
　また、第２エッチング工程では、第２酸水溶液１１３におけるフッ酸の質量に対する硝酸の質量の比率は、第１酸水溶液１１１におけるフッ酸の質量に対する硝酸の質量の比率よりも大きくても良い。換言すれば、硝酸の質量をフッ酸の質量で除した値が、第１酸水溶液１１１よりも第２酸水溶液１１３の方が大きくても良い。つまり、フッ酸の質量に対する硝酸の質量の比率Ｒ２が、第１酸水溶液１１１におけるフッ酸の質量に対する硝酸の質量の比率Ｒ１よりも大きい第２酸水溶液１１３によって、第２エッチング処理が半導体基板１の第１主面１ａに施されても良い。なお、比率Ｒ１は、第１酸水溶液１１１について、硝酸の質量がフッ酸の質量で除された値であれば良い。また、比率Ｒ２は、第２酸水溶液１１３について、硝酸の質量がフッ酸の質量で除された値であれば良い。このような条件により、第２エッチング工程における半導体基板１のエッチング量が低減される。その結果、凹凸部１ａＬにおける凸部の平坦な領域がより減少し得る。なお、上記比率Ｒ１および比率Ｒ２は、例えば、混合されるフッ酸水溶液と硝酸水溶液とについてのフッ酸水溶液の体積に対する硝酸水溶液の体積の比率であっても良い。つまり、硝酸水溶液の体積がフッ酸水溶液の体積で除された値であっても良い。この場合、例えば、フッ酸の質量濃度が４６％のフッ酸水溶液と硝酸の質量濃度が６０％の硝酸水溶液が用いられれば良い。
　ステップＳ２４Ｂでは、半導体基板１が水洗いされる第２水洗工程が行われる。これにより、ステップＳ２５Ｂの処理において用いられるアルカリ水溶液への第２酸水溶液１１３の混入が低減される。ここでは、第１水洗工程と同様に、例えば、図１１で示されるように、数十～百枚程度の半導体基板１が保持されたカセット１００が、第２水洗槽１０４に入れられた水１１４に浸漬される。ここで、カセットが水１１４に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水１１４の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水１１４に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、第２水洗工程の次工程における処理への第２酸水溶液１１３の混入が低減される。
　ここで、第２水洗工程においては、第１水洗工程において半導体基板１が水洗される時間よりも長い時間の水洗が半導体基板１に対して行われても良い。すなわち、第２水洗工程における水洗の時間Ｔ４が、第１水洗工程における水洗の時間Ｔ３よりも長くても良い。この場合、第１水洗工程におけるステイン膜の過度の成長が低減される。その結果、第２エッチング工程において、ステイン膜によるエッチングの速度の低下が低減される。
　ステップＳ２５Ｂでは、アルカリ水溶液によって半導体基板１が処理されることで、半導体基板１の表面に形成されたステイン膜が除去される。ここでは、例えば、アルカリ水溶液に半導体基板１が浸漬されれば良い。ここで、アルカリ水溶液としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウムおよび炭酸ナトリウムのうちの１種以上を含む水溶液が採用される。より具体的には、例えば、１以上の半導体基板１が保持されているカセットが、処理槽に入れられた水酸化アンモニウム水溶液に浸漬されれば良い。この場合、水酸化アンモニウム水溶液における水酸化アンモニウムの質量濃度は、例えば、０．００５％以上で且つ５％以下であれば良い。また、カセットが水酸化アンモニウム水溶液に浸漬される時間は、例えば、５秒以上で且つ２００秒以内程度であれば良い。また、水酸化アンモニウム水溶液の温度は、例えば、１０℃以上で且つ４０℃以下程度であれば良い。
　ステップＳ２６Ｂでは、半導体基板１が水洗される第３水洗工程が行われる。これにより、第３水洗工程の次工程における処理へのアルカリ水溶液の混入が低減される。ここでは、第１および第２水洗工程と同様に、例えば、数十～百枚程度の半導体基板１が保持されたカセット１００が、水洗槽に入れられた水に浸漬される。ここで、カセットが水に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、第３水洗工程の次工程における処理へのアルカリ水溶液の混入が低減される。
　ステップＳ２７Ｂでは、酸水溶液等によって半導体基板１の表面が処理される。これにより、半導体基板１に付着しているアルカリ水溶液が中和されるとともに、半導体基板１の表面に形成された酸化膜が除去される。ここでは、例えば、数十～百枚程度の半導体基板１が保持されたカセット１００が、処理槽に入れられたフッ酸の質量濃度が０．１％以上で且つ２５％以下の希フッ酸水溶液に浸漬される。このとき、希フッ酸水溶液の温度は、例えば、１０℃以上で且つ４０℃以下であれば良い。また、第３処理工程と同様にフッ酸および塩酸によるエッチング処理が行われてもよい。また、次工程において水洗工程および乾燥工程が採用されても良い。
　以上のように、凹凸部形成工程の第３態様によれば、半導体基板１が、フッ酸、硝酸および硫酸を含む第１酸水溶液１１１に浸漬された後に、フッ酸および硝酸を含み且つ硫酸を実質的に含まない第２酸水溶液１１３に浸漬されることで、凹凸部１ａＬが形成される。これにより、硫酸イオンに含まれる硫黄成分が半導体基板１の表面に付着することで生じる問題が発生し難い。具体的には、後述する半導体層形成工程において、高温加熱によって硫黄成分が半導体基板１の内部に拡散することで半導体基板１のライフタイムが低下して太陽電池素子の出力特性が低下するといった現象が生じ難い。また、硫酸イオンが付着した半導体基板１の表面に第１電極６および第２電極７が形成されることで半導体基板１と第１電極６および第２電極７との密着強度が低下するといった問題が生じ難い。その結果、太陽電池素子１０の出力特性の低下および信頼性の低下が低減される。
　そして、凹凸部形成工程の第３態様によれば、半導体基板１の表面のダメージ層が少ない場合でも、第１エッチング工程で複数の小さな凹部が形成され、第２エッチング工程で該小さな凹部がそれぞれ拡張される。これにより、半導体基板１の第１主面１ａに好適な凹凸部１ａＬが形成される。具体的には、第１酸水溶液１１１のみによるエッチング処理によって形成される凹凸部と比較して、凹凸部１ａＬにおいては凸部の幅が大きくなる。すなわち、光の反射が好適に低減される凹凸部１ａＬが形成される。そして、このような凹凸部１ａＬの存在により、受光面における光の反射率が低減され、太陽電池素子１０の内部に光が効率良く取り込まれる。
　また、第１酸水溶液１１１のみによるエッチング処理が半導体基板１に施される場合には、所望のエッチング量が得られるまでのエッチング処理の時間が長くなり得る。このため、通常は、エッチング処理の速度の低下を低減するために、例えば、処理槽に第１酸水溶液１１１の新液が追加される。しかしながら、第１酸水溶液１１１によってエッチング処理が施される半導体基板１の枚数が増加すると、処理槽に第１酸水溶液１１１の新液が追加されても、エッチング処理の速度が大きく低下し、好適な凹凸部１ａＬが形成されない可能性がある。
　これに対して、凹凸部形成工程の第３態様によれば、第１酸水溶液１１１を用いた第１エッチング工程と第２酸水溶液１１３を用いた第２エッチング工程とによる２段階のエッチング処理が行われる。このため、第１酸水溶液１１１によるエッチング処理の時間が短くなり得る。これにより、第１酸水溶液１１１を用いたエッチング処理が施される半導体基板１の枚数が増加しても、第１エッチング工程におけるエッチング処理の速度の低下が低減される。その結果、光の反射が好適に低減される凹凸部１ａＬが形成される。
　なお、凹凸部形成工程の第３態様では、半導体基板１の第２主面１ｂ側にも凹凸部が形成されても良い。
　　＜(３－４)半導体層形成工程＞
　半導体層形成工程では、例えば、熱拡散法が用いられて第２半導体層３が形成される。以下、半導体形成工程の具体的な態様について説明する。
　半導体層形成工程では、半導体基板１の第１主面１ａ側に第２半導体層３とガラス層との積層部が形成される工程（積層部形成工程とも言う）、および該ガラス層の除去が行われる工程（ガラス層除去工程とも言う）が順に行われる。ここで、積層部形成工程では、例えば、熱拡散法によって、半導体基板１の第１主面１ａ側の領域に、第２半導体層３と該第２半導体層３上に配されるガラス層とが積層された積層部が形成される。該ガラス層には、第２導電型に係るドーパントとなる元素が含まれる。なお、この積層部形成工程では、半導体基板１の第１主面１ａ側の領域だけでなく、半導体基板１の第２主面１ｂ側の領域にも第２半導体層３とガラス層とが積層された積層部が形成されても良い。また、ガラス層除去工程では、フッ酸および塩酸が用いられたガラス層の除去が行われる。
　なお、半導体基板１の第２主面１ｂ側に第２半導体層３とガラス層とを含む積層部が形成される場合には、積層部形成工程の後であってガラス層除去工程の前に、第２主面１ｂ側の該積層部が除去される工程（積層部除去工程とも言う）が行われれば良い。これにより、第２主面１ｂ側の領域に形成されたガラス層および第２半導体層３が除去される。この場合、積層部除去工程の後に、続けてガラス層除去工程が行われる一連の工程によって、太陽電池素子１０の生産性が向上する。
　図１２は、半導体層形成工程の一態様の処理フローを例示するフローチャートである。ここでは、図１２で示されるように、ステップＳ３１～Ｓ３３の処理が順に行われることで、半導体基板１の第１主面１ａ側に第２半導体層３が形成される。
　まず、ステップＳ３１では、半導体基板１に第２半導体層３および該第２半導体層３上に配されるガラス層が形成される積層部形成工程が行われる。ステップＳ３２では、半導体基板１の第２主面１ｂ側に形成された第２半導体層３とガラス層とを含む積層部が除去される積層部除去工程が行われる。ステップＳ３３では、フッ酸および塩酸が用いられてガラス層が除去されるガラス層除去工程が行われる。以下、半導体層形成工程の一態様における上記各工程について、詳細に説明する。
　　　＜(３－４－１)積層部形成工程＞
　積層部形成工程では、例えば、半導体基板１の第１主面１ａ側の領域に第２導電型の第２半導体層３およびガラス層が形成される。第２導電型は、例えば、ｎ型であれば良い。また、積層部形成工程では、半導体基板１の第２主面１ｂ側の領域に第２導電型の第２半導体層３およびガラス層が形成されても良い。
　第１半導体層３の形成方法としては、例えば、ペースト状態にしたＰ２Ｏ５が半導体基板１の表面に塗布された後に熱拡散が行われる塗布熱拡散法、およびガス状態にしたオキシ塩化リン（ＰＯＣｌ３）が拡散源とされた気相熱拡散法等が採用される。このときに形成される第１半導体層３の厚さは、０．２μｍ以上で且つ２μｍ以下程度であれば良い。第２半導体層３の厚さは、半導体基板１の表面から第２半導体層３が形成される深さとほぼ等価である。また、第２半導体層３のシート抵抗は、４０Ω／□以上で且つ２００Ω／□程度であれば良い。
　より具体的には、例えば、気相熱拡散法が採用される場合、ＰＯＣｌ３等を主として含有する拡散ガスが含まれた雰囲気中で、６００℃以上で且つ８００℃以下程度の温度域における熱処理が半導体基板１に施されれば良い。この熱処理の時間は、５分以上で且つ３０分以下程度であれば良い。この熱処理によって、ｎ型の導電型に係るドーパントとなる元素としてのリンを含むガラス層が半導体基板１の表面付近の領域に形成される。リンを含むガラス層は、主として燐ガラスの層を含み得る。そして、この熱処理の後、例えば、アルゴンおよび窒素等といった不活性ガスまたは酸素の雰囲気中で、８００℃以上で且つ９００℃程度の高温域における次の熱処理が半導体基板１に施されれば良い。この熱処理の時間は、１０分間以上で且つ４０分間以内程度であれば良い。この熱処理により、ガラス層中の燐ガラスから半導体基板１の内部にリンが拡散して、ガラス層の下方に第２半導体層３が形成される。その結果、半導体基板１の少なくとも第１主面１ａ側の領域に、第２半導体層３と、該第２半導体層３上に配された燐ガラスを主として含むガラス層とが形成される。
　　　＜(３－４－２)積層部除去工程＞
　積層部除去工程においては、例えば、フッ酸および硝酸を含む酸水溶液（第２混合酸水溶液とも言う）が用いられて、半導体基板１の第２主面１ｂ側に形成されたガラス層と第２半導体層３とを含む積層部が除去される。これにより、半導体基板１の第２主面１ｂにおいて第１導電型の第１半導体層２が露出させられる。第１導電型は、例えばｐ型であれば良い。
　なお、上記半導体層形成工程において、例えば、半導体基板１の第２主面１ｂ上に予め拡散マスクが配された状態で、気相熱拡散法等によって第２半導体層３が形成され、その後に拡散マスクが除去される場合も考えられる。このような半導体層形成工程が採用されても、半導体基板１は、積層部除去工程が行われた後と同様の構造を有し得る。そして、この場合には、半導体基板１の第２主面１ｂ側に第２半導体層３およびガラス層が形成されないため、積層部除去工程が不要となる。
　以下では、積層部除去工程の第１および第２態様を例示して説明する。
　　　　＜(３－４－２－１)積層部除去工程の第１態様＞
　積層部除去工程の第１態様では、第２混合酸水溶液を用いた湿式のエッチング処理およびアルカリ水溶液による処理が行われる。
　図１３は、積層部除去工程の第１態様の処理フローの一例を示すフローチャートである。積層部除去工程の第１態様では、図１３で示されるように、ステップＳ３２１～Ｓ３２２の処理が順に行われることで、半導体基板１の第２主面１ｂ側の領域に形成されたガラス層と第２半導体層３とを含む積層部が除去される。
　まず、ステップＳ３２１では、フッ酸および硝酸を含む第２混合酸水溶液が用いられたエッチング工程が行われる。具体的には、第２混合酸水溶液が用いられて、半導体基板１の第２主面１ｂ側の領域に形成されたガラス層と第２半導体層３とを含む積層部が除去されるエッチング処理が施される。より具体的には、例えば、第２混合酸水溶液としてのフッ硝酸水溶液に半導体基板１の第２主面１ｂ側が浸漬されて、半導体基板１の第２主面１ｂ側に形成されたガラス層と第２半導体層３とが除去される。
　このとき、半導体基板１の第１主面１ａ側にガラス層としての燐ガラスが残存している状態で、半導体基板１の第２主面１ｂ側に形成されたガラス層および第２半導体層３が除去される。これにより、半導体基板１の第１主面１ａ側に配されているガラス層としての燐ガラスの存在によって、半導体基板１の第１主面１ａ側に配されている第２半導体層３の除去および該第２半導体層３に付与されるダメージが低減される。
　また、第２混合酸水溶液には、フッ酸および硝酸に加えて、硫酸が含まれても良い。つまり、ステップＳ３２１のエッチング工程では、フッ酸、硝酸および硫酸を含む第２混合酸水溶液が用いられて、半導体基板１の第２主面１ｂ側の領域に形成されたガラス層と第２半導体層３とを含む積層部が除去されるエッチング処理が施されても良い。この場合、第２混合酸水溶液の粘度が上昇し得る。これにより、第２混合酸水溶液が飛び散ることで該第２混合酸水溶液が半導体基板１の第１主面１ａ側に付着する問題が生じ難くなる。その結果、半導体基板１の第１主面１ａ側に配された第２半導体層３の除去および該第２半導体層３に付与されるダメージがさらに低減される。
　ステップＳ３２２では、アルカリ水溶液が用いられて、第２主面１ｂが処理される工程（第１アルカリ処理工程とも言う）が行われる。この工程では、例えば、アルカリ水溶液に半導体基板１が浸漬される。ここで、アルカリ水溶液としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウムおよび炭酸ナトリウムのうちの１種以上を含む水溶液が採用される。より具体的には、例えば、アルカリ水溶液としての水酸化カリウム水溶液に半導体基板１の第２主面１ｂ側が浸漬されれば良い。この場合、水酸化カリウム水溶液における水酸化カリウムの質量濃度は、例えば、１％以上で且つ２０％以下であれば良い。また、カセットが水酸化カリウム水溶液に浸漬される時間は、例えば、５秒以上で且つ１２０秒以内程度であれば良い。また、水酸化カリウム水溶液の温度は、例えば、１０℃以上で且つ４０℃以下程度であれば良い。
　そして、第１アルカリ処理工程により、ステップＳ３２１のエッチング工程で半導体基板１の第２主面１ｂ側に形成されたステイン膜が除去される。このため、半導体層形成工程よりも後の工程である電極形成工程において形成される第２電極７と半導体基板１との間にステイン膜が介在しない状態となり得る。その結果、第２電極７と半導体基板１との間におけるステイン膜の介在によって、半導体基板１と第２電極７との密着強度が低下するといった問題が生じ難い。したがって、太陽電池素子１０の出力特性の低下および信頼性の低下が低減される。
　　　　＜(３－４－２－２)積層部除去工程の第２態様＞
　積層部除去工程の第２態様では、上記積層部除去工程の第１態様と同様なエッチング工程が行われた後に、半導体基板１が水洗いされる水洗工程が行われる。また、該水洗工程の後に半導体基板１の表面にステイン膜が形成される場合には、上記積層部除去工程の第１態様と同様な第１アルカリ処理工程が行われても良い。さらに、該第１アルカリ処理工程の後に、半導体基板１が水洗いされる水洗工程が行われても良い。
　図１４は、積層部除去工程の第２態様の処理フローの一例を示すフローチャートである。積層部除去工程の第２態様では、図１４で示された上記ステップＳ３２１～Ｓ３２２の処理が行われるステップＳ３２の代わりに、ステップＳ３２１Ａ～Ｓ３２４Ａの処理が順に行われるステップＳ３２Ａが行われる。これにより、半導体基板１の第２主面１ｂ側の領域に形成されたガラス層と第２半導体層３とを含む積層部が除去される。
　まず、ステップＳ３２１Ａでは、図１３のステップＳ３２１と同様なエッチング工程が行われる。つまり、フッ酸および硝酸を含む第２混合酸水溶液が用いられて、半導体基板１の第２主面１ｂ側の領域に形成されたガラス層と第２半導体層３とを含む積層部が除去されるエッチング処理が施される。
　ステップＳ３２２Ａでは、半導体基板１が水洗いされる水洗工程が行われる。この水洗工程では、例えば、１以上の半導体基板１が保持されているカセットが、水洗処理槽に入れられた水に浸漬されれば良い。ここで、カセットが水に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、エッチング工程の次工程における処理への第２混合酸水溶液の混入が低減される。
　ステップＳ３２３Ａでは、図１３のステップＳ３２２と同様な第１アルカリ処理工程が行われる。これにより、上記ステップＳ３２１Ａにおけるエッチング工程で半導体基板１の第２主面１ｂ側に形成されたステイン膜が除去される。
　ステップＳ３２４Ａでは、半導体基板１が水洗いされる水洗工程が行われる。この水洗工程では、上記ステップＳ３２２Ａにおける水洗工程と同様に、例えば、１以上の半導体基板１が保持されているカセットが、水洗処理槽に入れられた水に浸漬されれば良い。ここで、カセットが水に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。これにより、第１アルカリ処理工程の次工程における処理へのアルカリ水溶液の混入が低減される。
　　　＜(３－４－３)ガラス層除去工程＞
　ガラス層除去工程においては、例えば、フッ酸および塩酸が用いられたエッチング処理が行われる。該エッチング処理では、例えば、フッ酸および塩酸を含む酸水溶液（第１混合酸水溶液とも言う）が用いられた湿式のエッチング処理が行われれば良い。また、該エッチング処理では、例えば、フッ酸の蒸気および塩酸の蒸気が用いられたエッチング処理が行われても良い。これにより、半導体基板１の第１主面１ａ側に配されているガラス層が除去されて、半導体基板１の第１主面１ａにおいて第２導電型の第２半導体層３が露出させられる。第２導電型は、例えば、ｎ型であれば良い。
　このガラス層除去工程では、積層部除去工程におけるアルカリ水溶液による処理時において半導体基板１に付着したナトリウムイオンおよびカリウムイオン、ならびに半導体基板１の表面近傍に存在する鉄イオン等の金属イオンが、塩酸によって除去される。その結果、金属不純物が半導体基板１の内部に拡散する可能性が低減される。したがって、太陽電池素子１０における変換効率の低下がより低減され、出力特性がさらに優れた太陽電池素子１０が実現される。
　以下では、ガラス層除去工程の第１および第２態様を例示して説明する。
　　　　＜(３－４－３－１)ガラス層除去工程の第１態様＞
　ガラス層除去工程の第１態様では、フッ酸および塩酸を含む第１混合酸水溶液が用いられた湿式のエッチング処理が行われる。
　図１５は、ガラス層除去工程の第１態様の処理フローの一例を示すフローチャートである。ガラス層除去工程の第１態様では、図１５で示されるように、ステップＳ３３１～Ｓ３３３の処理が順に行われることで、半導体基板１の第１主面１ａ側に形成されたガラス層が除去される。
　まず、ステップＳ３３１では、フッ酸と塩酸とによるエッチング処理が行われる。これにより、半導体基板１の第１主面１ａ側に配されているガラス層が除去される。ガラス層は、例えば、燐ガラス等であれば良い。
　より具体的には、例えば、半導体基板１の第１主面１ａ側が、フッ酸および塩酸を含む第１混合酸水溶液によって処理されることで、半導体基板１の第１主面１ａ側に配されているガラス層が除去される。例えば、数十～百枚程度の半導体基板１が保持されたカセットが、処理槽に入れられた第１混合酸水溶液に浸漬される。このとき、例えば、半導体基板１の第１主面１ａと第１混合酸水溶液の液面とが略垂直の関係を有するように、半導体基板１が第１混合酸水溶液に浸漬される。なお、半導体基板１が第１混合酸水溶液に浸漬される方法は、上述のカセットが第１混合酸水溶液に浸漬される方法に限られず、例えば、エッチング装置および半導体基板１の形状等に応じて、適宜選択される。
　このエッチング処理では、第１混合酸水溶液が用いられることにより、フッ酸のみでガラス層が除去された場合と比較して、出力特性が優れた太陽電池素子１０が実現される。ここでは、ガラス層が除去される際に用いられる第１混合酸水溶液に塩酸が含有されているため、塩化物イオンの高い反応性によって、半導体基板１の表面近傍に存在する金属イオンの除去効率が高まり得る。すなわち、半導体基板１の表面近傍に存在する金属元素の除去効率が高まり得る。また、第１混合酸水溶液では、塩酸の含有によって低いｐＨが実現される。このため、第１混合酸水溶液における金属イオンの溶解度が大きい。これにより、第１混合酸水溶液中に存在する金属イオンが、半導体基板１の表面に付着し難い。これらの結果として、半導体基板１に混入した金属元素が低減されて、太陽電池素子１０における高い出力特性が実現される。
　第１混合酸水溶液については、例えば、フッ酸の質量濃度が４６％のフッ酸水溶液と塩酸の質量濃度が３５％の塩酸水溶液と水とが混合されたものであれば良い。このときに混合される、フッ酸の質量濃度が４６％のフッ酸水溶液の体積と塩酸の質量濃度が３５％の塩酸水溶液の体積と水の体積との比は、例えば、１：０．０１～０．５：５であれば良い。すなわち、第１混合酸水溶液におけるフッ酸の質量濃度と塩酸の質量濃度との比は、例えば、２～１００：１であれば良い。さらに換言すれば、第１混合酸水溶液では、フッ酸の質量濃度が塩酸の質量濃度の２倍以上で且つ１００倍以下であれば良い。これにより、半導体基板１の表面近傍に存在する金属元素の除去効率と、半導体基板１の表面への金属元素の付着が低減される効果とが維持されつつ、塩化物イオンによる第２半導体層３の表面に対する過度なアタッキングが低減される。その結果、半導体基板１の第１主面１ａにおける好適な表面形状が実現され、さらに出力特性に優れた太陽電池素子１０が実現される。なお、エッチング処理が行われる際における第１混合酸水溶液の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。また、半導体基板１が第１混合酸水溶液に浸漬される時間は、例えば、１０秒以上で且つ１８０秒以内程度であれば良い。
　なお、ステップＳ３３１では、第１混合酸水溶液によるエッチング処理が半導体基板１の第１主面１ａ側に施される代わりに、例えば、フッ酸水溶液によるエッチング処理と塩酸水溶液によるエッチング処理が半導体基板１の第１主面１ａ側に順に施されても良い。
　ステップＳ３３２では、半導体基板１が水洗いされる水洗工程が行われる。この水洗工程では、例えば、１以上の半導体基板１が保持されているカセットが、水洗処理槽に入れられた水に浸漬されれば良い。ここで、カセットが水に浸漬される時間は、例えば、５秒以上で且つ６０秒以内程度であれば良い。水の温度は、例えば、１５℃以上で且つ４０℃以下程度であれば良い。なお、半導体基板１が水に浸漬される代わりに、例えば、シャワー等の装置によって半導体基板１に水が注ぎかけられることで、該半導体基板１の水洗が行われても良い。また、ここでは、上記第１混合酸水溶液によって半導体基板１にエッチング処理が行われることで、半導体基板１の表面における撥水性が向上し得る。
　ステップＳ３３３では、半導体基板１が乾燥される乾燥工程が行われる。例えば、スプレーノズルによって高圧の窒素ガスまたは空気が半導体基板１の表面に吹き付けられることで、半導体基板１が乾燥される。このとき、半導体基板１の表面における良好な撥水性によって、乾燥が容易に実行される。その結果、半導体基板１の表面におけるウォーターマークの発生が低減される。なお、半導体基板１が乾燥されるその他の方法としては、例えば、遠心乾燥機において回転の遠心力が利用されて水滴が飛ばされることで、半導体基板１が乾燥される方法が採用されても良い。
　　　　＜(３－４－３－２)ガラス層除去工程の第２態様＞
　ガラス層除去工程の第２態様では、酸を含む蒸気が用いられたエッチング処理によって半導体基板１の第１主面１ａ側に配されているガラス層が除去される。なお、ガラス層除去工程の第２態様におけるエッチング処理以外の工程については、上記ガラス層除去工程の第１態様におけるエッチング処理以外の工程と同様であるため、重複説明を省略する。
　ここで、酸を含む蒸気が用いられたエッチング処理によって半導体基板１の第１主面１ａ側に配されているガラス層が除去される方法としては、例えば、以下の１つ目の除去法と２つ目の除去法とが採用される。
　まず、１つ目の除去法としては、フッ酸および塩酸を含む蒸気に半導体基板１の第１主面１ａ側が曝されることで、半導体基板１の第１主面１ａ側に配されているガラス層が除去される方法がある。ここでは、例えば、１以上の半導体基板１が保持されているカセットが処理室に配置され、該処理室内にフッ酸と塩酸を含む蒸気が送り込まれる。これにより、エッチング処理によって半導体基板１の第１主面１ａ側に配されているガラス層が除去される。この場合、フッ酸と塩酸を含む蒸気は、例えば、フッ酸および塩酸を含む第１混合酸水溶液が加熱されることで生成される。また、フッ酸と塩酸を含む蒸気は、例えば、フッ酸および塩酸を含む第１混合酸水溶液にキャリアガスが吹き込まれて通気されるといった、その他の方法によっても生成される。この場合には、フッ酸および塩酸を含む第１混合酸水溶液が用いられたエッチング処理が行われている。
　第１混合酸水溶液は、例えば、フッ酸の質量濃度が４９％であるフッ酸水溶液と塩酸の質量濃度が３５％である塩酸水溶液とが混合されたものであれば良い。このときに混合される、フッ酸の質量濃度が４９％であるフッ酸水溶液の体積と塩酸の質量濃度が３５％である塩酸水溶液の体積との比は、例えば、１０～４：１であれば良い。そして、チャンバー内に配置された第１混合酸水溶液が入れられた槽に空気が導入されることで発生する蒸気に半導体基板１の第１主面１ａ側が曝される。このとき、半導体基板１の第１主面１ａ側が蒸気に曝される時間は、例えば、１０秒以上で且つ３００秒以内であれば良い。また、チャンバー内の温度は、例えば、２５℃程度の常温であれば良い。これにより、半導体基板１の第１主面１ａ側に配されているガラス層が除去される。
　次に、２つ目の除去法としては、第１混合酸水溶液から発生した蒸気によるエッチング処理が行われる代わりに、例えば、フッ酸の蒸気によるエッチング処理と、塩酸の蒸気によるエッチング処理とが別々に行われても良い。具体的には、例えば、まず、フッ酸を含む蒸気に半導体基板１の第１主面１ａ側が曝される第１の処理が行われる。これにより、半導体基板１の第１主面１ａ側に配されているガラス層が除去される。その後、塩酸を含む蒸気に半導体基板１の第１主面１ａ側が曝される第２の処理が行われる。
　第１の処理では、例えば、１以上の半導体基板１が保持されているカセットが第１処理室に配置されて、該第１処理室内にフッ酸を含む蒸気が送り込まれる。これにより、エッチング処理によって半導体基板１の第１主面１ａ側に配されているガラス層が除去される。ここで、フッ酸を含む蒸気は、例えば、フッ酸水溶液が加熱されることで生成される。さらに、フッ酸を含む蒸気は、フッ酸水溶液にキャリアガスが吹き込まれて通気されるといった、その他の方法によっても生成される。
　続く第２の処理では、例えば、１以上の半導体基板１が保持されているカセットが第２処理室に配置されて、該第２処理室内に塩酸を含む蒸気が送り込まれる。これにより、半導体基板１の表面近傍に存在する各種金属イオンが除去される。ここで、塩酸を含む蒸気は、例えば、塩酸水溶液が加熱されることで生成される。さらに、塩酸を含む蒸気は、塩酸水溶液にキャリアガスが吹き込まれて通気されるといった、その他の方法によっても生成される。この場合には、フッ酸水溶液および塩酸水溶液が用いられたエッチング処理が行われている。
　具体的には、第１の処理では、チャンバー内に配置されたフッ酸の質量濃度が４９％であるフッ酸水溶液が入れられた槽に空気が導入されることで発生する蒸気に半導体基板１の第１主面１ａ側が曝される。このとき、半導体基板１の第１主面１ａ側が蒸気に曝される時間は、例えば、１０秒以上で且つ２００秒以内であれば良い。また、チャンバー内の温度は、例えば、２５℃程度の常温であれば良い。これにより、半導体基板１の第１主面１ａ側に配されているガラス層が除去される。次に、第２の処理では、チャンバー内に配置された塩酸の質量濃度が３５％である塩酸水溶液が入れられた槽に空気が導入されることで発生する蒸気に半導体基板１の第１主面１ａ側が曝される。このとき、半導体基板１の第１主面１ａ側が蒸気に曝される時間は、例えば、１０秒以上で且つ２００秒以内であれば良い。また、チャンバー内の温度は、例えば、２５℃程度の常温であれば良い。
　　＜(３－５)反射防止層形成工程＞
　反射防止層形成工程では、まず、半導体基板１の第１主面１ａ側に、反射防止層５が形成される。すなわち、第２半導体層３上に反射防止層５が形成される。ここで、反射防止層５の形成方法としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法、蒸着法およびスパッタリング法等が採用される。ＰＥＣＶＤ法が用いられる場合、例えば、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスが、窒素（Ｎ２）で希釈された後に、グロー放電分解によってプラズマ化されて、主として窒化シリコンが堆積される。これにより、窒化シリコンを主に含む膜が反射防止層５として形成される。なお、この場合、ガスがグロー放電分解によってプラズマ化される反応室内の温度は、例えば、５００℃程度であれば良い。
　　＜(３－６)高濃度拡散層形成工程＞
　高濃度拡散形成工程では、半導体基板１の第２主面１ｂ側に、第１導電型に係る不純物元素が高濃度に拡散されることで、第３半導体層４が形成される。第３半導体層４の形成方法としては、例えば、次の第１の形成方法と第２の形成方法とが採用される。
　第１の形成方法では、例えば、三臭化ボロン（ＢＢｒ３）が拡散源として用いられて、８００℃以上で且つ１１００℃以下程度の温度域で熱拡散が行われる。これにより、半導体基板１の第２主面１ｂ側に第３半導体層４が形成される。
　また、第２の形成方法では、例えば、アルミニウム粉末および有機ビヒクル等を主に含むアルミニウムペーストが、半導体基板１の第２主面１ｂ上に塗布された後に、該アルミニウムペーストが６００℃以上で且つ８５０℃以下の温度域で焼成される。このとき、アルミニウムが半導体基板１内に拡散する。これにより、半導体基板１の第２主面１ｂ側に第３半導体層４が形成される。
　この第２の形成方法が採用されれば、半導体基板１の第２主面１ｂのうちのアルミニウムペーストが塗布された面の近傍の領域において、選択的にアルミニウムが拡散された領域（拡散領域とも言う）が形成される。また、上記半導体形成工程で半導体基板１の第２主面１ｂ側に第２半導体層３が形成されても、該第２主面１ｂ側の第２半導体層３上からアルミニウムペーストが塗布された後に焼成されることで、第２主面１ｂ側の第２半導体層３が第３半導体層４に置き換わる。このため、該第２主面１ｂ側の第２半導体層３を除去する積層部除去工程が不要となる。その結果、太陽電池素子１０の製造工程の簡略化が図られる。なお、この場合には、上記ガラス層除去工程において、半導体基板１の第１主面１ａ側および第２主面１ｂ側のガラス層が除去されれば良い。また、この場合には、例えば、半導体基板１の第１主面１ａ側または第２主面１ｂ側の周辺部において、レーザー等が用いられてｐｎ分離を行う溝部が形成されれば良い。
　　＜(３－７)電極形成工程＞
　電極形成工程では、第１出力取出電極６ａと第１集電電極６ｂとを含む第１電極６、および第２出力取出電極７ａと第２集電電極７ｂとを含む第２電極７が形成される。第１電極６および第２電極７の形成方法としては、例えば、次のような形成方法が採用される。
　第１電極６は、例えば、銀（Ａｇ）等を主として含む金属粉末と、有機ビヒクルと、ガラスフリットとを含有する導電性ペーストが用いられて形成される。ここでは、導電性ペーストが、半導体基板１の第１主面１ａ上に塗布された後に、数十秒以上で且つ数十分以内程度の時間において６００℃以上で且つ８５０℃以下の最高温度に保持される熱処理によって該導電性ペーストが焼成される。これにより、第１電極６が形成される。ここで、導電性ペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用される。なお、半導体基板１の第１主面１ａ上に導電性ペーストが塗布された後に、予め設定された温度で、導電性ペーストにおける溶剤の成分を蒸散させる乾燥工程が行われても良い。このスクリーン印刷法が採用されることで、第１出力取出電極６ａと第１集電電極６ｂとが、別々に形成されることなく、１つの工程で形成される。
　第２集電電極７ｂは、例えば、アルミニウム粉末と有機ビヒクルとを含有するアルミニウムペーストが用いられて形成される。ここでは、半導体基板１の第２主面１ｂのうちの第２出力取出電極７ａが形成される部分の一部を除く略全面に、アルミニウムペーストが塗布される。ここで、アルミニウムペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用される。なお、半導体基板１の第２主面１ｂ上にアルミニウムペーストが塗布された後に、予め設定された温度で、アルミニウムペーストにおける溶剤の成分を蒸散させる乾燥工程が行われても良い。これにより、該乾燥工程の後の各工程において、アルミニウムペーストが、塗布されるべき部分以外の各部に付着し難い。このため、該乾燥工程の後の各工程における作業性が高まり得る。なお、第２集電電極７ｂは、高濃度拡散形成工程におけるアルミニウムペーストの焼成によって形成されても良い。
　第２出力取出電極７ａは、例えば、銀粉末等を主に含む金属粉末と有機ビヒクルとガラスフリットとを含有する銀ペーストが用いられて形成される。ここでは、例えば、半導体基板１の第２主面１ｂ上に対して、上記アルミニウムペーストの塗布が行われた後に、半導体基板１の第２主面１ｂ上に銀ペーストが予め決められた形状を有するように塗布される。このとき、銀ペーストは、第２集電電極７ｂを形成するためのアルミニウムペーストの一部と接する位置に塗布される。これにより、第２出力取出電極７ａが、第２集電電極７ｂの一部と重なるように形成される。ここで、銀ペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用される。なお、半導体基板１の第２主面１ｂ上に銀ペーストが塗布された後に、予め設定された温度で、銀ペーストにおける溶剤の成分を蒸散させる乾燥工程が行われても良い。
　そして、アルミニウムペーストと銀ペーストが塗布された半導体基板１に対し、焼成炉内において、数十秒以上で且つ数十分以内程度の時間において６００℃以上で且つ８５０℃以下の最高温度に保持される熱処理が施される。これにより、該アルミニウムペーストと銀ペーストが焼成されることで、第２電極７が形成される。
　なお、ここでは、印刷および焼成が用いられた第１および第２電極６，７の形成方法を挙げて説明したが、第１および第２電極６，７は、例えば、蒸着法、スパッタリング法およびメッキ法等といった、その他の形成方法によって形成されても良い。
　＜(４)一実施形態のまとめ＞
　以上のように、一実施形態に係る太陽電池素子１０の製造方法によれば、例えば、第１酸水溶液による第１エッチング処理と第２酸水溶液による第２エッチング処理とがこの順に行われることで、上記好適な凹凸部１ａＬが形成される。これにより、受光面における光の反射率が低減され、光を内部に効率良く取り込むことが可能な太陽電池素子１０が実現される。その結果、短絡電流密度が向上し、出力特性の優れた太陽電池素子１０が実現される。すなわち、出力特性に優れた太陽電池モジュール２０が実現される。
　また、一実施形態に係る太陽電池素子１０の製造方法によれば、例えば、ガラス層除去工程においてフッ酸と塩酸が用いられたエッチング処理が採用されることで、半導体基板１に混入した金属元素が低減される。このため、低い製造コストで出力特性の優れた太陽電池素子１０が容易に実現される。すなわち、出力特性に優れた太陽電池モジュール２０が容易に実現される。なお、凹凸形成工程において半導体基板１の第１主面１ａに凹凸部１ａＬが形成されなくても、半導体基板１に混入した金属元素が低減されることで、出力特性の優れた太陽電池素子１０が容易に実現される。但し、半導体層形成工程の前に、半導体基板１の第１主面１ａに凹凸部１ａＬが形成される凹凸形成工程が行われることで、さらに出力特性の優れた太陽電池素子１０が実現される。
　また、一実施形態に係る太陽電池素子１０の製造方法によれば、ガラス層除去工程の前に、上記積層部除去工程において、半導体基板１の第２主面１ｂ側のガラス層および第２半導体層３が除去される。このため、積層部除去工程において、半導体基板１の第１主面１ａ側のガラス層の存在により、半導体基板１の第１主面１ａ側に配されている第２半導体層３の除去および該第２半導体層３に付与されるダメージが低減される。
　＜(５)変形例＞
　なお、本発明は上記一実施形態に限定されるものではなく、以下のように、本発明の範囲内で多くの修正および変更を加えることができる。
　例えば、電極形成工程において、半導体基板１の第１主面１ａ上に塗布された導電性ペースト、ならびに半導体基板１の第２主面１ｂ上に塗布されたアルミニウムペーストおよび銀ペーストが、同じ工程で焼成されても良い。
　また、半導体基板１の第２主面１ｂ側にパッシベーション膜が設けられても良い。このパッシベーション膜は、半導体基板１の裏面である第２主面１ｂにおいて、キャリアの再結合を低減する役割を果たし得る。パッシベーション膜としては、例えば、シリコン系の窒化膜、酸化シリコン（ＳｉＯ２）の膜、酸化アルミニウム（Ａｌ２Ｏ３）の膜および酸化チタン（ＴｉＯ２）の膜等が採用される。ここで、シリコン系の窒化膜としては、例えば、窒化シリコン（Ｓｉ３Ｎ４）の膜、および非晶質の窒化シリコン（a－ＳｉＮｘ）の膜等が挙げられる。このパッシベーション膜の厚さは、例えば、１０ｎｍ以上で且つ２００ｎｍ以下程度であれば良い。また、このパッシベーション膜の形成方法としては、ＰＥＣＶＤ法、蒸着法およびスパッタリング法等が採用される。このように、半導体基板１の第２主面１ｂ側の構造としては、例えば、ＰＥＲＣ（Passivated Emitter and Rear Cell）構造またはＰＥＲＬ(Passivated Emitter Rear Locally-diffused)構造に用いられる構造が採用されれば良い。なお、パッシベーション膜が、反射防止層５と同一の膜によって形成される場合には、該パッシベーション膜が、反射防止層５が形成される工程と同一工程において形成される。
　また、第２半導体層３がボロンを含むｐ型の導電型を呈する半導体層である場合においても、上記ガラス層除去工程と同様な工程によって、ガラス層としてのボロンガラスがエッチング処理によって除去される。
　また、半導体基板１の第２主面１ｂ側に第１出力取出電極６ａが配されるバックコンタクトタイプの構造が採用されても良い。この場合、半導体基板１を貫通する導電部が設けられる。そして、該導電部と半導体基板１の第１主面１ａ上に配されている第１集電電極６ｂとが電気的に接続される。さらに、該導電部が半導体基板１の第２主面１ｂ側に配されている第１出力取出電極６ａと電気的に接続される。
　＜(Ａ)第１の実施例＞
　以下に、一実施形態に係る太陽電池素子１０の製造方法の第１の実施例について説明する。なお、参照図面は、図１～図３である。
　まず、多結晶シリコンのインゴットが固着砥粒タイプのワイヤーソー装置で薄切りにされて、２２０μｍの厚さと、一辺の長さが１５６ｍｍの正方形の盤面形状と、１．５Ω・ｃｍの比抵抗を有する半導体基板１としての多結晶シリコン基板が準備された。そして、多結晶シリコン基板の表面が洗浄された。
　次に、半導体基板１の第１主面１ａに凹凸部１ａＬが形成された。該凹凸部１ａＬは、次の条件１～３の３つの形成方法によって形成された。条件１の形成方法では、上記第１エッチング工程のみによって半導体基板１にエッチング処理が施された。すなわち、条件１の形成方法では、フッ酸、硝酸および硫酸を含む第１酸水溶液１１１によって半導体基板１にエッチング処理が施されることで、凹凸部１ａＬが形成された。条件２の形成方法では、上記第２エッチング工程のみによって半導体基板１にエッチング処理が施された。すなわち、条件２の形成方法では、フッ酸および硝酸を含み且つ硫酸を実質的に含まない第２酸水溶液１１３によって半導体基板１にエッチング処理が施されることで、凹凸部１ａＬが形成された。条件３の形成方法では、上記第１エッチング工程によって半導体基板１にエッチング処理が施された後に、上記第２エッチング工程によって半導体基板１にエッチング処理が施された。すなわち、条件３の形成方法では、第１酸水溶液１１１によって半導体基板１にエッチング処理が施された後に、第２酸水溶液１１３によって半導体基板１にエッチング処理が施されることで、凹凸部１ａＬが形成された。
　このとき、第１酸水溶液１１１は、フッ酸の質量濃度が４６％であるフッ酸水溶液と硝酸の質量濃度が６０％である硝酸水溶液と硫酸の質量濃度が９５％である硫酸水溶液とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４６％であるフッ酸水溶液の体積と硝酸の質量濃度が６０％である硝酸水溶液の体積と硫酸の質量濃度が９５％である硫酸水溶液の体積と比は、１：３：１０とされた。また、第２酸水溶液１１３は、フッ酸の質量濃度が４６％であるフッ酸水溶液と硝酸の質量濃度が６０％である硝酸水溶液と水とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４６％であるフッ酸水溶液の体積と硝酸の質量濃度が６０％である硝酸水溶液の体積と水の体積との比は、３：１２：７とされた。
　そして、ガス状態にしたＰＯＣｌ３が拡散源とされた気相熱拡散法によって、凹凸部１ａＬが形成された半導体基板１の第１主面１ａ側に第２半導体層３が形成された。このとき、第２半導体層３のシート抵抗は、７０Ω／□であった。このようにして、第１半導体層２と第２半導体層３とを含む半導体基板１が準備された。
　ここで得られた半導体基板１に対して、フッ酸水溶液によって燐ガラスが除去されるエッチング処理が行われた後に、第１主面１ａ上にＰＥＣＶＤ法によって反射防止層５となる窒化シリコン膜が形成された。
　さらに、半導体基板１の第２主面１ｂの略全面にアルミニウムペーストが塗布された後に、該アルミニウムペーストが焼成されることで第３半導体層４と第２集電電極７ｂが形成された。また、半導体基板１の第１主面１ａと第２主面１ｂに銀ペーストが塗布された後に、該銀ペーストが焼成されることで第１電極６と第２出力取出電極７ａとが形成された。
　最後に、半導体基板１の第２主面１ｂ側の周辺部に、レーザーによってｐｎ分離を行うための溝部が形成されることで、太陽電池素子が作製された。
　ここでは、条件１の形成方法で凹凸部１ａＬが形成された試料番号１の太陽電池素子と、条件２の形成方法で凹凸部１ａＬが形成された試料番号２の太陽電池素子と、条件３の形成方法で凹凸部１ａＬが形成された試料番号３の太陽電池素子とが製作された。
　そして、試料番号１～３の太陽電池素子が対象とされて、太陽電池素子の出力特性（短絡電流Ｉｓｃ，開放電圧Ｖｏｃ，曲線因子ＦＦ，変換効率）が測定された。なお、これらの出力特性の測定は、ＪＩＳ Ｃ ８９１３に基づいて、ＡＭ（エアマス）が１．５であり且つ光の照射強度が１００ｍＷ／ｃｍ２である条件下にて行われた。この測定結果が、表１に示されている。
　また、レーザー顕微鏡（ＫＥＹＥＮＣＥ社製ＶＫ-９５００）を使用して、太陽電池素子の凹凸部１ａＬの形状（算術平均粗さＲａ、２乗平均粗さＲＭＳ、表面積／面積）が各５点測定された。なお、レーザー顕微鏡のレンズ倍率は１５０倍であり、表面積は半導体基板の凹凸部１ａＬによって生じている表面積であり、面積は測定した領域の面積である。
Figure JPOXMLDOC01-appb-T000001
　表１で示されるように、試料番号１および試料番号２の太陽電池素子と比較して、試料番号３の太陽電池素子では、短絡電流密度および変換効率が相対的に高かった。
　太陽電池素子の凹凸部１ａＬの形状は、試料番号１においては、Ｒａが１．１４０μｍ以上で且つ１．１９５μｍ以下であり、ＲＭＳが１．４８３μｍ以上で且つ１．５５５μｍ以下であり、表面積／面積が５．７４８以上で且つ５．８０９以下であった。試料番号２においては、Ｒａが０．２１０μｍ以上で且つ０．２３３μｍ以下であり、ＲＭＳが０．２５１μｍ以上で且つ０．２８０μｍ以下であり、表面積／面積が１．１８８以上で且つ１．２１９以下であった。試料番号３においては、Ｒａが０．９１３μｍ以上で且つ０．９９４μｍ以下であり、ＲＭＳが１．１８２μｍ以上で且つ１．２８０μｍ以下であり、表面積／面積が５．３６１以上で且つ５．４１０以下であった。これら太陽電池素子の短絡電流密度および変換効率の上昇は、好適な凹凸部１ａＬが形成されたことによって光の反射が低減されたためと考えられる。
　＜(Ｂ)第２の実施例＞
　以下に、一実施形態に係る太陽電池素子１０の製造方法の第２の実施例について説明する。なお、参照図面は、図１～図３である。
　まず、多結晶シリコンのインゴットが遊離砥粒タイプのワイヤーソー装置で薄切りにされて、２２０μｍの厚さと、一辺の長さが１５６ｍｍの正方形の盤面形状と、１．５Ω・ｃｍの比抵抗を有する半導体基板１としての多結晶シリコン基板が準備された。そして、多結晶シリコン基板の表面が洗浄された。
　次に、半導体基板１の第１主面１ａに凹凸部１ａＬが形成された。該凹凸部１ａＬは、次の条件Ａ～Ｄの４つの形成方法によって形成された。
　［Ａ］条件Ａの形成方法では、半導体基板１に、フッ酸および硝酸を含む混合酸水溶液による処理、実質的に水酸化ナトリウム水溶液からなるアルカリ水溶液による処理、実質的にフッ酸水溶液からなる酸水溶液による処理がこの順で行われた。ここでは、混合酸水溶液は、フッ酸の質量濃度が４６％であるフッ酸水溶液と硝酸の質量濃度が６０％である硝酸水溶液と水とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４６％であるフッ酸水溶液の体積と硝酸の質量濃度が６０％である硝酸水溶液の体積と水の体積との比は、３：１２：７とされた。また、実質的にフッ酸水溶液からなる酸水溶液におけるフッ酸の質量濃度は、５％とされた。
　［Ｂ］条件Ｂの形成方法では、半導体基板１に、フッ酸および硝酸を含む混合酸水溶液による処理、実質的に水酸化ナトリウム水溶液からなるアルカリ水溶液による処理、実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液による処理がこの順で行われた。ここでは、混合酸水溶液は、条件Ａの混合酸水溶液と同様なものが用いられた。また、実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液については、フッ酸の質量濃度が４９％であるフッ酸水溶液と塩酸の質量濃度が３５％である塩酸水溶液と水とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４９％であるフッ酸水溶液の体積と塩酸の質量濃度が３５％である塩酸水溶液の体積と水の体積との比は、１：０．０８：１０とされた。
　［Ｃ］条件Ｃの形成方法では、エッチングガスとして、ＳＦ６ガス、Ｃｌ２ガスおよびＯ２ガスが用いられたＲＩＥによる半導体基板１の処理、および実質的にフッ酸からなる酸水溶液による処理がこの順で行われた。ここでは、実質的にフッ酸からなる酸水溶液におけるフッ酸の質量濃度は、１６％とされた。
　［Ｄ］条件Ｄの形成方法では、エッチングガスとして、ＳＦ６ガス、Ｃｌ２ガスおよびＯ２ガスが用いられたＲＩＥによる半導体基板１の処理、および実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液による処理がこの順で行われた。実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液については、フッ酸の質量濃度が４９％であるフッ酸水溶液と塩酸の質量濃度が３５％である塩酸水溶液と水とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４９％であるフッ酸水溶液の体積と塩酸の質量濃度が３５％である塩酸水溶液の体積と水の体積との比は、１：０．０８：２とされた。
　そして、ガス状態にしたＰＯＣｌ３が拡散源とされた気相熱拡散法によって、凹凸部１ａＬが形成された半導体基板１の第１主面１ａ側に第２半導体層３が形成された。このとき、第２半導体層３のシート抵抗は、７０Ω／□であった。このようにして、第１半導体層２と第２半導体層３とを含む半導体基板１が準備された。
　ここで、得られた半導体基板１の表面に形成されたガラス層としての燐ガラスがエッチング処理によって除去された。該燐ガラスは、次の条件ａ，ｂの２つの除去方法によって除去された。
　［ａ］条件ａの除去方法では、実質的にフッ酸水溶液および塩酸水溶液からなる第１混合酸水溶液によってガラス層としての燐ガラスがエッチング処理によって除去された。ここでは、第１混合酸水溶液については、フッ酸の質量濃度が４９％であるフッ酸水溶液と塩酸の質量濃度が３５％である塩酸水溶液と水とが混合されることで調製された。ここで、混合されるフッ酸の質量濃度が４９％であるフッ酸水溶液の体積と塩酸の質量濃度が３５％である塩酸水溶液の体積と水の体積との比は、１：０．０８：１０とされた。
　［ｂ］条件ｂの除去方法では、実質的にフッ酸水溶液のみからなる酸水溶液によってガラス層としての燐ガラスがエッチング処理によって除去された。ここでは、実質的にフッ酸水溶液からなる酸水溶液におけるフッ酸の質量濃度は、８％とされた。
　その後、第１主面１ａ上にＰＥＣＶＤ法によって反射防止層５となる窒化シリコン膜が形成された。
　さらに、半導体基板１の第２主面１ｂの略全面にアルミニウムペーストが塗布された後に、該アルミペーストが焼成されることで第３半導体層４と第２集電電極７ｂが形成された。また、半導体基板１の第１主面１ａと第２主面１ｂに銀ペーストが塗布された後に、該銀ペーストが焼成されることで第１電極６と第２出力取出電極７ａとが形成された。
　最後に、半導体基板１の第２主面１ｂ側の周辺部に、レーザーによってｐｎ分離を行うための溝部が形成されることで、太陽電池素子が作製された。
　ここでは、条件Ａの形成方法と条件ａの除去方法とが採用されて試料番号４の太陽電池素子が製作された。条件Ｂの形成方法と条件ａの除去方法とが採用されて試料番号５の太陽電池素子が製作された。条件Ｃの形成方法と条件ａの除去方法とが採用されて試料番号６の太陽電池素子が製作された。条件Ｄの形成方法と条件ａの除去方法とが採用されて試料番号７の太陽電池素子が製作された。また、条件Ａの形成方法と条件ｂの除去方法とが採用されて試料番号８の太陽電池素子が製作された。条件Ｂの形成方法と条件ｂの除去方法とが採用されて試料番号９の太陽電池素子が製作された。条件Ｃの形成方法と条件ｂの除去方法とが採用されて試料番号１０の太陽電池素子が製作された。条件Ｄの形成方法と条件ｂの除去方法とが採用されて試料番号１１の太陽電池素子が製作された。
　そして、試料番号４～１１の太陽電池素子が対象とされて、太陽電池素子の出力特性（短絡電流Ｉｓｃ，開放電圧Ｖｏｃ，曲線因子ＦＦ，変換効率）が測定された。なお、これらの出力特性の測定は、ＪＩＳ Ｃ ８９１３に基づいて、ＡＭ（エアマス）が１．５であり且つ光の照射強度が１００ｍＷ／ｃｍ２である条件下にて行われた。この測定結果が、試料番号８の各出力特性が１とされて規格化された値とされて、表２に各試料番号における試料番号８との比較値が示されている。
Figure JPOXMLDOC01-appb-T000002
　表２で示されるように、試料番号８～１１の太陽電池素子と比較して、試料番号４～７の太陽電池素子では、変換効率が相対的に高かった。
　この変換効率の上昇は、燐ガラスがエッチング処理によって除去される際に実質的にフッ酸水溶液と塩酸水溶液とからなる第１混合酸水溶液が用いられたことによる効果があったためと考えられる。具体的には、半導体基板１の表面近傍に存在する金属元素の除去効率が塩酸によって高められ、溶液中に存在する金属元素の半導体基板１の表面への付着が塩酸によって低減される効果があったためと考えられる。
　さらに、試料番号８の太陽電池素子と試料番号９の太陽電池素子との比較、試料番号１０の太陽電池素子と試料番号１１の太陽電池素子との比較においては、変換効率の上昇は殆ど見られなかった。
　これに対して、試料番号５の太陽電池素子では、試料番号４の太陽電池素子と比較して、凹凸部形成工程において実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液によって半導体基板１が処理されることで、相対的に高い変換効率が実現された。また、試料番号７の太陽電池素子においても、試料番号６の太陽電池素子と比較して、同様に、凹凸部形成工程において実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液によって半導体基板１が処理されることで、相対的に高い変換効率が実現された。
　これらの変換効率の上昇は、半導体層形成工程における熱拡散の処理の前工程となる凹凸部形成工程において、水溶液による処理時またはＲＩＥによる処理時に半導体基板１の表面近傍に付着した金属元素が、除去されることによって実現されたものと考えられる。具体的には、高温での熱拡散の処理時において、半導体基板１の表面近傍に付着した金属元素が、該半導体基板１の結晶内に不純物として拡散することが低減されることによって、変換効率が上昇したものと考えられる。そして、試料番号５，７の太陽電池素子では、半導体層形成工程における熱拡散の処理後に、半導体基板１の表面近傍に存在する金属元素がさらに除去されることで、飛躍的にｐｎ接合領域の品質が向上したため、高い変換効率が実現されたものと考えられる。
　また、試料番号７の太陽電池素子では、試料番号６の太陽電池素子と比較して、変換効率が相対的に高い。この出力特性の向上の一因は、実質的にフッ酸水溶液と塩酸水溶液とからなる酸水溶液によって、凹凸部１ａＬ上に形成された酸化膜が効果的に除去された結果、半導体基板１の第１主面１ａにおける撥水性が大幅に向上したことによるものと考えられる。具体的には、半導体基板１の第１主面１ａにおける撥水性の大幅な向上によって、半導体層形成工程における熱拡散時における半導体基板１内におけるドーパントの拡散のムラが改善されたことが、出力特性の向上の一因と考えられる。
　１　半導体基板
　１ａ，１０ａ　第１主面
　１ｂ，１０ｂ　第２主面
　１ａＬ　凹凸部
　２　第１半導体層
　３　第２半導体層
　４　第３半導体層
　５　反射防止層
　６　第１電極
　６ａ　第１出力取出電極
　６ｂ　第１集電電極
　７　第２電極
　７ａ　第２出力取出電極
　７ｂ　第２集電電極
　１０　太陽電池素子

Claims (15)

  1. 　第１導電型の半導体基板の第１主面に酸水溶液によるエッチング処理を施すことで、該半導体基板の前記第１主面に凹凸部を形成する凹凸部形成工程と、
    前記半導体基板の前記第１主面側の領域に前記第１導電型とは逆の導電型である第２導電型の半導体層を形成する半導体層形成工程とを有し、
    前記凹凸部形成工程は、前記半導体基板の前記第１主面に、フッ酸、硝酸および硫酸を含む第１酸水溶液による第１エッチング処理を施す第１エッチング工程と、該第１エッチング工程の後に、前記半導体基板の前記第１主面に、フッ酸および硝酸を含み且つ硫酸を実質的に含まない第２酸水溶液による第２エッチング処理を施す第２エッチング工程とを有する太陽電池素子の製造方法。
  2. 　前記第２エッチング工程において、前記第１エッチング工程における前記第１酸水溶液の温度よりも低い温度の前記第２酸水溶液によって、前記第２エッチング処理を前記半導体基板の前記第１主面に施す、請求項１に記載の太陽電池素子の製造方法。
  3. 　前記第２エッチング工程において、フッ酸の質量に対する硝酸の質量の比率が前記第１酸水溶液におけるフッ酸の質量に対する硝酸の質量の比率よりも大きい前記第２酸水溶液によって、前記第２エッチング処理を前記半導体基板の前記第１主面に施す、請求項１または請求項２に記載の太陽電池素子の製造方法。
  4. 　前記凹凸部形成工程は、前記第１エッチング工程の後であって前記第２エッチング工程の前に前記半導体基板の前記第１主面の水洗を行う第１水洗工程と、前記第２エッチング工程の後に前記半導体基板の前記第１主面の水洗を行う第２水洗工程とをさらに有し、
    前記第２水洗工程において、前記第１水洗工程における水洗の時間よりも長い時間の水洗を行う、請求項１から請求項３のいずれか１つの請求項に記載の太陽電池素子の製造方法。
  5. 　前記第１エッチング工程において、前記半導体基板の前記第１主面と前記第１酸水溶液の液面とが略垂直の関係を有するように、前記半導体基板を前記第１酸水溶液に浸漬する、請求項１から請求項４のいずれか１つの請求項に記載の太陽電池素子の製造方法。
  6. 　半導体材料のインゴットを、砥粒が固着しているワイヤーによって薄切りにして、前記半導体基板を準備する基板準備工程をさらに有する、請求項１から請求項５のいずれか１つの請求項に記載の太陽電池素子の製造方法。
  7. 　熱拡散法によって、第１導電型の半導体基板の第１主面側の領域に該第１導電型とは逆の導電型である第２導電型の半導体層および該半導体層上に配され且つ前記第２導電型に係るドーパントとなる元素を含むガラス層を形成する積層部形成工程と、
    フッ酸および塩酸を用いた前記ガラス層の除去を行うガラス層除去工程とを有する太陽電池素子の製造方法。
  8. 　前記ガラス層除去工程において、フッ酸の質量濃度が塩酸の質量濃度の２倍以上で且つ１００倍以下である第１混合酸水溶液を用いる、請求項７に記載の太陽電池素子の製造方法。
  9. 　前記積層部形成工程において、前記半導体基板の前記第１主面側の領域および前記第１主面とは逆側の第２主面側の領域に、前記半導体層および該半導体層上に配される前記ガラス層を形成して、
    前記積層部形成工程の後であって前記ガラス層除去工程の前に、前記半導体基板の前記第２主面側の領域に形成された前記ガラス層および前記半導体層を除去する積層部除去工程をさらに有し、
    該積層部除去工程は、フッ酸および硝酸を含む第２混合酸水溶液を用いて、前記半導体基板の前記第２主面側の領域に形成された前記ガラス層および前記半導体層を除去するとともに、前記第２主面にエッチング処理を施すエッチング工程と、該エッチング工程の後にアルカリ水溶液を用いて前記第２主面を処理する第１アルカリ処理工程とを有している、請求項７または請求項８に記載の太陽電池素子の製造方法。
  10. 　前記エッチング工程において、フッ酸、硝酸および硫酸を含む前記第２混合酸水溶液を用いて、前記半導体基板の前記第２主面側の領域に形成された前記ガラス層および前記半導体層を除去するとともに、前記第２主面に前記エッチング処理を施す、請求項９に記載の太陽電池素子の製造方法。
  11. 　前記積層部形成工程の前に、前記半導体基板の前記第１主面にエッチング処理を施すことによって前記半導体基板の前記第１主面に凹凸部を形成する凹凸部形成工程をさらに有する、請求項７から請求項１０のいずれか１つの請求項に記載の太陽電池素子の製造方法。
  12. 　前記凹凸部形成工程は、前記半導体基板の前記第１主面に、フッ酸および硝酸を含む酸水溶液によるエッチング処理を施す第１処理工程と、該第１処理工程の後にアルカリ水溶液を用いて前記第１主面を処理する第２処理工程と、該第２処理工程の後にフッ酸および塩酸を含む混合酸水溶液によるエッチング処理、ならびにフッ酸水溶液および塩酸水溶液によるエッチング処理のうちの少なくとも一方のエッチング処理を前記第１主面に施す第３処理工程とを有する、請求項１１に記載の太陽電池素子の製造方法。
  13. 　前記凹凸部形成工程は、前記半導体基板の前記第１主面にエッチング残渣を付着させながらエッチング処理を施す残渣利用エッチング工程と、該残渣利用エッチング工程の後に、フッ酸および塩酸を用いたエッチング処理を前記第１主面に施すことで、該第１主面から前記エッチング残渣を除去する残渣除去工程とを有する、請求項１１に記載の太陽電池素子の製造方法。
  14. 　請求項１から請求項１３のいずれか１つの請求項に記載の太陽電池素子の製造方法によって製造された太陽電池素子。
  15. 　請求項１４に記載の複数の前記太陽電池素子と、
    該複数の太陽電池素子を電気的に接続する接続部材とを備える太陽電池モジュール。
PCT/JP2012/051757 2011-01-27 2012-01-27 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール Ceased WO2012102368A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012554858A JP5677469B2 (ja) 2011-01-27 2012-01-27 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール
US13/982,230 US9123840B2 (en) 2011-01-27 2012-01-27 Solar cell element manufacturing method, solar cell element, and solar cell module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-014715 2011-01-27
JP2011014715 2011-01-27
JP2011042196 2011-02-28
JP2011-042196 2011-02-28

Publications (1)

Publication Number Publication Date
WO2012102368A1 true WO2012102368A1 (ja) 2012-08-02

Family

ID=46580931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/051757 Ceased WO2012102368A1 (ja) 2011-01-27 2012-01-27 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール

Country Status (3)

Country Link
US (1) US9123840B2 (ja)
JP (1) JP5677469B2 (ja)
WO (1) WO2012102368A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013049558A3 (en) * 2011-09-30 2013-10-10 Silicor Materials Inc. Textured photovoltaic cells and methods
WO2014175072A1 (ja) * 2013-04-26 2014-10-30 株式会社Tkx 太陽電池用シリコンウエハー及びその製造方法
JP2014232829A (ja) * 2013-05-30 2014-12-11 日本化成株式会社 太陽電池用シリコンウエハーの製造方法
JP2015056586A (ja) * 2013-09-13 2015-03-23 独立行政法人産業技術総合研究所 結晶系シリコン太陽電池及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082901B2 (en) * 2012-04-11 2015-07-14 E I Du Pont De Nemours And Company Solar cell and manufacturing method of the same
CA2953790C (en) 2014-06-27 2021-11-23 Vidrio Plano De Mexico, S.A. De C.V. Production method for sheets of glass with a diffuse finish, and resulting sheet of glass
CN105576074A (zh) * 2014-10-08 2016-05-11 上海神舟新能源发展有限公司 一种n型双面电池的湿法刻蚀方法
CN118658915B (zh) * 2024-08-20 2024-11-01 金阳(泉州)新能源科技有限公司 设置反型隔离结构的联合钝化背接触电池及其制备和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258285A (ja) * 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP2003309276A (ja) * 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2005311060A (ja) * 2004-04-21 2005-11-04 Sharp Corp 太陽電池の製造方法、太陽電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787692B2 (en) * 2000-10-31 2004-09-07 National Institute Of Advanced Industrial Science & Technology Solar cell substrate, thin-film solar cell, and multi-junction thin-film solar cell
JP4319006B2 (ja) 2003-10-23 2009-08-26 シャープ株式会社 太陽電池セルの製造方法
JP2005340643A (ja) 2004-05-28 2005-12-08 Sharp Corp 太陽電池用半導体基板の製造方法
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
JP2008181965A (ja) * 2007-01-23 2008-08-07 Sharp Corp 積層型光電変換装置及びその製造方法
TWI559372B (zh) * 2010-04-06 2016-11-21 薄膜電子Ａｓａ公司 磊晶結構、其形成方法及含此結構之元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258285A (ja) * 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP2003309276A (ja) * 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2005311060A (ja) * 2004-04-21 2005-11-04 Sharp Corp 太陽電池の製造方法、太陽電池

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013049558A3 (en) * 2011-09-30 2013-10-10 Silicor Materials Inc. Textured photovoltaic cells and methods
WO2014175072A1 (ja) * 2013-04-26 2014-10-30 株式会社Tkx 太陽電池用シリコンウエハー及びその製造方法
JP2014225633A (ja) * 2013-04-26 2014-12-04 株式会社Tkx 太陽電池用シリコンウエハー及びその製造方法
CN105144351A (zh) * 2013-04-26 2015-12-09 株式会社Tkx 太阳能电池用硅晶圆及其制造方法
CN105144351B (zh) * 2013-04-26 2017-09-26 株式会社Tkx 太阳能电池用硅晶圆及其制造方法
JP2014232829A (ja) * 2013-05-30 2014-12-11 日本化成株式会社 太陽電池用シリコンウエハーの製造方法
JP2015056586A (ja) * 2013-09-13 2015-03-23 独立行政法人産業技術総合研究所 結晶系シリコン太陽電池及びその製造方法

Also Published As

Publication number Publication date
US9123840B2 (en) 2015-09-01
JP5677469B2 (ja) 2015-02-25
US20140000675A1 (en) 2014-01-02
JPWO2012102368A1 (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
JP5677469B2 (ja) 太陽電池素子の製造方法、太陽電池素子、および太陽電池モジュール
CN101150148B (zh) 铝背发射结n型单晶硅太阳电池制作工艺
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
US9171975B2 (en) Solar cell element and process for production thereof
JP6482692B2 (ja) 太陽電池素子
TW201703277A (zh) 一種局部背接觸太陽能電池的製備方法
WO2007122897A1 (ja) インターコネクタ付き太陽電池、太陽電池モジュールおよび太陽電池モジュールの製造方法
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
CN102593263A (zh) N型晶体硅背发射结太阳能电池的制备方法及腐蚀液
JP6423373B2 (ja) 光電変換素子およびそれを備えた太陽電池モジュール
TWI611589B (zh) 太陽電池及太陽電池模組
CN105161553A (zh) 一种新型全背电极晶体硅太阳电池的制备方法
CN105826408B (zh) 局部背表面场n型太阳能电池及制备方法和组件、系统
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
WO2016068237A1 (ja) 太陽電池モジュール
WO2015122257A1 (ja) 光電変換素子
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
JPWO2009157053A1 (ja) 光起電力装置およびその製造方法
JP6502147B2 (ja) 太陽電池の製造方法および太陽電池モジュールの製造方法
JP2012256713A (ja) 太陽電池の製造方法
CN105304758A (zh) 一种降低背接触光伏电池贯孔电极处漏电的方法
JP5920421B2 (ja) 太陽電池モジュールの製造方法
CN114628539A (zh) 一种金刚线切割多晶硅片的制绒方法、制绒硅片及太阳能电池片
CN102460656B (zh) 太阳能电池的制造方法
JP2013089665A (ja) 太陽電池の製造方法、太陽電池及び太陽電池モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12738745

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012554858

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13982230

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12738745

Country of ref document: EP

Kind code of ref document: A1