WO2012099098A1 - 温度補償機能を有する自動利得制御回路を用いたディジタル復調回路 - Google Patents

温度補償機能を有する自動利得制御回路を用いたディジタル復調回路 Download PDF

Info

Publication number
WO2012099098A1
WO2012099098A1 PCT/JP2012/050801 JP2012050801W WO2012099098A1 WO 2012099098 A1 WO2012099098 A1 WO 2012099098A1 JP 2012050801 W JP2012050801 W JP 2012050801W WO 2012099098 A1 WO2012099098 A1 WO 2012099098A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
gain control
temperature
digital
signal
Prior art date
Application number
PCT/JP2012/050801
Other languages
English (en)
French (fr)
Inventor
雄三 鈴木
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2012553726A priority Critical patent/JP5590154B2/ja
Priority to US13/979,109 priority patent/US8934858B2/en
Publication of WO2012099098A1 publication Critical patent/WO2012099098A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements

Definitions

  • the present invention relates to a digital demodulation circuit using an automatic gain control circuit having a temperature compensation function.
  • This application claims priority based on Japanese Patent Application No. 2011-6608 for which it applied to Japan on January 17, 2011, and uses the content here.
  • VGA Variable Gain Amplifier
  • This digital demodulation circuit demodulates a digital signal from a modulated wave obtained by modulating a carrier wave with a digital signal.
  • Patent Documents 1 and 2 disclose a technique for compensating for a temperature change of a variable gain amplifier of a digital demodulation circuit.
  • Patent Document 1 discloses a temperature compensation method of an automatic gain control circuit (AGC: Automatic Gain Control), which is applied to baseband processing of a communication device by correcting the temperature detected by a temperature sensor.
  • Patent Document 2 discloses a temperature compensation method applied to a digital wireless terminal, and realizes temperature compensation of an amplifier gain parameter of an analog processing unit using a parameter memory of the digital processing unit.
  • AGC Automatic Gain Control
  • temperature correction data corresponding to temperature information is stored in the memory in advance, and temperature correction of the control value for the variable gain amplifier is realized by reading the temperature correction data from the memory by CPU processing. is doing.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a digital demodulation circuit that realizes a temperature compensation function of an automatic gain control circuit with a simple configuration.
  • a digital demodulation circuit includes a variable gain control amplifier that amplifies a reception signal at an intermediate frequency, and a quadrature that converts the reception signal amplified by the variable gain control amplifier into a baseband signal and separates it into an in-phase component and a quadrature component A demodulator, an A / D converter that converts in-phase and quadrature components of the baseband signal into digital signals, a gain control circuit that generates a first gain control voltage based on the digital signals, and an ambient temperature A temperature correction circuit for generating and smoothing a pulse width modulation signal having a pulse width according to the above, and adding a predetermined gain and offset for compensating for a change in ambient temperature to generate a temperature correction value; And an adder for adding a temperature correction value to the gain control voltage to generate a second gain control voltage.
  • the variable gain control amplifier amplifies the received signal with a gain corresponding to the second gain control voltage.
  • the receiving apparatus receives a radio frequency signal and converts it into a received signal having an intermediate frequency, and performs digital demodulation having a temperature compensation function and an automatic gain control function by the digital demodulation circuit.
  • an analog temperature correction value is generated by adding a predetermined gain and offset for compensating for the temperature change of the variable gain control amplifier to the temperature data indicating the ambient temperature by the temperature correction circuit.
  • an analog temperature correction value can be generated with a relatively simple circuit configuration.
  • the present invention can realize temperature compensation of the analog circuit elements in the digital demodulation circuit with a relatively simple circuit configuration.
  • FIG. 2 is a circuit diagram of an offset / gain adding circuit shown in FIG. 1.
  • It is a block diagram of the PWM modulation circuit shown in FIG. It is a figure which shows the relationship between ambient temperature and a PWM modulation waveform. It is a time chart which shows a time-dependent change of the operation waveform of each part of a PWM modulation circuit. It is a graph which shows the relationship between ambient temperature change and the output voltage of LPF. 5 is a graph showing temperature characteristics of an AGC control voltage and a temperature correction value 34 before and after temperature correction.
  • FIG. 9 is a block diagram of the PWM modulation circuit shown in FIG. 8. It is a block diagram of a digital demodulation circuit using an automatic gain control circuit that does not implement a temperature compensation function. It is a graph which shows the characteristic of AGC voltage versus AVGA gain. It is a graph which shows the characteristic of a received signal level versus AGC control voltage. (A) A graph showing the characteristics of AGC control voltage versus AVGA gain, (B) A graph showing the characteristics of received signal level versus AVGA gain.
  • a graph showing the characteristic of the reception signal level versus the AGC control voltage and (B) a graph showing the characteristic of the reception signal level versus the AVGA output level. It is a graph which shows the characteristic of the received signal level versus AGC control voltage by ambient temperature change. It is a graph which shows the characteristic of the received signal level with respect to an ambient temperature change with respect to an AVGA gain. It is a graph which shows the characteristic of the received signal level with respect to ambient temperature change versus AVGA output level. It is a graph which shows the characteristic of temperature vs. AGC control voltage.
  • FIG. 10 is a block diagram showing the configuration of a digital demodulation circuit using an automatic gain control circuit that does not implement the temperature compensation function.
  • This digital demodulation circuit receives a received signal 10 converted from a radio frequency (RF: Radio Frequency) to an intermediate frequency (IF: Intermediary Frequency).
  • RF Radio Frequency
  • IF Intermediary Frequency
  • the received signal 10 is input to a BPF (Band Pass Filter) 11 in order to remove unnecessary frequency components.
  • the received signal 10 that has passed through the BPF 11 is amplified by an intermediate frequency power amplifier (IF amplifier) 12 and then sent to an AVGA (Analog Voltage Variable Gain Amplifier: that is, an analog voltage control VGA) 13.
  • IF amplifier intermediate frequency power amplifier
  • AVGA Analog Voltage Variable Gain Amplifier
  • the AVGA 13 can output even if its input level fluctuates by changing the gain of the built-in amplifier according to the AGC control voltage 20 supplied from the AGC control circuit 21 (AGC: Analog Voltage Gain Control; Automatic Gain Control). Has the function of keeping the level constant.
  • AGC Analog Voltage Gain Control; Automatic Gain Control.
  • the quadrature demodulator 14 converts the IF signal received from the AVGA 13 into a baseband (BB) signal using the oscillation signal supplied from the local oscillator (LO) 15, and converts the in-phase component (Pch) and the quadrature component (Qch). And to separate.
  • BB baseband
  • LO local oscillator
  • the quadrature demodulator 14 supplies the in-phase component of the baseband signal to an A / D (analog / digital) converter 17a via an LPF (Low Pass Filter) 16a and converts the quadrature component to A / D via the LPF 16b.
  • the A / D converter 17a converts the in-phase component of the baseband signal into a digital signal Di, and supplies the digital signal Di to an EQL (Equalizer) 19 via a digital filter ROF (Root Cosse Roll Off Filter) 18a.
  • the A / D converter 17b converts the quadrature component of the baseband signal into a digital signal Dq and supplies the digital signal Dq to the EQL 19 via the ROF 18b.
  • the EQL 19 is a linear equalizer for removing intersymbol interference components from the digital signals Di and Dq.
  • the digital demodulator circuit has other functions such as a carrier synchronization function for synchronizing the frequency of the oscillation signal of the LO 15 with the frequency of the received signal 10, and a sampling clock phase used for A / D conversion in the A / D converters 17a and 17b. It has a clock synchronization function to synchronize with the optimum phase. Since these functions are not directly related to the embodiment of the present invention, the detailed description thereof is omitted.
  • the AGC control circuit 21 which is a main component of the present invention will be described.
  • This instantaneous power P is compared with a preset threshold value ACGREF22.
  • the AGC control circuit 21 smoothes the comparison result to generate an AGC control voltage 20 and sends it to the AVGA 13.
  • the AVGA 13 varies the gain of the built-in amplifier in accordance with the AGC control voltage 20 so that the output level is always constant even when the level of the power amplifier 12 changes with the level fluctuation of the received signal 10.
  • FIG. 11 shows the characteristics of the AGC voltage 20 vs. AVGA 13 gain
  • FIG. 12 shows the characteristics of the received signal 10 level vs. the AGC control voltage 20.
  • the gain of the AVGA 13 increases linearly as the AGC control voltage 20 increases.
  • the operation of the AGC control circuit 21 will be described with reference to FIGS.
  • the input level of the A / D converters 17a and 17b also decreases accordingly, so the instantaneous power P calculated from the digital signals Di and Dq after A / D conversion. Is below the threshold AGCREF22.
  • the AGC control circuit 21 increases the AGC control voltage 20 to increase the gain of the built-in amplifier of the AVGA 13, thereby suppressing a decrease in the output level of the AVGA 13 and the input levels of the A / D converters 17a and 17b.
  • the AGC control circuit 21 decreases the AGC control voltage 20, By reducing the gain of the internal amplifier of the AVGA 13, an increase in the output level of the AVGA 13 and the input levels of the A / D converters 17a and 17b are suppressed.
  • the voltage 20 is derived and the gain of the internal amplifier of the AVGA 13 is controlled so that the input levels of the A / D converters 17a and 17b are constant. This makes it possible to keep the input levels of the A / D converters 17a and 17b constant so as to be equal to the threshold value AGCREF22 even under conditions where the received signal 10 varies in level.
  • the gain characteristics of the AVGA 13 built-in amplifier also have a limit as a device, and the range of input levels that can be controlled by AGC is limited.
  • 13 and 14 show the received signal 10 level vs. AVGA 13 gain characteristic and the received signal 10 level vs. AVGA 13 output level characteristic in addition to the characteristics shown in FIG. 11 and FIG.
  • the received signal 10 means an IF input signal (that is, an input signal of the BPF 11) of the digital demodulation circuit.
  • the region where the gain of the AVGA 13 changes linearly with respect to the change of the AGC control voltage 20 is a region where the AGC control is effective.
  • the gain of the internal amplifier of the AVGA 13 can be variably controlled to keep the output level of the AVGA 13 constant.
  • the gain of the AVGA 13 is constant regardless of the change in the AGC control voltage 20. For this reason, when the level fluctuation range of the received signal 10 is in the AGC control invalid region, the gain control of the internal amplifier of the AVGA 13 cannot be performed so that the output level of the AVGA 13 becomes constant.
  • the level of the received signal 10 is lowered, the output level of the AVGA 13 is also lowered as it is, and the S / N ratio (signal power to noise power ratio) is deteriorated in the digital demodulation circuit.
  • the level of the received signal 10 increases, the output level of the AVGA 13 also increases, causing transmission characteristics to deteriorate due to waveform distortion in the digital demodulation circuit. For this reason, unless the level fluctuation range of the received signal 10 falls within the AGC control effective area, the radio transmission characteristics deteriorate.
  • the above AGC control effective region varies depending on the ambient temperature.
  • active devices such as the power amplifier 12, the AGVA 13, and the quadrature demodulator 14 generally have a property that the gain decreases when the temperature rises and the gain increases when the temperature falls.
  • 15 to 17 show characteristics of the AGC control voltage 20, the gain of the AVGA 13, and the output level of the AVGA 13 with respect to the level of the received signal 10 when the ambient temperature change occurs.
  • the solid line indicates the characteristics at normal temperature (for example, 27 ° C.)
  • the broken line indicates the low temperature (the lower limit temperature of the operating range)
  • the chain line indicates the high temperature (the upper limit temperature of the operating range). From the characteristics shown in FIGS.
  • the digital demodulator circuit decreases the temperature by decreasing the AGC control voltage 20 to increase the gain of the built-in amplifier of the AVGA 13 when the temperature rises so as to absorb the gain fluctuation of the active device due to the temperature change.
  • the AGC control voltage 20 is increased to decrease the gain of the internal amplifier of the AVGA 13.
  • the AGC controllable area shifts at the high temperature, and the received signal
  • the AGC control becomes invalid.
  • the wireless transmission characteristics deteriorate due to the influence of S / N ratio deterioration caused by the signal level decrease. That is, in the digital demodulating circuit using the conventional automatic gain control circuit shown in FIG. 10, when the ambient temperature changes, the level variable range of the received signal 10 cannot be stored in the AGC control effective area, and wireless transmission is performed. Causes deterioration of characteristics.
  • FIG. 18 shows the characteristics of the AGC control voltage 20 (before temperature correction) with respect to the ambient temperature. However, the level of the received signal 10 is assumed to be constant. As shown in FIG. 18, since the gain of the active device constituting the digital demodulating circuit decreases as the temperature rises, the AGC control circuit 21 absorbs the gain reduction by the digital of the A / D converters 17a and 17b.
  • a control value that changes continuously and smoothly according to the ambient temperature change is generated based on the temperature information acquired by the temperature sensor in the automatic gain control circuit, and the control is performed.
  • a temperature correction value for canceling the influence of the temperature change on the AGC control voltage 20 is generated by adjusting the temperature change rate of the value.
  • FIG. 1 is a block diagram showing a digital demodulation circuit according to an embodiment of the present invention.
  • the digital demodulating circuit in FIG. 1 employs an automatic gain control compensation method, and the configuration of the block 100 surrounded by the alternate long and short dash line is newly compared to the components of the digital demodulating circuit having no temperature compensation function shown in FIG. It is equipped.
  • the block 100 includes a temperature sensor 30, a PWM (Pulse Width Modulation) modulation circuit 31, an LPF (Low Pass Filter) 32, an offset / gain addition circuit 33, and an addition circuit 35.
  • PWM Pulse Width Modulation
  • LPF Low Pass Filter
  • the temperature sensor 30 detects, for example, the ambient temperature of the power amplifier 12, the AVGA 13, and the quadrature demodulator 14, and outputs a digital value (that is, temperature information) indicating the ambient temperature.
  • the PWM modulation circuit 31 changes the duty ratio of the pulse wave based on the temperature information of the temperature sensor 30 and outputs a PWM modulation waveform.
  • the LPF 32 smoothes the PWM modulation waveform and extracts a DC component.
  • the offset / gain adding circuit 33 multiplies the DC component received from the LPF 32 by an appropriate gain (or a predetermined multiplier), adds an appropriate offset (or a predetermined constant), and outputs a temperature correction value 34.
  • the adder circuit 35 adds the temperature correction value 34 to the AGC control voltage 20 of the AGC control circuit 21 to obtain an AGC control voltage 36 and sends it to the AVGA 13.
  • a block 101 represents a temperature correction value generation circuit.
  • BPF 11, power amplifier 12, AVGA 13, quadrature demodulator 14, LO15, LPF 16a, LPF 16b, input unit of A / D converter 17a, input unit of A / D converter 17b, LPF 32, offset / gain adding circuit 33 and the adder circuit 35 constitute an analog part.
  • the output unit of the A / D converter 17a, the output unit of the A / D converter 17b, the ROF 18a, ROF 18b, EQL 19, the AGC control circuit 21, the output unit of the temperature sensor 30, and the PWM modulation circuit 31 constitute a digital unit. is doing.
  • FIG. 2 is a circuit diagram of the offset / gain adding circuit 33.
  • the offset / gain adding circuit 33 is configured by an inverting amplifier circuit using an operational amplifier 44.
  • the direct current component smoothed by the LPF 32 is supplied to the input terminal 40.
  • the resistors 41a and 41b are resistors for gain addition.
  • the resistors 43a and 43b are resistors for adding an offset, and generate an offset value by dividing a power supply voltage (or a constant voltage) applied to the terminal 42.
  • a method for setting the resistors 41a, 41b, 43a, and 43b will be described in the following operation description.
  • the direct current component to which the desired gain and offset are added by the offset / gain adding circuit 33 is output from the output terminal 45 as the temperature correction value 34.
  • FIG. 3 is a block diagram of the PWM modulation circuit 31, and all the functional blocks operate with the same clock.
  • temperature information that is, temperature data
  • the temperature data is, for example, an 8-bit digital value.
  • the latch circuit 53 reads temperature data only when the control signal (pulse signal) of the Enable circuit 52 is at a high level “H (Enable)”. When the control signal of the Enable circuit 52 is at a low level “L”, the temperature data read when the control signal is “H (Enable)” is latched.
  • the Enable circuit 52 generates a control signal to the latch circuit 53 based on the count value of the 8-bit counter 51.
  • the comparator 54 compares the temperature data value A of the latch circuit 53 with the count value B of the 8-bit counter 51 to generate a PWM waveform and outputs it to the output terminal 55.
  • the AGC control voltage 20 before the temperature correction is increased by the AGC control circuit 21 to absorb the decrease in the gain of the active device constituting the digital demodulation circuit due to the temperature rise.
  • the gain of the AVGA 13 increases.
  • the AGC control voltage 20 is appropriately corrected to suppress temperature fluctuations in the gains of the AGC control voltage 20 and the AVGA 13, and the level of the received signal 10 (IFmin to IFmax). ) Must always be kept within the optimum range (that is, the AGC operating range at normal temperature (27 ° C.)).
  • temperature compensation of the AGC control circuit 21 will be described.
  • the temperature sensor 30 detects the ambient temperature and sends temperature data that is an 8-bit digital value to the PWM modulation circuit 31.
  • the PWM modulation circuit 31 performs PWM modulation on the temperature data to generate a modulation signal (or a PWM modulation waveform).
  • FIG. 4 shows the relationship between the ambient temperature and the PWM modulation waveform
  • FIG. 5 shows the operation waveform of each part of the PWM modulation circuit 31.
  • the 8-bit counter 51 repeatedly counts 8-bit binary numbers from “00000000 (“ 0 ”in decimal number representation)” to “11111111 (“ 255 ”in decimal number representation)”.
  • the Enable circuit 52 sends a high-level control signal “H (Enable)” to the latch circuit 53 only when the count value of the 8-bit counter 51 is “11111111”.
  • the latch circuit 53 reads temperature data only when the control signal is “H (Enable)”.
  • the control signal is “L” for the Enable circuit 52
  • the latch circuit 53 latches the temperature data read when the control signal is “H (Enable)”.
  • the comparator 54 outputs a high level “H” when the count value B of the 8-bit counter 51 is less than or equal to the temperature data value A of the latch circuit 53 (B ⁇ A), and the count value B is greater than the temperature data value A. Is also larger (B> A), the low level “L” is output. In this way, the PWM waveform is output from the comparator 54.
  • the period of the PWM waveform is 256 times the clock pulse period of the 8-bit counter 51, and the duty ratio increases as the ambient temperature rises.
  • FIG. 4 shows the ambient temperature, the output value of the temperature sensor 30 (temperature data), the output value of the latch circuit 53 (PWM waveform), and the duty ratio of the PWM waveform (that is, the ratio of the high level “H” period in one cycle). Is illustrated. Here, “0 ° C.” is the minimum operating temperature.
  • FIG. 5 shows an output value (count value B) of the 8-bit counter 51, an output of the Enable circuit 52 (control signal), temperature data (terminal 50 input), temperature data (latch circuit 53 output A), and a PWM waveform (comparison). It is the time chart which showed the time-dependent change of the instrument 54 output).
  • the LPF 32 smoothes the PWM modulation waveform of the PWM modulation circuit 31 and extracts a DC component.
  • FIG. 6 shows the relationship between the ambient temperature change and the output signal of the LPF 32. Since the duty ratio of the PWM modulation waveform increases as the ambient temperature rises, the DC component smoothed by the LPF 32 also increases.
  • the offset / gain adding circuit 33 is composed of an inverting amplifier circuit composed of an operational amplifier 44, and adds a desired gain and offset to the DC component of the LPF 32 input to the terminal 40 to correct the temperature. It is converted into a value 34 and sent to the adder circuit 35 via the terminal 45.
  • the gain ⁇ that is, a predetermined multiplier applied to the input signal
  • ⁇ ⁇ R2 / R1 (inversion amplification amplification). Therefore, the sign is minus).
  • the resistance values R1 and R2 have the absolute value of the temperature change rate of the signal value after gain addition (ie, “signal value change amount” / “temperature change amount”) with respect to the temperature change rate of the AGC control voltage 20. It is adjusted in advance so that it is the same and the sign is minus.
  • the resistance values R3 and R4 are adjusted in advance so that the signal values after gain and offset addition are “0” at room temperature (27 ° C.).
  • the adder circuit 35 adds the temperature correction value 34 to the AGC control voltage 20 before temperature correction, thereby generating an AGC control voltage 36 after temperature correction and sends it to the AVGA 13.
  • FIG. 7 shows the temperature characteristics of the AGC control voltage 20 before temperature correction, the AGC control voltage 36 after temperature correction, and the temperature correction value 34.
  • the level of the received signal 10 is constant.
  • the gradient of the characteristic of the temperature correction value 34 is the same in absolute value and opposite in polarity to the characteristic of the AGC control voltage 20 (before temperature correction).
  • the temperature correction value 34 is “0” at room temperature (27 ° C.).
  • the AGC control voltage 36 (after temperature correction) obtained by adding the temperature correction value 34 to the AGC control voltage 20 (before temperature correction) is the same value as the AGC control voltage 20 at normal temperature, regardless of the ambient temperature change. keeping. Therefore, the AGC control range for the level of the received signal 10 (IFimin to IFmax) can always be kept within the optimum range set at room temperature.
  • the PWM modulation waveform generated by applying PWM modulation to the temperature data of the temperature sensor is smoothed to generate a voltage value corresponding to the ambient temperature change, and the voltage value is at a desired temperature.
  • Temperature correction is performed by setting so that the temperature change rate of the voltage value is zero and adjusting the absolute value to be the same and opposite polarity with respect to the temperature change rate of the AGC control voltage before temperature correction.
  • a value is generated. That is, even when the ambient temperature changes, the AVGA gain can be constantly maintained at a desired temperature setting value by adding the temperature correction value to the AGC control voltage.
  • the temperature correction value is derived based on the voltage value obtained by smoothing the PWM waveform by the analog circuit, the AVGA gain is smoothly converged to a desired value according to the ambient temperature change. be able to.
  • FIG. 8 is a block diagram of a digital demodulation circuit according to a modification of the present embodiment.
  • the digital demodulator circuit of FIG. 8 excludes the offset / gain adding circuit 33 and includes a PWM modulation circuit 60 instead of the PWM modulation circuit 31.
  • the digital demodulator circuit of FIG. 8 includes a block 110 surrounded by a chain line.
  • a block 111 represents a temperature correction value generation circuit.
  • the function of the offset / gain adding circuit 33 is incorporated in the PWM modulation circuit 60 and realized by digital signal processing.
  • FIG. 9 is a block diagram of the PWM modulation circuit 60.
  • the PWM modulation circuit 60 has a configuration in which a multiplier 70 for gain addition and an adder 71 for offset addition are added to the PWM modulation circuit 31 (see FIG. 3).
  • the multiplier 70 multiplies the temperature data received at the input terminal 50 by a gain ⁇ (predetermined multiplier), and an adder 71 gives an offset ⁇ (predetermined constant).
  • the PWM modulation circuit 60 performs PWM modulation on the temperature data to which a desired gain and offset are added, and outputs a PWM modulation waveform from the output terminal 55.
  • the gain ⁇ determines the amount of change in the duty ratio of the PWM modulation waveform with respect to the ambient temperature change, that is, the slope of the temperature characteristic of the output signal of the LPF 32.
  • the offset ⁇ determines the offset of the temperature characteristic of the output signal of the LPF 32. That is, the gain ⁇ is adjusted in advance so that the slope of the temperature characteristic of the output signal of the LPF 32 has the same absolute value and the same polarity as the temperature characteristic of the AGC control voltage 20 (before temperature correction), and the output of the LPF 32
  • the offset ⁇ is pre-adjusted so that the value of the signal becomes zero at a desired temperature (for example, the lower limit operating temperature). In this way, the output signal of the LPF 32 can be adjusted to the temperature correction value 34.
  • the offset / gain adding circuit 33 or the PWM modulation circuit 60 in order to compensate the temperature change of the gain of the AVGA 13 with respect to the temperature data (ambient temperature) detected by the temperature sensor 30 by the offset / gain adding circuit 33 or the PWM modulation circuit 60.
  • Is multiplied by a multiplier ⁇ and a constant ⁇ is added to generate an analog temperature correction value 34. That is, the data that is held in advance in the digital demodulation circuit is only the multiplier ⁇ and the constant ⁇ .
  • the multiplier ⁇ and the constant ⁇ can be set as an analog voltage value and resistance values R1 to R4 applied to the terminal 42 of the offset / gain adding circuit 33 (see FIG. 2), and the PWM modulation circuit 60 (see FIG. 9).
  • the analog temperature correction value 34 can be generated with a relatively simple circuit configuration.
  • the present embodiment and the modification can be realized with a simple circuit configuration as compared with the prior art in which data stored in the memory in advance is read and processed by CPU processing.
  • the receiving device including the digital demodulating circuit according to the present embodiment and the modification can realize a digital demodulating process having a temperature compensation function for a received signal with a relatively simple circuit configuration.
  • the present invention is not limited to the above-described embodiments and modifications. Further, the configuration of the present embodiment can be further changed.
  • the offset / gain adding circuit may be changed from an inverting operational amplifier circuit to a non-inverting operational amplifier circuit, and the adding circuit may be changed to a subtracting circuit.
  • the present invention realizes an automatic gain control circuit having a temperature compensation function with a simple circuit configuration, and can be applied to a digital demodulation circuit and a receiving apparatus.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　中間周波数の受信信号を可変利得制御増幅器にて増幅するディジタル復調回路において、増幅後の受信信号をベースバンド信号に変換して同相成分および直交成分に分離する。この同相成分および直交成分に対応するディジタル信号に基づいて第１の利得制御電圧を生成する。一方、周囲温度に応じたパルス幅を有するパルス幅変調信号を平滑して所定の利得およびオフセットを付加し、温度補正値を生成する。この温度補正値を第１の利得制御電圧に加えて、第２の利得制御電圧を生成する。可変利得制御増幅器は、第２の利得制御電圧に応じた利得で受信信号を増幅する。これにより、比較的簡易な回路構成でディジタル復調回路における温度補償機能および自動利得制御機能を実現することができる。

Description

温度補償機能を有する自動利得制御回路を用いたディジタル復調回路
　本発明は、温度補償機能を有する自動利得制御回路を用いたディジタル復調回路に関する。
　本願は、２０１１年１月１７日に日本国に出願された特願２０１１－６６０８号に基づき優先権を主張し、その内容をここに援用する。
　一般に、ディジタル復調回路には可変利得増幅器（ＶＧＡ：Ｖａｒｉａｂｌｅ　Ｇａｉｎ　Ａｍｐｌｉｆｉｅｒ）が広く用いられている。このディジタル復調回路は、搬送波をディジタル信号で変調した変調波からディジタル信号を復調するものである。
　特許文献１、２にはディジタル復調回路の可変利得増幅器の温度変化を補償するための技術が開示されている。特許文献１は自動利得制御回路（ＡＧＣ：Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）の温度補償方法が開示されており、温度センサで検出された温度に補正を施して通信装置のベースバンド処理に適用するものである。特許文献２はディジタル無線端末に適用される温度補償方法を開示しており、アナログ処理部のアンプゲインのパラメータの温度補償をディジタル処理部のパラメータメモリを用いて実現するものである。
　特許文献１、２の技術では、温度情報に応じた温度補正データが予めメモリに格納されており、ＣＰＵ処理によりメモリから温度補正データを読み出すことで、可変利得増幅器に対する制御値の温度補償を実現している。
特開２００４－３３６３５９号公報 特開２００６－１８６６９６号公報
　特許文献１、２に開示されているディジタル復調回路では、温度情報に応じた温度補正データを複数のメモリに予め記憶する必要がある。また、ディジタル復調回路の動作時には、温度情報に応じて温度補正データをメモリから読み出す構成も必要となる。そのため、ディジタル復調回路の回路規模が増大するという問題がある。
　本発明は、上記の事情に鑑みてなされたものであり、簡易な構成で自動利得制御回路の温度補償機能を実現したディジタル復調回路を提供することを目的とする。
　本発明に係るディジタル復調回路は、中間周波数の受信信号を増幅する可変利得制御増幅器と、可変利得制御増幅器で増幅された受信信号をベースバンド信号に変換し、同相成分および直交成分に分離する直交復調器と、ベースバンド信号の同相成分および直交成分をそれぞれディジタル信号に変換するＡ／Ｄ変換器と、ディジタル信号に基づいて第１の利得制御電圧を生成してする利得制御回路と、周囲温度に応じたパルス幅を有するパルス幅変調信号を生成して平滑するとともに、周囲温度変化を補償するための所定の利得およびオフセットを付加して温度補正値を生成する温度補正回路と、第１の利得制御電圧に温度補正値を加算して第２の利得制御電圧を生成する加算器とを具備する。上記可変利得制御増幅器は、第２の利得制御電圧に応じた利得で受信信号を増幅する。
　本発明に係る受信装置は、無線周波数信号を受信して中間周波数の受信信号に変換するものであり、上記のディジタル復調回路により温度補償機能及び自動利得制御機能を有するディジタル復調を実施する。
　本発明によれば、温度補正回路により周囲温度を示す温度データに対して可変利得制御増幅器の温度変化を補償するための所定の利得およびオフセットを付加して、アナログの温度補正値を生成する。また、ローパルフィルタを用いて周囲温度に応じたパルス幅を有するパルス幅変調信号を平滑しているので、アナログの温度補正値を比較的簡易な回路構成で生成することができる。このように、本発明は比較的簡易な回路構成でディジタル復調回路内のアナログ回路素子の温度補償を実現することができる。
本発明の実施例に係る温度補償機能を実施する自動利得制御回路を用いたディジタル復調回路のブロック図である。 図１に示すオフセット・ゲイン付加回路の回路図である。 図１に示すＰＷＭ変調回路のブロック図である。 周囲温度とＰＷＭ変調波形との関係を示す図である。 ＰＷＭ変調回路の各部の動作波形の経時変化を示すタイムチャートである。 周囲温度変化とＬＰＦの出力電圧との関係を示すグラフである。 温度補正前後のＡＧＣ制御電圧および温度補正値３４の温度特性を示すグラフである。 本実施例の変形例に係るディジタル復調回路のブロック図である。 図８に示すＰＷＭ変調回路のブロック図である。 温度補償機能を実施しない自動利得制御回路を用いたディジタル復調回路のブロック図である。 ＡＧＣ電圧対ＡＶＧＡゲインの特性を示すグラフである。 受信信号レベル対ＡＧＣ制御電圧の特性を示すグラフである。 （Ａ）ＡＧＣ制御電圧対ＡＶＧＡゲインの特性を示すグラフ、（Ｂ）受信信号レベル対ＡＶＧＡゲインの特性を示すグラフである。 （Ａ）受信信号レベル対ＡＧＣ制御電圧の特性を示すグラフ、（Ｂ）受信信号レベル対ＡＶＧＡ出力レベルの特性を示すグラフである。 周囲温度変化による受信信号レベル対ＡＧＣ制御電圧の特性を示すグラフである。 周囲温度変化による受信信号レベル対ＡＶＧＡゲインの特性を示すグラフである。 周囲温度変化による受信信号レベル対ＡＶＧＡ出力レベルの特性を示すグラフである。 温度対ＡＧＣ制御電圧の特性を示すグラフである。
　本発明の実施形態について図面を参照して詳細に説明する。本発明の特徴を明確にするため、図１０～図１８を参照して温度補償機能を実施しない自動利得制御回路を用いたディジタル復調回路の構成及び動作について説明する。その後、図１～図９を参照して本発明の特徴である温度補償機能を有する自動利得制御回路を用いたディジタル復調回路の構成及び動作について詳細に説明する。
　図１０は、温度補償機能を実施しない自動利得制御回路を用いたディジタル復調回路の構成を示すブロック図である。このディジタル復調回路は、無線周波数（ＲＦ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）から中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）に変換された受信信号１０を入力する。受信信号１０は、不要周波数成分を除去するためにＢＰＦ（Ｂａｎｄ　Ｐａｓｓ　Ｆｉｌｔｅｒ）１１に入力される。ＢＰＦ１１を通過した受信信号１０は、中間周波数パワーアンプ（ＩＦアンプ）１２で増幅された後、ＡＶＧＡ（Ａｎａｌｏｇ　Ｖｏｌｔａｇｅ　Ｖａｒｉａｂｌｅ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ　Ａｍｐｌｉｆｉｅｒ：即ち、アナログ電圧制御ＶＧＡ）１３に送られる。ＡＶＧＡ１３は、ＡＧＣ制御回路２１（ＡＧＣ：Ａｎａｌｏｇ　Ｖｏｌｔａｇｅ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ；Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）から供給されるＡＧＣ制御電圧２０に応じて、内蔵アンプのゲインを可変することにより、その入力レベルが変動しても出力レベルを一定に保つ機能を有する。直交復調器１４は、局部発振器（ＬＯ）１５から供給される発振信号を用いてＡＶＧＡ１３から受信したＩＦ信号をベースバンド（ＢＢ）信号に変換して、同相成分（Ｐｃｈ）と直交成分（Ｑｃｈ）とに分離する。直交復調器１４は、ベースバンド信号の同相成分をＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）１６ａを介してＡ／Ｄ（アナログ／ディジタル）変換器１７ａに供給するとともに、直交成分をＬＰＦ１６ｂを介してＡ／Ｄ変換器１７ｂに供給する。Ａ／Ｄ変換器１７ａはベースバンド信号の同相成分をディジタル信号Ｄｉに変換して、ディジタルフィルタＲＯＦ（Ｒｏｏｔ　Ｃｏｓｉｎｅ　Ｒｏｌｌ　Ｏｆｆ　Ｆｉｌｔｅｒ）１８ａを介してＥＱＬ（Ｅｑｕａｌｉｚｅｒ）１９に供給する。また、Ａ／Ｄ変換器１７ｂはベースバンド信号の直交成分をディジタル信号Ｄｑに変換して、ＲＯＦ１８ｂを介してＥＱＬ１９に供給する。ＥＱＬ１９は、ディジタル信号Ｄｉ、Ｄｑから符号間干渉成分を除去するための線形イコライザである。このディジタル復調回路には、その他の機能として、ＬＯ１５の発振信号の周波数を受信信号１０の周波数に同期させるキャリア同期機能、Ａ／Ｄ変換器１７ａ、１７ｂにおいてＡ／Ｄ変換に用いるサンプリングクロック位相を最適位相に同期させるクロック同期機能を有する。これらの機能は、本発明の実施例に直接関連しないので、その詳細な説明を割愛する。
　次に、本発明の主要構成部であるＡＧＣ制御回路２１について説明する。ＡＧＣ制御回路２１は、Ａ／Ｄ変換器１７ａ、１７ｂからディジタル信号Ｄｉ、Ｄｑを受信し、その２乗和を計算して瞬時電力Ｐ（＝Ｄｉ２＋Ｄｑ２）を求める。この瞬時電力Ｐは予め設定した閾値ＡＣＧＲＥＦ２２と比較される。ＡＧＣ制御回路２１は、比較結果を平滑化してＡＧＣ制御電圧２０を生成してＡＶＧＡ１３に送出する。ＡＶＧＡ１３は、ＡＧＣ制御電圧２０に従って内蔵アンプのゲインを可変することにより、受信信号１０のレベル変動に伴いパワーアンプ１２のレベルが変化した場合にも、その出力レベルを常時一定とする。
　図１１はＡＧＣ電圧２０対ＡＶＧＡ１３ゲインの特性を示し、図１２は受信信号１０レベル対ＡＧＣ制御電圧２０の特性を示す。説明の便宜上、ＡＶＧＡ１３のゲインはＡＧＣ制御電圧２０の増加に伴って線形に増大すると過程する。図１１及び図１２を用いてＡＧＣ制御回路２１の動作を説明する。例えば、受信信号１０のレベルが低下した場合、これに応じてＡ／Ｄ変換器１７ａ、１７ｂの入力レベルも低下するため、Ａ／Ｄ変換後のディジタル信号Ｄｉ、Ｄｑから算出された瞬時電力Ｐは閾値ＡＧＣＲＥＦ２２を下回る。このとき、ＡＧＣ制御回路２１はＡＧＣ制御電圧２０を増大してＡＶＧＡ１３の内蔵アンプのゲインを増加させることで、ＡＶＧＡ１３の出力レベル並びにＡ／Ｄ変換器１７ａ、１７ｂの入力レベルの低下を抑制する。一方、受信信号１０のレベルが増大してＡ／Ｄ変換器１７ａ、１７ｂの入力レベルが増加し、瞬時電力Ｐが閾値ＡＶＧＲＥＦ２２を上回った場合、ＡＧＣ制御回路２１はＡＧＣ制御電圧２０を低減し、ＡＶＧＡ１３の内蔵アンプのゲインを減少させることで、ＡＶＧＡ１３の出力レベル並びにＡ／Ｄ変換器１７ａ、１７ｂの入力レベルの増大を抑制する。即ち、図１０に示すディジタル復調回路は、Ａ／Ｄ変換器１７ａ、１７ｂのディジタル信号Ｄｉ、Ｄｑより算出した瞬時電力Ｐ（＝Ｄｉ２＋Ｄｑ２）と閾値ＡＧＣＲＥＦ２２との比較結果に基づいてＡＧＣ制御電圧２０を導出し、Ａ／Ｄ変換器１７ａ、１７ｂの入力レベルが一定になるようにＡＶＧＡ１３の内蔵アンプのゲインを制御する。これにより、受信信号１０がレベル変動する条件下においても、Ａ／Ｄ変換器１７ａ、１７ｂの入力レベルが閾値ＡＧＣＲＥＦ２２と同等になるように一定に保つことが可能となる。
　しかし、ＡＶＧＡ１３の内蔵アンプのゲイン特性にもデバイスとしての限界があり、ＡＧＣ制御可能な入力レベルの範囲は限られている。図１３及び図１４は、図１１及び図１２に示した特性に加えて、受信信号１０レベル対ＡＶＧＡ１３ゲイン特性、受信信号１０レベル対ＡＶＧＡ１３出力レベル特性を示す。ここで、受信信号１０はディジタル復調回路のＩＦ入力信号（即ち、ＢＰＦ１１の入力信号）を意味する。図１３及び図１４に示したように、ＡＧＣ制御電圧２０の変化に対してＡＶＧＡ１３のゲインが線形に変化している領域はＡＧＣ制御が有効な領域である。受信信号１０のレベル変動範囲がＡＧＣ制御有効領域内にある場合には、ＡＶＧＡ１３の内蔵アンプのゲインを可変制御し、ＡＶＧＡ１３の出力レベルを一定に保つことが可能である。一方、ＡＧＣ制御が無効な領域ではＡＧＣ制御電圧２０の変化によらずＡＶＧＡ１３のゲインが一定である。このため、受信信号１０のレベル変動範囲がＡＧＣ制御無効領域にある場合には、ＡＶＧＡ１３の出力レベルが一定になるようにＡＶＧＡ１３の内蔵アンプのゲイン制御を実施できない。従って、受信信号１０のレベルが低下した場合、ＡＶＧＡ１３の出力レベルもそのまま低下し、ディジタル復調回路においてＳ／Ｎ比（信号電力対雑音電力比）の劣化を引き起こす。一方、受信信号１０のレベルが増加した場合、ＡＶＧＡ１３の出力レベルも増加し、ディジタル復調回路において波形歪による伝送特性の劣化を引き起こす。このため、受信信号１０のレベル変動範囲をＡＧＣ制御有効領域に収めないと無線伝送特性が劣化する。
　上記のＡＧＣ制御有効領域は、周囲温度に依存して変化する。ディジタル復調回路において、パワーアンプ１２、ＡＧＶＡ１３、直交復調器１４などのアクティブデバイスは、一般的に温度上昇時にゲインが低下し、温度低下時にゲインが増加する性質を有する。図１５～図１７は、周囲温度変化が生じたときの受信信号１０のレベルに対するＡＧＣ制御電圧２０、ＡＶＧＡ１３のゲイン、ＡＶＧＡ１３の出力レベルの特性を示す。図１５～図１７では、実線が常温（例えば、２７℃）、破線が低温（動作範囲の下限温度）、鎖線が高温（動作範囲の上限温度）の特性を示している。図１５～図１７に示す特性から、ディジタル復調回路は温度変化によるアクティブデバイスのゲイン変動を吸収すべく、温度上昇時はＡＧＣ制御電圧２０を下げてＡＶＧＡ１３の内蔵アンプのゲインを増加させ、温度減少時はＡＧＣ制御電圧２０を上げてＡＶＧＡ１３の内蔵アンプのゲインを減少させる。このように、ディジタル復調回路においてＡＧＣ制御有効領域（即ち、受信信号１０のレベル変化に対してＡＶＧＡ１３のゲインが線形に変化する領域）が温度変化に応じてシフトしていることが分かる。図１５～図１７に示す特性によれば、常温時に受信信号１０のレベル可変範囲（ＩＦｍｉｎ～ＩＦｍａｘ）をＡＧＣ制御有効領域内に設定しても、高温時にＡＧＣ制御可能領域がシフトし、受信信号１０のレベルがＩＦｍｉｎ～ＩＦｍａｘ（高温）の範囲内にあるときにＡＧＣ制御無効となってしまう。この場合、受信信号１０のレベル低下に伴いＡＶＧＡ１３の出力レベルも低下するため、信号レベル低下に起因するＳ／Ｎ比劣化の影響を受け、無線伝送特性が劣化する。即ち、図１０に示す従来型の自動利得制御回路を用いたディジタル復調回路では、周囲温度変化が生じた場合、受信信号１０のレベル可変範囲をＡＧＣ制御有効領域に収めることができなくなり、無線伝送特性の劣化を引き起こす。
　図１８は、周囲温度に対する（温度補正前の）ＡＧＣ制御電圧２０の特性を示す。但し、受信信号１０のレベルは一定であるものとする。図１８に示すように、温度上昇に伴ってディジタル復調回路を構成するアクティブデバイスのゲインが減少するため、ＡＧＣ制御回路２１はこのゲイン減少を吸収すべく、Ａ／Ｄ変換器１７ａ、１７ｂのディジタル信号Ｄｉ、Ｄｑの２乗和による瞬時電圧Ｐ（＝Ｄｉ２＋Ｄｑ２）と閾値ＡＧＣＲＥＦ２２との比較結果を平滑化してＡＧＣ制御電圧２０を生成する。
　そこで、本発明の実施例に係るディジタル復調回路では、自動利得制御回路において温度センサにより取得した温度情報に基づいて周囲温度変化に応じて連続的に滑らかに変化する制御値を生成し、その制御値の温度変化率を調整することで、ＡＧＣ制御電圧２０に対する温度変化の影響を打ち消すための温度補正値を生成することを特徴とする。これにより、周囲温度変化が生じた場合でも、ＡＧＣ制御電圧およびＡＶＧＡ１３のゲインを一定に保持することができるため、ＡＧＣ制御可能範囲の温度変動に起因する無線伝送特性の劣化を未然に防止することができる。
　図１は、本発明の実施例に係るディジタル復調回路を示すブロック図である。図１において、図１０と同一構成要素には同一の符号を付すものとする。図１のディジタル復調回路は自動利得制御補償方式を採用しており、図１０に示す温度補償機能を有さないディジタル復調回路の構成要素に比べて一点鎖線で囲んだブロック１００の構成を新たに具備したものである。このブロック１００は、温度センサ３０、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）変調回路３１、ＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）３２、オフセット・ゲイン付加回路３３、及び加算回路３５を含む。温度センサ３０は、例えば、パワーアンプ１２、ＡＶＧＡ１３、直交復調器１４の周辺温度を検知するものであり、周囲温度を示すディジタル値（即ち、温度情報）を出力する。ＰＷＭ変調回路３１は、温度センサ３０の温度情報に基づいて、パルス波のデューティ比を変化させてＰＷＭ変調波形を出力する。ＬＰＦ３２は、ＰＷＭ変調波形を平滑化して直流成分を抽出する。オフセット・ゲイン付加回路３３は、ＬＰＦ３２から受信した直流成分に適切なゲイン（又は、所定の乗数）を乗じるとともに、適切なオフセット（又は、所定の定数）を加えて温度補正値３４を出力する。加算回路３５は、ＡＧＣ制御回路２１のＡＧＣ制御電圧２０に温度補正値３４を加えてＡＧＣ制御電圧３６とし、ＡＶＧＡ１３に送出する。また、ブロック１０１は温度補正値生成回路を示す。
　図１において、ＢＰＦ１１、パワーアンプ１２、ＡＶＧＡ１３、直交復調器１４、ＬＯ１５、ＬＰＦ１６ａ、ＬＰＦ１６ｂ、Ａ／Ｄ変換器１７ａの入力部、Ａ／Ｄ変換器１７ｂの入力部、ＬＰＦ３２、オフセット・ゲイン付加回路３３、及び加算回路３５がアナログ部を構成している。また、Ａ／Ｄ変換器１７ａの出力部、Ａ／Ｄ変換器１７ｂの出力部、ＲＯＦ１８ａ、ＲＯＦ１８ｂ、ＥＱＬ１９、ＡＧＣ制御回路２１、温度センサ３０の出力部、及びＰＷＭ変調回路３１がディジタル部を構成している。
　図２は、オフセット・ゲイン付加回路３３の回路図である。オフセット・ゲイン付加回路３３は、演算増幅器４４を用いた反転増幅回路で構成される。ＬＰＦ３２で平滑化された直流成分が入力端子４０に供給される。抵抗４１ａ、４１ｂはゲイン付加用の抵抗である。抵抗４３ａ、４３ｂはオフセット付加用の抵抗であり、端子４２に印加される電源電圧（或いは、一定電圧）を分圧してオフセット値を生成する。抵抗４１ａ、４１ｂ、４３ａ、４３ｂの設定方法については下記の動作説明で述べる。オフセット・ゲイン付加回路３３により所望のゲイン及びオフセットを付加された直流成分は温度補正値３４として出力端子４５から出力される。
　図３は、ＰＷＭ変調回路３１のブロック図であり、各機能ブロックは全て同一クロックで動作するものとする。図３において、入力端子５０には温度センサ３０で検出した温度情報（即ち、温度データ）が入力される。温度データは、例えば、８ビットのディジタル値とする。ラッチ回路５３は、Ｅｎａｂｌｅ回路５２の制御信号（パルス信号）がハイレベル「Ｈ（Ｅｎａｂｌｅ）」のときに限り温度データを読み込む。Ｅｎａｂｌｅ回路５２の制御信号がローレベル「Ｌ」のときには、制御信号が「Ｈ（Ｅｎａｂｌｅ）」のときに読み込んだ温度データをラッチする。Ｅｎａｂｌｅ回路５２は、８ビットカウンタ５１の計数値に基づいてラッチ回路５３への制御信号を生成する。比較器５４は、ラッチ回路５３の温度データの値Ａと８ビットカウンタ５１の計数値Ｂとを比較してＰＷＭ波形を生成し、出力端子５５へ出力する。
　次に、図１のディジタル復調回路の動作について説明する。説明の便宜上、常温時（２７℃）のＡＧＣ制御範囲を受信信号１０のレベル可変範囲（ＩＦｍｉｎ～ＩＦｍａｘ）に対して最適な無線伝送特性が実現できるように調整されているものとする。
　図１８に示すように、温度補正前のＡＧＣ制御電圧２０は温度上昇によるディジタル復調回路を構成するアクティブデバイスのゲインの減少を吸収すべく、ＡＧＣ制御回路２１によって増加される。ＡＧＣ制御電圧２０の増加により、ＡＶＧＡ１３のゲインが増大する。最適な温度補償を行うためには、ＡＧＣ制御電圧２０に対して適切な温度補正を施すことにより、ＡＧＣ制御電圧２０およびＡＶＧＡ１３のゲインの温度変動を抑制し、受信信号１０のレベル（ＩＦｍｉｎ～ＩＦｍａｘ）に対するＡＧＣ制御範囲を常に最適な範囲（即ち、常温時（２７℃）のＡＧＣ動作範囲）に保つ必要がある。以上を鑑みて、ＡＧＣ制御回路２１の温度補償について説明する。
　図１において、温度センサ３０は周囲温度を検出して８ビットディジタル値である温度データをＰＷＭ変調回路３１へ送出する。ＰＷＭ変調回路３１は、温度データに対してＰＷＭ変調を施して変調信号（或いは、ＰＷＭ変調波形）を生成する。図４は周囲温度とＰＷＭ変調波形との関係を示し、図５はＰＷＭ変調回路３１の各部の動作波形を示す。図５に示すように、８ビットカウンタ５１は「００００００００（１０進数表現で「０」）」から「１１１１１１１１（１０進数表現で「２５５」）」の８ビット２進数を繰り返しカウントするものである。Ｅｎａｂｌｅ回路５２は、８ビットカウンタ５１の計数値が「１１１１１１１１」のときに限り、ハイレベルの制御信号「Ｈ（Ｅｎａｂｌｅ）」をラッチ回路５３に送出する。ラッチ回路５３は、制御信号「Ｈ（Ｅｎａｂｌｅ）」のときに限り、温度データを読み込む。一方、Ｅｎａｂｌｅ回路５２の制御信号「Ｌ」のときには、ラッチ回路５３は制御信号「Ｈ（Ｅｎａｂｌｅ）」のときに読み込んだ温度データをラッチする。比較器５４は、８ビットカウンタ５１の計数値Ｂがラッチ回路５３の温度データ値Ａ以下の場合（Ｂ≦Ａ）にはハイレベル「Ｈ」を出力し、計数値Ｂが温度データ値Ａよりも大きい場合（Ｂ＞Ａ）にはローレベル「Ｌ」を出力する。このようにして、比較器５４よりＰＷＭ波形が出力される。ＰＷＭ波形の周期は、８ビットカウンタ５１のクロックパルス周期の２５６倍であり、そのデューティ比は周囲温度上昇に伴い増加する。
　図４は、周囲温度、温度センサ３０の出力値（温度データ）、ラッチ回路５３の出力値（ＰＷＭ波形）、及びＰＷＭ波形のデューティ比（即ち、１周期におけるハイレベル「Ｈ」期間の割合）を例示したものである。ここでは、「０℃」を最低動作温度としている。図５は、８ビットカウンタ５１の出力値（計数値Ｂ）、Ｅｎａｂｌｅ回路５２の出力（制御信号）、温度データ（端子５０入力）、温度データ（ラッチ回路５３出力Ａ）、及びＰＷＭ波形（比較器５４出力）の経時変化を示したタイムチャートである。
　図１において、ＬＰＦ３２はＰＷＭ変調回路３１のＰＷＭ変調波形を平滑化して直流成分を抽出する。図６は、周囲温度変化とＬＰＦ３２の出力信号との関係を示す。周囲温度の上昇に伴いＰＷＭ変調波形のデューティ比が増加するため、ＬＰＦ３２で平滑化された直流成分も増大する。
　図２に示すように、オフセット・ゲイン付加回路３３は演算増幅器４４からなる反転増幅回路で構成され、端子４０に入力されるＬＰＦ３２の直流成分に対して所望のゲインおよびオフセットを付加して温度補正値３４に変換して、端子４５を介して加算回路３５へ送出する。オフセット・ゲイン付加回路５３において、ゲイン付加抵抗４１ａ、４１ｂの抵抗値をＲ１、Ｒ２とすると、ゲインα（即ち、入力信号に適用される所定の乗数）はα＝－Ｒ２／Ｒ１（反転増幅のため符号はマイナスとなる）で与えられる。この抵抗値Ｒ１、Ｒ２はゲイン付加後の信号値の温度変化率（即ち、「信号値の変化量」／「温度変化量」）がＡＧＣ制御電圧２０の温度変化率に対して、絶対値が同一で符号がマイナスとなるように予め調整されている。一方、オフセットβ（或いは、所定の定数）は端子４２に印加される電源電圧を「１Ｖ」、オフセット付加抵抗４３ａ、４３ｂの抵抗値をＲ３、Ｒ４とした場合、β＝Ｒ４／（Ｒ３＋Ｒ４）で与えられる。尚、抵抗値Ｒ３、Ｒ４はゲインおよびオフセット付加後の信号値が常温時（２７℃）に「０」となるように予め調整されている。加算回路３５は、温度補正前のＡＧＣ制御電圧２０に温度補正値３４を加算することにより、温度補正後のＡＧＣ制御電圧３６を生成して、ＡＶＧＡ１３へ送出する。
　図７は、温度補正前のＡＧＣ制御電圧２０、温度補正後のＡＧＣ制御電圧３６、及び温度補正値３４の温度特性を示す。但し、受信信号１０のレベルは一定としている。図７に示すように、温度補正値３４の特性の傾きはＡＧＣ制御電圧２０（温度補正前）の特性に対して、絶対値が同一で極性が正反対になっている。また、温度補正値３４は常温時（２７℃）に「０」となっている。ＡＧＣ制御電圧２０（温度補正前）に温度補正値３４を加算して得られるＡＧＣ制御電圧３６（温度補正後）は、周囲温度変化によらず、常温時のＡＧＣ制御電圧２０と同等の値を保持している。従って、受信信号１０のレベル（ＩＦｉｍｉｎ～ＩＦｍａｘ）に対するＡＧＣ制御範囲を常に常温時に設定した最適な範囲に保つことができる。
　本実施例は、温度センサの温度データに対してＰＷＭ変調を施して生成したＰＷＭ変調波形を平滑化することにより、周囲温度変化に応じた電圧値を生成し、その電圧値が所望の温度でゼロとなるように設定し、かつ、その電圧値の温度変化率が温度補正前のＡＧＣ制御電圧の温度変化率に対して絶対値が同一で逆極性となるように調整することにより、温度補正値を生成するようにしている。即ち、周囲温度が変化した場合においても、ＡＧＣ制御電圧に温度補正値を加算することにより、ＡＶＧＡゲインを所望の温度の設定値に常時維持することができる。これにより、ＡＧＣ制御範囲の温度シフトを防止することができるため、周囲温度変化時に無線伝送特性の劣化しない最適な自動利得制御を実現することができる。また、本実施例ではＰＷＭ波形をアナログ回路で平滑化して得られた電圧値に基づいて温度補正値を導出しているため、周囲温度変化に応じてＡＶＧＡゲインを滑らかに所望の値に収束させることができる。
　図８は、本実施例の変形例に係るディジタル復調回路のブロック図である。図１のディジタル復調回路に比べて、図８のディジタル復調回路ではオフセット・ゲイン付加回路３３が除外され、ＰＷＭ変調回路３１に代えてＰＷＭ変調回路６０を具備している。図１０のディジタル復調回路に比べて、図８のディジタル復調回路は一転鎖線で囲んだブロック１１０を具備している。尚、ブロック１１１は温度補正値生成回路を示す。この変形例では、オフセット・ゲイン付加回路３３の機能をＰＷＭ変調回路６０に取り込んでディジタル信号処理により実現するものである。図９は、ＰＷＭ変調回路６０のブロック図である。ＰＷＭ変調回路６０は、ＰＷＭ変調回路３１（図３参照）に対してゲイン付加用の乗算器７０とオフセット付加用の加算器７１を追加した構成となっている。ＰＷＭ変調回路６０において、入力端子５０で受信した温度データに対して乗算器７０によりゲインα（所定の乗数）を乗じ、加算器７１によりオフセットβ（所定の定数）を付与する。ＰＷＭ変調回路６０は、所望のゲインおよびオフセットを付加した温度データに対してＰＷＭ変調を施して、出力端子５５からＰＷＭ変調波形を出力する。ゲインαは、周囲温度変化に対するＰＷＭ変調波形のデューティ比の変化量、即ち、ＬＰＦ３２の出力信号の温度特性の傾きを決定する。オフセットβは、ＬＰＦ３２の出力信号の温度特性のオフセットを決定する。即ち、ＬＰＦ３２の出力信号の温度特性の傾きがＡＧＣ制御電圧２０（温度補正前）の温度特性に対して絶対値が同一で極性が同一となるようにゲインαを事前調整するとともに、ＬＰＦ３２の出力信号の値が所望の温度（例えば、動作下限温度）でゼロとなるようにオフセットβを事前調整する。このようにして、ＬＰＦ３２の出力信号を温度補正値３４に調整することができる。
　本発明の実施例及び変形例によれば、オフセット・ゲイン付加回路３３又はＰＷＭ変調回路６０により温度センサ３０により検出された温度データ（周囲温度）に対してＡＶＧＡ１３のゲインの温度変化を補償するための乗数αが乗じられるとともに、定数βが加算されることにより、アナログの温度補正値３４が生成される。即ち、ディジタル復調回路において予め保持しておくデータは乗数αと定数βのみとなる。また、乗数αや定数βはオフセット・ゲイン付加回路３３（図２参照）の端子４２に印加されるアナログ電圧値と抵抗値Ｒ１～Ｒ４として設定可能であり、ＰＷＭ変調回路６０（図９参照）の乗算器７０や加算器７１へ入力するディジタル値として保持可能である。また、周囲温度を示す温度データに応じたパルス幅を有するＰＷＭ変調信号をＬＰＦ３２を用いて平滑しているので、アナログの温度補正値３４を比較的簡易な回路構成で生成することができる。このように、本実施例及び変形例はＣＰＵ処理で予めメモリに記憶したデータを読み出して処理する従来技術に比べて簡易な回路構成で実現できる。また、本実施例及び変形例に係るディジタル復調回路を備える受信装置は、比較的簡易な回路構成で受信信号に対して温度補償機能を有するディジタル復調処理を実現することができる。
　本発明は、上記の実施例及び変形例に限定されるものではない。また、本実施例の構成を更に変更することも可能である。例えば、オフセット・ゲイン付加回路を反転演算増幅回路から非反転演算増幅回路として、加算回路を減算回路に変更するようにしてもよい。
　本発明は、温度補償機能を有する自動利得制御回路を簡易な回路構成で実現するものであり、ディジタル復調回路や受信装置に適用することができる。
　１１　　ＢＰＦ
　１２　　パワーアンプ
　１３　　ＡＶＧＡ
　１４　　直交復調器
　１５　　局部発振器
　１６ａ、１６ｂ　ＬＰＦ
　１７ａ、１７ｂ　Ａ／Ｄ変換器
　１８ａ、１８ｂ　ディジタルフィルタ（ＲＯＦ）
　１９　　イコライザ（ＥＱＬ）
　２１　　ＡＧＣ制御回路
　３０　　温度センサ
　３１、６０　ＰＷＭ変調回路
　３２　　ＬＰＦ
　３３　　オフセット・ゲイン付加回路
　３５　加算回路
　５１　　８ビットカウンタ
　５２　　Ｅｎａｂｌｅ回路
　５３　　ラッチ回路
　５４　　比較器
　７０　　乗算器
　７１　　加算器

Claims (7)

  1. 　中間周波数の受信信号を増幅する可変利得制御増幅器と、
    　前記可変利得制御増幅器で増幅された受信信号をベースバンド信号に変換し、同相成分および直交成分に分離する直交復調器と、
    　ベースバンド信号の同相成分および直交成分をそれぞれディジタル信号に変換するＡ／Ｄ変換器と、
    　ディジタル信号に基づいて第１の利得制御電圧を生成してする利得制御回路と、
    　周囲温度に応じたパルス幅を有するパルス幅変調信号を生成して平滑するとともに、周囲温度変化を補償するための所定の利得およびオフセットを付加して温度補正値を生成する温度補正回路と、
    　第１の利得制御電圧に温度補正値を加算して第２の利得制御電圧を生成する加算器とを具備し、
    　前記可変利得制御増幅器により第２の利得制御電圧に応じた利得で受信信号を増幅することを特徴とするディジタル復調回路。
  2. 　前記利得制御回路はディジタル信号の同相成分および直交成分の２乗和により計算した瞬時電力と所定の閾値との比較結果に基づいて第１の利得制御電圧を生成するようにした請求項１記載のディジタル復調回路。
  3. 　前記温度補正回路は、周囲温度に応じたパルス幅を有するパルス幅変調信号を生成するパルス幅変調回路と、
    　パルス幅変調信号を平滑するローパスフィルタと、
    　平滑後のパルス幅変調信号に対して所定の利得およびオフセットを付加して温度補正値を生成する付加回路よりなる請求項１記載のディジタル復調回路。
  4. 　前記温度補正回路は、周囲温度を示す温度データに対して所定のディジタル処理を施してパルス幅変調信号を生成するパルス幅変調回路と、
    　前記パルス幅変調信号を平滑して温度補正値を生成するローパスフィルタよりなる請求項１記載のディジタル復調回路。
  5. 　前記パルス幅変調回路は、周囲温度を示す温度データをラッチするラッチ回路と、
    　計数値を算出するカウンタと、
    　計数値に応じて前記ラッチ回路の動作タイミングを制御するイネーブル回路と、
    　前記ラッチ回路の温度データと前記カウンタの計数値とを比較してパルス幅変調信号を生成する比較器とよりなる請求項３記載のディジタル復調回路。
  6. 　前記パルス幅変調回路は、周囲温度を示す温度データに対して所定の乗数を乗じるとともに所定の定数を加えるディジタル処理部と、
    　前記ディジタル処理部を経た温度データをラッチするラッチ回路と、
    　計数値を算出するカウンタと、
    　計数値に応じて前記ラッチ回路の動作タイミングを制御するイネーブル回路と、
    　前記ラッチ回路の温度データと前記カウンタの計数値とを比較してパルス幅変調信号を生成する比較器とよりなる請求項４記載のディジタル復調回路。
  7. 　無線周波数信号を受信して中間周波数の受信信号に変換してディジタル復調を行なう受信装置において、
    　中間周波数の受信信号を増幅する可変利得制御増幅器と、
    　前記可変利得制御増幅器で増幅された受信信号をベースバンド信号に変換し、同相成分および直交成分に分離する直交復調器と、
    　ベースバンド信号の同相成分および直交成分をそれぞれディジタル信号に変換するＡ／Ｄ変換器と、
    　ディジタル信号に基づいて第１の利得制御電圧を生成してする利得制御回路と、
    　周囲温度に応じたパルス幅を有するパルス幅変調信号を生成して平滑するとともに、周囲温度変化を補償するための所定の利得およびオフセットを付加して温度補正値を生成する温度補正回路と、
    　第１の利得制御電圧に温度補正値を加算して第２の利得制御電圧を生成する加算器を含み、前記可変利得制御増幅器により第２の利得制御電圧に応じた利得で受信信号を増幅するディジタル復調回路を具備することを特徴とする受信装置。 
PCT/JP2012/050801 2011-01-17 2012-01-17 温度補償機能を有する自動利得制御回路を用いたディジタル復調回路 WO2012099098A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012553726A JP5590154B2 (ja) 2011-01-17 2012-01-17 温度補償機能を有する自動利得制御回路を用いたディジタル復調回路
US13/979,109 US8934858B2 (en) 2011-01-17 2012-01-17 Digital demodulation circuit using automatic gain control circuit having temperature compensation function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-006608 2011-01-17
JP2011006608 2011-01-17

Publications (1)

Publication Number Publication Date
WO2012099098A1 true WO2012099098A1 (ja) 2012-07-26

Family

ID=46515722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050801 WO2012099098A1 (ja) 2011-01-17 2012-01-17 温度補償機能を有する自動利得制御回路を用いたディジタル復調回路

Country Status (3)

Country Link
US (1) US8934858B2 (ja)
JP (1) JP5590154B2 (ja)
WO (1) WO2012099098A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109494A (ja) * 2013-12-03 2015-06-11 日立金属株式会社 アクティブケーブルモジュール
WO2022007744A1 (zh) * 2020-07-06 2022-01-13 广州慧智微电子有限公司 一种功率放大器的温度补偿电路及温度补偿方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10365667B2 (en) 2011-08-11 2019-07-30 Coolit Systems, Inc. Flow-path controllers and related systems
US10364809B2 (en) * 2013-03-15 2019-07-30 Coolit Systems, Inc. Sensors, multiplexed communication techniques, and related systems
US8953670B1 (en) * 2013-10-25 2015-02-10 Mitsubishi Electric Research Laboratories, Inc. Digital power encoder for direct digital-RF transmitter
US9413398B2 (en) * 2014-05-27 2016-08-09 Skyworks Solutions, Inc. Circuits and methods related to power detectors for radio-frequency applications
US11452243B2 (en) 2017-10-12 2022-09-20 Coolit Systems, Inc. Cooling system, controllers and methods
US11662037B2 (en) 2019-01-18 2023-05-30 Coolit Systems, Inc. Fluid flow control valve for fluid flow systems, and methods
US11473860B2 (en) 2019-04-25 2022-10-18 Coolit Systems, Inc. Cooling module with leak detector and related systems
US11395443B2 (en) 2020-05-11 2022-07-19 Coolit Systems, Inc. Liquid pumping units, and related systems and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274559A (ja) * 1995-04-03 1996-10-18 Oki Electric Ind Co Ltd 出力電力制御装置
JPH11355376A (ja) * 1998-04-08 1999-12-24 Matsushita Electric Ind Co Ltd 受信装置及び受信方法
JP2006186696A (ja) * 2004-12-28 2006-07-13 Nec Corp 温度補償回路及びその方法並びにそれを用いた無線端末及びプログラム
JP2010199490A (ja) * 2009-02-27 2010-09-09 Fuji Electric Systems Co Ltd パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297115A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 可変利得制御回路
JP2000091864A (ja) * 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
JP3852906B2 (ja) * 2000-11-06 2006-12-06 株式会社東芝 温度補償回路及び可変利得増幅回路
US6885239B2 (en) * 2001-10-31 2005-04-26 Kabushiki Kaisha Toshiba Mobility proportion current generator, and bias generator and amplifier using the same
US7430406B2 (en) * 2002-11-08 2008-09-30 Qualcomm Incorporated Gain control in a wireless device
JP4337085B2 (ja) 2003-05-07 2009-09-30 日本電気株式会社 Ａｇｃの温度補正方法、その温度補正装置、これを用いた通信端末、及び携帯電話機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274559A (ja) * 1995-04-03 1996-10-18 Oki Electric Ind Co Ltd 出力電力制御装置
JPH11355376A (ja) * 1998-04-08 1999-12-24 Matsushita Electric Ind Co Ltd 受信装置及び受信方法
JP2006186696A (ja) * 2004-12-28 2006-07-13 Nec Corp 温度補償回路及びその方法並びにそれを用いた無線端末及びプログラム
JP2010199490A (ja) * 2009-02-27 2010-09-09 Fuji Electric Systems Co Ltd パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109494A (ja) * 2013-12-03 2015-06-11 日立金属株式会社 アクティブケーブルモジュール
WO2022007744A1 (zh) * 2020-07-06 2022-01-13 广州慧智微电子有限公司 一种功率放大器的温度补偿电路及温度补偿方法

Also Published As

Publication number Publication date
JP5590154B2 (ja) 2014-09-17
JPWO2012099098A1 (ja) 2014-06-30
US20130288630A1 (en) 2013-10-31
US8934858B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
JP5590154B2 (ja) 温度補償機能を有する自動利得制御回路を用いたディジタル復調回路
JP4845574B2 (ja) 極座標変調回路、集積回路および無線装置
JP4935906B2 (ja) 歪補償装置および方法
JP5233651B2 (ja) 歪補償装置及び方法
EP1719251A1 (en) Control of a power amplifier for reducing power consumption in a transceiver
US20090052575A1 (en) System and Method for Power Control in a Wireless Transmitter
JPH09199961A (ja) Ａｇｃ装置
US7231195B2 (en) Variable gain control circuit and receiver apparatus using the circuit
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
JP6791735B2 (ja) 位相追跡受信機
JP2003283586A (ja) 送信装置
JP2011188012A (ja) Ｄｃオフセットキャンセラ
US20100111238A1 (en) Error signal processing systems for generating a digital error signal from an analog error signal
CN116746055A (zh) 数字辅助射频发射器
JPH11331300A (ja) 復調装置
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
JP2009010469A (ja) 高周波受信装置及び高周波受信方法と高周波信号用ｌｓｉ及びベースバンド信号用ｌｓｉ
US20100151800A1 (en) Communication device and communication method
JP4256446B2 (ja) Ｄｃオフセット補正装置及びその方法
JP2007221613A (ja) 歪補償方法および装置
JP4918390B2 (ja) 送信機
JP2011071834A (ja) 無線通信装置
JP2011124840A (ja) 無線通信装置
JP4395044B2 (ja) 変調装置及び変調方法
JP5625797B2 (ja) 温度補正回路、復調回路、通信装置、温度補正方法、および、復調方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12736131

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012553726

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13979109

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12736131

Country of ref document: EP

Kind code of ref document: A1