WO2012070676A1 - 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ - Google Patents

薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ Download PDF

Info

Publication number
WO2012070676A1
WO2012070676A1 PCT/JP2011/077319 JP2011077319W WO2012070676A1 WO 2012070676 A1 WO2012070676 A1 WO 2012070676A1 JP 2011077319 W JP2011077319 W JP 2011077319W WO 2012070676 A1 WO2012070676 A1 WO 2012070676A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
film
semiconductor layer
ratio
film transistor
Prior art date
Application number
PCT/JP2011/077319
Other languages
English (en)
French (fr)
Inventor
綾 三木
森田 晋也
釘宮 敏洋
聡 安野
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Priority to US13/989,948 priority Critical patent/US20130240802A1/en
Priority to KR1020137015876A priority patent/KR101459983B1/ko
Priority to CN201180057012.2A priority patent/CN103229303B/zh
Publication of WO2012070676A1 publication Critical patent/WO2012070676A1/ja

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/548Controlling the composition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Definitions

  • the present invention relates to an oxide for a semiconductor layer of a thin film transistor used in a display device such as a liquid crystal display or an organic EL display, a sputtering target for forming the oxide, and a thin film transistor.
  • Amorphous (amorphous) oxide semiconductors have higher carrier mobility than general-purpose amorphous silicon (a-Si), have a large optical band gap, and can be deposited at low temperatures, so they are large size, high resolution, high speed. It is expected to be applied to next-generation displays that require driving and resin substrates with low heat resistance.
  • an oxide semiconductor When used as a semiconductor layer of a thin film transistor, it is required not only to have a high carrier concentration but also to be excellent in switching characteristics (transistor characteristics) of a TFT. Specifically, (1) ON current (maximum drain current when positive voltage is applied to gate electrode and drain electrode) is high, (2) OFF current (negative voltage to gate electrode, positive voltage to drain voltage) (3) SS (Subthreshold Swing, gate voltage required to raise the drain current by one digit) is low, and (4) Threshold (to the drain electrode).
  • a TFT using an oxide semiconductor layer such as IGZO or ZTO is required to be excellent in resistance to stress (stress resistance) such as voltage application and light irradiation.
  • stress resistance stress resistance
  • the threshold voltage is significantly changed (shifted).
  • the switching characteristics of the liquid crystal panel is driven, or when the gate electrode is turned on by applying a negative bias to the gate electrode, etc., light leaked from the liquid crystal cell is irradiated to the TFT. And causes characteristic deterioration such as a shift of threshold voltage and an increase of SS value.
  • a shift in threshold voltage causes a decrease in the reliability of a display device such as a liquid crystal display or an organic EL display provided with a TFT, so improvement in stress resistance (a small amount of change before and after application of stress) is desired. ing.
  • the present invention has been made in view of the above-mentioned circumstances, and an object thereof is to realize a high mobility, and for a thin film transistor excellent also in stress resistance (a small amount of threshold voltage shift before and after application of stress).
  • An oxide, a thin film transistor provided with the oxide, and a sputtering target used for forming the oxide are provided with the oxide, and a sputtering target used for forming the oxide.
  • the oxide for the semiconductor layer of the thin film transistor according to the present invention which has been able to solve the above problems, is an oxide used for the semiconductor layer of the thin film transistor, and the oxide is Zn, Sn and In;
  • the present invention is summarized as including at least one element (X group element) selected from the X group consisting of Ga, Al, Ni, Ge, Ta, W, and Nb.
  • the content (atomic%) of the metal element contained in the oxide is [Zn], [Sn], [In], and [X], respectively, and Assuming that the ratio of each of the X group elements to ⁇ Zn> and ([Zn] + [Sn] + [In] + [X]) to [Zn] to Sn] is ⁇ X ⁇ , the following expression (4) is satisfied.
  • the present invention also includes a thin film transistor provided with any of the above oxides as a semiconductor layer of the thin film transistor.
  • the density of the semiconductor layer is preferably 5.8 g / cm 3 or more.
  • the sputtering target of the present invention is a sputtering target for forming any of the oxides described above, and Zn, Sn, and In; Si, Hf, Ga, Al, Ni, Ge, Ta, W And at least one element (group X element) selected from group X consisting of Nb and Nb, and the content (atomic%) of the metal element contained in the sputtering target is [Zn] and [Sn], respectively. And [In], it has a gist in the place where the following formulas (1) to (3) are satisfied.
  • the content (atomic%) of the metal element contained in the sputtering target is respectively [Zn], [Sn], [In], and [X], Assuming that the ratio of each of the X group elements to ⁇ Zn> and ([Zn] + [Sn] + [In] + [X]) to [Zn] to Sn] is ⁇ X ⁇ , the following expression (4) is satisfied.
  • the oxide of the present invention By using the oxide of the present invention, it was possible to provide a thin film transistor having high mobility and being excellent in stress resistance (a small amount of threshold voltage shift before and after application of stress). As a result, in the display device provided with the thin film transistor, the reliability to light irradiation is greatly improved.
  • FIG. 1 is a schematic cross-sectional view for explaining a thin film transistor having the oxide of the present invention in a semiconductor layer.
  • FIG. 2 is a graph showing a region satisfying the range of formulas (1) to (3) defined in the present invention.
  • the present inventors have examined TFT characteristics and stress resistance when an oxide containing Zn, Sn, and In (hereinafter sometimes represented by "IZTO") is used for the active layer (semiconductor layer) of the TFT.
  • IZTO oxide containing Zn, Sn, and In
  • Various studies have been conducted to improve the situation.
  • an oxide semiconductor containing at least one element (X group element) selected from the X group consisting of Si, Hf, Ga, Al, Ni, Ge, Ta, W, and Nb in IZTO is used as a TFT.
  • the present invention has been accomplished by finding that the intended purpose is achieved when used in a semiconductor layer.
  • a TFT provided with an oxide semiconductor containing an element (group X element) belonging to the above group X has excellent TFT characteristics [specifically, high mobility, high on current, low SS value and absolute value of threshold voltage (Vth) near 0 V are small], and fluctuation of transistor characteristics before and after stress application is small [Specifically, after application of light irradiation + negative bias stress It is found that the change rate ( ⁇ Vth) of the Vth of the
  • the oxide for the semiconductor layer of the TFT according to the present invention is selected from the group X consisting of Zn, Sn and In; and Si, Hf, Ga, Al, Ni, Ge, Ta, W and Nb. It is characterized in that it contains at least one kind of element (X group element).
  • the oxide of the present invention may be represented by (IZTO) + X.
  • the above-mentioned group X element is an element that most characterizes the present invention, and is for reducing the number of interface traps in the vicinity of the gate insulating film or widening the band gap to suppress the formation of electron-hole pairs at the time of light irradiation.
  • As an effective element it is an element selected based on our many basic experiments.
  • the addition of a group X element significantly improves the stress resistance to light.
  • problems such as etching defects at the time of wet etching due to the addition of a group X element are not observed.
  • the action of such a group X element (the degree of effect expression) also differs depending on the type of the group X element.
  • the X group elements may be added singly or in combination of two or more.
  • the X group element has the effect of reducing the trap level in the oxide semiconductor or at the interface with the insulator layer or shortening the life. It is guessed that there is. Therefore, even if light is irradiated, generation of a current at the time of light irradiation is prevented by suppressing a trap of carriers accompanying light irradiation, and it is presumed that fluctuations in transistor characteristics due to the presence or absence of light irradiation are suppressed. .
  • the content (atomic%) of the metal element contained in the oxide of the present invention is respectively set to [Zn], [Sn], [In], and [X]
  • the ratio of each of the X group elements to ⁇ Zn> and ([Zn] + [Sn] + [In] + [X]) to the ratio of [Zn] to] + [Sn] is respectively ⁇ X ⁇
  • [X] is the total amount of the X group elements [a single amount (atomic%) when the X group element is contained alone, and the total amount (atoms when two or more types are contained %)].
  • the above equation (4) is a calculation equation serving as an index for obtaining high mobility, and is identified based on many basic experiments.
  • the above equation (4) contains all the elements that constitute the oxide of the present invention, in terms of mobility, it largely depends on In, which largely contributes to improvement of mobility, and to mobility. It is composed of an X group element that produces a negative (negative) action. As described above, the stress resistance is improved by the addition of the group X element, but the mobility tends to decrease. Therefore, particularly from the viewpoint of the mobility, the upper limit of the content of the group X element capable of maintaining high mobility is It is up to setting as the above equation (4).
  • the left side value (calculated value) of the above equation (4) substantially matches the saturation mobility (measured value), and the left side value (calculated value) of the above equation (4)
  • the equation (1) and the equation (2) to be described later also relate to the saturation mobility, and therefore, when they fall within the preferred range of the present invention, the equation (4) It becomes to have high correlation.
  • the left side value (calculated value) of equation (4) may be negative (for example, No. 40 and 49 of Table 2 described later), but the negative value itself There is no point in (meaning there can not be negative mobility), and as a result, such an example means low mobility.
  • the content [X] of the group X element preferably satisfies the following formula (5). 0.0001 ⁇ [X] / ([Zn] + [Sn] + [In] + [X]) ⁇ (5)
  • Above Formula (5) is a preferable ratio (following, [X]) of [X] with respect to the quantity ([Zn] + [Sn] + [In] + [X]) of all the metal elements which comprise the oxide of this invention
  • the ratio [X] is small (that is, the content of the group X element is small)
  • the more preferable [X] ratio is 0.0005 or more.
  • the degree of the above-mentioned action the degree of effect expression
  • Nb, Si, Ge and Hf are preferable from the viewpoint of the stress resistance improving effect and the like, and Nb and Ge are more preferable.
  • metals (Zn, Sn, In) which are matrix components constituting the oxide of the present invention will be described.
  • the ratio between the metals is not particularly limited as long as the oxide containing these metals has an amorphous phase and exhibits semiconductor characteristics, but the TFT characteristics are excellent and the stress resistance is excellent.
  • In is an element that contributes to the improvement of mobility. However, if added in a large amount, the stability (resistance) to light stress may be reduced, or the TFT may be easily made conductive.
  • Zn is an element that improves the stability to light stress.
  • Sn is an element effective for improving the stability against light stress, as well as Zn. It has been found that the addition has the effect of suppressing the conductorization of IZTO, but the addition of a large amount of Sn lowers the mobility and lowers the TFT characteristics and the stress resistance.
  • the content (atomic%) of the metal element contained in the oxide is respectively set to [Zn], [Sn], and [In].
  • the ratio of [In] represented by [In] / ([In] + [Zn] + [Sn]) (hereinafter sometimes simply referred to as “In ratio”) is [Zn]. ]
  • Zn ratio the ratio of [In] represented by [In] / ([In] + [Zn] + [Sn]
  • FIG. 2 shows the regions of the above expressions (1) to (3), and the hatched portions in FIG. 2 are regions satisfying all the relationships of the above expressions (1) to (3).
  • the characteristic results of the examples to be described later are also plotted in FIG. 2, and those in the range of the hatched portion in FIG. 2 are all excellent in saturation mobility, TFT characteristics, and stress resistance (FIG. 2 is 2), while those outside the oblique lines in FIG. 2 (that is, those that do not satisfy any one of the relationships of the above formulas (1) to (3)) have any of the above-mentioned characteristics degraded It can be seen that (in FIG. 2, x).
  • formulas (1) and (2) are mainly formulas related to mobility, and based on many basic experiments, In ratio to achieve high mobility Is defined in relation to the Zn ratio.
  • equation (3) is an equation mainly related to the improvement of stress resistance and TFT characteristics (the stability of TFT), and based on many basic experiments, the In ratio to achieve high stress resistance, Zn It is defined in relation to the ratio.
  • the expression (1) and the expression (3) are satisfied, but those out of the range of the expression (2) have a large Zn ratio (thus, Since the Sn ratio is decreased), the mobility is rapidly decreased, the S value and the Vth value are largely increased, the TFT characteristics are deteriorated, and the stress resistance tends to be lowered. Again, the desired characteristics can be obtained. None (see, for example, Nos. 2, 9, 35, and 51 in Examples described later).
  • the In, Sn, and Zn that constitute the oxide for the semiconductor layer of the TFT according to the present invention preferably satisfy the above-mentioned requirements, and further, for [(Zn) + [Sn] + [In])
  • the ratio of In] is preferably 0.05 or more.
  • In is an element which raises mobility, and if the ratio of In represented by the said Formula (1) is less than 0.05, the said effect will not be exhibited effectively.
  • the more preferable ratio of In is 0.1 or more.
  • the ratio of In is too high, the stress resistance is lowered and the conductor is easily made conductive, so it is preferable that the ratio is about 0.5 or less.
  • the oxide is preferably deposited using a sputtering target (hereinafter sometimes referred to as “target”) by a sputtering method.
  • target a sputtering target
  • the oxide can also be formed by a chemical film formation method such as a coating method, but according to the sputtering method, a thin film excellent in in-plane uniformity of components and film thickness can be easily formed.
  • a sputtering target containing the above-described elements and having the same composition as the desired oxide thereby forming a thin film of a desired component composition without fear of compositional deviation.
  • the content (atomic%) of the metal element contained in the sputtering target is [Zn], [Sn], and [In]
  • the above formulas (1) to (3) are satisfied.
  • the target Preferably, when the total amount (atomic%) of the X group elements contained in the sputtering target is [X], the above expression (4) is satisfied.
  • a co-sputtering method in which two targets different in composition are simultaneously discharged may be used or a film may be formed, and a target of a target such as In 2 O 3 , ZnO, SnO 2 or a mixture thereof
  • a film of a desired composition can be obtained by simultaneous discharge.
  • the target can be manufactured, for example, by a powder sintering method.
  • the substrate temperature it is preferable to set the substrate temperature to room temperature and appropriately control the amount of added oxygen.
  • the amount of added oxygen may be appropriately controlled in accordance with the configuration of the sputtering apparatus, the composition of the target, and the like, but the amount of oxygen is generally added so that the carrier concentration of the oxide semiconductor is 10 15 to 10 16 cm ⁇ 3. Is preferred.
  • a preferable density of the oxide semiconductor layer is 5.8 g / cm 3 or more (described later), for forming such an oxide film.
  • the gas pressure at the time of sputtering film formation, the input power to the sputtering target, the substrate temperature and the like are appropriately controlled. For example, if the gas pressure at the time of film formation is reduced, it is considered that scattering of sputtered atoms is eliminated and a dense (high density) film can be formed. Therefore, the total gas pressure at the time of film formation is the extent to which the sputtering discharge is stabilized.
  • the lower the better, the better, and the control is preferably in the range of 0.5 to 5 mTorr, more preferably in the range of 1 to 3 mTorr. Also, the higher the input power, the better, and it is generally recommended to set at 2.0 W / cm 2 or more in DC or RF. The higher the substrate temperature at the time of film formation, the better, and it is recommended to control within the range of about room temperature to 200 ° C. in general.
  • the preferable film thickness of the oxide formed into a film as mentioned above is 30 to 200 nm, More preferably, it is 30 to 80 nm.
  • the present invention also includes a TFT provided with the above oxide as a semiconductor layer of the TFT.
  • the TFT may have at least a gate electrode, a gate insulating film, a semiconductor layer of the above oxide, a source electrode, and a drain electrode on a substrate, and the configuration is not particularly limited as long as it is usually used.
  • the density of the oxide semiconductor layer is preferably 5.8 g / cm 3 or more.
  • the density of the oxide semiconductor layer is preferably as high as possible, more preferably 5.9 g / cm 3 or more, and still more preferably 6.0 g / cm 3 or more. Note that the density of the oxide semiconductor layer is measured by the method described in Examples described later.
  • FIG. 1 illustrates a bottom gate TFT
  • the present invention is not limited to this, and may be a top gate TFT including a gate insulating film and a gate electrode in order on an oxide semiconductor layer.
  • a gate electrode 2 and a gate insulating film 3 are formed on a substrate 1, and an oxide semiconductor layer 4 is formed thereon.
  • the source / drain electrode 5 is formed on the oxide semiconductor layer 4, the protective film (insulating film) 6 is formed thereon, and the transparent conductive film 8 is electrically connected to the drain electrode 5 through the contact hole 7. It is done.
  • the method for forming the gate electrode 2 and the gate insulating film 3 on the substrate 1 is not particularly limited, and a commonly used method can be employed.
  • the types of the gate electrode 2 and the gate insulating film 3 are not particularly limited, and those widely used can be used.
  • the gate electrode 2 metals of Al and Cu having low electric resistivity, and alloys of these can be preferably used.
  • the gate insulating film 3 a silicon oxide film, a silicon nitride film, a silicon oxynitride film, etc. are representatively shown.
  • metal oxides such as TiO 2 , Al 2 O 3 and Y 2 O 3 , or laminates of these can also be used.
  • the oxide semiconductor layer 4 is formed.
  • the oxide semiconductor layer 4 is preferably formed by DC sputtering or RF sputtering using a sputtering target having the same composition as the thin film.
  • the film may be formed by co-sputtering.
  • pre-annealing After wet etching the oxide semiconductor layer 4, patterning is performed. Immediately after patterning, heat treatment (pre-annealing) is preferably performed to improve the film quality of the oxide semiconductor layer 4, thereby increasing the on-state current and the field-effect mobility of the transistor characteristics and improving the transistor performance. Become. Preferred pre-annealing conditions are, for example, temperature: about 250 to 350 ° C., time: about 15 to 120 minutes.
  • source / drain electrodes 5 are formed.
  • the type of source / drain electrode is not particularly limited, and a commonly used one can be used.
  • a metal or alloy such as Al or Cu may be used, or pure Ti may be used as in the examples described later.
  • a laminated structure of metals can also be used.
  • the source / drain electrode 5 for example, after a metal thin film is formed by magnetron sputtering, it can be formed by lift-off.
  • a method of forming the electrode by the lift-off method as described above there is also a method of forming the electrode by patterning after forming a predetermined metal thin film by sputtering in advance, but in this method, the electrode is etched The transistor characteristics are degraded because the oxide semiconductor layer is damaged. Therefore, in order to avoid such a problem, a method in which a protective film is formed in advance on the oxide semiconductor layer, an electrode is formed, and then patterning is also adopted, and in the embodiment described later, this method is adopted. did.
  • a protective film (insulating film) 6 is formed on the oxide semiconductor layer 4 by a CVD (Chemical Vapor Deposition) method.
  • CVD Chemical Vapor Deposition
  • the above problem is avoided because the surface of the oxide semiconductor film is easily made conductive by plasma damage due to CVD (probably because oxygen vacancies formed on the surface of the oxide semiconductor serve as electron donors). Therefore, in the examples to be described later, N 2 O plasma irradiation was performed before the formation of the protective film. Irradiation conditions of N 2 O plasma has adopted the conditions described in the following document. J. Park et al., Appl. Phys. Lett. , 93, 053505 (2008).
  • the transparent conductive film 8 is electrically connected to the drain electrode 5 through the contact hole 7 based on a conventional method.
  • the types of the transparent conductive film and the drain electrode are not particularly limited, and those commonly used can be used.
  • As the drain electrode for example, those exemplified for the aforementioned source / drain electrode can be used.
  • Example 1 Based on the method described above, the thin film transistor (TFT) shown in FIG. 1 was produced, and the TFT characteristics and the stress resistance were evaluated.
  • TFT thin film transistor
  • a Ti thin film of 100 nm as a gate electrode and a gate insulating film SiO 2 (200 nm) were sequentially formed on a glass substrate (EAGLE 2000 manufactured by Corning, diameter 100 mm ⁇ thickness 0.7 mm).
  • the gate electrode was a pure Ti sputtering target, and was formed by a DC sputtering method at a film forming temperature: room temperature, a film forming power: 300 W, a carrier gas: Ar, and a gas pressure: 2 mTorr.
  • the gate insulating film was formed by plasma CVD using carrier gas: mixed gas of SiH 4 and N 2 O, film forming power: 100 W, film forming temperature: 300 ° C.
  • oxide (IZTO + X) thin films of various compositions described in Table 1 and Table 2 were formed by sputtering using a sputtering target (described later).
  • the apparatus used for sputtering is “CS-200” manufactured by ULVAC, Inc.
  • a sputtering target of In 2 O 3 and a sputtering target having a different ratio of ZnO and Zn / Sn were used to form a film using an RF sputtering method.
  • the film was formed using the Sputter method.
  • the film was formed using the Co-Sputter method in which two sputtering targets different in composition are simultaneously discharged.
  • Each content of the metal element in the oxide thin film thus obtained was analyzed by XPS (X-ray Photoelectron Spectroscopy) method.
  • pre-annealing treatment was performed to improve the film quality.
  • Pre-annealing was performed at 350 ° C. for 1 hour in the air.
  • pure Ti was used to form source / drain electrodes by a lift-off method. Specifically, after patterning using a photoresist, a Ti thin film was formed into a film (film thickness: 100 nm) by a DC sputtering method. The film forming method of the Ti thin film for the source / drain electrode is the same as that of the gate electrode described above. Next, unnecessary photoresist was removed by ultrasonic cleaning in acetone to set the channel length of the TFT to 10 ⁇ m and the channel width to 200 ⁇ m.
  • a protective film for protecting the oxide semiconductor layer was formed.
  • a laminated film (total film thickness: 400 nm) of SiO 2 (film thickness: 200 nm) and SiN (film thickness: 200 nm) was used.
  • the formation of SiO 2 and SiN was performed using plasma CVD method using Samco “PD-220NL”.
  • N 2 O gas after plasma processing was performed using N 2 O gas, SiO 2 and SiN films were sequentially formed.
  • a mixed gas of N 2 O and N 2 diluted SiH 4 was used to form the SiO 2 film, and a mixed gas of N 2 diluted SiH 4 , N 2 and NH 3 was used to form the SiN film.
  • the film forming power was 100 W
  • the film forming temperature was 150 ° C.
  • contact holes for transistor characteristic evaluation probing were formed in the protective film by photolithography and dry etching.
  • an ITO film (film thickness 80 nm) is formed at a carrier gas: mixed gas of argon and oxygen gas, film forming power: 200 W, gas pressure: 5 mTorr, and the TFT of FIG. 1 is manufactured. did.
  • Threshold voltage The threshold voltage is, roughly speaking, the value of the gate voltage at which the transistor shifts from the off state (low drain current) to the on state (high drain current). In this example, the voltage when the drain current exceeds 1 nA between the on current and the off current was defined as the threshold voltage, and the threshold voltage for each TFT was measured. Those with a Vth (absolute value) of 5 V or less were considered to pass.
  • S value is the minimum value of the gate voltage required to increase the drain current by one digit. In this example, those having an S value of 1.0 V / dec or less were considered to pass.
  • the threshold voltage (Vth) before and behind stress application was measured based on said method, and the difference ((DELTA) Vth) was measured.
  • ⁇ Vth absolute value
  • No. Nos. 1 to 7 contain Si as an X group element
  • Nos. 8 to 13 represent Hf as an X group element
  • Nos. 14 to 22 each contain Ga as an X group element
  • Nos. 23 to 28 contain Al as an X group element
  • 29 to 33 contain Ni as an X group element
  • No. No. 34 to 40 are Ge as an X group element
  • 41 to 46 contain Ta as an X group element
  • Nos. 47 to 49 represent W as a group X element
  • No. 50 to 57 are examples in which Nb is added as an X group element.
  • the values on the right side of the equations (1) to (3) satisfy the relationships of the equations (1) to (3), respectively, and the value on the left side of the equation (4) indicates the equation Those satisfying the relationship of (4) were excellent in TFT characteristics including mobility, and ⁇ Vth was also suppressed in a predetermined range, and was excellent in stress resistance.
  • Table 1 No. 1 (an example of Si addition) is an example out of the ranges of Formulas (1) and (3) and the Sn ratio is increased, and the S value and the Vth value are increased, and the TFT characteristics are deteriorated.
  • both the TFT characteristics and the stress resistance are intended to be compatible, and those with poor TFT characteristics are not suitable for use even if the stress resistance is good, so the stress resistance test was not conducted in the above example (Table 1).
  • Middle the column of ⁇ Vth (V) is described as “ ⁇ ”, hereinafter the same.
  • No. 1 in Table 1 2 is an example out of the range of Formula (2) and the Zn ratio is increased, and the mobility sharply decreases and the Vth value largely increases. Therefore, no stress tolerance test was conducted.
  • Table 1 No. 8 (example of Hf addition) is an example out of the ranges of the formulas (1) and (3) and the Sn ratio is increased, the S value and the Vth value are increased, and the TFT characteristics are deteriorated. Therefore, no stress tolerance test was conducted.
  • No. 1 in Table 1 9 (example of Hf addition) is an example out of the range of Formula (2), and Zn ratio became large, and mobility dropped rapidly and Vth value increased a lot. Therefore, no stress tolerance test was conducted.
  • No. 1 in Table 1 No. 13 did not satisfy the relationship of the equation (4) and did not satisfy the range of the equation (3), so the mobility was low.
  • Table 1 No. 22 (Example of Ga addition) is an example out of the range of Formula (3), and In ratio became large, and stress tolerance fell.
  • Table 2 No. 34 (example of Ge addition) is an example out of the range of Formula (1) and Formula (3), and Sn ratio became large, and the TFT characteristic of S value and a Vth value fell. Therefore, stress tolerance was not implemented.
  • Table 2 No. 50 (Nb addition example) is an example out of the ranges of Formula (1), Formula (3), and Formula (4), and Sn ratio became large, and the TFT characteristic of S value and Vth value fell. Therefore, stress tolerance was not implemented.
  • the IZTO semiconductor having the composition ratio specified in the present invention when used, good TFT characteristics with significantly enhanced stress resistance can be obtained while maintaining high mobility similar to that of the conventional ZTO.
  • the oxide of the present invention is presumed to have an amorphous structure because the wet etching process was also favorably performed.
  • the method of measuring the film density is as follows.
  • the density of the oxide film was measured using XRR (X-ray reflectance method). The detailed measurement conditions are as follows.
  • the density of the oxide film changes depending on the gas pressure at the time of sputtering film formation, and when the gas pressure is lowered, the film density is increased, and the field effect mobility is also greatly increased accordingly. It has been found that the absolute value of the threshold voltage shift amount ⁇ Vth at (light irradiation + negative bias stress) also decreases. This is because by reducing the gas pressure at the time of sputtering film formation, the turbulence of the sputtered atoms (molecules) is suppressed, defects in the film are reduced, mobility and electric conductivity are improved, and the TFT is stabilized. It is surmised that the quality has improved.
  • No. 1 in Table 1 containing Si as an X group element. 6 shows the results when the oxide No. 6 is used, but the relationship between the density of the oxide film described above and the mobility in the TFT characteristics and the threshold voltage change amount after the stress test is other than the above.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

 本発明に係る薄膜トランジスタの半導体層用酸化物は、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含むものである。本発明によれば、高い移動度を実現でき、且つ、ストレス耐性(ストレス印加前後の閾値電圧シフト量が少ないこと)にも優れた薄膜トランジスタ用酸化物を提供できた。

Description

薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
 本発明は、液晶ディスプレイや有機ELディスプレイなどの表示装置に用いられる薄膜トランジスタの半導体層用酸化物および上記酸化物を成膜するためのスパッタリングターゲット、並びに薄膜トランジスタに関するものである。
 アモルファス(非晶質)酸化物半導体は、汎用のアモルファスシリコン(a-Si)に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
 酸化物半導体のなかでも特に、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体(In-Ga-Zn-O、以下「IGZO」と呼ぶ場合がある。)は、非常に高いキャリア移動度を有するため、好ましく用いられている。例えば非特許文献1および2には、In:Ga:Zn=1.1:1.1:0.9(原子%比)の酸化物半導体薄膜を薄膜トランジスタ(TFT)の半導体層(活性層)に用いたものが開示されている。また、特許文献1には、In、Zn、Sn、Gaなどの元素と、Moと、を含み、アモルファス酸化物中の全金属原子数に対するMoの原子組成比率が0.1~5原子%のアモルファス酸化物が開示されており、実施例には、IGZOにMoを添加した活性層を用いたTFTが開示されている。
特開2009-164393号公報
固体物理、VOL44、P621(2009) Nature、VOL432、P488(2004)
 酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度が高いだけでなく、TFTのスイッチング特性(トランジスタ特性)に優れていることが要求される。具体的には、(1)オン電流(ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流)が高く、(2)オフ電流(ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流)が低く、(3)SS(Subthreshold Swing、サブスレッショルド スィング、ドレイン電流を1桁あげるのに必要なゲート電圧)値が低く、(4)しきい値(ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる)が時間的に変化せず安定である(基板面内で均一であることを意味する)、(5)移動度が高く、(6)光照射時の上記特性の変動が少ないことなどが要求される。前述した特許文献1に記載のMoを含むZTO半導体について、本発明者らが上記特性を調べたところ、ZTOに比べてオン電流の低下やSS値の上昇が見られることが分った。
 更に、IGZOやZTOなどの酸化物半導体層を用いたTFTは、電圧印加や光照射などのストレスに対する耐性(ストレス耐性)に優れていることが要求される。例えば、ゲート電圧に正電圧または負電圧を印加し続けたときや、光吸収が始まる青色帯を照射し続けたときに、しきい値電圧が大幅に変化(シフト)するが、これにより、TFTのスイッチング特性が変化することが指摘されている。また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がTFTに照射されるが、この光がTFTにストレスを与えてオフ電流上昇やしきい値電圧のシフト、SS値の増大などの特性劣化を引き起こす。特にしきい値電圧のシフトは、TFTを備えた液晶ディスプレイや有機ELディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上(ストレス印加前後の変化量が少ないこと)が切望されている。
 本発明は上記事情に鑑みてなされたものであり、その目的は、高い移動度を実現でき、且つ、ストレス耐性(ストレス印加前後のしきい値電圧シフト量が少ないこと)にも優れた薄膜トランジスタ用酸化物、当該酸化物を備えた薄膜トランジスタ、および当該酸化物の形成に用いられるスパッタリングターゲットを提供することにある。
 上記課題を解決することのできた本発明に係る薄膜トランジスタの半導体層用酸化物は、薄膜トランジスタの半導体層に用いられる酸化物であって、前記酸化物は、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含むところに要旨を有するものである。
 本発明の好ましい実施形態において、前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、下式(1)~(3)を満足するものである。
  [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36   ・・・(1)
  [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01   ・・・(2)
  [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32   ・・・(3)
 本発明の好ましい実施形態において、前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、([Zn]+[Sn])に対する[Zn]の比を<Zn>、([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、下式(4)を満足するものである。
  [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5  ・・・(4)
    式中、
    <Zn>=[Zn]/([Zn]+[Sn])、
    {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
    {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
    {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
    {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
    {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
    {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
    {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
    {W}=[W]/([Zn]+[Sn]+[In]+[X])、
    {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
 本発明の好ましい実施形態において、前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]としたとき、下式(5)を満足するものである。
   0.0001≦[X]/([Zn]+[Sn]+[In]+[X]) ・・(5)
 本発明には、上記のいずれかに記載の酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタも包含される。
 上記半導体層の密度は5.8g/cm3以上であることが好ましい。
 本発明のスパッタリングターゲットは、上記のいずれかに記載の酸化物を形成するためのスパッタリングターゲットであって、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含み、前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、下式(1)~(3)を満足するところに要旨を有するものである。
  [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36   ・・・(1)
  [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01   ・・・(2)
  [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32   ・・・(3)
 本発明の好ましい実施形態において、上記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、([Zn]+[Sn])に対する[Zn]の比を<Zn>、([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、下式(4)を満足するものである。
  [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5  ・・・(4)
    式中、
    <Zn>=[Zn]/([Zn]+[Sn])、
    {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
    {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
    {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
    {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
    {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
    {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
    {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
    {W}=[W]/([Zn]+[Sn]+[In]+[X])、
    {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
 本発明の好ましい実施形態において、前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]としたとき、下式(5)を満足するものである。
   0.0001≦[X]/([Zn]+[Sn]+[In]+[X]) ・・(5)
 本発明の酸化物を用いれば、移動度が高く、且つ、ストレス耐性(ストレス印加前後のしきい値電圧シフト量が少ないこと)に優れた薄膜トランジスタを提供することができた。その結果、上記薄膜トランジスタを備えた表示装置は、光照射に対する信頼性が非常に向上する。
図1は、本発明の酸化物を半導体層に備えた薄膜トランジスタを説明するための概略断面図である。 図2は、本発明で規定する式(1)~(3)の範囲を満足する領域を示すグラフである。
 本発明者らは、Zn、Sn、およびInを含む酸化物(以下、「IZTO」で代表させる場合がある。)をTFTの活性層(半導体層)に用いたときのTFT特性およびストレス耐性を向上させるため、種々検討を重ねてきた。その結果、IZTO中に、Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)を含む酸化物半導体をTFTの半導体層に用いれば所期の目的が達成されることを見出し、本発明を完成した。後記する実施例に示すように、上記X群に属する元素(X群元素)を含む酸化物半導体を備えたTFTは、TFT特性に優れ[具体的には、高い移動度、高いオン電流、低いSS値、および0V付近のしきい値電圧(Vth)の絶対値が小さいこと]、且つ、ストレス印加前後のトランジスタ特性の変動が少ない[具体的には、光照射+負バイアスのストレスを印加後のVthの変化率(ΔVth)が小さいこと]ことが分かった。
 このように本発明に係るTFTの半導体層用酸化物は、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくも一種の元素(X群元素)と、を含むところに特徴がある。本明細書では、本発明の酸化物を(IZTO)+Xで表わす場合がある。
 (X群元素について)
 上記X群元素は、本発明を最も特徴付ける元素であり、ゲート絶縁膜付近の界面トラップを減少させるか、またはバンドギャップを広げるなどして光照射時の電子-ホールペアの生成を抑制させるのに有効な元素として、本発明者らの数多くの基礎実験に基づき選択された元素である。X群元素の添加により、光に対するストレス耐性が著しく向上する。また、X群元素の添加によるウェットエッチング時のエッチング不良などの問題も見られないことを実験により確認している。このようなX群元素の作用(効果発現の程度)は、X群元素の種類によっても相違する。上記X群元素は、単独で添加しても良いし、2種以上が含まれていても良い。
 上記X群元素の添加による特性向上の詳細なメカニズムは不明であるが、X群元素は、酸化物半導体中または絶縁体層との界面でのトラップ準位を減少または、寿命を短くする効果があると推察される。そのため、光照射しても光照射に伴うキャリアのトラップが抑制されることによって光照射時の電流が生じるのを防止し、光照射有無でのトランジスタ特性の変動が抑制されるものと推察される。
 上記X群元素の含有量について、本発明の酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、([Zn]+[Sn])に対する[Zn]の比を<Zn>、([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、下式(4)を満足することが好ましい。下式(4)において、[X]は、X群元素の合計量[X群元素を単独で含む場合は単独の量(原子%)であり、2種以上を含むときはその合計量(原子%)]である。
  [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5  ・・・(4)
    式中、
    <Zn>=[Zn]/([Zn]+[Sn])、
    {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
    {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
    {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
    {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
    {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
    {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
    {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
    {W}=[W]/([Zn]+[Sn]+[In]+[X])、
    {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
 上式(4)は、高い移動度を得るための指標となる計算式であり、数多くの基礎実験に基づき同定されたものである。上式(4)は、本発明の酸化物を構成する全ての元素を含んでいるが、移動度に関して言えば、主に、移動度の向上に大きく寄与するInと、移動度に対してはマイナス(負)の作用をもたらすX群元素とから構成されている。上述したようにX群元素の添加によりストレス耐性は向上するが、移動度は低下する傾向にあるため、特に移動度の観点から、高い移動度を維持できるX群元素の含有量の上限を、上式(4)として設定した次第である。
 後記する実施例に示すように、上式(4)の左辺値(計算値)は、飽和移動度(実測値)と、おおむね一致しており、上式(4)の左辺値(計算値)が大きい程、高い飽和移動度を示す。厳密には、後記する式(1)および式(2)も飽和移動度に関係するため、これらが本発明の好ましい範囲内にある場合に、上式(4)は、飽和移動度と、ほぼ高い相関関係を有するようになる。なお、X群元素の添加量などによっては、式(4)の左辺値(計算値)がマイナスになる場合がある(例えば、後記する表2のNo.40、49)が、マイナスの数値自体に意味はなく(マイナスの移動度はあり得ない)、結果として、そのような例は移動度が低いことを意味する。
 更にX群元素の含有量[X]は、下式(5)を満足することが好ましい。
   0.0001≦[X]/([Zn]+[Sn]+[In]+[X]) ・・(5)
 上式(5)は、本発明の酸化物を構成する全金属元素の量([Zn]+[Sn]+[In]+[X])に対する[X]の好ましい割合(以下、[X]比と略記する場合がある。)を規定したものであり、[X]比が少ない(すなわち、X群元素の含有量が少ない)場合は、十分なストレス耐性向上効果が得られない。より好ましい[X]比は0.0005以上である。詳細には、X群元素の種類によって上記作用の程度(効果発現の程度)は相違するため、厳密には、X群元素の種類に応じて適切に制御することが好ましい。
 上記X群元素のうち、ストレス耐性向上効果などの観点から好ましいのはNb、Si、Ge、Hfであり、より好ましくはNb、Geである。
 以上、本発明に用いられるX群元素について説明した。
 次に、本発明の酸化物を構成する母材成分である金属(Zn、Sn、In)について説明する。これらの金属について、各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されないが、TFT特性に優れ、ストレス耐性に優れた酸化物を得るためには、IZTOを構成する上記金属元素の組成比が適切に制御された酸化物をTFTの半導体層に用いれば良いことが判明した。
 詳細には、TFT特性およびストレス耐性に及ぼすIn、Zn、Snの影響について、本発明者らが数多くの基礎実験に基づいて調べたところ、(ア)Inは移動度の向上に寄与する元素であるが、多量に添加すると、光ストレスに対する安定性(耐性)が低下したり、TFTが導体化し易くなること、(イ)一方、Znは光ストレスに対する安定性を向上させる元素であるが、多量に添加すると、移動度が急激に低下したり、TFT特性やストレス耐性が低下してしまうこと、(ウ)Snも、Znと同様、光ストレスに対する安定性向上に有効な元素であり、Snの添加によりIZTOの導体化を抑制する作用があるが、Snの多量添加により、移動度が低下したり、TFT特性やストレス耐性が低下することが判明した。
 これらの知見に基づき、更に本発明者らが検討を重ねた結果、酸化物中に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、好ましくは、[In]/([In]+[Zn]+[Sn])で表わされる[In]の比(以下、単に「In比」と略記する場合がある。)が、[Zn]/([Zn]+[Sn])で表わされる[Zn]の比(以下、単に「Zn比」と略記する場合がある。)との関係で、下式(1)~(3)のすべてを満足するものは、良好な特性が得られることを見出した。
  [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36   ・・・(1)
  [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01   ・・・(2)
  [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32   ・・・(3)
 図2は、上記式(1)~(3)の領域を示したものであり、図2中の斜線部分が、上記式(1)~(3)の関係をすべて満足する領域である。図2には、後記する実施例の特性結果もプロットしており、図2の斜線部分の範囲内にあるもものは、飽和移動度、TFT特性、およびストレス耐性の全ての特性が良好(図2中、○)であるのに対し、図2の斜線外にあるもの(すなわち、上記式(1)~(3)の関係のいずれかを満足しないもの)は、上記特性のいずれかが低下している(図2中、×)ことが分かる。
 上記式(1)~(3)のうち式(1)および式(2)は、主に移動度に関連する式であり、数多くの基礎実験に基づき、高い移動度を達成するためのIn比を、Zn比との関係で規定したものである。
 また、式(3)は、主にストレス耐性およびTFT特性(TFTの安定性)の向上に関連する式であり、数多くの基礎実験に基づき、高いストレス耐性を達成するためのIn比を、Zn比との関係で規定したものである。
 詳細には、式(1)~式(3)の範囲、更には前述した式(4)の範囲を満足しないものは、おおむね、以下の不具合があることが判明した。
 まず、式(4)を満足することを前提にしたとき、式(2)を満足するが、式(1)および式(3)の範囲を外れるものは、Sn比が大きくなる(よって、Zn比は小さくなる)ため、移動度は高くなるが、S値やVth値が増加してTFT特性が低下し、ストレス耐性が低下する傾向にあり、所望の特性が得られない(例えば、後記する実施例のNo.1、8、34を参照)。
 同様に、式(4)を満足することを前提にしたとき、式(1)および式(3)を満足するが、式(2)の範囲を外れるものは、Zn比が大きくなる(よって、Sn比は小さくなる)ため、移動度が急激に低下したり、S値やVth値が大きく増加してTFT特性が低下し、ストレス耐性が低下する傾向にあり、やはり、所望の特性が得られない(例えば、後記する実施例のNo.2、9、35、51を参照)。
 同様に、式(4)を満足することを前提にしたとき、式(1)および式(2)を満足するが、式(3)の範囲を外れるもののうち、In比が大きい領域では、移動度は高くなるが、ストレス耐性が低下する傾向にあり、やはり、所望の特性が得られない(例えば、後記する実施例のNo.22を参照)。
 一方、式(1)~式(3)を満足していても、式(4)の範囲を外れるものは、移動度が低下し、所望の特性が得られない(例えば、後記する実施例のNo.40、49を参照)。
 また、後記する実施例のNo.13は、式(4)の範囲を満足せず、且つ、式(3)の範囲を満足しない例であるが、式(4)の範囲を満足しないために移動度が低くなった。なお、No.13は、式(3)の範囲を満足しないが、X群元素であるHfの添加量が比較的多い([X]比=0.10)ため、ストレス耐性は合格基準のライン(ΔVthが-15以下)を満たしていた。
 また、後記する実施例のNo.50は、式(4)の範囲を満足せず、且つ、式(1)および式(3)の範囲を満足しない例であるが、移動度は高いものの、式(3)の範囲を満足しないためにTFT特性が低下し、ストレス耐性も低下する傾向にある。
 本発明に係るTFTの半導体層用酸化物を構成するIn、Sn、Znは、好ましくは上記要件を満足するものであるが、更に、([Zn]+[Sn]+[In])に対する[In]の比は0.05以上であることが好ましい。上述したようにInは移動度を高める元素であり、上記式(1)で表わされるInの比が0.05未満では、上記効果が有効に発揮されない。より好ましいInの比は0.1以上である。一方、Inの比が高すぎると、ストレス耐性が低下したり、導体化し易くなるため、おおむね、0.5以下であることが好ましい。
 以上、本発明の酸化物について説明した。
 上記酸化物は、スパッタリング法にてスパッタリングターゲット(以下「ターゲット」ということがある。)を用いて成膜することが好ましい。塗布法などの化学的成膜法によって酸化物を形成することもできるが、スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。
 スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレの恐れがなく、所望の成分組成の薄膜を形成することができる。具体的にはターゲットとして、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含み、前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、上式(1)~(3)を満足するターゲットを用いる。好ましくは、上記スパッタリングターゲット含まれるX群元素の合計量(原子%)を[X]としたとき、上式(4)を満足するものである。
 あるいは、組成の異なる二つのターゲットを同時放電するコスパッタ法(Co-Sputter法)を用いても成膜しても良く、In23やZnO、SnO2などのターゲットまたはそれらの混合物のターゲットを同時放電させることによって所望の組成の膜を得ることができる。
 上記ターゲットは、例えば粉末焼結法方法によって製造することができる。
 上記ターゲットを用いてスパッタリングするに当たっては、基板温度を室温とし、酸素添加量を適切に制御して行なうことが好ましい。酸素添加量は、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すれば良いが、おおむね、酸化物半導体のキャリア濃度が1015~1016cm-3となるように酸素量を添加することが好ましい。後記する実施例における酸素添加量は添加流量比でO2/(Ar+O2)=2%とした。
 また、上記酸化物をTFTの半導体層としたときの、酸化物半導体層の好ましい密度は5.8g/cm3以上である(後述する。)が、このような酸化物を成膜するためには、スパッタリング成膜時のガス圧、スパッタリングターゲットへの投入パワー、基板温度などを適切に制御することが好ましい。例えば成膜時のガス圧を低くするとスパッタ原子同士の散乱がなくなって緻密(高密度)な膜を成膜できると考えられるため、成膜時の全ガス圧は、スパッタの放電が安定する程度で低い程良く、おおむね0.5~5mTorrの範囲内に制御することが好ましく、1~3mTorrの範囲内であることがより好ましい。また、投入パワーは高い程良く、おおむねDCまたはRFにて2.0W/cm2以上に設定することが推奨される。成膜時の基板温度も高い程良く、おおむね室温~200℃の範囲内に制御することが推奨される。
 上記のようにして成膜される酸化物の好ましい膜厚は30nm以上200nm以下であり、より好ましくは30nm以上80nm以下である。
 本発明には、上記酸化物をTFTの半導体層として備えたTFTも包含される。TFTは、基板上に、ゲート電極、ゲート絶縁膜、上記酸化物の半導体層、ソース電極、ドレイン電極を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。
 ここで、上記酸化物半導体層の密度は5.8g/cm3以上であることが好ましい。酸化物半導体層の密度が高くなると膜中の欠陥が減少して膜質が向上し、また原子間距離が小さくなるため、TFT素子の電界効果移動度が大きく増加し、電気伝導性も高くなり、光照射に対するストレスへの安定性が向上する。上記酸化物半導体層の密度は高い程良く、より好ましくは5.9g/cm3以上であり、更に好ましくは6.0g/cm3以上である。なお、酸化物半導体層の密度は、後記する実施例に記載の方法によって測定したものである。
 以下、図1を参照しながら、上記TFTの製造方法の実施形態を説明する。図1および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図1には、ボトムゲート型構造のTFTを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のTFTであっても良い。
 図1に示すように、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体層4が形成されている。酸化物半導体層4上にはソース・ドレイン電極5が形成され、その上に保護膜(絶縁膜)6が形成され、コンタクトホール7を介して透明導電膜8がドレイン電極5に電気的に接続されている。
 基板1上にゲート電極2およびゲート絶縁膜3が形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極2およびゲート絶縁膜3の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極2として、電気抵抗率の低いAlやCuの金属、これらの合金を好ましく用いることができる。また、ゲート絶縁膜3としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、TiO2、Al23やY23などの金属酸化物や、これらを積層したものを用いることもできる。
 次いで酸化物半導体層4を形成する。酸化物半導体層4は、上述したように、薄膜と同組成のスパッタリングターゲットを用いたDCスパッタリング法またはRFスパッタリング法により成膜することが好ましい。あるいは、コスパッタ法により成膜しても良い。
 酸化物半導体層4をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層4の膜質改善のために熱処理(プレアニール)を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。好ましいプレアニールの条件は、例えば、温度:約250~350℃、時間:約15~120分である。
 プレアニールの後、ソース・ドレイン電極5を形成する。ソース・ドレイン電極の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極と同様AlやCuなどの金属または合金を用いても良いし、後記する実施例のように純Tiを用いても良い。さらには金属の積層構造などを用いることもできる。
 ソース・ドレイン電極5の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、リフトオフ法によって形成することができる。あるいは、上記のようにリフトオフ法によって電極を形成するのではなく、予め所定の金属薄膜をスパッタリング法によって形成した後、パターニングによって電極を形成する方法もあるが、この方法では、電極のエッチングの際に酸化物半導体層にダメージが入るため、トランジスタ特性が低下する。そこで、このような問題を回避するために酸化物半導体層の上に予め保護膜を形成した後、電極を形成し、パターニングする方法も採用されており、後記する実施例では、この方法を採用した。
 次に、酸化物半導体層4の上に保護膜(絶縁膜)6をCVD(Chemical Vapor Deposition)法によって成膜する。酸化物半導体膜の表面は、CVDによるプラズマダメージによって容易に導通化してしまう(おそらく酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。)ため、上記問題を回避するため、後記する実施例では、保護膜の成膜前にN2Oプラズマ照射を行った。N2Oプラズマの照射条件は、下記文献に記載の条件を採用した。
 J. Parkら、Appl. Phys. Lett., 93,053505(2008)。
 次に、常法に基づき、コンタクトホール7を介して透明導電膜8をドレイン電極5に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース・ドレイン電極で例示したものを用いることができる。
 以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
 実施例1
 前述した方法に基づき、図1に示す薄膜トランジスタ(TFT)を作製し、TFT特性およびストレス耐性を評価した。
 まず、ガラス基板(コーニング社製イーグル2000、直径100mm×厚さ0.7mm)上に、ゲート電極としてTi薄膜を100nm、およびゲート絶縁膜SiO2(200nm)を順次成膜した。ゲート電極は純Tiのスパッタリングターゲットを使用し、DCスパッタ法により、成膜温度:室温、成膜パワー:300W、キャリアガス:Ar、ガス圧:2mTorrにて成膜した。また、ゲート絶縁膜はプラズマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガス、成膜パワー:100W、成膜温度:300℃にて成膜した。
 次に、表1および表2に記載の種々の組成の酸化物(IZTO+X)薄膜を、スパッタリングターゲット(後記する。)を用いてスパッタリング法によって成膜した。スパッタリングに使用した装置は(株)アルバック製「CS-200」であり、スパッタリング条件は以下のとおりである。
  基板温度:室温
  ガス圧:5mTorr
  酸素分圧:O2/(Ar+O2)=2%
  膜厚:50nm
  使用ターゲットサイズ:φ4インチ×5mm
  投入パワー(DC):2.55W/cm2
 組成の異なるIZTOの成膜に当たっては、In23のスパッタリングターゲットと、ZnOおよびZn/Snの比が異なるスパッタリングターゲットとを用い、RFスパッタリング法を用いて成膜した。また、ZTO(従来例)の成膜に当たっては、Zn:Snの比(原子%比)が6:4の酸化物ターゲット(Zn-Sn-O)とZnOの酸化物ターゲットを同時放電するCo-Sputter法を用いて成膜した。また、IZTO中にX群元素を含むIZTO+Xの酸化物薄膜の成膜にあたっては、組成の異なる二つのスパッタリングターゲットを同時放電するCo-Sputter法を用いて成膜した。
 このようにして得られた酸化物薄膜中の金属元素の各含有量は、XPS(X-ray Photoelectron Spectroscopy)法によって分析した。
 上記のようにして酸化物薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。エッチャントとしては、関東化学製「ITO-07N」を使用した。本実施例では、実験を行なった酸化物薄膜について光学顕微鏡観察によりウェットエッチング性を評価した。評価結果より実験を行なった全ての組成でウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
 酸化物半導体膜をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気中、350℃で1時間行なった。
 次に、純Tiを使用し、リフトオフ法によりソース・ドレイン電極を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ti薄膜をDCスパッタリング法により成膜(膜厚は100nm)した。ソース・ドレイン電極用Ti薄膜の成膜方法は、前述したゲート電極の場合と同じである。次いで、アセトン中で超音波洗浄器にかけて不要なフォトレジストを除去し、TFTのチャネル長を10μm、チャネル幅を200μmとした。
 このようにしてソース・ドレイン電極を形成した後、酸化物半導体層を保護するための保護膜を形成した。保護膜として、SiO2(膜厚200nm)とSiN(膜厚200nm)の積層膜(合計膜厚400nm)を用いた。上記SiO2およびSiNの形成は、サムコ製「PD-220NL」を用い、プラズマCVD法を用いて行なった。本実施例では、N2Oガスによってプラズマ処理を行った後、SiO2、およびSiN膜を順次形成した。SiO2膜の形成にはN2O、およびN2希釈SiH4の混合ガスを用い、SiN膜の形成にはN2希釈SiH4、N2、NH3の混合ガスを用いた。いずれの場合も成膜パワーを100W、成膜温度を150℃とした。
 次にフォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。次に、DCスパッタリング法を用い、キャリアガス:アルゴンおよび酸素ガスの混合ガス、成膜パワー:200W、ガス圧:5mTorrにてITO膜(膜厚80nm)を成膜し、図1のTFTを作製した。
 このようにして得られた各TFTについて、以下の特性を評価した。
 (1)トランジスタ特性の測定
 トランジスタ特性(ドレイン電流-ゲート電圧特性、Id-Vg特性)の測定はアジレントテクノロジー株式会社製「4156C」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。本実施例では、Vg=20Vのときのオン電流(Ion)を算出し、Ion≧1×10-5Aを合格とした。
  ソース電圧 :0V
  ドレイン電圧:10V
  ゲート電圧 :-30~30V(測定間隔:0.25V)
 (2)しきい値電圧(Vth)
 しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態(ドレイン電流の低い状態)からオン状態(ドレイン電流の高い状態)に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の1nAを超えたときの電圧をしきい値電圧と定義し、TFT毎のしきい値電圧を測定した。Vth(絶対値)が5V以下のものを合格とした。
 (3)S値
 S値(SS値)は、ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値とした。本実施例では、S値が1.0V/dec以下のものを合格とした。
 (4)キャリア移動度(電界効果移動度)
 キャリア移動度(電界効果移動度)は、以下の式を用いて飽和領域にて移動度を算出した。本実施例では、このようにして得られる飽和移動度が5cm2/Vs以上のものを合格とした。
Figure JPOXMLDOC01-appb-M000001
 (5)ストレス耐性の評価(ストレスとして光照射+負バイアスを印加)
 本実施例では、実際のパネル駆動時の環境(ストレス)を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い400nm程度を選択した。
   ゲート電圧:-20V
   基板温度:60℃
   光ストレス
    波長:400nm
    照度(TFTに照射される光の強度):0.1μW/cm2
    光源:OPTOSUPPLY社製LED(NDフィルターによって光量を調整)
    ストレス印加時間:3時間
 詳細には、ストレス印加前後のしきい値電圧(Vth)を上記の方法に基づき、測定し、その差(ΔVth)を測定した。本実施例では、LNBTSのΔVth(絶対値)が-15V以下のものを合格とした。
 これらの結果を表1および表2に示す。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
 表1中、No.1~7はX群元素としてSiを、No.8~13はX群元素としてHfを、No.14~22はX群元素としてGaを;表2中、No.23~28はX群元素としてAlを、No.29~33はX群元素としてNiを、No.34~40はX群元素としてGeを、No.41~46はX群元素としてTaを、No.47~49はX群元素としてWを、No.50~57はX群元素としてNbを、それぞれ添加した例である。これらのうち、上式(1)~(3)の右辺の値がそれぞれ、上式(1)~(3)の関係を満足し、且つ、上式(4)の左辺の値が、上式(4)の関係を満足するものは、移動度を含めたTFT特性に優れており、且つ、ΔVthも所定範囲に抑制されており、ストレス耐性にも優れていた。
 これに対し、下記例は以下の不具合を抱えている。
 表1のNo.1(Si添加例)は、式(1)および式(3)の範囲を外れ、Sn比が大きくなった例であり、S値およびVth値が増加し、TFT特性が低下した。本発明では、TFT特性とストレス耐性の両立を図るものであり、TFT特性が悪いものはストレス耐性が良くても使用に適さないため、上記例では、ストレス耐性試験は実施しなかった(表1中、ΔVth(V)の欄は「-」と記載、以下、同じ)。
 同様に表1のNo.2(Si添加例)は、式(2)の範囲を外れ、Zn比が大きくなった例であり、移動度が急激に低下し、Vth値が大きく増加した。そのため、ストレス耐性試験は実施しなかった。
 表1のNo.8(Hf添加例)は、式(1)および式(3)の範囲を外れ、Sn比が大きくなった例であり、S値およびVth値が増加し、TFT特性が低下した。そのため、ストレス耐性試験は実施しなかった。
 同様に表1のNo.9(Hf添加例)は、式(2)の範囲を外れ、Zn比が大きくなった例であり、移動度が急激に低下し、Vth値が大きく増加した。そのため、ストレス耐性試験は実施しなかった。
 また、表1のNo.13(Hf添加例)は、(4)式の関係を満足せず、且つ、式(3)の範囲を満足しないため、移動度が低くなった。なお、No.13は、式(3)の範囲を満足しないが、Hfの添加量が比較的多い([X]比=0.10)ため、ストレス耐性は合格基準のライン(ΔVthが-15以下)を満たしていた。
 表1のNo.22(Ga添加例)は、式(3)の範囲を外れ、In比が大きくなった例であり、ストレス耐性が低下した。
 表2のNo.34(Ge添加例)は、式(1)および式(3)の範囲を外れ、Sn比が大きくなった例であり、S値およびVth値のTFT特性が低下した。そのため、ストレス耐性は実施しなかった。
 同様に表2のNo.35(Ge添加例)は、式(2)の範囲を外れ、Zn比が大きくなった例であり、移動度が急激に低下し、Vth値が大きく増加した。そのため、ストレス耐性試験は実施しなかった。
 また、表2のNo.40(Ge添加例)は、(4)式の関係を満足しないため、飽和移動度が低下した。
 表2のNo.49(W添加例)は、(4)式の関係を満足しないため、飽和移動度が低下した。
 表2のNo.50(Nb添加例)は、式(1)、式(3)、および式(4)の範囲を外れ、Sn比が大きくなった例であり、S値およびVth値のTFT特性が低下した。そのため、ストレス耐性は実施しなかった。
 同様に表2のNo.51(Nb添加例)は、式(2)の範囲を外れ、Zn比が大きくなった例であり、移動度が急激に低下し、Vth値が大きく増加した。そのため、ストレス耐性試験は実施しなかった。
 以上の実験結果より、本発明で規定する組成比のIZTO半導体を用いれば、従来のZTOと同様の高い移動度を維持しつつ、ストレス耐性が格段に高められた良好なTFT特性が得られることが確認された。また、ウェットエッチング加工も良好に行なわれたことから、本発明の酸化物は、アモルファス構造であると推察される。
 実施例2
 本実施例では、表1のNo.6に対応する組成の酸化物(X群元素としてSiを使用、InZnSnO+5.0%Si;[In]:[Zn]:[Sn]=0.20:0.52:0.28)を用い、スパッタリング成膜時のガス圧を1mTorr、または5mTorrに制御して得られた酸化物膜(膜厚100nm)の密度を測定すると共に、前述した実施例1と同様にして作成したTFTについて、移動度およびストレス試験(光照射+負バイアスを印加)後のしきい値電圧の変化量(ΔVth)を調べた。膜密度の測定方法は以下のとおりである。
 (酸化物膜の密度の測定)
 酸化物膜の密度は、XRR(X線反射率法)を用いて測定した。詳細な測定条件は以下のとおりである。
  ・分析装置:(株)リガク製水平型X線回折装置SmartLab
  ・ターゲット:Cu(線源:Kα線)
  ・ターゲット出力:45kV-200mA
  ・測定試料の作製
    ガラス基板上に各組成の酸化物を下記スパッタリング条件で成膜した(膜厚100nm)後、前述した実施例1のTFT製造過程におけるプレアニール処理を模擬して、当該プレアニール処理と同じ熱処理を施したものを使用
     スパッタガス圧:1mTorrまたは5mTorr
     酸素分圧:O2/(Ar+O2)=2%
     成膜パワー密度:DC2.55W/cm2
     熱処理:大気雰囲気にて350℃で1時間
 これらの結果を表3に示す。
Figure JPOXMLDOC01-appb-T000004
 表3より、本発明で規定する要件をすべて満足する酸化物は、いずれも5.8g/cm3以上の高い密度が得られた。詳細には、ガス圧=5mTorrのとき(No.2)の膜密度は5.8g/cm3であったのに対し、ガス圧=1mTorrのとき(No.1)の膜密度は6.2g/cm3であり、ガス圧力が低くなるにつれ、より高い密度が得られた。また、膜密度の上昇に伴い、電界効果移動度が向上し、さらに、ストレス試験によるしきい値電圧シフト量ΔVthの絶対値も減少した。
 以上の実験結果より、酸化物膜の密度はスパッタリング成膜時のガス圧によって変化し、当該ガス圧を下げると膜密度が上昇し、これに伴って電界効果移動度も大きく増加し、ストレス試験(光照射+負バイアスストレス)におけるしきい値電圧シフト量ΔVthの絶対値も減少することが分かった。これは、スパッタリング成膜時のガス圧を低下させることにより、スパッタリングされた原子(分子)の動乱が抑えられ、膜中の欠陥が少なくなって移動度や電気伝導性が向上し、TFTの安定性が向上したためと推察される。
 なお、表3には、X群元素としてSiを含む表1のNo.6の酸化物を用いたときの結果を示しているが、上述した酸化物膜の密度と、TFT特性における移動度やストレス試験後のしきい値電圧変化量の関係は、上記以外の他のX群元素を含み、且つ、本発明で規定する好ましい要件を満足する他の酸化物についても同様に見られた。すなわち、上記X群元素を含み、本発明で規定する好ましい要件を満足する他の酸化物膜の密度は、いずれも、5.8g/cm3以上と高いものであった。
 1 基板
 2 ゲート電極
 3 ゲート絶縁膜
 4 酸化物半導体層
 5 ソース・ドレイン電極
 6 保護膜(絶縁膜)
 7 コンタクトホール
 8 透明導電膜

Claims (10)

  1.  薄膜トランジスタの半導体層に用いられる酸化物であって、
     前記酸化物は、Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含むことを特徴とする薄膜トランジスタの半導体層用酸化物。
  2.  前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、下式(1)~(3)を満足するものである請求項1に記載の酸化物。
      [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36   ・・・(1)
      [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01   ・・・(2)
      [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32   ・・・(3)
  3.  前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、
     ([Zn]+[Sn])に対する[Zn]の比を<Zn>、
     ([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、
     下式(4)を満足するものである請求項1に記載の酸化物。
      [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5   ・・・(4)
        式中、
        <Zn>=[Zn]/([Zn]+[Sn])、
        {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
        {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
        {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
        {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
        {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
        {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
        {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
        {W}=[W]/([Zn]+[Sn]+[In]+[X])、
        {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
  4.  前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、
     ([Zn]+[Sn])に対する[Zn]の比を<Zn>、
     ([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、
     下式(4)を満足するものである請求項2に記載の酸化物。
      [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5   ・・・(4)
        式中、
        <Zn>=[Zn]/([Zn]+[Sn])、
        {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
        {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
        {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
        {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
        {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
        {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
        {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
        {W}=[W]/([Zn]+[Sn]+[In]+[X])、
        {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
  5.  前記酸化物に含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]としたとき、下式(5)を満足するものである請求項1に記載の酸化物。
       0.0001≦[X]/([Zn]+[Sn]+[In]+[X]) ・・(5)
  6.  請求項1~5のいずれかに記載の酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタ。
  7.  前記半導体層の密度は5.8g/cm3以上である請求項6に記載の薄膜トランジスタ。
  8.  請求項1~5のいずれかに記載の酸化物を形成するためのスパッタリングターゲットであって、
     Zn、Sn、およびInと;Si、Hf、Ga、Al、Ni、Ge、Ta、W、およびNbよりなるX群から選択される少なくとも一種の元素(X群元素)と、を含み、
     前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、および[In]としたとき、下式(1)~(3)を満足することを特徴とするスパッタリングターゲット。
      [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36   ・・・(1)
      [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01   ・・・(2)
      [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32   ・・・(3)
  9.  前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]とし、
     ([Zn]+[Sn])に対する[Zn]の比を<Zn>、
     ([Zn]+[Sn]+[In]+[X])に対する各X群元素の比をそれぞれ、{X}としたとき、
     下式(4)を満足するものである請求項8に記載のスパッタリングターゲット。
      [-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5   ・・・(4)
        式中、
        <Zn>=[Zn]/([Zn]+[Sn])、
        {Si}=[Si]/([Zn]+[Sn]+[In]+[X])、
        {Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、
        {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、
        {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、
        {Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、
        {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、
        {Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、
        {W}=[W]/([Zn]+[Sn]+[In]+[X])、
        {Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])を意味する。
  10.  前記スパッタリングターゲットに含まれる金属元素の含有量(原子%)をそれぞれ、[Zn]、[Sn]、[In]、および[X]としたとき、下式(5)を満足するものである請求項8に記載のスパッタリングターゲット。
       0.0001≦[X]/([Zn]+[Sn]+[In]+[X]) ・・(5)
PCT/JP2011/077319 2010-11-26 2011-11-28 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ WO2012070676A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/989,948 US20130240802A1 (en) 2010-11-26 2011-11-28 Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
KR1020137015876A KR101459983B1 (ko) 2010-11-26 2011-11-28 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
CN201180057012.2A CN103229303B (zh) 2010-11-26 2011-11-28 薄膜晶体管的半导体层用氧化物及溅射靶材,以及薄膜晶体管

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010-264325 2010-11-26
JP2010264325 2010-11-26
JP2011-008321 2011-01-18
JP2011008321 2011-01-18
JP2011-194408 2011-09-06
JP2011194408 2011-09-06

Publications (1)

Publication Number Publication Date
WO2012070676A1 true WO2012070676A1 (ja) 2012-05-31

Family

ID=46146010

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/077319 WO2012070676A1 (ja) 2010-11-26 2011-11-28 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Country Status (6)

Country Link
US (1) US20130240802A1 (ja)
JP (1) JP2013070010A (ja)
KR (1) KR101459983B1 (ja)
CN (1) CN103229303B (ja)
TW (1) TWI508303B (ja)
WO (1) WO2012070676A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
JP2014058415A (ja) * 2012-09-14 2014-04-03 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
JP2014058416A (ja) * 2012-09-14 2014-04-03 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
WO2014136660A1 (ja) * 2013-03-08 2014-09-12 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
CN105324835A (zh) * 2013-06-28 2016-02-10 株式会社神户制钢所 薄膜晶体管及其制造方法
EP3046141A4 (en) * 2013-09-13 2016-09-28 Kobe Steel Ltd EVALUATION DEVICE FOR OXIDE SEMICONDUCTOR THIN LAYER
JP2018095972A (ja) * 2013-04-08 2018-06-21 三菱マテリアル株式会社 酸化物スパッタリングターゲット及びその製造方法
US10134879B2 (en) 2012-09-14 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US11462399B2 (en) 2012-07-17 2022-10-04 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film
JP7425933B1 (ja) 2022-09-16 2024-01-31 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057671A1 (ja) * 2022-09-16 2024-03-21 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
WO2013168748A1 (ja) 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2013183733A1 (ja) 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6260992B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP6800405B2 (ja) * 2016-07-14 2020-12-16 東ソー株式会社 酸化物焼結体、その製造方法及びスパッタリングターゲット
US11728390B2 (en) 2017-02-01 2023-08-15 Idemitsu Kosan Co., Ltd. Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target
KR20190070732A (ko) * 2017-12-13 2019-06-21 엘티메탈 주식회사 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터
JP7269886B2 (ja) * 2017-12-28 2023-05-09 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび酸化物薄膜
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
CN114008237B (zh) * 2019-06-28 2024-06-25 株式会社爱发科 溅射靶及溅射靶的制造方法
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
TWI850971B (zh) * 2022-01-31 2024-08-01 日商三井金屬鑛業股份有限公司 濺鍍靶材及氧化物半導體之製造方法
CN119948198A (zh) 2022-09-16 2025-05-06 株式会社爱发科 氧化物半导体薄膜形成用溅射靶及其制造方法、氧化物半导体薄膜、薄膜半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
WO2010119952A1 (ja) * 2009-04-17 2010-10-21 株式会社ブリヂストン 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102337505A (zh) * 2005-09-01 2012-02-01 出光兴产株式会社 溅射靶、透明导电膜、透明电极和电极基板及其制造方法
WO2007034733A1 (ja) * 2005-09-20 2007-03-29 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
JP4960244B2 (ja) * 2005-09-22 2012-06-27 出光興産株式会社 酸化物材料、及びスパッタリングターゲット
US10644163B2 (en) * 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
US8753548B2 (en) * 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
WO2010119952A1 (ja) * 2009-04-17 2010-10-21 株式会社ブリヂストン 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
US11462399B2 (en) 2012-07-17 2022-10-04 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film
US10923580B2 (en) 2012-09-14 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2014058415A (ja) * 2012-09-14 2014-04-03 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
US12230696B2 (en) 2012-09-14 2025-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US11935944B2 (en) 2012-09-14 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9905403B2 (en) 2012-09-14 2018-02-27 Kobelco Research Institute, Inc. Oxide sintered body and sputtering target
US10090136B2 (en) 2012-09-14 2018-10-02 Kobelco Research Institute, Inc. Oxide sintered body and sputtering target, and method for producing same
US10134879B2 (en) 2012-09-14 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TWI644437B (zh) * 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10468506B2 (en) 2012-09-14 2019-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2014058416A (ja) * 2012-09-14 2014-04-03 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
US11437500B2 (en) 2012-09-14 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
WO2014136660A1 (ja) * 2013-03-08 2014-09-12 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2018095972A (ja) * 2013-04-08 2018-06-21 三菱マテリアル株式会社 酸化物スパッタリングターゲット及びその製造方法
CN105324835A (zh) * 2013-06-28 2016-02-10 株式会社神户制钢所 薄膜晶体管及其制造方法
EP3046141A4 (en) * 2013-09-13 2016-09-28 Kobe Steel Ltd EVALUATION DEVICE FOR OXIDE SEMICONDUCTOR THIN LAYER
JP7425933B1 (ja) 2022-09-16 2024-01-31 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057671A1 (ja) * 2022-09-16 2024-03-21 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2013070010A (ja) 2013-04-18
TW201236162A (en) 2012-09-01
CN103229303A (zh) 2013-07-31
KR101459983B1 (ko) 2014-11-07
US20130240802A1 (en) 2013-09-19
CN103229303B (zh) 2016-01-20
TWI508303B (zh) 2015-11-11
KR20130091770A (ko) 2013-08-19

Similar Documents

Publication Publication Date Title
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6043244B2 (ja) 薄膜トランジスタ
JP6018551B2 (ja) 薄膜トランジスタ
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
CN102859701B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012070675A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012121332A1 (ja) 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11843155

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13989948

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137015876

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11843155

Country of ref document: EP

Kind code of ref document: A1