WO2012023662A1 - 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 - Google Patents

멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
WO2012023662A1
WO2012023662A1 PCT/KR2010/007668 KR2010007668W WO2012023662A1 WO 2012023662 A1 WO2012023662 A1 WO 2012023662A1 KR 2010007668 W KR2010007668 W KR 2010007668W WO 2012023662 A1 WO2012023662 A1 WO 2012023662A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
semiconductor layer
light emitting
emitting diode
Prior art date
Application number
PCT/KR2010/007668
Other languages
English (en)
French (fr)
Inventor
김상묵
백종협
이광철
오화섭
유은미
박재우
박준모
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to US13/504,522 priority Critical patent/US8710520B2/en
Publication of WO2012023662A1 publication Critical patent/WO2012023662A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 다수의 단위셀을 포함하는 멀티 셀 구조를 갖는 발광다이오드에 관한 것으로써, 기존의 n형 반도체층의 전극형성을 위한 메사식각 영역과 p형 반도체층과의 컨택을 위해 형성되는 본딩 패드로 인한 발광다이오드면의 광손실을 줄이고, 광 효율을 높이는 발광다이오드에 관한 것이다. 또한, 종래기술과 동일한 칩(chip) 제작공정을 거치더라도 칩 사이즈(Chip size)의 조절이 가능하여, 서로 다른 사이즈의 칩을 제작 할 수 있는 발광다이오드에 관한 것이다. 보다 더 구체적으로 본 발명의 일측면에 의하면, 투광성 기판(Substrate); 상기 투광성 기판상에 순차적으로 형성되는 제 1반도체층, 활성층 및 제 2반도체층; 상기 제 2반도체층 및 활성층의 일부영역이 제거되어 서로 이격되어 형성되는 복수의 홀(hole); 상기 복수의 홀(hole) 중 일부의 홀(hole)을 통해 상기 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극; 상기 제 1전극의 측면 둘레를 감싸서 상기 제 1반도체층과 제 2반도체층의 쇼트(short)를 방지하는 제 1보호막; 상기 복수의 홀(hole) 중 상기 제 1전극이 형성되지 아니한 홀의 측면 및 하부면에 형성되는 제 2보호막; 상기 제 2보호막 및 상기 제 2반도체층 상에 형성되는 반사층 또는 전류확산층; 및 상기 반사층 또는 전류확산층상에 형성되는 제 2전극;을 구비하는 단위셀을 포함하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드를 제공한다.

Description

멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
본 발명은 다수의 단위셀을 포함하는 멀티셀(Multi-Cell)구조를 갖는 발광다이오드에 관한 것으로써, 기존의 n형 반도체층의 전극형성을 위한 메사식각 영역과 p형 반도체층과의 컨택을 위해 형성되는 본딩 패드로 인한 발광다이오드면의 광손실을 줄이고, 광 효율을 높이는 발광다이오드에 관한 것이다. 또한, 종래기술과 동일한 칩(chip) 제작공정을 거치더라도 칩 사이즈(Chip size)의 조절이 가능하여, 서로 다른 사이즈의 칩을 제작할 수 있는 발광다이오드에 관한 것이다.
최근 LED(Light Emitting Diode: 발광다이오드)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 오염물질을 배출하지 않는 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, LED는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
LED는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생되며, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩밖으로 방출되게 된다.
통상적인 질화물 반도체 발광다이오드의 구조는 서브스트레이트 기판상에 순차적으로 형성된 버퍼층, n형 질화물 반도체층, 다중양자우물구조인 활성층 및 p형 질화물 반도체층을 포함하며, 상기 p형 질화물 반도체층과 활성층은 그 일부 영역을 식각등의 공정으로 제거하여 n형 질화물 반도체층의 일부 상면이 노출된 구조를 갖는다. 상기 노출된 n형 질화물 반도체층 상에는 n형 전극이 형성되고 p형 질화물 반도체층 상에는 오믹접촉을 형성하기 위하여 투명 전극층이 형성된 후에, p형 본딩전극을 형성한다.
종래의 이러한 발광다이오드의 제조방법에 따라 형성된 발광다이오드는 n형 질화물 반도체층상에 n형 전극을 형성하기 위해 활성층의 일부영역을 제거해야 하는데, 이러한 활성층의 손실로 인한 광출력을 약화시키는 문제점이 있었다. 또한, 칩 사이즈에 비해 상대적으로 크게 형성되는 메탈 패드로 인한 반사막 효율 저하 등의 문제점이 있었다.
따라서, ① n형 전극 형성을 위한 메사식각 등으로 인한 활성층의 손실이 발생하지 않고, ② n형 전극 형성에 있어서 활성층의 손실을 최소화하고 이에 따른 p형 전극의 사이즈와 위치를 조절하여 휘도(Brightness) 향상을 기대할 수 있으며, ③ 여러개의 단위셀을 묶어 하나의 칩을 형성하여 칩 사이즈에 유연성을 부여하고, ④ 이렇게 다수의 단위셀을 묶어서 발광다이오드를 형성하더라도 단위셀 사이에 반사층 또는 전류확산층을 채워 광 출력이 향상되는 발광소자가 요구되고 있다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 안출된 것으로써, 다수의 단위셀을 하나로 묶어 멀티셀 구조를 취함으로서 칩 사이즈의 조절이 가능하며, 멀티셀 구조에 보호막과 메탈 패드를 추가하여 와이어 본딩이 필요없는 웨이퍼레벨 패키지 구조의 발광다이오드를 제공함에 그 목적이 있다.
또한, 본 발명은 발광다이오드 제작시에 전류확산의 향상을 위해 활성층의 손실이 발생 하는 부분을 최소화하는 구조를 채택함으로써, 발광다이오드 소자 제작레벨에서 제 1반도체층의 컨택부분의 면적을 최소화하고 제 2반도체층의 컨택을 자유롭게 하여 휘도(Brightness)향상 및 발광다이오드의 전기적 특성, 열적특성을 향상시키는데 또 다른 목적이 있다.
본 발명은 패키지 실장을 위한 n형 패드 및 p형 패드를 동일면에 형성하여 메사 식각 되어진 면에 형성되는 본딩 패드를 추가로 형성할 필요가 없는 발광다이오드를 제공함에 또 다른 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 종래기술의 문제점을 해결하기 위하여 본 발명의 일측면에 의하면, 투광성 기판(Substrate); 상기 투광성 기판상에 순차적으로 형성되는 제 1반도체층, 활성층 및 제 2반도체층; 상기 제 2반도체층 및 활성층의 일부영역이 제거되어 서로 이격되어 형성되는 복수의 홀(hole); 상기 복수의 홀(hole) 중 일부의 홀(hole)을 통해 상기 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극; 상기 제 1전극의 측면 둘레를 감싸서 상기 제 1반도체층과 제 2반도체층의 쇼트(short)를 방지하는 제 1보호막; 상기 복수의 홀(hole) 중 상기 제 1전극이 형성되지 아니한 홀의 측면 및 하부면에 형성되는 제 2보호막; 상기 제 2보호막 및 상기 제 2반도체층 상에 형성되는 반사층 또는 전류확산층; 및 상기 반사층 또는 전류확산층상에 형성되는 제 2전극;을 구비하는 단위셀을 포함하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드를 제공한다.
본 발명은 상기 단위셀을 다수 구비하되, 상기 다수의 단위셀은 메탈라인의 형태로 형성되는 제 1전극 및 제 2전극에 의해 연결되는 것이 바람직하다.
본 발명은 상기 제 1전극 및 메탈라인의 상부를 커버하고, 상기 제 2전극의 측면과 접하도록 형성되며 제 1전극과 제 2전극의 쇼트(short)를 방지하는 제 3보호막; 상기 제 2보호막의 소정영역이 제거된 홀(hole)을 통해 상기 제 1전극과 컨택되는 제 1메탈패드; 및 상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 이격되어 형성되는 제 2메탈패드;를 더 구비하는 것이 바람직하다.
본 발명은 상기 제 3보호막 상의 상기 제 1메탈패드와 제 2메탈패드가 형성되지 않은 영역에 형성되고, 상기 제 1메탈패드 및 제 2메탈패드의 쇼트(short)를 방지하는 제 4보호막을 더 구비하는 것이 바람직하다.
본 발명에서 상기 제 1보호막, 제 2보호막, 제 3보호막 또는 제 4보호막은, SiO2, Si3N4, 레진(Resin)수지 또는 SOG(Spin on Glass) 중에서 선택되는 어느 하나의 물질로 형성되는 것이 바람직하다.
본 발명에서 상기 반사층 또는 전류확산층은, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO₂), 실리콘 나이트라이드(Si₃N₄), 알루미늄 산화물, 티타늄 산화물 중에서 선택되는 어느 하나 이상의 물질로 형성되는 것이 바람직하다.
본 발명에서 상기 전류확산층은, 인듐주석산화물(ITO), 산화아연(ZnO), Ni/Au 중에서 선택되는 어느 하나의 물질로 형성되는 것이 바람직하다.
상술한 종래기술의 문제점을 해결하기 위한 본 발명의 타측면에 의하면, 투광성 기판 상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계; 상기 제 2반도체층상의 소정거리로 이격된 영역마다 패터닝 후 식각하여 제 1반도체층의 상면이 노출되도록 상기 제 2반도체층 및 활성층을 제거하여 복수의 홀(hole)을 형성하는 단계; 상기 복수의 홀(hole) 중 일부의 홀(hole)의 측면부에 제 1보호막을 형성하는 단계; 상기 제 1보호막이 형성된 홀(hole)을 통해 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극을 형성하는 단계;상기 제 1전극이 형성되지 아니한 홀(hole)의 측면과 하부면에 제 2보호막을 형성하는 단계; 상기 제 2보호막이 형성된 홀(hole)과 상기 제 2반도체층상에 반사층 또는 전류확산층을 형성하는 단계; 및 상기 반사층 또는 전류확산층상에 상기 제 2반도체층과의 컨택을 위한 제 2전극을 형성하는 단계;를 포함하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드의 제조방법을 제공한다.
본 발명은 상기 제 2전극 형성단계 후에, 상기 제 1전극 및 제 2전극을 각각 메탈라인의 형태로 형성하여 각각의 단위셀을 연결하는 단계를 더 구비하는 것이 바람직하다.
본 발명은 상기 메탈라인 형성단계 후에, 상기 제 1전극 및 메탈라인의 상부를 커버하고, 상기 제 2전극의 측면에 접하는 제 3 보호막을 형성하는 단계; 상기 제 3보호막의 소정영역을 제거하여 서로 이격되는 복수의 홀(holel)을 형성하는 단계; 상기 홀(hole)을 통해 제 1전극과 컨택하는 제 1메탈패드를 형성하는 단계; 및 상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 격리된 위치에 제 2메탈패드를 형성하는 단계;를 더 구비하는 것이 바람직하다.
본 발명은 상기 제 2메탈패드 형성단계 후에, 상기 제 1메탈패드 및 제 2메탈패드가 형성되지 않은 제 3보호막상에 제 4보호막을 형성하는 단계를 더 구비하는 것이 바람직하다.
본 발명에 의하여, 각각 구분되어진 단위 셀 구조의 칩을 보호막 공정과 이를 연결하는 메탈라인 공정을 통하여 하나의 발광다이오드 멀티 셀로 구성될 수 있으므로, 칩 사이즈에 유연성을 가질 수 있고, 생산성 향상 및 제조비용의 절감을 가져올 수 있다. 또한, 다수의 단위셀 사이의 구간에 반사메탈 또는 투명전극 등을 형성하여 광추출 효율을 향상 시킬 수 있으며, 제 2 반도체층과 컨택되는 제 2전극의 사이즈와 위치를 임의로 정할 수 있으므로 발광다이오드 형태의 유연성을 가져올 수 있다.
또한, 본 발명에 의하여, 동일 웨이퍼 내에서 컷팅공정의 차이에 의하여 서로 다른 칩 사이즈를 갖는 발광다이오드를 구현 할 수 있어 생산성 향상 및 원가 절감의 효과가 있다.
또한, 본 발명에 의하여, 발광다이오드 제작에 있어 종래기술에 비해 n형 반도체층(제 1반도체층)의 컨택을 위한 식각부분을 줄여줌으로써 활성층의 손실영역을 최소화하고 유효 발광 면적을 넓혀서 광출력이 향상되는 효과가 있고, 이와 더불어 대면적 칩(chip)의 경우 필요한 패드(pad) 숫자가 줄어들어 패드에 의한 광 흡수를 방지하여 패키지의 광 출력이 향상되는 효과가 있다.
또한 본 발명에 의하여, n형 패드(제 1메탈패드) 및 p형 패드(제 2메탈패드)가 동일면에 형성 되어 메사 식각 되어진 면에 형성되는 n형 패드에 추가로 본딩 패드를 형성할 필요가 없어 제조공정이 단순해지고 제조비용이 절감되는 효과가 있다.
또한 본 발명에 의하여, 반사층과 본딩 메탈간의 직접 컨택이 없으므로 금속 등으로 형성되는 반사층의 손상을 방지하는 효과가 있다.
도 1a는 종래기술에 의한 발광다이오드의 전극구조를 나타낸 일예시도.
도 1b 내지 도 1c는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드의 상면도.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드의 단계별 제조순서를 나타낸 일예시도.
도 3은 본 발명의 일실시예에 따른 메탈패드를 포함하는 멀티셀 구조를 갖는 발광다이오드의 상면도.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 메탈패드를 포함하는 멀티셀 구조를 갖는 발광다이오드의 제조순서를 나타낸 일예시도.
도 5는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드 제조방법의 순서도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1a는 종래기술에 의한 발광다이오드의 전극구조를 나타낸 일예시도이다.
도 1을 참조하면, 통상적인 발광다이오드의 구조는 서브스트레이트(substrate) 기판상에 순차적으로 형성된 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 포함하며, 상기 p형 질화물 반도체층과 활성층은 그 일부 영역을 식각등의 공정으로 제거하여 n형 질화물 반도체층의 일부 상면이 노출된 구조를 갖는다. 상기 노출된 n형 질화물 반도체층 상에는 n형 전극 또는 제 1전극(120)이 형성되고 p형 질화물 반도체층 상에는 오믹접촉을 형성하기 위하여 투명 전극층이 형성된 후에, p형 전극 또는 제 2전극(110)을 형성한다.
이러한 종래기술에 의해 형성되는 발광다이오드는 n형 질화물 반도체층상에 n형 전극 또는 제 1전극(120)을 형성하기 위해 활성층의 일부영역을 제거해야 하는데, 이러한 활성층의 손실로 인한 광출력을 약화시키는 문제점과 수평방향의 전류확산이 제한되는 문제점이 있었다.
종래기술에 의하면, 특히 수평구조 발광다이오드의 전극구조에 있어서 수평방향으로의 전류 확산이 제한되는 문제점을 극복하기 위하여 핑거(finger) 형태의 전극구조가 출현하게 되었다. 이러한 핑거(finger) 형태의 전극구조는 전류 확산 측면에서는 이점이 있으나, 이 역시 n형 반도체층과 n형 전극 또는 제 1전극(220)의 컨택을 위해 메사 식각 등이 필수적으로 구비되어야 하므로, 빛이 나오는 활성층의 손실이 발생하게 되어 고출력 발광다이오드의 제작을 담보하기에는 어려운 문제점이 있었다.
도 1b 내지 도 1c는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드의 상면도이다.
본 발명에 의한 멀티셀 구조를 갖는 발광다이오드에 의하면, 투광성 기판; 상기 투광성 기판상에 순차적으로 형성되는 제 1반도체층, 활성층 및 제 2반도체층; 상기 제 2반도체층 및 활성층의 일부영역이 제거되어 서로 이격되어 형성되는 복수의 홀(hole); 상기 복수의 홀 중 일부의 홀을 통해 상기 제 1반도체층과 컨택되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극; 상기 제 1전극의 측면 둘레를 감싸서 상기 제 1반도체층과 제 2반도체층의 쇼트를 방지하는 제 1보호막; 상기 복수의 홀 중 상기 제 1전극이 형성되지 아니한 홀의 측면 및 하부면에 형성되는 제 2보호막; 상기 제 2보호막 및 상기 제 2반도체층 상에 형성되는 반사층 또는 전류확산층; 및 상기 반사층 또는 전류확산층상에 형성되는 제 2전극;을 구비하는 단위셀을 포함하는 것을 특징으로 한다.
여기서 본 발명은 상기 단위셀을 다수 구비하되, 상기 다수의 단위셀은 메탈라인의 형태로 형성되는 제 1전극(140) 및 제 2전극(150)에 의해 연결되는 것이 바람직하다. 본 발명에서 상기 제 1전극은, 그 상면이 원, 사각형 또는 다각형의 형태를 갖고, 그 측면의 단면부가 직사각형의 형태를 가질 수 있다.
본 발명에서 상기 제 1반도체층은 n형 질화물 반도체층이고, 제 2반도체층은 p형 질화물 반도체층인 것이 바람직하나, 그 역의 경우도 배제하는 것은 아니다.
이하, 도 2a 내지 도 2g에서 본 발명이 제시하는 발광다이오드의 구조 및 제조순서에 대해 살펴보기로 한다.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드의 단계별 제조순서를 나타낸 일예시도이다.
도 2a 내지 도 2h는 도 1c의 발광다이오드 소자를 A - A' 방향으로 자른 단면을 중심으로 제조순서를 나타낸 예시도라고 할 수 있다.
먼저, 도 2a를 참조하면, 투광성 기판(210) 상에 제 1반도체층(220), 활성층(230) 및 제 2반도체층(240)을 순차적으로 증착된 모습을 도시하고 있다.
본 발명에서 상기 투광성 기판(210)은 사파이어 기판 등을 이용할 수 있고, 투광성기판(410)과 제 1반도체층(220)사이에 버퍼층(미도시)을 더 포함하여 발광다이오드 소자를 구성할 수 있다. 또한, 본 발명에서 상기 제 1반도체층(220)은 n형 질화물 반도체층이고, 제 2반도체층(240)은 p형 질화물 반도체층일 수 있다.
본 발명에서 질화갈륨(GaN)계 반도체층을 이용하는 경우, 투광성 기판상에 n형 질화갈륨층(n-GaN)층, 다중양자우물구조로 형성되어 광을 방출하는 활성층과 p형 질화갈륨층(p-GaN)층을 포함하여 구성될 수 있다.
또한, 필요에 따라 투광성 기판상에 버퍼층을 형성한 후 n-GaN층을 형성할수도 있는데, 이러한 버퍼층은 기판과 반도체층의 격자상수 차이를 줄여주기 위한 것으로써, AlInN구조, InGaN/GaN초격자구조, InGaN/GaN적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
투광성 기판상에 또는 상기 버퍼층 상에는 제 1반도체층(220)이 형성되는데, 상기 제 1반도체층(220)은 n-GaN층으로 형성될 수있으며, 실리콘(Si)을 도펀트(Dopant)로 사용하여 도핑될 수 있다. 고온에서 진행되며 암모니아(NH₃)를 캐리어가스로 Ga, N, Si를 화합물로 결합시킬수 있다.
상기 제 1반도체층(220)이 형성된 후, 활성층(230)을 형성하게 되는데, InGaN으로된 발광체 물질을 첨가한 반도체 층일 수 있고 이외에도 AlGaN, AlInGaN 등의 물질도 활성층(230)으로 이용될 수 있다. 이때 활성층(230)은 InGaN/GaN 양자우물(QW) 구조를 이룰 수 있으며, 휘도 향상을 위하여 양자우물 구조가 복수로 형성되어 다중 양자우물(MQW) 구조를 이룰 수 있다.
상기 활성층(230)이 형성된 후, 활성층 상에 제 2반도체층(240)이 형성되는데, p-GaN층으로 형성될 수 있으며, 마그네슘(Mg)을 도펀트로 사용할 수 있다. 본 공정도 고온에서 진행되며 암모니아(NH₃) 캐리어가스로 Ga, N, Mg를 화합물로 결합시킬 수 있다.
도 2b를 참조하면, 상기 제 2반도체층(240) 및 활성층(230)의 소정영역을 제거하여, 서로 이격되어 형성되는 홀(hole)(250)을 형성하게 된다. 상기 홀은 제 1반도체층(220)의 상면이 노출되도록 형성된다.
이러한 홀(250)은 제 1전극(270)과, 반사층 또는 전류확산층(290)의 형성을 위함인데, 제 2반도체층(240)상에 소정의 거리를 두고 이격된 홀(250)이 형성될 수 있도록 패터닝하고 식각공정을 거치게 되는데, 이때, 습식 식각방법(Wet Etching) 또는 건식식각(Dry Etching) 방법이 이용될 수 있다.
도 2c를 참조하면, 상기 복수의 홀(250) 중 일부의 홀의 측면부에 제 1보호막(260)을 형성한 모습을 도시하고 있다. 바람직하게는 최측단부터 짝수번 째 홀 또는 홀수번 째 홀에만 제 1보호막(260)을 형성함이 바람직할 것이다.
이러한 제 1보호막(260)은 제 1전극(270)과 제 2전극(291)의 쇼트(short)를 방지하기 위하여 형성되는 것이라고 할 수 있다. 상기 제 1보호막(260)은, SiO2, Si3N4, 레진(Resin)수지 또는 SOG(Spin on Glass) 중에서 선택되는 어느 하나의 물질로 형성될 수 있다.
도 2d를 참조하면, 상기 제 1보호막(260)과 제 1반도체층(220)로 둘러쌓인 영역에 제 1전극(270)을 형성하게 된다. 상기 제 1전극(270)은 각각 독립되어 분할된 구조로 형성되게 되므로 추후 메탈라인으로 연결되는 것이 바람직하다. 상기 제 1전극(270)은 공지된 전극물질을 이용하여 형성할 수 있으며, 전극 페이스트를 도포하여 형성하는 것이 가능하다.
도 2e를 참조하면, 상기 복수의 홀(250)중 제 1전극(270)이 형성되지 아니한 홀에 제 2보호막(280)을 형성한 모습을 도시하고 있다. 상기 제 2보호막(280)은 홀의 측면 뿐만 아니라 하부면에도 형성되어 제 1반도체층(220)과 반사층 또는 전류확산층(290)을 절연하는 역할을 수행한다.
도 2f를 참조하면, 상기 제 2보호막(280) 형성 후에, 상기 제 2보호막(280)이 형성된 홀과 제 2반도체층(240)상에 반사층 또는 전류확산층(290)을 형성한 모습을 도시하고 있다. 상기 반사층 또는 전류확산층(290)은 제 1보호막(260)에 의해 제 1전극(270)과의 쇼트(short)가 방지된다.
상기 반사층 또는 전류확산층(290)에 있어서, 반사층을 형성하는 경우에는 필요에 따라 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO₂), 실리콘 나이트라이드(Si₃N₄), 알루미늄 산화물, 티타늄 산화물 중에서 선택되는 어느 하나의 물질을 이용해서 형성할 수 있다. 이러한 단위셀 사이의 반사층(290)의 형성으로 인해, 발광다이오드 내부로부터 광흡수를 억제하여 광추출 효율을 더욱 향상시킬 수 있다.
또한, 전류확산층을 형성하는 경우에는 Ni/Au 등의 메탈이나, ITO, ZnO 등의 산화막을 사용하는 것이 바람직할 것이다.
이후, 각기 독립된 제 1전극(270)을 연결하기 위해 메탈라인 공정을 수행할 수 있다. 이러한 메탈라인 공정으로 인해 각각의 단위셀은 연결되고, 웨이퍼 레벨의 패키징 공정에 있어서 칩 사이즈를 조절할 수 있는 잇점이 있다.
도 2h를 참조하면, 상기 반사층(290)상에 제 2전극(291)이 형성된 모습을 도시하고 있다.
상기 제 2전극(291)은 상기 제 2반도체층(240)의 상부면에 형성되게 되며, 반사층(290)의 소정영역의 식각이 선행되어야 한다. 즉 반사층(290)상에 패터닝공정 및 습식식각 또는 건식식각에 의해 제 2반도체층(240)의 상면이 노출되도록 홀을 형성하고, 상기 홀에 제 2전극(291)을 형성하게 된다. 이때, 전극의 재료로는 공지된 물질을 이용할 수 있으며, 전극 페이스트를 도포하여 형성할 수 있다.
또한, 상기 제 2전극(291)은 핑거(finger)형태로 형성할 수 있는데, 이렇게 핑거형태로 제 2전극(291)을 구성하더라도 제 1전극(270)은 독립된 전극구조를 가지므로 활성층의 손실을 최소화하여 광출력 향상에는 문제가 없다.
종합하면 상기 제 1전극(270)과 제 2전극(291)은 메탈라인의 형태로 형성됨으로써 다수의 단위셀을 하나의 패키지로 연결된다고 할 수 있다.
또한, 발명의 필요에 따라, 상기 투광성 기판(210) 또는 제 1반도체층(220)은 그 상부면에 요철구조(미도시)를 형성하여 광추출효과를 더욱 높일수 있다. 즉, 투광성 기판(210)과 제 1반도체층(220)의 경계면 또는 제 1반도체층(220)과 활성층(230)의 경계면에 요철구조를 형성할 수 있다.
상기의 요철구조는 포토레지스트를 이용하여 형성할 수 있는데, 패턴 마스크로 포토 레지스트를 이용하는 경우에 요철패턴은 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography),극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 등의 방법을 이용하여 형성할 수 있다. 또한 이와 같은 과정은 건식 식각 또는 습식 식각을 이용할 수 있다.
도 3은 본 발명의 일실시예에 따른 메탈패드를 포함하는 멀티셀 구조를 갖는 발광다이오드의 상면도이다.
본 발명은 멀티셀 구조를 갖는 발광다이오드 소자를 형성한 후에 발광다이오드 패키지의 형성을 위해서, 메탈패드를 부착하게 되는데, 도 3는 이러한 메탈패드(340,350)를 구비한 발광다이오드 소자의 상면도라고 할 수 있다.
즉, 본 발명은 상술한 멀티셀 구조를 갖는 발광다이오드 소자에 있어서, 상기 제 1전극(270) 및 메탈라인의 상부를 커버하고, 상기 제 2전극(291)의 측면과 접하도록 형성되며 제 1전극(270)과 제 2전극(291)의 쇼트를 방지하는 제 3보호막(292), 상기 제 2보호막의 소정영역이 제거된 홀을 통해 상기 제 1전극과 컨택되는 제 1메탈패드(340) 및 상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 이격되어 형성되는 제 2메탈패드(350)를 더 구비하는 발광다이오드를 형성할 수 있다.
또한, 본 발명은 상기 제 3보호막(292)상의 제 1메탈패드(340)와 제 2메탈패드(350)가 형성되지 않은 영역에 형성되는 제 4보호막(293)을 더 포함할 수 있다. 이하 상기 구조는 도 4a 내지 도 4c에서 상세하게 설명하기로 한다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 메탈패드를 포함하는 멀티셀 구조를 갖는 발광다이오드의 제조순서를 나타낸 일예시도이다.
도 4a 내지 도 4c는 상기 도 3의 발광다이오드의 상면도를 B - B' 방향으로 자른 단면도를 중심으로 나타낸 그림이라고 할 수 있다.
먼저 도 4a를 참조하면, 상기 반사층(290)상에 형성되고, 제 1전극(270) 및 메탈라인을 커버하는 제 3보호막(292)이 형성된다. 또한, 상기 제 3보호막(292)은 제 2전극(291)의 측면에 접하도록 형성될 수 있다. 상기 제 3보호막(292)은 제 1전극(270) 및 제 2전극(291)의 쇼트(short)를 방지하기 위해서 형성하는 것인데, SiO2, Si3N4, 레진(Resin)수지 또는 SOG(Spin on Glass) 중에서 선택되는 어느 하나의 물질로 형성되는 것이 가능하다.
따라서, 상기 제 1보호막(260), 제 2보호막(280) 및 제 3보호막(292)은 절연효과를 나타내면 충분하므로, 동일한 물질로 형성되거나 다른 물질로 형성되더라도 본 발명의 발광다이오드를 구성함에는 무리가 없다.
도 4b를 참조하면, 상기 복수의 제 1전극(270) 중 소정의 제 1전극(270)과 컨택되는 제 1메탈패드(340)와, 상기 제 2전극(291)과 컨택되는 제 2메탈패드(350)가 형성되게 된다. 상기 제 1메탈패드(340) 및 제 2메탈 패드(350)는 발광다이오드의 발광 효율과는 무관한 것으로 패키지 공정을 고려하여 사이즈를 조절하여 발광다이오드 소자를 구성할 수 있을 것이다. 상기와 같이 메탈패드가 형성되면, 서브스트레이트 기판에 실장하여 발광다이오드 패키지를 구성하여 다양한 어플리케이션에 응용될 수 있을 것이다.
도 4c를 참조하면, 상기 제 1메탈패드(340) 및 제 2메탈 패드(350)가 형성되지 아니한 영역에 있어서, 제 3보호막(292)상에 제 4보호막(293)이 형성되게 되는데, 상기 제 4보호막(293)은 소자의 안정성을 담보하고 상기 제 1메탈패드(340) 및 제 2메탈패드(350)의 절연을 보장하기 위해 형성된다.
위와 같이 제 4보호막(293) 형성단계까지 끝나게 되면, 본 발명이 제안하는 멀티셀 구조를 갖는 발광다이오드의 제조공정이 마무리되게 되며, 상기 발광다이오드를 이용해서 웨이퍼 레벨의 발광다이오드 패키지 제작이 가능하게 된다.
도 5는 본 발명의 일실시예에 따른 멀티셀 구조를 갖는 발광다이오드 제조방법의 순서도이다.
먼저 사파이어기판 등 투광성 기판상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계(s501)를 거쳐서, 제 2반도체층상의 소정거리로 이격된 영역마다 패터닝 후 식각하여 제 1반도체층의 상면이 노출되도록 상기 제 2반도체층 및 활성층을 제거하여 복수의 홀(hole)을 형성하는 단계(s502)를 거치게 된다. 상기 제 2반도체층 및 활성층의 소정영역의 제거는 통상의 발광다이오드 제조공정과는 다르게 최소한의 사이즈로 소정의 거리를 두고 홀을 형성하므로, 활성층의 손실이 일반적인 발광다이오드 소자보다 훨씬 적다고 할 수 있다.
이후 상기 복수의 홀(hole) 중 일부의 홀(hole)의 측면부에 제 1보호막을 형성하는 단계(s503)를 거치게 되는데, 이는 제 1전극의 쇼트(short)방지하기 위함이다.
상기의 공정이후, 상기 제 1보호막이 형성된 홀(hole)을 통해 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극을 형성하는 단계를 거치게 된다.(s504)
이후 상기 제 1전극이 형성되지 아니한 홀(hole)의 측면과 하부면에 제 2보호막을 형성하게 된다.(s505) 이는 단위셀과 단위셀 사이의 공간마다 반사층 또는 전류확산층을 형성하여 광 추출효율을 더욱 향상시키기 위함이다.
이후 상기 제 2보호막이 형성된 홀(hole)과 상기 제 2반도체층상에 반사층 또는 전류확산층을 형성하는 단계를 거치게 된다.(s506) 상기 반사층은 활성층에서 발생하는 빛을 투광성 기판상으로 되돌려보내서 광추출효율을 높이는데 일조할 수 있다. 전류확산층을 형성하는 경우에는 수평방향으로 전류를 확산하는데 일조하여 광추출효율을 더욱 높일 수 있다.
이후 상기 반사층 또는 전류확산층상에 상기 제 2반도체층과의 컨택을 위한 제 2전극을 형성하는 단계를 거치게 되는데(s507), 먼저 반사층(또는 전류확산층)의 소정영역을 식각하여 제거한 후 제 2반도체층과 반사층(또는 전류확산층)으로 둘러쌓인 영역에 제 2전극을 형성하게 된다. 상기 제 2전극은 그 상면이 핑거(finger) 형태로 형성되어 각각의 단위셀을 연결할 수 있을 것이다.
이후, 상기 복수의 제 1전극 또는 제 2전극을 연결하는 메탈라인을 형성하는 단계(s508)를 거치면, 각각의 단위셀의 연결이 완료되게 된다. 이와 같은 과정을 지나면, 발광다이오드 패키지 형성을 위한 공정이 진행되게 된다.
먼저 상기 제 1전극 및 메탈라인의 상부를 커버하고, 상기 제 2전극의 측면에 접하는 제 3보호막을 형성하는 단계(s509)를 거치게 된다. 제 3보호막은 제 1전극과 제 2전극의 단락을 방지하기 위함인데, 상기 제 1, 2보호막과 동일한 물질 또는 다른 물질로 형성하는 것이 가능하다.
이후 메탈패드 형성을 위해서, 상기 제 3보호막의 소정영역을 제거하여 서로 이격되는 둘 이상의 홀(hole)을 형성하는 단계(s510)를 거치게 되는데, 이는 제 1메탈패드와 제 1전극의 컨택을 위함이다.
상기 홀(hole)이 완성되면, 제 1전극과 컨택하는 제 1메탈패드를 형성하는 단계(s511)을 거치게 되는데, 상기 홀(hole)을 통해서, 전극 페이스트를 도포하고 경화시키면, 제 1전극과 컨택되는 제 1메탈패드를 형성할 수 있다. 필요에 따라서는 상기 홀(hole)에 제 1보호막을 추가로 형성한 후 제 1메탈패드를 형성하는 것도 가능하다.
이후 상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 격리된 위치에 제 2메탈패드를 형성하는 단계(s511)를 거친 후, 상기 제 1메탈패드 및 제 2메탈패드가 형성되지 않은 제 3보호막상에 제 4보호막을 형성하는 단계(s512)를 거치면, 발광다이오드 패키지를 형성하기 위한 멀티셀 구조를 갖는 발광다이오드소자가 완성되게 된다.
상기 제 1메탈패드 및 제 2메탈패드의 사이즈는 충분히 커도 관계가 없으므로, 소형 패키지는 물론 대형 패키지에도 용이하게 실장하여 패키지를 구성할 수 있는 장점이 있다. 또한, 패키지 실장을 위한 제 1메탈패드 및 제 2메탈패드를 동일면에 형성하므로 메사 식각 되어진 면에 형성되는 본딩 패드를 추가로 형성할 필요가 없는 장점이 있다. 또한, 대면적 칩(chip)의 경우 필요한 패드(pad) 숫자가 줄어들어 패드에 의한 광 흡수를 방지하여 발광다이오드 패키지의 광 출력이 향상되는 효과가 있다.
이와 같이 본 발명에 의한 멀티셀 구조를 갖는 발광다이오드는, 각각의 단위셀 구조의 칩을 보호막 공정과 이를 연결하는 메탈라인 공정을 통하여 하나의 발광다이오드 멀티 셀로 구성될 수 있으므로, 칩 사이즈에 유연성을 가질 수 있고, 생산성 향상 및 제조비용의 절감을 가져올 수 있다. 이에 부대하여 다수의 단위셀 사이의 구간에 반사메탈을 형성하여 광추출 효율을 향상 시킬 수 있으며, 제 2 반도체층과 컨택되는 제 2전극의 사이즈와 위치를 임의로 정할 수 있으므로 발광다이오드 형태의 유연성을 가져올 수 있는 장점이 있다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
<부호의 설명>
110, 291: 제 2전극
120, 270: 제 1전극
130, 310: 단위셀
140, 320: 제 1전극의 메탈라인
150, 330: 제 2전극의 메탈라인
210: 투광성 기판
220: 제 1반도체층
230: 활성층
240: 제 2반도체층
250: 홀(hole)
260: 제 1보호막
280: 제 2보호막
290: 반사층 또는 전류확산층
291: 제 2전극
292: 제 3보호막
293: 제 4보호막
340: 제 1메탈패드
350: 제 2메탈패드

Claims (11)

  1. 투광성 기판(Substrate);
    상기 투광성 기판상에 순차적으로 형성되는 제 1반도체층, 활성층 및 제 2반도체층;
    상기 제 2반도체층 및 활성층의 일부영역이 제거되어 서로 이격되어 형성되는 복수의 홀(hole);
    상기 복수의 홀(hole) 중 일부의 홀(hole)을 통해 상기 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극;
    상기 제 1전극의 측면 둘레를 감싸서 상기 제 1반도체층과 제 2반도체층의 쇼트(short)를 방지하는 제 1보호막;
    상기 복수의 홀(hole) 중 상기 제 1전극이 형성되지 아니한 홀의 측면 및 하부면에 형성되는 제 2보호막;
    상기 제 2보호막 및 상기 제 2반도체층 상에 형성되는 반사층 또는 전류확산층; 및 상기 반사층 또는 전류확산층상에 형성되는 제 2전극;
    을 구비하는 단위셀을 포함하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  2. 제 1항에 있어서,
    상기 단위셀을 다수 구비하되,
    상기 다수의 단위셀은 메탈라인의 형태로 형성되는 제 1전극 및 제 2전극에 의해 연결되는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  3. 제 2항에 있어서,
    상기 제 1전극 및 메탈라인의 상부를 커버하고, 상기 제 2전극의 측면과 접하도록 형성되며 제 1전극과 제 2전극의 쇼트(short)를 방지하는 제 3보호막;
    상기 제 2보호막의 소정영역이 제거된 홀(hole)을 통해 상기 제 1전극과 컨택되는 제 1메탈패드; 및
    상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 이격되어 형성되는 제 2메탈패드;
    를 더 구비하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  4. 제 3항에 있어서,
    상기 제 3보호막 상의 상기 제 1메탈패드와 제 2메탈패드가 형성되지 않은 영역에 형성되고, 상기 제 1메탈패드 및 제 2메탈패드의 쇼트(short)를 방지하는 제 4보호막을 더 구비하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 제 1보호막, 제 2보호막, 제 3보호막 또는 제 4보호막은,
    SiO2, Si3N4, 레진(Resin)수지 또는 SOG(Spin on Glass) 중에서 선택되는 어느 하나의 물질로 형성되는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 반사층은,
    은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO₂), 실리콘 나이트라이드(Si₃N₄), 알루미늄 산화물, 티타늄 산화물 중에서 선택되는 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  7. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 전류확산층은,
    인듐주석산화물(ITO), 산화아연(ZnO), Ni/Au 중에서 선택되는 어느 하나의 물질로 형성되는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드.
  8. 투광성 기판 상에 제 1반도체층, 활성층 및 제 2반도체층을 순차적으로 형성하는 단계;
    상기 제 2반도체층상의 소정거리로 이격된 영역마다 패터닝 후 식각하여 제 1반도체층의 상면이 노출되도록 상기 제 2반도체층 및 활성층을 제거하여 복수의 홀(hole)을 형성하는 단계;
    상기 복수의 홀(hole) 중 일부의 홀(hole)의 측면부에 제 1보호막을 형성하는 단계;
    상기 제 1보호막이 형성된 홀(hole)을 통해 제 1반도체층과 컨택(contact)되며, 그 상면이 외부로 노출되도록 형성되는 제 1전극을 형성하는 단계;
    상기 제 1전극이 형성되지 아니한 홀(hole)의 측면과 하부면에 제 2보호막을 형성하는 단계;
    상기 제 2보호막이 형성된 홀(hole)과 상기 제 2반도체층상에 반사층 또는 전류확산층을 형성하는 단계; 및
    상기 반사층 또는 전류확산층상에 상기 제 2반도체층과의 컨택을 위한 제 2전극을 형성하는 단계;
    를 포함하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드의 제조방법.
  9. 제 8항에 있어서, 상기 제 2전극 형성단계 후에,
    상기 제 1전극 및 제 2전극을 각각 메탈라인의 형태로 형성하여 각각의 단위셀을 연결하는 단계를 더 구비하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드의 제조방법.
  10. 제 9항에 있어서, 상기 메탈라인 형성단계 후에,
    상기 제 1전극 및 메탈라인의 상부를 커버하고, 상기 제 2전극의 측면에 접하는 제 3 보호막을 형성하는 단계;
    상기 제 3보호막의 소정영역을 제거하여 서로 이격되는 복수의 홀(hole)을 형성하는 단계;
    상기 홀(hole)을 통해 제 1전극과 컨택하는 제 1메탈패드를 형성하는 단계; 및
    상기 제 2전극과 컨택되며, 상기 제 1메탈패드와 격리된 위치에 제 2메탈패드를 형성하는 단계;
    를 더 구비하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드의 제조방법.
  11. 제 10항에 있어서, 상기 제 2메탈패드 형성단계 후에,
    상기 제 1메탈패드 및 제 2메탈패드가 형성되지 않은 제 3보호막상에 제 4보호막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 멀티셀(Muti-Cell) 구조를 갖는 발광다이오드의 제조방법.
PCT/KR2010/007668 2010-08-16 2010-11-02 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 WO2012023662A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/504,522 US8710520B2 (en) 2010-08-16 2010-11-02 Light emitting diode having multi-cell structure and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0078771 2010-08-16
KR1020100078771A KR101150861B1 (ko) 2010-08-16 2010-08-16 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2012023662A1 true WO2012023662A1 (ko) 2012-02-23

Family

ID=45605306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/007668 WO2012023662A1 (ko) 2010-08-16 2010-11-02 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법

Country Status (3)

Country Link
US (1) US8710520B2 (ko)
KR (1) KR101150861B1 (ko)
WO (1) WO2012023662A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231852A1 (en) * 2013-02-15 2014-08-21 Seoul Viosys Co., Ltd. Led chip resistant to electrostatic discharge and led package including the same
JP6223070B2 (ja) * 2013-08-29 2017-11-01 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN104701426B (zh) * 2013-12-05 2017-07-28 上海蓝光科技有限公司 一种发光二极管的制造方法
KR102261948B1 (ko) * 2014-06-30 2021-06-08 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
JP6860293B2 (ja) * 2015-04-28 2021-04-14 日機装株式会社 発光素子および発光素子の製造方法
CN105280766B (zh) * 2015-11-24 2017-08-18 厦门市三安光电科技有限公司 发光二极管制作方法
KR102617466B1 (ko) 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR20180092719A (ko) 2017-02-10 2018-08-20 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
KR102657114B1 (ko) 2017-02-10 2024-04-15 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
KR102657122B1 (ko) 2017-02-10 2024-04-15 주식회사 루멘스 마이크로 엘이디의 플립 본딩 방법
KR102381562B1 (ko) 2017-03-10 2022-04-04 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
JP6366799B1 (ja) * 2017-02-10 2018-08-01 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
KR102495758B1 (ko) * 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
US10566513B1 (en) * 2018-09-17 2020-02-18 Chieh-Chen Tseng LED circuit structure
KR20200088042A (ko) 2019-01-14 2020-07-22 서울바이오시스 주식회사 심자외선 발광 다이오드

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
US20070090377A1 (en) * 2005-10-20 2007-04-26 Epistar Corporation Light emitting device and method of forming the same
JP2008205005A (ja) * 2007-02-16 2008-09-04 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
JP2010034543A (ja) * 2008-06-26 2010-02-12 Kyocera Corp 半導体発光素子及びその製造方法
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233816A (ja) * 1998-02-13 1999-08-27 Oki Electric Ind Co Ltd 半導体発光装置およびその製造方法
US6844957B2 (en) * 2000-11-29 2005-01-18 International Business Machines Corporation Three level stacked reflective display
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US6936502B2 (en) * 2003-05-14 2005-08-30 Nortel Networks Limited Package modification for channel-routed circuit boards
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
US8546189B2 (en) * 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US8471280B2 (en) * 2009-11-06 2013-06-25 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler
EP2333854B1 (en) * 2009-12-09 2018-02-07 Samsung Electronics Co., Ltd. Light emitting diode
KR20110069374A (ko) * 2009-12-17 2011-06-23 삼성엘이디 주식회사 반도체 발광소자
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US8557677B2 (en) * 2010-11-10 2013-10-15 Institute of Microelectronics, Chinese Academy of Sciences Stack-type semiconductor device and method for manufacturing the same
US8574936B2 (en) * 2010-12-29 2013-11-05 Phostek, Inc. Semiconductor light emitting device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090377A1 (en) * 2005-10-20 2007-04-26 Epistar Corporation Light emitting device and method of forming the same
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
JP2008205005A (ja) * 2007-02-16 2008-09-04 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
JP2010034543A (ja) * 2008-06-26 2010-02-12 Kyocera Corp 半導体発光素子及びその製造方法
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯

Also Published As

Publication number Publication date
US8710520B2 (en) 2014-04-29
US20130134462A1 (en) 2013-05-30
KR101150861B1 (ko) 2012-06-13
KR20120016424A (ko) 2012-02-24

Similar Documents

Publication Publication Date Title
WO2012023662A1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2017014512A1 (ko) 발광 소자
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2009134095A2 (ko) 발광 소자 및 그 제조방법
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2009145502A2 (ko) 발광 소자
WO2012039555A2 (en) Wafer-level light emitting diode package and method of fabricating the same
WO2018080224A1 (ko) 반도체 소자 패키지
EP2408030A2 (en) Electrode configuration for a light emitting device
WO2011126248A2 (en) Light emitting diode and method of fabricating the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2009131319A2 (ko) 반도체 발광소자
WO2014157905A1 (ko) 발광소자 패키지
WO2017057978A1 (ko) 발광소자
KR20160115302A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
WO2020036423A1 (ko) 발광 소자
WO2010095785A1 (ko) 발광소자 및 발광소자 패키지
WO2017014580A1 (ko) 발광 소자 패키지
WO2016003205A1 (ko) 발광 소자
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016052929A1 (en) Light emitting diode comprising porous transparent electrode
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10856204

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13504522

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10856204

Country of ref document: EP

Kind code of ref document: A1