WO2012002282A1 - 成膜方法及び処理システム - Google Patents

成膜方法及び処理システム Download PDF

Info

Publication number
WO2012002282A1
WO2012002282A1 PCT/JP2011/064572 JP2011064572W WO2012002282A1 WO 2012002282 A1 WO2012002282 A1 WO 2012002282A1 JP 2011064572 W JP2011064572 W JP 2011064572W WO 2012002282 A1 WO2012002282 A1 WO 2012002282A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
metal
thin film
film forming
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/064572
Other languages
English (en)
French (fr)
Inventor
松本　賢治
重敏 保坂
伊藤　仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US13/807,079 priority Critical patent/US9266146B2/en
Priority to KR1020127034196A priority patent/KR20130113351A/ko
Publication of WO2012002282A1 publication Critical patent/WO2012002282A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H10W20/0552—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition by diffusing metallic dopants to react with dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Definitions

  • the present invention relates to a film forming method and a processing system when wiring is performed by embedding a recess of an interlayer insulating film having a low relative dielectric constant formed on the surface of an object to be processed such as a semiconductor wafer with copper or the like.
  • a semiconductor device is repeatedly subjected to various processes such as a film forming process and a pattern etching process to manufacture a desired device.
  • the line width and hole diameter are becoming increasingly finer than requested.
  • a wiring material or a material embedded in a recess such as a trench or a hole, there is a tendency to use copper which has a very low electric resistance and is inexpensive because it is necessary to reduce the electric resistance by miniaturizing various dimensions.
  • tantalum metal Ti
  • tantalum nitride film TiN
  • a thin seed film made of a copper film is formed on the entire wafer surface including the entire wall surface in the recess, and then the copper is formed on the entire wafer surface.
  • the inside of the recess is completely embedded.
  • an excessive copper thin film on the wafer surface is removed by polishing by CMP (Chemical Chemical Mechanical) processing or the like.
  • FIGS. 7A to 7C are views showing a conventional embedding process of a recess of a semiconductor wafer.
  • the surface of the insulating layer 1 formed on the semiconductor wafer W such as an interlayer insulating film made of, for example, a SiO2 film, is formed with via holes, through holes, or trenches (trench) by a single-damascene structure, a dual-damascene structure, a three-dimensional mounting structure, or the like.
  • a lower wiring layer 3 made of a metal film such as copper is exposed at the bottom of the recess 2.
  • the recess 2 is composed of a groove (trench) 2A having an elongated cross section and a hole 2B formed in a part of the bottom of the groove 2A.
  • the hole 2B is a via hole or a through hole. It becomes.
  • the wiring layer 3 is exposed at the bottom of the hole 2B, and is electrically connected to a lower wiring layer and an element such as a transistor. Note that illustration of elements such as lower wiring layers and transistors is omitted.
  • the recess 2 has a very small width or inner diameter of about 120 nm, for example, and an aspect ratio of about 2 to 4, for example. Note that the diffusion prevention film, the etching stop film, and the like are not shown and simplified in shape.
  • a barrier layer 4 made of, for example, a TaN film and a stacked structure of Ta films is formed in advance on the surface of the semiconductor wafer W by a plasma sputtering apparatus, including the inner surface of the recess 2 (see FIG. 7A). )reference). Then, a seed film 6 made of a thin copper film is formed as a metal film over the entire wafer surface including the surface in the recess 2 by a plasma sputtering apparatus (see FIG. 7B). The recess 2 is filled with a metal film 8 made of, for example, a copper film by performing a copper plating process on the wafer surface (see FIG. 7C). Thereafter, the excess metal film 8, seed film 6 and barrier layer 4 on the wafer surface are removed by polishing using the above-described CMP process or the like.
  • a self-formed barrier layer using a Mn film or a CuMn alloy film instead of the Ta film or TaN film has attracted attention.
  • the Mn film or CuMn alloy film is formed by sputtering, and the Mn film or CuMn alloy film itself becomes a seed film. Therefore, a Cu plating layer can be directly formed thereon, and annealing can be performed after plating.
  • MnSixOy (x, y: arbitrary positive number) film or a Mn and SiO2 layer is formed at the boundary between the SiO2 layer and the Mn film or CuMn alloy film. Since a barrier film called a manganese oxide MnOx (x: arbitrary positive number) film formed by reaction with oxygen is formed, there is an advantage that the number of manufacturing steps can be reduced. Manganese oxides are classified into MnO, Mn3O4, Mn2O3, MnO2 and the like depending on the valence of Mn. In this specification, these are collectively referred to as MnOx. This also applies to TaOx described later.
  • TEOS is used as a material for the interlayer insulating film.
  • a low-k film made of SiOC, SiCOH or the like containing an organic group such as a methyl group as a material having a lower relative dielectric constant has been studied.
  • the relative dielectric constant of the silicon oxide film formed using the TEOS is about 4.1
  • the relative dielectric constant of SiOC is about 3.0.
  • the interlayer insulating film when a material with a low relative dielectric constant such as the Low-k film (SiOC) is used as the interlayer insulating film, CVD is performed on the surface of the interlayer insulating film with a low relative dielectric constant including the exposed surface in the recess. Even when the Mn-containing film is formed by the above method, the MnOx film is hardly deposited, so that there is a problem that the barrier layer cannot be formed.
  • SiOC Low-k film
  • An object of the present invention is to provide a film forming method and a processing system capable of efficiently forming a thin film containing a metal such as Mn, such as a MnOx film, on the surface of an insulating layer having a low relative dielectric constant.
  • a film forming method for forming a first thin film made of a first metal in a film forming method for performing a film forming process on a target object having an insulating layer formed on a surface thereof A step, an oxidation step of oxidizing the first thin film to form an oxide film, and a second thin film formation step of forming a second thin film containing a second metal on the oxide film.
  • a film forming method characterized by the following.
  • a second thin film containing, for example, manganese (Mn) as a second metal, such as a manganese oxide (MnOx) film can be easily formed on the surface of an insulating layer made of a so-called Low-k film having a low relative dielectric constant. It becomes possible to form.
  • Mn manganese
  • MnOx manganese oxide
  • the invention according to claim 2 is an oxide film forming step of forming an oxide film containing a first metal in a film forming method for performing a film forming process on a target object having an insulating layer formed on a surface thereof; And a second thin film forming step of forming a second thin film containing a second metal on the oxide film.
  • a second thin film containing, for example, manganese (Mn) as a second metal, such as a manganese oxide (MnOx) film can be easily formed on the surface of an insulating layer made of a so-called Low-k film having a low relative dielectric constant. It becomes possible to form.
  • Mn manganese
  • MnOx manganese oxide
  • a film forming method for forming a first thin film made of a first metal in a film forming method for performing a film forming process on an object having an insulating layer formed on a surface thereof A step of oxidizing the first thin film to form an oxide film; a third film forming step of forming a third film containing Cu on the oxide film; and And a second thin film forming step of supplying a source gas containing a second metal to form a second thin film at the interface between the oxide film and the third film. Is the method.
  • a second thin film for example, a manganese oxide (MnOx) film
  • the invention according to claim 5 is an oxide film forming step of forming an oxide film containing a first metal in a film forming method for performing a film forming process on an object to be processed on which an insulating layer is formed.
  • a second thin film for example, a manganese oxide (MnOx) film
  • a film forming method for forming a first thin film made of a first metal in a film forming method for performing a film forming process on a target object having an insulating layer formed on a surface thereof A step of forming a third film containing Cu on the first thin film; and a source gas containing a second metal on the third film to supply the oxide film
  • a second thin film forming step of forming a second thin film at the interface between the first film and the third film is provided.
  • a second thin film for example, a manganese oxide (MnOx) film
  • the first thin film made of the first metal is formed on the surface of the target object.
  • a processing apparatus that oxidizes the first thin film to form an oxide film a processing apparatus that forms a second thin film containing a second metal on the oxide film, and the processing apparatuses 2.
  • a system control unit that controls the entire system.
  • a process of forming an oxide film containing a first metal on the surface of the target object An apparatus, a processing apparatus for forming a second thin film containing a second metal on the oxide film, a common transfer chamber to which the respective processing apparatuses are connected, and each of the processes provided in the common transfer chamber.
  • a processing system comprising: a transport mechanism for transporting the object to be processed into an apparatus; and a system control unit for controlling the entire processing system so as to perform the film forming method according to claim 2. It is.
  • manganese (Mn) as the second metal is formed on the surface of the insulating layer made of a so-called Low-k film having a low relative dielectric constant, for example.
  • a second thin film including, for example, a manganese oxide (MnOx) film can be easily formed.
  • a second thin film for example, a manganese oxide (MnOx) film is self-formed at the boundary portion between the first thin film and the third film. Can be formed more easily.
  • MnOx manganese oxide
  • FIG. 1 is a schematic configuration diagram showing a processing system of the present invention
  • FIG. 2 is a schematic configuration diagram showing an example of a processing apparatus.
  • a case where Ta is used as the first metal and Mn is used as the second metal will be described as an example.
  • the processing system 10 mainly has a plurality of, for example, four processing apparatuses 12A, 12B, 12C, and 12D, and a common transfer chamber 14 having a substantially hexagonal shape.
  • the common transfer chamber 14 is further connected to first and second load lock chambers 16A and 16B having a load lock function, and an elongated introduction-side transfer chamber 18 is further connected thereto.
  • the first processing apparatus for example, the processing apparatus 12A
  • the third processing apparatus for example, the processing apparatus 12C is configured as a third processing apparatus 12C that forms a second thin film containing a second metal such as Mn on the semiconductor wafer W
  • the fourth processing apparatus for example, the processing apparatus 12D is configured as a fourth processing apparatus 12D that deposits, for example, a copper film as a metal that is a material of the embedded metal on the semiconductor wafer W.
  • the fourth processing apparatus 12D may not be provided here, and the processing in the fourth processing apparatus may be performed in another processing apparatus provided in addition to the processing system 10.
  • the fourth processing apparatus 12D includes a CVD method, an ALD method, a PVD (sputtering) method, a supercritical CO2 method, an electroless plating method, an electrolytic plating method, a CVD-Cu seed + electrolytic plating method, and a sputtered Cu seed + electrolysis.
  • a film forming apparatus such as a plating method is used.
  • the processing apparatuses 12A to 12D are joined to four sides of the substantially hexagonal common transfer chamber 14, and the first and second load lock chambers 16A and 16B are joined to the other two sides. Each is joined.
  • the introduction-side transfer chamber 18 is commonly connected to the first and second load lock chambers 16A and 16B.
  • the common transfer chamber 14 and the four processing devices 12A to 12D and the common transfer chamber 14 and the first and second load lock chambers 16A and 16B can be opened and closed in an airtight manner.
  • a gate valve G is joined to form a cluster tool, and can communicate with the common transfer chamber 14 as necessary.
  • the common transfer chamber 14 is evacuated.
  • gate valves G that can be opened and closed in an airtight manner are interposed.
  • the first and second load lock chambers 16A and 16B are repeatedly evacuated and returned to atmospheric pressure as the wafer is carried in and out.
  • a transfer mechanism comprising an articulated arm that can be bent and extended at a position accessible to the two load lock chambers 16A and 16B and the four processing devices 12A to 12D.
  • 20 has two picks 20A and 20B that can be bent and stretched independently in opposite directions, for example, so that two wafers can be handled at a time.
  • the introduction-side transfer chamber 18 is formed by a horizontally long box, and one or a plurality of, in the illustrated example, three carry-in portions for introducing a semiconductor wafer as an object to be processed are formed on one side of the horizontally long.
  • An opening is provided, and an opening / closing door 22 that can be opened and closed is provided at each carry-in entrance.
  • An introduction port 24 is provided in correspondence with each carry-in port, and one cassette container 26 can be placed on each of the introduction ports 24.
  • a plurality of, for example, 25 wafers W can be placed and accommodated in multiple stages at an equal pitch.
  • the cassette container 26 is sealed, for example, and filled with an atmosphere of an inert gas such as N 2 soot gas.
  • an introduction-side transfer mechanism 28 for transferring the wafer W along its longitudinal direction is provided.
  • the introduction-side transport mechanism 28 has two picks 28A and 28B that can be bent and stretched and swiveled, and can handle two wafers W at a time.
  • This introduction side conveyance mechanism 28 is supported in the introduction side conveyance chamber 18 so as to be slidable on a guide rail 30 provided so as to extend along the length direction thereof.
  • an orienter 32 for aligning the wafer is provided at one end of the introduction-side transfer chamber 18.
  • the orienter 32 has a turntable 32A that is rotated by a drive motor, and rotates with the wafer W mounted thereon.
  • An optical sensor 32B for detecting the peripheral edge of the wafer W is provided on the outer periphery of the turntable 32A, whereby the positioning notch of the wafer W, for example, the position direction of the notch or the orientation flat or the position of the center of the wafer W is provided. The amount of deviation can be detected.
  • the third processing apparatus 12C has a processing container 40 that can be evacuated.
  • the processing container 40 is set such that the upper space has a large diameter and the lower space has a small diameter.
  • a mounting table 42 is provided upright from the bottom, and the semiconductor wafer W can be mounted on the upper surface thereof.
  • a heating means 44 made of a resistance heater is provided to heat the wafer W.
  • an exhaust system 46 is connected to the bottom side of the processing container 40 so that the atmosphere in the processing container 40 can be evacuated while controlling the pressure.
  • the side wall of the processing container 40 is connected to the common transfer chamber 14 via the gate valve G.
  • the processing container 40 is provided with a gas introduction means 48 for introducing a necessary gas.
  • the gas introducing means 48 includes a shower head 50 provided on the container ceiling portion so as to face the mounting table 42, and can inject gas toward the processing space S below the shower head 50. ing.
  • the shower head 50 is connected to a source gas supply system 52 for supplying a source gas necessary for the film forming process here, so that the source gas can be supplied while controlling the flow rate.
  • an organic metal material containing Mn is used as a raw material, and specifically, (EtCp) 2 Mn is used.
  • This raw material is heated to a temperature for obtaining a vapor pressure sufficient for supply, and is in a liquid state if the heating temperature exceeds the melting point, and is vaporized by being bubbled by a bubbling gas such as Ar, Supplied with this bubbling gas.
  • the bubbling gas is not limited to Ar, and other rare gases such as He, or H 2 soot gas or N 2 soot gas can also be used.
  • MnCp2 Mn (C5H5) 2
  • the processing system 10 as described above has a system control unit 34 composed of, for example, a computer in order to control the operation of the entire system.
  • a program necessary for controlling the operation of the entire processing system is stored in a storage medium 36 such as a flexible disk, a CD (Compact Disc), a hard disk, or a flash memory.
  • a storage medium 36 such as a flexible disk, a CD (Compact Disc), a hard disk, or a flash memory.
  • the start, stop and flow control of each gas control of process temperature (wafer temperature), process pressure (pressure in the processing container of each processing apparatus), A wafer transfer operation or the like is performed.
  • FIGS. 3 (A) to 3 (E) are flowcharts showing the steps of the method of the present invention
  • FIG. 3 (A) shows a first embodiment of the method of the present invention
  • 4 (A) to 4 (E) are diagrams showing an example of a thin film deposition state in each step of the first embodiment of the method of the present invention.
  • an unprocessed semiconductor wafer W is taken into the introduction-side transfer chamber 18 from the cassette container 26 installed in the introduction port 24 by the introduction-side transfer mechanism 28, and the acquired wafer W is introduced into the introduction-side transfer chamber 18. Is transferred to an orienter 32 provided at one end of the head, and positioning is performed here.
  • the surface of the insulating layer 1 such as an interlayer insulating film formed on the wafer W has a trench or a hole.
  • a recess 2 is formed, and a lower wiring layer 3 made of copper or the like is exposed as a metal layer at the bottom of the recess 2.
  • the recess 2 is composed of a groove (trench) 2A having an elongated cross section and a hole 2B formed in a part of the bottom of the groove 2A.
  • the hole 2B becomes a contact hole or a through hole.
  • the wiring layer 3 is exposed as a metal layer at the bottom of the hole 2B, and is electrically connected to a lower wiring layer and an element such as a transistor.
  • the insulating layer 1 serving as a base film is made of a low-k film, for example, SiOC, which is a low dielectric constant material having a relative dielectric constant lower than 4.1.
  • the wafer W that has been positioned as described above is transferred again by the introduction-side transfer mechanism 28 and carried into one of the first or second load lock chambers 16A and 16B. After the load lock chamber is evacuated, the wafer W in the load lock chamber is taken into the common transfer chamber 14 using the transfer mechanism 20 in the common transfer chamber 14 that has been evacuated in advance.
  • an unprocessed wafer taken into the common transfer chamber 14 is first loaded into the first processing apparatus 12A, where Then, a first thin film forming step (S1) is performed on the wafer W to form a first thin film made of a Ta metal film by sputtering, for example.
  • the wafer W on which the formation of the first thin film has been completed is then carried into the second processing apparatus 12B, where the first thin film formed on the surface of the wafer W is oxidized to form an oxide film, An oxidation step (S2) for forming TaOx is performed.
  • the wafer W on which the formation of the oxide film has been completed is then carried into the third processing apparatus 12C, where a second metal containing a second metal having a barrier property against the embedded metal in the recess is formed on the surface of the wafer W.
  • a second thin film forming step (S3) for forming the second thin film is performed.
  • a MnOx film is formed as the second thin film.
  • a barrier layer for the Cu film is formed with the layer structure of the first thin film and the second thin film.
  • the wafer W on which the second thin film forming step has been completed is then carried into the fourth processing apparatus 12D, where, for example, a copper film is deposited on the surface of the wafer W as a buried metal, and the inside of the recess 2 is formed.
  • An embedding process (S4) for embedding is performed as a third film forming process. And if the said embedding process is completed, the process in this processing system 10 will be completed.
  • the processed wafer W is accommodated in the processed wafer cassette container 26 of the introduction port 24 via one of the load lock chambers 16A or 16B and the introduction-side transfer chamber 18. Note that the inside of the common transfer chamber 14 is decompressed in an atmosphere of a rare gas such as Ar or He or an inert gas such as dry N 2 soot.
  • the first processing apparatus 12A is formed as a sputtering apparatus, and Ta metal is used as a metal target.
  • the first thin film forming step S1 the first thin film 60 is very thinly formed on the surface of the wafer W as shown in FIG. 4A by sputtering as shown in FIG. 4B. Thereby, the 1st thin film 60 is formed in the whole surface including the whole inner surface of the recessed part 2.
  • FIG. This first thin film 60 is made of a Ta metal film as described above. If this film thickness is too thick, the amount of copper embedded in the recesses 2 in the subsequent process is reduced, causing an increase in wiring resistance and contact resistance. In order to prevent this, the film thickness of the first thin film 60 is preferably set to 2 nm or less.
  • the sputtering method is used to form the first thin film 60.
  • the present invention is not limited to this, and the CVD method or ALD (Atomic Layer Deposition) in which the source gas and the reducing gas are alternately flowed repeatedly is used. ) Method can also be used.
  • the second processing apparatus 12B is formed as an annealing apparatus, for example, and an oxidation process is performed.
  • the oxidation step S2 the Ta metal film as the first thin film 60 is oxidized to form an oxide film 60A, that is, a TaOx film, as shown in FIG.
  • the wafer W may be heated and oxidized while supplying a rare gas such as Ar gas or an inert gas such as N 2 soot gas without supplying the oxidizing gas, or the wafer W may be simply oxidized without supplying any gas. You may oxidize by heating and annealing. In this case, moisture and oxygen components contained in the underlying insulating layer 1 react with the Ta metal film to form TaOx as the oxide film 60A. In this case, the Ta metal film in contact with the lower wiring layer 3 made of copper or the like exposed at the bottom of the recess 2 in the state shown in FIG.
  • a rare gas such as Ar gas or an inert gas such as N 2 soot gas
  • the MnOx film is formed in the subsequent second thin film forming step because the Ta metal film in contact with the wiring layer 3 is formed. It becomes the part other than. That is, a laminated structure made of MnOx / Ta is formed on the upper surface of the insulating film 1 and on the side walls of the trench (trench) 2A and the hole 2B, while only Ta is formed at the bottom of the hole 2B. It can be expected that the wiring resistance (via resistance) is reduced.
  • the wafer W is transferred to the outside of the processing system in the state shown in FIG. 4B, that is, in the state where the Ta metal film as the first thin film 60 is formed.
  • the Ta metal film may be oxidized with an oxygen component or a water vapor component in the atmosphere.
  • water may be physically adsorbed on the surface of the oxide film 60A containing the first metal formed through the above-described oxidation step S2.
  • water may be separately supplied into the chamber, the moisture released from the insulating film 1 by heating, or the water vapor component in the atmosphere may be used.
  • the third processing apparatus 12C is formed as shown in FIG.
  • a second thin film 62 containing Mn as the second metal, that is, MnOx is formed on the oxide film 60A as shown in FIG. 4D.
  • the wafer W mounted on the mounting table 42 is heated within a range of, for example, 100 to 400 ° C., for example, about 200 ° C., and the raw material gas supply system 52 uses bubbling gas.
  • the raw material is vaporized to generate a raw material gas of Mn, and this raw material gas is supplied from the shower head 50 to the processing space S of the processing container 40.
  • the process pressure is in the range of 100 to 105 Pa, for example, about 133 Pa
  • the Mn source gas is about 0.1 to 10 sccm
  • the carrier gas is about 10 to 500 sccm.
  • the raw material gas accompanied with the bubbling gas is supplied into the processing container 40.
  • Mn source gas or metal Mn is deposited on the TaOx film as the oxide film 60A by CVD, the Mn source gas or metal Mn is immediately adsorbed to the oxygen component of the underlying TaOx film or / and the physical adsorption of the surface.
  • a MnOx film is formed as the second thin film 62 by reacting with water.
  • the oxide film 60A is reduced, it returns to the Ta metal film 60 (first thin film).
  • the surface of the insulating film 1 has a hydrophobic tendency, the adhesion probability of Mn source gas and water having a function of decomposing the Mn source gas is remarkably lowered. Formation tends to be inhibited.
  • the TaOx film is first formed on the insulating film 1, the hydrophobicity of the substrate surface is covered with the TaOx film and tends to be hydrophilic, so that the Mn source gas adheres very much to the surface.
  • the raw material gas adhering to the surface is decomposed or oxidized to temporarily deposit Mn of the metal film, but this metal Mn is immediately oxidized, resulting in MnOx. A film will be formed immediately.
  • the TaOx film as the oxide film 60A is formed as a base, so that the MnOx film is very easily attached or deposited.
  • a film can be formed.
  • the metal Mn deposited on the surface of the wafer W by removing oxygen from the underlying oxide film, so that the first metal, for example, a metal oxide containing Cu (
  • the first metal for example, a metal oxide containing Cu
  • the second metal for example, a metal oxide containing Mn (MnOx).
  • a barrier layer having a two-layer structure composed of the first thin film 60 and the second thin film 62 is formed.
  • the metal Mn since the second metal deposited on the surface of the wafer W, for example, the metal Mn, needs to be oxidized by taking oxygen from the physical adsorption water on the surface of the underlying oxide film, Each metal is selected so that the standard free energy of formation of a metal oxide such as Mn-containing metal oxide (MnOx) is equal to or smaller than the standard free energy of formation of the physically adsorbed water (H 2 O). In this way, a barrier layer having a two-layer structure composed of the first thin film 60 and the second thin film 62 is formed.
  • Mn-containing metal oxide Mn-containing metal oxide
  • the embedding step S4 is performed as shown in FIG. Thereby, the embedded metal 64 is formed on the entire wafer surface at the same time as the recess 2 is completely embedded.
  • Cu Cu film
  • the embedded metal 64 may be formed by any of CVD, ALD, PVD (sputtering), supercritical CO 2 plating, electroless plating, and electrolytic plating.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • PVD vapor deposition
  • supercritical CO 2 plating electroless plating
  • electrolytic plating electrolytic plating
  • electrolytic plating method a Cu seed film is deposited by, for example, a sputtering method in the fourth processing apparatus 12D, and the processing apparatus provided outside the processing system 10 is applied. This embedding process may be performed.
  • the film forming process is completed, and thereafter, the excess embedded metal 64 and the like on the wafer surface are removed by the CMP process.
  • a second thin film containing, for example, manganese (Mn) as a second metal, such as a manganese oxide (MnOx) film can be easily formed on the surface of an insulating layer made of a so-called Low-k film having a low relative dielectric constant. Can be formed.
  • FIG. 5 is a schematic configuration diagram showing a modification of the third processing apparatus as described above.
  • the third processing apparatus 12C-1 is configured such that the oxidizing gas supply system 70 is simply connected to the shower head 50 with respect to the third processing apparatus 12C described above with reference to FIG. Has been. 5, the same components as those shown in FIG. 2 are denoted by the same reference numerals.
  • O2 soot gas is supplied as an oxidizing gas from the oxidizing gas supply system 70 when the oxidizing process is performed in the processing apparatus 12C-1, and Mn source gas is supplied from the source gas supply system 52 when the second thin film forming process is performed.
  • a second embodiment of the method of the present invention will be described.
  • a first thin film forming step S1 for forming a Ta film and an oxidizing step S2 for oxidizing the Ta film to form a TaOx film
  • the present invention is not limited to this, and a TaOx film is formed as an oxide film forming process in one step (S1-1) as in the second embodiment shown in FIG. 3B. You may do it.
  • sputtering may be performed using a TaOx target as a target in the sputtering apparatus, and as described above, the TaOx film can be formed in one step.
  • the device configuration can be greatly simplified.
  • the embedding step S4 is performed after the second thin film forming step S3.
  • the present invention is not limited to this.
  • the embedding step S4 may be performed after the oxidation step S2, and then the second thin film forming step S3 may be performed.
  • Mn diffuses in Cu, and the MnOx film can be self-formed at the Cu / Ta interface. That is, when the source gas is supplied onto the Cu film, which is the third film, this source gas decomposes on the Cu surface and the generated Mn element diffuses in the Cu and the MnOx film (first 2 thin film) can be formed.
  • a fourth embodiment of the method of the present invention will be described.
  • a first thin film forming step S1 for forming a Ta film and an oxidizing step S2 for oxidizing the Ta film to form a TaOx film
  • the present invention is not limited to this, and a TaOx film is formed as an oxide film forming process in one step (S1-1) as in the fourth embodiment shown in FIG. 3D. You may do it.
  • impurities such as carbon derived from CVD in the second thin film forming step S3 do not exist at the Cu / Ta interface, improvement in adhesion can be expected.
  • Mn diffuses in Cu and a MnOx film is self-formed at the Cu / Ta interface, so that a reliable barrier layer is formed. However, until such a barrier layer is formed, the oxide film 60A becomes a temporary barrier layer, and Cu is prevented from diffusing to the insulating film 1 side.
  • Mn diffuses in Cu, and Mn is Cu / When it reaches the Ta interface, it reacts with moisture around the Ta, and a MnOx film is formed at the Cu / Ta interface.
  • an annealing step S5 (shown by a dotted line in FIG. 3) may be added after the embedding step S4.
  • an annealing step S5 (indicated by a dotted line in FIG. 3) may be added after the second thin film forming step S3.
  • the process temperature is, for example, 300 to 500 ° C.
  • the annealing process is performed for 0.5 to 10 hours in an inert gas atmosphere such as Ar or N2.
  • the SiOC film is used as the Low-k film for forming the insulating layer 1
  • the insulating layer includes the SiOC film, the SiCOH film, and the SiCN film.
  • One or more films selected from the group consisting of: a silica film, a methylsilsesquioxane film, a polyarylene film, a SiOF film, and a fluorocarbon film can be used.
  • SiLK registered trademark
  • the first metal may be Mg, Al, Ca, Ti, V, Cr. , Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Sr, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Ba, Hf, Ta, W, Os
  • One or more metals selected from the group consisting of Ir, Pt, and Au can be used.
  • Mn is used as the second metal
  • the present invention is not limited thereto, and examples of the second metal include Mg, Al, Ca, Ti, V, and Cr. , Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Sr, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Ba, Hf, Ta, W, Os
  • metals selected from the group consisting of Ir, Pt, and Au can be used.
  • the standard free energy of formation of the metal oxide containing the first metal is greater than the standard free energy of formation of the metal oxide containing the second metal.
  • second metals are selected.
  • FIG. 6 is a graph showing the evaluation results when the method of the present invention is carried out.
  • two types of cases where Ta is used as the first metal and Cu is used are performed, and MnOx film is formed using Mn as the second metal.
  • As oxidation treatment simple exposure to the atmosphere is performed.
  • Comparative Example 1 a MnOx film forming process is performed on a film that has not been subjected to any of the above processes (previous process).
  • Comparative Example 2 a MnOx film was formed on a Cu film that was not exposed to the atmosphere.
  • the Ta film and the Cu film were each formed with a thickness of 7 nm.
  • black diamond which is a SiOC film, was used. Further, when forming the MnOx film, the process temperature was set to 200 ° C.
  • the film thickness of the MnOx film is about 0.04 nm and the MnOx film is almost deposited. I did not.
  • the thickness of the MnOx film was about 0.3 nm and 2.4 nm, respectively, and it was found that both showed good results. In particular, it has been found that a very large number of MnOx films can be deposited when Cu is used as the first metal.
  • Mn is used as the second metal, TaOx cannot be reduced even if CuOx can be reduced by Mn because of the magnitude relationship of the standard free energy of formation.
  • the MnOx film having a film thickness of 0.3 nm obtained by the present evaluation result using Ta as the first metal is composed of physically adsorbed water adhering to the Ta or TaOx surface when exposed to the atmosphere, and a source gas of Mn. Is considered to be formed by reaction.
  • the 2.4 nm-thickness MnOx film obtained by the present evaluation results using Cu as the first metal is composed of physically adsorbed water adhering to the Cu or CuOx surface when exposed to the atmosphere, and a source gas of Mn. In addition to MnOx formed by reaction, it is considered that it is MnOx formed by reducing CuOx.
  • the semiconductor wafer is described as an example of the object to be processed.
  • this semiconductor wafer includes a silicon substrate and a compound semiconductor substrate such as GaAs, SiC, and GaN, and is further limited to these substrates.
  • the present invention can be applied to a glass substrate, a ceramic substrate, or the like used for a liquid crystal display device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)

Abstract

　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、前記第１の薄膜を酸化して酸化膜を形成する酸化工程と、前記酸化膜上に第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。

Description

成膜方法及び処理システム
　本発明は、半導体ウエハ等の被処理体の表面に形成された比誘電率の低い層間絶縁膜の凹部を銅等で埋め込んで配線する時の成膜方法及び処理システムに関する。
　一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や、トレンチ、ホールなどの凹部内への埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特開２００４－１０７７４７号公報）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層への銅の拡散バリア性等を考慮して、一般的にはタンタル金属（Ｔａ）やタンタル窒化膜（ＴａＮ）等がバリア層として用いられる。
　そして、上記凹部内を銅で埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている。
　この点については図７（Ａ）乃至図７（Ｃ）を参照して説明する。図７（Ａ）乃至図７（Ｃ）は半導体ウエハの凹部の従来の埋め込み工程を示す図である。この半導体ウエハＷに形成された、例えばＳｉＯ２ 膜よりなる層間絶縁膜などの絶縁層１の表面には、Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ構造、Ｄｕａｌ Ｄａｍａｓｃｅｎｅ構造、三次元実装構造等により、ビアホールやスルーホールや溝（トレンチ）等に対応する凹部２が形成されており、この凹部２の底部には、例えば銅等の金属膜よりなる下層の配線層３が露出状態で形成されている。
　具体的には、この凹部２は、細長く形成された断面凹状の溝（トレンチ）２Ａと、この溝２Ａの底部の一部に形成されたホール２Ｂとよりなり、このホール２Ｂがビアホールやスルーホールとなる。そして、このホール２Ｂの底部に上記配線層３が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、下層の配線層やトランジスタ等の素子については図示を省略している。上記凹部２は設計ルールの微細化に伴ってその幅、或いは内径は例えば１２０ｎｍ程度と非常に小さくなっており、アスペクト比は例えば２～４程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略し形状を単純化して記載している。
　この半導体ウエハＷの表面には上記凹部２内の内面も含めて略均一に例えばＴａＮ膜及びＴａ膜の積層構造よりなるバリア層４がプラズマスパッタ装置にて予め形成されている（図７（Ａ）参照）。そして、プラズマスパッタ装置にて上記凹部２内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜６を形成する（図７（Ｂ）参照）。上記ウエハ表面に銅メッキ処理を施すことにより上記凹部２内を例えば銅膜よりなる金属膜８で埋め込むようになっている（図７（Ｃ）参照）。その後は、上記ウエハ表面の余分な金属膜８、シード膜６及びバリア層４を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる。
　そして、上記バリア層の更なる信頼性の向上を目標として種々の開発がなされており、中でも上記Ｔａ膜やＴａＮ膜に代えてＭｎ膜やＣｕＭｎ合金膜を用いた自己形成バリア層が注目されている（特開２００５－２７７３９０号公報）。このＭｎ膜やＣｕＭｎ合金膜は、スパッタリングにより成膜されて、更にこのＭｎ膜やＣｕＭｎ合金膜自体がシード膜となるので、この上方にＣｕメッキ層を直接形成できメッキ後にアニールを施すことで自己整合的に下層の絶縁膜であるＳｉＯ２ 層と反応して、このＳｉＯ２ 層とＭｎ膜やＣｕＭｎ合金膜との境界部分にＭｎＳｉｘＯｙ（ｘ、ｙ：任意の正数）膜、或いはＭｎとＳｉＯ２ 層の酸素とが反応することにより生ずるマンガン酸化物ＭｎＯｘ（ｘ：任意の正数）膜というバリア膜が形成されるため、製造工程数も削減できる、という利点を有する。なおマンガン酸化物は、Ｍｎの価数によってＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等の種類が存在するが、本明細書中では、これらを総称してＭｎＯｘと記述する。また、この点は後述するＴａＯｘについても同様である。
　またスパッタ法に比べて微細な線幅やホール径に対して良好な段差被覆性で膜を堆積することができるＣＶＤ法によりＭｎＳｉｘＯｙ膜、あるいはＭｎＯｘ膜の成膜をおこなうことが検討されている（特開２００８－０１３８４８号公報）。
　ところで、最近にあっては、半導体装置の更なる高速動作の要請から層間絶縁膜の比誘電率をより低くすることが求められており、このような要請から、層間絶縁膜の材料としてＴＥＯＳにより形成したシリコン酸化膜から、より比誘電率の低い材料として例えばメチル基等の有機基を含んだＳｉＯＣ、ＳｉＣＯＨなどからなるＬｏｗ－ｋ膜を用いることが検討されている。ここで上記ＴＥＯＳを用いて形成したシリコン酸化膜の比誘電率は４．１程度であり、ＳｉＯＣの比誘電率は３．０程度である。
　しかしながら、層間絶縁膜として上記Ｌｏｗ－ｋ膜（ＳｉＯＣ）等の比誘電率の低い材料を用いた場合には、この凹部内の露出面を含めて比誘電率の低い層間絶縁膜の表面にＣＶＤ法によりＭｎ含有膜の成膜処理を施してもＭｎＯｘ膜がほとんど堆積しないので、バリア層を形成することができない、といった問題があった。
発明の要旨
　本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、比誘電率の低い絶縁層の表面にＭｎ等の金属を含む薄膜、例えばＭｎＯｘ膜を効率的に形成することが可能な成膜方法及び処理システムを提供することにある。
　請求項１に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、前記第１の薄膜を酸化して酸化膜を形成する酸化工程と、前記酸化膜上に第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。
　これにより、例えば比誘電率の低い、いわゆるＬｏｗ－ｋ膜よりなる絶縁層の表面に第２の金属である例えばマンガン（Ｍｎ）を含む第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を容易に形成することが可能となる。
　請求項２に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属を含む酸化膜を形成する酸化膜形成工程と、前記酸化膜上に第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。
　これにより、例えば比誘電率の低い、いわゆるＬｏｗ－ｋ膜よりなる絶縁層の表面に第２の金属である例えばマンガン（Ｍｎ）を含む第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を容易に形成することが可能となる。
　請求項４に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、前記第１の薄膜を酸化して酸化膜を形成する酸化工程と、前記酸化膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。
　これにより、第１の薄膜と第３の膜との境界部分に第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を自己形成により容易に形成することが可能となる。
　請求項５に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属を含む酸化膜を形成する酸化膜形成工程と、前記酸化膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。
　これにより、第１の薄膜と第３の膜との境界部分に第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を自己形成により容易に形成することが可能となる。
　請求項６に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、前記第１の薄膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、を有することを特徴とする成膜方法である。
　これにより、第１の薄膜と第３の膜との境界部分に第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を自己形成により容易に形成することが可能となる。
　請求項１８に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、前記被処理体の表面に第１の金属よりなる第１の薄膜を形成する処理装置と、前記第１の薄膜を酸化して酸化膜を形成する処理装置と、前記酸化膜上に第２の金属を含む第２の薄膜を形成する処理装置と、前記各処理装置が連結された共通搬送室と、前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、請求項１記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、を備えたことを特徴とする処理システムである。
　請求項１９に係る発明は、絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、前記被処理体の表面に第１の金属を含む酸化膜を形成する処理装置と、前記酸化膜上に第２の金属を含む第２の薄膜を形成する処理装置と、前記各処理装置が連結された共通搬送室と、前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、請求項２記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、を備えたことを特徴とする処理システムである。
　本発明に係る成膜方法及び処理システムによれば、次のように優れた作用効果を発揮することができる。
　請求項１、２及びこれらを引用する請求項に係る発明によれば、例えば比誘電率の低い、いわゆるＬｏｗ－ｋ膜よりなる絶縁層の表面に第２の金属である例えばマンガン（Ｍｎ）を含む第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を容易に形成することができる。
　請求項４、５、６及びこれらを引用する請求項に係る発明によれば、第１の薄膜と第３の膜との境界部分に第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を自己形成により容易に形成することができる。
本発明の処理システムを示す概略構成図である。 処理装置の一例を示す概略構成図である。 本発明方法の各工程を示すフローチャートである。 本発明方法の第１実施例の各工程における薄膜の堆積状況の一例を示す図である。 第３の処理装置の変形例を示す概略構成図である。 本発明方法を実施した時の評価結果を示すグラフである。 半導体ウエハの凹部の従来の埋め込み工程を示す図である。
　以下に、本発明に係る成膜方法及び処理システムの一実施例を添付図面に基づいて詳述する。
＜処理システム＞
　まず、本発明の成膜方法を実施するための処理システムについて説明する。図１は本発明の処理システムを示す概略構成図、図２は処理装置の一例を示す概略構成図である。ここでは、第１の金属としてＴａを用い、第２の金属としてＭｎを用いる場合を例にとって説明する。
　図１に示すように、この処理システム１０は、複数、例えば４つの処理装置１２Ａ、１２Ｂ、１２Ｃ、１２Ｄと、略六角形状の共通搬送室１４とを主に有している。そして、この共通搬送室１４には、更にロードロック機能を有する第１及び第２ロードロック室１６Ａ、１６Ｂが連結され、これらには細長い導入側搬送室１８が更に連結されている。
　ここでは、上記４つの処理装置１２Ａ～１２Ｄの内、１つ目の処理装置、例えば処理装置１２Ａは被処理体である半導体ウエハに対して第１の金属であるＴａよりなる第１の薄膜を形成する第１の処理装置１２Ａとして構成され、２つ目の処理装置、例えば処理装置１２Ｂは半導体ウエハＷに形成された上記第１の薄膜を酸化して酸化膜を形成する第２の処理装置１２Ｂとして構成され、３つ目の処理装置、例えば処理装置１２Ｃは半導体ウエハＷに対して例えばＭｎ等の第２の金属を含む第２の薄膜を形成する第３の処理装置１２Ｃとして構成され、４つ目の処理装置、例えば処理装置１２Ｄは半導体ウエハＷに対して埋め込み金属の材料である金属として例えば銅膜を堆積させる第４の処理装置１２Ｄとして構成されている。
　ここで、上記第４の処理装置１２Ｄは、ここに設けなくてもよく、この処理システム１０以外に設けた別の処理装置において上記第４の処理装置における処理を行うようにしてもよい。また上記第４の処理装置１２ＤとしてはＣＶＤ法、ＡＬＤ法、ＰＶＤ（スパッタ）法、超臨界ＣＯ２法、無電解メッキ法、電解メッキ 法、ＣＶＤ－Ｃｕシード＋電解メッキ法及びスパッタＣｕシード＋電解メッキ 法等の成膜処理装置が用いられる。
　具体的には、略六角形状の上記共通搬送室１４の４辺に上記各処理装置１２Ａ～１２Ｄが接合され、他側の２つの辺に、上記第１及び第２ロードロック室１６Ａ、１６Ｂがそれぞれ接合される。そして、この第１及び第２ロードロック室１６Ａ、１６Ｂに、上記導入側搬送室１８が共通に接続される。
　上記共通搬送室１４と上記４つの各処理装置１２Ａ～１２Ｄとの間及び上記共通搬送室１４と上記第１及び第２ロードロック室１６Ａ、１６Ｂとの間は、それぞれ気密に開閉可能になされたゲートバルブＧが介在して接合されて、クラスタツール化されており、必要に応じて共通搬送室１４内と連通可能になされている。ここで、この共通搬送室１４内は真空引きされている。また、上記第１及び第２各ロードロック室１６Ａ、１６Ｂと上記導入側搬送室１８との間にも、それぞれ気密に開閉可能になされたゲートバルブＧが介在されている。この第１及び第２のロードロック室１６Ａ、１６Ｂは真空引き、及び大気圧復帰がウエハの搬出入に伴って繰り返される。
　そして、この共通搬送室１４内においては、上記２つの各ロードロック室１６Ａ、１６Ｂ及び４つの各処理装置１２Ａ～１２Ｄにアクセスできる位置に、屈伸及び旋回可能になされた多関節アームよりなる搬送機構２０が設けられており、これは、例えば互いに反対方向へ独立して屈伸できる２つのピック２０Ａ、２０Ｂを有しており、一度に２枚のウエハを取り扱うことができるようになっている。
　上記導入側搬送室１８は、横長の箱体により形成されており、この横長の一側には、被処理体である半導体ウエハを導入するための１つ乃至複数の、図示例では３つの搬入口が設けられ、各搬入口には、開閉可能になされた開閉ドア２２が設けられる。そして、この各搬入口に対応させて、導入ポート２４がそれぞれ設けられ、ここにそれぞれ１つずつカセット容器２６を載置できるようになっている。各カセット容器２６には、複数枚、例えば２５枚のウエハＷを等ピッチで多段に載置して収容できるようになっている。このカセット容器２６内は、例えば密閉状態になされており、内部にはＮ２ ガス等の不活性ガスの雰囲気に満たされている。
　この導入側搬送室１８内には、ウエハＷをその長手方向に沿って搬送するための導入側搬送機構２８が設けられる。この導入側搬送機構２８は、屈伸及び旋回可能になされた２つのピック２８Ａ、２８Ｂを有しており、一度に２枚のウエハＷを取り扱い得るようになっている。この導入側搬送機構２８は、導入側搬送室１８内に、その長さ方向に沿って延びるように設けた案内レール３０上にスライド移動可能に支持されている。
　また、導入側搬送室１８の一方の端部には、ウエハの位置合わせを行なうオリエンタ３２が設けられる。上記オリエンタ３２は、駆動モータによって回転される回転台３２Ａを有しており、この上にウエハＷを載置した状態で回転するようになっている。この回転台３２Ａの外周には、ウエハＷの周縁部を検出するための光学センサ３２Ｂが設けられ、これによりウエハＷの位置決め切り欠き、例えばノッチやオリエンテーションフラットの位置方向やウエハＷの中心の位置ずれ量を検出できるようになっている。
　ここで上記各処理装置の内の重要な処理であるＭｎを含む第２の薄膜を形成する第３の処理装置１２Ｃの概略について説明する。図２に示すように、この第３の処理装置１２Ｃは、真空排気が可能になされた処理容器４０を有している。この処理容器４０は上部空間の直径は大きく、下部空間の直径は小さく設定されている。この処理容器４０内には、底部より起立させて載置台４２が設けられており、この上面に半導体ウエハＷを載置できるようになっている。この載置台４２内には、例えば抵抗加熱ヒータよりなる加熱手段４４が設けられており、ウエハＷを加熱するようになっている。また、処理容器４０の底部側には排気系４６が接続されており、圧力制御しつつ処理容器４０内の雰囲気を真空引きできるようになっている。また処理容器４０の側壁はゲートバルブＧを介して先の共通搬送室１４に連結されている。
　また処理容器４０には、必要なガスを導入するためのガス導入手段４８が設けられる。ここでは、このガス導入手段４８は、上記載置台４２に対向させて容器天井部に設けたシャワーヘッド５０よりなり、このシャワーヘッド５０より下方の処理空間Ｓに向けてガスを噴射できるようになっている。このシャワーヘッド５０には、ここでの成膜処理に必要な原料ガスを流す原料ガス供給系５２が接続されており、原料ガスを流量制御しつつ供給できるようになっている。
　ここでは原料としては、Ｍｎを含む有機金属材料を用いており、具体的には（ＥｔＣｐ）２ Ｍｎが用いられている。この原料は、供給に十分な蒸気圧を得るための温度まで加熱されており、また加熱温度が融点を超えていれば液状となっており、バブリングガスである例えばＡｒによりバブリングされて気化され、このバブリングガスと共に供給される。このバブリングガスとしてはＡｒに限定されず、Ｈｅ等の他の希ガス、或いはＨ２ ガスやＮ２ ガスも用いることができる。
尚、上記Ｍｎの有機金属材料としては、
ＭｎＣｐ２［＝Ｍｎ（Ｃ５Ｈ５）２］、
Ｍｎ（ＭｅＣｐ）２［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］、
Ｍｎ（Ｍｅ５Ｃｐ）２［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］、
Ｍｎ（ＥｔＣｐ）２［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］、
Ｍｎ（ｉ－ＰｒＣｐ）２［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］、
Ｍｎ（ｔ－ＢｕＣｐ）２［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］、
ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］、
ＣｐＭｎ（ＣＯ）３［＝（Ｃ５Ｈ５）Ｍｎ（ＣＯ）３］、
ＭｅＭｎ（ＣＯ）５［＝（ＣＨ３）Ｍｎ（ＣＯ）５］、
Ｍｎ２（ＣＯ）１０ 、
Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］、
Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］、
Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］、
Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］、
Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］、
Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］、
Ｍｎ（ｉＰｒ－ＡＭＤ）２［＝Ｍｎ（Ｃ３Ｈ７ＮＣ（ＣＨ３）ＮＣ３Ｈ７）２］、
Ｍｎ（ｔＢｕ－ＡＭＤ）２［＝Ｍｎ（Ｃ４Ｈ９ＮＣ（ＣＨ３）ＮＣ４Ｈ９）２］、
Ｍｎ（ＡＭＤ）２［＝Ｍｎ（Ｃ３Ｈ７ＮＣ（Ｃ４Ｈ９）ＮＣ３Ｈ７）２］
よりなる群から選択される１以上の材料を用いることができる。このようにして、原料ガスを供給することにより、ウエハＷ上に第２の金属であるＭｎを含む第２の薄膜、具体的にはＭｎＯｘを形成するようになっている。
　以上のような処理システム１０はシステム全体の動作を制御するために、例えばコンピュータ等よりなるシステム制御部３４を有している。そして、この処理システム全体の動作制御に必要なプログラムはフレキシブルディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やハードディスクやフラッシュメモリ等の記憶媒体３６に記憶されている。具体的には、このシステム制御部３４からの指令により、各ガスの供給の開始、停止や流量制御、プロセス温度（ウエハ温度）、プロセス圧力（各処理装置の処理容器内の圧力）の制御、ウエハの搬送作業等が行われる。
　このように、構成された処理システム１０における概略的な動作である本発明方法について図３（Ａ）乃至図３（Ｅ）及び図４（Ａ）乃至図４（Ｅ）も参照して説明する。図３（Ａ）乃至図３（Ｅ）は本発明方法の各工程を示すフローチャートであり、図３（Ａ）は本発明方法の第１実施例を示している。図４（Ａ）乃至図４（Ｅ）は本発明方法の第１実施例の各工程における薄膜の堆積状況の一例を示す図である。まず、導入ポート２４に設置されたカセット容器２６からは、未処理の半導体ウエハＷが導入側搬送機構２８により導入側搬送室１８内に取り込まれ、この取り込まれたウエハＷは導入側搬送室１８の一端に設けたオリエンタ３２へ搬送されて、ここで位置決めがなされる。
　処理システム１０内へウエハＷが搬入される時には、図４（Ａ）に示すように、ウエハＷに形成された、例えば層間絶縁膜などの絶縁層１の表面には、トレンチやホールのような凹部２が形成されており、この凹部２の底部に金属層として銅等よりなる下層の配線層３が露出している。この凹部２は、細長く形成された断面凹状の溝（トレンチ）２Ａと、この溝２Ａの底部の一部に形成されたホール２Ｂとよりなり、このホール２Ｂがコンタクトホールやスルーホールとなる。そして、このホール２Ｂの底部に金属層として上記配線層３が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお下層の配線層やトランジスタ等の素子については図示を省略している。下地膜となる上記絶縁層１は、比誘電率が４．１よりも低い低誘電率の材料であるＬｏｗ－ｋ膜、例えばＳｉＯＣよりなる。
　上述のように位置決めがなされたウエハＷは、上記導入側搬送機構２８により再度搬送され、第１或いは第２のロードロック室１６Ａ、１６Ｂの内のいずれか一方のロードロック室内へ搬入される。このロードロック室内が真空引きされた後に、予め真空引きされた共通搬送室１４内の搬送機構２０を用いて、上記ロードロック室内のウエハＷが共通搬送室１４内に取り込まれる。
　そして、本発明方法の第１実施例（図３（Ａ）参照）においては、上記共通搬送室１４内へ取り込まれた未処理のウエハは、まず第１の処理装置１２Ａ内に搬入され、ここでウエハＷに対して例えばスパッタによりＴａの金属膜よりなる第１の薄膜の形成を行う第１の薄膜形成工程（Ｓ１）が行われる。
　この第１の薄膜の形成が完了したウエハＷは、次に第２の処理装置１２Ｂ内へ搬入され、ここでウエハＷの表面に形成されている第１の薄膜を酸化して酸化膜、すなわちＴａＯｘを形成する酸化工程（Ｓ２）を行う。
　この酸化膜の形成が完了したウエハＷは、次に第３の処理装置１２Ｃ内へ搬入され、ここでウエハＷの表面に凹部の埋め込み金属に対してバリア性を有する第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程（Ｓ３）が行われる。この第２の薄膜としては、例えばＭｎＯｘ膜が形成される。このように、上記第１の薄膜と第２の薄膜との層構造でＣｕ膜に対するバリア層が形成されることになる。
　この第２の薄膜形成工程が完了したウエハＷは、次に第４の処理装置１２Ｄ内へ搬入され、ここでウエハＷの表面に埋め込み金属として、例えば銅膜を堆積して上記凹部２内を埋め込む埋め込み工程（Ｓ４）が第３の膜形成工程として行われる。そして、上記埋め込み工程が完了したならば、この処理システム１０での処理は完了することになる。この処理済みのウエハＷは、いずれか一方のロードロック室１６Ａ又は１６Ｂ、導入側搬送室１８を経由して導入ポート２４の処理済みウエハ用のカセット容器２６内へ収容されることになる。尚、共通搬送室１４内は、ＡｒやＨｅ等の希ガスやドライＮ２ 等の不活性ガスの雰囲気で減圧状態になされている。
　ここで上記各工程について詳しく説明する。まず、第１の処理装置１２Ａは、スパッタ装置として形成されており、金属ターゲットとしてＴａ金属が用いられている。第１の薄膜形成工程Ｓ１では、図４（Ａ）に示すようなウエハＷの表面にスパッタリングにより図４（Ｂ）に示すように第１の薄膜６０を非常に薄く形成する。これにより、凹部２の内面全体を含む表面全体に第１の薄膜６０が形成される。この第１の薄膜６０は上述のようにＴａの金属膜よりなり、この膜厚が厚すぎると後工程で凹部２に埋め込まれる銅の量が少なくなって配線抵抗やコンタクト抵抗の増加を引き起こすので、これを防止するために第１の薄膜６０の膜厚は２ｎｍ以下に設定するのがよい。
　尚、ここでは第１の薄膜６０を形成するためにスパッタ法を用いたが、これに限定されず、ＣＶＤ法や原料ガスと還元ガスとを交互に繰り返し流して成膜するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いることもできる。
　次に、第２の処理装置１２Ｂは、例えばアニール装置として形成されており、酸化処理が行われる。この酸化工程Ｓ２では、上記第１の薄膜６０であるＴａ金属膜を酸化させることにより、図４（Ｃ）に示すように酸化膜６０Ａ、すなわちＴａＯｘ膜を形成する。この場合、ウエハＷを所定の温度、例えば１００～４００℃程度に加熱した状態で酸化ガスとして酸素やオゾンや水蒸気等を供給してこのガス雰囲気中でアニール処理するのが好ましく、ここでは酸素（Ｏ２ ）を供給している。
　また、酸化ガス供給しないでＡｒガス等の希ガスやＮ２ ガス等の不活性ガスを供給しつつウエハＷを単に加熱して酸化してもよいし、或いはガスを何ら供給しないでウエハＷを単に加熱してアニール処理をすることにより酸化してもよい。この場合、下地である絶縁層１中に含まれる水分や酸素成分がＴａ金属膜と反応して酸化膜６０ＡであるＴａＯｘが形成される。この場合には、図４（Ｃ）に示す状態でこの凹部２の底部に露出している下層の銅等よりなる配線層３に接しているＴａ金属膜は酸化されずにＴａのままとなる一方、絶縁層１に接しているＴａ金属膜は酸化されてＴａＯｘとなることから、その後の第２の薄膜形成工程でＭｎＯｘ膜が形成されるのは、配線層３に接しているＴａ金属膜以外の部分となる。つまり、絶縁膜１の上面や溝（トレンチ）２Ａやホール２Ｂの側壁部分にはＭｎＯｘ／Ｔａからなる積層構造が形成される一方、ホール２Ｂの底部においてはＴａのみが形成されるので、このホールを通じた配線抵抗（ヴィア抵抗）を低くすることが期待できる。
　また、他の酸化方法として、図４（Ｂ）に示す状態で、すなわち第１の薄膜６０であるＴａ金属膜が形成された状態で、ウエハＷを処理システムの外まで搬送してこのウエハＷを大気暴露し、大気中の酸素成分や水蒸気成分でこのＴａ金属膜を酸化するようにしてもよい。さらに、上述の酸化工程Ｓ２を経ることによって形成された前記第１の金属を含む酸化膜６０Ａの表面には、水が物理吸着している状態であってもよい。この水の出所としては、別途チャンバー内に水を供給させてもよいし、加熱することによって絶縁膜１から放出された水分であってもよいし、大気中の水蒸気成分であってもよい。
　次に、第３の処理装置１２Ｃは、前述したように、図２に示すように形成されている。この第２の薄膜形成工程Ｓ３では、上記酸化膜６０Ａ上に図４（Ｄ）に示すように第２の金属であるＭｎを含む第２の薄膜６２、すなわちＭｎＯｘを形成する。具体的には、処理容器４０内では載置台４２に載置されたウエハＷが例えば１００～４００℃の範囲内、例えば２００℃程度に加熱されており、原料ガス供給系５２にてバブリングガスで原料を気化させてＭｎの原料ガスを発生し、この原料ガスをシャワーヘッド５０より処理容器４０の処理空間Ｓへ供給している。プロセス圧力は１００ ～１０５ Ｐａの範囲内、例えば１３３Ｐａ程度、Ｍｎ原料ガスは０．１～１０ｓｃｃｍ程度、キャリアガスは１０～５００ｓｃｃｍ程度である。ここでは、処理容器４０内へは、ガスとしてバブリングガスを伴った原料ガスのみが供給されている。
　これにより、酸化膜６０ＡであるＴａＯｘ膜上にＣＶＤによりＭｎの原料ガス又は金属のＭｎが付着すると、このＭｎの原料ガス又は金属Ｍｎが直ちに下地のＴａＯｘ膜の酸素成分又は／及び表面の物理吸着水と反応して第２の薄膜６２としてＭｎＯｘ膜を形成することになる。この場合、上記酸化膜６０Ａは還元されることになるので、Ｔａ金属膜６０（第１の薄膜）に戻ることになる。本来であれば、絶縁膜１の表面は疎水性の傾向を有するためにＭｎ原料ガスや、Ｍｎ原料ガスを分解させる働きを有する水の付着確率が著しく低下しており、Ｍｎ膜やＭｎＯｘ膜の形成が阻害される傾向となっている。しかしながら、絶縁膜１上に先にＴａＯｘ膜を形成したことにより、基板表面の疎水性がＴａＯｘ膜によって覆われて親水性の傾向となることにより、この表面上にＭｎの原料ガスが非常に付着し易い状態となっており、この表面に付着した原料ガスが分解されて、もしくは酸化されて一時的には金属膜のＭｎが堆積するが、この金属Ｍｎは直ちに酸化されて、結果的にＭｎＯｘ膜が直ちに形成されることになる。
　このように、ウエハ表面にはＭｎＯｘ膜を形成するに際して、下地として酸化膜６０ＡであるＴａＯｘ膜が形成されているので、ＭｎＯｘ膜が非常に付着乃至堆積し易くなっており、ここでは容易にＭｎＯｘ膜を形成することが可能となる。この場合、一つのケースとしては、上述のようにウエハＷの表面に付着した第２の金属の原料ガス、例えばＭｎの原料ガスを、この下地の酸化膜表面において反応させる必要があることから、この酸化膜の表面には、水が物理吸着している状態にしておく。もう一つのケースとしては、ウエハＷの表面に堆積した金属Ｍｎを、この下地の酸化膜より酸素を奪って酸化させる必要があることから、上記第１の金属、例えばＣｕを含む金属酸化物（ＣｕｘＯ）の標準生成自由エネルギーは、上記第２の金属、例えばＭｎを含む金属酸化物（ＭｎＯｘ）の標準生成自由エネルギー以上の大きさとなるように各金属を選択する。
　このようにして、第１の薄膜６０と第２の薄膜６２とよりなる２層構造のバリア層が形成されることになる。さらに別のケースとしては、ウエハＷの表面に堆積した第２の金属、例えば金属Ｍｎを、この下地の酸化膜表面の物理吸着水より酸素を奪って酸化させる必要があることから、上記第２の金属、例えばＭｎを含む金属酸化物（ＭｎＯｘ）の標準生成自由エネルギーは、上記物理吸着水（Ｈ２ Ｏ）の標準生成自由エネルギー以下の大きさとなるように各金属を選択する。このようにして、第１の薄膜６０と第２の薄膜６２とよりなる２層構造のバリア層が形成されることになる。
　次に、第４の処理装置１２Ｄでは、図４（Ｅ）に示すように埋め込み工程Ｓ４を行って凹部２内を埋め込み金属６４により埋め込む。これにより、上記凹部２内を完全に埋め込むと同時にウエハ表面全体に埋め込み金属６４が形成されることになる。この埋め込み金属６４としては、ここではＣｕ（Ｃｕ膜）が用いられる。
　上記埋め込み金属６４の形成は、ＣＶＤ法、ＡＬＤ法、ＰＶＤ（スパッタ）法、超臨界ＣＯ２ 法、無電解メッキ法、電解メッキ法のいずれを用いてもよい。尚、電解メッキ法や超臨界ＣＯ２ 法による埋め込み処理を行う場合には、第４の処理装置１２Ｄにて例えばスパッタ法によりＣｕシード膜を堆積し、この処理システム１０の外に設けた処理装置にてこの埋め込み処理を行ってもよい。
　以上のようにして、成膜処理は終了することになり、以後は、ウエハ表面上の余分な埋め込み金属６４等をＣＭＰ処理により削り取ることになる。これにより、例えば比誘電率の低い、いわゆるＬｏｗ－ｋ膜よりなる絶縁層の表面に第２の金属である例えばマンガン（Ｍｎ）を含む第２の薄膜、例えば酸化マンガン（ＭｎＯｘ）膜を容易に形成することができる。
　尚、図１に示す処理システムでは、第２及び第３の処理装置１２Ｂ、１２Ｃをそれぞれ設けて酸化工程と第２の薄膜形成工程を別々の処理装置で行うようにしたが、上記２つの処理装置１２Ｂ、１２Ｃに替えて、図５に示すような処理装置１２Ｃ－１を設けて、この１台の処理装置１２Ｃ－１内で、上記酸化工程と第２の薄膜形成工程とを連続的に行うようにしてもよい。図５は上記したような第３の処理装置の変形例を示す概略構成図である。この第３の処理装置１２Ｃ－１は、先に図２を参照して説明した第３の処理装置１２Ｃに対して単に、シャワーヘッド５０に酸化ガス供給系７０を連結させて設けるようにして構成されている。図５においては、図２に示す構成部分と同じ構成部分については同一参照符号を付してある。
　すなわち、この処理装置１２Ｃ－１で酸化工程を行う時には、酸化ガス供給系７０より酸化ガスとして例えばＯ２ ガスを流し、第２の薄膜形成工程を行う時には原料ガス供給系５２からＭｎ原料ガスを流すようにすればよい。
＜本発明方法の第２実施例＞
　次に、本発明方法の第２実施例について説明する。先に説明した第１実施例では、図３（Ａ）に示すように、Ｔａ膜を形成する第１の薄膜形成工程Ｓ１と、このＴａ膜を酸化してＴａＯｘ膜を形成する酸化工程Ｓ２とを別々の工程で行うようにしたが、これに限定されず、図３（Ｂ）に示す第２実施例のように１つのステップ（Ｓ１－１）において酸化膜形成工程としてＴａＯｘ膜を形成するようにしてもよい。このようにＴａＯｘ膜を１つのステップで形成するには、スパッタ装置においてターゲットとしてＴａＯｘターゲットを用いてスパッタリングを行なえばよく、これにより上述したように１つのステップでＴａＯｘ膜を形成することができる。この場合には、装置構成を大幅に簡略化することができる。
＜本発明方法の第３実施例＞
　次に、本発明方法の第３実施例について説明する。先に説明した第１実施例では、図３（Ａ）に示すように、第２の薄膜形成工程Ｓ３の後、埋め込み工程Ｓ４を行うようにしていたが、これに限定されず、図３（Ｃ）に示す第３実施例のように酸化工程Ｓ２を行った後に埋め込み工程Ｓ４を行い、この後に第２の薄膜形成工程Ｓ３を実施するようにしてもよい。このように、成膜工程Ｓ３と埋め込み工程Ｓ４の順序を逆にすることにより、Ｃｕ中をＭｎが拡散し、Ｃｕ/Ｔａ界面 においてＭｎＯｘ膜が自己形成することができる。すなわち、第３の膜である Ｃｕ膜上に原料ガスが供給されると、この原料ガスはＣｕ表面で分解すると共に生じたＭｎ元素はＣｕ中を拡散してＣｕ／Ｔａ界面でＭｎＯｘ膜（第２の薄膜）を形成することができる。
＜本発明方法の第４実施例＞
　次に、本発明方法の第４実施例について説明する。先に説明した第３実施例では、図３（Ｃ）に示すように、Ｔａ膜を形成する第１の薄膜形成工程Ｓ１と、このＴａ膜を酸化してＴａＯｘ膜を形成する酸化工程Ｓ２とを別々の工程で行うようにしたが、これに限定されず、図３（Ｄ）に示す第４実施例のように１つのステップ（Ｓ１－１）において酸化膜形成工程としてＴａＯｘ膜を形成するようにしてもよい。これら第３、第４の実施例の場合には、第２の薄膜形成工程Ｓ３におけるＣＶＤ由来のカーボン等の不純物がＣｕ/Ｔａ界面には存在しないことに なるため、密着性の改善が期待できる。このような本発明方法の第３、第４実施例においては、Ｃｕ中をＭｎが拡散し、Ｃｕ/Ｔａ界面においてＭｎＯｘ膜が自 己形成することによって確実なバリア層が形成されることになるが、このようなバリア層が形成されるまでの間は、上記酸化膜６０Ａが仮のバリア層となり、Ｃｕが絶縁膜１側に拡散することを防ぐことになる。
＜本発明方法の第５実施例＞
　次に、本発明方法の第５実施例について説明する。先に説明した第３実施例では、図３（Ｃ）に示すように、Ｔａ膜を形成する第１の薄膜形成工程Ｓ１の後に、このＴａ膜を酸化してＴａＯｘ膜を形成する酸化工程Ｓ２を行うようにしたが、これに限定されず、図３（Ｅ）に示す第５実施例のように酸化工程Ｓ２を省略するようにしてもよい。この場合にはＴａが金属のままであるので、このＴａを電極としてＣｕ電解メッキを行い易いという利点がある。電解メッキ液中の水分もしくは、絶縁膜１に含まれていた水分はＴａの周囲に滞在する。そして、電解メッキ後に行われる第２の薄膜形成工程Ｓ３を実施することで、もしくは第２の薄膜形成工程Ｓ３の後にアニール工程を実施することで、ＭｎはＣｕ中を拡散し、ＭｎがＣｕ/Ｔａ界面に到達するとＴａ周囲の水分と反応して、Ｃｕ/Ｔａ界面にＭｎＯｘ膜が形成される。
　尚、本発明方法の第１～第２実施例のいずれにおいても、埋め込み工程Ｓ４の後にアニール工程Ｓ５（図３において点線で示す）を追加してもよく、本発明方法の第３～第５実施例のいずれにおいても、第２の薄膜形成工程Ｓ３の後にアニール工程Ｓ５（図３において点線で示す）を追加してもよい。このように、最後にアニール工程を加えることにより、第１の薄膜６０と第２の薄膜６２とよりなる２層構造のバリア層の形成をより確実におこなうことができる。この場合のアニール工程のプロセス条件としては、プロセス温度が例えば３００～５００℃であり、ＡｒやＮ２などの不活性ガス雰囲気にて、０．５～１０時間のアニール処理を行う。
　尚、上記各実施例では絶縁層１を形成するＬｏｗ－ｋ膜としてＳｉＯＣ膜を用いた場合を例にとって説明したが、これに限定されず、上記絶縁層は、ＳｉＯＣ膜とＳｉＣＯＨ膜とＳｉＣＮ膜とシリカ膜とメチルシルセスキオキサン膜とポリアリレン膜とＳｉＯＦ膜とフロロカーボン膜とよりなる群から選択される１つ以上の膜を用いることができる。この場合、上記ＳｉＯＦ膜としては、ＳｉＬＫ（登録商標）を用いることができる。
　また、上記各実施例では、第１の金属としてＴａを用いた場合を例にとって説明したが、これに限定されず、上記第１の金属としては、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂａ、Ｈｆ、Ｔａ、Ｗ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕよりなる群から選択される１以上の金属を用いることができる。
　また、上記各実施例では、第２の金属としてＭｎを用いた場合を例にとって説明したが、これに限定されず、上記第２の金属としては、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂａ、Ｈｆ、Ｔａ、Ｗ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕよりなる群から選択される１以上の金属を用いることができる。
　この場合、前述したように上記第１の金属を含む金属酸化物の標準生成自由エネルギーは、上記第２の金属を含む金属酸化物の標準生成自由エネルギー以上の大きさとなるように、上記第１及び第２の各金属をそれぞれ選択する。
＜本発明方法の評価＞
　次に、先に説明した本発明方法を実施したので、その評価結果について説明する。図６は本発明方法を実施した時の評価結果を示すグラフである。ここでは第１の金属としてＴａを用いた場合とＣｕを用いた場合の２種類について行っており、第２の金属としてＭｎを用いてＭｎＯｘ膜を形成している。また酸化処理としては、単なる大気暴露を行っている。また比較例１として、上記各処理（前工程）を何ら行っていないものに対してＭｎＯｘ膜の成膜処理を行っている。更に比較例２として大気暴露を行っていないＣｕ膜に対してもＭｎＯｘ膜の成膜処理を行った。尚、上記Ｔａ膜及びＣｕ膜はそれぞれ７ｎｍの厚さで形成した。また絶縁層１としては、ＳｉＯＣ膜であるブラックダイヤモンド（登録商標）を用いた。また、ＭｎＯｘ膜の成膜に際しては、プロセス温度は２００℃に設定した。
　図６に示すように、前処理なしの場合、すなわち第１の薄膜６０を形成していない比較例１の場合には、ＭｎＯｘ膜の膜厚は０．０４ｎｍ程度であってＭｎＯｘ膜はほとんど堆積しなかった。これに対して、第１の金属としてＴａやＣｕを用いた場合には、ＭｎＯｘ膜の膜厚はそれぞれ０．３ｎｍ及び２．４ｎｍ程度であり、共に良好な結果を示すことが判明した。特にＣｕを第１の金属として用いた場合には、非常に多くのＭｎＯｘ膜を堆積できることが判明した。第２の金属としてＭｎを用いた場合には、その標準生成自由エネルギーの大小関係から、ＭｎによってＣｕＯｘを還元することは出来てもＴａＯｘを還元することは出来ない。
　よって、第１の金属としてＴａを用いた今回の評価結果で得られた、膜厚０．３ｎｍのＭｎＯｘ膜は、大気暴露時にＴａもしくはＴａＯｘ表面に付着した物理吸着水と、Ｍｎの原料ガスとが反応して形成したものであると考えられる。一方、第１の金属としてＣｕを用いた今回の評価結果で得られた、膜厚２．４ｎｍのＭｎＯｘ膜は、大気暴露時にＣｕもしくはＣｕＯｘ表面に付着した物理吸着水と、Ｍｎの原料ガスとが反応して形成したＭｎＯｘに加え、ＣｕＯｘを還元することによって形成されたＭｎＯｘであると考えられる。ただし、比較例２として大気暴露を行っていないＣｕ膜に対して同様の成膜処理を行ったときに形成されたＭｎＯｘ膜の膜厚は０．９ｎｍという結果であり、これはＭｎがＣｕ中に拡散した結果であるから、この分は差し引いて考える必要がある（つまり、正しくは２．４－０．９＝１．５ｎｍのＭｎＯｘ膜と考える）。
　尚、上記各実施例では被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。

Claims (22)

  1. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、
    　第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、
    　前記第１の薄膜を酸化して酸化膜を形成する酸化工程と、
    　前記酸化膜上に第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程と、
    を有することを特徴とする成膜方法。
  2. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、
    　第１の金属を含む酸化膜を形成する酸化膜形成工程と、
    　前記酸化膜上に第２の金属を含む第２の薄膜を形成する第２の薄膜形成工程と、
    を有することを特徴とする成膜方法。
  3. 　前記第２の薄膜上にＣｕを含む第３の膜を形成する第３の膜形成工程を有することを特徴とする請求項１又は２記載の成膜方法。
  4. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、
    　第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、
    　前記第１の薄膜を酸化して酸化膜を形成する酸化工程と、
    　前記酸化膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、
    を有することを特徴とする成膜方法。
  5. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、
    　第１の金属を含む酸化膜を形成する酸化膜形成工程と、
    　前記酸化膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、
    を有することを特徴とする成膜方法。
  6. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す成膜方法において、
    　第１の金属よりなる第１の薄膜を形成する第１の薄膜形成工程と、
    　前記第１の薄膜上にＣｕを含む第３の膜を形成する第３の膜形成工程と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する第２の薄膜形成工程と、
    を有することを特徴とする成膜方法。
  7. 　Ｃｕを含む前記第３の膜形成後、熱処理をおこなう第４の処理工程を有することを特徴とする請求項３乃至６のいずれか一項に記載の成膜方法。
  8. 　前記酸化工程と前記第２の薄膜形成工程とは同一の処理装置内で連続的に行われることを特徴とする請求項１記載の成膜方法。
  9. 　前記絶縁層は、ＳｉＯＣ膜とＳｉＣＯＨ膜とＳｉＣＮ膜とシリカ膜とメチルシルセスキオキサン膜とポリアリレン膜とＳｉＯＦ膜とフロロカーボン膜とよりなる群から選択される１つ以上の膜よりなることを特徴とする請求項１乃至８のいずれか一項に記載の成膜方法。
  10. 　前記絶縁層は、ポーラス構造を有することを特徴とする請求項９に記載の成膜方法。
  11. 　前記第１の金属を含む酸化膜の表面に、水を物理吸着させる工程を有することを特徴とする請求項１乃至１０のいずれか一項に記載の成膜方法。
  12. 　前記第１の金属を含む金属酸化物の標準生成自由エネルギーは、前記第２の金属を含む金属酸化物の標準生成自由エネルギー以上の大きさであることを特徴とする請求項１乃至１１のいずれか一項に記載の成膜方法。
  13. 　前記第１の金属は、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂａ、Ｈｆ、Ｔａ、Ｗ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕよりなる群から選択される１以上の金属であることを特徴とする請求項１２記載の成膜方法。
  14. 　前記第２の金属は、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｂａ、Ｈｆ、Ｔａ、Ｗ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕよりなる群から選択される１以上の金属であることを特徴とする請求項１２又は１３に記載の成膜方法。
  15. 　前記第２の金属はマンガン（Ｍｎ）よりなり、該マンガンを含む有機金属材料は、
    ＭｎＣｐ２［＝Ｍｎ（Ｃ５Ｈ５）２］、
    Ｍｎ（ＭｅＣｐ）２［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］、
    Ｍｎ（Ｍｅ５Ｃｐ）２［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］、
    Ｍｎ（ＥｔＣｐ）２［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］、
    Ｍｎ（ｉ－ＰｒＣｐ）２［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］、
    Ｍｎ（ｔ－ＢｕＣｐ）２［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］、
    ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］、
    ＣｐＭｎ（ＣＯ）３［＝（Ｃ５Ｈ５）Ｍｎ（ＣＯ）３］、
    ＭｅＭｎ（ＣＯ）５［＝（ＣＨ３）Ｍｎ（ＣＯ）５］、
    Ｍｎ２（ＣＯ）１０ 、
    Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］、
    Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］、
    Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］、
    Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］、
    Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］、
    Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］、
    Ｍｎ（ｉＰｒ－ＡＭＤ）２［＝Ｍｎ（Ｃ３Ｈ７ＮＣ（ＣＨ３）ＮＣ３Ｈ７）２］、
    Ｍｎ（ｔＢｕ－ＡＭＤ）２［＝Ｍｎ（Ｃ４Ｈ９ＮＣ（ＣＨ３）ＮＣ４Ｈ９）２］、
    Ｍｎ（ＡＭＤ）２［＝Ｍｎ（Ｃ３Ｈ７ＮＣ（Ｃ４Ｈ９）ＮＣ３Ｈ７）２］
    よりなる群から選択される１以上の材料であることを特徴とする請求項１乃至１４のいずれか一項に記載の成膜方法。
  16. 　前記第１の薄膜と第２の薄膜は、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法及びＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の内のいずれか１の方法で形成されることを特徴とする請求項１乃至１５のいずれか一項に記載の成膜方法。
  17. 　前記第３の薄膜は、ＣＶＤ法、ＡＬＤ法、ＰＶＤ（スパッタ）法、超臨界ＣＯ２法、無電解メッキ法、電解メッキ法、ＣＶＤ－Ｃｕシード＋電解メッキ法及びスパッタＣｕシード＋電解メッキ法の内のいずれか１の方法で形成されることを特徴とする請求項３乃至７及び９乃至１６のいずれか一項に記載の成膜方法。
  18. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、
    　前記被処理体の表面に第１の金属よりなる第１の薄膜を形成する処理装置と、
    　前記第１の薄膜を酸化して酸化膜を形成する処理装置と、
    　前記酸化膜上に第２の金属を含む第２の薄膜を形成する処理装置と、
    　前記各処理装置が連結された共通搬送室と、
    　前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、
    　請求項１記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  19. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、
    　前記被処理体の表面に第１の金属を含む酸化膜を形成する処理装置と、
    　前記酸化膜上に第２の金属を含む第２の薄膜を形成する処理装置と、
    　前記各処理装置が連結された共通搬送室と、
    　前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、
    　請求項２記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  20. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、
    　第１の金属よりなる第１の薄膜を形成する処理装置と、
    　前記第１の薄膜を酸化して酸化膜を形成する処理装置と、
    　前記酸化膜上にＣｕを含む第３の膜を形成する処理装置と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する処理装置と、
    　前記各処理装置が連結された共通搬送室と、
    　前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、
    　請求項４記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  21. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、
    　第１の金属を含む酸化膜を形成する処理装置と、
    　前記酸化膜上にＣｕを含む第３の膜を形成する処理装置と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する処理装置と、
    　前記各処理装置が連結された共通搬送室と、
    　前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、
    　請求項５記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  22. 　絶縁層が表面に形成された被処理体に対して成膜処理を施す処理システムにおいて、
    　第１の金属よりなる第１の薄膜を形成する処理装置と、
    　前記第１の薄膜上にＣｕを含む第３の膜を形成する処理装置と、
    　前記第３の膜上に第２の金属を含む原料ガスを供給して前記酸化膜と前記第３の膜との界面に第２の薄膜を形成する処理装置と、
    　前記各処理装置が連結された共通搬送室と、
    　前記共通搬送室内に設けられて、前記各処理装置内へ前記被処理体を搬送するための搬送機構と、
    　請求項６記載の成膜方法を実施するように処理システム全体を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
PCT/JP2011/064572 2010-06-28 2011-06-24 成膜方法及び処理システム Ceased WO2012002282A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/807,079 US9266146B2 (en) 2010-06-28 2011-06-24 Film forming method and processing system
KR1020127034196A KR20130113351A (ko) 2010-06-28 2011-06-24 성막 방법 및 처리 시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010146880A JP5429078B2 (ja) 2010-06-28 2010-06-28 成膜方法及び処理システム
JP2010-146880 2010-06-28

Publications (1)

Publication Number Publication Date
WO2012002282A1 true WO2012002282A1 (ja) 2012-01-05

Family

ID=45401999

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/064572 Ceased WO2012002282A1 (ja) 2010-06-28 2011-06-24 成膜方法及び処理システム

Country Status (4)

Country Link
US (1) US9266146B2 (ja)
JP (1) JP5429078B2 (ja)
KR (1) KR20130113351A (ja)
WO (1) WO2012002282A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
TWI627192B (zh) * 2015-03-13 2018-06-21 Murata Manufacturing Co., Ltd. 原子層堆積抑制材料
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR102096952B1 (ko) * 2016-05-26 2020-04-06 세메스 주식회사 기판 처리 장치 및 방법
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP2018073949A (ja) * 2016-10-27 2018-05-10 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
KR102623543B1 (ko) * 2018-05-18 2024-01-10 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치
KR102747527B1 (ko) * 2018-06-30 2024-12-31 램 리써치 코포레이션 라이너 패시베이션 및 접착 개선을 위한 금속 라이너의 징케이팅 (zincating) 및 도핑
EP3880865A2 (en) * 2018-11-13 2021-09-22 Corning Incorporated 3d interposer with through glas vias-method of increasing adhesion between copper and class surfaces and articles therefrom
CN114908326B (zh) * 2022-05-06 2024-06-21 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法
CN117524922B (zh) * 2023-10-25 2024-06-11 江苏首芯半导体科技有限公司 薄膜沉积机台及半导体制程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
JP2008187072A (ja) * 2007-01-31 2008-08-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2009206472A (ja) * 2008-01-28 2009-09-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495033B1 (ja) 2002-09-19 2004-02-09 東京エレクトロン株式会社 無電解メッキ装置、および無電解メッキ方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
US20110266676A1 (en) * 2010-05-03 2011-11-03 Toshiba America Electronic Components, Inc. Method for forming interconnection line and semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
JP2008187072A (ja) * 2007-01-31 2008-08-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2009206472A (ja) * 2008-01-28 2009-09-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法

Also Published As

Publication number Publication date
KR20130113351A (ko) 2013-10-15
JP2012009788A (ja) 2012-01-12
JP5429078B2 (ja) 2014-02-26
US20130136859A1 (en) 2013-05-30
US9266146B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP5429078B2 (ja) 成膜方法及び処理システム
US8008184B2 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
KR101214704B1 (ko) 성막 방법 및 처리 시스템
JP5487748B2 (ja) バリヤ層、成膜方法及び処理システム
US9136132B2 (en) Manganese metal film forming method, processing system, electronic device manufacturing method and electronic device
TWI431693B (zh) A semiconductor manufacturing apparatus, a manufacturing method of a semiconductor device, and a memory medium
JP6030439B2 (ja) マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
CN101911266A (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US20140084466A1 (en) Manganese silicate film forming method, processing system, semiconductor device manufacturing method and semiconductor device
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2014236192A (ja) 酸化マンガン膜の形成方法
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
WO2013132749A1 (ja) 半導体装置、半導体装置の製造方法、半導体製造装置
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US9240379B2 (en) Semiconductor device manufacturing method for suppresing wiring material from being diffused into insulating film, storage medium and semiconductor device
CN101689490B (zh) 成膜方法和处理系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11800747

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127034196

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13807079

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11800747

Country of ref document: EP

Kind code of ref document: A1