WO2011061872A1 - 固体撮像素子および固体撮像装置 - Google Patents

固体撮像素子および固体撮像装置 Download PDF

Info

Publication number
WO2011061872A1
WO2011061872A1 PCT/JP2010/004371 JP2010004371W WO2011061872A1 WO 2011061872 A1 WO2011061872 A1 WO 2011061872A1 JP 2010004371 W JP2010004371 W JP 2010004371W WO 2011061872 A1 WO2011061872 A1 WO 2011061872A1
Authority
WO
WIPO (PCT)
Prior art keywords
vertical transfer
unit
solid
horizontal
signal
Prior art date
Application number
PCT/JP2010/004371
Other languages
English (en)
French (fr)
Inventor
須藤実
鈴木静
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011061872A1 publication Critical patent/WO2011061872A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]

Definitions

  • the present invention relates to a solid-state image sensor such as a CCD used in a still camera, a video camera, and the like, and more particularly to a technique for reducing the mounting area of the solid-state image sensor.
  • An imaging apparatus such as a digital camera has a configuration in which a signal level is output from an effective pixel and an optical black pixel, and the signal level of the optical black pixel is subtracted from the signal level of the effective pixel (see, for example, Patent Document 1).
  • the dark current component can be removed from the signal level of the effective pixel.
  • FIG. 10 is a schematic plan view showing a schematic configuration of such a solid-state imaging device.
  • the solid-state imaging device includes a semiconductor substrate 50 provided with a light receiving region 50a that receives irradiated light.
  • the light receiving area 50a is provided with photoelectric conversion sections 51 in a matrix form, and a vertical transfer section having a CCD structure that vertically transfers charges (signal charges) stored in one column provided in the vertical direction. 52 are provided on the side of each column of the photoelectric conversion units 51 (on the left side in the figure).
  • the semiconductor substrate 50 is provided with an optical black (hereinafter referred to as “OB region”) 50b covered with a light shielding film 55 adjacent to the light receiving region 50a.
  • OB region optical black
  • the OB region 50b is provided with a plurality of columns of vertical transfer units 52 without the photoelectric conversion unit 51, and charges (reference charges) that are dark currents are accumulated.
  • the vertical transfer unit 52 of the OB region 50b has the same configuration as the vertical transfer unit 52 of the light receiving region 50a, and the pitch of the adjacent vertical transfer units 52 is also the same as that of the vertical transfer unit 52 of the light receiving region 50a. It is.
  • the vertical transfer units 52 in the light receiving region 50a and the OB region 50b sequentially transfer the signal charges and the reference charges sequentially by the drive pulses ⁇ V1 to ⁇ V8 output from the timing control circuit 56, respectively.
  • the horizontal transfer unit 53 includes a plurality of signal charges (hereinafter referred to as “signal charge group”) transferred from the lowest stage of each vertical transfer unit 52 in the light receiving region 50a and the bottom of each vertical transfer unit 52 in the OB region 50b.
  • a plurality of reference charges (hereinafter referred to as “reference charge group”) transferred from the lower stage are sequentially horizontally transferred by drive pulses ⁇ H1 and ⁇ H2 output from the timing control circuit 56.
  • the reference charge group includes m columns of reference charges in the horizontal transfer unit 53, and is transferred horizontally following the horizontal transfer of the signal charge group.
  • the signal charge group and the reference charge group horizontally transferred by the horizontal transfer unit 53 are converted into voltage values corresponding to each signal charge and each reference charge by the output unit 54 and output to the A / D conversion unit 57.
  • the A / D conversion unit 57 performs A / D conversion on the acquired voltage value and outputs it to the signal processing unit 58.
  • a digital signal having a voltage corresponding to the reference charge is clamped by a clamp pulse output at a predetermined timing from the timing control circuit 56, and is output as a black reference signal to the signal processing unit 58.
  • the signal processing unit 58 averages the signal levels corresponding to m columns of reference charges in the horizontal transfer unit 53 included in the reference charge group, and calculates the average value from the signal levels corresponding to the signal charges. Correction for subtraction is executed to generate an image signal that does not include a dark current component.
  • the vertical transfer units 52 in both areas including the light receiving area 50a and the OB area 50b are grouped into adjacent n columns (n is an integer of 2 or more), and the first column of each group The charges in the second row,..., And the last row are sequentially transferred horizontally in n times.
  • one reference charge group includes reference charges for m columns of the horizontal transfer unit 53, but the charge for one horizontal line is divided into three times. In the case of the horizontal interlacing method, only one reference charge for (m / 3) columns of the horizontal transfer unit 53 is included in one reference charge group.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state imaging device capable of reducing the mounting area of the solid-state imaging device.
  • a solid-state imaging device in parallel with a plurality of photoelectric conversion units arranged in a matrix in a light receiving region on a substrate irradiated with light, and A reference charge corresponding to a dark current, which is arranged in parallel in a row direction in a plurality of first vertical transfer units that vertically transfer signal charges of the conversion unit in units of columns and an optical black region covered with a light shielding film on the substrate.
  • a plurality of second vertical transfer units that perform vertical transfer in synchronization with the first vertical transfer units, and a signal charge read from each first vertical transfer unit and a reference charge read from each second vertical transfer unit.
  • a horizontal transfer section that is configured such that, in all or part of the optical black area, the interval between adjacent second vertical transfer sections is narrower than the interval between adjacent first vertical transfer sections.
  • the pitch of the adjacent second vertical transfer units is narrower than the pitch of the adjacent first vertical transfer units, so the mounting density in the optical black region is higher than that of the light receiving region. And the mounting area of the entire solid-state imaging device can be reduced accordingly.
  • the optical black region is further divided into a first optical black region and a second optical black region, and the first optical black region is provided with a photoelectric conversion portion shielded by the light shielding film.
  • the second optical black region no photoelectric conversion unit is provided, and the interval between the adjacent second vertical transfer units is narrower than the interval between the adjacent first vertical transfer units.
  • the structure of the light receiving region and the optical black region becomes equivalent during long exposure, and the value of the dark current in the photoelectric conversion unit and the vertical transfer path
  • the existence of the other regions without the photoelectric conversion part can reduce the mounting area and reduce the dark current values in the light receiving region and the optical black region during normal exposure. It can be a problem-free level.
  • the width of the second vertical transfer unit in the row direction is equal to the width of the first vertical transfer unit in the row direction.
  • the values of the dark current generated in the first vertical transfer unit and the second vertical transfer unit become equal, so that even if the temperature changes, it is possible to suppress a deviation in the value of the black reference signal between the two. it can.
  • the light shielding film may be further covered with a light shielding film different from the light shielding film in the optical black region.
  • the intensity of the irradiated light is large, the light is less likely to enter the optical black region, so that the dark current can be detected with higher accuracy.
  • the second vertical transfer unit includes a vertical transfer path provided so as to extend in the column direction on the substrate and a plurality of vertical transfer electrodes arranged above the vertical transfer path, and is disposed in the same row.
  • Vertical transfer electrodes corresponding to each of the plurality of vertical transfer paths adjacent in the row direction are integrally formed in the optical black region in which the electrodes are electrically connected and no photoelectric conversion unit is provided. It may be.
  • horizontal interlace drive that divides and outputs a signal of one horizontal line twice or more may be applied.
  • this invention is good also as a solid-state imaging device provided with the said solid-state imaging device.
  • FIG. 1 is a schematic plan view for explaining the configuration of a solid-state imaging device 1 according to an embodiment of the present invention.
  • This solid-state image pickup device 1 is a horizontal interlace CCD solid-state image pickup device that outputs a signal of one horizontal line divided into two or more times.
  • the solid-state image pickup device 1 is used in a still camera, and each unit constitutes a unit pixel.
  • the semiconductor substrate 10 on which a plurality of photoelectric conversion portions 11 are formed is provided.
  • the semiconductor substrate 10 includes a light receiving region 10a which is a region irradiated with light through a lens (not shown), and an optical black region (hereinafter referred to as an “OB region”) covered with a light shielding film 7b so as not to be irradiated with light. 10b), and photoelectric conversion units 11 are arranged in a matrix in the light receiving region 10a.
  • a light receiving region 10a which is a region irradiated with light through a lens (not shown), and an optical black region (hereinafter referred to as an “OB region”) covered with a light shielding film 7b so as not to be irradiated with light. 10b), and photoelectric conversion units 11 are arranged in a matrix in the light receiving region 10a.
  • the light receiving region 10a in order to suppress the occurrence of smear, the light receiving region 10a is also provided with a light shielding film 7a so that only the light receiving surface of each photoelectric conversion unit 11 is exposed.
  • the light shielding films 7a and 7b are made of, for example, a tungsten film.
  • a vertical transfer unit 12 having a CCD structure is provided on the side (left side in FIG. 1) of the plurality of photoelectric conversion units 11 constituting one column along the vertical direction.
  • the vertical transfer units 12 in the light receiving region 10a are arranged at a pitch of length L1 in the horizontal direction, and are stored in each of the photoelectric conversion units 11 in the column adjacent to the right side of the vertical transfer unit 12 in the horizontal direction.
  • the charged charges are read out and transferred in the vertical direction.
  • the photoelectric conversion unit 11 is not provided between the vertical transfer units 12 in the OB region 10b covered with the light shielding film 7b, and adjacent vertical transfer units in the OB region 10b. 12 are arranged at a pitch of a length L2 shorter than the length L1 in the horizontal direction.
  • the mounting area is smaller than that of the conventional solid-state imaging device in which the horizontal pitch of the adjacent vertical transfer units 12 is the same in the light receiving region 10a and the OB region 10b.
  • the mounting area reduction effect is a value calculated by setting the number of columns of the vertical transfer unit 12 of the light receiving region 10a to 4000 and the number of columns of the vertical transfer unit 12 of the OB region 10b to 60.
  • Each of the vertical transfer units 12 provided in the OB region 10b is shielded by the light shielding film 7b, so that a charge that becomes a dark current (a charge that is thermally excited in a light shielding state: hereinafter referred to as a “reference charge”). ) Are accumulated and transferred in the vertical direction.
  • each photoelectric conversion unit 11 provided in the light receiving region 10a is covered with a single color filter selected from an R (red) filter, a G (green) filter, and a B (green) filter.
  • the R, G, and B color filters are arranged in a Bayer array, the rows in which the G filters and the B filters are alternately arranged in the horizontal direction, and the R filters and the G filters in the horizontal direction. Are alternately arranged in the vertical direction (column direction).
  • the solid-state imaging device 1 according to the present embodiment shown in FIG. 1 is configured to vertically transfer all the stages in eight phases, but is not limited to such a configuration.
  • FIG. 2 is a cross-sectional view of the solid-state imaging device according to the embodiment of the present invention
  • FIG. 3 is a schematic plan view for explaining the basic configuration of the light-receiving region 10a in the solid-state imaging device.
  • the photoelectric conversion part 11 provided in 10a is abbreviate
  • the basic configuration of the OB region 10b is substantially the same as that of the light receiving region 10a except that the photoelectric conversion unit 11 is not provided and the entire region is covered with the light shielding film 7b.
  • a plurality of vertical transfer electrodes 9 are arranged on a vertical transfer path 112 formed to extend in the vertical direction.
  • the vertical transfer electrodes 9 are also arranged in a matrix as shown in FIG.
  • the adjacent vertical transfer electrodes 9 arranged in the same row (horizontal direction) are connected by a conductive line 9a.
  • the width of the vertical transfer unit 12, that is, the width of the vertical transfer path 112 in the horizontal direction is equal in both the light receiving region 10a and the OB region 10b.
  • the values of the dark currents generated in the vertical transfer unit 12 in both the light receiving region 10a and the OB region 10b can be made substantially equal, so that even when the temperature changes, between the regions. It is possible to suppress the deviation of the black reference signal value.
  • the vertical transfer unit 12 provided with the vertical transfer electrode 9 is covered with a light shielding film 7a, and in the OB region 10b, the vertical transfer unit 12 provided with the vertical transfer electrode 9 is shielded from light. It is covered with a film 7b (see FIG. 2).
  • each vertical transfer portion 12 of the light receiving region 10a and the OB region 10b a plurality of electrodes (not shown) for transferring charges in the vertical direction are arranged along the vertical direction.
  • the drive pulse output from the timing control circuit 31 is applied to each electrode at a predetermined timing, so that the signal charge read to each vertical transfer unit 12 is sequentially in the vertical direction (downward in the figure). Transferred.
  • the signal charges and the reference charges transferred from all the vertical transfer sections 12 provided in the light receiving area 10a and the OB area 10b are divided into three times in the horizontal direction (left direction in the figure).
  • the horizontal transfer section 17 having a CCD structure for transferring to () is disposed in a state along the horizontal direction over the light receiving area 10a and the OB area 10b.
  • a charge holding unit 13 and a charge transfer unit (VOG unit) 18 for accumulating and holding charges are provided.
  • the charge holding unit 13 includes a storage unit 15 and a holding unit 16. By providing the storage unit 15 and the hold unit 16, the transfer of signal charges from the vertical transfer unit 12 to the horizontal transfer unit 17 is controlled.
  • the charge holding unit 13 and the VOG unit 18 are provided in each vertical transfer unit 12 for each predetermined number (three in this embodiment) of vertical transfer units 12 (hereinafter referred to as vertical transfer groups 12G) adjacent to each other.
  • the charges are sequentially transferred to the horizontal transfer unit 17.
  • the horizontal transfer unit 17 performs horizontal transfer (horizontal interlace transfer) of the transferred charge every time the charge is transferred from one vertical transfer unit 12 in each vertical transfer group 12G.
  • the semiconductor substrate 10 is provided with an output unit 14 that outputs a voltage corresponding to the charge horizontally transferred by the horizontal transfer unit 17.
  • the voltage output from the output unit 14 is supplied to an A / D conversion unit (signal conversion unit) 32 provided in the image signal generation unit 34.
  • the A / D converter 32 digitally converts the voltage output from the output unit 14 and outputs it to the signal processing unit 33 provided in the image signal generation unit 34.
  • the A / D converter 32 clamps the digital value of the voltage corresponding to the reference charge transferred from the predetermined vertical transfer unit 12 provided in the OB area 10b by the clamp pulse output from the timing control circuit 31.
  • the clamped digital signal is output to the signal processing unit 33 as a black reference signal.
  • the signal processing unit 33 performs signal processing on the digital signal output from the A / D conversion unit 32 based on the clamped black reference signal to generate an image signal.
  • the signal processing unit 33 subtracts the signal level of the optical black pixel from the signal level of the effective pixel, and outputs the image signal obtained by removing the dark current component from the signal level of the effective pixel.
  • FIG. 4 is a schematic plan view showing FIG. 3 further simplified.
  • the signal lines are omitted, and the signal charges vertically transferred through the vertical transfer units 12 in the light receiving region 10 a are read out from the color filters provided in the read photoelectric conversion units 11. Colors (R, G, B) are shown.
  • the horizontal transfer unit 17 a plurality of electrodes (not shown) are arranged side by side along the horizontal direction. In this embodiment, three electrodes adjacent to each other in the horizontal transfer unit 17 are transferred by one horizontal transfer. As the group 17G, three-phase drive pulses ⁇ H1, ⁇ H2, and ⁇ H3 output from the timing control circuit 31 are applied at a predetermined timing.
  • Each electrode forms a unit transfer bit for horizontally transferring charges transferred from each vertical transfer unit 12 in the horizontal transfer unit 17.
  • One horizontal transfer group 17G in the horizontal transfer unit 17 is arranged in the central part in the transfer direction, and has a sub-unit transfer bit H1 to which the drive pulse ⁇ H1 is applied and a downstream side in the horizontal transfer direction with respect to the sub-unit transfer bit H1.
  • one horizontal transfer group 17G in the horizontal transfer unit 17 is associated with one vertical transfer group 12G, and the charge holding unit 13 and the VOG unit 18 are connected to each vertical transfer group 12G.
  • the charges transferred to the respective end portions of the three vertical transfer units 12 constituting the are sequentially transferred to the main unit transfer bits H2 or H3 in the horizontal transfer unit 17.
  • FIG. 3 shows two vertical transfer groups 12G adjacent to each other.
  • the left vertical transfer group 12G is replaced with the first vertical transfer group 12G-1.
  • the right vertical transfer group 12G is defined as a second vertical transfer group 12G-2.
  • the three vertical transfer units 12 in one vertical transfer group 12G are referred to as a first vertical transfer unit 12a, a second vertical transfer unit 12b, and a third vertical transfer unit 12c in order from the left side.
  • the horizontal transfer group 17G corresponding to the first vertical transfer group 12G-1 is defined as the first horizontal transfer group 17G-1, and the horizontal transfer group corresponding to the second vertical transfer group 12G-2. Let 17G be the second horizontal transfer group 17G-2.
  • the storage unit 15 of the charge holding unit 13 receives the charges transferred from the first vertical transfer unit 12a, the second vertical transfer unit 12b, and the third vertical transfer unit 12c in each of the vertical transfer groups 12G-1 and 12G-2.
  • the storage unit 16 includes a first storage unit Sa, a second storage unit Sb, and a third storage unit Sc
  • the charge storage unit 13 includes a first storage unit Sa, a second storage unit Sb, and a third storage unit Sc.
  • the first hold unit Ha, the second hold unit Hb, and the third hold unit Hc that hold the electric charges accumulated in the first and second hold units, respectively.
  • each of the first storage unit Sa, the second storage unit Sb, and the third storage unit Sc includes drive pulses ⁇ VST-a, ⁇ VST-b, and ⁇ VST-c output from the timing control circuit 31. Is applied to each of the first hold unit Ha, the second hold unit Hb, and the third hold unit Hc.
  • the drive pulses ⁇ VHLD-a, ⁇ VHLD-b output from the timing control circuit 31, ⁇ VHLD-c is applied.
  • the drive pulses ⁇ VST-a, ⁇ VST-b, and ⁇ VST-c are applied to the middle level (a high level signal applied when reading charges and a barrier when transferring charges). Charge is accumulated in each of the first storage unit Sa, the second storage unit Sb, and the third storage unit Sc, and drive pulses ⁇ VHLD-a, ⁇ VHLD. Since ⁇ b and ⁇ VHLD-c are at the middle level, charges are accumulated in the first hold unit Ha, the second hold unit Hb, and the third hold unit Hc, respectively.
  • the VOG unit 18 converts the signal charges held in the first hold unit Ha, the second hold unit Hb, and the third hold unit Hc corresponding to each vertical transfer group 12G to the main unit transfer bit of each horizontal transfer group 17G. Transfer to H2 or H3.
  • the drive pulse ⁇ VOG output from the timing control circuit 31 is applied to the VOG unit 18, and when the drive pulse ⁇ VOG changes from the middle level to the low level, the main unit of the corresponding horizontal transfer group 17G. Charges are transferred to the transfer bits H2 and H3.
  • the OB region 10b is provided with three vertical transfer units 12a, 12b, and 12c that constitute the vertical transfer group 12G.
  • the charge holding unit 13 and the VOG unit 18 use the light receiving region 10a.
  • the reference charges of the vertical transfer units 12a, 12b, and 12c in the OB region 10b are transferred horizontally at the timing when the signal charges of the vertical transfer units 12a, 12b, and 12c of the vertical transfer group 12G are transferred to the horizontal transfer unit 17, respectively. Is transferred to the unit 17.
  • the signal charges (hereinafter referred to as the signal charges) read from the photoelectric conversion unit 11 provided with the “R” color filter are provided.
  • “R-signal charge”) and signal charges read from the photoelectric conversion unit 11 provided with the “G” color filter (hereinafter referred to as “G-signal charge”) are alternately arranged.
  • the G-signal charge and the signal charge read from the photoelectric conversion unit 11 provided with the “B” color filter are transferred.
  • B-signal charge the vertical transfer.
  • the G-signal charge and the B-signal charge are vertically transferred in a state of being alternately arranged
  • the second vertical transfer unit 12G-2 In the transfer unit 12b, the R-signal charge and the G-signal charge are vertically transferred in a state where they are alternately arranged.
  • FIG. 4 shows a signal charge accumulation state of each vertical transfer unit 12a, 12b, 12c immediately before timing t1 (see FIG. 5, the same applies hereinafter).
  • the signal charges of the vertical transfer units 12a, 12b, and 12c are at the middle level of ⁇ VST-a, ⁇ VST-b, and ⁇ VST-c. Transfer is started to the storage unit Sb and the third storage unit Sc, respectively.
  • R-signal charges, G ⁇ are connected to the lower ends of the first vertical transfer unit 12a, the second vertical transfer unit 12b, and the third vertical transfer unit 12c in the first vertical transfer group 12G-1.
  • the signal charge and the R-signal charge are respectively accumulated, and the G-signal charge is provided at the lower end of each of the first vertical transfer unit 12a to the third vertical transfer unit 12c in the second vertical transfer group 12G-2.
  • R-signal charge and G-signal charge are accumulated.
  • the first storage unit Sa and the second storage unit Sb transfer to the first vertical transfer unit 12a and the second vertical transfer unit 12b.
  • the signal charges thus stored are accumulated in the first storage unit Sa and the second storage unit Sb.
  • the signal charge transferred to the third storage unit Sc is transferred to the third hold unit Hc. Then, when the drive pulse ⁇ VOG applied to the VOG unit 18 is at a low level, signal charges are accumulated in the third hold unit Hc.
  • the drive pulse ⁇ VOG applied to the VOG unit 18 becomes a middle level, and the signal charge accumulated in the third hold unit Hc is transferred to the VOG unit 18.
  • the drive pulse ⁇ VHLD-c applied to the third hold unit Hc becomes low level at timing t6 while the middle level state of the drive pulse ⁇ VOG continues, the signal charge of the third hold unit Hc is It is transferred to the VOG unit 18.
  • the signal charge transferred to the VOG unit 18 (the R-signal charge, the first charge in the first vertical transfer group 12G-1) In the two vertical transfer groups 12G-2, as shown in FIG. 6B, the G-signal charge) is the main unit transfer bit H2 of the first horizontal transfer group 17G-1 and the second horizontal transfer group 17G-2 or H3 (main unit transfer bit H3 in FIG. 6B) is stored respectively.
  • the first horizontal blanking period ends when the application of the three-phase drive pulses ⁇ H1, ⁇ H2, and ⁇ H3 is started.
  • the drive pulses ⁇ V1 to ⁇ V8 are applied to the vertical transfer unit 12 at the same timing, so that the charges in the dark are transferred.
  • the drive pulses ⁇ VST-a, ⁇ VST-b, ⁇ VST-c, ⁇ VHLD-a, ⁇ VHLD-b, ⁇ VHLD-c, and ⁇ VOG are applied at the same timing, thereby The data is transferred to the main unit transfer bit H2 or H3 of the horizontal transfer group 17G in the transfer unit 17.
  • the third charge of each vertical transfer group 12G in the OB region 10b is continuously transmitted.
  • the reference charge transferred from the vertical transfer unit 12 c is transferred to the output unit 14.
  • the output unit 14 outputs a voltage corresponding to the transferred charge to the A / D conversion unit 32 of the image signal generation unit 34.
  • the A / D conversion unit 32 performs A / D conversion on the voltage corresponding to the signal charge transferred from the third vertical transfer unit 12c of each vertical transfer group 12G in the light receiving region 10a and outputs the voltage to the signal processing unit 33.
  • a voltage corresponding to the reference charge generated in the OB region 10b is clamped and output.
  • the timing control circuit 31 In the first horizontal transfer period, the timing control circuit 31 outputs a clamp pulse for clamping a voltage corresponding to the reference charge read from the OB region 10b.
  • the digital value of the voltage corresponding to the reference charge is clamped in the A / D conversion unit 32, and this digital value is output to the signal processing unit 33 as a black reference signal.
  • the signal processing unit 33 performs signal processing on the digital value of the voltage corresponding to the signal charge using the black reference signal clamped by the A / D conversion unit 32 as a reference to generate an image signal.
  • the drive pulse ⁇ VHLD-a applied to the first hold unit Ha changes from the low level to the middle level at a timing t10 when a predetermined time has elapsed from the timing t9, and is accumulated in the first storage unit Sa.
  • the signal charges thus started are transferred to the first hold unit Ha.
  • the drive pulse ⁇ VOG applied to the VOG unit 18 is at a low level, signal charges are accumulated in the first hold unit Ha.
  • the drive pulse ⁇ VST-a applied to the first storage unit Sa of the charge holding unit 13 becomes low level and the VOG unit 18
  • the drive pulse ⁇ VOG applied to is at the middle level, and the charge accumulated in the first storage unit Sa is transferred to the first hold unit Ha and the VOG unit 18.
  • the signal charges (first vertical transfer group 12G-1) transferred to the VOG unit 18 are displayed.
  • R-signal charges in the second vertical transfer group 12G-2 and G-signal charges in the second vertical transfer group 12G-2) are transferred to the main unit transfer bits H2 or H3 of the first horizontal transfer group 17G-1 and the second horizontal transfer group 17G-2. Each is forwarded.
  • the reference charge transferred to the end of the first vertical transfer unit 12a of the vertical transfer group 12G in the OB region 10b is the main charge of each horizontal transfer group 17G in the horizontal transfer unit 17. Transferred to the unit transfer bit H2 or H3, respectively.
  • the timing control circuit 31 also outputs a clamp pulse.
  • the digital value of the voltage corresponding to the reference charge is clamped in the A / D conversion unit 32, and this digital value is output to the signal processing unit 33 as a black reference signal.
  • the charge for one horizontal line from the first vertical transfer unit 12a in each vertical transfer group 12G At the timing t15 when the horizontal transfer of charges by the three-phase drive pulses ⁇ H1, ⁇ H2, and ⁇ H3 from the timing control circuit 31 is completed, the charge for one horizontal line from the first vertical transfer unit 12a in each vertical transfer group 12G.
  • the second horizontal transfer period for horizontally transferring the signal to the output unit 14 ends, and the third horizontal blanking period for transferring the signal charge of the second vertical transfer unit 12a in each vertical transfer group 12G to the horizontal transfer unit 17 starts. .
  • the driving pulse ⁇ VHLD-b applied to the second hold unit Hb becomes the middle level, and the signal accumulated in the second storage unit Sb The charge starts to be transferred to the second hold unit Hb.
  • the drive pulse ⁇ VHLD-b continues to be at the middle level
  • the drive pulse ⁇ VST-b applied to the second storage unit Sb of the charge holding unit 13 becomes low level and the VOG unit 18
  • the drive pulse ⁇ VOG applied to is at the middle level, and the charge accumulated in the first storage unit Sa is transferred to the first hold unit Ha and the VOG unit 18.
  • the signal charges transferred to the VOG unit 18 are the main unit transfer bits H2 or H3 (first horizontal transfer group 17G-1 and second horizontal transfer group 17G-2).
  • the data is transferred to the main unit transfer bit H3).
  • the signal charge and the reference charge transferred to the main unit transfer bit H2 or H3 by the three-phase drive pulses ⁇ H1, ⁇ H2, and ⁇ H3 applied to the horizontal transfer unit 17 Are sequentially transferred to the output unit 14 and output from the output unit 14 to the A / D conversion unit 32.
  • a clamp pulse is output from the timing control circuit 31 at a predetermined timing t21.
  • the digital value of the voltage corresponding to the reference charge is clamped in the A / D conversion unit 32, and this digital value is output to the signal processing unit 33 as a black reference signal.
  • the operation is performed in order, and in each vertical transfer group 12G, the charges of the third vertical transfer unit 12c, the first vertical transfer unit 12a, and the second vertical transfer unit 12b are transferred to each horizontal transfer group in that order. Are transferred horizontally.
  • the dark current generated in the vertical transfer unit 12 is dominant with respect to the photoelectric conversion unit 11, so the OB region 10b shown in FIG. 1 or the OB region 10d in FIG.
  • the dark currents of the vertical transfer units 12 coincide with each other, there is no practical problem even with the above structure.
  • the photoelectric conversion unit 11 is not provided in the OB region 10b of the solid-state imaging device 1.
  • the present invention is not limited to this configuration.
  • the OB area is further divided into a first optical black area and a second optical black area, and the first optical black area is provided with a photoelectric conversion portion shielded by the light shielding film, In this optical black region, no photoelectric conversion unit may be provided.
  • FIG. 7 is a schematic plan view for explaining a schematic configuration of the solid-state imaging device having such a configuration.
  • the pitch L3 of the vertical transfer unit 12 in the first OB area 10c and the pitch L1 of the vertical transfer unit 12 in the light receiving area 10a are the same.
  • the dark current generated in the photoelectric conversion unit 11 becomes a magnitude that cannot be ignored.
  • the dark current values generated in the OB region 10c can be made equal to each other.
  • the dark current component in accordance with the actual situation is obtained by subtracting the black reference signal level obtained in the first OB area 10c from the signal level of the effective pixel obtained in the light receiving area 10a during long exposure. It can be removed from the image signal.
  • the pitch of the vertical transfer units 12 is all equal to L2. It is not limited.
  • FIG. 8 is a cross-sectional view of a solid-state imaging device having such a configuration.
  • the vertical transfer electrodes 9 of the vertical transfer units 12 included in the same group may be integrated with each other as shown in FIG.
  • FIG. 8 is merely an example, and three or more sets of vertical transfer units 12 in the OB area 10b are set as one set, and the interval between the vertical transfer units 12 may be narrowed as described above.
  • the vertical transfer electrodes 9 of these included vertical transfer portions 12 may be integrally formed.
  • the interval between adjacent vertical transfer units 12 in the OB region 10b is set to be smaller than the interval between adjacent vertical transfer units 12 in the light receiving region 10a. Is desirable.
  • the OB region is covered with the single light-shielding film 7b made of a tungsten film or the like.
  • the present invention is not limited to this configuration.
  • the imaging target When the imaging target is illuminated with a high-intensity light source or the imaging target itself is a high-intensity light source, the light incident on the solid-state imaging device may pass through the light shielding film 7b, and the value of the black reference signal Deviation occurs in the direction of increasing.
  • the first OB region 10 c in which the photoelectric conversion unit 11 is provided needs to improve the light shielding property. If the light shielding property is low, a signal caused by transmission through the photoelectric conversion unit 11. The charge is accumulated in addition to the charge of the dark current component, and the deviation of the black reference signal becomes large.
  • the present invention can be applied to a solid-state imaging device having an optical black region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本発明は、固体撮像素子の実装面積を縮小可能な固体撮像素子を提供するものである。　具体的には、光が照射される基板上の受光領域１０ａにおいて、行列状に配置された複数の光電変換部１１と、行方向に並設され、各光電変換部１１の信号電荷を列単位で垂直転送し、また、基板上の遮光膜に覆われたＯＢ領域において、行方向に並設され、暗電流に相当する基準電荷を、垂直転送部１２に同期して垂直転送する複数の垂直転送部１２と、各垂直転送部１２から読み出される信号電荷と基準電荷とを水平転送する水平転送部とを備え、ＯＢ領域の全部または一部において、隣り合う垂直転送部１２同士の間隔が、隣り合う垂直転送部１２同士の間隔よりも狭い。

Description

固体撮像素子および固体撮像装置
　本発明は、スチルカメラ、ビデオカメラ等に用いられるＣＣＤなどの固体撮像素子に関し、特に、固体撮像素子の実装面積を低減する技術に関する。
　デジタルカメラ等の撮像装置は、有効画素及びオプティカルブラック画素から信号レベルを出力させ、有効画素の信号レベルからオプティカルブラック画素の信号レベルを差し引く構成を有している（例えば、特許文献１参照）。
　これにより、有効画素の信号レベルから暗電流成分を除去することができる。
　図１０は、このような固体撮像装置の概略構成を示す平面模式図である。
　固体撮像装置は、照射された光を受光する受光領域５０ａが設けられた半導体基板５０を備えている。
　この受光領域５０ａには、マトリックス行列状に光電変換部５１が設けられると共に、これらのうち垂直方向に設けられた１列に蓄えられた電荷（信号電荷）を垂直転送するＣＣＤ構造の垂直転送部５２が、光電変換部５１の各列の側方（同図においては左側の側方）にそれぞれ設けられている。
　さらに、半導体基板５０には、受光領域５０ａに隣接して、遮光膜５５に覆われたオプティカルブラック（以下、「ＯＢ領域」という。）５０ｂが設けられている。
　このＯＢ領域５０ｂは、光電変換部５１がない複数列の垂直転送部５２が設けられており、暗電流となる電荷（基準電荷）が蓄積される。
　なお、説明の都合上、ＯＢ領域５０ｂ内の光電変換部５１のない垂直転送部５２は、ｍ列存在するものとする。
　ここで、ＯＢ領域５０ｂの垂直転送部５２は、受光領域５０ａの垂直転送部５２と同一の構成となっており、隣り合う垂直転送部５２のピッチも、受光領域５０ａの垂直転送部５２と同一である。
　以上の構成において、受光領域５０ａおよびＯＢ領域５０ｂの各垂直転送部５２は、それぞれタイミング制御回路５６から出力される駆動パルスφＶ１～φＶ８により信号電荷および基準電荷を順次垂直転送している。
　水平転送部５３は、受光領域５０ａの各垂直転送部５２の最下段から転送される複数の信号電荷（以下、「信号電荷群」という。）と、ＯＢ領域５０ｂの各垂直転送部５２の最下段から転送される複数の基準電荷（以下、「基準電荷群」という。）とを、タイミング制御回路５６から出力される駆動パルスφＨ１およびφＨ２によって順次水平転送する。
　ここでは、上記基準電荷群は、水平転送部５３におけるｍ列分の基準電荷を含んでおり、信号電荷群の水平転送にひき続いて水平転送される。
　そして、水平転送部５３を水平転送された信号電荷群および基準電荷群は、出力部５４によって、各信号電荷および各基準電荷に対応した電圧値に変換されてＡ／Ｄ変換部５７に出力される。
　Ａ／Ｄ変換部５７では、取得した電圧値をＡ／Ｄ変換し、これを信号処理部５８に出力する。
　そして、タイミング制御回路５６から所定のタイミングで出力されるクランプパルスによって、基準電荷に対応した電圧のデジタル信号がクランプされて、黒基準信号としてされて信号処理部５８に出力される。
　信号処理部５８は、例えば、基準電荷群に含まれる水平転送部５３におけるｍ列分の基準電荷に対応した信号レベルを平均化し、その平均化した値を各信号電荷に対応した信号レベルからを差し引く補正を実行して、暗電流成分を含まない画像信号を生成する。
　ところで、近年、固体撮像素子は、高画素化が進み、集積度がアップするにつれて水平転送段数が増加して、電極間容量も増加し、消費電力が大きくなる傾向にある。
　そこで、電極間容量を抑えつつ電荷を転送することが可能な水平インターレース方式の固体撮像素子が登場している。
　この方式の固体撮像素子では、受光領域５０ａおよびＯＢ領域５０ｂを含めた両領域の垂直転送部５２において、隣接するｎ列（ｎは、２以上の整数）毎にグループ化し、各グループの先頭列同士、２列目同士、・・・・最後尾列同士の電荷を、ｎ回に分けて順次水平転送するものである。
特開２００６－３１０６５５号公報
　しかしながら、１ラインを３回に分けて水平転送する場合、安定して黒基準信号をクランプするために、各水平転送期間に１回、１ライン出力期間に計３回クランプが行われるのが通常である。また、水平インターレースを行わない方式の固体撮像素子では、１つの基準電荷群に水平転送部５３のｍ列分の基準電荷が含まれていたものが、水平１ラインの電荷を３回に分けて水平インターレースする方式の場合では、１つの基準電荷群に水平転送部５３の（ｍ／３）列分の基準電荷しか含まれないことになる。
　そこで、水平転送周波数が同一である場合、安定して黒基準信号をクランプするために上述のような水平インターレース方式の固体撮像素子では、ＯＢ領域５０ｂに（３×ｍ）列の垂直転送部５２を設ける必要があり、このため、固体撮像素子の実装面積が増えてしまい、製造コストが上昇するという問題がある。
　また、水平インターレースを行わない場合においても、高画素で高フレームレート化の要求が市場では高く、結果として水平転送周波数が高くなっており、この点においてもオプティカルブラック領域の画素数を増やす必要があり、オプティカルブラック領域の面積の増大が課題であった。
　本発明は、上記問題点に鑑みてなされたものであって、固体撮像素子の実装面積を縮小可能な固体撮像素子を提供することを目的とする。
　上記目的を達成するため、本発明に係る固体撮像素子は、光が照射される基板上の受光領域において行列状に配置された複数の光電変換部と、行方向に並設され、前記各光電変換部の信号電荷を列単位で垂直転送する複数の第１垂直転送部と、前記基板上の遮光膜に覆われたオプティカルブラック領域において、行方向に並設され、暗電流に相当する基準電荷を、第１垂直転送部に同期して垂直転送する複数の第２垂直転送部と、各第１垂直転送部から読み出される信号電荷と各第２垂直転送部から読み出される基準電荷とを水平転送する水平転送部とを備え、前記オプティカルブラック領域の全部または一部において、隣り合う第２垂直転送部同士の間隔が、隣り合う第１垂直転送部同士の間隔よりも狭いことを特徴とする。
　上記構成により、前記オプティカルブラック領域の全部または一部において、隣り合う第２垂直転送部のピッチが、隣り合う第１垂直転送部のピッチよりも狭いため、オプティカルブラック領域における実装密度を受光領域よりも高めることができ、その分、固体撮像素子全体の実装面積を小さくすることができる。
　また、前記オプティカルブラック領域は、さらに、第１のオプティカルブラック領域と第２のオプティカルブラック領域とに分けられ、第１のオプティカルブラック領域は、前記遮光膜により遮光された光電変換部が設けられており、第２のオプティカルブラック領域は、光電変換部が設けられておらず、隣り合う第２垂直転送部同士の間隔が、隣り合う第１垂直転送部同士の間隔よりも狭くなっている。
　これにより、光電変換部が設けられている前記一部の領域の存在により、長時間露光時において、受光領域とオプティカルブラック領域の構造が同等となり光電変換部と垂直転送路とにおける暗電流の値を同等にすることができ、また、光電変換部のない前記それ以外の領域の存在により、実装面積を抑えつつ、通常の露光時において、受光領域とオプティカルブラック領域における暗電流の値を実用上問題ないレベルにすることができる。
　ここで、第２垂直転送部の行方向における幅が、第１垂直転送部の行方向における幅と等しいことが望ましい。
　これにより第１垂直転送部と第２垂直転送部とで発生する暗電流の値が等しくなるため、温度が変化しても両者間で黒基準信号の値にずれが生じることを抑制することができる。
　また、前記遮光膜は、オプティカルブラック領域において当該遮光膜とは別の遮光膜によりさらに覆われているとしてもよい。
　これにより、照射される光の強度が大きい場合であっても、当該光がオプティカルブラック領域に侵入し難くなるため、暗電流をより精度よく検出することができる。
　さらに、前記第２垂直転送部は、前記基板において列方向に沿って延びるように設けられた垂直転送路と、その上方に列設された複数の垂直転送電極からなり、同行に位置する垂直転送電極同士が電気的に接続されており、光電変換部が設けられていない前記オプティカルブラック領域において、行方向において隣り合う複数の前記垂直転送路のそれぞれに対応する垂直転送電極同士が一体的に形成されているとしてもよい。
　これにより、行方向において隣り合う前記垂直転送路のピッチをさらに小さくすることができる。
　また、水平方向１ラインの信号を２回以上に分割して出力する水平インターレース駆動が適用されるとしてもよい。
　これにより、水平インターレースを実行しない場合よりも、オプティカルブラック領域内の第２垂直転送部の数を多く設定する必要が生じても、固体撮像素子の実装面積の増加を抑えることができる。
　なお、本発明は、上記固体撮像素子を備えた固体撮像装置としてもよい。
本発明の実施の形態に係る固体撮像装置の概略構成を説明するための平面模式図である。 本発明の実施の形態に係る固体撮像装置の断面図である。 その固体撮像装置における基本構成を説明する平面模式図である。 その固体撮像装置における基本構成を簡略化して示す平面模式図である。 実施形態に係る固体撮像装置の動作説明のためのタイミングチャートである。 （ａ）～（ｄ）は、それぞれ、その固体撮像装置の動作説明のための模式図である。 本発明の実施の形態の変形例（その１）を示す図である。 本発明の実施の形態の変形例（その２）を示す図である。 本発明の実施の形態の変形例（その３）を示す図である。 従来の固体撮像装置の慨略構成を示す平面模式図である。
　以下、本発明の実施の形態に係る固体撮像装置について、図面を参照しながら説明する。
　図１は、本発明の実施の形態に係る固体撮像装置１の構成を説明するための平面模式図である。
　この固体撮像装置１は、水平方向１ラインの信号を２回以上に分割して出力する水平インターレース方式のＣＣＤ型固体撮像素子であって、例えば、スチルカメラに使用され、それぞれが単位画素を構成する複数の光電変換部１１が形成された半導体基板１０を備えている。
　半導体基板１０は、レンズ（図示せず）を介して光が照射される領域である受光領域１０ａと、光が照射されないように遮光膜７ｂで覆われたオプティカルブラック領域（以下、「ＯＢ領域」という。）１０ｂとを有しており、受光領域１０ａに光電変換部１１が行列状に配置されている。
　なお、受光領域１０ａにおいても、スミアの発生を抑制するために、各光電変換部１１の受光面のみが露出するように、受光領域１０ａにも遮光膜７ａが設けられている。
　ここで、遮光膜７ａ，ｂは、例えば、タングステン膜からなる。
　受光領域１０ａ内において行方向（水平方向）および列方向（垂直方向）に沿って配列された各光電変換部１１は、遮光膜７ａによって覆われていないそれぞれの受光面において光を受光すると、光電変換によって、受光量に対応した信号電荷を生成する。
　受光領域１０ａには、垂直方向に沿った１列を構成する複数の光電変換部１１の側方（図１において左側の側方）に、ＣＣＤ構造の垂直転送部１２がそれぞれ設けられている。
　受光領域１０ａ内の各垂直転送部１２は、水平方向において、長さＬ１のピッチで配されており、当該垂直転送部１２の右側に隣接している列の各光電変換部１１からこれに蓄えられた電荷（信号電荷）を読み出して垂直方向へ転送する。
　本実施形態の固体撮像装置１では、遮光膜７ｂにて覆われたＯＢ領域１０ｂにおいて、垂直転送部１２の間に光電変換部１１が設けられておらず、ＯＢ領域１０ｂの隣り合う垂直転送部１２同士が、水平方向において、長さＬ１よりも短い長さＬ２のピッチで配されている。
　これにより、隣り合う垂直転送部１２の水平方向におけるピッチが、受光領域１０ａとＯＢ領域１０ｂとで同じであった従来の固体撮像素子よりも、実装面積が小さくなっている。
　ここで、例えば、Ｌ１を１．５μｍ、Ｌ２を０．３７５μｍとした場合、有効画素数が１２００万画素の固体撮像装置１において、実装面積の１．１１％を削減することができる。
　なお、上記実装面積の削減効果は、受光領域１０ａの垂直転送部１２の列数を４０００とし、ＯＢ領域１０ｂの垂直転送部１２の列数を６０として算出した値である。
　ＯＢ領域１０ｂに設けられた各垂直転送部１２は、遮光膜７ｂによって遮光されていることにより、暗電流となる電荷（遮光状態において熱的に励起される電荷：以下、「基準電荷」という。）が蓄積されて、垂直方向に転送される。
　受光領域１０ａに設けられた各光電変換部１１の受光面は、Ｒ（赤色）フィルタ、Ｇ（緑色）フィルタ、Ｂ（緑色）フィルタから選択された一つのカラーフィルタにより、それぞれ覆われている。
　より具体的には、Ｒ、Ｇ、Ｂの各カラーフィルタはベイヤー配列になっており、ＧフィルタとＢフィルタとが水平方向に交互に配置された行と、ＲフィルタとＧフィルタとが水平方向に交互に配置された行とが、垂直方向（列方向）に交互に配列されている。
　なお、図1に示す本実施の形態係る固体撮像装置１では、８相で全段部を垂直転送する構成になっているが、このような構成に限定されるものではない。
　図２は、本発明の実施の形態に係る固体撮像装置の断面図であり、また、図３は、固体撮像装置における受光領域１０ａの基本構成を説明するための平面模式図であり、受光領域１０ａに設けられた光電変換部１１が省略されて描かれている。
　また、ＯＢ領域１０ｂの基本構成については、光電変換部１１がなく、遮光膜７ｂにより領域全体が覆われている以外は、受光領域１０ａと略同様の構成となっている。
　図２及び図３に示すように、垂直転送部１２は、垂直方向に延びるように形成された垂直転送路１１２上に複数の垂直転送電極９が並べられている。
　このような垂直転送部１２が、水平方向に並設されているので、垂直転送電極９もまた、同図３に示すように、行列状に配されている。
　そして、同じ行（水平方向）に配されている、隣り合う垂直転送電極９同士は、導電線９aにより接続されている。
　ここで、垂直転送部１２の幅、即ち、垂直転送路１１２の水平方向の幅は、受光領域１０ａおよびＯＢ領域１０ｂの両領域とも等しくなっている。
　これにより、受光領域１０ａおよびＯＢ領域１０ｂの両領域において垂直転送部１２内で発生する暗電流同士の値を略等しくすることができるため、温度が変化した場合であっても、両領域間で黒基準信号値のずれが生じることを抑制できる。
　また、受光領域１０ａにおいて、垂直転送電極９が設けられた垂直転送部１２が遮光膜７aで覆われており、また、ＯＢ領域１０ｂにおいて、垂直転送電極９が設けられた垂直転送部１２が遮光膜７ｂで覆われている（図２参照）。
　図１に戻って、受光領域１０ａおよびＯＢ領域１０ｂの各垂直転送部１２には、電荷を垂直方向に転送するための複数の電極（図示せず）が垂直方向に沿って配置されており、タイミング制御回路３１から出力される駆動パルスが、各電極にそれぞれ所定のタイミングで印加されることによって、各垂直転送部１２に読み出された信号電荷が、垂直方向（同図において下方）に順次転送される。
　半導体基板１０には、受光領域１０ａおよびＯＢ領域１０ｂのそれぞれに設けられた全ての垂直転送部１２から転送される信号電荷および基準電荷を、３回に分割して水平方向（同図において左側方向）に転送するＣＣＤ構造の水平転送部１７が、受光領域１０ａおよびＯＢ領域１０ｂにわたって、水平方向に沿った状態で配置されている。
　垂直転送部１２と水平転送部１７との間には、電荷を蓄積して保持する電荷保持部１３および電荷転送部（ＶＯＧ部）１８を備えている。
　電荷保持部１３は、ストレージ部１５とホールド部１６により構成されている。これらのストレージ部１５とホールド部１６とを設けることで、垂直転送部１２から水平転送部１７への信号電荷の転送を制御している。
　電荷保持部１３およびＶＯＧ部１８は、相互に隣接する所定本数（本実施形態では３本）の垂直転送部１２のグループ（以下、垂直転送グループ１２Ｇとする）毎に、各垂直転送部１２の電荷を順番に水平転送部１７へ転送する。
　水平転送部１７は、各垂直転送グループ１２Ｇにおける１つの垂直転送部１２から電荷が転送される度に、転送された電荷を水平転送（水平インタレース転送）する。
　半導体基板１０には、水平転送部１７を水平転送される電荷に応じた電圧を出力する出力部１４が設けられている。
　出力部１４から出力される電圧は、画像信号生成部３４に設けられたＡ／Ｄ変換部（信号変換部）３２に供給される。
　Ａ／Ｄ変換部３２は、出力部１４から出力される電圧をデジタル変換して、画像信号生成部３４に設けられた信号処理部３３へ出力する。
　なお、Ａ／Ｄ変換部３２では、タイミング制御回路３１から出力されるクランプパルスによって、ＯＢ領域１０ｂに設けられた所定の垂直転送部１２から転送される基準電荷に応じた電圧のデジタル値をクランプし、クランプされたデジタル信号を、黒基準信号として信号処理部３３へ出力するようになっている。
　信号処理部３３では、Ａ／Ｄ変換部３２から出力されたデジタル信号を、クランプされた黒基準信号に基づいて信号処理して画像信号を生成する。
　つまり、信号処理部３３は、有効画素の信号レベルからオプティカルブラック画素の信号レベルを差し引き、有効画素の信号レベルから暗電流成分を除去したものを画像信号として出力する。
　図４は、図３をさらに簡略化して示す平面模式図である。
　なお、図４は、図３と同様に、受光領域１０ａに設けられた光電変換部１１を省略している。
　さらに、図４では、信号線を省略しており、受光領域１０ａにおける各垂直転送部１２を垂直転送される信号電荷を、読み出されたそれぞれの光電変換部１１に設けられているカラーフィルタの色（Ｒ、Ｇ、Ｂ）で示している。
　水平転送部１７には、複数の電極（図示せず）が水平方向に沿って並んで配置されており、本実施形態では、水平転送部１７における相互に隣接する３つの電極が、１水平転送グループ１７Ｇとして、タイミング制御回路３１から出力される３相の駆動パルスφＨ１、φＨ２、φＨ３が所定のタイミングで印加されるようになっている。
　各電極は、水平転送部１７において、各垂直転送部１２から転送される電荷を水平転送する単位転送ビットを形成している。
　水平転送部１７における１つの水平転送グループ１７Ｇは、転送方向の中央部に配置されて駆動パルスφＨ１が印加されるサブ単位転送ビットＨ１と、サブ単位転送ビットＨ１に対して水平転送方向の下流側および上流側にそれぞれ配置されて、駆動パルスφＨ２およびφＨ３がそれぞれ印加される主単位転送ビットＨ２およびＨ３とによって構成されている。
　本実施形態の固体撮像装置では、水平転送部１７における１つの水平転送グループ１７Ｇが、１つの垂直転送グループ１２Ｇに対応付けられており、電荷保持部１３およびＶＯＧ部１８は、各垂直転送グループ１２Ｇを構成する３本の垂直転送部１２のそれぞれの端部に転送された電荷を、水平転送部１７における主単位転送ビットＨ２またはＨ３へ順番に転送する。
　図３には、相互に隣接する２つの垂直転送グループ１２Ｇが示されており、以下の説明においては、図４に示すように、左側の垂直転送グループ１２Ｇを第１の垂直転送グループ１２Ｇ－１、右側の垂直転送グループ１２Ｇを第２の垂直転送グループ１２Ｇ－２とする。
　また、１つの垂直転送グループ１２Ｇにおける３つの垂直転送部１２を、左側から順番に、第１垂直転送部１２ａ、第２垂直転送部１２ｂ、第３垂直転送部１２ｃとする。
　さらには、図４に示すように、第１垂直転送グループ１２Ｇ－１に対応する水平転送グループ１７Ｇを第１水平転送グループ１７Ｇ－１とし、第２垂直転送グループ１２Ｇ－２に対応する水平転送グループ１７Ｇを第２水平転送グループ１７Ｇ－２とする。
　電荷保持部１３のストレージ部１５は、各垂直転送グループ１２Ｇ－１および１２Ｇ－２において、第１垂直転送部１２ａ、第２垂直転送部１２ｂおよび第３垂直転送部１２ｃから転送される電荷をそれぞれ蓄積する第１ストレージ部Ｓａ、第２ストレージ部Ｓｂおよび第３ストレージ部Ｓｃを有し、電荷保持部１３のホールド部１６は、第１ストレージ部Ｓａ、第２ストレージ部Ｓｂおよび第３ストレージ部Ｓｃにて蓄積された電荷をそれぞれ保持する第１ホールド部Ｈａ、第２ホールド部Ｈｂおよび第３ホールド部Ｈｃとを有している。
　図３に示すように、第１ストレージ部Ｓａ、第２ストレージ部Ｓｂ、第３ストレージ部Ｓｃのそれぞれには、タイミング制御回路３１から出力される駆動パルスφＶＳＴ－ａ、φＶＳＴ－ｂ、φＶＳＴ－ｃが印加されるようになっており、第１ホールド部Ｈａ、第２ホールド部Ｈｂ、第３ホールド部Ｈｃのそれぞれには、タイミング制御回路３１から出力される駆動パルスφＶＨＬＤ－ａ、φＶＨＬＤ－ｂ、φＶＨＬＤ－ｃが印加されるようになっている。
　なお、本実施形態では、駆動パルスφＶＳＴ－ａ、φＶＳＴ－ｂ、φＶＳＴ－ｃがそれぞれミドルレベル（電荷を読み出す際に印加されるハイレベルの信号と、電荷の転送時にバリアとなるように印加されるローレベルの信号との中間のレベル）になることにより、第１ストレージ部Ｓａ、第２ストレージ部Ｓｂ、第３ストレージ部Ｓｃのそれぞれに電荷が蓄積され、また、駆動パルスφＶＨＬＤ－ａ、φＶＨＬＤ－ｂ、φＶＨＬＤ－ｃがそれぞれミドルレベルになることにより、第１ホールド部Ｈａ、第２ホールド部Ｈｂ、第３ホールド部Ｈｃのそれぞれに電荷が蓄積される。
　ＶＯＧ部１８は、各垂直転送グループ１２Ｇに対応する第１ホールド部Ｈａ、第２ホールド部Ｈｂ、第３ホールド部Ｈｃのそれぞれにおいて保持された信号電荷を、各水平転送グループ１７Ｇの主単位転送ビットＨ２またはＨ３に転送する。
　ＶＯＧ部１８には、タイミング制御回路３１から出力される駆動パルスφＶＯＧが印加されるようになっており、駆動パルスφＶＯＧがミドルレベルからローレベルになることにより、対応する水平転送グループ１７Ｇの主単位転送ビットＨ２またＨ３に電荷を転送する。
　ＯＢ領域１０ｂには、受光領域１０ａと同様に、垂直転送グループ１２Ｇを構成する３本の垂直転送部１２ａ、１２ｂ、１２ｃが設けられており、電荷保持部１３およびＶＯＧ部１８によって、受光領域１０ａにおける垂直転送グループ１２Ｇの各垂直転送部１２ａ、１２ｂ、１２ｃの信号電荷がそれぞれ水平転送部１７に転送されるタイミングで、ＯＢ領域１０ｂの各垂直転送部１２ａ、１２ｂ、１２ｃの基準電荷が水平転送部１７に転送される。
　このような構成の固体撮像装置の動作を、図５のタイミングチャートと、図４および図６（ａ）～（ｄ）に示す模式図とに基づいて説明する。
　図５のタイミングチャートに示すように、第１の水平ブランキング期間では、第１垂直転送グループ１２Ｇ－１および第２垂直転送グループ１２Ｇ－２のそれぞれにおける第１～第３の各垂直転送部１２ａ、１２ｂ、１２ｃは、右側に隣接する各光電変換部１１から読み出された信号電荷を、８相の駆動パルスφＶ１～φＶ８のそれぞれが、順次ミドルレベルからローレベルになることよって、電荷保持部１３に近接した端部にまで転送する。
　この場合、第１垂直転送グループ１２Ｇ－１における第１垂直転送部１２ａおよび第３垂直転送部１２ｃでは、「Ｒ」のカラーフィルタが設けられた光電変換部１１から読み出された信号電荷（以下、「Ｒ－信号電荷」という。）と、「Ｇ」のカラーフィルタが設けられた光電変換部１１から読み出された信号電荷（以下、「Ｇ－信号電荷」という。）とが交互に並んだ状態で垂直転送され、第２垂直転送部１２ｂでは、Ｇ－信号電荷と、「Ｂ」のカラーフィルタが設けられた光電変換部１１から読み出された信号電荷（以下、「Ｂ－信号電荷」という。）とが交互に並んだ状態で垂直転送される。
　また、第２垂直転送グループ１２Ｇ－２における第１垂直転送部１２ａおよび第３垂直転送部１２ｃでは、Ｇ－信号電荷とＢ－信号電荷とが交互に並んだ状態で垂直転送され、第２垂直転送部１２ｂでは、Ｒ－信号電荷とＧ－信号電荷とが交互に並んだ状態で垂直転送される。
　図４は、タイミングｔ１（図５参照、以下同様）の直前における各垂直転送部１２ａ、１２ｂ、１２ｃの信号電荷の蓄積状態を示している。
　なお、このタイミングｔ１では、各垂直転送部１２ａ、１２ｂ、１２ｃの信号電荷は、φＶＳＴ－ａ、φＶＳＴ－ｂ、φＶＳＴ－ｃのそれぞれがミドルレベルとなることから、第１ストレージ部Ｓａ、第２ストレージ部Ｓｂ、第３ストレージ部Ｓｃにそれぞれ転送され始める。
　図４において、第１垂直転送グループ１２Ｇ－１における第１垂直転送部１２ａ、第２垂直転送部１２ｂ、第３垂直転送部１２ｃのそれぞれの下側の端部に、Ｒ－信号電荷、Ｇ－信号電荷、Ｒ－信号電荷がそれぞれ蓄積されており、第２垂直転送グループ１２Ｇ－２における第１垂直転送部１２ａ～第３垂直転送部１２ｃのそれぞれの下側の端部に、Ｇ－信号電荷、Ｒ－信号電荷、Ｇ－信号電荷がそれぞれ蓄積されている。
　このような状態で、タイミングｔ３において、各垂直転送部１２ａ、１２ｂ、１２ｃのそれぞれに印加される駆動パルスφＶ８がローレベルになると、ストレージ部１５の第１ストレージ部Ｓａ、第２ストレージ部Ｓｂ、第３ストレージ部Ｓｃに印加される駆動パルスφＶＳＴ－ａ、φＶＳＴ－ｂ、φＶＳＴ－ｃがそれぞれミドルレベルになっているために、各垂直転送部１２ａ、１２ｂ、１２ｃの端部に蓄積された信号電荷（第１垂直転送グループ１２Ｇ－１においては、Ｒ－信号電荷、Ｇ－信号電荷、Ｒ－信号電荷、第２垂直転送グループ１２Ｇ－２においては、Ｇ－信号電荷、Ｒ－信号電荷、Ｇ－信号電荷）は、第１ストレージ部Ｓａ、第２ストレージ部Ｓｂ、第３ストレージ部Ｓｃにそれぞれ転送される。
　この場合、駆動パルスφＶＨＬＤ－ａおよびφＶＨＬＤ－ｂがローレベルになっているために、第１ストレージ部Ｓａおよび第２ストレージ部Ｓｂでは、第１垂直転送部１２ａおよび第２垂直転送部１２ｂに転送された信号電荷が、第１ストレージ部Ｓａおよび第２ストレージ部Ｓｂに蓄積される。
　これに対して、駆動パルスφＶＨＬＤ－ｃが、タイミングｔ２において、ミドルレベルになっているために、第３ストレージ部Ｓｃに転送される信号電荷は、第３ホールド部Ｈｃへ転送される。そして、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになっていることにより、第３ホールド部Ｈｃにて信号電荷が蓄積される。
　その後、タイミングｔ４において、第３ストレージ部Ｓｃに印加される駆動パルスφＶＳＴ－ｃがローレベルになると、第３ストレージ部Ｓｃの信号電荷が第３ホールド部Ｈｃに転送されて蓄積される。これにより、図６（ａ）に示す状態になる。
　このような状態で所定時間が経過してタイミングｔ５になると、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがミドルレベルになり、第３ホールド部Ｈｃに蓄積された信号電荷は、ＶＯＧ部１８へ転送され始める。そして、駆動パルスφＶＯＧのミドルレベル状態が継続している間のタイミングｔ６において、第３ホールド部Ｈｃに印加される駆動パルスφＶＨＬＤ－ｃがローレベルになると、第３ホールド部Ｈｃの信号電荷は、ＶＯＧ部１８に転送される。
　さらに、その後のタイミングｔ７において、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになると、ＶＯＧ部１８に転送された信号電荷（第１垂直転送グループ１２Ｇ－１においてはＲ－信号電荷、第２垂直転送グループ１２Ｇ－２においてはＧ－信号電荷）が、図６（ｂ）に示すように、第１水平転送グループ１７Ｇ－１および第２水平転送グループ１７Ｇ－２の主単位転送ビットＨ２またはＨ３（図６（ｂ）においては、主単位転送ビットＨ３）にそれぞれ蓄積される。
　駆動パルスφＶＯＧがローレベルになってから所定の時間が経過して、タイミングｔ８になると、水平転送部１７におけるそれぞれの水平転送グループ１７Ｇの３つの電極に対して、３相の駆動パルスφＨ１、φＨ２、φＨ３が印加されて、主単位転送ビットＨ２またはＨ３に転送された信号電荷の水平転送が開始される。
　第１水平ブランキング期間は、３相の駆動パルスφＨ１、φＨ２、φＨ３の印加が開始されることにより終了する。
　なお、この第１水平ブランキング期間では、ＯＢ領域１０ｂにおいても、垂直転送部１２に対して、同様のタイミングで駆動パルスφＶ１～φＶ８が印加されることにより、暗時の電荷が転送され、また電荷保持部１３およびＶＯＧ部１８においても、同様のタイミングで駆動パルスφＶＳＴ－ａ、φＶＳＴ－ｂ、φＶＳＴ－ｃ、φＶＨＬＤ－ａ、φＶＨＬＤ－ｂ、φＶＨＬＤ－ｃおよびφＶＯＧが印加されることにより、水平転送部１７における水平転送グループ１７Ｇの主単位転送ビットＨ２またはＨ３に転送される。
　タイミングｔ８において第１水平転送期間が開始すると、各水平転送グループ１７Ｇの３つの電極に対して、３相の駆動パルスφＨ１、φＨ２、φＨ３が印加されることにより、各水平転送グループ１７Ｇの主単位転送ビットＨ２またはＨ３に転送された電荷が出力部１４に順番に水平転送される。
　従って、受光領域１０ａにおける各垂直転送グループ１２Ｇの第３垂直転送部１２ｃから転送された信号電荷が出力部１４に転送された後に、連続して、ＯＢ領域１０ｂにおける各垂直転送グループ１２Ｇの第３垂直転送部１２ｃから転送された基準電荷が出力部１４に転送される。
　出力部１４では、転送された電荷に対応した電圧を、画像信号生成部３４のＡ／Ｄ変換部３２に出力する。
　Ａ／Ｄ変換部３２は、受光領域１０ａにおける各垂直転送グループ１２Ｇの第３垂直転送部１２ｃから転送された信号電荷に対応した電圧がＡ／Ｄ変換されて信号処理部３３に出力するとともに、ＯＢ領域１０ｂにおいて生成された基準電荷に対応する電圧をクランプして出力する。
　第１水平転送期間においては、タイミング制御回路３１は、ＯＢ領域１０ｂから読み出された基準電荷に対応した電圧をクランプするためのクランプパルスを出力する。
　これによりＡ／Ｄ変換部３２において基準電荷に対応した電圧のデジタル値がクランプされ、このデジタル値が黒基準信号として信号処理部３３に出力される。
　信号処理部３３は、Ａ／Ｄ変換部３２においてクランプされた黒基準信号を基準として、信号電荷に対応した電圧のデジタル値を信号処理して画像信号を生成する。
　タイミング制御回路３１から出力される３相の駆動パルスφＨ１、φＨ２、φＨ３による電荷の水平転送が終了したタイミングｔ９において、各垂直転送グループ１２Ｇのそれぞれにおける第３の垂直転送部１２ｃから１ライン分の信号電荷を出力部１４に水平転送する第１水平転送期間が終了し、各垂直転送グループ１２Ｇにおける第１の垂直転送部１２ａの信号電荷を水平転送部に転送する第２水平ブランキング期間が開始する。
　第２水平ブランキング期間では、タイミングｔ９から所定時間が経過したタイミングｔ１０において、第１ホールド部Ｈａに印加される駆動パルスφＶＨＬＤ－ａがローレベルからミドルレベルになり、第１ストレージ部Ｓａに蓄積された信号電荷が第１ホールド部Ｈａへ転送され始める。このとき、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになっていることにより、第１ホールド部Ｈａに信号電荷が蓄積される。
　その後、駆動パルスφＶＨＬＤ－ａがミドルレベルを継続している間のタイミングｔ１１において、電荷保持部１３の第１ストレージ部Ｓａに印加される駆動パルスφＶＳＴ－ａがローレベルになるとともに、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがミドルレベルになり、第１ストレージ部Ｓａに蓄積された電荷は、第１ホールド部ＨａおよびＶＯＧ部１８へ転送される。
　そして、駆動パルスφＶＯＧがミドルレベルを継続している間のタイミングｔ１２において、第１ホールド部Ｈａに印加される駆動パルスφＶＨＬＤ－ａがローレベルになると、第１ホールド部Ｈａに蓄積された信号電荷は、ＶＯＧ部１８へ転送される。
　その後のタイミングｔ１３において、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになると、図６（ｃ）に示すように、ＶＯＧ部１８に転送された信号電荷（第１垂直転送グループ１２Ｇ－１においてはＲ－信号電荷、第２垂直転送グループ１２Ｇ－２においてはＧ－信号電荷）が、第１水平転送グループ１７Ｇ－１および第２水平転送グループ１７Ｇ－２の主単位転送ビットＨ２またはＨ３にそれぞれ転送される。
　その後、所定の時間経過後のタイミングｔ１４において、水平転送部１７に、３相の駆動パルスφＨ１、φＨ２、φＨ３の印加が開始される。
　これにより、第２水平ブランキング期間が終了して、第２水平転送期間が開始する。
　なお、この第２水平ブランキング期間においても、ＯＢ領域１０ｂにおける垂直転送グループ１２Ｇの第１垂直転送部１２ａの端部に転送された基準電荷が、水平転送部１７における各水平転送グループ１７Ｇの主単位転送ビットＨ２またはＨ３にそれぞれ転送される。
　第２水平転送期間においては、前述したように、水平転送部１７に３相の駆動パルスφＨ１、φＨ２、φＨ３が印加されることにより、主単位転送ビットＨ２またはＨ３に転送された信号電荷および基準電荷は、順次、出力部１４に水平転送され、出力部１４からＡ／Ｄ変換部３２に出力される。
　そして、この場合にも、タイミング制御回路３１からはクランプパルスが出力される。
　これによりＡ／Ｄ変換部３２において基準電荷に対応した電圧のデジタル値がクランプされ、このデジタル値が黒基準信号として信号処理部３３に出力される。
　タイミング制御回路３１からの３相の駆動パルスφＨ１、φＨ２、φＨ３による電荷の水平転送が終了したタイミングｔ１５において、各垂直転送グループ１２Ｇにおける第１垂直転送部１２ａから、水平方向の１ライン分の電荷を出力部１４に水平転送する第２水平転送期間が終了し、各垂直転送グループ１２Ｇにおける第２の垂直転送部１２ａの信号電荷を水平転送部１７に転送する第３水平ブランキング期間が開始する。
　第３水平ブランキング期間では、タイミングｔ１５から所定時間が経過したタイミングｔ１６において、第２ホールド部Ｈｂに印加される駆動パルスφＶＨＬＤ－ｂがミドルレベルになり、第２ストレージ部Ｓｂに蓄積された信号電荷が第２ホールド部Ｈｂへ転送され始める。
　このとき、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになっていることにより、第２ホールド部Ｈｂにて信号電荷が蓄積される。
　その後、駆動パルスφＶＨＬＤ－ｂがミドルレベルを継続している間のタイミングｔ１７において、電荷保持部１３の第２ストレージ部Ｓｂに印加される駆動パルスφＶＳＴ－ｂがローレベルになるとともに、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがミドルレベルなり、第１ストレージ部Ｓａに蓄積された電荷は、第１ホールド部ＨａおよびＶＯＧ部１８へ転送される。
　そして、駆動パルスφＶＯＧがミドルレベルを継続している間のタイミングｔ１８において、第２ホールド部Ｈｂに印加される駆動パルスφＶＨＬＤ－ａがローレベルになると、第２ホールド部Ｈｂに蓄積された信号電荷は、ＶＯＧ部１８へ転送される。
　その後のタイミングｔ１９において、ＶＯＧ部１８に印加される駆動パルスφＶＯＧがローレベルになると、図６（ｄ）に示すように、ＶＯＧ部１８に転送された信号電荷（第１垂直転送グループ１２Ｇ－１においてはＧ－信号電荷、第２垂直転送グループ１２Ｇ－２においてはＲ－信号電荷）が、第１水平転送グループ１７Ｇ－１および第２水平転送グループ１７Ｇ－２の主単位転送ビットＨ２またはＨ３（図６（ｄ）においては主単位転送ビットＨ３）にそれぞれ転送される。
　その後、所定の時間経過後のタイミングｔ２０において、水平転送部１７に対する３相の駆動パルスφＨ１、φＨ２、φＨ３の印加が開始される。
　これにより、第３水平ブランキング期間が終了し、第３水平転送期間が開始する。
　なお、この第３水平ブランキング期間においても、ＯＢ領域１０ｂでは、垂直転送グループ１２Ｇの第２垂直転送部１２ｂの端部に転送された基準電荷が、水平転送部１７における各水平転送グループ１７Ｇの主単位転送ビットＨ２またはＨ３にそれぞれ転送される。
　第３水平転送期間の開始により、前述したように、水平転送部１７に印加される３相の駆動パルスφＨ１、φＨ２、φＨ３により、主単位転送ビットＨ２またはＨ３に転送された信号電荷および基準電荷は、順次、出力部１４に水平転送され、出力部１４からＡ／Ｄ変換部３２に出力される。
　そして、この場合にも、タイミング制御回路３１から所定のタイミングｔ２１で、クランプパルスが出力される。
　これによりＡ／Ｄ変換部３２において基準電荷に対応した電圧のデジタル値がクランプされ、このデジタル値が黒基準信号として信号処理部３３に出力される。
　以降、前述した第１水平ブランキング期間、第１水平転送期間、第２水平ブランキング期間、第２水平転送期間、第３水平ブランキング期間、第３水平転送期間において実行された動作と同様の動作が）順番に実行され、各垂直転送グループ１２Ｇにおいては、第３垂直転送部１２ｃ、第１垂直転送部１２ａ、第２垂直転送部１２ｂの電荷が、その順番で各水平転送グループに転送されて水平転送される。
　ここで、長時間蓄積されない場合には、光電変換部1１に対して、垂直転送部1２で生じる暗電流が支配的であることから、図1に示すＯＢ領域１０ｂや、図７におけるＯＢ領域１０ｄで垂直転送部1２の暗電流が一致するため、上記のような構造でも、実用上問題ない。
　＜変形例＞
　本発明は、上述のような実施の形態に限られるものではなく、次のような変形例も実施することができる。
　（１）上記実施の形態では、固体撮像装置１のＯＢ領域１０ｂには、光電変換部１１が設けられていないとしたが、この構成に限るものではない。
　例えば、ＯＢ領域を、さらに、第１のオプティカルブラック領域と第２のオプティカルブラック領域とに区分し、第１のオプティカルブラック領域には、前記遮光膜により遮光された光電変換部を設け、第２のオプティカルブラック領域には、光電変換部を設けないようにしてもよい。
　図７は、このような構成の固体撮像装置の概略構成を説明するための平面模式図である。
　同図に示すように、隣り合う垂直転送部１２同士の間に、遮光膜７ｂにより遮光された光電変換部１１が垂直方向に設けられている第１のＯＢ領域１０ｃと、隣り合う垂直転送部１２の間に光電変換部１１がない第２のＯＢ領域１０ｄとが存在している。
　ここでは、第１のＯＢ領域１０ｃの垂直転送部１２のピッチＬ３と、受光領域１０ａの垂直転送部１２のピッチＬ１とを同じにしている。
　ここで、固体撮像装置の撮像対象が明るい場所にあり、撮像に要する露光時間がそれほど長くない場合には、暗電流は主に光電変換部１１よりも垂直転送部１２で発生し、光電変換部１１で生じる暗電流は無視できるほど小さい。
　しかしながら、固体撮像装置の撮像対象が暗い場所にあり、撮像に要する露光時間が長くなると、光電変換部１１で生じる暗電流は、無視できない大きさになる。
　このため、同図に示す構成のように、光電変換部１１が設けられた第１のＯＢ領域１０ｃを設けることにより、長時間の露光が行われる場合であっても、受光領域１０ａと第１のＯＢ領域１０ｃとにおいて生じる暗電流の値同士を同等にすることができる。
　これにより、長時間露光時において、受光領域１０ａで得られた有効画素の信号レベルから、第１のＯＢ領域１０ｃで得られた黒基準信号レベルを差し引くことにより、実状に即した暗電流成分を画像信号から除去することができる。
　（２）また、上記実施の形態では、垂直転送部１２の間に光電変換部１１が設けられていないＯＢ領域１０ｂにおいて、垂直転送部１２のピッチは全てＬ２の等ピッチとしていたが、これに限るものではない。
　図８は、このような構成の固体撮像素子の断面図である。
　同図に示すように、この構成では、ＯＢ領域１０ｂの垂直転送部１２において２列を１組として、同組に含まれている垂直転送部１２の同士の間隔を、異なる組に含まれて隣接している垂直転送部１２同士の間隔よりも狭く設定している。
　このとき、同じ組に含まれる垂直転送部１２の垂直転送電極９同士を、同図に示すように、一体的に形成した９ａのようにしてもよい。
　また、図８は単なる例示にすぎず、ＯＢ領域１０ｂの３組以上の垂直転送部１２を１組として、上述のように、垂直転送部１２同士の間隔を狭くしてもよく、同じ組に含まれるこれらの垂直転送部１２の垂直転送電極９同士を一体的に形成しても構わない。
　この場合、固体撮像素子の実装面積縮小化の観点から、ＯＢ領域１０ｂにおける隣り合う垂直転送部１２同士の間隔は、いずれも受光領域１０ａにおける隣り合う垂直転送部１２同士の間隔よりも狭くすることが望ましい。
　（３）また、上記実施の形態では、ＯＢ領域は、タングステン膜などからなる一層の遮光膜７ｂで覆われているとしたが、この構成に限るものではない。
　撮像対象が高輝度な光源で照らされていたり、撮像対象自体が高輝度な光源であった場合、固体撮像装置に入射した光が、遮光膜７ｂを透過する場合があり、黒基準信号の値が増加する方向にずれが生じる。
　特に、図７に示すように、光電変換部１１が設けられている第１のＯＢ領域１０ｃは遮光性を高める必要があり、遮光性が低いと光電変換部１１で透過したことに起因する信号電荷が暗電流成分の電荷に加えて蓄積され、黒基準信号のずれが大きくなる。
　この現象は、長時間蓄積を行う場合により顕著になる。
　そこで、図９に示すように、遮光膜７ｂを、さらに別の遮光膜８によって覆う２層構造として、遮光性を高めることが望ましい。
（４）上記実施の形態では、本発明に係る固体撮像素子を水平インターレース方式のＣＣＤに適用した場合の例を説明したが、これに限らず、水平インターレース方式を行わない固体撮像素子に適用しても構わない。　また、上記実施の形態および上記変形例の内容をそれぞれ組み合わせるとしてもよい。
　本発明は、オプティカルブラック領域を有する固体撮像装置に適用することができる。
　　　　１　　固体撮像装置
　　　　３　　Ａ／Ｄ変換部
　　　　７ａ,７ｂ遮光膜
　　　　８　　遮光膜
　　　　９　　垂直転送電極
　　　　９　　導電線
　　　１０　　半導体基板
　　　１０ａ　受光領域
　　　１０ｂ　ＯＢ領域
　　　１０ｃ　第１のＯＢ領域
　　　１０ｄ　第２のＯＢ領域
　　　１１　　光電変換部
　　　１２　　垂直転送部
　　　１２ａ　垂直転送部
　　　１２ｂ　垂直転送部
　　　１２ｃ　垂直転送部
　　　１３　　電荷保持部
　　　１４　　出力部
　　　１５　　ストレージ部
　　　１６　　ホールド部
　　　１７　　水平転送部
　　　１８　　電荷転送部（ＶＯＧ）部
　　　３１　　タイミング制御回路
　　　３２　　Ａ／Ｄ変換部
　　　３３　　信号処理部
　　　３４　　画像信号生成部

Claims (7)

  1. 　光が照射される基板上の受光領域において行列状に配置された複数の光電変換部と、
    　行方向に並設され、前記各光電変換部の信号電荷を列単位で垂直転送する複数の第１垂直転送部と、
    　前記基板上の遮光膜に覆われたオプティカルブラック領域において、行方向に並設され、暗電流に相当する基準電荷を、第１垂直転送部に同期して垂直転送する複数の第２垂直転送部と、
    　各第１垂直転送部から読み出される信号電荷と各第２垂直転送部から読み出される基準電荷とを水平転送する水平転送部とを備え、
    　前記オプティカルブラック領域の全部または一部において、隣り合う第２垂直転送部同士の間隔が、隣り合う第１垂直転送部同士の間隔よりも狭いことを特徴とする固体撮像素子。
  2. 　前記オプティカルブラック領域は、さらに、第１のオプティカルブラック領域と第２のオプティカルブラック領域とに分けられ、
    　第１のオプティカルブラック領域は、前記遮光膜により遮光された光電変換部が設けられており、
    　第２のオプティカルブラック領域は、光電変換部が設けられておらず、隣り合う第２垂直転送部同士の間隔が、隣り合う第１垂直転送部同士の間隔よりも狭くなっていることを特徴とする請求項１に記載の固体撮像素子。
  3. 　第２垂直転送部の行方向における幅が、第１垂直転送部の行方向における幅と等しいことを特徴とする請求項１に記載の固体撮像素子。
  4. 　前記遮光膜は、オプティカルブラック領域において当該遮光膜とは別の遮光膜によりさらに覆われていることを特徴とする請求項１に記載の固体撮像素子。
  5. 　前記第２垂直転送部は、前記基板において列方向に沿って延びるように設けられた垂直転送路と、その上方に列設された複数の垂直転送電極からなり、
    　同行に位置する垂直転送電極同士が電気的に接続されており、
    　光電変換部が設けられていない前記オプティカルブラック領域において、行方向において隣り合う複数の前記垂直転送路のそれぞれに対応する垂直転送電極同士が一体的に形成されていることを特徴とする請求項１に記載の固体撮像素子。
  6. 　水平方向１ラインの信号を２回以上に分割して出力する水平インターレース駆動が適用されることを特徴とする請求項１に記載の固体撮像素子。
  7. 　請求項１に記載の固体撮像素子を備えることを特徴とする固体撮像装置。
PCT/JP2010/004371 2009-11-20 2010-07-05 固体撮像素子および固体撮像装置 WO2011061872A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009265095A JP2011109584A (ja) 2009-11-20 2009-11-20 固体撮像素子および固体撮像装置
JP2009-265095 2009-11-20

Publications (1)

Publication Number Publication Date
WO2011061872A1 true WO2011061872A1 (ja) 2011-05-26

Family

ID=44059361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/004371 WO2011061872A1 (ja) 2009-11-20 2010-07-05 固体撮像素子および固体撮像装置

Country Status (2)

Country Link
JP (1) JP2011109584A (ja)
WO (1) WO2011061872A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014175006A1 (ja) * 2013-04-25 2017-02-23 オリンパス株式会社 撮像素子、撮像装置、内視鏡および内視鏡システム
EP2989962B1 (en) * 2013-04-25 2018-10-03 Olympus Corporation Image sensor, imaging device, endoscope and endoscope system
CN105637857B (zh) 2014-07-02 2019-06-07 奥林巴斯株式会社 摄像元件、摄像装置、内窥镜以及内窥镜系统
JP6028135B1 (ja) * 2015-04-16 2016-11-16 オリンパス株式会社 内視鏡および内視鏡システム
US12000518B2 (en) * 2019-03-15 2024-06-04 Electrolux Do Brasil S. A. Sealing device for refrigerator and refrigerator comprising the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266868A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 固体撮像装置
JPH07202159A (ja) * 1993-12-28 1995-08-04 Nec Corp 固体撮像装置
JP2004153677A (ja) * 2002-10-31 2004-05-27 Canon Inc 撮像装置
JP2008167386A (ja) * 2006-12-08 2008-07-17 Casio Comput Co Ltd 撮像装置及び撮像方法
JP2009238875A (ja) * 2008-03-26 2009-10-15 Panasonic Corp 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266868A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 固体撮像装置
JPH07202159A (ja) * 1993-12-28 1995-08-04 Nec Corp 固体撮像装置
JP2004153677A (ja) * 2002-10-31 2004-05-27 Canon Inc 撮像装置
JP2008167386A (ja) * 2006-12-08 2008-07-17 Casio Comput Co Ltd 撮像装置及び撮像方法
JP2009238875A (ja) * 2008-03-26 2009-10-15 Panasonic Corp 固体撮像装置

Also Published As

Publication number Publication date
JP2011109584A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
KR101182973B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 구동 방법 및 촬상 장치
JP4416753B2 (ja) 固体撮像装置
JP4475665B2 (ja) 固体撮像装置
US7630007B2 (en) Driving method for solid-state imaging device and solid-state imaging device
WO2011061872A1 (ja) 固体撮像素子および固体撮像装置
JP2007295230A (ja) 固体撮像装置およびその駆動方法、カメラ
JP5473951B2 (ja) 固体撮像装置及びカメラ
JP2000299817A (ja) 固体撮像素子およびその駆動方法並びにカメラシステム
JP2011077914A (ja) 固体撮像装置及びその駆動方法並びにカメラ
JP2006262086A (ja) 撮像装置の駆動方法
JP4398082B2 (ja) 固体撮像デバイスおよび固体撮像装置
US20100165166A1 (en) Solid-state imaging device
JP6019295B2 (ja) 固体撮像装置及びカメラシステム
JP2011066503A (ja) 固体撮像装置および固体撮像システム
JP2004147207A (ja) 電子カメラ
JP4630562B2 (ja) 固体撮像装置
JP2004072258A (ja) 固体撮像装置及びその駆動方法
JP5159387B2 (ja) 撮像装置および撮像素子の駆動方法
JP2013115811A (ja) Ｃｃｄ固体撮像素子、電子機器、及び、ｃｃｄ固体撮像素子の駆動方法
JP5211072B2 (ja) 固体撮像装置の駆動方法
JP2010258637A (ja) 固体撮像装置の駆動方法
JP2007181107A (ja) Ｃｃｄ固体撮像素子の駆動方法とそれを用いた撮像装置
JP2008124886A (ja) スミア低減機能付き撮像装置およびそのスミア低減方法
JP2009088940A (ja) 撮像装置及びその駆動方法
WO2011129039A1 (ja) 固体撮像装置及びカメラ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10831272

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10831272

Country of ref document: EP

Kind code of ref document: A1